JP5920657B2 - AC adapter - Google Patents

AC adapter Download PDF

Info

Publication number
JP5920657B2
JP5920657B2 JP2012061237A JP2012061237A JP5920657B2 JP 5920657 B2 JP5920657 B2 JP 5920657B2 JP 2012061237 A JP2012061237 A JP 2012061237A JP 2012061237 A JP2012061237 A JP 2012061237A JP 5920657 B2 JP5920657 B2 JP 5920657B2
Authority
JP
Japan
Prior art keywords
voltage
signal
adapter
load device
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012061237A
Other languages
Japanese (ja)
Other versions
JP2013196215A (en
Inventor
鈴木 常俊
常俊 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2012061237A priority Critical patent/JP5920657B2/en
Publication of JP2013196215A publication Critical patent/JP2013196215A/en
Application granted granted Critical
Publication of JP5920657B2 publication Critical patent/JP5920657B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

本発明は、ノートパソコン等の電源として使用されているACアダプタに係り、特にノートパソコンのスリープモードなどにおける軽負荷、無負荷状態において所定の出力電圧を必要としない場合には、ノートパソコン等からの指示により出力電圧を低下させる制御に関するものである。     The present invention relates to an AC adapter used as a power source for a notebook computer or the like, particularly from a notebook computer or the like when a predetermined output voltage is not required in a light load or no load state in a sleep mode of the notebook computer or the like. The control relates to the control for reducing the output voltage in response to the instruction.

ノートパソコン用ACアダプタにおいて、交流電源受電時にノートパソコンをシャットダウンもしくはスリープモードにした場合、ACアダプタからの供給はバッテリ充電が無い限り無負荷状態になる。
ノートパソコンをシャットダウンもしくはスリープモードにした場合のACアダプタの待機電力は0.1〜0.5W程度生じるため、さらに待機電力を低減させる機運が高まっている。
ここで、ACコンセントから切り離すシーソースイッチ等により、商用交流電源からACアダプタを完全にオフにすることも行われてはいるが、一般的に行われている環境にはない。
If the notebook PC is shut down or put into sleep mode when AC power is received, the AC adapter supplies no load unless the battery is charged.
The standby power of the AC adapter when the notebook computer is shut down or put into sleep mode is about 0.1 to 0.5 W, so the momentum for further reducing standby power is increasing.
Here, the AC adapter is completely turned off from the commercial AC power source by a seesaw switch or the like that is disconnected from the AC outlet, but it is not in a general environment.

このため、ACアダプタの待機電力を低減するために、ノートパソコン等の装置側にDCプラグの装着、未装着により接続の有無を検出してACアダプタの待機電力を低減させる方法が開示されている。
特許文献1においては、装置側に電池からの電池電圧を出力する端子と、ACアダプタ出力側に検出端子とを対応させて設け、検出端子からの信号により、ACアダプタのスイッチング素子とスイッチング制御回路間との接続の動作/停止を切り替えることにより、装置の接続の有無に対応してスイッチング発振動作を起動あるいは停止させる。
For this reason, in order to reduce the standby power of the AC adapter, a method for reducing the standby power of the AC adapter by detecting the presence / absence of a connection by attaching or not attaching a DC plug to a device such as a notebook computer is disclosed. .
In Patent Document 1, a terminal for outputting the battery voltage from the battery on the device side and a detection terminal on the AC adapter output side are provided in correspondence with each other, and a switching element and a switching control circuit of the AC adapter are provided by a signal from the detection terminal. The switching oscillation operation is started or stopped according to the presence or absence of connection of the apparatus by switching the operation / stop of the connection between the devices.

また、特許文献2においては、出力端子であるDCジャックにDCプラグが装着されていないこと、および充電器出力に電池が接続されてない状態を無負荷状態として検出し、無負荷時の待機電力を引き下げる充電器付きACアダプタが開示されている。   In Patent Document 2, it is detected that a DC plug is not attached to a DC jack as an output terminal and a battery is not connected to a charger output as a no-load state, and standby power at no load is detected. An AC adapter with a charger that lowers the power is disclosed.

特開2003−88111号公報JP 2003-88111 A 特開2006−20437号公報JP 2006-20437 A

ノートPCにはバッテリーが搭載されており、専用のACアダプタとの接続によりバッテリーへの充電及び電源供給が行われている。ここで、ノートパソコンが使用でき得るACアダプタかどうかを判別するためのシステムチェック機能が、ノートパソコン本体或いはバッテリー、及び対応するACアダプタに搭載されるようになってきた。いわゆる装置間の誤接続を防止して、設定している電圧とは異なる電圧での充電による発熱、及び電力が満たないACアダプタの連続動作における異常発熱から発煙・発火に至ることを積極的に防止するものである。
これは、ノートパソコンとACアダプタ間に、このシステムチェック機能を搭載するには、通常のDC供給線2本のほかに、システムチェックのための信号線が1本追加された3芯のケーブルが採用されている。通常、システムチェックにはデジタル信号が採用されており、このデジタル信号が追加されたケーブルを通り、ノートパソコン又はACアダプタの電源投入直後に通信が行われている。システムチェック完了後は、改めて通信の必要性が無くなるのが一般的な使用方法である。
しかしながら、従来技術においては、DCプラグの接続の有無によって無負荷時を検出して待機電力低減を行う記述がなされているが、このシステムチェック機能を含ませた無負荷時の待機電力低減に関しては開示されていない。
The laptop is equipped with a battery, which is connected to a dedicated AC adapter to charge the battery and supply power. Here, a system check function for determining whether or not a notebook personal computer can be used is mounted on a notebook personal computer or a battery and a corresponding AC adapter. Prevents so-called erroneous connection between devices, and actively generates heat from charging at a voltage different from the set voltage, and abnormal heat generation during continuous operation of the AC adapter that does not satisfy the power, leading to smoke and fire. It is to prevent.
To install this system check function between the notebook computer and the AC adapter, in addition to the two normal DC supply lines, a three-core cable with one additional signal line for system check is required. It has been adopted. Normally, a digital signal is used for the system check, and communication is performed immediately after the notebook personal computer or the AC adapter is turned on through the cable to which the digital signal is added. After the system check is completed, it is a general usage method that there is no need for communication again.
However, in the prior art, there is a description that the standby power reduction is performed by detecting the no-load time depending on whether the DC plug is connected or not, but regarding the standby power reduction at the no-load time including this system check function, Not disclosed.

本発明は、上記システムチェック機能を備えたACアダプタにおいて、無負荷時の待機電力低減信号とシステムチェック信号とを一つの信号線で共有を図ることにある。   An object of the present invention is to share a standby power reduction signal and a system check signal in a no-load state with a single signal line in an AC adapter having the system check function.

上記課題を解決するために、本発明に係るACアダプタは、トランスの1次巻線に入力電
力を印加し、制御回路によってトランスの1次巻線に接続されたスイッチング素子をオン
オフ動作させることで、トランスの2次巻線にパルス電圧を誘起させ、当該パルス電圧を
2次側整流平滑回路によって整流平滑した出力電圧をDCプラグを介して負荷に供給するス
イッチング電源からなり、出力電圧を所定の基準電圧と比較し、比較した電圧差が無くな
るように2次側から1次側にフィードバックして制御回路によるスイッチング素子のオンオ
フ制御をさせるフィードバック回路と、DCプラグを介して負荷装置からの信号により出力
電圧の起動/停止または定格電圧未満の第二の電圧に可変させる手段と、負荷装置とスイ
ッチング電源には、DCプラグを介して装置間の認証を行う認証手段を具備し、DCプラグは
ケーブル3芯で構成され、前記DCプラグのケーブルのうち1本は、前記負荷装置からの前
記出力電圧を定格電圧未満の第二の電圧に可変させる信号と、前記装置間の認証を行う認
証手段の信号とを共有することを特徴とする。
た、本発明に係るACアダプタは、装置間の認証を行う認証手段の信号はデジタル信号
により行われ、負荷装置からの出力電圧を定格電圧未満の第二の電圧に可変させる信号は
DC信号に行われることを特徴とする。
また、本発明に係るACアダプタは、DCプラグを介して負荷装置からの信号により出力電
圧の起動/停止させる手段と定格電圧未満の第二の電圧に可変させる手段を備え、装置間
の認証を行うデジタル信号のパルス周期よりも低周波のパルス信号、またはDC信号が入力
されることにより、いずれかを選択することを特徴とする。

In order to solve the above-described problems, an AC adapter according to the present invention applies input power to a primary winding of a transformer, and turns on and off a switching element connected to the primary winding of the transformer by a control circuit. And a switching power supply that induces a pulse voltage in the secondary winding of the transformer and supplies the output voltage rectified and smoothed by the secondary side rectifying and smoothing circuit to the load via the DC plug. A feedback circuit that feeds back from the secondary side to the primary side to control the switching element by the control circuit so that the compared voltage difference disappears compared to the reference voltage, and a signal from the load device via the DC plug A means for starting / stopping the output voltage or changing it to a second voltage lower than the rated voltage, and a load device and a switching power supply through a DC plug Authentication means for performing authentication between devices, and the DC plug is composed of a three-core cable, and one of the cables of the DC plug is connected to the front of the load device.
A signal for changing the output voltage to a second voltage lower than the rated voltage and an authentication for performing authentication between the devices.
It is characterized by sharing the signal of the verification means.
Also, AC adapter according to the present invention, the signal of the authentication means for performing authentication between devices is performed by a digital signal, a signal for varying the output voltage from the load device to a second voltage less than the rated voltage
It is performed on a DC signal.
In addition, the AC adapter according to the present invention includes means for starting / stopping the output voltage by a signal from the load device via the DC plug and means for changing the output voltage to a second voltage lower than the rated voltage, and performs authentication between the devices. One of the selection is performed by inputting a pulse signal having a frequency lower than the pulse period of the digital signal to be performed or a DC signal.

本発明に係るACアダプタによれば、ACアダプタの認証となるシステムチェック信号と無負荷時の待機電力低減信号とを一つの信号線で共有することができる。   According to the AC adapter according to the present invention, it is possible to share a system check signal for authenticating the AC adapter and a standby power reduction signal at no load with one signal line.

本発明の実施例1に係るACアダプタを示す構成図である。It is a block diagram which shows the AC adapter which concerns on Example 1 of this invention. 図1に係るACアダプタの各部動作を示すシーケンス図である。It is a sequence diagram which shows each part operation | movement of the AC adapter which concerns on FIG. 本発明の実施例1の応用に係るACアダプタを示す構成図である。It is a block diagram which shows the AC adapter which concerns on the application of Example 1 of this invention. 図3に係るACアダプタの各部動作を示すシーケンス図である。It is a sequence diagram which shows each part operation | movement of the AC adapter which concerns on FIG. 本発明の実施例2に係るACアダプタを示す構成図である。It is a block diagram which shows the AC adapter which concerns on Example 2 of this invention. 図5に係るACアダプタの各部動作を示すシーケンス図である。It is a sequence diagram which shows each part operation | movement of the AC adapter which concerns on FIG.

以下、本発明の実施の形態のACアダプタを、図面を参照しながら詳細に説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。   Hereinafter, an AC adapter according to an embodiment of the present invention will be described in detail with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals.

図1は、本発明の実施例1に係るACアダプタを示す構成図である。   FIG. 1 is a configuration diagram illustrating an AC adapter according to a first embodiment of the present invention.

図1を用いて、本実施例に係るACアダプタの構成について説明する。ACアダプタ1は、交流電源Vacを入力とするスイッチング電源2と、負荷装置6とACアダプタ1間との接続を認証する認証回路3と、信号選別回路4と、を備える。交流電源Vacの電圧をスイッチング電源2により直流電圧に変換後、DCプラグ5の端子p1、p2を介して負荷装置6へ接続されている。
また、図1に示す電力供給装置2は、フライバックコンバータで構成されているが、フォワードコンバータ等でも構成することが可能であり、コンバータは他の方式に置き換えることができる。
The configuration of the AC adapter according to the present embodiment will be described with reference to FIG. The AC adapter 1 includes a switching power supply 2 that receives an AC power supply Vac, an authentication circuit 3 that authenticates a connection between the load device 6 and the AC adapter 1, and a signal selection circuit 4. After the voltage of the AC power supply Vac is converted into a DC voltage by the switching power supply 2, it is connected to the load device 6 via the terminals p1 and p2 of the DC plug 5.
Moreover, although the electric power supply apparatus 2 shown in FIG. 1 is comprised by the flyback converter, it can also be comprised by a forward converter etc. and a converter can be substituted to another system.

また、DCプラグ5には端子p3を備えており、ACアダプタ1と負荷装置6間とのシステムチェック信号端子を接続する。これにより、負荷装置6に適合するACアダプタか否かを各々に備えられた認証回路により、デジタル信号が送受信されて認証を行うことができる。
また、ノートパソコンである負荷装置6側からスリープモード時には、スイッチ1をオン状態にして内蔵バッテリーからDC信号がACアダプタ1側に送信され、上記同様にDCプラグ5の端子p3を介してACアダプタ1側が受信し、出力電圧Voを停止または定格電圧よりも低い出力電圧に可変する。
Further, the DC plug 5 is provided with a terminal p3, and a system check signal terminal between the AC adapter 1 and the load device 6 is connected. Thus, authentication can be performed by transmitting and receiving a digital signal by an authentication circuit provided for each of whether or not the AC adapter is compatible with the load device 6.
In the sleep mode from the load device 6 side, which is a notebook computer, the switch 1 is turned on and a DC signal is transmitted from the built-in battery to the AC adapter 1 side, and the AC adapter is connected via the terminal p3 of the DC plug 5 in the same manner as described above. One side receives and stops or changes the output voltage Vo to an output voltage lower than the rated voltage.

図1に示すスイッチング電源2は、フライバックコンバータから構成され、交流電源Vacの交流電圧をブリッジダイオードDB1にて整流し、コンデンサC1により平滑して直流電圧とする。コンデンサC1と並列にトランスTの一次巻線Pとスイッチング素子Q1及び抵抗R3の直列回路が接続されている。トランスTの二次巻線SにはダイオードD4と平滑コンデンサC5の直列回路が接続され、平滑コンデンサC5の両端子間電圧が負荷装置6への出力電圧Voとなっている。
ここで、平滑コンデンサC5の負極がGNDである端子p2に接続され、平滑コンデンサCoの正極が端子p1と接続されている。
フライバックコンバータは上述の構成部品に加え、1次側部品として、MOSFETQ2、ダイオードD1〜D3、ツェナーダイオードZD1、フォトカプラPC1、PC2、抵抗R1〜R4、コンデンサC1〜C4、及びスイッチング素子Q1のオンオフ制御を行う制御回路IC1を備える。
また、2次側部品としてシャントレギュレータIC2、抵抗R5~R7を備え、シャントレギュレータIC2は内部基準電圧と出力電圧Voを抵抗R5、R6の直列抵抗で分圧した電圧とを比較し、比較した誤差電圧をフォトカプラPC1-1を介して1次側に接続されたフォトカプラPC1-2へ信号を送信することで出力電圧Voのフィードバック制御を行う。
The switching power supply 2 shown in FIG. 1 is composed of a flyback converter, rectifies the AC voltage of the AC power supply Vac with a bridge diode DB1, and smoothes it with a capacitor C1 to obtain a DC voltage. A series circuit of a primary winding P of the transformer T, a switching element Q1, and a resistor R3 is connected in parallel with the capacitor C1. A series circuit of a diode D4 and a smoothing capacitor C5 is connected to the secondary winding S of the transformer T, and a voltage between both terminals of the smoothing capacitor C5 is an output voltage Vo to the load device 6.
Here, the negative electrode of the smoothing capacitor C5 is connected to the terminal p2, which is GND, and the positive electrode of the smoothing capacitor Co is connected to the terminal p1.
In addition to the above-mentioned components, the flyback converter includes MOSFETQ2, diodes D1 to D3, zener diode ZD1, photocouplers PC1 and PC2, resistors R1 to R4, capacitors C1 to C4, and switching element Q1 as primary components. A control circuit IC1 that performs control is provided.
In addition, the shunt regulator IC2 and resistors R5 to R7 are provided as secondary parts. The shunt regulator IC2 compares the internal reference voltage with the voltage obtained by dividing the output voltage Vo with the series resistance of resistors R5 and R6, and compares the errors. Feedback control of the output voltage Vo is performed by transmitting a signal to the photocoupler PC1-2 connected to the primary side via the photocoupler PC1-1.

1次側のスイッチング素子Q1のゲートには、ゲート駆動信号であるスイッチングパルスを発生させる制御回路IC1の出力端子Drvが接続され、制御回路IC1の制御端子Pfbには前述のフォトカプラPC1-2が接続されている。制御回路IC1は、フォトカプラPC1-2の信号に基づいてスイッチングパルスのパルス幅を決定する。
MOSFETQ2、抵抗R1、R2、ダイオードD1、ツェナーダイオードZD1は、制御回路IC1の電源電圧生成のための起動回路を構成する。MOSFETQ2のドレイン・ゲート間に抵抗R1が接続され、ドレインはコンデンサC1の陽極に接続されている。MOSFETQ2のゲート・ソース間にはツェナーダイオードZD1とダイオードD1及び抵抗R2の直列回路が接続され、ダイオードD1及び抵抗R2の接続点は制御回路IC1の電源端子+Vccに接続されている。MOSFETQ2のゲートとコンデンサC1の陰極間には、フォトカプラPC2-2が接続され、2次側フォトカプラPC2-1の信号に基づきMOSFETQ2をオンオフさせる。また、MOSFETQ2は、2次側フォトカプラPC2-1がオフ状態時にツェナーダイオードZD1のツェナー電圧を抵抗R2で除算した電流(定電流)を制御回路IC1へ供給する。
また、制御回路IC1の電源端子+Vccとグランドgnd間にはコンデンサC3が並列接続されている。コンデンサC3は、トランスTの1次補助巻線PdからダイオードD3を介して接続され、スイッチング開始後の1次補助巻線Pdの電圧を整流平滑して制御回路IC1の電源電圧を供給する。なお、コンデンサC3の陰極及び制御回路IC1のグランドgndはコンデンサC1の陰極に接続されている。
The output terminal Drv of the control circuit IC1 for generating a switching pulse as a gate drive signal is connected to the gate of the switching element Q1 on the primary side, and the above-described photocoupler PC1-2 is connected to the control terminal Pfb of the control circuit IC1. It is connected. The control circuit IC1 determines the pulse width of the switching pulse based on the signal from the photocoupler PC1-2.
MOSFET Q2, resistors R1 and R2, diode D1, and zener diode ZD1 constitute a start-up circuit for generating a power supply voltage of control circuit IC1. A resistor R1 is connected between the drain and gate of the MOSFET Q2, and the drain is connected to the anode of the capacitor C1. A series circuit of a Zener diode ZD1, a diode D1, and a resistor R2 is connected between the gate and source of the MOSFET Q2, and the connection point of the diode D1 and the resistor R2 is connected to the power supply terminal + Vcc of the control circuit IC1. A photocoupler PC2-2 is connected between the gate of the MOSFETQ2 and the cathode of the capacitor C1, and the MOSFETQ2 is turned on / off based on a signal from the secondary photocoupler PC2-1. The MOSFET Q2 supplies a current (constant current) obtained by dividing the Zener voltage of the Zener diode ZD1 by the resistor R2 to the control circuit IC1 when the secondary photocoupler PC2-1 is in the OFF state.
A capacitor C3 is connected in parallel between the power supply terminal + Vcc of the control circuit IC1 and the ground gnd. The capacitor C3 is connected from the primary auxiliary winding Pd of the transformer T via the diode D3, rectifies and smoothes the voltage of the primary auxiliary winding Pd after the start of switching, and supplies the power supply voltage of the control circuit IC1. The cathode of the capacitor C3 and the ground gnd of the control circuit IC1 are connected to the cathode of the capacitor C1.

図1に示す認証回路3は、抵抗R8、ツェナーダイオードZD2、コンデンサC7からなる電源回路と、前述の電源回路に接続された認証集積回路IC3からなる。なお同様に、負荷装置6側にも同様の機能を持つ認証集積回路IC4が搭載され、認証集積回路IC4は負荷装置6の内部バッテリーBT1から電源を得ている。認証集積回路IC3及びIC4は、負荷装置6側の抵抗R14と、DCプラグp3を介して接続される。
認証集積回路IC3及びIC4の認証は、ACアダプタ1の交流電源を受電時かつ、負荷装置6にDCプラグが接続された時点のみに行われ、まずACアダプタ1側から認証信号がデジタル信号によって送信され、次に負荷装置6からの双方向通信がなされることで認証が完了する。認証が完了した後は、認証集積回路IC3及びIC4の入出力端子はオープン状態となり、Lレベル電位となる。
ここで、負荷装置6では使用できないACアダプタ1が接続された場合には、認証が否認されるので負荷装置6側にて電力供給を受けない状態が継続される。
The authentication circuit 3 shown in FIG. 1 includes a power supply circuit including a resistor R8, a Zener diode ZD2, and a capacitor C7, and an authentication integrated circuit IC3 connected to the power supply circuit described above. Similarly, an authentication integrated circuit IC4 having a similar function is also mounted on the load device 6 side, and the authentication integrated circuit IC4 obtains power from the internal battery BT1 of the load device 6. The authentication integrated circuits IC3 and IC4 are connected to the resistor R14 on the load device 6 side via the DC plug p3.
The authentication integrated circuits IC3 and IC4 are authenticated only when the AC power supply of the AC adapter 1 is received and when the DC plug is connected to the load device 6. First, an authentication signal is transmitted as a digital signal from the AC adapter 1 side. Then, the two-way communication from the load device 6 is performed to complete the authentication. After the authentication is completed, the input / output terminals of the authentication integrated circuits IC3 and IC4 are in an open state, and become an L level potential.
Here, when the AC adapter 1 that cannot be used by the load device 6 is connected, since the authentication is denied, the state where no power is supplied on the load device 6 side is continued.

図1に示す信号選別回路4は、フォトカプラPC2、トランジスタQ3〜Q6、ダイオードD5〜D7、抵抗R9〜R13、コンデンサC8、C9からなり、トランジスタQ3、Q4、ダイオードD6、抵抗R9、R10からなるラッチ回路と、トランジスタQ5、Q6、ダイオードD5〜D7、コンデンサC8、C9、抵抗R11〜R13からなるパルス・マスク回路で構成されている。ラッチ回路とパルス・マスク回路は、前述の認証集積回路IC3及びIC4の入出力端子に並列接続されている。
ここで、認証信号のデジタル信号が出力された場合には、パルス・マスク回路のトランジスタQ6がオン状態になり、ラッチ回路はオフ状態を維持する。また、負荷装置6側からDC信号が入力された場合には、パルス・マスク回路のトランジスタQ6は動作せず、トランジスタQ5がオンしてラッチ回路をオン状態にする。ラッチ回路のオンにより、ダイオードD5、D6を介してフォトカプラPC1-1及びPC2-1に電流が流れ、制御回路IC1がスイッチング素子Q1へのゲート駆動信号をオフし、かつMOSFETQ2からなる起動回路はオフ状態になる。これにより、ACアダプタ1は出力を停止して待機状態になり、抵抗R1の消費電力のみとなる。
1 includes a photocoupler PC2, transistors Q3 to Q6, diodes D5 to D7, resistors R9 to R13, capacitors C8 and C9, and includes transistors Q3 and Q4, a diode D6, resistors R9 and R10. The latch circuit includes a pulse mask circuit including transistors Q5 and Q6, diodes D5 to D7, capacitors C8 and C9, and resistors R11 to R13. The latch circuit and the pulse mask circuit are connected in parallel to the input / output terminals of the authentication integrated circuits IC3 and IC4.
Here, when the digital signal of the authentication signal is output, the transistor Q6 of the pulse mask circuit is turned on, and the latch circuit maintains the off state. When a DC signal is input from the load device 6 side, the transistor Q6 of the pulse mask circuit does not operate and the transistor Q5 is turned on to turn on the latch circuit. When the latch circuit is turned on, a current flows to the photocouplers PC1-1 and PC2-1 through the diodes D5 and D6, the control circuit IC1 turns off the gate drive signal to the switching element Q1, and the starting circuit composed of the MOSFET Q2 is Turns off. As a result, the AC adapter 1 stops outputting and enters a standby state, and only the power consumption of the resistor R1 is obtained.

図2は、図1に係るACアダプタの各部動作を示すシーケンス図である。
次に、図2を用いて、本実施例1に係るACアダプタ1の各部動作について説明する。
図2に示す時刻t0において、ACアダプタ1は交流電源に接続され電源投入開始された状態にある。時刻t0において、交流電源Vacがスイッチング電源2に供給され起動回路がコンデンサC3を充電し、時刻t1において制御回路IC1が動作してスイッチング素子Q1のスイッチングを開始し、出力電圧Voが上昇し始める。
FIG. 2 is a sequence diagram showing the operation of each part of the AC adapter according to FIG.
Next, the operation of each part of the AC adapter 1 according to the first embodiment will be described with reference to FIG.
At time t0 shown in FIG. 2, the AC adapter 1 is connected to the AC power source and started to be turned on. At time t0, the AC power supply Vac is supplied to the switching power supply 2 and the starting circuit charges the capacitor C3. At time t1, the control circuit IC1 operates to start switching of the switching element Q1, and the output voltage Vo starts to rise.

時刻t2に達すると、出力電圧Voは認証集積回路IC3の電源電圧を超え、認証集積回路IC3は負荷装置6の認証集積回路IC4との認証を開始し、時刻t2〜t3の期間においてデジタル信号を送受信する。時刻t3に至る前に出力電圧は定格電圧に達し、また負荷装置6側の認証が完了すると、時刻t3において負荷装置6の負荷電流Ioが流れ始める。   When the time t2 is reached, the output voltage Vo exceeds the power supply voltage of the authentication integrated circuit IC3, the authentication integrated circuit IC3 starts authentication with the authentication integrated circuit IC4 of the load device 6, and the digital signal is output during the period from time t2 to t3. Send and receive. The output voltage reaches the rated voltage before reaching the time t3, and when the authentication on the load device 6 side is completed, the load current Io of the load device 6 starts to flow at the time t3.

時刻t4において負荷装置6はスリープモードとなり、負荷電流Ioはゼロとなる。なお、負荷装置6に搭載されているバッテリーBT1は満充電状態として説明をする。
時刻t4〜t6にかけて、ACアダプタ1は無負荷状態となるが、時刻t5にて負荷装置6のスイッチSW1がオンとなり、DCプラグのp3端子を介してDC電圧がACアダプタ1側に入力される。前述のDC電圧が入力されるとコンデンサC8、抵抗R13の直列回路を介してトランジスタQ6はコンデンサC8、抵抗R13の時定数だけオンしてトランジスタQ5をオフさせる。しかし、コンデンサC8、抵抗R13の時定数が経過し、さらに抵抗R11、R12、コンデンサC9の時定数経過後の時刻t6にトランジスタQ5がオン状態となり、トランジスタQ3、Q4等で構成されるラッチ回路をオン状態にし、かつフォトカプラPC1-1及びPC2-1に電流を流す。これにより、1次側のフォトカプラPC1-2及びPC2-2はオン状態となり、制御回路IC1のpfb端子電圧をゼロにしてスイッチング素子Q1のスイッチング動作を停止させ、またMOSFETQ2のゲート電圧をゼロにして起動回路から制御回路IC1への電源供給を停止させる。時刻t5以降の制御回路IC1の電源電圧+Vccは、1次側のフォトカプラPC1-2及びPC2-2がオン状態であるため、起動回路及びトランスTの1次補助巻線Pdからの電圧も得られないため放電していきゼロボルトになる。この状態は、負荷装置6のスリープモードが完了するまでの時刻t7まで続く。すなわち、時刻t6〜t7の期間、ACアダプタ1のスイッチングは停止状態になるため、交流電源Vacからの消費電力は抵抗R1の消費電力(10〜数10mW程度)となり、極めて低い待機電力を実現する。
At time t4, the load device 6 enters the sleep mode, and the load current Io becomes zero. The battery BT1 mounted on the load device 6 will be described as being fully charged.
From time t4 to t6, the AC adapter 1 is in a no-load state, but at time t5, the switch SW1 of the load device 6 is turned on, and a DC voltage is input to the AC adapter 1 via the p3 terminal of the DC plug. . When the DC voltage is input, the transistor Q6 is turned on by the time constant of the capacitor C8 and the resistor R13 through the series circuit of the capacitor C8 and the resistor R13, and the transistor Q5 is turned off. However, the time constant of the capacitor C8 and the resistor R13 has elapsed, and the transistor Q5 is turned on at time t6 after the time constant of the resistors R11, R12 and the capacitor C9 has elapsed. The device is turned on and a current is passed through the photocouplers PC1-1 and PC2-1. As a result, the primary-side photocouplers PC1-2 and PC2-2 are turned on, the pfb terminal voltage of the control circuit IC1 is made zero, the switching operation of the switching element Q1 is stopped, and the gate voltage of the MOSFET Q2 is made zero. Then, the power supply from the starting circuit to the control circuit IC1 is stopped. The power supply voltage + Vcc of the control circuit IC1 after time t5 is obtained from the primary auxiliary winding Pd of the starter circuit and the transformer T because the primary side photocouplers PC1-2 and PC2-2 are in the ON state. Since it cannot be discharged, it will continue to discharge and become zero volts. This state continues until time t7 until the sleep mode of the load device 6 is completed. That is, since the switching of the AC adapter 1 is stopped during the period from the time t6 to the time t7, the power consumption from the AC power source Vac is the power consumption of the resistor R1 (about 10 to several tens mW), thereby realizing extremely low standby power. .

次に、時刻t7にて負荷装置6のスリープモードが解除されると、負荷装置6のスイッチSW1がオフとなり、DCプラグのp3端子を介してゼロ電圧がACアダプタ1側に入力される。これにより、抵抗R11、R12、コンデンサC9による時定数経過後の時刻t8においてトランジスタQ5がオフ状態となり、トランジスタQ3、Q4等で構成されるラッチ回路をオフ状態にし、かつフォトカプラPC1-1及びPC2-1に流れていた電流がゼロになり、起動回路が動作を開始し、制御回路IC1の+Vcc電圧を充電する。
次に、時刻t9において制御回路IC1が起動し、ゲート駆動信号を出力して、スイッチング素子Q1のスイッチングを開始させることにより、出力電圧Voが上昇し始める。
時刻t10に達すると、出力電圧Voは認証集積回路IC3の電源電圧を超え、認証集積回路IC3は負荷装置6の認証集積回路IC4との認証を開始し、時刻t10〜t11の期間においてデジタル信号を送受信する。時刻t11に至る前に出力電圧は定格電圧に達し、また、負荷装置6側の認証が完了すると、時刻t11において負荷装置6の負荷電流Ioが流れ始め、ACアダプタ1は通常の電力供給を行う。
Next, when the sleep mode of the load device 6 is canceled at time t7, the switch SW1 of the load device 6 is turned off, and zero voltage is input to the AC adapter 1 side via the p3 terminal of the DC plug. As a result, the transistor Q5 is turned off at time t8 after elapse of the time constant by the resistors R11, R12 and the capacitor C9, the latch circuit composed of the transistors Q3, Q4, etc. is turned off, and the photocouplers PC1-1 and PC2 The current flowing to -1 becomes zero, the start-up circuit starts operating, and the + Vcc voltage of the control circuit IC1 is charged.
Next, at time t9, the control circuit IC1 is activated, outputs a gate drive signal, and starts switching of the switching element Q1, whereby the output voltage Vo starts to rise.
When the time t10 is reached, the output voltage Vo exceeds the power supply voltage of the authentication integrated circuit IC3, the authentication integrated circuit IC3 starts authentication with the authentication integrated circuit IC4 of the load device 6, and the digital signal is output during the period of time t10 to t11. Send and receive. The output voltage reaches the rated voltage before reaching the time t11, and when the authentication on the load device 6 side is completed, the load current Io of the load device 6 starts to flow at the time t11, and the AC adapter 1 performs normal power supply. .

以上のように、本実施例に係るACアダプタ1は、ACアダプタの認証となるシステムチェック信号と無負荷時の待機電力低減信号とを一つの信号線で共有することができる。   As described above, the AC adapter 1 according to the present embodiment can share the system check signal for authenticating the AC adapter and the standby power reduction signal at no load with one signal line.

図3は、実施例1の応用に係るACアダプタ1aを示す構成図である。但し、図3において図1と実質的に同一の部分には同一の参照符号を付してその説明を省略する。   FIG. 3 is a configuration diagram illustrating an AC adapter 1a according to an application of the first embodiment. 3 that are substantially the same as those in FIG. 1 are denoted by the same reference numerals and description thereof is omitted.

本実施例1の応用に係るACアダプタ1aは、実施例1のスリープモード時のスイッチング停止動作による待機電力に対して、出力電圧を定格電圧から定格電圧未満の低電圧に変更して出力する構成にある。すなわち、出力電圧を低電圧に変更してスイッチング電源2の電力損失を減少させるものである。
本実施例1と異なる部分は、スイッチング電源2aと信号選別回路4aとなり、具体的には、トランジスタQ3、Q4等で構成されるラッチ回路、フォトカプラPC2及びダイオードD1、D5、D6を削除して、ツェナーダイオードZD3を追加している。ツェナーダイオードZD3はシャントレギュレータIC2のカソードとトランジスタQ5のコレクタ間に追加されている。
これは、負荷装置6がスリープモードとなりDCプラグのp3端子を介してDC電圧がACアダプタ1a側に入力されると、トランジスタQ5がオン状態になり、追加されたツェナーダイオードZD3を介してフォトカプラPC1-1の電流を流す。すなわち、出力電圧VoはツェナーダイオードZD3のツェナー電圧とフォトカプラPC1-1の順方向電圧が加算された電圧でクランプされることになる。なお、ツェナーダイオードZD3のツェナー電圧は、スイッチング電源2aのスイッチング動作を維持するために、定格電圧の1/2〜3/4の範囲に設定することが望ましい。
The AC adapter 1a according to the application of the first embodiment changes the output voltage from the rated voltage to a low voltage lower than the rated voltage and outputs the standby power by the switching stop operation in the sleep mode of the first embodiment. It is in. That is, the power loss of the switching power supply 2 is reduced by changing the output voltage to a low voltage.
The difference from the first embodiment is the switching power supply 2a and the signal selection circuit 4a. Specifically, the latch circuit composed of the transistors Q3, Q4, etc., the photocoupler PC2, and the diodes D1, D5, D6 are deleted. The zener diode ZD3 has been added. Zener diode ZD3 is added between the cathode of shunt regulator IC2 and the collector of transistor Q5.
This is because when the load device 6 enters the sleep mode and a DC voltage is input to the AC adapter 1a via the p3 terminal of the DC plug, the transistor Q5 is turned on, and the photocoupler is connected via the added Zener diode ZD3. Apply PC1-1 current. That is, the output voltage Vo is clamped by a voltage obtained by adding the Zener voltage of the Zener diode ZD3 and the forward voltage of the photocoupler PC1-1. Note that the Zener voltage of the Zener diode ZD3 is preferably set in the range of 1/2 to 3/4 of the rated voltage in order to maintain the switching operation of the switching power supply 2a.

図4は、本実施例1の応用に係るACアダプタ1aの各部動作を示すシーケンス図である。図4において図2と実質的に同一の部分には同一の参照符号を付してその説明を省略する。
時刻t4において負荷装置6はスリープモードとなり、負荷電流Ioはゼロとなる。なお、負荷装置6に搭載されているバッテリーBT1は満充電状態として説明をする。
時刻t4〜t5aにかけて、ACアダプタ1aは無負荷状態となるが、時刻t5aにて負荷装置6のスイッチSW1がオンとなり、DCプラグのp3端子を介してDC電圧がACアダプタ1a側に入力される。前述のDC電圧が入力されるとコンデンサC8、抵抗R13の直列回路を介してトランジスタQ6はコンデンサC8、抵抗R13の時定数だけオンしてトランジスタQ5をオフさせる。しかしコンデンサC8、抵抗R13の時定数が経過し、さらに抵抗R11、R12、コンデンサC9の時定数経過するとトランジスタQ5がオン状態となり、ツェナーダイオードZD3を介してフォトカプラPC1-1に電流を流す。これにより、出力電圧VoはツェナーダイオードZD3のツェナー電圧とフォトカプラPC1-1の順方向電圧が加算された電圧でクランプされた電圧になるように、フォトカプラPC1-2を介して制御回路IC1のpfb端子電圧が制御され、スイッチング素子Q1のスイッチング動作は間欠発振となる。時刻t6a以降の制御回路IC1の電源電圧+Vccは、出力電圧Voが定格電圧より低い電圧状態であるため、出力電圧に比例した+Vcc電圧に低下する。この状態は、負荷装置6のスリープモードが完了するまでの時刻t7aまで続く。
すなわち、時刻t6a〜t7aの期間、スイッチング電源2aのスイッチングは間欠発振状態になるため、ACアダプタ1aの消費電力は間欠発振の周期分の1となり、通常の発振周波数よりも低い待機電力を実現する。
なお、スリープモード完了後、時刻t8aにおいて抵抗R11、R12、コンデンサC9の時定数経過するとトランジスタQ5がオフして、ツェナーダイオードZD3による出力電圧のクランプが解除され、時刻t9aにて出力電圧Voが定格電圧まで上昇し復帰する。また、時刻t10aにて負荷装置6側の負荷電流Ioが流れ始まる。
FIG. 4 is a sequence diagram showing the operation of each part of the AC adapter 1a according to the application of the first embodiment. 4 that are substantially the same as those in FIG. 2 are assigned the same reference numerals, and descriptions thereof are omitted.
At time t4, the load device 6 enters the sleep mode, and the load current Io becomes zero. The battery BT1 mounted on the load device 6 will be described as being fully charged.
From time t4 to t5a, the AC adapter 1a is in a no-load state, but at time t5a, the switch SW1 of the load device 6 is turned on, and a DC voltage is input to the AC adapter 1a via the p3 terminal of the DC plug. . When the DC voltage is input, the transistor Q6 is turned on by the time constant of the capacitor C8 and the resistor R13 through the series circuit of the capacitor C8 and the resistor R13, and the transistor Q5 is turned off. However, when the time constants of the capacitor C8 and the resistor R13 have elapsed, and further the time constants of the resistors R11, R12, and the capacitor C9 have elapsed, the transistor Q5 is turned on, and a current flows through the photocoupler PC1-1 through the Zener diode ZD3. As a result, the output voltage Vo becomes the voltage clamped by the voltage obtained by adding the Zener voltage of the Zener diode ZD3 and the forward voltage of the photocoupler PC1-1 to the control circuit IC1 via the photocoupler PC1-2. The pfb terminal voltage is controlled, and the switching operation of the switching element Q1 is intermittent oscillation. The power supply voltage + Vcc of the control circuit IC1 after time t6a drops to a + Vcc voltage proportional to the output voltage because the output voltage Vo is lower than the rated voltage. This state continues until time t7a until the sleep mode of the load device 6 is completed.
That is, during the period from time t6a to t7a, switching of the switching power supply 2a is intermittently oscillated, so the power consumption of the AC adapter 1a is 1 / period of intermittent oscillation, and standby power lower than the normal oscillation frequency is realized. .
After the sleep mode is completed, when the time constants of the resistors R11, R12, and the capacitor C9 elapse at time t8a, the transistor Q5 is turned off, the output voltage clamp by the zener diode ZD3 is released, and the output voltage Vo is rated at time t9a. Return to voltage. Further, the load current Io on the load device 6 side starts to flow at time t10a.

以上のように、本実施例1の応用に係るACアダプタ1aは、ACアダプタの認証となるシステムチェック信号と無負荷時の待機電力低減信号とを一つの信号線で共有することができる。   As described above, the AC adapter 1a according to the application of the first embodiment can share the system check signal for authenticating the AC adapter and the standby power reduction signal at no load with one signal line.

図5は、実施例2に係るACアダプタ1bを示す構成図である。但し、図5において図1と実質的に同一の部分には同一の参照符号を付してその説明を省略する。   FIG. 5 is a configuration diagram illustrating an AC adapter 1b according to the second embodiment. 5 that are substantially the same as those in FIG. 1 are given the same reference numerals, and descriptions thereof are omitted.

本実施例2に係るACアダプタ1bは、実施例1のスリープモード時のスイッチング停止動作に対して、さらに、出力電圧を定格電圧から定格電圧未満の低電圧に変更して出力する機能を選択できるように加えたものである。この、負荷装置のスリープモード時のACアダプタ1bのスイッチング動作の選択は、負荷装置からDCプラグのp3端子へ出力される信号により選択する。ここで、スイッチング停止動作を行うスリープモードを第1のスリープモード、出力電圧を定格電圧から定格電圧未満の低電圧に変更を行うモードを第2のスリープモードとして説明する。
本実施例1と異なる部分は、信号選別回路が変更されて信号選別回路4bとなり、具体的には、低周波パルス検出回路7が新たに追加されている。また、負荷装置においても、スリープモード時のスイッチング停止動作に対する信号を出力するために、スイッチSW2及び低周波パルス発生器PG1が追加された負荷装置6bに変更されている。
The AC adapter 1b according to the second embodiment can further select the function of changing the output voltage from the rated voltage to a low voltage lower than the rated voltage and outputting the switching stop operation in the sleep mode of the first embodiment. It is added. The selection of the switching operation of the AC adapter 1b during the sleep mode of the load device is selected by a signal output from the load device to the p3 terminal of the DC plug. Here, the sleep mode in which the switching stop operation is performed will be described as the first sleep mode, and the mode in which the output voltage is changed from the rated voltage to a low voltage lower than the rated voltage will be described as the second sleep mode.
The difference from the first embodiment is that the signal selection circuit is changed to become a signal selection circuit 4b. Specifically, a low frequency pulse detection circuit 7 is newly added. Also, the load device is changed to a load device 6b to which a switch SW2 and a low-frequency pulse generator PG1 are added in order to output a signal for the switching stop operation in the sleep mode.

実施例1の構成を示す図1と異なる実施例2の構成部分について詳細を述べる。
追加された低周波パルス検出回路7は、信号選別回路4bに内蔵され、トランジスタQ7、ダイオードD8〜D12、ツェナーダイオードZD3、コンデンサC10、C11、抵抗R16、R17から構成される。
DCプラグのp3端子とGND間にコンデンサC11と抵抗R16とダイオードD11とコンデンサC10の直列回路が接続され、コンデンサC10間に抵抗R17を介してトランジスタQ7のベース・エミッタが接続されている。また、抵抗R16とダイオードD10のアノード接続点にダイオードD12のカソードが接続され、ダイオードD12のアノードはGNDに接続されている。
このコンデンサC10、C11、抵抗R16、及びダイオードD11、D12の構成により、低周波パルス信号がDCプラグのp3端子に入力されるとコンデンサC10に低周波パルス電圧が整流平滑され、抵抗R17を介してトランジスタQ7のベース電流を得られる。
トランジスタQ7のコレクタにはツェナーダイオードZD3のアノードが接続され、ツェナーダイオードZD3のカソードはシャントレギュレータIC2のカソードに接続されている。
ここで、追加された低周波パルス検出回路7は、DCプラグのp3端子に低周波パルス信号が入力されると、ツェナーダイオードZD3を介してフォトカプラPC1-1に電流を流し、出力電圧VoをツェナーダイオードZD3のツェナー電圧とフォトカプラPC1-1の順方向電圧が加算された電圧でクランプするフィードバック制御を行う。
また、トランジスタQ7のコレクタには、ダイオードD9のカソードが接続され、ダイオードD9のアノードは、信号選別回路4bの抵抗R11とダイオードD8のアノードの接続点に接続されている。ダイオードD8のカソードはトランジスタQ6のコレクタに接続され、かつ、低周波パルス検出回路7のダイオードD10のカソードに接続されている。
ダイオードD10のアノードは、抵抗R16とダイオードD11のアノード接続点に接続され、信号選別回路4bのデジタル信号検出時には、トランジスタQ6のオン動作によりコンデンサC10への充電を防止し、低周波パルス検出回路7の誤動作を防止する役割を備える。
また、追加されたダイオードD8、D9はダイオードオアの役割を担い、信号選別回路4bのデジタル信号検出時または低周波パルス検出回路7の動作時に、トランジスタQ3、Q4等からなるラッチ回路の動作を停止させる。
Details of the components of the second embodiment which are different from those in FIG. 1 showing the configuration of the first embodiment will be described.
The added low frequency pulse detection circuit 7 is built in the signal selection circuit 4b and includes a transistor Q7, diodes D8 to D12, a Zener diode ZD3, capacitors C10 and C11, and resistors R16 and R17.
A series circuit of a capacitor C11, a resistor R16, a diode D11, and a capacitor C10 is connected between the p3 terminal of the DC plug and GND, and the base and emitter of the transistor Q7 are connected between the capacitor C10 via a resistor R17. The cathode of the diode D12 is connected to the anode connection point of the resistor R16 and the diode D10, and the anode of the diode D12 is connected to GND.
Due to the configuration of the capacitors C10 and C11, the resistor R16, and the diodes D11 and D12, when the low frequency pulse signal is input to the p3 terminal of the DC plug, the low frequency pulse voltage is rectified and smoothed in the capacitor C10, via the resistor R17. The base current of transistor Q7 can be obtained.
The collector of the transistor Q7 is connected to the anode of the Zener diode ZD3, and the cathode of the Zener diode ZD3 is connected to the cathode of the shunt regulator IC2.
Here, when the low-frequency pulse signal is input to the p3 terminal of the DC plug, the added low-frequency pulse detection circuit 7 supplies a current to the photocoupler PC1-1 through the Zener diode ZD3 and outputs the output voltage Vo. Feedback control is performed by clamping with a voltage obtained by adding the Zener voltage of the Zener diode ZD3 and the forward voltage of the photocoupler PC1-1.
The cathode of the diode D9 is connected to the collector of the transistor Q7, and the anode of the diode D9 is connected to the connection point between the resistor R11 of the signal selection circuit 4b and the anode of the diode D8. The cathode of the diode D8 is connected to the collector of the transistor Q6, and is connected to the cathode of the diode D10 of the low frequency pulse detection circuit 7.
The anode of the diode D10 is connected to the anode connection point of the resistor R16 and the diode D11. When the digital signal is detected by the signal selection circuit 4b, the transistor Q6 is turned on to prevent the capacitor C10 from being charged, and the low frequency pulse detection circuit 7 It has a role to prevent malfunctions.
In addition, the added diodes D8 and D9 serve as a diode OR, and when the digital signal is detected by the signal selection circuit 4b or when the low frequency pulse detection circuit 7 is operated, the operation of the latch circuit including the transistors Q3 and Q4 is stopped. Let

また、負荷装置6bは、スイッチSW1と並列にスイッチSW2と低周波パルス発生回路PG1の直列回路が接続される。スイッチSW2がオンになると低周波パルス発生回路PG1は、バッテリーBT1の電圧が電源電圧として供給され、抵抗R15を介して低周波パルス信号をDCプラグのp3端子を介してACアダプタ1へ出力する。
ここで、負荷装置6bは、スイッチSW1とスイッチSW2のオンを同時に行わない仕様である。
The load device 6b is connected to a series circuit of a switch SW2 and a low frequency pulse generation circuit PG1 in parallel with the switch SW1. When the switch SW2 is turned on, the low frequency pulse generation circuit PG1 is supplied with the voltage of the battery BT1 as a power supply voltage, and outputs a low frequency pulse signal to the AC adapter 1 via the resistor R15 and the p3 terminal of the DC plug.
Here, the load device 6b has a specification in which the switches SW1 and SW2 are not turned on at the same time.

図6は、図5に係るACアダプタ1bのシーケンス図である。
次に、図5、図6を用いて、本実施例2にACアダプタ1bの各部動作について説明する。但し、図6において図1乃至は図3と実質的に同一の部分には同一の参照符号を付してその説明を省略する。
図6に示す時刻t0〜t4の期間において、Cは交流電源Vacの交流電圧が投入され、定格電圧である出力電圧Voを負荷装置6bに供給している状態にある。
FIG. 6 is a sequence diagram of the AC adapter 1b according to FIG.
Next, the operation of each part of the AC adapter 1b according to the second embodiment will be described with reference to FIGS. 6 that are substantially the same as those in FIGS. 1 to 3 are denoted by the same reference numerals and description thereof is omitted.
In the period from time t0 to t4 shown in FIG. 6, C is in a state where the AC voltage of the AC power supply Vac is input and the output voltage Vo which is the rated voltage is supplied to the load device 6b.

時刻t5〜t7期間において、負荷装置6bは第1のスリープモードになり、時刻t5bにおいてスイッチSW1がオンされ、DCプラグのp3端子を介してDC信号がACアダプタ1bに入力される。
これにより、コンデンサC8、抵抗R13の時定数の期間だけトランジスタQ6が一瞬オンする。次にトランジスタQ6のオフ後は、低周波パルス検出回路7のトランジスタQ7がコンデンサC10、抵抗R17の時定数の期間txだけオンする。トランジスタQ7のオフ後、コンデンサC9、抵抗R11、R12の時定数後の時刻t6bにおいてトランジスタQ5がオンする。トランジスタQ5のオンに伴い、信号選別回路4bのトランジスタQ3、Q4等からなるラッチ回路がラッチ動作し、かつフォトカプラPC1-1及びPC2-1に電流を流し、起動回路及び制御回路IC1のゲート駆動信号を停止させて、ACアダプタ1bのスイッチングを停止状態にする。すなわち、実施例1の動作となり、極めて低い待機電力を実現する。
次に、時刻t7にて負荷装置6bのスリープモードが解除され、時刻t10以降に出力電圧Voは定格電圧に復帰し、時刻t11にて負荷装置6bに負荷電流Ioが流れる。
During a period from time t5 to t7, the load device 6b enters the first sleep mode, the switch SW1 is turned on at time t5b, and a DC signal is input to the AC adapter 1b via the p3 terminal of the DC plug.
As a result, the transistor Q6 is turned on momentarily for the time constant period of the capacitor C8 and the resistor R13. Next, after the transistor Q6 is turned off, the transistor Q7 of the low frequency pulse detection circuit 7 is turned on only for a time period tx of the capacitor C10 and the resistor R17. After the transistor Q7 is turned off, the transistor Q5 is turned on at time t6b after the time constant of the capacitor C9 and the resistors R11 and R12. When the transistor Q5 is turned on, the latch circuit composed of the transistors Q3, Q4, etc. of the signal selection circuit 4b latches, and a current is supplied to the photocouplers PC1-1 and PC2-1 to drive the gate of the starting circuit and the control circuit IC1. The signal is stopped and the switching of the AC adapter 1b is stopped. That is, the operation of the first embodiment is realized, and extremely low standby power is realized.
Next, the sleep mode of the load device 6b is released at time t7, the output voltage Vo returns to the rated voltage after time t10, and the load current Io flows through the load device 6b at time t11.

時刻t12bにて、負荷装置6bの第2のスリープモードとなり、負荷装置6bの負荷電流がゼロAになる。第2のスリープモードは、時刻t13bに負荷装置6bのスイッチSW1ではなくスイッチSW2をオン状態にして、低周波パルス発生器PG1を起動し、低周波パルスをDCプラグのp3端子を介してACアダプタ1bへ出力する。
これにより、ACアダプタ1bの低周波パルス検出回路7のトランジスタQ7はオン状態になり、出力電圧VoはツェナーダイオードZD3のツェナー電圧とフォトカプラPC1-1の順方向電圧が加算された電圧でクランプされる電圧になるように、フォトカプラPC1-2を介して制御回路IC1のpfb端子電圧が制御され、スイッチング素子Q1のスイッチング動作が間欠発振となる。
また、時刻t13b以降の制御回路IC1の+Vcc端子電圧は、出力電圧Voが定格電圧より低い電圧状態であるため、出力電圧Voに比例した電圧に低下する。この状態は、負荷装置6bの第2のスリープモードの完了時刻t14b後の時刻t15bまで続き、スイッチング電源1bのスイッチングは間欠発振状態になるため、ACアダプタ1bの消費電力は間欠発振の周期分の1となり、実施例1の応用例と同様に、通常の発振周波数よりも低い待機電力を実現する。
また、時刻t14b〜時刻t15bの期間は、低周波パルス検出回路7のコンデンサC10の充電電圧によるトランジスタQ7のオン状態が続く遅延時間となる。
時刻t15b〜t16bの期間に、ACアダプタ1bの出力電圧Voは定格電圧に復帰し、時刻t17bにて負荷装置6bの負荷電流Ioが流れ始める。
At time t12b, the load device 6b enters the second sleep mode, and the load current of the load device 6b becomes zero A. In the second sleep mode, not the switch SW1 of the load device 6b but the switch SW2 is turned on at time t13b, the low frequency pulse generator PG1 is started, and the low frequency pulse is supplied to the AC adapter via the p3 terminal of the DC plug. Output to 1b.
As a result, the transistor Q7 of the low frequency pulse detection circuit 7 of the AC adapter 1b is turned on, and the output voltage Vo is clamped by a voltage obtained by adding the Zener voltage of the Zener diode ZD3 and the forward voltage of the photocoupler PC1-1. Thus, the pfb terminal voltage of the control circuit IC1 is controlled via the photocoupler PC1-2 so that the switching operation of the switching element Q1 becomes intermittent oscillation.
Further, the + Vcc terminal voltage of the control circuit IC1 after the time t13b is a voltage proportional to the output voltage Vo because the output voltage Vo is lower than the rated voltage. This state continues until time t15b after completion time t14b of the second sleep mode of the load device 6b, and switching of the switching power supply 1b is in an intermittent oscillation state. Therefore, the power consumption of the AC adapter 1b is equal to the period of the intermittent oscillation. As in the application example of the first embodiment, standby power lower than the normal oscillation frequency is realized.
Further, the period from time t14b to time t15b is a delay time in which the transistor Q7 is kept on by the charging voltage of the capacitor C10 of the low frequency pulse detection circuit 7.
During the period from time t15b to t16b, the output voltage Vo of the AC adapter 1b returns to the rated voltage, and the load current Io of the load device 6b starts to flow at time t17b.

以上のように、本実施例2に係るACアダプタ1bは、実施例1と同様に、ACアダプタの認証となるシステムチェック信号と複数のスリープモードの待機電力低減信号とを一つの信号線で共有することができる。   As described above, the AC adapter 1b according to the second embodiment shares a system check signal for authenticating the AC adapter and a plurality of sleep mode standby power reduction signals by one signal line, as in the first embodiment. can do.

以上、本発明の実施例の一例について説明したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。例えば、スイッチング電源2はフライバックコンバータを用いて説明したが、フォワードコンバータ等でも、変更が可能である。
また、負荷装置6bの第1のスリープモード時のDC信号、または第2のスリープモード時の低周波パルス信号を切り分けて、負荷装置ごとにいずれかのスリープモードを設定してACアダプタ1bを適宜対応させても良い。
また、負荷装置側からのスリープモード時の信号を、夏期の電力供給不足を補うため昼間時間帯では交流電源からバッテリーから供給に切り替える省エネモードに対応させるための信号として役割を変えてもよく、信号の目的に柔軟に対応させることができる。
さらに、上述では負荷装置をノートパソコンを例にして説明してきたが、負荷装置はバッテリーを搭載した携帯機器などに使用することも可能である。
As mentioned above, although an example of the embodiment of the present invention has been described, the present invention is not limited to the specific embodiment, and various modifications are possible within the scope of the gist of the present invention described in the claims. Can be changed. For example, although the switching power supply 2 has been described using a flyback converter, it can also be changed using a forward converter or the like.
Further, the DC signal at the time of the first sleep mode of the load device 6b or the low frequency pulse signal at the time of the second sleep mode is separated, and one of the sleep modes is set for each load device, and the AC adapter 1b is appropriately set. You may make it correspond.
In addition, the signal in the sleep mode from the load device side may change its role as a signal to correspond to the energy saving mode in which the power supply is switched from the battery to the AC power supply in the daytime period to compensate for the shortage of power supply in summer. It is possible to flexibly correspond to the purpose of the signal.
In the above description, the load device has been described using a notebook personal computer as an example. However, the load device can also be used for a portable device equipped with a battery.

1、1a、1b ACアダプタ
2、2a、2b スイッチング電源
3、3a、3b 認証回路
4、4a、4b 信号選別回路
5 DCプラグ
6、6b 負荷装置
7 低周波パルス検出回路
C1〜C11 コンデンサ
D1〜D12 ダイオード
ZD1〜ZD3 ツェナーダイオード
IC1 制御回路
IC2 シャントレギュレータ
IC3、IC4 認証集積回路
DB1 ブリッジダイオード
Q1、Q2 MOSFET
Q3〜Q7 トランジスタ
PC1、PC2 フォトカプラ
PG1 低周波パルス発生器
R1〜R17 抵抗
SW1、SW2 スイッチ
T トランス
p1〜p3 DCプラグの端子
Vac 交流電源
1, 1a, 1b AC adapter 2, 2a, 2b Switching power supply 3, 3a, 3b Authentication circuit 4, 4a, 4b Signal selection circuit 5 DC plug 6, 6b Load device 7 Low frequency pulse detection circuit C1-C11 Capacitor D1-D12 Diode ZD1 to ZD3 Zener diode IC1 Control circuit IC2 Shunt regulator IC3, IC4 Authentication integrated circuit DB1 Bridge diode Q1, Q2 MOSFET
Q3-Q7 Transistor PC1, PC2 Photocoupler PG1 Low frequency pulse generator R1-R17 Resistor SW1, SW2 Switch T Transformer p1-p3 DC plug terminal Vac AC power supply

Claims (3)

トランスの1次巻線に入力電力を印加し、制御回路によって前記トランスの1次巻線に
接続されたスイッチング素子をオンオフ動作させることで、前記トランスの2次巻線にパ
ルス電圧を誘起させ、当該パルス電圧を2次側整流平滑回路によって整流平滑した出力電
圧をDCプラグを介して負荷装置に供給するスイッチング電源からなり、
前記出力電圧を所定の基準電圧と比較し、比較した電圧差が無くなるように2次側から1
次側にフィードバックして前記制御回路による前記スイッチング素子のオンオフ制御をさ
せるフィードバック回路と、
前記DCプラグを介して前記負荷装置からの信号により前記出力電圧の起動/停止または
定格電圧未満の第二の電圧に可変させる手段と、
前記負荷装置と前記スイッチング電源には、前記DCプラグを介して装置間の認証を行う
認証手段を具備し、
前記DCプラグはケーブル3芯で構成され、前記DCプラグのケーブルのうち1本は、前記
負荷装置からの前記出力電圧を定格電圧未満の第二の電圧に可変させる信号と、前記装置
間の認証を行う認証手段の信号とを共有することを特徴とするACアダプタ。
By applying input power to the primary winding of the transformer and causing the control circuit to turn on and off the switching element connected to the primary winding of the transformer, a pulse voltage is induced in the secondary winding of the transformer, It consists of a switching power supply that supplies the output voltage rectified and smoothed by the secondary side rectifying and smoothing circuit to the load device via the DC plug,
Compare the output voltage with a predetermined reference voltage, 1 from the secondary side to eliminate the compared voltage difference
A feedback circuit that feeds back to the next side and controls on / off of the switching element by the control circuit;
Means for starting / stopping the output voltage or changing the output voltage to a second voltage lower than a rated voltage by a signal from the load device via the DC plug;
The load device and the switching power supply include authentication means for performing authentication between devices via the DC plug,
The DC plug is composed of three cables, and one of the DC plug cables is
A signal for varying the output voltage from the load device to a second voltage lower than a rated voltage, and the device
AC adapter characterized by sharing the signal of the authentication means that performs authentication between .
前記装置間の認証を行う認証手段の信号はデジタル信号により行われ、前記負荷装置か
らの前記出力電圧を定格電圧未満の第二の電圧に可変させる信号はDC信号に行われること
を特徴とする請求項1記載のACアダプタ。
The signal of the authentication means for performing authentication between the devices is performed by a digital signal, and the signal for changing the output voltage from the load device to a second voltage lower than a rated voltage is performed by a DC signal. The AC adapter according to claim 1.
前記DCプラグを介して前記負荷装置からの信号により前記出力電圧の起動/停止させる
手段と前記定格電圧未満の第二の電圧に可変させる手段を備え、
前記装置間の認証を行うデジタル信号のパルス周期よりも低周波のパルス信号、または
DC信号が入力されることにより、いずれかを選択することを特徴とする請求項1記載のAC
アダプタ。
Means for starting / stopping the output voltage according to a signal from the load device via the DC plug, and means for varying the second voltage lower than the rated voltage;
A pulse signal having a frequency lower than a pulse period of a digital signal for performing authentication between the devices, or
2. The AC according to claim 1, wherein either one is selected by inputting a DC signal.
adapter.
JP2012061237A 2012-03-16 2012-03-16 AC adapter Expired - Fee Related JP5920657B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012061237A JP5920657B2 (en) 2012-03-16 2012-03-16 AC adapter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012061237A JP5920657B2 (en) 2012-03-16 2012-03-16 AC adapter

Publications (2)

Publication Number Publication Date
JP2013196215A JP2013196215A (en) 2013-09-30
JP5920657B2 true JP5920657B2 (en) 2016-05-18

Family

ID=49395120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012061237A Expired - Fee Related JP5920657B2 (en) 2012-03-16 2012-03-16 AC adapter

Country Status (1)

Country Link
JP (1) JP5920657B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10408191B2 (en) 2016-03-21 2019-09-10 General Electric Company Wind pitch adjustment system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008061342A (en) * 2006-08-30 2008-03-13 Mitsumi Electric Co Ltd Electronic system, electronic device, and power supply device
JP4489748B2 (en) * 2006-11-14 2010-06-23 レノボ・シンガポール・プライベート・リミテッド Power supply device and power supply method for electronic device
JP4602459B2 (en) * 2009-05-29 2010-12-22 株式会社東芝 Information processing apparatus and power control method
JP2011096192A (en) * 2009-11-02 2011-05-12 Sony Corp Information processing apparatus, power supply control method, program and power supply control system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10408191B2 (en) 2016-03-21 2019-09-10 General Electric Company Wind pitch adjustment system

Also Published As

Publication number Publication date
JP2013196215A (en) 2013-09-30

Similar Documents

Publication Publication Date Title
US8659263B2 (en) Power supply circuit having low idle power dissipation
TWI500248B (en) High efficiency bidirectional DC converter and its control method
JP3495012B2 (en) Switching power supply
CN103580486B (en) Switching power converter dynamic load detection
US20120139345A1 (en) Control method of hybrid power battery charger
JP5168010B2 (en) Switching power supply
JP6094976B2 (en) Switching power supply device and semiconductor device
JP2012147664A (en) Power converter with automatic mode switching
JP2006034045A (en) Switching power supply and semiconductor device therefor
US7830675B2 (en) Switching power supply device and method of starting the same
TWM574786U (en) Power converter and primary controller
US20140016359A1 (en) Power converters with quasi-zero power consumption
JP2012095502A (en) Power supply circuit
JP2015065736A (en) Charger
WO2010125751A1 (en) Switching power supply device
TW201230645A (en) Power supply device and image forming apparatus
TW201800899A (en) Power supply system and method
CA2416338C (en) Power supply start up circuit
JPH07308065A (en) Power supply
US20020021576A1 (en) Low consumption converter directly connectable to the mains
JP4212366B2 (en) Switching power supply
JP5920657B2 (en) AC adapter
JP5631161B2 (en) Control circuit
JP2010098875A (en) Power supply apparatus
KR20120070953A (en) Apparatus and method for reducing standby power of remote controller

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160331

R150 Certificate of patent or registration of utility model

Ref document number: 5920657

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees