本発明の第1の実施形態、第3の実施形態の昇降圧スイッチング電源回路は、電源からの電力が入力され、負荷に電力を供給する昇降圧スイッチング電源回路であり以下の構成を有している。
第1のインダクタの一端とスイッチ素子の一端とが接続され、第1のインダクタの一端とスイッチ素子の一端との接続点に第1のダイオードの一端と第2のインダクタの一端とが接続され、スイッチ素子の他端と、第1のダイオードの他端との間に第1のコンデンサが接続され、第1のダイオードの他端と第2のインダクタの他端との間に第2のコンデンサが接続される。そして、スイッチ素子のオンとオフとの比率を変化させて、第2のコンデンサの両端に発生する第1の出力電圧を変化させる。
第1のインダクタの他端とスイッチ素子の他端との間に入力電圧を供給する電源が接続可能とされ、第2のコンデンサの両端に出力電圧を供給し、第1の負荷が接続可能とされる。
第1の実施形態、第3の実施形態の昇降圧スイッチング電源回路は、さらに、スイッチ素子の他端と電源との間に第3のインダクタを接続してもよい(第5の実施形態)。また、第1のインダクタと第3のインダクタとは、同一コアを共有して形成されるようにしてもよい(第7の実施形態)。
本発明の第2の実施形態、第4の実施形態の昇降圧スイッチング電源回路は、電源からの電力が入力され、負荷に電力を供給する昇降圧スイッチング電源回路であり以下の構成を有している。
電源からの電力が入力され、負荷に電力を供給する昇降圧スイッチング電源回路であって、スイッチ素子の一端に第1のダイオードの一端と第2のインダクタの一端とが接続され、スイッチ素子の他端と、第1のダイオードの他端との間に第1のコンデンサが接続され、第1のインダクタの一端とスイッチ素子の他端とが接続され、第1のダイオードの他端と第2のインダクタの他端との間に第2のコンデンサが接続される。そして、スイッチ素子のオンとオフとの比率を変化させて、第2のコンデンサの両端に発生する第1の出力電圧を変化させる。
第1のインダクタの他端とスイッチ素子の一端との間との間に入力電圧を供給する電源が接続可能とされ、第2のコンデンサの両端に出力電圧を供給し、第1の負荷が接続可能とされる。
第2の実施形態、第4の実施形態の昇降圧スイッチング電源回路は、さらに、スイッチ素子の一端と電源との間に第3のインダクタを接続してもよい(第6の実施形態)。また、第1のインダクタと第3のインダクタとは、同一コアを共有して形成されるようにしてもよい(第8の実施形態)。
第1の実施形態ないし第8の実施形態の昇降圧スイッチング電源回路は、第1の負荷に加えて第2の負荷を接続可能としてもよい。第1の負荷と第2の負荷との接続態様は大きく分けて2つの態様がある。
第1の接続態様は、第2のコンデンサの両端に第1の負荷を接続し、第1のコンデンサの両端に第2の負荷を接続するものである。第1の接続態様においては、第1のコンデンサと第2のコンデンサとの接続点を接地電位として基準電位とする(第9の実施形態、第11の実施形態、第13の実施形態、第15の実施形態、第17の実施形態、第19の実施形態、第21の実施形態、第23の実施形態)。第9の実施形態、第13の実施形態においては、さらに、第1のコンデンサと第2のコンデンサとの接続点と第1のインダクタの他端との間に第3の負荷が接続可能とされる。
第2の接続態様は、第2のコンデンサの両端に第1の負荷を接続し、第1のコンデンサと第2のコンデンサの直列接続回路の両端に第2の負荷を接続するものである。第2の接続態様においては、第2のインダクタと第2のコンデンサとの接続点を接地電位として基準電位とする(第10の実施形態、第12の実施形態、第14の実施形態、第16の実施形態、第18の実施形態、第20の実施形態、第22の実施形態、第24の実施形態)。
第1の実施形態ないし第24の実施形態の昇降圧スイッチング電源回路は、制御部を備えてもよい。制御部は、出力電圧と基準電圧との差が出力される差動増幅器と、差動増幅器からの出力が入力されるパルス幅変調器と、を有し、パルス幅変調器からのパルス幅信号によって、スイッチ素子を制御して第1の出力電圧を所定電圧に制御する。
(第1の実施形態)
図1は第1の実施形態の昇降圧スイッチング電源回路を示す図である。
図1に示す第1の実施形態の昇降圧スイッチング電源回路1は、本願の願書に記載の発明者ら(以下、発明者らと省略する)が発明した従来にない新規な回路である。図1に示す昇降圧スイッチング電源回路1は、図35に示す昇降圧スイッチング電源回路100を改良して、さらに、小型化と高効率化を図るものである。以下、図1の昇降圧スイッチング電源回路1を発明者らがどのようにして発明をするに至ったかについて順をおって説明することによって回路の概要を明らかにする。
まず、図35に示す昇降圧スイッチング電源回路100を発明するに至った過程を簡単にまとめる(詳細については特許文献1を参照)。
図2に示す回路は、図34に示す昇降圧スイッチング電源回路の原理図を半導体で置き換える回路図である。符号101aを付した破線内は、図34に示す符号101の部分に対応する昇圧型のスイッチング電源回路101aである。符号102aを付した破線内は、図34に示す符号102の部分に対応する降圧型のスイッチング電源回路102aである。ここで、降圧型のスイッチング電源回路102aについては、図34に示す正極性側にスイッチ素子S2を有する降圧型のスイッチング電源回路102と異なり、負極性側にNチャンネルMOSトランジスタで構成されるスイッチ素子Q2を接続している。
図2の等価回路は、図34に示す昇降圧スイッチング電源回路と同様に動作する。図2の等価回路においてNチャンネルMOSトランジスタで構成されるスイッチ素子Q1とNチャンネルMOSトランジスタで構成されるスイッチ素子Q2とを、一方がオンの場合は他方もオンとなり、一方がオフの場合は他方もオフとなるような動作をさせる。これにより、図34に示すスイッチ素子S1とスイッチ素子S2とは、NチャンネルMOSトランジスタで構成されるスイッチ素子Q1とダイオードD3とに置き換えることができる(図35を参照)。
図2に示す回路においては、コンデンサC1の両端の電圧EC1と入力電圧EIとの関係は(式1)で表される。また、出力電圧EOと電圧EC1との関係は(式2)で表される。また、出力電圧EOと入力電圧EIとの関係は(式3)で表される。ここで、TSはスイッチング周期、TOFF1はNチャンネルMOSトランジスタで構成されるスイッチ素子Q1のオフの時間、TON2はNチャンネルMOSトランジスタで構成されるスイッチ素子Q2のオンの時間である。
EC/EI=(TS/TOFF1) (式1)
EO/EC=(TON2/TS) (式2)
EO/EI=(TS/TOFF1) ×(TON2/TS)
=TON2/TOFF1 (式3)
次に、図3ないし図5を参照して、発明者らが新規に発明した図1に示す昇降圧スイッチング電源回路1の発明に至る過程を説明する。
図3は、図35に示す回路を変形する昇降圧スイッチング電源回路を示す図である。
図3に示す昇降圧スイッチング電源回路104はダイオードD3を備えず、図35に示す回路はダイオードD3を備える点において異なる。図35においては、ダイオードD2に対してダイオードD1とダイオードD3との直列回路とが並列に接続されている。よって、図3に示すようにダイオードD2を削除してもダイオードD1とダイオードD3との直列回路がダイオードD2に代替して動作する。しかしながら、ダイオードD1とダイオードD3との直列回路においては、2個のダイオード分の順方向電圧が発生し、さらにスイッチング損失も2個のダイオードで発生するので効率が低下する。そこで、図3に示す回路を図4、図5を参照して説明するように、さらに変形する。
図4は、図3に示す回路図を書き換える図である。図3に示す回路と図4に示す回路とは、接続態様(トポロジー)が同一である。
図5は、図4に示す回路のインダクタL2の位置を換える説明のための回路図である。
図4に示す昇降圧スイッチング電源回路105と図5に示す昇降圧スイッチング電源回路106とのいずれにおいても、ダイオードD1とダイオードD3とに接続される回路は、コンデンサC2と負荷RLとの並列回路とインダクタL2との直列回路である。よって、図4に示す回路と図5に示す回路とはまったく同じ動作をする。
ここで、図5示す回路におけるダイードD3の作用について検討する。インダクタL2に電流が流れ続ける、いわゆる、電流連続モードにおいては、ダイオードD3は常時、オン(導通)している。すなわち、ダイオードD3を介することなく、ダイオードD3の両端を短絡した回路と動作は同じである。また、インダクタL2に電流が断続的に流れる、いわゆる、電流不連続モードにおいては、逆電流は、ダイオードD1によってオフ(切断)される。すなわち、ダイオードD1がダイオードD3に代替して動作する。よって、電流連続モードおよび電流不連続モードのいずれにおいても、ダイオードD3を短絡しても同様の作用をする。図5に示す回路においてダイオードD3を短絡する回路は、図1と同じである。
以上述べたような経過を経て、発明者らは図1に示す回路に到達した。図1に示す回路においては、ダイオードD2とダイオードD3とを有することなくダイオードD1のみで図35に示す回路と同様に作用するとともに、部品点数を少なくし回路の小型化を図ることができ、ダイオードにおける損失を低減し高効率化を図ることができる。
図1に示す回路の出力電圧EOと入力電圧EIとの関係は(式4)で表される。ここで、(式4)は(式3)から導かれる。すなわち、図1に示す回路ではNチャンネルMOSトランジスタで構成されるスイッチ素子Q1のみを用いるので、TS=TON+TOFFである。
EO/EI=(TS/TOFF)×(TON/TS)
=TON/TOFF (式4)
図6は、図1に示す第1の実施形態の昇降圧スイッチング電源回路1が動作中の各部の電圧波形、電流波形を示す図である。図6の最上段から下方向に順に、ダイオードD1の電流ID1、インダクタL1の電流IL1、インダクタL2の電流IL2、NチャンネルMOSトランジスタで構成されるスイッチ素子Q1のドレインとソース間の電圧VQ1、を各々示すものである。なお、後述する第2の実施形態ないし第8の実施形態においても、各部の波形は図6に示すと同様である。
図6から以下のことがみてとれる。ダイオードD1の電流ID1は、NチャンネルMOSトランジスタで構成されるスイッチ素子Q1がオンの時(電圧VQ1が0V付近の時)に流れず、NチャンネルMOSトランジスタで構成されるスイッチ素子Q1がオフの時(電圧VQ1が0V付近ではない時)に流れる。インダクタL1の電流IL1とインダクタL2の電流IL2とは、NチャンネルMOSトランジスタで構成されるスイッチ素子Q1がオンの時には増加し、NチャンネルMOSトランジスタで構成されるスイッチ素子Q1がオフの時には減少する。
図7は、パルスデューティに対する、コンデンサC1(第1のコンデンサ)の電圧と出力電圧EOと電圧変換率M(出力電圧EO/入力電圧EI)との各々を示す図である。
図7は、パルスデューティ、すなわち、Duty(TON/TS)を変化させることによって、出力電圧EOを変化させることができることを示している。また、図7は、電圧変換率Mは、(式4)で示すように(TON/TOFF)で表されるので、Duty(TON/TS)を変化させることによって、出力電圧EOを入力電圧EIよりも大きくも、小さくも、任意に変化させることができることを示している。なお、第2の実施形態ないし第8の実施形態においても、図7に示すと同様である。
第1の実施形態の昇降圧スイッチング電源回路1は、電源Pからの電力が入力され負荷RLに電力を供給する昇降圧スイッチング電源回路であるが、要約すれば以下のように構成されている。
インダクタL1(第1のインダクタ)の一端とスイッチ素子Q1の一端とが接続される。インダクタL1の一端とスイッチ素子Q1の一端との接続点にダイオードD1(第1のダイオード)の一端とインダクタL2(第2のインダクタ)の一端とが接続される。スイッチ素子Q1の他端と、ダイオードD1の他端との間にコンデンサC1(第1のコンデンサ)が接続される。ダイオードD1の他端とインダクタL2の他端との間にコンデンサC2(第2のコンデンサ)が接続される。そして、スイッチ素子Q1のオン(導通)とオフ(切断)との比率を変化させて、コンデンサC2の両端に発生する出力電圧EOを変化させる。
また、インダクタL1の他端とスイッチ素子Q1の他端との間に入力電圧EIを供給する電源Pが接続可能とされる。また、コンデンサC2の両端に出力電圧EOを供給する負荷RLが接続可能とされる。
上述した接続関係を有する昇降圧スイッチング電源回路1は、以下のように分解してその作用を説明をすることができる。
図8は、図1に示す第1の実施形態の昇降圧スイッチング電源回路の一部を説明する図である。
図8に示す昇降圧スイッチング電源回路1における回路部分1aは、インダクタL1とスイッチ素子Q1とダイオードD1とコンデンサC1とが相互に接続される部分のみを抜き出した回路部分である。図8に示す電源PとインダクタL1とスイッチ素子Q1とダイオードD1とコンデンサC1との相互の接続関係の部分のみに注目するとこの部分は、図2に示す昇圧型のスイッチング電源回路101aとまったく同じである。
図9は、図1に示す第1の実施形態の昇降圧スイッチング電源回路の別の一部を説明する図である。
図9に示す昇降圧スイッチング電源回路1における回路部分1bは、図1に示すインダクタL2とスイッチ素子Q1(図2のスイッチ素子Q2に対応)とダイオードD1(図2のダイオードD2に対応)とコンデンサC2とが相互に接続される部分のみを抜き出した回路部分である。
図9に示す回路部分1bの接続関係について説明をする。回路部分1bと図2に示す降圧型のスイッチング電源回路101bとを比べると、インダクタL2の接続位置が異なるだけで他はまったく同じである。また、回路部分1bと図34に示す降圧型のスイッチング電源回路101とを比べると、回路部分1bにおいては負極性の電源(コンデンサC1に対応)から負極性の電圧を得る。これに対して、降圧型のスイッチング電源回路101においては、正極性の電源(コンデンサC1に対応)から正極性の電圧を得る点が異なるだけで、両者は実質的に同一である。
図10は、出力電圧として定電圧を得るための実施形態の昇降圧スイッチング電源回路を示す図である。
昇降圧スイッチング電源回路12は、図1に示す昇降圧スイッチング電源回路1に制御部11を付加している。昇降圧スイッチング電源回路12では、AMP111(差動増幅器)において、出力電圧EOと基準電圧EREFとの差が出力される。AMP111から出力される差の電圧(誤差電圧)は、PWM変調器112(パルス幅変調器)に入力され、出力電圧EOが基準電圧EREFに満たない量に応じて、NチャンネルMOSトランジスタで構成されるスイッチ素子Q1のオンとなる時間TONが大きくなるようにされる。このようにして、フィードバック制御がおこなわれて、出力電圧EOが基準電圧EREFに一致するような制御がおこなわれる。
第1の実施形態の昇降圧スイッチング電源回路12は、昇降圧スイッチング電源回路1に、さらに制御部11を備えているが、制御部11は要約すれば以下のように構成されている。
制御部11は、出力電圧EOと基準電圧EREFとの差が出力されるAMP111(差動増幅器)と、AMP111からの出力が入力されるPWM変調器112(パルス幅変調器)と、を有している。PWM変調器112からのパルス幅信号によって、スイッチ素子Q1を制御して出力電圧EOを所定電圧に制御する。ここで、所定電圧は基準電圧EREFである。出力電圧EOは入力電圧EIよりも高い電圧とすることも、低い電圧とすることも可能である。
第1の実施形態の昇降圧スイッチング電源回路1によれば、スイッチ素子Q1を1個だけ、ダイオードD1を1個だけ用い昇降圧が可能となる。よって、第1の実施形態の昇降圧スイッチング電源回路においては、スイッチ素子およびダイオードの損失が小さくなり効率を向上させることができる。また、スイッチ素子およびダイオードの個数を少なくできるので、部品点数を少なくし装置の小型化を図るとともに、装置のコスト削減を図ることができる。
また、第1の実施形態の昇降圧スイッチング電源回路12によれば、昇降圧スイッチング電源回路1に制御部11を付加し、負荷RLに所定電圧を供給することができる。
さらに、第1の実施形態の昇降圧スイッチング電源回路1、昇降圧スイッチング電源回路12によれば、インダクタL1とインダクタL2とは入力側と出力側との間に直列に接続され、スイッチ素子Q1がそれらの中間に介在している。よって、入力側と出力側とのいずれの側に対しても流出するノイズを小さくできる。
(第2の実施形態)
図11は第2の実施形態の昇降圧スイッチング電源回路を示す図である。
図11に示す第2の実施形態の昇降圧スイッチング電源回路2のインダクタL1の接続態様は、図1に示す第1の実施形態の昇降圧スイッチング電源回路1のインダクタL1の接続態様と異なる。ここで、図1においても図11においても、インダクタL1と電源Pとを除いた他の回路からみれば、インダクタL1と電源Pとが直列に接続されている点には変わりがない。よって、インダクタL1と電源Pとを入れ替えても動作が異なるものではなく、昇降圧スイッチング電源回路2と昇降圧スイッチング電源回路1は同じように動作する。
図11に示す第2の実施形態の昇降圧スイッチング電源回路2における各構成部において、図1に示す第1の実施形態の昇降圧スイッチング電源回路1における各構成部と同一の構成を有し同一の作用を奏する部分は、同一の符号を付して説明を省略する。他の実施形態の説明においても、同一符号を付す各部の説明は省略する。
第2の実施形態の昇降圧スイッチング電源回路2は、電源Pからの電力が入力され、負荷RLに電力を供給するに昇降圧スイッチング電源回路であるが、要約すれば以下のように構成されている。
スイッチ素子Q1の一端にダイオードD1(第1のダイオード)の一端とインダクタL2(第2のインダクタ)の一端とが接続される。スイッチ素子Q1の他端と、ダイオードD1の他端との間にコンデンサC1(第1のコンデンサ)が接続される。インダクタL1(第1のインダクタ)の一端とスイッチ素子Q1の他端とが接続される。ダイオードD1の他端とインダクタL2の他端との間にコンデンサC2(第2のコンデンサ)が接続される。そして、スイッチ素子Q1のオンとオフとの比率を変化させて、コンデンサC2の両端に発生する電圧を変化させる。
また、インダクタL1の他端とスイッチ素子Q1の一端との間に入力電圧EIを供給する電源Pが接続可能とされる。また、コンデンサC2の両端に出力電圧EOを供給する負荷RLが接続可能とされる。
また、第2の実施形態の昇降圧スイッチング電源回路2に、さらに第1の実施形態の制御部11を備えてもよい。制御部11を備える場合には、第1の実施形態と同様に、負荷RLに所定電圧を供給することができる。
第2の実施形態の昇降圧スイッチング電源回路2によれば、第1の実施形態と同様にスイッチ素子およびダイオードの損失を小さくして効率を向上することができる。また、スイッチ素子およびダイオードの個数を少なくできるので、部品点数を少なくし装置の小型化を図るとともに、装置のコスト削減を図ることができる。さらに、インダクタL1とインダクタL2とは入力側と出力側との間にスイッチ素子Q1を介して直列に接続されている。よって、入力側と出力側とのいずれの側に対しても流出するノイズを小さくできる。
(第3の実施形態)
図12は第3の実施形態の昇降圧スイッチング電源回路を示す図である。
第3の実施形態の昇降圧スイッチング電源回路3は、電源Pからの電力が入力され負荷RLに電力を供給する昇降圧スイッチング電源回路であるが、要約すれば以下のように構成されている。この構成は、第1の実施形態の昇降圧スイッチング電源回路1とまったく同一である。
インダクタL1(第1のインダクタ)の一端とスイッチ素子Q1の一端とが接続される。インダクタL1の一端とスイッチ素子Q1の一端との接続点にダイオードD1(第1のダイオード)の一端とインダクタL2(第2のインダクタ)の一端とが接続される。スイッチ素子Q1の他端と、ダイオードD1の他端との間にコンデンサC1(第1のコンデンサ)が接続される。ダイオードD1の他端とインダクタL2の他端との間にコンデンサC2(第2のコンデンサ)が接続される。そして、スイッチ素子Q1のオン(導通)とオフ(切断)との比率を変化させて、コンデンサC2の両端に発生する出力電圧EOを変化させる。
また、インダクタL1の他端とスイッチ素子Q1の他端との間に入力電圧EIを供給する電源Pが接続可能とされる。また、コンデンサC2の両端に出力電圧EOを供給する負荷RLが接続可能とされる。
上述したように、第3の実施形態の昇降圧スイッチング電源回路3は、第1の実施形態の昇降圧スイッチング電源回路1と同じ構成を有している。しかしながら、極性の点については昇降圧スイッチング電源回路3と昇降圧スイッチング電源回路1とは以下のように異なる。
スイッチ素子Q1としてNチャンネルMOSトランジスタを用いる場合には、昇降圧スイッチング電源回路3におけるNチャンネルMOSトランジスタのドレインは、昇降圧スイッチング電源回路1におけるNチャンネルMOSトランジスタのソースに対応する。また、前者におけるソースは後者におけるドレインに対応する。
昇降圧スイッチング電源回路3におけるダイオードD1のアノードは、昇降圧スイッチング電源回路1におけるダイオードD1のカソードに対応する。また、前者におけるカソードは後者におけるアノードに対応する。
昇降圧スイッチング電源回路3におけるコンデンサC1の極性、コンデンサC2の極性、電源Pの極性は、昇降圧スイッチング電源回路1における各々の極性と逆極性である。
また、第3の実施形態の昇降圧スイッチング電源回路3に、さらに第1の実施形態の制御部11を備えてもよい。制御部11を備える場合には、第1の実施形態と同様に、負荷RLに所定電圧を供給することができる。
第3の実施形態の昇降圧スイッチング電源回路3によれば、第1の実施形態と同様にスイッチ素子およびダイオードの損失を小さくして効率を向上することができる。また、スイッチ素子およびダイオードの個数を少なくできるので、部品点数を少なくし装置の小型化を図るとともに、装置のコスト削減を図ることができる。さらに、インダクタL1とインダクタL2とは入力側と出力側との間にスイッチ素子Q1を介して直列に接続されている。よって、入力側と出力側とのいずれの側に対しても流出するノイズを小さくできる。
(第4の実施形態)
図13は第4の実施形態の昇降圧スイッチング電源回路を示す図である。
第4の実施形態の昇降圧スイッチング電源回路4は、電源Pからの電力が入力され負荷RLに電力を供給する昇降圧スイッチング電源回路であるが、要約すれば以下のように構成されている。この構成は、第2の実施形態の昇降圧スイッチング電源回路2とまったく同一である。
スイッチ素子Q1の一端にダイオードD1(第1のダイオード)の一端とインダクタL2(第2のインダクタ)の一端とが接続される。スイッチ素子Q1の他端と、ダイオードD1の他端との間にコンデンサC1(第1のコンデンサ)が接続される。インダクタL1(第1のインダクタ)の一端とスイッチ素子Q1の他端とが接続される。ダイオードD1の他端とインダクタL2の他端との間にコンデンサC2(第2のコンデンサ)が接続される。そして、スイッチ素子Q1のオンとオフとの比率を変化させて、コンデンサC2の両端に発生する電圧を変化させる。
また、インダクタL1の他端とスイッチ素子Q1の一端との間に入力電圧EIを供給する電源Pが接続可能とされる。また、コンデンサC2の両端に出力電圧EOを供給する負荷RLが接続可能とされる。
上述したように、第4の実施形態の昇降圧スイッチング電源回路4は、第2の実施形態の昇降圧スイッチング電源回路2と同じ構成を有している。しかしながら、極性の点については昇降圧スイッチング電源回路4と昇降圧スイッチング電源回路2とは以下のように異なる。
スイッチ素子Q1としてNチャンネルMOSトランジスタを用いる場合には、昇降圧スイッチング電源回路4におけるNチャンネルMOSトランジスタのドレインは、昇降圧スイッチング電源回路2におけるNチャンネルMOSトランジスタのソースに対応する。また、前者におけるソースは後者におけるドレインに対応する。
昇降圧スイッチング電源回路4におけるダイオードD1のアノードは、昇降圧スイッチング電源回路2におけるダイオードD1のカソードに対応する。また、前者におけるカソードは後者におけるアノードに対応する。
昇降圧スイッチング電源回路4におけるコンデンサC1の極性、コンデンサC2の極性、電源Pの極性は、昇降圧スイッチング電源回路2における各々の極性と逆極性である。
また、第4の実施形態の昇降圧スイッチング電源回路4に、さらに第1の実施形態の制御部11を備えてもよい。制御部11を備える場合には、第1の実施形態と同様に、負荷RLに所定電圧を供給することができる。
第4の実施形態の昇降圧スイッチング電源回路4によれば、第1の実施形態と同様にスイッチ素子およびダイオードの損失を小さくして効率を向上することができる。また、スイッチ素子およびダイオードの個数を少なくできるので、部品点数を少なくし装置の小型化を図るとともに、装置のコスト削減を図ることができる。さらに、インダクタL1とインダクタL2とは入力側と出力側との間にスイッチ素子Q1を介して直列に接続されている。よって、入力側と出力側とのいずれの側に対しても流出するノイズを小さくできる。
(第5の実施形態)
図14は第5の実施形態の昇降圧スイッチング電源回路を示す図である。
第5の実施形態の昇降圧スイッチング電源回路5は、第1の実施形態の昇降圧スイッチング電源回路1のスイッチ素子Q1の他端と電源Pとの間に、さらに、インダクタL3(第3のインダクタ)を接続し、インダクタL3を介して入力電圧EIが供給されるものである。
第5の実施形態の昇降圧スイッチング電源回路5は、インダクタL3を備えることによって、ノイズが入力側に流出することを防止する効果がさらに高くなる。
(第6の実施形態)
図15は第6の実施形態の昇降圧スイッチング電源回路を示す図である。
第6の実施形態の昇降圧スイッチング電源回路6は、第2の実施形態の昇降圧スイッチング電源回路1のスイッチ素子Q1の一端と電源Pとの間に、さらに、インダクタL3(第3のインダクタ)を接続し、インダクタL3を介して入力電圧EIが供給されるものである。
第6の実施形態の昇降圧スイッチング電源回路6は、インダクタL3を備えることによって、ノイズが入力側に流出することを防止する効果がさらに高くなる。
(第7の実施形態)
図16は第7の実施形態の昇降圧スイッチング電源回路を示す図である。
第7の実施形態の昇降圧スイッチング電源回路7は、第5の実施形態の昇降圧スイッチング電源回路5において、さらに、インダクタL1(第1のインダクタ)とインダクタL3(第3のインダクタ)とが同一コアを共有して形成されるものである。図16において、インダクタL1とインダクタL3に付された黒丸は、巻線の巻はじめを示すものである。
第7の実施形態の昇降圧スイッチング電源回路7は、インダクタL1とインダクタL3とが同一コアを共有して形成されるので部品点数を削減できる。
(第8の実施形態)
図17は第8の実施形態の昇降圧スイッチング電源回路を示す図である。
第8の実施形態の昇降圧スイッチング電源回路8は、第6の実施形態の昇降圧スイッチング電源回路6において、さらに、インダクタL1(第1のインダクタ)とインダクタL3(第3のインダクタ)とが同一コアを共有して形成されるものである。図17において、インダクタL1とインダクタL3に付された黒丸は、巻線の巻はじめを示すものである。
第8の実施形態の昇降圧スイッチング電源回路8は、インダクタL1とインダクタL3とが同一コアを共有して形成されるので部品点数を削減できる。
(第9の実施形態)
図18は、第9の実施形態の昇降圧スイッチング電源回路を示す図である。
第9の実施形態の昇降圧スイッチング電源回路51は、図1に示す第1の実施形態の昇降圧スイッチング電源回路1において、1個の負荷である負荷RLのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。
図18を参照して昇降圧スイッチング電源回路51について説明をする。図18においては、複数個の負荷である負荷RL1、負荷RL2、負荷RL3が昇降圧スイッチング電源回路51に接続されている。昇降圧スイッチング電源回路51と負荷RL1、負荷RL2、負荷RL3との接続関係を明確にするために昇降圧スイッチング電源回路51の入出力端子に、端子TP、端子GP、端子TS1、端子GS、端子TS2、端子TS3の各符号を付す。
図18に示す昇降圧スイッチング電源回路51においても端子TP(図1には図示せず)と端子GP(図1には図示せず)の両端に電源Pが接続される点、端子TS1(図1には図示せず)と端子GS(図1には図示せず)との間、すなわち、コンデンサC2の両端に負荷RL1が接続される点は、図1に示す昇降圧スイッチング電源回路1と変わるところがない。なお、図1においては、端子GS、端子TS2、端子TS3の各符号も付されていない。昇降圧スイッチング電源回路51における負荷RL1(第1の負荷)は昇降圧スイッチング電源回路1における負荷RLに対応する。また、負荷RL1、負荷RL2(第2の負荷)、負荷RL3(第3の負荷)が共通接続点で基準電位とされていなければ電圧が定まらないので、コンデンサC2とコンデンサC1との接続点である端子GSを接地電位(GND)として基準電位とする。
第9の実施形態の昇降圧スイッチング電源回路51は、電源Pからの電力が入力され負荷RL1に電力を供給するとともに、負荷RL2または負荷RL3の一方、もしくは、負荷RL2および負荷RL3の両方に電力を供給する降圧スイッチング電源回路である。要約すれば以下のように構成されている。
インダクタL1(第1のインダクタ)の一端とスイッチ素子Q1の一端とが接続される。インダクタL1の一端とスイッチ素子Q1の一端との接続点にダイオードD1(第1のダイオード)の一端とインダクタL2(第2のインダクタ)の一端とが接続される。スイッチ素子Q1の他端と、ダイオードD1の他端との間にコンデンサC1(第1のコンデンサ)が接続される。ダイオードD1の他端とインダクタL2の他端との間にコンデンサC2(第2のコンデンサ)が接続される。そして、スイッチ素子Q1のオン(導通)とオフ(切断)との比率を変化させて、コンデンサC2の両端に発生する出力電圧EOを変化させる。
また、インダクタL1の他端(端子TP)とスイッチ素子Q1の他端(端子GS)との間に入力電圧EIを供給する電源Pが接続可能とされる。また、コンデンサC2の両端(端子TS1と端子GS)に出力電圧EO1を供給する負荷RL1が接続可能とされる。また、コンデンサC1の両端(端子TS2と端子GS)に出力電圧EO2を供給する負荷RL2が接続可能とされる。また、コンデンサC1とコンデンサC1との接続点(端子GS)とインダクタL1の他端(端子TP)との間に出力電圧EO3を供給する負荷RL3が接続可能とされる。
ここで、入力電圧EIに対する、出力電圧EO1、出力電圧EO2、出力電圧EO3、の各々は、(式1)〜(式4)およびキルヒフホフの電圧則から導かれ、(式5)、(式6)、(式7)で表される。
EO1/EI=(TON/TOFF) (式5)
EO2/EI=(TS/TOFF) (式6)
EO3/EI=−(TON/TOFF) (式7)
すなわち、(式5)、(式6)、(式7)で示す3種類の電圧が得られる。ここで
、負荷RL1に供給される出力電圧EO1と負荷RL3に供給される出力電圧EO3とは逆極性の同一電圧となる。第9の実施形態の昇降圧スイッチング電源回路51は、負荷RL1と負荷RL2とを接続するようにしてもよい。また、負荷RL1と負荷RL3とを接続するようにしてもよい。また、負荷RL1と負荷RL2と負荷RL3とを接続するようにしてもよい。
第9の実施形態の昇降圧スイッチング電源回路51によれば、第1の実施形態と同様にスイッチ素子およびダイオードの損失を小さくして効率を向上することができる。また、スイッチ素子およびダイオードの個数を少なくできるので、部品点数を少なくし装置の小型化を図るとともに、装置のコスト削減を図ることができる。さらに、負荷RL1については、インダクタL1とインダクタL2とは入力側と出力側との間にスイッチ素子Q1を介して直列に接続されている。よって、入力側と出力側とのいずれの側に対しても流出するノイズを小さくできる。さらに、負荷RL1と異なる電圧を負荷RL2と負荷RL3とに供給できる。また、負荷RL1に供給する電圧と負荷RL3に供給する電圧とを逆極性で絶対値が等しい電圧とすることができる。
(第10の実施形態)
図19は、第10の実施形態の昇降圧スイッチング電源回路を示す図である。
第10の実施形態の昇降圧スイッチング電源回路61は、第1の実施形態の昇降圧スイッチング電源回路1において、1個の負荷である負荷RLのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。第10の実施形態の昇降圧スイッチング電源回路61は、複数の負荷を接続する点においては、第9の実施形態の昇降圧スイッチング電源回路51と共通するものの、インダクタL2とコンデンサC2との接続点である端子GSを接地電位(GND)として基準電位とする点で異なる。このように昇降圧スイッチング電源回路61は、接地電位とする端子の位置を昇降圧スイッチング電源回路51と異ならせ、負荷RL1に供給する電圧の極性を反転することができる。
第10の実施形態の昇降圧スイッチング電源回路61は、電源Pからの電力が入力され負荷RL1に電力を供給するとともに、負荷RL2または負荷RL3の一方、もしくは、負荷RL2および負荷RL3の両方に電力を供給する降圧スイッチング電源回路である。要約すれば以下のように構成されている。後述するように負荷RL3の電圧は0となるので、実際には負荷RL3は接続されない。
インダクタL1(第1のインダクタ)の一端とスイッチ素子Q1の一端とが接続される。インダクタL1の一端とスイッチ素子Q1の一端との接続点にダイオードD1(第1のダイオード)の一端とインダクタL2(第2のインダクタ)の一端とが接続される。スイッチ素子Q1の他端と、ダイオードD1の他端との間にコンデンサC1(第1のコンデンサ)が接続される。ダイオードD1の他端とインダクタL2の他端との間にコンデンサC2(第2のコンデンサ)が接続される。そして、スイッチ素子Q1のオン(導通)とオフ(切断)との比率を変化させて、コンデンサC2の両端に発生する出力電圧EOを変化させる。
また、インダクタL1の他端(端子TP)とスイッチ素子Q1の他端(端子GS)との間に入力電圧EIを供給する電源Pが接続可能とされる。また、コンデンサC2の両端(端子TS1と端子GS)に出力電圧EO1を供給する負荷RL1が接続可能とされる。また、インダクタL2の他端(端子GS)とスイッチ素子Q1の他端(端子Gp)との間に負荷RL2が接続可能とされる。すなわち、コンデンサC2とコンデンサC1の直列接続の両端に負荷RL2が接続可能とされる。また、インダクタL2の他端(端子TP)とスイッチ素子Q1の他端(端子GS)との間に出力電圧EO3を供給する負荷RL3が接続可能とされる。
ここで、入力電圧EIに対する、出力電圧EO1、出力電圧EO2、出力電圧EO3、の各々は、(式1)〜(式4)およびキルヒフホフの電圧則から導かれ、(式8)、(式9)、(式10)で表される。
EO1/EI=(TON/TOFF) (式8)
EO2/EI=−(TOFF/TOFF)=−1 (式9)
EO3/EI=0 (式10)
すなわち、(式8)、(式9)、(式10)で示す3種類の電圧が得られる。ここで、負荷RL1に供給される出力電圧EO1と負荷RL2に供給される出力電圧EO2とは同極性(図18の出力電圧EO1の矢印で示す極性と出力電圧EO2の矢印で示す極性と入力電圧EIの矢印で示す極性とを参照)となる。出力電圧EO3は0となるので負荷RL3を接続する意味はない。第10の実施形態の昇降圧スイッチング電源回路61は、負荷RL1と負荷RL2とを接続して各々の負荷に電力を供給できる。
第10の実施形態の昇降圧スイッチング電源回路61によれば、第1の実施形態と同様にスイッチ素子およびダイオードの損失を小さくして効率を向上することができる。また、スイッチ素子およびダイオードの個数を少なくできるので、部品点数を少なくし装置の小型化を図るとともに、装置のコスト削減を図ることができる。さらに、負荷RL1については、インダクタL1とインダクタL2とは入力側と出力側との間にスイッチ素子Q1を介して直列に接続されている。よって、入力側と出力側とのいずれの側に対しても流出するノイズを小さくできる。さらに、異なる出力電圧を負荷RL1と負荷RL2とに供給できる。ここで、負荷RL2に供給する出力電圧EO2は、入力電圧EIと絶対値が等しい電圧となる。
(第11の実施形態)
図20は、第11の実施形態の昇降圧スイッチング電源回路を示す図である。
第11の実施形態の昇降圧スイッチング電源回路52は、図11に示す第2の実施形態の昇降圧スイッチング電源回路2において、1個の負荷である負荷RLのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。
図20を参照して昇降圧スイッチング電源回路52について説明をする。図20においては、複数個の負荷である負荷RL1、負荷RL2が昇降圧スイッチング電源回路52に接続されている。端子TS3には、スイッチ素子Q1による交流電圧が生じているので負荷を接続することができない。昇降圧スイッチング電源回路52と負荷RL1、負荷RL2との接続関係を明確にするために昇降圧スイッチング電源回路52の入出力端子に、端子TP、端子GP、端子TS1、端子GS、端子TS2、端子TS3の各符号を付す。
図20に示す昇降圧スイッチング電源回路52においても端子TP(図11には図示せず)と端子GP(図11には図示せず)の両端に電源Pが接続される点、端子TS1(図11には図示せず)と端子GS(図11には図示せず)との間、すなわち、コンデンサC2の両端に負荷RL1が接続される点は、図11に示す昇降圧スイッチング電源回路2と変わるところがない。なお、図11においては、端子GS、端子TS2、端子TS3の各符号も付されていない。昇降圧スイッチング電源回路52における負荷RL1(第1の負荷)は昇降圧スイッチング電源回路2における負荷RLに対応する。また、コンデンサC2とコンデンサC1との接続点である端子GSを接地電位(GND)として基準電位とする。
第11の実施形態の昇降圧スイッチング電源回路52は、電源Pからの電力が入力され負荷RL1に電力を供給するとともに、負荷RL2に電力を供給する降圧スイッチング電源回路である。要約すれば以下のように構成されている。
スイッチ素子Q1の一端にダイオードD1(第1のダイオード)の一端とインダクタL2(第2のインダクタ)の一端とが接続される。スイッチ素子Q1の他端と、ダイオードD1の他端との間にコンデンサC1(第1のコンデンサ)が接続される。インダクタL1(第1のインダクタ)の一端とスイッチ素子Q1の他端とが接続される。ダイオードD1の他端とインダクタL2の他端との間にコンデンサC2(第2のコンデンサ)が接続される。そして、スイッチ素子Q1のオンとオフとの比率を変化させて、コンデンサC2の両端に発生する電圧を変化させる。
また、インダクタL1の他端(端子TP)とスイッチ素子Q1の一端(端子GS)との間に入力電圧EIを供給する電源Pが接続可能とされる。また、コンデンサC2の両端に出力電圧EO1を供給し、負荷RL1が接続可能とされる。また、コンデンサC1の両端(端子TS2と端子GS)に出力電圧EO2を供給し、負荷RL2が接続可能とされる。
ここで、入力電圧EIに対する、出力電圧EO1、出力電圧EO2の各々は、(式1)〜(式4)およびキルヒフホフの電圧則から導かれ、(式11)、(式12)で表される。すなわち、(式11)、(式12)で示す同極性の2種類の電圧が得られる。
EO1/EI=(TON/TOFF) (式11)
EO2/EI=(TS/TOFF) (式12)
第11の実施形態の昇降圧スイッチング電源回路52によれば、第2の実施形態と同様にスイッチ素子およびダイオードの損失を小さくして効率を向上することができる。また、スイッチ素子およびダイオードの個数を少なくできるので、部品点数を少なくし装置の小型化を図るとともに、装置のコスト削減を図ることができる。さらに、負荷RL1については、インダクタL1とインダクタL2とは入力側と出力側との間にスイッチ素子Q1を介して直列に接続されている。よって、入力側と出力側とのいずれの側に対しても流出するノイズを小さくできる。さらに、異なる電圧を負荷RL1と負荷RL2とに供給できる。
(第12の実施形態)
図21は、第12の実施形態の昇降圧スイッチング電源回路を示す図である。
第12の実施形態の昇降圧スイッチング電源回路62は、第2の実施形態の昇降圧スイッチング電源回路2において、1個の負荷である負荷RLのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。第12の実施形態の昇降圧スイッチング電源回路62は、複数の負荷を接続する点においては、第11の実施形態の昇降圧スイッチング電源回路52と共通するものの、インダクタL2とコンデンサC2との接続点である端子GS(GND)を接地電位とする点で異なる。
第12の実施形態の昇降圧スイッチング電源回路62は、電源Pからの電力が入力され負荷RL1に電力を供給するとともに、負荷RL2に電力を供給する降圧スイッチング電源回路である。要約すれば以下のように構成されている。
スイッチ素子Q1の一端にダイオードD1(第1のダイオード)の一端とインダクタL2(第2のインダクタ)の一端とが接続される。スイッチ素子Q1の他端と、ダイオードD1の他端との間にコンデンサC1(第1のコンデンサ)が接続される。インダクタL1(第1のインダクタ)の一端とスイッチ素子Q1の他端とが接続される。ダイオードD1の他端とインダクタL2の他端との間にコンデンサC2(第2のコンデンサ)が接続される。そして、スイッチ素子Q1のオンとオフとの比率を変化させて、コンデンサC2の両端に発生する電圧を変化させる。
また、インダクタL1の他端(端子TP)とスイッチ素子Q1の一端(端子GS)との間に入力電圧EIを供給する電源Pが接続可能とされる。また、コンデンサC2の両端に出力電圧EO1を供給し、負荷RL1が接続可能とされる。また、インダクタL2の他端(端子GS)とスイッチ素子Q1の他端(端子TS2)との間に負荷RL2が接続可能とされる。すなわち、コンデンサC2とコンデンサC1の直列接続の両端に負荷RL2が接続可能とされる。
ここで、入力電圧EIに対する出力電圧EO1、出力電圧EO2の各々は、(式1)〜(式4)およびキルヒフホフの電圧則から導かれ、(式13)、(式14)で表される。
EO1/EI=(TON/TOFF) (式13)
EO2/EI=(TOFF/TOFF)=1 (式14)
すなわち、(式13)、(式14)で示す2種類の電圧が得られる。ここで、負荷RL1に供給される出力電圧EO1と負荷RL2に供給される出力電圧EO2とは逆極性となる。
第12の実施形態の昇降圧スイッチング電源回路62によれば、第2の実施形態と同様にスイッチ素子およびダイオードの損失を小さくして効率を向上することができる。また、スイッチ素子およびダイオードの個数を少なくできるので、部品点数を少なくし装置の小型化を図るとともに、装置のコスト削減を図ることができる。さらに、負荷RL1については、インダクタL1とインダクタL2とは入力側と出力側との間にスイッチ素子Q1を介して直列に接続されている。よって、入力側と出力側とのいずれの側に対しても流出するノイズを小さくできる。さらに、負荷RL1と異なる電圧を負荷RL2に供給できる。ここで、負荷RL2に供給する出力電圧EO2は、入力電圧EIと絶対値が等しい電圧となる。
(第13の実施形態)
図22は、第13の実施形態の昇降圧スイッチング電源回路を示す図である。
第13の実施形態の昇降圧スイッチング電源回路53は、図12に示す第3の実施形態の昇降圧スイッチング電源回路3において、1個の負荷である負荷RLのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。
図22を参照して昇降圧スイッチング電源回路53について説明をする。図22においては、複数個の負荷である負荷RL1、負荷RL2、負荷RL3が昇降圧スイッチング電源回路53に接続されている。昇降圧スイッチング電源回路53と負荷RL1、負荷RL2、負荷RL3との接続関係を明確にするために昇降圧スイッチング電源回路53の入出力端子に、端子TP、端子GP、端子TS1、端子GS、端子TS2、端子TS3の各符号を付す。
図22に示す昇降圧スイッチング電源回路53においても端子TP(図12には図示せず)と端子GP(図12には図示せず)の両端に電源Pが接続される点、端子TS1(図12には図示せず)と端子GS(図12には図示せず)との間、すなわち、コンデンサC2の両端に負荷RL1が接続される点は、図12に示す昇降圧スイッチング電源回路3と変わるところがない。なお、図12においては、端子TS1、端子GS、端子TS2、端子TS3の各符号も付されていない。昇降圧スイッチング電源回路53における負荷RL1(第1の負荷)は昇降圧スイッチング電源回路3における負荷RLに対応する。また、負荷RL1、負荷RL2(第2の負荷)、負荷RL3(第3の負荷)が共通接続点で基準電位とされていなければ電圧が定まらないので、コンデンサC2とコンデンサC1との接続点である端子GSを接地電位(GND)として基準電位とする。
第13の実施形態の昇降圧スイッチング電源回路53は、電源Pからの電力が入力され負荷RL1に電力を供給するとともに、負荷RL2または負荷RL3の一方、もしくは、負荷RL2および負荷RL3の両方に電力を供給する降圧スイッチング電源回路である。要約すれば以下のように構成されている。
インダクタL1(第1のインダクタ)の一端とスイッチ素子Q1の一端とが接続される。インダクタL1の一端とスイッチ素子Q1の一端との接続点にダイオードD1(第1のダイオード)の一端とインダクタL2(第2のインダクタ)の一端とが接続される。スイッチ素子Q1の他端と、ダイオードD1の他端との間にコンデンサC1(第1のコンデンサ)が接続される。ダイオードD1の他端とインダクタL2の他端との間にコンデンサC2(第2のコンデンサ)が接続される。そして、スイッチ素子Q1のオン(導通)とオフ(切断)との比率を変化させて、コンデンサC2の両端に発生する出力電圧EOを変化させる。
また、インダクタL1の他端(端子TP)とスイッチ素子Q1の他端(端子GS)との間に入力電圧EIを供給する電源Pが接続可能とされる。また、コンデンサC2の両端(端子TS1と端子GS)に出力電圧EO1を供給する負荷RL1が接続可能とされる。また、コンデンサC1の両端(端子TS2と端子GS)に出力電圧EO2を供給する負荷RL2が接続可能とされる。また、コンデンサC1とコンデンサC1との接続点(端子GS)とインダクタL1の他端(端子TP)との間に出力電圧EO3を供給する負荷RL3が接続可能とされる。
ここで、入力電圧EIに対する、出力電圧EO1、出力電圧EO2、出力電圧EO3、の各々は、(式1)〜(式4)およびキルヒフホフの電圧則から導かれ、(式15)、(式16)、(式17)で表される。
EO1/EI=(TON/TOFF) (式15)
EO2/EI=(TS/TOFF) (式16)
EO3/EI=−(TON/TOFF) (式17)
すなわち、(式15)、(式16)、(式17)で示す3種類の電圧が得られる。ここで
、負荷RL1に供給される出力電圧EO1と負荷RL3に供給される出力電圧EO3とは逆極性の同一電圧となる。第13の実施形態の昇降圧スイッチング電源回路53は、負荷RL1と負荷RL2とを接続するようにしてもよい。また、負荷RL1と負荷RL3とを接続するようにしてもよい。また、負荷RL1と負荷RL2と負荷RL3とを接続するようにしてもよい。
第13の実施形態の昇降圧スイッチング電源回路53によれば、第3の実施形態と同様にスイッチ素子およびダイオードの損失を小さくして効率を向上することができる。また、スイッチ素子およびダイオードの個数を少なくできるので、部品点数を少なくし装置の小型化を図るとともに、装置のコスト削減を図ることができる。さらに、負荷RL1については、インダクタL1とインダクタL2とは入力側と出力側との間にスイッチ素子Q1を介して直列に接続されている。よって、入力側と出力側とのいずれの側に対しても流出するノイズを小さくできる。さらに、負荷RL1と異なる電圧を負荷RL2と負荷RL3とに供給できる。また、負荷RL1に供給する電圧と負荷RL3に供給する電圧とを逆極性で絶対値が等しい電圧とできる。
(第14の実施形態)
図23は、第14の実施形態の昇降圧スイッチング電源回路を示す図である。
第14の実施形態の昇降圧スイッチング電源回路63は、第4の実施形態の昇降圧スイッチング電源回路4において、1個の負荷である負荷RLのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。第14の実施形態の昇降圧スイッチング電源回路63は、複数の負荷を接続する点においては、第13の実施形態の昇降圧スイッチング電源回路53と共通するものの、インダクタL2とコンデンサC2との接続点である端子GSを接地電位(GND)として基準電位とする点で異なる。このように昇降圧スイッチング電源回路63は、接地電位とする端子の位置を昇降圧スイッチング電源回路53と異ならせ、負荷RL1に供給する電圧の極性を反転することができる。
第14の実施形態の昇降圧スイッチング電源回路63は、電源Pからの電力が入力され負荷RL1に電力を供給するとともに、負荷RL2に電力を供給する降圧スイッチング電源回路である。要約すれば以下のように構成されている。
インダクタL1(第1のインダクタ)の一端とスイッチ素子Q1の一端とが接続される。インダクタL1の一端とスイッチ素子Q1の一端との接続点にダイオードD1(第1のダイオード)の一端とインダクタL2(第2のインダクタ)の一端とが接続される。スイッチ素子Q1の他端と、ダイオードD1の他端との間にコンデンサC1(第1のコンデンサ)が接続される。ダイオードD1の他端とインダクタL2の他端との間にコンデンサC2(第2のコンデンサ)が接続される。そして、スイッチ素子Q1のオン(導通)とオフ(切断)との比率を変化させて、コンデンサC2の両端に発生する出力電圧EOを変化させる。
また、インダクタL1の他端(端子TP)とスイッチ素子Q1の他端(端子GS)との間に入力電圧EIを供給する電源Pが接続可能とされる。また、コンデンサC2の両端(端子TS1と端子GS)に出力電圧EO1を供給する負荷RL1が接続可能とされる。また、インダクタL2の他端(端子GS)とスイッチ素子Q1の他端(端子Gp)との間に負荷RL2が接続可能とされる。すなわち、コンデンサC2とコンデンサC1の直列接続の両端に負荷RL2が接続可能とされる。また、インダクタL2の他端(端子TP)とスイッチ素子Q1の他端(端子GS)との間に出力電圧EO3を供給する負荷RL3が接続可能とされる。
ここで、入力電圧EIに対する、出力電圧EO1、出力電圧EO2、出力電圧EO3、の各々は、(式1)〜(式4)およびキルヒフホフの電圧則から導かれ、(式18)、(式19)、(式20)で表される。
EO1/EI=(TON/TOFF) (式18)
EO2/EI=−(TOFF/TOFF)=−1 (式19)
EO3/EI=0 (式20)
すなわち、(式18)、(式19)、(式20)で示す3種類の電圧が得られる。ここで、負荷RL1に供給される出力電圧EO1と負荷RL2に供給される出力電圧EO2とは同極性となる。出力電圧EO3は0となるので負荷RL3を接続する意味はない。第14の実施形態の昇降圧スイッチング電源回路63は、負荷RL1と負荷RL2とを接続して各々の負荷に電力を供給できる。
第14の実施形態の昇降圧スイッチング電源回路63によれば、第3の実施形態と同様にスイッチ素子およびダイオードの損失を小さくして効率を向上することができる。また、スイッチ素子およびダイオードの個数を少なくできるので、部品点数を少なくし装置の小型化を図るとともに、装置のコスト削減を図ることができる。さらに、負荷RL1については、インダクタL1とインダクタL2とは入力側と出力側との間にスイッチ素子Q1を介して直列に接続されている。よって、入力側と出力側とのいずれの側に対しても流出するノイズを小さくできる。さらに、負荷RL1と異なる出力電圧を負荷RL2に供給できる。ここで、負荷RL2に供給する出力電圧EO2は、入力電圧EIと絶対値が等しい電圧となる。
(第15の実施形態)
図24は、第15の実施形態の昇降圧スイッチング電源回路を示す図である。
第15の実施形態の昇降圧スイッチング電源回路54は、図13に示す第4の実施形態の昇降圧スイッチング電源回路4において、1個の負荷である負荷RLのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。
図24を参照して昇降圧スイッチング電源回路54について説明をする。図24においては、複数個の負荷である負荷RL1、負荷RL2が昇降圧スイッチング電源回路54に接続されている。端子TS3には、スイッチ素子Q1によるハイレベルとローレベルを繰り返す交流電圧が生じているので負荷を接続することができない。昇降圧スイッチング電源回路54と負荷RL1、負荷RL2との接続関係を明確にするために昇降圧スイッチング電源回路54の入出力端子に、端子TP、端子GP、端子TS1、端子GS、端子TS2、端子TS3の各符号を付す。
図24に示す昇降圧スイッチング電源回路54においても端子TP(図13には図示せず)と端子GP(図13には図示せず)の両端に電源Pが接続される点、端子TS1(図13には図示せず)と端子GS(図13には図示せず)との間、すなわち、コンデンサC2の両端に負荷RL1が接続される点は、図13に示す昇降圧スイッチング電源回路4と変わるところがない。なお、図13においては、端子GS、端子TS2、端子TS3の各符号も付されていない。昇降圧スイッチング電源回路54における負荷RL1(第1の負荷)は昇降圧スイッチング電源回路4における負荷RLに対応する。また、コンデンサC2とコンデンサC1との接続点である端子GSを接地電位(GND)として基準電位とする。
第15の実施形態の昇降圧スイッチング電源回路54は、電源Pからの電力が入力され負荷RL1に電力を供給するとともに、負荷RL2に電力を供給する降圧スイッチング電源回路である。要約すれば以下のように構成されている。
スイッチ素子Q1の一端にダイオードD1(第1のダイオード)の一端とインダクタL2(第2のインダクタ)の一端とが接続される。スイッチ素子Q1の他端と、ダイオードD1の他端との間にコンデンサC1(第1のコンデンサ)が接続される。インダクタL1(第1のインダクタ)の一端とスイッチ素子Q1の他端とが接続される。ダイオードD1の他端とインダクタL2の他端との間にコンデンサC2(第2のコンデンサ)が接続される。そして、スイッチ素子Q1のオンとオフとの比率を変化させて、コンデンサC2の両端に発生する電圧を変化させる。
また、インダクタL1の他端(端子TP)とスイッチ素子Q1の一端(端子GS)との間に入力電圧EIを供給する電源Pが接続可能とされる。また、コンデンサC2の両端に出力電圧EO1を供給し、負荷RL1が接続可能とされる。また、コンデンサC1の両端(端子TS2と端子GS)に出力電圧EO2を供給し、負荷RL2が接続可能とされる。
ここで、入力電圧EIに対する、出力電圧EO1、出力電圧EO2の各々は、(式1)〜(式4)およびキルヒフホフの電圧則から導かれ、(式21)、(式22)で表される。すなわち、(式21)、(式22)で示す同極性の2種類の電圧が得られる。
EO1/EI=(TON/TOFF) (式21)
EO2/EI=(TS/TOFF) (式22)
第15の実施形態の昇降圧スイッチング電源回路54によれば、第4の実施形態と同様にスイッチ素子およびダイオードの損失を小さくして効率を向上することができる。また、スイッチ素子およびダイオードの個数を少なくできるので、部品点数を少なくし装置の小型化を図るとともに、装置のコスト削減を図ることができる。さらに、負荷RL1については、インダクタL1とインダクタL2とは入力側と出力側との間にスイッチ素子Q1を介して直列に接続されている。よって、入力側と出力側とのいずれの側に対しても流出するノイズを小さくできる。さらに、異なる電圧を負荷RL1と負荷RL2とに供給できる。
(第16の実施形態)
図25は、第16の実施形態の昇降圧スイッチング電源回路を示す図である。
第16の実施形態の昇降圧スイッチング電源回路64は、第4の実施形態の昇降圧スイッチング電源回路4において、1個の負荷である負荷RLのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。第16の実施形態の昇降圧スイッチング電源回路64は、複数の負荷を接続する点においては、第15の実施形態の昇降圧スイッチング電源回路54と共通するものの、インダクタL2とコンデンサC2との接続点である端子GS(GND)を接地電位とする点で異なる。
第16の実施形態の昇降圧スイッチング電源回路64は、電源Pからの電力が入力され負荷RL1に電力を供給するとともに、負荷RL2に電力を供給する降圧スイッチング電源回路である。要約すれば以下のように構成されている。
スイッチ素子Q1の一端にダイオードD1(第1のダイオード)の一端とインダクタL2(第2のインダクタ)の一端とが接続される。スイッチ素子Q1の他端と、ダイオードD1の他端との間にコンデンサC1(第1のコンデンサ)が接続される。インダクタL1(第1のインダクタ)の一端とスイッチ素子Q1の他端とが接続される。ダイオードD1の他端とインダクタL2の他端との間にコンデンサC2(第2のコンデンサ)が接続される。そして、スイッチ素子Q1のオンとオフとの比率を変化させて、コンデンサC2の両端に発生する電圧を変化させる。
また、インダクタL1の他端(端子TP)とスイッチ素子Q1の一端(端子GS)との間に入力電圧EIを供給する電源Pが接続可能とされる。また、コンデンサC2の両端に出力電圧EO1を供給し、負荷RL1が接続可能とされる。また、コンデンサC2とコンデンサC1の直列接続の両端に出力電圧EO2を供給し、負荷RL2が接続可能とされる。
ここで、入力電圧EIに対する出力電圧EO1、出力電圧EO2の各々は、(式1)〜(式4)およびキルヒフホフの電圧則から導かれ、(式23)、(式24)で表される。
EO1/EI=(TON/TOFF) (式23)
EO2/EI=(TOFF/TOFF)=1 (式24)
すなわち、(式23)、(式24)で示す2種類の電圧が得られる。ここで、負荷RL1に供給される出力電圧EO1と負荷RL2に供給される出力電圧EO2とは逆極性となる。
第16の実施形態の昇降圧スイッチング電源回路64によれば、第4の実施形態と同様にスイッチ素子およびダイオードの損失を小さくして効率を向上することができる。また、スイッチ素子およびダイオードの個数を少なくできるので、部品点数を少なくし装置の小型化を図るとともに、装置のコスト削減を図ることができる。さらに、負荷RL1については、インダクタL1とインダクタL2とは入力側と出力側との間にスイッチ素子Q1を介して直列に接続されている。よって、入力側と出力側とのいずれの側に対しても流出するノイズを小さくできる。さらに、負荷RL1と異なる電圧を負荷RL2に供給できる。ここで、負荷RL2に供給する出力電圧EO2は、入力電圧EIと絶対値が等しい電圧となる。
(第17の実施形態)
図26は、第17の実施形態の昇降圧スイッチング電源回路を示す図である。
第17の実施形態の昇降圧スイッチング電源回路55は、第5の実施形態の昇降圧スイッチング電源回路5において、1個の負荷である負荷RLのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。コンデンサC2とコンデンサC1との接続点である端子GSを接地電位(GND)として基準電位とする。各部の説明については省略する。
(第18の実施形態)
図27は、第18の実施形態の昇降圧スイッチング電源回路を示す図である。
第18の実施形態の昇降圧スイッチング電源回路65は、第5の実施形態の昇降圧スイッチング電源回路5において、1個の負荷である負荷RLのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。インダクタL2とコンデンサC2との接続点である端子GS(GND)を接地電位とする。各部の説明については省略する。
(第19の実施形態)
図28は、第19の実施形態の昇降圧スイッチング電源回路を示す図である。
第19の実施形態の昇降圧スイッチング電源回路56は、第6の実施形態の昇降圧スイッチング電源回路6において、1個の負荷である負荷RLのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。コンデンサC2とコンデンサC1との接続点である端子GSを接地電位(GND)として基準電位とする。各部の説明については省略する。
(第20の実施形態)
図29は、第20の実施形態の昇降圧スイッチング電源回路を示す図である。
第20の実施形態の昇降圧スイッチング電源回路66は、第6の実施形態の昇降圧スイッチング電源回路6において、1個の負荷である負荷RLのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。インダクタL2とコンデンサC2との接続点である端子GS(GND)を接地電位とする。各部の説明については省略する。
(第21の実施形態)
図30は、第21の実施形態の昇降圧スイッチング電源回路を示す図である。
第21の実施形態の昇降圧スイッチング電源回路57は、第7の実施形態の昇降圧スイッチング電源回路7において、1個の負荷である負荷RLのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。コンデンサC2とコンデンサC1との接続点である端子GSを接地電位(GND)として基準電位とする。各部の説明については省略する。
(第22の実施形態)
図31は、第22の実施形態の昇降圧スイッチング電源回路を示す図である。
第22の実施形態の昇降圧スイッチング電源回路67は、第7の実施形態の昇降圧スイッチング電源回路7において、1個の負荷である負荷RLのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。インダクタL2とコンデンサC2との接続点である端子GS(GND)を接地電位とする。各部の説明については省略する。
(第23の実施形態)
図32は、第23の実施形態の昇降圧スイッチング電源回路を示す図である。
第23の実施形態の昇降圧スイッチング電源回路58は、第8の実施形態の昇降圧スイッチング電源回路8において、1個の負荷である負荷RLのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。コンデンサC2とコンデンサC1との接続点である端子GSを接地電位(GND)として基準電位とする。各部の説明については省略する。
(第24の実施形態)
図33は、第24の実施形態の昇降圧スイッチング電源回路を示す図である。
第24の実施形態の昇降圧スイッチング電源回路68は、第8の実施形態の昇降圧スイッチング電源回路8において、1個の負荷である負荷RLのみではなく、複数の負荷を接続する昇降圧スイッチング電源回路である。インダクタL2とコンデンサC2との接続点である端子GS(GND)を接地電位とする。各部の説明については省略する。
第9の実施形態ないし第24の実施形態の昇降圧スイッチング電源回路について以下に要約する。
第9の実施形態ないし第24の実施形態の昇降圧スイッチング電源回路は、第1の負荷RL1に加えて第2の負荷RL2を接続可能とする昇降圧スイッチング電源回路である。第1の負荷RL1と第2の負荷RL2との接続態様は大きく分けて2つの態様がある。
第1の接続態様は、コンデンサC2(第2のコンデンサ)の両端に第1の負荷RL1を接続し、コンデンサC1(第1のコンデンサ)の両端に第2の負荷RL2を接続するものである。第1の接続態様においては、コンデンサC2とコンデンサC1との接続点を接地電位(GND)として基準電位とする。上述した、第9の実施形態、第11の実施形態、第13の実施形態、第15の実施形態、第17の実施形態、第19の実施形態、第21の実施形態、第23の実施形態が第1の接続態様を採用する。
図18に示す第9の実施形態、図22に示す第13の実施形態においては、コンデンサC2とコンデンサC1との接続点とインダクタL1(第1のインダクタ)の他端との間に第3の負荷RL3が接続可能とされる。この場合において、第1の負荷RL1に供給される電圧と第3の負荷RL3に供給される電圧とは絶対値が等しい逆極性の電圧となる。
第2の接続態様は、コンデンサC2(第2のコンデンサ)の両端に第1の負荷RL1を接続し、コンデンサC1(第1のコンデンサ)とコンデンサC2(第2のコンデンサ)の直列接続回路の両端に第2の負荷RL2を接続するものである。第2の接続態様においては、インダクタL2(第2のインダクタ)とコンデンサC2(第2のコンデンサ)との接続点を接地電位(GND)として基準電位とする。上述した、第10の実施形態、第12の実施形態、第14の実施形態、第16の実施形態、第18の実施形態、第20の実施形態、第22の実施形態、第24の実施形態が第2の接続態様を採用する。
(その他の実施形態)
上述した実施形態においては、スイッチ素子Q1としてNチャンネルMOSトランジスタを用いる場合について説明をしたが、スイッチ素子Q1としてNチャンネルMOSトランジスタに替え、PチャンネルMOSトランジスタを用いることもできる。この場合には、第1の実施形態ないし第8の実施形態において、電源Pの極性、各ダイオードの極性、各コンデンサの極性を変えることによって同一の作用効果を奏することができる。
また、各実施形態の構成部分を組み合わせて新たな実施形態とすることができる。例えば、各、実施形態において、第1の実施形態の制御部11を備えてもよい。制御部11を備える場合には、第1の実施形態と同様に、負荷RL、負荷RL1に所定電圧を供給することができる。