JP5881775B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP5881775B2 JP5881775B2 JP2014126809A JP2014126809A JP5881775B2 JP 5881775 B2 JP5881775 B2 JP 5881775B2 JP 2014126809 A JP2014126809 A JP 2014126809A JP 2014126809 A JP2014126809 A JP 2014126809A JP 5881775 B2 JP5881775 B2 JP 5881775B2
- Authority
- JP
- Japan
- Prior art keywords
- input voltage
- zero
- input
- reading
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 11
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Images
Description
この発明は、交流入力電圧の力率改善を図る電力変換装置に関するものである。 The present invention relates to a power conversion device for improving the power factor of an AC input voltage.
従来、例えば特開2009−247101号公報(特許文献1)に開示されているように、交流電圧を入力とした電力変換装置において、入力電圧や出力電圧に基づいてスイッチング素子を駆動し、リアクトルに流れる電流を制御することにより力率を向上することが行われている。 Conventionally, as disclosed in, for example, Japanese Patent Application Laid-Open No. 2009-247101 (Patent Document 1), in a power converter using an AC voltage as an input, a switching element is driven based on an input voltage or an output voltage, The power factor is improved by controlling the flowing current.
しかし、前記のように入力電圧や出力電圧に基づいてスイッチング素子を駆動して、リアクトルに流れる電流を制御する装置においては、電圧を測定するセンサやセンサ出力からのアナログ値のA/D(Analog-to-Digital)変換器等にて遅延が生じるため、制御部で処理する際に用いる値、特に交流である交流入力電圧は、実際の値に対して位相が異なり、力率向上が十分に図れない課題があった。 However, in the device that controls the current flowing through the reactor by driving the switching element based on the input voltage or the output voltage as described above, the analog value A / D (Analog) from the sensor for measuring the voltage or the sensor output is used. -to-Digital) A delay occurs in the converter, etc., so the value used when processing in the control unit, especially the AC input voltage that is AC, has a different phase from the actual value, and the power factor is sufficiently improved There was a problem that could not be achieved.
この発明は、前記のような課題を解決するために成されたものであって、センサやA/D変換器等の制御部までの遅延を補正して力率の向上を図る電力変換装置を提供することを目的とするものである。 The present invention has been made to solve the above-described problems, and provides a power conversion device that improves a power factor by correcting a delay to a control unit such as a sensor or an A / D converter. It is intended to provide.
この発明に係る電力変換装置は、交流入力電圧を測定する入力電圧測定手段と、前記入力電圧測定手段で測定された交流入力電圧値を読み取る入力電圧読取手段と、リアクトルと、前記リアクトルに接続されるスイッチング素子と、出力電圧を測定する出力電圧測定手段と、前記出力電圧測定手段で測定された出力電圧値を読み取る出力電圧読取手段と、前記入力電圧読取手段で読み取った入力電圧と前記出力電圧読取手段で読み取った出力電圧とに基づいて前記スイッチング素子のオン、オフ状態を制御する制御部と、前記交流入力電圧のゼロクロスタイミングを検出するゼロクロス検出手段と、前記ゼロクロス検出手段で検出されたゼロクロスタイミングにおける前記入力電圧読取手段による入力電圧値に基づいて前記制御部で演算する入力電圧を補正する補正手段と、を備えたものである。 The power converter according to the present invention is connected to the input voltage measuring means for measuring the AC input voltage, the input voltage reading means for reading the AC input voltage value measured by the input voltage measuring means, the reactor, and the reactor. Switching element, output voltage measuring means for measuring the output voltage, output voltage reading means for reading the output voltage value measured by the output voltage measuring means, the input voltage read by the input voltage reading means and the output voltage A control unit that controls the on / off state of the switching element based on the output voltage read by the reading unit, a zero cross detection unit that detects a zero cross timing of the AC input voltage, and a zero cross detected by the zero cross detection unit calculating by the control unit based on the input voltage value by the input voltage reading means at the timing And correcting means for correcting the force voltage is those with.
この発明に係る電力変換装置によれば、交流入力電圧のゼロクロスタイミングにおける制御部への入力電圧値により電圧センサやA/D変換器等の制御部までの遅延を算出して、制御部への入力電圧の遅延を補正するため、力率の向上を図ることができる。 According to the power converter of the present invention, the delay to the control unit such as the voltage sensor or the A / D converter is calculated from the input voltage value to the control unit at the zero cross timing of the AC input voltage, Since the delay of the input voltage is corrected, the power factor can be improved.
また、交流入力電圧のゼロクロスタイミングに基づいて電力変換装置のリアクトルに流す目標電流値も生成可能であるため、交流入力電圧位相により精度よく一致して力率の向上を図ることができる。 In addition, since the target current value that flows through the reactor of the power conversion device can be generated based on the zero-cross timing of the AC input voltage, the power factor can be improved by matching the AC input voltage phase with high accuracy.
以下、この発明に係る電力変換装置の好適な実施の形態について、図面を参照して説明する。 Hereinafter, preferred embodiments of a power converter according to the present invention will be described with reference to the drawings.
実施の形態1.
図1は、この発明の実施の形態1に係る電力変換装置の構成図である。
図1において、電力変換装置100は、交流入力電圧を測定する入力電圧測定手段としての入力電圧センサ1、交流入力電流を測定する入力電流測定手段としての入力電流センサ2、出力電圧を測定する出力電圧測定手段としての出力電圧センサ3、入力電圧センサ1により測定された交流入力電圧値を読み取る入力電圧読取手段としての第1のセンサ値読取手段4、入力電流センサ2により測定された交流入力電流値を読み取る入力電流読取手段としての第2のセンサ値読取手段5、出力電圧センサ3により測定された出力電圧値を読み取る出力電圧読取手段としての第3のセンサ値読取手段6、ゼロクロス検出部7、補正手段8、目標電流生成手段9、制御部10、ブリッジ回路を構成するダイオード11、12、13、14、リアクトル15、スイッチング素子16、ダイオード17、コンデンサ18を備えている。また、電力変換装置100には交流電圧19、負荷20が接続されている。
Embodiment 1 FIG.
1 is a configuration diagram of a power converter according to Embodiment 1 of the present invention.
In FIG. 1, a
電力変換装置100において、入力電圧V1を入力電圧センサ1にてセンシングして第1のセンサ値読取手段4により読み取った入力電圧値と、入力電流I1を入力電流センサ2にてセンシングして第2のセンサ値読取手段5により読み取った入力電流値、及び出力電圧V2を出力電圧センサ3にてセンシングして第3のセンサ値読取手段6により読み取った出力電圧値に基づいて、制御部10によりスイッチング素子16をオン・オフする比率を演算し、制御して所望の入力電流及び出力電圧となるようにしている。
In the
ここで、第1のセンサ値読取手段4、第2のセンサ値読取手段5、及び第3のセンサ値読取手段6は、例えば、センサからのアナログ値をA/D変換器にてディジタル値に変換し、所定の換算式による電圧値、電流値への変換をして制御部10で演算するための値を生成している。尚、所定の換算式による電圧値、電流値への変換を制御部10で実行するようにしてもよい。
Here, the first sensor
また、第1のセンサ値読取手段4、第2のセンサ値読取手段5、第3のセンサ値読取手段6、及び制御部10は、通常、1つのMPU(Micro-Processing Unit)で行われることが多い。
Further, the first sensor value reading means 4, the second sensor value reading means 5, the third sensor value reading means 6, and the
図1において、ダイオード11、12、13、14からなるブリッジ回路、リアクトル15、スイッチング素子16、ダイオード17からなる一石型のコンバータ回路が例として示されているが、セミブリッジレス回路やインタリーブ回路でもよく、コンバータ回路方式を限定するものではない。また、図1においてスイッチング素子16はMOS(Metal Oxide Semiconductor)となっているが、IGBT(Insulated Gate Bipolar Transistor)でもよい。
In FIG. 1, a bridge circuit composed of
図2は、実際の交流入力電圧と第1のセンサ値読取手段4の後段の交流入力電圧の関係を示した図で、交流入力電圧21を実線で示し、第1のセンサ値読取手段4の後段の交流入力電圧22を破線で示している。ここで実際の交流入力電圧21とは図1における入力電圧V1のことである。図2に示す通り、第1のセンサ値読取手段4の後段の交流入力電圧22は、入力電圧センサ1や第1のセンサ値読取手段4における例えばA/D変換器等による遅延により、実際の交流入力電圧21に対して位相遅延が発生する。
FIG. 2 is a diagram showing the relationship between the actual AC input voltage and the AC input voltage at the subsequent stage of the first sensor value reading means 4. The
交流入力電圧は基本的には正弦波(sin波)であるため、図2に示す実際の交流入力電圧21のゼロクロスタイミングにおける第1のセンサ値読取手段4の後段の電圧値より、位相遅延量を算出することができる。
Since the AC input voltage is basically a sine wave (sin wave), the phase delay amount is determined from the voltage value of the subsequent stage of the first sensor value reading means 4 at the zero cross timing of the actual
次に、具体的に位相遅延量の算出方法について図1を用いて説明する。実際の交流入力電圧21のゼロクロスタイミングはゼロクロス検出部7により検出する。ここでゼロクロス検出部7は、図1においてコンパレータ表記となっているが特にこの構成に限定するものでない。
Next, a specific method for calculating the phase delay amount will be described with reference to FIG. The zero cross timing of the actual
ゼロクロス検出部7からのゼロクロスタイミングにて第1のセンサ値読取手段4の後段の交流入力電圧値V1’を保持する。ここで、交流入力電圧値V1’の保持はMPU内のメモリ等が考えられる。
The AC input voltage value V <b> 1 ′ following the first sensor
また、ゼロクロスタイミングでの第1のセンサ値読取手段4の後段の交流入力電圧値V1’に対する外乱の影響を抑制するために、数回のゼロクロスタイミングでの第1のセンサ値読取手段4の後段の交流入力電圧値を平均した値をゼロクロスタイミングでの第1のセンサ値読取手段4の後段の交流入力電圧値V1’として用いてもよい。 Further, in order to suppress the influence of disturbance on the AC input voltage value V1 ′ at the subsequent stage of the first sensor value reading means 4 at the zero cross timing, the subsequent stage of the first sensor value reading means 4 at several zero cross timings. A value obtained by averaging the AC input voltage values may be used as the AC input voltage value V1 ′ subsequent to the first sensor value reading means 4 at the zero cross timing.
図3に示すように入力電圧センサ1等の異常で、第1のセンサ値読取手段4からの出力が大きく遅延してセンサ読取手段後の交流入力電圧(異常時)24のようになった場合、位相遅延量を誤って算出してしまう可能性があるが、ゼロクロスタイミングにおける第1のセンサ値読取手段4からの出力が単調減少であるかどうか(180°異なるゼロクロス点では単調増加)を補正手段8で判別することにより誤算出を回避することができる。なお、異常と判別した場合は補正しない。
As shown in FIG. 3, when the input voltage sensor 1 or the like is abnormal, the output from the first sensor value reading means 4 is greatly delayed to become an AC input voltage (at the time of abnormality) 24 after the sensor reading means. The phase delay amount may be erroneously calculated, but it is corrected whether or not the output from the first sensor value reading means 4 at the zero cross timing is monotonously decreased (monotonically increased at zero cross points different by 180 °). By making a determination by
予め演算してある交流入力電圧実効値V1rmsとゼロクロスタイミングでの第1のセンサ値読取手段4の後段の交流入力電圧値V1’との関係は、交流入力電圧が正弦波であるとすると、以下の式(1)であらわされる。 The relationship between the AC input voltage effective value V1rms calculated in advance and the AC input voltage value V1 ′ at the subsequent stage of the first sensor value reading means 4 at the zero cross timing is as follows when the AC input voltage is a sine wave. (1).
ここでfは入力電圧の周波数、t1は位相遅延量を表している。位相遅延量t1は式(1)より、以下の式(2)として算出される。 Here, f represents the frequency of the input voltage, and t1 represents the phase delay amount. The phase delay amount t1 is calculated from the equation (1) as the following equation (2).
また図4に示すように、位相遅延量t1はゼロクロス検出部7よりゼロクロスタイミング(ゼロクロス1)を起点として第1のセンサ値読取手段4のゼロクロスタイミング(ゼロクロス2)により算出してもよい。
Further, as shown in FIG. 4, the phase delay amount t <b> 1 may be calculated from the zero cross timing (zero cross 1) of the first sensor
ここでゼロクロス1を起点としたゼロクロス2による位相遅延量t1に対する外乱の影響を抑制するために、数回のゼロクロスタイミングでのゼロクロス1を起点としたゼロクロス2による位相遅延量t1を平均した値を位相遅延量t1として用いてもよい。 Here, in order to suppress the influence of the disturbance on the phase delay amount t1 caused by the zero cross 2 starting from the zero cross 1, the average value of the phase delay amount t1 caused by the zero cross 2 starting from the zero cross 1 at several zero cross timings is obtained. It may be used as the phase delay amount t1.
ある時刻tにおける実際の交流入力電圧21と第1のセンサ値読取手段4の後段の交流入力電圧22との差ΔV1(t)は、以下の式(3)で算出されることとなる。
The difference ΔV1 (t) between the actual
よって、第1のセンサ値読取手段4の後段の入力電圧にΔV1(t)を加算することにより、入力電圧センサ1や第1のセンサ値読取手段4における遅延による実際の交流入力電圧21に対する電圧誤差を補正することができる。これら位相遅延量の算出及び電圧誤差の補正は補正手段8により行われる。
Therefore, by adding ΔV1 (t) to the input voltage at the subsequent stage of the first sensor value reading means 4, the voltage with respect to the actual
ここで、図1には図示していないが、入力電流センサ2及び第2のセンサ読取手段5における遅延を予め固定値として、式(3)と同様に遅延による電流誤差を制御部10で処理する際に補正してもよい。尚、この場合、式(3)において交流入力電圧実効値V1rmsが交流入力電流実効値I1rmsに置き換わる。
Here, although not shown in FIG. 1, the delay in the input current sensor 2 and the second sensor reading means 5 is set as a fixed value in advance, and the current error due to the delay is processed by the
また、ゼロクロス検出部7からのゼロクロスタイミングを0点として、以下の式(4)で表すことのできる、リアクトル15に流すある時間tにおける目標電流値I1*(t)を目標電流生成手段9により生成する。
Further, the target current generation means 9 generates a target current value I1 * (t) at a certain time t flowing through the
ここでI1*rmsは予め演算されたリアクトル15に流す目標電流実効値であり、fは入力電圧V1の周波数である。
Here, I1 * rms is a target current effective value to be passed through the
以上、実施の形態1に係る電力変換装置100によれば、入力電圧センサ1及び第1のセンサ値読取手段4における遅延による実際の交流入力電圧21に対する電圧誤差を、交流入力電圧21のゼロクロスタイミングでの第1のセンサ値読取手段4の後段の電圧値、又は交流入力電圧21のゼロクロスタイミングを起点とした第1のセンサ値読取手段4のゼロクロスタイミングによる位相遅延量に基づいて補正することにより、力率向上を十分に図ることができる。また電力変換装置100毎の入力電圧センサ1及び第1のセンサ値読取手段4の遅延に基づいて補正を実施しているので、入力電圧センサ1及び第1のセンサ値読取手段4の個体ばらつきに関しても補正可能である。
As described above, according to the
ここで、交流入力電圧21のゼロクロスタイミングでの第1のセンサ値読取手段4の後段の電圧値、又は交流入力電圧21のゼロクロスタイミングを起点とした第1のセンサ値読取手段4のゼロクロスタイミングによる位相遅延量をゼロクロスタイミング数回分の平均値とすることにより外乱の影響も抑制することができる。
Here, the voltage value after the first sensor value reading means 4 at the zero cross timing of the
また、入力電流センサ2及び第2のセンサ値読取手段5における遅延を予め固定値として式(3)と同様に遅延による電流誤差を制御部10で処理する際に、補正することにより更なる力率向上を図れる。
Further, when the delay in the input current sensor 2 and the second sensor value reading means 5 is set as a fixed value in advance and the current error due to the delay is processed by the
さらに、交流入力電圧21のゼロクロスタイミングに同期したリアクトル15に流す目標電流値を生成するためにより力率向上を図れる。
Furthermore, the power factor can be improved by generating a target current value to be passed through the
1 入力電圧センサ、2 入力電流センサ、3 出力電圧センサ、4 第1のセンサ値読取手段、5 第2のセンサ値読取手段、6 第3のセンサ値読取手段、7 ゼロクロス検出部、8 補正手段、9 目標電流生成手段、10 制御部、11〜14、17 ダイオード、15 リアクトル、16 スイッチング素子、18 コンデンサ、19 交流電圧、20 負荷、21 実際の交流入力電圧、22 センサ読取手段後の交流入力電圧、23 センサ読取手段後の交流入力電圧(通常時)、24 センサ読取手段後の交流入力電圧(異常時)100 電力変換装置。
DESCRIPTION OF SYMBOLS 1 Input voltage sensor 2 Input
Claims (7)
前記入力電圧測定手段で測定された交流入力電圧値を読み取る入力電圧読取手段と、
リアクトルと、
前記リアクトルに接続されるスイッチング素子と、
出力電圧を測定する出力電圧測定手段と、
前記出力電圧測定手段で測定された出力電圧値を読み取る出力電圧読取手段と、
前記入力電圧読取手段で読み取った入力電圧と前記出力電圧読取手段で読み取った出力電圧とに基づいて前記スイッチング素子のオン、オフ状態を制御する制御部と、
前記交流入力電圧のゼロクロスタイミングを検出するゼロクロス検出手段と、
前記ゼロクロス検出手段で検出されたゼロクロスタイミングにおける前記入力電圧読取手段による入力電圧値に基づいて前記制御部で演算する入力電圧を補正する補正手段と、
を備えたことを特徴とする電力変換装置。 An input voltage measuring means for measuring an AC input voltage;
Input voltage reading means for reading the AC input voltage value measured by the input voltage measuring means;
Reactor,
A switching element connected to the reactor;
Output voltage measuring means for measuring the output voltage;
Output voltage reading means for reading the output voltage value measured by the output voltage measuring means;
A control unit for controlling the on / off state of the switching element based on the input voltage read by the input voltage reading means and the output voltage read by the output voltage reading means;
Zero-cross detection means for detecting zero-cross timing of the AC input voltage;
Correction means for correcting the input voltage calculated by the control unit based on the input voltage value by the input voltage reading means at the zero-cross timing detected by the zero-cross detection means;
A power conversion device comprising:
前記入力電圧測定手段で測定された交流入力電圧値を読み取る入力電圧読取手段と、
リアクトルと、
前記リアクトルに接続されるスイッチング素子と、
出力電圧を測定する出力電圧測定手段と、
前記出力電圧測定手段で測定された出力電圧値を読み取る出力電圧読取手段と、
前記入力電圧読取手段で読み取った入力電圧と前記出力電圧読取手段で読み取った出力電圧とに基づいてスイッチング素子のオン・オフ状態を制御する制御部と、
前記交流入力電圧のゼロクロスタイミングを検出するゼロクロス検出手段と、
前記ゼロクロス検出手段により検出されたゼロクロスタイミングを起点とした前記入力電圧読取手段の後段のゼロクロスタイミングまでの時間に基づいて前記制御部で演算する入力電圧を補正する補正手段と、を備えたことを特徴とする電力変換装置。 An input voltage measuring means for measuring an AC input voltage;
Input voltage reading means for reading the AC input voltage value measured by the input voltage measuring means;
Reactor,
A switching element connected to the reactor;
Output voltage measuring means for measuring the output voltage;
Output voltage reading means for reading the output voltage value measured by the output voltage measuring means;
A control unit that controls the on / off state of the switching element based on the input voltage read by the input voltage reading unit and the output voltage read by the output voltage reading unit;
Zero-cross detection means for detecting zero-cross timing of the AC input voltage;
Correction means for correcting an input voltage calculated by the control unit based on a time from the zero cross timing detected by the zero cross detection means to a subsequent zero cross timing of the input voltage reading means. A power conversion device.
前記入力電流測定手段で測定された交流入力電流値を読み取る入力電流読取手段と、
を備え、
前記入力電流測定手段と前記入力電流読取手段とでの遅延時間を予め固定値として保有し、前記制御部にて前記固定値に基づき入力電流を補正することを特徴とする請求項1から5の何れか一項に記載の電力変換装置。 An input current measuring means for measuring an AC input current;
Input current reading means for reading the AC input current value measured by the input current measuring means;
With
6. The delay time between the input current measuring means and the input current reading means is previously held as a fixed value, and the input current is corrected based on the fixed value by the control unit. The power converter device as described in any one.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014126809A JP5881775B2 (en) | 2014-06-20 | 2014-06-20 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014126809A JP5881775B2 (en) | 2014-06-20 | 2014-06-20 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016007088A JP2016007088A (en) | 2016-01-14 |
JP5881775B2 true JP5881775B2 (en) | 2016-03-09 |
Family
ID=55225193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014126809A Active JP5881775B2 (en) | 2014-06-20 | 2014-06-20 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5881775B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019150694A1 (en) * | 2018-02-05 | 2019-08-08 | パナソニックIpマネジメント株式会社 | Power conversion device and power conversion method |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10164831A (en) * | 1996-11-27 | 1998-06-19 | Yutaka Denki Seisakusho:Kk | Power conversion device |
JP4385931B2 (en) * | 2004-11-15 | 2009-12-16 | 株式会社豊田自動織機 | DC current detector |
JP2006262661A (en) * | 2005-03-18 | 2006-09-28 | Matsushita Electric Ind Co Ltd | Dc power supply unit |
JP2008259395A (en) * | 2007-03-15 | 2008-10-23 | Matsushita Electric Ind Co Ltd | Dc power supply device |
JP2010283981A (en) * | 2009-06-04 | 2010-12-16 | Panasonic Corp | Power supply unit |
JP2013005548A (en) * | 2011-06-15 | 2013-01-07 | Panasonic Corp | Electric power supply device |
JP6031793B2 (en) * | 2012-03-29 | 2016-11-24 | 株式会社富士通ゼネラル | Zero cross detection circuit and high power factor rectification circuit |
-
2014
- 2014-06-20 JP JP2014126809A patent/JP5881775B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016007088A (en) | 2016-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5170208B2 (en) | Current detection circuit for power semiconductor devices | |
CN106487266B (en) | Power-converting device, control device and control method | |
JP6126081B2 (en) | Thyristor starter | |
JP2015015885A (en) | Apparatus for modifying voltage command for detecting output current in inverter | |
US10320310B2 (en) | Power conversion device | |
JP6686685B2 (en) | Power converter | |
JP5981515B2 (en) | Inverter output phase loss detection apparatus and method | |
JP4275696B2 (en) | Sampling frequency control system and protective relay | |
JP5488652B2 (en) | Error correction device | |
US9035592B2 (en) | Apparatus and method for controlling speed of motor | |
JP5881775B2 (en) | Power converter | |
US10044363B2 (en) | Semiconductor device and AD conversion device | |
JPWO2018229851A1 (en) | Boost converter and motor drive control device | |
JP2008172910A (en) | Power conversion device | |
JP4247127B2 (en) | RMS voltage calculator | |
JP2006025550A (en) | Frequency detection device and distributed power supply device | |
JP2009027900A (en) | Output voltage detection error correction method for inverter and error correction circuit | |
US20220158581A1 (en) | Motor controller, motor system and method for controlling motor | |
JP6666575B2 (en) | AC power regulator | |
JP6894222B2 (en) | Power converter | |
JP2017112792A (en) | Capacitor deterioration diagnostic method and power conversion device | |
JP2018207686A (en) | Control circuit for power converter and power conversion device | |
JP2009177301A (en) | Analog/digital conversion apparatus | |
JP2008199814A (en) | Power factor corrected direct-current power supply | |
JP2016020856A (en) | Device and method for detection of abnormality in resolver excitation signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160202 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5881775 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |