JP5879400B1 - Control system - Google Patents

Control system Download PDF

Info

Publication number
JP5879400B1
JP5879400B1 JP2014160243A JP2014160243A JP5879400B1 JP 5879400 B1 JP5879400 B1 JP 5879400B1 JP 2014160243 A JP2014160243 A JP 2014160243A JP 2014160243 A JP2014160243 A JP 2014160243A JP 5879400 B1 JP5879400 B1 JP 5879400B1
Authority
JP
Japan
Prior art keywords
voltage
load device
controller
control system
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014160243A
Other languages
Japanese (ja)
Other versions
JP2016039430A (en
Inventor
志朗 白井
志朗 白井
Original Assignee
志朗 白井
志朗 白井
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 志朗 白井, 志朗 白井 filed Critical 志朗 白井
Priority to JP2014160243A priority Critical patent/JP5879400B1/en
Application granted granted Critical
Publication of JP5879400B1 publication Critical patent/JP5879400B1/en
Publication of JP2016039430A publication Critical patent/JP2016039430A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40Control techniques providing energy savings, e.g. smart controller or presence detection
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/30Systems integrating technologies related to power network operation and communication or information technologies for improving the carbon footprint of the management of residential or tertiary loads, i.e. smart grids as climate change mitigation technology in the buildings sector, including also the last stages of power distribution and the control, monitoring or operating management systems at local level
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04SSYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S20/00Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
    • Y04S20/20End-user application control systems
    • Y04S20/242Home appliances
    • Y04S20/246Home appliances the system involving the remote operation of lamps or lighting equipment

Abstract

【課題】負荷装置の正常な動作を妨げることなく、電力線を介して負荷装置に信号を送信する制御システムを提供する。【解決手段】制御システムは、制御器1と動作部5を備えた負荷装置2とを備える。制御器1は、負荷装置2に電力線4を介して交流電力を供給し、動作部5を動作させる。また、送信部6を備える。送信部6は、負荷装置2に供給する電圧を交流波形のゼロクロス点以外でゼロにすることなくパルス状に低下させることにより、電力線4を介して負荷装置2に制御信号を送信する。負荷装置2は、復調部7と制御部8とを備える。【選択図】図1A control system for transmitting a signal to a load device via a power line without hindering normal operation of the load device. A control system includes a controller and a load device including an operation unit. The controller 1 supplies AC power to the load device 2 through the power line 4 to operate the operation unit 5. Moreover, the transmission part 6 is provided. The transmission unit 6 transmits a control signal to the load device 2 via the power line 4 by reducing the voltage supplied to the load device 2 in a pulse shape without making it zero except at the zero cross point of the AC waveform. The load device 2 includes a demodulation unit 7 and a control unit 8. [Selection] Figure 1

Description

この発明は、制御器と負荷装置とが電力線を介して接続された制御システムに関する。   The present invention relates to a control system in which a controller and a load device are connected via a power line.

特許文献1に、制御器と負荷装置とが電力線を介して接続された制御システムが記載されている。特許文献1に記載された制御システムでは、制御器から負荷装置に対して電力線を介して電力を供給する。また、この制御システムでは、制御器から負荷装置に供給する電力を極短い時間だけ遮断し、制御器から負荷装置に対して電力線を介して信号を送信する。   Patent Document 1 describes a control system in which a controller and a load device are connected via a power line. In the control system described in Patent Document 1, power is supplied from the controller to the load device via the power line. In this control system, power supplied from the controller to the load device is cut off for an extremely short time, and a signal is transmitted from the controller to the load device via the power line.

特表2004−508796号公報Japanese translation of PCT publication No. 2004-508796

特許文献1に記載された制御システムでは、制御器から負荷装置に対して信号を送信する際に、短い時間ではあるが電力の供給が遮断される。このため、負荷の種類によっては、信号が送信されている時に正常な動作が妨げられることがあった。例えば、信号が送信されている時に負荷装置の動作速度が不規則になったり異常音が発生したりすることがあった。   In the control system described in Patent Document 1, when a signal is transmitted from the controller to the load device, the supply of power is cut off for a short time. For this reason, depending on the type of load, normal operation may be hindered when a signal is being transmitted. For example, when the signal is transmitted, the operation speed of the load device may become irregular or abnormal noise may occur.

この発明は、上述のような課題を解決するためになされた。この発明の目的は、負荷装置の正常な動作を妨げることなく、電力線を介して負荷装置に信号を送信することができる制御システムを提供することである。   The present invention has been made to solve the above-described problems. The objective of this invention is providing the control system which can transmit a signal to a load apparatus via a power line, without preventing normal operation | movement of a load apparatus.

この発明に係る制御システムは、動作部を備えた負荷装置と、負荷装置に電力線を介して交流電力を供給し、動作部を動作させる制御器と、を備え、制御器は、負荷装置に供給する電圧を交流波形のゼロクロス点以外でゼロにすることなく低下させることにより、電力線を介して負荷装置に制御信号を送信する送信手段と、を備え、負荷装置は、制御器から受信した制御信号を復調する復調手段と、復調手段が復調した結果に基づいて動作部を制御する制御手段と、を備える。制御器は、電力線に接続された第1交流出力端子及び第2交流出力端子を更に備え、第1交流出力端子は交流電源の第1端子に接続され、送信手段は、ドレインが第2交流出力端子に接続され、ソースが交流電源の第2端子に接続された電界効果トランジスタと、電界効果トランジスタのゲート及びドレイン間に接続されたダイオードと、を備える。

A control system according to the present invention includes a load device including an operation unit, and a controller that supplies AC power to the load device via a power line to operate the operation unit, and the controller supplies the load device. voltage by Do things ku low to zero except zero-crossing point of the AC waveform, and transmitting means for transmitting the control signal to the load device via a power line, a load device, received from the controller Demodulating means for demodulating the control signal, and control means for controlling the operating unit based on the result demodulated by the demodulating means. The controller further includes a first AC output terminal and a second AC output terminal connected to the power line, the first AC output terminal is connected to the first terminal of the AC power source, and the transmission means has a drain having the second AC output. A field effect transistor connected to the terminal and having a source connected to the second terminal of the AC power supply; and a diode connected between the gate and drain of the field effect transistor.

この発明に係る制御システムであれば、負荷装置の正常な動作を妨げることなく、電力線を介して負荷装置に信号を送信することができる。   With the control system according to the present invention, a signal can be transmitted to the load device via the power line without disturbing the normal operation of the load device.

この発明の実施の形態1における制御システムの構成を示す図である。It is a figure which shows the structure of the control system in Embodiment 1 of this invention. この発明の実施の形態1における制御システムの具体例を示す図である。It is a figure which shows the specific example of the control system in Embodiment 1 of this invention. この発明の実施の形態1における制御システムの具体例を示す図である。It is a figure which shows the specific example of the control system in Embodiment 1 of this invention. この発明の実施の形態1における制御システムの変調時のタイムチャートである。It is a time chart at the time of the modulation | alteration of the control system in Embodiment 1 of this invention. この発明の実施の形態1における制御システムの適用例を示す図である。It is a figure which shows the example of application of the control system in Embodiment 1 of this invention. 制御器の動作を示すフローチャートである。It is a flowchart which shows operation | movement of a controller. LEDランプの動作を示すフローチャートである。It is a flowchart which shows operation | movement of a LED lamp.

添付の図面を参照し、本発明を説明する。重複する説明は、適宜簡略化或いは省略する。各図において、同一の符号は同一の部分又は相当する部分を示す。   The present invention will be described with reference to the accompanying drawings. The overlapping description will be simplified or omitted as appropriate. In each figure, the same reference numerals indicate the same or corresponding parts.

実施の形態1.
図1は、この発明の実施の形態1における制御システムの構成を示す図である。
本制御システムは、制御器1と負荷装置2とを備える。制御器1に、交流電源3が接続される。交流電源3は、制御器1に交流電力を供給する。制御器1と負荷装置2とは、電力線4によって接続される。制御器1は、電力線4を介して負荷装置2に交流電力を供給する。
Embodiment 1 FIG.
FIG. 1 is a diagram showing a configuration of a control system in Embodiment 1 of the present invention.
The control system includes a controller 1 and a load device 2. An AC power supply 3 is connected to the controller 1. The AC power supply 3 supplies AC power to the controller 1. The controller 1 and the load device 2 are connected by a power line 4. The controller 1 supplies AC power to the load device 2 through the power line 4.

負荷装置2は、動作部5を備える。負荷装置2では、制御器1から交流電力が供給されることにより、動作部5が予め定められた動作を行う。動作部5が行う動作は、モータのように構成要素の変位を伴うものでも良いし、構成要素の変位を伴わないものでも良い。構成要素の変位を伴わない動作の例として、発光、発熱及び音の発生が挙げられる。なお、動作部5が行う動作はこれらに限定されない。   The load device 2 includes an operation unit 5. In the load device 2, when the AC power is supplied from the controller 1, the operation unit 5 performs a predetermined operation. The operation performed by the operation unit 5 may be one that accompanies displacement of a component, such as a motor, or one that does not accompany displacement of a component. Examples of operations that do not involve displacement of components include light emission, heat generation, and sound generation. In addition, the operation | movement which the operation | movement part 5 performs is not limited to these.

制御器1は、送信部6を備える。送信部6は、電力線4を介して負荷装置2に制御信号を送信する。送信部6は、負荷装置2に供給する電圧をパルス状に低下させることにより、負荷装置2に制御信号を送信する。送信部6は、制御信号を送信する際に負荷装置2に供給する電圧を交流波形のゼロクロス点以外でゼロにすることなくパルス状に低下させる。制御信号には、例えば、動作部5の動作を変更するための情報が含まれる。   The controller 1 includes a transmission unit 6. The transmission unit 6 transmits a control signal to the load device 2 via the power line 4. The transmission unit 6 transmits a control signal to the load device 2 by reducing the voltage supplied to the load device 2 in a pulse shape. The transmission unit 6 reduces the voltage supplied to the load device 2 when transmitting the control signal in a pulsed manner without making it zero other than the zero cross point of the AC waveform. The control signal includes, for example, information for changing the operation of the operation unit 5.

負荷装置2は、復調部7と制御部8とを備える。
復調部7は、負荷装置2が制御器1から受信した制御信号を復調する。復調部7は、制御器1から供給される電圧の低下パターンに基づいて制御信号の復調を行う。例えば、復調部7は、制御器1から供給される交流電圧の時間的変化を監視し、その変化に基づいて制御信号を復調する。
The load device 2 includes a demodulation unit 7 and a control unit 8.
The demodulator 7 demodulates the control signal received from the controller 1 by the load device 2. The demodulator 7 demodulates the control signal based on the voltage drop pattern supplied from the controller 1. For example, the demodulator 7 monitors a temporal change in the AC voltage supplied from the controller 1 and demodulates the control signal based on the change.

制御部8は、動作部5の動作を制御する。制御部8は、復調部7が復調した結果に基づいて、制御信号に含まれる情報の通りに動作部5が動作するように動作部5を制御する。   The control unit 8 controls the operation of the operation unit 5. Based on the result demodulated by the demodulator 7, the controller 8 controls the operation unit 5 so that the operation unit 5 operates according to the information included in the control signal.

次に、図2から図7も参照し、本制御システムの具体例について説明する。本制御システムは、制御器1と負荷装置2とが電力線4を介して接続されるシステムであれば、産業用及び家庭用の各種システムに適用できる。負荷装置2は、例えば家電品であっても良い。本制御システムを適用すれば、制御器1と家電品(負荷装置2)との間に専用の信号線を接続しなくても、家電品の遠隔制御が可能となる。   Next, a specific example of the present control system will be described with reference to FIGS. The present control system can be applied to various industrial and household systems as long as the controller 1 and the load device 2 are connected via the power line 4. The load device 2 may be a home appliance, for example. If this control system is applied, the home appliance can be remotely controlled without connecting a dedicated signal line between the controller 1 and the home appliance (load device 2).

以下においては、負荷装置2としてLED(発光ダイオード)ランプが採用されている場合を例に、制御システムの説明を行う。この制御システムは、例えば、オフィス、工場及び量販店で採用されている照明システムへの適用が好適である。なお、本制御システムの適用例はこれに限定されない。   In the following, the control system will be described by taking as an example a case where an LED (light emitting diode) lamp is employed as the load device 2. This control system is preferably applied to, for example, a lighting system employed in offices, factories, and mass sales stores. In addition, the application example of this control system is not limited to this.

図2及び図3は、この発明の実施の形態1における制御システムの具体例を示す図である。図2は、制御器1aの回路図を示す。制御器1aは、図1に示す制御器1の一例である。図3は、LEDランプ2aの回路図を示す。LEDランプ2aは、図1に示す負荷装置2の一例である。制御器1aとLEDランプ2aとは、電力線4によって接続される。制御器1aは、電力線4を介してLEDランプ2aに交流電力を供給する。また、制御器1aは、電力線4を介してLEDランプ2aに制御信号を送信する。   2 and 3 are diagrams showing a specific example of the control system according to Embodiment 1 of the present invention. FIG. 2 shows a circuit diagram of the controller 1a. The controller 1a is an example of the controller 1 shown in FIG. FIG. 3 shows a circuit diagram of the LED lamp 2a. The LED lamp 2a is an example of the load device 2 shown in FIG. The controller 1a and the LED lamp 2a are connected by a power line 4. The controller 1 a supplies AC power to the LED lamp 2 a through the power line 4. In addition, the controller 1a transmits a control signal to the LED lamp 2a via the power line 4.

図2において、ACは制御器1aに交流電力を供給する交流電源を示す。Vacは交流電源ACの電圧である。ZLは制御器1aに電力線4を介して接続されたLEDランプ2aを示す。   In FIG. 2, AC indicates an AC power supply for supplying AC power to the controller 1a. Vac is the voltage of the AC power supply AC. ZL indicates the LED lamp 2a connected to the controller 1a via the power line 4.

制御器1aは、図2に示すように、マイクロプロセッサU1、抵抗R1〜R7、コンデンサC1及びC2、ダイオードD1〜D5、ツェナーダイオード(定電圧ダイオード)ZD1〜ZD3、電界効果トランジスタQ1、バイポーラトランジスタQ2、操作パネルOP.P並びに交流出力端子ZL_H及びZL_Cを備える。制御器1aの各種動作は、マイクロプロセッサU1によって制御される。交流出力端子ZL_H及びZL_Cに電力線4が接続される。   As shown in FIG. 2, the controller 1a includes a microprocessor U1, resistors R1 to R7, capacitors C1 and C2, diodes D1 to D5, Zener diodes (constant voltage diodes) ZD1 to ZD3, a field effect transistor Q1, and a bipolar transistor Q2. , Operation panel OP. P and AC output terminals ZL_H and ZL_C are provided. Various operations of the controller 1a are controlled by the microprocessor U1. The power line 4 is connected to the AC output terminals ZL_H and ZL_C.

図2に示すD、G及びSは、電界効果トランジスタQ1のドレイン、ゲート及びソースである。図2のVccは、マイクロプロセッサU1の電源電圧を示す。VLは交流出力端子ZL_H及びZL_C間の電圧を示す。VB、Vd及びVgは、図2に示す回路中の各点における電圧を示す。P_Txは制御信号として送信されるパルス列である。   D, G, and S shown in FIG. 2 are the drain, gate, and source of the field effect transistor Q1. Vcc in FIG. 2 indicates the power supply voltage of the microprocessor U1. VL represents a voltage between the AC output terminals ZL_H and ZL_C. VB, Vd, and Vg indicate voltages at respective points in the circuit shown in FIG. P_Tx is a pulse train transmitted as a control signal.

図1に示す送信部6が有する機能の要部は、マイクロプロセッサU1、ダイオードD1、ツェナーダイオードZD1及び電界効果トランジスタQ1によって実現される。送信部6が有する機能を実現する手段は、これらに限定されない。負荷装置2に供給する電圧を交流波形のゼロクロス点以外でゼロにすることなくパルス状に低下することができれば、送信部6が有する機能の一部又は全部を他のソフトウェア或いはハードウェアによって実現しても良い。   1 is realized by the microprocessor U1, the diode D1, the Zener diode ZD1, and the field effect transistor Q1. Means for realizing the function of the transmission unit 6 is not limited to these. If the voltage supplied to the load device 2 can be reduced to a pulse without making it zero other than the zero crossing point of the AC waveform, some or all of the functions of the transmitter 6 can be realized by other software or hardware. May be.

LEDランプ2aは、図3に示すように、マイクロプロセッサU1、抵抗R1及びR2、コンデンサC1及びC2、整流器(全波整流素子)BD1、LEDモジュール(LED MODULE)並びに交流入力端子ZL_H及びZL_Cを備える。LEDランプ2aの各種動作は、マイクロプロセッサU1によって制御される。交流入力端子ZL_H及びZL_Cに電力線4が接続される。   As shown in FIG. 3, the LED lamp 2a includes a microprocessor U1, resistors R1 and R2, capacitors C1 and C2, a rectifier (full wave rectifier) BD1, an LED module (LED MODULE), and AC input terminals ZL_H and ZL_C. . Various operations of the LED lamp 2a are controlled by the microprocessor U1. The power line 4 is connected to the AC input terminals ZL_H and ZL_C.

図3のVccは、マイクロプロセッサU1の電源電圧を示す。Dmg PWMはパルス幅変調信号である。   Vcc in FIG. 3 indicates the power supply voltage of the microprocessor U1. Dmg PWM is a pulse width modulation signal.

図1に示す負荷装置2の各部が有する機能の要部は、整流器BD1及びマイクロプロセッサU1によって実現される。負荷装置2の各部が有する機能を実現する手段は、これらに限定されない。負荷装置2の各部が有する機能の一部又は全部を他のソフトウェア或いはハードウェアによって実現しても良い。   The principal part of the function which each part of the load apparatus 2 shown in FIG. 1 has is implement | achieved by the rectifier BD1 and the microprocessor U1. Means for realizing the function of each part of the load device 2 is not limited to these. You may implement | achieve part or all of the function which each part of the load apparatus 2 has with other software or hardware.

図4はこの発明の実施の形態1における制御システムの変調時のタイムチャートである。図4(a)は、交流電源ACの電圧Vacの波形を示す。図2の回路中に示す(a)は、図4の(a)に対応する。なお、図2の回路中に示す(b)〜(e)、図3の回路中に示す(f)〜(g)についても同様である。図4(a)に示すPBは、交流電源電圧Vacのピーク点である。   FIG. 4 is a time chart during modulation of the control system according to the first embodiment of the present invention. FIG. 4A shows the waveform of the voltage Vac of the AC power supply AC. (A) shown in the circuit of FIG. 2 corresponds to (a) of FIG. The same applies to (b) to (e) shown in the circuit of FIG. 2 and (f) to (g) shown in the circuit of FIG. PB shown in FIG. 4A is a peak point of the AC power supply voltage Vac.

図4(b)は、制御器1aのマイクロプロセッサU1の端子RA5の電圧波形である。図4(b)は、交流電源ACの半波整流波形を示す。半波にしたのは、データ(制御信号)を送信するための回路を簡易化するためである。即ち、交流電源ACの一方の極性の時のみデータを送信する。これは、制御器1aの同期方式を制限するものではない。図4(b)において、Vthは制御器1aのマイクロプロセッサU1の内部に備えられたコンパレータの基準電圧である。t0はゼロクロス点である。   FIG. 4B is a voltage waveform at the terminal RA5 of the microprocessor U1 of the controller 1a. FIG. 4B shows a half-wave rectified waveform of the AC power supply AC. The half-wave is used for simplifying a circuit for transmitting data (control signal). That is, data is transmitted only when the polarity of the AC power supply AC is one. This does not limit the synchronization method of the controller 1a. In FIG. 4B, Vth is a reference voltage of a comparator provided in the microprocessor U1 of the controller 1a. t0 is a zero cross point.

図4(c)は、制御器1aのマイクロプロセッサU1の内部で検出される波形である。図4(c)において、Tpは波形の周期を示す。Twはパルス幅である。Prは立ち上がりを、Pfは立下りを示す。   FIG. 4C shows waveforms detected inside the microprocessor U1 of the controller 1a. In FIG.4 (c), Tp shows the period of a waveform. Tw is the pulse width. Pr indicates a rising edge, and Pf indicates a falling edge.

図4(d)は、制御器1aのマイクロプロセッサU1の端子RA0の電圧波形である。図4(d)は、制御器1aからLEDランプ2aに送信されるデータ(制御信号)の例を示す。以下においては、パルス列「1100110101」を制御信号として送信する場合について具体的に説明する。送信するパルス列のうち中央SBの2ビット「11」は、予め設定された基準パルス列である。送信するパルス列のうち中央SBより前の4ビット「1100」と後の4ビット「0101」とは、LEDランプ2aのLEDモジュールを動作させるための動作パルス列(情報ビット)である。LEDランプ2aのLEDモジュールは、図1に示す動作部5に相当する。   FIG. 4D shows a voltage waveform at the terminal RA0 of the microprocessor U1 of the controller 1a. FIG. 4D shows an example of data (control signal) transmitted from the controller 1a to the LED lamp 2a. Hereinafter, a case where the pulse train “1100110101” is transmitted as a control signal will be specifically described. Of the pulse train to be transmitted, 2 bits “11” in the center SB is a preset reference pulse train. Of the pulse train to be transmitted, 4 bits “1100” before the central SB and 4 bits “0101” after the center SB are operation pulse trains (information bits) for operating the LED module of the LED lamp 2a. The LED module of the LED lamp 2a corresponds to the operation unit 5 shown in FIG.

図4(b)に示すt1はデータの送出開始点である。Tsは、立ち上がりPrからデータの送出開始点t1までの時間である。即ち、Tsは、立ち上がりPrからのデータ送出タイミングを示す。制御器1aのマイクロプロセッサU1は、ゼロクロス点t0及び立ち上がりPrより後でピーク点PBの時刻tpより前にデータの送出を開始する。なお、制御器1aのマイクロプロセッサU1は、ピーク点PBを含む第1期間に基準パルス列を割り当てる。t11はデータの送出終了点である。制御器1aのマイクロプロセッサU1は、時刻tpより後で立下りPf及び次のゼロクロス点t0より前にデータの送出を終了する。制御器1aのマイクロプロセッサU1は、立ち上がりPrより後で第1期間より前の第2期間と第1期間より後で立下りPfより前の第3期間とに動作パルス列を割り当てる。   T1 shown in FIG. 4B is a data transmission start point. Ts is the time from the rising Pr to the data transmission start point t1. That is, Ts indicates the data transmission timing from the rising Pr. The microprocessor U1 of the controller 1a starts data transmission before the time tp at the peak point PB after the zero cross point t0 and the rising Pr. Note that the microprocessor U1 of the controller 1a assigns the reference pulse train to the first period including the peak point PB. t11 is a data transmission end point. The microprocessor U1 of the controller 1a finishes sending data after the falling Pf and the next zero cross point t0 after the time tp. The microprocessor U1 of the controller 1a assigns operation pulse trains to the second period after the rising Pr and before the first period and the third period after the first period and before the falling Pf.

図4(e)は、制御器1aの交流出力端子ZL_H及びZL_C間の電圧VLの波形を示す。Vdは、電界効果トランジスタQ1のドレイン電圧である。制御器1aのマイクロプロセッサU1の端子RA0からパルス列「1100110101」が送出されると、ビット値「0」が割り当てられた期間、電圧VLはドレイン電圧Vdに相当する分だけ低下する。なお、基準パルス列にビット値「0」は含まれない。このため、ピーク点PBを含む第1期間にLEDランプ2aに供給される電圧は低下しない。動作パルス列には必要に応じてビット値「0」が含まれる。このため、ピーク点PBを含む第1期間の前後でLEDランプ2aに供給される電圧がパルス状に低下する。   FIG. 4E shows a waveform of the voltage VL between the AC output terminals ZL_H and ZL_C of the controller 1a. Vd is the drain voltage of the field effect transistor Q1. When the pulse train “1100110101” is transmitted from the terminal RA0 of the microprocessor U1 of the controller 1a, the voltage VL decreases by an amount corresponding to the drain voltage Vd during the period when the bit value “0” is assigned. The reference pulse train does not include the bit value “0”. For this reason, the voltage supplied to the LED lamp 2a in the first period including the peak point PB does not decrease. The operation pulse train includes a bit value “0” as necessary. For this reason, the voltage supplied to the LED lamp 2a decreases before and after the first period including the peak point PB.

図2に示すように、制御器1aの交流出力端子ZL_Hは、交流電源ACの一方の端子(1)に接続される。制御器1aの交流出力端子ZL_Cは、電界効果トランジスタQ1のドレインに接続される。電界効果トランジスタQ1のソースは、交流電源ACの他方の端子(2)に接続される。電界効果トランジスタQ1のゲートは、ダイオードD2を介してバイポーラトランジスタQ2のコレクタに接続される。ダイオードD2のアノードは、バイポーラトランジスタQ2のコレクタに接続される。ダイオードD2のカソードは、電界効果トランジスタQ1のゲートに接続される。バイポーラトランジスタQ2のベースは、抵抗R3を介してマイクロプロセッサU1の端子RA0に接続される。バイポーラトランジスタQ2のエミッタは、電界効果トランジスタQ1のソースに接続される。   As shown in FIG. 2, the AC output terminal ZL_H of the controller 1a is connected to one terminal (1) of the AC power supply AC. The AC output terminal ZL_C of the controller 1a is connected to the drain of the field effect transistor Q1. The source of the field effect transistor Q1 is connected to the other terminal (2) of the AC power supply AC. The gate of field effect transistor Q1 is connected to the collector of bipolar transistor Q2 via diode D2. The anode of diode D2 is connected to the collector of bipolar transistor Q2. The cathode of the diode D2 is connected to the gate of the field effect transistor Q1. The base of the bipolar transistor Q2 is connected to the terminal RA0 of the microprocessor U1 via the resistor R3. The emitter of the bipolar transistor Q2 is connected to the source of the field effect transistor Q1.

電界効果トランジスタQ1のゲートとソースとの間に抵抗R1が接続される。電界効果トランジスタQ1のゲートとドレインとの間にツェナーダイオードZD1とダイオードD1とが直列に接続される。ダイオードD1のアノードは、電界効果トランジスタQ1のドレインに接続される。ツェナーダイオードZD1のアノードは、電界効果トランジスタQ1のゲートに接続される。ツェナーダイオードZD1のカソードは、ダイオードD1のカソードに接続される。   A resistor R1 is connected between the gate and source of the field effect transistor Q1. A zener diode ZD1 and a diode D1 are connected in series between the gate and drain of the field effect transistor Q1. The anode of the diode D1 is connected to the drain of the field effect transistor Q1. The anode of the Zener diode ZD1 is connected to the gate of the field effect transistor Q1. The cathode of the Zener diode ZD1 is connected to the cathode of the diode D1.

バイポーラトランジスタQ2を導通状態(ON状態)にすると、ドレイン電圧Vdは次式で表される。
Vd=Vt+Vz
したがって、交流出力端子ZL_H及びZL_C間の電圧VLは次式で表される。
VL=Vac−Vd
Vtは電界効果トランジスタQ1のゲート閾値電圧である。VzはツェナーダイオードZD1のツェナー電圧である。ドレイン電圧Vdは、電界効果トランジスタQ1のゲート閾値電圧とツェナーダイオードZD1のツェナー電圧とを加算した値に相当する。電圧VLは、交流電源ACの電圧Vacからドレイン電圧Vdを減算した値に相当する。
When the bipolar transistor Q2 is turned on (ON state), the drain voltage Vd is expressed by the following equation.
Vd = Vt + Vz
Therefore, the voltage VL between the AC output terminals ZL_H and ZL_C is expressed by the following equation.
VL = Vac−Vd
Vt is the gate threshold voltage of the field effect transistor Q1. Vz is a Zener voltage of the Zener diode ZD1. The drain voltage Vd corresponds to a value obtained by adding the gate threshold voltage of the field effect transistor Q1 and the Zener voltage of the Zener diode ZD1. Voltage VL corresponds to a value obtained by subtracting drain voltage Vd from voltage Vac of AC power supply AC.

バイポーラトランジスタQ2を非導通状態(OFF状態)にすると、ドレイン電圧Vdは次式で表される。
Vd=Vds(ON)≒0V
ダイオードD5、抵抗R7、ツェナーダイオードZD3及びコンデンサC2は、直流電圧VBを生成するための電源回路である。交流電源ACの一方の端子(1)とバイポーラトランジスタQ2のコレクタとの間に、ダイオードD5、抵抗R7及び抵抗R2が直列で接続される。ダイオードD5のアノードは、交流電源ACの一方の端子(1)に接続される。電圧VBは、抵抗R7及び抵抗R2の接続点の電圧に相当する。ダイオードD2は、抵抗R2及びバイポーラトランジスタQ2のコレクタの接続点と電界効果トランジスタQ1のゲートとの間に接続される。
When the bipolar transistor Q2 is turned off (OFF state), the drain voltage Vd is expressed by the following equation.
Vd = Vds (ON) ≒ 0V
The diode D5, the resistor R7, the Zener diode ZD3, and the capacitor C2 are power supply circuits for generating the DC voltage VB. A diode D5, a resistor R7, and a resistor R2 are connected in series between one terminal (1) of the AC power supply AC and the collector of the bipolar transistor Q2. The anode of the diode D5 is connected to one terminal (1) of the AC power supply AC. The voltage VB corresponds to the voltage at the connection point of the resistors R7 and R2. The diode D2 is connected between the connection point of the resistor R2 and the collector of the bipolar transistor Q2 and the gate of the field effect transistor Q1.

ダイオードD2の順方向電圧降下を無視し、バイポーラトランジスタQ2をOFF状態にすると、電圧Vgは次式で表される。
Vg=VB*R1/(R1+R2)
電圧Vgがゲート閾値電圧Vtより大きくなるようにVB、R1及びR2を選択し、Vds(ON)≒0Vにする。したがって、バイポーラトランジスタQ2がOFF状態であれば、VL=Vacが成立する。バイポーラトランジスタQ2がON状態であれば、VL=Vac−Vdが成立する。
When the forward voltage drop of the diode D2 is ignored and the bipolar transistor Q2 is turned off, the voltage Vg is expressed by the following equation.
Vg = VB * R1 / (R1 + R2)
VB, R1, and R2 are selected so that the voltage Vg is greater than the gate threshold voltage Vt, and Vds (ON) ≈0V. Therefore, if the bipolar transistor Q2 is in the OFF state, VL = Vac is established. If the bipolar transistor Q2 is in the ON state, VL = Vac−Vd is established.

制御器1aは、制御信号を送信しない時はP_Tx=0Vとし、バイポーラトランジスタQ2をOFF状態に保持する。制御器1aは、制御信号を送信する際に端子RA0からパルス列P_Txを出力し、電界効果トランジスタQ1のゲートにパルス信号を印加する。これにより、制御器1aは、パルス信号を印加しない時よりも交流出力端子ZL_H及びZL_C間の電圧VLをツェナーダイオードZD1のツェナー電圧Vzと電界効果トランジスタQ1のゲート閾値電圧Vtとを加算した値に相当する分だけ低下させる。   When the control signal is not transmitted, the controller 1a sets P_Tx = 0V and holds the bipolar transistor Q2 in the OFF state. When transmitting the control signal, the controller 1a outputs a pulse train P_Tx from the terminal RA0 and applies the pulse signal to the gate of the field effect transistor Q1. Thereby, the controller 1a adds the voltage VL between the AC output terminals ZL_H and ZL_C to the value obtained by adding the Zener voltage Vz of the Zener diode ZD1 and the gate threshold voltage Vt of the field effect transistor Q1 than when no pulse signal is applied. Decrease by the corresponding amount.

制御器1aが図2に示す構成を有する場合、電界効果トランジスタQ1として電気自動車のモータ駆動等に利用される汎用品を使用することができる。例えば、VB=15V、R1=200Ω及びR2=300Ωとすると、Vg≒6V、Vds(ON)≒0.6V(例えば、導通電流25A)となり、上記動作を安定的に行うことができる。   When the controller 1a has the configuration shown in FIG. 2, a general-purpose product used for driving a motor of an electric vehicle or the like can be used as the field effect transistor Q1. For example, when VB = 15V, R1 = 200Ω, and R2 = 300Ω, Vg≈6V and Vds (ON) ≈0.6V (for example, conduction current 25A), and the above operation can be performed stably.

ダイオードD1及びD2は、バイポーラトランジスタQ2のON及びOFFによってパルス列を送出する時の逆流防止の役割を果たす。基準パルス列は、交流電源ACの電圧値を確認するための信号である。即ち、基準パルス列は、受信側のLEDランプ2aが交流電源ACの電圧のピーク値を知るための信号である。   The diodes D1 and D2 play a role of preventing a backflow when a pulse train is transmitted by turning on and off the bipolar transistor Q2. The reference pulse train is a signal for confirming the voltage value of the AC power supply AC. That is, the reference pulse train is a signal for the reception-side LED lamp 2a to know the peak value of the voltage of the AC power supply AC.

上記構成を有する制御器1aであれば、電力線4を介してLEDランプ2aに制御信号を送信する時でも、出力電圧の変動を極めて小さな値にすることができる。例えば、本発明の方式では、信号送出回路の出力インピーダンスは等価的に交流電源負荷に等しく、且つ信号電流は数Aから20A程度である。このため、信号パルス列のビット当たりの信号電力は、信号電圧を10Vとしても受信側で数10Wを確保できる。よって、ツェナー電圧Vz=5Vでも信頼度の高い通信を期待できる。なお、ツェナー電圧Vz=5Vの時、交流電源電圧の低下は約10Vである。この10Vの低下は、AC100Vであればピーク電圧141Vの7%の低下に、AC200Vであれば3%の低下に相当する。この程度の低下であれば、市販の電気製品の許容範囲に収まる。   With the controller 1a having the above configuration, even when a control signal is transmitted to the LED lamp 2a via the power line 4, the fluctuation of the output voltage can be made extremely small. For example, in the method of the present invention, the output impedance of the signal transmission circuit is equivalent to the AC power supply load, and the signal current is about several A to 20 A. For this reason, the signal power per bit of the signal pulse train can secure several tens of watts on the receiving side even if the signal voltage is 10V. Therefore, highly reliable communication can be expected even with a Zener voltage Vz = 5V. Note that when the zener voltage Vz = 5V, the decrease in the AC power supply voltage is about 10V. This decrease of 10V corresponds to a decrease of 7% of the peak voltage 141V if AC100V, and corresponds to a decrease of 3% if AC200V. Such a decrease is within the allowable range of commercially available electrical products.

電界効果トランジスタQ1のソース及びドレイン間の耐電圧は、制御信号を送信する時の電圧の振幅Vd=Vt+Vz(例えば、10−20V)に耐えることができる値であれば良い。このため、従来のように高い耐電圧を有するスイッチング半導体を使用する必要がない。   The withstand voltage between the source and drain of the field effect transistor Q1 may be a value that can withstand the amplitude of the voltage Vd = Vt + Vz (for example, 10-20V) when the control signal is transmitted. For this reason, it is not necessary to use the switching semiconductor which has a high withstand voltage unlike the past.

一般に、高い耐電圧を有するスイッチング半導体は下記特徴を有する。
・許容電流が低い。
・ON抵抗が高い。
例えば、特許文献1に記載されたシステムでは、通常はメカニカルリレー接点回路で半導体を短絡状態にし、スイッチング半導体の発熱を防止している。そして、信号を送出する時のみメカニカルリレー接点回路を開き、スイッチング半導体で交流電源を断続させている。また、特許文献1に記載されたシステムでは、大電流をスイッチングすることができないため、負荷装置に供給できる電流が10A程度になってしまう。
Generally, a switching semiconductor having a high withstand voltage has the following characteristics.
・ Low allowable current.
・ High ON resistance.
For example, in the system described in Patent Document 1, a semiconductor is normally short-circuited by a mechanical relay contact circuit to prevent heat generation of the switching semiconductor. The mechanical relay contact circuit is opened only when a signal is transmitted, and the AC power supply is intermittently connected with a switching semiconductor. Further, in the system described in Patent Document 1, since a large current cannot be switched, the current that can be supplied to the load device is about 10A.

上記構成を有する制御器1aであれば、例えば、電界効果トランジスタQ1として電気自動車のモータ駆動等に利用される汎用品を使用しても、負荷装置2全体の電流が200A程度であれば支障なく制御することができる。   If it is the controller 1a which has the said structure, even if it uses the general purpose goods utilized for the motor drive of an electric vehicle etc. as the field effect transistor Q1, if the electric current of the load apparatus 2 whole is about 200 A, it will be satisfactory. Can be controlled.

図5は、この発明の実施の形態1における制御システムの適用例を示す図である。
図5に示す例では、スイッチSW1を介してダウンライトZD及びコピー機ZCPが制御器1aに並列に接続される。LEDランプ2a、シュレッダーZM、パソコンZPC及び換気扇ZFがスイッチSW2を介して制御器1aに並列に接続される。スイッチSW3、スイッチSW4及びスイッチSW5は、それぞれがスイッチSW2に直列に接続される。換気扇ZFは、スイッチSW3を介して制御器1aに接続される。パソコンZPCは、スイッチSW4を介して制御器1aに接続される。シュレッダーZMは、スイッチSW5を介して制御器1aに接続される。
FIG. 5 is a diagram showing an application example of the control system in the first embodiment of the present invention.
In the example shown in FIG. 5, the downlight ZD and the copy machine ZCP are connected in parallel to the controller 1a via the switch SW1. The LED lamp 2a, the shredder ZM, the personal computer ZPC, and the ventilation fan ZF are connected in parallel to the controller 1a via the switch SW2. The switch SW3, the switch SW4, and the switch SW5 are each connected in series to the switch SW2. The ventilation fan ZF is connected to the controller 1a via the switch SW3. The personal computer ZPC is connected to the controller 1a via the switch SW4. The shredder ZM is connected to the controller 1a via the switch SW5.

図5に示す配線系統は、ダウンライトZD及び換気扇ZF等の設備が既に設置されている施設に、制御器1a及びLEDランプ2aを後から追加した場合を想定している。例えば、既設の設備の許容負荷が30A/100Vである場合、50個のLEDランプ2aを追加してもその全体の負荷が30A/100V以下であれば、上記構成を有する制御器1aによって各LEDランプ2aを支障なく制御できる。LEDランプ2aに制御信号を送信する時の電圧変動は僅かであるため、制御信号の送信時に換気扇ZFから異音が発生したりダウンライトZDが点滅したりすることを防止できる。   The wiring system shown in FIG. 5 assumes a case where a controller 1a and an LED lamp 2a are added later to a facility where facilities such as a downlight ZD and a ventilation fan ZF are already installed. For example, if the allowable load of the existing equipment is 30A / 100V, even if 50 LED lamps 2a are added, if the total load is 30A / 100V or less, the controller 1a having the above configuration will cause each LED to The lamp 2a can be controlled without hindrance. Since the voltage fluctuation at the time of transmitting the control signal to the LED lamp 2a is slight, it is possible to prevent the generation of noise from the ventilation fan ZF and the flashing of the downlight ZD when transmitting the control signal.

したがって、既設の施設に制御器1a及びLEDランプ2aを後から追加する場合に、天井裏及び壁内部の構内配線を変更する必要がない。なお、天井裏及び壁内部の配線を含む構内配線を調査してLEDランプ系統の配線をこれらの配線から独立させる場合は、工事費だけでLEDランプの価格以上になることが多い。本願発明であれば、工事期間を短縮することができ、工事に要する費用を低減させることが可能である。   Therefore, when the controller 1a and the LED lamp 2a are added later to an existing facility, it is not necessary to change the on-site wiring inside the ceiling and the wall. In addition, when surveying on-site wiring including wiring on the back of the ceiling and inside the wall and making the wiring of the LED lamp system independent from these wirings, the construction cost alone often exceeds the price of the LED lamp. If it is this invention, a construction period can be shortened and it is possible to reduce the expense which construction requires.

次に、図6も参照し、制御信号を送信する時の制御器1aの動作について説明する。図6は、制御器1aの動作を示すフローチャートである。具体的に、図6は、制御器1aのマイクロプロセッサU1に組み込まれたプログラムの内容を示している。   Next, the operation of the controller 1a when transmitting a control signal will be described with reference to FIG. FIG. 6 is a flowchart showing the operation of the controller 1a. Specifically, FIG. 6 shows the contents of a program incorporated in the microprocessor U1 of the controller 1a.

制御器1aのマイクロプロセッサU1は、タイマとコンパレータとを内蔵する。マイクロプロセッサU1は、先ず、タイマとコンパレータとを初期化する(S101)。次に、マイクロプロセッサU1は、端子RA5への入力に基づいて周期Tpとパルス幅Twとを測定する。マイクロプロセッサU1は、測定した周期Tpとパルス幅Twとに基づいてデータ送出タイミングTsを算出する(S102)。   The microprocessor U1 of the controller 1a includes a timer and a comparator. First, the microprocessor U1 initializes a timer and a comparator (S101). Next, the microprocessor U1 measures the period Tp and the pulse width Tw based on the input to the terminal RA5. The microprocessor U1 calculates the data transmission timing Ts based on the measured period Tp and pulse width Tw (S102).

マイクロプロセッサU1は、S103でパルスの立ち上がりPr(図4(c)参照)の割り込みを待つ。操作パネルOP.Pは、利用者がLEDランプ2aの照度を変更したい時等に操作するための装置である。マイクロプロセッサU1は、パルスの立ち上がりPrを検出すると操作パネルOP.Pからの情報を読み込む(S104)。マイクロプロセッサU1は、操作パネルOP.Pから制御信号の送信要求を受信すると(S105のYes)、その要求の内容に合わせたパルス列P_Txを端子RA0から送出する(S106)。例えば、マイクロプロセッサU1は、パルス列「1100110101」を端子RA0から送出する。これにより、LEDランプ2aに供給される電圧が図4(e)に示すように変化する。   The microprocessor U1 waits for an interrupt at the rising edge Pr (see FIG. 4C) in S103. Operation panel OP. P is a device that is operated when the user wants to change the illuminance of the LED lamp 2a. When the microprocessor U1 detects the rising edge Pr of the pulse, the operation panel OP. Information from P is read (S104). The microprocessor U1 has an operation panel OP. When a control signal transmission request is received from P (Yes in S105), a pulse train P_Tx that matches the content of the request is transmitted from terminal RA0 (S106). For example, the microprocessor U1 transmits a pulse train “1100110101” from the terminal RA0. As a result, the voltage supplied to the LED lamp 2a changes as shown in FIG.

次に、LEDランプ2aの機能について具体的に説明する。
図4(f)は、図3の(f)点における電圧波形を示す。図4(f)は、LEDランプ2aのマイクロプロセッサU1の端子RA5の電圧波形に相当する。整流器BD1の+端子及び−端子間に、抵抗R1及び抵抗R2が直列に接続される。図3に示す(f)点は、抵抗R1及び抵抗R2の接続点である。即ち、図4(f)は、整流器BD1によって整流された電圧の波形である。
Next, the function of the LED lamp 2a will be specifically described.
FIG. 4F shows the voltage waveform at the point (f) in FIG. FIG. 4F corresponds to the voltage waveform at the terminal RA5 of the microprocessor U1 of the LED lamp 2a. A resistor R1 and a resistor R2 are connected in series between the + terminal and the − terminal of the rectifier BD1. The point (f) shown in FIG. 3 is a connection point between the resistors R1 and R2. That is, FIG. 4F shows a waveform of the voltage rectified by the rectifier BD1.

LEDランプ2aのマイクロプロセッサU1は、内部にタイマとコンパレータとAD変換器とを備える。図4(f)において、VthはマイクロプロセッサU1の内部に備えられたコンパレータの基準電圧を示す。V1は、電圧のピーク値である。本実施の形態では、制御器1aのマイクロプロセッサU1は、ピーク点PBを含む第1期間に基準パルス列を割り当てる。このため、制御信号が送出されている時の電圧のピーク値と制御信号が送出されていない時(無信号時)の電圧のピーク値とは、共にV1となる。   The microprocessor U1 of the LED lamp 2a includes a timer, a comparator, and an AD converter. In FIG. 4F, Vth indicates a reference voltage of a comparator provided in the microprocessor U1. V1 is the peak value of the voltage. In the present embodiment, the microprocessor U1 of the controller 1a assigns the reference pulse train to the first period including the peak point PB. For this reason, the peak value of the voltage when the control signal is sent and the peak value of the voltage when the control signal is not sent (no signal) are both V1.

図4(f)において、RxVL(t)はマイクロプロセッサU1の端子RA5の電圧波形を示す。また、無信号時の電圧波形は、次式で表される。
Sg=V1・Sin(ωt)
ωは交流電源ACの角周波数である。マイクロプロセッサU1は、ピーク点PBの電圧値V1から無信号時の電圧Sgを演算する。
In FIG. 4F, RxVL (t) indicates the voltage waveform at the terminal RA5 of the microprocessor U1. Moreover, the voltage waveform at the time of no signal is represented by the following equation.
Sg = V1 · Sin (ωt)
ω is an angular frequency of the AC power supply AC. The microprocessor U1 calculates the voltage Sg when there is no signal from the voltage value V1 at the peak point PB.

図4(g)は、LEDランプ2aのマイクロプロセッサU1の内部で検出される波形である。図4(g)において、Dtはパルス幅である。マイクロプロセッサU1は、内部のタイマとコンパレータとによりパルス幅Dtを計測する。Pfはコンパレータの立下りを示す。立下りPfからパルス列P_Txの基点までの時間τは、次式で表される。
τ=Ts−Dt/2
図4(f)及び(g)において、Tsはゼロクロス点からパルス列P_Txの基点までの時間を表す。時間Tsは制御器1aにおいて予め設定される。
FIG. 4G shows a waveform detected inside the microprocessor U1 of the LED lamp 2a. In FIG. 4G, Dt is the pulse width. The microprocessor U1 measures the pulse width Dt using an internal timer and a comparator. Pf indicates the falling edge of the comparator. A time τ from the falling Pf to the base point of the pulse train P_Tx is expressed by the following equation.
τ = Ts−Dt / 2
4F and 4G, Ts represents the time from the zero cross point to the base point of the pulse train P_Tx. The time Ts is preset in the controller 1a.

次に、図7も参照し、制御信号を受信した時のLEDランプ2aの動作について説明する。図7は、LEDランプ2aの動作を示すフローチャートである。具体的に、図7は、LEDランプ2aのマイクロプロセッサU1に組み込まれたプログラムの内容を示している。   Next, the operation of the LED lamp 2a when a control signal is received will be described with reference to FIG. FIG. 7 is a flowchart showing the operation of the LED lamp 2a. Specifically, FIG. 7 shows the contents of a program incorporated in the microprocessor U1 of the LED lamp 2a.

LEDランプ2aのマイクロプロセッサU1は、タイマとコンパレータとAD変換器とパルス幅変調器とを内蔵する。マイクロプロセッサU1は、先ず、内部のタイマとコンパレータとAD変換器とパルス幅変調器とを初期化する(S201)。次に、マイクロプロセッサU1は、端子RA5への入力に基づいてパルス幅Dtを測定する。マイクロプロセッサU1は、測定したパルス幅Dtに基づいてデータ到着タイミング、即ち時間τを算出する(S202)。   The microprocessor U1 of the LED lamp 2a includes a timer, a comparator, an AD converter, and a pulse width modulator. First, the microprocessor U1 initializes an internal timer, a comparator, an AD converter, and a pulse width modulator (S201). Next, the microprocessor U1 measures the pulse width Dt based on the input to the terminal RA5. The microprocessor U1 calculates the data arrival timing, that is, the time τ based on the measured pulse width Dt (S202).

マイクロプロセッサU1は、S203でパルスの立ち上がりPrの割り込みを待つ。マイクロプロセッサU1は、パルスの立ち上がりPrを検出するとAD変換を開始する。具体的に、マイクロプロセッサU1は、端子RA5への入力電圧RxVL(t)と算出した電圧Sgとを比較することにより、制御信号の復調処理を行う(S204)。上記比較を行うための計算式(次式)は、マイクロプロセッサU1に予め組み込まれている。
Sga={V1・Sin(ωt)−RxVL(t)}
In step S203, the microprocessor U1 waits for an interrupt at the rising edge Pr. The microprocessor U1 starts AD conversion when detecting the rising edge Pr of the pulse. Specifically, the microprocessor U1 performs demodulation processing of the control signal by comparing the input voltage RxVL (t) to the terminal RA5 with the calculated voltage Sg (S204). A calculation formula (following formula) for performing the comparison is incorporated in the microprocessor U1 in advance.
Sga = {V1 · Sin (ωt) −RxVL (t)}

差分Sgaはアナログ値である。このため、マイクロプロセッサU1は閾値を用いてデジタル化し、負論理に戻してパルス列を再生する。上記閾値として、例えば、Vd/2に相当する値(Vd*V1/PB/2)を用いる。マイクロプロセッサU1は、例えば、復調したパルス列Sgdにビット値「0」と「1」とが混在していれば、パルス列Sgdが制御信号であることを検出する(S205のYes)。復調したパルス列Sgdが制御信号である場合、マイクロプロセッサU1は、復調したパルス列「1100110101」に基づいてパルス幅変調信号Dmg PWMを生成する。パルス幅変調信号Dmg PWMは、例えば、LEDモジュールの照度を変更するための信号である。マイクロプロセッサU1は、生成したパルス幅変調信号Dmg PWMをLEDモジュールに出力し、PWM制御を実施する(S206)。   The difference Sga is an analog value. For this reason, the microprocessor U1 uses the threshold value to digitize, and returns to negative logic to reproduce the pulse train. As the threshold value, for example, a value corresponding to Vd / 2 (Vd * V1 / PB / 2) is used. For example, if bit values “0” and “1” are mixed in the demodulated pulse train Sgd, the microprocessor U1 detects that the pulse train Sgd is a control signal (Yes in S205). When the demodulated pulse train Sgd is a control signal, the microprocessor U1 generates a pulse width modulation signal Dmg PWM based on the demodulated pulse train “1100110101”. The pulse width modulation signal Dmg PWM is a signal for changing the illuminance of the LED module, for example. The microprocessor U1 outputs the generated pulse width modulation signal Dmg PWM to the LED module, and performs PWM control (S206).

上記構成を有するLEDランプ2aでは、予め定められ位置の電圧値V1から無信号時の電圧Sgを算出し、算出結果及び受信電圧RxVL(t)の差分と閾値とからパルス列を再生する。このため、例えば、工場等において製造設備の稼働時或いは休止時に発生する交流電源電圧の変動を感知し、その電圧変動を補正した上で復調を行うことができる。また、受信信号の再生プログラムに誤り訂正符号及びその他の技術を採用して復調の信頼性を高めれば、信号スピードを速めることができる。また、復調の信頼性が高まれば、送信側の変調振幅(Vd)を小さくして他の電気機器への影響を更に低減させることができる。特に、本制御システムが医療機器といった高度な信頼性が要求される機器と同一配線で稼働する場合、変調振幅(Vd)を小さくできることは重要である。   In the LED lamp 2a having the above configuration, the voltage Sg at the time of no signal is calculated from the voltage value V1 at a predetermined position, and the pulse train is reproduced from the difference between the calculation result, the reception voltage RxVL (t), and the threshold value. For this reason, for example, it is possible to detect the fluctuation of the AC power supply voltage generated at the time of operation or stop of the manufacturing facility in a factory or the like, and perform demodulation after correcting the voltage fluctuation. Further, if the reliability of demodulation is improved by employing an error correction code and other techniques in the reproduction program of the received signal, the signal speed can be increased. Further, if the reliability of demodulation is improved, the modulation amplitude (Vd) on the transmission side can be reduced to further reduce the influence on other electrical devices. In particular, when this control system operates on the same wiring as a device that requires high reliability such as a medical device, it is important that the modulation amplitude (Vd) can be reduced.

この発明の実施の形態1における制御システムであれば、負荷装置2の正常な動作を妨げることなく、電力線4を介して負荷装置2に制御信号を送信することができる。なお、以上の説明でも明らかなように、例えば技術の改良によって変調振幅を小さくしても通信の信頼性を確保することができれば、変調振幅Vd=Vtとすることも可能である。このような技術が確立できれば、ツェナーダイオードZD1は不要になる。   If it is the control system in Embodiment 1 of this invention, a control signal can be transmitted to the load apparatus 2 via the power line 4 without interfering with the normal operation of the load apparatus 2. As is clear from the above description, for example, if the reliability of communication can be ensured even if the modulation amplitude is reduced by improving the technique, the modulation amplitude Vd = Vt can be set. If such a technique can be established, the Zener diode ZD1 becomes unnecessary.

また、本制御システムであれば、以下の効果も期待できる。
・電力線4のノイズ抑制プログラムの高性能化により、通信のS/Nを改善して信号送信時の電圧の振幅を低下させることができる。これにより、送電電力を殆ど損なうことなく通信を行うことができ、負荷装置2の誤動作を防止できる。負荷装置2としてLEDランプ2aが用いられている場合は、LEDモジュールの明るさのちらつきを防止できる。
・伝送スピードの高速化が期待できる。例えば、50Kボー以上の高速化が期待できる。なお、本実施の形態では説明を割愛したが、制御器1aの電界効果トランジスタQ1のゲートにアナログ信号を印加することにより、アナログ信号による情報伝送を実施しても良い。アナログ信号の基準値として上記SBを使用することができる。アナログ信号伝送を更に発展させれば、画像の送信も可能である。
The present control system can also be expected to have the following effects.
-By improving the performance of the noise suppression program for the power line 4, the S / N of communication can be improved and the voltage amplitude during signal transmission can be reduced. Thereby, communication can be performed with almost no loss of transmitted power, and malfunction of the load device 2 can be prevented. When the LED lamp 2a is used as the load device 2, the brightness flicker of the LED module can be prevented.
-Higher transmission speed can be expected. For example, a speed increase of 50K baud or more can be expected. Although description is omitted in the present embodiment, information transmission by analog signals may be performed by applying an analog signal to the gate of the field effect transistor Q1 of the controller 1a. The SB can be used as a reference value for an analog signal. If analog signal transmission is further developed, image transmission is possible.

・制御器1aの電界効果トランジスタQ1として、例えば車載用のON抵抗が2mΩ以下のFETを使用すれば、従来技術のようにメカニカルリレーによってスイッチング素子を保護する必要がない。制御器1aの構成を簡素化できる。また、低コストで大電流(例えば、100V/200Vで50A)の負荷制御が可能である。
・数10MHzの搬送波を使用する従来のPLCモデム方式(高周波搬送方式)と異なり、電灯線から妨害電波が発生する恐れがない。
As the field effect transistor Q1 of the controller 1a, for example, when an on-vehicle FET having an on-resistance of 2 mΩ or less is used, it is not necessary to protect the switching element with a mechanical relay as in the prior art. The configuration of the controller 1a can be simplified. Moreover, load control of a large current (for example, 50 A at 100 V / 200 V) is possible at low cost.
-Unlike the conventional PLC modem system (high frequency carrier system) using a carrier wave of several tens of MHz, there is no possibility of generating jamming radio waves from the power line.

1 制御器
2 負荷装置
3 交流電源
4 電力線
5 動作部
6 送信部
7 復調部
8 制御部
1a 制御器
U1 マイクロプロセッサ、 R1〜R7 抵抗、 C1〜C2 コンデンサ、 D1〜D5 ダイオード、 ZD1〜ZD3 ツェナーダイオード、 Q1 電界効果トランジスタ、 Q2 バイポーラトランジスタ、 OP.P 操作パネル、 ZL_H、ZL_C 交流出力端子
2a LEDランプ
U1 マイクロプロセッサ、 R1〜R2 抵抗、 C1〜C2 コンデンサ、 BD1 整流器、 ZL_H、ZL_C 交流入力端子
DESCRIPTION OF SYMBOLS 1 Controller 2 Load apparatus 3 AC power supply 4 Power line 5 Operation | movement part 6 Transmission part 7 Demodulation part 8 Control part 1a Controller U1 Microprocessor, R1-R7 resistance, C1-C2 capacitor | condenser, D1-D5 diode, ZD1-ZD3 Zener diode Q1 field effect transistor, Q2 bipolar transistor, OP. P Operation panel, ZL_H, ZL_C AC output terminal 2a LED lamp U1 Microprocessor, R1-R2 resistor, C1-C2 capacitor, BD1 rectifier, ZL_H, ZL_C AC input terminal

Claims (6)

動作部を備えた負荷装置と、
前記負荷装置に電力線を介して交流電力を供給し、前記動作部を動作させる制御器と、
を備え、
前記制御器は、
前記負荷装置に供給する電圧を交流波形のゼロクロス点以外でゼロにすることなく低下させることにより、前記電力線を介して前記負荷装置に制御信号を送信する送信手段と、
を備え、
前記負荷装置は、
前記制御器から受信した制御信号を復調する復調手段と、
前記復調手段が復調した結果に基づいて前記動作部を制御する制御手段と、
を備え
前記制御器は、前記電力線に接続された第1交流出力端子及び第2交流出力端子を更に備え、
前記第1交流出力端子は交流電源の第1端子に接続され、
前記送信手段は、
ドレインが前記第2交流出力端子に接続され、ソースが前記交流電源の第2端子に接続された電界効果トランジスタと、
前記電界効果トランジスタのゲート及びドレイン間に接続されたダイオードと、
を備えた制御システム。
A load device having an operating part;
A controller for supplying AC power to the load device via a power line and operating the operating unit;
With
The controller is
By the said load device for supplying a voltage Do things Ku low to zero except zero-crossing point of the AC waveform, and transmitting means for transmitting a control signal to the load device via the electric power line,
With
The load device is:
Demodulation means for demodulating the control signal received from the controller;
Control means for controlling the operating unit based on a result demodulated by the demodulation means;
Equipped with a,
The controller further includes a first AC output terminal and a second AC output terminal connected to the power line,
The first AC output terminal is connected to a first terminal of an AC power source;
The transmission means includes
A field effect transistor having a drain connected to the second AC output terminal and a source connected to the second terminal of the AC power supply;
A diode connected between the gate and drain of the field effect transistor;
Control system equipped with.
前記送信手段はツェナーダイオードを更に備え、
前記ダイオード及び前記ツェナーダイオードは、前記電界効果トランジスタのゲート及びドレイン間に直列に接続され
請求項1に記載の制御システム。
The transmission means further comprises a Zener diode ,
The control system according to claim 1, wherein the diode and the Zener diode are connected in series between a gate and a drain of the field effect transistor .
前記送信手段は、前記電界効果トランジスタのゲートにパルス信号を印加することにより、パルス信号を印加しない時よりも前記第1交流出力端子及び前記第2交流出力端子間の電圧を前記ツェナーダイオードのツェナー電圧と前記電界効果トランジスタのゲート閾値電圧とを加算した値に相当する分だけ低下させ、制御信号を送信する請求項2に記載の制御システム。   The transmitting means applies a pulse signal to the gate of the field effect transistor, thereby causing the voltage between the first AC output terminal and the second AC output terminal to be higher than when no pulse signal is applied. The control system according to claim 2, wherein the control signal is transmitted by reducing the voltage by an amount corresponding to the sum of the voltage and the gate threshold voltage of the field effect transistor. 前記送信手段は、前記負荷装置に制御信号を送信する際に前記負荷装置に供給する電圧の交流波形のピーク点を含む第1期間に所定の基準パルス列を割り当て、前記ピーク点では前記負荷装置に供給する電圧を低下させない請求項3に記載の制御システム。   The transmission means allocates a predetermined reference pulse train in a first period including a peak point of an AC waveform of a voltage supplied to the load device when transmitting a control signal to the load device, and at the peak point, the load device is assigned to the load device. The control system according to claim 3, wherein the supplied voltage is not reduced. 前記送信手段は、前記第1期間より前の第2期間と前記第1期間より後の第3期間とに前記動作部を動作させるための動作パルス列を割り当て、前記ピーク点の前後で前記負荷装置に供給する電圧をパルス状に低下させる請求項4に記載の制御システム。   The transmission means assigns an operation pulse train for operating the operation unit to a second period before the first period and a third period after the first period, and the load device before and after the peak point The control system according to claim 4, wherein the voltage supplied to the power supply is reduced in a pulse shape. 前記復調手段は、全波整流素子によって整流された電圧と前記ピーク点の電圧値から算出した無信号時電圧とを比較することにより、前記送信手段が送信した制御信号を復調する請求項4又は請求項5に記載の制御システム。   The demodulating means demodulates the control signal transmitted by the transmitting means by comparing the voltage rectified by a full-wave rectifying element and the no-signal voltage calculated from the voltage value at the peak point. The control system according to claim 5.
JP2014160243A 2014-08-06 2014-08-06 Control system Active JP5879400B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014160243A JP5879400B1 (en) 2014-08-06 2014-08-06 Control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014160243A JP5879400B1 (en) 2014-08-06 2014-08-06 Control system

Publications (2)

Publication Number Publication Date
JP5879400B1 true JP5879400B1 (en) 2016-03-08
JP2016039430A JP2016039430A (en) 2016-03-22

Family

ID=55440632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014160243A Active JP5879400B1 (en) 2014-08-06 2014-08-06 Control system

Country Status (1)

Country Link
JP (1) JP5879400B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111182681A (en) * 2020-02-07 2020-05-19 深圳市奥金瑞科技有限公司 Multi-device joint control circuit based on modulation alternating current waveform

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5866541A (en) * 1981-10-15 1983-04-20 松下電工株式会社 3-phase power line carriage controller
JPH05110475A (en) * 1991-10-16 1993-04-30 Toshiba Heating Appliances Co Power line carrier controller
EP0715723B1 (en) * 1993-08-23 2003-06-11 Echelon Corporation Measuring burst/sinusoidal waveform time span
JP3857457B2 (en) * 1999-03-02 2006-12-13 株式会社東芝 Light monitoring and control system
JP2014239288A (en) * 2013-06-06 2014-12-18 志朗 白井 Control system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111182681A (en) * 2020-02-07 2020-05-19 深圳市奥金瑞科技有限公司 Multi-device joint control circuit based on modulation alternating current waveform
CN111182681B (en) * 2020-02-07 2023-10-31 深圳市奥金瑞科技有限公司 Multi-device combined control circuit based on modulated alternating current waveform

Also Published As

Publication number Publication date
JP2016039430A (en) 2016-03-22

Similar Documents

Publication Publication Date Title
JP6229064B2 (en) Easy-to-install home automation light switch
US20170194870A1 (en) Transformer communication system
CN103428962B (en) LED dimmer and LED light modulating device
GB2335334A (en) Transmitting data over low voltage power distribution system
AU2017314486B2 (en) A signalling method for dimmers controlling a load
WO2018099118A1 (en) Synchronous rectification timing controller, wirelessly charging full-bridge synchronous rectification circuit and system
US20100207539A1 (en) Circuit for controlling an operating device for a light application, operating device and method for operation of the circuit
US20160143105A1 (en) Driver device and driving method for driving a load, in particular an led unit
US10749340B2 (en) Power switch with power harvesting for local controller
KR20150097438A (en) Communication Device Using Power Line and LED Lighting System Using the same
EP3319400B1 (en) Dimming device
US11160155B2 (en) Lighting fixture commissioning based on powerline signaling techniques
KR100996830B1 (en) method for power supply with load in power switch circuit and system for performing the same
JP5879400B1 (en) Control system
EP3313154A1 (en) Rf controlled switch box without using neutral wire and an rf controlled circuit thereof
US8441205B2 (en) Dimming apparatus transmitting control signals with AC power line
US20180199407A1 (en) Dimming device
JP2014239288A (en) Control system
CN109863834B (en) Communication interface and device
EP2547172B1 (en) Dimmer
US9961749B1 (en) RF controlled switch box without using neutral wire and a power harvesting switch circuit thereof
GB2531415A (en) An alarm device drive circuit
JP2011238439A (en) Led lighting device
US20150028757A1 (en) Single wire lighting driver control
US20080061751A1 (en) Selection device and driving system utilizing the same

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20151203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160201

R150 Certificate of patent or registration of utility model

Ref document number: 5879400

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250