JP5861706B2 - スケジューリング方法およびシステム - Google Patents
スケジューリング方法およびシステム Download PDFInfo
- Publication number
- JP5861706B2 JP5861706B2 JP2013522397A JP2013522397A JP5861706B2 JP 5861706 B2 JP5861706 B2 JP 5861706B2 JP 2013522397 A JP2013522397 A JP 2013522397A JP 2013522397 A JP2013522397 A JP 2013522397A JP 5861706 B2 JP5861706 B2 JP 5861706B2
- Authority
- JP
- Japan
- Prior art keywords
- task
- access
- memory
- storage
- scheduler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 88
- 238000003860 storage Methods 0.000 claims description 238
- 230000015654 memory Effects 0.000 claims description 51
- 238000010586 diagram Methods 0.000 description 31
- 238000012544 monitoring process Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000010750 BS 2869 Class C2 Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1663—Access to shared memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
Description
図1は、実施の形態のスケジューリング方法を実行するシステムの構成例を示す図である。システム100は、複数のCPU(第1CPU101、第2CPU102)を含み、CPU101,102は、それぞれOS111,112を含む。これらCPU101,102は、バス103を介してメモリ121と、複数のCPUによって共有されるメモリにアクセスする。以下の説明では、図1に示す1台のコンピュータに複数のCPU101,102を搭載したマルチコアの構成例を用いて説明をおこなう。
つぎに、複数のCPUによる一つのストレージに対するアクセス競合を回避する処理の概要について説明する。図4−1、図4−2は、アクセス競合の回避の処理概要を示す図である。はじめに、図4−1に示すように、CPU101がストレージからリードのタスクを実行しているとする。リードタスクは、データの読み出し先であるストレージがあらかじめ決まっている(図示の例では、メインストレージ131である)。
ここで、上記のタスクのアクセス終了時間の予測の具体例について説明する。この予測処理は、ストレージスケジューラ205が実行する。ストレージスケジューラ205は、ライトタスクであるタスクC,Dをどのストレージに書き込むかを判断するために予測演算する。
1.分類Aのリードタスクは、一定帯域を利用してストレージにアクセスする。この分類Aのタスクは、他の分類B,C,D,E,Fのタスクと並列アクセスが可能である。
2.分類B,C,D,E,Fのタスクは、利用可能な全帯域を利用してストレージにアクセスする。すなわち、分類Aが使用していない全帯域を利用する。
3.分類B,C,D,E,Fのタスクは、シーケンシャルに処理する。分類Aのタスクとのみ並列アクセスを許可する。
はじめに、ストレージスケジューラ205が実行するストレージアクセススケジューリングについて説明する。図5−1〜図5−5は、ストレージに対するアクセススケジューリングの例を示す図である。分類A,C(C1,C2),B,Dの順にスケジューリングする例について説明する。ここで、分類A,Bの対象データは、メインストレージ131に存在し、いずれも利用帯域は10、Bのデータ量は30、C1のデータ量は20、C2のデータ量は30であるとする。また、メインストレージ131、サブストレージ132ともにストレージ帯域は50であるとする。
つぎに、ストレージアクセスと、タスクアクセスの連動について説明する。タスクスケジューラ206は、ストレージスケジューラ205のスケジューリング情報をストレージアクセススケジューリングテーブル321から読み出し、各CPUのタスクキューにタスクのキューイングをおこなう。また、タスクディスパッチ部207,217は、CPU101,102のディスパッチ状況を基に、タスクキュー204,214に挿入されているタスクのタスクディスパッチをおこなう。そして、アクセス監視部202,212は、ストレージに対するリード、ライトの発生時に、実行中タスクの情報に基づき、タスクがアクセスするストレージとして、メインストレージ131あるいはサブストレージ132を指定する。
ライトアクセスのタスクを対象ストレージではなく、別ストレージにスケジューリングした場合、Fタスクを生成し、対象ストレージへの書き戻しをおこなう。このため、書き戻し終了までの期間、一時領域を確保する必要がある。
図8−1〜図8−3は、データの書き戻しにかかる処理を示す図である。図8−1に示すように、CPU101,102のキャッシュ(L1キャッシュ)801,802間には、スヌープコントローラ803が設けられる。このスヌープコントローラ803を介してキャッシュ801,802の更新データをCPU101,102間でやりとりし、キャッシュ801,802のコヒーレンシをとっている。
上述したように、実施の形態では、ストレージスケジューラ205と、タスクスケジューラ206が連動して動作する。ストレージスケジューラ205のアクセススケジューリング結果を基に、タスクスケジューラ206がCPU101,102へのタスクの配布をおこなう。
図9は、ストレージスケジューラがおこなう処理手順を示すフローチャートである。マスタスケジューラ201に設けられるストレージスケジューラ205は、タスクの発生を待ち(ステップS901:No、およびステップS902:Noのループ)、タスクが発生すると(ステップS901:Yes)、タスクの種類を判別する(ステップS903)。タスクが発生せず(ステップS901:No)、すべてのタスクが終了すると(ステップS902:Yes)、終了する。
図10は、タスクスケジューラがおこなう処理手順を示すフローチャートである。マスタスケジューラ201に設けられるタスクスケジューラ206は、図9に示したストレージスケジューラ205によるストレージアクセススケジューリングの処理後に実行される。
図11は、メインスケジューラ、スレーブスケジューラがおこなう処理手順を示すフローチャートである。はじめに、メインスケジューラ201、スレーブスケジューラ211は、タスクキュー204、214にタスクが存在するか、もしくはいずれかのCPUのフラグ値が変化したかを判定し(ステップS1101)、タスクが存在すれば(ステップS1101:(1))、分類B〜Fのタスクであるか判定する(ステップS1102)。いずれかのCPUのフラグ値が変化した場合は(ステップS1101:(2))、Fタスクを実行中であるかを判定し(ステップS1111)、Fタスク実行中であれば(ステップS1111:Yes)、Fタスクをタスクキューに戻し(ステップS1112)、ステップS1101に戻り、Fタスク実行中でなければ(ステップS1111:No)、処理を終え、ステップS1101に戻る。いずれの判定にも当てはまらない場合(ステップS1101:No)は、上記処理を終え、タスクの発生、もしくは、いずれかのCPUフラグ値の変更を待つ。
図12は、アクセス監視部がおこなう処理手順を示すフローチャートである。アクセス監視部202,212は、それぞれストレージに対するリード、ライトの発生時に、実行中タスクの情報に基づき、タスクがアクセスするストレージ(メインストレージ131あるいはサブストレージ132)を指定する。
図13は、実施の形態による競合の回避および全アクセスの処理時間を説明する図である。上述したストレージアクセススケジューリングの結果、メインストレージ131に対して分類CのライトタスクC1,C3を割り当て、サブストレージ132に対して分類CのライトタスクC2,C4を割り当てたと仮定する。ここで、各タスクC1〜C4の書き込みデータ量はいずれも50、各ストレージの帯域は50であるとする。
図14は、図1に示したコンピュータを用いたシステムの適用例を示す図である。図14において、ネットワークNWは、サーバ1401,1402とクライアント1431〜1434とが通信可能なネットワークであり、たとえば、LAN(Local Area Network)、WAN(Wide Area Network)、インターネット、携帯電話網などで構成される。
101,102 CPU
103 バス
111,112 オペレーティングシステム(OS)
121 メモリ
131 メインストレージ
132 サブストレージ
201 マスタスケジューラ
202,212 アクセス監視部
203 ウェイトキュー
204,214 タスクキュー
205 ストレージスケジューラ
206 タスクスケジューラ
207,217 タスクディスパッチ部
211 スレーブスケジューラ
221 データベース(DB)
301 タスクテーブル
311 ライトタスクテーブル
312 リードタスクテーブル
313 Fタスクテーブル
321 ストレージアクセススケジューリングテーブル
322 タスクスケジューリングテーブル
Claims (14)
- 複数のCPUがそれぞれ所定のタスク実行毎に、メモリに対するアクセス種別と利用帯域に基づき当該タスクのタスク種類を判定し、当該タスク種類及び各タスクのアクセス終了時間の予測に基づいて、各タスクをいずれのストレージにアクセスさせるかをスケジューラによりスケジューリングし、
前記スケジューリングに基づき、同一メモリへアクセスするタスクを前記スケジューラにより同一のCPUに割り当てる、
ことを特徴とするスケジューリング方法。 - 前記スケジューラは、前記タスクが第1タスク種類に属するか否かを判定し、
前記タスクが前記第1タスク種類に属するときは前記タスクがアクセスする第1アクセス領域が第1メモリまたは第2メモリにあるか否かを判定し、
前記スケジューラは、前記判定結果に基づいて前記タスクがアクセスするメモリを前記第1メモリまたは前記第2メモリに設定すること
を特徴とする請求項1に記載のスケジューリング方法。 - 前記第1タスク種類はメモリリードタスクであること
を特徴とする請求項2に記載のスケジューリング方法。 - 前記スケジューラは、前記タスクが前記第1タスク種類に属さないときは前記タスクが第2タスク種類に属するか否かを判定すること
を特徴とする請求項2または請求項3に記載のスケジューリング方法。 - 前記第2タスク種類はメモリリードライトタスクであること
を特徴とする請求項4に記載のスケジューリング方法。 - 前記スケジューラは、前記タスクが第3タスク種類に含まれるときは、前記タスクが前記第1メモリにアクセスする第1アクセス時間と前記タスクが前記第2メモリにアクセスする第2アクセス時間との比較結果に基づいて、前記タスクがアクセスするメモリをアクセス時間が短い前記第1メモリまたは前記第2メモリに設定すること
を特徴とする請求項2乃至請求項5の何れか一に記載のスケジューリング方法。 - 前記スケジューラは、前記第1アクセス領域が第3タスク種類に属するタスクがアクセスする第2アクセス領域に含まれるか否かを判定し、
前記判定結果に基づいて前記第1アクセス領域が前記第1メモリまたは前記第2メモリにあるか否かを判定すること
を特徴とする請求項2乃至請求項5の何れか一に記載のスケジューリング方法。 - 前記第3タスク種類はメモリライトタスクであること
を特徴とする請求項6または請求項7に記載のスケジューリング方法。 - 前記スケジューラは、前記第1アクセス領域が前記第2アクセス領域に含まれるときは、前記第2アクセス領域の前記第2メモリから前記第1メモリへの書き込みの終了に基づいて前記タスクがアクセスするメモリを前記第1メモリまたは前記第2メモリに設定すること
を特徴とする請求項6または請求項7に記載のスケジューリング方法。 - 前記スケジューラは、前記タスクがアクセスするメモリが前記第2メモリに設定されるとき、前記タスクがアクセスした前記第2メモリのメモリ領域を前記第1メモリに書き込むこと
を特徴とする請求項2乃至請求項9の何れか一に記載のスケジューリング方法。 - 前記スケジューラは、前記タスクが第1タスク種類グループに含まれるときは、前記第1メモリにアクセスする他のタスクが割り当てられている第2CPUに前記第1タスク種類グループに含まれるタスクを割り当てること
を特徴とする請求項2乃至請求項10の何れか一に記載のスケジューリング方法。 - 前記スケジューラは、第2CPUに割り当てられるタスクが第2タスク種類に属さないときであって前記第2CPUで実行されている他のタスクが前記第2タスク種類に属するとき、前記他のタスクは前記第2CPUのタスクキューに戻されること
を特徴とする請求項2乃至請求項10の何れか一に記載のスケジューリング方法。 - 前記スケジューラは、第2CPUに割り当てられるタスクが第2タスク種類に属するときであって前記第2CPUを含む複数のCPUの少なくとも一のCPUで前記第2タスク種類グループに含まれるタスクが実行されていないとき、前記第2タスク種類に属するつぎのタスクの実行を停止すること
を特徴とする請求項2乃至請求項10の何れか一に記載のスケジューリング方法。 - 複数のCPUと複数のメモリを含み、
複数の前記CPUがそれぞれ所定のタスク実行毎に、前記メモリに対するアクセス種別と利用帯域に基づき当該タスクのタスク種類を判定し、当該タスク種類及び各タスクのアクセス終了時間の予測に基づいて、各タスクをいずれのストレージにアクセスさせるかをスケジューラによりスケジューリングし、
前記スケジューリングに基づき、同一メモリへアクセスするタスクを前記スケジューラにより同一の前記CPUに割り当てる制御を行う、
ことを特徴とするシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2011/064841 WO2013001613A1 (ja) | 2011-06-28 | 2011-06-28 | スケジューリング方法およびシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013001613A1 JPWO2013001613A1 (ja) | 2015-02-23 |
JP5861706B2 true JP5861706B2 (ja) | 2016-02-16 |
Family
ID=47423556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013522397A Expired - Fee Related JP5861706B2 (ja) | 2011-06-28 | 2011-06-28 | スケジューリング方法およびシステム |
Country Status (3)
Country | Link |
---|---|
US (1) | US9507633B2 (ja) |
JP (1) | JP5861706B2 (ja) |
WO (1) | WO2013001613A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10175885B2 (en) | 2015-01-19 | 2019-01-08 | Toshiba Memory Corporation | Memory device managing data in accordance with command and non-transitory computer readable recording medium |
CN109471812B (zh) * | 2015-01-19 | 2023-09-05 | 铠侠股份有限公司 | 存储装置及非易失性存储器的控制方法 |
US10073714B2 (en) | 2015-03-11 | 2018-09-11 | Western Digital Technologies, Inc. | Task queues |
CN107924289B (zh) * | 2015-10-26 | 2020-11-13 | 株式会社日立制作所 | 计算机系统和访问控制方法 |
US9606792B1 (en) * | 2015-11-13 | 2017-03-28 | International Business Machines Corporation | Monitoring communication quality utilizing task transfers |
CN109656690A (zh) * | 2017-10-11 | 2019-04-19 | 阿里巴巴集团控股有限公司 | 调度系统、方法和存储介质 |
US10275352B1 (en) * | 2017-12-28 | 2019-04-30 | Advanced Micro Devices, Inc. | Supporting responses for memory types with non-uniform latencies on same channel |
US20240095541A1 (en) * | 2022-09-16 | 2024-03-21 | Apple Inc. | Compiling of tasks for streaming operations at neural processor |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0318976A (ja) | 1989-06-15 | 1991-01-28 | Nec Corp | 画像データ検索システム |
US6256704B1 (en) | 1993-09-16 | 2001-07-03 | International Business Machines Corporation | Task management for data accesses to multiple logical partitions on physical disk drives in computer systems |
JP3563541B2 (ja) | 1996-09-13 | 2004-09-08 | 株式会社東芝 | データ格納装置及びデータ格納方法 |
JP2002055966A (ja) * | 2000-08-04 | 2002-02-20 | Internatl Business Mach Corp <Ibm> | マルチプロセッサ・システム、マルチプロセッサ・システムに用いるプロセッサ・モジュール及びマルチプロセッシングでのタスクの割り当て方法 |
US7159216B2 (en) * | 2001-11-07 | 2007-01-02 | International Business Machines Corporation | Method and apparatus for dispatching tasks in a non-uniform memory access (NUMA) computer system |
US6986013B2 (en) * | 2002-12-05 | 2006-01-10 | International Business Machines Corporation | Imprecise cache line protection mechanism during a memory clone operation |
US7330930B1 (en) * | 2004-03-09 | 2008-02-12 | Adaptec, Inc. | Method and apparatus for balanced disk access load distribution |
JP5089896B2 (ja) | 2006-03-17 | 2012-12-05 | 株式会社日立製作所 | マイクロプロセッサの負荷分散機能を備えたストレージシステム |
US8150946B2 (en) * | 2006-04-21 | 2012-04-03 | Oracle America, Inc. | Proximity-based memory allocation in a distributed memory system |
US8132172B2 (en) * | 2007-03-26 | 2012-03-06 | Intel Corporation | Thread scheduling on multiprocessor systems |
JP2009080690A (ja) * | 2007-09-26 | 2009-04-16 | Nec Corp | 情報記録再生システム,情報記録再生方法及びプログラム |
JP4983632B2 (ja) | 2008-02-06 | 2012-07-25 | 日本電気株式会社 | 情報通信システム、そのアクセス調停方法及びその制御プログラム |
US8250328B2 (en) * | 2009-03-24 | 2012-08-21 | Micron Technology, Inc. | Apparatus and method for buffered write commands in a memory |
JP2011059777A (ja) * | 2009-09-07 | 2011-03-24 | Toshiba Corp | タスクスケジューリング方法及びマルチコアシステム |
-
2011
- 2011-06-28 JP JP2013522397A patent/JP5861706B2/ja not_active Expired - Fee Related
- 2011-06-28 WO PCT/JP2011/064841 patent/WO2013001613A1/ja active Application Filing
-
2013
- 2013-12-19 US US14/134,643 patent/US9507633B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US9507633B2 (en) | 2016-11-29 |
US20140109100A1 (en) | 2014-04-17 |
WO2013001613A1 (ja) | 2013-01-03 |
JPWO2013001613A1 (ja) | 2015-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5861706B2 (ja) | スケジューリング方法およびシステム | |
JP5516744B2 (ja) | スケジューラ、マルチコアプロセッサシステムおよびスケジューリング方法 | |
US8893145B2 (en) | Method to reduce queue synchronization of multiple work items in a system with high memory latency between processing nodes | |
JP5626690B2 (ja) | マルチプロセス間のバリアの物理マネージャ | |
US20080098180A1 (en) | Processor acquisition of ownership of access coordinator for shared resource | |
KR20130063003A (ko) | 컨텍스트 스위칭 | |
JP2004326754A (ja) | 共用リソースを使用するための仮想計算機の管理 | |
JP2015504541A (ja) | マルチプロセッサ・コンピューティング・システムにおけるメモリ・アクセスを動的に最適化する方法、プログラム、及びコンピューティング・システム | |
US8954969B2 (en) | File system object node management | |
CN108733585B (zh) | 缓存系统及相关方法 | |
US20120185672A1 (en) | Local-only synchronizing operations | |
CN107528871B (zh) | 存储系统中的数据分析 | |
US10248354B2 (en) | Hypervisor enabling secure communication between virtual machines by managing exchanging access to read buffer and write buffer with a queuing buffer | |
US20150381520A1 (en) | Data set multiplicity change device, server, data set multiplicity change method and computer redable medium | |
JP5158576B2 (ja) | 入出力制御システム、入出力制御方法、及び、入出力制御プログラム | |
KR20140037749A (ko) | 실행 제어 방법 및 멀티프로세서 시스템 | |
JP5776813B2 (ja) | マルチコアプロセッサシステム、マルチコアプロセッサシステムの制御方法および制御プログラム | |
Chen et al. | Data prefetching and eviction mechanisms of in-memory storage systems based on scheduling for big data processing | |
EP3702911B1 (en) | Hardware for supporting os driven load anticipation based on variable sized load units | |
CN109491785B (zh) | 内存访问调度方法、装置及设备 | |
JP2018049394A (ja) | データベース管理装置、データベース管理方法、およびデータベース管理プログラム | |
Chen et al. | A real-time scheduling strategy based on processing framework of Hadoop | |
JP6036692B2 (ja) | 情報処理装置、情報処理システム、情報処理方法および制御プログラム記録媒体 | |
Nabavinejad et al. | Data locality and VM interference aware mitigation of data skew in hadoop leveraging modern portfolio theory | |
JP6524733B2 (ja) | 並列演算装置、並列演算システム、およびジョブ制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5861706 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |