JP5861197B2 - Semiconductor device manufacturing method and semiconductor device - Google Patents
Semiconductor device manufacturing method and semiconductor device Download PDFInfo
- Publication number
- JP5861197B2 JP5861197B2 JP2015001742A JP2015001742A JP5861197B2 JP 5861197 B2 JP5861197 B2 JP 5861197B2 JP 2015001742 A JP2015001742 A JP 2015001742A JP 2015001742 A JP2015001742 A JP 2015001742A JP 5861197 B2 JP5861197 B2 JP 5861197B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- concerns
- wire
- gate
- sectional drawing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 147
- 238000004519 manufacturing process Methods 0.000 title claims description 52
- 239000000758 substrate Substances 0.000 claims description 16
- 239000010410 layer Substances 0.000 description 142
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 56
- 229910052710 silicon Inorganic materials 0.000 description 56
- 239000010703 silicon Substances 0.000 description 56
- 229910052751 metal Inorganic materials 0.000 description 33
- 239000002184 metal Substances 0.000 description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 32
- 229920005591 polysilicon Polymers 0.000 description 32
- 238000009792 diffusion process Methods 0.000 description 20
- 238000000034 method Methods 0.000 description 17
- 238000005530 etching Methods 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 7
- 238000005498 polishing Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- POFVJRKJJBFPII-UHFFFAOYSA-N N-cyclopentyl-5-[2-[[5-[(4-ethylpiperazin-1-yl)methyl]pyridin-2-yl]amino]-5-fluoropyrimidin-4-yl]-4-methyl-1,3-thiazol-2-amine Chemical compound C1(CCCC1)NC=1SC(=C(N=1)C)C1=NC(=NC=C1F)NC1=NC=C(C=C1)CN1CCN(CC1)CC POFVJRKJJBFPII-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
Images
Description
本発明は半導体装置の製造方法、及び、半導体装置に関する。 The present invention relates to a method for manufacturing a semiconductor device and a semiconductor device.
半導体集積回路、特にMOSトランジスタを用いた集積回路は、高集積化の一途を辿っている。この高集積化に伴って、その中で用いられているMOSトランジスタはナノ領域まで微細化が進んでいる。このようなMOSトランジスタの微細化が進むと、リーク電流の抑制が困難であり、必要な電流量確保の要請から回路の占有面積をなかなか小さくできない、といった問題があった。このような問題を解決するために、基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲート電極が柱状半導体層を取り囲む構造のSurrounding Gate Transistor(以下、「SGT」という。)が提案されている(例えば、特許文献1、特許文献2、特許文献3を参照)。 Semiconductor integrated circuits, in particular integrated circuits using MOS transistors, are becoming increasingly highly integrated. Along with this high integration, the MOS transistors used therein have been miniaturized to the nano region. When the miniaturization of such a MOS transistor progresses, it is difficult to suppress the leakage current, and there is a problem that the occupied area of the circuit cannot be easily reduced due to a request for securing a necessary amount of current. In order to solve such a problem, a Surrounding Gate Transistor (hereinafter referred to as “SGT”) having a structure in which a source, a gate, and a drain are arranged in a vertical direction with respect to a substrate and a gate electrode surrounds a columnar semiconductor layer is proposed. (For example, see Patent Document 1, Patent Document 2, and Patent Document 3).
従来のSGTの製造方法では、シリコン柱を描画するためのマスクを用いて窒化膜ハードマスクが柱状に形成されたシリコン柱を形成し、平面状シリコン層を描画するためのマスクを用いてシリコン柱底部に平面状シリコン層を形成し、ゲート配線を描画するためのマスクを用いてゲート配線を形成している(例えば特許文献4を参照)。
すなわち、3つのマスクを用いてシリコン柱、平面状シリコン層、ゲート配線を形成している。
In the conventional SGT manufacturing method, a silicon pillar in which a nitride film hard mask is formed in a columnar shape is formed using a mask for drawing a silicon pillar, and a silicon pillar is drawn using a mask for drawing a planar silicon layer. A planar silicon layer is formed at the bottom, and a gate wiring is formed using a mask for drawing the gate wiring (see, for example, Patent Document 4).
That is, a silicon pillar, a planar silicon layer, and a gate wiring are formed using three masks.
また、従来のMOSトランジスタにおいて、メタルゲートプロセスと高温プロセスを両立させるために、高温プロセス後にメタルゲートを作成するメタルゲートラストプロセスが実際の製品で用いられている(非特許文献1)。ポリシリコンでゲートを作成し、その後、層間絶縁膜を堆積後、化学機械研磨によりポリシリコンゲートを露出し、ポリシリコンゲートをエッチング後、メタルを堆積している。そのためSGTにおいてもメタルゲートプロセスと高温プロセスを両立させるために、高温プロセス後にメタルゲートを作成するメタルゲートラストプロセスを用いる必要がある。 Further, in a conventional MOS transistor, in order to achieve both a metal gate process and a high temperature process, a metal gate last process for creating a metal gate after a high temperature process is used in an actual product (Non-Patent Document 1). After forming a gate with polysilicon, an interlayer insulating film is deposited, then the polysilicon gate is exposed by chemical mechanical polishing, and after etching the polysilicon gate, a metal is deposited. Therefore, also in SGT, in order to make a metal gate process and a high temperature process compatible, it is necessary to use the metal gate last process which produces a metal gate after a high temperature process.
また、ゲート配線と基板間の寄生容量を低減するために、従来のMOSトランジスタでは、第1の絶縁膜を用いている。例えばFINFET(非特許文献2)では、1つのフィン状半導体層の周囲に第1の絶縁膜を形成し、第1の絶縁膜をエッチバックし、フィン状半導体層を露出し、ゲート配線と基板間の寄生容量を低減している。そのためSGTにおいてもゲート配線と基板間の寄生容量を低減するために第1の絶縁膜を用いる必要がある。SGTではフィン状半導体層に加えて、柱状半導体層があるため、柱状半導体層を形成するための工夫が必要である。 In order to reduce the parasitic capacitance between the gate wiring and the substrate, the conventional MOS transistor uses the first insulating film. For example, in FINFET (Non-patent Document 2), a first insulating film is formed around one fin-like semiconductor layer, the first insulating film is etched back, the fin-like semiconductor layer is exposed, and the gate wiring and the substrate The parasitic capacitance between them is reduced. Therefore, also in SGT, it is necessary to use the first insulating film in order to reduce the parasitic capacitance between the gate wiring and the substrate. In SGT, since there is a columnar semiconductor layer in addition to the fin-shaped semiconductor layer, a device for forming the columnar semiconductor layer is required.
そこで、2個のマスクで、フィン状半導体層、柱状半導体層、ゲート電極とゲート配線を形成し、ゲートラストプロセスであるSGTの製造方法とその結果得られるSGTの構造を提供することを目的とする。 Accordingly, an object of the present invention is to provide a method of manufacturing SGT which is a gate last process and a structure of SGT obtained as a result of forming a fin-like semiconductor layer, a columnar semiconductor layer, a gate electrode and a gate wiring with two masks. To do.
本発明の半導体装置の製造方法は、半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第1の絶縁膜を形成する第1工程と、前記第1工程の後、前記フィン状半導体層の周囲に第2の絶縁膜を形成し、前記第2の絶縁膜の上に第1のポリシリコンを堆積し平坦化し、ゲート配線と柱状半導体層を形成するための第2のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、前記第1のポリシリコンと前記第2の絶縁膜と前記フィン状半導体層をエッチングすることにより、柱状半導体層と前記第1のポリシリコンによる第1のダミーゲートを形成する第2工程と、を有することを特徴とする。 The method for manufacturing a semiconductor device of the present invention includes a first step of forming a fin-like semiconductor layer on a semiconductor substrate and forming a first insulating film around the fin-like semiconductor layer, and after the first step, A second insulating film is formed around the fin-shaped semiconductor layer, a first polysilicon is deposited on the second insulating film and planarized, and a second wiring for forming a gate wiring and a columnar semiconductor layer is formed. The columnar semiconductor layer is formed by etching the first polysilicon, the second insulating film, and the fin-shaped semiconductor layer in a direction perpendicular to the direction of the fin-shaped semiconductor layer. And a second step of forming a first dummy gate made of the first polysilicon.
また、前記第2の絶縁膜の上に第1のポリシリコンを堆積し平坦化後、前記第1のポリシリコン上に第3の絶縁膜を形成することをさらに含むことを特徴とする。 The method may further include forming a third insulating film on the first polysilicon after depositing and planarizing the first polysilicon on the second insulating film.
また、前記第2工程の後、前記柱状半導体層と前記第1のダミーゲートの周囲に第4の絶縁膜を形成し、前記第4の絶縁膜の周囲に第2のポリシリコンを堆積し、エッチングをすることにより、前記第1のダミーゲートと前記柱状半導体層の側壁に残存させ、第2のダミーゲートを形成する第3工程を有することを特徴とする。 Further, after the second step, a fourth insulating film is formed around the columnar semiconductor layer and the first dummy gate, and second polysilicon is deposited around the fourth insulating film, It has a third step of forming a second dummy gate by etching and remaining on the side walls of the first dummy gate and the columnar semiconductor layer.
また、前記柱状半導体層と前記第1のダミーゲートの周囲に第4の絶縁膜を形成後、第3のレジストを形成し、エッチバックを行い、前記柱状半導体層上部を露出し、前記柱状半導体層上部に第1の拡散層を形成することを特徴とする。 Further, after forming a fourth insulating film around the columnar semiconductor layer and the first dummy gate, a third resist is formed, etch back is performed, and the upper portion of the columnar semiconductor layer is exposed to expose the columnar semiconductor. A first diffusion layer is formed on the upper layer.
また、前記第2のダミーゲートの周囲に、第5の絶縁膜を形成し、エッチングをし、サイドウォール状に残存させ、前記第5の絶縁膜からなるサイドウォールを形成し、前記フィン状半導体層上部と前記柱状半導体層下部に第2の拡散層を形成し、前記第2の拡散層上に金属と半導体の化合物を形成する第4工程を有することを特徴とする。 Further, a fifth insulating film is formed around the second dummy gate, etched, and left in a sidewall shape to form a sidewall made of the fifth insulating film, and the fin-like semiconductor The method includes a fourth step of forming a second diffusion layer above the layer and below the columnar semiconductor layer, and forming a metal-semiconductor compound on the second diffusion layer.
また、前記第4の工程の後、コンタクトストッパ膜を堆積し、層間絶縁膜を堆積し化学機械研磨し、前記第2のダミーゲートと前記第1のダミーゲートの上部を露出し、前記第2のダミーゲートと前記第1のダミーゲートを除去し、前記第2の絶縁膜と前記第4の絶縁膜を除去し、ゲート絶縁膜を前記柱状半導体層の周囲と前記第5の絶縁膜の内側に形成し、金属膜を堆積し、エッチバックを行い、ゲート電極及びゲート配線を形成する第5工程を有することを特徴とする。 In addition, after the fourth step, a contact stopper film is deposited, an interlayer insulating film is deposited, and chemical mechanical polishing is performed to expose the second dummy gate and the upper portion of the first dummy gate, The dummy gate and the first dummy gate are removed, the second insulating film and the fourth insulating film are removed, and the gate insulating film is disposed around the columnar semiconductor layer and inside the fifth insulating film. A fifth step of forming a gate electrode and a gate wiring by depositing a metal film, performing an etch back, and forming a gate electrode.
また、本発明の半導体装置は、半導体基板上に形成されたフィン状半導体層と、前記フィン状半導体層の周囲に形成された第1の絶縁膜と、前記フィン状半導体層上に形成された柱状半導体層と、ここで前記柱状半導体層のフィン状半導体層に直交する方向の幅は前記フィン状半導体層の自身に直交する方向の幅と同じであり、前記柱状半導体層の周囲に形成されたゲート絶縁膜と、前記ゲート絶縁膜の周囲に形成された金属からなるゲート電極と、前記ゲート電極に接続された前記フィン状半導体層に直交する方向に延在する金属からなるゲート配線と、前記ゲート電極と前記ゲート配線の周囲と底部に形成された前記ゲート絶縁膜と、ここで前記ゲート電極の外側の幅と前記ゲート配線の幅は同じであり、前記柱状半導体層の上部に形成された第1の拡散層と、前記フィン状半導体層の上部と前記柱状半導体層の下部に形成された第2の拡散層と、を有することを特徴とする。 The semiconductor device of the present invention is formed on the fin-like semiconductor layer, the fin-like semiconductor layer formed on the semiconductor substrate, the first insulating film formed around the fin-like semiconductor layer, and the fin-like semiconductor layer. The width of the columnar semiconductor layer and the width of the columnar semiconductor layer in the direction orthogonal to the fin-shaped semiconductor layer is the same as the width of the fin-shaped semiconductor layer in the direction orthogonal to the fin-shaped semiconductor layer, and is formed around the columnar semiconductor layer. A gate insulating film, a gate electrode made of metal formed around the gate insulating film, a gate wiring made of metal extending in a direction perpendicular to the fin-like semiconductor layer connected to the gate electrode, The gate insulating film formed on the periphery and bottom of the gate electrode and the gate wiring, and the width outside the gate electrode and the width of the gate wiring are the same, and formed on the top of the columnar semiconductor layer A first diffusion layer, and having a second diffusion layer formed in the lower portion of the upper and the pillar-shaped semiconductor layer of the fin-shaped semiconductor layer.
本発明によれば、2個のマスクで、フィン状シリコン層、柱状シリコン層、ゲート電極とゲート配線を形成し、ゲートラストプロセスであるSGTの製造方法とその結果得られるSGTの構造を提供することができる。 According to the present invention, a fin-like silicon layer, a columnar silicon layer, a gate electrode and a gate wiring are formed with two masks, and a method for producing SGT, which is a gate last process, and the resulting SGT structure are provided. be able to.
半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第1の絶縁膜を形成する第1工程と、前記第1工程の後、前記フィン状半導体層の周囲に第2の絶縁膜を形成し、前記第2の絶縁膜の上に第1のポリシリコンを堆積し平坦化し、ゲート配線と柱状半導体層を形成するための第2のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、前記第1のポリシリコンと前記第2の絶縁膜と前記フィン状半導体層をエッチングすることにより、柱状半導体層と前記第1のポリシリコンによる第1のダミーゲートを形成する第2工程と、前記柱状半導体層と前記第1のダミーゲートの周囲に第4の絶縁膜を形成し、前記第4の絶縁膜の周囲に第2のポリシリコンを堆積し、エッチングをすることにより、前記第1のダミーゲートと前記柱状半導体層の側壁に残存させ、第2のダミーゲートを形成する第3工程を有することを特徴とすることにより、2個のマスクで、フィン状半導体層、柱状半導体層、後にゲート電極とゲート配線となる第1のダミーゲート及び第2のダミーゲートを形成することができ、工程数を削減することができる。 A first step of forming a fin-like semiconductor layer on the semiconductor substrate and forming a first insulating film around the fin-like semiconductor layer; and a second step around the fin-like semiconductor layer after the first step. A first polysilicon is deposited and planarized on the second insulating film, and a second resist for forming a gate wiring and a columnar semiconductor layer is formed on the fin-shaped semiconductor layer. Forming the first polysilicon, the second insulating film, and the fin-like semiconductor layer by etching the first polysilicon, the second insulating film, and the fin-like semiconductor layer; A second step of forming a dummy gate; a fourth insulating film is formed around the columnar semiconductor layer and the first dummy gate; and a second polysilicon is deposited around the fourth insulating film. By etching, the above The fin-like semiconductor layer and the columnar semiconductor layer are formed with two masks by having a third step of forming a second dummy gate by remaining on the side walls of the one dummy gate and the columnar semiconductor layer. Then, a first dummy gate and a second dummy gate that will later become a gate electrode and a gate wiring can be formed, and the number of steps can be reduced.
柱状半導体層と、ゲート配線との合わせずれをなくすことができる。 Misalignment between the columnar semiconductor layer and the gate wiring can be eliminated.
また、ポリシリコンで第1のダミーゲートと第2のダミーゲートを作成し、その後、層間絶縁膜を堆積後、化学機械研磨により第1のダミーゲートと第2のダミーゲートを露出し、ポリシリコンゲートをエッチング後、金属を堆積する従来のメタルゲートラストの製造方法を用いることができるため、メタルゲートSGTを容易に形成できる。 In addition, the first dummy gate and the second dummy gate are made of polysilicon, and after that, an interlayer insulating film is deposited, and then the first dummy gate and the second dummy gate are exposed by chemical mechanical polishing. Since the conventional metal gate last manufacturing method of depositing metal after etching the gate can be used, the metal gate SGT can be easily formed.
また、前記ゲート電極と前記ゲート配線の周囲と底部に形成された前記ゲート絶縁膜により、ゲート電極とゲート配線とは、柱状半導体層とフィン状半導体層とから絶縁をすることができる。 Further, the gate electrode and the gate wiring can be insulated from the columnar semiconductor layer and the fin-shaped semiconductor layer by the gate insulating film formed around and at the bottom of the gate electrode and the gate wiring.
以下に、本発明の実施形態に係るSGTの構造を形成するための製造工程を、図2〜図40を参照して説明する。 Below, the manufacturing process for forming the structure of SGT which concerns on embodiment of this invention is demonstrated with reference to FIGS.
まず、半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第1の絶縁膜を形成する第1工程を示す。本実施例では、シリコン基板としたが、他の半導体からなる基板とすることもできる。 First, a first step of forming a fin-like semiconductor layer on a semiconductor substrate and forming a first insulating film around the fin-like semiconductor layer is shown. In this embodiment, the silicon substrate is used, but a substrate made of another semiconductor may be used.
図2に示すように、シリコン基板101上にフィン状シリコン層を形成するための第1のレジスト102を形成する。
As shown in FIG. 2, a first resist 102 for forming a fin-like silicon layer is formed on the
図3に示すように、シリコン基板101をエッチングし、フィン状シリコン層103を形成する。今回はレジストをマスクとしてフィン状シリコン層を形成したが、酸化膜や窒化膜といったハードマスクを用いてもよい。
As shown in FIG. 3, the
図4に示すように、第1のレジスト102を除去する。 As shown in FIG. 4, the first resist 102 is removed.
図5に示すように、フィン状シリコン層103の周囲に第1の絶縁膜104を堆積する。第1の絶縁膜104として、高密度プラズマによる酸化膜や低圧CVD(Chemical Vapor Deposition)による酸化膜を用いてもよい。
As shown in FIG. 5, a first
図6に示すように、第1の絶縁膜104をエッチバックし、フィン状シリコン層103の上部を露出する。ここまでは、非特許文献2のフィン状シリコン層の製法と同じである。
As shown in FIG. 6, the 1st insulating
以上によりシリコン基板101上にフィン状シリコン層103を形成し、前記フィン状シリコン層103の周囲に第一の絶縁膜104を形成する第1工程が示された。
Thus, the first step of forming the fin-
次に、前記フィン状半導体層の周囲に第2の絶縁膜を形成し、前記第2の絶縁膜の上に第1のポリシリコンを堆積し平坦化し、ゲート配線と柱状半導体層を形成するための第2のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、前記第1のポリシリコンと前記第2の絶縁膜と前記フィン状半導体層をエッチングすることにより、柱状半導体層と前記第1のポリシリコンによる第1のダミーゲートを形成する第2工程を示す。 Next, a second insulating film is formed around the fin-shaped semiconductor layer, and first polysilicon is deposited and planarized on the second insulating film to form a gate wiring and a columnar semiconductor layer. The second resist is formed in a direction perpendicular to the direction of the fin-shaped semiconductor layer, and the first polysilicon, the second insulating film, and the fin-shaped semiconductor layer are etched to form a columnar shape. A second step of forming a semiconductor layer and a first dummy gate made of the first polysilicon is shown.
図7に示すように、前記フィン状シリコン層103の周囲に第2の絶縁膜105を形成する。第2の絶縁膜105は、酸化膜が好ましい。
As shown in FIG. 7, a second
図8に示すように、前記第2の絶縁膜105の上に第1のポリシリコン106を堆積し平坦化する。
As shown in FIG. 8, a
図9に示すように、前記第1のポリシリコン106上に第3の絶縁膜107を形成する。第3の絶縁膜107は、窒化膜が好ましい。
As shown in FIG. 9, a third
図10に示すように、ゲート配線と柱状シリコン層を形成するための第2のレジスト108を、前記フィン状シリコン層103の方向に対して垂直の方向に形成する。
As shown in FIG. 10, a second resist 108 for forming the gate wiring and the columnar silicon layer is formed in a direction perpendicular to the direction of the fin-shaped
図11に示すように、前記第3の絶縁膜107と前記第1のポリシリコン106と前記第2の絶縁膜105と前記フィン状シリコン層103をエッチングすることにより、柱状シリコン層109と前記第1のポリシリコンによる第1のダミーゲート106を形成する。このとき、第2のレジストがエッチング中に除去された場合、第3の絶縁膜107がハードマスクとして機能する。第2のレジストがエッチング中に除去されないとき、第3の絶縁膜を使用しなくてもよい。
As shown in FIG. 11, by etching the third
図12に示すように、第2のレジスト108を除去する。 As shown in FIG. 12, the second resist 108 is removed.
以上により、前記フィン状半導体層の周囲に第2の絶縁膜を形成し、前記第2の絶縁膜の上に第1のポリシリコンを堆積し平坦化し、ゲート配線と柱状半導体層を形成するための第2のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、前記第1のポリシリコンと前記第2の絶縁膜と前記フィン状半導体層をエッチングすることにより、柱状半導体層と前記第1のポリシリコンによる第1のダミーゲートを形成する第2工程が示された。 As described above, the second insulating film is formed around the fin-like semiconductor layer, the first polysilicon is deposited and planarized on the second insulating film, and the gate wiring and the columnar semiconductor layer are formed. The second resist is formed in a direction perpendicular to the direction of the fin-shaped semiconductor layer, and the first polysilicon, the second insulating film, and the fin-shaped semiconductor layer are etched to form a columnar shape. A second step of forming a semiconductor layer and a first dummy gate made of the first polysilicon is shown.
次に、前記第2工程の後、前記柱状半導体層と前記第1のダミーゲートの周囲に第4の絶縁膜を形成し、前記第4の絶縁膜の周囲に第2のポリシリコンを堆積し、エッチングをすることにより、前記第1のダミーゲートと前記柱状半導体層の側壁に残存させ、第2のダミーゲートを形成する第3工程を示す。 Next, after the second step, a fourth insulating film is formed around the columnar semiconductor layer and the first dummy gate, and second polysilicon is deposited around the fourth insulating film. , Shows a third step of forming a second dummy gate by etching and remaining on the side walls of the first dummy gate and the columnar semiconductor layer.
図13に示すように、前記柱状シリコン層109と前記第1のダミーゲート106の周囲に第4の絶縁膜110を形成する。第4の絶縁膜110は、酸化膜が好ましい。
As shown in FIG. 13, a fourth
図14に示すように、第3のレジスト111を形成し、エッチバックを行い、前記柱状シリコン層109上部を露出する。
As shown in FIG. 14, a third resist 111 is formed and etched back to expose the upper portion of the
図15に示すように、不純物を導入し、前記柱状シリコン層109上部に第1の拡散層112を形成する。n型拡散層のときは、砒素やリンを導入することが好ましい。p型拡散層のときは、ボロンを導入することが好ましい。
As shown in FIG. 15, impurities are introduced to form a
図16に示すように、第3のレジスト111を除去する。 As shown in FIG. 16, the third resist 111 is removed.
図17に示すように、前記第4の絶縁膜110の周囲に第2のポリシリコン113を堆積する。
As shown in FIG. 17,
図18に示すように、第2のポリシリコン113をエッチングし、第2のポリシリコン113の残りの部分を前記第1のダミーゲート106と前記柱状シリコン層109の側壁に残存させて、第2のダミーゲート113を形成する。
As shown in FIG. 18, the
以上により、前記第2工程の後、前記柱状半導体層と前記第1のダミーゲートの周囲に第4の絶縁膜を形成し、前記第4の絶縁膜の周囲に第2のポリシリコンを堆積し、エッチングをすることにより、前記第1のダミーゲートと前記柱状半導体層の側壁に残存させ、第2のダミーゲートを形成する第3工程が示された。 As described above, after the second step, the fourth insulating film is formed around the columnar semiconductor layer and the first dummy gate, and the second polysilicon is deposited around the fourth insulating film. The third step of forming the second dummy gate by etching is left on the side walls of the first dummy gate and the columnar semiconductor layer.
次に、前記第2のダミーゲートの周囲に、第5の絶縁膜を形成し、エッチングをし、サイドウォール状に残存させ、前記第5の絶縁膜からなるサイドウォールを形成し、前記フィン状半導体層上部と前記柱状半導体層下部に第2の拡散層を形成し、前記第2の拡散層上に金属と半導体の化合物を形成する第4工程を示す。 Next, a fifth insulating film is formed around the second dummy gate, etched, and left in a sidewall shape to form a sidewall made of the fifth insulating film, and the fin shape A fourth step is shown in which a second diffusion layer is formed on the upper part of the semiconductor layer and the lower part of the columnar semiconductor layer, and a compound of metal and semiconductor is formed on the second diffusion layer.
図19に示すように、前記第2のダミーゲート113の周囲に、第5の絶縁膜114を形成する。第5の絶縁膜114は、窒化膜が好ましい。
As shown in FIG. 19, a fifth
図20に示すように、第5の絶縁膜114をエッチングをし、サイドウォール状に残存させ、前記第5の絶縁膜からなるサイドウォール114を形成する。
As shown in FIG. 20, the fifth insulating
図21に示すように、不純物を導入し、前記フィン状シリコン層103上部と前記柱状シリコン層109下部に第2の拡散層115を形成する。n型拡散層のときは、砒素やリンを導入することが好ましい。p型拡散層のときは、ボロンを導入することが好ましい。
As shown in FIG. 21, impurities are introduced to form a
図22に示すように、前記第2の拡散層115上に金属と半導体の化合物116を形成する。このとき、第2のダミーゲート113上部にも金属と半導体の化合物117が形成される。
As shown in FIG. 22, a metal /
以上により、前記第2のダミーゲートの周囲に、第5の絶縁膜を形成し、エッチングをし、サイドウォール状に残存させ、前記第5の絶縁膜からなるサイドウォールを形成し、前記フィン状半導体層上部と前記柱状半導体層下部に第2の拡散層を形成し、前記第2の拡散層上に金属と半導体の化合物を形成する第4工程が示された。 As described above, a fifth insulating film is formed around the second dummy gate, etched, and left in a sidewall shape to form a sidewall made of the fifth insulating film. A fourth step is shown in which a second diffusion layer is formed in the upper part of the semiconductor layer and the lower part of the columnar semiconductor layer, and a compound of metal and semiconductor is formed on the second diffusion layer.
次に、前記第4の工程の後、コンタクトストッパ膜を堆積し、層間絶縁膜を堆積し化学機械研磨し、前記第2のダミーゲートと前記第1のダミーゲートの上部を露出し、前記第2のダミーゲートと前記第1のダミーゲートを除去し、前記第2の絶縁膜と前記第4の絶縁膜を除去し、ゲート絶縁膜を前記柱状半導体層の周囲と前記第5の絶縁膜の内側に形成し、金属を堆積し、エッチバックを行い、ゲート電極及びゲート配線を形成する第5工程を示す。 Next, after the fourth step, a contact stopper film is deposited, an interlayer insulating film is deposited, and chemical mechanical polishing is performed to expose the upper portions of the second dummy gate and the first dummy gate, and 2 dummy gates and the first dummy gate are removed, the second insulating film and the fourth insulating film are removed, and the gate insulating film is formed around the columnar semiconductor layer and the fifth insulating film. A fifth step of forming a gate electrode and a gate wiring by forming metal, depositing an etch back, and forming a gate electrode and a gate wiring is shown.
図23に示すように、コンタクトストッパ膜118を堆積し、層間絶縁膜119を堆積する。コンタクトストッパ膜118として、窒化膜が好ましい。
As shown in FIG. 23, a
図24に示すように、化学機械研磨し、前記第2のダミーゲートと前記第1のダミーゲートの上部を露出する。このとき、第2のダミーゲート113上部に形成された金属と半導体の化合物117を除去する。
As shown in FIG. 24, chemical mechanical polishing is performed to expose the upper portions of the second dummy gate and the first dummy gate. At this time, the metal-
図25に示すように、前記第2のダミーゲート113と前記第1のダミーゲート106を除去する。
As shown in FIG. 25, the
図26に示すように、前記第2の絶縁膜105と前記第4の絶縁膜110を除去する。
As shown in FIG. 26, the second
図27に示すように、ゲート絶縁膜120を前記柱状シリコン層109の周囲と前記第5の絶縁膜114の内側に形成し、金属121を堆積する。柱状シリコン層109の周囲にゲート電極121aが形成される。また、ゲート配線121bが形成される。前記ゲート電極121aと前記ゲート配線121bの周囲と底部に形成された前記ゲート絶縁膜120により、ゲート電極121aとゲート配線121bとは、柱状シリコン層109とフィン状シリコン層103とから絶縁をすることができる。
As shown in FIG. 27, a
図28に示すように、金属121のエッチバックを行い、柱状シリコン層109上部を露出する。
As shown in FIG. 28, the
以上により、前記第4の工程の後、コンタクトストッパ膜を堆積し、層間絶縁膜を堆積し化学機械研磨し、前記第2のダミーゲートと前記第1のダミーゲートの上部を露出し、前記第2のダミーゲートと前記第1のダミーゲートを除去し、前記第2の絶縁膜と前記第4の絶縁膜を除去し、ゲート絶縁膜を前記柱状半導体層の周囲と前記第5の絶縁膜の内側に形成し、金属を堆積し、エッチバックを行い、ゲート電極及びゲート配線を形成する第5工程が示された。 As described above, after the fourth step, a contact stopper film is deposited, an interlayer insulating film is deposited and chemical mechanical polishing is performed, and the upper portions of the second dummy gate and the first dummy gate are exposed. 2 dummy gates and the first dummy gate are removed, the second insulating film and the fourth insulating film are removed, and the gate insulating film is formed around the columnar semiconductor layer and the fifth insulating film. A fifth step is shown in which a gate electrode and a gate wiring are formed by depositing a metal, etching back, and forming a gate electrode and a gate wiring.
図29に示すように、酸化膜122を堆積する。
As shown in FIG. 29, an
図30に示すように、コンタクト孔を形成するための第4のレジスト123を形成する。 As shown in FIG. 30, a fourth resist 123 for forming contact holes is formed.
図31に示すように、酸化膜122、ゲート絶縁膜120、層間絶縁膜119をエッチングすることにより、コンタクト孔124、125を形成する。
As shown in FIG. 31, the contact holes 124 and 125 are formed by etching the
図32に示すように、第4のレジスト123を除去する。 As shown in FIG. 32, the 4th resist 123 is removed.
図33に示すように、コンタクト孔を形成するための第5のレジスト126を形成する。 As shown in FIG. 33, the 5th resist 126 for forming a contact hole is formed.
図34に示すように、酸化膜122、ゲート絶縁膜120をエッチングし、コンタクト孔127を形成する。
As shown in FIG. 34, the
図35に示すように、第5のレジスト126を除去する。 As shown in FIG. 35, the fifth resist 126 is removed.
図36に示すように、コンタクト孔124下のコンタクトストッパ膜118を除去する。
As shown in FIG. 36, the
図37に示すように、金属128を堆積し、コンタクト129、130、131を形成する。
As shown in FIG. 37,
図38に示すように、金属配線を形成するため第6のレジスト132、133、134を形成する。 As shown in FIG. 38, sixth resists 132, 133, and 134 are formed to form metal wiring.
図39に示すように、金属128をエッチングし、金属配線135、136、137を形成する。
As shown in FIG. 39, the
図40に示すように、第6のレジスト132、133、134を除去する。 As shown in FIG. 40, the sixth resists 132, 133, and 134 are removed.
以上により、2個のマスクで、フィン状半導体層、柱状半導体層、ゲート電極とゲート配線を形成し、ゲートラストプロセスであるSGTの製造方法が示された。 As described above, the fin-like semiconductor layer, the columnar semiconductor layer, the gate electrode, and the gate wiring are formed using two masks, and the method for manufacturing SGT, which is a gate last process, is shown.
上記製造方法によって得られる半導体装置の構造を図1に示す。
シリコン基板101上に形成されたフィン状シリコン層103と、前記フィン状シリコン層103の周囲に形成された第1の絶縁膜104と、前記フィン状シリコン層103上に形成された柱状シリコン層109と、前記柱状シリコン層109のフィン状半導体層に直交する方向の幅は前記フィン状シリコン層103の自身に直交する方向の幅と同じであり、前記柱状シリコン層109の周囲に形成されたゲート絶縁膜120と、前記ゲート絶縁膜120の周囲に形成された金属からなるゲート電極121aと、前記ゲート電極121aに接続された前記フィン状シリコン層109に直交する方向に延在する金属からなるゲート配線121bと、前記ゲート電極121aと前記ゲート配線121bの周囲と底部に形成された前記ゲート絶縁膜120と、前記ゲート電極121aの外側の幅W1と前記ゲート配線121bの幅W2は同じであり、前記柱状シリコン層109の上部に形成された第1の拡散層112と、前記フィン状シリコン層103の上部と前記柱状シリコン層109の下部に形成された第2の拡散層115と、を有する。
A structure of a semiconductor device obtained by the manufacturing method is shown in FIG.
A fin-
セルフアラインで形成されるので、柱状シリコン層109と、ゲート配線121bとの合わせずれをなくすことができる。
Since it is formed by self-alignment, misalignment between the
また、前記ゲート電極121aと前記ゲート配線121bの周囲と底部に形成された前記ゲート絶縁膜120により、ゲート電極121aとゲート配線121bとは、柱状シリコン層109とフィン状シリコン層103とから絶縁をすることができる。
Further, the
なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。 It should be noted that the present invention can be variously modified and modified without departing from the broad spirit and scope of the present invention. Further, the above-described embodiment is for explaining an example of the present invention, and does not limit the scope of the present invention.
例えば、上記実施例において、p型(p+型を含む。)とn型(n+型を含む。)とをそれぞれ反対の導電型とした半導体装置の製造方法、及び、それにより得られる半導体装置も当然に本発明の技術的範囲に含まれる。 For example, in the above embodiment, a method of manufacturing a semiconductor device in which p-type (including p + -type) and n-type (including n + -type) are opposite in conductivity type, and a semiconductor obtained thereby An apparatus is naturally included in the technical scope of the present invention.
101.シリコン基板
102.第1のレジスト
103.フィン状シリコン層
104.第1の絶縁膜
105.第2の絶縁膜
106.第1のポリシリコン、第1のダミーゲート
107.第3の絶縁膜
108.第2のレジスト
109.柱状シリコン層
110.第4の絶縁膜
111.第3のレジスト
112.第1の拡散層
113.第2のポリシリコン、第2のダミーゲート
114.第5の絶縁膜、第5の絶縁膜からなるサイドウォール
115.第2の拡散層
116.金属と半導体の化合物
117.金属と半導体の化合物
118.コンタクトストッパ膜
119.層間絶縁膜
120.ゲート絶縁膜
121.金属
121a.ゲート電極
121b.ゲート配線
122.酸化膜
123.第4のレジスト
124.コンタクト孔
125.コンタクト孔
126.第5のレジスト
127.コンタクト孔
128.金属
129.コンタクト
130.コンタクト
131.コンタクト
132.第6のレジスト
133.第6のレジスト
134.第6のレジスト
135.金属配線
136.金属配線
137.金属配線
101.
Claims (1)
前記フィン状半導体層上に柱状半導体層を形成し、
前記柱状半導体層を跨ぐように第1のダミーゲートを形成し、
前記柱状半導体層と前記第1のダミーゲート形成後、前記柱状半導体層の側壁と前記第1のダミーゲートの側壁に第2のダミーゲートを形成することを特徴とする半導体装置の製造方法。 Forming a fin-like semiconductor layer on a semiconductor substrate;
Forming a columnar semiconductor layer on the fin-shaped semiconductor layer;
Forming a first dummy gate so as to straddle the columnar semiconductor layer;
A method of manufacturing a semiconductor device, comprising: forming a second dummy gate on a side wall of the columnar semiconductor layer and a side wall of the first dummy gate after forming the columnar semiconductor layer and the first dummy gate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015001742A JP5861197B2 (en) | 2015-01-07 | 2015-01-07 | Semiconductor device manufacturing method and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015001742A JP5861197B2 (en) | 2015-01-07 | 2015-01-07 | Semiconductor device manufacturing method and semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014521767A Division JP5680801B1 (en) | 2013-06-10 | 2013-06-10 | Semiconductor device manufacturing method and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015092618A JP2015092618A (en) | 2015-05-14 |
JP5861197B2 true JP5861197B2 (en) | 2016-02-16 |
Family
ID=53195571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015001742A Active JP5861197B2 (en) | 2015-01-07 | 2015-01-07 | Semiconductor device manufacturing method and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5861197B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1804286A1 (en) * | 2005-12-27 | 2007-07-04 | Interuniversitair Microelektronica Centrum | Elongate nanostructure semiconductor device |
WO2009110050A1 (en) * | 2008-02-15 | 2009-09-11 | 日本ユニサンティスエレクトロニクス株式会社 | Method for manufacturing semiconductor device |
US8759178B2 (en) * | 2011-11-09 | 2014-06-24 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
JP5695745B2 (en) * | 2011-11-09 | 2015-04-08 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | Semiconductor device manufacturing method and semiconductor device |
-
2015
- 2015-01-07 JP JP2015001742A patent/JP5861197B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015092618A (en) | 2015-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5731073B1 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP5779739B1 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP5775650B1 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP5838530B1 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP5902868B1 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP5680801B1 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP5872054B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP5798276B1 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP5740535B1 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP6328832B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP5861197B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP6121386B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP6154051B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP5989197B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP6174174B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP6211637B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP6200478B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP6080989B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP5869166B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP6326437B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP6055883B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP5977865B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP5890053B2 (en) | Semiconductor device manufacturing method and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5861197 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |