JP5847159B2 - タイル・ベース・レンダリング・システムにおけるサーフェスのパッチのテッセレーション - Google Patents
タイル・ベース・レンダリング・システムにおけるサーフェスのパッチのテッセレーション Download PDFInfo
- Publication number
- JP5847159B2 JP5847159B2 JP2013506739A JP2013506739A JP5847159B2 JP 5847159 B2 JP5847159 B2 JP 5847159B2 JP 2013506739 A JP2013506739 A JP 2013506739A JP 2013506739 A JP2013506739 A JP 2013506739A JP 5847159 B2 JP5847159 B2 JP 5847159B2
- Authority
- JP
- Japan
- Prior art keywords
- tile
- data
- primitive
- list
- domain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009877 rendering Methods 0.000 title claims description 24
- 238000000034 method Methods 0.000 claims description 35
- 239000000872 buffer Substances 0.000 claims description 12
- 238000006073 displacement reaction Methods 0.000 description 5
- 238000013507 mapping Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004148 unit process Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/10—Geometric effects
- G06T15/40—Hidden part removal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
- G06T17/20—Finite element generation, e.g. wire-frame surface description, tesselation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Graphics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- Software Systems (AREA)
- Image Generation (AREA)
Description
最初に、プリミティブ/コマンド・フェッチ・ユニットが、コマンド及びプリミティブ・データをメモリから取り出し、これをジオメトリ処理ユニットに渡す。ジオメトリ処理ユニットは、プリミティブ及びコマンド・データを周知の方法を用いて画面空間に変換する。
このデータは、次にタイリング・ユニットに供給され、タイリング・ユニットは、画面空間ジオメトリからのオブジェクト・データを、定義された矩形領域、即ちタイルの集合の各々についてのオブジェクト・リスト内に挿入する。各タイルについてのタイル・オブジェクト・リストは、そのタイル内に全体的に又は部分的に存在するプリミティブを含む。タイル・オブジェクト・リストは、画面上の全てのタイルについて存在するが、いくつかのオブジェクト・リストは、その中にデータを有さないこともある。
オブジェクト・リストは、タイル・パラメータ・フェッチ・ユニットによってフェッチされ、タイル・パラメータ・フェッチ・ユニットは、それらをタイルごとに隠面除去ユニット(HSR)に供給し、HSRは、最終的なシーンに寄与しない(普通は、それらが別のサーフェスによって覆い隠されるという理由で)サーフェスを除去する。HSRユニットは、タイル内の各プリミティブを処理し、可視ピクセルに関するデータのみをシェーディング・ユニットに渡す。
各タイルが仕上がったら、得られたデータは外部のシーン・バッファに書き込まれる。
・位置テッセレーション及びタイリング
・位置テッセレーション及び隠面除去
・位置及び属性テッセレーション並びにシェーディング
第2相は、パッチ・データに対して隠面除去を実行する。これは、ドメイン点を再計算すること、及び、各タイル内に存在するテッセレートされたプリミティブについて、ドメイン・シェーダの位置のみの部分を実行することによって行われる。これは、可視プリミティブのリストを作成する。
一実施形態において、おそらく多少の効率の損失を伴うが、第1相及び第2相を組み合わせて単一の相にすることができる。
110:ベジエ面
120:パラメータ座標(ドメイン座標)
130:制御点
140:ハル
200:テッセレートされていないドメイン
210:テッセレーションの第1のレベル
220:テッセレーションの第2のレベル
Claims (18)
- タイル・ベースの3次元コンピュータ・グラフィックス・レンダリング・システムにおいてサーフェスのパッチをテッセレートするための方法であって、
パッチを構成するテッセレートされたプリミティブについてのプリミティブ・インデックスのタイルごとのリストを導出するステップと、
前記パッチの前記プリミティブに対して隠面除去を実行するステップと、
前記隠面除去後に残ったプリミティブのドメイン点を導出するステップと、
表示のために、前記プリミティブをシェーディングするステップと
を含むことを特徴とする方法。 - 前記プリミティブ・インデックスのタイルごとのリストを導出するステップは、
パッチ・データを受け取ることと、
前記パッチ・データから、ドメイン点テッセレーション・データ及び連結性テッセレーション・データを決定することと、
前記ドメイン点データ及び前記連結性テッセレーション・データによって要求されるプリミティブを画面空間に投影することと、
このようにして前記投影されたデータから、前記プリミティブ・インデックスのタイルごとのリストを決定することと
を含むことを特徴とする、請求項1に記載の方法。 - 前記隠面除去のステップは、パッチのドメイン点データを再計算することと、前記ドメイン点データに関連付けられた位置データから、プリミティブがタイル内で可視であるかどうかを決定することと、可視プリミティブのタイルごとのリストを導出することとを含むことを特徴とする、請求項2に記載の方法。
- 前記隠面除去後に残ったプリミティブのドメイン点データを導出するステップは、前記ドメイン点データを再計算することと、前記シェーディング・ステップにおいて用いるためにドメイン点の完全な頂点属性を導出することとを含むことを特徴とする、請求項3に記載の方法。
- 前記テッセレートされたプリミティブについてのプリミティブ・インデックスのタイルごとのリストを得るステップは、ハル・シェーディング・ユニットからの出力を画面空間ジオメトリ・バッファに提供することを特徴とする、請求項1〜請求項4のいずれかに記載の方法。
- 前記プリミティブ・インデックスのタイルごとのリストを導出するステップは、不可視のテッセレートされたデータをいずれも、これらが前記プリミティブ・インデックスのタイルごとのリストに含まれないように除去するステップを含むことを特徴とする、請求項1〜請求項5のいずれかに記載の方法。
- それぞれのタイルごとのリストについてのプリミティブ・インデックスの前記リストは、前記テッセレートされたプリミティブについての圧縮又は非圧縮インデックス・データを含むことを特徴とする、請求項6に記載の方法。
- 前記隠面除去を実行するステップは、予め生成された頂点についてキャッシュ・メモリ内にデータを格納するステップを含むことを特徴とする、請求項1〜請求項7のいずれかに記載の方法。
- 前記隠面除去後に残ったプリミティブのドメイン点を導出するステップは、プリミティブ頂点についてキャッシュ内にインデックス・データを格納するステップを含むことを特徴とする、請求項1〜請求項8のいずれかに記載の方法。
- タイル・ベースの3次元コンピュータ・グラフィックス・レンダリング・システムにおいてサーフェスのパッチをテッセレートするための装置であって、
パッチを構成するテッセレートされたプリミティブについてのプリミティブ・インデックスのタイルごとのリストを導出するための手段(402)と、
前記パッチの前記プリミティブに対して隠面除去を実行するための手段(435)と、
前記隠面除去後に残ったプリミティブのドメイン点を導出するための手段と、
表示のために、前記プリミティブをシェーディングするための手段(445)と
を含むことを特徴とする装置。 - 前記プリミティブ・インデックスのタイルごとのリストを導出するための手段は、
パッチ・データを受け取るための手段と、
前記パッチ・データから、ドメイン点テッセレーション・データ及び連結性テッセレーション・データを決定するための手段(510、515)と、
前記ドメイン点データ及び前記連結性テッセレーション・データによって要求されるプリミティブを画面空間に投影するための手段(530)と、
このようにして前記投影されたデータから、前記プリミティブ・インデックスのタイルごとのリストを決定するための手段(535)と
を含むことを特徴とする、請求項10に記載の装置。 - 前記隠面除去を実行するための手段は、パッチのドメイン点データを再計算するための手段と、前記ドメイン点データと関連付けられた位置データから、どこで前記プリミティブがタイル内で可視であるかを決定するための手段と、可視プリミティブのタイルごとのリストを決定するための手段とを含むことを特徴とする、請求項11に記載の装置。
- 前記隠面除去後に残ったプリミティブのドメイン点データを導出するための手段は、前記ドメイン点データを再計算するための手段と、前記シェーディング・ステップにおいて用いるためにドメイン点の完全な頂点属性データを導出するための手段とを含むことを特徴とする、請求項12に記載の装置。
- テッセレートされたプリミティブについてのプリミティブ・インデックスのタイルごとのリストを導出するための前記手段は、出力データを画面空間ジオメトリ・バッファに提供するハル・シェーディング・ユニット(505)を含むことを特徴とする、請求項10〜請求項13のいずれかに記載の装置。
- 前記プリミティブ・インデックスのタイルごとのリストを導出するための手段(525)は、不可視のテッセレートされたデータをいずれも、これらが前記プリミティブ・インデックスのタイルごとのリストに含まれないように除去するための手段を含むことを特徴とする、請求項10〜請求項14のいずれかに記載の装置。
- それぞれのタイルごとのリストについてのプリミティブ・インデックスの前記リストは、前記テッセレートされたプリミティブについての圧縮又は非圧縮インデックス・データを含むことを特徴とする、請求項15に記載の装置。
- 前記隠面除去を実行するための手段は、予め生成された頂点についてキャッシュ・メモリ(522)を含むことを特徴とする、請求項10〜請求項16のいずれかに記載の装置。
- 前記隠面除去後に残ったプリミティブのドメイン点を導出するための手段は、プリミティブ頂点についてキャッシュ内にインデックス・データを格納するための手段(540)を含むことを特徴とする、請求項10〜請求項17のいずれかに記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1007348.4 | 2010-04-30 | ||
GBGB1007348.4A GB201007348D0 (en) | 2010-04-30 | 2010-04-30 | Programmable tessellation in a tile based rendering system |
PCT/GB2011/000673 WO2011135316A2 (en) | 2010-04-30 | 2011-04-28 | Tessellation of patches of surfaces in a tile based rendering system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013527526A JP2013527526A (ja) | 2013-06-27 |
JP5847159B2 true JP5847159B2 (ja) | 2016-01-20 |
Family
ID=42289978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013506739A Active JP5847159B2 (ja) | 2010-04-30 | 2011-04-28 | タイル・ベース・レンダリング・システムにおけるサーフェスのパッチのテッセレーション |
Country Status (6)
Country | Link |
---|---|
US (5) | US9818222B2 (ja) |
EP (1) | EP2564376B1 (ja) |
JP (1) | JP5847159B2 (ja) |
CN (1) | CN103180882B (ja) |
GB (2) | GB201007348D0 (ja) |
WO (1) | WO2011135316A2 (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9967590B2 (en) | 2008-04-10 | 2018-05-08 | Qualcomm Incorporated | Rate-distortion defined interpolation for video coding based on fixed filter or adaptive filter |
GB201104066D0 (en) * | 2011-03-09 | 2011-04-20 | Imagination Tech Ltd | Compression of a tessellated primitive index list in a tile rendering system |
US9378560B2 (en) * | 2011-06-17 | 2016-06-28 | Advanced Micro Devices, Inc. | Real time on-chip texture decompression using shader processors |
US10089774B2 (en) * | 2011-11-16 | 2018-10-02 | Qualcomm Incorporated | Tessellation in tile-based rendering |
WO2013101177A1 (en) * | 2011-12-30 | 2013-07-04 | Intel Corporation | Reducing the domain shader/tessellatorinvocations |
US9449419B2 (en) | 2012-03-30 | 2016-09-20 | Intel Corporation | Post tessellation edge cache |
US10559123B2 (en) * | 2012-04-04 | 2020-02-11 | Qualcomm Incorporated | Patched shading in graphics processing |
US9922442B2 (en) * | 2012-07-18 | 2018-03-20 | Arm Limited | Graphics processing unit and method for performing tessellation operations |
US9076260B2 (en) | 2012-08-30 | 2015-07-07 | Qualcomm Incorporated | Stitching for primitives in graphics processing |
US9082204B2 (en) | 2012-08-30 | 2015-07-14 | Qualcomm Incorporated | Storage structures for stitching primitives in graphics processing |
US9142060B2 (en) | 2012-08-30 | 2015-09-22 | Qualcomm Incorporated | Computation reduced tessellation |
GB2500284B (en) | 2012-09-12 | 2014-04-30 | Imagination Tech Ltd | Tile based computer graphics |
US10438314B2 (en) * | 2012-10-26 | 2019-10-08 | Nvidia Corporation | Two-pass cache tile processing for visibility testing in a tile-based architecture |
GB2545589A (en) | 2012-11-02 | 2017-06-21 | Imagination Tech Ltd | On demand geometry and acceleration structure creation |
GB2509113B (en) * | 2012-12-20 | 2017-04-26 | Imagination Tech Ltd | Tessellating patches of surface data in tile based computer graphics rendering |
US9087410B2 (en) * | 2013-01-17 | 2015-07-21 | Qualcomm Incorporated | Rendering graphics data using visibility information |
US9123168B2 (en) | 2013-01-30 | 2015-09-01 | Qualcomm Incorporated | Output ordering of domain coordinates for tessellation |
KR102053351B1 (ko) | 2013-08-12 | 2019-12-06 | 삼성전자주식회사 | 테셀레이션 데이터 생성 방법과 상기 방법을 수행할 수 있는 장치들 |
KR102109130B1 (ko) | 2013-08-12 | 2020-05-08 | 삼성전자주식회사 | 그래픽스 프로세싱 유닛, 이의 동작 방법, 및 이를 포함하는 장치들 |
KR102066533B1 (ko) * | 2013-11-19 | 2020-01-16 | 삼성전자 주식회사 | 도메인 쉐이딩 방법과 이를 수행하는 장치들 |
GB2526598B (en) * | 2014-05-29 | 2018-11-28 | Imagination Tech Ltd | Allocation of primitives to primitive blocks |
GB2524121B (en) | 2014-06-17 | 2016-03-02 | Imagination Tech Ltd | Assigning primitives to tiles in a graphics processing system |
US9773294B2 (en) * | 2014-07-03 | 2017-09-26 | Mediatek Inc. | Graphics processing system for determining whether to store varying variables into varying buffer based at least partly on primitive size and related graphics processing method thereof |
US9824412B2 (en) * | 2014-09-24 | 2017-11-21 | Intel Corporation | Position-only shading pipeline |
US20160093102A1 (en) * | 2014-09-25 | 2016-03-31 | Peter L. Doyle | Efficient tessellation cache |
KR102327144B1 (ko) | 2014-11-26 | 2021-11-16 | 삼성전자주식회사 | 그래픽 프로세싱 장치 및 그래픽 프로세싱 장치에서 타일 기반 그래픽스 파이프라인을 수행하는 방법 |
KR20160063081A (ko) * | 2014-11-26 | 2016-06-03 | 삼성전자주식회사 | 선택적 테셀레이션 방법 및 장치 |
US9659407B2 (en) | 2015-01-26 | 2017-05-23 | MediaTek Singapore, Pte. Lte. | Preemptive flushing of spatial selective bins for deferred graphics processing |
GB2542131B (en) * | 2015-09-08 | 2019-09-11 | Imagination Tech Ltd | Graphics processing method and system for processing sub-primitives |
GB2542133B (en) | 2015-09-08 | 2020-05-27 | Imagination Tech Ltd | Graphics processing method and system for processing sub-primitives |
US9760986B2 (en) * | 2015-11-11 | 2017-09-12 | General Electric Company | Method and system for automated shaped cooling hole measurement |
KR102381945B1 (ko) | 2015-11-18 | 2022-04-01 | 삼성전자주식회사 | 그래픽 프로세싱 장치 및 그래픽 프로세싱 장치에서 그래픽스 파이프라인을 수행하는 방법 |
WO2018031904A1 (en) * | 2016-08-12 | 2018-02-15 | Siemens Product Lifecycle Management Software Inc. | Computer aided design with high resolution lattice structures using graphics processing units (gpu) |
US9953395B2 (en) * | 2016-08-29 | 2018-04-24 | Intel Corporation | On-die tessellation distribution |
GB2560709B (en) * | 2017-03-14 | 2021-02-24 | Imagination Tech Ltd | Graphics processing method and system for processing sub-primitives |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5864342A (en) * | 1995-08-04 | 1999-01-26 | Microsoft Corporation | Method and system for rendering graphical objects to image chunks |
GB2416100B (en) * | 2002-03-26 | 2006-04-12 | Imagination Tech Ltd | 3D computer graphics rendering system |
US7109987B2 (en) * | 2004-03-02 | 2006-09-19 | Ati Technologies Inc. | Method and apparatus for dual pass adaptive tessellation |
US7468726B1 (en) * | 2005-12-01 | 2008-12-23 | Nvidia Corporation | Culling in a vertex processing unit |
US9947130B2 (en) * | 2008-01-23 | 2018-04-17 | Intel Corporation | Method, apparatus, and computer program product for improved graphics performance |
-
2010
- 2010-04-30 GB GBGB1007348.4A patent/GB201007348D0/en not_active Ceased
-
2011
- 2011-04-28 CN CN201180021931.4A patent/CN103180882B/zh active Active
- 2011-04-28 GB GB1107278.2A patent/GB2480012B/en active Active
- 2011-04-28 US US13/066,957 patent/US9818222B2/en active Active
- 2011-04-28 WO PCT/GB2011/000673 patent/WO2011135316A2/en active Application Filing
- 2011-04-28 JP JP2013506739A patent/JP5847159B2/ja active Active
- 2011-04-28 EP EP11735673.3A patent/EP2564376B1/en active Active
-
2017
- 2017-10-10 US US15/728,716 patent/US11610368B2/en active Active
-
2023
- 2023-03-17 US US18/122,962 patent/US11861792B2/en active Active
- 2023-12-30 US US18/401,369 patent/US12190449B2/en active Active
-
2025
- 2025-01-06 US US19/011,081 patent/US20250139900A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2013527526A (ja) | 2013-06-27 |
US9818222B2 (en) | 2017-11-14 |
GB2480012A (en) | 2011-11-02 |
US20110267346A1 (en) | 2011-11-03 |
CN103180882A (zh) | 2013-06-26 |
US11861792B2 (en) | 2024-01-02 |
US20240290035A1 (en) | 2024-08-29 |
US20250139900A1 (en) | 2025-05-01 |
EP2564376A2 (en) | 2013-03-06 |
GB201007348D0 (en) | 2010-06-16 |
US11610368B2 (en) | 2023-03-21 |
CN103180882B (zh) | 2016-03-23 |
EP2564376B1 (en) | 2020-03-11 |
US20180033196A1 (en) | 2018-02-01 |
US12190449B2 (en) | 2025-01-07 |
US20230230323A1 (en) | 2023-07-20 |
WO2011135316A3 (en) | 2013-04-11 |
WO2011135316A2 (en) | 2011-11-03 |
GB201107278D0 (en) | 2011-06-15 |
GB2480012B (en) | 2012-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5847159B2 (ja) | タイル・ベース・レンダリング・システムにおけるサーフェスのパッチのテッセレーション | |
US11922534B2 (en) | Tile based computer graphics | |
US20230351678A1 (en) | Hidden culling in tile-based computer generated images | |
JP6563048B2 (ja) | スクリーンの位置によって異なる解像度のターゲットの複数レンダリングのテクスチャ・マッピングの傾き調整 | |
TWI839352B (zh) | 圖形處理器、數據處理器、及其等的操作方法 | |
US8497876B2 (en) | Infinite complexity deep-framebuffer rendering | |
US20160267709A1 (en) | Graphics processing system | |
KR20150039495A (ko) | 이전 타일의 이미지를 이용하여 현재 프레임을 렌더링하는 방법 및 장치 | |
KR20110093404A (ko) | 3차원 그래픽스 랜더링 장치 및 그 방법 | |
CN114730452A (zh) | 减少带宽曲面细分因子 | |
KR20160068204A (ko) | 메시 지오메트리를 위한 데이터 처리 방법 및 이를 기록한 컴퓨터 판독 가능 저장 매체 | |
KR102512521B1 (ko) | 텍스쳐 처리 방법 및 장치 | |
CN107949867A (zh) | 用于渲染数据的方法、计算机程序产品、显示单元和车辆 | |
JP7100624B2 (ja) | 優先プリミティブバッチのビニング及びソートを用いたハイブリッドレンダリング | |
KR20150042095A (ko) | 드로우 커맨드들의 처리 순서를 재조정하여 프레임을 렌더링하는 장치 및 방법 | |
US10089783B2 (en) | Graphics processing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140428 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150223 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151026 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5847159 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |