JP5839503B2 - Semiconductor device, LSI (Large Scale Integration) and electronic device - Google Patents

Semiconductor device, LSI (Large Scale Integration) and electronic device Download PDF

Info

Publication number
JP5839503B2
JP5839503B2 JP2013068434A JP2013068434A JP5839503B2 JP 5839503 B2 JP5839503 B2 JP 5839503B2 JP 2013068434 A JP2013068434 A JP 2013068434A JP 2013068434 A JP2013068434 A JP 2013068434A JP 5839503 B2 JP5839503 B2 JP 5839503B2
Authority
JP
Japan
Prior art keywords
circuit board
flexible circuit
semiconductor device
silicon interposer
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013068434A
Other languages
Japanese (ja)
Other versions
JP2014192449A (en
Inventor
靜昭 増田
靜昭 増田
喜久男 和田
喜久男 和田
滋一 樋野
滋一 樋野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HINO JISSO DESIGN LTD.
NEC Platforms Ltd
Original Assignee
HINO JISSO DESIGN LTD.
NEC Platforms Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HINO JISSO DESIGN LTD., NEC Platforms Ltd filed Critical HINO JISSO DESIGN LTD.
Priority to JP2013068434A priority Critical patent/JP5839503B2/en
Publication of JP2014192449A publication Critical patent/JP2014192449A/en
Application granted granted Critical
Publication of JP5839503B2 publication Critical patent/JP5839503B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、半導体装置、LSI及び電子機器に関する。   The present invention relates to a semiconductor device, an LSI, and an electronic device.

特許文献1に記載の半導体装置は、可撓性回路基板と、当該可撓性回路基板の第1の面に搭載された第1のデバイス(例:複数のメモリデバイス及び受動部品)と、当該第1の面と表裏の関係にある当該可撓性回路基板の第2の面に搭載された第2のデバイス(例:演算処理プロセッサーデバイス)とを有する。そして、可撓性回路基板は折り曲がり、第1のデバイスを内包している。以下、このような半導体装置を3次元実装型半導体装置という。なお、特許文献1に記載の3次元実装型半導体装置は、可撓性回路基板がさらに支持体を内包している。   A semiconductor device described in Patent Document 1 includes a flexible circuit board, a first device (eg, a plurality of memory devices and passive components) mounted on a first surface of the flexible circuit board, A second device (for example, an arithmetic processor device) mounted on the second surface of the flexible circuit board in a front-back relationship with the first surface. The flexible circuit board is bent and encloses the first device. Hereinafter, such a semiconductor device is referred to as a three-dimensional mounting type semiconductor device. In the three-dimensional mounting type semiconductor device described in Patent Document 1, the flexible circuit board further includes a support.

国際公開第2009/119904号International Publication No. 2009/119904

特許文献1に記載の技術の場合、可撓性回路基板よりも配線密度が高い電子部品(例:ベアチップ)を搭載するための信号配線を可撓性回路基板に形成できないという問題がある。   In the case of the technique described in Patent Document 1, there is a problem that signal wiring for mounting an electronic component (for example, a bare chip) having a wiring density higher than that of the flexible circuit board cannot be formed on the flexible circuit board.

本願発明は、3次元実装型半導体装置において、可撓性回路基板よりも配線密度が高い電子部品を可撓性回路基板に搭載するための技術を提供することを課題とする。   It is an object of the present invention to provide a technique for mounting an electronic component having a wiring density higher than that of a flexible circuit board on the flexible circuit board in a three-dimensional mounting type semiconductor device.

本発明によれば、
貫通穴を有する可撓性回路基板と、
前記貫通穴に埋め込まれたシリコンインターポーザと、
前記可撓性回路基板の第1の面上に位置し、前記可撓性回路基板及び前記シリコンインターポーザ両方と電気的に接続している第1のデバイスと、
前記第1の面と表裏の関係にある前記可撓性回路基板の第2の面上に位置し、前記可撓性回路基板及び前記シリコンインターポーザ両方と電気的に接続している第2のデバイスと、を有し、
前記可撓性回路基板の端部は一方の面側に折り曲げられており、前記第2のデバイスは前記可撓性回路基板により内包されている半導体装置が提供される。
According to the present invention,
A flexible circuit board having a through hole;
A silicon interposer embedded in the through hole;
A first device located on a first surface of the flexible circuit board and electrically connected to both the flexible circuit board and the silicon interposer;
A second device located on a second surface of the flexible circuit board in a front-back relationship with the first surface and electrically connected to both the flexible circuit board and the silicon interposer And having
An end portion of the flexible circuit board is bent to one surface side, and a semiconductor device in which the second device is enclosed by the flexible circuit board is provided.

また、本発明によれば、上記半導体装置を搭載したLSIが提供される。   In addition, according to the present invention, an LSI including the semiconductor device is provided.

また、本発明によれば、上記半導体装置を搭載した電子機器が提供される。   In addition, according to the present invention, an electronic apparatus equipped with the semiconductor device is provided.

本発明によれば、3次元実装型半導体装置において、可撓性回路基板よりも配線密度が高い電子部品を可撓性回路基板に搭載することが可能となる。   According to the present invention, in a three-dimensional mounting type semiconductor device, an electronic component having a wiring density higher than that of a flexible circuit board can be mounted on the flexible circuit board.

本実施形態の半導体装置の断面図の一例である。It is an example of sectional drawing of the semiconductor device of this embodiment. 本実施形態の第1のデバイスの平面図の一例である。It is an example of the top view of the 1st device of this embodiment. 本実施形態の第2のデバイスの平面図の一例である。It is an example of the top view of the 2nd device of this embodiment. 本実施形態のシリコンインターポーザの平面図の一例である。It is an example of the top view of the silicon interposer of this embodiment. 本実施形態の可撓性回路基板の一部の断面図の一例である。It is an example of a sectional view of a part of the flexible circuit board of this embodiment. 本実施形態の可撓性回路基板の貫通穴にシリコンインターポーザを挿入した状態を示す平面図の一例である。It is an example of the top view which shows the state which inserted the silicon interposer in the through hole of the flexible circuit board of this embodiment. 本実施形態の半導体装置の製造工程を説明する断面図の一例である。It is an example of sectional drawing explaining the manufacturing process of the semiconductor device of this embodiment. 本実施形態の半導体装置の製造工程を説明する断面図の一例である。It is an example of sectional drawing explaining the manufacturing process of the semiconductor device of this embodiment. 実装基板に本実施形態の半導体装置を搭載した状態を示す断面図の一例である。It is an example of sectional drawing which shows the state which mounted the semiconductor device of this embodiment on the mounting board | substrate. 本実施形態の可撓性回路基板の折り曲げ方の一例を示す図である。It is a figure which shows an example of the bending method of the flexible circuit board of this embodiment. 本実施形態の可撓性回路基板の折り曲げ方の一例を示す図である。It is a figure which shows an example of the bending method of the flexible circuit board of this embodiment. 本実施形態の半導体装置の断面図の一例である。It is an example of sectional drawing of the semiconductor device of this embodiment. 本実施形態の半導体装置の断面図の一例である。It is an example of sectional drawing of the semiconductor device of this embodiment. 本実施形態の半導体装置の断面図の一例である。It is an example of sectional drawing of the semiconductor device of this embodiment. 本実施形態の半導体装置の断面図の一例である。It is an example of sectional drawing of the semiconductor device of this embodiment. 本実施形態の半導体装置の断面図の一例である。It is an example of sectional drawing of the semiconductor device of this embodiment.

以下、本発明の実施の形態について図面を用いて説明する。なお、複数の図面に共通して現れる構成要素については共通の符号を付し、適宜説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In addition, about the component which appears in common in several drawing, a common code | symbol is attached | subjected and description is abbreviate | omitted suitably.

<第1の実施形態>
本実施形態の半導体装置は、貫通穴を有する可撓性回路基板と、貫通穴に埋め込まれたシリコンインターポーザと、可撓性回路基板の第1の面側に位置し、可撓性回路基板及びシリコンインターポーザ両方と電気的に接続している第1のデバイスと、第1の面と表裏の関係にある可撓性回路基板の第2の面側に位置し、可撓性回路基板及びシリコンインターポーザ両方と電気的に接続している第2のデバイスと、を有する。そして、可撓性回路基板の端部は一方の面側に折り曲げられており、第2のデバイスは可撓性回路基板により内包されている。なお、可撓性回路基板は、さらに、支持体を内包し、支持体により形状を支持されている。
<First Embodiment>
The semiconductor device according to the present embodiment includes a flexible circuit board having a through hole, a silicon interposer embedded in the through hole, a first surface side of the flexible circuit board, a flexible circuit board, A first circuit electrically connected to both the silicon interposer and a second circuit side of the flexible circuit board in a front-back relationship with the first surface, the flexible circuit board and the silicon interposer A second device in electrical connection with both. The end portion of the flexible circuit board is bent toward one surface, and the second device is enclosed by the flexible circuit board. The flexible circuit board further includes a support body, and the shape is supported by the support body.

図1に、本実施形態の半導体装置の断面図の一例を示す。   FIG. 1 shows an example of a cross-sectional view of the semiconductor device of this embodiment.

図1に示す半導体装置は、第1のデバイス1と、第2のデバイス2と、可撓性回路基板3と、シリコンインターポーザ4と、支持体5とを有する。可撓性回路基板3は第1の面6から第2の面7まで貫通する貫通穴を有し、当該貫通穴にシリコンインターポーザ4が埋め込まれている。第1のデバイス1は可撓性回路基板3の第1の面6側に位置し、可撓性回路基板3及びシリコンインターポーザ4の両方と電気的に接続している。第2のデバイス2は可撓性回路基板3の第2の面7側に位置し、可撓性回路基板3及びシリコンインターポーザ4の両方と電気的に接続している。可撓性回路基板3の端部は第2の面7側に折り曲げられており、第2のデバイス2は可撓性回路基板3により内包されている。なお、可撓性回路基板3は、さらに、支持体5を内包し、支持体5により形状を支持されている。   The semiconductor device shown in FIG. 1 includes a first device 1, a second device 2, a flexible circuit board 3, a silicon interposer 4, and a support 5. The flexible circuit board 3 has a through hole penetrating from the first surface 6 to the second surface 7, and the silicon interposer 4 is embedded in the through hole. The first device 1 is located on the first surface 6 side of the flexible circuit board 3 and is electrically connected to both the flexible circuit board 3 and the silicon interposer 4. The second device 2 is located on the second surface 7 side of the flexible circuit board 3 and is electrically connected to both the flexible circuit board 3 and the silicon interposer 4. The end of the flexible circuit board 3 is bent toward the second surface 7, and the second device 2 is enclosed by the flexible circuit board 3. The flexible circuit board 3 further includes a support body 5 and is supported by the support body 5 in shape.

第1のデバイス1と第2のデバイス2は可撓性回路基板3及びシリコンインターポーザ4を挟んで対峙していてもよい。すなわち、第1のデバイス1と第2のデバイス2は、平面視(図1中、上下方向に観察)で少なくとも一部が互いに重なる位置関係であってもよい。可撓性回路基板3及びシリコンインターポーザ4各々の少なくとも一部は、平面視(図1中、上下方向に観察)で第1のデバイス1及び第2のデバイス2と重なる位置関係とすることができる。   The first device 1 and the second device 2 may be opposed to each other with the flexible circuit board 3 and the silicon interposer 4 interposed therebetween. That is, the first device 1 and the second device 2 may have a positional relationship in which at least a part thereof overlaps with each other in a plan view (observed in the vertical direction in FIG. 1). At least a part of each of the flexible circuit board 3 and the silicon interposer 4 can be in a positional relationship overlapping the first device 1 and the second device 2 in plan view (observed in the vertical direction in FIG. 1). .

以下、各構成要素について説明する。   Hereinafter, each component will be described.

可撓性回路基板3は、配線層を少なくとも1層有する。可撓性回路基板3の第2の面7には、第1の外部電極9(図中、位置の一例のみ示している)が少なくとも1つ設けられている。また可撓性回路基板3の第1の面6には第2の外部電極8(図中、位置の一例のみ示している)と第3の外部電極14が少なくとも1つ設けられている。   The flexible circuit board 3 has at least one wiring layer. On the second surface 7 of the flexible circuit board 3, at least one first external electrode 9 (only one example of the position is shown in the figure) is provided. The first surface 6 of the flexible circuit board 3 is provided with at least one second external electrode 8 (only one example of the position is shown in the drawing) and the third external electrode 14.

ここで、可撓性回路基板3の端部は、第2のデバイス2を内包するように第2の面7側に折り曲げられている。このような可撓性回路基板3の第1の面6は、貫通穴を有する第1の領域と、第1の領域が向く方向(図中、上方向)に対して略180°反対方向(図中、下方向)を向く第2の領域とを有する。第2の外部電極8は第1の領域に位置し、第3の外部電極14は第2の領域に位置する。第3の外部電極14には、外部端子15が形成されており、他のデバイス(第3のデバイス)と電気的に接続可能になっている。   Here, the end of the flexible circuit board 3 is bent toward the second surface 7 so as to enclose the second device 2. The first surface 6 of such a flexible circuit board 3 has a first region having a through hole and a direction approximately 180 ° opposite to the direction in which the first region faces (upward in the drawing) ( And a second region facing downward in the drawing. The second external electrode 8 is located in the first region, and the third external electrode 14 is located in the second region. An external terminal 15 is formed on the third external electrode 14 and can be electrically connected to another device (third device).

可撓性回路基板3は、例えば信号配線/グランド(マイクロストリップライン)の構造を実現できるような層構造となっていてもよい。可撓性回路基板3は例えばプリント回路基板である。   The flexible circuit board 3 may have a layer structure that can realize, for example, a signal wiring / ground (microstrip line) structure. The flexible circuit board 3 is a printed circuit board, for example.

外部端子15は、特段制限されずあらゆる構成を採用できるが、例えばSnを含んだ金属材料で構成されたいわゆるはんだボール等が考えられる。   The external terminal 15 is not particularly limited and can adopt any configuration. For example, a so-called solder ball made of a metal material containing Sn is conceivable.

シリコンインターポーザ4は、可撓性回路基板3の貫通穴に挿入されている。シリコンインターポーザ4の第1の面10には第1の外部電極11(図中、位置の一例のみ示している)が少なくとも1つ設けられている。また、シリコンインターポーザ4の第2の面12には第2の外部電極13(図中、位置の一例のみ示している)が少なくとも1つ設けられている。   The silicon interposer 4 is inserted into the through hole of the flexible circuit board 3. The first surface 10 of the silicon interposer 4 is provided with at least one first external electrode 11 (only one example of the position is shown in the figure). The second surface 12 of the silicon interposer 4 is provided with at least one second external electrode 13 (only one example of the position is shown in the figure).

なお、シリコンインターポーザ4は、可撓性回路基板3よりも配線密度が高いのが好ましい。また、シリコンインターポーザ4上における最小ランドピッチ間隔は、可撓性回路基板3上における最小ランドピッチ間隔より小さいのが好ましい。   The silicon interposer 4 preferably has a higher wiring density than the flexible circuit board 3. The minimum land pitch interval on the silicon interposer 4 is preferably smaller than the minimum land pitch interval on the flexible circuit board 3.

ここで、可撓性回路基板3が有する第2の外部電極8と、シリコンインターポーザ4が有する第1の外部電極11は、いずれも、第1のデバイス1と電気的に接続する。すなわち、可撓性回路基板3が有する第2の外部電極8と、シリコンインターポーザ4が有する第1の外部電極11は、同じデバイスと電気的に接続する。このような接続を容易にする観点から、シリコンインターポーザ4の第1の面10と可撓性回路基板3の第1の面6は、面一となっているのが好ましい。同様の理由から、シリコンインターポーザ4の第2の面12と可撓性回路基板3の第2の面7は、面一となっているのが好ましい。すなわち、シリコンインターポーザ4の厚さと可撓性回路基板3の厚さは一致するのが好ましい。しかし、シリコンインターポーザ4は、必ずしも可撓性回路基板3と面一となるように挿入されている必要はなく、可撓性回路基板3の第2の外部電極8が位置する面と、シリコンインターポーザ4の第1の外部電極11が位置する面とが、略同じ方向を向くように挿入されていればよい。このような構成となっていれば、例えば第1のデバイス1側に工夫(設計的事項)を施したり、又は、可撓性回路基板3が有する第2の外部電極8及びシリコンインターポーザ4が有する第1の外部電極11に工夫(設計的事項)を施すことで、シリコンインターポーザ4及び可撓性回路基板3と第1のデバイス1との電気的接続、及び、シリコンインターポーザ4及び可撓性回路基板3と第2のデバイス2との電気的接続を実現できる。   Here, the second external electrode 8 included in the flexible circuit board 3 and the first external electrode 11 included in the silicon interposer 4 are both electrically connected to the first device 1. That is, the second external electrode 8 included in the flexible circuit board 3 and the first external electrode 11 included in the silicon interposer 4 are electrically connected to the same device. From the viewpoint of facilitating such connection, the first surface 10 of the silicon interposer 4 and the first surface 6 of the flexible circuit board 3 are preferably flush with each other. For the same reason, the second surface 12 of the silicon interposer 4 and the second surface 7 of the flexible circuit board 3 are preferably flush with each other. That is, it is preferable that the thickness of the silicon interposer 4 and the thickness of the flexible circuit board 3 match. However, the silicon interposer 4 is not necessarily inserted so as to be flush with the flexible circuit board 3. The surface on which the second external electrode 8 of the flexible circuit board 3 is located, the silicon interposer It suffices if it is inserted so that the surface on which the first external electrode 4 is positioned faces in substantially the same direction. If it becomes such a structure, the device (design matter) is given to the 1st device 1 side, for example, or the 2nd external electrode 8 and silicon interposer 4 which the flexible circuit board 3 has have By devising the first external electrode 11 (design matters), the electrical connection between the silicon interposer 4 and the flexible circuit board 3 and the first device 1, and the silicon interposer 4 and the flexible circuit. Electrical connection between the substrate 3 and the second device 2 can be realized.

第1のデバイス1及び第2のデバイス2としては、例えば半導体ベアチップ、パッケージ化された電子部品、受動部品(コンデンサ、抵抗、インダクタ)などを用いることができる。特に限定されるわけではないが、例えば、検査済み(動作保証済み)のパッケージ化された半導体デバイスを用いれば、半導体ベアチップを用いた場合と比べて、検査コスト(検査装置の設備投資費、検査用ソフトウエアの開発費、等)を大幅に削減でき、製造コストを安くできるメリットがある。   As the first device 1 and the second device 2, for example, a semiconductor bare chip, a packaged electronic component, a passive component (capacitor, resistor, inductor) or the like can be used. Although not limited in particular, for example, using a packaged semiconductor device that has been inspected (operation guaranteed), compared to the case of using a semiconductor bare chip, the inspection cost (capital investment cost of inspection apparatus, inspection) Software development costs, etc.) can be significantly reduced, and manufacturing costs can be reduced.

なお、第1のデバイス1と第2のデバイス2は同じ構成であってもよいし、異なる構成であってもよい。すなわち、同じデバイスであってもよいし、異なるデバイスであってもよい。また、形状、大きさ等の構成が同じであってもよいし、異なっていてもよい。   Note that the first device 1 and the second device 2 may have the same configuration or different configurations. That is, they may be the same device or different devices. Further, the configuration such as the shape and size may be the same or different.

支持体5の材料としては、特に限定されるわけではないが、例えば金属(Fe、NiとFeを含んだ合金、Al、Alを含んだ合金、Cu、NiとCrを含んだ合金、Crを含んだ合金等)、シリコン、樹脂材料(ナイロン、PP(polypropylene)、エポキシ樹脂、カーボン、アラミド樹脂等)、雲母(マイカ)などを用いることができる。   The material of the support 5 is not particularly limited. For example, a metal (Fe, an alloy containing Ni and Fe, an alloy containing Al, Al, an alloy containing Cu, Ni and Cr, or Cr) is used. Alloy, etc.), silicon, resin material (nylon, PP (polypropylene), epoxy resin, carbon, aramid resin, etc.), mica (mica), and the like can be used.

支持体5は、端部が一方向に折り曲げられた可撓性回路基板3により形成されている空間(第2のデバイス2を内包する空間)の形状を支持する機能を有する。このような機能を実現できれば支持体5の構成(形状、大きさ、半導体装置内の設置位置等)は特段制限されない。   The support 5 has a function of supporting the shape of a space (a space containing the second device 2) formed by the flexible circuit board 3 whose end is bent in one direction. If such a function can be realized, the configuration (shape, size, installation position in the semiconductor device, etc.) of the support 5 is not particularly limited.

例えば、支持体5は、底面及びこの底面から延伸した側面を有し、天井が開口した形状であってもよい。底面の平面形状は特段制限されず、四角形、その他の多角形、円、その他の形状など、あらゆる形状を採用できる。底面は、局所的に開口部が存在してもよいし、なくてもよい。側面は底面の外周部(輪郭)から延伸するのが好ましい。延伸する方向は特段制限されず、底面と垂直な方向に延伸してもよいし、底面と側面とがなす角がその他の角度(90°以外の角度)となるように延伸してもよい。側面は、局所的に開口部が存在してもよいし、なくてもよい。   For example, the support 5 may have a shape having a bottom surface and a side surface extending from the bottom surface, and an open ceiling. The planar shape of the bottom surface is not particularly limited, and any shape such as a quadrangle, other polygons, a circle, and other shapes can be employed. The bottom surface may or may not have an opening locally. The side surface preferably extends from the outer peripheral portion (contour) of the bottom surface. The direction in which the film is stretched is not particularly limited, and the film may be stretched in a direction perpendicular to the bottom surface, or may be stretched so that the angle formed by the bottom surface and the side surface is another angle (an angle other than 90 °). The side surface may or may not have an opening locally.

可撓性回路基板3の第2の面7の少なくとも一部は、支持体5と接している。可撓性回路基板3の第2の面7の少なくとも一部は、支持体5の表面と接している。この構成により、可撓性回路基板3の形状が支持体5により支持される。   At least a part of the second surface 7 of the flexible circuit board 3 is in contact with the support 5. At least a part of the second surface 7 of the flexible circuit board 3 is in contact with the surface of the support 5. With this configuration, the shape of the flexible circuit board 3 is supported by the support 5.

このような本実施形態の半導体装置は、LSIや、様々な種類の電子機器に搭載することができる。電子機器としては、例えば、ワークステーション、サーバー、パーソナルコンピュータ、ロボットなどが例示される。   Such a semiconductor device of the present embodiment can be mounted on an LSI or various types of electronic devices. Examples of the electronic device include a workstation, a server, a personal computer, and a robot.

次に、詳細な例を示しながら、本実施形態の半導体装置の製造方法の一例を説明する。なお、ここで説明する製造方法はあくまで一例であり、これに限定されない。   Next, an example of a method for manufacturing the semiconductor device of this embodiment will be described with a detailed example. In addition, the manufacturing method demonstrated here is an example to the last, and is not limited to this.

まず、例えば図2に示すような第1のデバイス1(例:半導体デバイス、外形サイズ:約10mm×約10mm×厚さ約0.3mm)と、図3に示すような第2のデバイス2(例:半導体デバイス、外形サイズ:約10mm×約10mm×厚さ約0.3mm)と、図4に示すようなシリコンインターポーザ4(例:外形サイズ:約8mm×約8mm×厚さ約0.14mm)と、当該シリコンインターポーザ4を挿入可能な貫通穴を有するプレーン状(板状)の可撓性回路基板3とを用意する。さらに、半導体装置の外部端子として用いるはんだボール(例:直径約0.6mmのSnAgCuはんだボールを約100個)と、支持体5(例:外形サイズ:約20mm×約20mm×厚さ約0.3mm)を用意する。   First, for example, a first device 1 as shown in FIG. 2 (example: semiconductor device, external size: about 10 mm × about 10 mm × thickness about 0.3 mm) and a second device 2 as shown in FIG. 3 ( Example: semiconductor device, outer size: about 10 mm × about 10 mm × thickness about 0.3 mm) and silicon interposer 4 as shown in FIG. 4 (example: outer size: about 8 mm × about 8 mm × thickness about 0.14 mm) And a plain (plate-like) flexible circuit board 3 having a through hole into which the silicon interposer 4 can be inserted. Furthermore, solder balls (eg, about 100 SnAgCu solder balls having a diameter of about 0.6 mm) used as external terminals of the semiconductor device, and a support 5 (eg, external size: about 20 mm × about 20 mm × thickness about 0.1 mm). 3 mm).

ここで、図5に、可撓性回路基板3の断面図の一例を示す。当該図は、貫通穴を有さない部分を抽出した図となっている。可撓性回路基板3は、第1の絶縁層16と、第2の絶縁層17と、第3の絶縁層18とを有し、配線層数が2層となっている。可撓性回路基板3の外形サイズは、例えば、約20mm×約20mm×厚さ約0.14mmとすることができる。   Here, FIG. 5 shows an example of a cross-sectional view of the flexible circuit board 3. The said figure is the figure which extracted the part which does not have a through-hole. The flexible circuit board 3 includes a first insulating layer 16, a second insulating layer 17, and a third insulating layer 18, and the number of wiring layers is two. The external size of the flexible circuit board 3 can be, for example, about 20 mm × about 20 mm × thickness about 0.14 mm.

なお、図5に示すように、可撓性回路基板3の第2の面7にはあらかじめ支持体5の表面と接着させる箇所に対応する部分に接着層を形成しておくことができる。接着層としては、例えば、熱可塑性の接着シート19(例:厚さ約25μm、150℃以上で接着できる材料で構成)を採用することができる。   As shown in FIG. 5, an adhesive layer can be formed in advance on the second surface 7 of the flexible circuit board 3 at a portion corresponding to a location to be bonded to the surface of the support 5. As the adhesive layer, for example, a thermoplastic adhesive sheet 19 (eg, made of a material that can be bonded at a thickness of about 25 μm and 150 ° C. or higher) can be employed.

このような準備を行った後、まず、図6に示すように、可撓性回路基板3の貫通穴にシリコンインターポーザ4を挿入する。図6は、可撓性回路基板3の貫通穴にシリコンインターポーザ4を挿入した後の状態を平面視した様子を示している。図示する例では、可撓性回路基板3とシリコンインターポーザ4の間に隙間が形成され、可撓性回路基板3とシリコンインターポーザ4は非接触となっている。なお、当該構成に限定されず、可撓性回路基板3とシリコンインターポーザ4の間に形成された隙間は、接着剤等で埋められてもよい。その他の例として、可撓性回路基板3とシリコンインターポーザ4は接触していてもよい。   After making such preparation, first, as shown in FIG. 6, the silicon interposer 4 is inserted into the through hole of the flexible circuit board 3. FIG. 6 shows a plan view of the state after the silicon interposer 4 is inserted into the through hole of the flexible circuit board 3. In the illustrated example, a gap is formed between the flexible circuit board 3 and the silicon interposer 4, and the flexible circuit board 3 and the silicon interposer 4 are not in contact with each other. Note that the gap formed between the flexible circuit board 3 and the silicon interposer 4 may be filled with an adhesive or the like without being limited to the configuration. As another example, the flexible circuit board 3 and the silicon interposer 4 may be in contact with each other.

その後、可撓性回路基板3の第1の面6に位置する第2の外部電極8(図5参照)上と第3の外部電極14上、及び、シリコンインターポーザ4の第1の面10に位置する第1の外部電極11上にフラックスまたはクリームはんだを塗布し、実装マウンターを用いて、第1のデバイス1を可撓性回路基板3及びシリコンインターポーザ4に仮搭載する。   Thereafter, on the second external electrode 8 (see FIG. 5) and the third external electrode 14 located on the first surface 6 of the flexible circuit board 3, and on the first surface 10 of the silicon interposer 4. Flux or cream solder is applied on the first external electrode 11 positioned, and the first device 1 is temporarily mounted on the flexible circuit board 3 and the silicon interposer 4 using a mounting mounter.

その後、リフロー装置を用いて、可撓性回路基板3の第2の外部電極8、及び、シリコンインターポーザ4の第1の外部電極11と、第1のデバイス1とをはんだ接続させる。   Thereafter, the second external electrode 8 of the flexible circuit board 3, the first external electrode 11 of the silicon interposer 4, and the first device 1 are solder-connected using a reflow apparatus.

次に、同様にして、可撓性回路基板3の第2の面上、及び、シリコンインターポーザ4の第2の面12上に第2のデバイス2を仮搭載し、可撓性回路基板3の第1の外部電極9、及び、シリコンインターポーザ4の第2の外部電極13と、第2のデバイス2とをはんだ接続させる。   Next, similarly, the second device 2 is temporarily mounted on the second surface of the flexible circuit board 3 and on the second surface 12 of the silicon interposer 4. The first external electrode 9, the second external electrode 13 of the silicon interposer 4, and the second device 2 are solder-connected.

次に、支持体5を可撓性回路基板3の第1の外部電極9(グランドに接続されている外部電極)と導電性接着剤を用いて接続させ、且つ、可撓性回路基板3の第2の面7の一部と接着させる。支持体5と可撓性回路基板3との接続、および接着は、実装マウンターを用いて行うことができる。これにより、第2のデバイス2が支持体5で覆われる。   Next, the support 5 is connected to the first external electrode 9 (external electrode connected to the ground) of the flexible circuit board 3 using a conductive adhesive, and the flexible circuit board 3 A part of the second surface 7 is adhered. Connection and adhesion between the support 5 and the flexible circuit board 3 can be performed using a mounting mounter. Thereby, the second device 2 is covered with the support 5.

なお、ここでは支持体5と可撓性回路基板3のグランドとを導電性接着剤で接続する例を示したが、必ずしも支持体5と可撓性回路基板3のグランドとは接続しなくてもよい。可撓性回路基板3の電極以外の部分(絶縁部分)と支持体5とが接着されているだけでも構わない。支持体5が金属材料やシリコンなどの導体または半導体の場合、支持体を可撓性回路基板3のグランドと接続した方が半導体装置の電気的なノイズを小さくすることができて好ましい。   In addition, although the example which connects the support body 5 and the ground of the flexible circuit board 3 with the conductive adhesive was shown here, the support body 5 and the ground of the flexible circuit board 3 are not necessarily connected. Also good. It does not matter if the portion (insulating portion) other than the electrode of the flexible circuit board 3 and the support 5 are bonded together. When the support 5 is a conductor such as a metal material or silicon, or a semiconductor, it is preferable to connect the support to the ground of the flexible circuit board 3 because electrical noise of the semiconductor device can be reduced.

図7はここまでの工程を経た後の半導体装置の断面図の一例を示す。   FIG. 7 shows an example of a cross-sectional view of the semiconductor device after the above steps.

次に、加熱(例:180℃)したヒーターステージ上に半導体装置を吸着固定させる。その状態で、加圧ツールを用いて可撓性回路基板3を支持体5の露出面に沿って折り曲げ、接着シート19を介して可撓性回路基板3を支持体5の表面(露出面)に接着させる。ここまでの工程により、図8に示すように、第2のデバイス2及び支持体5を可撓性回路基板3が覆った(内包した)パッケージが作製される。また、可撓性回路基板3の第1の面6は、貫通穴を有する第1の領域と、第1の領域が向く方向(図中、上方向)に対して略180°反対方向(図中、下方向)を向く第2の領域とを有するようになる。第2の外部電極8は第1の領域に位置し、第3の外部電極14は第2の領域に位置する。第3の外部電極14には、外部端子15が形成されており、他のデバイス(第3のデバイス)と電気的に接続可能になっている。   Next, the semiconductor device is adsorbed and fixed on a heated (eg, 180 ° C.) heater stage. In this state, the flexible circuit board 3 is bent along the exposed surface of the support 5 using a pressure tool, and the flexible circuit board 3 is exposed to the surface (exposed surface) of the support 5 via the adhesive sheet 19. Adhere to. Through the steps so far, as shown in FIG. 8, a package is produced in which the flexible circuit board 3 covers (includes) the second device 2 and the support 5. In addition, the first surface 6 of the flexible circuit board 3 has a first region having a through hole and a direction opposite to the direction (in FIG. And a second region facing in the downward direction. The second external electrode 8 is located in the first region, and the third external electrode 14 is located in the second region. An external terminal 15 is formed on the third external electrode 14 and can be electrically connected to another device (third device).

次に、このようにして作製したパッケージの第3の外部電極14(可撓性回路基板3の第1の面6の第2の領域に位置する第3の外部電極14)に、半導体装置の外部端子15となるはんだボールをフラックスで仮搭載した後、リフロー炉に投入して、はんだ接続を行い、図1に示す半導体装置が完成する。   Next, the third external electrode 14 (the third external electrode 14 located in the second region of the first surface 6 of the flexible circuit board 3) of the package manufactured in this manner is connected to the semiconductor device. After temporarily mounting the solder balls serving as the external terminals 15 with a flux, they are put into a reflow furnace and soldered to complete the semiconductor device shown in FIG.

その後、図9に示すように、完成した半導体装置は、マウンターを用い、第3の外部電極14を介して実装基板20に仮搭載し、リフロー装置を用いて実装基板20(第3のデバイス)とはんだ接続させることができる。   After that, as shown in FIG. 9, the completed semiconductor device is temporarily mounted on the mounting substrate 20 via the third external electrode 14 using a mounter, and the mounting substrate 20 (third device) is used using a reflow device. And solder connection.

なお、可撓性回路基板3の端部を一方の面側に折り曲げる折り曲げ方は特段制限されない。図10及び11に一例を示す。なお、折り曲げた後の状態で、端部同士が重なり合ってもよいし(接する)、このようにならず、端部同士の間に隙間が存在してもよい。   Note that the bending method of bending the end portion of the flexible circuit board 3 to one surface side is not particularly limited. An example is shown in FIGS. It should be noted that the ends may be overlapped (contacted) in a state after being bent, or a gap may exist between the ends instead of this.

次に、本実施形態の作用効果について説明する。   Next, the effect of this embodiment is demonstrated.

第1の効果は、いままでの可撓性回路基板3では配線できない高密度配線が要求されるデバイス(第1のデバイス1及び第2のデバイス2)に対しても、シリコンインターポーザ4を使用することで配線可能となり、小型化された高性能な3次元実装型半導体装置を実現できる。   The first effect is that the silicon interposer 4 is used even for devices (first device 1 and second device 2) that require high-density wiring that cannot be wired with the flexible circuit board 3 so far. Thus, wiring becomes possible, and a miniaturized high-performance three-dimensional mounting type semiconductor device can be realized.

第2の効果は、小型な半導体装置(第1のデバイス1及び第2のデバイス2)をプリント回路基板(可撓性回路基板3)に搭載することができるので、より外形面積の小さいプリント回路基板(可撓性回路基板3)を実現できる。そして、外形面積が小さくなることにより、プリント回路基板(可撓性回路基板3)をより低コストにすることができる。   The second effect is that a small semiconductor device (first device 1 and second device 2) can be mounted on a printed circuit board (flexible circuit board 3). A substrate (flexible circuit board 3) can be realized. And since an external area becomes small, a printed circuit board (flexible circuit board 3) can be made cheaper.

第3の効果は、小型な半導体装置をアミューズメント機器、家庭用ゲーム機、医療機器、パーソナルコンピュータ、カーナビゲーション、車載モジュールなどを代表とする電子機器に搭載することによって、これらの電子機器の小型化、軽量化、高性能化を実現できるという効果がある。   The third effect is that by mounting small semiconductor devices on electronic devices such as amusement devices, home game machines, medical devices, personal computers, car navigation systems, in-vehicle modules, etc., these electronic devices can be downsized. There is an effect that weight reduction and high performance can be realized.

<第2の実施形態>
本実施形態の半導体装置は、第1のデバイス1と第2のデバイス2を対向させて通信を行うNetwork−on−Chip(以下NoC)構造となっている。その他の構成は第1の実施形態と同様である。
<Second Embodiment>
The semiconductor device of the present embodiment has a network-on-chip (hereinafter referred to as NoC) structure in which communication is performed with the first device 1 and the second device 2 facing each other. Other configurations are the same as those of the first embodiment.

NoCでは通信で使用する信号ピンは約10,000ピンが必要となり、可撓性回路基板3の第2の面7と可撓性回路基板3の第1の面6をVIAで接続する必要がある。しかし、通常の可撓性回路基板3のVIAランド径は直径0.2mmほどになり、ランドピッチ間が0.25mm間隔でしか10,000ピンの信号を配線することができない。本実施形態では、ランドピッチ間が狭いシリコンインターポーザ4(例:ランドピッチ間、0.15mm)を可撓性回路基板に挿入し、シリコンインターポーザ4をも利用して第1のデバイス1と第2のデバイス2を接続することで、NoC信号間の配線密度を高くし配線数を増加できる効果を有している。なお、第1のデバイス1及び第2のデバイス2が、NoCの様に10,000ピンとピン数が多く、配線密度が高いデバイスである場合だけでなく、ピン数が少なく、配線密度が低いデバイスであっても、同様の効果を実現することはできる。   In NoC, about 10,000 signal pins are required for communication, and it is necessary to connect the second surface 7 of the flexible circuit board 3 and the first surface 6 of the flexible circuit board 3 with VIA. is there. However, the VIA land diameter of the normal flexible circuit board 3 is about 0.2 mm in diameter, and signals of 10,000 pins can be wired only at intervals of 0.25 mm between the land pitches. In the present embodiment, a silicon interposer 4 having a narrow land pitch (for example, between land pitches, 0.15 mm) is inserted into a flexible circuit board, and the first device 1 and the second device 2 are also utilized using the silicon interposer 4. By connecting the device 2, the wiring density between NoC signals can be increased and the number of wirings can be increased. The first device 1 and the second device 2 are not only devices having a large number of pins and 10,000 pins, such as NoC, but also a device having a small number of pins and a low wiring density. Even so, the same effect can be realized.

<第3の実施形態>
図12に本実施形態の半導体装置の断面図の一例を示す。
<Third Embodiment>
FIG. 12 shows an example of a cross-sectional view of the semiconductor device of this embodiment.

本実施形態の半導体装置は、支持体5を有さない点で、第1及び第2の実施形態と異なる。このような本実施形態の半導体装置は、第2のデバイス2の露出面(図中下側の面)に第2の面7が接するように可撓性回路基板3が折り曲げられている。   The semiconductor device of this embodiment is different from the first and second embodiments in that it does not have the support 5. In such a semiconductor device of this embodiment, the flexible circuit board 3 is bent so that the second surface 7 is in contact with the exposed surface (the lower surface in the drawing) of the second device 2.

本実施形態の半導体装置によれば、第1及び第2の実施形態で説明した作用効果を実現することができる。また、3次元実装半導体装置をより小型化することができる。   According to the semiconductor device of the present embodiment, it is possible to realize the effects described in the first and second embodiments. In addition, the three-dimensional mounting semiconductor device can be further reduced in size.

<第4の実施形態>
図13に本実施形態の半導体装置の断面図の一例を示す。
<Fourth Embodiment>
FIG. 13 shows an example of a cross-sectional view of the semiconductor device of this embodiment.

本実施形態の半導体装置は、可撓性回路基板3の第1の面6上に受動部品21などの他のデバイスが搭載されている点で、第1及び第2の実施形態と異なる。その他の構成は第1及び第2の実施形態と同様である。   The semiconductor device of this embodiment is different from the first and second embodiments in that other devices such as the passive component 21 are mounted on the first surface 6 of the flexible circuit board 3. Other configurations are the same as those in the first and second embodiments.

ここで、第1の実施形態で説明したように、可撓性回路基板3の第1の面6は、貫通穴を有する第1の領域と、第1の領域が向く方向(図中、上方向)に対して略180°反対方向(図中、下方向)を向く第2の領域とを有する。受動部品は、例えば、第1の領域に搭載することができる。   Here, as described in the first embodiment, the first surface 6 of the flexible circuit board 3 includes a first region having a through hole and a direction in which the first region faces (upward in the figure). Direction) and a second region facing in the opposite direction (downward in the figure). The passive component can be mounted in the first region, for example.

受動部品21は、例えば、抵抗、コンデンサ及びインダクタの中の1種以上を含んでもよい。搭載される受動部品21の数は設計的事項である。なお、受動部品21に代えて又は加えて、他のデバイスを可撓性回路基板3の第1の面6上に搭載することもできる。   The passive component 21 may include at least one of a resistor, a capacitor, and an inductor, for example. The number of passive components 21 to be mounted is a matter of design. In place of or in addition to the passive component 21, another device can be mounted on the first surface 6 of the flexible circuit board 3.

本実施形態の半導体装置によれば、第1及び第2の実施形態で説明した作用効果を実現することができる。また、受動部品21を可撓性回路基板3に搭載することにより、多機能で小型化された3次元実装半導体装置とすることができる。   According to the semiconductor device of the present embodiment, it is possible to realize the effects described in the first and second embodiments. Further, by mounting the passive component 21 on the flexible circuit board 3, a multi-functional and miniaturized three-dimensional mounting semiconductor device can be obtained.

<第5の実施形態>
図14に本実施形態の半導体装置の断面図の一例を示す。
<Fifth Embodiment>
FIG. 14 shows an example of a cross-sectional view of the semiconductor device of this embodiment.

本実施形態の半導体装置は、第1及び第2の実施形態で説明した構造の半導体装置の第1の面6の第3の外部電極14に形成された外部端子15を介して、第1及び第2の実施形態で説明した構造の半導体装置(第3のデバイス)を電気的に接続している点で、第1及び第2の実施形態と異なる。その他の構成は、第1及び第2の実施形態と同様である。   The semiconductor device according to the present embodiment includes the first and second external terminals 15 formed on the third external electrode 14 on the first surface 6 of the semiconductor device having the structure described in the first and second embodiments. The semiconductor device (third device) having the structure described in the second embodiment is electrically connected to the first and second embodiments. Other configurations are the same as those in the first and second embodiments.

本実施形態の半導体装置によれば、第1及び第2の実施形態で説明した作用効果を実現することができる。また、このような構造をとることにより、基板の実装面積を削減でき小型化することができる。なお、積層する段数は2段に限定されず、3段以上であってもよい。   According to the semiconductor device of the present embodiment, it is possible to realize the effects described in the first and second embodiments. Moreover, by taking such a structure, the mounting area of a board | substrate can be reduced and it can reduce in size. Note that the number of layers to be stacked is not limited to two, and may be three or more.

<第6の実施形態>
図15に本実施形態の半導体装置の断面図の一例を示す。
<Sixth Embodiment>
FIG. 15 shows an example of a cross-sectional view of the semiconductor device of this embodiment.

本実施形態の半導体装置は、第3の実施形態で説明した構造の半導体装置の第1の面6の第3の外部電極14に形成された外部端子15を介して、第3の実施形態で説明した構造の半導体装置(第3のデバイス)を電気的に接続している点で、第3の実施形態と異なる。その他の構成は、第3の実施形態と同様である。   The semiconductor device of this embodiment is the same as that of the third embodiment via the external terminal 15 formed on the third external electrode 14 of the first surface 6 of the semiconductor device having the structure described in the third embodiment. It differs from the third embodiment in that the semiconductor device (third device) having the structure described is electrically connected. Other configurations are the same as those of the third embodiment.

本実施形態の半導体装置によれば、第3の実施形態で説明した作用効果を実現することができる。また、このような構造をとることにより、基板の実装面積を削減でき小型化することができる。なお、積層する段数は2段に限定されず、3段以上であってもよい。   According to the semiconductor device of the present embodiment, it is possible to achieve the effects described in the third embodiment. Moreover, by taking such a structure, the mounting area of a board | substrate can be reduced and it can reduce in size. Note that the number of layers to be stacked is not limited to two, and may be three or more.

<第7の実施形態>
図16に本実施形態の半導体装置の断面図の一例を示す。
<Seventh Embodiment>
FIG. 16 shows an example of a cross-sectional view of the semiconductor device of this embodiment.

本実施形態の半導体装置は、第4の実施形態で説明した構造の半導体装置の第1の面6の第3の外部電極14に形成された外部端子15を介して、第4の実施形態で説明した構造の半導体装置(第3のデバイス)を電気的に接続している点で、第4の実施形態と異なる。その他の構成は、第4の実施形態と同様である。   The semiconductor device of this embodiment is the same as that of the fourth embodiment via the external terminal 15 formed on the third external electrode 14 of the first surface 6 of the semiconductor device having the structure described in the fourth embodiment. It differs from the fourth embodiment in that the semiconductor device (third device) having the structure described is electrically connected. Other configurations are the same as those of the fourth embodiment.

本実施形態の半導体装置によれば、第4の実施形態で説明した作用効果を実現することができる。また、このような構造をとることにより、基板の実装面積を削減でき小型化することができる。なお、積層する段数は2段に限定されず、3段以上であってもよい。   According to the semiconductor device of the present embodiment, it is possible to achieve the effects described in the fourth embodiment. Moreover, by taking such a structure, the mounting area of a board | substrate can be reduced and it can reduce in size. Note that the number of layers to be stacked is not limited to two, and may be three or more.

<第8の実施形態>
第5乃至7の実施形態では、同様の構造の半導体装置同士を積層したが、本実施形態では、異なる構造の半導体装置同士を積層することができる。例えば、第1及び第2の実施形態で説明した構造の半導体装置と、第3又は第4の実施形態で説明した構造の半導体装置を積層してもよい。この積層における上下位置関係は特段制限されない。すなわち、第1及び第2の実施形態で説明した構造の半導体装置が上側に位置し、第3又は第4の実施形態で説明した構造の半導体装置が下側に位置してもよいし、その逆であってもよい。また、第3の実施形態で説明した半導体装置と、第4の実施形態で説明した構造の半導体装置を積層してもよい。この積層における上下位置関係も特段制限されない。また、3段以上に積層する場合、任意の組み合わせの半導体装置を、任意の上下関係で積層することができる。
<Eighth Embodiment>
In the fifth to seventh embodiments, semiconductor devices having the same structure are stacked, but in this embodiment, semiconductor devices having different structures can be stacked. For example, the semiconductor device having the structure described in the first and second embodiments and the semiconductor device having the structure described in the third or fourth embodiment may be stacked. The vertical positional relationship in this stack is not particularly limited. That is, the semiconductor device having the structure described in the first and second embodiments may be positioned on the upper side, and the semiconductor device having the structure described in the third or fourth embodiment may be positioned on the lower side. The reverse may be possible. Further, the semiconductor device described in the third embodiment and the semiconductor device having the structure described in the fourth embodiment may be stacked. The vertical positional relationship in this lamination is not particularly limited. In the case of stacking in three or more stages, any combination of semiconductor devices can be stacked in any vertical relationship.

本実施形態の半導体装置によれば、第5乃至7の実施形態で説明した作用効果を実現することができる。   According to the semiconductor device of the present embodiment, it is possible to realize the effects described in the fifth to seventh embodiments.

以上、本発明の実施形態について述べたが、本願発明は当該実施形態に限定されるものではなく、発明の精神を逸脱しない範囲でさらに多くの改変を施しえるのは言うまでも無いことである。   As mentioned above, although embodiment of this invention was described, it cannot be overemphasized that this invention is not limited to the said embodiment, and can carry out more modification | change in the range which does not deviate from the mind of invention. .

以下、参考形態の例を付記する。
1. 貫通穴を有する可撓性回路基板と、
前記貫通穴に埋め込まれたシリコンインターポーザと、
前記可撓性回路基板の第1の面側に位置し、前記可撓性回路基板及び前記シリコンインターポーザ両方と電気的に接続している第1のデバイスと、
前記第1の面と表裏の関係にある前記可撓性回路基板の第2の面側に位置し、前記可撓性回路基板及び前記シリコンインターポーザ両方と電気的に接続している第2のデバイスと、を有し、
前記可撓性回路基板の端部は一方の面側に折り曲げられており、前記第2のデバイスは前記可撓性回路基板により内包されている半導体装置。
2. 1に記載の半導体装置において、
前記可撓性回路基板上における最小ランドピッチ間隔よりも、前記シリコンインターポーザ上における最小ランドピッチ間隔の方が小さい半導体装置。
3. 1または2に記載の半導体装置において、
前記可撓性回路基板と前記シリコンインターポーザは面一となっている半導体装置。
4. 1から3のいずれか1つに記載の半導体装置において、
前記可撓性回路基板は、さらに、支持体を内包し、前記支持体により形状を支持されている半導体装置。
5. 4に記載の半導体装置において、
前記支持体は、Fe、NiとFeを含んだ合金、Al、Alを含んだ合金、Cu、NiとCrを含んだ合金、Crを含んだ合金、Si、樹脂材料、雲母の中のいずれか1種以上の材料で構成される半導体装置。
6. 1から5のいずれか1つに記載の半導体装置において、
前記可撓性回路基板の前記第1の面に、受動部品が搭載されている半導体装置。
7. 1から6のいずれか1つに記載の半導体装置において、
前記可撓性回路基板の前記第1の面は、前記貫通穴を有する第1の領域と、前記第1の領域が向く方向に対して略180°反対方向を向く第2の領域とを有し、
前記第2の領域を介して第3のデバイスと接続されている半導体装置。
8. 7に記載の半導体装置に置いて、
前記第3のデバイスは、請求項1から6のいずれか1項に記載の半導体装置である半導体装置。
9. 1から8のいずれか1つに記載の半導体装置を搭載したLSI。
10. 1から8のいずれか1つに記載の半導体装置を搭載した電子機器。
Hereinafter, examples of the reference form will be added.
1. A flexible circuit board having a through hole;
A silicon interposer embedded in the through hole;
A first device located on a first surface side of the flexible circuit board and electrically connected to both the flexible circuit board and the silicon interposer;
A second device located on the second surface side of the flexible circuit board in a front-back relationship with the first surface and electrically connected to both the flexible circuit board and the silicon interposer And having
An end portion of the flexible circuit board is bent to one surface side, and the second device is included in the flexible circuit board.
2. 1. The semiconductor device according to 1, wherein
A semiconductor device in which a minimum land pitch interval on the silicon interposer is smaller than a minimum land pitch interval on the flexible circuit board.
3. In the semiconductor device according to 1 or 2,
A semiconductor device in which the flexible circuit board and the silicon interposer are flush with each other.
4). In the semiconductor device according to any one of 1 to 3,
The flexible circuit board further includes a support, and the shape is supported by the support.
5. 4. The semiconductor device according to 4,
The support is any one of Fe, an alloy containing Ni and Fe, Al, an alloy containing Al, Cu, an alloy containing Ni and Cr, an alloy containing Cr, Si, a resin material, and mica. A semiconductor device composed of one or more materials.
6). In the semiconductor device according to any one of 1 to 5,
A semiconductor device in which a passive component is mounted on the first surface of the flexible circuit board.
7). In the semiconductor device according to any one of 1 to 6,
The first surface of the flexible circuit board has a first region having the through hole and a second region facing in a direction approximately 180 ° opposite to the direction in which the first region faces. And
A semiconductor device connected to a third device through the second region.
8). In the semiconductor device described in 7,
The semiconductor device according to claim 1, wherein the third device is a semiconductor device according to claim 1.
9. An LSI on which the semiconductor device according to any one of 1 to 8 is mounted.
10. An electronic device on which the semiconductor device according to any one of 1 to 8 is mounted.

1 第1のデバイス
2 第2のデバイス
3 可撓性回路基板
4 シリコンインターポーザ
5 支持体
6 可撓性回路基板の第1の面
7 可撓性回路基板の第2の面
8 可撓性回路基板の第2の外部電極
9 可撓性回路基板の第1の外部電極
10 シリコンインターポーザの第1の面
11 シリコンインターポーザの第1の外部電極
12 シリコンインターポーザの第2の面
13 シリコンインターポーザの第2の外部電極
14 可撓性回路基板の第3の外部電極
15 外部端子
16 第1の絶縁層
17 第2の絶縁層
18 第3の絶縁層
19 接着シート
20 実装基板
21 受動部品
DESCRIPTION OF SYMBOLS 1 1st device 2 2nd device 3 Flexible circuit board 4 Silicon interposer 5 Support body 6 1st surface of a flexible circuit board 7 2nd surface of a flexible circuit board 8 Flexible circuit board The second external electrode 9 The first external electrode 10 of the flexible circuit board 10 The first surface of the silicon interposer 11 The first external electrode of the silicon interposer 12 The second surface of the silicon interposer 13 The second surface of the silicon interposer External electrode 14 Third external electrode of flexible circuit board 15 External terminal 16 First insulating layer 17 Second insulating layer 18 Third insulating layer 19 Adhesive sheet 20 Mounting substrate 21 Passive component

Claims (10)

貫通穴を有する可撓性回路基板と、
前記貫通穴に埋め込まれたシリコンインターポーザと、
前記可撓性回路基板の第1の面上に位置し、前記可撓性回路基板及び前記シリコンインターポーザ両方と電気的に接続している第1のデバイスと、
前記第1の面と表裏の関係にある前記可撓性回路基板の第2の面上に位置し、前記可撓性回路基板及び前記シリコンインターポーザ両方と電気的に接続している第2のデバイスと、を有し、
前記可撓性回路基板の端部は一方の面側に折り曲げられており、前記第2のデバイスは前記可撓性回路基板により内包されている半導体装置。
A flexible circuit board having a through hole;
A silicon interposer embedded in the through hole;
A first device located on a first surface of the flexible circuit board and electrically connected to both the flexible circuit board and the silicon interposer;
A second device located on a second surface of the flexible circuit board in a front-back relationship with the first surface and electrically connected to both the flexible circuit board and the silicon interposer And having
An end portion of the flexible circuit board is bent to one surface side, and the second device is included in the flexible circuit board.
請求項1に記載の半導体装置において、
前記可撓性回路基板上における最小ランドピッチ間隔よりも、前記シリコンインターポーザ上における最小ランドピッチ間隔の方が小さい半導体装置。
The semiconductor device according to claim 1,
A semiconductor device in which a minimum land pitch interval on the silicon interposer is smaller than a minimum land pitch interval on the flexible circuit board.
請求項1または2に記載の半導体装置において、
前記可撓性回路基板と前記シリコンインターポーザは面一となっている半導体装置。
The semiconductor device according to claim 1 or 2,
A semiconductor device in which the flexible circuit board and the silicon interposer are flush with each other.
請求項1から3のいずれか1項に記載の半導体装置において、
前記可撓性回路基板は、さらに、支持体を内包し、前記支持体により形状を支持されている半導体装置。
The semiconductor device according to any one of claims 1 to 3,
The flexible circuit board further includes a support, and the shape is supported by the support.
請求項4に記載の半導体装置において、
前記支持体は、Fe、NiとFeを含んだ合金、Al、Alを含んだ合金、Cu、NiとCrを含んだ合金、Crを含んだ合金、Si、樹脂材料、雲母の中のいずれか1種以上の材料で構成される半導体装置。
The semiconductor device according to claim 4,
The support is any one of Fe, an alloy containing Ni and Fe, Al, an alloy containing Al, Cu, an alloy containing Ni and Cr, an alloy containing Cr, Si, a resin material, and mica. A semiconductor device composed of one or more materials.
請求項1から5のいずれか1項に記載の半導体装置において、
前記可撓性回路基板の前記第1の面に、受動部品が搭載されている半導体装置。
The semiconductor device according to any one of claims 1 to 5,
A semiconductor device in which a passive component is mounted on the first surface of the flexible circuit board.
請求項1から6のいずれか1項に記載の半導体装置において、
前記可撓性回路基板の前記第1の面は、前記貫通穴を有する第1の領域と、前記第1の領域が向く方向に対して略180°反対方向を向く第2の領域とを有し、
前記第2の領域を介して第3のデバイスと接続されている半導体装置。
The semiconductor device according to any one of claims 1 to 6,
The first surface of the flexible circuit board has a first region having the through hole and a second region facing in a direction approximately 180 ° opposite to the direction in which the first region faces. And
A semiconductor device connected to a third device through the second region.
請求項7に記載の半導体装置において、
前記第3のデバイスは、請求項1から6のいずれか1項に記載の半導体装置である半導体装置。
The semiconductor device according to claim 7,
The semiconductor device according to claim 1, wherein the third device is a semiconductor device according to claim 1.
請求項1から8のいずれか1項に記載の半導体装置を搭載したLSI(Large Scale Integration)。   An LSI (Large Scale Integration) on which the semiconductor device according to any one of claims 1 to 8 is mounted. 請求項1から8のいずれか1項に記載の半導体装置を搭載した電子機器。   An electronic device in which the semiconductor device according to claim 1 is mounted.
JP2013068434A 2013-03-28 2013-03-28 Semiconductor device, LSI (Large Scale Integration) and electronic device Active JP5839503B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013068434A JP5839503B2 (en) 2013-03-28 2013-03-28 Semiconductor device, LSI (Large Scale Integration) and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013068434A JP5839503B2 (en) 2013-03-28 2013-03-28 Semiconductor device, LSI (Large Scale Integration) and electronic device

Publications (2)

Publication Number Publication Date
JP2014192449A JP2014192449A (en) 2014-10-06
JP5839503B2 true JP5839503B2 (en) 2016-01-06

Family

ID=51838417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013068434A Active JP5839503B2 (en) 2013-03-28 2013-03-28 Semiconductor device, LSI (Large Scale Integration) and electronic device

Country Status (1)

Country Link
JP (1) JP5839503B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108388826B (en) * 2017-02-03 2020-06-02 上海箩箕技术有限公司 Electronic device
WO2023190611A1 (en) * 2022-03-30 2023-10-05 株式会社村田製作所 High-frequency module

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4556671B2 (en) * 2005-01-06 2010-10-06 富士電機システムズ株式会社 Semiconductor package and flexible circuit board
JP4581768B2 (en) * 2005-03-16 2010-11-17 ソニー株式会社 Manufacturing method of semiconductor device
JP4830493B2 (en) * 2006-01-11 2011-12-07 日本電気株式会社 Semiconductor device, mounting structure thereof, and mounting method thereof
US8050047B2 (en) * 2007-07-12 2011-11-01 Stats Chippac Ltd. Integrated circuit package system with flexible substrate and recessed package

Also Published As

Publication number Publication date
JP2014192449A (en) 2014-10-06

Similar Documents

Publication Publication Date Title
JP4790297B2 (en) Semiconductor device and manufacturing method thereof
CN100593843C (en) Electronic device and method of manufacturing the same
US7550857B1 (en) Stacked redistribution layer (RDL) die assembly package
EP1156705B1 (en) Wiring board, semiconductor device and method of producing, testing and packaging the same, and circuit board and electronic equipment
JP5185885B2 (en) Wiring board and semiconductor device
JP5500870B2 (en) Substrate with connection terminal and socket for electronic parts
US7728437B2 (en) Semiconductor package form within an encapsulation
JPWO2012067177A1 (en) Wiring board and manufacturing method thereof
JP3925615B2 (en) Semiconductor module
JP2007324354A (en) Semiconductor device
US8791501B1 (en) Integrated passive device structure and method
JP2008147598A (en) Stacked package, and method for manufacturing the same
US7097462B2 (en) Patch substrate for external connection
JP2009141169A (en) Semiconductor device
JP4965989B2 (en) Electronic component built-in substrate and method for manufacturing electronic component built-in substrate
JP5839503B2 (en) Semiconductor device, LSI (Large Scale Integration) and electronic device
EP1041618A1 (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
US8546186B2 (en) Planar interconnect structure for hybrid circuits
US20140078700A1 (en) Circuit board device and electronic device
WO2009090896A1 (en) Electronic component
KR101334593B1 (en) Semiconductor package and method for fabricating of the same
JP6335265B2 (en) Electronic equipment
US20110074042A1 (en) Electronic device
JP2015152517A (en) Semiconductor device, test method, and semiconductor device manufacturing method
JP2010056121A (en) Multilayer semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140709

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20140804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151105

R150 Certificate of patent or registration of utility model

Ref document number: 5839503

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250