JP5834842B2 - Image forming apparatus - Google Patents
Image forming apparatus Download PDFInfo
- Publication number
- JP5834842B2 JP5834842B2 JP2011262305A JP2011262305A JP5834842B2 JP 5834842 B2 JP5834842 B2 JP 5834842B2 JP 2011262305 A JP2011262305 A JP 2011262305A JP 2011262305 A JP2011262305 A JP 2011262305A JP 5834842 B2 JP5834842 B2 JP 5834842B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- correction amount
- chip
- point
- emitting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Exposure Or Original Feeding In Electrophotography (AREA)
- Control Or Security For Electrophotography (AREA)
- Facsimile Heads (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Description
本発明は、主走査方向に発光点が複数並んだ露光ヘッドを有する露光装置を備える電子写真方式の画像形成装置に関する。 The present invention relates to an electrophotographic image forming apparatus including an exposure apparatus having an exposure head in which a plurality of light emitting points are arranged in the main scanning direction.
電子写真方式の画像形成装置においては、感光体をビームで露光することで、感光体上に静電潜像を形成する。この露光に用いられる露光装置として、近年、主走査方向(用紙が搬送される方向に直交する方向)にLEDなどによる発光点が複数並んだ露光ヘッドを有するものが用いられることがある。 In an electrophotographic image forming apparatus, an electrostatic latent image is formed on a photosensitive member by exposing the photosensitive member with a beam. As an exposure apparatus used for this exposure, in recent years, an exposure apparatus having an exposure head in which a plurality of light emitting points such as LEDs are arranged in the main scanning direction (direction orthogonal to the direction in which the paper is conveyed) may be used.
このタイプの露光ヘッドは、1つの半導体チップ内に半導体プロセスによりLEDの発光素子を精細に一列に配列したLEDアレイチップ(発光チップ)を、回路基板上において主走査方向に配列してなる。より詳細には、発光チップは、回路基板上において主走査方向に並ぶとともに、一の発光チップの一端の発光点と、これに隣接する発光チップの他端(一の発光チップに近い端)の発光点との主走査方向の隙間が発生するのを防止するため、隣接するLEDチップアレイ同士は、主走査方向に直交する副走査方向にずらして配置されている。1つの露光ヘッドには、このように複数の発光チップが配置されることと、隣接する発光チップ同士が副走査方向にずらして配置されることから、LEDの発光点は、主走査方向に直線状に並ばないため、各発光点を発光させるタイミングを補正することで、感光体上に露光された点(露光点)が一直線状に並ぶようにしている(特許文献1)。このような補正をするため、一般に、露光ヘッドまたは画像形成装置本体に主走査方向に延びる基準線を設定し、この基準線からの発光点の副走査方向のずれ量を測定し、このずれ量に応じた補正量を露光装置または画像形成装置本体に記憶している。 In this type of exposure head, an LED array chip (light emitting chip) in which LED light emitting elements are finely arranged in a line by a semiconductor process in one semiconductor chip is arranged in the main scanning direction on a circuit board. More specifically, the light emitting chips are arranged in the main scanning direction on the circuit board, and the light emitting point at one end of one light emitting chip and the other end of the light emitting chip adjacent thereto (the end close to the one light emitting chip). In order to prevent the occurrence of a gap in the main scanning direction with respect to the light emitting point, adjacent LED chip arrays are arranged so as to be shifted in the sub scanning direction orthogonal to the main scanning direction. Since a plurality of light emitting chips are arranged in one exposure head in this way and adjacent light emitting chips are arranged shifted in the sub-scanning direction, the light emitting point of the LED is a straight line in the main scanning direction. Therefore, the points exposed on the photoconductor (exposure points) are aligned in a straight line (Patent Document 1). In order to perform such correction, generally, a reference line extending in the main scanning direction is set on the exposure head or the image forming apparatus main body, and the amount of deviation of the light emitting point from the reference line in the sub-scanning direction is measured. Is stored in the exposure apparatus or the image forming apparatus main body.
しかしながら、前記した各発光点の副走査方向のずれ量をデジタル値として記憶するために、単にずれ量を量子化単位で除した商を、デジタル化(量子化)したずれ量とすると、基準線からの発光点のずれ具合によっては、補正後のタイミングで発光させたときに、隣接する発光点同士の副走査方向のずれ量が意外に大きくなることがある。すなわち、補正をうまく行えば、隣接する露光点同士の副走査方向のずれ量は、量子化単位の半分以下にすることが可能であると考えられるが、単純にずれ量を量子化して補正量を決定すると、露光点のずれ量が、部分的に量子化単位の半分よりも大きくなることがあるという問題がある。 However, in order to store the amount of deviation of each light emitting point in the sub-scanning direction as a digital value, if a quotient obtained by simply dividing the amount of deviation by a quantization unit is a digitized (quantized) amount of deviation, a reference line Depending on the degree of deviation of the light emitting point from the light source, the amount of deviation in the sub-scanning direction between adjacent light emitting points may become unexpectedly large when light is emitted at the corrected timing. In other words, if the correction is performed successfully, the amount of deviation in the sub-scanning direction between adjacent exposure points can be considered to be less than half of the quantization unit. , There is a problem that the amount of deviation of the exposure point may be partially larger than half of the quantization unit.
特に、上記のような、複数の発光チップを配列してなる露光装置では、チップ間において、副走査方向だけでなく、主走査方向にも配置の際の誤差(ずれ)が生じることから、一の発光チップの一端の発光点と、これに隣接する発光チップの他端の発光点の間で副走査方向の隙間ができると、主走査方向の隙間も加わることで、形成された画像に大きな隙間(ムラ)ができる可能性がある。 In particular, in an exposure apparatus in which a plurality of light emitting chips as described above are arranged, an error (displacement) in arrangement occurs not only in the sub-scanning direction but also in the main scanning direction between the chips. When a gap in the sub-scanning direction is formed between the light emitting point at one end of the light emitting chip and the light emitting point at the other end of the light emitting chip adjacent thereto, a gap in the main scanning direction is also added, so that a large image is formed. There may be gaps (unevenness).
そこで、本発明は、上記の背景に鑑みなされたもので、発光点の発光タイミングの補正量の決定方法を改善することで、発光チップ間における発光点の副走査方向のずれに基づく画像のムラを抑制し、画像品質を向上することを目的とする。 Therefore, the present invention has been made in view of the above background, and by improving the method for determining the correction amount of the light emission timing of the light emission point, the unevenness of the image based on the shift of the light emission point between the light emitting chips in the sub-scanning direction. The purpose is to suppress image quality and improve image quality.
本明細書によって開示される画像形成装置は、主走査方向に発光点が複数並んだ露光ヘッドを有する露光装置と、前記露光装置により露光されることで静電潜像が形成される感光体と、前記露光装置の発光を制御する制御装置と、前記発光点の主走査方向に延びる基準線に対するずれ量Cを記憶する記憶装置とを備えてなる電子写真方式の画像形成装置であって、前記露光装置は、主走査方向に並ぶ複数の発光点を有する発光チップを複数有してなり、当該複数の発光チップは、主走査方向に隣接する発光チップ同士が、主走査方向に直交する副走査方向にずれて配置され、前記制御装置は、前記発光点による露光点が前記感光体上で主走査方向に一列に並ぶようにするため、各発光点を発光させるタイミングを量子化された補正量Aとして決定する発光タイミング決定部と、各発光点を前記補正量に相当する時間だけ基準時からずらして発光させる露光ヘッド駆動部を有し、前記発光タイミング決定部は、前記ずれ量Cを量子化単位Dで除した商に基づいて補正量Aを仮決定する仮決定処理と、2つの発光チップのずれ量Cの差ΔCをB、2つの発光点の補正量Aの差ΔAに前記量子化単位Dを乗じた値をΔEとして、n番目の発光チップの一端の発光点とn+1番目の発光チップの他端の発光点との間で、|ΔE−B|<第一閾値の条件1を満たさない場合には、前記n+1番目の発光チップの他端の発光点について補正量Aの値をずらして前記条件1を満足させることで補正量Aを決定するチップ間補正量調整処理と、補正量Aをずらしたn+1番目の発光チップの他端の発光点と当該他端の発光点に隣接する発光点との間で、|ΔE−B|<第二閾値の条件2を満たさない場合には、2つの発光点の間で前記条件2を満たすように、発光点の補正量の値をずらす処理を、n+1番目の発光チップ内で行うチップ内での補正量再調整処理と、n+1番目の発光チップ内だけで前記条件2を満たすことが出来ない場合に、発光点の補正量の値をずらす処理を、n+2番目の発光チップ内で行うチップ外での補正量再調整処理とを行い、前記チップ外での補正量再調整処理は、n+1番目とn+2番目の発光チップを対象に実行される前記チップ間補正量調整処理と、n+1番目とn+2番目の発光チップを対象とするチップ間補正量調整処理にて前記条件2を満たさなくなった場合に、n+2番目の発光チップを対象に実行される前記チップ内での補正量再調整処理とを含む。
An image forming apparatus disclosed in the present specification includes an exposure apparatus having an exposure head in which a plurality of light emission points are arranged in the main scanning direction, and a photoreceptor on which an electrostatic latent image is formed by exposure by the exposure apparatus. An electrophotographic image forming apparatus comprising: a control device that controls light emission of the exposure device; and a storage device that stores a shift amount C of a light emission point with respect to a reference line extending in a main scanning direction. The exposure apparatus includes a plurality of light emitting chips having a plurality of light emitting points arranged in the main scanning direction, and the light emitting chips adjacent to each other in the main scanning direction are sub-scanned perpendicular to the main scanning direction. The control device is arranged so that the exposure points by the light emission points are arranged in a line in the main scanning direction on the photoconductor, and the timing for emitting each light emission point is quantized. As A A light emission timing determination unit that determines the light emission point, and an exposure head drive unit that emits light by shifting each light emission point from a reference time by a time corresponding to the correction amount. The provisional determination process for provisionally determining the correction amount A based on the quotient divided by D, the difference ΔC between the deviation amounts C of the two light emitting chips B, and the difference ΔA between the correction amounts A of the two light emitting points A to the quantization unit A value obtained by multiplying D is ΔE, and | ΔE−B | <
本明細書によって開示される画像形成装置では、隣接するn番目とn+1番目の発光チップ間における露光点のずれ|ΔE−B|が第一閾値より大きいか否かを判定し、大きい場合には、当該露光点のずれ|ΔE−B|が第一閾値より小さくなるように、発光点の補正量Aを調整(チップ間での補正量調整処理)する。そのため、露光点のずれが目立ちやすい発光チップ間の露光点のずれを小さくして、画像のムラを抑制し、画像品質を向上することができる。 In the image forming apparatus disclosed in this specification, it is determined whether or not the exposure point shift | ΔE−B | between the adjacent nth and n + 1th light emitting chips is larger than the first threshold value. The light emission point correction amount A is adjusted (correction amount adjustment processing between chips) so that the deviation | ΔE−B | of the exposure point is smaller than the first threshold value. For this reason, it is possible to reduce the deviation of the exposure point between the light emitting chips where the deviation of the exposure point is conspicuous, thereby suppressing the unevenness of the image and improving the image quality.
また、このチップ間での補正量調整処理の結果、n+1番目の発光チップ内で、露光点のずれが大きくなる部分が発生する場合がある。本実施形態では、n+1番目の発光チップ内にて、露光点のずれが比較的小さい隣接する発光点の組を探し、そのずれが小さい部分の発光点の補正量をずらしてチップ内調整をするので、画像全体として、隣接する露光点の副走査方向のずれを目立たなくし、画像品質を向上することができる(チップ内での補正量再調整処理)。 In addition, as a result of the correction amount adjustment processing between the chips, there may be a portion where the deviation of the exposure point becomes large in the (n + 1) th light emitting chip. In the present embodiment, in the (n + 1) th light-emitting chip, a set of adjacent light-emitting points with a relatively small exposure point shift is searched for, and the correction amount of the light-emitting point in the portion where the shift is small is shifted to perform in-chip adjustment. Therefore, the deviation of the adjacent exposure points in the sub-scanning direction can be made inconspicuous and the image quality can be improved as a whole image (correction amount readjustment processing in the chip).
また、更に、チップ内での補正量再調整で、露光点のずれが比較的小さい隣接する発光点の組を探すことが出来ない場合には、チップ外での補正量再調整処理を行って、露光点のずれが比較的小さい隣接する発光点の組を探し、そのずれが小さい部分の発光点の一方の補正量をずらして調整をする。そのため、チップ内での補正量再調整だけでは、露光点の副走査方向のずれを抑えることが困難な場合でも、露光点の副走査方向のずれを抑えることが可能となる。そのため、画像品質を向上することができる(チップ外での補正量再調整処理)。 Furthermore, if the correction amount readjustment within the chip cannot find a set of adjacent light emitting points with relatively small exposure point deviations, a correction amount readjustment process outside the chip is performed. Then, a set of adjacent light emitting points having a relatively small exposure point shift is searched, and adjustment is performed by shifting one correction amount of the light emitting points in a portion where the shift is small. For this reason, even when it is difficult to suppress the deviation of the exposure point in the sub-scanning direction only by adjusting the correction amount within the chip, it is possible to suppress the deviation of the exposure point in the sub-scanning direction. Therefore, the image quality can be improved (correction amount readjustment processing outside the chip).
上記画像形成装置では、以下とすることが好ましい。
・前記発光チップ内の複数の連続する発光点群を1つの発光点ブロックとして、前記発光チップ内の発光点を複数の発光点ブロックに分けて定義し、前記ずれ量は、発光点ブロックごとに1つの値が前記記憶装置に記憶され、前記発光タイミング決定部による発光点の補正量Aの決定は、前記発光点ブロックの補正量Aの決定として行われる。
In the image forming apparatus, the following is preferable.
A plurality of continuous light emitting point groups in the light emitting chip are defined as one light emitting point block, and light emitting points in the light emitting chip are divided into a plurality of light emitting point blocks, and the deviation amount is determined for each light emitting point block. One value is stored in the storage device, and the light emission point correction amount A is determined by the light emission timing determination unit as determination of the light emission point block correction amount A.
・前記発光タイミング決定部は、前記チップ外での補正量再調整処理で、前記条件2を満たさない場合、n+1番目以降の発光チップの各発光点の補正量Aを、チップ間補正量調整処理にて前記他端の発光点を対象に補正量をずらした方向に一律してずらす一括調整処理を行う。
The light emission timing determining unit determines the correction amount A for each light emitting point of the (n + 1) th and subsequent light emitting chips when the correction amount readjustment processing outside the chip does not satisfy the
・前記発光タイミング決定部は、各色の前記露光ヘッドに対して前記一括調整処理を共通して実行する。 The light emission timing determination unit executes the batch adjustment process in common for the exposure heads of the respective colors.
本発明によれば、発光チップ間における発光点の副走査方向のずれに基づく画像のムラを抑制できる。 According to the present invention, it is possible to suppress image unevenness due to a shift in the sub-scanning direction of light emitting points between light emitting chips.
<実施形態1>
<
実施形態1を図1ないし図13を参照して説明する。
1.カラープリンタの全体構成
図1に示すように、本発明の画像形成装置の一例としての電子写真方式のカラープリンタ1は、本体筐体10内に、用紙Sを供給する給紙部20と、給紙された用紙Sに画像を形成する画像形成部30と、画像が形成された用紙Sを排出する排紙部90と、これらの各部の動作を制御する制御装置100とを備えている。なお、以下の説明において、方向は、カラープリンタ使用時のユーザを基準にした方向で説明する。すなわち、図1において、紙面に向かって左側を「前側」、紙面に向かって右側を「後側」とし、紙面に向かって奥側を「左側」、紙面に向かって手前側を「右側」とする。また、紙面に向かって上下方向を「上下方向」とする。
A first embodiment will be described with reference to FIGS.
1. Overall Configuration of Color Printer As shown in FIG. 1, an
本体筐体10の上部には本体筐体10に対し相対的に開閉自在なアッパーカバー12が、後側に設けられたヒンジ12Aを支点として上下に回動自在に設けられている。アッパーカバー12の上面は、本体筐体10から排出された用紙Sを蓄積する排紙トレイ13となっており、下面には露光装置の一例としてのLEDユニット40が設けられている。
An
また、本体筐体10内には、各プロセスカートリッジ50を着脱自在に収容するカートリッジドロア15が設けられている。カートリッジドロア15は、左右に一対設けられた金属製のサイドプレート15A(片側のみ図示)と、一対のサイドプレート15Aを連結するクロスメンバー15Bが前後に一対設けられている。サイドプレート15Aは、露光ヘッドの一例としてのLEDヘッド41の左右方向の両側に配置され、感光体ドラム53を直接的または間接的に支持し、位置決めする部材である。LEDヘッド41の発光は、制御装置100により制御される。尚、感光体ドラム53は、感光体の一例である。
Further, a
給紙部20は、本体筐体10内の下部に設けられ、本体筐体10に着脱自在に装着される給紙トレイ21と、給紙トレイ21から用紙Sを画像形成部30へ搬送する用紙供給機構22を主に備えている。用紙供給機構22は、給紙トレイ21の前側に設けられ、給紙ローラ23、分離ローラ24および分離パッド25を主に備えている。
The
このように構成される給紙部20では、給紙トレイ21内の用紙Sが、一枚ずつ分離されて上方へ送られ、紙粉取りローラ26とピンチローラ27の間を通過する過程で紙粉が除去された後、搬送経路28を通って後ろ向きに方向転換され、画像形成部30に供給される。
In the
画像形成部30は、4つのLEDユニット40と、4つのプロセスカートリッジ50と、転写ユニット70と、定着ユニット80とから主に構成されている。
The
プロセスカートリッジ50は、アッパーカバー12と給紙部20との間で前後方向に並んで配置され、図2に示すように、ドラムユニット51と、ドラムユニット51に対して着脱自在に装着される現像ユニット61とを備えている。サイドプレート15Aは、プロセスカートリッジ50を支持しており、プロセスカートリッジ50は、感光体ドラム53を支持している。なお、各プロセスカートリッジ50は、現像ユニット61のトナー収容室66に収容されるトナーの色が相違するのみであり、構成は同一である。
The
ドラムユニット51は、ドラムフレーム52と、ドラムフレーム52に回転可能に支持される感光体の一例としての感光体ドラム53と、スコロトロン型帯電器54とを主に備えている。
The
現像ユニット61は、現像フレーム62と、現像フレーム62に回転可能に支持される現像ローラ63および供給ローラ64と、層厚規制ブレード65とを備え、トナーを収容するトナー収容室66を有している。プロセスカートリッジ50は、現像ユニット61がドラムユニット51に装着され、これにより、現像フレーム62とドラムフレーム52との間に上方から感光体ドラム53を臨める露光穴55が形成される。この露光穴55には下端にLEDヘッド41を保持したLEDユニット40が挿入される。LEDヘッド41の詳細については後述する。
The developing
転写ユニット70は、図1に示すように、給紙部20と各プロセスカートリッジ50との間に設けられ、駆動ローラ71、従動ローラ72、搬送ベルト73および転写ローラ74を主に備えている。
As shown in FIG. 1, the
駆動ローラ71および従動ローラ72は、前後方向に離間して平行に配置され、その間にエンドレスベルトからなる搬送ベルト73が張設されている。搬送ベルト73は、その外側の面が各感光体ドラム53に接している。また、搬送ベルト73の内側には、各感光体ドラム53との間で搬送ベルト73を挟持する転写ローラ74が、各感光体ドラム53に対向して4つ配置されている。この転写ローラ74には、転写時に定電流制御によって転写バイアスが印加される。
The driving
定着ユニット80は、各プロセスカートリッジ50および転写ユニット70の奥側に配置され、加熱ローラ81と、加熱ローラ81と対向配置され加熱ローラ81を押圧する加圧ローラ82とを備えている。
The fixing
このように構成される画像形成部30では、まず、各感光体ドラム53の表面(感光面53A)が、スコロトロン型帯電器54により一様に帯電された後、各LEDヘッド41から照射されるLED光により露光される。これにより、露光された部分の電位が下がって、各感光体ドラム53上に画像データに基づく静電潜像が形成される。
In the
また、トナー収容室66内のトナーが、供給ローラ64の回転により現像ローラ63に供給され、現像ローラ63の回転により現像ローラ63と層厚規制ブレード65との間に進入して一定厚さの薄層として現像ローラ63上に担持される。
In addition, the toner in the
現像ローラ63上に担持されたトナーは、現像ローラ63が感光体ドラム53に対向して接触するときに、感光体ドラム53上に形成された静電潜像に供給される。これにより、感光体ドラム53上でトナーが選択的に担持されて静電潜像が可視像化され、反転現像によりトナー像が形成される。
The toner carried on the developing
次に、搬送ベルト73上に供給された用紙Sが各感光体ドラム53と搬送ベルト73の内側に配置される各転写ローラ74との間を通過することで、各感光体ドラム53上に形成されたトナー像が用紙S上に転写される。そして、用紙Sが加熱ローラ81と加圧ローラ82との間を通過することで、用紙S上に転写されたトナー像が熱定着される。
Next, the sheet S supplied onto the
排紙部90は、定着ユニット80の出口から上方に向かって延び、手前側に反転するように形成された排紙側搬送経路91と、用紙Sを搬送する複数対の搬送ローラ92を主に備えている。トナー像が転写され、熱定着された用紙Sは、搬送ローラ92によって排紙側搬送経路91を搬送され、本体筐体10の外部に排出されて排紙トレイ13に蓄積され
る。
The
<LEDヘッドの構成>
LEDヘッド41は、主走査方向(用紙Sの搬送方向に直交する方向で、本実施形態においては左右方向)に発光点が複数並んだ部材である。LEDヘッド41の感光体ドラム53に対面する下向きの露光面は、図3に示すように、発光チップの一例としてのLEDアレイチップCHn(CH1〜CH20、nは、LEDアレイチップの番号)が複数配置された回路基板CBが設けられている。LEDアレイチップCHnは、それぞれ、半導体プロセスにより、表面に微細なLEDの素子が形成されたものである。本実施形態においては、回路基板CBに、20個のLEDアレイチップCHnが配置されている。
<Configuration of LED head>
The
各LEDアレイチップCHnは、図4に示すように、主走査方向にLEDの素子により発光点Pが一列に密に配列されている。各LEDアレイチップCHnは、例えば、主走査方向に256個の発光点Pが設けられている。LEDアレイチップCHnの製造上、発光点PはLEDアレイチップCHnの縁までは形成することができない。そのため、LEDアレイチップCHnは、主走査方向に一直線に配列されるのではなく、隣接するLEDアレイチップCHn同士が副走査方向にずれて配置されている。これにより、LEDアレイチップCHnの一端(右端)の発光点(例えば、図4の符号P1で示した発光点)と、このLEDアレイチップCHnに一端側で隣接するLEDアレイチップCHn+1の他端(左端)の発光点(例えば、図4の符号P2で示した発光点)とが、主走査方向の位置関係では、1ピッチ分のずれとなるように配置することができる。本実施形態においては、隣接するLEDアレイチップCHn同士が前後に交互にずれて千鳥状(ジグザグ)に配置されているが、必ずしも千鳥状に並ぶ必要はなく、例えば、各LEDアレイチップCHnを前後にずれた3つの位置のうち、いずれかの位置を取るようにずらして配置してもよい。また、本発明でいう発光チップの副走査方向のずれは、本実施形態のような意図的なずれと組立上の誤差との両方を含むものに限らず、組立上の誤差のみを含む場合をも含む。 In each LED array chip CHn, as shown in FIG. 4, light emitting points P are densely arranged in a line by LED elements in the main scanning direction. Each LED array chip CHn is provided with, for example, 256 light emitting points P in the main scanning direction. In manufacturing the LED array chip CHn, the light emitting point P cannot be formed up to the edge of the LED array chip CHn. Therefore, the LED array chips CHn are not arranged in a straight line in the main scanning direction, but adjacent LED array chips CHn are arranged so as to be shifted in the sub-scanning direction. As a result, the light emitting point at one end (right end) of the LED array chip CHn (for example, the light emitting point indicated by symbol P1 in FIG. 4) and the other end of the LED array chip CHn + 1 adjacent to the LED array chip CHn on one end side ( The leftmost light emission point (for example, the light emission point indicated by reference numeral P2 in FIG. 4) can be arranged so as to be shifted by one pitch in the positional relationship in the main scanning direction. In the present embodiment, adjacent LED array chips CHn are alternately shifted back and forth and are arranged in a zigzag pattern, but it is not always necessary to arrange them in a zigzag pattern. The three positions may be shifted so as to take one of the three positions. Further, the deviation in the sub-scanning direction of the light emitting chip referred to in the present invention is not limited to including both the intentional deviation and the assembly error as in the present embodiment, but includes the case of including only the assembly error. Including.
図4または図5に示すように、回路基板CB上のLEDアレイチップCHnは、奇数番号のLEDアレイチップCHnが前側で一列に並び、偶数番号のLEDアレイチップCHnが、奇数番号のLEDアレイチップCHnから一定距離の位置に一列に並ぶように後側にずれて配置される。しかし、実際に配列したときには、製造時の組立上の誤差が生じるので、偶数番号のLEDアレイチップCHnは、発光点Pが完全に一直線上に並ぶように配列することはできず、多少斜めになったり、主走査方向および副走査方向にずれたりして配置される。奇数番号のLEDアレイチップCHnも、偶数番号のLEDアレイチップCHnから一定距離で正確に配置することは難しく、その距離にばらつきがでるとともに、発光点Pが並ぶ方向も、主走査方向に対して多少斜めになりうる。 As shown in FIG. 4 or FIG. 5, the LED array chip CHn on the circuit board CB is an odd-numbered LED array chip CHn arranged in a line on the front side, and the even-numbered LED array chip CHn is an odd-numbered LED array chip. They are shifted to the rear side so as to be arranged in a line at a fixed distance from CHn. However, when actually arranged, an assembly error occurs during manufacturing. Therefore, even-numbered LED array chips CHn cannot be arranged so that the light emitting points P are completely aligned, and are slightly inclined. Or shifted in the main scanning direction and the sub-scanning direction. The odd-numbered LED array chip CHn is also difficult to be accurately placed at a fixed distance from the even-numbered LED array chip CHn, and the distance varies, and the direction in which the light emitting points P are arranged also differs from the main scanning direction. It can be slightly diagonal.
そのため、これらの発光点Pで、感光体ドラム53上に、主走査方向に一直線に露光を行うためには、このLEDアレイチップCHnの配置の誤差を考慮して各発光点Pの発光タイミングを調整する必要がある。そこで、主走査方向に延びる基準線Lに対する各発光点Pの副走査方向へのずれ量Cを記憶しておき、基準時からこのずれ量Cに応じた時間だけタイミングをずらして各発光点Pを発光させることで、正確な露光を行うようになっている。このずれ量Cは、LEDヘッド41を基準とした基準線L1からの各発光点Pのずれ量CXと、本体筐体10の基準位置に対するずれ量CY(本実施形態では、左右両端の2箇所で測定し、定義する)の両方が実際の露光精度に影響するので、基準線L1を本体筐体10の基準位置(図5に示した本体の基準位置を結ぶ直線を本体の基準線Lとする)からのずれにより計算により決定し、この基準線L1からのずれ量CXを加えることで各発光点Pのずれ量Cが決定される。LEDヘッド41自体で定まるずれ量CXは、各LEDヘッド41について測定され、LEDヘッド41が有する記憶装置49(図7参照)に記憶されている。そして、ずれ量Cは、LEDユニット40をカラープリンタ1本体に組み付けたときの、基準線Lに対するLEDユニット40の組付誤差を含んで記憶装置109に記憶される。
Therefore, in order to perform exposure on the
本実施形態において、基準線L1は、左端のLEDアレイチップCH1の左端の発光点と、LEDアレイチップCH1と同じ前側の列に並ぶチップのうち、右端のLEDアレイチップCH19の右端の発光点とを繋いだ直線を基準線L1としている。すなわち、回路基板CBにLEDアレイチップCHnを配置した後に定まる2つの発光点を基準として基準線L1を決定している。もっとも、基準線L1の決め方は、この方法に限られるものではない。 In the present embodiment, the reference line L1 includes the leftmost light emitting point of the leftmost LED array chip CH1 and the rightmost light emitting point of the rightmost LED array chip CH19 among the chips arranged in the same front row as the LED array chip CH1. A straight line connecting the lines is defined as a reference line L1. That is, the reference line L1 is determined with reference to two light emitting points determined after the LED array chip CHn is arranged on the circuit board CB. However, the method of determining the reference line L1 is not limited to this method.
各発光点Pは、上記のようにずれ量Cに応じてタイミングをずらして発光させるので、このタイミングのずれを補正量Aとして記憶装置に記憶している。この補正量Aは、カラープリンタ1内の任意の位置に配置された記憶装置に記憶することができ、例えば、図7のブロック図に示した制御装置100内の記憶装置109に記憶している。
Since each light emitting point P emits light at a different timing according to the deviation amount C as described above, this timing deviation is stored in the storage device as the correction amount A. The correction amount A can be stored in a storage device arranged at an arbitrary position in the
制御装置100は、LEDユニット40の発光の制御に関係する機能部として、発光タイミング決定部110と、LEDユニット駆動部120と、記憶装置109とを備えている。制御装置100は、CPU、ROM、RAMおよび入出力インタフェースを有し、予め記憶されたプログラムを実行することで、各部を実現する。
The
LEDユニット駆動部120は、露光ヘッド駆動部の一例であり、各発光点Pを、補正量Aに相当する時間だけ、基準時からずらして発光させる部である。この基準時は、本実施形態においては、一例として、基準線L1を規定する一端の発光点を発光させる時とする。
The LED
記憶装置109は、カラープリンタ1の全体の動作に必要な各種の定数、パラメータや、印刷データなどの他、前記したずれ量Cおよびずれ量CYを記憶している。ずれ量Cは、LEDユニット40の記憶装置49が記憶しているずれ量CXに、ずれ量CYを考慮して算出される。ずれ量CYは、カバー2の開閉の度に多少変化するので、カバー2を閉じた後に、色ずれ補正のために従来から行われている公知のパッチテストを行う際に、基準線L1を規定するほぼ両端の発光点Pを発光させて、露光のテストを行うことで取得することができる。
The
2.補正量Aの調整に関する処理
発光タイミング決定部110は、以下の4つの処理を実行するものである。
(1)補正量Aを仮決定する仮決定処理
(2)補正量Aの仮決定後に、チップ間にて補正量を調整するチップ間補正量調整処理
(3)チップ間補正量調整処理後に、チップ内にて補正量を再調整するチップ内での補正量再調整処理
(4)チップ内での補正量再調整処理後に、チップ外にて補正量を再調整するチップ外での補正量再調整処理
2. Process Regarding Adjustment of Correction A The light emission
(1) Temporary determination processing for provisionally determining correction amount A (2) Inter-chip correction amount adjustment processing for adjusting correction amount between chips after provisional determination of correction amount A (3) After inter-chip correction amount adjustment processing Correction amount readjustment processing within the chip to readjust the correction amount within the chip (4) After correction amount readjustment processing within the chip, the correction amount readjustment outside the chip is readjusted after the correction amount readjustment processing inside the chip Adjustment process
<補正量Aの仮決定処理>
補正量Aは、ずれ量Cを量子化単位Dで除した商に基づいて仮決定される。例えば、ずれ量Cが「45」μmで、量子化単位Dが「10.6」μmである場合、その商は「4」となることから、この場合、補正量Aは「4」となる。
<Provisional determination of correction amount A>
The correction amount A is provisionally determined based on the quotient obtained by dividing the shift amount C by the quantization unit D. For example, when the deviation amount C is “45” μm and the quantization unit D is “10.6” μm, the quotient is “4”. In this case, the correction amount A is “4”. .
補正量Aは、各発光点Pに対し、一対一対応で決定し、それぞれ記憶しておいてもよいが、発光点Pの数は非常に多いので、複数の発光点Pを1つのグループとして扱うほうが制御の処理が簡易である。具体的には、図6に示すように、1つのLEDアレイチップCHnを、主走査方向に複数のグループに分けるとよい。一例として、本実施形態では、1つのLEDアレイチップCHnに含まれる256個の発光点Pを8つのグループ(つまり、32個ずつ)に分け、それぞれを発光点ブロックBLn_i(i=1〜8)とする。 The correction amount A may be determined on a one-to-one basis for each light emitting point P, and may be stored. However, since the number of light emitting points P is very large, a plurality of light emitting points P are grouped into one group. The handling process is simpler. Specifically, as shown in FIG. 6, one LED array chip CHn may be divided into a plurality of groups in the main scanning direction. As an example, in the present embodiment, 256 light emitting points P included in one LED array chip CHn are divided into eight groups (that is, 32 each), and each is divided into light emitting point blocks BLn_i (i = 1 to 8). And
ここで、「n」は、LEDアレイチップCHnの番号nに対応し、「i」は、LEDアレイチップCHn内における発光点ブロックの番号を示すこととする。前記したように、各LEDアレイチップCHn内における発光点Pの配列は正確であるので、互いの副走査方向のずれは僅かであり、また、32個の発光点Pをひとまとめに扱っても、主走査方向の長さは僅かであるので、LEDアレイチップCHnが斜めになることによる副走査方向へのずれも僅かである。 Here, “n” corresponds to the number n of the LED array chip CHn, and “i” represents the number of the light emitting point block in the LED array chip CHn. As described above, since the arrangement of the light emitting points P in each LED array chip CHn is accurate, there is little deviation in the sub-scanning direction, and even if the 32 light emitting points P are handled together, Since the length in the main scanning direction is small, the shift in the sub scanning direction due to the inclination of the LED array chip CHn is also small.
そこで、複数の発光点Pを同時に発光させても、実質的な影響はないので、各発光点ブロックBLn_i毎に、1つの補正量Aを割り当て、各発光点ブロックBLn_iは、この補正量Aを適用して同時に発光させることとしている。すなわち、本実施形態においては、LEDアレイチップCHn内の複数の連続する発光点群を1つの発光点ブロックBLn_iとして、LEDアレイチップCHn内の発光点を複数の発光点ブロックBLn_iに分けて定義し、補正量Aは、発光点ブロックBLn_iごとに1つの値が記憶装置に記憶されている。 Therefore, even if a plurality of light emitting points P are simultaneously emitted, there is no substantial influence. Therefore, one correction amount A is assigned to each light emitting point block BLn_i, and each light emitting point block BLn_i uses this correction amount A. It is supposed to emit light simultaneously by applying. That is, in the present embodiment, a plurality of continuous light emitting point groups in the LED array chip CHn are defined as one light emitting point block BLn_i, and light emitting points in the LED array chip CHn are divided into a plurality of light emitting point blocks BLn_i. As the correction amount A, one value is stored in the storage device for each light emission point block BLn_i.
<量子化に伴う補正誤差の説明>
図8に示すように回路基板CBに配置されたLEDアレイチップCHn,CHn+1は、隣接するもの同士が副走査方向にずれて配置される場合がある。尚、図面における破線による縞は、基準線Lを基準として、量子化単位Dのピッチで等間隔に引いた線で、量子化された補正量Aに応じて、露光時に発光点Pを副走査方向にずらして発光させるピッチが視覚的に分かるように表示している。本明細書では、便宜上、破線で示した縞を「量子化単位縞」と呼ぶことにする。
<Description of correction error due to quantization>
As shown in FIG. 8, the LED array chips CHn and CHn + 1 arranged on the circuit board CB may be arranged so that adjacent ones are shifted in the sub-scanning direction. Note that the fringes by broken lines in the drawing are lines drawn at equal intervals with the pitch of the quantization unit D with reference to the reference line L, and the light emission point P is sub-scanned during exposure according to the quantized correction amount A. It is displayed so that the pitch for emitting light by shifting in the direction can be visually understood. In this specification, for the sake of convenience, the stripes indicated by broken lines are referred to as “quantization unit stripes”.
量子化単位Dを、一例として10.6μmとし、n番目のLEDアレイチップCHnの8番目の発光点ブロックBLn_8の右端の発光点P1と、n+1番目のLEDアレイチップCHn+1の1番目の発光点ブロックBLn+1_1の左端の発光点P2との副走査方向のずれ量の差ΔC(=|C1−C2|)が55μmであったとする。
As an example, the quantization unit D is 10.6 μm, the right emission point P1 of the eighth emission point block BLn_8 of the nth LED array chip CHn, and the first emission point block of the n + 1th LED array
そうすると、この2つの発光点P1,P2の発光タイミングを量子化した補正量Aに応じてずらすことで、露光点は10.6μmの倍数だけずらすことができる。一方、ずれ量Cの差ΔCである「55」を「10.6」で割った余りが2であることからするとから、補正後の露光点のずれは2μm程度となることが期待される。 Then, the exposure point can be shifted by a multiple of 10.6 μm by shifting the light emission timings of the two light emission points P1 and P2 according to the quantized correction amount A. On the other hand, since the remainder obtained by dividing “55” which is the difference ΔC of the deviation amount C by “10.6” is 2, the deviation of the exposure point after correction is expected to be about 2 μm.
ところが、発光点P1,P2の中心が、量子化単位縞に対して図8の位置関係にあった場合には、量子化単位縞上の画素位置(四角形で示した、量子化した位置)に対して発光点P1,P2の中心を単純に割り当てると、補正後の露光点が2μmよりも大きくなることがある。図8の位置関係においては、発光点P1が量子化単位縞の境界線から後方に1μmずれ、発光点P2が量子化単位縞の境界線から前方に1μmずれている。このとき、発光点P1,P2は、量子化単位縞で定まる画素数としては、6画素分(6単位)だけずれているので、補正量Aを6として、発光点ブロックBLn+1_1を露光時に6単位分後方へずらす(発光点ブロックBLn_8を前方に6単位ずらすと考えてもよい)。すると、発光点P1と発光点P2は、図9に示すように、量子化単位縞の共通の縞内に収まることになるが、当該縞内における発光点P1と発光点P2の副走査方向のずれ量は、8.6μm(=10.6μm−1μm−1μm)となる。すなわち、期待された2μmのずれよりも大きくなってしまう。 However, when the centers of the light emission points P1 and P2 are in the positional relationship of FIG. 8 with respect to the quantization unit stripe, the pixel position on the quantization unit stripe (quantized position indicated by a square) is set. On the other hand, if the centers of the light emission points P1 and P2 are simply assigned, the corrected exposure point may be larger than 2 μm. In the positional relationship of FIG. 8, the light emitting point P1 is shifted 1 μm backward from the boundary line of the quantization unit stripe, and the light emitting point P2 is shifted forward 1 μm from the boundary line of the quantization unit stripe. At this time, since the light emitting points P1 and P2 are shifted by 6 pixels (6 units) as the number of pixels determined by the quantization unit stripe, the correction amount A is set to 6, and the light emitting point block BLn + 1_1 is 6 units at the time of exposure. Shift backward by a minute (it may be considered that the light emission point block BLn_8 is shifted forward by 6 units). Then, as shown in FIG. 9, the light emission point P1 and the light emission point P2 fall within the common stripe of the quantization unit stripe, but the light emission point P1 and the light emission point P2 in the stripe are in the sub-scanning direction. The amount of deviation is 8.6 μm (= 10.6 μm-1 μm-1 μm). That is, it becomes larger than the expected deviation of 2 μm.
<チップ間補正量調整処理>
この場合、発光点ブロックBLn+1_1を後方に6単位ずらすのではなく、5単位ずらすようにすれば、図10に示すように、発光点P1と発光点P2の副走査方向のずれ量は2μmになる。そこで、本実施形態では、次のチップ間補正量調整処理を行って、補正量Aを「1」ずらす調整を行うことで、隣接するLEDアレイチップ間の発光点Pの隙間が大きくなることを抑制する。
<Inter-chip correction amount adjustment processing>
In this case, if the light emitting point block BLn + 1_1 is not shifted backward by 6 units but shifted by 5 units, as shown in FIG. 10, the amount of deviation in the sub-scanning direction between the light emitting point P1 and the light emitting point P2 becomes 2 μm. . Therefore, in the present embodiment, the gap between the light emitting points P between adjacent LED array chips is increased by performing the next inter-chip correction amount adjustment process and adjusting the correction amount A by “1”. Suppress.
チップ間での補正量調整処理(図5,図8を参照)では、以下の(1)式に基づいて「B」を算出し、また、以下の(2)式に基づいて「ΔE」を算出する。
B=|ΔC|=|Cn_8−Cn+1_1|・・・・・・・・・・・(1)式
ΔE=|ΔA|×D=|An_8−An+1_1|×D・・・・・・(2)式
In the correction amount adjustment processing between chips (see FIGS. 5 and 8), “B” is calculated based on the following equation (1), and “ΔE” is calculated based on the following equation (2). calculate.
B = | ΔC | = | Cn_8−Cn + 1_1 | (1) Equation ΔE = | ΔA | × D = | An_8−An + 1_1 | × D (2) formula
尚、Cn_8は、n番目のLEDアレイチップCHnの右端(一端)に位置する8番目の発光点ブロックBLn_8の右端に位置する発光点(図8では、発光点P1)のずれ量Cである。一方、Cn+1_1は、n+1番目のLEDアレイチップCHn+1の左端(他端)に位置する1番目の発光点ブロックBLn+1の左端に位置する発光点(図8では、発光点P2)のずれ量Cである。 Cn_8 is a shift amount C of the light emitting point (light emitting point P1 in FIG. 8) located at the right end of the eighth light emitting point block BLn_8 located at the right end (one end) of the nth LED array chip CHn. On the other hand, Cn + 1_1 is the shift amount C of the light emitting point (light emitting point P2 in FIG. 8) located at the left end of the first light emitting point block BLn + 1 located at the left end (the other end) of the (n + 1) th LED array chip CHn + 1. .
また、An_8はn番目のLEDアレイチップCHnの右端(一端)に位置する8番目の発光点ブロックBLn_8の補正量、An+1_1は、n+1番目のLEDアレイチップCHn+1の左端(他端)に位置する1番目の発光点ブロックBLn+1_1の補正量である。また、Dは量子化単位である。
An_8 is the correction amount of the eighth light emitting point block BLn_8 located at the right end (one end) of the nth LED array chip CHn, and An + 1_1 is 1 located at the left end (the other end) of the n + 1th LED array
そして、(1)式と(2)式の結果から、以下の(3)式の条件について判定を行う。
|ΔE−B|<D/2 ・・・・・・・・・・・・・(3)式
尚、「D/2」が本発明の「第一閾値」の一例である。
Then, from the results of the expressions (1) and (2), the condition of the following expression (3) is determined.
| ΔE−B | <D / 2 (3) Note that “D / 2” is an example of the “first threshold” in the present invention.
判定の結果、(3)式を満たさない場合には、n+1番目のLEDアレイチップCHn+1の1番目の発光点ブロックBLn+1_1について、補正量An+1_1を「1」ずらして、前記式(3)を満たすようにする。尚、補正量Aをプラス側、マイナス側のどちらにずらすかは、1足した場合と1引いた場合とを両方計算して判定すればよい。 As a result of the determination, if the expression (3) is not satisfied, the correction amount An + 1_1 is shifted by “1” for the first light emitting point block BLn + 1_1 of the (n + 1) th LED array chip CHn + 1 so that the expression (3) is satisfied. To. Whether the correction amount A is shifted to the plus side or the minus side may be determined by calculating both the case where the correction amount A is added and the case where it is subtracted.
この処理を行うことで、例えば、図9のケースであれば、n+1番目のLEDアレイチップの1番目の発光点ブロックBLn+1_1の補正量が副走査方向前側(図中の上側)にずらされ、「6」から「5」に調整される。これにて、図10に示すように、n番目とn+1番目のLEDアレイチップ間における露光点のずれ、すなわち発光点P1と発光点P2の副走査方向のずれ量が2μmに改善される。 By performing this processing, for example, in the case of FIG. 9, the correction amount of the first light emitting point block BLn + 1_1 of the n + 1th LED array chip is shifted to the front side in the sub-scanning direction (upper side in the drawing). 6 "is adjusted to" 5 ". As a result, as shown in FIG. 10, the deviation of the exposure point between the nth and n + 1th LED array chips, that is, the amount of deviation of the light emitting point P1 and the light emitting point P2 in the sub-scanning direction is improved to 2 μm.
<チップ内での補正量再調整処理>
図11の1段目は、LEDアレイチップCHn,CHn+1を、数単位ずらして示した状態で、図11の2段目では、各発光点ブロックBLn_iについて補正量Aの仮決定と、チップ間での補正量調整処理をしたことにより、LEDアレイチップCHnの8番目の発光点ブロックBLn_8の右端に位置する発光点P1と、これに隣接するLEDアレイチップCHn+1の1番目の発光点ブロックBLn+1_1の左端に位置する発光点P2の露光点のずれ量が小さくなった状態を示している。
<In-chip correction amount readjustment process>
The first stage in FIG. 11 shows the LED array chips CHn and CHn + 1 shifted by several units, and the second stage in FIG. 11 temporarily determines the correction amount A for each light-emitting point block BLn_i and between the chips. As a result of this correction amount adjustment processing, the light emitting point P1 located at the right end of the eighth light emitting point block BLn_8 of the LED array chip CHn, and the left end of the first light emitting point block BLn + 1_1 of the LED array chip CHn + 1 adjacent thereto. This shows a state in which the amount of deviation of the exposure point of the light emitting point P2 located at is small.
しかし、このチップ間調整をしたことにより、図11の2段目に示すように、チップ間補正量調整処理にて補正量Aを調整した発光点ブロックBLn+1_1と、その右側に隣接する発光点ブロックBLn+1_2との間では、露光点のずれ、すなわち発光点P3と発光点P4の露光点のずれが大きくなっている(図中丸印で示す)。 However, as a result of this inter-chip adjustment, as shown in the second row of FIG. 11, the light-emitting point block BLn + 1_1 in which the correction amount A is adjusted by the inter-chip correction amount adjustment processing, and the light-emitting point block adjacent to the right side thereof Between BLn + 1_2, the deviation of the exposure point, that is, the deviation of the exposure point between the light emission point P3 and the light emission point P4 is large (indicated by a circle in the figure).
チップ内での補正量再調整処理は、チップ間での補正量調整処理により、n+1番目のLEDアレイチップ内で大きくなった露光点のずれを、チップ内の比較的ずれが小さい部分で再調整する処理である。 The correction amount readjustment processing within the chip is performed by adjusting the correction amount adjustment processing between the chips, and the deviation of the exposure point that has become large in the (n + 1) th LED array chip is readjusted at a portion where the deviation is relatively small in the chip. It is processing to do.
具体的には、以下の(4)式から得られる「B」と、以下の(5)式から得られる「ΔE」が、下記(6)式を満たすように、n+1番目のLEDアレイチップCHn+1について、2番目の発光点ブロックBLn+1_2から補正量Aをずらす処理を行う。 Specifically, the “N + 1” th LED array chip CHn + 1 so that “B” obtained from the following equation (4) and “ΔE” obtained from the following equation (5) satisfy the following equation (6): For the second light emitting point block BLn + 1_2, the correction amount A is shifted.
B=ΔC=|Cn+1_i−Cn+1_i+1|・・・・・・・(4)式
ΔE=|An+1_i−An+1_i+1|×D・・・・・・・(5)式
|ΔE−Bn|<D・・・・・・・・・・・・・・・・・・・・(6)式
尚、「D」が本発明の「第二閾値」の一例である。
B = ΔC = | Cn + 1_i−Cn + 1_i + 1 | (4) equation ΔE = | An + 1_i−An + 1_i + 1 | × D (5) equation | ΔE−Bn | <D (6) Note that “D” is an example of the “second threshold value” in the present invention.
尚、Cn+1_iは、LEDアレイチップn+1の「i」番目の発光点ブロックのうち、ブロック端に位置する発光点のずれ量Cであり、また、Cn+1_i+1は、LEDアレイチップCHn+1の「i+1」番目の発光点ブロックのうち、ブロック端に位置する発光点のずれ量Cである。
Note that Cn + 1_i is the amount of deviation C of the light emitting point located at the end of the “i” th light emitting point block of the LED array chip n + 1, and Cn + 1_i + 1 is the “i + 1” th of the LED array
このチップ内での補正量再調整処理は、補正量を再調整した発光点ブロックとそれに隣接する補正量を再調整していない発光点ブロック間で、|ΔE−B|<Dの条件を満たすまで、「i」の番号を更新しながら繰り返し行われる。 This correction amount readjustment processing in the chip satisfies the condition | ΔE−B | <D between the light emission point block whose readjustment amount has been readjusted and the light emission point block which does not readjust the correction amount adjacent thereto. The process is repeated until the number “i” is updated.
図11の3段目は、チップ内での補正量再調整処理が1回で完了、すなわちLEDアレイチップn+1のうち、2番目の発光点ブロックBLn+1_2の補正量Aだけを再調整した例であり、補正量Aを再調整する場所と再調整しない場所の境界が2番目の発光点ブロックBLn+1_2と3番目の発光点ブロックBLn+1_3の間になった例である。 The third row in FIG. 11 is an example in which the correction amount readjustment process in the chip is completed once, that is, only the correction amount A of the second light emitting point block BLn + 1_2 in the LED array chip n + 1 is readjusted. In this example, the boundary between the place where the correction amount A is readjusted and the place where the correction amount A is not readjusted is between the second light-emitting point block BLn + 1_2 and the third light-emitting point block BLn + 1_3.
図11の3段目では、2番目の発光点ブロックBLn+1_2の補正量は、チップ間補正量調整時の補正量に対して、副走査方向の前側(図中の上方向)に「1」調整される一方、3番目の発光点ブロックBLn+3の補正量は、チップ間補正量調整時の補正量に維持された結果、図11の2段目に比べて、発光点P3、P4間の露光点のずれが小さくなっている。 In the third row of FIG. 11, the correction amount of the second light emission point block BLn + 1_2 is adjusted to “1” on the front side in the sub-scanning direction (upward in the figure) with respect to the correction amount at the time of adjusting the correction amount between chips. On the other hand, as a result of maintaining the correction amount of the third light emission point block BLn + 3 at the correction amount at the time of adjusting the correction amount between chips, the exposure point between the light emission points P3 and P4 is compared with the second stage of FIG. The deviation is small.
このようにチップ内での補正量再調整処理を行うことで、LEDアレイチップCHn+1のうち、1番目と2番目の発光点ブロックBLn+1_1、BLn+1_2の間に位置する2つの発光点P3、P4の露光点のずれを小さくできる。また、補正量Aを調整する場所と調整しない場所の境界として、露光点のずれが少ない発光点ブロック間が選択されるので、境界となる発光点ブロック間で露光点のずれがD以上にならない。
By performing the correction amount readjustment process in the chip in this way, exposure of the two light emitting points P3 and P4 located between the first and second light emitting point blocks BLn + 1_1 and BLn + 1_2 in the LED array
尚、例えば、チップ内での補正量再調整処理が3回で完了、すなわち「n+1」番目のLEDアレイチップn+1のうち、2番目〜4番目の発光点ブロックBLn+1_2〜BLn+1_4の補正量Aを再調整した場合には、補正量Aを調整する場所と調整しない場所の境界が、4番目の発光点ブロックBLn+1_4と5番目の発光点ブロックBLn+1_5の間となり、2番目〜4番目の発光点ブロックBLの補正量が同じ方向に「1」調整され、5番目以降の発光点ブロックBLの補正量は、チップ間補正量調整時の補正量Aに維持されることになる。 For example, the correction amount readjustment process in the chip is completed three times, that is, the correction amount A of the second to fourth light emitting point blocks BLn + 1_2 to BLn + 1_4 of the “n + 1” -th LED array chip n + 1 is re-read. When adjusted, the boundary between the place where the correction amount A is adjusted and the place where the correction amount A is not adjusted is between the fourth light-emitting point block BLn + 1_4 and the fifth light-emitting point block BLn + 1_5, and the second to fourth light-emitting point blocks BL. Is corrected by “1” in the same direction, and the correction amount of the fifth and subsequent light-emitting point blocks BL is maintained at the correction amount A when adjusting the correction amount between chips.
<チップ外での補正量再調整処理>
上記のチップ内での補正量再調整処理が成立するのは、「n+1」番目のLEDアレイチップCHn+1内にて、補正量Aを再調整する場所と再調整しない場所の境界が存在すること、すなわち、露光点のずれが小さな発光点ブロックの組みが存在し、いずれか一方の発光点ブロックについて補正量を調整したときに、それに隣接する補正量を再調整していない発光点ブロックとの間で|ΔE−B|<Dの条件を満たす必要がある。
<Correction amount readjustment process outside the chip>
The reason why the correction amount readjustment processing in the chip is established is that there is a boundary between the place where the correction amount A is readjusted and the place where the readjustment amount is not readjusted in the “n + 1” -th LED array
一方、図12の1段目に示すように、再調整処理の対象である、「n+1」番目のLEDアレイチップCHの傾きが大きい場合には、当然に、各発光ブロックBLn+1の傾きが大きくなる。この場合、LEDアレイチップCHn+1内にて、露光点のずれが小さな発光点ブロックの組みが不存在となり、いずれか一方の発光点ブロックについて補正量を再調整したときに、それに隣接する補正量を再調整していない発光点ブロックとの間で、露光点のずれが大きくなる恐れがある。すなわち、|ΔE−B|<Dの条件を満たすことが出来ない場合がある。
On the other hand, as shown in the first row of FIG. 12, when the inclination of the “n + 1” -th LED array chip CH that is the object of readjustment processing is large, naturally, the inclination of each light-emitting block BLn + 1 becomes large. . In this case, the LED array
そこで、チップ外での補正量再調整処理では、「n+1」番目のLEDアレイチップCHn+1内では、露光点のずれを吸収できない、すなわち|ΔE−B|<Dの条件を満たすことが出来ない場合に、補正量を再調整する対象をチップ外に拡張、すなわち「n+1」番目のLEDアレイチップCHから、「n+2」番目のLEDアレイチップCHに拡張することによって、露光点のずれを抑えようとするものである。
Therefore, in the correction amount readjustment process outside the chip, the deviation of the exposure point cannot be absorbed in the “n + 1” -th LED array
具体的には、「n+1」番目のLEDアレイチップCHn+1の8番目の発光点ブロックBLn+1_8と、「n+2」番目のLEDアレイチップCHn+2の1番目の発光点ブロックBLn+2_1を対象に上記したチップ間補正量調整処理を行う。そして、チップ間補正量調整処理の実行により、「n+2」番目のLEDアレイチップCHn+2の1番目の発光点ブロックBLn+2_1と2番目の発光点ブロックBLn+2_2との間で|ΔE−B|<Dの条件を満たさない場合には、「n+2」番目のLEDアレイチップCHn+2を対象に、上記したチップ内補正量調整処理を行う。すなわち、チップ外での補正量再調整処理とは、LEDアレイチップCHの番号「n」を更新して、チップ間補正量調整処理と、チップ内補正量再調整処理を行う処理となっている。
Specifically, the above-described inter-chip correction amount for the eighth light emitting point block BLn + 1_8 of the “n + 1” th LED array chip CHn + 1 and the first light emitting point block BLn + 2_1 of the “n + 2” th LED array
上記のように、補正量を再調整する対象をチップ内からチップ外に拡張することで、拡張先にて露光点のずれを吸収することが可能であり、露光点のずれの大きな部分を新に作ることなく、チップ間補正量調整処理により発生した露光点のずれ、すなわち発光点P3と発光点P4の露光点のずれを小さくできる。 As described above, by expanding the target for readjustment of the correction amount from the inside of the chip to the outside of the chip, it is possible to absorb the deviation of the exposure point at the expansion destination, and a new part with a large deviation of the exposure point Therefore, it is possible to reduce the shift of the exposure point caused by the inter-chip correction amount adjustment process, that is, the shift of the exposure point between the light emission point P3 and the light emission point P4.
尚、図12は、「n+2」番目のLEDアレイチップCHn+2のうち、1番目と2番目の発光点ブロックBLn+2_1、BLn+2_2の間を、補正量を再調整する場所と再調整しない場所の境界とした例であり、境界の位置より図中左側に位置するBLn+1_2〜BLn+1_8とBLn+2_1の8つの発光点ブロックBLnの補正値Aを上方向に一括して「1」調整した例である。
In FIG. 12, in the “n + 2” -th LED array
3.補正量Aの調整シーケンス
次に、制御装置100の発光タイミング決定部110にて実行される補正量Aの調整シーケンス(図13)を説明する。まずS10では、カバー2が閉じられたことなどを条件として露光テストを行ってずれ量CYを測定し、本体筐体10(本体)に対する発光点ブロックBLn_iのずれ量Cn_iを特定する処理が行われる。このずれ量Cn_iは、記憶装置109に記憶される。
3. Correction A Adjustment Sequence Next, a correction amount A adjustment sequence (FIG. 13) executed by the light emission
<補正量Aの仮決定処理>
続くS20では、各発光点ブロックBLn_iの補正量An_iを仮決定する処理が
発光タイミング決定部110にて実行される。具体的には、S10で算出した発光点ブロックBLn_iのずれ量Cn_iを量子化単位Dで除し、得られた商が補正量An_iに仮決定される。
<Provisional determination of correction amount A>
In subsequent S20, the light emission
次にS30では発光タイミング決定部110にて次の計算が行われる。すなわち、「n」番目のLEDアレイチップCHnの発光点ブロックBLn_8と、「n+1」番目のLEDアレイチップCHn+1の発光点ブロックBLn+1_1を対象として、B=|Cn_8−Cn+1_1|と、ΔE=|An_8−An+1_1|×Dが計算される。尚、初回の計算ではn=1であることから、1番目のLEDアレイチップCH1の8番目の発光点ブロックとそれに隣接する2番目のLEDアレイチップCH2の1番目の発光点ブロックを対象として「B」の値と、「ΔE」の値が計算される。
Next, in S30, the light emission
その後、S40に移行し、発光タイミング決定部110は、|ΔE−B|<D/2の条件1を満たすか判定する。|ΔE−B|がD/2よりも小さい場合(S40,Yes)には、「n」の値を1加算してS30に再移行する。これにより、次は、「n」=2となることから、2番目のLEDアレイチップCH2の8番目の発光点ブロックとそれに隣接する3番目のLEDアレイチップCH3の1番目の発光点ブロックを対象として「B」の値と「ΔE」の値が計算されることになる。
Thereafter, the process proceeds to S40, and the light emission
その後、S40に移行し、発光タイミング決定部110は、|ΔE−B|<D/2の条件1を満たすか判定する。|ΔE−B|がD/2よりも小さい場合(S40,Yes)には、「n」の値を1加算してS30に再び移行する。尚、このS40の判定処理は、次のチップ間補正量調整処理が必要かどうかを判定している。
Thereafter, the process proceeds to S40, and the light emission
<チップ間補正量調整処理>
|ΔE−B|がD/2より大きい場合(S40,No)には、S50へ移行して、チップ間補正量調整処理が行われる。すなわち、|ΔE−B|がD/2を満たすように、「n+1」番目のLEDアレイチップCHn+1の1番目の発光点ブロックBLn+1_1の補正量An+1_1が「1」調整される。
<Inter-chip correction amount adjustment processing>
When | ΔE−B | is larger than D / 2 (S40, No), the process proceeds to S50, and the inter-chip correction amount adjustment processing is performed. That is, the correction amount An + 1_1 of the first light-emitting point block BLn + 1_1 of the “n + 1” th LED array
そして、S50の処理が行われると、その後S60に移行する。S60では、発光タイミング決定部110により、LEDアレイチップCHn+1について、前記(4)式に基づいて「B」が算出され、また、前記(5)式に従って「ΔE」が算出される。
And if the process of S50 is performed, it will transfer to S60 after that. In S60, the light emission
尚、初回の計算では「i」=1であることから、LEDアレイチップCHn+1の1番目の発光点ブロックBLn+1_1とそれに隣接する2番目の発光点ブロックBLn+1_2を対象として「B」の値と「ΔE」の値が計算される。 Since “i” = 1 in the first calculation, the value of “B” and “ΔE” are set for the first light-emitting point block BLn + 1_1 of the LED array chip CHn + 1 and the second light-emitting point block BLn + 1_2 adjacent thereto. Is calculated.
続くS70では、S60の計算結果より、|ΔE−B|<Dの条件2を満たすかどうか、判定する処理が発光タイミング決定部110により行われる。S70の判定処理(初回判定)は、ブロック間補正量調整後における発光点ブロック間の露光点のずれ量をチェックする処理であり、発光点ブロックBLn+1_1と発光点ブロックBLn+1_2の露光点のずれがチェックされる。
In S70, the light emission
露光点のずれが小さい場合、すなわちS70の条件を満たす場合には、チップ内補正量再調整処理を行う必要がないので、nの値を「1」加算する処理を行って後、S30に再移行する。 When the exposure point deviation is small, that is, when the condition of S70 is satisfied, it is not necessary to perform the in-chip correction amount readjustment process. Therefore, after performing the process of adding “1” to the value of n, the process returns to S30. Transition.
<チップ内補正量再調整処理>
一方、露光点のずれが大きい場合、すなわちS70の条件を満たさない場合(S70,No)には、チップ内での補正量再調整処理が、発光タイミング決定部110にて行われる。具体的に説明すると、S80では、|ΔE−B|<Dの条件2を満たすように「i+1」番目の発光点ブロックの補正量An+1_i+1を「1」調整する処理が行われる。ここでは、2番目の発光点BLn+1_2の補正量An+1_2が「1」調整されることになる。
<In-chip correction amount readjustment process>
On the other hand, when the deviation of the exposure points is large, that is, when the condition of S70 is not satisfied (S70, No), the correction amount readjustment processing within the chip is performed by the light emission
その後、S90では「i」を「1」加算する処理が行われ、続くS100では「i」が上限値(ここでは「7」)より大きくなったか判定される。「i」が上限値より大きくない場合、S60に戻って「B」と「ΔE」の値が再度算出される。従って、ここでは、LEDアレイチップCHn+1の2番目の発光点ブロックBLn+1_2とそれに隣接する3番目の発光点ブロックBLn+1_3を対象として「B」の値と「ΔE」の値が再計算される。 Thereafter, in S90, a process of adding “1” to “1” is performed, and in subsequent S100, it is determined whether “i” has become larger than the upper limit value (here, “7”). If “i” is not larger than the upper limit value, the process returns to S60 and the values of “B” and “ΔE” are calculated again. Therefore, here, the value of “B” and the value of “ΔE” are recalculated for the second light emitting point block BLn + 1_2 of the LED array chip CHn + 1 and the third light emitting point block BLn + 1_3 adjacent thereto.
その後、S70の2回目の判定、すなわち「i=2」の判定では、2番目と3番目の発光点ブロックBLn+1_2、発光点ブロックBLn+1_3を対象として|ΔE−B|<Dの条件2を満たすかどうか判定する処理が行われることになる。これにより、補正量再調整処理後の発光点ブロックBLn+1_2と発光点ブロックBLn+1_3の露光点のずれがチェックされる。
Thereafter, in the second determination of S70, that is, the determination of “i = 2”, does the
露光点のずれが小さい場合、すなわちS70の条件を満たす場合には、チップ内での補正量再調整処理はそこで終了し、nの値を「1」加算する処理を行って後、S30に再移行する。 When the exposure point deviation is small, that is, when the condition of S70 is satisfied, the correction amount readjustment process in the chip ends there, and after performing the process of adding “1” to the value of n, the process returns to S30. Transition.
一方、露光点のずれが大きい場合、すなわちS70の条件を満たさない場合(S70,No)には、S80へ再移行して、補正量を再調整処理が再び行われる。すなわち、|ΔE−B|<Dの条件2を満たすように「i+1」番目の発光点ブロックの補正量An+1_i+1を「1」調整する処理が行われる。ここでは、3番目の発光点BLn+1_3の補正量An+1_3が「1」調整されることになる。
On the other hand, when the deviation of the exposure point is large, that is, when the condition of S70 is not satisfied (S70, No), the process returns to S80 and the correction amount readjustment process is performed again. That is, a process of adjusting the correction amount An + 1_i + 1 of the “i + 1” th light emitting point block by “1” so as to satisfy the
このように、S70にて、|ΔE−B|<Dの条件2が成立するまで、「n+1」番目のLEDアレイチップCHn+1内の発光点ブロックBLが、番号「i」の若い順番に順々に読み出され、各発光点ブロックBLの補正量Aが再調整される。そして、S70の条件を満たしたところで完了する。
As described above, in S70, the light-emitting point blocks BL in the “n + 1” -th LED array chip CHn + 1 are sequentially arranged in ascending order of the number “i” until the
<チップ外での補正量再調整処理>
次に、S70の条件を満たさないまま「i」が上限値に達した場合、すなわち、S80(i=7)で、7番目と8番目の発光点ブロック間で|ΔE−B|<Dの条件2を満たすように8番目の発光点ブロックの補正量An+1_8を「1」調整する処理を行った後に、S90に移行して「i」の値が「7」から「8」に加算された場合、「i」は上限値である「7」を超えるので、S100でYES判定される。
<Correction amount readjustment process outside the chip>
Next, when “i” reaches the upper limit value without satisfying the condition of S70, that is, in S80 (i = 7), | ΔE−B | <D between the seventh and eighth light-emitting point blocks. After performing the process of adjusting the correction amount An + 1_8 of the eighth light emission point block by “1” so as to satisfy the
S100でYES判定された場合、次に、S110で「n」が上限値に達したか、判定する処理が行われる。そして、「n」の値が上限値に達していなければ、「n」の値を更新して再びS30に戻る。 If YES is determined in S100, then, in S110, a process of determining whether “n” has reached the upper limit value is performed. If the value of “n” has not reached the upper limit value, the value of “n” is updated and the process returns to S30 again.
それ以降、S30〜S50で、「n+1」番目と「n+2」番目のLEDアレイチップを対象としてチップ間補正処理が行われる。具体的には、S30にて、「n+1」番目のLEDアレイチップCHn+1の8番目の発光点ブロックBLn+1_8と、「n+2」番目のLEDアレイチップCHn+2の1番目の発光点ブロックBLn+2_1を対象として、B=|Cn+1_8−Cn+2_1|と、ΔE=|An+1_8−An+2_1|×Dが計算される。 Thereafter, in S30 to S50, an inter-chip correction process is performed on the “n + 1” -th and “n + 2” -th LED array chips. Specifically, at S30, the eighth light emission point block BLn + 1_8 of the “n + 1” th LED array chip CHn + 1 and the first light emission point block BLn + 2_1 of the “n + 2” th LED array chip CHn + 2 are processed as B. = | Cn + 1_8−Cn + 2_1 | and ΔE = | An + 1_8−An + 2_1 | × D are calculated.
その後、S40に移行し、発光タイミング決定部110は、|ΔE−B|<D/2の条件1を満たすか判定する。|ΔE−B|がD/2より大きい場合(S40,No)には、S50へ移行して、チップ間補正量調整処理が行われる。すなわち、|ΔE−B|がD/2を満たすように、「n+2」番目のLEDアレイチップCHn+2の1番目の発光点ブロックBLn+2_1の補正量An+2_1が「1」調整される。
Thereafter, the process proceeds to S40, and the light emission
そして、S50の処理が行われると、その後S60に移行する。S60では、発光タイミング決定部110により、LEDアレイチップCHn+2について、前記(4)式に基づいて「B」が算出され、また、前記(5)式に従って「ΔE」が算出される。
And if the process of S50 is performed, it will transfer to S60 after that. In S60, the light emission
ここでは、「i」=1であることから、LEDアレイチップCHn+2の1番目の発光点ブロックBLn+2_1とそれに隣接する2番目の発光点ブロックBLn+2_2を対象として「B」の値と「ΔE」の値が計算される。 Here, since “i” = 1, the value of “B” and the value of “ΔE” are targeted for the first light emission point block BLn + 2_1 of the LED array chip CHn + 2 and the second light emission point block BLn + 2_2 adjacent thereto. Is calculated.
続くS70では、S60の計算結果より、|ΔE−B|<Dの条件2を満たすかどうか、判定する処理が、発光タイミング決定部110により行われる。S70の判定処理(初回判定)は、ブロック間補正量調整後における発光点ブロック間の露光点のずれ量をチェックする処理であり、ここでは、発光点ブロックBLn+2_1と発光点ブロックBLn+2_2の露光点のずれがチェックされる。
In S70, the light emission
露光点のずれが小さい場合、すなわちS70の条件を満たす場合には、n+2番目のLEDアレイチップCHn+2を対象にチップ内補正量再調整処理を行う必要がないので、この時点でチップ外での補正量再調整処理は終了する。
When the deviation of the exposure point is small, that is, when the condition of S70 is satisfied, it is not necessary to perform the in-chip correction amount readjustment process for the n + 2nd LED array
一方、露光点のずれが大きい場合、すなわちS70の条件を満たさない場合(S70,No)には、n+2番目のLEDアレイチップCHn+2を対象にチップ内での補正量再調整処理が行われる。具体的に説明すると、S80では、|ΔE−B|<Dの条件2を満たすように「i+1」番目の発光点ブロックの補正量An+2_i+1を「1」調整する処理が行われる。ここでは、2番目の発光点BLn+2_2の補正量An+2_2が「1」調整されることになる。
On the other hand, when the exposure point deviation is large, that is, when the condition of S70 is not satisfied (S70, No), the correction amount readjustment process in the chip is performed for the n + 2nd LED array
その後、S90では「i」を「1」加算する処理が行われ、続くS100では「i」が上限値(ここでは「7」)より大きくなったか判定される。「i」が上限値より大きくない場合、S60に戻って「B」と「ΔE」の値が再度算出される。従って、ここでは、LEDアレイチップCHn+2の2番目の発光点ブロックBLn+2_2とそれに隣接する3番目の発光点ブロックBLn+2_3を対象として「B」の値と「ΔE」の値が再計算される。 Thereafter, in S90, a process of adding “1” to “1” is performed, and in subsequent S100, it is determined whether “i” has become larger than the upper limit value (here, “7”). If “i” is not larger than the upper limit value, the process returns to S60 and the values of “B” and “ΔE” are calculated again. Accordingly, here, the value of “B” and the value of “ΔE” are recalculated for the second light emitting point block BLn + 2_2 of the LED array chip CHn + 2 and the third light emitting point block BLn + 2_3 adjacent thereto.
その後、S70の2回目の判定、すなわち「i=2」の判定では、2番目と3番目の発光点ブロックBLn+2_2、発光点ブロックBLn+2_3を対象として|ΔE−B|<Dの条件2を満たすかどうか判定する処理が行われることになる。これにより、補正量再調整処理後の発光点ブロックBLn+2_2と発光点ブロックBLn+2_3の露光点のずれがチェックされる。
Thereafter, in the second determination of S70, that is, the determination of “i = 2”, does the
露光点のずれが大きい場合、すなわちS70の条件を満たさない場合(S70,No)には、S80へ再移行して、補正量を再調整処理が再び行われる。すなわち、|ΔE−B|<Dの条件2を満たすように「i+1」番目の発光点ブロックの補正量An+2_i+1を「1」調整する処理が行われる。ここでは、3番目の発光点BLn+2_3の補正量An+2_3が「1」調整されることになる。
When the exposure point shift is large, that is, when the condition of S70 is not satisfied (S70, No), the process proceeds to S80 and the correction amount readjustment process is performed again. That is, a process of adjusting the correction amount An + 2_i + 1 of the “i + 1” -th light emitting point block by “1” so as to satisfy the
このように、S70にて、|ΔE−B|<Dの条件2が成立するまで、「n+2」番目のLEDアレイチップCHn+2内の発光点ブロックBLが、番号「i」の若い順番に順々に読み出され、各発光点ブロックBLの補正量Aが再調整される。そして、S70の条件を満たしたところで完了する。
As described above, in S70, until the
図12は、「n+2」番目のLEDアレイチップCHn+2の1番目の発光点ブロックBLn+2_1について補正量Aを再調整した段階で、S70にて|ΔE−B|<Dの条件2が成立した例である。この場合、図12中の3段目にて示すように、「n+2」番目のLEDアレイチップCHn+2のうち、1番目の発光点ブロックBLn+2_1と2番目の発光点ブロックBLn+2_2の間が、補正量を再調整する場所と再調整しない場所の境界となり、境界の位置より図中左側に位置するBLn+1_2〜BLn+1_8とBLn+2_1の8つの発光点ブロックBLの補正値を上方向に一括して「1」調整することになる。
FIG. 12 is an example in which the
このチップ外での補正量再調整処理を行うことで、露光点のずれの大きな部分を新たに作ることなく、チップ間補正量調整処理により生じた発光ブロック間における露光点のずれ、例えば、図11の2段目に示す発光ブロックBLn+1_1、発光ブロックBLn+1_2間における露光点P3、P4のずれを小さくできる。 By performing the correction amount readjustment process outside the chip, the exposure point shift between the light-emitting blocks caused by the inter-chip correction amount adjustment process, for example, FIG. 11, the shift of the exposure points P3 and P4 between the light emission block BLn + 1_1 and the light emission block BLn + 1_2 shown in the second stage can be reduced.
尚、チップ外での補正量再調整処理終了後(S70:YES判定後)は、nの値を「1」加算する処理を行って後、S30に再移行するので、n+3番目以降の残るLEDアレイチップCHを対象にS30以降の処理が進められる。 After the correction amount readjustment process outside the chip is completed (S70: after YES determination), a process of adding “1” to the value of n is performed, and then the process proceeds to S30. The processing after S30 is advanced for the array chip CH.
以上のようにして、本実施形態のカラープリンタ1によれば、隣接するLEDアレイチップCH同士の露光点のずれが量子化単位Dの半分より大きいか否かを判定し、大きい場合には、当該露光点のずれが量子化単位Dの半分より小さくなるように補正量Aを調整(チップ間補正量調整処理)するので、露光点のずれが目立ちやすいLEDアレイチップ間の露光点のずれを小さくして、画像のムラを抑制し、画像品質を向上することができる。
As described above, according to the
また、n番目とn+1番目のLEDアレイチップを対象にチップ間補正量調整処理を行った結果、n+1番目のLEDアレイチップCHn+1内で、露光点のずれが大きくなる部分が発生する場合がある。この点、本実施形態では、n+1番目のLEDアレイチップCHn+1にて、露光点のずれが比較的小さい隣接する発光点ブロックの組を探して、そのずれが小さい部分の発光点ブロックの補正量Aを|ΔE−B|<Dの条件2を満たすようにずらして、露光点のずれを吸収するので、画像全体として、隣接する露光点の副走査方向のずれを目立たなくし、画像品質を向上することができる(チップ内での補正量再調整処理)。
Further, as a result of performing the inter-chip correction amount adjustment processing for the nth and n + 1th LED array chips, there may be a portion where the deviation of the exposure point becomes large in the n + 1th LED array
また、更に、チップ内での補正量再調整で、露光点のずれが比較的小さい隣接する発光点ブロックの組を探すことが出来ない場合には、チップ外での補正量再調整処理を行って、露光点のずれが比較的小さい隣接する発光点ブロックの組を探し、そのずれが小さい部分の発光点ブロックの補正量Aを|ΔE−B|<D/2の条件1や、|ΔE−B|<Dの条件2を満たすように「1」ずらして、露光点のずれを吸収する。そのため、チップ内での補正量再調整だけでは、露光点の副走査方向のずれを抑えることが困難な場合でも、露光点の副走査方向のずれを抑えることが可能となる。そのため、画像品質を向上することができる(チップ外での補正量再調整処理)。
Furthermore, when the correction amount readjustment within the chip cannot find a set of adjacent light emitting point blocks with a relatively small exposure point shift, a correction amount readjustment process outside the chip is performed. Thus, a set of adjacent light emitting point blocks having a relatively small deviation of the exposure point is searched, and the correction amount A of the light emitting point block of the portion where the deviation is small is set to the
<実施形態2>
次に、実施形態2を図14ないし図16によって説明する。
実施形態1では、一定の条件下で、チップ外での補正量再調整処理を行った。すなわち、「n+1」番目のLEDアレイチップCH内の発光点ブロックの補正量を再調整するだけでは、|ΔE−B|<Dの条件2を満たすことが出来ない場合に、補正量を再調整する対象を「n+2」番目のLEDアレイチップCHに拡張し、|ΔE−B|<D/2の条件1や、|ΔE−B|<Dの条件2を満たすように、発光点ブロックの補正量Aをずらすことにより、露光点のずれを抑えるようにした。
<
Next,
In the first embodiment, correction amount readjustment processing outside the chip is performed under certain conditions. That is, when the correction amount of the light emitting point block in the “n + 1” -th LED array chip CH cannot be satisfied by satisfying the
しかし、例えば、図14の1段目に示すように、回路基板CBがプリンタに傾いた状態で取り付けられている場合には、各LEDアレイチップCH内の発光ブロックBLは、いずれも傾きが大きくなる。そのため、露光点のずれが小さな発光点ブロックBLの組みが不存在となり、チップ外での補正量再調整処理を行っても、|ΔE−B|<D/2の条件1や、|ΔE−B|<Dの条件2を満たすことが出来ない場合がある。
However, for example, as shown in the first stage of FIG. 14, when the circuit board CB is attached to the printer in a tilted state, the light emitting blocks BL in each LED array chip CH have a large tilt. Become. For this reason, there is no combination of light emitting point blocks BL with small deviation of the exposure point, and even if correction amount readjustment processing is performed outside the chip, the
実施形態2では、チップ外での補正量再調整処理を行っても、|ΔE−B|<D/2の条件1や、|ΔE−B|<Dの条件2を満たすことが出来ない場合に、「n+1」番目以降の発光チップの各発光点の補正量Aを、チップ間補正量調整処理にて補正値をずらした方向に一律して同じ量ずらす一括調整処理を行う。
In the second embodiment, even when correction amount readjustment processing outside the chip is performed, the
例えば、図14の2段目に示すように、チップ間補正量調整処理にて、「n+1」番目のLEDアレイチップCHの左端にあたる1番目の発光点ブロックBLn+1_1の補正量を、副走査方向の前側にあたる図中の上側に「1」調整した場合、1番目の発光点ブロックBLn+1_1から見て、それより右側に位置する全発光点ブロックBLの補正量を、図中の上側に一律「1」調整する。図14の例であれば、図中の3段目に示すように、BLn+1_2〜BLn+2_8までの全発光点ブロックBLの補正量を、図中の上側に一律「1」調整する。尚、「n+3」や「n+4」のLEDアレイチップCHがあれば、それらの発光点ブロックBLについても補正量を、図中の上側に一律「1」調整する。 For example, as shown in the second row of FIG. 14, in the inter-chip correction amount adjustment process, the correction amount of the first light-emitting point block BLn + 1_1 corresponding to the left end of the “n + 1” -th LED array chip CH is set in the sub-scanning direction. When “1” is adjusted to the upper side in the figure corresponding to the front side, the correction amount of all the light emitting point blocks BL positioned on the right side of the first light emitting point block BLn + 1_1 is uniformly “1” on the upper side in the figure. adjust. In the example of FIG. 14, as shown in the third row in the figure, the correction amounts of all the light emitting point blocks BL from BLn + 1_2 to BLn + 2_8 are uniformly adjusted to “1” on the upper side in the figure. If there is an LED array chip CH of “n + 3” or “n + 4”, the correction amount for these light-emitting point blocks BL is also uniformly adjusted to “1” on the upper side in the drawing.
このようにすることで、「n」番目と「n+1」番目のLEDアレイチップ間(具体的には、BLn_8とBLn+1_1の間)における露光点の副走査方向のずれが大きい場合に、新たに露光点のずれが大きい場所を作ることなく、そのずれを抑えることが可能となる。 In this way, when the deviation of the exposure point in the sub-scanning direction between the “n” -th and “n + 1” -th LED array chips (specifically, between BLn_8 and BLn + 1_1) is large, a new exposure is performed. The shift can be suppressed without creating a place where the shift of the point is large.
一方、上記のように一括調整処理を行った場合、感光体ドラム53に対して主走査方向に露光を行うと、図15に示すように露光ラインの両端(左端と右端)の位置が、副走査方向でずれることになる。
On the other hand, when the batch adjustment process is performed as described above, when exposure is performed on the
4色に対応して4つのLEDヘッドを持ったカラープリンタでは、こうした露光ラインの位置ずれが、一部のLEDヘッドだけに生じると、図15の下段に示すように、ライン端部で色の重なりにズレが生じる場合がある。尚、図15、図16中のB、Y、M、Cは、それぞれブラック、イエロー、マゼンタ、Cの露光ラインを示す。 In a color printer having four LED heads corresponding to four colors, when such exposure line misalignment occurs only in some LED heads, as shown in the lower part of FIG. There may be a gap in the overlap. In FIG. 15 and FIG. 16, B, Y, M, and C indicate black, yellow, magenta, and C exposure lines, respectively.
従って、一括調整処理を行う場合には、各色のLEDヘッド41に対して一括調整処理を共通して実行することが好ましい。例えば、ブラックのLEDヘッド41に対して、図14に示すように、「n+1」番目のLEDアレイチップCHの1番目の発光点ブロックBLn+1_1から見て右側に位置する全ての発光点ブロックBLの補正量を、図中の上側に一律1調整したとする。
Therefore, when performing the batch adjustment process, it is preferable to execute the batch adjustment process in common for the LED heads 41 of the respective colors. For example, with respect to the
この場合、残る3色のLEDヘッド41についても、ブラックのLEDヘッド41と同様に、「n+1」番目のLEDアレイチップCHの1番目の発光点ブロックBLn+1_1から見て右側に位置する全ての発光点ブロックBLの補正量を、図中の上側に一律1調整する。このようにすれば、図16にて示すように、ライン端部で色の重なりにズレが生じるのを抑制することができる。
In this case, for the remaining three color LED heads 41, as in the case of the
<他の実施形態>
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
<Other embodiments>
The present invention is not limited to the embodiments described with reference to the above description and drawings. For example, the following embodiments are also included in the technical scope of the present invention.
(1)前記実施形態においては、複数の発光点を1つの発光点ブロックとして、発光点ブロックごとに補正量Aを設定していたが、1つの発光点ごとに補正量Aを設定してもよい。また、補正量Aやずれ量CX,CY,Cを記憶する記憶装置は、画像形成装置の任意の部材に設けることができ、これらを分散して記憶させておいてもよい。 (1) In the above embodiment, a plurality of light emission points are set as one light emission point block, and the correction amount A is set for each light emission point block. However, even if the correction amount A is set for each light emission point, Good. The storage device that stores the correction amount A and the shift amounts CX, CY, and C can be provided in any member of the image forming apparatus, and these may be stored in a distributed manner.
(2)前記実施形態においては、カバー2を閉じる度に、ずれ量CYを測定することとしていたが、ずれ量CYの測定は、印刷を開始する度に行ってもよい。また、LEDユニット40がカバー2のような可動の部材に固定されているのではなく、一度画像形成装置を組み上げたら、位置が変わらない部材に固定されているのであれば、ずれ量CYの測定は不要であり、LEDユニット40を基準に決めた基準線に基づいてずれ量Cを決定してもよい。
(2) In the above embodiment, the shift amount CY is measured every time the
(3)前記実施形態においては、LEDユニット40の基準線L1の定め方をLEDアレイチップCH1の左端の発光点PとLEDアレイチップCH19の右端の発光点Pを結んだ直線としていたが、LEDユニット40の基準線の定め方は、これに限られない。
(3) In the above embodiment, the reference line L1 of the
(4)前記実施形態においては、複数のLED素子を発光点として発光チップを実現していたが、LED以外の発光素子を利用することもできる。 (4) In the above embodiment, the light emitting chip is realized by using a plurality of LED elements as light emitting points, but light emitting elements other than LEDs can also be used.
(5)前記実施形態においては、感光体の一例として感光体ドラム53を示したが、感光体は、ベルト形状であってもよい。
(5) In the above embodiment, the
(6)前記実施形態においては、画像形成装置の一例としてカラープリンタ1を説明したが、本発明は、モノクロのプリンタや、複写機、複合機などに適用することもできる。
(6) In the above embodiment, the
(7)前記実施形態においては、チップ間補正量調整処理で、条件1の判定値である第一閾値を「D/2」としていた(図13のステップS40)。また、チップ内での補正量再調整処理で、条件2の判定値である第二閾値を「D」としていた(図13のステップS70)としていた。第一閾値と第二閾値は、実施形態で例示した「D/2」や、「D」には限られず、画質との関係で設定するとよい。例えば、要求画質が高い場合には、第一閾値や第二閾値を「D/2」や「D」よりもやや小さく設定し、その逆の場合には、第一閾値や第二閾値を「D/2」や「D」よりもやや大きく設定するとよい。
(7) In the embodiment described above, the first threshold value that is the determination value of
1… カラープリンタ(本発明の「画像形成装置」の一例)
30…画像形成部
40…LEDユニット(本発明の「露光装置」の一例)
41…LEDヘッド(本発明の「露光ヘッド」の一例)
49…記憶装置
50…プロセスカートリッジ
53…感光体ドラム(本発明の「感光体」の一例)
100…制御装置
109…記憶装置
110…発光タイミング決定部
120…LEDユニット駆動部
CH…LEDアレイチップ(本発明の「発光チップ」の一例)
1. Color printer (an example of the “image forming apparatus” of the present invention)
30: Image forming unit 40: LED unit (an example of the “exposure device” of the present invention)
41... LED head (an example of the “exposure head” in the present invention)
49: Storage device 50:
DESCRIPTION OF
Claims (4)
前記露光装置は、主走査方向に並ぶ複数の発光点を有する発光チップを複数有してなり、当該複数の発光チップは、主走査方向に隣接する発光チップ同士が、主走査方向に直交する副走査方向にずれて配置され、
前記制御装置は、前記発光点による露光点が前記感光体上で主走査方向に一列に並ぶようにするため、各発光点を発光させるタイミングを量子化された補正量Aとして決定する発光タイミング決定部と、
各発光点を前記補正量に相当する時間だけ基準時からずらして発光させる露光ヘッド駆動部を有し、
前記発光タイミング決定部は、
前記ずれ量Cを量子化単位Dで除した商に基づいて補正量Aを仮決定する仮決定処理と、
2つの発光チップのずれ量Cの差ΔCをB、2つの発光点の補正量Aの差ΔAに前記量子化単位Dを乗じた値をΔEとして、n番目の発光チップの一端の発光点とn+1番目の発光チップの他端の発光点との間で、
|ΔE−B|<第一閾値の条件1を満たさない場合には、
前記n+1番目の発光チップの他端の発光点について補正量Aの値をずらして前記条件1を満足させることで補正量Aを決定するチップ間補正量調整処理と、
補正量Aをずらしたn+1番目の発光チップの他端の発光点と当該他端の発光点に隣接する発光点との間で、
|ΔE−B|<第二閾値の条件2を満たさない場合には、
2つの発光点の間で前記条件2を満たすように、発光点の補正量の値をずらす処理を、n+1番目の発光チップ内で行うチップ内での補正量再調整処理と、
n+1番目の発光チップ内だけで前記条件2を満たすことが出来ない場合に、発光点の補正量の値をずらす処理を、n+2番目の発光チップ内で行うチップ外での補正量再調整処理とを行い、
前記チップ外での補正量再調整処理は、
n+1番目とn+2番目の発光チップを対象に実行される前記チップ間補正量調整処理と、
n+1番目とn+2番目の発光チップを対象とするチップ間補正量調整処理にて前記条件2を満たさなくなった場合に、n+2番目の発光チップを対象に実行される前記チップ内での補正量再調整処理とを含む、画像形成装置。 An exposure apparatus having an exposure head in which a plurality of light emission points are arranged in the main scanning direction; a photoconductor on which an electrostatic latent image is formed by exposure by the exposure apparatus; and a control apparatus for controlling light emission of the exposure apparatus; An electrophotographic image forming apparatus comprising: a storage device for storing a shift amount C with respect to a reference line extending in the main scanning direction of the light emitting point;
The exposure apparatus includes a plurality of light emitting chips having a plurality of light emitting points arranged in the main scanning direction, and the plurality of light emitting chips are arranged such that light emitting chips adjacent to each other in the main scanning direction are perpendicular to the main scanning direction. Arranged in the scanning direction,
The control device determines a light emission timing for determining a light emission timing of each light emission point as a quantized correction amount A so that exposure points by the light emission points are arranged in a line in the main scanning direction on the photoconductor. And
An exposure head drive unit that emits light by shifting each light emitting point from a reference time by a time corresponding to the correction amount,
The light emission timing determining unit
A provisional determination process for provisionally determining the correction amount A based on a quotient obtained by dividing the shift amount C by the quantization unit D;
The difference ΔC between the deviation amounts C of the two light emitting chips is B, and a value obtained by multiplying the difference ΔA between the correction amounts A of the two light emitting points by the quantization unit D is ΔE, and the light emitting point at one end of the nth light emitting chip is Between the light emitting point at the other end of the (n + 1) th light emitting chip,
| ΔE−B | <If the first threshold condition 1 is not satisfied,
An inter-chip correction amount adjustment process for determining the correction amount A by shifting the value of the correction amount A for the light emitting point at the other end of the (n + 1) th light emitting chip to satisfy the condition 1;
Between the light emitting point at the other end of the (n + 1) th light emitting chip with the correction amount A shifted, and the light emitting point adjacent to the light emitting point at the other end,
| ΔE−B | <If the second threshold condition 2 is not satisfied,
A correction amount readjustment process in the chip, which is performed in the (n + 1) th light emitting chip, to shift the value of the correction amount of the light emitting point so as to satisfy the condition 2 between the two light emitting points,
When the condition 2 cannot be satisfied only in the (n + 1) th light emitting chip, the process of shifting the correction value of the light emitting point is performed as a correction amount readjustment process outside the chip performed in the (n + 2) th light emitting chip. And
Correction amount readjustment processing outside the chip,
the inter-chip correction amount adjustment processing executed for the (n + 1) th and (n + 2) th light emitting chips,
The correction amount readjustment in the chip executed for the n + 2th light emitting chip when the condition 2 is not satisfied in the interchip correction amount adjustment processing for the n + 1th and n + 2th light emitting chips. And an image forming apparatus.
前記チップ外での補正量再調整処理で、前記条件2を満たさない場合、
n+1番目以降の発光チップの各発光点の補正量Aを、チップ間補正量調整処理にて前記他端の発光点を対象に補正量をずらした方向に一律してずらす一括調整処理を行う請求項1又は請求項2に記載の画像形成装置。 The light emission timing determining unit
When the condition 2 is not satisfied in the correction amount readjustment process outside the chip,
A collective adjustment process is performed in which the correction amount A of each light emitting point of the (n + 1) th and subsequent light emitting chips is uniformly shifted in a direction in which the correction amount is shifted with respect to the light emitting point at the other end in the inter-chip correction amount adjustment process. The image forming apparatus according to claim 1 or 2.
各色の前記露光ヘッドに対して前記一括調整処理を共通して実行する請求項3に記載の画像形成装置。 The light emission timing determining unit
The image forming apparatus according to claim 3, wherein the batch adjustment process is executed in common for the exposure heads of the respective colors.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011262305A JP5834842B2 (en) | 2011-11-30 | 2011-11-30 | Image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011262305A JP5834842B2 (en) | 2011-11-30 | 2011-11-30 | Image forming apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013111934A JP2013111934A (en) | 2013-06-10 |
JP5834842B2 true JP5834842B2 (en) | 2015-12-24 |
Family
ID=48707964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011262305A Active JP5834842B2 (en) | 2011-11-30 | 2011-11-30 | Image forming apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5834842B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6304583B2 (en) * | 2014-01-30 | 2018-04-04 | ブラザー工業株式会社 | Image forming apparatus |
-
2011
- 2011-11-30 JP JP2011262305A patent/JP5834842B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013111934A (en) | 2013-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210176377A1 (en) | Optical print head, image forming apparatus and light amount correction method of optical print head | |
JP5141782B2 (en) | Image forming apparatus | |
JP6477059B2 (en) | Optical writing control apparatus, image forming apparatus, and optical writing control method | |
JP2007090548A (en) | Image forming device and method of adjusting the position of line head used for image forming device | |
JP5834842B2 (en) | Image forming apparatus | |
JP6544180B2 (en) | Exposure apparatus, control method therefor, and computer program applied to control apparatus in exposure apparatus | |
JP2010228213A (en) | Exposure device and image-forming apparatus | |
US8963977B2 (en) | Image forming apparatus that includes a plurality of light emitting elements arrayed so as to expose different positions in a longitudinal direction of a photosensitive member and configured to control a light amount of a light emitted from the plurality of light emitting elements | |
JP5252004B2 (en) | Image forming apparatus | |
JP5751095B2 (en) | Image forming apparatus | |
JP5751111B2 (en) | Image forming apparatus | |
JP6015064B2 (en) | Correction method and image forming apparatus | |
JP5915029B2 (en) | Light amount correction method and image forming apparatus | |
JP2013028123A (en) | Method for correcting quantity of light, and image forming apparatus | |
US8948632B2 (en) | Image forming apparatus and image formation correcting method | |
JP2022053039A (en) | Light-emitting device and image formation device | |
JP6003191B2 (en) | Image forming apparatus | |
JP2010006015A (en) | Image forming apparatus and its manufacturing method | |
JP6176445B2 (en) | Light amount adjustment method for print head, image forming apparatus, and method for manufacturing image forming apparatus | |
JP5867785B2 (en) | Image forming apparatus and exposure correction method | |
JP2005254763A (en) | Image formation device and correction device | |
JP5751096B2 (en) | Image forming apparatus | |
US8837964B2 (en) | Image forming apparatus and method of setting exposure amount | |
JP2006110728A (en) | Image forming apparatus | |
JP2003182136A (en) | Imaging apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20140408 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151019 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5834842 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |