JP5830124B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP5830124B2
JP5830124B2 JP2014067515A JP2014067515A JP5830124B2 JP 5830124 B2 JP5830124 B2 JP 5830124B2 JP 2014067515 A JP2014067515 A JP 2014067515A JP 2014067515 A JP2014067515 A JP 2014067515A JP 5830124 B2 JP5830124 B2 JP 5830124B2
Authority
JP
Japan
Prior art keywords
sub
game state
navigation
error
sub cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014067515A
Other languages
Japanese (ja)
Other versions
JP2014147809A (en
Inventor
一之 柳
一之 柳
篤 西田
篤 西田
由香里 安間
由香里 安間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Entertainment Corp
Original Assignee
Universal Entertainment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Entertainment Corp filed Critical Universal Entertainment Corp
Priority to JP2014067515A priority Critical patent/JP5830124B2/en
Publication of JP2014147809A publication Critical patent/JP2014147809A/en
Application granted granted Critical
Publication of JP5830124B2 publication Critical patent/JP5830124B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Slot Machines And Peripheral Devices (AREA)

Description

本発明は、パチスロ等の遊技機に関する。   The present invention relates to a gaming machine such as a pachislot machine.

従来、いわゆるパチスロと称される遊技機が知られている。このような遊技機は、複数の図柄がそれぞれの表面に配された複数のリールと、遊技メダルやコイン等(以下、「メダル等」という)が投入され、遊技者によりスタートレバーが操作されたことを検出し、複数のリールの回転の開始を要求するスタートスイッチと、複数のリールのそれぞれに対応して設けられたストップボタンが遊技者により押されたことを検出し、該当するリールの回転の停止を要求する信号を出力するストップスイッチとを備える。   Conventionally, a game machine called a so-called pachislot is known. In such a gaming machine, a plurality of reels each having a plurality of symbols arranged on each surface, a gaming medal, a coin, etc. (hereinafter referred to as “medal etc.”) are inserted, and a start lever is operated by the player. And a start switch that requests the start of rotation of a plurality of reels and a stop button provided corresponding to each of the plurality of reels is detected by the player, and rotation of the corresponding reels is detected. And a stop switch for outputting a signal requesting the stop.

また、このような遊技機は、複数のリールのそれぞれに対応して設けられ、それぞれの駆動力を各リールに伝達するステッピングモータと、スタートスイッチおよびストップスイッチにより出力された信号に基づいて、ステッピングモータの動作を制御し、各リールの回転およびその停止を行うリール制御部とを備える。   Further, such a gaming machine is provided corresponding to each of the plurality of reels, and based on a stepping motor that transmits each driving force to each reel and a signal output by the start switch and the stop switch. And a reel control unit that controls the operation of the motor and rotates and stops each reel.

この構成により、遊技機は、スタートレバーが操作されたことを検出すると、乱数値に基づいて抽籤を行い、この抽籤の結果(以下、「内部当籤役」という)とストップボタンが操作されたことを検出したタイミングとに基づいてリールの回転の停止を行う。   With this configuration, when the gaming machine detects that the start lever has been operated, a lottery is performed based on the random number value, and the result of the lottery (hereinafter referred to as “internal winning combination”) and the stop button are operated. The rotation of the reel is stopped on the basis of the timing at which is detected.

近年、この種の遊技機として、遊技者に相対的に大きい利益を与えるゲームが所定回数行えるビックボーナス(以下、「BB」という)の終了後に、再遊技に係るリプレイが内部当籤役として決定される確率が高い遊技状態(以下、「高RT」という)を作動させるものが知られている(例えば、特許文献1参照)。   In recent years, as a gaming machine of this type, after the completion of a big bonus (hereinafter referred to as “BB”) in which a game that gives a relatively large profit to a player can be performed a predetermined number of times, replay related to replaying has been determined as an internal winning combination. There is known one that operates a gaming state (hereinafter referred to as “high RT”) with a high probability (see, for example, Patent Document 1).

さらに、この遊技機では、BBの作動中に払出したメダルの枚数が所定枚数以上の場合には、上述の高RTと併せて、メダルの払出しに係る特定の内部当籤役(以下、「小役」という)を報知するアシストタイム(以下、「AT」という)を作動させるようにしている。こうした高RTとATをともに作動させた状態は、ARTと称される。   Further, in this gaming machine, when the number of medals paid out during the operation of the BB is equal to or more than a predetermined number, in combination with the above-mentioned high RT, a specific internal winning combination (hereinafter referred to as “small role”) related to the medals being paid out. The assist time (hereinafter referred to as “AT”) for notifying “)” is activated. Such a state in which both high RT and AT are operated is referred to as ART.

同遊技機によれば、ARTの作動中は、一般遊技状態と比べて当籤役がハズレとなる確率が低下し、対照的に小役が入賞する確率が高くなるため、払出されるメダルを増加させることができる。このため、遊技者の興味を惹き、その遊技性を高めることができる。   According to the gaming machine, during the operation of ART, the probability that the winning combination will be lost is lower than in the general gaming state, and in contrast, the probability that the small combination will win increases, so the number of medals to be paid out increases. Can be made. For this reason, an interest of a player can be attracted and the game nature can be improved.

また、近年、一般遊技中に所定の小役(例えば、チェリー)に内部当籤することにより、所定の確率で遊技者に有利な特別遊技状態(以下、チャンスゾーンという)を所定ゲーム数発生させるとともに、チャンスゾーン中に所定の小役に内部当籤することにより、所定の確率で所定ゲーム数のチャンスゾーンを上乗せする遊技機が知られている(例えば、特許文献2参照)。同遊技機によれば、遊技者にとって有利なチャンスゾーンの継続ゲーム数を適宜延長させることで、遊技者の興味を持続させることができる。   Also, in recent years, a predetermined number of special games (hereinafter referred to as chance zones) that are advantageous to the player are generated with a predetermined probability by internally winning a predetermined small role (for example, cherry) during general games. A gaming machine is known in which a predetermined number of chance zones are added with a predetermined probability by internally winning a predetermined small role in the chance zone (see, for example, Patent Document 2). According to the gaming machine, the interest of the player can be maintained by appropriately extending the number of continued games in the chance zone advantageous to the player.

一方、同遊技機の回転リールの制御・内部当籤役処理・入賞判定処理・メダル払い出し処理等の遊技機の重要な処理は主制御回路のCPUによって行われており、CPUは、それらの処理をROMに予め記憶されたプログラムに従って実行する。   On the other hand, important processing of the gaming machine, such as control of the rotating reel of the gaming machine, internal winning combination processing, winning determination processing, and medal payout processing are performed by the CPU of the main control circuit, and the CPU performs these processing. The program is executed according to a program stored in advance in the ROM.

また、内部当籤役は乱数と内部抽籤テーブルに基づいて決定され、決定された内部当籤役とリールの停止操作が検出されたタイミングとに基づいて、各リールの回転を停止させる。この際、抽出された乱数値はRAMの乱数値記憶領域に記憶され、この記憶された乱数値に基づいて内部抽籤処理の際に内部当籤役が決定される。   The internal winning combination is determined based on the random number and the internal lottery table, and the rotation of each reel is stopped based on the determined internal winning combination and the timing at which the reel stop operation is detected. At this time, the extracted random value is stored in a random value storage area of the RAM, and an internal winning combination is determined in the internal lottery process based on the stored random value.

また、副制御回路がスタートコマンド等の主制御基板から出力された各種コマンドに基づいて演出データの決定や実行等の各種の処理を行っている。このため、副制御回路もRAMを備えており、そのRAMには、主制御基板のCPUの処理により得られる様々な情報、例えば、上記の抽出した乱数値、遊技状態、内部当籤役、払出枚数、ボーナス持越状況、設定値等を特定する情報、各種カウンタおよびフラグ等が記憶される。   Further, the sub control circuit performs various processes such as determination and execution of effect data based on various commands output from the main control board such as a start command. For this reason, the sub-control circuit also includes a RAM, and in the RAM, various information obtained by processing of the CPU of the main control board, for example, the extracted random number value, the gaming state, the internal winning combination, the number of payouts , Information for specifying the bonus carryover status, setting value, and the like, various counters, flags, and the like are stored.

また、副制御回路には、演出効果を高めるために遊技機の表示装置に表示する絵を拡大するスケーラ装置等のサブデバイスが接続されている(例えば、特許文献3、特許文献4参照)。   Further, the sub-control circuit is connected to a sub-device such as a scaler device that enlarges a picture displayed on the display device of the gaming machine in order to enhance the effect (see, for example, Patent Document 3 and Patent Document 4).

そのような装置では、スケーラ装置から副制御回路にパラメータ要求コマンドが送信されると、副制御回路はスケーラ装置に、パラメータを付加したコマンドを送信する。このとき、スケーラ装置が、起動後、例えば5sの所定時間内に、副制御回路に、パラメータ要求コマンドを送信しない場合には、副制御回路は、通信断絶と判断してそれをエラー履歴として登録し、スケーラ装置との間の通信タスクを終了するようになっている。   In such a device, when a parameter request command is transmitted from the scaler device to the sub-control circuit, the sub-control circuit transmits a command with a parameter added to the scaler device. At this time, if the scaler device does not transmit a parameter request command to the sub-control circuit within a predetermined time of 5 s, for example, after starting, the sub-control circuit determines that communication has been interrupted and registers it as an error history. Then, the communication task with the scaler device is completed.

特開2009−5978号公報JP 2009-5978 A 特開2004−236763号公報JP 20042366763 A 特開2001−58021号公報JP 2001-58021 A 特開2011−11035号公報JP 2011-11035 A

しかし、副制御回路は、通信タスクを終了してしまうと、スケーラ装置が通信を再開しても、スケーラ装置と通信を行うことができない。また、副制御回路は、スケーラ装置が通信を再開したことを認識することができない。さらに、副制御回路は、スケーラ装置が通信断絶したことを認識することができない。   However, if the sub-control circuit ends the communication task, it cannot communicate with the scaler device even if the scaler device resumes communication. Further, the sub control circuit cannot recognize that the scaler device has resumed communication. Further, the sub control circuit cannot recognize that the scaler device has lost communication.

本発明は、上述のような事情に鑑みなされたもので、スケーラ装置から副制御回路に所定時間通信がなかった場合に、副制御回路は、通信断絶と判断してエラー履歴としてそれを登録して通信タスクは終了させず、また、スケーラ装置から通信が再開されると、その通信再開をエラー履歴として登録し、スケーラ装置との通信を再開する遊技機を提供することを目的とする。   The present invention has been made in view of the circumstances as described above, and when there is no communication from the scaler device to the sub control circuit for a predetermined time, the sub control circuit determines that the communication has been interrupted and registers it as an error history. An object of the present invention is to provide a gaming machine that does not end a communication task and registers communication resumption as an error history when communication is resumed from a scaler device and resumes communication with the scaler device.

そこで、本発明に係る遊技機は、遊技の進行に関する処理を実行する主制御部と、所定の情報を表示する表示部と、前記表示部に表示された所定の情報の元情報のサイズを選択することが可能なスケーラ制御基板と、前記主制御部から出力されるコマンドに基づいて前記遊技の進行に応じて演出を制御する副制御部であって、前記副制御部は、前記スケーラ制御基板からの送信データを受信するためのサブデバイス受信割込手段と、前記スケーラ制御基板から所定時間通信がない場合を前記スケーラ制御基板からの受信データに異常がある場合とは異なる通信断絶エラーとして検出するサブデバイスエラー検出手段と、前記サブデバイスエラー検出手段により検出された前記通信断絶エラーを通信断絶エラー情報として格納するとともに、前記サブデバイスエラー検出手段が前記通信断絶エラーの検出後に、前記副制御部が、前記スケーラ制御基板から通信を受信した時に、前記通信を受信したことを、前記スケーラ制御基板から所定時間通信がない場合および前記スケーラ制御基板からの受信データに異常がある場合とは異なる通信復帰エラー情報として格納するエラー情報履歴格納領域を有する記憶部とを備え、前記サブデバイス受信割込手段は、前記スケーラ制御基板からの送信データに物理層エラーがある場合、受信データを保存せずに破棄し、前記サブデバイスエラー検出手段は、前記サブデバイス受信割込手段が前記受信データを破棄した場合にも、前記スケーラ制御基板から通信がなかったと判断し、前記サブデバイスエラー検出手段が、前記スケーラ制御基板から所定時間通信がない場合を前記通信断絶エラーとして検出した後、前記エラー情報履歴格納領域に前記通信断絶エラー情報を格納するとともに、前記副制御部が、継続して、前記スケーラ制御基板から次の通信があるか否かを判断し、前記スケーラ制御基板から前記次の通信があったと判断した場合に、前記エラー情報履歴格納領域に前記通信復帰エラー情報を格納するエラー情報履歴格納手段と、前記エラー情報履歴格納手段によって格納された前記通信断絶エラー情報および前記通信復帰エラー情報を前記表示部に表示するエラー情報履歴表示手段とを備えることを特徴とする。 Therefore, the gaming machine according to the present invention selects a main control unit that executes processing relating to the progress of the game, a display unit that displays predetermined information, and the size of the original information of the predetermined information displayed on the display unit A scaler control board that can be controlled, and a sub-control part that controls an effect according to the progress of the game based on a command output from the main control part, wherein the sub-control part is the scaler control board Sub-device reception interrupt means for receiving transmission data from the device and a case where there is no communication from the scaler control board for a predetermined time is detected as a communication disconnection error different from the case where there is an abnormality in the reception data from the scaler control board Sub-device error detection means, and the communication disconnection error detected by the sub-device error detection means is stored as communication disconnection error information. After detection subdevice error detecting means of the communication interruption error, the sub control unit, when receiving a communication from the scaler control board, that it has received the communication, the case from the scaler control board do not have a predetermined time communication And a storage unit having an error information history storage area for storing as communication return error information different from the case where there is an abnormality in the received data from the scaler control board, and the sub-device reception interrupt means includes the scaler control board If there is a physical layer error in the transmission data from the received data, the received data is discarded without being saved, and the sub-device error detecting means also includes the scaler even when the sub-device receiving interrupt means discards the received data. It is determined that there is no communication from the control board, and the sub-device error detection means is connected to the scaler control board. After detecting when there is no constant-time communication as the communication interruption error, it stores the communication interruption error information to the error information history storage area, the sub control unit, continuously, from the scaler control board follows Determining whether there is communication, and when determining that the next communication has occurred from the scaler control board, error information history storage means for storing the communication return error information in the error information history storage area; and And an error information history display means for displaying the communication disconnection error information and the communication return error information stored by the error information history storage means on the display unit.

この遊技機によると、スケーラ装置から副制御回路に所定時間通信がなかった場合に、副制御回路は、通信断絶と判断してエラー履歴に通信断絶エラー情報として登録して通信タスクは終了させず、また、スケーラ装置から通信が再開されると、その通信再開をエラー履歴に通信復帰エラー情報として登録し、スケーラ装置との通信を再開することができるとともに、エラー履歴に登録した通信断絶エラーおよび通信復帰エラーを表示部に表示することができる。また、所定時間内にスケーラ装置から副制御回路に通信があったとしても、スケーラ装置が送信したデータに異常があった場合には、受信したデータを副制御回路が破棄し、スケーラ装置から通信がなかったと判断することで、所定時間内に正常なデータを受信しなかった場合も、通信断絶と判断してエラー履歴に通信断絶エラー情報として登録することができる。   According to this gaming machine, when there is no communication from the scaler device to the sub-control circuit for a predetermined time, the sub-control circuit determines that the communication is interrupted and registers it as error information in the error history and does not end the communication task. In addition, when communication is resumed from the scaler device, the communication resumption is registered in the error history as communication return error information, and communication with the scaler device can be resumed. A communication return error can be displayed on the display unit. Even if there is communication from the scaler device to the sub-control circuit within a predetermined time, if there is an error in the data transmitted by the scaler device, the sub-control circuit discards the received data and communicates from the scaler device. By determining that no data has been received, even if normal data is not received within a predetermined time, it is determined that communication has been interrupted and can be registered in the error history as communication disconnection error information.

本発明によれば、スケーラ装置から副制御回路に所定時間通信がなかった場合に、副制御回路は、通信断絶と判断してエラー履歴としてそれを登録して通信タスクは終了させず、また、スケーラ装置から通信が再開されると、その通信再開をエラー履歴として登録し、スケーラ装置との通信を再開する遊技機を提供することができる。   According to the present invention, when there is no communication from the scaler device to the sub-control circuit for a predetermined time, the sub-control circuit determines that communication is interrupted, registers it as an error history, and does not end the communication task. When communication is resumed from the scaler device, it is possible to provide a gaming machine that registers the communication resumption as an error history and resumes communication with the scaler device.

本実施の形態における遊技機の外観図である。It is an external view of the gaming machine in the present embodiment. 本実施の形態における遊技機の図柄表示領域および入賞ラインを示す図である。It is a figure which shows the symbol display area and winning line of the game machine in this Embodiment. 本実施の形態における遊技機の図柄配置テーブルを示す図である。It is a figure which shows the symbol arrangement | positioning table of the game machine in this Embodiment. 本実施の形態における遊技機の正面上部を示す図である。It is a figure which shows the front upper part of the game machine in this Embodiment. 本実施の形態における遊技機の表示パネルユニット付近の断面を示す図である。It is a figure which shows the cross section of the display panel unit vicinity of the game machine in this Embodiment. 本実施の形態における遊技機の表示パネルを示す図である。It is a figure which shows the display panel of the game machine in this Embodiment. (a)は本実施の形態における遊技機の左飾りパネルと左赤外線センサーを示す図である。(b)は本実施の形態における遊技機の左赤外線センサーを示す図である。(A) is a figure which shows the left decoration panel and left infrared sensor of the game machine in this Embodiment. (B) is a figure which shows the left infrared sensor of the game machine in this Embodiment. 本実施の形態における遊技機の主制御回路の構成を示す図である。It is a figure which shows the structure of the main control circuit of the game machine in this Embodiment. 本実施の形態における遊技機の副制御回路の構成を示す図である。It is a figure which shows the structure of the sub control circuit of the game machine in this Embodiment. 本実施の形態における遊技機の遊技状態の遷移例を示す図である。It is a figure which shows the example of a transition of the game state of the game machine in this Embodiment. 本実施の形態における遊技機の内部抽籤テーブル決定テーブルの例を示す図である。It is a figure which shows the example of the internal lottery table determination table of the game machine in this Embodiment. 本実施の形態における遊技機の内部抽籤テーブルの例を示す図である。It is a figure which shows the example of the internal lottery table of the game machine in this Embodiment. 本実施の形態における遊技機のRB1遊技状態用内部抽籤テーブルの例を示す図である。It is a figure which shows the example of the internal lottery table for RB1 gaming states of the game machine in this Embodiment. 本実施の形態における遊技機のRB2遊技状態用内部抽籤テーブルの例を示す図である。It is a figure which shows the example of the internal lottery table for RB2 game states of the game machine in this Embodiment. 本実施の形態における遊技機のRT遷移テーブルの例を示す図である。It is a figure which shows the example of RT transition table of the game machine in this Embodiment. 本実施の形態における遊技機のボーナス用内部当籤役決定テーブルの例を示す図である。It is a figure which shows the example of the internal winning combination determination table for bonus of the gaming machine in this Embodiment. 本実施の形態における遊技機の小役・リプレイ用内部当籤役決定テーブルの例を示す図である。It is a figure which shows the example of the internal winning combination determination table for a small combination and replay of the game machine in this Embodiment. 本実施の形態における遊技機の図柄組合せテーブルの例を示す図である。It is a figure which shows the example of the symbol combination table of the game machine in this Embodiment. 本実施の形態における遊技機のボーナス作動時テーブルの例を示す図である。It is a figure which shows the example of the table at the time of the bonus action | operation of the game machine in this Embodiment. 本実施の形態における遊技機の引込優先順位テーブルAの例を示す図である。It is a figure which shows the example of the drawing-in priority order table A of the gaming machine in this Embodiment. 本実施の形態における遊技機の引込優先順位テーブルBの例を示す図である。It is a figure which shows the example of the drawing-in priority order table B of the gaming machine in this Embodiment. 本実施の形態における遊技機の停止テーブルの例を示す図である。It is a figure which shows the example of the stop table of the game machine in this Embodiment. 本実施の形態における遊技機の内部当籤役格納領域の例を示す図である。It is a figure which shows the example of the internal winning combination storing area | region of the game machine in this Embodiment. 本実施の形態における遊技機の表示役格納領域の例を示す図である。It is a figure which shows the example of the display combination storage area | region of the game machine in this Embodiment. 本実施の形態の遊技機の持越役格納領域の例を示す図である。It is a figure which shows the example of the carryover combination storage area | region of the game machine of this Embodiment. 本実施の形態の遊技機の遊技状態フラグ格納領域の例を示す図である。It is a figure which shows the example of the game state flag storage area | region of the gaming machine of this Embodiment. 本実施の形態における遊技機の図柄格納領域Aの格納例を示す図である。It is a figure which shows the example of storage of the symbol storage area A of the game machine in this Embodiment. 本実施の形態における遊技機の図柄格納領域Bの格納例を示す図である。It is a figure which shows the example of storage of the symbol storage area B of the game machine in this Embodiment. 本実施の形態における遊技機のナビモード移行抽籤テーブルAの例を示す図である。It is a figure which shows the example of the navigation mode transfer lottery table A of the gaming machine in the present embodiment. 本実施の形態における遊技機のナビモード移行抽籤テーブルBの例を示す図である。It is a figure which shows the example of the navigation mode transfer lottery table B of the gaming machine in the present embodiment. 本実施の形態における遊技機のナビモード移行抽籤テーブルCの例を示す図である。It is a figure which shows the example of the navigation mode transfer lottery table C of the gaming machine in the present embodiment. 本実施の形態における遊技機のナビ遊技状態移行待機数抽籤テーブルの例を示す図である。It is a figure which shows the example of the navigation game state transfer waiting | standby number lottery table of the game machine in this Embodiment. 本実施の形態における遊技機のナビ遊技状態3移行待機数抽籤テーブルの例を示す図である。It is a figure which shows the example of the navigation game state 3 transfer waiting | standby number lottery table of the gaming machine in the present embodiment. 本実施の形態における遊技機のナビ遊技状態3加算ゲーム数抽籤テーブルAの例を示す図である。It is a figure which shows the example of the navigation game state 3 addition game number lottery table A of the game machine in this Embodiment. 本実施の形態における遊技機のナビ遊技状態3加算ゲーム数抽籤テーブルBの例を示す図である。It is a figure which shows the example of the navigation game state 3 addition game number lottery table B of the game machine in this Embodiment. 本実施の形態における遊技機のナビ遊技状態3加算ゲーム数抽籤テーブルCの例を示す図である。It is a figure which shows the example of the navigation game state 3 addition game number lottery table C of the game machine in this Embodiment. 本実施の形態における遊技機のナビ遊技状態3加算ゲーム数抽籤テーブルDの例を示す図である。It is a figure which shows the example of the navigation game state 3 addition game number lottery table D of the game machine in this Embodiment. 本実施の形態における遊技機のナビ遊技状態3加算抽籤モード抽籤テーブルAの例を示す図である。It is a figure which shows the example of the navigation game state 3 addition lottery mode lottery table A of the game machine in this Embodiment. 本実施の形態における遊技機のナビ遊技状態3加算抽籤モード抽籤テーブルBの例を示す図である。It is a figure which shows the example of the navigation game state 3 addition lottery mode lottery table B of the game machine in this Embodiment. 本実施の形態における遊技機のナビ遊技状態3加算抽籤モード抽籤テーブルCの例を示す図である。It is a figure which shows the example of the navigation game state 3 addition lottery mode lottery table C of the game machine in this Embodiment. 本実施の形態における遊技機のナビ遊技状態3加算抽籤モード抽籤テーブルDの例を示す図である。It is a figure which shows the example of the navigation game state 3 addition lottery mode lottery table D of the game machine in this Embodiment. 本実施の形態における遊技機のナビセット数抽籤テーブルの例を示す図である。It is a figure which shows the example of the navigation set number lottery table of the game machine in this Embodiment. 本実施の形態における遊技機のナビ遊技状態3ナビゲーム数加算抽籤テーブルの例を示す図である。It is a figure which shows the example of the navigation game state 3 navigation game number addition lottery table of the game machine in this Embodiment. 本実施の形態における遊技機のナビゲーム数特殊加算抽籤テーブルの例を示す図である。It is a figure which shows the example of the navigation game number special addition lottery table of the game machine in this Embodiment. 本実施の形態における遊技機のビリーゲットチャレンジ発生抽籤テーブルの例を示す図である。It is a figure which shows the example of the billy get challenge generation lottery table of the gaming machine in the present embodiment. 本実施の形態における遊技機のビリーゲットチャレンジ制御カウンタ抽籤テーブルの例を示す図である。It is a figure which shows the example of the billy get challenge control counter lottery table of the gaming machine in the present embodiment. 本実施の形態における遊技機のビリーゲットチャレンジ正解抽籤テーブルの例を示す図である。It is a figure which shows the example of the billy get challenge correct answer lottery table of the gaming machine in the present embodiment. 本実施の形態における遊技機のビリーゲットチャレンジ選択無し時抽籤テーブルの例を示す図である。It is a figure which shows the example of the lottery table at the time of no billy get challenge selection of the game machine in this Embodiment. 本実施の形態における主制御回路で行われるメインCPUによるリセット割込処理のフローチャートを示す図である。It is a figure which shows the flowchart of the reset interruption process by the main CPU performed by the main control circuit in this Embodiment. 本実施の形態における主制御回路で行われるボーナス作動監視処理のフローチャートを示す図である。It is a figure which shows the flowchart of the bonus action | operation monitoring process performed with the main control circuit in this Embodiment. 本実施の形態における主制御回路で行われる内部抽籤処理のフローチャートを示す図である。It is a figure which shows the flowchart of the internal lottery process performed with the main control circuit in this Embodiment. 本実施の形態における主制御回路で行われる内部抽籤処理のフローチャートを示す図である。It is a figure which shows the flowchart of the internal lottery process performed with the main control circuit in this Embodiment. 本実施の形態における主制御回路で行われるリール停止制御処理のフローチャートを示す図である。It is a figure which shows the flowchart of the reel stop control process performed with the main control circuit in this Embodiment. 本実施の形態における主制御回路で行われる表示役検索処理のフローチャートを示す図である。It is a figure which shows the flowchart of the display combination search process performed in the main control circuit in this Embodiment. 本実施の形態における主制御回路で行われるRT制御処理のフローチャートを示す図である。It is a figure which shows the flowchart of RT control processing performed with the main control circuit in this Embodiment. 本実施の形態における主制御回路で行われるボーナス終了チェック処理のフローチャートを示す図である。It is a figure which shows the flowchart of the bonus completion | finish check process performed in the main control circuit in this Embodiment. 本実施の形態における主制御回路で行われるボーナス作動チェック処理のフローチャートを示す図である。It is a figure which shows the flowchart of the bonus operation | movement check process performed with the main control circuit in this Embodiment. 本実施の形態における主制御回路で行われるメインCPUによる割込処理(1.1173ms)のフローチャートを示す図である。It is a figure which shows the flowchart of the interruption process (1.1173 ms) by the main CPU performed by the main control circuit in this Embodiment. 本実施の形態における副制御回路で行われる演出登録処理のフローチャートを示す図である。It is a figure which shows the flowchart of the effect registration process performed with the sub control circuit in this Embodiment. 本実施の形態における副制御回路で行われる演出内容決定処理のフローチャートを示す図である。It is a figure which shows the flowchart of the effect content determination process performed with the sub control circuit in this Embodiment. 本実施の形態における副制御回路で行われるスタートコマンド受信時処理のフローチャートを示す図である。It is a figure which shows the flowchart of the process at the time of the start command reception performed by the sub control circuit in this Embodiment. 本実施の形態における副制御回路で行われるスタートコマンド受信時処理のフローチャートを示す図である。It is a figure which shows the flowchart of the process at the time of the start command reception performed by the sub control circuit in this Embodiment. 本実施の形態における副制御回路で行われるBB中処理のフローチャートを示す図である。It is a figure which shows the flowchart of the process in BB performed by the sub control circuit in this Embodiment. 本実施の形態における副制御回路で行われるBB4中抽籤処理のフローチャートを示す図である。It is a figure which shows the flowchart of the lottery process in BB4 performed with the sub control circuit in this Embodiment. 本実施の形態における副制御回路で行われるビリーゲットチャレンジ処理のフローチャートを示す図である。It is a figure which shows the flowchart of the billy get challenge process performed by the sub control circuit in this Embodiment. 本実施の形態における副制御回路で行われるナビ遊技状態3加算ゲーム数および抽籤モード抽籤処理のフローチャートを示す図である。It is a figure which shows the flowchart of the navigation game state 3 addition game number and lottery mode lottery processing performed with the sub control circuit in this Embodiment. 本実施の形態における副制御回路で行われるART初当たり時処理のフローチャートを示す図である。It is a figure which shows the flowchart of the ART time process performed by the sub-control circuit in this Embodiment. 本実施の形態における副制御回路で行われる待機状態中ナビ遊技状態移行処理のフローチャートを示す図である。It is a figure which shows the flowchart of the navigation game state transfer process in standby state performed by the sub-control circuit in this Embodiment. 本実施の形態における副制御回路で行われるナビ遊技状態1中ナビ遊技状態移行処理のフローチャートを示す図である。It is a figure which shows the flowchart of the navigation game state transition process in the navigation game state 1 performed by the sub control circuit in this Embodiment. 本実施の形態における副制御回路で行われるナビ遊技状態2中ナビ遊技状態移行処理のフローチャートを示す図である。It is a figure which shows the flowchart of the navigation game state transition process in the navigation game state 2 performed with the sub control circuit in this Embodiment. 本実施の形態における副制御回路で行われるナビ遊技状態2中ナビ遊技状態移行処理のフローチャートを示す図である。It is a figure which shows the flowchart of the navigation game state transition process in the navigation game state 2 performed with the sub control circuit in this Embodiment. 本実施の形態における副制御回路で行われるナビ遊技状態2中ナビ遊技状態3移行処理のフローチャートを示す図である。It is a figure which shows the flowchart of the navigation game state 3 transition process in the navigation game state 2 performed with the sub control circuit in this Embodiment. 本実施の形態における副制御回路で行われるナビ遊技状態3中ナビ遊技状態移行処理のフローチャートを示す図である。It is a figure which shows the flowchart of the navigation game state transition process in the navigation game state 3 performed by the sub control circuit in this Embodiment. 本実施の形態における副制御回路で行われるナビゲーム数加算処理のフローチャートを示す図である。It is a figure which shows the flowchart of the navigation game number addition process performed by the sub control circuit in this Embodiment. 本実施の形態における副制御回路で行われるビリーゲットチャレンジ抽籤処理のフローチャートを示す図である。It is a figure which shows the flowchart of the billy get challenge lottery process performed in the sub-control circuit in this Embodiment. 本実施の形態における副制御回路で行われるビリーゲットチャレンジ判定処理のフローチャートを示す図である。It is a figure which shows the flowchart of the billy get challenge determination process performed with the sub control circuit in this Embodiment. 本実施の形態における副制御回路で行われるナビ遊技状態移行処理のフローチャートを示す図である。It is a figure which shows the flowchart of the navigation game state transfer process performed with the sub control circuit in this Embodiment. 本実施の形態における副制御回路で行われる表示コマンド受信時処理のフローチャートを示す図である。It is a figure which shows the flowchart of the process at the time of the display command reception performed by the sub control circuit in this Embodiment. 本実施の形態における副制御回路で行われるボーナス終了コマンド受信時処理のフローチャートを示す図である。It is a figure which shows the flowchart of the process at the time of the bonus end command reception performed by the sub-control circuit in this Embodiment. 本実施の形態における表示パネルユニット演出時のLED輝度の変化例を示す図である。It is a figure which shows the example of a change of LED brightness at the time of the display panel unit presentation in this Embodiment. 本実施の形態における遊技機の管理システムの全体を示す概略図である。It is the schematic which shows the whole management system of the game machine in this Embodiment. 本実施の形態における遊技機のメニュー画面を示す概略図である。It is the schematic which shows the menu screen of the game machine in this Embodiment. 本実施の形態における遊技機のエラー情報履歴画面を示す概略図である。It is the schematic which shows the error information log | history screen of the game machine in this Embodiment. 本実施の形態における遊技機の管理システムに用いる二次元コードの情報の内容を示す説明図である。It is explanatory drawing which shows the content of the information of the two-dimensional code used for the management system of the game machine in this Embodiment. 本実施の形態における遊技機に用いる受信コマンドのコード番号と種別とパラメータとを示す説明図である。It is explanatory drawing which shows the code number of the reception command used for the game machine in this Embodiment, a classification, and a parameter. 本実施の形態における遊技機においてCOMエラーが発生した場合の二次元コードの情報の記録イメージを示す説明図であり、(a)は通常の遊技中に偶発的に発生した場合、(b)はゴト行為により発生して設定変更があった場合、(c)はレバー連続送信がなされた場合をそれぞれ示す。It is explanatory drawing which shows the recording image of the information of the two-dimensional code when a COM error occurs in the gaming machine in the present embodiment, (a) is an accidental occurrence during a normal game, (b) is When the setting is changed due to the goto action, (c) shows the case where the lever continuous transmission is performed. 本実施の形態における副制御回路のサブRAMにおける通信ログ収集用リングバッファ領域を示す説明図である。It is explanatory drawing which shows the ring buffer area | region for communication log collection in the sub RAM of the sub control circuit in this Embodiment. 本実施の形態における副制御回路のサブRAMにおける通信エラー保存領域を示す説明図である。It is explanatory drawing which shows the communication error preservation | save area | region in sub RAM of the sub control circuit in this Embodiment. 本実施の形態における遊技機において、RAM破壊があった場合に、それを液晶表示領域に報知する一例を示す図である。In the gaming machine in the present embodiment, when there is a RAM destruction, it is a diagram showing an example of notifying the liquid crystal display area of it. 本実施の形態における副制御回路で行われるサブCPUによる主基板通信受信割込処理のフローチャートを示す図である。It is a figure which shows the flowchart of the main board | substrate communication reception interruption process by sub CPU performed by the sub control circuit in this Embodiment. 本実施の形態における副制御回路で行われる主基板通信タスクの詳細なフローチャートを示す図である。It is a figure which shows the detailed flowchart of the main board | substrate communication task performed with the sub control circuit in this Embodiment. 本実施の形態における副制御回路で行われる主基板通信受信データログ保存処理のフローチャートを示す図である。It is a figure which shows the flowchart of the main board | substrate communication reception data log preservation | save process performed with the sub control circuit in this Embodiment. 本実施の形態における副制御回路で行われる主基板通信受信データログ一時領域保存処理のフローチャートを示す図である。It is a figure which shows the flowchart of the main board | substrate communication reception data log temporary area | region preservation | save process performed by the sub control circuit in this Embodiment. 本実施の形態における副制御回路で行われる主基板通信エラー履歴データ保存処理のフローチャートを示す図である。It is a figure which shows the flowchart of the main board | substrate communication error log | history data preservation | save process performed with the sub control circuit in this Embodiment. 本実施の形態における副制御回路で行われる主基板通信受信コマンドチェック処理のフローチャートを示す図である。It is a figure which shows the flowchart of the main board | substrate communication reception command check process performed with the sub control circuit in this Embodiment. 本実施の形態における副制御回路で行われるCOMエラーチェック処理のフローチャートを示す図である。It is a figure which shows the flowchart of the COM error check process performed with the sub control circuit in this Embodiment. 本実施の形態における副制御回路のサブROMにおける領域イメージを示す図である。It is a figure which shows the area | region image in the sub ROM of the sub control circuit in this Embodiment. 本実施の形態における副制御回路のサブRAMにおける領域イメージを示す図である。It is a figure which shows the area | region image in the sub-RAM of the sub-control circuit in this Embodiment. 本実施の形態における副制御回路のバックアップRAMにおける領域イメージを示す図である。It is a figure which shows the area | region image in the backup RAM of the sub control circuit in this Embodiment. 本実施の形態における副制御回路とサブデバイスとの間の送受信コマンドデータフォーマットを示す図である。It is a figure which shows the transmission / reception command data format between the sub control circuit and subdevice in this Embodiment. 本実施の形態における副制御回路とサブデバイスとの間の送受信データ内容を示す図である。It is a figure which shows the content of the transmission / reception data between the sub control circuit and subdevice in this Embodiment. 本実施の形態におけるサブデバイス通信データ整合性チェックテーブルを示す図である。It is a figure which shows the subdevice communication data consistency check table in this Embodiment. 本実施の形態における副制御回路のサブRAMにおけるエラー情報履歴格納領域の構造の一例を示す図である。It is a figure which shows an example of the structure of the error information log | history storage area in the sub RAM of the sub control circuit in this Embodiment. 本実施の形態における副制御回路のサブRAMにおけるエラー情報履歴格納領域に格納されたデータの内容の一例を示す図である。It is a figure which shows an example of the content of the data stored in the error information log | history storage area in the sub RAM of the sub control circuit in this Embodiment. 本実施の形態における副制御回路のサブRAMにおけるエラー情報履歴格納領域に格納された他のデータの内容の一例を示す図である。It is a figure which shows an example of the content of the other data stored in the error information log | history storage area in the sub RAM of the sub control circuit in this Embodiment. 本実施の形態における副制御回路のサブCPUの電源投入時の処理を説明するためのフローチャートを示す図である。It is a figure which shows the flowchart for demonstrating the process at the time of power activation of the sub CPU of the sub control circuit in this Embodiment. 本実施の形態における副制御回路のサブCPUの電源割込処理のフローチャートを示す図である。It is a figure which shows the flowchart of the power supply interruption process of the sub CPU of the sub control circuit in this Embodiment. 本実施の形態における副制御回路のサブCPUにより行われる各種のタスク起動要求を行うマザータスクのフローチャートを示す図である。It is a figure which shows the flowchart of the mother task which performs the various task starting request | requirement performed by the sub CPU of the sub control circuit in this Embodiment. 本実施の形態における副制御回路のサブCPUにより行われるRTC起動タスクのフローチャートを示す図である。It is a figure which shows the flowchart of the RTC starting task performed by the sub CPU of the sub control circuit in this Embodiment. 本実施の形態における副制御回路のサブCPUにより行われるサブRAM管理処理のフローチャートを示す図である。It is a figure which shows the flowchart of the sub RAM management process performed by the sub CPU of the sub control circuit in this Embodiment. 図103に示すサブRAM管理処理におけるバックアップ作成処理のフローチャートを示す図である。It is a figure which shows the flowchart of the backup creation process in the sub RAM management process shown in FIG. 本実施の形態における副制御回路のサブCPUにより行われるサブデバイス間通信制御タスクのフローチャートを示す図である。It is a figure which shows the flowchart of the communication control task between subdevices performed by subCPU of the subcontrol circuit in this Embodiment. 本実施の形態における副制御回路のサブCPUにより行われるサブデバイスシリアル受信割込処理のフローチャートを示す図である。It is a figure which shows the flowchart of the sub device serial reception interruption process performed by the sub CPU of the sub control circuit in this Embodiment. 図105に示すサブデバイス間通信制御タスクにおけるサブデバイスコマンド受信処理のフローチャートを示す図である。FIG. 106 is a diagram showing a flowchart of sub-device command reception processing in the inter-sub-device communication control task shown in FIG. 105. 図105に示すサブデバイス間通信制御タスクにおけるサブデバイス通信の受信時処理のフローチャートを示す図である。FIG. 106 is a diagram showing a flowchart of processing upon reception of subdevice communication in the intersubdevice communication control task shown in FIG. 105. 図108に示すサブデバイス通信の受信時処理におけるスケーラ制御コマンド受信時処理のフローチャートを示す図である。FIG. 109 is a diagram showing a flowchart of processing at the time of receiving a scaler control command in the processing at the time of receiving sub-device communication shown in FIG. 108. 図109に示すスケーラ制御コマンド受信時処理におけるスケーラ制御設定処理のフローチャートを示す図である。FIG. 110 is a diagram showing a flowchart of a scaler control setting process in the scaler control command reception process shown in FIG. 109. 図109に示すスケーラ制御コマンド受信時処理におけるサブデバイス受信データ判定処理のフローチャートを示す図である。FIG. 110 is a diagram showing a flowchart of sub-device reception data determination processing in the processing at the time of scaler control command reception shown in FIG. 109. 図105に示すサブデバイス間通信制御タスクにおけるサブデバイス通信断絶処理のフローチャートを示す図である。FIG. 106 is a diagram showing a flowchart of sub-device communication disconnection processing in the inter-sub-device communication control task shown in FIG. 105. 図105に示すサブデバイス間通信制御タスクにおけるサブデバイス通信復帰処理のフローチャートを示す図である。FIG. 106 is a diagram showing a flowchart of sub-device communication return processing in the inter-sub-device communication control task shown in FIG. 105. 本実施の形態における副制御回路のスケーラ制御基板により行われるスケーラ制御メインタスクのフローチャートを示す図である。It is a figure which shows the flowchart of the scaler main task performed by the scaler control board of the sub control circuit in this Embodiment. 図114に示すスケーラ制御メインタスクにおけるサブ制御受信処理のフローチャートを示す図である。FIG. 115 is a diagram showing a flowchart of sub-control reception processing in the scaler control main task shown in FIG. 114. 図115に示すサブ制御受信処理における解像度変換LSI設定処理のフローチャートを示す図である。FIG. 116 is a diagram showing a flowchart of resolution conversion LSI setting processing in the sub-control reception processing shown in FIG. 115. 図114に示すスケーラ制御メインタスクにおけるサブ制御送信処理のフローチャートを示す図である。FIG. 115 is a diagram showing a flowchart of sub-control transmission processing in the scaler control main task shown in FIG. 114. 図114に示すスケーラ制御メインタスクにおける作動状態判定処理のフローチャートを示す図である。It is a figure which shows the flowchart of the operating state determination process in the scaler control main task shown in FIG. 本発明の他の実施の形態における遊技機の外観を示す斜視図である。It is a perspective view which shows the external appearance of the game machine in other embodiment of this invention. 本発明の他の実施の形態における遊技機の外観を示す正面図である。It is a front view which shows the external appearance of the game machine in other embodiment of this invention. 本発明の他の実施の形態における遊技機の概略の構成を示す分解斜視図である。It is a disassembled perspective view which shows the structure of the outline of the game machine in other embodiment of this invention. 本発明の他の実施の形態における遊技機の遊技盤の概略の構成を示す正面図である。It is a front view which shows the structure of the outline of the game board of the game machine in other embodiment of this invention. 本発明の他の実施の形態における遊技機の主制御回路および副制御回路の構成を示すブロック図である。It is a block diagram which shows the structure of the main control circuit and sub control circuit of the game machine in other embodiment of this invention.

[パチスロ遊技機の構成]
以下に、本発明の遊技機について、図面を用いて具体的に説明する。なお、以下の実施の形態では、本発明の遊技機として、図柄を変動表示する3つの回転リールを備えた遊技機であって、コイン、メダルまたはトークン等の他に、遊技者に付与されたカード等の遊技価値を用いて遊技することが可能な遊技機、いわゆるパチスロ遊技機を用いて説明する。また、以下の実施の形態では、パチスロ遊技機を例に挙げて説明するが、本願発明の遊技機を限定するものではなく、パチンコ機やスロットマシンであってもよい。パチンコ遊技機の例は別途後述する。
[Configuration of pachislot machines]
The gaming machine of the present invention will be specifically described below with reference to the drawings. In the following embodiment, as a gaming machine of the present invention, a gaming machine having three rotating reels that variably display symbols, in addition to coins, medals or tokens, etc. A description will be given using a game machine capable of playing using a game value such as a card, a so-called pachislot machine. In the following embodiments, a pachislot gaming machine will be described as an example. However, the gaming machine of the present invention is not limited, and a pachinko machine or a slot machine may be used. An example of a pachinko machine will be described later.

まず、図1を参照して、本実施の形態に係るパチスロ遊技機の概観について説明する。なお、図1は、本実施の形態に係る遊技機1の斜視図である。   First, an overview of the pachislot machine according to the present embodiment will be described with reference to FIG. FIG. 1 is a perspective view of the gaming machine 1 according to the present embodiment.

遊技機1は、図1に示すように、リール3L、3C、3Rや後述の主制御回路60(図8参照)等を収容する筐体1aを備えている。筐体1aは、開閉可能な前面扉1bを備えている。さらに、遊技機1は、前面扉1bを閉じた状態で前面扉1bをロック状態またはアンロック状態に切り替えるロック機構を備えている。このロック機構は、ドアキー穴1cにドアキー2を挿入して、ドアキー2を回転することにより操作されるようになっている。   As shown in FIG. 1, the gaming machine 1 includes a housing 1a that houses reels 3L, 3C, and 3R, a main control circuit 60 (see FIG. 8) that will be described later, and the like. The housing 1a includes a front door 1b that can be opened and closed. Furthermore, the gaming machine 1 includes a lock mechanism that switches the front door 1b to a locked state or an unlocked state with the front door 1b closed. This lock mechanism is operated by inserting the door key 2 into the door key hole 1 c and rotating the door key 2.

ドアキー2がドアキー穴1cに挿入され、例えば、右回転されることにより前面扉1bが開閉可能になるとともに、左回転されることにより主制御回路60等が電気的にリセットされるようになっている。すなわち、ドアキー2は、ロック機構の操作の他に、遊技機1を電気的にリセットするリセット機能を有している。   When the door key 2 is inserted into the door key hole 1c and rotated to the right, for example, the front door 1b can be opened and closed, and when rotated to the left, the main control circuit 60 and the like are electrically reset. Yes. That is, the door key 2 has a reset function for electrically resetting the gaming machine 1 in addition to the operation of the lock mechanism.

前面扉1bの中央部正面には、略垂直面としての図柄表示領域4L、4C、4Rと、液晶表示領域23が形成されている。キャビネット1aの中央部正面の内部には、3個のリール3L、3C、3Rが回転自在に横一列に設けられている。3個のリール3L、3C、3Rには、各々の外周面に複数種類の図柄によって構成される図柄列が描かれている。   A symbol display region 4L, 4C, 4R as a substantially vertical surface and a liquid crystal display region 23 are formed in front of the central portion of the front door 1b. Three reels 3L, 3C, 3R are rotatably provided in a horizontal row inside the front of the central portion of the cabinet 1a. On the three reels 3L, 3C, 3R, a symbol row composed of a plurality of types of symbols is drawn on each outer peripheral surface.

各リール3L、3C、3Rの図柄は、図柄表示領域4L、4C、4Rを透過して視認できるようになっている。また、各リール3L、3C、3Rは、定速で回転(例えば80回転/分)するように後述の主制御回路60(図8参照)により制御され、図柄表示領域4L、4C、4R内に表示されるリール3L、3C、3R上に描かれた図柄が、リールの回転に伴って変動する。   The symbols of the reels 3L, 3C, 3R can be seen through the symbol display areas 4L, 4C, 4R. Each reel 3L, 3C, 3R is controlled by a later-described main control circuit 60 (see FIG. 8) so as to rotate at a constant speed (for example, 80 revolutions / minute), and within the symbol display areas 4L, 4C, 4R. The symbols drawn on the displayed reels 3L, 3C, 3R vary as the reels rotate.

液晶表示領域23の下方には略水平面の台座部10が形成されている。台座部10の左側には、遊技者が遊技で獲得したメダルのクレジット(Credit)/払い出し(Pay)の切り替えを行うC/Pボタン14と、押しボタン操作により、クレジットされているメダルを賭けるための最大BETボタン13が設けられる。   A substantially horizontal base 10 is formed below the liquid crystal display area 23. On the left side of the pedestal 10, a C / P button 14 that switches between credit (Credit) / payout (Pay) of medals acquired by the player and bet the credited medals by operating a push button. The maximum BET button 13 is provided.

C/Pボタン14に対する遊技者の操作によって払出モードまたはクレジットモードの切り替えが行われる。クレジットモードでは、入賞が成立すると、入賞に対応する払出枚数分のメダルがクレジットされる。   The payout mode or the credit mode is switched by the player's operation on the C / P button 14. In the credit mode, when a winning is established, medals for the number of payouts corresponding to the winning are credited.

また、払出モードでは、入賞が成立すると、入賞に対応する払出枚数分のメダルが正面下部のメダル払出口15から払い出され、このメダル払出口15から払い出されたメダルはメダル受け部16に溜められる。   In the payout mode, when a winning is established, medals for the number of payouts corresponding to the winning are paid out from the medal payout port 15 at the lower front, and the medals paid out from the medal payout port 15 are sent to the medal receiving unit 16. Accumulated.

なお、入賞とは、小役に係る図柄の組合せを有効ライン上に停止することをいう。また、小役とは、成立することによりメダルの払い出しが行われる役のことである。   Note that winning means that a combination of symbols relating to a small combination is stopped on the active line. The small role is a role in which medals are paid out when established.

また、最大BETボタン13に対する遊技者の操作によって、クレジットされているメダルのうち、その時点で投入可能な最大枚数のメダルが投入される。最大BETボタン13を操作することにより、後述の入賞ラインが有効化される。   Further, by the player's operation on the maximum BET button 13, among the credited medals, the maximum number of medals that can be inserted at that time is inserted. By operating the maximum BET button 13, a winning line described later is activated.

台座部10の右側には、メダル投入口22が設けられている。メダル投入口22に投入されたメダルに応じて、後述の入賞ラインが有効化される。   On the right side of the pedestal portion 10, a medal slot 22 is provided. In accordance with the medal inserted into the medal slot 22, a pay line described later is activated.

メダル投入口22の左には選択ボタン24と、決定ボタン25とが設けられている。遊技者は、液晶表示領域23に表示されたメニュー画面等に対して選択ボタン24および決定ボタン25により入力を行うことができる。   On the left side of the medal slot 22, a selection button 24 and a determination button 25 are provided. The player can input to the menu screen displayed in the liquid crystal display area 23 using the selection button 24 and the determination button 25.

メダル受け部16の上方の左右には、スピーカ21L、21Rが設けられている。スピーカ21L、21Rは、遊技の状況に応じて演出音や報知音等の遊技音を出力する。   Speakers 21 </ b> L and 21 </ b> R are provided on the left and right above the medal receiving portion 16. The speakers 21L and 21R output game sounds such as performance sounds and notification sounds according to the game situation.

台座部10の前面部の左寄りには、スタートレバー6が設けられている。スタートレバー6は、遊技者の開始操作により、リール3L、3C、3Rを回転させ、図柄表示領域4L、4C、4Rに表示された図柄の変動を開始させる。   A start lever 6 is provided on the left side of the front surface of the pedestal 10. The start lever 6 rotates the reels 3L, 3C, and 3R by the player's start operation, and starts changing the symbols displayed in the symbol display areas 4L, 4C, and 4R.

台座部10の前面部中央で、スタートレバー6の右側には、遊技者の押下操作(停止操作)により3個のリール3L、3C、3Rの回転をそれぞれ停止させるための3個のストップボタン7L、7C、7Rが設けられている。   Three stop buttons 7L for stopping the rotation of the three reels 3L, 3C, and 3R by the player's pressing operation (stopping operation) are provided on the right side of the start lever 6 at the center of the front surface portion of the base 10. , 7C, 7R are provided.

ここで、3つのリール3L、3C、3Rの回転が行われているときに最初に行われるリールの回転の停止を第1停止といい、第1停止の次に行われ、2つのリールの回転が行われているときに2番目に行われるリールの回転の停止を第2停止といい、第2停止の次に行われ、残り1つのリールの回転が行われているときに最後に行われるリールの回転の停止を第3停止という。   Here, when the three reels 3L, 3C, and 3R are rotating, the first stop of the rotation of the reels is referred to as a first stop, which is performed after the first stop and the two reels are rotated. The second stop of the rotation of the reel that is performed when the operation is performed is referred to as the second stop, which is performed after the second stop, and is performed last when the rotation of the remaining one reel is performed. Stopping the rotation of the reel is referred to as a third stop.

また、遊技者が第1停止させるための停止操作を第1停止操作という。同様に、遊技者が第2停止させるための停止操作を第2停止操作、第3停止させるための停止操作を第3停止操作という。   The stop operation for the player to stop for the first time is referred to as a first stop operation. Similarly, a stop operation for the player to stop the second stop is referred to as a second stop operation, and a stop operation for the third stop is referred to as a third stop operation.

前面扉1bの上部には、光透過性の上部パネル101が設けられており、その内側に上部パネル用LED(Light Emitting Diode)111(LEDの代わりに他の発光体を用いることとしてもよい)が設けられている。上部パネル用LED101は、後述する演出内容に応じて発光する。   A light transmissive upper panel 101 is provided on the upper part of the front door 1b, and an upper panel LED (Light Emitting Diode) 111 (other light emitters may be used in place of the LED) on the inner side. Is provided. The LED 101 for the upper panel emits light according to the contents of effects described later.

液晶表示領域23は、正面側から見てリール3L、3C、3Rの手前側に配設され、画像を表示すると共に、図柄表示領域4L、4C、4R内に、リール3L、3C、3Rに描かれた図柄を透過表示するものである。なお、図柄表示領域4L、4C、4R内における透過率は変更可能である。   The liquid crystal display area 23 is disposed on the front side of the reels 3L, 3C, and 3R when viewed from the front side, displays images, and is drawn on the reels 3L, 3C, and 3R in the symbol display areas 4L, 4C, and 4R. The displayed design is displayed transparently. The transmittance in the symbol display areas 4L, 4C, 4R can be changed.

この液晶表示領域23は、貯留(クレジット)されているメダルの枚数を表示したり、入賞成立時にメダルの払出枚数を表示したりする。また、液晶表示領域23は、図柄表示領域4L、4C、4Rを囲むように所定の形状からなる枠画像と、後述する演出内容に応じた所定の画像を表示する。   The liquid crystal display area 23 displays the number of medals stored (credited) or displays the number of medals paid out when winning is established. In addition, the liquid crystal display area 23 displays a frame image having a predetermined shape so as to surround the symbol display areas 4L, 4C, and 4R, and a predetermined image corresponding to the contents of effects described later.

液晶表示領域23の下方であって、台座部10の上方には、下部パネル102が設けられており、その内側に下部パネル用LED102(LEDの代わりに他の発光体を用いることとしてもよい)が設けられている。下部パネル102は、後述する演出内容に応じて発光する。   A lower panel 102 is provided below the liquid crystal display area 23 and above the pedestal 10, and a lower panel LED 102 (other light emitters may be used instead of LEDs) inside the lower panel 102. Is provided. The lower panel 102 emits light according to the contents of effects described later.

台座部10の下方には、光透過性の腰部パネル103が設けられており、その内側に腰部パネル用LED103(LEDの代わりに他の発光体を用いることとしてもよい)が設けられている。腰部パネル用LED103は、後述する演出内容に応じて発光する。   A light-transmitting waist panel 103 is provided below the pedestal 10, and a waist panel LED 103 (other light emitters may be used in place of the LEDs) is provided on the inside thereof. The waist panel LED 103 emits light in accordance with the contents of effects described later.

縦長矩形の各図柄表示領域4L、4C、4R内における上段、中段および下段の各領域には一の図柄が表示され、各図柄表示領域4L、4C、4Rには、対応するリールの周面に配された図柄のうち3つの図柄が表示される。つまり、図柄表示領域4L、4C、4Rは、いわゆる表示窓としての機能を有する。   One symbol is displayed in each of the upper, middle, and lower regions in each of the vertically long rectangular symbol display areas 4L, 4C, and 4R. Each symbol display area 4L, 4C, and 4R has a corresponding reel peripheral surface. Three symbols of the arranged symbols are displayed. That is, the symbol display areas 4L, 4C, and 4R have a function as a so-called display window.

次に、図2を用いて入賞ラインについて説明する。図柄表示領域4L、4C、4Rには、前述の各図柄表示領域4L、4C、4R内における上段、中段および下段のうち何れかを結ぶ5本の入賞ライン(センターライン8c、ボトムライン8d、クロスアップライン8a、クロスダウンライン8eおよびRB中特殊ライン8f)が設けられている。   Next, the winning line will be described with reference to FIG. In the symbol display areas 4L, 4C, 4R, five winning lines (center line 8c, bottom line 8d, cross) connecting any one of the upper, middle, and lower stages in each of the symbol display areas 4L, 4C, 4R described above. An up line 8a, a cross down line 8e, and an RB middle special line 8f) are provided.

遊技機1は、リール3L、3C、3Rの回転が停止した際に、有効化された入賞ライン上に表示された図柄の組合せに基づいて、役の成立・不成立を判定する。なお、以下、有効化された入賞ラインを有効ラインといい、また、有効化されていない入賞ラインを非有効ラインという。   When the rotation of the reels 3L, 3C, 3R is stopped, the gaming machine 1 determines whether the winning combination is established or not based on the combination of symbols displayed on the activated winning line. Hereinafter, the activated winning line is referred to as an activated line, and the activated winning line is referred to as an inactivated line.

図2に示すように、センターライン8cは、左・中段領域D、中・中段領域E、右・中段領域Fを夫々結んでなるラインである。ボトムライン8dは、左・下段領域G、中・下段領域H、右・下段領域Iを夫々結んでなるラインである。   As shown in FIG. 2, the center line 8c is a line formed by connecting the left / middle stage region D, the middle / middle stage region E, and the right / middle stage region F, respectively. The bottom line 8d is a line formed by connecting the left / lower region G, the middle / lower region H, and the right / lower region I, respectively.

クロスアップライン8aは、左・下段領域G、中・中段領域E、右・上段領域Cを夫々結んでなるラインである。クロスダウンライン8eは、左・上段領域A、中・中段領域E、右・下段領域Iを夫々結んでなるラインである。RB中特殊ライン8fは、左・中段領域D、中・下段領域H、右・上段領域Cを夫々結んでなるラインである。   The cross-up line 8a is a line formed by connecting the left / lower region G, the middle / middle region E, and the right / upper region C, respectively. The cross-down line 8e is a line formed by connecting the left / upper region A, the middle / middle region E, and the right / lower region I, respectively. The RB middle special line 8f is a line formed by connecting the left / middle stage area D, the middle / lower stage area H, and the right / upper stage area C, respectively.

なお、本実施の形態においては、BB遊技状態(RB遊技状態)では、2枚のメダルの投入によりRB中特殊ライン8fのみが有効ラインとなる。一方、BB遊技状態(RB遊技状態)以外の遊技状態では、3枚のメダルの投入によりセンターライン8c、ボトムライン8d、クロスアップライン8a、クロスダウンライン8eの4本の入賞ラインが有効ラインとなる。   In the present embodiment, in the BB gaming state (RB gaming state), only the special line 8f during RB becomes an effective line by inserting two medals. On the other hand, in a game state other than the BB game state (RB game state), four winning lines including the center line 8c, the bottom line 8d, the cross-up line 8a, and the cross-down line 8e are activated as three medals are inserted. Become.

なお、BB1遊技状態〜BB4遊技状態を総称してBB遊技状態という場合がある。また、RB1遊技状態〜RB2遊技状態を総称してRB遊技状態という場合がある。   In some cases, the BB1 gaming state to the BB4 gaming state are collectively referred to as the BB gaming state. In addition, the RB1 gaming state to the RB2 gaming state may be collectively referred to as an RB gaming state.

次に、図3に示す図柄配置テーブルを参照して、リール3L、3C、3R上に配列された図柄列について説明する。図3は、本実施の形態における遊技機1のリール3L、3C、3R上の外周面上に描かれた図柄の配列を示す図である。   Next, the symbol sequence arranged on the reels 3L, 3C, 3R will be described with reference to the symbol arrangement table shown in FIG. FIG. 3 is a diagram showing an arrangement of symbols drawn on the outer peripheral surface of the reels 3L, 3C, 3R of the gaming machine 1 according to the present embodiment.

リール3L、3C、3Rの外周面上には、複数種類の図柄が21個配列された図柄列が描かれている。具体的には、赤7図柄、ドン1図柄、ドン2図柄、BAR図柄、波図柄、ベル1図柄、ベル2図柄、チェリー1図柄、チェリー2図柄、リプレイ図柄で構成された図柄列が描かれている。   On the outer peripheral surfaces of the reels 3L, 3C, 3R, a symbol row in which 21 types of symbols are arranged is drawn. Specifically, a symbol sequence consisting of 7 red symbols, 1 don symbol, 2 don symbols, BAR symbol, wave symbol, 1 bell symbol, 2 bell symbols, 1 cherry symbol, 2 cherry symbols, and a replay symbol is drawn. ing.

図柄配置テーブルは、後述する主制御回路60のメインROM32に記憶されている。図3に示すように、図柄配置テーブルには、リール3L、3C、3Rの回転位置とリール外周面上に描かれた図柄とを対応づけるために、リール3L、3C、3Rの1/21回転毎に順次付与される「0」から「20」までの図柄位置が規定されている。   The symbol arrangement table is stored in the main ROM 32 of the main control circuit 60 described later. As shown in FIG. 3, in the symbol arrangement table, the reels 3L, 3C, and 3R are rotated 1/21 times in order to associate the rotation positions of the reels 3L, 3C, and 3R with the symbols drawn on the outer peripheral surface of the reel. Symbol positions from “0” to “20” that are sequentially assigned to each are defined.

次に、図4〜図7を参照して、遊技機の上部について説明する。なお、図4は遊技機1の正面上部を示す図である。図5は遊技機1の表示パネルユニット110付近の断面を示す図である。図6は遊技機1の表示パネル110Pa〜110Pdを示す図である。図7(a)は遊技機1の左飾りパネル121Lと左赤外線センサー120Lを示す図であり、図7(b)は遊技機1の左赤外線センサー120Lを示す図である。   Next, the upper part of the gaming machine will be described with reference to FIGS. FIG. 4 is a view showing the upper front of the gaming machine 1. FIG. 5 is a view showing a cross section in the vicinity of the display panel unit 110 of the gaming machine 1. FIG. 6 is a view showing the display panels 110Pa to 110Pd of the gaming machine 1. FIG. 7A is a diagram showing the left decorative panel 121L and the left infrared sensor 120L of the gaming machine 1, and FIG. 7B is a diagram showing the left infrared sensor 120L of the gaming machine 1.

図4に示すように、液晶表示領域23の上部中央には、表示パネルユニット110が設けられている。また、表示パネルユニット110の左右には左選択パネル151Lおよび右選択パネル151Rが設けられている。また、表示パネルユニット110の上部左右には、左飾りパネル121Lおよび右飾りパネル121Rが設けられている。   As shown in FIG. 4, a display panel unit 110 is provided in the upper center of the liquid crystal display area 23. A left selection panel 151L and a right selection panel 151R are provided on the left and right sides of the display panel unit 110. A left decorative panel 121L and a right decorative panel 121R are provided on the upper left and right of the display panel unit 110.

図5に示すように、表示パネルユニット110は光透過性が高く導光性の優れた4枚の表示パネル110Pa、110Pb、110Pc、110Pd(表示パネル110Pa〜110Pdを総称して表示パネル110Pという場合がある)と、4つのLED111、112、113、114とを有している。   As shown in FIG. 5, the display panel unit 110 has four display panels 110Pa, 110Pb, 110Pc, and 110Pd that have high light transmittance and excellent light guiding properties (the display panels 110Pa to 110Pd are collectively referred to as a display panel 110P). And four LEDs 111, 112, 113, 114.

各表示パネル110Pa〜110Pdは、それぞれ間隙を設けて重畳された状態で設置されている。各表示パネル110Pa〜110Pdには、図柄が描かれているとともに、個別に設けられたLED111〜114が発光することによりその図柄が遊技者から視認できるようになっている。   Each of the display panels 110Pa to 110Pd is installed in a state of being overlapped with a gap. Each of the display panels 110Pa to 110Pd is drawn with a symbol, and the LEDs 111 to 114 provided individually emit light so that the player can visually recognize the symbol.

また、図6に示すように、各表示パネル110Pa〜110Pdにはキャラクターの図柄が描かれている。具体的には、図6(a)〜(d)に示すように、遊技者から見て手前に設けられた表示パネル110Pa〜110Pdほど、キャラクターが大きく描かれている。   Moreover, as shown in FIG. 6, the character design is drawn on each of the display panels 110Pa to 110Pd. Specifically, as shown in FIGS. 6A to 6D, characters are drawn larger as the display panels 110Pa to 110Pd provided in front of the player.

そして、各表示パネル110Pa〜110Pdに描かれた図柄は、その表示パネル110Pに対応するLEDの輝度が上昇すればするほど、遊技者からはっきり視認できるようになる。LED111〜114の輝度の制御は、後述する副制御回路70におけるサブCPU71が行う。   The symbols drawn on the display panels 110Pa to 110Pd can be clearly seen by the player as the brightness of the LED corresponding to the display panel 110P increases. The luminance of the LEDs 111 to 114 is controlled by the sub CPU 71 in the sub control circuit 70 described later.

例えば、サブCPU71が遊技者から見て奥側に設けられた表示パネル110Pdに対応するLED114から、表示パネル110Pcに対応するLED113、表示パネル110Pbに対応するLED112、表示パネル110Paに対応するLED111の順に輝度を上昇させる(つまりLEDを発光させる)ことにより、遊技者からはキャラクターが自分の方に迫ってくるように見える。   For example, from the LED 114 corresponding to the display panel 110Pd provided on the back side when the sub CPU 71 is viewed from the player, the LED 113 corresponding to the display panel 110Pc, the LED 112 corresponding to the display panel 110Pb, and the LED 111 corresponding to the display panel 110Pa. By increasing the brightness (that is, causing the LED to emit light), it appears to the player that the character is approaching him.

なお、LED111〜114の制御については、遊技者から見て手前側に設けられた表示パネル110Paに対応するLED111から、表示パネル110Pbに対応するLED112、表示パネル110Pcに対応するLED113、表示パネル110Pdに対応するLED114の順に輝度を上昇させることにより、遊技者にキャラクターが遠ざかっていくよう見せることもできる。   In addition, regarding the control of the LEDs 111 to 114, from the LED 111 corresponding to the display panel 110Pa provided on the near side as viewed from the player, the LED 112 corresponding to the display panel 110Pb, the LED 113 corresponding to the display panel 110Pc, and the display panel 110Pd. By increasing the brightness in the order of the corresponding LEDs 114, it is possible to make the character appear to move away from the player.

このように、LED111〜114の輝度を順番に変化させる場合には、図柄が重複して見え難くならないようするのが好ましい。例えば、LED111の輝度を上昇させた後にLED112の輝度を上昇させる場合には、LED111の輝度を下げるというように、あるLEDの輝度を上昇させた場合には、その前に輝度を上昇させたLEDの輝度を下げるのが好ましい。   Thus, when changing the brightness | luminance of LED111-114 in order, it is preferable to make it difficult to see a pattern overlappingly. For example, when increasing the brightness of the LED 112 after increasing the brightness of the LED 111, if the brightness of a certain LED is increased, such as decreasing the brightness of the LED 111, the LED whose brightness has been increased before that. It is preferable to reduce the brightness of the.

また、図柄については、遊技者から見て手前に設けられた表示パネル110Pほどキャラクターを小さく描き、奥の表示パネル110Pほど大きく描くこととしてもよい。また、表示パネルユニットの更に奥に液晶表示装置を設け(或いは、液晶表示装置5のディスプレイ部分を大型化して)、遊技者が表示パネル110Pa〜110Pdを通して当該液晶表示装置が表示する画像を見えるようにしてもよい。   In addition, as for the symbols, the character may be drawn as small as the display panel 110P provided in front of the player, and as large as the display panel 110P in the back. Further, a liquid crystal display device is provided in the back of the display panel unit (or the display portion of the liquid crystal display device 5 is enlarged) so that the player can see the image displayed by the liquid crystal display device through the display panels 110Pa to 110Pd. It may be.

図7(a)に示すように、左飾りパネル121Lの奥には左赤外線センサー120Lが設けられている。なお、図示しないが、右飾りパネル121Rの奥にも右赤外線センサー120Rが設けられている。以下、左飾りパネル121Lおよび左赤外線センサー120Lについてする説明は、右飾りパネル121Rおよび右赤外線センサー120Rについても同様である。   As shown in FIG. 7A, a left infrared sensor 120L is provided in the back of the left decorative panel 121L. Although not shown, the right infrared sensor 120R is also provided behind the right decorative panel 121R. Hereinafter, the description of the left decorative panel 121L and the left infrared sensor 120L is the same for the right decorative panel 121R and the right infrared sensor 120R.

赤外線センサー120L、120Rは、いわゆる反射型赤外線センサーであり、赤外線ビームを出力した方向に物体(例えば、遊技者の手)が存在するかまたは近付いてきたかを検知することができる。   The infrared sensors 120L and 120R are so-called reflective infrared sensors, and can detect whether an object (for example, a player's hand) is present or approached in the direction in which the infrared beam is output.

図7(b)に示すように、左赤外線センサー120Lは、矢印AR方向に赤外線ビームを出力し、反射した赤外線ビームを受光することにより左選択パネル151L付近に遊技者の手等が近付いてきたことを検知する。右赤外線センサー120Rも同様に、右選択パネル151R付近に遊技者の手等が近付いてきたかを検知する。   As shown in FIG. 7B, the left infrared sensor 120L outputs an infrared beam in the direction of the arrow AR, and receives the reflected infrared beam, so that a player's hand or the like has come close to the left selection panel 151L. Detect that. Similarly, the right infrared sensor 120R detects whether the player's hand or the like has approached the right selection panel 151R.

なお、赤外線センサー120L、120Rは常に動作しているわけではなく、後述するビリーゲットチャレンジ演出が実行された場合に動作するようになっている。   The infrared sensors 120L and 120R do not always operate, but operate when a billy get challenge effect described later is executed.

また、本実施の形態では、反射型赤外線センサーを採用したが、左選択パネル151Lおよび右選択パネル151R付近に遊技者の手等が近付いたことを検知することができるその他のセンサーを採用することとしてもよい。また、左選択パネル151Lおよび右選択パネル151Rそのものをいわゆるタッチセンサとすることとしてもよい。   In this embodiment, a reflective infrared sensor is used. However, other sensors that can detect that a player's hand or the like has come close to the left selection panel 151L and the right selection panel 151R are used. It is good. The left selection panel 151L and the right selection panel 151R themselves may be so-called touch sensors.

[遊技機の回路構成]
次に、図8を参照して、主制御回路60、制御部としての副制御回路70、主制御回路60または副制御回路70に電気的に接続する周辺装置等を含む遊技機1の回路構成について説明する。なお、図8は、遊技機1の回路構成を示す図である。
[Circuit configuration of gaming machine]
Next, referring to FIG. 8, the circuit configuration of the gaming machine 1 including a main control circuit 60, a sub control circuit 70 as a control unit, a main control circuit 60, or peripheral devices electrically connected to the sub control circuit 70. Will be described. FIG. 8 is a diagram showing a circuit configuration of the gaming machine 1.

主制御回路60は、内部当籤役の決定やリールの回転制御等一連の遊技の進行を制御する。主制御回路60は、回路基板上に配置されたマイクロコンピュータ30を主たる構成要素とし、これに乱数サンプリングのための回路を加えて構成されている。マイクロコンピュータ30は、メインCPU31、メインROM32およびメインRAM33により構成されている。   The main control circuit 60 controls the progress of a series of games such as determination of an internal winning combination and reel rotation control. The main control circuit 60 includes a microcomputer 30 disposed on a circuit board as a main component, and is added to a circuit for random number sampling. The microcomputer 30 includes a main CPU 31, a main ROM 32 and a main RAM 33.

メインCPU31には、クロックパルス発生回路34、分周器35、乱数発生器36およびサンプリング回路37が接続されている。   The main CPU 31 is connected to a clock pulse generation circuit 34, a frequency divider 35, a random number generator 36, and a sampling circuit 37.

メインCPU31は、乱数値と後述する内部抽籤テーブルとに基づいて内部当籤役を決定し、当該内部当籤役と停止操作が検出されたタイミングとに基づいて、リール3L、3C、3Rの回転を停止させる。   The main CPU 31 determines an internal winning combination based on a random number value and an internal lottery table which will be described later, and stops the rotation of the reels 3L, 3C, 3R based on the internal winning combination and the timing when the stop operation is detected. Let

また、メインCPU31は、リール3L、3C、3Rの回転を停止させた際に、図柄表示領域4L、4C、4Rに表示された図柄の組合せに基づいて、役が成立したか否かを判別して成立している場合に、当該成立した役に応じてメダルを払い出す等の利益を遊技者に付与する。   Further, when the main CPU 31 stops the rotation of the reels 3L, 3C, and 3R, it determines whether or not a winning combination has been established based on the combination of symbols displayed in the symbol display areas 4L, 4C, and 4R. If established, the player is given a profit such as paying out medals according to the established combination.

クロックパルス発生回路34および分周器35は、基準クロックパルスを発生する。乱数発生器36は、「0」〜「65535」の範囲の乱数を発生する。サンプリング回路37は、乱数発生器36により発生された乱数から1つの乱数値を抽出(サンプリング)する。   The clock pulse generation circuit 34 and the frequency divider 35 generate a reference clock pulse. The random number generator 36 generates a random number in the range of “0” to “65535”. The sampling circuit 37 extracts (samples) one random number value from the random number generated by the random number generator 36.

また、遊技機1では、抽出した乱数値を後述のメインRAM33の乱数値記憶領域に記憶する。そして、遊技毎にメインRAM33の乱数値記憶領域に記憶された乱数値に基づいて、後述の内部抽籤処理において内部当籤役の決定を行う。   In the gaming machine 1, the extracted random number value is stored in a random value storage area of the main RAM 33 described later. Then, for each game, based on the random number value stored in the random value storage area of the main RAM 33, an internal winning combination is determined in an internal lottery process described later.

なお、乱数サンプリングのための手段として、マイクロコンピュータ30内で、即ちメインCPU31の動作プログラム上で、乱数サンプリングを実行する構成にしてもよい。その場合、乱数発生器36およびサンプリング回路37は省略可能であり、或いは、乱数サンプリング動作のバックアップ用として残しておくことも可能である。   In addition, as a means for random number sampling, you may make it the structure which performs random number sampling within the microcomputer 30, ie, on the operation program of the main CPU31. In that case, the random number generator 36 and the sampling circuit 37 can be omitted, or can be left as a backup for the random number sampling operation.

マイクロコンピュータ30のメインROM32には、メインCPU31の処理に係るプログラム、各種テーブル等が記憶されている。   The main ROM 32 of the microcomputer 30 stores programs related to the processing of the main CPU 31, various tables, and the like.

メインRAM33には、メインCPU31の処理により得られる種々の情報がセットされる。例えば、抽出した乱数値、遊技状態、内部当籤役、払出枚数、ボーナス持越状況、設定値等を特定する情報、各種カウンタおよびフラグがセットされている。これらの情報の一部は、前述のコマンドにより副制御回路70に送信される。   Various information obtained by processing of the main CPU 31 is set in the main RAM 33. For example, information for identifying the extracted random number value, gaming state, internal winning combination, number of payouts, bonus carryover status, setting value, etc., various counters and flags are set. Some of these pieces of information are transmitted to the sub-control circuit 70 by the above-described command.

マイクロコンピュータ30からの制御信号により動作が制御される主要な周辺装置等としては、ホッパー40、ステッピングモータ49L、49C、49R等がある。これらのアクチュエータとメインCPU31との間の信号の授受は、I/Oポート38を介して行われる。   Examples of main peripheral devices whose operation is controlled by a control signal from the microcomputer 30 include a hopper 40, stepping motors 49L, 49C, and 49R. The exchange of signals between these actuators and the main CPU 31 is performed via the I / O port 38.

また、マイクロコンピュータ30の出力部には、メインCPU31から出力される制御信号を受けて、前述の各周辺装置等の動作を制御するための各回路が接続されている。各回路としては、モータ駆動回路39およびホッパー駆動回路41がある。   In addition, the output unit of the microcomputer 30 is connected to each circuit for receiving the control signal output from the main CPU 31 and controlling the operation of each peripheral device described above. Each circuit includes a motor drive circuit 39 and a hopper drive circuit 41.

ホッパー駆動回路41は、ホッパー40を駆動制御する。これにより、ホッパー40に収容されたメダルの払い出しが行われる。   The hopper drive circuit 41 drives and controls the hopper 40. Thereby, the medal accommodated in the hopper 40 is paid out.

モータ駆動回路39は、ステッピングモータ49L、49C、49Rを駆動制御する。これにより、リール3L、3C、3Rの回転や停止が行われる。   The motor drive circuit 39 drives and controls the stepping motors 49L, 49C, 49R. As a result, the reels 3L, 3C, and 3R are rotated and stopped.

また、マイクロコンピュータ30の入力部には、前述の各回路および各周辺装置等に制御信号を出力する契機となる入力信号を発生する各スイッチおよび各回路が接続されている。各スイッチおよび各回路としては、スタートスイッチ6S、ストップスイッチ7LS、7CS、7RS、最大BETスイッチ13S、C/Pスイッチ14S、メダルセンサ22S、リール位置検出回路50、払出完了信号回路51がある。なお、ストップスイッチ7LS、7CS、7RSを総称してストップスイッチ7Sという。   In addition, each switch and each circuit for generating an input signal that triggers the output of a control signal to each circuit and each peripheral device are connected to the input unit of the microcomputer 30. As each switch and each circuit, there are a start switch 6S, stop switches 7LS, 7CS, 7RS, a maximum BET switch 13S, a C / P switch 14S, a medal sensor 22S, a reel position detection circuit 50, and a payout completion signal circuit 51. Note that the stop switches 7LS, 7CS, and 7RS are collectively referred to as the stop switch 7S.

スタートスイッチ6Sは、スタートレバー6に対する遊技者の開始操作を検出し、遊技の開始を指令する開始信号をマイクロコンピュータ30に出力する。   The start switch 6S detects a player's start operation on the start lever 6 and outputs a start signal instructing the start of the game to the microcomputer 30.

ストップスイッチ7LS、7CS、7RSは、それぞれストップボタン7L、7C、7Rに対する遊技者の停止操作を検出し、検出したストップボタン7L、7C、7Rに対応するリール3L、3C、3Rの回転の停止を指令する停止信号をマイクロコンピュータ30に出力する。   The stop switches 7LS, 7CS, and 7RS detect the player's stop operation on the stop buttons 7L, 7C, and 7R, respectively, and stop the rotation of the reels 3L, 3C, and 3R corresponding to the detected stop buttons 7L, 7C, and 7R. A stop signal to be commanded is output to the microcomputer 30.

最大BETスイッチ13Sは、最大BETボタン13に対する遊技者の投入操作(押下操作)を検出し、クレジットされたメダルからのメダルの投入を指令する信号をマイクロコンピュータ30に出力する。   The maximum BET switch 13 </ b> S detects a player's insertion operation (pressing operation) on the maximum BET button 13 and outputs a signal for instructing insertion of a medal from a credited medal to the microcomputer 30.

C/Pスイッチ14Sは、C/Pボタン14に対する遊技者の切り替え操作を検出し、クレジットモードまたは払出モードを切り替えるための信号をマイクロコンピュータ30に出力する。また、クレジットモードから払出モードに切り替えられた場合、遊技機1にクレジットされているメダルの払い出しを指令する信号をマイクロコンピュータ30に出力する。   The C / P switch 14S detects a player's switching operation on the C / P button 14, and outputs a signal for switching the credit mode or the payout mode to the microcomputer 30. When the credit mode is switched to the payout mode, a signal for instructing the payout of medals credited to the gaming machine 1 is output to the microcomputer 30.

メダルセンサ22Sは、遊技者の投入操作によりメダル投入口22に投入されたメダルを検出し、メダルが投入されたことを示す信号をマイクロコンピュータ30に出力する。   The medal sensor 22S detects medals inserted into the medal insertion slot 22 by the player's insertion operation, and outputs a signal indicating that a medal has been inserted to the microcomputer 30.

リール位置検出回路50は、リール回転センサーからのパルス信号を検出し、各リール3L、3C、3R上の図柄の位置を検出するための信号を発生する。   The reel position detection circuit 50 detects a pulse signal from the reel rotation sensor and generates a signal for detecting the position of the symbol on each reel 3L, 3C, 3R.

払出完了信号回路51は、メダル検出部40Sにより検出されたメダルの枚数(即ちホッパー40から払い出されたメダルの枚数)が指定された枚数に達した際に、メダルの払い出しが完了したことを示すための信号を発生する。   The payout completion signal circuit 51 indicates that the payout of medals has been completed when the number of medals detected by the medal detection unit 40S (that is, the number of medals paid out from the hopper 40) reaches the designated number. Generate a signal to indicate.

副制御回路70は、後述するスタートコマンド等の主制御回路60から出力された各種コマンドに基づいて演出データの決定や実行等の各種の処理を行う。副制御回路70が主制御回路60へコマンド、情報等を入力することはなく、主制御回路60から副制御回路70への一方向で通信が行われる。   The sub control circuit 70 performs various processes such as determination and execution of effect data based on various commands output from the main control circuit 60 such as a start command described later. The sub control circuit 70 does not input commands, information, or the like to the main control circuit 60, and communication is performed in one direction from the main control circuit 60 to the sub control circuit 70.

副制御回路70からの制御信号により動作が制御される主要な周辺装置等としては、液晶表示領域23に画像を表示させる表示手段としての液晶表示装置5、スピーカ21L、21R、LED101〜103、表示パネルユニット110が有するLED111〜114、赤外線センサー120L、120Rがある。   The main peripheral devices whose operation is controlled by a control signal from the sub-control circuit 70 include a liquid crystal display device 5 as display means for displaying an image on the liquid crystal display area 23, speakers 21L and 21R, LEDs 101 to 103, a display There exist LED111-114 which the panel unit 110 has, and infrared sensor 120L, 120R.

副制御回路70は、決定した演出データに基づいて、液晶表示装置5に表示される画像の決定とその表示、各種LED101〜103、111〜114の発光パターンの決定と出力、赤外線センサー120L、120Rの動作タイミングの決定等、スピーカ21L、21Rから出力する演出音や効果音の決定と出力等の制御を行う。   The sub-control circuit 70 determines and displays an image displayed on the liquid crystal display device 5 based on the determined effect data, determines and outputs the light emission patterns of the various LEDs 101 to 103 and 111 to 114, and the infrared sensors 120L and 120R. The control of the determination and output of the effect sound and the sound effect output from the speakers 21L and 21R, such as the determination of the operation timing, is performed.

なお、本実施の形態における副制御回路70の構成の詳細については、後述する。   Details of the configuration of the sub control circuit 70 in the present embodiment will be described later.

遊技機1では、メダルの投入を条件に、遊技者のスタートレバー6に対する操作によって、スタートスイッチ6Sから遊技を開始する信号が出力されると、モータ駆動回路39に制御信号が出力され、ステッピングモータ49L、49C、49Rの駆動制御(例えば、各相への励磁等)によりリール3L、3C、3Rの回転が開始される。   In the gaming machine 1, when a signal for starting a game is output from the start switch 6S by a player's operation on the start lever 6 on condition that a medal is inserted, a control signal is output to the motor drive circuit 39, and the stepping motor The rotation of the reels 3L, 3C, and 3R is started by the drive control of 49L, 49C, and 49R (for example, excitation to each phase).

この際、ステッピングモータ49L、49C、49Rに出力されるパルスの数が計数され、その計数値はパルスカウンタとしてメインRAM33の所定の領域にセットされる。   At this time, the number of pulses output to the stepping motors 49L, 49C, 49R is counted, and the counted value is set as a pulse counter in a predetermined area of the main RAM 33.

遊技機1では、「16」のパルスが出力されると、リール3L、3C、3Rが図柄1つ分移動する。移動した図柄の数は計数され、その計数値は図柄カウンタとしてメインRAM33の所定の領域にセットされる。つまり、パルスカウンタにより「16」のパルスが計数される毎に、図柄カウンタが「1」ずつ更新される。   In the gaming machine 1, when the “16” pulse is output, the reels 3L, 3C, and 3R move by one symbol. The number of symbols moved is counted, and the counted value is set in a predetermined area of the main RAM 33 as a symbol counter. That is, every time the pulse counter counts “16”, the symbol counter is updated by “1”.

なお、図柄カウンタの値が示す図柄位置の図柄(図3参照)がセンターライン8c上に位置している図柄に対応する。例えば、左リール3Lの図柄カウンタが「0」である際には、図3に示す図柄配置テーブルの図柄位置「0」のベルがセンターライン8c上に位置している。   In addition, the symbol (refer FIG. 3) of the symbol position which the value of a symbol counter shows corresponds to the symbol located on the center line 8c. For example, when the symbol counter of the left reel 3L is “0”, the bell at the symbol position “0” in the symbol arrangement table shown in FIG. 3 is located on the center line 8c.

また、リール3L、3C、3Rからは一回転毎にリールインデックスが得られ、リール位置検出回路50を介してメインCPU31に出力される。リールインデックスの出力により、メインRAM33にセットされているパルスカウンタや図柄カウンタが「0」にクリアされる。   A reel index is obtained from the reels 3L, 3C, and 3R for each rotation and is output to the main CPU 31 via the reel position detection circuit 50. By the output of the reel index, the pulse counter and the symbol counter set in the main RAM 33 are cleared to “0”.

このようにして、各リール3L、3C、3Rについて1回転の範囲内における図柄位置を特定することとしている。なお、リールの回転により各図柄が一図柄分移動する距離を1コマという。すなわち、図柄が1コマ移動することは、図柄カウンタが「1」更新されることに対応する。   In this way, the symbol position within one rotation range is specified for each reel 3L, 3C, 3R. The distance that each symbol moves by one symbol by the rotation of the reel is called one frame. That is, moving the symbol by one frame corresponds to updating the symbol counter by “1”.

リール3L、3C、3Rの回転位置とリール外周面上に描かれた図柄とを対応づけるために、図柄配置テーブルがメインROM32に記憶されている。この図柄配置テーブルは、前述のリールインデックスが出力される位置を基準として、各リール3L、3C、3Rの一定の回転ピッチ毎に順次付与される、「00」から「20」までのコードナンバーと、それぞれのコードナンバー毎に対応して設けられた図柄の種類を識別する図柄コードとを対応付けている。   In order to associate the rotational positions of the reels 3L, 3C, and 3R with the symbols drawn on the outer peripheral surface of the reel, a symbol arrangement table is stored in the main ROM 32. This symbol arrangement table includes code numbers from “00” to “20” that are sequentially assigned at fixed rotation pitches of the reels 3L, 3C, and 3R with reference to the position where the reel index is output. A symbol code for identifying the type of symbol provided corresponding to each code number is associated with each other.

また、スタートスイッチ6Sから開始信号が出力されると、乱数発生器36やサンプリング回路37により乱数値が抽出される。遊技機1では、乱数値が抽出されると、メインRAM33の乱数値記憶領域に記憶される。そして、乱数値記憶領域に記憶された乱数値に基づいて内部当籤役が決定される。   When a start signal is output from the start switch 6S, a random number value is extracted by the random number generator 36 and the sampling circuit 37. In the gaming machine 1, when the random value is extracted, it is stored in the random value storage area of the main RAM 33. Then, an internal winning combination is determined based on the random value stored in the random value storage area.

リール3L、3C、3Rが定速回転に達した後、停止操作によりストップスイッチ7LS、7CS、7RSから停止信号が出力されると、出力された停止信号および決定された内部当籤役に基づいて、リール3L、3C、3Rを停止制御する制御信号がモータ駆動回路39に出力される。モータ駆動回路39はステッピングモータ49L、49C、49Rを駆動制御し、リール3L、3C、3Rの回転を停止させる。   After the reels 3L, 3C, 3R have reached constant speed rotation, when a stop signal is output from the stop switches 7LS, 7CS, 7RS by a stop operation, based on the output stop signal and the determined internal winning combination, A control signal for stopping and controlling the reels 3L, 3C, 3R is output to the motor drive circuit 39. The motor drive circuit 39 drives and controls the stepping motors 49L, 49C, 49R, and stops the rotation of the reels 3L, 3C, 3R.

遊技機1は、停止操作が行われた時点から内部当籤役の成立に係る図柄を最大滑りコマ数分、すなわち、4コマ分引き込んでリール3の回転を停止させる。具体的には、遊技機1は、ストップスイッチ7LS、7CS、7RSにより停止操作の検出が行われた後、4コマ以内に内部当籤役の成立に係る図柄が存在するか否かを判別し、4コマ以内に内部当籤役の成立に係る図柄が存在する場合に、当該図柄を有効ライン上に停止表示されるように滑りコマ数を決定し、該当するリールを停止させる。   The gaming machine 1 stops the rotation of the reel 3 by drawing in the symbols related to the establishment of the internal winning combination for the maximum number of sliding frames, that is, four frames from the time when the stop operation is performed. Specifically, the gaming machine 1 determines whether or not there is a symbol related to the establishment of an internal winning combination within 4 frames after the stop operation is detected by the stop switches 7LS, 7CS, and 7RS. When there is a symbol related to the establishment of an internal winning combination within four frames, the number of sliding symbols is determined so that the symbol is stopped and displayed on the active line, and the corresponding reel is stopped.

また、遊技機1は、内部当籤役として複数の役を決定した場合において、4コマ以内に内部当籤役の成立に係る図柄が複数存在する場合には、より優先順位の高い内部当籤役に係る図柄を有効ライン上に停止表示させるように滑りコマ数を決定する。   In addition, in the case where a plurality of winning combinations are determined as internal winning combinations, the gaming machine 1 relates to an internal winning combination having a higher priority when there are a plurality of symbols related to establishment of the internal winning combination within 4 frames. The number of sliding symbols is determined so that the symbols are stopped and displayed on the active line.

なお、基本的には、優先順位1位(優先度が最も高い)はリプレイに係る図柄の組合せであり、優先順位2位は小役に係る図柄の組合せである。次いで、優先順位3位はボーナスに係る図柄の組合せである。   Basically, the first priority (highest priority) is a symbol combination related to replay, and the second priority is a symbol combination related to a small role. Next, the third highest priority is a combination of symbols related to the bonus.

また、ストップスイッチ7LS、7CS、7RSにより停止操作の検出された際、該当するリール3の図柄カウンタに対応する図柄位置、すなわち、リール3の回転の停止が開始される図柄位置を「停止開始位置」といい、当該停止開始位置に決定した滑りコマ数(数値範囲「0」〜「4」)を加算した図柄位置、すなわち、リール3の回転を停止させる図柄位置を「停止予定位置」という。滑りコマ数は、ストップスイッチ7LS、7CS、7RSにより停止操作が検出されてから対応するリール3の回転が停止するまでのリール3の回転量であり、遊技機1では、最大滑りコマ数を「4」と規定している。   When the stop operation is detected by the stop switches 7LS, 7CS, 7RS, the symbol position corresponding to the symbol counter of the corresponding reel 3, that is, the symbol position at which the rotation of the reel 3 is stopped is set as “stop start position”. The symbol position obtained by adding the determined number of sliding symbols (numerical range “0” to “4”) to the stop start position, that is, the symbol position at which the rotation of the reel 3 is stopped is referred to as “scheduled stop position”. The number of sliding symbols is the amount of rotation of the reel 3 until the corresponding reel 3 stops rotating after the stop operation is detected by the stop switches 7LS, 7CS, 7RS. 4 ”.

全てのリール3L、3C、3Rの回転が停止すると、有効ライン上に表示された図柄の組合せに基づいて表示役の検索処理、すなわち役の成立・不成立の判定処理が行われる。表示役の検索は、メインROM32に記憶された後述の図柄組合せテーブルに基づいて行われる。この図柄組合せテーブルでは、表示役に係る図柄の組合せと、対応する配当とが設定されている。   When the rotation of all the reels 3L, 3C, and 3R is stopped, the display combination retrieval process, that is, the determination process of the formation / non-establishment of the combination is performed based on the combination of symbols displayed on the effective line. The search for the display combination is performed based on a later-described symbol combination table stored in the main ROM 32. In this symbol combination table, a symbol combination related to a display combination and a corresponding payout are set.

表示役の検索により、入賞に係る図柄の組合せが表示されたと判別されると、ホッパー駆動回路41に制御信号が出力され、ホッパー40の駆動によりメダルの払い出しが行われる。   When it is determined by the display combination search that a combination of symbols related to winning is displayed, a control signal is output to the hopper driving circuit 41 and the hopper 40 is driven to pay out medals.

この際、メダル検出部40Sは、ホッパー40から払い出されるメダルの枚数を計数し、その計数値が指定された数に達すると、払出完了信号回路51によりメダル払い出しの完了を示す信号が出力される。これにより、ホッパー駆動回路41に制御信号が出力され、ホッパー40の駆動が停止される。   At this time, the medal detection unit 40S counts the number of medals to be paid out from the hopper 40, and when the count value reaches the designated number, the payout completion signal circuit 51 outputs a signal indicating completion of the medal payout. . Thereby, a control signal is output to the hopper drive circuit 41, and the drive of the hopper 40 is stopped.

なお、C/Pスイッチ14Sにより、クレジットモードに切り替えられている場合には、入賞に係る図柄の組合せが表示されたと判別されると、入賞に係る図柄の組合せに応じた払出枚数をメインRAM33のクレジットカウンタに加算する。   When the credit mode is switched by the C / P switch 14S, if it is determined that the symbol combination related to winning is displayed, the payout amount corresponding to the symbol combination related to winning is displayed in the main RAM 33. Add to credit counter.

また、払い出されたメダルの枚数は副制御回路70に送信され、これに基づいて液晶表示領域23にはメダルの払出枚数および更新されたクレジット枚数が表示される。ここで、入賞に係る図柄の組合せが表示された場合に行われる、メダルの払い出しまたはクレジットを総称して単に「払い出し」という場合がある。   Further, the number of medals paid out is transmitted to the sub-control circuit 70, and based on this, the number of medals paid out and the updated number of credits are displayed in the liquid crystal display area 23. Here, there is a case where a medal payout or a credit performed when a symbol combination related to winning is displayed is simply referred to as “payout”.

次に、図9を参照して、副制御回路70の回路構成について説明する。なお、図9は、遊技機1の副制御回路70の回路構成を示す図である。   Next, the circuit configuration of the sub control circuit 70 will be described with reference to FIG. FIG. 9 is a diagram showing a circuit configuration of the sub control circuit 70 of the gaming machine 1.

副制御回路70は、映像、音、光等を用いた遊技に関する演出を行うための制御を行う。副制御回路70は、主制御回路60から送信される各種コマンドや、選択スイッチ24S、決定スイッチ25Sからの入力情報に基づいて、演出データを決定して各種演出処理を行う。   The sub-control circuit 70 performs control for performing effects related to games using video, sound, light, and the like. The sub control circuit 70 determines effect data and performs various effect processes based on various commands transmitted from the main control circuit 60 and input information from the selection switch 24S and the determination switch 25S.

副制御回路70は、処理手段としてのサブCPU71、処理情報記憶手段として機能するサブROM72、制御情報記憶手段として機能するDRAM73−1(「サブRAM73−1」ともいう)、SRAM73−2、GPU74、VRAM75、A/D変換器78およびアンプ79を有している。また、サブCPU71には、シリアル通信中継基板76を経由してスケーラ制御基板77が接続されていて、液晶表示装置5に表示された画像の元画像のサイズを選択することができる。   The sub control circuit 70 includes a sub CPU 71 as processing means, a sub ROM 72 functioning as processing information storage means, a DRAM 73-1 functioning as control information storage means (also referred to as “sub RAM 73-1”), an SRAM 73-2, a GPU 74, A VRAM 75, an A / D converter 78, and an amplifier 79 are included. In addition, a scaler control board 77 is connected to the sub CPU 71 via a serial communication relay board 76, and the size of the original image displayed on the liquid crystal display device 5 can be selected.

スケーラ制御基板77は、サブCPUに接続可能なサブデバイスの1つであり、ROMおよびRAMを内蔵するスケーラ制御LSIと解像度変換LSIとを備える(図示していない)。ROMは処理情報が格納された処理情報記憶手段として機能し、RAMは制御情報の読み書きが可能な制御情報記憶手段として機能する。副制御回路70とシリアル通信中継基板76とはUARTによって接続されていてそれらの間でデータ変換が行われる。また、シリアル通信中継基板76とスケーラ制御基板77のスケーラ制御LSIとの間もUARTによって接続されていて、それらの間でデータ変換が行われる。   The scaler control board 77 is one of the sub devices that can be connected to the sub CPU, and includes a scaler control LSI and a resolution conversion LSI (not shown) incorporating a ROM and a RAM. The ROM functions as processing information storage means in which processing information is stored, and the RAM functions as control information storage means capable of reading and writing control information. The sub-control circuit 70 and the serial communication relay board 76 are connected by UART, and data conversion is performed between them. The serial communication relay board 76 and the scaler control LSI of the scaler control board 77 are also connected by UART, and data conversion is performed between them.

なお、図9において、サブCPU71とシリアル通信中継基板76との間と、シリアル通信中継基板76とスケーラ制御基板77との間とは、それぞれ、1本のラインで接続されているように示しているが、コントロールラインおよびデータラインは別々のラインで構成されており、また、それらの入力および出力ラインも別々のラインで構成されている。データラインが接続されている機器の間では、データラインのTxD端子とRxD端子とが相互に接続されている。   In FIG. 9, the sub CPU 71 and the serial communication relay board 76 and the serial communication relay board 76 and the scaler control board 77 are shown as being connected by one line. However, the control line and the data line are composed of separate lines, and the input and output lines are composed of separate lines. Between the devices to which the data line is connected, the TxD terminal and the RxD terminal of the data line are connected to each other.

選択スイッチ24Sは、選択ボタン24に対する遊技者の操作を検出し、例えば、メニュー画面等に表示された選択すべき項目のうち何れが選択状態にあるかを示す表示(例えば、アイコン)を移動させるための信号をサブCPU71に出力する。   The selection switch 24S detects a player's operation on the selection button 24 and moves, for example, a display (for example, an icon) indicating which of the items to be selected displayed on the menu screen or the like is in a selected state. Is output to the sub CPU 71.

また、決定スイッチ25Sは、決定ボタン25に対する遊技者の操作を検出し、例えば、選択状態にある項目を遊技者が選択したことを示す信号をサブCPU71に出力する。すなわち、遊技者はメニュー画面等において、選択したい項目が選択状態になるまで選択ボタン24を押下した後、決定ボタンを押下することにより項目を選択することができる。   In addition, the determination switch 25S detects the player's operation on the determination button 25, and outputs, for example, a signal indicating that the player has selected an item in the selected state to the sub CPU 71. That is, the player can select an item on the menu screen or the like by pressing the selection button 24 until the item to be selected is selected, and then pressing the enter button.

サブCPU71は、サブROM72に記憶されているプログラムに基づいて、液晶表示装置5の表示制御、スピーカ21L、21Rの出力制御、各種LED101〜103、111〜114の発光制御等を行う。具体的には、サブCPU71は、主制御回路60から各種コマンド等を受信し、コマンドに含まれる各種情報をサブRAM73−1に記憶させる。   The sub CPU 71 performs display control of the liquid crystal display device 5, output control of the speakers 21 </ b> L and 21 </ b> R, light emission control of various LEDs 101 to 103, 111 to 114, and the like based on a program stored in the sub ROM 72. Specifically, the sub CPU 71 receives various commands and the like from the main control circuit 60 and stores various information included in the commands in the sub RAM 73-1.

また、サブCPU71には、後述するSRAM73−2(「バックアップRAM73−2」ともいう)が接続されている。バックアップRAM73−2には、電源投入時に、サブRAM73−1に複写されるデータがバックアップされている。   The sub CPU 71 is connected to an SRAM 73-2 (also referred to as “backup RAM 73-2”) described later. The backup RAM 73-2 is backed up with data copied to the sub RAM 73-1 when the power is turned on.

なお、主制御回路60におけるあらゆる情報が、コマンドにより送信され、副制御回路70では、主制御回路60の状態を逐一判断することができる。サブCPU71は、DRAM73−1に記憶させた遊技状態情報、内部当籤役情報等を参照しながら、プログラムを実行することにより、液晶表示装置5、スピーカ21L、21Rおよび各種LED101〜103、111〜114等の演出装置に行わせる演出の内容を決定する。   All information in the main control circuit 60 is transmitted by a command, and the sub control circuit 70 can determine the state of the main control circuit 60 step by step. The sub CPU 71 executes the program while referring to the game state information, the internal winning combination information and the like stored in the DRAM 73-1, so that the liquid crystal display device 5, the speakers 21L and 21R, and the various LEDs 101 to 103 and 111 to 114 are executed. The content of the production to be performed by the production device is determined.

また、サブCPU71は、決定した演出データに基づいて、GPU74を介して液晶表示装置5を制御し、また、スピーカ21L、21Rから出力させる音と、各種LED101〜103、111〜114の発光を制御する。   Further, the sub CPU 71 controls the liquid crystal display device 5 via the GPU 74 based on the determined effect data, and controls the sound output from the speakers 21L and 21R and the light emission of the various LEDs 101 to 103 and 111 to 114. To do.

なお、上部パネル用LED101、腰部パネル用LED102、下部パネル用LED103は、実際にはそれぞれ複数のLEDから構成されており、これらはそれぞれ個別に設けられたポート(図示しない)の入出力処理で制御される。したがって、各ポートによってそれぞれ個別に発光を制御することができる。   The upper panel LED 101, the lower panel LED 102, and the lower panel LED 103 are actually composed of a plurality of LEDs, and these are controlled by input / output processing of ports (not shown) provided individually. Is done. Therefore, light emission can be individually controlled by each port.

また、サブCPU71は、サブROM72に記憶されている乱数取得プログラムを実行することにより、演出データ等を決定する際に用いる乱数値を取得する。但し、主制御回路60と同様に乱数発生器およびサンプリング回路を副制御回路70内に設ける場合には、当該処理は不要である。   Further, the sub CPU 71 executes a random number acquisition program stored in the sub ROM 72, thereby acquiring a random value used when determining effect data and the like. However, when a random number generator and a sampling circuit are provided in the sub-control circuit 70 as in the main control circuit 60, this processing is not necessary.

サブROM72は、図97Aに示すように、オペレーティングシステムを記憶するOS領域72aと、サブCPU71が実行するプログラムを記憶するサブ制御プログラム記憶領域72bと、ゲーム初期化設定データ領域72cと、係員操作初期設定データ領域72dと、各種テーブル等を記憶する各種プログラムテーブル領域72eと、プログラム管理データ領域72fと、画像データ(静止画/動画)領域72gと、サウンドデータ領域72hと、役物可動データ領域72iとを有する。   As shown in FIG. 97A, the sub ROM 72 has an OS area 72a for storing an operating system, a sub control program storage area 72b for storing a program executed by the sub CPU 71, a game initialization setting data area 72c, and a staff operation initial stage. A setting data area 72d, various program table areas 72e for storing various tables, a program management data area 72f, an image data (still image / moving image) area 72g, a sound data area 72h, and an accessory movable data area 72i. And have.

サブ制御プログラム記憶領域72bは、デバイスドライバ、主制御回路60との通信を制御するための基板間通信処理、演出の内容を決定するための演出登録処理、登録されたLEDデータに基づいてLED101〜103、111〜114による光の出力を制御するためのLED制御タスク、登録されたサウンドデータに基づいてスピーカ21L、21Rによる音の出力を制御するための音声制御タスク、登録されたアニメーションデータに基づいて液晶表示装置5による映像の表示制御をするための描画制御タスク等を記憶する。   The sub-control program storage area 72b is based on the LED 101 based on the device driver, inter-board communication processing for controlling communication with the main control circuit 60, production registration processing for determining the content of the production, and registered LED data. 103, 111-114, LED control task for controlling light output, sound control task for controlling sound output by speakers 21L, 21R based on registered sound data, based on registered animation data Then, a drawing control task for controlling video display by the liquid crystal display device 5 is stored.

各種プログラムテーブル領域72eは、演出抽籤テーブル、図98Bに示す副制御回路のエラーコードテーブル、98Cに示すサブデバイスのエラーコードテーブル、図97Fに示すサブデバイス通信チェックテーブル等を記憶する。プログラム管理データ領域72fは、マジックコード、プログラムバージョン等を記憶する。画像データ(静止画/動画)領域72gは、キャラクタオブジェクトデータといったアニメーションデータ等を記憶する。サウンドデータ領域72hは、BGMや効果音といった音データ等を記憶する。また、役物可動データ領域72iは、例えば、光の点灯パターン等を行うためのLED制御データを記憶する。   The various program table area 72e stores an effect lottery table, a sub control circuit error code table shown in FIG. 98B, a sub device error code table shown in 98C, a sub device communication check table shown in FIG. 97F, and the like. The program management data area 72f stores a magic code, a program version, and the like. The image data (still image / moving image) area 72g stores animation data such as character object data. The sound data area 72h stores sound data such as BGM and sound effects. Further, the accessory movable data area 72i stores, for example, LED control data for performing a light lighting pattern or the like.

サブRAM73−1は、図97Bに示すように、ゲームデータ保存領域としてのサブ制御ゲームデータ領域73a−1と、サブ制御ゲームデータサム値領域73b−1と、領域73c−1と、係員操作設定データ領域73g−1と、エラー情報履歴格納領域73d−1と、通信ログ収集用リングバッファ領域73e−1と、通信エラー保存領域73f−1とを備えている。係員操作設定データ領域73g−1に登録されている係員操作設定データは、メニュー画面での設定項目が保存されているデータである。   As shown in FIG. 97B, the sub RAM 73-1 has a sub control game data area 73a-1 as a game data storage area, a sub control game data sum value area 73b-1, an area 73c-1, and a staff operation setting. A data area 73g-1, an error information history storage area 73d-1, a communication log collection ring buffer area 73e-1, and a communication error storage area 73f-1. The clerk operation setting data registered in the clerk operation setting data area 73g-1 is data in which setting items on the menu screen are stored.

サブ制御ゲームデータ領域73a−1は、遊技の進行に関するゲームデータのうちでサブRAM73−1に記憶されるデータを記憶するようになっている。サブ制御ゲームデータサム値領域73b−1は、サブ制御ゲームデータ領域73a−1に記憶されたゲームデータのチェックサム用のサム値を記憶するようになっている。領域73c−1は、各種処理におけるデータを記憶するようになっている。   The sub-control game data area 73a-1 stores data stored in the sub-RAM 73-1 among the game data related to the progress of the game. The sub-control game data sum value area 73b-1 stores a check-sum value for the checksum of the game data stored in the sub-control game data area 73a-1. The area 73c-1 stores data in various processes.

サブ制御ゲームデータ領域73a−1およびワーク領域73c−1は、サブCPU71が各プログラムを実行する際に、作業用一時記憶手段として使用される。また、サブ制御ゲームデータ領域73a−1は、例えば、主制御回路60から送信されたコマンド、演出データ情報、遊技状態情報、内部当籤役情報、表示役情報、各種カウンタ、4バイトから8バイトの任意のマジックコードおよび各種フラグ等の情報を記憶するようになっている。   The sub control game data area 73a-1 and the work area 73c-1 are used as temporary storage means for work when the sub CPU 71 executes each program. The sub-control game data area 73a-1 includes, for example, commands transmitted from the main control circuit 60, effect data information, game state information, internal winning combination information, display combination information, various counters, 4 bytes to 8 bytes. Information such as an arbitrary magic code and various flags is stored.

エラー情報履歴格納領域73d−1は、通信エラー検出手段71a、手順検出手段71b、データ破壊検出手段71c、サブデバイスエラー検出手段71h等により検出された全てのエラー情報を示すエラーコード(図98A,98Bおよび98C参照)を記憶するようになっている。エラー情報履歴格納領域73d−1では、エラーコードが逐次記憶されることにより、エラー情報履歴が作成されるようになっている。   The error information history storage area 73d-1 is an error code indicating all error information detected by the communication error detecting means 71a, the procedure detecting means 71b, the data destruction detecting means 71c, the sub device error detecting means 71h, etc. (FIG. 98A, 98B and 98C). In the error information history storage area 73d-1, an error information history is created by sequentially storing error codes.

エラー情報履歴格納領域73d−1では、通信エラー検出手段71aにより検出されたエラーはCOMエラーとして記憶され、手順検出手段71bにより検出されたエラーは手順異常エラーとして記憶される。また、データ破壊検出手段71cにより検出されたエラーはデータ破壊エラーとして記憶され、サブデバイスエラー検出手段71hにより検出されたエラーは、スケーラエラーとして記憶されるようになっている。   In the error information history storage area 73d-1, the error detected by the communication error detecting means 71a is stored as a COM error, and the error detected by the procedure detecting means 71b is stored as a procedure abnormal error. The error detected by the data destruction detection means 71c is stored as a data destruction error, and the error detected by the sub device error detection means 71h is stored as a scaler error.

バックアップRAM73−2は、図97Cに示すように、バックアップデータ1領域73a−2と、バックアップデータ1サム値領域73b−2と、バックアップデータ1領域73a−2のミラーリングであるバックアップデータ2領域73c−2と、バックアップデータ2サム値領域73d−2と、係員バックアップデータ領域73e−2と、エラー情報履歴格納領域73f−2と、係員バックアップデータサム値領域73g−2とを備えている。   As shown in FIG. 97C, the backup RAM 73-2 has a backup data 1 area 73a-2, a backup data 1 sum value area 73b-2, and a backup data 2 area 73c- which is a mirroring of the backup data 1 area 73a-2. 2, backup data 2 sum value area 73 d-2, clerk backup data area 73 e-2, error information history storage area 73 f-2, and clerk backup data sum value area 73 g-2.

また、バックアップデータ1領域73a−2およびバックアップデータ2領域73c−2は、それぞれ、4バイトから8バイトの任意のマジックコードを備える。   The backup data 1 area 73a-2 and the backup data 2 area 73c-2 each include an arbitrary magic code of 4 to 8 bytes.

ここで、図97Dおよび図97Eを参照しながら、サブCPU71とスケーラ制御基板77のようなサブデバイスとの間での送受信コマンドのデータフォーマットと、送受信データの内容について説明する。   Here, with reference to FIG. 97D and FIG. 97E, the data format of the transmission / reception command between the sub CPU 71 and the sub device such as the scaler control board 77 and the content of the transmission / reception data will be described.

図97Dは、送受信コマンドデータフォーマットの一例を示す。「STX」はスタートテキストを示し、「ADR」は送信元IDおよび送信先IDを示し、「CMD」はコマンドを示し、「DATA1」から「DATA256」はコマンドに対応した最大256バイトのデータ群を示し、「ETX」はエンドテキストを示し、「SUM」はエンドテキストまでのサム値を示す。   FIG. 97D shows an example of a transmission / reception command data format. “STX” indicates a start text, “ADR” indicates a transmission source ID and a transmission destination ID, “CMD” indicates a command, and “DATA1” to “DATA256” indicate a data group of up to 256 bytes corresponding to the command. “ETX” indicates the end text, and “SUM” indicates the sum value up to the end text.

図97Eは、送受信コマンドデータフォーマットの「STX」から「SUM」までの内容を示すテーブルである。送受信コマンドデータが、例えば、スケーラ制御基板77からサブCPU71に送信されるコマンドデータの「ADR」が、送信元としてスケーラ制御基板77のIDの「01h」および送信先としてサブCPU71のIDの「02h」を示し、「CMD」が、「82h」を示し、「DATA1」等にプログラムバージョンを示している場合には、このコマンドデータは、スケーラ制御基板77からサブCPU71に所定のプログラムバージョンのパラメータ要求がされたことを示す。   FIG. 97E is a table showing the contents of the transmission / reception command data format from “STX” to “SUM”. For example, “ADR” of command data transmitted from the scaler control board 77 to the sub CPU 71 is “01h” of the ID of the scaler control board 77 as the transmission source and “02h” of the ID of the sub CPU 71 as the transmission destination. , “CMD” indicates “82h”, and “DATA1” indicates the program version, the command data is sent from the scaler control board 77 to the sub CPU 71 as a parameter request for a predetermined program version. Indicates that the

また、図97Fは、サブデバイス通信のチェックテーブルを示す。このテーブルは、スケール制御基板77が受信したデータのコマンド種別およびコマンドパケットサイズが正しいか否かを判断するためのものである。判定1として、CMDが81hの起動パラメータ要求であるかとDATAが2バイトであるかを判断するように示し、判定1が終了すると判定2の判定に移るようになっている。このテーブルは、図111に示すサブデバイス受信データ判定処理で使用される。   FIG. 97F shows a check table for sub-device communication. This table is for determining whether the command type and command packet size of the data received by the scale control board 77 are correct. As the determination 1, it is determined whether the CMD is an activation parameter request of 81h and the DATA is 2 bytes. When the determination 1 is completed, the determination is shifted to the determination 2. This table is used in the sub-device reception data determination process shown in FIG.

図98Aに示すように、サブRAM73−1のエラー情報履歴格納領域73d−1は、エラーコード(図中、ERROR CODE)と、エラー発生時刻(図中、「発生」)と、エラー解除時刻(図中、「解除」)とを1組として、128組格納可能になっている。   As shown in FIG. 98A, the error information history storage area 73d-1 of the sub RAM 73-1 has an error code (ERROR CODE in the figure), an error occurrence time (in the figure, “occurrence”), and an error release time ( In the drawing, “cancel”) can be stored as one set, and 128 sets can be stored.

エラーコードは、1バイトデータであり、副制御回路に関するエラーコードの内容は、図98Bに示すように、通信エラー(図中、「COMエラー」)や、手順異常エラー(図中、「手順異常」)や、データ破壊エラー(図中、「サム異常」)や、その他のエラーを含んでいる。エラー発生時刻およびエラー解除時刻は、いずれも2バイトデータの年、1バイトデータの月、1バイトデータの日、1バイトデータの時、1バイトデータの分、1バイトデータの秒から構成されている。   The error code is 1-byte data, and the error code related to the sub control circuit includes, as shown in FIG. 98B, a communication error (“COM error” in the figure) or a procedure error (“procedure error” in the figure). ”), Data destruction errors (“ Sum Abnormal ”in the figure), and other errors. The error occurrence time and error release time are both composed of a 2-byte data year, 1-byte data month, 1-byte data day, 1-byte data hour, 1-byte data minute, and 1-byte data second. Yes.

また、サブデバイスに関するエラーコードの内容は、図98Cに示すように、サブデバイスIDが存在しないような場合のエラー(図中、「SD COM DVC」)や、サブデバイスがリセットされた場合のエラー(図中、「SD RST」)や、データサイズが256バイトを超えている場合のエラー(図中、「SD COM SIZ」)や、サブCPU71とサブデバイスとの間の通信が断絶した場合や再開した場合のエラー(図中、「SD DSC」または「SCL RSM」)や、輝度、輪郭または補間設定が異常な場合のエラー(図中、「SD SET ERR1」から「SD SET ERR3」)や、その他のエラーを含んでいる。   Further, as shown in FIG. 98C, the error code related to the sub device includes an error when the sub device ID does not exist (“SD COM DVC” in the figure) and an error when the sub device is reset. ("SD RST" in the figure), errors when the data size exceeds 256 bytes ("SD COM SIZ" in the figure), communication between the sub CPU 71 and the sub device is interrupted, Error when restarting ("SD DSC" or "SCL RSM" in the figure), error when brightness, contour or interpolation settings are abnormal ("SD SET ERR1" to "SD SET ERR3" in the figure) Including other errors.

図87に示すように、通信ログ収集用リングバッファ領域73e−1には、256のコマンドおよびパラメータのデータ組と、対応する1つのバッファインデックスとからなるデータ群が適宜数記憶され、それらがリングバッファとして機能するようになっている。図88に示すように、通信エラー保存領域73f−1には、256のコマンドおよびパラメータのデータ組と、対応する1つのバッファインデックスとからなるデータ群が1024個記憶されている。また、通信エラー保存領域73f−1には、1024のバッファインデックスのうちのどのバッファインデックスが選択されているかを示すバッファ選択インデックスが1つ設けられている。   As shown in FIG. 87, the communication log collection ring buffer area 73e-1 stores an appropriate number of data groups each consisting of 256 command and parameter data sets and one corresponding buffer index. It functions as a buffer. As shown in FIG. 88, the communication error storage area 73f-1 stores 1024 data groups including 256 command and parameter data sets and one corresponding buffer index. The communication error storage area 73f-1 is provided with one buffer selection index indicating which buffer index is selected from among the 1024 buffer indexes.

また、サブCPU71は、図9に示すように、通信エラー検出手段71aと、手順検出手段71bと、データ破壊検出手段71cと、エラー情報登録手段71dと、受信データログ保存手段71eと、エラー情報履歴表示手段71fと、二次元コード変換手段71gと、サブデバイスエラー検出手段71hとを備えている。   Further, as shown in FIG. 9, the sub CPU 71 includes a communication error detection means 71a, a procedure detection means 71b, a data destruction detection means 71c, an error information registration means 71d, a received data log storage means 71e, and error information. A history display means 71f, a two-dimensional code conversion means 71g, and a sub device error detection means 71h are provided.

通信エラー検出手段71aは、後述する図96に示すCOMエラーチェック処理を実行することにより、主制御回路60と副制御回路70との間に通信エラーが発生したことを検出するようになっている。   The communication error detection means 71a detects that a communication error has occurred between the main control circuit 60 and the sub control circuit 70 by executing a COM error check process shown in FIG. 96 described later. .

手順検出手段71bは、後述する図95に示す主基板通信受信コマンドチェック処理を実行することにより、通常の遊技の手順と異なる手順、すなわち、異常な手順で遊技が進行したことを検出するようになっている。   The procedure detecting means 71b detects the progress of the game in a procedure different from the normal game procedure, that is, an abnormal procedure by executing a main board communication reception command check process shown in FIG. It has become.

データ破壊検出手段71cは、後述する図91に示すサブ制御ゲームデータ保存領域のサムチェック処理を実行することにより、サブRAM73−1のサブ制御ゲームデータ領域73a−1(図97B参照)のデータ破壊、特に、主制御回路60から受信したコマンド、演出データ情報、遊技状態情報、内部当籤役情報、表示役情報、各種カウンタおよび各種フラグ等の情報に関するデータ破壊を検出可能なようになっている。   The data destruction detection means 71c executes the sum check process of the sub-control game data storage area shown in FIG. 91, which will be described later, to thereby destroy the data in the sub-control game data area 73a-1 (see FIG. 97B) of the sub RAM 73-1. In particular, it is possible to detect data destruction related to information such as commands received from the main control circuit 60, effect data information, game state information, internal winning combination information, display combination information, various counters and various flags.

エラー情報登録手段71dは、エラーの検出手段によりエラーの発生が検出された場合に、検出されたエラーのエラーコードをサブRAM73−1のエラー情報履歴格納領域73d−1に記憶するようになっている。   The error information registration unit 71d stores the error code of the detected error in the error information history storage area 73d-1 of the sub RAM 73-1, when the occurrence of an error is detected by the error detection unit. Yes.

具体的には、エラー情報登録手段71dは、通信エラー検出手段71aにより通信エラーの発生が検出された場合は、エラー情報履歴格納領域73d−1にCOMエラーのエラーコード(COM ERR ALM)を記憶するようになっている。   Specifically, the error information registration unit 71d stores a COM error error code (COM ERR ALM) in the error information history storage area 73d-1 when the occurrence of a communication error is detected by the communication error detection unit 71a. It is supposed to be.

エラー情報登録手段71dは、手順検出手段71bにより手順異常エラーの発生が検出された場合は、エラー情報履歴格納領域73d−1に手順異常のエラーコード(例えば、BLS123PE)を記憶するようになっている。   When the procedure detection unit 71b detects the occurrence of a procedure abnormality error, the error information registration unit 71d stores a procedure abnormality error code (for example, BLS123PE) in the error information history storage area 73d-1. Yes.

エラー情報登録手段71dは、データ破壊検出手段71cによりサム異常エラーの発生が検出された場合は、エラー情報履歴格納領域73d−1にサム異常のエラーコード(MEM ERR ALM)を記憶するようになっている。   The error information registration unit 71d stores a sum abnormality error code (MEM ERR ALM) in the error information history storage area 73d-1 when the occurrence of a sum abnormality error is detected by the data destruction detection unit 71c. ing.

また、エラー情報登録手段71dは、サブデバイスエラー検出手段71hにより例えばスケーラの輝度設定異常のエラーが検出された場合には、エラー情報履歴格納領域73d−1に、スケーラのエラーコード(SCL SET ERR1)を記憶するようになっている。   Further, the error information registration unit 71d, for example, when the sub device error detection unit 71h detects an error in the scaler brightness setting error, the error information registration unit 71d stores the error code (SCL SET ERR1) in the error information history storage area 73d-1. ) Is memorized.

また、エラー情報履歴格納領域73d−1では、エラーコードが逐次記憶されることにより、エラー情報履歴が作成されるようになっている。   In the error information history storage area 73d-1, an error information history is created by sequentially storing error codes.

受信データログ保存手段71eは、後述する図92に示す主基板通信受信データログ保存処理を実行することにより、受信ログ(以下、通信ログともいう)に関する情報を収集して、後述する図93に示す主基板通信受信データログ一時領域保存処理を実行することにより通信ログ収集用リングバッファ領域73e−1に通信ログを1つだけ一時的に保存する。   The reception data log storage unit 71e collects information about a reception log (hereinafter also referred to as a communication log) by executing a main board communication reception data log storage process shown in FIG. By executing the main board communication reception data log temporary area saving process shown, only one communication log is temporarily stored in the communication log collection ring buffer area 73e-1.

さらに、受信データログ保存手段71eは、後述する図94に示す主基板通信エラー履歴データ保存処理を実行することにより、通信エラー検出手段71aにより通信エラーの発生が検出された場合に、通信エラー保存バッファ領域73f−1に通信エラーに関する通信ログ(以下、通信エラーログという)を1024個まで保存するようになっている。   Further, the received data log storage unit 71e stores a communication error when the occurrence of a communication error is detected by the communication error detection unit 71a by executing a main board communication error history data storage process shown in FIG. Up to 1024 communication logs related to communication errors (hereinafter referred to as communication error logs) are stored in the buffer area 73f-1.

エラー情報履歴表示手段71fは、ドアキー2が所定の操作をされることにより、エラー情報履歴格納領域73d−1に記憶されたエラー情報履歴を液晶表示装置5に表示させるようになっている。   The error information history display means 71f displays the error information history stored in the error information history storage area 73d-1 on the liquid crystal display device 5 when the door key 2 is operated in a predetermined manner.

二次元コード変換手段71gは、通信エラー検出手段71aにより通信エラーの発生が検出された場合に、通信エラー保存バッファ領域73f−1に記憶された通信エラーに関する通信エラーログおよび送信先であるデータ管理サーバ500のドメインを送信情報として二次元コード300に変換し、エラー情報履歴表示手段71fに送信するようになっている。   The two-dimensional code converting means 71g, when the occurrence of a communication error is detected by the communication error detecting means 71a, the communication error log related to the communication error stored in the communication error storage buffer area 73f-1 and the data management as the transmission destination The domain of the server 500 is converted into two-dimensional code 300 as transmission information and transmitted to the error information history display means 71f.

サブデバイスエラー検出手段71hは、スケーラ制御基板77のようなサブデバイスに、例えば、リセットが発生したことを検出した場合に、エラー情報履歴格納領域73d−1に、リセット発生としてエラーコード(SCL RST)を記憶するようになっている。   When the sub device error detecting unit 71h detects that a reset has occurred in a sub device such as the scaler control board 77, for example, an error code (SCL RST) is generated in the error information history storage area 73d-1. ) Is memorized.

そして、エラー情報履歴表示手段71fは、図83に示すように、エラー情報履歴が表示された液晶表示領域23において「COMエラーアラーム」項目23bが選択された場合に、「COMエラーアラーム」項目23bの右側に、その通信エラーに対応する二次元コード300を表示させるようになっている。   Then, as shown in FIG. 83, the error information history display means 71f displays the “COM error alarm” item 23b when the “COM error alarm” item 23b is selected in the liquid crystal display area 23 where the error information history is displayed. A two-dimensional code 300 corresponding to the communication error is displayed on the right side.

ここで、図84に示すように、二次元コード変換手段71gにより作成される二次元コード300に含まれる送信情報は192バイトからなる。送信情報は、本実施の形態において説明した機種の遊技機1のみならず、他機種の遊技機で記録されたエラー情報も送信できるように汎用的な構成となっている。あるいは、送信情報に遊技者の遊技記録を含めてもよい。以下、送信情報に含まれる項目について説明する。   Here, as shown in FIG. 84, the transmission information included in the two-dimensional code 300 created by the two-dimensional code conversion means 71g consists of 192 bytes. The transmission information has a general-purpose configuration so that error information recorded in not only the gaming machine 1 of the model described in the present embodiment but also other types of gaming machines can be transmitted. Alternatively, a player's game record may be included in the transmission information. Hereinafter, items included in the transmission information will be described.

送信情報の0バイト目から28バイト目には、データ管理サーバ500のドメインと、データ管理サーバ500に対するリクエストを示すデータがセットされる。送信情報の29バイト目から39バイト目には、遊技機1を識別するための筐体固有コードがセットされる。   Data indicating the domain of the data management server 500 and a request to the data management server 500 is set in the 0th to 28th bytes of the transmission information. A case-specific code for identifying the gaming machine 1 is set in the 29th to 39th bytes of the transmission information.

送信情報の40バイト目から61バイト目は、予備領域である。送信情報の62バイト目から67バイト目には、送信情報生成時の時刻がセットされる。送信情報の68バイト目から71バイト目には、遊技機1の種別を示す機種コードがセットされる。   The 40th to 61st bytes of the transmission information are reserved areas. The transmission information generation time is set in the 62nd to 67th bytes of the transmission information. A model code indicating the type of the gaming machine 1 is set in the 68th to 71st bytes of the transmission information.

送信情報の72バイト目から73バイト目には、種別番号がセットされる。ここでは、72バイト目および73バイト目の両方を3FHに設定する。   A type number is set in the 72nd to 73rd bytes of the transmission information. Here, both the 72nd byte and the 73rd byte are set to 3FH.

送信情報の74バイト目から75バイト目には、エラーの種類がセットされる。送信情報の76バイト目から188バイト目には、エラー情報がセットされる。送信情報の189バイト目から191バイト目には、チェックサムがセットされる。   The error type is set in the 74th to 75th bytes of the transmission information. Error information is set in the 76th to 188th bytes of the transmission information. A checksum is set from the 189th byte to the 191st byte of the transmission information.

送信情報の76バイト目から188バイト目に設定されるエラー情報は、1文字(6ビット)からなるコマンド種別を備えている。そして、コマンド種別がパラメータを付随するものである場合は、その1文字のコマンド種別の後に2文字(12ビット)からなるパラメータをも備えている。図85にコマンドの種別とパラメータとの例を示す。   The error information set in the 76th to 188th bytes of the transmission information has a command type consisting of one character (6 bits). If the command type is accompanied by a parameter, it is also provided with a parameter consisting of two characters (12 bits) after the one-character command type. FIG. 85 shows examples of command types and parameters.

本実施の形態では、サブCPU71には、ドアキースイッチ2Sおよび設定キースイッチ20Sが接続されている。ドアキースイッチ2Sは、ドアキー2が左方向に回転操作されたことを検出して、サブCPU71に出力する。   In the present embodiment, a door key switch 2S and a setting key switch 20S are connected to the sub CPU 71. The door key switch 2S detects that the door key 2 has been rotated in the left direction and outputs it to the sub CPU 71.

ここでは、ドアキー2が左方向に回転操作されることにより、遊技機1のエラーがリセットされるようになっている。また、設定キースイッチ20Sは、ゲームの設定値を操作するための設定キーが操作されたことを検出して、サブCPU71に出力する。   Here, the error of the gaming machine 1 is reset when the door key 2 is rotated leftward. Further, the setting key switch 20S detects that the setting key for operating the setting value of the game has been operated, and outputs it to the sub CPU 71.

通信エラー検出手段71aにより通信エラーの発生が検出された場合は、エラー情報登録手段71dは、通信エラーのエラーコードをサブRAM73−1のエラー情報履歴格納領域73d−1に記憶する。そして、受信データログ保存手段71eは、通信ログ収集用リングバッファ領域73e−1に通信ログを保存するとともに、通信エラー保存領域73f−1に通信エラーログを保存する。   When the occurrence of a communication error is detected by the communication error detection means 71a, the error information registration means 71d stores the error code of the communication error in the error information history storage area 73d-1 of the sub RAM 73-1. The received data log storage unit 71e stores the communication log in the communication log collection ring buffer area 73e-1, and stores the communication error log in the communication error storage area 73f-1.

また、通信エラー検出手段71a以外の手順検出手段71bやデータ破壊検出手段71cやその他のエラー検出手段により通信エラー以外のエラーの発生が検出された場合は、エラー情報登録手段71dは、エラーのエラーコードをサブRAM73−1のエラー情報履歴格納領域73d−1に記憶する。そして、受信データログ保存手段71eは、通信ログ収集用リングバッファ領域73e−1に通信ログを保存するが、通信エラー保存領域73f−1に対しては保存を行わない。   If the occurrence of an error other than a communication error is detected by the procedure detection means 71b other than the communication error detection means 71a, the data destruction detection means 71c, or other error detection means, the error information registration means 71d The code is stored in the error information history storage area 73d-1 of the sub RAM 73-1. The received data log storage unit 71e stores the communication log in the communication log collection ring buffer area 73e-1, but does not store the communication error storage area 73f-1.

そして、ドアキー2が所定の操作をされることにより、エラー情報履歴表示手段71fが、エラー情報履歴格納領域73d−1に記憶されたエラー情報履歴を液晶表示装置5に表示させる。この場合、エラー情報履歴表示手段71fは、図83に示すように、液晶表示領域23において「COMエラーアラーム」項目23bが選択された場合に、「COMエラーアラーム」項目23bの右側に、その通信エラーに対応する二次元コード300を表示させるようになっている。   Then, when the door key 2 is operated in a predetermined manner, the error information history display means 71f causes the liquid crystal display device 5 to display the error information history stored in the error information history storage area 73d-1. In this case, as shown in FIG. 83, when the “COM error alarm” item 23b is selected in the liquid crystal display area 23, the error information history display means 71f displays the communication information on the right side of the “COM error alarm” item 23b. A two-dimensional code 300 corresponding to the error is displayed.

本実施の形態では、図83に示すエラー情報履歴を液晶表示装置5に表示させるために、係員による通常操作と簡易操作との2種類の操作法を採用している。   In the present embodiment, in order to display the error information history shown in FIG. 83 on the liquid crystal display device 5, two types of operation methods, a normal operation by a staff member and a simple operation, are employed.

通常操作では、係員がドアキー2を右回転させて前面扉1bのロック機構を解放し、設定キーをオン操作して設定キースイッチ20Sをオンにすることで、液晶表示領域23に図82に示すメニュー画面が表示される。そして、係員が操作キーを操作して、「エラー情報履歴」項目23aを選択することで、液晶表示領域23に図83に示すエラー情報履歴画面が表示されるようになっている。   In the normal operation, the attendant turns the door key 2 to the right to release the lock mechanism of the front door 1b, turns on the setting key to turn on the setting key switch 20S, and the liquid crystal display area 23 is shown in FIG. The menu screen is displayed. Then, when the clerk operates the operation key and selects the “error information history” item 23a, the error information history screen shown in FIG. 83 is displayed in the liquid crystal display area 23.

一方、簡易操作では、係員がドアキー2を左回転させてエラーのリセットを行い、その状態を一定時間、例えば5秒間以上保持することで、液晶表示領域23に図83に示すエラー情報履歴画面が表示されるようになっている。   On the other hand, in the simple operation, the clerk turns the door key 2 counterclockwise to reset the error, and holds the state for a predetermined time, for example, 5 seconds or more, so that the error information history screen shown in FIG. It is displayed.

サブデバイスエラー検出手段71hは、サブCPU71とスケーラ制御基板77のようなサブデバイスとの間での通信エラーやその他のエラーの有無を検出する。例えば、後述する図107に示すサブデバイスコマンド受信処理を実行することによって検出されたエラーは、エラー情報登録手段71dにより、エラー情報履歴格納領域73d−1に、エラーの内容に応じて、例えば、先頭がSTX以外またはETX未受信のエラーコード(SD COM STX)として記憶される。   The sub device error detection unit 71 h detects the presence or absence of a communication error or other errors between the sub CPU 71 and a sub device such as the scaler control board 77. For example, an error detected by executing a sub-device command reception process shown in FIG. 107 to be described later is stored in the error information history storage area 73d-1 by the error information registration unit 71d according to the error content, for example, The head is stored as an error code (SD COM STX) other than STX or not received by ETX.

また、そのエラーコードは、エラー情報履歴格納領域73d−1に作成されるエラー情報履歴に含められる。   The error code is included in the error information history created in the error information history storage area 73d-1.

また、サブCPU71は、計時専用回路のRTC70aを内蔵する。サブCPU71には、その内蔵RTC70aのバックアップ用として外付けRTC70cが接続されている。外付けRTC70cおよびSRAM73−2にはバッテリー70bが接続されている。内蔵RTC70aおよび外付けRTC70cは後述する図102に示すRTC制御タスクにより処理される。   Further, the sub CPU 71 incorporates an RTC 70a which is a dedicated clock circuit. An external RTC 70c is connected to the sub CPU 71 for backup of the built-in RTC 70a. A battery 70b is connected to the external RTC 70c and the SRAM 73-2. The internal RTC 70a and the external RTC 70c are processed by an RTC control task shown in FIG.

GPU74は、サブCPU71から受信する画像表示コマンド等に基づいて、液晶表示装置5に画像を表示させるための処理を行う。GPU74が行う処理に必要なデータは起動時にVRAM75に展開される。GPU74は、VRAM75に展開されている画像データを後方に位置する背景画像から前方に位置する画像まで順に重ね合わせて画像データを生成し、スケーラ制御基板77を介して液晶表示装置5に供給する。その結果、サブCPU71により決定された演出データに応じた画像が液晶表示装置5によって液晶表示領域23に表示される。スケーラ制御基板77によって、その表示された画像の元画像のサイズを選択することができる。   The GPU 74 performs a process for displaying an image on the liquid crystal display device 5 based on an image display command received from the sub CPU 71. Data necessary for processing performed by the GPU 74 is expanded in the VRAM 75 at the time of activation. The GPU 74 superimposes the image data developed in the VRAM 75 in order from the background image located at the rear to the image located at the front, generates image data, and supplies the image data to the liquid crystal display device 5 via the scaler control board 77. As a result, an image corresponding to the effect data determined by the sub CPU 71 is displayed on the liquid crystal display area 23 by the liquid crystal display device 5. The size of the original image of the displayed image can be selected by the scaler control board 77.

VRAM75は、書込画像データ領域と表示画像データ領域の2つのフレームバッファを有し、書込画像データ領域は、GPU74が表示画像を生成した画像データを格納し、また、表示画像データ領域は、液晶表示装置5に表示させる画像データを格納する。GPU74は、これらのフレームバッファを交互に切り替える(すなわち、バンクを切り替える)ことにより、順次、画像データを液晶表示装置5に表示させる。   The VRAM 75 has two frame buffers, a writing image data area and a display image data area. The writing image data area stores image data generated by the GPU 74, and the display image data area includes Image data to be displayed on the liquid crystal display device 5 is stored. The GPU 74 causes the liquid crystal display device 5 to sequentially display image data by alternately switching these frame buffers (that is, switching banks).

A/D変換器78は、サブCPU71が演出データに基づいて選択するデジタル形式の音データを、アナログ形式の音データに変換してアンプ79に送信する。アンプ79は、A/D変換器78から受信したアナログ形式の音データを、遊技機1に設けられた音量調整用ツマミ(図示しない)により調節された音量に基づいて増幅させ、スピーカ21L、21Rに送信する。その結果、サブCPU71により決定された演出データに応じた音が、スピーカ21L、21Rから出力される。   The A / D converter 78 converts the digital sound data selected by the sub CPU 71 based on the effect data into analog sound data, and transmits the analog sound data to the amplifier 79. The amplifier 79 amplifies the analog-format sound data received from the A / D converter 78 based on the volume adjusted by a volume adjustment knob (not shown) provided in the gaming machine 1, and the speakers 21L and 21R. Send to. As a result, sounds corresponding to the effect data determined by the sub CPU 71 are output from the speakers 21L and 21R.

[遊技状態]
次に、図10を参照して、遊技状態の遷移について説明する。主制御回路60において管理する主な遊技状態には一般遊技状態、RT1遊技状態、RT2遊技状態、RT3遊技状態、RT4遊技状態、BB遊技状態(BB1遊技状態〜BB4遊技状態の総称)がある。また、図示しないが、1ゲームのみ他の遊技状態と併存するSB遊技状態や、BB1遊技状態〜BB3遊技状態において作動するRB1遊技状態、BB4遊技状態において作動するRB2遊技状態がある。
[Game state]
Next, the transition of the gaming state will be described with reference to FIG. The main gaming state managed by the main control circuit 60 includes a general gaming state, an RT1 gaming state, an RT2 gaming state, an RT3 gaming state, an RT4 gaming state, and a BB gaming state (a general term of BB1 gaming state to BB4 gaming state). Although not shown, there is an SB gaming state in which only one game coexists with other gaming states, an RB1 gaming state that operates in the BB1 gaming state to the BB3 gaming state, and an RB2 gaming state that operates in the BB4 gaming state.

まず、一般遊技状態においてSBこぼし目(SBこぼし目1〜SBこぼし目12)が有効ライン上に表示されることにより、RT1遊技状態に遷移する。次いで、RT1遊技状態において上げ1段階リプ1が有効ライン上に表示されることにより、RT2遊技状態に遷移する。次いで、RT2遊技状態において上げ2段階リプ(上げ2段階リプ1、上げ2段階リプ2)、上げ2目(上げ2目1〜上げ2目3)が有効ライン上に表示されることにより、RT3遊技状態に遷移する。   First, in the general gaming state, the SB spilled eyes (SB spilled eyes 1 to SB spilled eyes 12) are displayed on the active line, thereby transitioning to the RT1 gaming state. Next, in the RT1 gaming state, the raised one-step lip 1 is displayed on the active line, thereby transitioning to the RT2 gaming state. Next, in the RT2 gaming state, the two-step up lip (up two-step lip 1, up two-step lip 2) and the second up (up two to one up two) are displayed on the active line, so that RT3 Transition to the gaming state.

また、RT2遊技状態またはRT3遊技状態において、SBこぼし目(SBこぼし目1〜SBこぼし目12)が有効ライン上に表示されることにより、RT1遊技状態に遷移する。RT1遊技状態〜RT3遊技状態において、押し順ベル失敗(押し順ベル失敗1〜押し順ベル失敗4)が有効ライン上に表示されることにより、一般遊技状態に遷移する。   Further, in the RT2 gaming state or the RT3 gaming state, the SB spilling eyes (SB spilling eyes 1 to SB spilling eyes 12) are displayed on the active line, thereby transitioning to the RT1 gaming state. In the RT1 gaming state to the RT3 gaming state, the push order bell failure (push order bell failure 1 to push order bell failure 4) is displayed on the active line, thereby transitioning to the general gaming state.

一般遊技状態、RT1遊技状態〜RT3遊技状態において、BB(BB1〜BB4)が内部当籤役として決定されることにより、RT4遊技状態に遷移する。RT4遊技状態において、BB(BB1〜BB4)が表示されることにより、BB遊技状態に遷移する。BB遊技状態において所定枚数(270枚または60枚)のメダルが払い出されると、一般遊技状態に遷移する。   In the general gaming state, the RT1 gaming state to the RT3 gaming state, the BB (BB1 to BB4) is determined as the internal winning combination, thereby transitioning to the RT4 gaming state. In the RT4 gaming state, BB (BB1 to BB4) is displayed, thereby transitioning to the BB gaming state. When a predetermined number (270 or 60) of medals are paid out in the BB gaming state, a transition is made to the general gaming state.

次に、図11を参照して、主制御回路60のメインROM32に記憶されている内部抽籤テーブル決定テーブルについて説明する。なお、図11は、本実施の形態における遊技機1の内部抽籤テーブル決定テーブルの例を示す図である。   Next, an internal lottery table determination table stored in the main ROM 32 of the main control circuit 60 will be described with reference to FIG. FIG. 11 is a diagram showing an example of an internal lottery table determination table of the gaming machine 1 in the present embodiment.

内部抽籤テーブル決定テーブルには、遊技状態(後述する各遊技状態フラグのオン、オフ)に対応して、後述する内部抽籤処理において内部当籤役を決定するために使用する内部抽籤テーブルと、抽籤回数が規定されている。これにより、例えば、SB遊技状態フラグおよびRT1遊技状態フラグのみが「1(オン)」である場合には、内部抽籤テーブルとして「SB中RT1遊技状態用内部抽籤テーブル」が選択され、抽籤回数として「49」が選択される。   In the internal lottery table determination table, an internal lottery table used for determining an internal winning combination in an internal lottery process described later corresponding to a gaming state (on / off of each game state flag described later), and the number of lotteries Is stipulated. Thereby, for example, when only the SB gaming state flag and the RT1 gaming state flag are “1 (ON)”, “the internal lottery table for RT1 gaming state during SB” is selected as the number of lotteries. “49” is selected.

次に、図12〜図14を参照して、主制御回路60のメインROM32に記憶されている内部抽籤テーブルについて説明する。図12は、本実施の形態における遊技機1の一般遊技状態用内部抽籤テーブル、RT1遊技状態用内部抽籤テーブル〜RT4遊技状態用内部抽籤テーブルの例を一つに纏めた図である。   Next, an internal lottery table stored in the main ROM 32 of the main control circuit 60 will be described with reference to FIGS. FIG. 12 is a diagram in which examples of the general lottery state internal lottery table, RT1 gaming state internal lottery table to RT4 gaming state internal lottery table of the gaming machine 1 according to the present embodiment are summarized.

図13は、本実施の形態における遊技機1のRB1遊技状態用内部抽籤テーブルの例を示す図である。   FIG. 13 is a diagram illustrating an example of the internal lottery table for the RB1 gaming state of the gaming machine 1 according to the present embodiment.

図14は、本実施の形態における遊技機1のRB2遊技状態用内部抽籤テーブルの例を示す図である。なお、SB中一般遊技状態用内部抽籤テーブル、SB中RT1遊技状態用内部抽籤テーブル〜SB中RT4遊技状態用内部抽籤テーブルは、図12における当籤番号「1」に対応する抽籤値がそれぞれ「1000」ではなく「1001」であるという違いだけなので、図示を省略する。   FIG. 14 is a diagram showing an example of the internal lottery table for RB2 gaming state of the gaming machine 1 in the present embodiment. Note that, in the internal lottery table for general gaming state during SB, the internal lottery table for RT1 gaming state during SB to the internal lottery table for RT4 gaming state during SB, the lottery value corresponding to the winning number “1” in FIG. The difference is only “1001”, not “”.

内部抽籤テーブルは、後述する内部抽籤処理において、内部抽籤を行う際、すなわち内部当籤役を決定する際に使用するテーブルである。内部抽籤テーブルには当籤番号毎に抽籤値とデータポインタとが規定されている。抽籤値は、データポインタを決定するために用いられる数値である。データポインタには、小役・リプレイ用データポインタとボーナス用データポインタの2種類あり、1または複数の内部当籤役と対応している。   The internal lottery table is a table used when performing internal lottery in an internal lottery process described later, that is, when determining an internal winning combination. In the internal lottery table, lottery values and data pointers are defined for each winning number. The lottery value is a numerical value used to determine the data pointer. There are two types of data pointers, a small combination / replay data pointer and a bonus data pointer, which correspond to one or more internal winning combinations.

図12〜図14に示す内部抽籤テーブルにおける当籤番号の右欄には、データポインタに対応する内部当籤役の略称を示している。また、図13および図14に示すそれぞれの内部抽籤テーブルの右側には、データポインタに対応する、各リールの上段を結ぶライン、中段を結ぶライン、または下段を結ぶラインに停止表示されうる図柄の停止形を示している。   The right column of the winning number in the internal lottery table shown in FIGS. 12 to 14 shows an abbreviation of the internal winning combination corresponding to the data pointer. In addition, on the right side of each internal lottery table shown in FIGS. 13 and 14, symbols that can be stopped and displayed on the line connecting the upper stage, the line connecting the middle stage, or the line connecting the lower stage corresponding to the data pointer. The stop form is shown.

例えば、RB1遊技状態において、小役・リプレイ用データポインタとして「25」が決定されたときに、左リール3Lの下段、および中リール3Cの下段にドン図柄を停止表示可能なタイミングで停止操作が行われた場合には、左リール3Lの下段、および中リール3Cの下段にドン図柄が停止表示されるが、右リール3Rの下段にドン図柄が停止表示可能なタイミングで停止操作が行われた場合であっても、右リール3Rの下段にドン図柄は停止表示されない。   For example, in the RB1 gaming state, when “25” is determined as the small role / replay data pointer, a stop operation is performed at a timing at which a don symbol can be stopped and displayed on the lower stage of the left reel 3L and the lower stage of the middle reel 3C. If it is performed, the don symbol is stopped and displayed on the lower stage of the left reel 3L and the lower stage of the middle reel 3C, but the stop operation was performed at a timing at which the don symbol can be stopped and displayed on the lower stage of the right reel 3R. Even in this case, the don symbol is not stopped and displayed in the lower stage of the right reel 3R.

一方、小役・リプレイ用データポインタとして「28」が決定された場合には、左リール3Lの下段、中リール3Cの下段、右リール3Rの下段にドン図柄を停止表示可能なタイミングで停止操作が行われることで、各リールの下段を結ぶラインにドン図柄が停止表示される。   On the other hand, if “28” is determined as the small role / replay data pointer, the stop operation is performed at a timing at which a don symbol can be stopped and displayed on the lower stage of the left reel 3L, the lower stage of the middle reel 3C, and the lower stage of the right reel 3R. As a result, the don symbol is stopped and displayed on the line connecting the lower stages of the reels.

なお、図13中の入賞ライン上に揃う図柄の停止形において、「テンパイはずれ」とは、対応するライン上にドン図柄を停止表示可能なタイミングで停止操作が行われた場合であっても、「ドン図柄−ドン図柄−ドン図柄」が各リールの上段を結ぶライン、中段を結ぶライン、下段を結ぶラインに停止表示されることがない停止形を意味する。   In addition, in the stop form of the symbols aligned on the winning line in FIG. 13, “tempered losing” means that even if the stop operation is performed at a timing at which the don symbol can be stopped and displayed on the corresponding line, "Don symbol-Don symbol-Don symbol" means a stop type that is not stopped and displayed on a line connecting the upper stage of each reel, a line connecting the middle stage, and a line connecting the lower stage.

一方、「テンパイあたり」とは、対応するライン上に、ドン図柄を停止表示可能なタイミングで停止操作が行われることで、「ドン図柄−ドン図柄−ドン図柄」が各リールの上段を結ぶライン、中段を結ぶライン、または下段を結ぶラインに停止表示される停止形を意味する。   On the other hand, “per tempering” is a line in which “Don symbol-Don symbol-Don symbol” connects the upper stages of each reel by performing a stop operation on the corresponding line at a timing at which the Don symbol can be stopped and displayed. , Means a stop form that is stopped and displayed on a line connecting the middle stages or a line connecting the lower stages.

次に、抽籤値を用いてデータポインタを決定する方法、すなわち内部抽籤の方法について説明する。内部抽籤は、まず、予め定められた数値の範囲「0〜65535」の中から乱数値を抽出し、抽出した乱数値から各当籤番号に対応する抽籤値を順次減算するとともに桁かりが行われたか否かを判定することにより行われる。桁かりは、減じられる対象の数値の方が小さい場合に行われ、換言すれば減算の結果が負となるときに行われる。   Next, a method for determining a data pointer using a lottery value, that is, an internal lottery method will be described. In the internal lottery, first, a random number value is extracted from a predetermined numerical range “0 to 65535”, and a lottery value corresponding to each winning number is sequentially subtracted from the extracted random number value and a digit is performed. This is done by determining whether or not. Digit is performed when the numerical value to be subtracted is smaller, in other words, when the result of subtraction is negative.

例えば、一般遊技状態用内部抽籤テーブルが内部抽籤テーブルに決定された場合において、抽出した乱数値が「1500」である場合、初めに、メインCPU31は、「1500」から当籤番号「1」に対応する抽籤値「1000」を減算する。減算結果は「1500−1000=500」であり、正である。   For example, when the internal lottery table for the general gaming state is determined to be the internal lottery table, when the extracted random number value is “1500”, the main CPU 31 first corresponds to the winning number “1” from “1500”. The lottery value “1000” to be subtracted is subtracted. The subtraction result is “1500−1000 = 500”, which is positive.

次いで、メインCPU31は、この減算後の値「500」から当籤番号「2」に対応する抽籤値「2100」を減算する。減算結果は「500−2100=−1600」であり、負である。したがって、メインCPU31は、内部当籤役として当籤番号「2」、すなわち、小役・リプレイ用データポインタとして「13」、ボーナス用データポインタとして「0」を決定する。   Next, the main CPU 31 subtracts the lottery value “2100” corresponding to the winning number “2” from the subtracted value “500”. The subtraction result is “500-2100 = −1600”, which is negative. Therefore, the main CPU 31 determines the winning number “2” as the internal winning combination, that is, “13” as the small combination / replay data pointer and “0” as the bonus data pointer.

この内部抽籤の方法によると、抽籤値として規定されている数値が大きいほど、対応する当籤番号のデータポインタが決定される可能性が高くなる。なお、各当籤番号の当籤確率は、「各当籤番号に対応する抽籤値/抽出される可能性のある全ての乱数値の個数(「65536」)」となる。   According to this internal lottery method, the larger the numerical value defined as the lottery value, the higher the possibility that the data pointer of the corresponding winning number will be determined. The winning probability of each winning number is “the lottery value corresponding to each winning number / the number of all random values that may be extracted (“ 65536 ”)”.

なお、後述する抽籤値を用いて行う各種抽籤は、当該データポインタを決定する場合と同様である。すなわち、各種抽籤用のテーブルには、抽籤により選択する可能性のある項目(例えば、当籤番号)に対応させて抽籤値が規定されている。以下、抽籤値による各種抽籤の方法は、内部抽籤の方法と同様であるので説明を省略する。   Note that various types of lottery performed using lottery values, which will be described later, are the same as those for determining the data pointer. That is, lottery values are defined in the various lottery tables in association with items (for example, winning numbers) that may be selected by lottery. Hereinafter, the various lottery methods based on the lottery value are the same as the internal lottery method, and thus description thereof is omitted.

次に、図15を参照して、RT遷移テーブルについて説明する。RT遷移テーブルは、後述するRT制御処理において、遊技状態フラグを更新する際に使用するテーブルである。図15に示すようにRT遷移テーブルには、表示役と、これに対応して遊技状態フラグに対する制御内容が規定されている。   Next, the RT transition table will be described with reference to FIG. The RT transition table is a table used when a gaming state flag is updated in an RT control process to be described later. As shown in FIG. 15, in the RT transition table, the display combination and the control contents for the game state flag are defined correspondingly.

具体的には、押し順ベル失敗1〜押し順ベル失敗4の何れかに係る図柄の組合せが有効ライン上に停止表示された場合に、全ての遊技状態フラグをオフにする。すなわち一般遊技状態を作動させる。また、SBこぼし目1〜SBこぼし目12の何れかに係る図柄の組合せが有効ライン上に停止表示された場合に、RT1遊技状態フラグをオンとする。また、上げ1段階リプ1に係る図柄の組合せが有効ライン上に停止表示された場合に、RT2遊技状態フラグをオンとする。また、上げ2段階リプ1、上げ2段階リプ2、上げ2目1〜上げ2目3の何れかに係る図柄の組合せが有効ライン上に停止表示された場合に、RT3遊技状態フラグをオンとする。   Specifically, when the combination of symbols related to any one of push order bell failure 1 to push order bell failure 4 is stopped and displayed on the active line, all the game state flags are turned off. That is, the general gaming state is activated. In addition, when the combination of symbols related to any one of the SB spilled eyes 1 to 12 is stopped and displayed on the active line, the RT1 gaming state flag is turned on. In addition, when the combination of symbols related to the raising 1-step lip 1 is stopped and displayed on the active line, the RT2 gaming state flag is turned on. In addition, when the combination of symbols related to any one of the raising 2 stage lip 1, the raising 2 stage lip 2, and the second raising 1 to the second raising 3 is stopped on the active line, the RT3 gaming state flag is turned on. To do.

なお、押し順ベル失敗1〜押し順ベル失敗4、SBこぼし目1〜SBこぼし目12、上げ1段階リプ1、上げ2段階リプ1、上げ2段階リプ2、上げ2目1〜上げ2目3は、所定の役が内部当籤役として決定された場合であって、予め定められた停止操作順序に従って停止操作が行われた場合、予め定められた停止操作順序とは異なる停止操作順序で停止操作が行われた場合、または適切なタイミングで停止操作が行われなかった場合に、有効ライン上に停止表示される可能性がある表示役であり、詳細は後述する。   In addition, push order bell failure 1-push order bell failure 4, SB spilled eyes 1-SB spilled eyes 12, raised 1 stage lip 1, raised 2 stage lip 1, raised 2 stage lip 2, raised 2 stage 1-raised 2nd stage 3 is a case where a predetermined combination is determined as an internal winning combination, and when a stop operation is performed according to a predetermined stop operation sequence, the stop operation is stopped in a stop operation sequence different from the predetermined stop operation sequence. This is a display combination that may be stopped and displayed on the active line when an operation is performed or when a stop operation is not performed at an appropriate timing, which will be described in detail later.

次に、図16、図17を参照して、主制御回路60のメインROM32に記憶されているボーナス用内部当籤役決定テーブルおよび小役・リプレイ用内部当籤役決定テーブルについて説明する。なお、図16は、本実施の形態における遊技機1のボーナス用内部当籤役決定テーブルの例を示す図である。また、図17は、本実施の形態における遊技機1の小役・リプレイ用内部当籤役決定テーブルの例を示す図である。以下、ボーナス用内部当籤役決定テーブルおよび小役・リプレイ用内部当籤役決定テーブルを総称して、内部当籤役決定テーブルという。   Next, the bonus internal winning combination determination table and the small winning combination / replay internal winning combination determination table stored in the main ROM 32 of the main control circuit 60 will be described with reference to FIGS. FIG. 16 is a diagram showing an example of a bonus internal winning combination determination table for the gaming machine 1 in the present embodiment. FIG. 17 is a diagram showing an example of a small combination / replay internal winning combination determination table of the gaming machine 1 according to the present embodiment. Hereinafter, the bonus internal winning combination determination table and the small winning combination / replay internal winning combination determination table are collectively referred to as an internal winning combination determination table.

内部当籤役決定テーブルは、後述する内部抽籤処理において、データポインタに基づいて内部当籤役を決定する際に使用するテーブルである。内部当籤役決定テーブルには、データポインタに対応する内部当籤役として決定される各役が規定されている。各役は、後述する内部当籤役格納領域の格納される各ビットと対応している。したがって、何れの役が内部当籤役であるかは、内部当籤役格納領域における何れのビットが「1」であるか否かによって識別することができる。   The internal winning combination determination table is a table used when determining an internal winning combination based on a data pointer in an internal lottery process described later. Each winning combination determined as an internal winning combination corresponding to the data pointer is defined in the internal winning combination determination table. Each combination corresponds to each bit stored in an internal winning combination storage area described later. Therefore, it is possible to identify which combination is an internal winning combination by determining which bit in the internal winning combination storing area is “1”.

図16に示すボーナス用内部当籤役決定テーブルには、ボーナス用データポインタ「1」〜「5」に対応する内部当籤役が規定されている。なお、ボーナス用データポインタとして「5」が決定された場合には、所定の停止順序で停止操作を行ったか否かにより、有効ライン上にSBに係る図柄の組合せが停止表示されるか、または、有効ライン上に、SBこぼし目1〜SBこぼし目12のいずれかに係る図柄の組合せが停止表示される。   In the bonus internal winning combination determination table shown in FIG. 16, internal winning combinations corresponding to bonus data pointers “1” to “5” are defined. When “5” is determined as the bonus data pointer, the combination of symbols related to SB is stopped and displayed on the active line depending on whether or not the stop operation is performed in a predetermined stop order, or The combination of symbols related to any of the SB spilled eyes 1 to SB spilled eyes 12 is stopped and displayed on the effective line.

図17に示す小役・リプレイ用内部当籤役決定テーブルには、小役・リプレイ用データポインタ「1」〜「31」に対応する内部当籤役が規定されている。例えば、小役・リプレイ用データポインタとして「1」が決定された場合には、通常リプ1と上げ1段階リプ1が内部当籤役となる。   In the small winning combination / replay internal winning combination determining table shown in FIG. 17, internal winning combinations corresponding to the small winning combination / replay data pointers “1” to “31” are defined. For example, when “1” is determined as the small combination / replay data pointer, the normal lip 1 and the raised one-stage lip 1 become the internal winning combination.

なお、小役・リプレイ用データポインタとして「2」が決定された場合には、左リール3Lに対して第1停止操作、中リール3Cに対して第2停止操作、右リール3Rに対して第3停止操作を行った場合に限り、上げ1段階リプ1に係る図柄の組合せが有効ライン上に停止表示される。一方、これ以外の停止操作順序で停止操作を行った場合には、通常リプ1に係る図柄の組合せが有効ライン上に停止表示される。   When “2” is determined as the small role / replay data pointer, the first stop operation is performed on the left reel 3L, the second stop operation is performed on the middle reel 3C, and the second stop operation is performed on the right reel 3R. Only when the 3 stop operation is performed, the combination of symbols related to the raised 1-step lip 1 is stopped and displayed on the active line. On the other hand, when the stop operation is performed in the other stop operation order, the symbol combination related to the normal lip 1 is stopped and displayed on the active line.

小役・リプレイ用データポインタ「3」〜「6」についても、上げ1段階リプ1に係る図柄の組合せが有効ライン上に停止表示される停止操作順序が予め定められており、この停止操作順序以外の停止操作順序で停止操作が行われた場合には、通常リプ1に係る図柄の組合せが有効ライン上に停止表示される。   Also for the small role / replay data pointers “3” to “6”, a stop operation sequence in which the combination of symbols related to the raised 1-step lip 1 is stopped and displayed on the active line is determined in advance. When the stop operation is performed in a stop operation order other than the above, the symbol combination related to the normal lip 1 is stopped and displayed on the active line.

具体的には、小役・リプレイ用データポインタ「3」が決定された場合には、左リール3Lに対して第1停止操作、右リール3Rに対して第2停止操作、中リール3Cに対して第3停止操作を行った場合に限り、1段階リプ1に係る図柄の組合せが有効ライン上に停止表示される。   Specifically, when the small role / replay data pointer “3” is determined, the first stop operation for the left reel 3L, the second stop operation for the right reel 3R, and the middle reel 3C Only when the third stop operation is performed, the combination of symbols related to the one-step lip 1 is stopped and displayed on the active line.

小役・リプレイ用データポインタ「4」が決定された場合には、中リール3Cに対して第1停止操作、左リール3Lに対して第2停止操作、右リール3Rに対して第3停止操作を行った場合に限り、1段階リプ1に係る図柄の組合せが有効ライン上に停止表示される。   When the small role / replay data pointer “4” is determined, the first stop operation is performed on the middle reel 3C, the second stop operation is performed on the left reel 3L, and the third stop operation is performed on the right reel 3R. The symbol combination related to the one-step lip 1 is stopped and displayed on the active line only when the operation is performed.

小役・リプレイ用データポインタ「5」が決定された場合には、中リール3Cに対して第1停止操作、右リール3Rに対して第2停止操作、左リール3Lに対して第3停止操作を行った場合に限り、1段階リプ1に係る図柄の組合せが有効ライン上に停止表示される。   When the small role / replay data pointer “5” is determined, the first stop operation is performed on the middle reel 3C, the second stop operation is performed on the right reel 3R, and the third stop operation is performed on the left reel 3L. The symbol combination related to the one-step lip 1 is stopped and displayed on the active line only when the operation is performed.

小役・リプレイ用データポインタ「6」が決定された場合には、右リール3Lに対して第1停止操作を行った場合に限り、1段階リプ1に係る図柄の組合せが有効ライン上に停止表示される。   When the data pointer “6” for the small role / replay is determined, the combination of symbols related to the one-step lip 1 is stopped on the effective line only when the first stop operation is performed on the right reel 3L. Is displayed.

また、小役・リプレイ用データポインタとして「7」が決定された場合には、左リール3Lに対して第1停止操作を行った場合に限り、上げ2段階リプ1、上げ2段階リプ2、上げ2目1、上げ2目2、上げ2目3のいずれかに係る図柄の組合せが有効ライン上に停止表示される。   In addition, when “7” is determined as the small role / replay data pointer, only when the first stop operation is performed on the left reel 3L, the raised two-step lip 1, the raised two-step lip 2, The combination of symbols relating to any one of the raised second eye 1, the raised second eye 2, and the raised second eye 3 is stopped and displayed on the active line.

なお、上げ2目1、上げ2目2、上げ2目3が有効ライン上に停止表示された場合には、同時に通常リプ1または上げ1段階リプ1が有効ライン上に停止表示される。一方、これ以外の停止操作順序で停止操作を行った場合には、通常リプ1に係る図柄の組合せが有効ライン上に停止表示される。   In addition, when the raised second 1, raised second 2, and raised second 3 are stopped and displayed on the effective line, the normal lip 1 or the raised one-step lip 1 is simultaneously stopped and displayed on the effective line. On the other hand, when the stop operation is performed in the other stop operation order, the symbol combination related to the normal lip 1 is stopped and displayed on the active line.

小役・リプレイ用データポインタ「8」〜「11」についても、上げ2段階リプ1、上げ2段階リプ2、上げ2目1、上げ2目2、上げ2目3に係る図柄の組合せが有効ライン上に停止表示される停止操作順序が予め定められており、この停止操作順序以外の停止操作順序で停止操作が行われた場合には、通常リプ1に係る図柄の組合せが有効ライン上に停止表示される。   For the data pointers “8” to “11” for the small role / replay, the combination of the symbols related to the two-step-up lip 1, the two-step lip-up 2, the second-up 1, the second-up 2, and the second-up 3 is effective. The stop operation order to be stopped and displayed on the line is determined in advance, and when the stop operation is performed in a stop operation order other than this stop operation order, the combination of symbols related to the normal Lip 1 is on the active line. Stopped display.

具体的には、小役・リプレイ用データポインタ「8」が決定された場合には、中リール3Cに対して第1停止操作、左リール3Lに対して第2停止操作、右リール3Rに対して第3停止操作を行った場合に限り、上げ2段階リプ1、上げ2段階リプ2、上げ2目1、上げ2目2、上げ2目3のいずれかに係る図柄の組合せが有効ライン上に停止表示される。   Specifically, when the small role / replay data pointer “8” is determined, the first stop operation for the middle reel 3C, the second stop operation for the left reel 3L, and the right reel 3R Only when the third stop operation is performed, the combination of symbols related to any one of the two-step raising lip 1, the raising two-step lip 2, the raising second eye 1, the raising second eye 2, and the raising second eye 3 is on the effective line. Is stopped.

小役・リプレイ用データポインタ「9」が決定された場合には、中リール3Cに対して第1停止操作、右リール3Rに対して第2停止操作、左リール3Lに対して第3停止操作を行った場合に限り、上げ2段階リプ1、上げ2段階リプ2、上げ2目1、上げ2目2、上げ2目3のいずれかに係る図柄の組合せが有効ライン上に停止表示される。   When the small role / replay data pointer “9” is determined, the first stop operation is performed on the middle reel 3C, the second stop operation is performed on the right reel 3R, and the third stop operation is performed on the left reel 3L. The combination of symbols related to any one of the two-step raising lip 1, the two-step lip raising 2, the second raising 1, the second raising 2, and the second raising 3 is stopped and displayed on the active line. .

小役・リプレイ用データポインタ「10」が決定された場合には、右リール3Rに対して第1停止操作、左リール3Lに対して第2停止操作、中リール3Cに対して第3停止操作を行った場合に限り、上げ2段階リプ1、上げ2段階リプ2、上げ2目1、上げ2目2、上げ2目3のいずれかに係る図柄の組合せが有効ライン上に停止表示される。   When the small role / replay data pointer “10” is determined, the first stop operation is performed on the right reel 3R, the second stop operation is performed on the left reel 3L, and the third stop operation is performed on the middle reel 3C. The combination of symbols related to any one of the two-step raising lip 1, the two-step lip raising 2, the second raising 1, the second raising 2, and the second raising 3 is stopped and displayed on the active line. .

小役・リプレイ用データポインタ「11」が決定された場合には、右リール3Lに対して第1停止操作、中リール3Cに対して第2停止操作、左リール3Lに対して第3停止操作を行った場合に限り、上げ2段階リプ1、上げ2段階リプ2、上げ2目1、上げ2目2、上げ2目3のいずれかに係る図柄の組合せが有効ライン上に停止表示される。   When the small role / replay data pointer “11” is determined, the first stop operation is performed on the right reel 3L, the second stop operation is performed on the middle reel 3C, and the third stop operation is performed on the left reel 3L. The combination of symbols related to any one of the two-step raising lip 1, the two-step lip raising 2, the second raising 1, the second raising 2, and the second raising 3 is stopped and displayed on the active line. .

また、小役・リプレイ用データポインタとして「12」が決定された場合には、停止操作順序にかかわらず、中リール3Cの中段にベルに係る図柄が停止表示される。   When “12” is determined as the small role / replay data pointer, the symbol related to the bell is stopped and displayed in the middle of the middle reel 3C regardless of the stop operation order.

小役・リプレイ用データポインタとして「13」が決定された場合には、左リール3Lに対して第1停止操作、中リール3Cに対して第2停止操作、右リール3Rに対して第3停止操作を行った場合に限り、中リール3Cの中段にベルに係る図柄が停止表示される。   When “13” is determined as the small role / replay data pointer, the first stop operation is performed on the left reel 3L, the second stop operation is performed on the middle reel 3C, and the third stop is performed on the right reel 3R. Only when the operation is performed, the symbol related to the bell is stopped and displayed on the middle stage of the middle reel 3C.

一方、これ以外の停止操作順序で停止操作を行った場合には、押し順ベル失敗1〜押し順ベル失敗4のいずれかに係る図柄の組合せが有効ライン上に停止表示される。なお、中リール3Cの中段にベルに係る図柄が停止表示されるときには、センターライン8c、クロスアップライン8a、クロスダウンライン8eのいずれかに「ベル1図柄(ベル2図柄)−ベル1図柄−ベル1図柄」が停止表示される。   On the other hand, when the stop operation is performed in the other stop operation order, the combination of symbols related to any one of the push order bell failure 1 to the push order bell failure 4 is stopped and displayed on the active line. When the symbol related to the bell is stopped and displayed on the middle stage of the middle reel 3C, any one of the center line 8c, the cross-up line 8a, and the cross-down line 8e indicates "Bell 1 symbol (Bell 2 symbol)-Bell 1 symbol-" "Bell 1 symbol" is stopped and displayed.

また、押し順ベル失敗1〜押し順ベル失敗4のいずれかに係る図柄の組合せが有効ライン上に停止表示されるときには、左リール3Lの下段、中リール3Cの下段、右リール3Rの下段に、「ベル1図柄(ベル2図柄)−ベル1図柄−ベル1図柄」が停止表示される。   Further, when the combination of symbols relating to any one of the push order bell failure 1 to the push order bell failure 4 is stopped and displayed on the active line, the lower stage of the left reel 3L, the lower stage of the middle reel 3C, and the lower stage of the right reel 3R. "Bell 1 symbol (Bell 2 symbol)-Bell 1 symbol-Bell 1 symbol" is stopped and displayed.

小役・リプレイ用データポインタ「14」〜「17」についても、中リール3Cの中段にベルに係る図柄が停止表示される停止操作順序が予め定められており、この停止操作順序以外の停止操作順序で停止操作を行った場合には、押し順ベル失敗1〜押し順ベル失敗4のいずれかに係る図柄の組合せが有効ライン上に停止表示される。   As for the small role / replay data pointers “14” to “17”, a stop operation order in which symbols related to the bell are stopped and displayed in the middle stage of the middle reel 3C is determined in advance, and stop operations other than this stop operation order are performed. When the stop operation is performed in order, the combination of symbols related to any one of the push order bell failure 1 to the push order bell failure 4 is stopped and displayed on the active line.

具体的には、小役・リプレイ用データポインタ「14」が決定された場合には、左リール3Lに対して第1停止操作、右リール3Rに対して第2停止操作、中リール3Cに対して第3停止操作を行った場合に限り、中リール3Cの中段にベルに係る図柄が停止表示される。   Specifically, when the small role / replay data pointer “14” is determined, the first stop operation for the left reel 3L, the second stop operation for the right reel 3R, and the middle reel 3C Only when the third stop operation is performed, the symbol related to the bell is stopped and displayed on the middle stage of the middle reel 3C.

小役・リプレイ用データポインタ「15」が決定された場合には、中リール3Cに対して第1停止操作を行った場合に限り、中リール3Cの中段にベルに係る図柄が停止表示される。   When the small role / replay data pointer “15” is determined, the symbol related to the bell is stopped and displayed on the middle stage of the middle reel 3C only when the first stop operation is performed on the middle reel 3C. .

小役・リプレイ用データポインタ「16」が決定された場合には、右リール3Rに対して第1停止操作、左リール3Lに対して第2停止操作、中リール3Cに対して第3停止操作を行った場合に限り、中リール3Cの中段にベルに係る図柄が停止表示される。   When the small / replay data pointer “16” is determined, the first stop operation is performed on the right reel 3R, the second stop operation is performed on the left reel 3L, and the third stop operation is performed on the middle reel 3C. The symbol related to the bell is stopped and displayed on the middle stage of the middle reel 3C only when the above is performed.

小役・リプレイ用データポインタ「17」が決定された場合には、右リール3Rに対して第1停止操作、左リール3Lに対して第2停止操作、中リール3Cに対して第3停止操作を行った場合に限り、中リール3Cの中段にベルに係る図柄が停止表示される。   When the small role / replay data pointer “17” is determined, the first stop operation is performed on the right reel 3R, the second stop operation is performed on the left reel 3L, and the third stop operation is performed on the middle reel 3C. The symbol related to the bell is stopped and displayed on the middle stage of the middle reel 3C only when the above is performed.

なお、内部抽籤テーブルにおいて、略称がリールに対する停止操作順序(押し順)を示唆する小役・リプレイ用ポインタが決定された場合には、その示唆する押し順がいわゆる正解の押し順であり、当該押し順通りに停止操作が行うことにより、遊技者が有利となるように各リール3が停止することとなる。   In addition, in the internal lottery table, when the small role / replay pointer that indicates the stop operation order (push order) for the reel is determined, the suggested push order is the so-called correct push order, When the stop operation is performed in the pushing order, each reel 3 is stopped so that the player is advantageous.

例えば、小役・リプレイ用ポインタ「2」(略称「左中右ベル」)が決定された場合には、左リール3Lに対して第1停止操作、中リール3Cに対して第2停止操作、右リール3Rに対して第3停止操作を行った場合に限り、中リール3Cの中段にベルに係る図柄が停止表示され(払出枚数:4枚×3ライン=12枚)、それ以外の押し順であった場合には中リール3Cの下段にベルに係る図柄が停止表示される(払出枚数:4枚×1ライン=4枚)。なお、略称がリールに対する停止操作順序(押し順)を示唆する小役・リプレイ用ポインタは「2」〜「11」、「13」〜「17」である。   For example, when the small role / replay pointer “2” (abbreviation “left middle right bell”) is determined, the first stop operation is performed on the left reel 3L, the second stop operation is performed on the middle reel 3C, Only when the third stop operation is performed on the right reel 3R, the symbol related to the bell is stopped and displayed on the middle stage of the middle reel 3C (payout number: 4 sheets × 3 lines = 12 sheets). If it is, the symbol related to the bell is stopped and displayed on the lower stage of the middle reel 3C (paid-out number: 4 sheets × 1 line = 4 sheets). Note that the small role / replay pointers whose abbreviations indicate the stop operation order (pushing order) for the reels are “2” to “11” and “13” to “17”.

次に、図18を参照して、主制御回路60のメインROM32に記憶されている図柄組合せテーブルについて説明する。なお、図18は、本実施の形態における遊技機1の図柄組合せテーブルの例を示す図である。   Next, the symbol combination table stored in the main ROM 32 of the main control circuit 60 will be described with reference to FIG. FIG. 18 is a diagram showing an example of the symbol combination table of the gaming machine 1 in the present embodiment.

図柄組合せテーブルには、有効ライン上に表示される特典付与に係る図柄の組合せ、または、遊技状態の移行に係る図柄の組合せと、当該図柄の組合せに対応する表示役を示すデータと格納領域種別、および払出枚数が規定されている。表示役を示すデータは、後述の夫々1バイトからなる表示役格納領域1〜表示役格納領域7(表示役格納領域1〜表示役格納領域7を総称して表示役格納領域という)の何れかに格納されるデータである。また、当該データが何れの表示役格納領域に格納されるかは、格納領域種別により規定される。   In the symbol combination table, a combination of symbols related to the privilege display displayed on the active line, or a combination of symbols related to the transition of the gaming state, data indicating a display combination corresponding to the symbol combination, and a storage area type , And the number of payouts. The data indicating the display combination is any one of a display combination storage area 1 to a display combination storage area 7 each of which will be described later (display combination storage area 1 to display combination storage area 7 are collectively referred to as a display combination storage area). Is stored in the data. Further, in which display combination storage area the data is stored is defined by the storage area type.

図柄組合せテーブルには、表示役として、BB1〜BB4、SB、通常リプ1、上げ1段階リプ1、上げ2段階リプ1、上げ2段階リプ2、制御リプ1〜制御リプ3、ベル、氷1、チェリー1〜チェリー12、制御役1〜制御役3、BB中用役1〜BB中用役5、上げ2目1〜上げ2目3、押し順ベル失敗1〜押し順ベル失敗4、SBこぼし目1〜SBこぼし目12が規定されている。   In the symbol combination table, BB1 to BB4, SB, normal lip 1, raised 1 stage lip 1, raised 2 stage lip 1, raised 2 stage lip 2, control lip 1 to control lip 3, bell, ice 1 Cherry 1-Cherry 12, Control role 1-Control role 3, BB middle role 1-BB middle role 5, Raise 2-1, Raise 2, Push order bell failure 1-Push order bell failure 4, Spilled eyes 1 to SB spilled eyes 12 are defined.

例えば、通常リプ1は、「リプレイ図柄−リプレイ図柄−リプレイ図柄」が有効ライン上に表示されることにより成立する。各種リプレイ(通常リプ1、上げ1段階リプ1、上げ2段階リプ1、上げ2段階リプ2、制御リプ1〜制御リプ3)の何れかが成立することで、次回の遊技において再遊技が行われる。即ち、各種リプレイの何れかが成立した遊技における投入枚数と同数のメダルが、次回の遊技において、遊技者による投入操作に基づかずに、自動的に投入される。   For example, the normal lip 1 is established by displaying “replay symbol-replay symbol-replay symbol” on the active line. When any of the various replays (normal lip 1, raising 1-step lip 1, raising 2-step lip 1, raising 2-step lip 2, control lip 1 to control lip 3) is established, re-playing is performed in the next game. Is called. That is, the same number of medals as the number inserted in the game in which any of the various replays is established is automatically inserted in the next game without being based on the player's input operation.

これにより、遊技者はメダルを消費することなく次回の遊技を行うことができる。ここで、前述のメダルの払い出しや再遊技は、遊技価値を付与することの一例である。ベルは、「ANY図柄−ベル1図柄−ANY図柄」が有効ライン上に表示されることにより成立する。なお、「ANY」は、如何なる図柄でも良いことを表す。   Thereby, the player can play the next game without consuming medals. Here, the above-mentioned medal payout and re-game are examples of giving game value. The bell is established by displaying “ANY symbol-Bell 1 symbol-ANY symbol” on the active line. “ANY” represents that any symbol may be used.

次に、図19を参照して、主制御回路60のメインROM32に記憶されているボーナス作動時テーブルについて説明する。なお、図19は、本実施の形態における遊技機1のボーナス作動時テーブルの例を示す図である。   Next, a bonus operation time table stored in the main ROM 32 of the main control circuit 60 will be described with reference to FIG. FIG. 19 is a diagram showing an example of the bonus operation time table of the gaming machine 1 in the present embodiment.

ボーナス作動時テーブルは、BB遊技状態、およびRB遊技状態を終了させる条件を設定する際に使用するテーブルである。ボーナス作動時テーブルには、BB1遊技状態〜BB4遊技状態、RB1遊技状態、RB2遊技状態に係る終了条件が規定されている。具体的には、ボーナス作動時テーブルには、BB1遊技状態〜BB3遊技状態の終了条件として、ボーナス終了枚数カウンタの値について「270」が規定されている。   The bonus operating time table is a table used when setting conditions for ending the BB gaming state and the RB gaming state. In the bonus operation time table, end conditions relating to the BB1 gaming state to the BB4 gaming state, the RB1 gaming state, and the RB2 gaming state are defined. Specifically, in the bonus operation time table, “270” is defined for the value of the bonus end number counter as the end condition of the BB1 gaming state to the BB3 gaming state.

また、BB4遊技状態の終了条件として、ボーナス終了枚数カウンタの値について「60」が規定されている。なお、BB1遊技状態〜BB3遊技状態においてはRB1遊技状態が作動し、BB4遊技状態ではRB2遊技状態が作動する。また、ボーナス作動時テーブルには、RB1遊技状態、RB2遊技状態の終了条件として、遊技可能回数と入賞可能回数の値について夫々「12」と「8」が規定されている。   Further, “60” is defined for the value of the bonus end number counter as an end condition of the BB4 gaming state. In the BB1 gaming state to the BB3 gaming state, the RB1 gaming state operates, and in the BB4 gaming state, the RB2 gaming state operates. Further, in the bonus operation time table, “12” and “8” are defined for the values of the number of possible games and the number of possible winnings, respectively, as termination conditions for the RB1 gaming state and the RB2 gaming state.

次に、図20、図21を参照して主制御回路60のメインROM32に記憶されている引込優先順位テーブルについて説明する。なお、図20は、本実施の形態における遊技機1の引込優先順位テーブルAの例を示す図であり、図21は、本実施の形態における遊技機1の引込優先順位テーブルBの例を示す図である。以下、引込優先順位テーブルA、引込優先順位テーブルBを総称して、引込優先順位テーブルという。   Next, the pull-in priority order table stored in the main ROM 32 of the main control circuit 60 will be described with reference to FIGS. FIG. 20 is a diagram illustrating an example of the pull-in priority table A of the gaming machine 1 in the present embodiment, and FIG. 21 illustrates an example of the pull-in priority table B of the gaming machine 1 in the present embodiment. FIG. Hereinafter, the pull-in priority table A and the pull-in priority table B are collectively referred to as a pull-in priority table.

引込優先順位テーブルは、内部当籤役として複数の役が決定された場合において、その複数の役を有効ライン上に引き込むことができるときに、何れの役に係る図柄を優先して有効ライン上に停止させるかを規定している。上述したように、基本的には、優先順位は高い方からリプレイ、小役(払出枚数が多いほど優先順位は高い。JAC1(BB中7揃い)の場合にはこれを優先)、ボーナスの順となっている。   When multiple winning combinations are determined as internal winning combinations, when the multiple winning combinations can be drawn on the active line, the drawing priority order table gives priority to the symbol related to any combination on the active line. Specifies whether to stop. As described above, basically, replay from the highest priority order, small role (the higher the payout number, the higher the priority order. In the case of JAC1 (seven in BB), priority is given), and bonus order It has become.

但し、本実施の形態においてはリプレイが複数種類あり、条件によって各リプレイの優先順位が異なるため、その条件毎に引込優先順位テーブルAと引込優先順位テーブルBが設けられている。   However, in the present embodiment, there are a plurality of types of replays, and the priority order of each replay differs depending on the conditions. Therefore, a pull-in priority table A and a pull-in priority table B are provided for each condition.

引込優先順位テーブルAは、通常時(BB中を含む)やいわゆる押し順正解時に用いられるテーブルであり、各リプレイの優先順位は上げ2段階リプ1、上げ2段階リプ2>上げ1段階リプ1>通常リプ1>制御リプ1−制御リプ3の順となっている。   The pull-in priority table A is a table that is used during normal times (including during BB) or so-called correct push order, and the priority of each replay is raised two-step Lip 1, raised two-step Lip 2> up one-step Lip 1 > Normal Lip 1> Control Lip 1-Control Lip 3

一方、引込優先順位テーブルBは、いわゆる押し順不正解時に用いられるテーブルであり、各リプレイの優先順位は通常リプ1>上げ2段階リプ1、上げ2段階リプ2、上げ1段階リプ1>制御リプ1−制御リプ3の順となっている。   On the other hand, the pull-in priority table B is a table used at the time of so-called incorrect push order, and the priority of each replay is normal lip 1> up 2 step lip 1, up 2 step lip 2, up 1 step lip 1> control. Lip 1-control Lip 3 is in this order.

なお、図示しないが、RT遊技状態の遷移に係る2以上の役が同時に表示役となった場合には、何れを優先させるかが予め定められている。本実施の形態においては、より優先される役から順に、上げ2段階リプ1、上げ2段階リプ2、上げ2目1−上げ2目3>上げ1段階リプ1>SBこぼし目1−SBこぼし目12>押し順ベル失敗1−押し順ベル失敗4、となっている。   Although not shown, when two or more combinations related to the transition of the RT gaming state simultaneously become display combinations, it is determined in advance which one is to be prioritized. In the present embodiment, in the order of higher priority, the two-step raising lip 1, the two-step raising lip 2, the second raising 1-the second raising 3> the first raising lip 1> SB spilling 1-SB spilling Eye 12> Pushing order bell failure 1-pushing order bell failure 4

次に、図22を参照して、主制御回路60のメインROM32に記憶されている停止テーブルについて説明する。なお、図22は小役・リプレイ用データポインタ「15」当籤時、中リール第1停止時用の停止テーブルの例を示す図である。停止テーブルには、ラインデータおよび図柄位置「0」〜「20」に対応する停止データが規定されている。図柄位置とは、停止操作が検出された際に、図柄表示領域の中段に位置する図柄位置であって、リールの回転の停止が開始される図柄位置のことである。   Next, the stop table stored in the main ROM 32 of the main control circuit 60 will be described with reference to FIG. FIG. 22 is a diagram showing an example of a stop table for the first stop of the middle reel when the small role / replay data pointer “15” is won. The stop table defines line data and stop data corresponding to symbol positions “0” to “20”. The symbol position is a symbol position located in the middle of the symbol display area when a stop operation is detected, and is a symbol position at which rotation of the reel starts to be stopped.

また、図示しないが、主制御回路60のメインROM32には、小役・リプレイ用データポインタ、遊技者の停止操作順序に応じた複数の停止テーブルが記憶されている。例えば、ボーナス用データポインタとして「5」が決定された場合には、右リール3Rに対して第1停止操作、左リール3Lに対して第2停止操作、中リール3Cに対して第3停止操作を行った場合に限り、SBこぼし目1〜SBこぼし目12の何れもが有効ライン上に停止表示されることのない滑りコマ数が規定された停止テーブルが選択される。   Although not shown, the main ROM 32 of the main control circuit 60 stores a small role / replay data pointer and a plurality of stop tables corresponding to the stop operation order of the player. For example, when “5” is determined as the bonus data pointer, the first stop operation is performed on the right reel 3R, the second stop operation is performed on the left reel 3L, and the third stop operation is performed on the middle reel 3C. Only when the operation is performed, a stop table in which the number of sliding frames is defined so that none of the SB spilled eyes 1 to SB spilled eyes 12 is stopped and displayed on the active line is selected.

一方、この停止操作順序以外の停止操作順序で停止操作が行われた場合には、SBに係る図柄の組合せが停止表示されないタイミングで各リールに対する停止操作が行われた場合に、SBこぼし目1〜SBこぼし目12の何れかに係る図柄の組合せが有効ライン上に停止表示されるように滑りコマ数が規定された停止テーブルが選択される。   On the other hand, when the stop operation is performed in a stop operation order other than the stop operation order, when the stop operation is performed on each reel at a timing at which the combination of symbols relating to SB is not stopped and displayed, SB spill 1 A stop table in which the number of sliding frames is defined so that the combination of symbols relating to any one of the SB spilled eyes 12 is stopped and displayed on the active line is selected.

次に、図23〜図25を参照して、主制御回路60のメインRAM33に割り当てられる内部当籤役格納領域、表示役格納領域および持越役格納領域について説明する。なお、図23は、本実施の形態における遊技機1の内部当籤役格納領域の例を示す図である。また、図24は、本実施の形態における遊技機1の表示役格納領域の例を示す図である。また、図25は、本実施の形態における遊技機1の持越役格納領域の例を示す図である。   Next, an internal winning combination storing area, a display combination storing area, and a carryover combination storing area allocated to the main RAM 33 of the main control circuit 60 will be described with reference to FIGS. FIG. 23 is a diagram showing an example of the internal winning combination storing area of the gaming machine 1 in the present embodiment. FIG. 24 is a diagram showing an example of the display combination storing area of the gaming machine 1 in the present embodiment. FIG. 25 is a diagram illustrating an example of the carryover combination storage area of the gaming machine 1 according to the present embodiment.

図23に示すように、内部当籤役格納領域は、内部当籤役格納領域1〜内部当籤役格納領域5から構成されている。内部当籤役格納領域1〜内部当籤役格納領域5は、それぞれメインRAM33上に割り当てられる8ビットのデータ領域であり、内部当籤役情報を記憶する。各内部当籤役格納領域は、ビット「0」〜「7」の領域に「0」または「1」のデータを格納することにより、何れの役が内部当籤役であるかを示す。   As shown in FIG. 23, the internal winning combination storing area is composed of an internal winning combination storing area 1 to an internal winning combination storing area 5. The internal winning combination storing area 1 to the internal winning combination storing area 5 are 8-bit data areas allocated on the main RAM 33, and store internal winning combination information. Each internal winning combination storing area indicates which combination is an internal winning combination by storing data of “0” or “1” in the area of bits “0” to “7”.

図24に示すように、表示役格納領域は、表示役格納領域1〜表示役格納領域7から構成されている。表示役格納領域1〜表示役格納領域7は、それぞれメインRAM33上に割り当てられる8ビットのデータ領域であり、表示役情報を記憶する。各表示役格納領域は、ビット「0」〜「7」の領域に「0」または「1」のデータを格納することにより、何れの役が表示役であるかを示す。   As shown in FIG. 24, the display combination storage area is composed of a display combination storage area 1 to a display combination storage area 7. The display combination storage area 1 to the display combination storage area 7 are 8-bit data areas allocated on the main RAM 33 and store display combination information. Each display combination storage area indicates which combination is a display combination by storing data of “0” or “1” in an area of bits “0” to “7”.

図25に示すように、持越役格納領域は、メインRAM33上に割り当てられる8ビットのデータ領域であり、持越役情報を記憶する。持越役格納領域はビット「0」〜「3」の領域に「0」または「1」のデータを格納することにより、何れの役が持越役であるかを示す。   As shown in FIG. 25, the carryover combination storage area is an 8-bit data area allocated on the main RAM 33 and stores carryover combination information. The carryover combination storage area indicates which combination is a carryover combination by storing data of “0” or “1” in an area of bits “0” to “3”.

次に、図26を参照して、主制御回路60のメインRAM33に割り当てられる遊技状態フラグ格納領域について説明する。なお、図26は、本実施の形態における遊技機1の遊技状態フラグ格納領域の例を示す図である。   Next, with reference to FIG. 26, the game state flag storage area allocated to the main RAM 33 of the main control circuit 60 will be described. FIG. 26 is a diagram showing an example of the game state flag storage area of the gaming machine 1 in the present embodiment.

図26に示すように、遊技状態フラグ格納領域は、遊技状態フラグ格納領域1、遊技状態フラグ格納領域2とから構成されている。遊技状態フラグ格納領域は、それぞれメインRAM33上に割り当てられる8ビットのデータ領域であり、各遊技状態フラグがオンであるかまたはオフであるかを示す。また、遊技状態フラグ格納領域の各領域のデータが全て「0」である場合には一般遊技状態であることを示す。   As shown in FIG. 26, the gaming state flag storage area includes a gaming state flag storage area 1 and a gaming state flag storage area 2. The gaming state flag storage area is an 8-bit data area allocated on the main RAM 33, and indicates whether each gaming state flag is on or off. Further, when all the data in each area of the game state flag storage area is “0”, it indicates that the game state is a general game state.

次に、図27、図28を参照して、主制御回路60のメインRAM33における図柄格納領域について説明する。なお、図27は、本実施の形態における遊技機1の図柄格納領域A(非RB中)の格納例(各リールの図柄位置データが「0」であった場合)を示す図である。図28は、本実施の形態における遊技機1の図柄格納領域B(RB中)の格納例(各リールの図柄位置データが左リールから「9」、「8」、「9」であった場合)を示す図である。   Next, the symbol storage area in the main RAM 33 of the main control circuit 60 will be described with reference to FIGS. FIG. 27 is a diagram showing a storage example (when the symbol position data of each reel is “0”) in the symbol storage area A (non-RB) of the gaming machine 1 in the present embodiment. FIG. 28 shows a storage example of the symbol storage area B (in RB) of the gaming machine 1 according to the present embodiment (when the symbol position data of each reel is “9”, “8”, “9” from the left reel). ).

図柄格納領域は、各有効ラインを構成する図柄表示領域4L、4C、4Rに、対応する図柄コードを格納する領域であり、有効ライン毎に設けられている。例えば、遊技状態がRB遊技状態以外の遊技状態である場合にセンターライン8cを構成する左図柄表示領域4Lの中段、中図柄表示領域4Cの中段、右図柄表示領域4Rの中段のそれぞれに対応する図柄コードを格納する。   The symbol storage area is an area for storing a corresponding symbol code in the symbol display areas 4L, 4C, and 4R constituting each effective line, and is provided for each effective line. For example, when the gaming state is a gaming state other than the RB gaming state, it corresponds to each of the middle stage of the left symbol display area 4L, the middle stage of the middle symbol display area 4C, and the middle stage of the right symbol display area 4R constituting the center line 8c. Stores the symbol code.

こうした図柄格納領域が他の有効ライン(クロスダウンライン8e、ボトムライン8d、クロスアップライン8a)についても設けられている。なお、遊技状態がRB遊技状態である場合には有効ラインは1ライン(RB中特殊ライン8f)のみとなり、RB中特殊ライン8fに対応する図柄格納領域には、RB中特殊ライン8fを構成する左図柄表示領域4Lの中段、中図柄表示領域4Cの下段、右図柄表示領域4Rの上段のそれぞれに対応する図柄コードを格納する。   Such symbol storage areas are also provided for the other effective lines (cross down line 8e, bottom line 8d, cross up line 8a). When the gaming state is the RB gaming state, the effective line is only one line (RB special line 8f), and the RB special line 8f is configured in the symbol storage area corresponding to the RB special line 8f. The symbol codes corresponding to the middle part of the left symbol display area 4L, the lower part of the middle symbol display area 4C, and the upper part of the right symbol display area 4R are stored.

図27に示す図柄格納領域は、各リールの図柄位置データが「0」である時に図柄コードが格納された場合の図柄格納領域を示している。図柄位置データが「0」である場合とは、各リール3L、3C、3Rの図柄位置「0」の図柄(左リール3Lでは赤7図柄、中リール3Cでは赤7図柄、右リール3Rでは赤7図柄)がそれぞれ左図柄表示領域4Lの中段、中図柄表示領域4Cの中段、右図柄表示領域4Rの中段に表示される場合に対応する。   The symbol storage area shown in FIG. 27 indicates the symbol storage area when the symbol code is stored when the symbol position data of each reel is “0”. The case where the symbol position data is “0” means that the symbol position “0” of each reel 3L, 3C, 3R (red 7 symbol for left reel 3L, red 7 symbol for middle reel 3C, red for right reel 3R) 7 symbols) are displayed in the middle of the left symbol display area 4L, the middle of the middle symbol display area 4C, and the middle of the right symbol display area 4R, respectively.

したがって、この場合、左図柄表示領域4Lの上段に対応する図柄格納領域には図柄位置「1」の図柄(波図柄)、左図柄表示領域4Lの下段に対応する図柄格納領域には図柄位置「20」の図柄(リプレイ図柄)を示す図柄コードが格納されることとなる。また、中図柄表示領域4Cの上段に対応する図柄格納領域には図柄位置「1」の図柄(リプレイ図柄)、中図柄表示領域4Cの下段に対応する図柄格納領域には図柄位置「20」の図柄(チェリー1図柄)を示す図柄コードが格納されることとなる。   Therefore, in this case, the symbol storage area corresponding to the upper symbol display area 4L has a symbol position “1” (wave symbol), and the symbol storage area corresponding to the lower symbol display area 4L has a symbol position “ The symbol code indicating the symbol “20” (replay symbol) is stored. The symbol storage area corresponding to the upper part of the middle symbol display area 4C has a symbol position “1” (replay symbol), and the symbol storage area corresponding to the lower part of the middle symbol display area 4C has symbol position “20”. A symbol code indicating a symbol (cherry 1 symbol) is stored.

さらに、右図柄表示領域4Rの上段に対応する図柄格納領域には図柄位置「1」の図柄(チェリー1図柄)、右図柄表示領域4Rの下段に対応する図柄格納領域には図柄位置「20」の図柄(ベル1図柄)を示す図柄コードが格納されることとなる。   Furthermore, in the symbol storage area corresponding to the upper part of the right symbol display area 4R, the symbol at the symbol position “1” (cherry 1 symbol), and in the symbol storage area corresponding to the lower part of the right symbol display area 4R, the symbol position “20”. The symbol code indicating the symbol (bell 1 symbol) is stored.

次に、図29〜図48を参照して、副制御回路70のサブROM72に記憶されている各種抽籤テーブルについて説明する。各抽籤テーブルには抽籤値(テーブルによっては条件毎に)が規定されており、上述した内部抽籤処理における抽籤処理と同様に、抽籤が行われる。なお、抽籤値はその合計が「65536」となるように規定されている。   Next, various lottery tables stored in the sub ROM 72 of the sub control circuit 70 will be described with reference to FIGS. Each lottery table has a lottery value (for each table depending on the condition), and lottery is performed in the same manner as the lottery process in the internal lottery process described above. The lottery value is defined to be “65536” in total.

まず、図29〜図31を参照して、ナビモード移行抽籤テーブルについて説明する。図29は、本実施の形態における遊技機1のナビモード移行抽籤テーブルAの例を示す図である。図30は、本実施の形態における遊技機1のナビモード移行抽籤テーブルBの例を示す図である。図31は、本実施の形態における遊技機1のナビモード移行抽籤テーブルCの例を示す図である。   First, the navigation mode transition lottery table will be described with reference to FIGS. FIG. 29 is a diagram illustrating an example of the navigation mode transition lottery table A of the gaming machine 1 according to the present embodiment. FIG. 30 is a diagram illustrating an example of the navigation mode transition lottery table B of the gaming machine 1 according to the present embodiment. FIG. 31 is a diagram showing an example of the navigation mode transition lottery table C of the gaming machine 1 in the present embodiment.

ナビモード移行抽籤テーブルは、現在のナビモードから移行先のナビモードを決定する際に用いられるテーブルである。ナビモード移行抽籤テーブルAには、現在のナビモードや小役・リプレイ用データポインタの値等に応じて、抽籤値が規定されている。ナビモード移行抽籤テーブルBには、現在のナビモードやボーナス用データポインタの値等に応じて抽籤値が規定されている。なお、移行先のナビモードとして現在のナビモードと同じナビモードが決定される場合(すなわち、ナビモードが移行しない場合)もある。   The navigation mode transition lottery table is a table used when determining the destination navigation mode from the current navigation mode. In the navigation mode transition lottery table A, lottery values are defined according to the current navigation mode, the value of the small role / replay data pointer, and the like. In the navigation mode transition lottery table B, lottery values are defined according to the current navigation mode, the value of the bonus data pointer, and the like. In some cases, the same navigation mode as the current navigation mode is determined as the destination navigation mode (ie, the navigation mode does not shift).

次に、図32を参照して、ナビ遊技状態移行待機数抽籤テーブルについて説明する。図32は、本実施の形態における遊技機1のナビ遊技状態移行待機数抽籤テーブルの例を示す図である。   Next, the navigation game state transition standby number lottery table will be described with reference to FIG. FIG. 32 is a diagram showing an example of the navigation game state transition standby number lottery table of the gaming machine 1 in the present embodiment.

ナビ遊技状態移行待機数抽籤テーブルは、ナビ遊技状態移行待機数を決定する際に用いられるテーブルである。ナビ遊技状態移行待機数テーブルには、図に示す通り、A、B、Cの3パターン毎に抽籤値が規定されており、各パターンは抽籤する際の条件によって使い分けられる。   The navigation game state transition standby number lottery table is a table used when determining the navigation game state transition standby number. In the navigation game state transition standby number table, lottery values are defined for each of the three patterns A, B, and C, as shown in the figure, and each pattern is properly used depending on the conditions for lottery.

次に、図33を参照して、ナビ遊技状態3移行待機数抽籤テーブルについて説明する。図33は、本実施の形態における遊技機1のナビ遊技状態3移行待機数抽籤テーブルの例を示す図である。   Next, the navigation game state 3 transition standby number lottery table will be described with reference to FIG. FIG. 33 is a diagram showing an example of the navigation game state 3 transition standby number lottery table of the gaming machine 1 in the present embodiment.

ナビ遊技状態3移行待機数抽籤テーブルは、ナビ遊技状態3移行待機数を決定する際に用いられるテーブルである。ナビ遊技状態3移行待機数テーブルには、後述するナビゲーム数カウンタの値等に応じて抽籤値が規定されている。   The navigation gaming state 3 transition standby number lottery table is a table used when determining the navigation gaming state 3 transition standby number. In the navigation game state 3 transition standby number table, a lottery value is defined according to a value of a navigation game number counter, which will be described later.

次に、図34〜図37を参照して、ナビ遊技状態3加算ゲーム数抽籤テーブルについて説明する。図34は、本実施の形態における遊技機1のナビ遊技状態3加算ゲーム数抽籤テーブルAの例を示す図である。図35は、本実施の形態における遊技機1のナビ遊技状態3加算ゲーム数抽籤テーブルBの例を示す図である。図36は、本実施の形態における遊技機1のナビ遊技状態3加算ゲーム数抽籤テーブルCの例を示す図である。図37は、本実施の形態における遊技機1のナビ遊技状態3加算ゲーム数抽籤テーブルDの例を示す図である。   Next, with reference to FIGS. 34 to 37, the navigation game state 3 addition game number lottery table will be described. FIG. 34 is a diagram showing an example of the navigation game state 3 addition game number lottery table A of the gaming machine 1 in the present embodiment. FIG. 35 is a diagram showing an example of the navigation game state 3 addition game number random determination table B of the gaming machine 1 according to the present embodiment. FIG. 36 is a diagram illustrating an example of the navigation game state 3 addition game number random determination table C of the gaming machine 1 according to the present embodiment. FIG. 37 is a diagram illustrating an example of the navigation game state 3 addition game number random determination table D of the gaming machine 1 according to the present embodiment.

ナビ遊技状態3加算ゲーム数抽籤テーブルは、ナビ遊技状態3加算ゲーム数を決定する際に用いられるテーブルである。ナビ遊技状態3加算ゲーム数抽籤テーブルA〜Cには、現在のナビモード、小役・リプレイ用ポインタの値や、ボーナス用データポインタの値等に応じて抽籤値が規定されている。ナビ遊技状態3加算ゲーム数抽籤テーブルDには、現在のナビモードが何れのモードであっても同じ抽籤値が用いられる。   The navigation game state 3 addition game number lottery table is a table used when determining the number of navigation game state 3 addition games. In the navigation game state 3 addition game number lottery tables A to C, lottery values are defined according to the current navigation mode, the value of the small role / replay pointer, the value of the bonus data pointer, and the like. In the navigation game state 3 addition game number lottery table D, the same lottery value is used regardless of the current navigation mode.

次に、図38〜図41を参照して、ナビ遊技状態3加算抽籤モード抽籤テーブルについて説明する。図38は、本実施の形態における遊技機1のナビ遊技状態3加算抽籤モード抽籤テーブルAの例を示す図である。図39は、本実施の形態における遊技機1のナビ遊技状態3加算抽籤モード抽籤テーブルBの例を示す図である。図40は、本実施の形態における遊技機1のナビ遊技状態3加算抽籤モード抽籤テーブルCの例を示す図である。図41は、本実施の形態における遊技機1のナビ遊技状態3加算抽籤モード抽籤テーブルDの例を示す図である。   Next, the navigation game state 3 addition lottery mode lottery table will be described with reference to FIGS. FIG. 38 is a diagram showing an example of the navigation game state 3 addition lottery mode lottery table A of the gaming machine 1 in the present embodiment. FIG. 39 is a diagram showing an example of the navigation game state 3 addition lottery mode lottery table B of the gaming machine 1 in the present embodiment. FIG. 40 is a diagram showing an example of the navigation game state 3 addition lottery mode lottery table C of the gaming machine 1 in the present embodiment. FIG. 41 is a diagram showing an example of the navigation game state 3 addition lottery mode lottery table D of the gaming machine 1 in the present embodiment.

ナビ遊技状態3加算抽籤モード抽籤テーブルは、ナビ遊技状態3加算抽籤モードを決定する際に用いられるテーブルである。ナビ遊技状態3加算抽籤モード抽籤テーブルAおよびナビ遊技状態3加算抽籤モード抽籤テーブルDには、現在のナビモードに応じて抽籤値が規定されている。ナビ遊技状態3加算抽籤モード抽籤テーブルBには、現在のナビモード、ボーナス用データポインタ等に応じて抽籤値が規定されている。ナビ遊技状態3加算抽籤モード抽籤テーブルCには、現在のナビモード、小役・リプレイ用データポインタに応じて抽籤値が規定されている。   The navigation game state 3 addition lottery mode lottery table is a table used when determining the navigation game state 3 addition lottery mode. In the navigation game state 3 addition lottery mode lottery table A and the navigation game state 3 addition lottery mode lottery table D, lottery values are defined according to the current navigation mode. In the navigation game state 3 addition lottery mode lottery table B, lottery values are defined according to the current navigation mode, bonus data pointers, and the like. In the navigation game state 3 addition lottery mode lottery table C, lottery values are defined according to the current navigation mode and the small role / replay data pointer.

次に、図42を参照して、ナビセット数抽籤テーブルについて説明する。図42は、本実施の形態における遊技機1のナビセット数抽籤テーブルの例を示す図である。   Next, the navigation set number lottery table will be described with reference to FIG. FIG. 42 is a diagram showing an example of a navigation set number lottery table of the gaming machine 1 in the present embodiment.

ナビセット数抽籤テーブルは、ナビセット数を決定する際に用いられるテーブルである。ナビセット数抽籤テーブルには、BB3が当籤し(内部当籤役に決定された)、且つ演出用遊技停止があった場合に用いられる抽籤値と、それ以外の場合に用いられる抽籤値が2パターン規定されている。   The navigation set number lottery table is a table used when determining the number of navigation sets. In the navigation set number lottery table, there are two lottery values that are used when BB3 is won (determined as an internal winning combination) and there is a game stop for production, and other cases. It is prescribed.

次に、図43を参照して、ナビ遊技状態3ナビゲーム数加算抽籤テーブルについて説明する。図43は、本実施の形態における遊技機1のナビ遊技状態3ナビゲーム数加算抽籤テーブルの例を示す図である。   Next, the navigation game state 3 navigation game number addition lottery table will be described with reference to FIG. FIG. 43 is a diagram illustrating an example of the navigation game state 3 navigation game number addition lottery table of the gaming machine 1 according to the present embodiment.

ナビ遊技状態3ナビゲーム数加算抽籤テーブルは、ナビ遊技状態3ナビゲーム数加算抽籤を行う際に用いられるテーブルである。ナビ遊技状態3ナビゲーム数加算抽籤テーブルには、ナビ遊技状態3加算抽籤モード、小役・リプレイ用ポインタの値や、ボーナス用データポインタの値、遊技状態等に応じて抽籤値が規定されている。   The navigation game state 3 navigation game number addition lottery table is a table used when the navigation game state 3 navigation game number addition lottery table is performed. In the navigation game state 3 navigation game number addition lottery table, a lottery value is defined according to the navigation game state 3 addition lottery mode, the value of the small role / replay pointer, the value of the bonus data pointer, the game state, and the like. Yes.

次に、図44を参照して、ナビゲーム数特殊加算抽籤テーブルについて説明する。図44は、本実施の形態における遊技機1のナビゲーム数特殊加算抽籤テーブルの例を示す図である。   Next, the navigation game number special addition lottery table will be described with reference to FIG. FIG. 44 is a diagram showing an example of the navigation game number special addition lottery table of the gaming machine 1 in the present embodiment.

ナビゲーム数特殊加算抽籤テーブルは、ナビゲーム数特殊加算抽籤において、加算するナビゲーム数を決定する際に用いられるテーブルである。ナビゲーム数特殊加算抽籤テーブルには、ナビ遊技状態3継続カウンタの値や、内部当籤役に決定されたBBの種別等に応じて抽籤値が規定されている。   The navigation game number special addition lottery table is a table used when determining the number of navigation games to be added in the navigation game number special addition lottery. In the navigation game number special addition lottery table, a lottery value is defined according to the value of the navigation game state 3 continuation counter, the type of BB determined as the internal winning combination, and the like.

次に、図45を参照して、ビリーゲットチャレンジ発生抽籤テーブルについて説明する。図45は、本実施の形態における遊技機1のビリーゲットチャレンジ発生抽籤テーブルの例を示す図である。   Next, a billy get challenge occurrence lottery table will be described with reference to FIG. FIG. 45 is a diagram showing an example of a billy get challenge occurrence lottery table of the gaming machine 1 in the present embodiment.

ビリーゲットチャレンジ発生抽籤テーブルは、ビリーゲットチャレンジ発生抽籤を行う際に用いられるテーブルである。ビリーゲットチャレンジ発生抽籤テーブルには、現在のナビモード、演出用遊技停止の有無、ビリーゲットチャレンジ成功フラグのオン、オフに応じて抽籤値が規定されている。   The billy get challenge occurrence lottery table is a table used when the billy get challenge occurrence lottery is performed. In the billy get challenge occurrence lottery table, lottery values are defined according to the current navigation mode, the presence / absence of the game for production, and the on / off state of the billy get challenge success flag.

次に、図46を参照して、ビリーゲットチャレンジ制御カウンタ抽籤テーブルについて説明する。図46は、本実施の形態における遊技機1のビリーゲットチャレンジ制御カウンタ抽籤テーブルの例を示す図である。   Next, the billy get challenge control counter lottery table will be described with reference to FIG. FIG. 46 is a diagram showing an example of the billy get challenge control counter lottery table of the gaming machine 1 in the present embodiment.

ビリーゲットチャレンジ制御カウンタ抽籤テーブルは、ビリーゲットチャレンジ制御カウンタ抽籤を行う際に用いられるテーブルである。ビリーゲットチャレンジ制御カウンタ抽籤テーブルには、演出用遊技停止の有無、小役・リプレイ用ポインタの値や、ボーナス用データポインタの値等に応じて抽籤値が規定されている。   The billy get challenge control counter lottery table is a table used when the billy get challenge control counter lottery is performed. In the billy get challenge control counter lottery table, lottery values are defined in accordance with the presence / absence of stop of the game for production, the value of the small role / replay pointer, the value of the bonus data pointer, and the like.

次に、図47を参照して、ビリーゲットチャレンジ正解抽籤テーブルについて説明する。図47は、本実施の形態における遊技機1のビリーゲットチャレンジ正解抽籤テーブルの例を示す図である。   Next, the billy get challenge correct lottery table will be described with reference to FIG. FIG. 47 is a diagram illustrating an example of the billy get challenge correct lottery table of the gaming machine 1 according to the present embodiment.

ビリーゲットチャレンジ正解抽籤テーブルは、ビリーゲットチャレンジ時における正解(左、右、両方)を決定する際に用いられるテーブルである。ビリーゲットチャレンジ正解抽籤テーブルには、ビリーゲットチャレンジを発生させる際の状況に応じて抽籤値が規定されている。具体的には、RB遊技状態でない場合、またはRB遊技状態であって演出用遊技停止がない場合には、正解として左または右が50%ずつの確率で決定される。一方、RB遊技状態であって演出用遊技停止がある場合には、正解として両方(左でも右でも正解)が「2048/65536(=3.125%)」の確率で決定される。   The billy get challenge correct lottery table is a table used when determining the correct answer (left, right, both) at the time of the billy get challenge. In the billy get challenge correct lottery table, lottery values are defined according to the situation when the billy get challenge is generated. Specifically, when the game is not in the RB game state, or when the game is in the RB game state and there is no stop for the effect, the right or left is determined with a probability of 50%. On the other hand, when there is an RB gaming state and there is an effect game stop, both (the correct answer on both the left and the right) are determined with a probability of “2048/65536 (= 3.125%)”.

次に、図48を参照して、ビリーゲットチャレンジ選択無し時抽籤テーブルについて説明する。図48は、本実施の形態における遊技機1のビリーゲットチャレンジ選択無し時抽籤テーブルの例を示す図である。   Next, with reference to FIG. 48, the lottery table when no billy get challenge is selected will be described. FIG. 48 is a diagram illustrating an example of a lottery table when no billy get challenge is selected for the gaming machine 1 according to the present embodiment.

ビリーゲットチャレンジ選択無し時抽籤テーブルは、ビリーゲットチャレンジにおいて遊技者が左も右も選択しなかったとき(すなわち、ビリーゲットチャレンジ選択無し時)に、当籤とするか否かを決定する際に用いられるテーブルである。ビリーゲットチャレンジ選択無し時抽籤テーブルには、ビリーゲットチャレンジ正解抽籤テーブルに基づいて行われたビリーゲットチャレンジ正解抽籤の結果に応じて、抽籤値が規定されている。   The no-bill-get-challenge lottery table is used to decide whether or not to win if the player chooses neither left nor right in the billy get challenge (ie, when no billy get challenge is selected). Table. In the lottery table when no billy get challenge is selected, a lottery value is defined according to the result of the billy get challenge correct lottery performed based on the billy get challenge correct lottery table.

ビリーゲットチャレンジ選択無し時抽籤テーブルによれば、遊技者が、左も右も選択しなかったときであっても、ビリーゲットチャレンジ正解抽籤の結果が左または右であった場合であれば50%の確率で当籤するようになっている。また、ビリーゲットチャレンジ正解抽籤の結果が両方であった場合であれば100%の確率で当籤するようになっている。   According to the lottery table when no billy get challenge is selected, even if the player selects neither left nor right, 50% if the result of the billy get challenge correct lottery is left or right. It is designed to win with a probability of. Also, if the result of the billy get challenge correct answer lottery is both, 100% probability is won.

[主制御回路の制御動作]
次に、図49〜図58に示すフローチャートを参照して、主制御回路60のメインCPU31の制御動作について説明する。
[Control operation of main control circuit]
Next, the control operation of the main CPU 31 of the main control circuit 60 will be described with reference to the flowcharts shown in FIGS.

まず、図49を参照して、主制御回路60のメインCPU31によるリセット割込処理について説明する。なお、図49は、本実施の形態の主制御回路60で行われるメインCPU31によるリセット割込処理のフローチャートを示す図である。また、メインCPU31は、電源が投入され、リセット端子に電圧が印加されることにより、リセット割込を発生させ、その割込の発生に基づいて、メインROM32に記憶されたリセット割込処理を順次行うように構成されている。   First, with reference to FIG. 49, the reset interrupt process by the main CPU 31 of the main control circuit 60 will be described. FIG. 49 is a diagram showing a flowchart of reset interrupt processing by the main CPU 31 performed in the main control circuit 60 of the present embodiment. Further, the main CPU 31 generates a reset interrupt when power is turned on and a voltage is applied to the reset terminal, and the reset interrupt process stored in the main ROM 32 is sequentially performed based on the occurrence of the interrupt. Configured to do.

初めに、メインCPU31は、指定格納領域のクリアを行う(ステップS1)。具体的には、メインCPU31は、前回ゲーム終了時におけるメインRAM33の指定格納領域をクリアする。より具体的には、メインCPU31は、前回のゲームに使用されたメインRAM33における書き込み可能領域のデータ消去、メインRAM33における書き込み可能領域への今回のゲームに必要なパラメータの書き込み、今回のゲームでのシーケンスプログラムへの開始アドレスの指定等を行う。   First, the main CPU 31 clears the designated storage area (step S1). Specifically, the main CPU 31 clears the designated storage area of the main RAM 33 at the end of the previous game. More specifically, the main CPU 31 erases data in the writable area in the main RAM 33 used in the previous game, writes parameters necessary for the current game in the writable area in the main RAM 33, Specify the start address to the sequence program.

次に、メインCPU31は、ボーナス作動監視処理を行う(ステップS2)。   Next, the main CPU 31 performs a bonus operation monitoring process (step S2).

次に、メインCPU31は、メダル受付・スタートチェック処理を行う(ステップS3)。メダル受付・スタートチェック処理では、メダルセンサ22Sおよび最大BETスイッチ13S等のチェックによる投入枚数カウンタの更新や、スタートスイッチ6Sの入力チェック等が行われる。メインCPU31は、メダル受付・スタートチェック処理により入賞ラインを有効化する。   Next, the main CPU 31 performs medal acceptance / start check processing (step S3). In the medal acceptance / start check process, the insertion number counter is updated by checking the medal sensor 22S, the maximum BET switch 13S, and the like, and the input of the start switch 6S is checked. The main CPU 31 validates the winning line through the medal acceptance / start check process.

次に、メインCPU31は、乱数値を抽出し、乱数値格納領域に格納する処理を行う(ステップS4)。具体的には、メインCPU31は、乱数発生器36とサンプリング回路37によって「0」〜「65535」の範囲から乱数値を抽出し、抽出した乱数値をメインRAM33の乱数値記憶領域に記憶させる。   Next, the main CPU 31 performs a process of extracting a random value and storing it in the random value storage area (step S4). Specifically, the main CPU 31 extracts a random value from the range of “0” to “65535” by the random number generator 36 and the sampling circuit 37 and stores the extracted random value in the random value storage area of the main RAM 33.

次に、メインCPU31は、内部抽籤処理を行う(ステップS5)。具体的には、メインCPU31は、前述の内部抽籤テーブル決定テーブル(図11参照)、内部抽籤テーブル(図12〜図14参照)および内部当籤役決定テーブル(図16、図17参照)を参照して内部当籤役を決定する。   Next, the main CPU 31 performs an internal lottery process (step S5). Specifically, the main CPU 31 refers to the internal lottery table determination table (see FIG. 11), the internal lottery table (see FIGS. 12 to 14), and the internal winning combination determination table (see FIGS. 16 and 17). To determine the internal winning role.

次に、メインCPU31は、スタートコマンドデータを副制御回路70に送信する(ステップS6)。スタートコマンドには、遊技状態情報、内部当籤役情報(小役・リプレイ用データポインタ、ボーナス用データポインタおよび内部当籤役格納領域)、ボーナス持越状態であるか否かを示す持越状態情報や、ロックフラグ等の情報が含まれている。なお、以下のコマンドデータについても同様に副制御回路70に送信される。   Next, the main CPU 31 transmits start command data to the sub-control circuit 70 (step S6). The start command includes game state information, internal winning combination information (data pointer for small role / replay, bonus data pointer and internal winning combination storage area), carryover state information indicating whether or not a bonus carryover state, Information such as flags is included. The following command data is also transmitted to the sub control circuit 70 in the same manner.

次に、メインCPU31は、ロックフラグがオンか否かを判別する(ステップS7)。メインCPU31は、ロックフラグがオンであると判別したときには、ロックフラグをオフにするとともに5秒間にわたるロック演出(演出用遊技停止ともいう)を実行し(ステップS8)、ステップS9の処理に移行する。ロック演出とは、リール3の回転開始を遅らせる演出である。一方、メインCPU31は、ロックフラグがオンではないと判別したときには、そのままステップS9の処理に移行する。   Next, the main CPU 31 determines whether or not the lock flag is on (step S7). When the main CPU 31 determines that the lock flag is on, the main CPU 31 turns off the lock flag and executes a lock effect (also referred to as effect game stop) for 5 seconds (step S8), and proceeds to the process of step S9. . The lock effect is an effect that delays the start of rotation of the reel 3. On the other hand, when the main CPU 31 determines that the lock flag is not on, the main CPU 31 proceeds to the processing of step S9 as it is.

次に、メインCPU31は、全リールの回転開始を要求する(ステップS9)。全リールの回転開始を要求すると、リール3L、3C、3Rの回転開始処理および加速制御処理が行われる。   Next, the main CPU 31 requests the start of rotation of all reels (step S9). When the start of rotation of all reels is requested, rotation start processing and acceleration control processing of the reels 3L, 3C, and 3R are performed.

次に、メインCPU31は、リール回転の定速待ちを行う(ステップS10)。   Next, the main CPU 31 waits for a constant speed of reel rotation (step S10).

次に、メインCPU31は、リール停止制御処理を行う(ステップS11)。このリール停止制御処理では、メインCPU31は、遊技者の停止操作によりストップスイッチ7LS、7CS、7RSから送信された停止信号等に基づいて、各リール3L、3C、3Rの回転を停止させる。   Next, the main CPU 31 performs a reel stop control process (step S11). In the reel stop control process, the main CPU 31 stops the rotation of the reels 3L, 3C, 3R based on a stop signal transmitted from the stop switches 7LS, 7CS, 7RS by the stop operation of the player.

次に、メインCPU31は、表示役検索処理を行う(ステップS12)。この表示役検索処理では、メインCPU31は、全リール3L、3C、3Rの回転を停止させた結果、有効ライン上に表示された図柄の組合せに基づいて、表示役および払出枚数を決定する。   Next, the main CPU 31 performs a display combination search process (step S12). In this display combination search process, the main CPU 31 determines the display combination and the number of payouts based on the combination of symbols displayed on the effective line as a result of stopping the rotation of all the reels 3L, 3C, 3R.

次に、メインCPU31は、RT制御処理を行う(ステップS13)。   Next, the main CPU 31 performs RT control processing (step S13).

次に、メインCPU31は、表示コマンドデータを送信する(ステップS14)。表示コマンドには、表示役を示す表示役情報や払出枚数を示す払出枚数情報等の情報が含まれている。   Next, the main CPU 31 transmits display command data (step S14). The display command includes information such as display combination information indicating a display combination and payout number information indicating a payout number.

次に、メインCPU31は、メダル払出処理を行う(ステップS15)。具体的には、メインCPU31は、払出モードであれば、払出枚数に基づいてホッパー駆動回路41によりホッパー40を駆動制御してメダルの払い出しを行い、クレジットモードであれば、払出枚数に基づいてメインRAM33にセットされたクレジットカウンタを更新する。   Next, the main CPU 31 performs medal payout processing (step S15). Specifically, in the payout mode, the main CPU 31 drives and controls the hopper 40 by the hopper drive circuit 41 based on the payout number, and pays out medals. In the credit mode, the main CPU 31 performs main control based on the payout number. The credit counter set in the RAM 33 is updated.

次に、ボーナス作動中であるか否かを判別する(ステップS16)。具体的には、BB1遊技状態〜BB4遊技状態、またはSB遊技状態であるか否かを判別する。このとき、メインCPU31は、ボーナス作動中であると判別したときには、ボーナス終了チェック処理を行い(ステップS17)、ステップS18の処理に移行する。一方、メインCPU31は、ボーナス作動中ではないと判別したとき、またはステップS17の処理を終了した後には、次いで、ボーナス作動チェック処理を行う(ステップS18)この処理が終了すると、メインCPU31は、ステップS1の処理に移行する。   Next, it is determined whether or not the bonus is being operated (step S16). Specifically, it is determined whether or not the BB1 gaming state to the BB4 gaming state or the SB gaming state. At this time, if the main CPU 31 determines that the bonus is being operated, it performs a bonus end check process (step S17), and proceeds to the process of step S18. On the other hand, when the main CPU 31 determines that the bonus operation is not being performed, or after finishing the processing of step S17, the main CPU 31 then performs a bonus operation check processing (step S18). The process proceeds to S1.

このように、メインCPU31は、ステップS1からステップS18までの処理を1ゲーム(1遊技)における処理として実行し、ステップS18の処理が終了すると次回のゲームにおける処理を実行すべく、ステップS1の処理に移行する。   As described above, the main CPU 31 executes the process from step S1 to step S18 as a process in one game (one game). When the process in step S18 is completed, the process in step S1 is executed to execute the process in the next game. Migrate to

次に、図50を参照してボーナス作動監視処理について説明する。なお、図50は、本実施の形態の主制御回路60で行われるボーナス作動監視処理のフローチャートを示す図である。   Next, the bonus operation monitoring process will be described with reference to FIG. FIG. 50 is a flowchart of the bonus operation monitoring process performed in the main control circuit 60 of the present embodiment.

初めに、メインCPU31は、BB遊技状態か否かを判別する(ステップS31)。このとき、メインCPU31は、BB遊技状態であると判別したときにはステップS32の処理に移行する。一方、メインCPU31は、BB遊技状態ではないと判別したときには、ボーナス作動監視処理を終了させる。   First, the main CPU 31 determines whether or not the BB gaming state is set (step S31). At this time, when the main CPU 31 determines that it is in the BB gaming state, it proceeds to the processing of step S32. On the other hand, when determining that the main CPU 31 is not in the BB gaming state, the main CPU 31 ends the bonus operation monitoring process.

メインCPU31は、ステップS31の処理において、BB遊技状態であると判別したときには、次いで、RB遊技状態であるか否かを判別する(ステップS32)。このとき、メインCPU31は、RB遊技状態であると判別したときには、ボーナス作動監視処理を終了させる。   When the main CPU 31 determines in the process of step S31 that it is in the BB gaming state, it then determines whether or not it is in the RB gaming state (step S32). At this time, when determining that the main CPU 31 is in the RB gaming state, the bonus operation monitoring process is terminated.

一方、メインCPU31は、RB遊技状態ではないと判別したときには、ボーナス作動時テーブル(図19参照)に基づいてBBの種別に応じたRB作動時処理を行い(ステップS33)、ボーナス作動監視処理を終了させる。具体的には、BB1遊技状態〜BB3遊技状態である場合には、RB1遊技状態を作動させ、BB4遊技状態である場合には、RB2遊技状態を作動させる。   On the other hand, when the main CPU 31 determines that it is not in the RB gaming state, the main CPU 31 performs RB operation processing according to the type of BB based on the bonus operation time table (see FIG. 19) (step S33), and performs bonus operation monitoring processing. Terminate. Specifically, the RB1 gaming state is activated in the BB1 gaming state to the BB3 gaming state, and the RB2 gaming state is activated in the BB4 gaming state.

次に、図51および図52を参照して、内部抽籤処理について説明する。なお、図51および図52は、本実施の形態の主制御回路60で行われる内部抽籤処理のフローチャートを示す図である。   Next, with reference to FIGS. 51 and 52, the internal lottery process will be described. 51 and 52 are diagrams showing a flowchart of the internal lottery process performed by the main control circuit 60 of the present embodiment.

初めに、メインCPU31は内部抽籤テーブル決定テーブル(図11参照)を参照して、遊技状態フラグに基づいて内部抽籤テーブルの種別および抽籤回数を決定する(ステップS61)。次に、メインCPU31は、乱数値記憶領域から乱数値を取得し、判定用乱数値としてセットする(ステップS62)。次に、メインCPU31は、当籤番号の初期値として「1」をセットする(ステップS63)。   First, the main CPU 31 refers to the internal lottery table determination table (see FIG. 11) and determines the type of the internal lottery table and the number of lotteries based on the game state flag (step S61). Next, the main CPU 31 acquires a random value from the random value storage area and sets it as a random number for determination (step S62). Next, the main CPU 31 sets “1” as the initial value of the winning number (step S63).

次に、メインCPU31は、内部抽籤テーブルを参照して、当籤番号に基づいて抽籤値を取得する(ステップS64)。次に、メインCPU31は、判定用乱数値から抽籤値を減算し、減算結果を判定用乱数値としてセットする(ステップS65)。具体的には、メインCPU31は、判定用乱数値記憶領域に記憶させた判定用乱数値からステップS64の処理において取得した抽籤値を減算し、当該減算結果によって判定用乱数値記憶領域を更新する。   Next, the main CPU 31 refers to the internal lottery table and acquires a lottery value based on the winning number (step S64). Next, the main CPU 31 subtracts the lottery value from the determination random number value, and sets the subtraction result as the determination random number value (step S65). Specifically, the main CPU 31 subtracts the lottery value acquired in the process of step S64 from the random number value for determination stored in the random number value storage area for determination, and updates the random number value storage area for determination with the subtraction result. .

次に、メインCPU31は、ステップS65の減算処理において桁かりが行われたか否か、すなわち、減算結果が負の値となったか否かを判別する(ステップS66)。このとき、メインCPU31は、桁かりが行われたと判別したときには、当籤番号に基づいて小役・リプレイ用データポインタおよびボーナス用データポインタを取得し(ステップS70)、ステップS71の処理に移行する。   Next, the main CPU 31 determines whether or not a digit has been performed in the subtraction process of step S65, that is, whether or not the subtraction result has become a negative value (step S66). At this time, when the main CPU 31 determines that a digit has been made, the main CPU 31 obtains the small role / replay data pointer and the bonus data pointer based on the winning number (step S70), and proceeds to the processing of step S71.

一方、メインCPU31は、桁かりが行われなかったと判別したときには、次いで、抽籤回数から「1」を減算し、当籤番号に「1」を加算する(ステップS67)。次いで、メインCPU31は、抽籤回数は「0」であるか否かを判別する(ステップS68)。   On the other hand, when the main CPU 31 determines that no digit has been placed, it then subtracts “1” from the number of lotteries and adds “1” to the winning number (step S67). Next, the main CPU 31 determines whether or not the number of lotteries is “0” (step S68).

メインCPU31は、ステップS68の処理において抽籤回数は「0」であると判別したときには、小役・リプレイ用データポインタおよびボーナス用データポインタをそれぞれ「0」に決定し(ステップS69)、ステップS71の処理に移行する。一方、メインCPU31は、抽籤回数は「0」ではないと判別したときには、ステップS64の処理に移行する。この後、メインCPU31は、ステップS64からステップS68の処理を、抽籤回数が「0」になるか、または桁かりが行われるまで繰り返す。   When determining that the number of lotteries is “0” in the process of step S68, the main CPU 31 determines the small role / replay data pointer and the bonus data pointer to be “0” (step S69). Transition to processing. On the other hand, when determining that the number of lotteries is not “0”, the main CPU 31 proceeds to the process of step S64. Thereafter, the main CPU 31 repeats the processing from step S64 to step S68 until the number of lotteries becomes “0” or a digit is made.

メインCPU31は、ステップS69またはステップS70の処理を終了した後には、次いで、小役・リプレイ用内部当籤役決定テーブル(図17参照)を参照し、小役・リプレイ用データポインタに基づいて内部当籤役を取得する(ステップS71)。次に、メインCPU31は、内部当籤役格納領域に応じて内部当籤役格納領域を更新する(ステップS72)。   After completing the processing of step S69 or step S70, the main CPU 31 refers to the small winning combination / replay internal winning combination determination table (see FIG. 17), and determines the internal winning combination based on the small winning combination / replay data pointer. A combination is acquired (step S71). Next, the main CPU 31 updates the internal winning combination storing area according to the internal winning combination storing area (step S72).

次に、メインCPU31は、持越役格納領域は「00000000」であるか否かを判別する(ステップS73)。このとき、メインCPU31は、持越役格納領域は「00000000」ではないと判別したときには、ステップS80の処理に移行する。一方、メインCPU31は、持越役格納領域は「00000000」であると判別したときには、ボーナス用内部当籤役決定テーブル(図16)を参照し、ボーナス用データポインタに基づいて内部当籤役を取得する(ステップS74)。   Next, the main CPU 31 determines whether or not the carryover combination storage area is “00000000” (step S73). At this time, when the main CPU 31 determines that the carryover combination storage area is not “00000000”, the main CPU 31 proceeds to the process of step S80. On the other hand, when determining that the carryover combination storage area is “00000000”, the main CPU 31 refers to the bonus internal winning combination determination table (FIG. 16) and acquires the internal winning combination based on the bonus data pointer ( Step S74).

次いで、メインCPU31は、SBが内部当籤役であるか否かを判別する(ステップS75)。このとき、メインCPU31は、SBが内部当籤役であると判別したときには、SBに応じて内部当籤役格納領域を更新し(ステップS76)、ステップS80の処理に移行する。一方、メインCPU31は、SBが内部当籤役ではないと判別したときには、BBが内部当籤役であるか否かを判別する(ステップS77)。   Next, the main CPU 31 determines whether or not SB is an internal winning combination (step S75). At this time, when the main CPU 31 determines that the SB is an internal winning combination, the main CPU 31 updates the internal winning combination storing area according to the SB (step S76), and proceeds to the processing of step S80. On the other hand, when determining that SB is not an internal winning combination, the main CPU 31 determines whether or not BB is an internal winning combination (step S77).

メインCPU31は、ステップS77の処理において、BBが内部当籤役ではないと判別したときには、ステップS80の処理に移行する。一方、メインCPU31は、BBが内部当籤役であると判別したときには、BBに応じて持越役格納領域を更新し(ステップS78)、RT4遊技状態フラグをオンにし(ステップS79)、ステップS80の処理に移行する。   When the main CPU 31 determines in step S77 that BB is not an internal winning combination, the main CPU 31 proceeds to step S80. On the other hand, when determining that BB is an internal winning combination, the main CPU 31 updates the carryover combination storing area according to BB (step S78), turns on the RT4 gaming state flag (step S79), and performs the process of step S80. Migrate to

メインCPU31は、ステップS73の処理において、持越役格納領域は「00000000」ではないと判別したとき、ステップS77の処理において、BBが内部当籤役ではないと判別したとき、ステップS76、ステップS79の処理を終了した後には、次いで、持越役格納領域と内部当籤役格納領域1の論理和をとり、その結果を内部当籤役格納領域1に格納する(ステップS80)。   When the main CPU 31 determines that the carryover combination storage area is not “00000000” in the process of step S73, and determines that BB is not the internal winning combination in the process of step S77, the process of steps S76 and S79. Then, the logical OR of the carryover combination storage area and the internal winning combination storage area 1 is taken, and the result is stored in the internal winning combination storage area 1 (step S80).

次に、メインCPU31は、RB2遊技状態であるか否かを判別する(ステップS81)。メインCPU31は、RB2遊技状態ではないと判別したときには内部抽籤処理を終了する。一方、メインCPU31は、RB2遊技状態であると判別したときには、1/64の確率で当籤するロック抽籤を行う(ステップS82)。次いで、メインCPU31は、ロック抽籤の結果が当籤であるか否かを判別する(ステップS83)。メインCPU31は、当籤である場合にはロックフラグをオンにして(ステップS84)、内部抽籤処理を終了する。一方、メインCPU31は、ロック抽籤の結果が当籤ではないと判別したときには、そのまま内部抽籤処理を終了する。   Next, the main CPU 31 determines whether or not it is in the RB2 gaming state (step S81). When the main CPU 31 determines that it is not in the RB2 gaming state, it ends the internal lottery process. On the other hand, when determining that the main CPU 31 is in the RB2 gaming state, the main CPU 31 performs a lock lottery to win with a probability of 1/64 (step S82). Next, the main CPU 31 determines whether or not the result of the lock lottery is a win (step S83). If the main CPU 31 is a win, the main CPU 31 turns on the lock flag (step S84) and ends the internal lottery process. On the other hand, when the main CPU 31 determines that the result of the lock lottery is not winning, the internal lottery process is ended as it is.

なお、メインCPU31は、内部抽籤処理においてステップS64〜ステップS68の処理を繰り返し実行することにより、内部当籤役の抽籤を行っている。具体的には、メインCPU31は、抽出した乱数値から順次、抽籤値を減算することにより、桁かりが行われた際の当籤番号に対応する小役・リプレイ用データポインタおよびボーナス用データポインタを決定し、決定した当該各データポインタと内部当籤役決定テーブルとに基づいて内部当籤役を決定する。   The main CPU 31 performs lottery of an internal winning combination by repeatedly executing the processes of steps S64 to S68 in the internal lottery process. Specifically, the main CPU 31 sequentially subtracts the lottery value from the extracted random number value, thereby obtaining the small role / replay data pointer and the bonus data pointer corresponding to the winning number when the digit is placed. The internal winning combination is determined based on the determined data pointers and the internal winning combination determination table.

また、本実施の形態では、RB2遊技状態において1/64の確率で当籤するロック抽籤を行うこととしているが、通常中(一般遊技状態、RT1遊技状態〜RT3遊技状態)においてロック抽籤を行うこととしてもよい。また、ロック抽籤は、特定の小役(例えば、小役リプレイ用データポインタが「18」〜「22」の小役)や、ボーナス役(BB1〜BB4)が内部当籤した場合に当籤確率が高くなるように当籤確率を設定して抽籤を行うこととしてもよい。   In the present embodiment, the lock lottery is performed with a probability of 1/64 in the RB2 gaming state, but the lock lottery is performed in the normal state (general gaming state, RT1 gaming state to RT3 gaming state). It is good. Further, the lock lottery has a high winning probability when a specific small combination (for example, a small combination with a data pointer for small combination replay of “18” to “22”) or a bonus combination (BB1 to BB4) is won internally. It is good also as performing lottery by setting a winning probability as follows.

次に、図53を参照して、リール停止制御処理について説明する。なお、図53は、本実施の形態の主制御回路60で行われるリール停止制御処理のフローチャートを示す図である。   Next, the reel stop control process will be described with reference to FIG. FIG. 53 is a diagram showing a flowchart of the reel stop control process performed in the main control circuit 60 of the present embodiment.

初めに、メインCPU31は、ストップボタン未作動カウンタに「3」をセットし(ステップS101)、次いで、内部当籤役に応じた停止テーブルを取得する(ステップS102)。   First, the main CPU 31 sets “3” in the stop button non-operation counter (step S101), and then acquires a stop table corresponding to the internal winning combination (step S102).

次に、メインCPU31は、有効なストップボタンが押されたか否かを判別する(ステップS103)。有効なストップボタンとは停止操作が行われていないストップボタンである。このとき、メインCPU31は、有効なストップボタンが押されたと判別したときにはステップS104の処理に移行する。一方、メインCPU31は、有効なストップボタンが押されていないと判別したときには、再度ステップS103の処理を実行する。すなわち、メインCPU31は、有効なストップボタンに対応する停止操作が検出されるまでステップS103の処理を繰り返す。   Next, the main CPU 31 determines whether or not a valid stop button has been pressed (step S103). An effective stop button is a stop button that has not been stopped. At this time, if the main CPU 31 determines that a valid stop button has been pressed, the main CPU 31 proceeds to the processing of step S104. On the other hand, when the main CPU 31 determines that a valid stop button has not been pressed, the main CPU 31 executes the process of step S103 again. That is, the main CPU 31 repeats the process of step S103 until a stop operation corresponding to a valid stop button is detected.

メインCPU31は、ステップS103の処理において、有効なストップボタンが押されたと判別したときには、該当するストップボタンの操作を無効化する(ステップS104)。次いで、作動ストップボタン(停止順序)に応じて停止テーブルを再選択する(ステップS105)。   When the main CPU 31 determines in the process of step S103 that an effective stop button has been pressed, the main CPU 31 invalidates the operation of the corresponding stop button (step S104). Next, the stop table is reselected according to the operation stop button (stop order) (step S105).

次に、メインCPU31は、チェック回数として「5」をセットする(ステップS106)。次いで、メインCPU31は、引込優先順位テーブル(図20、図21参照)を参照し、内部当籤役に基づいて、図柄カウンタに対応する図柄位置からチェック回数の範囲内において、最も優先順位の高い図柄位置を検索する(ステップS107)。   Next, the main CPU 31 sets “5” as the number of checks (step S106). Next, the main CPU 31 refers to the drawing priority table (see FIG. 20 and FIG. 21), and based on the internal winning combination, the symbol having the highest priority within the range of the number of checks from the symbol position corresponding to the symbol counter. The position is searched (step S107).

次に、メインCPU31は、停止テーブル、図柄カウンタに対応する図柄位置、および検索の結果に基づいて滑りコマ数を決定し、停止予定位置をセットする(ステップS108)。次いで、メインCPU31は、リール停止コマンドを送信する(ステップS109)。リール停止コマンドには、何れのリールが停止したかを示す停止リール種別情報、停止開始位置を示す停止開始位置情報、滑りコマ数を示す滑りコマ数情報等の情報が含まれる。   Next, the main CPU 31 determines the number of sliding symbols based on the stop table, the symbol position corresponding to the symbol counter, and the search result, and sets the planned stop position (step S108). Next, the main CPU 31 transmits a reel stop command (step S109). The reel stop command includes information such as stop reel type information indicating which reel has stopped, stop start position information indicating the stop start position, and slip frame number information indicating the number of slide frames.

次に、メインCPU31は、図柄配置テーブル(図3参照)を参照し、停止リール、停止予定位置、遊技状態に基づいて図柄コードを取得し、図柄格納領域に格納する(ステップS110)。   Next, the main CPU 31 refers to the symbol arrangement table (see FIG. 3), acquires a symbol code based on the stop reel, the planned stop position, and the gaming state, and stores it in the symbol storage area (step S110).

最後にメインCPU31は、操作が有効なストップボタンはあるか否かを判別する(ステップS111)。このとき、メインCPU31は、操作が有効なストップボタンがないと判別したときには、リール停止制御処理を終了させる。一方、メインCPU31は、操作が有効なストップボタンがあると判別したときには、ステップS103の処理に移行する。この後、メインCPU31は、ステップS103からステップS111の処理を、操作が有効なストップボタンがないと判別するまで繰り返す。   Finally, the main CPU 31 determines whether or not there is a stop button whose operation is valid (step S111). At this time, when the main CPU 31 determines that there is no stop button for which the operation is effective, the main CPU 31 ends the reel stop control process. On the other hand, when the main CPU 31 determines that there is a stop button whose operation is valid, the main CPU 31 proceeds to the process of step S103. Thereafter, the main CPU 31 repeats the processing from step S103 to step S111 until it is determined that there is no stop button for which the operation is valid.

次に、図54を参照して、表示役検索処理について説明する。なお、図54は、本実施の形態の主制御回路60で行われる表示役検索処理のフローチャートを示す図である。   Next, the display combination search process will be described with reference to FIG. FIG. 54 is a diagram showing a flowchart of the display combination search process performed in the main control circuit 60 of the present embodiment.

初めに、メインCPU31は、表示役格納領域をクリアする(ステップS121)。   First, the main CPU 31 clears the display combination storing area (step S121).

次に、メインCPU31は、図柄格納領域の先頭アドレスを指定する(ステップS122)。具体的には、メインCPU31は、遊技状態がRB遊技状態以外の遊技状態である場合にはセンターライン8cに対応するアドレスを先頭アドレスとして指定し、遊技状態がRB遊技状態である場合にはRB中特殊ライン8fに対応するアドレスを先頭アドレスとして指定する。   Next, the main CPU 31 designates the top address of the symbol storage area (step S122). Specifically, the main CPU 31 designates an address corresponding to the center line 8c as the head address when the gaming state is a gaming state other than the RB gaming state, and RB when the gaming state is the RB gaming state. The address corresponding to the middle special line 8f is designated as the head address.

次に、メインCPU31は、図柄組合せテーブル(図18参照)の先頭アドレスを指定する(ステップS123)。具体的には、メインCPU31は、BB1に対応するアドレスを先頭アドレスとして指定する。   Next, the main CPU 31 designates the head address of the symbol combination table (see FIG. 18) (step S123). Specifically, the main CPU 31 designates an address corresponding to BB1 as the head address.

次に、メインCPU31は、図柄組合せテーブルに規定されている図柄の組合せと、図柄格納領域に格納されている図柄の組合せを比較する(ステップS124)。   Next, the main CPU 31 compares the symbol combination defined in the symbol combination table with the symbol combination stored in the symbol storage area (step S124).

次に、メインCPU31は、ステップS124の処理において比較した結果、図柄組合せテーブルに規定されている図柄の組合せと、図柄格納領域に格納されている図柄の組合せが一致したか否かを判別する(ステップS125)。このとき、メインCPU31は、図柄組合せテーブルに規定されている図柄の組合せと、図柄格納領域に格納されている図柄の組合せとが一致しないと判別したときには、ステップS129の処理に移行し、一方、一致すると判別したときには、図柄組合せテーブルから格納領域種別および表示役を示すデータを取得する(ステップS126)。   Next, as a result of the comparison in the process of step S124, the main CPU 31 determines whether or not the symbol combination specified in the symbol combination table matches the symbol combination stored in the symbol storage area ( Step S125). At this time, when the main CPU 31 determines that the symbol combination defined in the symbol combination table does not match the symbol combination stored in the symbol storage area, the main CPU 31 proceeds to the process of step S129, When it is determined that they match, data indicating the storage area type and the display combination is acquired from the symbol combination table (step S126).

次に、メインCPU31は、取得した格納領域種別に対応する表示役格納領域と、取得した表示役を示すデータの論理和を表示役格納領域に格納する(ステップS127)。   Next, the main CPU 31 stores the logical combination of the display combination storage area corresponding to the acquired storage area type and the data indicating the acquired display combination in the display combination storage area (step S127).

次に、メインCPU31は、図柄組合せテーブルから払出枚数を取得し、払出枚数カウンタに加算する(ステップS128)。   Next, the main CPU 31 acquires the number of payouts from the symbol combination table and adds it to the payout number counter (step S128).

メインCPU31は、ステップS125の処理において図柄組合せテーブルに規定されている図柄の組合せと、図柄格納領域に格納されている図柄の組合せとが一致しないと判別したとき、または、ステップS128の処理を終了したときには、次いで、図柄組合せテーブルの次の役に対応するアドレスを指定する(ステップS129)。   When the main CPU 31 determines in the process of step S125 that the symbol combination specified in the symbol combination table does not match the symbol combination stored in the symbol storage area, or ends the process of step S128. Then, an address corresponding to the next combination in the symbol combination table is designated (step S129).

次に、メインCPU31は、ステップS129の処理において指定したアドレスには、エンドコードが格納されているか否かを判別する(ステップS130)。このとき、メインCPU31は、エンドコードが格納されていないと判別したときには、ステップS124の処理に移行する。一方、メインCPU31は、エンドコードが格納されていると判別したときには、次いで、全有効ラインについて検索したか、すなわち、全有効ラインに対して、ステップS124〜ステップS130の処理を行ったか否かを判別する(ステップS131)。   Next, the main CPU 31 determines whether or not an end code is stored at the address designated in the process of step S129 (step S130). At this time, when the main CPU 31 determines that the end code is not stored, the main CPU 31 proceeds to the process of step S124. On the other hand, when determining that the end code is stored, the main CPU 31 then searches for all the effective lines, that is, whether or not the processes of steps S124 to S130 have been performed for all the effective lines. A determination is made (step S131).

メインCPUは、ステップS131の処理において全有効ラインについて検索したと判別したときには、表示役検索処理を終了させる。一方、メインCPUは、全有効ラインについて検索していないと判別したときには、次いで、図柄格納領域の次の有効ラインに対応するアドレスを指定し(ステップS132)、ステップS123の処理に移行する。   When the main CPU determines that all the effective lines have been searched in the process of step S131, the main CPU ends the display combination search process. On the other hand, when the main CPU determines that all the effective lines are not searched, the main CPU then designates an address corresponding to the next effective line in the symbol storage area (step S132), and the process proceeds to step S123.

次に、図55を参照して、RT制御処理について説明する。なお、図55は、本実施の形態の主制御回路60で行われるRT制御処理のフローチャートを示す図である。   Next, RT control processing will be described with reference to FIG. FIG. 55 is a diagram showing a flowchart of the RT control process performed in the main control circuit 60 of the present embodiment.

初めに、メインCPU31は、BB持越中(RT4遊技状態)であるか否かを判別する(ステップS161)。このとき、メインCPU31は、BB持越中であると判別したときには、RT制御処理を終了させる。一方、メインCPU31は、BB持越中ではないと判別したときには、BB中であるか否かを判別する(ステップS162)。具体的には何れかのBB遊技状態フラグがオンであるか否かを判別する。   First, the main CPU 31 determines whether or not it is BB carryover (RT4 gaming state) (step S161). At this time, if the main CPU 31 determines that the BB is being carried over, it terminates the RT control process. On the other hand, when determining that the BB is not being carried over, the main CPU 31 determines whether or not the BB is being carried out (step S162). Specifically, it is determined whether any BB gaming state flag is on.

メインCPU31は、ステップS162の処理においてBB中であると判別したときには、RT制御処理を終了させる。一方、メインCPU31は、BB中ではないと判別したときには、RT遷移テーブル(図15参照)を参照し、表示役に基づいて、遊技状態フラグを更新する必要がある場合には更新し(ステップS163)、RT制御処理を終了させる。   When the main CPU 31 determines in step S162 that the BB is being performed, the main CPU 31 ends the RT control process. On the other hand, when determining that the BB is not in progress, the main CPU 31 refers to the RT transition table (see FIG. 15), and updates it when it is necessary to update the gaming state flag based on the display combination (step S163). ), The RT control process is terminated.

次に、図56を参照して、ボーナス終了チェック処理について説明する。なお、図56は、本実施の形態の主制御回路60で行われるボーナス終了チェック処理のフローチャートを示す図である。   Next, with reference to FIG. 56, the bonus end check process will be described. FIG. 56 is a diagram showing a flowchart of the bonus end check process performed in the main control circuit 60 of the present embodiment.

初めに、メインCPU31は、BB中であるか否かを判別する(ステップS141)。このとき、メインCPU31は、BB中ではないと判別したときには、SB遊技状態フラグをオフにし(ステップS142)、ボーナス終了チェック処理を終了させる。一方、メインCPU31は、BB中であると判別したときには、ボーナス終了枚数カウンタの値は「0」であるか否かを判別する(ステップS143)。   First, the main CPU 31 determines whether or not BB is in progress (step S141). At this time, when the main CPU 31 determines that the BB is not in progress, the main CPU 31 turns off the SB gaming state flag (step S142) and ends the bonus end check process. On the other hand, when determining that the BB is in progress, the main CPU 31 determines whether or not the value of the bonus end number counter is “0” (step S143).

メインCPU31は、ボーナス終了枚数カウンタの値は「0」であると判別したときには、ボーナス終了時処理を行う(ステップS144)。具体的には、オンであるBB遊技状態フラグ、RB遊技状態フラグをオフにする。次いで、メインCPU31は、ボーナス終了コマンドを送信し(ステップS145)、ボーナス終了チェック処理を終了させる。   When determining that the value of the bonus end number counter is “0”, the main CPU 31 performs a bonus end time process (step S144). Specifically, the BB gaming state flag and the RB gaming state flag that are on are turned off. Next, the main CPU 31 transmits a bonus end command (step S145), and ends the bonus end check process.

一方、メインCPU31は、ボーナス終了枚数カウンタの値は「0」ではないと判別したときには、遊技可能回数カウンタの値から「1」を減算し(ステップS146)、表示役は小役であるか否かを判別する(ステップS147)。このとき、メインCPU31は、表示役は小役ではないと判別したときには、ステップS149の処理に移行する。一方、メインCPU31は、表示役は小役であると判別したときには、入賞可能回数カウンタの値から「1」を減算し(ステップS148)、ステップS149の処理に移行する。   On the other hand, when determining that the value of the bonus end number counter is not “0”, the main CPU 31 subtracts “1” from the value of the possible game number counter (step S146), and whether or not the display combination is a small combination Is determined (step S147). At this time, when the main CPU 31 determines that the display combination is not a small combination, the main CPU 31 proceeds to the process of step S149. On the other hand, when determining that the display combination is a small combination, the main CPU 31 subtracts “1” from the value of the winning possible number counter (step S148), and proceeds to the processing of step S149.

次に、メインCPU31は、入賞可能回数カウンタの値または遊技可能回数カウンタの値が「0」であるか否かを判別する(ステップS149)。このとき、メインCPU31は、入賞可能回数カウンタの値および遊技可能回数カウンタの値の何れも「0」ではないと判別したときには、ボーナス終了チェック処理を終了させる。一方、メインCPU31は、入賞可能回数カウンタの値または遊技可能回数カウンタの値が「0」であると判別したときには、次いで、RB終了時処理を行い(ステップS150)、ボーナス終了チェック処理を終了させる。RB終了時処理では、オンとなっているRB遊技状態フラグをオフにする等の処理を行う。   Next, the main CPU 31 determines whether or not the value of the winning possible number counter or the value of the possible gaming number counter is “0” (step S149). At this time, when the main CPU 31 determines that neither the value of the winning possible number counter or the value of the possible gaming number counter is “0”, the main CPU 31 ends the bonus end check process. On the other hand, when the main CPU 31 determines that the value of the winning possible number counter or the value of the possible gaming number counter is “0”, the main CPU 31 then performs RB end time processing (step S150) and ends the bonus end check processing. . In the RB end process, a process such as turning off an RB gaming state flag that is turned on is performed.

次に、図57を参照して、ボーナス作動チェック処理について説明する。なお、図57は、本実施の形態の主制御回路60で行われるボーナス作動チェック処理のフローチャートを示す図である。   Next, the bonus operation check process will be described with reference to FIG. FIG. 57 is a diagram showing a flowchart of the bonus operation check process performed in the main control circuit 60 of the present embodiment.

初めに、メインCPU31は、表示役はBB(BB1〜BB4の何れか)であるか否かを判別する(ステップS171)。このとき、メインCPU31は、表示役はBBでないと判別したときには、ステップS174の処理に移行する。一方、メインCPU31は、表示役はBBであると判別したときには、ボーナス作動時処理を行う(ステップS172)。このボーナス作動時処理では、ボーナス作動時テーブル(図19)を参照し、作動させる遊技状態に応じて、遊技状態フラグをオンに、ボーナス終了枚数カウンタに値をセットする。次いで、メインCPU31は、RT4遊技状態フラグをオフにするとともに、持越役格納領域をクリアし(ステップS173)、ボーナス開始コマンドを送信して(ステップS176)、ボーナス作動チェック処理を終了させる。ボーナス開始コマンドには、開始するボーナスの種別等を示す情報が含まれている。   First, the main CPU 31 determines whether or not the display combination is BB (any one of BB1 to BB4) (step S171). At this time, when the main CPU 31 determines that the display combination is not BB, the main CPU 31 proceeds to the process of step S174. On the other hand, when the main CPU 31 determines that the display combination is BB, the main CPU 31 performs a bonus operation process (step S172). In this bonus operation time process, the bonus operation time table (FIG. 19) is referred to, the game state flag is turned on and a value is set in the bonus end number counter according to the game state to be operated. Next, the main CPU 31 turns off the RT4 gaming state flag, clears the carryover combination storage area (step S173), transmits a bonus start command (step S176), and ends the bonus operation check process. The bonus start command includes information indicating the type of bonus to be started.

メインCPU31は、ステップS171の処理において、表示役がBBではないと判別したときには、次いで、表示役はSBであるか否かを判別する(ステップS174)。このとき、メインCPU31は、表示役はSBでないと判別したときにはステップS177の処理に移行する。一方、メインCPU31は、表示役はSBであると判別したときには、ボーナス作動時処理を行う(ステップS175)。このボーナス作動時処理では、ボーナス作動時テーブル(図19)を参照し、SB遊技状態フラグをオンにする。次いで、メインCPU31は、ボーナス開始コマンドを送信して(ステップS176)、ボーナス作動チェック処理を終了させる。   When the main CPU 31 determines in the process of step S171 that the display combination is not BB, the main CPU 31 then determines whether or not the display combination is SB (step S174). At this time, when the main CPU 31 determines that the display combination is not SB, the main CPU 31 proceeds to the process of step S177. On the other hand, when the main CPU 31 determines that the display combination is SB, it performs a bonus operation process (step S175). In the bonus operation time process, the bonus operation time table (FIG. 19) is referred to, and the SB game state flag is turned on. Next, the main CPU 31 transmits a bonus start command (step S176), and ends the bonus operation check process.

メインCPU31は、ステップS174の処理において、表示役はSBではないと判別したときには、次いで、表示役はリプレイであるか否かを判別する(ステップS177)。このとき、メインCPU31は、表示役はリプレイでないと判別したときには、ボーナス作動チェック処理を終了させる。一方、メインCPU31は、表示役はリプレイであると判別したときには、投入枚数カウンタの値を自動投入枚数カウンタに複写し(ステップS178)、ボーナス作動チェック処理を終了させる。自動投入枚数カウンタに値がセットされている場合には、次遊技におけるステップS3の処理において、その値に対応する枚数のメダルが自動投入される(遊技者のメダルは減らない)。   When the main CPU 31 determines in the process of step S174 that the display combination is not SB, it next determines whether or not the display combination is replay (step S177). At this time, when determining that the display combination is not replay, the main CPU 31 ends the bonus operation check process. On the other hand, when determining that the display combination is replay, the main CPU 31 copies the value of the insertion number counter to the automatic insertion number counter (step S178), and ends the bonus operation check process. When a value is set in the automatic insertion number counter, in the process of step S3 in the next game, the number of medals corresponding to the value is automatically inserted (the player's medal is not reduced).

次に、図58を参照して、メインCPUの制御による割込処理について説明する。なお、図58は、本実施の形態の主制御回路60で行われるメインCPUの制御による割込処理のフローチャートを示す図である。また、このメインCPUの制御による割込処理は、所定の周期(本実施の形態では、1.1173ミリ秒)毎に発生する割込処理である。   Next, with reference to FIG. 58, an interrupt process controlled by the main CPU will be described. FIG. 58 is a diagram showing a flowchart of an interrupt process performed by the main CPU controlled by the main control circuit 60 of the present embodiment. The interrupt process under the control of the main CPU is an interrupt process that occurs every predetermined period (1.1173 milliseconds in this embodiment).

初めに、メインCPU31は、当該メインCPUの制御による割込処理を呼び出す前に実行されているプログラムを中断し、その中断した位置を示すアドレス、各種レジスタの値をメインRAM33の所定の領域に退避させる(ステップS181)。これは、当該メインCPUの制御による割込処理が終了した場合に、退避されたプログラムの中断した位置を示すアドレス、各種レジスタの値を復帰させ、中断した時点からプログラムを継続して実行するためである。   First, the main CPU 31 interrupts the program being executed before calling the interrupt processing under the control of the main CPU, and saves the address indicating the interrupted position and the values of various registers in a predetermined area of the main RAM 33. (Step S181). This is because when the interrupt process under the control of the main CPU is completed, the address indicating the interrupted position of the saved program and the values of various registers are restored, and the program is continuously executed from the point of interruption. It is.

次に、メインCPU31は、入力ポートチェック処理を行う(ステップS182)。具体的には、メインCPU31は、最大BETスイッチ13S等の各スイッチからの信号をチェックする。   Next, the main CPU 31 performs input port check processing (step S182). Specifically, the main CPU 31 checks a signal from each switch such as the maximum BET switch 13S.

次に、メインCPU31は、リール制御処理を行う(ステップS183)。具体的には、メインCPU31は、リセット割込処理(図49参照)においてリールの回転開始要求があった場合には、リール3L、3C、3Rの回転を開始させ、一定速度で回転させるための制御を行う。また、メインCPU31は、リール停止制御処理(図53参照)において滑りコマ数が決定されたことにより停止予定位置が定まっている場合には、該当するリールの図柄カウンタの値が停止予定位置を示す値と同一の値となったときに当該リールを停止させるための制御を行う。例えば、メインCPU31は、停止予定位置を示す値が「4」である場合には、図柄カウンタの値が「4」になったときに、該当するリールを停止させるための制御を行う。   Next, the main CPU 31 performs a reel control process (step S183). Specifically, the main CPU 31 starts rotation of the reels 3L, 3C, and 3R and rotates them at a constant speed when there is a reel rotation start request in the reset interrupt process (see FIG. 49). Take control. Further, when the planned stop position is determined by determining the number of sliding frames in the reel stop control process (see FIG. 53), the main CPU 31 indicates the value of the symbol counter of the corresponding reel indicating the planned stop position. When the value becomes the same as the value, control is performed to stop the reel. For example, when the value indicating the planned stop position is “4”, the main CPU 31 performs control for stopping the corresponding reel when the value of the symbol counter becomes “4”.

次に、メインCPU31は、ランプ駆動制御処理を行う(ステップS184)。次に、メインCPU31は、ステップS181の処理においてメインRAM33に退避した値を参照してレジスタの復帰を行う(ステップS185)。この処理が終了すると、当該メインCPUの制御による割込処理を終了させ、当該メインCPUの制御による割込処理の発生により中断したプログラムを継続して実行する。   Next, the main CPU 31 performs a lamp drive control process (step S184). Next, the main CPU 31 refers to the value saved in the main RAM 33 in the process of step S181 and restores the register (step S185). When this process ends, the interrupt process under the control of the main CPU is ended, and the program interrupted by the occurrence of the interrupt process under the control of the main CPU is continuously executed.

[副制御回路の遊技に関する動作]
次に、図59〜図79に示すフローチャートを参照して、副制御回路70の遊技に関する動作について説明する。
[Operations related to sub-control circuit games]
Next, with reference to the flowcharts shown in FIGS. 59 to 79, the operation related to the game of the sub control circuit 70 will be described.

まず、図59を参照して、演出登録処理について説明する。なお、図59は、本実施の形態の演出登録処理のフローチャートを示す図である。   First, the effect registration process will be described with reference to FIG. FIG. 59 is a diagram showing a flowchart of the effect registration process of the present embodiment.

初めに、サブCPU71は、演出登録処理に4msの周期を設定する(ステップS310)。次に、サブCPU71は、メッセージキューからメッセージを取り出す(ステップS311)。次いで、サブCPU71は、メッセージキューにメッセージはあったか否かを判別する(ステップS312)。このとき、サブCPU71は、メッセージキューにメッセージはなかったと判別したときには、ステップS316の処理に移行する。一方、サブCPU71は、メッセージキューにメッセージはあったと判別したときには(ステップS314)、サブRAM73−1からSRAM73−2にバックアップデータを作成するバックアップ作成処理を行う(ステップS315)。   First, the sub CPU 71 sets a period of 4 ms for the effect registration process (step S310). Next, the sub CPU 71 takes out a message from the message queue (step S311). Next, the sub CPU 71 determines whether or not there is a message in the message queue (step S312). At this time, when the sub CPU 71 determines that there is no message in the message queue, the sub CPU 71 proceeds to the process of step S316. On the other hand, when the sub CPU 71 determines that there is a message in the message queue (step S314), the sub CPU 71 performs backup creation processing for creating backup data from the sub RAM 73-1 to the SRAM 73-2 (step S315).

次に、サブCPU71は、アニメーションデータの登録を行う(ステップS316)。具体的には、サブCPU71は、演出内容決定処理において登録された演出データに基づいて、アニメーションデータの登録を行う。これにより、液晶表示装置5に画像が表示される。すなわち、サブCPU71は、演出内容決定処理において決定された演出データに基づいて、画像表示コマンドをGPU74に送信する。   Next, the sub CPU 71 registers animation data (step S316). Specifically, the sub CPU 71 registers animation data based on the effect data registered in the effect content determination process. Thereby, an image is displayed on the liquid crystal display device 5. That is, the sub CPU 71 transmits an image display command to the GPU 74 based on the effect data determined in the effect content determination process.

GPU74は、受信した画像表示コマンドに基づいて、VRAM75に展開されている画像データの中から適当な画像データを選択するとともに当該画像データの表示位置や大きさを決定し、画像データをVRAM75に備えられた一方のフレームバッファに格納する。GPU74は、所定の周期(1/30秒)毎にフレームバッファ領域の表示画像データ領域と書込画像データ領域とを入れ替えるバンク切替処理を行う。バンク切替処理においてGPU74は、書込画像データ領域に書き込まれている画像データを液晶表示装置5に出力するとともに、表示画像データ領域を書込画像データ領域に入れ替え、次に表示すべき画像データの書き込みを行う。   The GPU 74 selects appropriate image data from the image data expanded in the VRAM 75 based on the received image display command, determines the display position and size of the image data, and provides the image data in the VRAM 75. Is stored in one of the specified frame buffers. The GPU 74 performs a bank switching process for switching the display image data area and the write image data area in the frame buffer area every predetermined period (1/30 second). In the bank switching process, the GPU 74 outputs the image data written in the write image data area to the liquid crystal display device 5, replaces the display image data area with the write image data area, and sets the image data to be displayed next. Write.

次に、サブCPU71は、サウンドデータの登録を行う(ステップS317)。具体的には、サブCPU71は、演出内容決定処理において登録した演出データに基づいて、サウンドデータの登録を行う。これにより、スピーカ21L、21Rから音が出力される。次に、サブCPU71は、LEDデータの登録を行う(ステップS318)。具体的には、サブCPU71は、演出内容決定処理において登録した演出データに基づいて、LEDデータの登録を行う。これにより、各種LED101〜103、111〜114が点灯したり消灯したりする。この処理が終了すると、サブCPU71は、ステップS311の処理に戻る。   Next, the sub CPU 71 registers sound data (step S317). Specifically, the sub CPU 71 registers sound data based on the effect data registered in the effect content determination process. Thereby, a sound is output from the speakers 21L and 21R. Next, the sub CPU 71 registers LED data (step S318). Specifically, the sub CPU 71 registers LED data based on the effect data registered in the effect content determination process. As a result, the various LEDs 101 to 103 and 111 to 114 are turned on or off. When this process ends, the sub CPU 71 returns to the process of step S311.

次に、図60を参照して、演出内容決定処理について説明する。なお、図60は、本実施の形態の演出内容決定処理のフローチャートを示す図である。   Next, the effect content determination process will be described with reference to FIG. FIG. 60 is a diagram showing a flowchart of effect content determination processing according to the present embodiment.

初めに、サブCPU71は、スタートコマンドを受信したか否かを判別する(ステップS351)。このとき、サブCPU71は、スタートコマンドを受信していないと判別したときには、ステップS354の処理に移行する。一方、サブCPU71は、スタートコマンドを受信したと判別したときには、スタートコマンド受信時処理を行い(ステップS352)、スタート時の演出データを登録して(ステップS353)、演出内容決定処理を終了させる。   First, the sub CPU 71 determines whether or not a start command has been received (step S351). At this time, when the sub CPU 71 determines that the start command has not been received, the sub CPU 71 proceeds to the process of step S354. On the other hand, when determining that the start command has been received, the sub CPU 71 performs a start command reception process (step S352), registers the start effect data (step S353), and ends the effect content determination process.

次に、サブCPU71は、ステップS351の処理においてスタートコマンドを受信していないと判別したときには、次いで、リール停止コマンドを受信したか否かを判別する(ステップS354)。このとき、サブCPU71は、リール停止コマンドを受信していないと判別したときには、ステップS357の処理に移行する。一方、サブCPU71は、リール停止コマンドを受信したと判別したときには、ビリーゲットチャレンジ判定処理を行い(ステップS355)、作動ストップボタンの種別等に応じて、停止時の演出データを登録して(ステップS356)、演出内容決定処理を終了させる。   Next, when the sub CPU 71 determines that a start command has not been received in the process of step S351, it then determines whether a reel stop command has been received (step S354). At this time, when the sub CPU 71 determines that the reel stop command has not been received, the sub CPU 71 proceeds to the process of step S357. On the other hand, when the sub CPU 71 determines that the reel stop command has been received, the sub CPU 71 performs a billy get challenge determination process (step S355), and registers the effect data at the time of stop according to the type of the operation stop button (step S355). S356), the effect content determination process is terminated.

次に、サブCPU71は、ステップS354の処理においてリール停止コマンドを受信していないと判別したときには、次いで、表示コマンドを受信したか否かを判別する(ステップS357)。このとき、サブCPU71は、表示コマンドを受信していないと判別したときには、ステップS359の処理に移行する。一方、サブCPU71は、表示コマンドを受信したと判別したときには、表示コマンド受信時処理を行い(ステップS358)、演出内容決定処理を終了させる。   Next, when determining that the reel stop command has not been received in the process of step S354, the sub CPU 71 then determines whether or not a display command has been received (step S357). At this time, if the sub CPU 71 determines that the display command has not been received, the sub CPU 71 proceeds to the process of step S359. On the other hand, when determining that the display command has been received, the sub CPU 71 performs display command reception processing (step S358), and ends the effect content determination processing.

次に、サブCPU71は、ステップS357の処理において表示コマンドを受信していないと判別したときには、次いで、BETコマンドを受信したか否かを判別する(ステップS359)。このとき、サブCPU71は、BETコマンドを受信していないと判別したときには、ステップS361の処理に移行する。一方、サブCPU71は、BETコマンドを受信したと判別したときには、投入枚数等に応じて、BET時の演出データを登録し(ステップS360)、演出内容決定処理を終了させる。   Next, when the sub CPU 71 determines that a display command has not been received in the process of step S357, it then determines whether a BET command has been received (step S359). At this time, if the sub CPU 71 determines that the BET command has not been received, the sub CPU 71 proceeds to the process of step S361. On the other hand, when determining that the BET command has been received, the sub CPU 71 registers the effect data at the time of the BET according to the number of inserted sheets (step S360), and ends the effect content determination process.

次に、サブCPU71は、ステップS359の処理においてBETコマンドを受信していないと判別したときには、次いで、ボーナス開始コマンドを受信したか否かを判別する(ステップS361)。このとき、サブCPU71は、ボーナス開始コマンドを受信していないと判別したときには、ステップS363の処理に移行する。一方、サブCPU71は、ボーナス開始コマンドを受信したと判別したときには、ボーナス開始時用演出データを登録し(ステップS362)、演出内容決定処理を終了させる。   Next, when determining that the BET command has not been received in the process of step S359, the sub CPU 71 then determines whether or not a bonus start command has been received (step S361). At this time, if the sub CPU 71 determines that the bonus start command has not been received, the sub CPU 71 proceeds to the process of step S363. On the other hand, when determining that the bonus start command has been received, the sub CPU 71 registers the bonus start time effect data (step S362), and ends the effect content determination process.

次に、サブCPU71は、ステップS361の処理においてボーナス開始コマンドを受信していないと判別したときには、次いで、ボーナス終了コマンドを受信したか否かを判別する(ステップS363)。このとき、サブCPU71は、ボーナス終了コマンドを受信していないと判別したときには、演出内容決定処理を終了させる。一方、サブCPU71は、ボーナス終了コマンドを受信したと判別したときには、ボーナス終了コマンド受信時処理を行い(ステップS364)、ボーナス終了時用演出データを登録し(ステップS365)、演出内容決定処理を終了させる。   Next, when the sub CPU 71 determines in the process of step S361 that a bonus start command has not been received, the sub CPU 71 then determines whether or not a bonus end command has been received (step S363). At this time, when determining that the bonus end command has not been received, the sub CPU 71 ends the effect content determination process. On the other hand, when the sub CPU 71 determines that the bonus end command has been received, the sub CPU 71 performs a bonus end command reception process (step S364), registers bonus end time effect data (step S365), and ends the effect content determination process. Let

次に、図61および図62を参照して、スタートコマンド受信時処理について説明する。なお、図61および図62は、本実施の形態のスタートコマンド受信時処理のフローチャートを示す図である。   Next, the start command reception process will be described with reference to FIGS. 61 and 62. FIG. FIGS. 61 and 62 are flowcharts showing the start command reception process according to the present embodiment.

初めに、サブCPU71は、BB中(BB遊技状態1〜BB遊技状態4)であるか否かを判別する(ステップS381)。このとき、サブCPU71は、BB中であると判別したときには、BB中処理を行い(ステップS382)、ステップS400の処理に移行する。一方、BB中ではないと判別したときには、BB持越中フラグがオンであるか否かを判定する(ステップS383)。BB持越中フラグは、BB(BB1〜BB4)の何れかが内部当籤した次遊技から、当該内部当籤したBBが表示役として決定される遊技までの間、オンとなるフラグである。サブCPU71は、BB持越中フラグがオンであると判別したときにはステップS400の処理に移行し、BB持越中フラグがオンではないと判別したときには、次いで、ナビ遊技状態3加算ゲーム数および抽籤モード抽籤処理を行う(ステップS384)。   First, the sub CPU 71 determines whether or not it is in BB (BB gaming state 1 to BB gaming state 4) (step S381). At this time, if the sub CPU 71 determines that BB is in progress, it performs BB processing (step S382), and proceeds to the processing of step S400. On the other hand, when it is determined that the BB is not in progress, it is determined whether or not the BB carryover flag is on (step S383). The BB carryover flag is a flag that is turned on from the next game in which any of BB (BB1 to BB4) is internally won to the game in which the internally won BB is determined as a display combination. When the sub CPU 71 determines that the BB carryover flag is on, the sub CPU 71 proceeds to the process of step S400. When the sub CPU 71 determines that the BB carryover flag is not on, the sub CPU 71 then determines the number of navigation game state 3 addition games and lottery mode lottery. Processing is performed (step S384).

次に、サブCPU71は、ナビモード移行抽籤テーブルA(図29)を参照して、現在のナビモード、データポインタ等に基づいてナビモード移行抽籤を行う(ステップS385)。   Next, the sub CPU 71 refers to the navigation mode transition lottery table A (FIG. 29), and performs a navigation mode transition lottery based on the current navigation mode, data pointer, and the like (step S385).

なお、「ナビモード」にはナビモード0〜ナビモード4がある。ナビとは、遊技者が有利となるような情報を遊技者に報知することである。ナビが行われる期間をAT(assist time)といい、ナビモードが0から1〜4の何れかに移行することをAT当籤(或いは
ART当籤)という。
The “navigation mode” includes a navigation mode 0 to a navigation mode 4. Navi means notifying the player of information that would be advantageous to the player. The period during which navigation is performed is referred to as AT (assist time), and the transition of the navigation mode from 0 to any one of 1 to 4 is referred to as AT winning (or ART winning).

次いで、サブCPU71は、BB当籤遊技か(今回の遊技でBB(BB1〜BB4)が当籤したか)否かを判別し(ステップS386)、BB当籤遊技ではない場合にはステップS388の処理に移行し、一方、BB当籤遊技である場合にはナビモード移行抽籤テーブルB(図30)を参照して、現在のナビモード、ボーナス用データポインタ、演出用遊技停止の有無に基づいてナビモード移行抽籤を行う(ステップS387)。   Next, the sub CPU 71 determines whether or not the game is a BB winning game (whether BB (BB1 to BB4) is won in the current game) (step S386). If it is not a BB winning game, the process proceeds to step S388. On the other hand, in the case of a BB winning game, referring to the navigation mode transition lottery table B (FIG. 30), the navigation mode transition lottery is based on the current navigation mode, bonus data pointer, presence / absence of the effect game stoppage. Is performed (step S387).

次に、サブCPU71は、ステップS385の処理またはステップS387の処理におけるナビモード移行抽籤の結果、ナビモードが0から1〜4に移行したか否かを判定する(ステップS388)。このとき、サブCPU71は、ナビモードが0から1〜4に移行していない場合にはステップS392の処理に移行し、一方、ナビモードが0から1〜4に移行した場合にはART初当たり時用処理を行い(ステップS389)、BB当籤遊技か否かを判別する(ステップS390)。サブCPU71は、BB当籤遊技ではない場合にはステップS400の処理に移行する。一方、BB当籤遊技である場合には、ナビ遊技状態移行待機数抽籤テーブル(図32)を参照して、ナビ遊技状態移行待機数を抽籤し、ナビ遊技状態移行待機カウンタにセットし(ステップS391)、ステップS400の処理に移行する。   Next, the sub CPU 71 determines whether or not the navigation mode has shifted from 0 to 1 as a result of the navigation mode transition lottery in the process of step S385 or the process of step S387 (step S388). At this time, if the navigation mode has not shifted from 0 to 1 to 4, the sub CPU 71 shifts to the process of step S392. On the other hand, if the navigation mode has shifted from 0 to 1-4, Time processing is performed (step S389), and it is determined whether the game is a BB winning game (step S390). If the sub CPU 71 is not a BB winning game, the sub CPU 71 proceeds to the process of step S400. On the other hand, in the case of a BB winning game, the navigation game state transition standby number lottery table (FIG. 32) is referred to, and the navigation game state transition standby number is determined and set in the navigation game state transition standby counter (step S391). ), The process proceeds to step S400.

ここで、ナビ遊技状態には、ナビ遊技状態0〜ナビ遊技状態3があり、ナビ遊技状態0ではナビが行われず、ナビ遊技状態1〜ナビ遊技状態3ではナビが行われる。また、ナビモードが0から1〜4に移行することにより、ナビ遊技状態も0から1または2に移行する。このとき、直ぐに移行する場合もあれば、所定ゲーム数(ナビ遊技状態移行待機数)経過後に移行する場合もある。   Here, the navigation game state includes a navigation game state 0 to a navigation game state 3, navigation is not performed in the navigation game state 0, and navigation is performed in the navigation game state 1 to navigation game state 3. Further, when the navigation mode shifts from 0 to 1 to 4, the navigation game state also shifts from 0 to 1 or 2. At this time, there is a case where the transition is made immediately, or there is a case where the transition is made after a predetermined number of games (navigation game state transition standby number) has elapsed.

また、ナビ遊技状態1またはナビ遊技状態3ではナビゲーム数カウンタの値が減算されず、ナビ遊技状態2ではナビゲーム数カウンタの値が減算される。また、ナビ遊技状態1〜3の残りゲーム数は、ナビゲーム数カウンタとナビセット数カウンタで管理され、ナビゲーム数カウンタが1から0になった場合でも、ナビセット数カウンタが1以上であれば、更にナビゲーム数カウンタに50がセットされる。   In the navigation game state 1 or the navigation game state 3, the value of the navigation game number counter is not subtracted, and in the navigation game state 2, the value of the navigation game number counter is subtracted. The number of remaining games in the navigation game states 1 to 3 is managed by the navigation game number counter and the navigation set number counter. Even when the navigation game number counter is changed from 1 to 0, the navigation set number counter is 1 or more. Then, 50 is set in the navigation game number counter.

フローチャートに戻り、サブCPU71は、ステップS392の処理で、ナビモードが0から1〜4に移行していないと判別した場合には、次いで、ナビ遊技状態移行待機カウンタは1以上であるか否かを判別する(ステップS392)。サブCPU71は、ナビ遊技状態移行待機カウンタは1以上である場合には、待機状態中ナビ遊技状態移行処理(ステップS393)を行い、ステップS400の処理に移行する。一方、ナビ遊技状態移行待機カウンタは1以上でない場合には、ナビ遊技状態1であるか否かを判別する(ステップS394)。   Returning to the flowchart, if the sub CPU 71 determines in step S392 that the navigation mode has not shifted from 0 to 1 to 4, then the navigation game state transition standby counter is 1 or more. Is discriminated (step S392). If the navigation game state transition standby counter is 1 or more, the sub CPU 71 performs a standby state navigation game state transition process (step S393), and proceeds to the process of step S400. On the other hand, if the navigation game state transition standby counter is not 1 or more, it is determined whether or not the navigation game state is 1 (step S394).

サブCPU71は、ナビ遊技状態1である場合には、ナビ遊技状態1中ナビ遊技状態移行処理(ステップS395)を行い、ステップS400の処理に移行する。一方、ナビ遊技状態1でない場合には、次いで、ナビ遊技状態2であるか否かを判別する(ステップS396)。このとき、サブCPU71は、ナビ遊技状態2である場合には、ナビ遊技状態2中ナビ遊技状態移行処理(ステップS397)を行い、ステップS400の処理に移行する。   In the case of the navigation game state 1, the sub CPU 71 performs a navigation game state transition process (step S395) during the navigation game state 1, and proceeds to the process of step S400. On the other hand, if it is not the navigation game state 1, it is then determined whether or not it is the navigation game state 2 (step S396). At this time, if the sub CPU 71 is in the navigation game state 2, the sub CPU 71 performs a navigation game state transition process (step S397) during the navigation game state 2 and proceeds to the process of step S400.

一方、ナビ遊技状態2でない場合には、次いで、ナビ遊技状態3であるか否かを判別する(ステップS398)。このとき、サブCPU71は、ナビ遊技状態3である場合には、ナビ遊技状態3中ナビ遊技状態移行処理(ステップS399)を行い、ステップS400の処理に移行する。一方、ナビ遊技状態3でない場合にはステップS400の処理に移行する。   On the other hand, if it is not the navigation game state 2, it is then determined whether or not it is the navigation game state 3 (step S398). At this time, in the case of the navigation game state 3, the sub CPU 71 performs a navigation game state transition process (step S399) during the navigation game state 3, and proceeds to the process of step S400. On the other hand, if it is not the navigation game state 3, the process proceeds to step S400.

次に、サブCPU71は、ビリーゲットチャレンジ抽籤処理を行う(ステップS400)。なお、ビリーゲットチャレンジとは所定の条件が満足した場合に実施されるイベントである。具体的には、ビリーゲットチャレンジは、ビリーゲットチャレンジ演出(左か右を選ぶよう指示する演出で、例えば、液晶表示領域23に「左か右を選べ」と表示される)が実行された場合に、遊技者が、第3停止操作を行うまでの間に、左選択パネル151Lまたは右選択パネル151Rの何れかの付近に、赤外線センサー120L、120Rに検出されるように手をかざすこと(選択操作という)により行われる。   Next, the sub CPU 71 performs a billy get challenge lottery process (step S400). The billy get challenge is an event that is performed when a predetermined condition is satisfied. Specifically, the billy get challenge is executed when a billy get challenge production (an instruction to select left or right is displayed, for example, “select left or right” is displayed in the liquid crystal display area 23). In addition, until the player performs the third stop operation, the player holds his / her hand near the left selection panel 151L or the right selection panel 151R so as to be detected by the infrared sensors 120L and 120R (selection). Operation).

このとき、予め行われるビリーゲットチャレンジ正解抽籤により決定された正解(左、右、両方)と、遊技者が選択した左右が一致した場合(正解が両方の場合には何れでも一致と判定する)、ビリーゲットチャレンジ成功となり、ナビモードが上昇する。なお、遊技者が何れにも手をかざさなかった場合であっても、予め行われるビリーゲットチャレンジ選択無し時抽籤により当籤が決定された場合にはビリーゲットチャレンジ成功と見なされる。   At this time, when the correct answer (left, right, both) determined by the billy get challenge correct answer lottery performed in advance matches the right and left selected by the player (if both are correct, it is determined that they are the same) , Billy get challenge is successful, navigation mode will rise. Even if the player does not hold any hand, if the winning is determined by lottery when no billy get challenge is selected in advance, it is considered that the billy get challenge is successful.

なお、遊技者が正解と異なる方に手をかざした場合には、ビリーゲットチャレンジ選択無し時抽籤に当籤していたとしても、ビリーゲットチャレンジは失敗となる。また、本実施の形態では、第3停止操作が行われるまでの間に選択操作が行われたか否かを判定することとしているが、例えば、第1停止操作が行われるまで、第2停止操作が行われるまで、或いは予め定められた所定の時間が経過するまで、の間に選択操作が行われたか否かを判定することとしてもよい。   If the player holds his / her hand in a different direction from the correct answer, even if he / she wins a lottery when no billy get challenge is selected, the billy get challenge fails. In this embodiment, it is determined whether or not the selection operation has been performed before the third stop operation is performed. For example, the second stop operation is performed until the first stop operation is performed. It may be determined whether or not the selection operation has been performed until a predetermined time elapses until a predetermined time elapses.

さらに、選択操作が行われたか否かの判定については、開始操作が行われてから、第1停止操作が行われてから、等任意に設定することができる。すなわち、選択操作が行われたか否かの判定を行う期間は、一単位遊技(上述のステップS1からステップS18が行われる期間)中の任意の期間とすることができるし、また、複数の単位遊技にわたる任意の期間(例えば、ある単位遊技の開始操作から、次の単位遊技の第3停止操作まで)とすることもできる。   Furthermore, the determination as to whether or not the selection operation has been performed can be arbitrarily set, for example, after the start operation has been performed and the first stop operation has been performed. That is, the period for determining whether or not the selection operation has been performed can be an arbitrary period in one unit game (the period in which steps S1 to S18 are performed), or a plurality of units. An arbitrary period over the game (for example, from the start operation of a certain unit game to the third stop operation of the next unit game) can be used.

次に、サブCPU71は、ナビ遊技状態が1〜3であって、押し順役が内部当籤役であるか否かを判別する(ステップS401)。このとき、サブCPU71は、ナビ遊技状態が1〜3であって、押し順役が内部当籤役である場合には、ナビ用演出データ(遊技者が有利となる役を成立させるためのナビを行う演出データ)を登録して(ステップS402)、スタートコマンド受信時処理を終了し、一方。その他の場合には、そのままスタートコマンド受信時処理を終了する。   Next, the sub CPU 71 determines whether or not the navigation game state is 1 to 3 and the pushing order is an internal winning combination (step S401). At this time, if the navigation game state is 1 to 3 and the pushing order is an internal winning combination, the sub CPU 71 performs navigation effect data (a navigation for establishing a role that is advantageous to the player). (Effect data to be performed) is registered (step S402), and the start command receiving process is terminated. In other cases, the start command reception process is terminated as it is.

次に、図63を参照して、BB中処理について説明する。なお、図63は、本実施の形態のBB中処理のフローチャートを示す図である。   Next, with reference to FIG. 63, the processing during BB will be described. FIG. 63 is a diagram showing a flowchart of the BB processing in this embodiment.

まず、サブCPU71は、BB遊技状態4であるか否かを判別する(ステップS421)。このとき、サブCPU71は、BB4遊技状態である場合には、BB4中抽籤処理を行い(ステップS422)、BB中処理を終了する。一方、サブCPU71は、BB4遊技状態でない場合には、データポインタに基づいてナビモードを変更するか否かを判定し、判定結果に応じてナビモードを更新する(ステップS423)。具体的には、小役・リプレイ用ポインタが28〜31(ドン中段揃い、ドン下段テンパイあたり、ドン上段テンパイあたり、ドン中段テンパイあたり)である場合には、ナビモードを1上昇させ(但し、ナビモード4が上限)、それ以外の場合にはナビモードはそのままとする。   First, the sub CPU 71 determines whether or not the BB gaming state 4 is set (step S421). At this time, if the sub CPU 71 is in the BB4 gaming state, the sub CPU 71 performs lottery processing during BB4 (step S422), and ends the processing during BB. On the other hand, if not in the BB4 gaming state, the sub CPU 71 determines whether or not to change the navigation mode based on the data pointer, and updates the navigation mode according to the determination result (step S423). Specifically, if the small role / replay pointer is 28-31 (Don middle tier, per Don lower tempo, per Don upper tempo, per Don middle tempe), the navigation mode is increased by 1 (however, The navigation mode 4 is the upper limit), otherwise the navigation mode is left as it is.

なお、図示しないが、サブCPU71は、ドン図柄が上段、中段または下段に揃った場合には、ドン揃い演出データを登録する。また、ステップS423の処理では、特定の条件が満足された場合にナビモードを複数段階上昇させることとしてもよい。特定の条件としては、例えば、小役・リプレイ用ポインタとして28〜31のうち31が決定されること、または、小役・リプレイ用ポインタとして28〜31の何れかが決定された場合に特定のラインにドン揃いすること、等が挙げられる。   Although not shown, the sub CPU 71 registers don-matched effect data when the don symbols are aligned in the upper, middle, or lower stages. Further, in the process of step S423, the navigation mode may be increased by a plurality of stages when a specific condition is satisfied. The specific condition is, for example, that when 31 of 28 to 31 is determined as the small role / replay pointer, or when any of 28 to 31 is determined as the small role / replay pointer. For example, it is necessary to line up the line.

次に、サブCPU71は、ナビ遊技状態3加算ゲーム数抽籤テーブルC(図36)を参照し、現在のナビモード、小役・リプレイ用ポインタデータポインタに応じて、ナビ遊技状態3加算ゲーム数を抽籤する(ステップS424)。次いで、サブCPU71は、この抽籤で5ゲーム以上が当籤したか否かを判別する(ステップS425)。このとき、サブCPU71は、5ゲーム以上が当籤していない(すなわち、0ゲーム)場合には、BB中処理を終了する。一方、サブCPU71は、5ゲーム以上が当籤した場合には、次いで、ナビ遊技状態3加算抽籤モード抽籤テーブルC(図40)を参照し、現在のナビモード、小役・リプレイ用データポインタに応じて、ナビ遊技状態3加算抽籤モードを抽籤する(ステップS426)。   Next, the sub CPU 71 refers to the navigation game state 3 addition game number lottery table C (FIG. 36) and determines the number of navigation game state 3 addition games according to the current navigation mode and the small role / replay pointer data pointer. A lottery is performed (step S424). Next, the sub CPU 71 determines whether or not five or more games have been won by the lottery (step S425). At this time, if 5 or more games are not won (ie, 0 game), the sub CPU 71 ends the BB in-process. On the other hand, if five or more games are won, the sub CPU 71 then refers to the navigation game state 3 addition lottery mode lottery table C (FIG. 40) and responds to the current navigation mode and the small role / replay data pointer. Then, the navigation game state 3 addition lottery mode is lottery (step S426).

次に、サブCPU71は、ステップS424の処理で当籤したナビ遊技状態3加算ゲーム数、および、ステップS426の処理で決定したナビ遊技状態3加算抽籤モードを、互いに対応付けて、サブRAM73−1上のナビ遊技状態3情報格納領域に格納する(ステップS427)。ナビ遊技状態3情報格納領域は、ナビ遊技状態3加算ゲーム数とナビ遊技状態3加算抽籤モードの組合せを最大32組分格納する。格納された情報は、FIFO(First In, First Out:先入れ先出し)により処理される。ナビ遊技状態3情報格納領
域に格納されているナビ遊技状態3加算ゲーム数とナビ遊技状態3加算抽籤モードの組数は、液晶表示領域23に表示され、遊技者が把握できるようになっている。次いで、ナビ遊技状態3移行フラグをオンにし(ステップS428)、BB中処理を終了する。ナビ遊技状態3移行フラグは、ナビ遊技状態3情報格納領域に情報が格納されているか否かを示すフラグ(格納されている場合はオン)である。
Next, the sub CPU 71 associates the number of navigation game state 3 addition games won in the process of step S424 and the navigation game state 3 addition lottery mode determined in the process of step S426 with each other on the sub RAM 73-1. Is stored in the navigation game state 3 information storage area (step S427). The navigation game state 3 information storage area stores a maximum of 32 combinations of the number of navigation game state 3 addition games and the navigation game state 3 addition lottery mode. The stored information is processed by FIFO (First In, First Out). The number of navigation game state 3 addition games and the number of combinations of the navigation game state 3 addition lottery mode stored in the navigation game state 3 information storage area are displayed in the liquid crystal display area 23 so that the player can grasp them. . Next, the navigation game state 3 transition flag is turned on (step S428), and the processing during BB is ended. The navigation game state 3 transition flag is a flag indicating whether information is stored in the navigation game state 3 information storage area (ON when stored).

なお、ナビ遊技状態3情報格納領域に格納されているナビ遊技状態3加算ゲーム数とナビ遊技状態3加算抽籤モードの組数を報知するのは、ナビ2遊技状態である場合のみでもよい。また、ナビ遊技状態3情報格納領域に格納されている組数をそのまま(つまり5組なら「5」と)報知することとしてもよいし、ナビ遊技状態3情報格納領域に格納されている組数の一部を報知することとしてもよい。   Note that the number of navigation game state 3 addition games stored in the navigation game state 3 information storage area and the number of sets of the navigation game state 3 addition lottery mode may be notified only in the navigation 2 game state. Further, the number of groups stored in the navigation game state 3 information storage area may be notified as it is (that is, “5” if there are 5 groups), or the number of groups stored in the navigation game state 3 information storage area. It is good also as notifying some.

例えば、後述するドン揃い演出データが登録される場合、またはBB4遊技状態中において後述するビリーゲットチャレンジ成功演出データが登録される場合には、必ずナビ遊技状態3情報格納領域にナビ遊技状態3加算ゲーム数とナビ遊技状態3加算抽籤モードが必ず格納されることとなるので、これらの演出データが登録された分の組数のみを表示することとしてもよい。   For example, when the don-match effect data described later is registered, or when the billy get challenge success effect data described later is registered during the BB4 game state, the navigation game state 3 is always added to the navigation game state 3 information storage area. Since the number of games and the navigation game state 3 addition lottery mode are always stored, it is possible to display only the number of sets for which the effect data is registered.

すなわち、遊技者がナビ遊技状態2からナビ遊技状態3へ移行する権利の獲得を認識できる確定演出(例えば、ドン揃い演出、ビリーゲットチャレンジ成功演出)が行われた分の組数のみを報知することとしてもよい。また、ナビ遊技状態2からナビ遊技状態3へ移行する権利の数が1以上である場合には、少なくとも当該権利の数が1以上であることを報知するのが好ましい。   In other words, only the number of pairs for which a confirmed effect (for example, a don-matched effect or a billy get successful effect) that allows the player to recognize the acquisition of the right to move from the navigation game state 2 to the navigation game state 3 is notified. It is good as well. Further, when the number of rights to shift from the navigation game state 2 to the navigation game state 3 is 1 or more, it is preferable to notify that at least the number of rights is 1 or more.

例えば、上述した確定演出が行われた分の組数のみを報知することとした場合において、ナビ遊技状態3情報格納領域に格納されている組数が「5」であり、確定演出が1回も行われなかった場合には、何も報知されないこととなるが、こういった場合には少なくともナビ遊技状態3情報格納領域に格納されている組数が「1」以上であることを報知するのが好ましい。   For example, in the case where only the number of pairs for which the above-described finalized effect has been performed is notified, the number of sets stored in the navigation game state 3 information storage area is “5”, and the finalized effect is once. If not, nothing will be notified. In such a case, at least the number of pairs stored in the navigation game state 3 information storage area is notified that it is “1” or more. Is preferred.

次に、図64を参照して、BB4中抽籤処理について説明する。なお、図64は、本実施の形態のBB4中抽籤処理のフローチャートを示す図である。   Next, with reference to FIG. 64, the BB4 medium lottery process will be described. FIG. 64 is a diagram showing a flowchart of the BB4 lottery process according to the present embodiment.

まず、サブCPU71は、ビリーゲットチャレンジ発生抽籤テーブル(図45)を参照し、現在のナビモード、演出用遊技停止の有無(主制御回路におけるロックフラグのオン・オフ)、ビリーゲットチャレンジ成功フラグに応じて、ビリーゲットチャレンジ発生抽籤を行う(ステップS441)。次いで、サブCPU71は、抽籤結果が当籤であるか否かを判別する(ステップS442)。   First, the sub CPU 71 refers to the billy get challenge occurrence lottery table (FIG. 45), sets the current navigation mode, presence / absence of production game stop (lock flag on / off in the main control circuit), and billy get challenge success flag. Accordingly, a lottery for generating a billy get challenge is performed (step S441). Next, the sub CPU 71 determines whether or not the lottery result is a win (step S442).

サブCPU71は、当籤でない場合にはそのままBB4中抽籤処理する。一方、当籤である場合には、ビリーゲットチャレンジ処理を行い(ステップS443)、次いで、演出用遊技停止あるか(ロックフラグがオン)否かを判別する(ステップS444)。サブCPU71は演出用遊技停止無しの場合にはBB4中抽籤処理する。一方、サブCPU71は演出用遊技停止ありの場合には、表示パネルユニット演出データを登録し(ステップS445)、BB4中抽籤処理する。   If the sub CPU 71 is not the winner, the sub CPU 71 performs the lottery process during BB4. On the other hand, if it is a win, billy get challenge processing is performed (step S443), and then it is determined whether or not there is an effect game stop (the lock flag is on) (step S444). The sub CPU 71 performs lottery processing during BB4 when there is no stop for the game for performance. On the other hand, if there is a stop of the effect game, the sub CPU 71 registers display panel unit effect data (step S445) and performs lottery processing during BB4.

次に、図65を参照して、ビリーゲットチャレンジ処理について説明する。なお、図65は、本実施の形態のビリーゲットチャレンジ処理のフローチャートを示す図である。   Next, the billy get challenge process will be described with reference to FIG. FIG. 65 is a diagram showing a flowchart of the billy get challenge process of the present embodiment.

まず、サブCPU71は、ビリーゲットチャレンジ正解抽籤テーブル(図47)を参照し、ビリーゲットチャレンジの発生状況、演出用遊技停止の有無に応じて、ビリーゲットチャレンジ正解抽籤を行う(ステップS461)。次に、サブCPU71は、ビリーゲットチャレンジ選択無し時抽籤テーブル(図48)を参照し、ビリーゲットチャレンジ正解抽籤の結果に応じて、ビリーゲットチャレンジ選択無し時抽籤を行う(ステップS462)。   First, the sub CPU 71 refers to the billy get challenge correct lottery table (FIG. 47), and performs a billy get challenge correct lottery according to the occurrence status of the billy get challenge and presence / absence of the game for the production (step S461). Next, the sub CPU 71 refers to the lottery table without billy get challenge selection (FIG. 48), and performs lottery without billy get challenge selection according to the result of the billy get challenge correct lottery (step S462).

次に、サブCPU71は、上述したビリーゲットチャレンジ演出を登録し(ステップS463)、ビリーゲットチャレンジ処理を終了する。ビリーゲットチャレンジ演出を登録することにより、遊技者がスタートレバー6を押下した直後に、ビリーゲットチャレンジ演出が実行される。   Next, the sub CPU 71 registers the billy get challenge effect described above (step S463), and ends the billy get challenge process. By registering the billy get challenge effect, the billy get challenge effect is executed immediately after the player presses the start lever 6.

次に、図66を参照して、ナビ遊技状態3加算ゲーム数および抽籤モード抽籤処理について説明する。なお、図66は、本実施の形態のナビ遊技状態3加算ゲーム数および抽籤モード抽籤処理のフローチャートを示す図である。   Next, with reference to FIG. 66, the number of navigation game state 3 addition games and lottery mode lottery processing will be described. FIG. 66 is a diagram showing a flowchart of the number of navigation game state 3 addition games and lottery mode lottery processing according to the present embodiment.

まず、サブCPU71は、ナビ遊技状態3加算ゲーム数抽籤テーブルA(図34)を参照して、現在のナビモード、小役・リプレイ用ポインタ、ボーナス用データポインタ等に応じてナビ遊技状態3加算ゲーム数を抽籤する(ステップS481)。次いで、サブCPU71は、この抽籤によりナビ遊技状態3加算ゲーム数として5ゲーム以上当籤したか否かを判別する(ステップS482)。   First, the sub CPU 71 refers to the navigation game state 3 addition game number lottery table A (FIG. 34), and adds the navigation game state 3 according to the current navigation mode, the small role / replay pointer, the bonus data pointer, and the like. The number of games is lottery (step S481). Next, the sub CPU 71 determines whether or not five games or more are won as the navigation game state 3 addition game number by this lottery (step S482).

サブCPU71は、5ゲーム以上当籤していない場合にはステップS486の処理に移行し、5ゲーム以上当籤した場合には、次いで、ナビ遊技状態3加算抽籤モード抽籤テーブルA(図38)を参照して、現在のナビモードに応じてナビ遊技状態3加算抽籤モードを抽籤する(ステップS483)。   When the sub CPU 71 has not won more than 5 games, the sub CPU 71 proceeds to the processing of step S486. When the sub CPU 71 has won more than 5 games, the sub CPU 71 then refers to the navigation game state 3 addition lottery mode lottery table A (FIG. 38). Then, the navigation game state 3 addition lottery mode is lottery according to the current navigation mode (step S483).

次に、サブCPU71は、ステップS481の処理で当籤したナビ遊技状態3加算ゲーム数、および、ステップS483の処理で決定したナビ遊技状態3加算抽籤モードを、互いに対応付けて、ナビ遊技状態3情報格納領に格納する(ステップS484)。   Next, the sub CPU 71 associates the number of navigation game state 3 addition games won in the process of step S481 and the navigation game state 3 addition lottery mode determined in the process of step S483 with each other, so that the navigation game state 3 information Store in the storage area (step S484).

次いで、サブCPU71は、ナビ遊技状態3移行フラグをオンにし(ステップS485)、ステップS486の処理に移行する。   Next, the sub CPU 71 turns on the navigation game state 3 transition flag (step S485), and proceeds to the process of step S486.

次に、サブCPU71は、BB当籤遊技か否かを判別し(ステップS486)、BB当籤遊技ではない場合にはナビ遊技状態3加算ゲーム数および抽籤モード抽籤処理を終了する。一方、BB当籤遊技である場合には、ナビ遊技状態3加算ゲーム数抽籤テーブルB(図35)を参照して、現在のナビモード、ボーナス用データポインタ、演出用遊技停止の有無に応じてナビ遊技状態3加算ゲーム数を抽籤する(ステップS487)。   Next, the sub CPU 71 determines whether or not the game is a BB winning game (step S486), and if it is not a BB winning game, the navigation game state 3 addition game number and lottery mode lottery processing ends. On the other hand, in the case of a BB winning game, the navigation state 3 addition game number lottery table B (FIG. 35) is referred to, and navigation is performed according to the current navigation mode, bonus data pointer, presence / absence of effect game stop. The game state 3 addition game number is lottery (step S487).

次いで、サブCPU71は、この抽籤によりナビ遊技状態3加算ゲーム数として5ゲーム以上当籤したか否かを判別する(ステップS488)。サブCPU71は、5ゲーム以上当籤していない場合にはナビ遊技状態3加算ゲーム数および抽籤モード抽籤処理を終了する。一方、5ゲーム以上当籤した場合には、次いで、ナビ遊技状態3加算抽籤モード抽籤テーブルB(図39)を参照して、現在のナビモード、ボーナス用データポインタ、演出用遊技停止の有無に応じてナビ遊技状態3加算抽籤モードを抽籤する(ステップS489)。   Next, the sub CPU 71 determines whether or not five games or more are won as the number of navigation game state 3 addition games by this lottery (step S488). If the sub CPU 71 has not won more than 5 games, the navigation game state 3 added game number and lottery mode lottery processing is terminated. On the other hand, if five or more games are won, then, referring to the navigation game state 3 addition lottery mode lottery table B (FIG. 39), according to the current navigation mode, bonus data pointer, presence / absence of effect game stop Then, a lottery mode 3 addition lottery mode is lottery (step S489).

次に、サブCPU71は、ステップS487の処理で当籤したナビ遊技状態3加算ゲーム数、および、ステップS489の処理で決定したナビ遊技状態3加算抽籤モードを、互いに対応付けて、ナビ遊技状態3情報格納領に格納する(ステップS490)。次いで、サブCPU71は、ナビ遊技状態3移行フラグをオンにし(ステップS491)、ナビ遊技状態3加算ゲーム数および抽籤モード抽籤処理を終了する。   Next, the sub CPU 71 associates the number of navigation game state 3 addition games won in the process of step S487 and the navigation game state 3 addition lottery mode determined in the process of step S489 with each other, so that the navigation game state 3 information Store in the storage area (step S490). Next, the sub CPU 71 turns on the navigation game state 3 transition flag (step S491), and ends the navigation game state 3 addition game number and lottery mode lottery processing.

次に、図67を参照して、ART初当たり時処理について説明する。なお、図67は、本実施の形態のART初当たり時処理のフローチャートを示す図である。   Next, with reference to FIG. 67, the ART initial hitting process will be described. FIG. 67 is a diagram showing a flowchart of the ART initial hitting process according to the present embodiment.

まず、サブCPU71は、ナビセット数抽籤テーブル(図42)を参照し、ナビセット数を抽籤する(ステップS501)。次いで、サブCPU71は、抽籤で決定されたナビセット数をナビセット数カウンタにセットし(ステップS502)、ナビゲーム数カウンタに50をセットする(ステップS503)。次いで、サブCPU71は、ナビセット数カウンタから1減算し(ステップS504)、ART初当たり時処理を終了する。   First, the sub CPU 71 refers to the navigation set number lottery table (FIG. 42) and determines the number of navigation sets (step S501). Next, the sub CPU 71 sets the number of navigation sets determined by lottery in the navigation set number counter (step S502), and sets 50 in the navigation game number counter (step S503). Next, the sub CPU 71 subtracts 1 from the navigation set number counter (step S504), and ends the ART initial hitting process.

次に、図68を参照して、待機状態中ナビ遊技状態移行処理について説明する。なお、図68は、本実施の形態の待機状態中ナビ遊技状態移行処理のフローチャートを示す図である。   Next, with reference to FIG. 68, the navigation game state transition process during the standby state will be described. FIG. 68 is a diagram showing a flowchart of the waiting state navigation game state transition process according to the present embodiment.

まず、サブCPU71は、ナビ遊技状態移行待機カウンタ消化中のBB当籤遊技であるか否かを判別する(ステップS521)。このとき、サブCPU71は、ナビ遊技状態移行待機カウンタ消化中のBB当籤遊技である場合には、ナビ遊技状態移行待機カウンタをクリアし(ステップS527)、BB終了後からナビ遊技状態1へ移行させるための処理を行い(ステップS528)、待機状態中ナビ遊技状態移行処理を終了する。   First, the sub CPU 71 determines whether or not the game is a BB winning game during digestion of the navigation game state transition standby counter (step S521). At this time, the sub CPU 71 clears the navigation game state transition standby counter when the BB winning game is being digested with the navigation game state transition standby counter (step S527), and shifts to the navigation game state 1 after the end of the BB. Is performed (step S528), and the waiting state navigation game state transition process is terminated.

BB終了後からナビ遊技状態1へ移行させるための処理については詳述しないが、例えば、ナビ遊技状態1フラグをオンとする処理を行う。そして、図示しないが、BB終了後に当該ナビ遊技状態1フラグがオンである場合に、ナビ遊技状態1へ移行させることとする。なお、以下、フローチャートにおいて「次遊技からナビ遊技状態0(或いは、ナビ遊技状態1、ナビ遊技状態2、ナビ遊技状態3)へ移行」と記載している部分では同様の処理が行われる。例えば、次遊技からナビ遊技状態0へ移行させる場合には、その処理においてナビ遊技状態0フラグをオンにし、次遊技開始時にナビ遊技状態0フラグがオンであれば、ナビ遊技状態0へ移行させる。   Although a process for shifting to the navigation game state 1 after the end of the BB is not described in detail, for example, a process for turning on the navigation game state 1 flag is performed. Although not shown, when the navigation game state 1 flag is on after the end of BB, the navigation game state 1 is shifted to. Hereinafter, in the flowchart, the same processing is performed in a portion described as “transition from next game to navigation game state 0 (or navigation game state 1, navigation game state 2, navigation game state 3)”. For example, when transitioning from the next game to the navigation game state 0, the navigation game state 0 flag is turned on in the process, and if the navigation game state 0 flag is on at the start of the next game, the navigation game state 0 is shifted. .

一方、サブCPU71は、ナビ遊技状態移行待機カウンタ消化中のBB当籤遊技でない場合には、次いで、ナビ遊技状態移行待機カウンタを1減算し(ステップS522)、0になったか否かを判別する(ステップS523)。このとき、サブCPU71は、0になっていない場合には、待機状態中ナビ遊技状態移行処理を終了する。   On the other hand, if it is not the BB winning game being digested with the navigation game state transition standby counter, the sub CPU 71 then subtracts 1 from the navigation game state transition standby counter (step S522), and determines whether or not it has become 0 (step S522). Step S523). At this time, if it is not 0, the sub CPU 71 ends the navigation game state transition process during the standby state.

一方、0になった場合には、RT3遊技状態であるか否かを判別し(ステップS524)、RT3遊技状態でない場合には、次遊技からナビ遊技状態1へ移行させるための処理を行い(ステップS525)、待機状態中ナビ遊技状態移行処理を終了する。一方、RT3遊技状態である場合には、次遊技からナビ遊技状態2へ移行させるための処理を行い(ステップS526)、待機状態中ナビ遊技状態移行処理を終了する。   On the other hand, if it becomes 0, it is determined whether or not it is in the RT3 gaming state (step S524). If it is not in the RT3 gaming state, a process for shifting from the next game to the navigation gaming state 1 is performed ( Step S525), the navigation game state transition process during the standby state is terminated. On the other hand, if it is in the RT3 gaming state, a process for shifting from the next game to the navigation gaming state 2 is performed (step S526), and the navigation gaming state transition process during the standby state is terminated.

次に、図69を参照して、ナビ遊技状態1中ナビ遊技状態移行処理について説明する。なお、図69は、本実施の形態のナビ遊技状態1中ナビ遊技状態移行処理のフローチャートを示す図である。   Next, the navigation game state transition process during the navigation game state 1 will be described with reference to FIG. FIG. 69 is a diagram showing a flowchart of the navigation game state transition process during the navigation game state 1 of the present embodiment.

まず、サブCPU71はBB当籤遊技であるか否かを判別する(ステップS541)。サブCPU71は、BB当籤遊技である場合には、BB終了後からナビ遊技状態1へ移行させるための処理を行い(ステップS542)、ナビ遊技状態1中ナビ遊技状態移行処理を終了する。   First, the sub CPU 71 determines whether or not the game is a BB winning game (step S541). If it is a BB winning game, the sub CPU 71 performs a process for shifting to the navigation game state 1 after the end of the BB (step S542), and ends the navigation game state transition process during the navigation game state 1.

一方、BB当籤遊技でない場合には、RT3移行遊技(他の遊技状態からRT3遊技状態に移行した遊技)であるか否かを判別する(ステップS543)。サブCPU71は、RT3移行遊技である場合にはステップS545の処理に移行し、RT3移行遊技でない場合には、遊技者がナビに従わず特定の条件を充足したか否かを判別する(ステップS544)。   On the other hand, if the game is not a BB winning game, it is determined whether or not the game is an RT3 transition game (a game transitioned from another game state to the RT3 game state) (step S543). If it is RT3 transition game, the sub CPU 71 proceeds to the process of step S545. If it is not RT3 transition game, the sub CPU 71 determines whether or not a specific condition is satisfied without following the navigation (step S544). ).

なお、特定の条件は、(i)一般遊技状態中のSB当籤時にRT1遊技状態へ移行しなか
った場合、(ii)RT1遊技状態中の押し順リプ1当籤時にRT2遊技状態へ移行しなかった場合、(iii)RT1遊技状態中またはRT2遊技状態中の押し順ベル当籤時に一般遊技
状態へ移行した場合、(iv)RT2遊技状態中のSB当籤時にRT1遊技状態へ移行した場合、(v)RT2遊技状態中の押し順リプ2当籤時にRT3遊技状態へ移行しなかった場合
、に充足される。
The specific conditions are as follows: (i) When the SB winning in the general gaming state does not shift to the RT1 gaming state, (ii) The push order lip during the RT1 gaming state does not shift to the RT2 gaming state (Iii) in the RT1 gaming state or in the RT2 gaming state, when the transition is made to the general gaming state at the time of winning the push order bell, (iv) in the RT2 gaming state, when the transition to the RT1 gaming state is made in the SB winning state (v) This is satisfied when the transition to the RT3 gaming state is not made when the push order lip 2 is won in the RT2 gaming state.

サブCPU71は、遊技者がナビに従わず特定の条件を充足していない場合には、ナビ遊技状態1中ナビ遊技状態移行処理を終了し、遊技者がナビに従わず特定の条件を充足した場合には、ステップS545の処理に移行する。   When the player does not follow the navigation and does not satisfy the specific condition, the sub CPU 71 ends the navigation game state transition process during the navigation game state 1, and the player satisfies the specific condition without following the navigation. In that case, the process proceeds to step S545.

次に、サブCPU71は、ナビ遊技状態3中断フラグがオンであるか否かを判別する(ステップS545)。ナビ遊技状態3中断フラグは、ナビ遊技状態3においてBBに当籤したときにオンとなり、そのBB終了後、ナビ遊技状態1へ移行し、再度ナビ遊技状態3に復帰した際に、クリアされる。   Next, the sub CPU 71 determines whether or not the navigation game state 3 interruption flag is on (step S545). The navigation game state 3 interruption flag is turned on when the BB is won in the navigation game state 3, and is cleared when the navigation game state 1 is shifted to the navigation game state 3 after the end of the BB.

サブCPU71は、ナビ遊技状態3中断フラグがオンではない場合には、次遊技からナビ遊技状態2へ移行させるための処理を行い(ステップS546)、ナビ遊技状態1中ナビ遊技状態移行処理を終了する。一方、ナビ遊技状態3中断フラグがオンである場合には、次遊技からナビ遊技状態3へ移行させるための処理を行い(ステップS547)、ナビ遊技状態1中ナビ遊技状態移行処理を終了する。   If the navigation game state 3 interruption flag is not on, the sub CPU 71 performs a process for shifting from the next game to the navigation game state 2 (step S546), and ends the navigation game state transition process during the navigation game state 1 To do. On the other hand, if the navigation game state 3 interruption flag is ON, a process for shifting from the next game to the navigation game state 3 is performed (step S547), and the navigation game state transition process during the navigation game state 1 is terminated.

次に、図70および図71を参照して、ナビ遊技状態2中ナビ遊技状態移行処理について説明する。なお、図70および図71は、本実施の形態のナビ遊技状態2中ナビ遊技状態移行処理のフローチャートを示す図である。   Next, the navigation game state transition process during the navigation game state 2 will be described with reference to FIGS. 70 and 71. 70 and 71 are diagrams showing a flowchart of the navigation game state transition process during the navigation game state 2 of the present embodiment.

まず、サブCPU71はBB当籤遊技であるか否かを判別する(ステップS561)。サブCPU71は、BB当籤遊技である場合には、BB終了後からナビ遊技状態1へ移行させるための処理を行い(ステップS562)、ナビ遊技状態1中ナビ遊技状態移行処理を終了する。   First, the sub CPU 71 determines whether or not the game is a BB winning game (step S561). If the sub CPU 71 is a BB winning game, the sub CPU 71 performs a process for shifting to the navigation game state 1 after the end of the BB (step S562), and ends the navigation game state transition process during the navigation game state 1.

一方、BB当籤遊技でない場合には、BB持越中であるか否かを判別する(ステップS563)。サブCPU71は、BB持越中である場合には、ナビ遊技状態1中ナビ遊技状態移行処理を終了する。一方、BB持越中でない場合には、ナビ遊技状態3移行フラグがオンであるか否かを判別し(ステップS564)、オンである場合にはナビ遊技状態2中ナビ遊技状態3移行処理を行い(ステップS566)、ナビ遊技状態2中ナビ遊技状態移行処理を終了する。一方、ナビ遊技状態3移行フラグがオンでない場合には、次いで、ナビ遊技状態移行待機カウンタが1以上であるか否かを判別する(ステップS565)。   On the other hand, if it is not the BB winning game, it is determined whether or not the BB is being carried over (step S563). If the sub CPU 71 is carrying over the BB, the navigation game state transition process during the navigation game state 1 ends. On the other hand, if the BB carryover is not in progress, it is determined whether or not the navigation game state 3 transition flag is on (step S564). If the navigation game state 3 is on, the navigation game state 3 transition process in the navigation game state 2 is performed. (Step S566), the navigation gaming state transition processing during the navigation gaming state 2 is terminated. On the other hand, if the navigation game state 3 transition flag is not on, it is then determined whether or not the navigation game state transition standby counter is 1 or more (step S565).

サブCPU71は、ナビ遊技状態移行待機カウンタが1以上である場合には、ナビ遊技状態2中ナビ遊技状態3移行処理を行い(ステップS566)、ナビ遊技状態2中ナビ遊技状態移行処理を終了する。一方、ナビ遊技状態移行待機カウンタが1以上でない場合には、ナビゲーム数カウンタを1減算し(ステップS567)、ナビゲーム数カウンタが0になったか判別する(ステップS568)。   If the navigation game state transition standby counter is 1 or more, the sub CPU 71 performs a navigation game state 3 transition process during the navigation game state 2 (step S566) and ends the navigation game state 2 navigation game state transition process. . On the other hand, when the navigation game state transition standby counter is not 1 or more, the navigation game number counter is decremented by 1 (step S567), and it is determined whether the navigation game number counter has become 0 (step S568).

サブCPU71は、ナビゲーム数カウンタが0になっていない場合には、ナビ遊技状態2中ナビ遊技状態移行処理を終了する。一方、ナビゲーム数カウンタが0になった場合には、次いで、ナビセット数カウンタが0であるか判別し(ステップS569)、0でない場合には、ナビゲーム数カウンタに50をセットするとともに(ステップS570)、ナビセット数カウンタから1減算し(ステップS571)、ナビ遊技状態2中ナビ遊技状態移行処理を終了する。一方、ナビセット数カウンタが0である場合には、次いで、ナビモード移行抽籤テーブルC(図41)を参照して、ナビモード移行抽籤を行う(ステップS572)。   If the navigation game number counter is not 0, the sub CPU 71 ends the navigation game state transition process during the navigation game state 2. On the other hand, if the navigation game number counter reaches 0, it is then determined whether the navigation set number counter is 0 (step S569). If not, 50 is set in the navigation game number counter ( In step S570), 1 is subtracted from the navigation set number counter (step S571), and the navigation game state transition process in the navigation game state 2 is ended. On the other hand, when the navigation set number counter is 0, the navigation mode transition lottery table C (FIG. 41) is referred to, and the navigation mode transition lottery is performed (step S572).

次に、サブCPU71は、ナビモード移行抽籤の結果、移行先ナビモードとして0に決定されたか否かを判定する(ステップS573)。サブCPU71は、移行先ナビモードとして0に決定された場合には、次遊技からナビ遊技状態0へ移行させるための処理を行い(ステップS578)、ナビ遊技状態2中ナビ遊技状態移行処理を終了する。   Next, the sub CPU 71 determines whether or not the transition destination navigation mode is determined to be 0 as a result of the navigation mode transition lottery (step S573). If the transition destination navigation mode is determined to be 0, the sub CPU 71 performs processing for shifting from the next game to the navigation game state 0 (step S578), and ends the navigation game state transition process during the navigation game state 2 To do.

一方、移行先ナビモードとして0以外が決定された場合には、ART初当たり時処理を行う(ステップS574)。次に、サブCPU71は、ナビ遊技状態移行待機数抽籤テーブルC(図32)を参照して、ナビ遊技状態移行待機数を抽籤し(ステップS575)、決定されたナビ遊技状態移行待機数をナビ遊技状態移行待機数カウンタにセットする(ステップS576)。   On the other hand, when a value other than 0 is determined as the destination navigation mode, the ART hitting process is performed (step S574). Next, the sub CPU 71 refers to the navigation game state transition standby number lottery table C (FIG. 32), lotteries the navigation game state transition standby number (step S575), and navigates the determined navigation game state transition standby number. It is set in the game state transition standby number counter (step S576).

次に、サブCPU71は、ナビ遊技状態移行待機数カウンタが0であるか否かを判別し(ステップS577)、ナビ遊技状態移行待機数カウンタが0でない場合には、次遊技からナビ遊技状態0へ移行させるための処理を行い(ステップS578)、ナビ遊技状態2中ナビ遊技状態移行処理を終了する。一方、ナビ遊技状態移行待機数カウンタが0である場合には、次遊技からナビ遊技状態2へ移行させるための処理を行い(ステップS579)、ナビ遊技状態2中ナビ遊技状態移行処理を終了する。   Next, the sub CPU 71 determines whether or not the navigation game state transition standby number counter is 0 (step S577). If the navigation game state transition standby number counter is not 0, the navigation game state 0 is started from the next game. (Step S578), and the navigation game state 2 middle game state transition process is terminated. On the other hand, if the navigation game state transition standby number counter is 0, a process for shifting from the next game to the navigation game state 2 is performed (step S579), and the navigation game state transition process during the navigation game state 2 is terminated. .

次に、図72を参照して、ナビ遊技状態2中ナビ遊技状態3移行処理について説明する。なお、図72は、本実施の形態のナビ遊技状態2中ナビ遊技状態3移行処理のフローチャートを示す図である。   Next, with reference to FIG. 72, the navigation game state 3 transition process in the navigation game state 2 will be described. FIG. 72 is a diagram showing a flowchart of the navigation game state 3 transition process during the navigation game state 2 of the present embodiment.

まず、サブCPU71は、ナビ遊技状態3移行待機数カウンタは0か否かを判別する(ステップS591)。ナビ遊技状態3移行待機数カウンタは、ナビ遊技状態2からナビ遊技状態3へ移行するまでのゲーム数を示すカウンタである。サブCPU71は、ナビ遊技状態3移行待機数カウンタが0ではない場合には、ナビ遊技状態3移行待機数カウンタを1減算し(ステップS597)、ステップS598の処理に移行する。一方、ナビ遊技状態3移行待機数カウンタが0である場合には、次いで、ナビ遊技状態2へ移行したときナビ遊技状態3移行フラグはオンだったか判別する(ステップS592)。   First, the sub CPU 71 determines whether or not the navigation game state 3 transition standby number counter is 0 (step S591). The navigation game state 3 transition standby number counter is a counter indicating the number of games until the navigation game state 2 shifts to the navigation game state 3. If the navigation game state 3 transition standby number counter is not 0, the sub CPU 71 decrements the navigation game state 3 transition standby number counter by 1 (step S597), and proceeds to the process of step S598. On the other hand, when the navigation game state 3 transition standby number counter is 0, it is then determined whether or not the navigation game state 3 transition flag is on when the navigation game state 2 is transitioned to (step S592).

サブCPU71は、ナビ遊技状態2へ移行したときナビ遊技状態3移行フラグはオンではなかったと判別した場合には、ナビ遊技状態3移行待機数抽籤テーブル(図33)を参照し、ナビゲーム数カウンタの値等に応じて、ナビ遊技状態3移行待機数を抽籤する(ステップS593)。次いで、サブCPU71は、決定したナビ遊技状態3移行待機数をナビ遊技状態3移行待機数カウンタにセットし(ステップS594)、ナビ遊技状態3移行待機数カウンタを1減算して(ステップS597)、ステップS598の処理に移行する。   When the sub CPU 71 determines that the navigation game state 3 transition flag is not on when the navigation game state 2 is transitioned to, the sub CPU 71 refers to the navigation game state 3 transition standby number lottery table (FIG. 33) and determines the navigation game number counter. In accordance with the value of the game, etc., the navigation game state 3 transition standby number is lottery (step S593). Next, the sub CPU 71 sets the determined navigation gaming state 3 transition standby number in the navigation gaming state 3 transition standby number counter (step S594), and subtracts 1 from the navigation gaming state 3 transition standby number counter (step S597). The process proceeds to step S598.

一方、サブCPU71は、ナビ遊技状態2へ移行したときナビ遊技状態3移行フラグはオンであったと判別した場合には、次いで、ナビ遊技状態2へ移行する前はナビ遊技状態0または1だったか判別する(ステップS595)。サブCPU71は、ナビ遊技状態2へ移行する前はナビ遊技状態0または1だったと判別した場合には、次遊技からナビ遊技状態3へ移行させるための処理を行い(ステップS599)、ナビ遊技状態2中ナビ遊技状態3移行処理を終了する。   On the other hand, if the sub CPU 71 determines that the navigation game state 3 transition flag is on when the navigation game state 2 is switched to, then the sub CPU 71 was in the navigation game state 0 or 1 before the transition to the navigation game state 2 A determination is made (step S595). If the sub CPU 71 determines that the navigation game state is 0 or 1 before the transition to the navigation game state 2, the sub CPU 71 performs processing for shifting from the next game to the navigation game state 3 (step S599). 2. The middle navigation game state 3 transition process is terminated.

一方、サブCPU71は、ナビ遊技状態2へ移行する前はナビ遊技状態0または1ではなかったと判別した場合には、ナビ遊技状態3移行待機数カウンタに2をセットし(ステップS596)、ナビ遊技状態3移行待機数カウンタを1減算して(ステップS597)、ステップS598の処理に移行する。   On the other hand, if the sub CPU 71 determines that it was not the navigation game state 0 or 1 before the transition to the navigation game state 2, the sub CPU 71 sets 2 in the navigation game state 3 transition standby number counter (step S596). The state 3 transition standby number counter is decremented by 1 (step S597), and the process proceeds to step S598.

サブCPU71は、ステップS598の処理では、ナビ遊技状態3移行待機数カウンタが0であるか否かを判別する(ステップS598)。サブCPU71は、ナビ遊技状態3移行待機数カウンタが0ではないと判別したときには、ナビ遊技状態2中ナビ遊技状態3移行処理を終了する。一方、サブCPU71は、ナビ遊技状態3移行待機数カウンタが0であると判別したときには、次遊技からナビ遊技状態3へ移行させるための処理を行い(ステップS599)、ナビ遊技状態2中ナビ遊技状態3移行処理を終了する。   In the process of step S598, the sub CPU 71 determines whether or not the navigation game state 3 transition standby number counter is 0 (step S598). When the sub CPU 71 determines that the navigation gaming state 3 transition standby number counter is not 0, the navigation gaming state 3 transition processing in the navigation gaming state 2 is terminated. On the other hand, when the sub CPU 71 determines that the navigation game state 3 transition standby number counter is 0, the sub CPU 71 performs processing for shifting from the next game to the navigation game state 3 (step S599), and the navigation game in the navigation game state 2 The state 3 transition process is terminated.

次に、図73を参照して、ナビ遊技状態3中ナビ遊技状態移行処理について説明する。なお、図73は、本実施の形態のナビ遊技状態3中ナビ遊技状態移行処理のフローチャートを示す図である。   Next, the navigation game state transition process during the navigation game state 3 will be described with reference to FIG. FIG. 73 is a diagram showing a flowchart of the navigation game state transition process during the navigation game state 3 of the present embodiment.

まず、サブCPU71は、ナビ遊技状態3中断フラグはオンか否かを判別する(ステップS611)。サブCPU71は、ナビ遊技状態3中断フラグはオンであると判別した場合には、後述するステップS621の処理で退避したナビ遊技状態3加算ゲーム数、ナビ遊技状態3加算抽籤モード、およびナビ遊技状態継続カウンタを復帰させ(ステップS617)、ナビ遊技状態3移行フラグをオフにして(ステップS618)、ステップS619の処理に移行する。一方、サブCPU71は、ナビ遊技状態3中断フラグはオンではないと判別した場合には、次いで、ナビ遊技状態3移行遊技(他のナビ遊技状態からナビ遊技状態3に移行した遊技)か否かを判別する(ステップS612)。   First, the sub CPU 71 determines whether or not the navigation game state 3 interruption flag is on (step S611). If the sub CPU 71 determines that the navigation game state 3 interruption flag is on, the number of navigation game state 3 addition games, the navigation game state 3 addition lottery mode, and the navigation game state saved in the process of step S621 described later. The continuation counter is returned (step S617), the navigation game state 3 transition flag is turned off (step S618), and the process proceeds to step S619. On the other hand, if the sub CPU 71 determines that the navigation game state 3 interruption flag is not on, then, the sub CPU 71 determines whether or not the game is a navigation game state 3 transition game (a game that has transitioned from another navigation game state to the navigation game state 3). Is determined (step S612).

サブCPU71は、ナビ遊技状態3移行遊技ではない場合には、ステップS619の処理に移行する。一方、サブCPU71は、ナビ遊技状態3移行遊技である場合には、ナビ遊技状態3情報格納領域から情報を取得し、ナビ遊技状態3加算ゲーム数、ナビ遊技状態3加算抽籤モードをセットする(ステップS613)。   When the sub CPU 71 is not the navigation game state 3 transition game, the sub CPU 71 proceeds to the process of step S619. On the other hand, in the case of the navigation game state 3 transition game, the sub CPU 71 acquires information from the navigation game state 3 information storage area, and sets the number of navigation game state 3 addition games and the navigation game state 3 addition lottery mode ( Step S613).

次いで、サブCPU71は、ナビ遊技状態3継続カウンタに1をセットする(ステップS614)。ナビ遊技状態3継続カウンタは、ナビ遊技状態3での継続ゲーム数を管理するカウンタである。次いで、サブCPU71は、ステップS613の処理で、ナビ遊技状態3情報格納領域から情報を取得したことにより、ナビ遊技状態3情報格納領域が空になったか(格納されている情報が無くなったか)否かを判別する(ステップS615)。   Next, the sub CPU 71 sets 1 in the navigation gaming state 3 continuation counter (step S614). The navigation game state 3 continuation counter is a counter that manages the number of continuous games in the navigation game state 3. Next, the sub CPU 71 determines whether or not the navigation game state 3 information storage area is emptied by acquiring information from the navigation game state 3 information storage area in the process of step S613 (the stored information is lost). Is determined (step S615).

サブCPU71は、ナビ遊技状態3情報格納領域が空になった場合には、ナビ遊技状態3移行フラグをオフにして(ステップS616)、ステップS619の処理に移行し、ナビ遊技状態3情報格納領域が空になっていない場合には、そのままステップS619の処理に移行する。   When the navigation game state 3 information storage area becomes empty, the sub CPU 71 turns off the navigation game state 3 transition flag (step S616), proceeds to the process of step S619, and displays the navigation game state 3 information storage area. If is not empty, the process proceeds to step S619.

次に、サブCPU71は、ナビゲーム数加算処理を行う(ステップS619)。次いで、サブCPU71は、BB当籤遊技であるか否かを判別する(ステップS620)。サブCPU71は、BB当籤遊技である場合には、ナビ遊技状態3加算ゲーム数、ナビ遊技状態3加算抽籤モード、およびナビ遊技状態継続カウンタを退避し(ステップS621)、ナビ遊技状態3中断フラグをオンにする(ステップS622)。   Next, the sub CPU 71 performs a navigation game number addition process (step S619). Next, the sub CPU 71 determines whether or not the game is a BB winning game (step S620). If it is a BB winning game, the sub CPU 71 saves the number of navigation game state 3 addition games, the navigation game state 3 addition lottery mode, and the navigation game state continuation counter (step S621), and sets the navigation game state 3 interruption flag. Turn on (step S622).

次いで、サブCPU71は、BB終了後からナビ遊技状態1へ移行させるための処理を行い(ステップS623)、ナビ遊技状態1中ナビ遊技状態移行処理を終了する。一方、BB当籤遊技でない場合には、ナビ遊技状態3ナビゲーム数加算抽籤の結果が非当籤か否かを判別する(ステップS624)。サブCPU71は、非当籤である場合には、次遊技からナビ遊技状態2へ移行させるための処理を行い(ステップS625)、ナビ遊技状態1中ナビ遊技状態移行処理を終了し、一方、当籤である場合には、そのままナビ遊技状態1中ナビ遊技状態移行処理を終了する。   Next, the sub CPU 71 performs processing for shifting to the navigation gaming state 1 after the end of BB (step S623), and ends the navigation gaming state transition processing during the navigation gaming state 1. On the other hand, if it is not a BB winning game, it is determined whether or not the result of the navigation game state 3 navigation game number addition lottery is non-winning (step S624). If the sub-CPU 71 is non-winning, the sub-CPU 71 performs processing for shifting from the next game to the navigation gaming state 2 (step S625), and ends the navigation gaming state transition processing during the navigation gaming state 1, while If there is, the navigation game state transition process in the navigation game state 1 is terminated as it is.

次に、図74を参照して、ナビゲーム数加算処理について説明する。なお、図74は、本実施の形態のナビゲーム数加算処理のフローチャートを示す図である。   Next, the navigation game number adding process will be described with reference to FIG. FIG. 74 is a diagram showing a flowchart of the number-of-navigation game addition processing of the present embodiment.

まず、サブCPU71は、ナビ遊技状態3か否かを判別する(ステップS641)。サブCPU71は、ナビ遊技状態3でない場合にはナビゲーム数加算処理を終了する。一方、ナビ遊技状態3である場合には、次いで、BB当籤遊技であるか否かを判別する(ステップS642)。サブCPU71は、BB当籤遊技である場合には、ナビゲーム数特殊加算抽籤テーブル(図44)を参照し、当籤したBBの種別に応じて、ナビゲーム数特殊加算抽籤を行い(ステップS643)、決定したナビゲーム数をナビゲーム数カウンタに加算し(ステップS644)、ナビゲーム数加算処理を終了する。   First, the sub CPU 71 determines whether or not the navigation game state 3 is set (step S641). If the sub CPU 71 is not in the navigation game state 3, the sub CPU 71 ends the navigation game number addition process. On the other hand, in the case of the navigation game state 3, it is then determined whether or not the game is a BB winning game (step S642). If it is a BB winning game, the sub CPU 71 refers to the navigation game number special addition lottery table (FIG. 44) and performs a navigation game number special addition lottery according to the type of the winning BB (step S643). The determined number of navigation games is added to the navigation game number counter (step S644), and the navigation game number addition process is terminated.

一方、サブCPU71は、BB当籤遊技でない場合には、次いで、ナビ遊技状態3中のBB当籤からの復帰1ゲーム目か否かを判別する(ステップS645)。サブCPU71は、復帰1ゲーム目である場合には、ステップS650の処理に移行する。一方、復帰1ゲーム目でない場合には、次いで、ナビ遊技状態3継続カウンタが1または2か否かを判別し(ステップS646)、ナビ遊技状態3継続カウンタが1または2である場合には、ステップS650の処理に移行する。   On the other hand, if it is not the BB winning game, the sub CPU 71 then determines whether or not it is the first game returned from the BB winning state in the navigation gaming state 3 (step S645). If it is the first game for return, the sub CPU 71 proceeds to the process of step S650. On the other hand, if it is not the first game returned, it is then determined whether or not the navigation game state 3 continuation counter is 1 or 2 (step S646), and if the navigation game state 3 continuation counter is 1 or 2, The process proceeds to step S650.

一方、ナビ遊技状態3継続カウンタが1または2でない場合には、ナビ遊技状態3ナビゲーム数加算抽籤テーブル(図43)を参照し、ナビ遊技状態3加算抽籤モード、小役・リプレイ用ポインタデータポインタ、ボーナス用データポインタ等に応じて、ナビ遊技状態3ナビゲーム数加算抽籤を行う(ステップS647)。次いで、サブCPU71は、このナビ遊技状態3ナビゲーム数加算抽籤の結果が当籤か否かを判別し(ステップS648)、当籤である場合には、ステップS650の処理に移行する。   On the other hand, when the navigation game state 3 continuation counter is not 1 or 2, the navigation game state 3 navigation game number addition lottery table (FIG. 43) is referred to, and the navigation game state 3 addition lottery mode, the small role / replay pointer data In accordance with the pointer, the bonus data pointer, etc., a navigation game state 3 navigation game number addition lottery is performed (step S647). Next, the sub CPU 71 determines whether or not the result of the navigation game state 3 navigation game number addition lottery is a win (step S648), and if it is a win, the process proceeds to step S650.

一方、非当籤である場合には、ナビ遊技状態3加算抽籤モード、ナビ遊技状態3加算ゲーム数、およびナビ遊技状態3継続カウンタをクリアし(ステップS649)、ナビゲーム数加算処理を終了する。   On the other hand, in the case of non-winning, the navigation game state 3 addition lottery mode, the navigation game state 3 addition game number, and the navigation game state 3 continuation counter are cleared (step S649), and the navigation game number addition process is terminated.

次に、サブCPU71は、ステップS650の処理で、ナビ遊技状態3加算ゲーム数をナビゲーム数カウンタに加算する。(ステップS650)。次いで、サブCPU71は、ナビ遊技状態3継続カウンタは特定の値か否かを判別する(ステップS651)。特定の値とは、ナビゲーム数特殊加算抽籤テーブル(図44)に規定されている値(5、7、10、15、20、25、30、35、40・・・)である。   Next, the sub CPU 71 adds the navigation game state 3 added game number to the navigation game number counter in the process of step S650. (Step S650). Next, the sub CPU 71 determines whether or not the navigation game state 3 continuation counter is a specific value (step S651). The specific value is a value (5, 7, 10, 15, 20, 25, 30, 35, 40...) Defined in the navigation game number special addition lottery table (FIG. 44).

サブCPU71は、ナビ遊技状態3継続カウンタが特定の値ではないと判別したときには、ナビ遊技状態3継続カウンタに1加算して(ステップS654)、ナビゲーム数加算処理を終了する。一方、サブCPU71は、ナビ遊技状態3継続カウンタが特定の値であると判別したときには、ナビゲーム数特殊加算抽籤テーブル(図44)を参照し、ナビ遊技状態3継続カウンタの値に応じて、ナビゲーム数特殊加算抽籤を行う(ステップS652)。次いで、サブCPU71は、ナビゲーム数特殊加算抽籤で決定したナビゲーム数をナビゲーム数カウンタに加算し(ステップS653)、ナビ遊技状態3継続カウンタに1加算して(ステップS654)、ナビゲーム数加算処理を終了する。   When the sub CPU 71 determines that the navigation game state 3 continuation counter is not a specific value, the sub CPU 71 adds 1 to the navigation game state 3 continuation counter (step S654), and ends the navigation game number addition process. On the other hand, when the sub CPU 71 determines that the navigation game state 3 continuation counter has a specific value, the sub CPU 71 refers to the navigation game number special addition lottery table (FIG. 44), and according to the value of the navigation game state 3 continuation counter, A navigation game number special addition lottery is performed (step S652). Next, the sub CPU 71 adds the number of navigation games determined by the navigation game number special addition lottery to the navigation game number counter (step S653), adds 1 to the navigation game state 3 continuation counter (step S654), and determines the number of navigation games. The addition process is terminated.

次に、図75を参照して、ビリーゲットチャレンジ抽籤処理について説明する。なお、図75は、本実施の形態のビリーゲットチャレンジ抽籤処理のフローチャートを示す図である。   Next, the billy get challenge lottery process will be described with reference to FIG. FIG. 75 is a diagram showing a flowchart of the billy get challenge lottery process of the present embodiment.

まず、サブCPU71はBB中か否かを判別し(ステップS671)、BB中である場合にはビリーゲットチャレンジ抽籤処理を終了し、一方、BB中でない場合には、次いで、BB持越中か否かを判別する(ステップS672)。サブCPU71は、BB持越中である場合にはビリーゲットチャレンジ抽籤処理を終了し、一方、BB持越中でない場合には、次いで、ナビモードが0か否かを判別する(ステップS673)。   First, the sub CPU 71 determines whether or not the BB is in progress (step S671). If it is in the BB, the billy get challenge lottery process is terminated. On the other hand, if it is not in the BB, then whether or not the BB is being carried over. Is determined (step S672). If the BB carryover is in progress, the sub CPU 71 ends the billy get challenge lottery process. If not, the sub CPU 71 determines whether the navigation mode is 0 (step S673).

サブCPU71は、ナビモードが0でない場合には、ビリーゲットチャレンジ抽籤処理を終了し、一方、ナビモードが0である場合には、ビリーゲットチャレンジ制御カウンタ抽籤テーブル(図46)を参照し、小役・リプレイ用ポインタ、ボーナス用データポインタ、演出用遊技停止の有無に応じて、ビリーゲットチャレンジ制御カウンタ抽籤を行う(ステップS674)。   When the navigation mode is not 0, the sub CPU 71 ends the billy get challenge lottery process. On the other hand, when the navigation mode is 0, the sub CPU 71 refers to the billy get challenge control counter lottery table (FIG. 46), A billy get challenge control counter lottery is performed in accordance with the combination / replay pointer, bonus data pointer, and presence / absence of the effect game stop (step S674).

次に、サブCPU71は、ビリーゲットチャレンジ制御カウンタ抽籤の結果が当籤か否かを判別し(ステップS675)、当籤である場合には、ビリーゲットチャレンジ制御カウンタを1加算して(ステップS676)、ステップS677の処理に移行し、一方、当籤でない場合には、そのままステップS677の処理に移行する。次に、サブCPU71は、ビリーゲットチャレンジ制御カウンタが1以上か否かを判別する(ステップS677)。   Next, the sub CPU 71 determines whether or not the result of the billy get challenge control counter lottery is a win (step S675). If it is a win, the sub CPU 71 adds 1 to the billy get challenge control counter (step S676). The process proceeds to step S677, and if it is not a win, the process proceeds to step S677. Next, the sub CPU 71 determines whether or not the billy get challenge control counter is 1 or more (step S677).

サブCPU71は、ビリーゲットチャレンジ制御カウンタが1以上でない場合には、ビリーゲットチャレンジ抽籤処理を終了し、ビリーゲットチャレンジ制御カウンタが1以上である場合には、次いで、特定液晶演出終了の次遊技か否かを判別する(ステップS678)。特定液晶演出とは、液晶表示領域23における複数遊技にわたる連続演出や、ボーナスやARTを期待させる演出等である。   If the billy get challenge control counter is not 1 or more, the sub CPU 71 ends the billy get challenge lottery process. If the billy get challenge control counter is 1 or more, the sub CPU 71 then determines whether the next game after the end of the specific liquid crystal effect. It is determined whether or not (step S678). The specific liquid crystal effect is a continuous effect over a plurality of games in the liquid crystal display area 23, an effect that expects a bonus or ART, and the like.

サブCPU71は、特定液晶演出終了の次遊技ではないと判別したときには、ビリーゲットチャレンジ抽籤処理を終了する。一方、特定液晶演出終了の次遊技であると判別したときには、ビリーゲットチャレンジ処理を行い(ステップS679)、ビリーゲットチャレンジ制御カウンタを1減算して(ステップS680)、ビリーゲットチャレンジ抽籤処理を終了する。   When the sub CPU 71 determines that the game is not the next game after the end of the specific liquid crystal effect, the billy get challenge lottery process is ended. On the other hand, when it is determined that the game is the next game after the end of the specific liquid crystal effect, the billy get challenge process is performed (step S679), the billy get challenge control counter is decremented by 1 (step S680), and the billy get challenge lottery process is terminated. .

次に、図76を参照して、ビリーゲットチャレンジ判定処理について説明する。なお、図76は、本実施の形態のビリーゲットチャレンジ判定処理のフローチャートを示す図である。   Next, the billy get challenge determination process will be described with reference to FIG. In addition, FIG. 76 is a figure which shows the flowchart of the billy get challenge determination process of this Embodiment.

まず、サブCPU71は、その遊技におけるステップS463(図65)でビリーゲットチャレンジ演出を登録したか否かを判別する(ステップS701)。サブCPU71は、ビリーゲットチャレンジ演出を登録していない場合には、ビリーゲットチャレンジ判定処理を終了する。一方、ビリーゲットチャレンジ演出を登録した場合には、次いで、第3停止時であるか否かを判定する(ステップS702)。サブCPU71は、第3停止時でない場合には、ビリーゲットチャレンジ判定処理を終了する。   First, the sub CPU 71 determines whether or not the billy get challenge effect has been registered in step S463 (FIG. 65) in the game (step S701). If the sub CPU 71 has not registered the billy get challenge effect, the sub CPU 71 ends the billy get challenge determination process. On the other hand, when the billy get challenge effect is registered, it is then determined whether or not it is the third stop time (step S702). If the sub CPU 71 is not in the third stop, the billy get challenge determination process is terminated.

一方、第3停止時である場合には、ビリーゲットチャレンジが成功か否かを判別する(ステップS703)。具体的には、サブCPU71は、第3停止時までに赤外線センサー120L、120Rにより遊技者の選択操作が行われたか判別し、選択操作が行われている場合には、ビリーゲットチャレンジ正解抽籤(図65のステップS461)で決定した正解と一致したか判定する。   On the other hand, if it is the third stop time, it is determined whether or not the billy get challenge is successful (step S703). Specifically, the sub CPU 71 determines whether the player's selection operation has been performed by the infrared sensors 120L and 120R before the third stop, and when the selection operation is performed, the billy get challenge correct lottery ( It is determined whether the correct answer determined in step S461) in FIG.

一致している場合にはビリーゲットチャレンジ成功と判定し、一致しない場合には、ビリーゲットチャレンジ失敗と判定する。なお、サブCPU71は、第3停止時までに選択操作が行われなかった場合には、ビリーゲットチャレンジ選択無し時抽籤(図65のステップS462)の結果が当籤であった場合には、ビリーゲットチャレンジ成功と判定し、非当籤であった場合には、ビリーゲットチャレンジ失敗と判定する。また、図示しないが、サブCPU71は、ビリーゲットチャレンジ成功の場合には、ビリーゲットチャレンジが成功したことを示すビリーゲットチャレンジ成功演出データを登録し、遊技者にその旨報知することとする。   If they match, it is determined that the billy get challenge has succeeded, and if they do not match, it is determined that the billy get challenge has failed. If the selection operation has not been performed before the third stop, the sub CPU 71 determines that the result of the lottery when no billy get challenge is selected (step S462 in FIG. 65) is a win. If it is determined that the challenge is successful, and if it is not winning, it is determined that the billy get challenge has failed. Although not shown, in the case where the billy get challenge is successful, the sub CPU 71 registers billy get challenge success effect data indicating that the billy get challenge is successful, and notifies the player to that effect.

サブCPU71は、ビリーゲットチャレンジが成功していない(失敗)と判定した場合には、ビリーゲットチャレンジ判定処理を終了する。一方、ビリーゲットチャレンジが成功したと判定した場合には、次いで、BB4中であるか否かを判別する(ステップS704)。サブCPU71は、BB4中でない場合には、ナビモードを1段階アップさせ(ステップS705)、ナビ遊技状態移行処理(ステップS706)およびART初当たり時処理(ステップS707)を行って、ビリーゲットチャレンジ判定処理を終了する。   When the sub CPU 71 determines that the billy get challenge is not successful (failure), the sub CPU 71 ends the billy get challenge determination process. On the other hand, if it is determined that the billy get challenge is successful, it is then determined whether or not BB4 is in progress (step S704). When the sub-CPU 71 is not in BB4, the navigation mode is increased by one step (step S705), and the navigation game state transition process (step S706) and the ART initial hit process (step S707) are performed to determine the billy get challenge. End the process.

一方、サブCPU71は、BB4中である場合には、ビリーゲットチャレンジ成功フラグをオンにし(ステップS708)、ナビモードを1段階アップさせる(ステップS709)。このとき、サブCPU71は、ナビモードが0から1〜4へ移行したか否かを判別する(ステップS710)。サブCPU71は、ナビモードが0から1〜4へ移行したと判別したときには、ART初当たり時処理を行い(ステップS711)、ステップS712の処理に移行し、一方、ナビモードが0から1〜4へ移行したのではないと判別したときには、そのままステップS712の処理に移行する。   On the other hand, if it is during BB4, the sub CPU 71 turns on the billy get challenge success flag (step S708) and increases the navigation mode by one step (step S709). At this time, the sub CPU 71 determines whether or not the navigation mode has shifted from 0 to 1 (step S710). When the sub CPU 71 determines that the navigation mode has shifted from 0 to 1 to 4, it performs ART initial hit processing (step S711), and shifts to the processing of step S712, while the navigation mode is shifted from 0 to 1-4. If it is determined that the process has not shifted to step S712, the process proceeds to step S712.

次に、サブCPU71は、ナビ遊技状態3加算ゲーム数抽籤テーブルD(図37)を参照して、ナビ遊技状態3加算ゲーム数を抽籤する(ステップS712)。次いで、サブCPU71は、その抽籤結果が当籤である(ナビ遊技状態3加算ゲーム数として0以外が決定された)か否かを判別する(ステップS713)。サブCPU71は、当籤でない場合には、ビリーゲットチャレンジ判定処理を終了する。   Next, the sub CPU 71 refers to the navigation game state 3 addition game number lottery table D (FIG. 37) and lots the navigation game state 3 addition game number (step S712). Next, the sub CPU 71 determines whether or not the lottery result is a win (a value other than 0 is determined as the number of games added in the navigation game state 3) (step S713). If the sub CPU 71 is not the winner, the billy get challenge determination process ends.

一方、当籤である場合には、ナビ遊技状態3加算抽籤モード抽籤テーブルD(図41)を参照して、現在のナビモードに応じて、ナビ遊技状態3加算抽籤モード抽籤する(ステップS714)。次いで、サブCPU71は、ステップS712の処理で当籤したナビ遊技状態3加算ゲーム数、および、ステップS714の処理で決定したナビ遊技状態3加算抽籤モードを、互いに対応付けて、サブRAM73−1上のナビ遊技状態3情報格納領域に格納する(ステップS715)。次いで、サブCPU71は、ナビ遊技状態3移行フラグをオンにし(ステップS716)、ビリーゲットチャレンジ判定処理を終了する。   On the other hand, in the case of winning, the navigation game state 3 addition lottery mode lottery table D (FIG. 41) is referred to, and the navigation game state 3 addition lottery mode lottery is determined according to the current navigation mode (step S714). Next, the sub CPU 71 associates the number of navigation game state 3 addition games won in step S712 with the navigation game state 3 addition lottery mode determined in step S714 on the sub RAM 73-1. The navigation game state 3 information is stored in the information storage area (step S715). Next, the sub CPU 71 turns on the navigation game state 3 transition flag (step S716) and ends the billy get challenge determination process.

次に、図77を参照して、ナビ遊技状態移行処理について説明する。なお、図77は、本実施の形態のナビ遊技状態移行処理のフローチャートを示す図である。   Next, the navigation game state transition process will be described with reference to FIG. FIG. 77 is a diagram showing a flowchart of the navigation game state transition process of the present embodiment.

まず、サブCPU71は、RT3遊技状態中であるか否かを判別する(ステップS731)。サブCPU71は、RT3遊技状態中である場合には、次遊技からナビ遊技状態2へ移行させるための処理を行い(ステップS732)、ナビ遊技状態移行処理を終了する。一方、サブCPU71は、RT3遊技状態中でない場合には、次遊技からナビ遊技状態1へ移行させるための処理を行い(ステップS733)、ナビ遊技状態移行処理を終了する。   First, the sub CPU 71 determines whether or not it is in the RT3 gaming state (step S731). If the sub CPU 71 is in the RT3 gaming state, the sub CPU 71 performs processing for shifting from the next game to the navigation gaming state 2 (step S732), and ends the navigation gaming state transition processing. On the other hand, if the sub CPU 71 is not in the RT3 gaming state, the sub CPU 71 performs processing for shifting from the next game to the navigation gaming state 1 (step S733), and ends the navigation gaming state transition processing.

次に、図78を参照して、表示コマンド受信時処理について説明する。なお、図78は、本実施の形態の表示コマンド受信時処理のフローチャートを示す図である。   Next, display command reception processing will be described with reference to FIG. FIG. 78 is a diagram showing a flowchart of processing at the time of display command reception according to the present embodiment.

まず、サブCPU71は、BB当籤遊技であるか否かを判別する(ステップS751)。サブCPU71は、BB当籤遊技である場合には、次いで、表示役がBB(内部当籤したBB)であるか否かを判別し(ステップS752)、表示役がBBである場合には、表示コマンド受信時処理を終了し、一方、表示役がBBでない場合には、BB持越中フラグをオンにして(ステップS753)、表示コマンド受信時処理を終了する。   First, the sub CPU 71 determines whether or not the game is a BB winning game (step S751). If the display combination is BB winning game, the sub CPU 71 then determines whether or not the display combination is BB (internal winning BB) (step S752). If the display combination is BB, the display command On the other hand, if the display combination is not BB, the BB carryover flag is turned on (step S753), and the display command reception process ends.

一方、サブCPU71は、BB当籤遊技でない場合にはBB持越中フラグはオンか否かを判別する(ステップS754)。サブCPU71は、BB持越中フラグはオンでない場合には、表示コマンド受信時処理を終了し、BB持越中フラグはオンである場合には、次いで、表示役がBB(持越中のBB)であるか否かを判別する。(ステップS755)。このとき、サブCPU71は、表示役がBBでない場合には、表示コマンド受信時処理を終了し、表示役がBBである場合には、BB持越中フラグをオフにして(ステップS756)、表示コマンド受信時処理を終了する。   On the other hand, if it is not a BB winning game, the sub CPU 71 determines whether or not the BB carryover flag is on (step S754). If the BB carryover flag is not on, the sub CPU 71 terminates the display command reception process, and if the BB carryover flag is on, then the display combination is BB (BB being carried over). It is determined whether or not. (Step S755). At this time, if the display combination is not BB, the sub CPU 71 ends the display command reception process, and if the display combination is BB, the sub-CPU 71 turns off the BB carryover flag (step S756), and displays the display command. The process at the time of reception ends.

次に、図79を参照して、ボーナス終了コマンド受信時処理について説明する。なお、図79は、本実施の形態のボーナス終了コマンド受信時処理のフローチャートを示す図である。   Next, with reference to FIG. 79, a bonus end command reception process will be described. FIG. 79 is a diagram showing a flowchart of the bonus end command reception process according to the present embodiment.

まず、サブCPU71は、BB4遊技状態の終了時であるか否かを判別し(ステップS771)、BB4遊技状態の終了時でない場合には、ステップS774の処理に移行する。一方、BB4遊技状態の終了時である場合には、次いで、ビリーゲットチャレンジ成功フラグがオンか否かを判別する(ステップS772)。このとき、サブCPU71は、ビリーゲットチャレンジ成功フラグがオンでない場合には、ステップS774の処理に移行する。一方、ビリーゲットチャレンジ成功フラグがオンである場合には、ビリーゲットチャレンジ成功フラグをオフにし(ステップS773)、ステップS774の処理に移行する。   First, the sub CPU 71 determines whether or not it is at the end of the BB4 gaming state (step S771). If it is not at the end of the BB4 gaming state, the sub CPU 71 shifts to the processing of step S774. On the other hand, if it is at the end of the BB4 gaming state, it is then determined whether or not the billy get challenge success flag is on (step S772). At this time, if the billy get challenge success flag is not on, the sub CPU 71 proceeds to the process of step S774. On the other hand, if the billy get challenge success flag is on, the billy get challenge success flag is turned off (step S773), and the process proceeds to step S774.

次に、サブCPU71は、何れかのBB遊技状態の終了時であるか否かを判別する(ステップS774)。サブCPU71は、BB遊技状態の終了時ではないと判別したときには、ボーナス終了コマンド受信時処理を終了する。一方、サブCPU71は、BB遊技状態の終了時であると判別したときには、次いで、ナビモードが1〜4の何れかであるか判別する(ステップS775)。サブCPU71は、ナビモードが1〜4の何れでもない場合には、次遊技からナビ遊技状態0へ移行させるための処理を行い(ステップS779)、ボーナス終了コマンド受信時処理を終了する。一方、サブCPU71は、ナビモードが1〜4の何れかである場合には、次いで、BB当籤遊技における抽籤での移行か否かを判別する(ステップS776)。   Next, the sub CPU 71 determines whether or not it is at the end of any BB gaming state (step S774). When the sub CPU 71 determines that it is not at the end of the BB gaming state, it ends the bonus end command reception process. On the other hand, when the sub CPU 71 determines that it is the end of the BB gaming state, it then determines whether the navigation mode is any one of 1 to 4 (step S775). If the navigation mode is not any of 1 to 4, the sub CPU 71 performs a process for shifting from the next game to the navigation game state 0 (step S779), and ends the process at the time of receiving the bonus end command. On the other hand, when the navigation mode is any one of 1 to 4, the sub CPU 71 then determines whether or not it is a lottery transition in the BB winning game (step S776).

サブCPU71は、BB当籤遊技における抽籤での移行でない場合には、次遊技からナビ遊技状態1へ移行させるための処理を行い(ステップS780)、ボーナス終了コマンド受信時処理を終了する。一方、サブCPU71は、BB当籤遊技における抽籤での移行である場合には、次いで、BB遊技状態中におけるナビモード移行抽籤に当籤したか判別する(ステップS777)。サブCPU71は、BB遊技状態中におけるナビモード移行抽籤に当籤したと判別した場合には、次遊技からナビ遊技状態1へ移行させるための処理を行い(ステップS780)、ボーナス終了コマンド受信時処理を終了する。   If it is not a lottery transition in the BB winning game, the sub CPU 71 performs a process for shifting from the next game to the navigation game state 1 (step S780), and ends the process at the time of receiving the bonus end command. On the other hand, if it is a lottery transition in the BB winning game, the sub CPU 71 then determines whether the navigation mode transition lottery in the BB gaming state has been won (step S777). When the sub CPU 71 determines that the navigation mode transition lottery is won in the BB gaming state, the sub CPU 71 performs processing for shifting from the next game to the navigation gaming state 1 (step S780), and performs a bonus end command reception processing. finish.

一方、サブCPU71は、BB遊技状態中におけるナビモード移行抽籤に当籤したのではない判別した場合には、ナビ遊技状態移行待機数抽籤テーブルB(図32)を参照して、ナビ遊技状態移行待機数を抽籤し、ナビ遊技状態移行待機カウンタにセットし(ステップS778)、次いで、次遊技からナビ遊技状態0へ移行させるための処理を行い(ステップS779)、ボーナス終了コマンド受信時処理を終了する。   On the other hand, when determining that the navigation mode transition lottery in the BB gaming state has not been won, the sub CPU 71 refers to the navigation gaming state transition standby number lottery table B (FIG. 32) and waits for the navigation gaming state transition. The number is lottery and set in the navigation game state transition standby counter (step S778), and then a process for shifting from the next game to the navigation game state 0 is performed (step S779), and the process at the time of receiving the bonus end command is terminated. .

なおナビモード移行抽籤を、BB遊技状態の終了時に行うようにしてもよい。このとき、終了するBB遊技状態中における遊技内容に応じて抽籤を行うこととしてもよい。例えば、BB遊技状態1〜3中に一度もJAC1〜7(小役・リプレイ用ポインタ「25」〜「31」)が当籤しなかった場合には、高確率でナビモードが1上昇するように抽籤を行うこととしてもよい。また、BB遊技状態中のビリーゲットチャレンジを特定回数失敗した場合に、高確率でナビモードが1上昇するように抽籤を行うこととしてもよい。   The navigation mode transition lottery may be performed at the end of the BB gaming state. At this time, lottery may be performed according to the game content in the BB game state to be ended. For example, if JAC 1-7 (small role / replay pointers “25” to “31”) have never won during BB gaming states 1 to 3, the navigation mode is increased by 1 with a high probability. A lottery may be performed. In addition, when the billy get challenge in the BB gaming state is failed a specific number of times, lottery may be performed so that the navigation mode is increased by 1 with high probability.

次に、図80を用いて、BB4中抽籤処理(図64)のステップS445において表示パネルユニット演出データが登録された場合に実行される表示パネルユニット演出について説明する。   Next, with reference to FIG. 80, the display panel unit effect executed when the display panel unit effect data is registered in step S445 of the BB4 lottery process (FIG. 64) will be described.

サブCPU71は、表示パネルユニット演出データが登録されると、図80に示す時系列に従って、各表示パネル110Pa〜110Pdに対応するLED111〜114の輝度を変化させる。この場合、遊技者からは、初め、ゆっくりと奥からキャラクターが手前側に迫ってくるように見え、次いで、消灯期間を挟んで、一番手前の表示パネル110Paが高速点滅する。これにより、遊技者の期待感を向上させることができる。   When the display panel unit effect data is registered, the sub CPU 71 changes the luminance of the LEDs 111 to 114 corresponding to the display panels 110Pa to 110Pd according to the time series shown in FIG. In this case, it appears to the player that the character is slowly approaching from the back at first, and then the front display panel 110Pa blinks at high speed with the light extinction period in between. Thereby, a player's expectation can be improved.

[遊技機の管理システム]
次に、本実施の形態の遊技機1を利用したエラー情報履歴送信システムについて説明する。エラー情報履歴送信システムとは、遊技機1で発生した各種のエラーをエラー情報として記憶し、エラー情報の履歴を携帯端末の利用により遠隔のサーバに送信し、エラーの原因を解析するシステムである。
[Game machine management system]
Next, an error information history transmission system using the gaming machine 1 of the present embodiment will be described. The error information history transmission system is a system that stores various errors generated in the gaming machine 1 as error information, transmits the error information history to a remote server by using a mobile terminal, and analyzes the cause of the error. .

図81に示すように、エラー情報履歴送信システムは、遊技機1と、係員が所持する携帯端末としてのカメラ付き携帯通信端末(以下、「携帯端末」という)400と、サーバとしてのデータ管理サーバ500と、解析手段としての解析用PC600とを含んで構成される。なお、図81の例では、説明の便宜上、一つの携帯端末400を示しているが、実際には多数の携帯端末400からデータ管理サーバ500にアクセス可能となっている。   As shown in FIG. 81, the error information history transmission system includes a gaming machine 1, a mobile communication terminal with a camera 400 (hereinafter referred to as “mobile terminal”) as a mobile terminal possessed by a staff member, and a data management server as a server. 500 and an analysis PC 600 as analysis means. In the example of FIG. 81, for convenience of explanation, one mobile terminal 400 is shown, but in reality, the data management server 500 can be accessed from many mobile terminals 400.

データ管理サーバ500は、例えば、エラー情報の管理のみならず遊技記録に関する情報も管理する。携帯端末400とデータ管理サーバ500とは、ネットNWを介して、例えば、通信プロトコルにTCP/IP等を用いて相互にデータの送受信が可能になっている。なお、ネットNWは、例えば、インターネット、専用通信回線(例えば、CATV(Community Antenna Television)回線)、移動体通信網(基地局等を含む)、およびゲートウェイ等により構築されている。なお、遊技機1はネットNWに接続されていない。   For example, the data management server 500 manages not only error information but also information related to game records. The portable terminal 400 and the data management server 500 can transmit and receive data to and from each other via the network NW using, for example, TCP / IP as a communication protocol. The network NW is constructed by, for example, the Internet, a dedicated communication line (for example, a CATV (Community Antenna Television) line), a mobile communication network (including a base station), a gateway, and the like. Note that the gaming machine 1 is not connected to the network NW.

なお、携帯端末400と、データ管理サーバ500と、解析用PC600とは、特に図示しないが、それぞれ、制御部、記憶部、表示部、通信部等を備えている。また、データ管理サーバ500および解析用PC600は、例えば、遊技機1のメーカやシステム管理会社等、遊技機1の設置場所とは離隔した区域700に設置されることが好ましい。   Note that the portable terminal 400, the data management server 500, and the analysis PC 600 are each provided with a control unit, a storage unit, a display unit, a communication unit, and the like, although not particularly illustrated. Further, the data management server 500 and the analysis PC 600 are preferably installed in an area 700 separated from the installation location of the gaming machine 1 such as a manufacturer of the gaming machine 1 or a system management company.

遊技機1のサブCPU71は、エラー情報履歴送信システムによりサービスを提供する際、係員(携帯端末400)がデータ管理サーバ500にアクセスするように二次元コード300を液晶表示領域23に表示させる。具体的には、図83に示すように、係員が液晶表示領域23にエラー情報履歴を表示させ、例えば、通信エラーアラームであるCOMエラーアラーム(COM ERR ALM)23b等の所定の項目を選択することにより、二次元コード300を表示させる。   The sub CPU 71 of the gaming machine 1 displays the two-dimensional code 300 on the liquid crystal display area 23 so that the staff (portable terminal 400) accesses the data management server 500 when providing the service by the error information history transmission system. Specifically, as shown in FIG. 83, the clerk displays the error information history in the liquid crystal display area 23 and selects, for example, a predetermined item such as a COM error alarm (COM ERR ALM) 23b which is a communication error alarm. As a result, the two-dimensional code 300 is displayed.

携帯端末400の制御部は、表示された二次元コード300を携帯端末400のカメラ401で読み取り、例えば携帯端末400の専用ソフトにより二次元コード300を解析し、コード内のドメインおよび通信エラーログ等の情報を取得し、二次元コード300に含まれるドメイン等に従ってデータ管理サーバ500にアクセスし、二次元コード300に含まれる情報を出力時送信データとして送信する。   The control unit of the portable terminal 400 reads the displayed two-dimensional code 300 with the camera 401 of the portable terminal 400, analyzes the two-dimensional code 300 with the dedicated software of the portable terminal 400, for example, the domain in the code, the communication error log, etc. And the data management server 500 is accessed according to the domain included in the two-dimensional code 300, and the information included in the two-dimensional code 300 is transmitted as output transmission data.

一方、データ管理サーバ500の制御部は、受信した送信データに含まれる通信エラー情報を記憶部に記憶する。   On the other hand, the control unit of the data management server 500 stores the communication error information included in the received transmission data in the storage unit.

また、データ管理サーバ500の制御部は、出力時送信データに含まれる通信エラー情報を図示しないエラー情報データベースDB(database)に蓄積するとともに、当該通信エラー情報を解析用PC600に送信する。また、データ管理サーバ500の制御部は、受信した通信エラー情報等が示すエラー内容を携帯端末400が表示できるような表示データ(例えば、Webページ)を生成し、アクセスしてきた携帯端末400に対して返信する(図中、一点鎖線矢視)。そして、携帯端末400の制御部は受信した表示データに基づいて、エラー内容等を示す画面402を表示手段に表示させる。係員は、その画面402からエラー内容等を確認することができる。   The control unit of the data management server 500 accumulates communication error information included in the output transmission data in an error information database DB (database) (not shown), and transmits the communication error information to the analysis PC 600. In addition, the control unit of the data management server 500 generates display data (for example, a web page) that allows the mobile terminal 400 to display the error content indicated by the received communication error information and the like. To reply (in the figure, one-dot chain line arrow). And the control part of the portable terminal 400 displays the screen 402 which shows the error content etc. on a display means based on the received display data. The clerk can confirm the error content from the screen 402.

さらに、通信エラー情報を受信した解析用PC600は、その通信エラー情報や、エラー情報データベースDBに蓄積された各種の情報に基づいて通信エラーの原因を解析するようになっている。解析用PC600により解析された通信エラーの原因は、当該解析用PC600が設置される遊技機1のメーカやシステム管理会社等において、遊技機1のプログラムや構造等の改善、あるいは遊技機1の設置されたホールでの管理の改善等、適宜利用される。   Further, the analysis PC 600 that has received the communication error information analyzes the cause of the communication error based on the communication error information and various information stored in the error information database DB. The cause of the communication error analyzed by the analysis PC 600 is that the game machine 1 manufacturer or system management company where the analysis PC 600 is installed improves the program or structure of the game machine 1 or installs the game machine 1. It will be used as appropriate, such as improved management in the halls.

次に、係員がエラー情報履歴送信サービスを利用する際における遊技機1について説明する。遊技機1のサブCPU71は、図83に示すエラー情報履歴を液晶表示装置5に表示させるために、係員による通常操作と簡易操作との2種類の操作法を採用している。通常操作を実行する場合は、係員がドアキー2を右回転させて前面扉1bのロック機構を解放し、設定キーをオン操作して設定キースイッチ20Sをオンにすることで、液晶表示領域23に図82に示すメニュー画面が表示される。   Next, the gaming machine 1 when the staff uses the error information history transmission service will be described. The sub CPU 71 of the gaming machine 1 employs two types of operation methods, a normal operation by a staff member and a simple operation, in order to display the error information history shown in FIG. 83 on the liquid crystal display device 5. When executing the normal operation, the clerk turns the door key 2 to the right to release the lock mechanism of the front door 1b, turns on the setting key to turn on the setting key switch 20S, and enters the liquid crystal display area 23. A menu screen shown in FIG. 82 is displayed.

そして、係員が操作キーを操作して、「エラー情報履歴」項目23aを選択することで、液晶表示領域23に図83に示すエラー情報履歴画面が表示される。一方、簡易操作を実行する場合は、係員は、エラー発生時や非遊技時にドアキー2を左回転させてエラーのリセットを行い、その状態を一定時間、例えば5秒間以上保持する。これにより、液晶表示領域23に、図83に示すエラー情報履歴画面が表示される。   Then, when the clerk operates the operation key and selects the “error information history” item 23 a, the error information history screen shown in FIG. 83 is displayed in the liquid crystal display area 23. On the other hand, when executing a simple operation, the attendant resets the error by rotating the door key 2 counterclockwise when an error occurs or not playing, and holds the state for a predetermined time, for example, 5 seconds or more. As a result, the error information history screen shown in FIG. 83 is displayed in the liquid crystal display area 23.

サブCPU71は、係員が選択ボタン24と決定ボタン25を用いて、「エラー情報履歴」項目23aを選択する操作を検出すると、図83に示すように、液晶表示領域23にエラー情報履歴を表示する。さらに、サブCPU71は、係員が選択ボタン24と決定ボタン25を用いて、「COMエラーアラーム」項目23bを選択する操作を検出すると、当該エラー情報履歴に基づいて送信情報を生成し、図83に示すように、「COMエラーアラーム」項目23bの右側に送信情報に基づく二次元コード300を表示させる。   When the sub CPU 71 detects an operation of selecting the “error information history” item 23a using the selection button 24 and the determination button 25, the sub CPU 71 displays the error information history in the liquid crystal display area 23 as shown in FIG. . Further, when the sub CPU 71 detects an operation of selecting the “COM error alarm” item 23b by using the selection button 24 and the decision button 25, the sub CPU 71 generates transmission information based on the error information history, and FIG. As shown, the two-dimensional code 300 based on the transmission information is displayed on the right side of the “COM error alarm” item 23b.

また、サブCPU71は、通信エラーが1回発生した時点ではCOMエラーアラームを表示させず、1回目の通信エラーが発生してから30分以内に再度通信エラーが発生した場合に限り、COMエラーアラームを表示するようになっている。このため、サブCPU71は、通信エラーの発生した間隔を計測するためのCOMエラータイマを備えている。COMエラータイマは、内蔵RTC70aの計時またはOSが提供する機能による計時に基づいて計測を行う。   The sub CPU 71 does not display a COM error alarm when a communication error occurs once, and only when a communication error occurs again within 30 minutes after the first communication error occurs. Is displayed. For this reason, the sub CPU 71 includes a COM error timer for measuring an interval at which a communication error occurs. The COM error timer performs measurement based on the time measurement of the built-in RTC 70a or the time measurement by the function provided by the OS.

また、本実施の形態では、サブCPU71は、通信エラーが発生した場合に限って二次元コード300を作成するようにしている。このため、通信エラーが、例えば通常の遊技中に偶発的に発生した場合は、二次元コード300にエラー情報として載せられるデータは、図86(a)に示すように正常な処理の途中で通信エラーが発生し、その直後から再び正常な処理が実行されたものとなる。ここで、図85中の数値はデータの文字数であり、1文字のデータはコマンド種別、2文字のデータは直前のコマンドに対するパラメータをそれぞれ示す。   In the present embodiment, the sub CPU 71 generates the two-dimensional code 300 only when a communication error occurs. For this reason, if a communication error occurs accidentally during, for example, a normal game, the data that is loaded as error information on the two-dimensional code 300 is communicated during normal processing as shown in FIG. 86 (a). An error occurs, and normal processing is executed again immediately after that. Here, the numerical value in FIG. 85 is the number of characters of data, 1-character data indicates the command type, and 2-character data indicates the parameter for the immediately preceding command.

また、通信エラーがゴト行為により発生したもので、遊技機1に設定変更があった場合は、二次元コード300にエラー情報として載せられるデータは、図86(b)に示すように通信エラーの発生直後に設定変更がなされたものとなる。さらに、通信エラーが発生してレバー操作による連続送信がなされた場合は、二次元コード300にエラー情報として載せられるデータは、図86(c)に示すように通信エラーの発生直後からコマンド種別であるレバー操作とパラメータである成立役とが連続したものとなる。   In addition, when a communication error has occurred due to the goto action and the setting has been changed in the gaming machine 1, the data placed as error information in the two-dimensional code 300 is a communication error as shown in FIG. 86 (b). The settings are changed immediately after the occurrence. Furthermore, when a communication error occurs and continuous transmission is performed by lever operation, the data that is placed as error information on the two-dimensional code 300 is the command type immediately after the occurrence of the communication error, as shown in FIG. 86 (c). A certain lever operation and a parameterized winning combination are continuous.

また、図87に示す通信ログ収集用リングバッファ領域73e−1および図88に示す通信エラー保存領域73f−1では、コマンドは1文字データからなるとともに、パラメータは2文字データからなるものとしている。   In the communication log collection ring buffer area 73e-1 shown in FIG. 87 and the communication error storage area 73f-1 shown in FIG. 88, the command is made up of one character data and the parameter is made up of two character data.

図89は、副制御回路70のサブRAM73−1のデータが破壊された場合に、副制御回路70が、遊技機1の液晶表示領域23のほぼ全面に、RAMデータにサム異常が生じたため遊技を続行できない旨を報知した一例を示す。例えば、主制御回路60から受信したコマンド、演出データ情報、遊技状態情報、内部当籤役情報、表示役情報、各種カウンタおよび各種フラグ等の情報に関するデータの一部や全部が消去された場合に、遊技機1の液晶表示領域23の図柄表示領域4L、4C、4Rを除いた部分に、「RAMデータ異常 遊技を続行できません。設定変更を行ってください。」との報知を行う。このような報知を行うことにより、ゴト行為の抑制を図ることが期待できる。   FIG. 89 shows that when the data in the sub-RAM 73-1 of the sub-control circuit 70 is destroyed, the sub-control circuit 70 has a thumb abnormality in the RAM data over almost the entire liquid crystal display area 23 of the gaming machine 1. An example of notifying that it cannot continue is shown. For example, when some or all of the data related to the command, effect data information, game state information, internal winning combination information, display combination information, various counters and various flags received from the main control circuit 60 are deleted, A notification that “RAM data abnormal game cannot be continued. Please change the setting” is given to the portion of the liquid crystal display area 23 of the gaming machine 1 excluding the symbol display areas 4L, 4C, 4R. By performing such notification, it can be expected to suppress goto action.

次に、上述したエラー情報履歴送信システムの動作を、図90〜図96に示すフローチャートに沿って説明する。まず、図90を参照して副制御回路70における主基板通信受信割込処理について説明する。なお、図90は、本実施の形態の副制御回路70における主基板通信受信割込処理のフローチャートを示す図である。この副制御回路70における主基板通信受信割込処理のプログラムは、主制御回路60から副制御回路70に送信データが送信された時に、サブCPU71が割込処理として実行する。   Next, the operation of the error information history transmission system described above will be described with reference to the flowcharts shown in FIGS. First, the main board communication reception interrupt process in the sub control circuit 70 will be described with reference to FIG. FIG. 90 is a diagram showing a flowchart of main board communication reception interrupt processing in the sub-control circuit 70 of the present embodiment. The main board communication reception interrupt process program in the sub control circuit 70 is executed by the sub CPU 71 as an interrupt process when transmission data is transmitted from the main control circuit 60 to the sub control circuit 70.

サブCPU71は、メインCPU31との間に介在するI/Oポートの受信データレジスタから受信データを取得する(ステップS800)。また、サブCPU71は、I/Oポートの受信ステータスレジスタから受信ステータスデータを取得する(ステップS801)。さらに、サブCPU71は、受信データと、その受信データに関する受信ステータスデータとを、各キューバッファに登録し(ステップS802)、主基板通信受信割込処理を終了する。   The sub CPU 71 acquires received data from the received data register of the I / O port interposed between the main CPU 31 (step S800). In addition, the sub CPU 71 acquires reception status data from the reception status register of the I / O port (step S801). Further, the sub CPU 71 registers the reception data and the reception status data related to the reception data in each queue buffer (step S802), and ends the main board communication reception interrupt process.

サブCPU71は、上述したステップS800〜ステップS802の主基板通信受信割込処理を1回実行することにより、1バイトの受信データを処理するようになっている。本実施の形態では、1コマンドは8バイトのデータから構成される。したがって、サブCPU71は、ステップS800〜S802を8回連続して処理することにより、シリアルデータ通信の実行により1コマンドの処理を完了するようになっている。   The sub CPU 71 processes the received data of 1 byte by executing the main board communication reception interrupt process of steps S800 to S802 described above once. In the present embodiment, one command is composed of 8-byte data. Therefore, the sub CPU 71 completes processing of one command by executing serial data communication by processing steps S800 to S802 continuously eight times.

次に、図91を参照してサブCPU71の主基板通信処理について説明する。なお、図91は、本実施の形態のサブCPU71の主基板通信処理のフローチャートを示す図である。   Next, the main board communication process of the sub CPU 71 will be described with reference to FIG. FIG. 91 is a diagram showing a flowchart of the main board communication processing of the sub CPU 71 of the present embodiment.

サブCPU71は、OSのスケジューリングの機能に応答して、サブCPU71の主基板通信処理のプログラムを2msの周期で実行するように周期を設定する(ステップS808)。これにより、本タスクは、処理時間を含めて2msの周期で繰り返される。このため、サブCPU71は、2msの周期待ちをして(ステップS809)、フローチャートが繰り返される場合に2msの残り時間を待機する。   In response to the scheduling function of the OS, the sub CPU 71 sets a cycle so that the main board communication processing program of the sub CPU 71 is executed at a cycle of 2 ms (step S808). Thereby, this task is repeated at a cycle of 2 ms including the processing time. For this reason, the sub CPU 71 waits for a cycle of 2 ms (step S809), and waits for the remaining time of 2 ms when the flowchart is repeated.

なお、本タスク処理の周期は2msに限定されるものではなく、2ms〜4msの間で実行されてもよい。また、サブCPU71の主基板通信処理のプログラムは所定時間ごとに実行されるものに限られず、周期設定および周期待ちをすることなく、例えば、時間間隔に関係なく所定の条件が満たされた場合に実行されるようにしてもよい。   Note that the cycle of this task process is not limited to 2 ms, and may be executed between 2 ms and 4 ms. In addition, the main board communication processing program of the sub CPU 71 is not limited to one executed every predetermined time. For example, when a predetermined condition is satisfied regardless of the time interval, without setting the cycle and waiting for the cycle. It may be executed.

次に、サブCPU71は、ステップS802で受信データを登録したキューから受信データを取得する(ステップS810)。サブCPU71は、キューに受信データがあるか否かを判断する(ステップS811)。サブCPU71は、キューに受信データが無いと判断した場合は、再度キューから受信データを取得する(ステップS810)。   Next, the sub CPU 71 acquires the reception data from the queue in which the reception data is registered in step S802 (step S810). The sub CPU 71 determines whether there is received data in the queue (step S811). If the sub CPU 71 determines that there is no received data in the queue, it acquires the received data from the queue again (step S810).

サブCPU71が、キューに受信データがあると判断した場合は、受信データに物理層エラーが発生していないか否かを判断する(ステップS812)。サブCPU71は、受信データに物理層エラーが発生していないと判断した場合は、受信コマンドの数値範囲をチェックして取得する(ステップS813)。本実施の形態では、受信コマンドの数値範囲は、図85に示すように、01H〜10Hとなっている。そして、サブCPU71は、受信コマンドの数値が適正範囲内であるか否かを判断する(ステップS814)。   When the sub CPU 71 determines that there is received data in the queue, it determines whether a physical layer error has occurred in the received data (step S812). If the sub CPU 71 determines that no physical layer error has occurred in the received data, the sub CPU 71 checks and acquires the numerical range of the received command (step S813). In the present embodiment, the numerical range of the received command is 01H to 10H as shown in FIG. Then, the sub CPU 71 determines whether or not the numerical value of the received command is within an appropriate range (step S814).

サブCPU71が、コマンドの数値は適正範囲内であると判断した場合は、受信データについてBCCチェック処理を行う(ステップS815)。ここでは、1コマンドは8バイトのデータから構成されるので、サブCPU71は、各コマンドの第1バイト〜第7バイトのデータを順にXOR演算し、その結果を予め正しい結果を設定しておいた第8バイトのデータと比較することでチェック処理を行うようにしている。   When the sub CPU 71 determines that the numerical value of the command is within the proper range, the BCC check process is performed on the received data (step S815). Here, since one command is composed of 8-byte data, the sub CPU 71 sequentially XORs the data of the first byte to the seventh byte of each command, and sets the result in advance as a correct result. The check process is performed by comparing with the 8th byte data.

そして、サブCPU71は、BCCチェック処理の結果が正常であるか否かを判断する(ステップS816)。サブCPU71が、BCCチェック処理の結果が正常であると判断した場合は、コマンドの種別を抽出する(ステップS817)。   Then, the sub CPU 71 determines whether or not the result of the BCC check process is normal (step S816). When the sub CPU 71 determines that the result of the BCC check process is normal, the command type is extracted (step S817).

そして、サブCPU71は、抽出したコマンドが無操作コマンドか否かを判断する(ステップS818)。サブCPU71は、抽出したコマンドが無操作コマンドであると判断した場合は、再度キューから受信データを取得する(ステップS810)。   Then, the sub CPU 71 determines whether or not the extracted command is a no-operation command (step S818). If the sub CPU 71 determines that the extracted command is a no-operation command, the sub CPU 71 acquires the received data from the queue again (step S810).

サブCPU71は、抽出したコマンドが無操作コマンドではないと判断した場合は、後述する受信データログ保存処理を実行する(ステップS819)。さらに、サブCPU71は、後述する受信コマンドチェック処理を実行する(ステップS820)。   If the sub CPU 71 determines that the extracted command is not a no-operation command, the sub CPU 71 executes a received data log saving process to be described later (step S819). Further, the sub CPU 71 executes a received command check process to be described later (step S820).

そして、サブCPU71は、今回受信したコマンドが前回(直前の回)に受信したコマンドと異なっているか否かを判断する(ステップS821)。サブCPU71は、今回受信したコマンドが直前に受信したコマンドと異なっていない、すなわち同一であると判断した場合は、2msの周期待ちをして(ステップS809)再度キューから受信データを取得する(ステップS810)。   Then, the sub CPU 71 determines whether or not the command received this time is different from the command received last time (immediately before) (step S821). If the sub CPU 71 determines that the command received this time is not different from the command received immediately before, that is, it is the same, it waits for a period of 2 ms (step S809) and acquires the received data from the queue again (step S809). S810).

サブCPU71は、今回受信したコマンドが直前に受信したコマンドと異なっていると判断した場合は、今回受信したコマンドをメッセージキューに登録する(ステップS822)。そして、サブCPU71は、サブ制御ゲームデータサム値領域73b−1に対してサムチェックを行う(ステップS823)。   If the sub CPU 71 determines that the command received this time is different from the command received immediately before, the sub CPU 71 registers the command received this time in the message queue (step S822). Then, the sub CPU 71 performs a sum check on the sub control game data sum value area 73b-1 (step S823).

さらに、サブCPU71は、サムチェックした結果、ゲームデータは正常であるか否かを判断する(ステップS824)。サブCPU71は、ゲームデータが正常であると判断した場合は2msの周期待ちをして(ステップS809)、再度キューから受信データを取得する(ステップS810)。   Further, the sub CPU 71 determines whether or not the game data is normal as a result of the sum check (step S824). If the sub CPU 71 determines that the game data is normal, the sub CPU 71 waits for a period of 2 ms (step S809), and acquires the received data from the queue again (step S810).

サブCPU71は、ゲームデータが異常であると判断した場合は、エラー情報登録手段71dがデータ破壊エラーの発生をエラー情報履歴格納領域73d−1に登録する(ステップS825)。そして、サブCPU71は、2msの周期待ちをして(ステップS809)再度キューから受信データを取得する(ステップS810)。   When the sub CPU 71 determines that the game data is abnormal, the error information registration unit 71d registers the occurrence of the data destruction error in the error information history storage area 73d-1 (step S825). Then, the sub CPU 71 waits for a period of 2 ms (step S809), and obtains received data from the queue again (step S810).

また、サブCPU71は、ステップS812において受信データに物理層エラーが発生したと判断した場合、あるいはステップS814においてコマンドは適正範囲内ではないと判断した場合、あるいはステップS816においてBCCチェック処理の結果が正常ではないと判断した場合は、通信エラーが発生したと判断し、後述するCOMエラーチェック処理を実行する(ステップS826)。そして、サブCPU71は、2msの周期待ちをして(ステップS809)再度キューから受信データを取得する(ステップS810)。   The sub CPU 71 determines that a physical layer error has occurred in the received data in step S812, determines that the command is not within the proper range in step S814, or determines that the result of the BCC check process is normal in step S816. If not, it is determined that a communication error has occurred, and a COM error check process described later is executed (step S826). Then, the sub CPU 71 waits for a period of 2 ms (step S809), and obtains received data from the queue again (step S810).

次に、図92を参照してステップS819の受信データログ保存処理について説明する。なお、図92は、本実施の形態の副制御回路70で行われる主基板通信受信データログ保存処理のフローチャートを示す図である。この主基板通信受信データログ保存処理は、主としてサブCPU71の受信データログ保存手段71eにより実行される。   Next, the received data log saving process in step S819 will be described with reference to FIG. FIG. 92 is a diagram showing a flowchart of main board communication reception data log storage processing performed in the sub control circuit 70 of the present embodiment. The main board communication reception data log storage process is mainly executed by the reception data log storage means 71e of the sub CPU 71.

主基板通信受信データログ保存処理が実行されると、サブCPU71は、後述する主基板通信受信データログ一時領域保存処理を実行する(ステップS830)。主基板通信受信データログ一時領域保存処理は、図87に示す通信ログ収集用リングバッファ領域73e−1を用いるとともに、エラー発生の有無に関わらず、全ての通信ログを保存するための処理となっている。   When the main board communication received data log saving process is executed, the sub CPU 71 executes a main board communication received data log temporary area saving process described later (step S830). The main board communication reception data log temporary area saving process uses the communication log collection ring buffer area 73e-1 shown in FIG. 87, and saves all communication logs regardless of whether or not an error has occurred. ing.

続いて、サブCPU71は、後述する主基板通信エラー履歴データ保存処理を実行する(ステップS831)。主基板通信エラー履歴データ保存処理は、図88に示す通信エラー保存領域を用いるとともに、通信エラーが発生した場合に、関連する通信ログを保存するための処理となっている。その後、サブCPU71は、主基板通信受信データログ保存処理を終了する。   Subsequently, the sub CPU 71 executes main board communication error history data storage processing to be described later (step S831). The main board communication error history data storage process uses a communication error storage area shown in FIG. 88 and is a process for storing a related communication log when a communication error occurs. Thereafter, the sub CPU 71 ends the main board communication reception data log saving process.

次に、図93を参照してステップS830の主基板通信受信データログ一時領域保存処理について説明する。なお、図93は、本実施の形態の副制御回路70で行われる主基板通信受信データログ一時領域保存処理のフローチャートを示す図である。   Next, with reference to FIG. 93, the main board communication received data log temporary area storing process in step S830 will be described. FIG. 93 is a diagram showing a flowchart of main board communication reception data log temporary area storage processing performed in the sub-control circuit 70 of the present embodiment.

主基板通信受信データログ一時領域保存処理が実行されると、サブCPU71は、通信ログ収集用リングバッファ領域73e−1の通信ログデータバッファインデックスを取得する(ステップS840)。ここでのバッファ数は、適宜設定されている。   When the main board communication reception data log temporary area saving process is executed, the sub CPU 71 acquires the communication log data buffer index of the communication log collection ring buffer area 73e-1 (step S840). The number of buffers here is set as appropriate.

そして、サブCPU71は、通信ログ収集用リングバッファ領域73e−1の通信ログデータバッファ保存位置を算出する(ステップS841)。ここでは、サブCPU71は、バッファインデックスの値から、通信ログ収集用リングバッファ領域73e−1における保存位置を算出する。   Then, the sub CPU 71 calculates the communication log data buffer storage position of the communication log collection ring buffer area 73e-1 (step S841). Here, the sub CPU 71 calculates the storage position in the communication log collection ring buffer area 73e-1 from the value of the buffer index.

さらに、サブCPU71は、通信ログ収集用リングバッファ領域73e−1に受信データを保存する(ステップS842)。本実施の形態では、図87に示すように、コマンドと各コマンドに対応するパラメータとを連続した数値のセットが、最大で256セット保存されるようになっている。そして、サブCPU71は、通信ログデータバッファインデックスを更新する(ステップS843)。ここでは、サブCPU71は、受信データを保存したバッファインデックスを1つ加算する。   Further, the sub CPU 71 stores the received data in the communication log collection ring buffer area 73e-1 (step S842). In the present embodiment, as shown in FIG. 87, a maximum of 256 sets of numerical values in which a command and a parameter corresponding to each command are consecutive are stored. Then, the sub CPU 71 updates the communication log data buffer index (step S843). Here, the sub CPU 71 adds one buffer index storing the received data.

そして、サブCPU71は、バッファインデックスの値が上限値であるか否かを判断する(ステップS844)。サブCPU71は、バッファインデックスの値が上限値であると判断した場合は、通信ログデータバッファインデックスを先頭の1に戻し(ステップS845)、本バッファをリングバッファとして機能させる。その後、サブCPU71は、主基板通信受信データログ一時領域保存処理を終了する。また、サブCPU71は、バッファインデックスの値が上限値でないと判断した場合は、そのまま主基板通信受信データログ一時領域保存処理を終了する。   Then, the sub CPU 71 determines whether or not the value of the buffer index is an upper limit value (step S844). If the sub CPU 71 determines that the value of the buffer index is the upper limit value, the sub CPU 71 returns the communication log data buffer index to the first one (step S845), and causes this buffer to function as a ring buffer. Thereafter, the sub CPU 71 ends the main board communication reception data log temporary area saving process. If the sub CPU 71 determines that the value of the buffer index is not the upper limit value, the sub-CPU 71 ends the main board communication reception data log temporary area saving process as it is.

次に、図94を参照してステップS831の主基板通信エラー履歴データ保存処理について説明する。なお、図94は、本実施の形態の副制御回路70で行われる主基板通信エラー履歴データ保存処理のフローチャートを示す図である。   Next, the main board communication error history data storage process in step S831 will be described with reference to FIG. FIG. 94 is a diagram showing a flowchart of main board communication error history data storage processing performed in the sub-control circuit 70 of the present embodiment.

主基板通信エラー履歴データ保存処理が実行されると、サブCPU71は、通信エラー保存領域73f−1の保存バッファ選択インデックスを取得する(ステップS850)。そして、サブCPU71は、保存バッファ選択インデックスに基づいて通信エラー保存バッファを選択する(ステップS851)。   When the main board communication error history data storage process is executed, the sub CPU 71 acquires the storage buffer selection index of the communication error storage area 73f-1 (step S850). Then, the sub CPU 71 selects a communication error storage buffer based on the storage buffer selection index (step S851).

ここで、サブCPU71は、通信エラー(COMエラー)が発生したか否かを判断する(ステップS852)。サブCPU71が、COMエラーが発生したと判断した場合は、受信データログ保存手段71eがステップS851において選択された通信エラー保存領域73f−1に、通信エラーに関連する通信ログを保存する(ステップS853)。そして、サブCPU71は、その選択されたバッファインデックスを更新する(ステップS854)。その後、サブCPU71は、主基板通信エラー履歴データ保存処理を終了する。   Here, the sub CPU 71 determines whether or not a communication error (COM error) has occurred (step S852). If the sub CPU 71 determines that a COM error has occurred, the received data log storage unit 71e stores a communication log related to the communication error in the communication error storage area 73f-1 selected in step S851 (step S853). ). Then, the sub CPU 71 updates the selected buffer index (step S854). Thereafter, the sub CPU 71 ends the main board communication error history data storage process.

また、サブCPU71が、COMエラーが発生していないと判断した場合は、選択されたバッファインデックスを取得する(ステップS855)。そして、サブCPU71は、受信データを収集中であるか否かを判断する(ステップS856)。サブCPU71は、受信データを収集中でないと判断した場合は、主基板通信エラー履歴データ保存処理を終了する。   If the sub CPU 71 determines that no COM error has occurred, the sub CPU 71 acquires the selected buffer index (step S855). Then, the sub CPU 71 determines whether or not reception data is being collected (step S856). If the sub CPU 71 determines that the received data is not being collected, the main CPU communication error history data storage process is terminated.

サブCPU71は、受信データを収集中であると判断した場合は、バッファインデックスの値が上限値であるか否かを判断する(ステップS857)。本実施の形態では、バッファインデックスの値は0〜255であり、上限値は255となっている。サブCPU71は、バッファインデックスの値が上限値でないと判断した場合は、ステップS851において選択された通信エラー保存バッファに受信データを保存する(ステップS858)。そして、サブCPU71は、その選択されたバッファインデックスを更新する(ステップS859)。その後、サブCPU71は、主基板通信エラー履歴データ保存処理を終了する。   If the sub CPU 71 determines that the received data is being collected, the sub CPU 71 determines whether or not the value of the buffer index is the upper limit value (step S857). In this embodiment, the value of the buffer index is 0 to 255, and the upper limit value is 255. When determining that the buffer index value is not the upper limit value, the sub CPU 71 stores the received data in the communication error storage buffer selected in step S851 (step S858). Then, the sub CPU 71 updates the selected buffer index (step S859). Thereafter, the sub CPU 71 ends the main board communication error history data storage process.

サブCPU71は、バッファインデックスの値が上限値であると判断した場合は、保存バッファ選択インデックスを取得する(ステップS860)。そして、サブCPU71は、保存バッファ選択インデックスの値が上限値であるか否かを判断する(ステップS861)。本実施の形態では、保存バッファ選択インデックスの上限値は1024である。   If the sub CPU 71 determines that the buffer index value is the upper limit value, the sub CPU 71 obtains a storage buffer selection index (step S860). Then, the sub CPU 71 determines whether or not the value of the storage buffer selection index is an upper limit value (step S861). In the present embodiment, the upper limit value of the storage buffer selection index is 1024.

サブCPU71は、保存バッファ選択インデックスの値が上限値でないと判断した場合(ステップS861)は、保存バッファ選択インデックスを更新する(ステップS862)。ここでは、サブCPU71は、保存バッファ選択インデックスを1つ加算する。その後、サブCPU71は、主基板通信エラー履歴データ保存処理を終了する。サブCPU71は、バッファ選択インデックスの値が上限値であると判断した場合(ステップS861)は、主基板通信エラー履歴データ保存処理を終了する。   When the sub CPU 71 determines that the value of the storage buffer selection index is not the upper limit value (step S861), the sub CPU 71 updates the storage buffer selection index (step S862). Here, the sub CPU 71 adds one storage buffer selection index. Thereafter, the sub CPU 71 ends the main board communication error history data storage process. When the sub CPU 71 determines that the value of the buffer selection index is the upper limit value (step S861), the main board communication error history data storage process is terminated.

次に、図95を参照してステップS820の主基板通信受信コマンドチェック処理について説明する。なお、図95は、本実施の形態の副制御回路70で行われる主基板通信受信コマンドチェック処理のフローチャートを示す図である。   Next, the main board communication reception command check process in step S820 will be described with reference to FIG. FIG. 95 is a flowchart of the main board communication reception command check process performed by the sub control circuit 70 of the present embodiment.

主基板通信受信コマンドチェック処理が実行されると、サブCPU71は、受信データを取得する(ステップS870)。そして、サブCPU71は、受信コマンドチェックテーブルをセットする(ステップS871)。さらに、サブCPU71は、前回(直前の回)の受信データを取得する(ステップS872)。   When the main board communication reception command check process is executed, the sub CPU 71 obtains reception data (step S870). Then, the sub CPU 71 sets a received command check table (step S871). Further, the sub CPU 71 acquires the previous (preceding time) received data (step S872).

そして、サブCPU71は、コマンドチェックカウンタをセットする(ステップS873)。さらに、サブCPU71は、受信プロトコル確認データテーブルから確認データを取得する(ステップS874)。つまり、ここでは、図85に示す受信コマンドおよび前回受信コマンドのテーブルを取得する。   Then, the sub CPU 71 sets a command check counter (step S873). Further, the sub CPU 71 acquires confirmation data from the reception protocol confirmation data table (step S874). That is, here, the table of the received command and the previous received command shown in FIG. 85 is acquired.

次に、サブCPU71は、ステップS874で取得した受信コマンドおよび前回受信コマンドのテーブルをチェックして、手順が通常の遊技で行われる正常な手順であるか否かを判断する(ステップS875)。例えば、図85に示すテーブルにおいてDataの03Hに
示す受信コマンドが「遊技メダル投入」の場合、前回の受信コマンドが、デモ表示、遊技メダル投入、払出終了、ボーナス開始またはエラーであれば、手順は正常な順序であると判断する。サブCPU71は、受信コマンドは正常な順序のコマンドあると判断した場合は、主基板通信受信コマンドチェック処理を終了する。
Next, the sub CPU 71 checks the table of the received command and the previous received command acquired in step S874, and determines whether or not the procedure is a normal procedure performed in a normal game (step S875). For example, in the table shown in FIG. 85, when the reception command shown in 03H of Data is “game medal insertion”, if the previous reception command is a demo display, game medal insertion, payout end, bonus start or error, the procedure is Judge that the order is normal. If the sub CPU 71 determines that the received command is a command in the normal order, the sub-CPU 71 ends the main board communication received command check process.

サブCPU71は、受信コマンドは正常な順序のコマンドではないと判断した場合、例えば、図85に示すテーブルにおいて、Dataの07Hに示した受信コマンドが「入賞作動」
の場合、前回の受信コマンドがリール停止ではなく入賞作動の場合には、通常の遊技で行われる手順ではないと判断し、受信コマンドチェックテーブルを更新する(ステップS876)。そして、サブCPU71は、コマンドチェックカウンタを減算する(ステップS877)。
If the sub CPU 71 determines that the received command is not a command in the normal order, for example, in the table shown in FIG. 85, the received command shown in Data 07H is “winning operation”.
In this case, if the previous reception command is not a reel stop but a winning operation, it is determined that the procedure is not performed in a normal game, and the reception command check table is updated (step S876). Then, the sub CPU 71 subtracts the command check counter (step S877).

さらに、サブCPU71は、コマンドチェックが終了したか否かを判断する(ステップS878)。ここでは、サブCPU71は、例えばコマンドチェックカウンタが0等の閾値以下になったことでコマンドチェックが終了したと判断するようになっている。   Further, the sub CPU 71 determines whether or not the command check has ended (step S878). Here, for example, the sub CPU 71 determines that the command check has been completed when the command check counter is equal to or less than a threshold value such as 0.

サブCPU71は、コマンドチェックが終了していないと判断した場合は、再度、受信プロトコル確認データテーブルから確認データを取得する(ステップS874)。サブCPU71は、コマンドチェックが終了したと判断した場合は、エラー情報登録手段71dが異常手順エラー(シーケンスエラー)の発生をエラー情報履歴格納領域73d−1に登録する(ステップS879)。その後、サブCPU71は、主基板通信受信コマンドチェック処理を終了する。   If the sub CPU 71 determines that the command check has not ended, the sub CPU 71 obtains confirmation data from the reception protocol confirmation data table again (step S874). If the sub CPU 71 determines that the command check has ended, the error information registration unit 71d registers the occurrence of an abnormal procedure error (sequence error) in the error information history storage area 73d-1 (step S879). Thereafter, the sub CPU 71 ends the main board communication reception command check process.

次に、図96を参照してステップS826のCOMエラーチェック処理について説明する。なお、図96は、本実施の形態の副制御回路70で行われるCOMエラーチェック処理のフローチャートを示す図である。   Next, the COM error check process in step S826 will be described with reference to FIG. FIG. 96 is a diagram showing a flowchart of the COM error check process performed in the sub control circuit 70 of the present embodiment.

COMエラーチェック処理が実行されると、サブCPU71は、受信データログ保存処理を実行する(ステップS880)。この受信データログ保存処理の手順は、図92に示す主基板通信受信データログ保存処理のフローチャートの通りである。この場合、図94に示すステップS852において、COMエラーが発生したものと判断され、受信データログ保存手段71eは、通信エラー保存領域73f−1に通信エラーに関連する通信ログを保存する(ステップS853)。   When the COM error check process is executed, the sub CPU 71 executes a received data log storage process (step S880). The procedure of this received data log saving process is as shown in the flowchart of the main board communication received data log saving process shown in FIG. In this case, it is determined in step S852 shown in FIG. 94 that a COM error has occurred, and the received data log storage unit 71e stores a communication log related to the communication error in the communication error storage area 73f-1 (step S853). ).

そして、サブCPU71は、COMエラータイマがカウント中であるか否かを判断する(ステップS881)。サブCPU71は、COMエラータイマがカウント中であると判断した場合は、COMエラータイマが30分以内であるか否かを判断する(ステップS882)。   Then, the sub CPU 71 determines whether or not the COM error timer is being counted (step S881). If the sub CPU 71 determines that the COM error timer is counting, it determines whether the COM error timer is within 30 minutes (step S882).

サブCPU71は、COMエラータイマが30分以内であると判断した場合は、エラー情報登録手段71dが通信エラー(COMエラー)の発生をエラー情報履歴格納領域73d−1に登録する(ステップS883)。そして、サブCPU71は、COMエラータイマのカウントストップをセットして(ステップS884)、COMエラーチェック処理を終了する。   When the sub CPU 71 determines that the COM error timer is within 30 minutes, the error information registration unit 71d registers the occurrence of a communication error (COM error) in the error information history storage area 73d-1 (step S883). Then, the sub CPU 71 sets the count stop of the COM error timer (step S884), and ends the COM error check process.

また、サブCPU71は、COMエラータイマがカウント中でないと判断した場合、またはCOMエラータイマが30分以内でないと判断した場合は、COMエラータイマのカウントスタートをセットして(ステップS885)、COMエラーチェック処理を終了する。   If the sub CPU 71 determines that the COM error timer is not being counted, or if the COM error timer is determined not to be within 30 minutes, the sub CPU 71 sets the count start of the COM error timer (step S885), and the COM error End the check process.

以上説明したように、本実施の形態の遊技機の管理システムは、サーバ500により受信された二次元コード300からエラー情報を取得し、エラー情報に基づいてエラーの原因を解析する解析用PC600を備えている。したがって、従来のように遊技機1において単に通信エラーの内容を特定するだけに止まらず、別個に設置された解析用PC600を用いてエラー情報からエラーの原因を解析して特定できるようになる。得られたエラーの原因は、遊技機1のその後の改良等に利用することができる。   As described above, the gaming machine management system according to the present embodiment acquires the error information from the two-dimensional code 300 received by the server 500 and analyzes the analysis PC 600 that analyzes the cause of the error based on the error information. I have. Therefore, in the gaming machine 1 as in the prior art, it is not limited to simply specifying the content of the communication error, but the cause of the error can be analyzed and specified from the error information using the separately installed analysis PC 600. The cause of the obtained error can be used for the subsequent improvement of the gaming machine 1 or the like.

また、本実施の形態の遊技機1では、サブCPU71により通信エラーの発生が検出された場合に限り、通信エラーに関する通信エラー情報を二次元コード300に変換するので、必要以上に二次元コードを作成する場合に比べて制御を簡素化することができる。   Further, in the gaming machine 1 of the present embodiment, only when the occurrence of a communication error is detected by the sub CPU 71, the communication error information related to the communication error is converted into the two-dimensional code 300. Therefore, the two-dimensional code is more than necessary. Control can be simplified compared with the case of creating.

また、本実施の形態の遊技機1では、ドアキー2の操作によりエラー情報履歴を液晶表示装置5に表示させることができるので、係員は遊技機1の設定キーを操作することなくエラー情報履歴を確認できるようになる。このため、係員は営業時間中であっても遊技機1のエラー情報履歴を表示させることができるので、エラーの原因特定をより効果的に促進できるようになる。   Further, in the gaming machine 1 of the present embodiment, the error information history can be displayed on the liquid crystal display device 5 by operating the door key 2, so that the clerk displays the error information history without operating the setting key of the gaming machine 1. It becomes possible to confirm. For this reason, since the clerk can display the error information history of the gaming machine 1 even during business hours, the cause of the error can be more effectively promoted.

しかも、本実施の形態の遊技機1では、係員はドアキー2を左回転方向へ回転させて、遊技機1のエラーをリセットさせた状態を一定時間保持することにより、エラー情報履歴を表示するようになっている。このため、ドアキー2を保有している係員であれば容易にエラー情報履歴を表示できるとともに、通常はドアキー2を保有する係員は設定キーを保有する係員よりも多いことから、利便性を向上することができる。   Moreover, in the gaming machine 1 of the present embodiment, the attendant displays the error information history by rotating the door key 2 in the counterclockwise direction and holding the state where the error of the gaming machine 1 is reset for a certain period of time. It has become. For this reason, if it is a clerk who has the door key 2, the error information history can be displayed easily, and usually the clerk who has the door key 2 is more than the clerk who has the setting key, thereby improving convenience. be able to.

また、本実施の形態の遊技機1では、サブCPU71は、通信エラーの発生が検出された場合に、通信異常が発生したことと、その発生時刻と、その解除時刻とをエラー情報としてサブRAM73−1に逐次記憶させるようになっている。さらに、サブCPU71は、記憶したエラー情報からエラー情報履歴を作成し、ドアキー2の操作により情報開示要求があった場合に、エラー情報履歴を液晶表示装置5に表示させる。このため、遊技機1での通信エラー報知の不正な解除を確認できるとともに、通信エラー報知の発生時刻や解除時刻を後から確認できるようになる。   Further, in the gaming machine 1 of the present embodiment, when the occurrence of a communication error is detected, the sub CPU 71 uses the sub RAM 73 as error information that indicates that a communication error has occurred, its occurrence time, and its release time. -1 is sequentially stored. Further, the sub CPU 71 creates an error information history from the stored error information, and causes the liquid crystal display device 5 to display the error information history when there is an information disclosure request by operating the door key 2. For this reason, it is possible to confirm the unauthorized release of the communication error notification in the gaming machine 1 and to confirm the occurrence time and the release time of the communication error notification later.

また、本実施の形態の遊技機1では、サブCPU71は、手順検出手段71bにより通常の遊技では起こりえない手順、すなわち、異常な手順で遊技が進行したことが検出された場合に、そのような異常な手順が発生したことと、正常な手順のうちで取りこぼした手順とをエラー情報としてサブRAM73−1に逐次記憶させるようになっている。さらに、サブCPU71は、記憶したエラー情報からエラー情報履歴を作成し、ドアキー2の操作により情報開示要求があった場合に、エラー情報履歴を液晶表示装置5に表示させる。   Further, in the gaming machine 1 of the present embodiment, the sub CPU 71 detects that the procedure detecting means 71b detects a procedure that cannot occur in a normal game, that is, that the game has progressed in an abnormal procedure. The occurrence of an abnormal procedure and the procedure missed in the normal procedure are sequentially stored in the sub-RAM 73-1 as error information. Further, the sub CPU 71 creates an error information history from the stored error information, and causes the liquid crystal display device 5 to display the error information history when there is an information disclosure request by operating the door key 2.

例えば、図83に液晶表示領域23にエラー情報履歴の一例を示す。例えば、No.7に示すエラー内容の「BLS123PE」では、通常、メダル等の投入を表す「B」の手順の次に、レバーの操作によるリールの回転開始を表す「L」および「S」の手順、リール1の停止を表す「1」の手順、リール2の停止を表す「2」の手順、リール3の停止を表す「3」の手順、支払の「P」の手順が続いて遊技が終了する。   For example, FIG. 83 shows an example of the error information history in the liquid crystal display area 23. For example, no. In the error content “BLS123PE” shown in FIG. 7, the procedure of “L” and “S” indicating the start of rotation of the reel by the operation of the lever is usually followed by the procedure of “B” indicating insertion of a medal or the like, reel 1 The game ends after the procedure “1” indicating the stop of the reel 2, the procedure “2” indicating the stop of the reel 2, the procedure “3” indicating the stop of the reel 3, and the procedure “P” of the payment.

しかし、そこでは、数字の「1」を丸で囲み、リール1の停止の手順を取りこぼしたことを示している。このため、従来のように異常な手順が発生すると単にデモ画面に戻ってしまう場合に比べ、通常の遊技では起こりえない手順が発生したこと、取りこぼした手順、発生件数、連続発生の有無等を確認できるようになるので、ゴトの発生を判断材料の一つにすることができる。なお、取りこぼした手順は、丸で囲む以外に、文字自体の色で区別したり、書体を異なるものにしたり、文字の線を太くしたりすることによって明瞭に表すことができる。   However, the numeral “1” is circled to indicate that the procedure for stopping the reel 1 has been missed. Therefore, compared to the case where an abnormal procedure occurs as in the past, the procedure returns to the demo screen, the procedure that could not occur in normal games occurred, the number of steps that were missed, the number of occurrences, the presence or absence of continuous occurrence, etc. Since it can be confirmed, the occurrence of goto can be one of the judgment materials. In addition to enclosing a circle, the procedure that has been missed can be clearly expressed by distinguishing it by the color of the character itself, making the font different, or making the character line thicker.

また、本実施の形態の遊技機1では、サブCPU71は、データ破壊検出手段71cによりサブRAM73−1のデータ破壊が検出された場合に、データ破壊が発生したことをエラー情報としてサブRAM73−1に逐次記憶させるようになっている(ステップS825)。さらに、サブCPU71は、ドアキー2の操作により情報開示要求があった場合に、エラー情報履歴格納領域73d−1からエラー情報履歴を読み出して液晶表示装置5に表示させる。   Further, in the gaming machine 1 according to the present embodiment, the sub CPU 71-1 uses the sub RAM 73-1 as error information that the data destruction has occurred when the data destruction of the sub RAM 73-1 is detected by the data destruction detection means 71c. Are sequentially stored (step S825). Further, the sub CPU 71 reads the error information history from the error information history storage area 73 d-1 and displays it on the liquid crystal display device 5 when there is an information disclosure request by operating the door key 2.

このため、この遊技機1によれば遊技中のサブRAM73−1のデータ破壊を検出できるようになるので、データ破壊に対し直ちにエラー報知をすることでゴトの発生を抑制することができる。エラー報知としては、例えば、図89に示すように、副制御回路70のサブRAM73−1のデータが破壊された場合に、致命的なエラーとして、遊技機1の液晶表示領域23のほぼ全面に、RAMデータに異常が生じたため遊技を続行できない旨を示す。これにより、ゴト行為によるRAM破壊行為を抑制することができる。このような報知の解除は、例えば電源切断等の設定変更によって行う。   For this reason, according to this gaming machine 1, it becomes possible to detect the data destruction of the sub RAM 73-1 during the game, and thus it is possible to suppress the occurrence of the goto by immediately informing the error against the data destruction. As the error notification, for example, as shown in FIG. 89, when the data in the sub RAM 73-1 of the sub control circuit 70 is destroyed, a fatal error is detected on almost the entire surface of the liquid crystal display area 23 of the gaming machine 1. This indicates that the game cannot be continued because of an abnormality in the RAM data. Thereby, the RAM destruction action by a goto action can be suppressed. Such notification is canceled by a setting change such as power-off.

また、上述した本実施の形態の遊技機においては、遊技機1をパチスロ機とした場合について説明した。しかしながら、本発明に係る遊技機においては、これに限られず、後述するように、例えば、図柄の変動表示装置を有するパチンコ機に対しても適用することができる。また、上述した本実施の形態の遊技機においては、二次元コード300は通信エラー履歴データのみを含むものとして説明した。しかしながら、本発明に係る遊技機においては、これに限られず、例えば、エラー情報履歴あるいは遊技者の遊技記録を含むようにしてもよい。   Further, in the gaming machine of the present embodiment described above, the case where the gaming machine 1 is a pachislot machine has been described. However, the gaming machine according to the present invention is not limited to this, and can be applied to, for example, a pachinko machine having a symbol variation display device as described later. Further, in the gaming machine of the present embodiment described above, the two-dimensional code 300 has been described as including only communication error history data. However, the gaming machine according to the present invention is not limited to this, and may include, for example, an error information history or a player's game record.

以上のように、本実施の形態の遊技機は、副制御回路とスケーラ装置との間で通信エラーが生じた場合に、エラーの発生の日時および内容を確認することができ、パチスロ等の遊技機および遊技機の管理方法に有用である。   As described above, the gaming machine according to the present embodiment can check the date and content of the occurrence of an error when a communication error occurs between the sub-control circuit and the scaler device. This is useful for managing machines and gaming machines.

[サブCPU]
次に、図99を参照しながらサブCPU71の電源投入処理について説明する。図99はサブCPU71の電源投入処理のフローチャートである。
[Sub CPU]
Next, the power-on process of the sub CPU 71 will be described with reference to FIG. FIG. 99 is a flowchart of the power-on process of the sub CPU 71.

サブCPU71の電源投入処理は、OS内の初期化処理であり、サブCPU71の電源が投入されると、CPUおよび内部デバイスの初期化や周辺ICの初期化を行うためにサブCPU初期設定処理が実行される(ステップS910)。次に、サブCPU71は、各種のタスク起動要求のために、図101に基づいて後述するマザータスクの起動要求処理を実行する(ステップS911)。そして、サブCPU71は、図103に基づいて後述するサブRAM管理処理を実行する。   The power-on process of the sub CPU 71 is an initialization process in the OS. When the power of the sub CPU 71 is turned on, a sub CPU initial setting process is performed to initialize the CPU and internal devices and peripheral ICs. It is executed (step S910). Next, the sub CPU 71 executes mother task activation request processing, which will be described later with reference to FIG. 101, for various task activation requests (step S911). Then, the sub CPU 71 executes a sub RAM management process described later based on FIG.

また、副制御回路70内に電断検知回路が設けられている。(図示しない)。その電断検知回路が、電圧低下、例えば、4.5Vまで電圧が低下したことを検知すると、電断検知信号を出力する。サブCPU71は、外部割込ポート(NMI)からの割込入力により、図100に示す電源割込処理を実行する。   Further, a power interruption detection circuit is provided in the sub control circuit 70. (Not shown). When the power interruption detection circuit detects a voltage drop, for example, a voltage drop to 4.5 V, it outputs a power interruption detection signal. The sub CPU 71 executes the power supply interrupt process shown in FIG. 100 in response to an interrupt input from the external interrupt port (NMI).

なお、主制御と異なり、電源割込処理では、サブCPU71はサム値の計算は行わない。サブCPU71によるサム値の計算は、有効コマンド受信時、演出モード変更時等ごとに行われている。   Unlike the main control, the sub CPU 71 does not calculate the sum value in the power interruption process. The calculation of the sum value by the sub CPU 71 is performed every time a valid command is received, when the effect mode is changed, or the like.

図101に示すマザータスクの要求処理は、OSに遊技機1の機能に必要なタスクの起動要求をする処理である。まずサブCPU71はメインタスクの起動要求をする(ステップS1001)。次にサブタスクの起動要求として、役物制御タスク起動要求をし(ステップS1002)、ランプ制御タスク起動要求をし(ステップS1003)、サウンド制御タスク起動要求をし(ステップS1004)、主基板通信タスク起動要求をし(ステップS1005)、アニメタスク起動要求をし(ステップS1006)、サブデバイス間通信制御タスク起動要求をし(ステップS1007)、次に、RTC制御タスク起動要求をする(ステップS1008)。   The mother task request process shown in FIG. 101 is a process of requesting the OS to start a task necessary for the function of the gaming machine 1. First, the sub CPU 71 issues a main task activation request (step S1001). Next, as an activation request for a subtask, an accessory control task activation request is made (step S1002), a lamp control task activation request is made (step S1003), a sound control task activation request is made (step S1004), and a main board communication task activation is started. A request is made (step S1005), an animation task activation request is made (step S1006), an inter-subdevice communication control task activation request is made (step S1007), and then an RTC control task activation request is made (step S1008).

主基板通信タスク起動要求に応答してOSから主基板通信タスク要求がでると、主基板通信タスクは、上記の通り、図91に示すフローチャートに沿って実行される。   When the main board communication task request is issued from the OS in response to the main board communication task activation request, the main board communication task is executed according to the flowchart shown in FIG. 91 as described above.

また、RTC制御タスクは、図102に示すフローチャットに沿って実行される。まず、サブCPU71は、OSの時間管理として100msの周期設定を行う(ステップS1011)。次に、サブCPU71は、外付けRTC70cから日時を読み込み(ステップS1012)、その読み込んだ外付けRTC70cの日時を内蔵RTC70aの初期値として設定する(ステップS1013)。   The RTC control task is executed along the flow chat shown in FIG. First, the sub CPU 71 sets a period of 100 ms for OS time management (step S1011). Next, the sub CPU 71 reads the date / time from the external RTC 70c (step S1012), and sets the read date / time of the external RTC 70c as an initial value of the internal RTC 70a (step S1013).

次に、サブCPU71は、外付けRTC70cからステータス情報を読み込み(ステップS1014)、ステータス情報を正常に読み込むことができたか否かを判断し(ステップS1015)、正常に読み込めた場合には、電源に異常があるか否かを判断し(ステップS1016)、電源異常がない場合には、発振異常があるか否かを判断し(ステップS1017)、発振異常がない場合には、リセット信号を検出したか否かを判断し(ステップS1018)、リセット信号を検出しない場合には、外付けRTC70cから日時を読み込む(ステップS1019)。   Next, the sub CPU 71 reads the status information from the external RTC 70c (step S1014), determines whether or not the status information has been read normally (step S1015). It is determined whether there is an abnormality (step S1016). If there is no power supply abnormality, it is determined whether there is an oscillation abnormality (step S1017). If there is no oscillation abnormality, a reset signal is detected. If the reset signal is not detected, the date / time is read from the external RTC 70c (step S1019).

この日時を読み込んだ時に、サブCPU71は、日時の範囲に異常があるか否かを判断する(ステップS1020)。例えば、年、月、日または時間の値が2桁を越えている場合には日時範囲に異常があると判断する。サブCPU71は、日時範囲に異常があると判断したときには、図98Bのテーブルに示すように、RTCの時刻異常として、エラーコード(RTC TIM)をサブRAM73−1のエラー情報履歴格納領域73d−1に登録する
(ステップS1021)。
When reading this date and time, the sub CPU 71 determines whether or not there is an abnormality in the date and time range (step S1020). For example, when the year, month, day, or time value exceeds two digits, it is determined that the date / time range is abnormal. When the sub CPU 71 determines that there is an abnormality in the date and time range, as shown in the table of FIG. 98B, the error code (RTC TIM) is set as the error time of the RTC and the error information history storage area 73d-1 in the sub RAM 73-1. (Step S1021).

一方、サブCPU71は、ステップS1015において、外付けRTC70cからステータス情報を正常に読み込むことができないと判断した場合には、エラー情報履歴格納領域73d−1に、RTC通信回線異常として、エラーコード(RTC DSC)を登録する(ス
テップS1021)。
On the other hand, if the sub CPU 71 determines in step S1015 that the status information cannot be normally read from the external RTC 70c, an error code (RTC) is stored in the error information history storage area 73d-1 as an RTC communication line abnormality. DSC) is registered (step S1021).

サブCPU71は、ステップS1016において、外付けRTC70cに関して電源に異常があると判断した場合には、エラー情報履歴格納領域73d−1に、RTC電圧低下として、エラーコード(RTC POWER)を登録する(ステップS1021)。   If the sub CPU 71 determines in step S1016 that there is an abnormality in the power supply regarding the external RTC 70c, it registers an error code (RTC POWER) in the error information history storage area 73d-1 as the RTC voltage drop (step S1016). S1021).

また、サブCPU71は、ステップS1017において、外付けRTC70cに関して発振異常があると判断した場合には、エラー情報履歴格納領域73d−1に、発振停止検出として、エラーコード(RTC CLK)を登録する(ステップS1021)。   If the sub CPU 71 determines in step S1017 that there is an oscillation abnormality with respect to the external RTC 70c, it registers an error code (RTC CLK) in the error information history storage area 73d-1 as oscillation stop detection ( Step S1021).

サブCPU71は、上記のように、ステップS1021において、外付けRTC70cのエラー種別に対応したエラーコードをエラー情報として登録すると、外付けRTC70cを初期化し、外付けRTC70cに内蔵RTC70aの現在の日時を設定する(ステップS1022)。   As described above, when registering an error code corresponding to the error type of the external RTC 70c as error information in step S1021, the sub CPU 71 initializes the external RTC 70c and sets the current date and time of the internal RTC 70a in the external RTC 70c. (Step S1022).

このように、外付けRTC70cを初期化し、外付けRTC70cに内蔵RTC70aの現在の日時を設定した場合、またはステップS1019によって外付けRTC70cか
ら読み込んだ日時の範囲に異常がないとステップS1020において判断した場合には、サブCPU71は、係員操作画面から外付けRTC70cの日時の設定に変更がされているか否かを判断し(ステップS1023)、変更されている場合には、内蔵RTC70aの日時データを外付けRTC70cに設定する(ステップS1024)。
As described above, when the external RTC 70c is initialized and the current date / time of the built-in RTC 70a is set in the external RTC 70c, or when it is determined in step S1020 that there is no abnormality in the date / time range read from the external RTC 70c in step S1019. In step S1023, the sub CPU 71 determines whether or not the date and time setting of the external RTC 70c has been changed from the staff operation screen. The RTC 70c is set (step S1024).

ステップS1024において内蔵RTC70aの日時データを外付けRTC70cに設定した場合、または、ステップS1023において、外付けRTC70cの日時の設定に変更がないと判断した場合には、サブCPU71は、100msの周期待ちをして(ステップS1025)、再度外付けRTC70cからステータス情報を読み込む(ステップS1014)。   If the date / time data of the built-in RTC 70a is set in the external RTC 70c in step S1024, or if it is determined in step S1023 that there is no change in the date / time setting of the external RTC 70c, the sub CPU 71 waits for a cycle of 100 ms. Then, the status information is read again from the external RTC 70c (step S1014).

次に、図103を参照しながら、サブ制御バックアップメモリ(SRAM)73−2の管理処理について説明する。図103は、サブ管理処理のフローチャートを示す。   Next, the management process of the sub control backup memory (SRAM) 73-2 will be described with reference to FIG. FIG. 103 shows a flowchart of the sub management process.

まず、サブCPU71は、SRAM73−2のバックアップデータ1領域73a−2のサム値を計算して、4バイトのバックアップデータ1サム値を得る(ステップS1031)。次に、サブCPU71は、その取得したサム値が正常であるか、かつ、バックアップデータ1領域73a−2のマジックコードとサブROM72のプログラム管理データ領域72fのマジックコードとが同一か否かを判断し(ステップS1032)、YESの場合には、バックアップRAM73−2のバックアップデータ1領域73a−2をサブRAM73−1のゲームデータ領域73a−1に複写する(ステップS1033)。   First, the sub CPU 71 calculates the sum value of the backup data 1 area 73a-2 of the SRAM 73-2 to obtain a 4-byte backup data 1 sum value (step S1031). Next, the sub CPU 71 determines whether the acquired sum value is normal and whether the magic code of the backup data 1 area 73a-2 and the magic code of the program management data area 72f of the sub ROM 72 are the same. If the answer is YES, the backup data 1 area 73a-2 of the backup RAM 73-2 is copied to the game data area 73a-1 of the sub RAM 73-1 (step S1033).

ステップS1032において、サブCPU71は、NOと判断した場合には、バックアップデータ1領域73a−2のミラーリングであるバックアップデータ2領域73c−2のサム値を計算して、4バイトのバックアップデータ2サム値を得る(ステップS1034)。   If the sub CPU 71 determines NO in step S1032, the sub CPU 71 calculates the sum value of the backup data 2 area 73c-2, which is the mirroring of the backup data 1 area 73a-2, and calculates the 4-byte backup data 2 sum value. Is obtained (step S1034).

ステップS1034に続いて、サブCPU71は、その取得したサム値が正常であるか、かつ、バックアップデータ2領域73c−2のマジックコードとサブROM72のプログラム管理データ領域72fのマジックコードとが同一かを判断する(ステップS1035)。   Subsequent to step S1034, the sub CPU 71 determines whether the acquired sum value is normal and whether the magic code in the backup data 2 area 73c-2 and the magic code in the program management data area 72f of the sub ROM 72 are the same. Determination is made (step S1035).

ステップS1035の判断がYESの場合には、サブCPU71は、バックアップRAM73−2のバックアップデータ2領域73c−2をサブRAM73−1のゲームデータ領域73a−1に複写する(ステップS1036)。   If the determination in step S1035 is YES, the sub CPU 71 copies the backup data 2 area 73c-2 of the backup RAM 73-2 to the game data area 73a-1 of the sub RAM 73-1 (step S1036).

ステップS1035の判断がNOの場合には、サブCPU71は、サブROM72のゲームデータ初期化設定データ領域72cをサブRAM73−1のゲームデータ領域73a−1に複写する(ステップS1037)。   If the determination in step S1035 is NO, the sub CPU 71 copies the game data initialization setting data area 72c in the sub ROM 72 to the game data area 73a-1 in the sub RAM 73-1 (step S1037).

ステップS1036またはステップS1037が実行された場合、サブCPU71は、ゲームデータサム異常として、エラーコード(MEM ERR 1)をエラー情報履歴格納領域7
3d−1に登録する(ステップS1038)。ただし、このRAMデータ異常を報知する図89に示すような画面は表示されない。
When step S1036 or step S1037 is executed, the sub CPU 71 sets an error code (MEM ERR 1) as an error information history storage area 7 as a game data sum abnormality.
Registered to 3d-1 (step S1038). However, the screen as shown in FIG. 89 for notifying the RAM data abnormality is not displayed.

ステップS1033の処理またはステップS1038の処理を実行した後、サブCPU71は、係員バックアップデータ領域73e−2から4バイトのサム値を計算して、それを係員バックアップデータサム値領域73g−2に保存する(ステップS1039)。   After executing the process of step S1033 or the process of step S1038, the sub CPU 71 calculates a 4-byte sum value from the attendant backup data area 73e-2 and stores it in the attendant backup data sum value area 73g-2. (Step S1039).

次に、サブCPU71は、その保存した係員バックアップデータ領域73g−2のサム値が正常であるかを判断し(ステップS1040)、正常と判断した場合には、係員バックアップデータ領域73e−2をサブRAM73−1の係員操作設定データ領域73h−1に複写する(ステップS1041)。   Next, the sub CPU 71 determines whether or not the stored sum value of the clerk backup data area 73g-2 is normal (step S1040). The data is copied to the clerk operation setting data area 73h-1 of the RAM 73-1 (step S1041).

ステップS1040の判断がNOの場合には、サブCPU71は、サブROM72の係員操作初期設定データ領域72dのデータをサブRAM73−1の係員操作設定データ領域73g−1に複写する(ステップS1042)。   If the determination in step S1040 is NO, the sub CPU 71 copies the data in the clerk operation initial setting data area 72d in the sub ROM 72 to the clerk operation setting data area 73g-1 in the sub RAM 73-1 (step S1042).

ステップS1042を実行した後、サブCPU71は、エラー情報履歴格納領域73d−1に、係員操作設定データサム異常として、エラーコード(MEM ERR 2)を登録する(
ステップS1043)。このRAMデータ異常についても、図89に示すような異常を報知する画面は表示されない。
After executing step S1042, the sub CPU 71 registers an error code (MEM ERR 2) in the error information history storage area 73d-1 as the clerk operation setting data sum abnormality (
Step S1043). Even for this RAM data abnormality, a screen for notifying abnormality as shown in FIG. 89 is not displayed.

次に、ステップS1041またはステップS1043を実行した後、サブCPU71は、後述する図104に示すバックアップ作成処理を実行する(ステップS1044)。   Next, after executing step S1041 or step S1043, the sub CPU 71 executes a backup creation process shown in FIG. 104 described later (step S1044).

上記のように、サブCPU71が、その取得したサム値が正常であるか、かつ、バックアップデータ2領域73c−2のマジックコードとサブROM72のプログラム管理データ領域72fのマジックコードとが同一かを判断し(ステップS1035)、少なくともサム値またはマジックコードが同一でない場合には、サブCPU71が、サブROM72のゲームデータ初期化設定データ領域72cをサブRAM73−1のゲームデータ領域73a−1に複写する(ステップS1037)。   As described above, the sub CPU 71 determines whether the acquired sum value is normal and whether the magic code of the backup data 2 area 73c-2 and the magic code of the program management data area 72f of the sub ROM 72 are the same. However, if at least the sum value or the magic code is not the same, the sub CPU 71 copies the game data initialization setting data area 72c of the sub ROM 72 to the game data area 73a-1 of the sub RAM 73-1 (step S1035). Step S1037).

また、サブCPU71は、係員バックアップデータ領域73g−2のサム値が正常であるかを判断し(ステップS1040)、異常な場合には、サブROM72の係員操作初期設定データ領域72dのデータをサブRAM73−1の係員操作設定データ領域73g−1に複写する(ステップS1042)。   Further, the sub CPU 71 determines whether or not the sum value of the clerk backup data area 73g-2 is normal (step S1040). If the sum is abnormal, the sub CPU 71 stores the data in the clerk operation initial setting data area 72d of the sub ROM 72. -1 is copied to the clerk operation setting data area 73g-1 (step S1042).

これらにより、電源投入時に、サブRAM73−1のデータが破損しているか確認することができ、また、破損したSRAMデータを使用することなく、自動的に初期値を設定することができる。   As a result, it is possible to confirm whether or not the data in the sub RAM 73-1 is damaged when the power is turned on, and the initial value can be automatically set without using the damaged SRAM data.

図104は、図103に示すサブRAM管理処理のバックアップ作成処理のフローチャートである。この処理により、データが破壊されていたとしても正しい値をバックアップとして保存できるようになる。   FIG. 104 is a flowchart of the backup creation process of the sub RAM management process shown in FIG. This process allows the correct value to be saved as a backup even if the data is corrupted.

最初に、サブCPU71は、ゲームデータ領域73a−1のサム値を作成し、その作成したサム値をゲームデータサム値領域73b−1に保存する(ステップS1051)。次に、サブCPU71は、ゲームデータ領域73a−1をバックアップデータ1領域73a−2に複写し、ステップS1051で保存したサム値をバックアップデータ1サム値領域73b−2に保存する(ステップS1052)。   First, the sub CPU 71 creates a sum value of the game data area 73a-1, and stores the created sum value in the game data sum value area 73b-1 (step S1051). Next, the sub CPU 71 copies the game data area 73a-1 to the backup data 1 area 73a-2, and stores the sum value stored in step S1051 in the backup data 1 sum value area 73b-2 (step S1052).

次に、サブCPU71は、ゲームデータ領域73a−1をバックアップデータ1領域73a−2のミラーリングとしてのバックアップデータ2領域73c−2に複写し、ステップS1051で保存したサム値をバックアップデータ2サム値領域73d−2に保存する(ステップS1053)。   Next, the sub CPU 71 copies the game data area 73a-1 to the backup data 2 area 73c-2 as mirroring of the backup data 1 area 73a-2, and uses the sum value stored in step S1051 as the backup data 2 sum value area. 73d-2 (step S1053).

次に、サブCPU71は、係員操作設定データ領域73g−1のサム値を作成して、その作成したサム値を係員操作設定データサム値領域73h−1に保存する(ステップS1054)。   Next, the sub CPU 71 creates a sum value of the clerk operation setting data area 73g-1, and stores the created sum value in the clerk operation setting data sum value area 73h-1 (step S1054).

次に、サブCPU71は、係員操作設定データ領域73g−1を係員バックアップデータ領域73e−2に複写し、ステップS1054で保存したサム値を係員バックアップデータサム値73g−2に保存する(ステップS1055)。これにより、バックアップ作成処理は終了する。   Next, the sub CPU 71 copies the clerk operation setting data area 73g-1 to the clerk backup data area 73e-2, and saves the sum value stored in step S1054 as the clerk backup data sum value 73g-2 (step S1055). . Thereby, the backup creation process ends.

次に、図105に示すサブデバイス間通信制御タスクについて説明する。図105は、サブデバイス間通信制御タスクのフローチャートを示す図である。   Next, the inter-subdevice communication control task shown in FIG. 105 will be described. FIG. 105 is a diagram showing a flowchart of the inter-subdevice communication control task.

最初に、サブCPU71は、4msの周期の設定を行う(ステップS1061)。続いて、サブCPU71は、サブデバイス用シリアルポートの初期設定を一括で行う(ステップS1062)。   First, the sub CPU 71 sets a period of 4 ms (step S1061). Subsequently, the sub CPU 71 collectively performs initial setting of the sub device serial port (step S1062).

次に、サブCPU71は、4msの周期待ちを行い(ステップS1063)、続いて、後述する図107に示すサブデバイスコマンド受信処理を実行する(ステップS1064)。   Next, the sub CPU 71 waits for a cycle of 4 ms (step S1063), and subsequently executes a sub device command reception process shown in FIG. 107 described later (step S1064).

サブCPU71は、ステップS1064においてサブデバイスコマンド受信処理を実行した後、コマンドを受信したか否かを判断し(ステップS1065)、コマンドを受信しない場合には、後述する図112に示すサブデバイス通信断絶処理を実行する(ステップS1070)。   After executing the sub device command reception process in step S1064, the sub CPU 71 determines whether or not a command has been received (step S1065). If no command is received, the sub device communication disconnection shown in FIG. Processing is executed (step S1070).

サブCPU71は、ステップS1065においてコマンドを受信した場合には、後述する図113に示すサブデバイス通信復帰処理を実行し(ステップS1066)、この後、後述する図108に示すサブデバイス通信の受信時処理を実行する(ステップS1067)。   When the sub CPU 71 receives a command in step S1065, the sub CPU 71 executes a subdevice communication return process shown in FIG. 113 to be described later (step S1066). Thereafter, the sub device communication reception process shown in FIG. Is executed (step S1067).

サブCPU71は、ステップS1067においてサブデバイス通信の受信時処理を実行した後、送信するコマンドがあるか否かを判断し(ステップS1068)、送信コマンドがある場合には、サブデバイスコマンド送信処理を実行する(ステップS1069)。   After executing the sub-device communication reception process in step S1067, the sub CPU 71 determines whether or not there is a command to be transmitted (step S1068), and if there is a transmission command, executes the sub-device command transmission process. (Step S1069).

サブCPU71は、ステップS1069においてサブデバイスコマンド送信処理を実行した後、または、ステップS1068において送信コマンドがないと判断した場合、または、ステップS1070においてサブデバイス通信断絶処理を実行した後には、ステップS1063に戻って4msの周期待ちをして、再度サブデバイスコマンド受信処理を実行する(ステップS1064)。   After executing the sub device command transmission process in step S1069, or determining that there is no transmission command in step S1068, or after executing the sub device communication disconnection process in step S1070, the sub CPU 71 proceeds to step S1063. The process returns to wait for a period of 4 ms, and the sub-device command reception process is executed again (step S1064).

次に、図106に示すサブデバイスシリアル受信割込処理について説明する。図106はサブデバイスシリアル受信割込処理のフローチャートを示す図である。サブCPU71は、受信ステータスの読込みをして(ステップS1081)、物理層にエラーがあるか否かを判断する(ステップS1082)。   Next, the sub-device serial reception interrupt process shown in FIG. 106 will be described. FIG. 106 is a flowchart of the sub device serial reception interrupt process. The sub CPU 71 reads the reception status (step S1081), and determines whether there is an error in the physical layer (step S1082).

サブCPU71は、ステップS1082において物理層にエラーがないと判断した場合には、受信データを通信ログ収集用リングバッファ領域73e−1に保存する(ステップS1083)。この受信データを保存するバッファのサイズは512バイトである。この受信データの保存によりサブデバイスシリアル受信割込処理は終了する。   If the sub CPU 71 determines in step S1082 that there is no error in the physical layer, it stores the received data in the communication log collection ring buffer area 73e-1 (step S1083). The size of the buffer for storing the received data is 512 bytes. The storage of the reception data ends the sub device serial reception interrupt process.

サブCPU71は、ステップS1082において物理層にエラーがあると判断した場合には、サブデバイス物理層異常として、エラーコード(SD COM)をエラー情報履歴格納領域73d−1に保存して(ステップS1084)、サブデバイスシリアル受信割込処理を終了する。なお、サブデバイス物理層エラーはCOMエラー程重大ではないため、COMエラーとは区別して登録される。   If the sub CPU 71 determines that there is an error in the physical layer in step S1082, it stores the error code (SD COM) in the error information history storage area 73d-1 as a sub device physical layer abnormality (step S1084). Then, the sub-device serial reception interrupt process is terminated. Since the sub-device physical layer error is not as serious as the COM error, it is registered separately from the COM error.

次に、図107を参照しながら、図105に示すサブデバイス間通信制御タスクにおけるサブデバイスコマンド受信処理について説明する。図107は、サブデバイスコマンド受信処理のフローチャートを示す図である。   Next, sub-device command reception processing in the inter-sub-device communication control task shown in FIG. 105 will be described with reference to FIG. FIG. 107 is a flowchart of the sub device command reception process.

サブCPU71は、まず、通信ログ収集用リングバッファ領域73e−1に受信バッファアドレスをセットし、STX受信フラグをオフにする(ステップS1091)。次に、サブCPU71は、通信ログ収集用リングバッファ領域73e−1から受信データを1バイト取得することを試み(ステップS1092)、受信データがあるか否かを判断する(ステップS1093)。   First, the sub CPU 71 sets the reception buffer address in the communication log collection ring buffer area 73e-1, and turns off the STX reception flag (step S1091). Next, the sub CPU 71 attempts to acquire 1 byte of received data from the communication log collection ring buffer area 73e-1 (step S1092), and determines whether there is received data (step S1093).

ステップS1093において、サブCPU71は、受信データがないと判断した場合には、エラー情報履歴格納領域73d−1に、エラーコード(SD COM STX)を登録する(ステップS1105)。   If the sub CPU 71 determines in step S1093 that there is no received data, the sub CPU 71 registers an error code (SD COM STX) in the error information history storage area 73d-1 (step S1105).

ステップS1093において、サブCPU71は、受信データがあると判断した場合には、その受信したデータはSTXでかつSTX受信フラグはオフか否かを判断する(ステップS1094)。サブCPU71は、ステップS1094において受信データがSTXでかつSTX受信フラグがオフと判断した場合には、STX受信フラグをオンにし(ステップS1095)、コマンド登録バッファをクリアし(ステップS1096)、受信バッファアドレスを更新して1バイト加算して(ステップS1097)、再度、受信バッファから受信データを1バイト取得する(ステップS1092)。サブCPU71は、これをデータ数分繰り返す。   In step S1093, when the sub CPU 71 determines that there is received data, the sub CPU 71 determines whether the received data is STX and the STX reception flag is off (step S1094). If the sub CPU 71 determines that the received data is STX and the STX reception flag is off in step S1094, the sub CPU 71 turns on the STX reception flag (step S1095), clears the command registration buffer (step S1096), and receives the buffer address. Is updated, 1 byte is added (step S1097), and 1 byte of received data is again obtained from the reception buffer (step S1092). The sub CPU 71 repeats this for the number of data.

サブCPU71は、ステップS1094において受信データがSTXでかつSTX受信フラグがオフではないと判断した場合には、受信データがETXでかつSTX受信フラグがオンか否かを判断する(ステップS1098)。   If the sub CPU 71 determines in step S1094 that the received data is STX and the STX reception flag is not OFF, the sub CPU 71 determines whether or not the reception data is ETX and the STX reception flag is ON (step S1098).

サブCPU71は、ステップS1098において受信データがETXでかつSTX受信フラグがオンであると判断した場合には、受信データからサム値を作成するとともに、受信バッファに格納されている受信データのサム値を取得する(ステップS1099)。   If the sub CPU 71 determines in step S1098 that the received data is ETX and the STX reception flag is ON, the sub CPU 71 creates a sum value from the received data, and calculates the sum value of the received data stored in the reception buffer. Obtain (step S1099).

次に、サブCPU71は、作成したサム値と格納されていたサム値とを比較することによって、受信データのサム値が正常か否かを判断し(ステップS1100)、サム値が正常であると判断した場合には、サブデバイスコマンド受信処理を終了する。サブCPU71のサブデバイスエラー検出手段71hが、受信データのサム値が異常であると判断した場合には、サブCPU71は、サブムデバイスSUM異常として、エラー情報履歴格納領域73d−1に、エラーコード(SD COM SUM)を登録する(ステップS1101)。   Next, the sub CPU 71 determines whether or not the sum value of the received data is normal by comparing the created sum value with the stored sum value (step S1100). If it is determined, the sub-device command reception process is terminated. If the sub device error detection means 71h of the sub CPU 71 determines that the sum value of the received data is abnormal, the sub CPU 71 sets an error code in the error information history storage area 73d-1 as a sub device SUM abnormality. (SD COM SUM) is registered (step S1101).

ステップS1098において、サブCPU71は、受信データがETXでかつSTX受信フラグがオンではないと判断した場合には、受信データがETXでかつSTX受信フラグがオフか否かを判断する(ステップS1102)。   In step S1098, when the sub CPU 71 determines that the received data is ETX and the STX reception flag is not ON, the sub CPU 71 determines whether or not the reception data is ETX and the STX reception flag is OFF (step S1102).

ステップS1102において、サブCPU71のサブデバイスエラー検出手段71hが、受信データがETXでかつSTX受信フラグがオフであると判断した場合には、サブCPU71は、エラー情報履歴格納領域73d−1に、エラーコード(SD COM STX)を登録し(ステップS1105)、サブデバイスコマンド受信処理を終了する。   In step S1102, if the sub device error detection unit 71h of the sub CPU 71 determines that the received data is ETX and the STX reception flag is OFF, the sub CPU 71 stores an error in the error information history storage area 73d-1. The code (SD COM STX) is registered (step S1105), and the sub-device command reception process is terminated.

ステップS1102において、サブCPU71は、受信データがETXでかつSTX受信フラグがオフではないと判断した場合には、受信データをコマンド登録バッファに保存し(ステップS1103)、受信バッファアドレスを更新して1バイト加算して(ステップS1104)、再度、受信バッファから受信データを1バイト取得する(ステップS1092)。サブCPU71は、これをデータ数分繰り返す。   In step S1102, if the sub CPU 71 determines that the received data is ETX and the STX reception flag is not OFF, the sub CPU 71 stores the received data in the command registration buffer (step S1103), updates the reception buffer address, and sets 1 Bytes are added (step S1104), and 1 byte of received data is obtained again from the reception buffer (step S1092). The sub CPU 71 repeats this for the number of data.

次に、図108を参照しながら、図105に示すサブデバイス間通信制御タスクにおけるサブデバイス通信の受信時処理について説明する。図108は、サブデバイス通信の受信時処理のフローチャートを示す図である。   Next, with reference to FIG. 108, the sub-device communication reception process in the inter-subdevice communication control task shown in FIG. 105 will be described. FIG. 108 is a diagram illustrating a flowchart of processing upon reception of sub-device communication.

サブCPU71は、まず、コマンド登録バッファに保存されているコマンドの「ADR」からデバイスIDを取得し(ステップS1111)、デバイスIDの送信先はサブCPU71か否かを判断する(ステップS1112)。ステップS1112において、サブCPU71のサブデバイスエラー検出手段71hが、デバイスIDの送信先はサブCPU71ではないと判断した場合には、サブCPU71は、エラー情報履歴格納領域73d−1に、サブデバイスID異常として、エラーコード(SD COM DVC)を登録する(ステップS1115)。サブCPU71は、これによりサブデバイス通信の受信時処理を終了する。   First, the sub CPU 71 obtains a device ID from the command “ADR” stored in the command registration buffer (step S1111), and determines whether or not the transmission destination of the device ID is the sub CPU 71 (step S1112). In step S1112, if the sub device error detection unit 71h of the sub CPU 71 determines that the transmission destination of the device ID is not the sub CPU 71, the sub CPU 71 sets an error in the sub device ID in the error information history storage area 73d-1. Then, an error code (SD COM DVC) is registered (step S1115). Accordingly, the sub CPU 71 ends the sub-device communication reception process.

ステップS1112において、サブCPU71は、デバイスIDの送信先はサブCPU71であると判断した場合には、さらに、デバイスIDの送信元はスケーラ制御基板77のスケーラ制御LSIであるか否かを判断する(ステップS1113)。   In step S1112, if the sub CPU 71 determines that the transmission destination of the device ID is the sub CPU 71, the sub CPU 71 further determines whether or not the transmission source of the device ID is the scaler control LSI of the scaler control board 77 ( Step S1113).

サブCPU71は、ステップS1113において、デバイスIDの送信元はスケーラ制御基板77のスケーラ制御LSIであると判断した場合には、後述する図109に示すスケーラ制御コマンド受信時処理を実行し(ステップS1114)、サブデバイス通信の受信時処理を終了する。   If the sub CPU 71 determines in step S1113 that the device ID is transmitted from the scaler control LSI of the scaler control board 77, the sub CPU 71 executes a scaler control command reception process shown in FIG. 109 described later (step S1114). Then, the sub-device communication reception process is terminated.

また、サブCPU71のデバイスエラー検出手段71hは、ステップS1113において、デバイスIDの送信元はスケーラ制御基板77のスケーラ制御LSIではないと判断した場合には、サブCPU71は、エラー情報履歴格納領域73d−1に、サブデバイスID異常として、エラーコード(SD COM DVC)を登録する(ステップS1115)。サブCPU71は、これによりサブデバイス通信の受信時処理を終了する。   If the device error detection unit 71h of the sub CPU 71 determines in step S1113 that the transmission source of the device ID is not the scaler control LSI of the scaler control board 77, the sub CPU 71 determines that the error information history storage area 73d− 1, an error code (SD COM DVC) is registered as an abnormal sub-device ID (step S1115). Accordingly, the sub CPU 71 ends the sub-device communication reception process.

次に、図97D、図97E、図97Fおよび図109を参照しながら、図108に示すサブデバイス通信の受信時処理におけるスケーラ制御コマンド受信時処理について説明する。図97Dは、送受信コマンドデータフォーマットを示す図、図97Eは、送受信データ内容を示す図、図97Fはサブデバイス通信データ整合性チェックテーブルを示す図、図109は、スケーラ制御コマンド受信時処理のフローチャートを示す図である。   Next, with reference to FIG. 97D, FIG. 97E, FIG. 97F, and FIG. 97D is a diagram showing a transmission / reception command data format, FIG. 97E is a diagram showing transmission / reception data contents, FIG. 97F is a diagram showing a sub-device communication data consistency check table, and FIG. 109 is a flowchart of processing at the time of receiving a scaler control command. FIG.

サブCPU71は、まず、図97Fに示すスケーラ受信データ整合性チェックテーブルを各種プログラムテーブル領域72eから読み出して、ワーク領域73c−1にセットする(ステップS1121)。サブCPU71は、セットしたテーブルを次のステップの受信データ判定処理のための引数として渡し、これにより、後述する図111に示すサブデバイス受信データ判定処理を実行する(ステップS1122)。   First, the sub CPU 71 reads the scaler reception data consistency check table shown in FIG. 97F from the various program table areas 72e and sets it in the work area 73c-1 (step S1121). The sub CPU 71 passes the set table as an argument for the reception data determination process in the next step, thereby executing a sub device reception data determination process shown in FIG. 111 to be described later (step S1122).

次に、サブCPU71は、サブデバイス受信データ判定処理後の受信データは正常か否かを判断する(ステップS1123)。ステップS1123において、サブデバイスエラー検出手段71hが、受信データに不整合があると判断した場合には、リターン値としてエラー情報を戻し、サブCPU71は、戻ってきたエラー情報に基づいてそれに対応するエラーコードを登録する(ステップS1124)。エラーコードは、図98Cに示す。サブCPU71は、これにより、スケーラ制御コマンド受信時処理を終了する。   Next, the sub CPU 71 determines whether or not the reception data after the sub device reception data determination process is normal (step S1123). In step S1123, when the sub device error detection unit 71h determines that the received data is inconsistent, the sub CPU 71 returns error information as a return value, and the sub CPU 71 returns an error corresponding to the error information based on the returned error information. The code is registered (step S1124). The error code is shown in FIG. 98C. Thereby, the sub CPU 71 ends the process at the time of receiving the scaler control command.

ステップS1123において、サブCPU71は、エラーコードがないと判断した場合には、受信データのCMDが「起動パラメータ要求」か否かを判断する(ステップS1125)。ステップS1125において、サブCPU71は、受信データのCMDが、「起動パラメータ要求」であると判断した場合には、サブデバイス送信バッファにスケーラ起動パラメータ要求確認コマンドをセットし(ステップS1126)、さらに、スケーラ設定フェーズを1にセットする(ステップS1127)。サブCPU71は、これにより、スケーラ制御コマンド受信時処理を終了する。   In step S1123, when the sub CPU 71 determines that there is no error code, the sub CPU 71 determines whether or not the CMD of the received data is “activation parameter request” (step S1125). In step S1125, when the sub CPU 71 determines that the CMD of the received data is “activation parameter request”, the sub CPU 71 sets a scaler activation parameter request confirmation command in the sub device transmission buffer (step S1126), and further the scaler. The setting phase is set to 1 (step S1127). Thereby, the sub CPU 71 ends the process at the time of receiving the scaler control command.

ステップS1125において、サブCPU71は、受信データのCMDが「起動パラメータ要求」ではないと判断した場合には、受信データのCMDが「受信確認」か否かを判断する(ステップS1128)。   In step S1125, when the sub CPU 71 determines that the CMD of the received data is not “activation parameter request”, the sub CPU 71 determines whether or not the CMD of the received data is “reception confirmation” (step S1128).

ステップS1128において、サブCPU71は、受信データのCMDが「受信確認」であると判断した場合には、後述する図110に示すスケーラ制御設定処理を実行する(ステップS1129)。スケーラ制御設定処理を実行した後、サブCPU71は、スケーラ制御コマンド受信時処理を終了する。   In step S1128, when the sub CPU 71 determines that the CMD of the received data is “reception confirmation”, the sub CPU 71 executes a scaler control setting process shown in FIG. 110 described later (step S1129). After executing the scaler control setting process, the sub CPU 71 ends the scaler control command reception process.

ステップS1128において、サブCPU71は、受信データのCMDが「受信確認」ではないと判断した場合には、受信データのCMDが「リセット通知」か否かを判断する(ステップS1130)。   In step S1128, when the sub CPU 71 determines that the CMD of the reception data is not “reception confirmation”, the sub CPU 71 determines whether or not the CMD of the reception data is “reset notification” (step S1130).

ステップS1130において、サブCPU71は、受信データのCMDが「リセット通知」ではないと判断した場合には、スケーラ制御コマンド受信時処理を終了する。   In step S1130, when the sub CPU 71 determines that the CMD of the received data is not “reset notification”, the sub CPU 71 ends the process at the time of receiving the scaler control command.

ステップS1130において、サブCPU71のサブデバイスエラー検出手段71hが、受信データのCMDが「リセット通知」であると判断した場合には、サブCPU71は、エラー情報履歴格納領域73d−1に、リセット発生として、エラーコード(SCL RST
)を登録する(ステップS1131)。サブCPU71は、これによりサブデバイス通信の受信時処理を終了する。
In step S1130, when the sub device error detection unit 71h of the sub CPU 71 determines that the CMD of the received data is “reset notification”, the sub CPU 71 determines that a reset has occurred in the error information history storage area 73d-1. , Error code (SCL RST
) Is registered (step S1131). Accordingly, the sub CPU 71 ends the sub-device communication reception process.

次に、図110を参照しながら、図109に示すスケーラ制御コマンド受信時処理におけるスケーラ制御設定処理について説明する。図110は、スケーラ制御設定処理のフローチャートを示す図である。   Next, the scaler control setting process in the scaler control command reception process shown in FIG. 109 will be described with reference to FIG. FIG. 110 is a diagram illustrating a flowchart of the scaler control setting process.

サブCPU71は、スケーラ設定フェーズが1か否かを判断する(ステップS1141)。このステップにおいて、サブCPU71は、スケーラ設定フェーズが1であると判断した場合には、サブデバイス送信バッファに輝度設定コマンドデータをセットし、また、スケーラ設定フェーズに2をセットする(ステップS1142)。サブCPU71は、これによりスケーラ制御設定処理を終了する。   The sub CPU 71 determines whether or not the scaler setting phase is 1 (step S1141). In this step, when determining that the scaler setting phase is 1, the sub CPU 71 sets the luminance setting command data in the sub device transmission buffer and sets 2 in the scaler setting phase (step S1142). Thereby, the sub CPU 71 ends the scaler control setting process.

ステップS1141において、サブCPU71は、スケーラ設定フェーズが1ではないと判断した場合には、スケーラ設定フェーズが2か否かを判断する(ステップS1143)。   In step S1141, when the sub CPU 71 determines that the scaler setting phase is not 1, the sub CPU 71 determines whether or not the scaler setting phase is 2 (step S1143).

ステップS1143において、サブCPU71は、スケーラ設定フェーズが2であると判断した場合には、サブデバイス送信バッファに輪郭設定コマンドデータをセットし、また、スケーラ設定フェーズに3をセットする(ステップS1144)。   In step S1143, when the sub CPU 71 determines that the scaler setting phase is 2, the sub CPU 71 sets the contour setting command data in the sub device transmission buffer, and sets 3 in the scaler setting phase (step S1144).

ステップS1144の処理を実行した後、サブCPU71は、輝度設定値の設定結果は正常か否かを判断する(ステップS1145)。ステップS1145において、サブCPU71は、輝度設定値の設定結果は正常であると判断した場合には、スケーラ制御設定処理を終了する。ステップS1145において、サブCPU71のサブデバイスエラー検出手段71hが、輝度設定値の設定結果は正常ではないと判断した場合には、サブCPU71は、輝度設定異常として、エラーコード(SCL SET ERR1)をエラー情報履歴格納領域73d−1に登録する(ステップS1146)。これにより、サブCPU71は、スケーラ制御設定処理を終了する。   After executing the processing of step S1144, the sub CPU 71 determines whether or not the luminance setting value setting result is normal (step S1145). In step S1145, when the sub CPU 71 determines that the luminance setting value setting result is normal, the sub CPU 71 ends the scaler control setting process. In step S1145, when the sub device error detection unit 71h of the sub CPU 71 determines that the luminance setting value setting result is not normal, the sub CPU 71 sets an error code (SCL SET ERR1) as an error in luminance setting. Registration is made in the information history storage area 73d-1 (step S1146). Thereby, the sub CPU 71 ends the scaler control setting process.

ステップS1143において、サブCPU71は、スケーラ設定フェーズが2ではないと判断した場合には、スケーラ設定フェーズが3であるか否かを判断する(ステップS1147)。   In step S1143, when the sub CPU 71 determines that the scaler setting phase is not 2, the sub CPU 71 determines whether or not the scaler setting phase is 3 (step S1147).

ステップS1147において、サブCPU71は、スケーラ設定フェーズが3であると判断した場合には、サブデバイス送信バッファに補間設定コマンドデータをセットし、また、スケーラ設定フェーズに4をセットする(ステップS1148)。   In step S1147, if the sub CPU 71 determines that the scaler setting phase is 3, the sub CPU 71 sets the interpolation setting command data in the sub device transmission buffer, and sets 4 in the scaler setting phase (step S1148).

ステップS1148の処理を実行した後、サブCPU71は、輪郭設定値の設定結果は正常か否かを判断する(ステップS1149)。ステップS1149において、サブCPU71は、輪郭設定値の設定結果は正常であると判断した場合には、スケーラ制御設定処理を終了する。ステップS1149において、サブCPU71のサブデバイスエラー検出手段71hが、輪郭設定値の設定結果は正常ではないと判断した場合には、サブCPU71は、輪郭設定異常として、エラーコード(SCL SET ERR2)をエラー情報履歴格納領域73d−1に登録する(ステップS1150)。これにより、サブCPU71は、スケーラ制御設定処理を終了する。   After executing the processing of step S1148, the sub CPU 71 determines whether or not the setting result of the contour setting value is normal (step S1149). In step S1149, when the sub CPU 71 determines that the setting result of the contour setting value is normal, the sub CPU 71 ends the scaler control setting process. In step S1149, when the sub device error detection unit 71h of the sub CPU 71 determines that the setting result of the contour setting value is not normal, the sub CPU 71 sets an error code (SCL SET ERR2) as an error in the contour setting. Registration is made in the information history storage area 73d-1 (step S1150). Thereby, the sub CPU 71 ends the scaler control setting process.

ステップS1147において、サブCPU71は、スケーラ設定フェーズが3ではないと判断した場合には、サブデバイス送信バッファにスケーラ設定完了コマンドをセットし、また、スケーラ設定フェーズを0にクリアする(ステップS1151)。   In step S1147, when the sub CPU 71 determines that the scaler setting phase is not 3, the sub CPU 71 sets a scaler setting completion command in the sub device transmission buffer, and clears the scaler setting phase to 0 (step S1151).

ステップS1151の処理が終了すると、サブCPU71は、補間設定値の設定結果は正常か否かを判断する(ステップS1152)。ステップS1152において、サブCPU71は、補間設定値の設定結果は正常であると判断した場合には、スケーラ制御設定処理を終了する。ステップS1152において、サブCPU71のサブデバイスエラー検出手段71hが、補間設定値の設定結果は正常ではないと判断した場合には、サブCPU71は、補間設定異常として、エラーコード(SCL SET ERR3)をエラー情報履歴格納領域73d−1に登録する(ステップS1153)。これにより、サブCPU71は、スケーラ制御設定処理を終了する。   When the process of step S1151 ends, the sub CPU 71 determines whether or not the interpolation setting value setting result is normal (step S1152). If the sub CPU 71 determines in step S1152 that the interpolation setting value setting result is normal, the sub CPU 71 ends the scaler control setting process. In step S1152, if the sub device error detection unit 71h of the sub CPU 71 determines that the setting result of the interpolation setting value is not normal, the sub CPU 71 sets an error code (SCL SET ERR3) as an error in the interpolation setting. Registration is made in the information history storage area 73d-1 (step S1153). Thereby, the sub CPU 71 ends the scaler control setting process.

次に、図111を参照しながら、図109に示すスケーラ制御コマンド受信時処理におけるサブデバイス受信データ判定処理について説明する。図111は、サブデバイス受信データ判定処理のフローチャートを示す図である。   Next, the sub-device received data determination process in the scaler control command reception process shown in FIG. 109 will be described with reference to FIG. FIG. 111 is a diagram illustrating a flowchart of sub-device received data determination processing.

サブCPU71は、まず、受信バッファのDATA部のサイズを取得する。この場合、サブCPU71は、各種プログラムテーブル領域72eの図97Fに示すサブデバイス通信チェックテーブルの対象位置アドレスを引数アドレスとして渡す。スケーラに関しては、そのテーブルのNo.2に対応する位置になる。   The sub CPU 71 first obtains the size of the DATA part of the reception buffer. In this case, the sub CPU 71 passes the target position address of the sub device communication check table shown in FIG. 97F in the various program table areas 72e as an argument address. For the scaler, the table No. The position corresponds to 2.

サブCPU71は、それに基づいて受信データにおけるデータの有無およびサイズをチェックし(ステップS1161)、次に、DATAサイズが256バイト以下か否かを判断する(ステップS1162)。   Based on this, the sub CPU 71 checks the presence and size of the received data (step S1161), and then determines whether the DATA size is 256 bytes or less (step S1162).

ステップS1162において、サブCPU71のサブデバイスエラー検出手段71hが、DATAサイズは256バイト以下ではないと判断した場合には、サブCPU71は、データサイズ異常として、エラー情報履歴格納領域73d−1に、エラーコード(SCL COM SIZ)を登録する(ステップS1163)。サブCPU71は、これによりサブデバイ
ス受信データ判定処理を終了する。
In step S1162, if the sub device error detection unit 71h of the sub CPU 71 determines that the DATA size is not less than 256 bytes, the sub CPU 71 determines that the data size is abnormal and stores an error in the error information history storage area 73d-1. A code (SCL COM SIZ) is registered (step S1163). Thus, the sub CPU 71 ends the sub device reception data determination process.

ステップS1162において、サブCPU71のサブデバイスエラー検出手段71hが、DATAサイズは256バイト以下であると判断した場合には、サブCPU71は、サブデバイス通信チェックテーブルに種別登録があるか否かを判断する(ステップS1164)。   In step S1162, when the sub device error detection unit 71h of the sub CPU 71 determines that the DATA size is 256 bytes or less, the sub CPU 71 determines whether there is a type registration in the sub device communication check table. (Step S1164).

ステップS1164において、サブCPU71のサブデバイスエラー検出手段71hが、サブデバイス通信チェックテーブルに種別登録がないと判断した場合には、サブCPU71は、コマンド種別異常として、エラー情報履歴格納領域73d−1に、エラーコード(SCL COM TYP)を登録する。   In step S1164, when the sub device error detection unit 71h of the sub CPU 71 determines that the type is not registered in the sub device communication check table, the sub CPU 71 determines that the command type is abnormal in the error information history storage area 73d-1. Register an error code (SCL COM TYP).

ステップS1164において、サブCPU71が、サブデバイス通信チェックテーブルに種別登録があると判断した場合には、サブCPU71は、サブデバイス通信チェックテーブルからCMD種別における判定条件を取得し(ステップS1165)、受信データのCMDの種別が判定条件と一致するか否かを判断する(ステップS1166)。   If the sub CPU 71 determines that there is a type registration in the sub device communication check table in step S1164, the sub CPU 71 acquires a determination condition for the CMD type from the sub device communication check table (step S1165), and receives data. It is determined whether or not the type of CMD matches the determination condition (step S1166).

サブCPU71は、ステップS1166においてCMDの種別が判定条件と一致しないと判断した場合には、チェックテーブルを更新して、例えば、チェックテーブルを判定1のCMDから判定2のCMDに更新する(ステップS1167)。チェックテーブルを更新した後は、再度、サブCPU71は、サブデバイス通信チェックテーブルに種別登録があるか否かを判断する(ステップS1164)。   If the sub CPU 71 determines in step S1166 that the type of CMD does not match the determination condition, the sub CPU 71 updates the check table, for example, updates the check table from the CMD of determination 1 to the CMD of determination 2 (step S1167). ). After updating the check table, the sub CPU 71 determines again whether there is a type registration in the sub device communication check table (step S1164).

サブCPU71は、ステップS1166においてCMDの種別が判定条件と一致すると判断した場合には、チェックテーブルを更新して、CMDに対応したDATA判定に移動する(ステップS1168)。例えば、スケーラについて判定3の場合には、No.2の判定3の位置にチェックテーブルを更新する。続いて、サブCPU71は、チェックテーブルからDATAサイズに関する判定条件を取得する(ステップS1169)。   If the sub CPU 71 determines in step S1166 that the type of CMD matches the determination condition, the sub CPU 71 updates the check table and moves to DATA determination corresponding to CMD (step S1168). For example, in the case of determination 3 for the scaler, No. The check table is updated to the position of decision 3 in 2. Subsequently, the sub CPU 71 acquires a determination condition regarding the DATA size from the check table (step S1169).

ステップS1169の実行後、サブCPU71は、受信データのDATAサイズが判定条件と一致するか否かを判断する(ステップS1170)。ステップS1170において、サブCPU71は、受信データのDATAサイズが判定条件と一致する判断した場合には、サブデバイス受信データ判定処理を終了する。   After execution of step S1169, the sub CPU 71 determines whether or not the DATA size of the received data matches the determination condition (step S1170). In step S1170, when the sub CPU 71 determines that the DATA size of the reception data matches the determination condition, the sub CPU 71 ends the sub device reception data determination processing.

ステップS1170において、サブCPU71のサブデバイスエラー検出手段71hが、受信データのDATAサイズが判定条件と一致しない判断した場合には、サブCPU71は、パケットサイズ異常として、エラー情報履歴格納領域73d−1に、エラーコード(SCL COM PKT)を登録する。これにより、サブCPU71は、サブデバイス受信データ
判定処理を終了する。
In step S1170, if the sub device error detection unit 71h of the sub CPU 71 determines that the DATA size of the received data does not match the determination condition, the sub CPU 71 determines that the packet size is abnormal in the error information history storage area 73d-1. Register the error code (SCL COM PKT). Accordingly, the sub CPU 71 ends the sub device reception data determination process.

次に、図112を参照しながら、図105に示すサブデバイス間通信制御タスクにおけるサブデバイス通信断絶処理について説明する。図112は、サブデバイス通信断絶処理のフローチャートを示す図である。   Next, the sub-device communication disconnection process in the inter-sub-device communication control task shown in FIG. 105 will be described with reference to FIG. FIG. 112 is a diagram illustrating a flowchart of sub-device communication disconnection processing.

サブCPU71は、まず、図105に示すサブデバイス間通信制御タスクは4ms周期で実行しているため、4ms周期でスケーラ通信断絶カウンタを更新して1を加算し(ステップS1181)、スケーラ通信断絶カウンタが1250以上であるか否かを判断する(ステップS1182)。これは、サブCPU71が5秒間スケーラ制御基板77からデータを受信しなかった場合には、通信断絶と判断するためで、4ms×1250=5sだからである。   First, since the inter-subdevice communication control task shown in FIG. 105 is executed at a cycle of 4 ms, the sub CPU 71 updates the scaler communication disconnection counter and adds 1 (step S1181) to the scaler communication disconnection counter. Is determined to be equal to or greater than 1250 (step S1182). This is because when the sub CPU 71 does not receive data from the scaler control board 77 for 5 seconds, it is determined that communication is disconnected, and 4 ms × 1250 = 5 s.

次に、サブCPU71は、スケーラ通信断絶フラグがオンか否かを判断する(ステップS1183)。ステップS1183において、サブCPU71は、スケーラ通信断絶フラグがオンであると判断した場合には、サブデバイス通信断絶処理を終了する。   Next, the sub CPU 71 determines whether or not the scaler communication disconnection flag is on (step S1183). If the sub CPU 71 determines in step S1183 that the scaler communication disconnection flag is on, the sub device communication disconnection process ends.

サブCPU71は、ステップS1183において、スケーラ通信断絶フラグがオンではないと判断した場合には、スケーラ通信断絶フラグをオンにし(ステップS1184)、続いて、エラー情報履歴格納領域73d−1に、スケーラ通信断絶としてエラーコード(SCL DSC)を登録する(ステップS1185)。これにより、サブCPU71は、サブデ
バイス通信断絶処理を終了する。
If the sub CPU 71 determines in step S1183 that the scaler communication disconnection flag is not on, the sub CPU 71 turns on the scaler communication disconnection flag (step S1184), and then stores the error in the error information history storage area 73d-1. An error code (SCL DSC) is registered as disconnection (step S1185). Thereby, the sub CPU 71 ends the sub device communication disconnection process.

なお、図105に示すサブデバイス間通信制御タスクにおいて、このサブデバイス通信断絶処理が終了すると、タスク処理の流れはサブデバイスコマンド受信処理(ステップS1064)に戻り、タスクは終了せず、以下に説明する図113に示すサブデバイス通信復帰処理が実行され、通信が再開されると、通信復帰がエラー履歴として登録される。   Note that in the inter-subdevice communication control task shown in FIG. 105, when this subdevice communication disconnection process ends, the task process flow returns to the subdevice command reception process (step S1064), and the task does not end. When the sub-device communication return process shown in FIG. 113 is executed and communication is resumed, the communication return is registered as an error history.

このため、サブCPU71とサブ制御基板77との間で通信が断絶したエラーが発生しても通信タスクは終了しないため、通信を再開することができる。また、通信再開をエラー履歴に登録するため、通信断絶および通信再開の日時をエラー履歴にて確認することができる。   For this reason, since the communication task is not completed even if an error occurs in the communication between the sub CPU 71 and the sub control board 77, the communication can be resumed. In addition, since communication resumption is registered in the error history, the date and time of communication interruption and communication resumption can be confirmed in the error history.

次に、図113を参照しながら、図105に示すサブデバイス間通信制御タスクにおけるサブデバイス通信復帰処理について説明する。図113は、サブデバイス通信復帰処理のフローチャートを示す図である。   Next, with reference to FIG. 113, sub-device communication return processing in the inter-device communication control task shown in FIG. 105 will be described. FIG. 113 is a flowchart of the sub device communication return process.

サブCPU71は、まず、受信した送信元IDはスケーラ制御基板77であるか否かを判断し(ステップS1191)、スケーラ制御基板77ではないと判断した場合には、サブデバイス通信復帰処理を終了する。   First, the sub CPU 71 determines whether or not the received transmission source ID is the scaler control board 77 (step S1191). If it is determined that the received transmission source ID is not the scaler control board 77, the sub device communication return processing is terminated. .

ステップS1191において、サブCPU71は、受信した送信元IDはスケーラ制御基板77であると判断した場合には、スケーラ通信断絶フラグがオンか否かを判断する(ステップS1192)。   If the sub CPU 71 determines in step S1191 that the received transmission source ID is the scaler control board 77, the sub CPU 71 determines whether or not the scaler communication disconnection flag is on (step S1192).

ステップS1192において、サブCPU71のサブデバイスエラー検出手段71hが、スケーラ通信断絶フラグがオンであると判断した場合には、サブCPU71は、通信復帰として、エラー情報履歴格納領域73d−1に、エラーコード(SCL RSM)を登録する
If the sub device error detection unit 71h of the sub CPU 71 determines in step S1192 that the scaler communication disconnection flag is on, the sub CPU 71 sets an error code in the error information history storage area 73d-1 as a communication return. Register (SCL RSM).

ステップS1192において、サブCPU71は、スケーラ通信断絶フラグがオフであると判断した場合またはステップS1193を実行した後は、スケーラ通信断絶フラグをオフにするとともに、スケーラ通信断絶カウンタを0にクリアする(ステップS1194)。これにより、サブCPU71は、サブデバイス通信復帰処理を終了する。   In step S1192, if the sub CPU 71 determines that the scaler communication disconnection flag is OFF or after executing step S1193, the sub CPU 71 turns off the scaler communication disconnection flag and clears the scaler communication disconnection counter to 0 (step S1192). S1194). Thereby, the sub CPU 71 ends the sub device communication return processing.

次に、図114を参照しながら、スケーラ制御基板内の制御フローについて説明する。図114は、スケーラ制御メインタスクのフローチャートを示す図である。   Next, the control flow in the scaler control board will be described with reference to FIG. FIG. 114 is a flowchart of the scaler control main task.

図114のスケーラ制御メインタスクのフローチャートにおいて、「U1」は、サブデバイス(スケーラ制御基板77のスケーラ制御LSI)がサブCPU71との間で送受信を行うために、スケーラ制御基板77のスケーラ制御LSIが備えるシリアルポートU1である。また、「U2」は、例えば、タッチセンサやカメラが他のサブデバイスとしてスケーラ制御基板77を経由してサブCPU71に接続された場合に、スケーラ制御基板77のスケーラ制御LSIからそれらの他のデバイスに受信データをスルーさせるためにスケーラ制御基板77が備えるシリアルポートU2である。   In the flowchart of the scaler control main task in FIG. 114, “U1” indicates that the scaler control LSI of the scaler control board 77 has a subdevice (the scaler control LSI of the scaler control board 77) performs transmission / reception with the sub CPU 71. The serial port U1 is provided. Further, “U2” indicates, for example, when a touch sensor or a camera is connected to the sub CPU 71 via the scaler control board 77 as another sub device, from the scaler control LSI of the scaler control board 77 to those other devices. This is a serial port U2 provided in the scaler control board 77 for allowing the received data to pass through.

また、U1,U2ともそれぞれの受信割込で、1バイト単位で受信データを取得する。スケーラ制御メインタスクの処理は、図106に示すサブCPU71のサブデバイスシリアル受信割込処理とほぼ同じであるが、このスケーラ制御メインタスクの処理ではエラー登録処理を行わない。   In addition, U1 and U2 acquire the reception data in units of 1 byte at the respective reception interrupts. The processing of the scaler control main task is almost the same as the sub device serial reception interrupt processing of the sub CPU 71 shown in FIG. 106, but no error registration processing is performed in the processing of the scaler control main task.

図114のスケーラ制御メインタスクにおいては、スケーラ制御基板77のスケーラ制御LSIは、最初に、初期設定処理を行う(ステップS1201)。スケーラ制御LSIは、例えば、スケーラ制御基板77内のタイマー、シリアルポート等の設定、作業RAMの初期化、解像度変換LSIの初期設定を行う。   In the scaler control main task of FIG. 114, the scaler control LSI of the scaler control board 77 first performs an initial setting process (step S1201). The scaler control LSI performs, for example, setting of a timer, serial port, etc. in the scaler control board 77, initialization of the work RAM, and initial setting of the resolution conversion LSI.

次に、スケーラ制御LSIは、10ms周期設定を行う(ステップS1202)。これにより、これまでの処理時間の残りの時間を待機する。例えば、これまでの処理時間が1.5msであると、8.5msが待機時間となる。ただし、受信割込処理は待機中も動作する。   Next, the scaler control LSI performs 10 ms cycle setting (step S1202). Thereby, the remaining time of the processing time so far is waited. For example, if the processing time so far is 1.5 ms, the standby time is 8.5 ms. However, the reception interrupt process operates even during standby.

次に、スケーラ制御LSIは、後述する図115に示すサブ制御受信処理を実行する(ステップS1204)。   Next, the scaler control LSI executes a sub control reception process shown in FIG. 115 to be described later (step S1204).

ステップS1204の実行後、サブデバイスとして、スケーラ制御基板77に加えて、タッチセンサやカメラが接続されている場合には、スケーラ制御LSIは、他デバイスとの受信処理を実行する(ステップS1205)。   After the execution of step S1204, when a touch sensor or camera is connected as a sub device in addition to the scaler control board 77, the scaler control LSI executes a reception process with another device (step S1205).

ステップS1205の実行後、スケーラ制御LSIは、サブCPU71に送信があるか否かを判断し(ステップS1206)、サブCPU71に送信があると判断した場合には、サブ制御送信処理を実行する(ステップS1207)。   After execution of step S1205, the scaler control LSI determines whether or not there is transmission to the sub CPU 71 (step S1206), and if it is determined that there is transmission to the sub CPU 71, executes sub control transmission processing (step S1206). S1207).

ステップS1206においてサブCPU71に送信がないと判断した場合、または、ステップS1207を実行した後は、スケーラ制御LSIは、他のサブデバイスに送信があるか否かを判断する(ステップS1208)。スケーラ制御LSIは、ステップS1208において他のサブデバイスへの送信があると判断した場合には、他サブデバイスへの送信処理を実行する(ステップS1209)。ステップS1209においてサブCPU71が送信先の場合には、他のサブデバイスはスルー送信を行う。他のサブデバイスの接続がない場合には、送受信データは発生しない。   When it is determined in step S1206 that there is no transmission to the sub CPU 71, or after step S1207 is executed, the scaler control LSI determines whether there is transmission to another subdevice (step S1208). If the scaler control LSI determines in step S1208 that there is transmission to another subdevice, the scaler control LSI executes transmission processing to the other subdevice (step S1209). If the sub CPU 71 is the transmission destination in step S1209, the other sub devices perform through transmission. When no other subdevice is connected, no transmission / reception data is generated.

ステップS1209を実行した後、または、ステップS1208において他のサブデバイスへの送信がないと判断した場合には、スケーラ制御LSIは、後述する図118に示す作動状態判定処理を実行する(ステップS1210)。ステップS1210の実行後、サブCPU71は、10msの周期の残り時間の待機をして(ステップS1211)、再度、サブ制御受信処理を行う(ステップS1204)。   After executing step S1209 or when it is determined in step S1208 that there is no transmission to another subdevice, the scaler control LSI executes an operation state determination process shown in FIG. 118 described later (step S1210). . After executing step S1210, the sub CPU 71 waits for the remaining time of the 10 ms period (step S1211), and performs the sub control reception process again (step S1204).

次に、図115を参照しながら、図114に示すスケーラ制御メインタスクにおけるサブ制御受信処理について説明する。図115は、サブ制御受信処理のフローチャートを示す図である。   Next, the sub-control reception process in the scaler control main task shown in FIG. 114 will be described with reference to FIG. FIG. 115 is a diagram showing a flowchart of the sub-control reception process.

スケーラ制御LSIは、受信データがあるか否かを判断し(ステップS1221)、受信データがないと判断した場合には、サブ制御受信処理を終了する。スケーラ制御LSIは、ステップS1221において受信データがあると判断した場合には、受信データの送信先IDがスケーラ制御LSIであるか否かを判断する(ステップS1222)。   The scaler control LSI determines whether there is received data (step S1221). If it is determined that there is no received data, the sub-control reception process ends. If it is determined in step S1221 that there is received data, the scaler control LSI determines whether the destination ID of the received data is the scaler control LSI (step S1222).

ステップS1222において、スケーラ制御LSIは、受信データの送信先IDがスケーラ制御LSIであると判断した場合には、コマンドのCMDは設定項目であるか否かを判断する(ステップS1223)。スケーラ制御基板77に関する設定項目としては、図97Eのテーブルに示すように、バックライト輝度設定、輪郭強調設定、補間テーブル設定の3項目がある。   If the scaler control LSI determines in step S1222 that the destination ID of the received data is the scaler control LSI, the scaler control LSI determines whether the command CMD is a setting item (step S1223). As setting items related to the scaler control board 77, there are three items of backlight luminance setting, contour enhancement setting, and interpolation table setting, as shown in the table of FIG. 97E.

ステップS1223において、スケーラ制御LSIは、CMDがそれらの3つの設定項目のいずれかであると判断した場合には、後述する図116に示す解像度変換LSI設定処理を行う(ステップS1224)。この処理を実行した後、スケーラ制御LSIは、サブ制御受信処理を終了する。   If the scaler control LSI determines in step S1223 that the CMD is one of these three setting items, it performs resolution conversion LSI setting processing shown in FIG. 116 described later (step S1224). After executing this process, the scaler control LSI ends the sub-control reception process.

ステップS1223において、スケーラ制御LSIは、CMDはそれらの3つの設定項目のいずれでもないと判断した場合には、サブ制御送信バッファに受信確認コマンドをセットして(ステップS1225)、サブ制御受信処理を終了する。   In step S1223, when the scaler control LSI determines that the CMD is not one of those three setting items, it sets a reception confirmation command in the sub-control transmission buffer (step S1225), and performs sub-control reception processing. finish.

ステップS1222において、スケーラ制御LSIは、受信データの送信先IDがスケーラ制御LSIではないと判断した場合には、他のサブデバイスに受信データをスルー送信するために、他サブデバイス送信用バッファに送信データを複写して(ステップS1226)、サブ制御受信処理を終了する。   If the scaler control LSI determines in step S1222 that the received data transmission destination ID is not the scaler control LSI, the scaler control LSI transmits the received data to the other subdevice transmission buffer in order to transmit the received data to the other subdevice. Data is copied (step S1226), and the sub-control reception process is terminated.

次に、図116を参照しながら、図115に示すサブ制御受信処理における解像度変換LSI設定処理について説明する。図116は、解像度変換LSI設定処理のフローチャートを示す図である。   Next, the resolution conversion LSI setting process in the sub-control reception process shown in FIG. 115 will be described with reference to FIG. FIG. 116 is a flowchart of resolution conversion LSI setting processing.

スケーラ制御LSIは、最初に、受信バッファから設定項目を取得するとともに、受信バッファから設定データを取得する(ステップS1231)。設定項目は、バックライト輝度、輪郭強調、スケーラ補間テーブル設定の3項目のいずれかである。   The scaler control LSI first acquires setting items from the reception buffer and also acquires setting data from the reception buffer (step S1231). The setting item is one of three items of backlight luminance, contour enhancement, and scaler interpolation table setting.

次に、スケーラ制御LSIは、その取得した設定データを解像度変換LSIの設定項目にセットする(ステップS1232)。   Next, the scaler control LSI sets the acquired setting data in the setting item of the resolution conversion LSI (step S1232).

次に、スケーラ制御LSIは、解像度変換LSIから設定内容を読込み(ステップS1233)、その読込んだ値とステップS1232で設定した値とが同じか否かを判断する(ステップS1234)。   Next, the scaler control LSI reads the setting contents from the resolution conversion LSI (step S1233), and determines whether the read value is the same as the value set in step S1232 (step S1234).

ステップS1234において、スケーラ制御LSIは、設定値と読込み値とが同じではないと判断した場合には、解像度変換LSI設定異常フラグをオンにして(ステップS1235)、解像度変換LSI設定処理を終了する。   In step S1234, when the scaler control LSI determines that the set value and the read value are not the same, the resolution conversion LSI setting abnormality flag is turned on (step S1235), and the resolution conversion LSI setting process ends.

ステップS1234において、スケーラ制御LSIは、設定値と読込み値とが同じであると判断した場合には、サブ制御送信バッファに、設定項目付きの受信確認コマンドをセットする(ステップS1236)。この後、スケーラ制御LSIは、解像度変換LSI設定処理を終了する。   If the scaler control LSI determines in step S1234 that the set value is the same as the read value, it sets a reception confirmation command with a setting item in the sub-control transmission buffer (step S1236). Thereafter, the scaler control LSI ends the resolution conversion LSI setting process.

この解像度変換LSI設定処理では、スケーラ制御LSIからサブCPU71にパラメータ要求をし、それに対し、サブCPU71からスケーラ制御LSIに、例えば輪郭強調設定のコマンドを送信した場合、スケーラ制御LSIからサブCPU71に、コマンドの受信確認が送信される。   In this resolution conversion LSI setting process, when a parameter request is sent from the scaler control LSI to the sub CPU 71 and, for example, a command for outline enhancement setting is transmitted from the sub CPU 71 to the scaler control LSI, the scaler control LSI sends the sub CPU 71 to the sub CPU 71. Command receipt confirmation is sent.

このとき、スケーラ制御LSIからサブCPU71に第1のパラメータ要求をし、それに対し、サブCPU71からスケーラ制御LSIに、例えば輪郭強調設定のコマンドを送信した場合、この後、スケーラ制御LSIからサブCPU71に、輪郭強調設定のコマンドの受信確認が送信される前に、スケーラ制御LSIからサブCPU71に第2のパラメータ要求をし、それに対し、サブCPU71からスケーラ制御LSIに、例えばバックライト輝度設定のコマンドが送信されることがあり、このとき、スケーラ制御LSIからサブCPU71に、コマンドの受信確認が送信されると、サブCPU71は、このコマンドの受信確認は、「バックライト輝度設定のコマンド」の受信確認であると誤認し、次に、スケーラ制御LSIからサブCPU71に、「バックライト輝度設定のコマンド」に対する受信確認が送信されると、サブCPU71は上記の誤認に起因してこの受信確認を無視することが起こり得た。   At this time, when the first parameter request is sent from the scaler control LSI to the sub CPU 71 and, for example, a command for outline enhancement setting is transmitted from the sub CPU 71 to the scaler control LSI, the scaler control LSI then sends the sub CPU 71 to the sub CPU 71. Before the reception confirmation of the contour emphasis setting command is transmitted, the scaler control LSI makes a second parameter request to the sub CPU 71. In response to this, for example, the backlight luminance setting command is sent from the sub CPU 71 to the scaler control LSI. At this time, when a command reception confirmation is transmitted from the scaler control LSI to the sub CPU 71, the sub CPU 71 confirms the reception of the “backlight luminance setting command”. Next, from the scaler control LSI to the sub C In U71, the acknowledgment for the "command backlight brightness setting" is transmitted, the sub-CPU71 has happen to ignore the acknowledgment due to misidentification of the.

これに対し、上記のステップS1236に示す通り、サブ制御送信バッファに、設定項目付きの受信確認コマンドをセットする。つまり、スケーラ制御LSIからサブCPU71に、単に受信確認を送信するのではなく、受信確認に設定項目を付加して送信するようにしている。   On the other hand, as shown in step S1236 above, a reception confirmation command with setting items is set in the sub-control transmission buffer. That is, instead of simply transmitting a reception confirmation from the scaler control LSI to the sub CPU 71, the setting items are added to the reception confirmation and transmitted.

このため、上記の構成によると、サブCPU71が、スケーラ制御LSIから受信した受信確認コマンドがどの設定変更コマンドのであるかを正しく判断することができる。   Therefore, according to the above configuration, the sub CPU 71 can correctly determine which setting change command is the reception confirmation command received from the scaler control LSI.

次に、図117を参照しながら、図114に示すスケーラ制御メインタスクにおけるサブ制御送信処理について説明する。図117は、サブ制御送信処理のフローチャートを示す図である。   Next, the sub-control transmission process in the scaler main control task shown in FIG. 114 will be described with reference to FIG. FIG. 117 is a flowchart of the sub control transmission process.

スケーラ制御LSIは、サブCPU71への送信データのサブ制御送信間隔カウンタを更新して1を加算する(ステップS1241)。   The scaler control LSI updates the sub control transmission interval counter of the transmission data to the sub CPU 71 and adds 1 (step S1241).

次に、スケーラ制御LSIは、サブCPU71からのデータの送信間隔が100ms以上であるか否かを判断する(ステップS1242)。ステップS1242において、スケーラ制御LSIは、サブCPU71からのデータの送信間隔が100ms以上であると判断した場合には、送信バッファに送信データがあるか否かを判断する(ステップS1243)。一方、ステップS1242において、スケーラ制御LSIは、サブCPU71からのデータの送信間隔が100ms未満であると判断した場合には、サブ制御送信処理を終了する。   Next, the scaler control LSI determines whether the data transmission interval from the sub CPU 71 is 100 ms or more (step S1242). If the scaler control LSI determines in step S1242 that the data transmission interval from the sub CPU 71 is 100 ms or longer, the scaler control LSI determines whether there is transmission data in the transmission buffer (step S1243). On the other hand, when the scaler control LSI determines in step S1242 that the data transmission interval from the sub CPU 71 is less than 100 ms, the sub control transmission process is terminated.

ステップS1243において、スケーラ制御LSIは、送信バッファに送信データがないと判断した場合には、サブCPU71に200ms周期でパラメータ要求コマンドを送信するとともに、送信間隔が200ms以上か否かを判断する(ステップS1244)。   In step S1243, when the scaler control LSI determines that there is no transmission data in the transmission buffer, the scaler control LSI transmits a parameter request command to the sub CPU 71 at a cycle of 200 ms and determines whether the transmission interval is 200 ms or more (step). S1244).

ステップS1244において、スケーラ制御LSIは、送信間隔が200ms以上であると判断した場合には、起動済みフラグがオンか否かを判断する(ステップS1245)。   In step S1244, when the scaler control LSI determines that the transmission interval is 200 ms or longer, the scaler control LSI determines whether the activated flag is on (step S1245).

一方、ステップS1244において、スケーラ制御LSIは、送信間隔が200ms未満であると判断した場合には、サブ制御送信処理を終了する。   On the other hand, if the scaler control LSI determines in step S1244 that the transmission interval is less than 200 ms, the sub-control transmission process ends.

なお、起動済みフラグは、リセット割込(電源投入またはカウンタリセット)時に、初期設定処理内でRAMをクリアすることによってオフになる。   The activated flag is turned off by clearing the RAM in the initial setting process at a reset interrupt (power-on or counter reset).

ステップS1245において、スケーラ制御LSIは、起動済みフラグがオンであると判断した場合には、サブ制御送信バッファに、パラメータ要求コマンドをセットする(ステップS1248)。   If the scaler control LSI determines in step S1245 that the activated flag is on, the scaler control LSI sets a parameter request command in the sub-control transmission buffer (step S1248).

ステップS1245において、スケーラ制御LSIは、起動済みフラグがオフであると判断した場合には、サブ制御送信バッファに、起動パラメータ要求コマンドをセットし(ステップS1246)、次に、起動済みフラグをオンにする(ステップS1247)。   When the scaler control LSI determines in step S1245 that the activated flag is off, the activation parameter request command is set in the sub-control transmission buffer (step S1246), and then the activated flag is turned on. (Step S1247).

ステップS1247を実行した後、ステップS1248を実行した後またはステップS1243においてスケーラ制御LSIが送信バッファに送信データがあると判断した場合には、スケーラ制御LSIは、サブCPU71に送信データを送信し(ステップS1249)、次に、サブ制御送信間隔カウンタを0にクリアする(ステップS1250)。これにより、スケーラ制御LSIは、サブ制御送信処理を終了する。   After executing step S1247, after executing step S1248, or when the scaler control LSI determines that there is transmission data in the transmission buffer in step S1243, the scaler control LSI transmits the transmission data to the sub CPU 71 (step S1243). Next, the sub-control transmission interval counter is cleared to 0 (S1250). Thereby, the scaler control LSI ends the sub-control transmission process.

次に、図118を参照しながら、図114に示すスケーラ制御メインタスクにおける作動状態判定処理について説明する。図118は、作動状態判定処理のフローチャートを示す図である。   Next, the operation state determination process in the scaler control main task shown in FIG. 114 will be described with reference to FIG. FIG. 118 is a diagram illustrating a flowchart of the operation state determination process.

最初に、スケーラ制御LSIは、判定間隔カウンタを更新して1を加算する(ステップS1261)。   First, the scaler control LSI updates the determination interval counter and adds 1 (step S1261).

次に、スケーラ制御LSIは、判定間隔が500ms以上であるか否かを判断する(ステップS1262)。ステップS1262において、スケーラ制御LSIは、判定間隔が500ms以上であると判断した場合には、判定間隔カウンタを0にクリアし(ステップS1263)、ROMの自己診断領域のデータをレジスタに読み込み(ステップS1264)、続いて、そのレジスタに読込んだデータをRAMの自己診断領域に書き込む(ステップS1265)。   Next, the scaler control LSI determines whether or not the determination interval is 500 ms or longer (step S1262). If the scaler control LSI determines in step S1262 that the determination interval is 500 ms or more, the determination interval counter is cleared to 0 (step S1263), and the data in the self-diagnosis area of the ROM is read into the register (step S1264). Subsequently, the data read into the register is written into the self-diagnosis area of the RAM (step S1265).

次に、スケーラ制御LSIは、ステップS1264においてレジスタに読込んだ値とROMの自己診断領域の値とが同じか否かを判断する(ステップS1266)。ステップS1266において、スケーラ制御LSIは、その読込んだ値とROMの自己診断領域の値とが同じであると判断した場合には、ステップS1263においてレジスタに読込んだ値とRAMの自己診断領域の値とが同じか否かを判断する(ステップS1267)。   Next, the scaler control LSI determines whether or not the value read into the register in step S1264 is the same as the value in the self-diagnosis area of the ROM (step S1266). In step S1266, when the scaler control LSI determines that the read value is the same as the value of the ROM self-diagnosis area, the value read into the register and the RAM self-diagnosis area value in step S1263. It is determined whether or not the value is the same (step S1267).

ステップS1267において、スケーラ制御LSIが、ステップS1264においてレジスタに読込んだ値とRAMの自己診断領域の値とが同じでないと判断した場合、または、ステップS1266において、スケーラ制御LSIが、ステップS1264においてレジスタに読込んだ値とROMの自己診断領域の値とが同じではないと判断した場合には、サブ制御送信バッファに、リセット通知(1)コマンドをセットする(ステップS1268)。   If the scaler control LSI determines in step S1267 that the value read into the register in step S1264 is not the same as the value of the RAM self-diagnosis area, or in step S1266, the scaler control LSI registers in step S1264. If it is determined that the value read into the self-diagnostic area of the ROM is not the same, the reset notification (1) command is set in the sub-control transmission buffer (step S1268).

一方、ステップS1262において、スケーラ制御LSIが、判定間隔が500ms未満と判断した場合、または、ステップS1267において、スケーラ制御LSIが、ステップS1264においてレジスタに読込んだ値とRAMの自己診断領域の値とが同じであると判断した場合には、スケーラ制御LSIは、解像度変換LSI設定異常フラグはオンか否かを判断する(ステップS1269)。   On the other hand, when the scaler control LSI determines in step S1262 that the determination interval is less than 500 ms, or in step S1267, the value read by the scaler control LSI into the register in step S1264 and the value of the self-diagnosis area of the RAM Are determined to be the same, the scaler control LSI determines whether or not the resolution conversion LSI setting abnormality flag is on (step S1269).

ステップS1269において、スケーラ制御LSIは、解像度変換LSI設定異常フラグはオフであると判断した場合には、WDTのカウンタレジスタをクリアする(ステップS1272)。WDTは、クリアされた後、自動的にカウントを開始する。WDTのカウンタレジスタをクリアした後、スケーラ制御LSIは、作動状態判定処理を終了する。   If the scaler control LSI determines in step S1269 that the resolution conversion LSI setting abnormality flag is off, the scaler control LSI clears the WDT counter register (step S1272). After the WDT is cleared, it automatically starts counting. After clearing the WDT counter register, the scaler control LSI ends the operation state determination process.

ステップS1269において、スケーラ制御LSIは、解像度変換LSI設定異常フラグはオンであると判断した場合には、サブ制御送信バッファにリセット通知(2)コマンドをセットする(ステップS1270)。   If the scaler control LSI determines in step S1269 that the resolution conversion LSI setting abnormality flag is ON, it sets a reset notification (2) command in the sub-control transmission buffer (step S1270).

スケーラ制御LSIは、サブ制御送信バッファにリセット通知(1)またはリセット通知(2)を設定した後(ステップS1268またはステップS1270の実行後)は、サブCPU71に送信データを送信する(ステップS1271)。この後の数秒後に、スケーラ制御LSIおよび解像度変換LSIがリセットされる。   The scaler control LSI transmits the transmission data to the sub CPU 71 after setting the reset notification (1) or the reset notification (2) in the sub control transmission buffer (after execution of step S1268 or step S1270) (step S1271). After a few seconds, the scaler control LSI and resolution conversion LSI are reset.

上記のように、スケーラ制御LSIが、500msの一定間隔でROM値とレジスタ値とを比較してそれらの値が相違する場合には、スケーラ制御LSIおよび解像度変換LSIがリセットされる。これにより、エラーが生じた場合、スケーラ制御基板77は、リセットすることで自己回復することができる。   As described above, when the scaler control LSI compares the ROM value and the register value at a constant interval of 500 ms and the values are different, the scaler control LSI and the resolution conversion LSI are reset. Thereby, when an error occurs, the scaler control board 77 can be self-recovered by resetting.

このリセットは、サブデバイスエラー検出手段71hによって検出されてエラー情報履歴格納領域73d−1に、リセット発生としてエラーコード(SCL RST)が登録されるの
で、エラー発生の日時等を後に確認することができる。
This reset is detected by the sub-device error detection means 71h and an error code (SCL RST) is registered as the occurrence of reset in the error information history storage area 73d-1, so that the date and time of error occurrence may be confirmed later. it can.

[パチンコ遊技機の構成]
本発明は、パチスロに限定されるものではなく、パチンコ遊技機にも適用することができる。以下、パチンコ遊技機について説明する。
[Configuration of pachinko machines]
The present invention is not limited to a pachislot machine but can also be applied to a pachinko gaming machine. Hereinafter, the pachinko gaming machine will be described.

まず、パチンコ遊技機10の概観について図119乃至図122を用いて説明する。図119は、本発明の他の実施の形態におけるパチンコ遊技機1010の概観を示す斜視図である。図120は、当該実施の形態におけるパチンコ遊技機1010の概観を示す正面図である。図121は、当該実施の形態におけるパチンコ遊技機1010の概観を示す分解斜視図である。また、図122は、当該実施の形態におけるパチンコ遊技機1010の遊技盤の正面図である。   First, an overview of the pachinko gaming machine 10 will be described with reference to FIGS. FIG. 119 is a perspective view showing an overview of a pachinko gaming machine 1010 according to another embodiment of the present invention. FIG. 120 is a front view showing an overview of a pachinko gaming machine 1010 according to the present embodiment. FIG. 121 is an exploded perspective view showing an overview of a pachinko gaming machine 1010 according to the present embodiment. FIG. 122 is a front view of the game board of the pachinko gaming machine 1010 according to the present embodiment.

パチンコ遊技機1010は、図119から図121に示すように、ガラスドア1011、木枠1012、ベースドア1013、遊技盤1014、皿ユニッ10ト20、画像を表示する液晶表示装置1032、遊技球を発射する発射装置1130、払出ユニット1500、基板ユニット1600等から構成されている。   As shown in FIGS. 119 to 121, the pachinko gaming machine 1010 includes a glass door 1011, a wooden frame 1012, a base door 1013, a game board 1014, a dish unit 10, a liquid crystal display device 1032 for displaying an image, and a game ball. It comprises a launching device 1130 for launching, a dispensing unit 1500, a substrate unit 1600, and the like.

上述したガラスドア1011は、ベースドア1013に対して回転軸により開閉自在になるように取り付けられている。また、このガラスドア1011の中央には、開口1011aが形成されており、その開口1011aには、透過性を有する保護ガラス1019が配設されている。この保護ガラス1019は、ガラスドア1011が閉鎖された状態で遊技盤1014の前面に対面するように配設されている。   The glass door 1011 described above is attached to the base door 1013 so that it can be opened and closed by a rotating shaft. An opening 1011a is formed in the center of the glass door 1011. A protective glass 1019 having transparency is disposed in the opening 1011a. The protective glass 1019 is disposed so as to face the front surface of the game board 1014 with the glass door 1011 closed.

皿ユニット1020は、上皿1021及び下皿1022を一体化したユニット体であり、ベースドア1013におけるガラスドア1011の下部に配設されている。また、下皿1022は、上皿1021の下方に位置している。上皿1021及び下皿1022には、遊技球の貸し出し、遊技球の払い出し(賞球)を行うための払出口1021a、1022aが形成されており、所定の払出条件が成立した場合には、遊技球が排出され、特に、上皿1021には、後述する遊技領域15に発射させるための遊技球が貯留される。   The dish unit 1020 is a unit body in which the upper dish 1021 and the lower dish 1022 are integrated, and is disposed below the glass door 1011 in the base door 1013. Further, the lower plate 1022 is positioned below the upper plate 1021. The upper plate 1021 and the lower plate 1022 are provided with payout ports 1021a and 1022a for renting out game balls and paying out game balls (prize balls). If predetermined payout conditions are met, The ball is discharged, and in particular, the upper plate 1021 stores a game ball for launching to a game area 15 described later.

発射装置1130は、ベースドア1013の右下部に配設されている。この発射装置1130は、遊技者によって操作可能な発射ハンドル1026と、皿ユニット1020の右下部に適合するパネル体1027とを備えている。発射ハンドル1026は、パネル体1027の表側に設けられている。パネル体1027の裏側には遊技球を発射するための駆動装置が設けられている。   The launcher 1130 is disposed at the lower right portion of the base door 1013. The launching device 1130 includes a launching handle 1026 that can be operated by a player, and a panel body 1027 that fits in the lower right portion of the dish unit 1020. The firing handle 1026 is provided on the front side of the panel body 1027. A drive device for launching a game ball is provided on the back side of the panel body 1027.

ベースドア1013に、皿ユニット1021及び発射装置1130を配設しており、パネル体1027は、皿ユニット1020の右下部と一体化している。そして、遊技者によって発射ハンドル1026が操作されることによりパチンコ遊技を進めることができる。   A plate unit 1021 and a launching device 1130 are disposed on the base door 1013, and the panel body 1027 is integrated with the lower right portion of the plate unit 1020. And the pachinko game can be advanced by operating the launch handle 1026 by the player.

上述した遊技盤1014は、保護ガラス1019の後方に位置するように、ベースドア1013の前方に配設されている。遊技盤1014の後方には、スペーサー1031、液晶表示装置1032などが配設されている。ベースドア1013の後方には、払出ユニット1500、基板ユニット1600が配設されている。また、下皿1022の下部には、スピーカ1046が配設されている。   The game board 1014 described above is disposed in front of the base door 1013 so as to be positioned behind the protective glass 1019. Behind the game board 1014, a spacer 1031 and a liquid crystal display device 1032 are disposed. A payout unit 1500 and a substrate unit 1600 are disposed behind the base door 1013. A speaker 1046 is disposed below the lower plate 1022.

遊技盤1014は、その全部が透過性を有する板形状の樹脂(透過性を有する部材)によって形成されている。この透過性を有する部材としては、例えば、アクリル樹脂、ポリカーボネート樹脂、メタクリル樹脂など各種の材質が該当する。また、遊技盤1014は、その前面側に、発射された遊技球が転動流下可能な遊技領域1015を有している。この遊技領域1015は、ガイドレール1030(具体的には後述の図122に示す外レール1030a)に囲まれ、遊技球が転動可能な領域である。また、遊技盤1014における遊技領域1015には、複数の遊技釘1018が打ちこまれている。このように、遊技盤1014は、遊技球が転動可能な遊技領域を備える遊技盤の一例である。   The game board 1014 is entirely made of a plate-like resin (a member having permeability) having permeability. Examples of the transparent member include various materials such as acrylic resin, polycarbonate resin, and methacrylic resin. In addition, the game board 1014 has a game area 1015 on the front side thereof in which the launched game ball can roll down. This game area 1015 is surrounded by a guide rail 1030 (specifically, an outer rail 1030a shown in FIG. 122 described later), and is an area in which a game ball can roll. Further, a plurality of game nails 1018 are driven into the game area 1015 of the game board 1014. As described above, the game board 1014 is an example of a game board having a game area in which a game ball can roll.

液晶表示装置1032は、遊技盤1014の後方(背面側)に配設されている。すなわち、液晶表示装置1032は、遊技盤1014の透過性を有する部材の背後に配置されている。この液晶表示装置1032は、遊技に関する画像の表示を可能とする表示領域1032aを有している。この表示領域1032aは、遊技盤1014の全部又は一部に、背面側から重なるように配設される。   The liquid crystal display device 1032 is disposed behind the game board 1014 (on the back side). In other words, the liquid crystal display device 1032 is disposed behind the transparent member of the game board 1014. The liquid crystal display device 1032 has a display area 1032a that enables display of an image relating to a game. This display area 1032a is arranged so as to overlap all or part of the game board 1014 from the back side.

言い換えると、この表示領域1032aは、少なくとも、遊技盤1014における遊技領域1015の全部又は一部と重なるように遊技盤1014の後方に配設される。具体的には、液晶表示装置1032は、その表示領域1032aが遊技領域1015の全部又は一部と、遊技領域外域1016の全部又は一部とに重なるように遊技盤1014の後方に配設される。この液晶表示装置1032における表示領域1032aには、演出用の識別図柄、演出画像、装飾用の装飾画像など、各種の画像が表示される。   In other words, the display area 1032a is arranged behind the game board 1014 so as to overlap at least all or part of the game area 1015 in the game board 1014. Specifically, the liquid crystal display device 1032 is disposed behind the game board 1014 so that the display area 1032a overlaps all or part of the game area 1015 and all or part of the game area outer area 1016. . In the display area 1032 a of the liquid crystal display device 1032, various images such as an identification symbol for presentation, a presentation image, and a decoration image for decoration are displayed.

スペーサー1031は、遊技盤1014の後方(背面側)に配設されていて、遊技盤1014の後方と液晶表示装置1032の前方(前面側)との間に、遊技盤1014を転動した遊技球の流路となる空間を構成している。また、スペーサー1031の下部には、LEDユニット1053(図122参照)が設けられている。このスペーサー1031は、透過性を有した材料で形成されている。なお、当該実施の形態においてスペーサー1031は、透過性を有した材料で形成されているが、本発明はこれに限定されず、例えば、一部が透過性を有する材料で形成されてもよい。また、透過性を有さない材料で形成されてもよい。   The spacer 1031 is arranged behind the game board 1014 (back side), and a game ball that rolls the game board 1014 between the back of the game board 1014 and the front (front side) of the liquid crystal display device 1032. This constitutes a space to be a flow path. In addition, an LED unit 1053 (see FIG. 122) is provided below the spacer 1031. The spacer 1031 is formed of a material having permeability. Note that although the spacer 1031 is formed using a material having permeability in this embodiment, the present invention is not limited to this, and for example, a part of the spacer 1031 may be formed using a material having transparency. Moreover, you may form with the material which does not have permeability | transmittance.

発射ハンドル1026は回転自在であり、発射ハンドル1026の裏側には、駆動装置である発射ソレノイド(図示せず)が設けられている。さらに、発射ハンドル1026の周縁部には、タッチセンサ(図示せず)が設けられている。発射ハンドル1026の内部には、発射ハンドル1026の回転量に応じて抵抗値を変化させ、発射ソレノイド(図示せず)に供給する電力を変化させる発射ボリュームが設けられている。   The firing handle 1026 is rotatable, and a firing solenoid (not shown) as a driving device is provided on the back side of the firing handle 1026. Further, a touch sensor (not shown) is provided on the peripheral edge of the firing handle 1026. Inside the firing handle 1026 is provided a firing volume that changes the resistance value according to the amount of rotation of the firing handle 1026 and changes the power supplied to the firing solenoid (not shown).

タッチセンサ(図示せず)に遊技者が接触したときには、遊技者により発射ハンドル1026が握持されたと検知される。発射ハンドル1026が遊技者によって握持され、かつ、時計回り方向へ回転操作されたときには、その回転角度に応じて発射ボリューム(図示せず)の抵抗値が変化し、この時の抵抗値に対応する電力が発射ソレノイド(図示せず)に供給される。その結果、上皿1021に貯留された遊技球が遊技盤1014の遊技領域1015に順次発射され、遊技が進められる。なお、発射停止ボタン(図示せず)が押下された場合には、発射ハンドル1026を握持しかつ回転させた状態であっても遊技球の発射が停止される。   When the player touches a touch sensor (not shown), it is detected that the firing handle 1026 is gripped by the player. When the firing handle 1026 is gripped by the player and rotated clockwise, the resistance value of the firing volume (not shown) changes according to the rotation angle, and corresponds to the resistance value at this time. Electric power is supplied to a firing solenoid (not shown). As a result, the game balls stored in the upper plate 1021 are sequentially launched into the game area 1015 of the game board 1014, and the game is advanced. When a firing stop button (not shown) is pressed, the game ball is stopped firing even when the firing handle 1026 is held and rotated.

遊技盤1014の左下方には、一般入賞口1056a、1056b、1056cを形成する部材が配置されており、この部材におけるLEDユニット1053との対向部位は透明になっている。このため、図122に示されるように、遊技盤1014の左下方から、LEDユニット1053が視認可能となる。LEDユニット1053には、特別図柄表示装置、普通図柄表示装置1033、第1特別図柄保留表示LED1034a、1034b、第2特別図柄保留表示LED1034c、1034d、普通図柄保留表示LED1050a、1050b等が設けられている。   On the lower left side of the game board 1014, members forming the general winning ports 1056a, 1056b, and 1056c are arranged, and a portion of the member facing the LED unit 1053 is transparent. Therefore, as shown in FIG. 122, the LED unit 1053 can be visually recognized from the lower left side of the game board 1014. The LED unit 1053 is provided with a special symbol display device, a normal symbol display device 1033, a first special symbol hold display LED 1034a, 1034b, a second special symbol hold display LED 1034c, 1034d, a normal symbol hold display LED 1050a, 1050b, and the like. .

特別図柄表示装置は、16個のLEDによって構成されている。これら16個のLEDは、8個のLEDからなる2つのグループに分かれており、詳細は後述するが、一方のグループは、第1始動口1025への始動入賞を契機として変動表示を行うものであり、他方のグループは、第2始動口1044への始動入賞を契機として変動表示を行うものである。なお、以下の説明の便宜上、一方のLEDのグループを第1特別図柄表示装置1035a(図123参照)、他方のLEDのグループを第2特別図柄表示装置1035b(図123参照)と称する。   The special symbol display device is composed of 16 LEDs. These 16 LEDs are divided into two groups of 8 LEDs, and details will be described later, but one group performs variable display in response to a start winning at the first start port 1025. Yes, the other group performs variable display in response to a start winning at the second start port 1044. For convenience of the following description, one LED group is referred to as a first special symbol display device 1035a (see FIG. 123), and the other LED group is referred to as a second special symbol display device 1035b (see FIG. 123).

第1、第2特別図柄表示装置1035a、1035bのLEDは、所定の特別図柄の変動表示開始条件の成立により、グループ単位で点灯・消灯を繰り返す変動表示を行う。そして、8つのLEDの点灯・消灯によって形成される表示パターンが、特別図柄(識別図柄ともいう)として停止表示される。この停止表示された特別図柄が、特定の停止表示態様の場合には、通常遊技状態から遊技者に有利な状態である当り遊技状態(特別遊技状態)に遊技状態が移行する。この当り遊技状態となった場合には、後述するように、シャッタ1040(図122参照)が開放状態に制御され、大入賞口1039(図122参照)に遊技球が受け入れ可能な状態となる。   The LEDs of the first and second special symbol display devices 1035a and 1035b perform variable display that repeatedly turns on and off in units of groups when a predetermined special symbol variable display start condition is satisfied. Then, the display pattern formed by turning on / off the eight LEDs is stopped and displayed as a special symbol (also referred to as an identification symbol). When the special symbol displayed in a stopped state is in a specific stop display mode, the gaming state shifts from a normal gaming state to a winning gaming state (special gaming state) that is advantageous to the player. In this winning game state, as will be described later, the shutter 1040 (see FIG. 122) is controlled to the open state, and the game ball can be received in the special winning opening 1039 (see FIG. 122).

言い換えれば、大入賞口1039が開放される遊技が当り遊技であり、当該実施の形態によれば、大当り遊技と小当り遊技の2種類の当り遊技がある。また、特別図柄が大当り遊技状態に移行する停止表示態様になることが大当り、特別図柄が小当り遊技状態に移行する停止表示態様になることが小当りである。   In other words, a game in which the big winning opening 1039 is opened is a winning game, and according to the embodiment, there are two types of winning games, a big hit game and a small hit game. In addition, it is a big hit that the special symbol becomes a stop display mode in which it shifts to the big hit gaming state, and a special symbol becomes a stop display mode in which the special symbol goes to the small hit gaming state.

大当りと小当りの違いについては後述するが、大当りの場合には、多くの出球を獲得する可能性が高くなり、小当りの場合には、出球獲得があまり期待できない。一方、特別図柄として、ハズレ図柄が停止表示された場合は、遊技状態が維持される。以上のように、特別図柄が変動表示された後、停止表示され、その結果によって遊技状態が移行又は維持されるゲームを「特別図柄ゲーム」という。   The difference between the big hit and the small hit will be described later. In the case of the big hit, there is a high possibility that a lot of balls will be obtained. On the other hand, when the lost symbol is stopped and displayed as a special symbol, the gaming state is maintained. As described above, a game in which a special symbol is variably displayed and then stopped and the game state is shifted or maintained according to the result is referred to as a “special symbol game”.

特別図柄表示装置の下方には、普通図柄表示装置1033が設けられている。普通図柄表示装置1033は、2つの表示用ランプで構成されており、これら表示用ランプが交互に点灯・消灯を繰り返すことによって、普通図柄として変動表示される。そして、普通図柄が変動表示された後、停止表示され、その結果によって普通電動役物1048(図122参照)の開放・閉鎖状態が異なってくるゲームを「普通図柄ゲーム」という。   Below the special symbol display device, a normal symbol display device 1033 is provided. The normal symbol display device 1033 includes two display lamps, and these display lamps are alternately lit and extinguished so that they are variably displayed as normal symbols. A game in which the normal symbol is variably displayed and then stopped and the open / closed state of the normal electric accessory 1048 (see FIG. 122) varies depending on the result is referred to as a “normal symbol game”.

普通図柄表示装置1033の下方には、普通図柄保留表示LED1050a、1050bが設けられている。この普通図柄保留表示LED1050a、1050bは、点灯、消灯又は点滅によって保留されている普通図柄の変動表示の実行回数(所謂、「保留個数」、「普通図柄に関する保留個数」)を表示する。具体的には、普通図柄の変動表示の実行が1回分保留されている場合には、普通図柄保留表示LED1050aが点灯し、普通図柄保留表示LED1050bが消灯する。   Below the normal symbol display device 1033, normal symbol hold display LEDs 1050a and 1050b are provided. The normal symbol hold display LEDs 1050a and 1050b display the number of executions of the fluctuation display of the normal symbol held by turning on, turning off, or blinking (so-called “hold number”, “hold number related to the normal symbol”). Specifically, when the execution of the normal symbol variation display is held for one time, the normal symbol hold display LED 1050a is turned on and the normal symbol hold display LED 1050b is turned off.

普通図柄の変動表示の実行が2回分保留されている場合には、普通図柄保留表示LED1050aが点灯し、普通図柄保留表示LED1050bが点灯する。普通図柄の変動表示の実行が3回分保留されている場合には、普通図柄保留表示LED1050aが点滅し、普通図柄保留表示LED1050bが点灯する。普通図柄の変動表示の実行が4回分保留されている場合には、普通図柄保留表示LED1050aが点滅し、普通図柄保留表示LED1050bが点滅する。   When the execution of the normal symbol variation display is held twice, the normal symbol hold display LED 1050a is turned on and the normal symbol hold display LED 1050b is turned on. When the execution of the normal symbol fluctuation display is held three times, the normal symbol hold display LED 1050a blinks and the normal symbol hold display LED 1050b lights. When the execution of the normal symbol variation display is held four times, the normal symbol hold display LED 1050a blinks and the normal symbol hold display LED 1050b blinks.

普通図柄保留表示LED1050a、1050bの下方には、第1特別図柄保留表示LED1034a、1034b、第2特別図柄保留表示LED1034c、1034dが設けられている。これら第1特別図柄保留表示LED1034a、1034b及び第2特別図柄保留表示LED1034c、1034dは、点灯、消灯又は点滅によって保留されている特別図柄の変動表示の実行回数(所謂、「保留個数」、「特別図柄に関する保留個数」)を表示する。第1特別図柄保留表示LED1034a、1034b及び第2特別図柄保留表示LED1034c、1034dによる特別図柄に関する保留個数の表示態様は、普通図柄保留表示LED1050a、1050bによる、普通図柄の保留個数の表示態様と同一である。   Below the normal symbol hold display LEDs 1050a and 1050b, first special symbol hold display LEDs 1034a and 1034b and second special symbol hold display LEDs 1034c and 1034d are provided. The first special symbol hold display LEDs 1034a and 1034b and the second special symbol hold display LEDs 1034c and 1034d are displayed by the number of executions of so-called “hold number”, “special”. Display the number of reserved items "). The display mode of the number of reserved symbols related to the special symbols by the first special symbol hold display LEDs 1034a and 1034b and the second special symbol hold display LEDs 1034c and 1034d is the same as the display mode of the number of held normal symbols by the normal symbol hold display LEDs 1050a and 1050b. is there.

普通図柄表示装置1033の側方には、大当り、小当りを問わずに点灯する当り報知LEDなどが設けられる。当該実施の形態によれば、ラウンド数が一定なのでラウンド数表示用のLEDはない。このため、主制御回路1060によって制御される当り報知LEDの表示上では、大当り、小当りの報知上の差別はない。また、突確大当りと小当りは、後述するようにその当りが発生したときのシャッタ1040の開閉パターンも同一のものから選択され、また副制御回路1200によって制御される液晶表示装置1032等における演出も同一である。このため、突確大当りと小当りは、遊技者は見た目上の区別が付かない。   On the side of the normal symbol display device 1033, a hit notification LED or the like that is lit regardless of whether it is a big hit or a small hit is provided. According to this embodiment, since the number of rounds is constant, there is no LED for displaying the number of rounds. For this reason, on the display of the hit notification LED controlled by the main control circuit 1060, there is no discrimination on notification of big hit and small hit. In addition, as described later, the opening / closing pattern of the shutter 1040 when the hit occurs is selected from the same one for the large hit and the small hit, and the effect on the liquid crystal display device 1032 or the like controlled by the sub control circuit 1200 is also provided. Are the same. For this reason, the player cannot visually distinguish between big hits and small hits.

また、遊技盤1014の後方(背面側)に配設されている液晶表示装置1032の表示領域では、第1特別図柄表示装置1035a及び第2特別図柄表示装置1035bにおいて表示される特別図柄と関連する演出画像が表示される。   Further, in the display area of the liquid crystal display device 1032 disposed on the rear side (back side) of the game board 1014, it is related to the special symbols displayed on the first special symbol display device 1035a and the second special symbol display device 1035b. An effect image is displayed.

例えば、第1特別図柄表示装置1035a及び第2特別図柄表示装置1035bで表示される特別図柄の変動表示中においては、特定の場合を除いて、液晶表示装置1032の表示領域1032aにおいて、数字からなる識別図柄(演出用の識別情報でもある)、例えば、"1〜8"のような数字が変動表示される。また、第1特別図柄表示装置1035a(図123参照)及び第2特別図柄表示装置1035b(図123参照)において変動表示されていた特別図柄が停止表示されるとともに、液晶表示装置1032の表示領域1032aでも演出用としての識別図柄が停止表示される。   For example, during the variable display of the special symbols displayed on the first special symbol display device 1035a and the second special symbol display device 1035b, the display area 1032a of the liquid crystal display device 1032 is composed of numbers except in specific cases. Identification symbols (which are also identification information for effects), for example, numbers such as “1-8” are variably displayed. In addition, the special symbols that are variably displayed on the first special symbol display device 1035a (see FIG. 123) and the second special symbol display device 1035b (see FIG. 123) are stopped and displayed, and the display area 1032a of the liquid crystal display device 1032 is displayed. However, the identification symbol for production is stopped and displayed.

また、第1特別図柄表示装置1035a及び第2特別図柄表示装置1035bにおいて、変動、停止された特別図柄が特定の停止表示態様の場合には、当りであることを遊技者に把握させる演出画像が液晶表示装置1032の表示領域1032aにおいて表示される。具体的には、第1特別図柄表示装置1035a及び第2特別図柄表示装置1035bのいずれか一方において特別図柄が、例えば、多くの出球が獲得可能な大当りに対応する特定の表示態様で停止表示された場合には、液晶表示装置1032の表示領域1032aにおいて表示される演出用の識別図柄の組合せが特定の表示態様(例えば、複数の図柄列のそれぞれに同一の図柄が全て揃った状態で停止表示される態様)となり、さらに、大当り用の演出画像が液晶表示装置32の表示領域32aにおいて表示される。なお、出球を得ることが困難な当り(小当り、15回突確大当り、16回突確大当り)の場合は、当りであることを遊技者に把握させる演出画像を、液晶表示装置1032の表示領域1032aにおいて表示しなくてもよい。   In the first special symbol display device 1035a and the second special symbol display device 1035b, when the special symbol that has been changed or stopped is in a specific stop display mode, an effect image that allows the player to grasp that it is a win is displayed. The image is displayed in the display area 1032a of the liquid crystal display device 1032. Specifically, in either one of the first special symbol display device 1035a and the second special symbol display device 1035b, the special symbol is stopped and displayed in a specific display mode corresponding to, for example, a jackpot that can be obtained by many outgoing balls. In such a case, the combination of effect identification symbols displayed in the display area 1032a of the liquid crystal display device 1032 is stopped in a state where all the same symbols are arranged in a specific display mode (for example, a plurality of symbol rows). In addition, the effect image for the big hit is displayed in the display area 32 a of the liquid crystal display device 32. In the case of hits where it is difficult to obtain a ball (small hits, 15 hits, big hits, 16 hits, big hits), a display image of the liquid crystal display device 1032 is displayed on the display area of the liquid crystal display device 1032. It is not necessary to display in 1032a.

図122に示すように、遊技機1010の遊技盤1014上には、二つのガイドレール1030(1030a及び1030b)、ステージ1055、第1始動口1025、第2始動口1044、通過ゲート1054、シャッタ1040、大入賞口1039、一般入賞口1056a、1056b、1056c、1056d、普通電動役物1048等の遊技部材が設けられている。   As shown in FIG. 122, on the gaming board 1014 of the gaming machine 1010, there are two guide rails 1030 (1030a and 1030b), a stage 1055, a first starting port 1025, a second starting port 1044, a passing gate 1054, and a shutter 1040. Game members such as a grand prize opening 1039, general winning openings 1056a, 1056b, 1056c, 1056d, and an ordinary electric accessory 1048 are provided.

遊技盤1014の上部には、略逆L字形状のステージ1055が設けられている。また、遊技領域1015を囲むように、ガイドレール1030が設けられている。   A substantially inverted L-shaped stage 1055 is provided on the upper part of the game board 1014. A guide rail 1030 is provided so as to surround the game area 1015.

ガイドレール1030は、遊技領域1015を区画(画定)する外レール1030aと、その外レール1030aの内側に配設された内レール1030bとから構成される。発射された遊技球は、遊技盤1014上に設けられたガイドレール1030に案内されて、遊技盤1014の上部に移動し、前述した複数の遊技釘(図示せず)、遊技盤1014上に設けられたステージ1055などとの衝突により、その進行方向を変えながら遊技盤1014の下方に向かって流下する。具体的には、ステージ1055の左側を流下する系統(所謂、左打ち)と、発射ハンドル1026を右側に最大に回転させて、ステージ1055の右側に遊技球を打ち込み、ステージ1055の右側を流下する系統(所謂、右打ち)がある。   The guide rail 1030 includes an outer rail 1030a that partitions (defines) the game area 1015, and an inner rail 1030b that is disposed inside the outer rail 1030a. The launched game ball is guided by a guide rail 1030 provided on the game board 1014 and moves to the upper part of the game board 1014. The plurality of game nails (not shown) and the game board 1014 described above are provided. Due to the collision with the stage 1055 and the like, the game flows down toward the lower side of the game board 1014 while changing its traveling direction. Specifically, a system that flows down the left side of the stage 1055 (so-called “left-handed”) and a firing handle 1026 are rotated to the right to the maximum, and a game ball is driven into the right side of the stage 1055 and flows down the right side of the stage 1055. There is a system (so-called right-handed).

また、ステージ1055の下方でかつ遊技盤1014の中央の下方には、第1始動口1025が設けられている。また、ステージ1055の右側上部に通過ゲート1054が設けられており、通過ゲート1054の下方に第2始動口1044が設けられている。第2始動口1044には普通電動役物1048が設けられている。普通電動役物1048は、遊技盤1014の板面に対して前後方向に、突出、引き込みを行う舌状部材1048aを備えている。舌状部材1048aが突出している時に舌状部材1048aに乗った遊技球が第2始動口1044に入賞し、舌状部材1048aが引き込んでいる場合には遊技球が第2始動口1044に入賞することは不可能である。   A first start port 1025 is provided below the stage 1055 and below the center of the game board 1014. A passage gate 1054 is provided at the upper right side of the stage 1055, and a second start port 1044 is provided below the passage gate 1054. The second starting port 1044 is provided with an ordinary electric accessory 1048. The ordinary electric accessory 1048 includes a tongue-like member 1048a that projects and retracts in the front-rear direction with respect to the plate surface of the game board 1014. When the tongue-like member 1048a protrudes, the game ball riding on the tongue-like member 1048a wins the second start port 1044, and when the tongue-like member 1048a is retracted, the game ball wins the second start port 1044. It is impossible.

そして、普通図柄表示装置1033において普通図柄が所定の図柄で停止表示されたときには、普通電動役物1048における舌状部材1048aが、所定の時間、引込状態から突出状態となり、第2始動口1044に遊技球が入りやすくなる。なお、普通電動役物1048は、舌状部材1048aの突出、引き込みを行うものに限らず、例えば、一対の羽根部材が開放、閉鎖するもの(所謂、電動チューリップ)であってもよい。   When the normal symbol is stopped and displayed with the predetermined symbol on the normal symbol display device 1033, the tongue-like member 1048a of the normal electric accessory 1048 is in the protruding state from the retracted state for a predetermined time, and is displayed at the second start port 1044. Game balls are easy to enter. Note that the ordinary electric accessory 1048 is not limited to the one that protrudes and retracts the tongue-like member 1048a, but may be one that opens and closes a pair of blade members (so-called electric tulips), for example.

また、ステージ1055の右側に遊技球を打ち込んだ場合には、ステージ1055の右側から第1始動口1025に遊技球が転動する経路に、遊技釘1018が打ち込まれており、この遊技釘1018によって、遊技球がステージ55の右側から第1始動口1025に入賞不可能になっている。   In addition, when a game ball is driven into the right side of the stage 1055, a game nail 1018 is driven into a path along which the game ball rolls from the right side of the stage 1055 to the first starting port 1025. The game ball cannot enter the first starting port 1025 from the right side of the stage 55.

普通図柄の変動表示中において通過ゲート1054を遊技球が通過した場合には、普通図柄保留表示LED1050a、1050bによる表示態様を切り換えて、変動表示中の普通図柄が停止表示されるまで、当該通過ゲート1054への遊技球の通過に基づく普通図柄の変動表示の実行(開始)が保留される。その後、変動表示していた普通図柄が停止表示された場合には、保留されていた普通図柄の変動表示が開始される。   When the game ball passes through the passing gate 1054 during the normal symbol variation display, the display mode by the normal symbol hold display LEDs 1050a and 1050b is switched, and the passing gate is displayed until the normal symbol in the variation display is stopped and displayed. Execution (start) of the normal symbol variation display based on the passage of the game ball to 1054 is suspended. After that, when the normal symbol that has been variably displayed is stopped and displayed, the variably displayed normal symbol that has been suspended is started.

なお、普通図柄表示装置1033において普通図柄として特定の図柄が停止表示された場合には、普通図柄抽選が当選であることを遊技者に把握させる演出画像が液晶表示装置1032の表示領域において表示されるようにしてもよい。   When a specific symbol is stopped and displayed as a normal symbol on the normal symbol display device 1033, an effect image for allowing the player to grasp that the normal symbol lottery is won is displayed in the display area of the liquid crystal display device 1032. You may make it do.

また、第1始動口1025の直下には、大入賞口1039を開閉するシャッタ1040が配置されている。シャッタ1040の直下の遊技領域1015の最下部位には、アウト口1057が形成されている。遊技領域1015の左側下部には、一般入賞口1056a、1056b、1056cが設けられている。また、遊技領域1015の右側下部には、一般入賞口1056dが設けられている。   In addition, a shutter 1040 that opens and closes the special winning opening 1039 is disposed immediately below the first start opening 1025. An out port 1057 is formed at the lowermost part of the game area 1015 immediately below the shutter 1040. In the lower left portion of the game area 1015, general winning ports 1056a, 1056b, and 1056c are provided. Further, a general winning opening 1056d is provided at the lower right side of the game area 1015.

また、前述した第1始動口1025内には入賞領域が設けられている。この入賞領域には第1始動入賞口スイッチ1116(図123参照)が備えられている。第2始動口1044内には入賞領域が設けられており、この入賞領域には第2始動入賞口スイッチ1117(図123参照)が備えられている。遊技球等の遊技媒体が、第1始動入賞口スイッチ1116によって検出された場合、第1特別図柄表示装置1035aによる特別図柄の変動表示が開始される。   In addition, a winning area is provided in the first starting port 1025 described above. This winning area is provided with a first start winning opening switch 1116 (see FIG. 123). A winning area is provided in the second starting opening 1044, and a second starting winning opening switch 1117 (see FIG. 123) is provided in the winning area. When a game medium such as a game ball is detected by the first start winning a prize opening switch 1116, the special symbol variation display by the first special symbol display device 1035a is started.

また、特別図柄の変動表示中に第1始動口1025へ遊技球が入球した場合には、変動表示中の特別図柄が停止表示されるまで、第1始動口1025への遊技球の入球に基づく特別図柄の変動表示の実行(開始)が保留される。その後、変動表示していた特別図柄が停止表示された場合には、保留されていた特別図柄の変動表示が開始される。なお、以降の説明において、第1始動口1025への遊技球の入球に基づいて第1特別図柄表示装置1035aに変動表示される特別図柄を第1特別図柄と称する。   In addition, when a game ball enters the first start opening 1025 during the variation display of the special symbol, the game ball enters the first start aperture 1025 until the special symbol during the variation display is stopped and displayed. Execution (start) of the special symbol variation display based on is suspended. Thereafter, when the special symbol that has been variably displayed is stopped and displayed, the variably displayed suspended special symbol is started. In the following description, the special symbol variably displayed on the first special symbol display device 1035a based on the game ball entering the first start port 1025 is referred to as a first special symbol.

また、遊技球等の遊技媒体が、第2始動入賞口スイッチ1117によって検出された場合、第2特別図柄表示装置1035bによる特別図柄の変動表示が開始される。また、特別図柄の変動表示中に第2始動口1044へ遊技球が入球した場合には、変動表示中の特別図柄が停止表示されるまで、第2始動口1044への遊技球の入球に基づく特別図柄の変動表示の実行(開始)が保留される。その後、変動表示していた特別図柄が停止表示された場合には、保留されていた特別図柄の変動表示が開始される。   Further, when a game medium such as a game ball is detected by the second start winning a prize opening switch 1117, the special symbol variation display by the second special symbol display device 1035b is started. In addition, when a game ball enters the second start opening 1044 during the variation display of the special symbol, the game ball enters the second start opening 1044 until the special symbol during the variation display is stopped and displayed. Execution (start) of the special symbol variation display based on is suspended. Thereafter, when the special symbol that has been variably displayed is stopped and displayed, the variably displayed suspended special symbol is started.

なお、以降の説明において、第2始動口1044への遊技球の入球に基づいて第2特別図柄表示装置1035bに変動表示される特別図柄を第2特別図柄と称する。   In the following description, the special symbol variably displayed on the second special symbol display device 1035b based on the game ball entering the second start port 1044 is referred to as a second special symbol.

ここで、第1特別図柄表示装置1035aと第2特別図柄表示装置1035bとは同時に特別図柄が変動することはない。また、当該実施の形態においては、第2始動口1044への始動入賞を優先に特別図柄の変動表示が行われる。このように、第1始動口1025、第2始動口1044は、遊技盤1014の遊技領域に備えられ、遊技球が通過可能な始動領域の一例である。   Here, the first special symbol display device 1035a and the second special symbol display device 1035b do not fluctuate at the same time. Further, in the present embodiment, the special symbol variation display is performed with priority given to the start winning at the second start port 1044. Thus, the first start port 1025 and the second start port 1044 are provided in the game area of the game board 1014 and are examples of start areas through which game balls can pass.

なお、特別図柄の変動表示の実行が保留される回数には上限が設定されており、当該実施の形態においては、第1始動口1025、第2始動口1044への入球による特別図柄の変動表示の保留数は、それぞれ4回を上限としている。具体的には、第1特別図柄の特別図柄ゲームが4回保留されている場合には、変動中の第1特別図柄に対応する特別図柄ゲームの情報が、メインRAM1070(図123参照)の第1特別図柄始動記憶領域(0)に始動記憶として記憶され、保留されている4回の特別図柄ゲームの情報は、第1特別図柄始動記憶領域(1)〜第1特別図柄始動記憶領域(4)に始動記憶として記憶される。   Note that an upper limit is set for the number of times the execution of the special symbol variation display is suspended, and in this embodiment, the variation of the special symbol due to entering the first start port 1025 and the second start port 1044. The maximum number of display holds is 4 each. Specifically, when the special symbol game of the first special symbol is held four times, the information of the special symbol game corresponding to the changing first special symbol is stored in the main RAM 1070 (see FIG. 123). The information of the four special symbol games that are stored in the one special symbol start memory area (0) as the start memory and are held are the first special symbol start memory area (1) to the first special symbol start memory area (4 ) Is stored as the start memory.

第2特別図柄の特別図柄ゲームについても同様に、第2特別図柄の特別図柄ゲームが4回保留されている場合には、変動中の第2特別図柄に対応する特別図柄ゲームの情報が、メインRAM70(図123参照)の第2特別図柄始動記憶領域(0)に始動記憶として記憶され、保留されている4回の特別図柄ゲームの情報は、第2特別図柄始動記憶領域(1)〜第2特別図柄始動記憶領域(4)に始動記憶として記憶される。したがって、最大8回の保留が可能になる。   Similarly, for the special symbol game of the second special symbol, when the special symbol game of the second special symbol is held four times, the information of the special symbol game corresponding to the changing second special symbol is the main information. The information of the four special symbol games stored and stored in the second special symbol start storage area (0) of the RAM 70 (see FIG. 123) is held in the second special symbol start storage area (1) to the second special symbol start storage area (0). 2 is stored as a start memory in the special symbol start storage area (4). Therefore, a maximum of 8 holds is possible.

また、その他の(所定の特別図柄の変動表示開始)条件としては、特別図柄が停止表示されていることである。つまり、所定の特別図柄の変動表示開始条件が成立する毎に特別図柄の変動表示が開始される。   In addition, as another condition (start of variable display of a predetermined special symbol), the special symbol is stopped and displayed. In other words, every time a predetermined special symbol variable display start condition is satisfied, the special symbol variable display is started.

第1特別図柄表示装置1035a及び第2特別図柄表示装置1035bにおいて特別図柄が特定の停止表示態様となって、遊技状態が大当り遊技状態に移行された場合は、シャッタ1040が、遊技球を受け入れやすい開放状態となるように駆動される。その結果、大入賞口1039は、遊技球を受け入れやすい開放状態(第1の状態)となる。   When the special symbol becomes a specific stop display mode in the first special symbol display device 1035a and the second special symbol display device 1035b and the gaming state is shifted to the big hit gaming state, the shutter 1040 can easily accept the gaming ball. It is driven to be in an open state. As a result, the special winning opening 1039 is in an open state (first state) in which a game ball can be easily received.

一方、シャッタ1040の背面側(後方)に設けられた大入賞口1039には、カウントスイッチ1104(図123参照)を有する領域(図示せず)があり、その領域を遊技球が所定個数(例えば7個)通過するか、又は、所定時間(例えば、約0.1秒あるいは約30秒)が経過するまでシャッタ1040が開放状態に駆動される。そして、開放状態において大入賞口1039への所定数の遊技球の入賞又は所定時間の経過のいずれかの条件が成立すると、シャッタ1040は、遊技球を受け入れ難い閉鎖状態になるように駆動される。その結果、大入賞口1039は、遊技球を受け入れ難い閉鎖状態となる(第2の状態)。   On the other hand, the special winning opening 1039 provided on the back side (rear side) of the shutter 1040 has an area (not shown) having a count switch 1104 (see FIG. 123), and a predetermined number of game balls (for example, 7) or the shutter 1040 is driven to open until a predetermined time (for example, about 0.1 second or about 30 seconds) elapses. When a condition for winning a predetermined number of game balls at the grand prize opening 1039 or elapse of a predetermined time is satisfied in the open state, the shutter 1040 is driven so as to be in a closed state where it is difficult to accept the game balls. . As a result, the special winning opening 1039 is in a closed state in which it is difficult to accept a game ball (second state).

なお、一定時間において、大入賞口1039が遊技球を受け入れやすい状態となっている遊技をラウンドゲームという。したがって、シャッタ1040は、ラウンドゲーム時に開放し、各ラウンドゲーム間では閉鎖することになる。また、ラウンドゲームは、"1"ラウンド、"2"ラウンド等のラウンド数として計数される。例えば、ラウンドゲームの1回目を第1ラウンド、2回目を第2ラウンドと呼称する場合がある。なお、当該実施の形態においては、1ラウンドにおいて、複数回シャッタ1040を開閉して、開放状態となる時間を一定時間とする場合がある。   Note that a game in which the special winning opening 1039 easily accepts a game ball for a certain period of time is referred to as a round game. Therefore, the shutter 1040 is opened during the round game and is closed between the round games. A round game is counted as the number of rounds such as “1” round, “2” round, and the like. For example, the first round game may be referred to as the first round and the second round as the second round. In this embodiment, there are cases where the shutter 1040 is opened and closed a plurality of times in one round, and the time during which the shutter 1040 is in the open state is set to a certain time.

続いて、開放状態から閉鎖状態(第2の状態)に駆動されたシャッタ1040は、再度開放状態に駆動される。つまり、ラウンドゲームが終了した場合には、次のラウンドゲームへ継続して進むことができる。なお、第1ラウンドのラウンドゲームから、次のラウンドゲームに継続して進むことができない(最終の)ラウンドゲームが終了するまでの遊技を特別遊技あるいは大当り遊技という。なお、当該実施の形態においては、全ての大当りは15ラウンドである。   Subsequently, the shutter 1040 driven from the open state to the closed state (second state) is driven again to the open state. That is, when the round game is finished, it is possible to continue to the next round game. A game from the first round game until the end of the (final) round game that cannot continue to the next round game is called a special game or a big hit game. In this embodiment, all the big hits are 15 rounds.

また、当該実施の形態においては、第1特別図柄表示装置1035a及び第2特別図柄表示装置1035bにおいて特別図柄が特定の停止表示態様となって、遊技状態が小当り遊技状態に移行された場合は大入賞口1039が15回又は16回遊技球を受け入れやすい開放状態となるように、シャッタ1040が駆動される。なお、小当り遊技は、大入賞口1039を15回又は16回開放する遊技であり、大当りのようにラウンドゲームという概念はない。このように、大入賞口1039及びシャッタ1040は、遊技盤1014上に設けられ、遊技球が入球容易な開放状態と、遊技球が入球困難な閉鎖状態とに変化可能な可変部材の一例である。   In the embodiment, when the special symbol is in a specific stop display mode in the first special symbol display device 1035a and the second special symbol display device 1035b and the gaming state is shifted to the small hit gaming state. The shutter 1040 is driven so that the special winning opening 1039 is in an open state in which it is easy to accept the game ball 15 times or 16 times. The small hit game is a game in which the big winning opening 1039 is opened 15 times or 16 times, and there is no concept of a round game like the big win. As described above, the special winning opening 1039 and the shutter 1040 are provided on the game board 1014 and are examples of variable members that can be changed between an open state in which a game ball can easily enter and a closed state in which it is difficult to enter the game ball. It is.

また、前述した第1始動口1025、第2始動口1044、一般入賞口1056a〜1056d、大入賞口1039に遊技球が入賞したときには、それぞれの入賞口の種類に応じて予め設定されている数の遊技球が上皿1021又は下皿1022に払い出される。   In addition, when a game ball is won in the first starting port 1025, the second starting port 1044, the general winning ports 1056a to 1056d, and the big winning port 1039, the number set in advance according to the type of each winning port. Of the game balls are paid out to the upper plate 1021 or the lower plate 1022.

また、当該実施の形態においては、大当り遊技終了後に、普通図柄抽選の当選確率が高確率状態となり、普通電動役物1048によるサポートによって特別図柄ゲームの保留球が貯まりやすくなる時短状態に移行する場合がある。ここで、時短状態においては、通過ゲート1054に遊技球を通過させることが、普通図柄抽選を実行させる条件となるため、右打ちをしながら遊技を進行することになる。   Further, in the embodiment, after the big hit game is over, the winning probability of the normal symbol lottery becomes a high probability state, and the support by the ordinary electric accessory 1048 shifts to the short-time state where the reserved balls of the special symbol game are easily stored. There is. Here, in the short-time state, passing the game ball to the passing gate 1054 is a condition for executing the normal symbol lottery, so that the game proceeds while making a right strike.

また、右打ち状態で大当りが発生した場合には、そのまま右打ちを継続することにより、大入賞口1039へ入賞させることが可能である。また、普通電動役物1048によるサポートが受けられない場合には、左打ちをしながら遊技を進行することになる。   Further, when a big hit occurs in the right-handed state, it is possible to win the big winning opening 1039 by continuing the right-handed as it is. Further, when the support by the ordinary electric accessory 1048 cannot be received, the game is advanced while making a left strike.

また、図120に示すように、上皿1021の前面には、演出ボタン1080a,1080b,1080cが設けられており、目押しゲーム、カードめくり、すごろく等のようなミニゲーム中に、それらの演出ボタンを押し下げることにより、液晶表示装置1032における演出表示内容を変えることができる。   Also, as shown in FIG. 120, the production buttons 1080a, 1080b, and 1080c are provided on the front surface of the upper plate 1021, and these productions are performed during a mini-game such as an open game, a card turning, and a superb game. By depressing the button, the effect display content on the liquid crystal display device 1032 can be changed.

なお、当該実施の形態において、演出手段の一例として、液晶表示装置を記載したが、本発明はこれに限定されない。演出手段は、プラズマディスプレイや、リアプロジェクションディスプレイや、CRTディスプレイや、ランプや、スピーカや可動役物等の演出手段であってもよい。   In addition, in the said embodiment, although the liquid crystal display device was described as an example of an effect means, this invention is not limited to this. The production means may be a production means such as a plasma display, a rear projection display, a CRT display, a lamp, a speaker, or a movable accessory.

[パチンコ遊技機の電気的構成]
当該実施の形態におけるパチンコ遊技機1010の制御回路を示すブロック図を図123に示す。
[Electric configuration of pachinko machines]
FIG. 123 is a block diagram illustrating a control circuit of the pachinko gaming machine 1010 in this embodiment.

図123に示すように、パチンコ遊技機1010は、主に、遊技の制御を行う主制御回路1060と、遊技の進行に応じた演出の制御を行う副制御回路1200とから構成される。   As shown in FIG. 123, the pachinko gaming machine 1010 mainly includes a main control circuit 1060 that controls a game and a sub-control circuit 1200 that controls an effect according to the progress of the game.

主制御回路1060は、メインCPU1066、メインROM1068(読み出し専用メモリ)、メインRAM1070(読み書き可能メモリ)を備えている。   The main control circuit 1060 includes a main CPU 1066, a main ROM 1068 (read only memory), and a main RAM 1070 (read / write memory).

メインCPU1066には、メインROM1068、メインRAM1070等が接続されており、このメインROM1068に記憶されたプログラムに従って、各種の処理を実行する機能を有する。   The main CPU 1066 is connected to a main ROM 1068, a main RAM 1070, and the like, and has a function of executing various processes according to a program stored in the main ROM 1068.

メインROM1068には、メインCPU1066によりパチンコ遊技機1010の動作を制御するためのプログラム、メイン処理等をメインCPU1066に実行させるためのプログラムや、各種のテーブル等が記憶されている。   The main ROM 1068 stores a program for controlling the operation of the pachinko gaming machine 1010 by the main CPU 1066, a program for causing the main CPU 1066 to execute main processing, and various tables.

メインRAM1070は、メインCPU1066の一時記憶領域として種々のフラグや変数の値を記憶する機能を有する。なお、当該実施の形態においては、メインCPU1066の一時記憶領域としてメインRAM1070を用いているが、これに限らず、読み書き可能な記憶媒体であればよい。   The main RAM 1070 has a function of storing various flags and variable values as a temporary storage area of the main CPU 1066. In this embodiment, the main RAM 1070 is used as a temporary storage area of the main CPU 1066. However, the present invention is not limited thereto, and any readable / writable storage medium may be used.

また、この主制御回路1060は、電源投入時においてリセット信号を生成する初期リセット回路1064、I/Oポート1071、コマンド出力ポート1072を備えている。また、初期リセット回路1064は、メインCPU1066に接続されている。I/Oポート1071は、各種のデバイスからの入力信号をメインCPU1066に、メインCPU1066からの出力信号を各種のデバイスに送信するものである。   The main control circuit 1060 includes an initial reset circuit 1064 that generates a reset signal when the power is turned on, an I / O port 1071, and a command output port 1072. The initial reset circuit 1064 is connected to the main CPU 1066. The I / O port 1071 is used to transmit input signals from various devices to the main CPU 1066 and output signals from the main CPU 1066 to various devices.

コマンド出力ポート1072は、メインCPU1066からのコマンドを副制御回路1200に送信するものである。また、主制御回路1060は、バックアップコンデンサ1074を備えている。このバックアップコンデンサ1074は、電断時において、例えば、メインRAM1070に対して速やかに電源を供給することにより、メインRAM1070に記憶されている各種データを保持することに用いられる。   The command output port 1072 transmits a command from the main CPU 1066 to the sub control circuit 1200. The main control circuit 1060 includes a backup capacitor 1074. The backup capacitor 1074 is used to hold various data stored in the main RAM 1070 by, for example, quickly supplying power to the main RAM 1070 at the time of power interruption.

また、主制御回路1060には、各種の装置が接続されている。   Various devices are connected to the main control circuit 1060.

例えば、主制御回路1060からの信号に応じる各種の装置として、主制御回路1060には、特別図柄ゲームにおける特別図柄の可変表示を行う第1特別図柄表示装置1035a及び第2特別図柄表示装置1035b、特別図柄ゲームにおける特別図柄の可変表示の保留個数を表示する第1特別図柄保留表示LED1034a、1034b及び第2特別図柄保留表示LED1034c、1034d、普通図柄ゲームにおける識別図柄としての普通図柄の可変表示を行う普通図柄表示装置1033、普通図柄ゲームにおける普通図柄の可変表示の保留個数を表示する普通図柄保留表示LED1050a、1050b、普通電動役物1048の舌状部材1048aを突出状態又は引込状態とする始動口ソレノイド1118、シャッタ1040を駆動させ、大入賞口1039を開放状態又は閉鎖状態とする大入賞口ソレノイド1120等が接続されている。   For example, as various devices that respond to signals from the main control circuit 1060, the main control circuit 1060 includes a first special symbol display device 1035a and a second special symbol display device 1035b that perform variable display of special symbols in a special symbol game. The first special symbol hold display LEDs 1034a and 1034b and the second special symbol hold display LEDs 1034c and 1034d for displaying the number of the special symbol variable display hold in the special symbol game, and the normal symbol as the identification symbol in the normal symbol game are variably displayed. Normal symbol display device 1033, normal symbol hold display LEDs 1050a and 1050b for displaying the number of hold of the variable symbol display in the normal symbol game, and the start-port solenoid that makes the tongue-like member 1048a of the normal electric accessory 1048 project or retract. 1118, shutter 1040 Is dynamic, special winning hole solenoid 1120 such that an open state or closed state winning opening 1039 is connected.

また、主制御回路1060には、ホール係員を呼び出す機能や当り回数を表示するといった機能を有する図示しない呼出装置や、ホール全体のパチンコ遊技機を管理するホールコンピュータにデータ送信するために用いる外部端子板1310が接続されている。   Further, the main control circuit 1060 has an external terminal used to transmit data to a call device (not shown) having a function of calling a hall attendant and a function of displaying the number of hits, and a hall computer managing pachinko gaming machines throughout the hall. A plate 1310 is connected.

また、主制御回路1060には、例えば、大入賞口1039における領域を遊技球が通過した場合に、所定の検知信号を主制御回路1060に供給するカウントスイッチ1104、各一般入賞口1056を遊技球が通過した場合に、所定の検知信号を主制御回路60に供給する一般入賞口スイッチ1106、1108、1110、1112、通過ゲート1054を遊技球が通過した場合に、所定の検知信号を主制御回路1060に供給する通過ゲートスイッチ1114、第1始動口1025を遊技球が入賞した場合に、所定の検知信号を主制御回路1060に供給する第1始動入賞口スイッチ1116、第2始動口1044を遊技球が入賞した場合に、所定の検知信号を主制御回路1060に供給する第2始動入賞口スイッチ1117、電断時等におけるバックアップデータを遊技場の管理者の操作に応じてクリアするバックアップクリアスイッチ1124等が接続されている。   The main control circuit 1060 also includes, for example, a count switch 1104 that supplies a predetermined detection signal to the main control circuit 1060 when a game ball passes through an area of the big prize opening 1039, and each general winning opening 1056. When a game ball passes through the general prize opening switches 1106, 1108, 1110, 1112 and the pass gate 1054, which supply a predetermined detection signal to the main control circuit 60 when the game passes, the predetermined detection signal is sent to the main control circuit 60. When the game ball wins the passing gate switch 1114 and the first start port 1025 supplied to 1060, the first start winning port switch 1116 and the second start port 1044 that supply a predetermined detection signal to the main control circuit 1060 are played. Second start winning port switch 1117 for supplying a predetermined detection signal to the main control circuit 1060 when the ball has won, Such as backup clear switch 1124 to clear depending on the administrator of the operation of the game arcade is connected to a backup data in such.

また、主制御回路1060には、払出・発射制御回路1126が接続されている。この払出・発射制御回路1126には、遊技球の払出を行う払出装置1128、遊技球の発射を行う発射装置1130、カードユニット1300が接続されている。カードユニット1300は、遊技者の操作によって、カードユニット1300に遊技球の貸し出しを要求する信号を出力する球貸し操作パネル1155との間で送受信可能である。   The main control circuit 1060 is connected to a payout / firing control circuit 1126. Connected to the payout / launch control circuit 1126 are a payout device 1128 for paying out game balls, a launch device 1130 for launching game balls, and a card unit 1300. The card unit 1300 can be transmitted / received to / from a ball lending operation panel 1155 that outputs a signal requesting the card unit 1300 to lend a game ball to the card unit 1300 by an operation of the player.

払出・発射制御回路1126は、主制御回路1060から供給される賞球制御コマンド、カードユニット1300から供給される貸し球制御信号を受け取り、払出装置1128に対して所定の信号を送信することにより、払出装置1128に遊技球を払い出させる。また、払出・発射制御回路1126は、発射ハンドル1026が遊技者によって握持され、かつ、時計回り方向へ回動操作されたときには、その回動角度に応じて発射ソレノイドに電力を供給し、遊技球を発射させる制御を行う。   The payout / launch control circuit 1126 receives a prize ball control command supplied from the main control circuit 1060 and a lending ball control signal supplied from the card unit 1300, and transmits a predetermined signal to the payout device 1128. The payout device 1128 is caused to pay out the game ball. Further, the payout / firing control circuit 1126 supplies electric power to the firing solenoid according to the turning angle when the launching handle 1026 is gripped by the player and is turned clockwise. Control to fire the ball.

さらには、コマンド出力ポート1072には、副制御回路1200が接続されている。この副制御回路1200は、主制御回路1060から供給される各種のコマンドに応じて、液晶表示装置1032における表示制御、スピーカ1046から発生させる音声に関する制御、装飾ランプ等を含むランプの制御等を行う。また、副制御回路1200は、上記のパチスロ遊技機において説明した副制御回路70の構成と同様の構成を有し、また、各種処理を実行することができる。さらに、副制御回路1200には、上記のパチスロ遊技機の副制御回路70と同様に、スケーラ制御基板77のようなサブデバイスを接続してもよい。   Further, the sub control circuit 1200 is connected to the command output port 1072. The sub control circuit 1200 performs display control in the liquid crystal display device 1032, control related to sound generated from the speaker 1046, control of lamps including a decoration lamp, and the like in accordance with various commands supplied from the main control circuit 1060. . The sub control circuit 1200 has the same configuration as that of the sub control circuit 70 described in the above-mentioned pachislot machine, and can execute various processes. Furthermore, a sub device such as a scaler control board 77 may be connected to the sub control circuit 1200 in the same manner as the sub control circuit 70 of the pachislot machine.

なお、当該実施の形態においては、主制御回路1060から副制御回路1200に対してコマンドを供給するとともに、副制御回路1200から主制御回路1060に対して信号を供給できないように構成したが、これに限らず、副制御回路1200から主制御回路1060に対して信号を送信できるように構成してもよい。   In this embodiment, a command is supplied from the main control circuit 1060 to the sub control circuit 1200 and a signal cannot be supplied from the sub control circuit 1200 to the main control circuit 1060. However, the configuration may be such that a signal can be transmitted from the sub control circuit 1200 to the main control circuit 1060.

以上説明したように、本実施の形態によるパチンコ遊技機によると、上記の実施の形態に係るパチスロ遊技機と同様の効果を得ることができる。   As described above, according to the pachinko gaming machine according to the present embodiment, the same effects as those of the pachislot gaming machine according to the above embodiment can be obtained.

1 遊技機
1a 筐体
1b 前面扉
2 ドアキー
3L、3C、3R リール
4L、4C、4R 図柄表示領域(図柄表示手段)
5 液晶表示装置(表示手段)
6S スタートスイッチ(開始操作検出手段)
7LS、7CS、7RS ストップスイッチ(停止操作検出手段)
23 液晶表示領域
31 メインCPU(内部当籤役決定手段、コマンド送信手段)
39 モータ駆動回路(図柄変動手段、停止制御手段)
49L、49C、49R ステッピングモータ(図柄変動手段、停止制御手段)
50 リール位置検出回路(図柄変動手段、停止制御手段)
60、1060 主制御回路(主制御部)
70、1200 副制御回路(副制御部)
71 サブCPU(演出内容決定手段、演出制御手段、コマンド受信手段、処理手段)
71a 通信エラー検出手段(エラー検出手段)
71b 手順検出手段
71c データ破壊検出手段
71d エラー情報登録手段
71e 受信データログ保存手段
71f エラー情報履歴表示手段
71g 二次元コード変換手段
71h サブデバイスエラー検出手段
72 サブROM
72a OS領域
72b サブ制御プログラム領域
72c ゲームデータ初期化設定データ領域
72d 係員操作初期設定データ領域
72e 各種プログラムテーブル領域
72f プログラム管理データ領域
72g 画像データ(静止画/動画)
72h サウンドデータ
72i 役物可動データ
73−1 DRAM(記憶部)
73a−1 サブ制御ゲームデータ領域(ゲームデータ保存領域)
73b−1 サブ制御ゲームデータサム値領域
73c−1 ワーク領域
73d−1 エラー情報履歴格納領域
73e−1 通信ログ収集用リングバッファ領域
73f−1 通信エラー保存領域(バッファ)
73−2 SRAM
73a−2 バックアップデータ1領域
73b−2 バックアップデータ1サム値
73c−2 バックアップデータ2領域
73d−2 バックアップデータ2サム値
73e−2 係員バックアップデータ領域
73f−2 エラー情報履歴格納領域
73g−2 係員バックアップデータサム値
74 GPU
75 VRAM
76 シリアル通信中継基板
77 スケーラ制御基板
300 二次元コード
400 カメラ付き携帯通信端末(携帯端末)
500 データ管理サーバ(サーバ)
600 解析用PC(解析手段)
DESCRIPTION OF SYMBOLS 1 Game machine 1a Case 1b Front door 2 Door key 3L, 3C, 3R Reel 4L, 4C, 4R Symbol display area (design display means)
5 Liquid crystal display device (display means)
6S start switch (start operation detection means)
7LS, 7CS, 7RS Stop switch (stop operation detection means)
23 Liquid crystal display area 31 Main CPU (internal winning combination determining means, command transmitting means)
39 Motor drive circuit (design variation means, stop control means)
49L, 49C, 49R Stepping motor (design variation means, stop control means)
50 Reel position detection circuit (design variation means, stop control means)
60, 1060 main control circuit (main control unit)
70, 1200 Sub control circuit (sub control unit)
71 Sub CPU (effect content determining means, effect control means, command receiving means, processing means)
71a Communication error detection means (error detection means)
71b Procedure detection means 71c Data destruction detection means 71d Error information registration means 71e Received data log storage means 71f Error information history display means 71g Two-dimensional code conversion means 71h Sub-device error detection means 72 Sub-ROM
72a OS area 72b Sub-control program area 72c Game data initialization setting data area 72d Personnel operation initialization data area 72e Various program table areas 72f Program management data area 72g Image data (still image / moving image)
72h Sound data 72i Actuator movable data 73-1 DRAM (storage unit)
73a-1 Sub-control game data area (game data storage area)
73b-1 Sub-control game data sum value area 73c-1 Work area 73d-1 Error information history storage area 73e-1 Communication log collection ring buffer area 73f-1 Communication error storage area (buffer)
73-2 SRAM
73a-2 Backup data 1 area 73b-2 Backup data 1 sum value 73c-2 Backup data 2 area 73d-2 Backup data 2 sum value 73e-2 Staff backup data area 73f-2 Error information history storage area 73g-2 Staff backup Data sum value 74 GPU
75 VRAM
76 Serial communication relay board 77 Scaler control board 300 Two-dimensional code 400 Mobile communication terminal with camera (mobile terminal)
500 Data management server (server)
600 PC for analysis (analysis means)

Claims (1)

遊技の進行に関する処理を実行する主制御部と、
所定の情報を表示する表示部と、
前記表示部に表示された所定の情報の元情報のサイズを選択することが可能なスケーラ制御基板と、
前記主制御部から出力されるコマンドに基づいて前記遊技の進行に応じて演出を制御する副制御部であって、
前記副制御部は、前記スケーラ制御基板からの送信データを受信するためのサブデバイス受信割込手段と、
前記スケーラ制御基板から所定時間通信がない場合を前記スケーラ制御基板からの受信データに異常がある場合とは異なる通信断絶エラーとして検出するサブデバイスエラー検出手段と、
前記サブデバイスエラー検出手段により検出された前記通信断絶エラーを通信断絶エラー情報として格納するとともに、前記サブデバイスエラー検出手段が前記通信断絶エラーの検出後に、前記副制御部が、前記スケーラ制御基板から通信を受信した時に、前記通信を受信したことを、前記スケーラ制御基板から所定時間通信がない場合および前記スケーラ制御基板からの受信データに異常がある場合とは異なる通信復帰エラー情報として格納するエラー情報履歴格納領域を有する記憶部とを備え、
前記サブデバイス受信割込手段は、前記スケーラ制御基板からの送信データに物理層エラーがある場合、受信データを保存せずに破棄し、
前記サブデバイスエラー検出手段は、前記サブデバイス受信割込手段が前記受信データを破棄した場合にも、前記スケーラ制御基板から通信がなかったと判断し、
前記サブデバイスエラー検出手段が、前記スケーラ制御基板から所定時間通信がない場合を前記通信断絶エラーとして検出した後、前記エラー情報履歴格納領域に前記通信断絶エラー情報を格納するとともに、前記副制御部が、継続して、前記スケーラ制御基板から次の通信があるか否かを判断し、前記スケーラ制御基板から前記次の通信があったと判断した場合に、前記エラー情報履歴格納領域に前記通信復帰エラー情報を格納するエラー情報履歴格納手段と、
前記エラー情報履歴格納手段によって格納された前記通信断絶エラー情報および前記通信復帰エラー情報を前記表示部に表示するエラー情報履歴表示手段とを備えることを特徴とする遊技機。
A main control unit that executes processing relating to the progress of the game;
A display unit for displaying predetermined information;
A scaler control board capable of selecting the size of the original information of the predetermined information displayed on the display unit;
A sub-control unit that controls an effect according to the progress of the game based on a command output from the main control unit;
The sub-control unit, sub-device reception interrupt means for receiving transmission data from the scaler control board,
Sub-device error detection means for detecting a communication disconnection error different from the case where there is an abnormality in the received data from the scaler control board when there is no communication from the scaler control board for a predetermined time;
The communication disconnection error detected by the subdevice error detection unit is stored as communication disconnection error information, and after the subdevice error detection unit detects the communication disconnection error, the sub-control unit detects from the scaler control board. When receiving communication, an error storing that the communication has been received as communication return error information different from when there is no communication for a predetermined time from the scaler control board and when there is an abnormality in received data from the scaler control board A storage unit having an information history storage area,
The sub-device reception interrupt means discards the reception data without storing it when there is a physical layer error in the transmission data from the scaler control board,
The sub-device error detection means determines that there is no communication from the scaler control board even when the sub-device reception interrupt means discards the received data.
The sub device error detecting means detects the case where there is no communication from the scaler control board for a predetermined time as the communication disconnection error, and then stores the communication disconnection error information in the error information history storage area, and the sub control unit However, when it is determined whether or not there is a next communication from the scaler control board, and it is determined that the next communication has been received from the scaler control board, the communication return to the error information history storage area is performed. Error information history storage means for storing error information;
A gaming machine comprising: error information history display means for displaying the communication interruption error information and the communication return error information stored by the error information history storage means on the display unit.
JP2014067515A 2014-03-28 2014-03-28 Game machine Expired - Fee Related JP5830124B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014067515A JP5830124B2 (en) 2014-03-28 2014-03-28 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014067515A JP5830124B2 (en) 2014-03-28 2014-03-28 Game machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013015339A Division JP2014144180A (en) 2013-01-30 2013-01-30 Game machine and management method of game machine

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015208533A Division JP6039779B2 (en) 2015-10-23 2015-10-23 Game machine

Publications (2)

Publication Number Publication Date
JP2014147809A JP2014147809A (en) 2014-08-21
JP5830124B2 true JP5830124B2 (en) 2015-12-09

Family

ID=51571303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014067515A Expired - Fee Related JP5830124B2 (en) 2014-03-28 2014-03-28 Game machine

Country Status (1)

Country Link
JP (1) JP5830124B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016026735A (en) * 2015-10-23 2016-02-18 株式会社ユニバーサルエンターテインメント Game machine

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4840701B2 (en) * 2007-11-12 2011-12-21 タイヨーエレック株式会社 Game machine
JP4840702B2 (en) * 2007-11-13 2011-12-21 タイヨーエレック株式会社 Game machine
JP5163181B2 (en) * 2008-02-26 2013-03-13 タイヨーエレック株式会社 Game machine
JP5458731B2 (en) * 2009-06-03 2014-04-02 株式会社三洋物産 Game machine
JP5489266B2 (en) * 2009-08-20 2014-05-14 サミー株式会社 Game machine
JP5613494B2 (en) * 2010-08-10 2014-10-22 株式会社三共 Slot machine
JP5213976B2 (en) * 2011-02-25 2013-06-19 京楽産業.株式会社 Game machine

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016026735A (en) * 2015-10-23 2016-02-18 株式会社ユニバーサルエンターテインメント Game machine

Also Published As

Publication number Publication date
JP2014147809A (en) 2014-08-21

Similar Documents

Publication Publication Date Title
JP6074399B2 (en) Game machine
JP2014144180A (en) Game machine and management method of game machine
JP5654061B2 (en) Game machine and game machine management method
JP5744073B2 (en) Game machine and game machine management method
JP5805267B2 (en) Game machine
JP5735992B2 (en) Game machine and game machine management method
JP5615950B2 (en) Game machine and game machine management method
JP6039779B2 (en) Game machine
JP6053211B2 (en) Game machine
JP6002270B2 (en) Game machine
JP5830124B2 (en) Game machine
JP5820497B2 (en) Game machine
JP5727065B2 (en) Game machine
JP5760113B2 (en) Game machine
JP5629337B2 (en) Game machine and game machine management method
JP5615947B2 (en) Game machine and game machine management method
JP5744931B2 (en) Game machine and game machine management method
JP5744930B2 (en) Game machine and game machine management method
JP6280185B2 (en) Game machine
JP6335963B2 (en) Game machine
JP6034450B2 (en) Game machine
JP6034449B2 (en) Game machine
JP5923642B2 (en) Game machine
JP6034441B2 (en) Game machine
JP5944939B2 (en) Game machine

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151023

R150 Certificate of patent or registration of utility model

Ref document number: 5830124

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees