JP5814409B2 - Operation switch detection system - Google Patents

Operation switch detection system Download PDF

Info

Publication number
JP5814409B2
JP5814409B2 JP2014049995A JP2014049995A JP5814409B2 JP 5814409 B2 JP5814409 B2 JP 5814409B2 JP 2014049995 A JP2014049995 A JP 2014049995A JP 2014049995 A JP2014049995 A JP 2014049995A JP 5814409 B2 JP5814409 B2 JP 5814409B2
Authority
JP
Japan
Prior art keywords
switch
operation switch
turned
resistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014049995A
Other languages
Japanese (ja)
Other versions
JP2015177223A (en
Inventor
建介 糠谷
建介 糠谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Platforms Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Platforms Ltd filed Critical NEC Platforms Ltd
Priority to JP2014049995A priority Critical patent/JP5814409B2/en
Publication of JP2015177223A publication Critical patent/JP2015177223A/en
Application granted granted Critical
Publication of JP5814409B2 publication Critical patent/JP5814409B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、複数のスイッチを備えた電子機器のスイッチ操作の検出に関する。   The present invention relates to detection of switch operation of an electronic device having a plurality of switches.

複数のスイッチを備えた電子機器を、CPU(Central Processing Unit、中央演算処理装置)を有するシステムで実現する場合、いずれのスイッチが操作されたかについて、CPUで検出を行う必要がある。この検出を行うために、操作スイッチ検出回路が設けられる。なお、ここでのCPUとは、SoC(System−on−a−chip)を含めた組込システム用の汎用メインプロセッサデバイスも含む。   When an electronic device having a plurality of switches is realized by a system having a CPU (Central Processing Unit), it is necessary for the CPU to detect which switch is operated. In order to perform this detection, an operation switch detection circuit is provided. Here, the CPU includes general-purpose main processor devices for embedded systems including SoC (System-on-a-chip).

図5には、既知の操作スイッチ検出回路とこれを備えた電子機器の操作スイッチ検出システムの構成を示す。操作スイッチ検出システム30は、操作パネルなどに組み込まれた操作スイッチ検出回路300と、制御基板301に組み込まれたCPU309とROM314とRAM315とを備える。操作スイッチ検出回路300とCPU309とは、接続ケーブル302で接続される。   FIG. 5 shows a configuration of a known operation switch detection circuit and an operation switch detection system for an electronic apparatus including the same. The operation switch detection system 30 includes an operation switch detection circuit 300 incorporated in an operation panel and the like, and a CPU 309, a ROM 314, and a RAM 315 incorporated in the control board 301. The operation switch detection circuit 300 and the CPU 309 are connected by a connection cable 302.

操作スイッチ検出回路300には、複数個のスイッチが実装されている。ここでは、3個のスイッチがある場合を例に説明する。ここでのスイッチは、押しボタン式のスイッチを想定している。   The operation switch detection circuit 300 is mounted with a plurality of switches. Here, a case where there are three switches will be described as an example. The switch here assumes a push button type switch.

3個のスイッチ303、スイッチ304、スイッチ305は、それぞれ抵抗306、抵抗307、抵抗308を介して基準電圧309と、CPU309の入力ポート311、入力ポート312、入力ポート313に接続している。ここで、各入力ポートが検出する電圧は、基準電圧レベル、または、接地電圧レベルのいずれかのため、それぞれの抵抗の抵抗値は同一でよい。   The three switches 303, 304, and 305 are connected to the reference voltage 309 and the input port 311, input port 312, and input port 313 of the CPU 309 via a resistor 306, a resistor 307, and a resistor 308, respectively. Here, since the voltage detected by each input port is either the reference voltage level or the ground voltage level, the resistance value of each resistor may be the same.

制御基板301は、システムのプロセッサであるCPU309、制御ソフトウェアが格納されているROM314、制御ソフトウェアを展開して実行するRAM315を有する。CPU309は、スイッチの押下、すなわちONを検出する制御ソフトウェアをROM314からRAM315に読み出して実行する。CPU309は、制御ソフトウェアによりそれぞれのスイッチが接続されている入力ポートを監視している。   The control board 301 includes a CPU 309 that is a processor of the system, a ROM 314 that stores control software, and a RAM 315 that expands and executes the control software. The CPU 309 reads control software for detecting depression of the switch, that is, ON, from the ROM 314 to the RAM 315 and executes it. The CPU 309 monitors the input port to which each switch is connected by the control software.

ここで、例えば、スイッチ303がONされた場合、ポート311で検出される電圧が基準電圧レベルから接地電圧レベルに変化する。このときCPU309は、制御ソフトウェアにより、スイッチ303がONされたことを特定できる。   Here, for example, when the switch 303 is turned on, the voltage detected at the port 311 changes from the reference voltage level to the ground voltage level. At this time, the CPU 309 can specify that the switch 303 is turned on by the control software.

特開平4−112267号公報Japanese Patent Laid-Open No. 4-112267

しかしながら、図5の操作スイッチ検出システム30では、スイッチの個数を増やそうとした場合、スイッチの数だけCPU309の入力ポートが必要となる。一般的にCPUは入力ポートの数が増えるほど高価になるため、コストを下げるためには入力ポートの数を減らす必要がある。また、入力ポートの数が減れば接続ケーブル302の数も減り、さらなるコスト削減効果が見込まれる。   However, in the operation switch detection system 30 of FIG. 5, when the number of switches is to be increased, as many input ports of the CPU 309 are required as the number of switches. In general, since the CPU becomes more expensive as the number of input ports increases, it is necessary to reduce the number of input ports in order to reduce the cost. Further, if the number of input ports is reduced, the number of connection cables 302 is also reduced, and further cost reduction effects are expected.

特許文献1には、複数のスイッチを有し入力ポートの数が少ない操作スイッチ検出装置が開示されている。しかしながら、特許文献1の構成では、抵抗を直列に接続する構成としており、複数のスイッチの内のいくつかを同時にONしたときには、ONした各々のスイッチを特定することができない。   Patent Document 1 discloses an operation switch detection device having a plurality of switches and a small number of input ports. However, in the configuration of Patent Document 1, the resistors are connected in series, and when some of the plurality of switches are simultaneously turned ON, it is not possible to specify each ON switch.

本発明は、上記の課題に鑑みてなされたものであり、その目的は、スイッチの数が増えてもCPUの入力ポートの数が少なくて済み、かつ同時にONした複数のスイッチの特定が可能な操作スイッチ検出システムを提供することである。   The present invention has been made in view of the above problems, and its object is to reduce the number of CPU input ports even when the number of switches increases, and to identify a plurality of switches that are turned on simultaneously. An operation switch detection system is provided.

本発明による操作スイッチ検出システムは、スイッチと前記スイッチに直列接続する抵抗体とを有する複数のスイッチ抵抗体構造を並列接続した操作スイッチ検出回路と、前記操作スイッチ検出回路の生じる電圧に基づいて、ONした前記スイッチを特定する検出手段と、を有し、前記電圧は、ONした前記スイッチに接続する前記抵抗体の抵抗値に基づいて生じ、前記スイッチをONした場合の全ての組み合わせの抵抗値が異なる。   An operation switch detection system according to the present invention is based on an operation switch detection circuit in which a plurality of switch resistor structures having a switch and a resistor connected in series to the switch are connected in parallel, and a voltage generated by the operation switch detection circuit. Detecting means for identifying the switch that is turned on, and the voltage is generated based on a resistance value of the resistor connected to the switch that is turned on, and the resistance values of all combinations when the switch is turned on Is different.

本発明によれば、スイッチの数が増えてもCPUの入力ポートの数が少なくて済み、かつ同時にONした複数のスイッチの特定が可能な操作スイッチ検出システムを提供することができる。   According to the present invention, it is possible to provide an operation switch detection system in which the number of CPU input ports can be reduced even when the number of switches increases, and a plurality of switches that are turned on simultaneously can be specified.

本発明の第1の実施形態の操作スイッチ検出回路とこれを備えた操作スイッチ検出システムの構成を示す図である。It is a figure which shows the structure of the operation switch detection circuit of the 1st Embodiment of this invention, and the operation switch detection system provided with the same. 本発明の第2の実施形態の操作スイッチ検出回路とこれを備えた操作スイッチ検出システムの構成を示す図である。It is a figure which shows the structure of the operation switch detection circuit of the 2nd Embodiment of this invention, and the operation switch detection system provided with the same. 本発明の第2の実施形態の操作スイッチ検出回路の操作スイッチをONした時に生じる電圧を示す。The voltage which arises when the operation switch of the operation switch detection circuit of the 2nd Embodiment of this invention is turned ON is shown. 本発明の第3の実施形態の操作スイッチ検出回路とこれを備えた操作スイッチ検出システムの構成を示す図である。It is a figure which shows the structure of the operation switch detection circuit of the 3rd Embodiment of this invention, and the operation switch detection system provided with the same. 既知の操作スイッチ検出回路とこれを備えた操作スイッチ検出システムの構成を示す図である。It is a figure which shows the structure of a known operation switch detection circuit and an operation switch detection system provided with the same.

以下、図を参照しながら、本発明の実施形態を詳細に説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。
(第1の実施形態)
図1は、本発明の第1の実施形態の操作スイッチ検出回路とこれを備えた操作スイッチ検出システムの構成を示す図である。本実施形態の操作スイッチ検出システム1は、スイッチ4と前記スイッチ4に直列接続する抵抗体5とを有する複数のスイッチ抵抗体構造6を並列接続した操作スイッチ検出回路2を備える。さらに、前記操作スイッチ検出回路2の生じる電圧に基づいて、ONした前記操作スイッチ4を特定する検出手段3を備える。さらに、前記電圧は、ONした前記スイッチ4に接続する前記抵抗体5の抵抗値に基づいて生じる。さらに、前記スイッチをONした場合の全ての組み合わせの抵抗値が異なる。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the preferred embodiments described below are technically preferable for carrying out the present invention, but the scope of the invention is not limited to the following.
(First embodiment)
FIG. 1 is a diagram illustrating a configuration of an operation switch detection circuit and an operation switch detection system including the operation switch detection circuit according to the first embodiment of the present invention. The operation switch detection system 1 of this embodiment includes an operation switch detection circuit 2 in which a plurality of switch resistor structures 6 each having a switch 4 and a resistor 5 connected in series to the switch 4 are connected in parallel. Furthermore, a detection means 3 for specifying the operation switch 4 that is turned on based on the voltage generated by the operation switch detection circuit 2 is provided. Further, the voltage is generated based on a resistance value of the resistor 5 connected to the switch 4 that is turned on. Furthermore, the resistance values of all combinations when the switches are turned on are different.

本実施形態によれば、スイッチの数が増えてもCPUの入力ポートの数が少なくて済み、かつ同時にONした複数のスイッチの特定が可能な操作スイッチ検出システムを提供することができる。
(第2の実施形態)
図2は、本発明の第2の実施形態の操作スイッチ検出回路とこれを備えた操作スイッチ検出システムの構成を示す図である。本実施形態の操作スイッチ検出システム10は、複数のスイッチを有する操作スイッチ検出回路100と、ONされたスイッチを特定する検出手段であるCPUを有する制御基板101とが、接続ケーブル102で接続された構成を有する。また、接続ケーブル102なしに直接、操作スイッチ検出回路100と制御基板101とを接続することも可能である。
According to the present embodiment, it is possible to provide an operation switch detection system in which the number of CPU input ports can be reduced even when the number of switches increases, and a plurality of switches that are turned on simultaneously can be specified.
(Second Embodiment)
FIG. 2 is a diagram illustrating a configuration of an operation switch detection circuit and an operation switch detection system including the operation switch detection circuit according to the second embodiment of the present invention. In the operation switch detection system 10 of the present embodiment, an operation switch detection circuit 100 having a plurality of switches and a control board 101 having a CPU that is a detection means for specifying an ON switch are connected by a connection cable 102. It has a configuration. Further, the operation switch detection circuit 100 and the control board 101 can be directly connected without the connection cable 102.

操作スイッチ検出回路100は、複数のスイッチを有し、ここでは3個の場合を例として説明を行う。ただし、スイッチの数は3個に限定されることなく任意の数とすることができる。なお、ここでのスイッチは押しボタン式のスイッチとすることができる。   The operation switch detection circuit 100 includes a plurality of switches, and here, a case where there are three switches will be described as an example. However, the number of switches is not limited to three and can be any number. The switch here can be a push button type switch.

3個のスイッチ103、スイッチ104、スイッチ105には、それぞれ、抵抗106、抵抗107、抵抗108が接続されている。ここで、それぞれの抵抗は、異なる抵抗値を有する。前記のスイッチと抵抗とからなる複数のスイッチ抵抗体構造は、図2のように並列接続されている。   A resistor 106, a resistor 107, and a resistor 108 are connected to the three switches 103, 104, and 105, respectively. Here, each resistor has a different resistance value. A plurality of switch resistor structures composed of the switches and resistors are connected in parallel as shown in FIG.

制御基板101は、システムのプロセッサであるCPU109、制御ソフトウェアが格納されているROM114、制御ソフトウェアを実行するRAM115を有する。さらに、操作スイッチ検出回路100の電気回路的な切り離しを行うFET111(Field Effect Transistor)、操作スイッチのONを検出するための基準電圧112と負荷抵抗113を有する。さらに、CPU109は、アナログ/デジタル変換を行う機能ブロックであるADC110(Analog Digital Converter)を有する。   The control board 101 includes a CPU 109 that is a processor of the system, a ROM 114 that stores control software, and a RAM 115 that executes the control software. Furthermore, it has FET111 (Field Effect Transistor) which performs electrical circuit isolation | separation of the operation switch detection circuit 100, the reference voltage 112 and load resistance 113 for detecting ON of an operation switch. Further, the CPU 109 includes an ADC 110 (Analog Digital Converter) that is a functional block that performs analog / digital conversion.

CPU109は、ROM114に格納されている操作ボタンON検出のための制御ソフトウェアを、ROM114からRAM115に読み出して実行する。CPU109は、制御ソフトウェアにより、ADC110が検出する値を随時取得し、ONされたスイッチの特定を行う。   The CPU 109 reads out control software for detecting operation button ON stored in the ROM 114 from the ROM 114 to the RAM 115 and executes it. The CPU 109 acquires the value detected by the ADC 110 as needed by the control software, and identifies the switch that is turned on.

図2の操作スイッチ検出システム10の操作スイッチ検出の動作において、まず、システムの初期化について説明する。   In the operation switch detection operation of the operation switch detection system 10 in FIG. 2, first, initialization of the system will be described.

本実施形態では、スイッチをONしたときの電圧とONする前の電圧との比較により、スイッチがONされたことを検出する。そのため、システムの電源をONした際のCPU109の初期化処理として、ADC110により基準電圧112の取得を行う。このとき、いずれかのスイッチがONされていると正しい基準電圧が取得できないため、FET111をONすることによりスイッチがONされていても接地されないよう、電気回路的に切り離す。これにより、たとえスイッチがONされていても、正しい基準電圧を取得することができる。初期化完了後、FET111をOFFし、電気回路的に接続されるようにする。   In this embodiment, it is detected that the switch is turned on by comparing the voltage when the switch is turned on with the voltage before the switch is turned on. For this reason, the reference voltage 112 is acquired by the ADC 110 as an initialization process of the CPU 109 when the system power is turned on. At this time, a correct reference voltage cannot be acquired if any of the switches is turned on. Therefore, the FET 111 is turned on so as to be disconnected from the electric circuit so as not to be grounded even if the switch is turned on. Thereby, even if the switch is turned on, a correct reference voltage can be acquired. After the initialization is completed, the FET 111 is turned off so that it is electrically connected.

初期化完了後、システムの動作中に、いずれかのスイッチがONされることにより、ADC110で取得する電圧が変化する。CPU109でこの電圧と初期化で取得した基準電圧とを比較することにより、どのスイッチがONされたかを特定することができる。   After the initialization is completed, a voltage acquired by the ADC 110 is changed by turning on any of the switches during the operation of the system. The CPU 109 can identify which switch is turned on by comparing this voltage with the reference voltage obtained by initialization.

図3は、図2のそれぞれのスイッチをONすることによりADC110で検出される電圧を示す。いずれのスイッチもONしない場合、基準電圧112を検出する。スイッチ103をONした場合、抵抗106と負荷抵抗113から算出される電圧を検出する。スイッチ104をONした場合、抵抗107と負荷抵抗113から算出される電圧を検出する。スイッチ105をONした場合、抵抗108と負荷抵抗113から算出される電圧を検出する。また、複数のスイッチを同時にONした場合、負荷抵抗113とONされた各スイッチに接続された抵抗との合成抵抗により発生した電圧が検出される。   FIG. 3 shows voltages detected by the ADC 110 when the respective switches of FIG. 2 are turned on. When neither switch is turned on, the reference voltage 112 is detected. When the switch 103 is turned on, a voltage calculated from the resistor 106 and the load resistor 113 is detected. When the switch 104 is turned on, a voltage calculated from the resistor 107 and the load resistor 113 is detected. When the switch 105 is turned on, a voltage calculated from the resistor 108 and the load resistor 113 is detected. When a plurality of switches are simultaneously turned on, a voltage generated by a combined resistance of the load resistor 113 and a resistor connected to each turned-on switch is detected.

以上のようにADC110で検出された電圧によりONされたスイッチを特定するために、抵抗106、抵抗107、抵抗108はそれぞれ異なる抵抗値とする。さらに、複数のスイッチを同時にONした時の並列の合成抵抗も各々異なる抵抗値となるように、抵抗106、抵抗107、抵抗108を設定する。すなわち、スイッチをONした場合の全ての組み合わせの抵抗値が異なるように、抵抗106、抵抗107、抵抗108を設定する。これらの抵抗値の設定には、構成するスイッチの数に基づいて、負荷抵抗113の抵抗値を含めて算出すればよい。   As described above, the resistor 106, the resistor 107, and the resistor 108 are set to have different resistance values in order to specify a switch that is turned on by the voltage detected by the ADC 110. Furthermore, the resistor 106, the resistor 107, and the resistor 108 are set so that the parallel combined resistors when the plurality of switches are simultaneously turned on have different resistance values. That is, the resistor 106, the resistor 107, and the resistor 108 are set so that the resistance values of all combinations when the switches are turned on are different. These resistance values may be set including the resistance value of the load resistor 113 based on the number of constituent switches.

また、本実施形態では、ADC110を通してスイッチのONに対応した電圧を検出する構成であるため、スイッチの数が増えてもCPUの入力ポートを増やす必要がない。   In the present embodiment, since the voltage corresponding to the ON state of the switch is detected through the ADC 110, it is not necessary to increase the CPU input port even if the number of switches increases.

本実施形態の操作スイッチ検出システム10は、各種電子機器に組み込むことができる。電子機器の種類を特定する構成要素は、本発明とは直接関係しないため、図2では省略されている。   The operation switch detection system 10 of this embodiment can be incorporated into various electronic devices. Components that specify the type of electronic device are not directly related to the present invention, and are therefore omitted in FIG.

以上のように、本実施形態によれば、スイッチの数が増えてもCPUの入力ポートの数が少なくて済み、かつ同時にONした複数のスイッチの特定が可能な操作スイッチ検出システムを提供することができる。
(第3の実施形態)
図4は、本発明の第3の実施形態の操作スイッチ検出回路とこれを備えた操作スイッチ検出システムの構成を示す図である。本実施形態の操作スイッチ検出システム20は、スイッチ(スイッチ203、スイッチ204、スイッチ205)と各スイッチに接続する抵抗(抵抗206、抵抗207、抵抗208)とによるスイッチ抵抗体構造が並列接続された操作スイッチ検出回路200を、ONしたスイッチを特定するCPU209を有する制御基板201に一体化した構成を有する。
As described above, according to the present embodiment, it is possible to provide an operation switch detection system in which the number of CPU input ports can be reduced even when the number of switches increases, and a plurality of switches that are turned on simultaneously can be specified. Can do.
(Third embodiment)
FIG. 4 is a diagram illustrating a configuration of an operation switch detection circuit and an operation switch detection system including the operation switch detection circuit according to the third embodiment of the present invention. In the operation switch detection system 20 of this embodiment, switch resistor structures including switches (switch 203, switch 204, switch 205) and resistors (resistors 206, 207, 208) connected to the switches are connected in parallel. The operation switch detection circuit 200 is integrated with a control board 201 having a CPU 209 that identifies a switch that is turned on.

本実施形態の各構成要素は、図2に示す第2の実施形態に準じる。また、ADCは、ADC210のように、CPU209の外部デバイスとして構成してもよい。また、図2では、初期化の際にFET111を用いて、スイッチがONされていても基準電圧に変化がないように構成した。一方、本実施形態のように、CPU209がスイッチロック信号211を発生することで、機構的に各スイッチをロックしONできないようにしてもよい。この場合、初期化実施時にスイッチをロックし、初期化完了後にスイッチのロックを解除する。   Each component of this embodiment is based on 2nd Embodiment shown in FIG. Further, the ADC may be configured as an external device of the CPU 209 like the ADC 210. In FIG. 2, the FET 111 is used at the time of initialization so that the reference voltage does not change even when the switch is turned on. On the other hand, as in the present embodiment, the CPU 209 may generate a switch lock signal 211 to mechanically lock each switch so that it cannot be turned on. In this case, the switch is locked when the initialization is performed, and the switch is unlocked after the initialization is completed.

本実施形態の操作スイッチ検出システム20は、各種電子機器に組み込むことができる。電子機器の種類を特定する構成要素は、本発明とは直接関係しないため、図4では省略されている。   The operation switch detection system 20 of this embodiment can be incorporated into various electronic devices. Components that specify the type of electronic device are not directly related to the present invention, and thus are omitted in FIG.

以上のように、本実施形態によれば、第1および第2の実施形態と同様に、スイッチの数が増えてもCPUの入力ポートの数が少なくて済み、かつ同時にONした複数のスイッチの特定が可能な操作スイッチ検出回路を提供することができる。   As described above, according to the present embodiment, as in the first and second embodiments, even if the number of switches increases, the number of CPU input ports can be reduced, and a plurality of switches that are turned on at the same time can be used. An operation switch detection circuit that can be specified can be provided.

本発明は上記実施形態に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲内に含まれるものである。   The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope of the invention described in the claims, and these are also included in the scope of the present invention.

1、10、20、30 操作スイッチ検出システム
2、100、200、300 操作スイッチ検出回路
3 検出手段
4 スイッチ
5 抵抗体
6 スイッチ抵抗体構造
101、201、301 制御基板
102、302 接続ケーブル
103、104、105、203、204、205、303、304、305 スイッチ
106、107、108、206、207、208、306、307、308 抵抗
109、209、309 CPU
110、210 ADC
111 FET
112、212、312 基準電圧
113、213 負荷抵抗
114、214、314 ROM
115、215、315 RAM
311、312、313 入力ポート
1, 10, 20, 30 Operation switch detection system 2, 100, 200, 300 Operation switch detection circuit 3 Detection means 4 Switch 5 Resistor 6 Switch resistor structure 101, 201, 301 Control board 102, 302 Connection cable 103, 104 , 105, 203, 204, 205, 303, 304, 305 Switch 106, 107, 108, 206, 207, 208, 306, 307, 308 Resistor 109, 209, 309 CPU
110, 210 ADC
111 FET
112, 212, 312 Reference voltage 113, 213 Load resistance 114, 214, 314 ROM
115, 215, 315 RAM
311, 312, 313 Input port

Claims (3)

スイッチと前記スイッチに直列接続する抵抗体とを有する複数のスイッチ抵抗体構造を並列接続した操作スイッチ検出回路と、前記操作スイッチ検出回路の生じる電圧に基づいてONした前記スイッチを特定する検出手段と、を有し、
前記電圧はONした前記スイッチに接続する前記抵抗体の抵抗値に基づいて生じ、前記スイッチをONした場合の全ての組み合わせの抵抗値が異なり、
前記検出手段は、前記電圧を基準電圧に比較し、前記比較に基づいてONした前記スイッチを特定し、
前記並列接続の一端は接地し、他端は前記電圧を生じ、
前記検出手段は、前記並列接続と前記接地との間にFET(電界効果トランジスタ)を有し、前記基準電圧の取得時に前記FETにより前記並列接続と前記接地とを電気回路的に切り離し、
前記電圧は、前記基準電圧に接続した負荷抵抗と前記抵抗体の抵抗値とに基づいて生じる、操作スイッチ検出システム。
An operation switch detection circuit in which a plurality of switch resistor structures having a switch and a resistor connected in series to the switch are connected in parallel, and detection means for specifying the switch that is turned on based on a voltage generated by the operation switch detection circuit; Have
The voltage is generated based on the resistance value of the resistor connected to the switch that is turned on, and the resistance values of all combinations when the switch is turned on are different.
The detection means compares the voltage with a reference voltage, identifies the switch that is turned on based on the comparison,
One end of the parallel connection is grounded, the other end produces the voltage,
Said detecting means, said parallel connection and has a FET (field effect transistor) between the ground, the parallel connection and the ground and the electrical circuit to disconnect City, by the FET at the time of acquisition of the reference voltage,
The operation switch detection system, wherein the voltage is generated based on a load resistance connected to the reference voltage and a resistance value of the resistor.
前記検出手段は、前記検出手段の電源ON時に前記基準電圧を取得する、請求項1記載の操作スイッチ検出システム。The operation switch detection system according to claim 1, wherein the detection unit acquires the reference voltage when the detection unit is powered on. 前記検出手段は、CPU(中央演算処理装置)を有し、前記CPUにおいて前記電圧をアナログ/デジタル変換して比較する、請求項1または2記載の操作スイッチ検出システム。The operation switch detection system according to claim 1, wherein the detection unit includes a CPU (Central Processing Unit), and the CPU performs analog / digital conversion and compares the voltages.
JP2014049995A 2014-03-13 2014-03-13 Operation switch detection system Expired - Fee Related JP5814409B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014049995A JP5814409B2 (en) 2014-03-13 2014-03-13 Operation switch detection system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014049995A JP5814409B2 (en) 2014-03-13 2014-03-13 Operation switch detection system

Publications (2)

Publication Number Publication Date
JP2015177223A JP2015177223A (en) 2015-10-05
JP5814409B2 true JP5814409B2 (en) 2015-11-17

Family

ID=54256041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014049995A Expired - Fee Related JP5814409B2 (en) 2014-03-13 2014-03-13 Operation switch detection system

Country Status (1)

Country Link
JP (1) JP5814409B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10597904B2 (en) * 2013-01-17 2020-03-24 Illinois Tool Works Inc. Appliance lock with voltage encoded wiring
JP6371743B2 (en) 2015-09-09 2018-08-08 矢崎総業株式会社 Wire harness
JP7310486B2 (en) 2019-09-24 2023-07-19 株式会社アドヴィックス switch circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63211418A (en) * 1987-02-27 1988-09-02 Minolta Camera Co Ltd Key input device
JPH0636643A (en) * 1992-07-20 1994-02-10 Oki Data Syst:Kk Detection circuit of control switch
JP2006180186A (en) * 2004-12-22 2006-07-06 Sanyo Electric Co Ltd On/off detection circuit of plurality of switches

Also Published As

Publication number Publication date
JP2015177223A (en) 2015-10-05

Similar Documents

Publication Publication Date Title
US10505370B2 (en) Safety detection device and method of grid-connected inverter
JP5814409B2 (en) Operation switch detection system
EP2527854B1 (en) Systems and methods for determining electrical faults
US20150229246A1 (en) Motor driving apparatus including dc link voltage detection unit
JP2014010176A5 (en)
JP2017207402A5 (en)
US11054484B2 (en) Assembled battery monitoring system
KR101469435B1 (en) Circuit For Detecting Line Break
US9739845B2 (en) Method for testing a signal path
SE438563B (en) CONTROL CIRCUIT FOR CONTROL SYSTEM WITH REDUNDANT SIGNALS
KR101589018B1 (en) Terminal block
JP2018054361A (en) Measurement module
CN107223281B (en) Control system for an electrical switching apparatus and related electrical switching apparatus
JP5368601B2 (en) A / D converter
JP6180346B2 (en) Protective relay device
CN106603064A (en) Functional circuit for achieving multi-way switch detection by virtue of single-channel ADC
JP2021052122A5 (en)
JP2007226348A (en) Voltage monitoring system and electronic controller
JP5457152B2 (en) Inverter device
JP2015216787A (en) Power converter, and power conversion system comprising the same
US20120110221A1 (en) Apparatus for processing key input using interrupt
US20050113980A1 (en) Power supply unit having a mains suppression filter for an electrically operated domestic appliance
US20140253095A1 (en) Phase detecting system for three phase alternating current
US11349406B2 (en) Synchronous converter having under- and overcurrent protection
JP6787819B2 (en) Power supply

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150917

R150 Certificate of patent or registration of utility model

Ref document number: 5814409

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees