JP5813607B2 - Pattern forming method and method for producing lithography original - Google Patents

Pattern forming method and method for producing lithography original Download PDF

Info

Publication number
JP5813607B2
JP5813607B2 JP2012213815A JP2012213815A JP5813607B2 JP 5813607 B2 JP5813607 B2 JP 5813607B2 JP 2012213815 A JP2012213815 A JP 2012213815A JP 2012213815 A JP2012213815 A JP 2012213815A JP 5813607 B2 JP5813607 B2 JP 5813607B2
Authority
JP
Japan
Prior art keywords
pattern
self
segment
forming method
assembled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012213815A
Other languages
Japanese (ja)
Other versions
JP2014067956A (en
Inventor
口 力 也 谷
口 力 也 谷
井 秀 昭 桜
井 秀 昭 桜
藤 信 一 伊
藤 信 一 伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012213815A priority Critical patent/JP5813607B2/en
Priority to US13/784,654 priority patent/US8951698B2/en
Publication of JP2014067956A publication Critical patent/JP2014067956A/en
Application granted granted Critical
Publication of JP5813607B2 publication Critical patent/JP5813607B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging

Description

本発明の実施形態は、パターン形成方法及びリソグラフィ原版の製造方法に関する。   Embodiments described herein relate generally to a pattern forming method and a lithography original plate manufacturing method.

半導体素子の製造工程中のリソグラフィ技術として、ArF液浸露光によるダブルパターニング技術、EUVリソグラフィ、ナノインプリント等が知られている。従来のリソグラフィ技術は、パターンの微細化に伴い、コストの増加、位置合わせ精度の低下、スループットの低下など、様々な問題を含んでいた。   As a lithography technique in the manufacturing process of a semiconductor element, a double patterning technique using ArF immersion exposure, EUV lithography, nanoimprint, and the like are known. The conventional lithography technique has various problems such as an increase in cost, a decrease in alignment accuracy, and a decrease in throughput as the pattern is miniaturized.

このような状況下で、リソグラフィ技術への自己組織化(DSA: Directed Self-assembly)現象の適用が期待されている。自己組織化相は、エネルギー安定という自発的な挙動によって発生することから、寸法精度の高いパターンを形成できる。特に、高分子ブロック共重合体のミクロ相分離を利用する技術は、簡便な塗布とアニールプロセスで、数〜数百nmの種々の形状の周期構造を形成できる。高分子ブロック共重合体のブロックの組成比によって球状、柱状、層状等にミクロドメインの構造を変え、分子量によってサイズを変えることにより、様々な寸法のホール、ピラー、ラインパターンを形成することができる。   Under such circumstances, application of the self-assembly (DSA) phenomenon to the lithography technique is expected. Since the self-assembled phase is generated by the spontaneous behavior of energy stability, a pattern with high dimensional accuracy can be formed. In particular, a technique using microphase separation of a polymer block copolymer can form periodic structures of various shapes of several to several hundreds of nm with a simple coating and annealing process. Holes, pillars, and line patterns with various dimensions can be formed by changing the microdomain structure into spherical, columnar, layered, etc. depending on the block composition ratio of the polymer block copolymer, and changing the size depending on the molecular weight. .

特開2011−77475号公報JP 2011-77475 A

本発明は、自己組織化パターンと他パターンとの相対的な位置関係における誤差を低減できるパターン形成方法及びリソグラフィ原版の製造方法を提供することを目的とする。   An object of the present invention is to provide a pattern forming method and a lithography original plate manufacturing method capable of reducing an error in the relative positional relationship between a self-organized pattern and another pattern.

本実施形態によれば、パターン形成方法は、基準マークが形成された基板上に自己組織化材料を形成する工程と、前記自己組織化材料をミクロ相分離させて、自己組織化パターンを形成する工程と、前記基準マークに基づいて、前記自己組織化パターンの形成位置の所定位置からの位置誤差を測定する工程と、前記基板上にアライメント用パターン及び周辺回路パターンを形成する工程と、を備えている。前記アライメント用パターン及び周辺回路パターンのうち少なくともいずれか一方の形成位置は、前記位置誤差を用いて補正される。   According to this embodiment, the pattern forming method forms a self-assembled pattern by forming a self-assembled material on a substrate on which a reference mark is formed, and microphase-separating the self-assembled material. And a step of measuring a position error from a predetermined position of the formation position of the self-assembled pattern based on the reference mark, and a step of forming an alignment pattern and a peripheral circuit pattern on the substrate. ing. The formation position of at least one of the alignment pattern and the peripheral circuit pattern is corrected using the position error.

本実施形態によるパターン形成方法を説明する断面図及び上面図である。It is sectional drawing and the top view explaining the pattern formation method by this embodiment. 図1に続く工程を示す断面図及び上面図である。It is sectional drawing and the top view which show the process following FIG. 図2に続く工程を示す断面図及び上面図である。FIG. 3 is a cross-sectional view and a top view showing a process following FIG. 2. 図3に続く工程を示す断面図及び上面図である。FIG. 4 is a cross-sectional view and a top view showing a process following FIG. 3. 図4に続く工程を示す断面図及び上面図である。It is sectional drawing and the top view which show the process following FIG. 図5に続く工程を示す断面図及び上面図である。FIG. 6 is a cross-sectional view and a top view illustrating a process following FIG. 5. 図6に続く工程を示す断面図及び上面図である。FIG. 7 is a cross-sectional view and a top view showing a step following FIG. 6. 図7に続く工程を示す断面図及び上面図である。FIG. 8 is a cross-sectional view and a top view showing a step following FIG. 7. 図8に続く工程を示す断面図及び上面図である。FIG. 9 is a cross-sectional view and a top view showing a step following FIG. 8. 図9に続く工程を示す断面図及び上面図である。FIG. 10 is a cross-sectional view and a top view illustrating a process following FIG. 9. 図10に続く工程を示す断面図及び上面図である。It is sectional drawing and the top view which show the process following FIG. 図11に続く工程を示す断面図及び上面図である。FIG. 12 is a cross-sectional view and a top view illustrating a process following FIG. 11. 図12に続く工程を示す断面図及び上面図である。It is sectional drawing and the top view which show the process following FIG.

以下、本発明の実施の形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1〜図12は本実施形態によるパターン形成方法を説明する図である。   1 to 12 are diagrams for explaining the pattern forming method according to the present embodiment.

まず、図1(a)(b)に示すように、ガラス基板101上に遮光膜102が設けられたフォトマスク基板を準備する。図1(b)は上面図であり、図1(a)は図1(b)のI−I線に沿った断面図である。遮光膜102は例えばクロムやタンタルを含む膜である。このフォトマスク基板には、パターンの位置測定を行う際の基準マークFMが形成されている。基準マークFMは遮光膜102に形成されていてもよいし、ガラス基板101に形成されていてもよい。   First, as shown in FIGS. 1A and 1B, a photomask substrate in which a light shielding film 102 is provided on a glass substrate 101 is prepared. FIG. 1B is a top view, and FIG. 1A is a cross-sectional view taken along line II in FIG. 1B. The light shielding film 102 is a film containing, for example, chromium or tantalum. This photomask substrate is formed with a reference mark FM for pattern position measurement. The reference mark FM may be formed on the light shielding film 102 or may be formed on the glass substrate 101.

次に、図2(a)(b)に示すように、フォトマスク基板上に下地膜103を形成する。図2(b)は上面図であり、図2(a)は図2(b)のII−II線に沿った断面図である。下地膜103は、後の工程で形成されるブロックコポリマーの下地となる。下地膜103は、所定波長の光が照射された領域の表面状態が変化する。例えば、下地膜103は、光照射前は疎水性を有しており、光が照射された領域は親水性に変化する。   Next, as shown in FIGS. 2A and 2B, a base film 103 is formed on the photomask substrate. 2B is a top view, and FIG. 2A is a cross-sectional view taken along line II-II in FIG. 2B. The base film 103 serves as a base for a block copolymer formed in a later step. In the base film 103, the surface state of the region irradiated with light of a predetermined wavelength changes. For example, the base film 103 has hydrophobicity before light irradiation, and the region irradiated with light changes to hydrophilic.

下地膜103としては、例えば、自己組織化単分子膜層とポリマー層の積層膜を使用することができる。自己組織化単分子膜層は、ベンゾフェノン骨格を含むシランカップリング剤を用いることができる。また、ポリマーには、(メタ)アクリル樹脂誘導体を使用できる。自己組織化単分子膜層とポリマーの積層構造の光照射領域では、ベンゾフェノン構造と接触するポリマーとの架橋が生じるため、表面がポリマーに由来する状態となる。ポリマーとして、(メタ)アクリル樹脂などの親水樹脂を用いることで、光照射部を親水状態とすることが可能である。   As the base film 103, for example, a laminated film of a self-assembled monomolecular film layer and a polymer layer can be used. For the self-assembled monolayer, a silane coupling agent containing a benzophenone skeleton can be used. Moreover, a (meth) acrylic resin derivative can be used for a polymer. In the light irradiation region of the laminated structure of the self-assembled monomolecular film layer and the polymer, cross-linking with the polymer in contact with the benzophenone structure occurs, so that the surface is derived from the polymer. By using a hydrophilic resin such as a (meth) acrylic resin as the polymer, the light irradiation part can be in a hydrophilic state.

次に、図3(a)(b)に示すように、下地膜103上にレジストを塗布し、露光・現像を行い、領域R1を囲む枠パターン104を形成する。図3(b)は上面図であり、図3(a)は図3(b)のII−II線に沿った断面図である。領域R1は、後の工程でブロックコポリマーを形成する領域である。領域R1は、例えばメモリセル部に対応する領域であるが、等間隔ピッチで形成されるパターン領域であればメモリセル部に限るものではない。   Next, as shown in FIGS. 3A and 3B, a resist is applied on the base film 103, and exposure and development are performed to form a frame pattern 104 surrounding the region R1. 3B is a top view, and FIG. 3A is a cross-sectional view taken along line II-II in FIG. 3B. The region R1 is a region where a block copolymer is formed in a later step. The region R1 is, for example, a region corresponding to the memory cell unit, but is not limited to the memory cell unit as long as it is a pattern region formed at an equal interval pitch.

ここで枠パターン104の材料となるレジストは、後の工程で形成されるブロックコポリマーに含まれる2つのポリマー(第1ポリマー及び第2ポリマー)に対して中性の性質を持つ材料であることが好ましい。すなわち、第1ポリマーの表面エネルギーと第2ポリマーの表面エネルギーの中間程度の表面エネルギーを持つことが好ましい。   Here, the resist used as the material of the frame pattern 104 may be a material having a neutral property with respect to two polymers (first polymer and second polymer) included in a block copolymer formed in a later step. preferable. That is, it is preferable to have a surface energy that is approximately between the surface energy of the first polymer and the surface energy of the second polymer.

次に、図4(a)(b)に示すように、遮光マスク(図示せず)を用いて下地膜103の所定領域を露光する。図4(b)は上面図であり、図4(a)は図4(b)のII−II線に沿った断面図である。照射する光は、下地膜103が感光する波長の光であり、例えば、UVからDUV波長(365nm、248nm、193nm等)の光である。下地膜103のうち露光部103aは親水性に変化し、未露光部は疎水性のままとなる。例えば、図4(a)(b)に示すように、枠パターン104に囲まれた領域R1において、所定ピッチのライン状に露光する。これにより、枠パターン104に囲まれた領域R1の下地膜103は、後の工程で形成されるブロックコポリマーがミクロ相分離する際に、ミクロ相分離パターンの形成位置を制御する化学ガイド層となる。 次に、図5(a)(b)に示すように、枠パターン104内の下地膜103上に、ブロックコポリマー層105を形成する。図5(b)は上面図であり、図5(a)は図5(b)のII−II線に沿った断面図である。ブロックコポリマーは、例えば、第1ポリマーブロック鎖及び第2ポリマーブロック鎖が結合したジブロックコポリマーを用いる。ジブロックコポリマーとしては、例えば、ポリスチレン(PS)とポリメチルメタクリレート(PMMA)のブロック共重合体を使用することができる。枠パターン104があることにより、ブロックコポリマーが枠パターン104の外側に漏れ出すことを防止できる。   Next, as shown in FIGS. 4A and 4B, a predetermined region of the base film 103 is exposed using a light shielding mask (not shown). 4B is a top view, and FIG. 4A is a cross-sectional view taken along line II-II in FIG. 4B. The light to be irradiated is light having a wavelength that the base film 103 is exposed to, for example, light having a UV to DUV wavelength (365 nm, 248 nm, 193 nm, etc.). Of the base film 103, the exposed portion 103a changes to hydrophilic, and the unexposed portion remains hydrophobic. For example, as shown in FIGS. 4A and 4B, in a region R1 surrounded by the frame pattern 104, exposure is performed in a line shape with a predetermined pitch. As a result, the base film 103 in the region R1 surrounded by the frame pattern 104 becomes a chemical guide layer that controls the formation position of the microphase separation pattern when the block copolymer formed in the subsequent process undergoes microphase separation. . Next, as shown in FIGS. 5A and 5B, a block copolymer layer 105 is formed on the base film 103 in the frame pattern 104. 5B is a top view, and FIG. 5A is a cross-sectional view taken along the line II-II in FIG. 5B. As the block copolymer, for example, a diblock copolymer in which a first polymer block chain and a second polymer block chain are bonded is used. As the diblock copolymer, for example, a block copolymer of polystyrene (PS) and polymethyl methacrylate (PMMA) can be used. The presence of the frame pattern 104 can prevent the block copolymer from leaking outside the frame pattern 104.

次に、図6(a)(b)に示すように、ホットプレート(図示せず)を用いて基板を加熱し、ブロックコポリマー層105をミクロ相分離させ、第1ポリマーブロック鎖を含む薄板状の第1ポリマー部106aと第2ポリマーブロック鎖を含む薄板状の第2ポリマー部106bとが交互に配置されたラメラ状の自己組織化パターン106を形成する。図6(b)は上面図であり、図6(a)は図6(b)のII−II線に沿った断面図である。   Next, as shown in FIGS. 6A and 6B, the substrate is heated using a hot plate (not shown), the block copolymer layer 105 is microphase-separated, and a thin plate shape including the first polymer block chain is formed. The lamellar self-assembled pattern 106 in which the first polymer portions 106a and the thin plate-like second polymer portions 106b including the second polymer block chain are alternately arranged is formed. 6B is a top view, and FIG. 6A is a cross-sectional view taken along the line II-II in FIG. 6B.

このラメラ状の自己組織化パターン106は、露光により表面状態が変化した部分103aと、表面状態が変化していない部分とを有する下地膜103が化学ガイド層となることにより形成される。また、上述したように、枠パターン104は、第1ポリマー及び第2ポリマーに対して中性の性質を持つため、自己組織化パターン106の配列への影響を抑制できる。   The lamellar self-assembled pattern 106 is formed by forming a base film 103 having a portion 103a whose surface state is changed by exposure and a portion whose surface state is not changed as a chemical guide layer. Further, as described above, since the frame pattern 104 has a neutral property with respect to the first polymer and the second polymer, the influence on the arrangement of the self-assembled pattern 106 can be suppressed.

次に、基準マークFMに基づいて、自己組織化パターン106の形成位置を測定する。測定には例えばSEM等を用いる。そして、測定位置と目標位置との位置誤差を算出する。例えば、ラメラ状の自己組織化パターン106の第1ポリマー部106a及び第2ポリマー部106bの各々について、その重心位置を測定し、目標位置との位置誤差を算出する。また、各パターン(第1ポリマー部106a及び第2ポリマー部106b)の位置誤差から、自己組織化パターン106のパターン全体としての位置誤差をさらに算出してもよい。   Next, the formation position of the self-organized pattern 106 is measured based on the reference mark FM. For example, SEM is used for the measurement. Then, a position error between the measurement position and the target position is calculated. For example, the position of the center of gravity of each of the first polymer portion 106a and the second polymer portion 106b of the lamellar self-assembly pattern 106 is measured, and the position error from the target position is calculated. Further, the position error of the entire self-organized pattern 106 may be further calculated from the position error of each pattern (the first polymer portion 106a and the second polymer portion 106b).

次に、図7(a)(b)に示すように、現像処理により自己組織化パターン106における第1ポリマー部106a及び第2ポリマー部106bのうちのいずれか一方を選択的に除去する。ここでは第1ポリマー部106aを除去するものとする。図7(b)は上面図であり、図7(a)は図7(b)のII−II線に沿った断面図である。   Next, as shown in FIGS. 7A and 7B, either one of the first polymer portion 106a and the second polymer portion 106b in the self-assembled pattern 106 is selectively removed by development processing. Here, the first polymer portion 106a is removed. 7B is a top view, and FIG. 7A is a cross-sectional view taken along the line II-II in FIG. 7B.

次に、図8(a)(b)に示すように、枠パターン104外の下地膜103上に、レジスト107を塗布する。図8(b)は上面図であり、図8(a)は図8(b)のII−II線に沿った断面図である。   Next, as shown in FIGS. 8A and 8B, a resist 107 is applied on the base film 103 outside the frame pattern 104. 8B is a top view, and FIG. 8A is a cross-sectional view taken along the line II-II in FIG. 8B.

次に、図9(a)(b)に示すように、露光・現像を行い、レジスト107にアライメント用パターン110及び周辺回路パターン111を形成する。露光には例えば電子ビームを用いる。図9(b)は上面図であり、図9(a)は図9(b)のIII−III線に沿った断面図である。アライメント用パターン110及び周辺回路パターン111は、自己組織化パターン106との相対的位置関係が設計値に近づくように、形成位置が補正される。   Next, as shown in FIGS. 9A and 9B, exposure / development is performed to form an alignment pattern 110 and a peripheral circuit pattern 111 on the resist 107. For example, an electron beam is used for exposure. FIG. 9B is a top view, and FIG. 9A is a cross-sectional view taken along line III-III in FIG. 9B. The formation positions of the alignment pattern 110 and the peripheral circuit pattern 111 are corrected so that the relative positional relationship with the self-organized pattern 106 approaches the design value.

例えば、アライメント用パターン110については、当初の形成位置(設計情報における露光位置)に、算出した自己組織化パターン106のパターン全体としての位置誤差を加えることで、形成位置の補正が行われる。   For example, with respect to the alignment pattern 110, the formation position is corrected by adding a position error of the calculated self-organized pattern 106 as a whole to the initial formation position (exposure position in the design information).

また、例えば、領域R1がメモリセル部に対応し、周辺回路パターン111がメモリセルの引き出し部に対応する場合、周辺回路パターン111は、除去された複数の第1ポリマー部106aにそれぞれ対応する複数のパターン111aを有している。この場合、各パターン111aの当初の形成位置(設計情報における露光位置)に、対応する第1ポリマー部106aの位置誤差を加えることで、形成位置が補正される。すなわち、周辺回路パターン111は各パターン111aについて形成位置の補正が行われる。   Further, for example, when the region R1 corresponds to the memory cell portion and the peripheral circuit pattern 111 corresponds to the lead-out portion of the memory cell, the peripheral circuit pattern 111 has a plurality corresponding to the plurality of removed first polymer portions 106a. Pattern 111a. In this case, the formation position is corrected by adding the position error of the corresponding first polymer portion 106a to the initial formation position (exposure position in the design information) of each pattern 111a. That is, the formation position of the peripheral circuit pattern 111 is corrected for each pattern 111a.

次に、図10(a)(b)に示すように、枠パターン104を選択的に除去する。図10(b)は上面図であり、図10(a)は図10(b)のII−II線に沿った断面図である。   Next, as shown in FIGS. 10A and 10B, the frame pattern 104 is selectively removed. FIG. 10B is a top view, and FIG. 10A is a cross-sectional view taken along the line II-II in FIG. 10B.

次に、図11(a)(b)に示すように、枠パターン104を除去した領域にレジスト120を塗布する。そして、露光・現像により、レジスト120に、自己組織化パターン106の第1ポリマー部106aと、対応する周辺回路パターン111のパターン111aとを接続する接続パターン121を形成する。図11(b)は上面図であり、図11(a)は図11(b)のIV−IV線に沿った断面図である。   Next, as shown in FIGS. 11A and 11B, a resist 120 is applied to the region from which the frame pattern 104 has been removed. Then, a connection pattern 121 that connects the first polymer portion 106 a of the self-organized pattern 106 and the corresponding pattern 111 a of the peripheral circuit pattern 111 is formed on the resist 120 by exposure and development. FIG. 11B is a top view, and FIG. 11A is a cross-sectional view taken along line IV-IV in FIG.

次に、図12(a)(b)に示すように、レジスト107、レジスト120、及び第2ポリマー部106bをマスクにして、下地膜103及び遮光膜102をエッチングする。図12(b)は上面図であり、図12(a)は図12(b)のIV−IV線に沿った断面図である。   Next, as shown in FIGS. 12A and 12B, the base film 103 and the light shielding film 102 are etched using the resist 107, the resist 120, and the second polymer portion 106b as a mask. FIG. 12B is a top view, and FIG. 12A is a cross-sectional view taken along the line IV-IV in FIG.

次に、図13(a)(b)に示すように、レジスト107、レジスト120、第2ポリマー部106b、及び下地膜103を剥離する。図13(b)は上面図であり、図13(a)は図13(b)のIV−IV線に沿った断面図である。これにより、ガラス基板101上の遮光膜102に、自己組織化パターン106の第1ポリマー部106a、アライメント用パターン110、周辺回路パターン111、及び接続パターン121が転写され、フォトマスク基板(リソグラフィ原版)が得られる。   Next, as shown in FIGS. 13A and 13B, the resist 107, the resist 120, the second polymer portion 106b, and the base film 103 are removed. FIG. 13B is a top view, and FIG. 13A is a cross-sectional view taken along the line IV-IV in FIG. 13B. As a result, the first polymer portion 106a of the self-assembled pattern 106, the alignment pattern 110, the peripheral circuit pattern 111, and the connection pattern 121 are transferred to the light shielding film 102 on the glass substrate 101, and the photomask substrate (lithographic original plate) Is obtained.

アライメント用パターン110及び周辺回路パターン111は、自己組織化パターン106の形成位置のずれを考慮して、その形成位置が補正されている。そのため、自己組織化パターン106とアライメント用パターン110及び周辺回路パターン111との位置関係の誤差を低減することができる。   The alignment pattern 110 and the peripheral circuit pattern 111 are corrected in consideration of a shift in the formation position of the self-organized pattern 106. Therefore, errors in the positional relationship between the self-organized pattern 106, the alignment pattern 110, and the peripheral circuit pattern 111 can be reduced.

このように、本実施形態によれば、自己組織化パターンの形成位置がずれた場合でも、自己組織化パターンと他パターンとの相対的な位置関係における誤差を低減できる。   Thus, according to the present embodiment, errors in the relative positional relationship between the self-organizing pattern and other patterns can be reduced even when the formation position of the self-organizing pattern is shifted.

上記実施形態では、自己組織化パターン106の形成位置を測定して、目標位置との位置誤差を算出したが、自己組織化パターン106の第1ポリマー部106aの除去後に第2ポリマー部106bの形成位置を測定して、目標位置との位置誤差を算出してもよい。また、除去された第1ポリマー部106aが形成されていた位置を測定して、目標位置との位置誤差を算出してもよい。   In the above embodiment, the formation position of the self-assembly pattern 106 is measured and the position error from the target position is calculated. However, after the first polymer part 106a of the self-assembly pattern 106 is removed, the formation of the second polymer part 106b is performed. A position error may be calculated by measuring the position. Alternatively, the position error from the target position may be calculated by measuring the position where the removed first polymer portion 106a is formed.

また、周辺回路パターン111の形成後、周辺回路パターン111の形成位置を測定して、目標位置との位置誤差を算出し、接続パターン121の形成位置(露光位置)を補正してもよい。   Further, after the formation of the peripheral circuit pattern 111, the formation position of the connection pattern 121 (exposure position) may be corrected by measuring the formation position of the peripheral circuit pattern 111 and calculating the position error with respect to the target position.

露光は電子ビームに限定されるものではなく、EUV光、UV光、イオンビーム、X線、可視光、赤外光等を用いてもよい。また、枠パターン104、アライメント用パターン110、周辺回路パターン111、接続パターン121をインプリント処理で形成してもよい。   The exposure is not limited to the electron beam, and EUV light, UV light, ion beam, X-ray, visible light, infrared light, or the like may be used. Further, the frame pattern 104, the alignment pattern 110, the peripheral circuit pattern 111, and the connection pattern 121 may be formed by imprint processing.

上記実施形態において、自己組織化パターン106の第1ポリマー部106a、アライメント用パターン110、周辺回路パターン111、接続パターン121が転写された遮光膜102をマスクにガラス基板101を加工して、インプリント用のテンプレートを作製してもよい。   In the above embodiment, the glass substrate 101 is processed using the light shielding film 102 onto which the first polymer portion 106a of the self-organizing pattern 106, the alignment pattern 110, the peripheral circuit pattern 111, and the connection pattern 121 are transferred, as an imprint. A template may be produced.

上記実施形態では、アライメント用パターン110及び周辺回路パターン111の形成位置の補正を行っていたが、いずれか一方のみの形成位置の補正を行うようにしてもよい。また、自己組織化パターン106の形成位置と目標位置との位置誤差が所定範囲内である場合は、アライメント用パターン110及び/又は周辺回路パターン111の形成位置の補正を行わないようにしてもよい。   In the above embodiment, the formation positions of the alignment pattern 110 and the peripheral circuit pattern 111 are corrected. However, only one of the formation positions may be corrected. If the position error between the formation position of the self-organization pattern 106 and the target position is within a predetermined range, the formation position of the alignment pattern 110 and / or the peripheral circuit pattern 111 may not be corrected. .

上記実施形態において、接続パターン121を、自己組織化材料のミクロ相分離を利用して形成してもよい。例えば、自己組織化パターン106の第2ポリマー部106b及びレジスト107の表面と親和性の大きいポリマーを含む自己組織化材料を利用して、接続パターン121に対応する自己組織化パターンを形成する。また、自己組織化パターン106の第2ポリマー部106b及びレジスト107の表面状態を改質し、改質後の表面と親和性の大きいポリマーを含む自己組織化材料を利用してもよい。また、枠パターン104を除去した領域に接続パターン121に対応した化学ガイド層を形成し、化学ガイド層上に自己組織化材料を塗布してもよい。自己組織化材料は、第2ポリマー部106b及びレジスト107に合わせてミクロ相分離するため、第1ポリマー部106a又は周辺回路パターン111の位置が多少ずれていても、第1ポリマー部106a及び周辺回路パターン111を接続する接続パターン121を形成できる。   In the above embodiment, the connection pattern 121 may be formed using microphase separation of a self-organizing material. For example, a self-assembled pattern corresponding to the connection pattern 121 is formed using a self-assembled material including a polymer having a high affinity with the second polymer portion 106 b of the self-assembled pattern 106 and the surface of the resist 107. Further, the surface state of the second polymer portion 106b and the resist 107 of the self-assembled pattern 106 may be modified, and a self-assembled material including a polymer having a high affinity with the modified surface may be used. Alternatively, a chemical guide layer corresponding to the connection pattern 121 may be formed in the region from which the frame pattern 104 has been removed, and a self-organizing material may be applied on the chemical guide layer. Since the self-organizing material undergoes microphase separation in accordance with the second polymer portion 106b and the resist 107, even if the position of the first polymer portion 106a or the peripheral circuit pattern 111 is slightly shifted, the first polymer portion 106a and the peripheral circuit are arranged. A connection pattern 121 for connecting the pattern 111 can be formed.

上記実施形態では、枠パターン104内に化学ガイド層を形成していたが、枠パターン104を物理ガイドとして利用することでブロックコポリマー層105がミクロ相分離して自己組織化パターン106が得られる場合は、化学ガイド層を省略してもよい。その場合、枠パターン104は、ブロックコポリマー層105に含まれる2つのポリマーのうちの一方と親和性の大きい材料を含む。   In the above embodiment, the chemical guide layer is formed in the frame pattern 104. However, when the frame pattern 104 is used as a physical guide, the block copolymer layer 105 is microphase-separated to obtain the self-assembled pattern 106. The chemical guide layer may be omitted. In that case, the frame pattern 104 includes a material having a high affinity with one of the two polymers included in the block copolymer layer 105.

上記実施形態では、ラメラ状の自己組織化パターン106を形成する例について説明したが、シリンダー状などの他の形状でもよい。   In the above-described embodiment, an example in which the lamellar self-assembled pattern 106 is formed has been described, but other shapes such as a cylinder may be used.

上記実施形態では被処理基板としてガラス基板を用いていた。ガラス基板は、例えば、石英ガラス基板やサファイアガラス基板である。また、EUVリソグラフィ用マスク原版、EB用キャラクタアパチャ、光インプリントや熱インプリント用原版等を構成する基板を被処理基板に用いてもよい。   In the above embodiment, a glass substrate is used as the substrate to be processed. The glass substrate is, for example, a quartz glass substrate or a sapphire glass substrate. Further, a substrate constituting an EUV lithography mask original, EB character aperture, optical imprint, thermal imprint original, or the like may be used as a substrate to be processed.

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.

101 ガラス基板
102 遮光膜
103 下地膜
104 枠パターン
105 ブロックコポリマー層
106 自己組織化パターン
107 レジスト
110 アライメント用パターン
111 周辺回路パターン
120 レジスト
121 接続パターン
DESCRIPTION OF SYMBOLS 101 Glass substrate 102 Light shielding film 103 Underlayer film 104 Frame pattern 105 Block copolymer layer 106 Self-organizing pattern 107 Resist 110 Alignment pattern 111 Peripheral circuit pattern 120 Resist 121 Connection pattern

Claims (7)

基準マークが形成された基板上に第1セグメント及び第2セグメントを含む自己組織化材料を形成する工程と、
熱処理をして、前記自己組織化材料をミクロ相分離させて、前記第1セグメントを含む第1部分及び前記第2セグメントを含む第2部分を有する自己組織化パターンを形成する工程と、
前記基準マークに基づいて、前記自己組織化パターン、前記第1部分、又は前記第2部分の形成位置の所定位置からの位置誤差を測定する工程と、
前記基板上にアライメント用パターン及び周辺回路パターンを形成する工程と、
を備え、
前記アライメント用パターン及び周辺回路パターンの形成位置を、前記位置誤差を用いて補正することを特徴とするパターン形成方法。
Forming a self-assembled material including a first segment and a second segment on a substrate on which a fiducial mark is formed;
Performing a heat treatment to microphase-separate the self-assembled material to form a self-assembled pattern having a first portion including the first segment and a second portion including the second segment;
Measuring a position error from a predetermined position of the formation position of the self-organization pattern, the first portion, or the second portion based on the reference mark;
Forming an alignment pattern and a peripheral circuit pattern on the substrate;
With
Pattern forming method of the formation position of the alignment pattern and the peripheral circuit pattern, and correcting by using the position error.
前記自己組織化パターンは、前記第1部分を複数有し、
前記周辺回路パターンは前記第1部分に対応する複数の回路パターンを有し、
前記第1部分の各々の位置誤差を用いて、各回路パターンの形成位置を補正することを特徴とする請求項に記載のパターン形成方法。
The self-organizing pattern has a plurality of the first portions,
The peripheral circuit pattern has a plurality of circuit patterns corresponding to the first portion,
The pattern forming method according to claim 1 , wherein a position where each circuit pattern is formed is corrected using a position error of each of the first portions.
前記基板上に所定領域を囲む枠パターンを形成し、
前記自己組織化材料は前記枠パターン内に形成し、
前記自己組織化材料のミクロ相分離後、前記第1部分を選択的に除去し、
前記枠パターンを選択的に除去し、前記枠パターンが形成されていた領域に、前記周辺回路パターンと、前記第1部分が除去された領域とを接続する接続パターンを形成することを特徴とする請求項に記載のパターン形成方法。
Forming a frame pattern surrounding a predetermined area on the substrate;
The self-organizing material is formed in the frame pattern;
Selectively removing the first portion after microphase separation of the self-assembled material;
The frame pattern is selectively removed, and a connection pattern that connects the peripheral circuit pattern and the region from which the first portion is removed is formed in a region where the frame pattern is formed. The pattern forming method according to claim 1 .
前記枠パターンが形成されていた領域にレジストを塗布し、露光及び現像により前記レジストを加工して前記接続パターンを形成することを特徴とする請求項に記載のパターン形成方法。 The pattern forming method according to claim 3 , wherein a resist is applied to a region where the frame pattern is formed, and the resist is processed by exposure and development to form the connection pattern. 前記枠パターンが形成されていた領域に第3セグメント及び第4セグメントを含む第2自己組織化材料を塗布し、
熱処理をして、前記第2自己組織化材料をミクロ相分離させて、前記第3セグメントを含む第3部分及び前記第4セグメントを含む第4部分を有する第2自己組織化パターンを形成し、
前記第3部分を選択的に除去することで、前記接続パターンを形成することを特徴とする請求項に記載のパターン形成方法。
Applying a second self-organizing material including a third segment and a fourth segment to the region where the frame pattern was formed,
Heat treating to microphase-separate the second self-assembled material to form a second self-assembled pattern having a third portion including the third segment and a fourth portion including the fourth segment;
The pattern forming method according to claim 3 , wherein the connection pattern is formed by selectively removing the third portion.
前記枠パターン内に化学ガイド層を形成し、前記化学ガイド層上に前記自己組織化材料を形成することを特徴とする請求項乃至のいずれかに記載のパターン形成方法。 It said frame pattern to form a chemical guide layer in the pattern forming method according to any one of claims 1 to 5, characterized in that to form the self-organizing material in the chemical guide layer. 前記枠パターンは、前記第1セグメント及び前記第2セグメントに対して中性の性質を持つことを特徴とする請求項に記載のパターン形成方法。 The pattern forming method according to claim 6 , wherein the frame pattern has a neutral property with respect to the first segment and the second segment.
JP2012213815A 2012-09-27 2012-09-27 Pattern forming method and method for producing lithography original Expired - Fee Related JP5813607B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012213815A JP5813607B2 (en) 2012-09-27 2012-09-27 Pattern forming method and method for producing lithography original
US13/784,654 US8951698B2 (en) 2012-09-27 2013-03-04 Method for forming pattern and method for producing original lithography mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012213815A JP5813607B2 (en) 2012-09-27 2012-09-27 Pattern forming method and method for producing lithography original

Publications (2)

Publication Number Publication Date
JP2014067956A JP2014067956A (en) 2014-04-17
JP5813607B2 true JP5813607B2 (en) 2015-11-17

Family

ID=50339178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012213815A Expired - Fee Related JP5813607B2 (en) 2012-09-27 2012-09-27 Pattern forming method and method for producing lithography original

Country Status (2)

Country Link
US (1) US8951698B2 (en)
JP (1) JP5813607B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104620352B (en) * 2012-07-10 2017-05-10 株式会社尼康 Mark formation method and device manufacturing method
JP6478974B2 (en) * 2013-04-10 2019-03-06 ケーエルエー−テンカー コーポレイション Guided Self-organization in Targeted Design and Manufacturing
JP6173989B2 (en) * 2014-08-29 2017-08-02 東芝メモリ株式会社 Pattern formation method
JP6483577B2 (en) 2015-09-09 2019-03-13 東芝メモリ株式会社 Pattern formation method
CN108400085B (en) * 2017-02-06 2019-11-19 联华电子股份有限公司 The method for forming semiconductor element pattern
JP7146674B2 (en) * 2019-03-14 2022-10-04 キオクシア株式会社 pattern formation method
CN113053940B (en) * 2021-03-02 2022-07-12 Tcl华星光电技术有限公司 Method for manufacturing Mini LED backlight plate and Mini LED backlight plate

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3940546B2 (en) * 1999-06-07 2007-07-04 株式会社東芝 Pattern forming method and pattern forming material
JP2006114859A (en) * 2004-01-21 2006-04-27 Seiko Epson Corp Method of making alignment, method of fabricating substrate for forming thin-film, method of fabricating semiconductor device and method of fabricating electronic device
JP2011077475A (en) 2009-10-02 2011-04-14 Toshiba Corp Contact forming method and method for manufacturing semiconductor device
WO2011128120A1 (en) * 2010-04-14 2011-10-20 Asml Netherlands B.V. Method for providing an ordered layer of self-assemblable polymer for use in lithography
US8673541B2 (en) * 2010-10-29 2014-03-18 Seagate Technology Llc Block copolymer assembly methods and patterns formed thereby
JP5112500B2 (en) * 2010-11-18 2013-01-09 株式会社東芝 Pattern formation method

Also Published As

Publication number Publication date
US8951698B2 (en) 2015-02-10
JP2014067956A (en) 2014-04-17
US20140087291A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
JP5813607B2 (en) Pattern forming method and method for producing lithography original
TWI568664B (en) Method of designing lithography features by self-assembly of block copolymer
JP5758363B2 (en) Pattern formation method
JP2005345737A5 (en)
TWI526777B (en) Methods for providing lithography features on a substrate by self-assembly of block copolymers
JP2013183014A (en) Pattern formation method
TWI587074B (en) Method for designing feature guiding template,method of determining characteristic of feature guiding template,method of designing geometric of feature guiding template, a feature guiding template, computer readable non-transitory medium, computer appara
JP2014053558A (en) Pattern formation method
JP2015023063A (en) Pattern formation method and mask pattern data
JP2014150124A5 (en)
TWI587073B (en) Methodology to generate guiding templates for directed self-assembly
CN106168737B (en) Chemically amplified resist material, copolymer and photolithography method
TW201341949A (en) Methods of providing patterned templates for self-assemblable block copolymers for use in device lithography
KR20070004234A (en) Method of forming fine pattern and structure formed using the method
KR101096270B1 (en) Method of fabricating fine pattern in semiconductor device using spacer patterning
JPH0210362A (en) Fine pattern forming method
JP4804802B2 (en) Photomask and pattern manufacturing method using the same
US9841674B2 (en) Patterning method, and template for nanoimprint and producing method thereof
JP6020026B2 (en) Method for correcting defect in template for nanoimprint lithography, and method for manufacturing template for nanoimprint lithography
JP5856550B2 (en) Pattern formation method
JP5332161B2 (en) Imprint mold, imprint mold manufacturing method
JP5428401B2 (en) Method for producing convex pattern formed body
JP2008286828A (en) Pattern forming method
JP2007130871A (en) Template, its producing method template, and pattern forming method
JP2019145578A (en) Blank backing material, imprint mold, manufacturing method of imprint mold and imprint method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150916

R151 Written notification of patent or utility model registration

Ref document number: 5813607

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees