JP5764265B2 - 複数のハードウェア・スレッドにわたる仮想スレッドの細粒化並列処理のための低遅延変数伝達ネットワークを利用する回路装置、集積回路デバイス、プログラム製品および方法(複数のハードウェア・スレッドにわたる仮想スレッドの細粒化並列処理のための低遅延変数伝達ネットワーク) - Google Patents
複数のハードウェア・スレッドにわたる仮想スレッドの細粒化並列処理のための低遅延変数伝達ネットワークを利用する回路装置、集積回路デバイス、プログラム製品および方法(複数のハードウェア・スレッドにわたる仮想スレッドの細粒化並列処理のための低遅延変数伝達ネットワーク) Download PDFInfo
- Publication number
- JP5764265B2 JP5764265B2 JP2014548257A JP2014548257A JP5764265B2 JP 5764265 B2 JP5764265 B2 JP 5764265B2 JP 2014548257 A JP2014548257 A JP 2014548257A JP 2014548257 A JP2014548257 A JP 2014548257A JP 5764265 B2 JP5764265 B2 JP 5764265B2
- Authority
- JP
- Japan
- Prior art keywords
- variable
- processing core
- destination
- transmission
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims description 251
- 230000005540 biological transmission Effects 0.000 title claims description 138
- 238000000034 method Methods 0.000 title claims description 33
- 230000004044 response Effects 0.000 claims description 26
- 238000012546 transfer Methods 0.000 claims description 8
- 230000000977 initiatory effect Effects 0.000 claims description 4
- 238000004891 communication Methods 0.000 description 142
- 230000015654 memory Effects 0.000 description 142
- 239000000872 buffer Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 15
- 238000013461 design Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000001419 dependent effect Effects 0.000 description 4
- 238000013519 translation Methods 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000009365 direct transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/544—Buffers; Shared memory; Pipes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
- G06F9/3826—Bypassing or forwarding of data results, e.g. locally between pipeline stages or within a pipeline stage
- G06F9/3828—Bypassing or forwarding of data results, e.g. locally between pipeline stages or within a pipeline stage with global bypass, e.g. between pipelines, between clusters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
- G06F9/3889—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by multiple instructions, e.g. MIMD, decoupled access or execute
- G06F9/3891—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by multiple instructions, e.g. MIMD, decoupled access or execute organised in groups of units sharing resources, e.g. clusters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Multi Processors (AREA)
Description
ここで、図面に戻ると、複数の図を通して同様の番号は同様の部分を示しているが、図1では、本発明の実施形態に一致するデータ処理で有用な例示的なホスト・コンピュータ10を含む、例示的な自動化されたコンピューティング機械を示している。図1のホスト・コンピュータ10は、少なくとも1つのコンピュータ・プロセッサ12または「CPU」ならびにランダム・アクセス・メモリ14(「RAM」)を含み、RAM14は、高速メモリ・バス16およびバス・アダプタ18を介してコンピュータ・プロセッサ12、およびホスト・コンピュータ10の他の構成要素に接続される。
拡張されたハードウェア・スレッド化を介してシングル・スレッドのコード実行性能をより高くすることは、処理能力の計算において、長い間の目標であった。この目標を達するための1つのコンパイラのオプションは、シングル・スレッド化されたコードを多くの小さいコード・セグメントに分割し、それらを複数のハードウェア・スレッド上で並列に実行することである。例えば、図5に示されるように、シングル・スレッド化されたコード200は、場合によって、A〜Dと表される、複数のより小さいコード・セグメントに分割され、202、204、206、および208で示されるように複数のスレッドT0〜T3でそれぞれ実行することができる。
Claims (23)
- 複数の処理コア内に配設される複数のハードウェア・スレッドであって、各処理コアが、レジスタ・ファイル、および前記複数のハードウェア・スレッドのうちの少なくとも1つのハードウェア・スレッドを含み、各処理コア内の前記レジスタ・ファイルが前記ハードウェア・スレッドに対応する複数のローカル・レジスタを含む、前記複数のハードウェア・スレッドと、
前記複数の処理コア間で結合される変数伝達ネットワークであって、前記複数の処理コアのうちの送信元処理コア内の送信元ハードウェア・スレッドと前記複数の処理コアのうちの送信先処理コア内の送信先ハードウェア・スレッドとの間で変数を通信するように構成される、前記変数伝達ネットワークと
前記レジスタ・ファイルに含まれる複数の変数レジスタであって、各変数レジスタが前記複数のハードウェア・スレッドのうちの個別のハードウェア・スレッドに割り振られる、前記複数の変数レジスタをさらに備え、前記送信先ハードウェア・スレッドに割り振られる前記変数レジスタ内の前記変数の格納に応答して前記送信先処理コアに前記変数を通信するように前記変数伝達ネットワークが構成される、前記複数の変数レジスタと
を備える、回路装置。 - 前記複数の変数レジスタが各処理コアの前記レジスタ・ファイル内に設計され、各処理コア内に配設される依存性論理部が、前記レジスタ・ファイル内の複数のローカル・レジスタおよび前記複数の変数レジスタの両方についての依存性を取り扱う、請求項1に記載の回路装置。
- 前記送信元ハードウェア・スレッドにより実行される命令に応答して前記送信先処理コアに前記変数を通信するように前記変数伝達ネットワークが構成される、請求項1に記載の回路装置。
- 前記命令が、前記送信元処理コアの前記レジスタ・ファイル内の複数のローカル・レジスタのうちのローカル・レジスタから前記送信先ハードウェア・スレッドに割り振られる前記変数レジスタに前記変数を移動させるput命令を含む、請求項3に記載の回路装置。
- 前記送信先ハードウェア・スレッドが前記変数伝達ネットワークを介して変数を受け取る準備ができているかどうかを示すクレジット・フラグを、前記送信先ハードウェア・スレッドに割り振られる前記変数レジスタが含み、前記送信先ハードウェア・スレッドが変数を受け取る準備ができていることを前記クレジット・フラグが示すまで、前記put命令をストールするように前記送信元処理コアが構成される、請求項4に記載の回路装置。
- 前記送信元処理コア内の前記送信先ハードウェア・スレッドに割り振られる前記変数レジスタ内の前記変数を、送信元処理コア内の送信元ハードウェア・スレッドが格納することに応答して、前記送信先処理コア内の前記送信元ハードウェア・スレッドに関連する前記変数レジスタで前記変数を提示するように前記変数伝達ネットワークが構成され、前記送信先ハードウェア・スレッドにより実行される命令に応答して、前記送信元ハードウェア・スレッドに割り振られる前記変数レジスタから前記送信先処理コアの前記レジスタ・ファイル内のローカル・レジスタに前記変数を移動するように前記送信先ハードウェア・スレッドが構成される、請求項1に記載の回路装置。
- 前記命令がget命令を含み、前記送信先処理コア内の前記送信元ハードウェア・スレッドに割り振られる前記変数レジスタが、前記送信先処理コア内の前記送信元ハードウェア・スレッドに割り振られる前記変数レジスタ内に有効なデータが記憶されているかどうかを示す有効フラグを含み、前記送信先処理コア内の前記送信元ハードウェア・スレッドに割り振られる前記変数レジスタ内に有効なデータが記憶されていることを前記有効フラグが示すまで、前記get命令をストールするように前記送信先処理コアが構成される、請求項6に記載の回路装置。
- 前記送信先処理コア内の前記送信元ハードウェア・スレッドに割り振られる前記変数レジスタから前記送信先処理コアの前記レジスタ・ファイル内のローカル・レジスタに前記変数を移動することに応答して、前記変数伝達ネットワークを介してクレジットを返すように前記送信先処理コアが構成される、請求項6に記載の回路装置。
- 前記変数伝達ネットワークが、前記送信元処理コアと前記送信先処理コアとの間に結合される送信バスを備え、前記送信バスが、前記変数を通信するように構成される複数のデータ線、前記送信先ハードウェア・スレッド用に識別子を通信するように構成される少なくとも1つのスレッド識別子線、および有効なデータが前記複数のデータ線を介して通信されていることを示すように構成される有効線を含む、請求項1に記載の回路装置。
- 前記データ線、スレッド識別子線、および有効線のそれぞれが前記送信元処理コアにより駆動され、前記送信先処理コアにより駆動され前記送信先ハードウェア・スレッドによる前記変数の伝達が成功したことに応答して前記送信元処理コアにクレジットを返すように構成されるクレジット線を前記送信バスがさらに備える、請求項9に記載の回路装置。
- 前記送信バスが前記送信元処理コアから前記送信先処理コアに専用バスを備え、前記変数伝達ネットワークが複数の送信バスを備え、そのため、前記複数の処理コアのそれぞれが前記複数の処理コアのうちのそれぞれの他の処理コアへの専用バスを含む、請求項9に記載の回路装置。
- 前記送信バスが前記送信元処理コアから前記複数の処理コアのうちのそれぞれの他の処理コアに結合され、前記送信先処理コア用に識別子を通信するように構成される少なくとも1つのコア識別子線を前記送信バスがさらに含む、請求項9に記載の回路装置。
- 請求項1に記載の回路装置を含む、集積回路デバイス。
- 複数の処理コア内に配設される複数のハードウェア・スレッド間で変数を通信する方法であって、各処理コアがレジスタ・ファイルおよび前記複数のハードウェア・スレッドのうちの少なくとも1つのハードウェア・スレッドを含み、各処理コア内の前記レジスタ・ファイルが前記ハードウェア・スレッドに対応する複数のローカル・レジスタを含み、前記レジスタ・ファイルが複数の変数レジスタを含み、
前記複数の処理コアのうちの送信元処理コア内の送信元ハードウェア・スレッドを用いて、前記複数の処理コアのうちの送信先処理コア内の送信先ハードウェア・スレッドへの変数の伝達を開始するステップと、
前記変数の前記伝達を開始するステップに応答して、前記送信元処理コアから前記送信先処理コアに、前記送信元処理コアおよび前記送信先処理コアに結合された変数伝達ネットワークを介して前記変数を通信するステップと
を含み、
前記変数の前記伝達を開始するステップが、前記送信先ハードウェア・スレッドに割り振られる変数レジスタ内に前記変数を格納するステップを含み、前記変数レジスタが、マルチコア処理チップ上に配設される複数の変数レジスタの中にあり、各変数レジスタが前記複数のハードウェア・スレッドの中の個別のハードウェア・スレッドに割り振られる、
方法。 - 前記複数の変数レジスタが各処理コアの前記レジスタ・ファイル内に設計され、各処理コア内に配設される依存性論理部が、前記レジスタ・ファイル内の複数のローカル・レジスタおよび前記複数の変数レジスタの両方についての依存性を取り扱う、請求項14に記載の方法。
- 前記変数の前記伝達を開始するステップが、前記送信元ハードウェア・スレッドを用いてput命令を実行するステップを含み、前記put命令が前記送信元処理コアの前記レジスタ・ファイル内の複数のローカル・レジスタのうちのローカル・レジスタから前記送信先ハードウェア・スレッドに割り振られる前記変数レジスタに前記変数を移動させる、請求項14に記載の方法。
- 前記送信先ハードウェア・スレッドが前記変数伝達ネットワークを介して変数を受け取る準備ができているかどうかを示すクレジット・フラグを、前記送信先ハードウェア・スレッドに割り振られる前記変数レジスタが含み、前記送信先ハードウェア・スレッドが変数を受け取る準備ができていることを前記クレジット・フラグが示すまで前記put命令をストールするステップをさらに含む、請求項16に記載の方法。
- 前記送信元処理コア内の前記送信先ハードウェア・スレッドに割り振られる前記変数レジスタ内の前記変数を、送信元処理コア内の送信元ハードウェア・スレッドが格納することに応答して、前記送信先処理コア内の前記送信元ハードウェア・スレッドに関連する前記変数レジスタで前記変数を提示するように前記変数伝達ネットワークが構成され、前記方法が、前記送信先ハードウェア・スレッドにより実行されるget命令に応答して、前記送信先処理コア内の前記送信元ハードウェア・スレッドに割り振られる前記変数レジスタから前記送信先処理コアの前記レジスタ・ファイル内の複数のローカル・レジスタのうちのローカル・レジスタに前記変数を移動するステップをさらに含み、前記送信先処理コア内の前記送信元ハードウェア・スレッドに割り振られる前記変数レジスタが、有効なデータが前記送信先処理コア内の前記送信元ハードウェア・スレッドに割り振られる前記変数レジスタに記憶されているかどうかを示す有効フラグを含み、前記方法が、有効なデータが前記送信先処理コア内の前記送信元ハードウェア・スレッドに割り振られる前記変数レジスタに記憶されていることを前記有効フラグが示すまで前記get命令をストールするステップをさらに含む、請求項14に記載の方法。
- 前記送信先処理コア内の前記送信元ハードウェア・スレッドに割り振られる前記変数レジスタから前記送信先処理コアの前記レジスタ・ファイル内の複数のローカル・レジスタのうちのローカル・レジスタに前記変数を移動するステップに応答して、前記変数伝達ネットワークを介してクレジットを返すステップをさらに含む、請求項18に記載の方法。
- 前記変数伝達ネットワークが前記送信元処理コアと前記送信先処理コアとの間に結合される送信バスを備え、前記送信バスが、前記変数を通信するように構成される複数のデータ線、前記送信先ハードウェア・スレッド用に識別子を通信するように構成される少なくとも1つのスレッド識別子線、および有効なデータが前記複数のデータ線を介して通信されていることを示すように構成される有効線を含み、前記データ線、スレッド識別子線、および有効線のそれぞれが前記送信元処理コアにより駆動され、前記送信先処理コアにより駆動され前記送信先ハードウェア・スレッドへの前記変数の伝達が成功したことに応答して前記送信元処理コアにクレジットを返すように構成されるクレジット線を前記送信バスがさらに含む、請求項14に記載の方法。
- 前記送信バスが前記送信元処理コアから前記送信先処理コアに専用バスを備え、前記変数伝達ネットワークが複数の送信バスを備え、そのため、前記複数の処理コアのそれぞれが前記複数の処理コアのうちのそれぞれの他の処理コアへの専用バスを含む、請求項20に記載の方法。
- 前記送信バスが前記送信元処理コアから前記複数の処理コアのうちのそれぞれの他の処理コアに結合され、前記送信先処理コア用に識別子を通信するように構成される少なくとも1つのコア識別子線を前記送信バスがさらに含む、請求項20に記載の方法。
- 請求項14〜22の何れかに記載の方法の各ステップを、コンピュータに実行させるプログラム・コードを備える、プログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/330,831 | 2011-12-20 | ||
US13/330,831 US9021237B2 (en) | 2011-12-20 | 2011-12-20 | Low latency variable transfer network communicating variable written to source processing core variable register allocated to destination thread to destination processing core variable register allocated to source thread |
PCT/IB2012/056968 WO2013093681A1 (en) | 2011-12-20 | 2012-12-05 | Low latency variable transfer network for fine grained parallelism of virtual threads across multiple hardware threads |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015501056A JP2015501056A (ja) | 2015-01-08 |
JP5764265B2 true JP5764265B2 (ja) | 2015-08-19 |
Family
ID=48611442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014548257A Expired - Fee Related JP5764265B2 (ja) | 2011-12-20 | 2012-12-05 | 複数のハードウェア・スレッドにわたる仮想スレッドの細粒化並列処理のための低遅延変数伝達ネットワークを利用する回路装置、集積回路デバイス、プログラム製品および方法(複数のハードウェア・スレッドにわたる仮想スレッドの細粒化並列処理のための低遅延変数伝達ネットワーク) |
Country Status (6)
Country | Link |
---|---|
US (1) | US9021237B2 (ja) |
JP (1) | JP5764265B2 (ja) |
CN (1) | CN104011676B (ja) |
DE (1) | DE112012005058T5 (ja) |
GB (1) | GB2512004B (ja) |
WO (1) | WO2013093681A1 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8824295B2 (en) * | 2011-12-30 | 2014-09-02 | Qualcomm Technologies, Inc. | Link between chips using virtual channels and credit based flow control |
US9378168B2 (en) * | 2013-09-18 | 2016-06-28 | International Business Machines Corporation | Shared receive queue allocation for network on a chip communication |
US9473415B2 (en) * | 2014-02-20 | 2016-10-18 | Netspeed Systems | QoS in a system with end-to-end flow control and QoS aware buffer allocation |
US9520180B1 (en) | 2014-03-11 | 2016-12-13 | Hypres, Inc. | System and method for cryogenic hybrid technology computing and memory |
US9742630B2 (en) * | 2014-09-22 | 2017-08-22 | Netspeed Systems | Configurable router for a network on chip (NoC) |
US9979668B2 (en) * | 2014-12-22 | 2018-05-22 | Intel Corporation | Combined guaranteed throughput and best effort network-on-chip |
CN105827535A (zh) * | 2015-01-06 | 2016-08-03 | 普天信息技术有限公司 | 硬线程多核中央处理器的报文转发方法及装置 |
US10348563B2 (en) | 2015-02-18 | 2019-07-09 | Netspeed Systems, Inc. | System-on-chip (SoC) optimization through transformation and generation of a network-on-chip (NoC) topology |
US20160274915A1 (en) * | 2015-03-20 | 2016-09-22 | Qualcomm Incorporated | PROVIDING LOWER-OVERHEAD MANAGEMENT OF DATAFLOW EXECUTION OF LOOP INSTRUCTIONS BY OUT-OF-ORDER PROCESSORS (OOPs), AND RELATED CIRCUITS, METHODS, AND COMPUTER-READABLE MEDIA |
US10218580B2 (en) | 2015-06-18 | 2019-02-26 | Netspeed Systems | Generating physically aware network-on-chip design from a physical system-on-chip specification |
CN105183434B (zh) * | 2015-10-14 | 2017-08-11 | 无锡江南计算技术研究所 | 采用隐式求解的众核流水线并行方法 |
US20170116154A1 (en) * | 2015-10-23 | 2017-04-27 | The Intellisis Corporation | Register communication in a network-on-a-chip architecture |
CN106091568A (zh) * | 2016-06-29 | 2016-11-09 | 合肥华凌股份有限公司 | 一种基于并行多线程的智能冰箱食品管理方法、系统及智能冰箱 |
US10452124B2 (en) | 2016-09-12 | 2019-10-22 | Netspeed Systems, Inc. | Systems and methods for facilitating low power on a network-on-chip |
KR101956992B1 (ko) * | 2016-11-25 | 2019-06-27 | 현대오트론 주식회사 | 멀티 코어 시스템 및 이의 구동 방법 |
US20180159786A1 (en) | 2016-12-02 | 2018-06-07 | Netspeed Systems, Inc. | Interface virtualization and fast path for network on chip |
US10063496B2 (en) | 2017-01-10 | 2018-08-28 | Netspeed Systems Inc. | Buffer sizing of a NoC through machine learning |
US10469337B2 (en) | 2017-02-01 | 2019-11-05 | Netspeed Systems, Inc. | Cost management against requirements for the generation of a NoC |
KR102322740B1 (ko) * | 2017-04-24 | 2021-11-09 | 에스케이하이닉스 주식회사 | 복수의 프로세서를 포함하는 컨트롤러 및 컨트롤러의 동작방법 |
US10872393B2 (en) * | 2017-05-15 | 2020-12-22 | Google Llc | Image processor with high throughput internal communication protocol |
US10983910B2 (en) | 2018-02-22 | 2021-04-20 | Netspeed Systems, Inc. | Bandwidth weighting mechanism based network-on-chip (NoC) configuration |
US10547514B2 (en) | 2018-02-22 | 2020-01-28 | Netspeed Systems, Inc. | Automatic crossbar generation and router connections for network-on-chip (NOC) topology generation |
US11144457B2 (en) | 2018-02-22 | 2021-10-12 | Netspeed Systems, Inc. | Enhanced page locality in network-on-chip (NoC) architectures |
US11176302B2 (en) | 2018-02-23 | 2021-11-16 | Netspeed Systems, Inc. | System on chip (SoC) builder |
US11023377B2 (en) | 2018-02-23 | 2021-06-01 | Netspeed Systems, Inc. | Application mapping on hardened network-on-chip (NoC) of field-programmable gate array (FPGA) |
US11513838B2 (en) * | 2018-05-07 | 2022-11-29 | Micron Technology, Inc. | Thread state monitoring in a system having a multi-threaded, self-scheduling processor |
GB2575294B8 (en) * | 2018-07-04 | 2022-07-20 | Graphcore Ltd | Host Proxy On Gateway |
WO2021050951A1 (en) | 2019-09-11 | 2021-03-18 | Intel Corporation | Hardware queue scheduling for multi-core computing environments |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2602240B2 (ja) * | 1987-08-28 | 1997-04-23 | 株式会社日立製作所 | マルチプロセツサシステム |
US6766517B1 (en) * | 1999-10-14 | 2004-07-20 | Sun Microsystems, Inc. | System and method for facilitating thread-safe message passing communications among threads in respective processes |
JP2001167066A (ja) * | 1999-12-08 | 2001-06-22 | Nec Corp | プロセッサ間通信方法及びマルチプロセッサシステム |
US20020103847A1 (en) * | 2001-02-01 | 2002-08-01 | Hanan Potash | Efficient mechanism for inter-thread communication within a multi-threaded computer system |
JP3925105B2 (ja) * | 2001-05-16 | 2007-06-06 | 日本電気株式会社 | マルチプロセッサシステム |
CN100520714C (zh) | 2005-01-25 | 2009-07-29 | Nxp股份有限公司 | 多线程处理器 |
US7814242B1 (en) * | 2005-03-25 | 2010-10-12 | Tilera Corporation | Managing data flows in a parallel processing environment |
US8209690B2 (en) | 2006-01-19 | 2012-06-26 | University Of Maryland | System and method for thread handling in multithreaded parallel computing of nested threads |
US8108844B2 (en) | 2006-06-20 | 2012-01-31 | Google Inc. | Systems and methods for dynamically choosing a processing element for a compute kernel |
US20080024489A1 (en) * | 2006-07-28 | 2008-01-31 | Robert Allen Shearer | Cache Utilization Optimized Ray Traversal Algorithm with Minimized Memory Bandwidth Requirements |
KR101286700B1 (ko) * | 2006-11-06 | 2013-07-16 | 삼성전자주식회사 | 멀티 코어 프로세서 시스템에서 로드 밸런싱을 위한 장치및 방법 |
JP5379122B2 (ja) * | 2008-06-19 | 2013-12-25 | パナソニック株式会社 | マルチプロセッサ |
US8239866B2 (en) | 2009-04-24 | 2012-08-07 | Microsoft Corporation | Reduction of memory latencies using fine grained parallelism and FIFO data structures |
CN101661386B (zh) | 2009-09-24 | 2013-03-20 | 成都市华为赛门铁克科技有限公司 | 多硬件线程处理器的业务处理装置及其业务处理方法 |
CN101957744B (zh) | 2010-10-13 | 2013-07-24 | 北京科技大学 | 一种用于微处理器的硬件多线程控制方法及其装置 |
CN102012803B (zh) * | 2010-11-25 | 2014-09-10 | 中国人民解放军国防科学技术大学 | 支持多宽度simd和多粒度simt的可配置矩阵寄存器单元 |
US8572628B2 (en) * | 2010-12-02 | 2013-10-29 | International Business Machines Corporation | Inter-thread data communications in a computer processor |
-
2011
- 2011-12-20 US US13/330,831 patent/US9021237B2/en not_active Expired - Fee Related
-
2012
- 2012-12-05 CN CN201280063721.6A patent/CN104011676B/zh not_active Expired - Fee Related
- 2012-12-05 JP JP2014548257A patent/JP5764265B2/ja not_active Expired - Fee Related
- 2012-12-05 DE DE201211005058 patent/DE112012005058T5/de not_active Ceased
- 2012-12-05 GB GB201412178A patent/GB2512004B/en active Active
- 2012-12-05 WO PCT/IB2012/056968 patent/WO2013093681A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
GB2512004B (en) | 2015-01-07 |
CN104011676B (zh) | 2017-03-01 |
DE112012005058T5 (de) | 2014-09-18 |
GB2512004A (en) | 2014-09-17 |
GB201412178D0 (en) | 2014-08-20 |
JP2015501056A (ja) | 2015-01-08 |
CN104011676A (zh) | 2014-08-27 |
WO2013093681A1 (en) | 2013-06-27 |
US20130159669A1 (en) | 2013-06-20 |
US9021237B2 (en) | 2015-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5764265B2 (ja) | 複数のハードウェア・スレッドにわたる仮想スレッドの細粒化並列処理のための低遅延変数伝達ネットワークを利用する回路装置、集積回路デバイス、プログラム製品および方法(複数のハードウェア・スレッドにわたる仮想スレッドの細粒化並列処理のための低遅延変数伝達ネットワーク) | |
US10831504B2 (en) | Processor with hybrid pipeline capable of operating in out-of-order and in-order modes | |
US9606841B2 (en) | Thread scheduling across heterogeneous processing elements with resource mapping | |
US8140830B2 (en) | Structural power reduction in multithreaded processor | |
US10521234B2 (en) | Concurrent multiple instruction issued of non-pipelined instructions using non-pipelined operation resources in another processing core | |
US7945764B2 (en) | Processing unit incorporating multirate execution unit | |
US7873816B2 (en) | Pre-loading context states by inactive hardware thread in advance of context switch | |
US8719455B2 (en) | DMA-based acceleration of command push buffer between host and target devices | |
JP6381541B2 (ja) | データ処理システム中で命令を処理する方法、回路構成、集積回路デバイス、プログラム製品(リモート処理ノード中のアドレス変換データ構造を更新するための変換管理命令) | |
US7809925B2 (en) | Processing unit incorporating vectorizable execution unit | |
US8495643B2 (en) | Message selection based on time stamp and priority in a multithreaded processor | |
US7904700B2 (en) | Processing unit incorporating special purpose register for use with instruction-based persistent vector multiplexer control | |
US8356162B2 (en) | Execution unit with data dependent conditional write instructions | |
US8291201B2 (en) | Dynamic merging of pipeline stages in an execution pipeline to reduce power consumption | |
US7904699B2 (en) | Processing unit incorporating instruction-based persistent vector multiplexer control | |
US20090260013A1 (en) | Computer Processors With Plural, Pipelined Hardware Threads Of Execution | |
US20130138925A1 (en) | Processing core with speculative register preprocessing | |
US20130159668A1 (en) | Predecode logic for autovectorizing scalar instructions in an instruction buffer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140704 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140704 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20140704 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20141114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150612 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5764265 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |