JP5758515B2 - バイパスマルチプルインスタンス化テーブルを用いた移動除去のためのシステム及び方法 - Google Patents
バイパスマルチプルインスタンス化テーブルを用いた移動除去のためのシステム及び方法 Download PDFInfo
- Publication number
- JP5758515B2 JP5758515B2 JP2014034934A JP2014034934A JP5758515B2 JP 5758515 B2 JP5758515 B2 JP 5758515B2 JP 2014034934 A JP2014034934 A JP 2014034934A JP 2014034934 A JP2014034934 A JP 2014034934A JP 5758515 B2 JP5758515 B2 JP 5758515B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- data manipulation
- data
- source
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 57
- 230000033001 locomotion Effects 0.000 claims description 86
- 230000015654 memory Effects 0.000 claims description 74
- 238000012545 processing Methods 0.000 claims description 46
- 238000004364 calculation method Methods 0.000 claims description 6
- 238000007781 pre-processing Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 238000007667 floating Methods 0.000 description 29
- 238000010586 diagram Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 11
- 230000007246 mechanism Effects 0.000 description 10
- 238000004422 calculation algorithm Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 6
- 239000000872 buffer Substances 0.000 description 5
- 230000001419 dependent effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000013500 data storage Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 101100285899 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SSE2 gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3824—Operand accessing
- G06F9/3826—Bypassing or forwarding of data results, e.g. locally between pipeline stages or within a pipeline stage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
- G06F9/384—Register renaming
Description
実行クラスター(複数の場合もある)460は、1つ又は複数の実行ユニット462及び1つ又は複数のメモリアクセスユニット464を備える。実行ユニット462は、様々なタイプのデータ(例えば、スカラー浮動小数点、パックド整数、パックド浮動小数点、ベクトル整数、ベクトル浮動小数点)に対して様々な演算(例えば、シフト、加算、減算、乗算)を実行することができる。実施形態の中には、特定の機能又は機能のセットに専用の複数の実行ユニットを備えることができるものもあれば、全ての機能を全て実行する1つのみの実行ユニット又は複数の実行ユニットを備えることができるものもある。スケジューラユニット(複数の場合もある)456、物理レジスタファイル(複数の場合もある)ユニット(複数の場合もある)458、及び実行クラスター(複数の場合もある)460は、場合によっては複数のものとして示される。なぜならば、或る特定の実施形態は、或る特定のタイプのデータ/演算用に別々のパイプライン(例えば、スカラー整数パイプライン、スカラー浮動小数点/パックド整数/パックド浮動小数点/ベクトル整数/ベクトル浮動小数点パイプライン、及び/又は、それぞれが独自のスケジューラユニット、物理レジスタファイル(複数の場合もある)ユニット及び/又は実行クラスターを有するメモリアクセスパイプライン、別個のメモリアクセスパイプラインの場合には、このパイプラインの実行クラスターがメモリアクセスユニット(複数の場合もある)464を有する或る特定の実施形態が実施される)を作製するからである。別々のパイプラインが用いられる場合、これらのパイプラインのうちの1つ又は複数は、アウトオブオーダー発行/実行とすることができ、残りはインオーダーとすることができることも理解されるべきである。
Claims (20)
- 複数の物理レジスタ値を含む物理レジスタファイル(PRF)と、
複数のポインターを含むレジスタエイリアステーブル(RAT)であって、前記複数のポインターのそれぞれが、前記ポインターに関連付けられた論理レジスタの値を格納するために利用される前記PRFの要素を識別する、前記RATと、
それぞれが複数のビットを含む複数の移動除去セットを含むマルチプルインスタンス化テーブル(MIT)であって、各ビットが、前記ビットに対応する論理レジスタの値が、2つ以上の論理レジスタ値によって共有される前記PRFのエントリーに格納されているかを示す、前記MITと、
前記RATの要素に前記PRFの要素を参照させることによって、物理レジスタ間でデータを移動させないで、論理レジスタ間でデータ操作演算を実行するためのロジックであって、さらに前記MITの一回の更新を実行することによって2つ以上のデータ操作演算の結果を反映するものである、ロジックと、
を備える、処理システム。 - 前記MITの前記更新を実行するために、前記ロジックは、移動除去セットを作成すること、存在する移動除去セットのビット値を変更すること、又は物理レジスタから移動除去セットを分離することのうちの少なくとも1つを実行するものである、請求項1に記載の処理システム。
- 前記ロジックは、2つ以上の命令に基づく2つ以上のデータ操作演算の従属関係を事前に計算することに基づいて前記MITを更新するものである、請求項1または2に記載の処理システム。
- 前記ロジックはさらに、整数汎用論理レジスタ領域のための第1の移動除去セット又はストリーミング単一命令複数データ(SIMD)拡張(SSE)論理レジスタ領域のための第2の移動除去セットのうちの少なくとも一方を予約するものである、請求項1から3の何れか1項に記載の処理システム。
- 前記ロジックは、第2のデータ操作演算のソースと一致するデスティネーションレジスタを有する第1のデータ操作演算、ソースレジスタへの介在する書き込みを伴った、前記ソースレジスタとして共通のレジスタを用いる2つのデータ操作演算、ソースとして共通のレジスタを用いる2つのデータ操作演算、デスティネーションレジスタへの介在する書き込みを伴った、第2のデータ操作演算のソースと一致する前記デスティネーションレジスタを有する第1のデータ操作演算、又は存在する移動除去セットによって参照されるとともに第2のデータ操作演算のソースであるレジスタを上書きする第1のデータ操作演算のうちの少なくとも1つを検出するものである、請求項1から4の何れか1項に記載の処理システム。
- 処理システムがデータ操作演算を実行する方法であって、
複数の物理レジスタ値を物理レジスタファイル(PRF)に記憶することと、
複数のポインターをレジスタエイリアステーブル(RAT)に記憶することであって、前記複数のポインターのそれぞれが、前記ポインターに関連付けられた論理レジスタの値を格納するために利用される前記PRFの要素を識別する、前記RATに記憶することと、
それぞれが複数のビットを含む複数の移動除去セットをマルチプルインスタンス化テーブル(MIT)に記憶することであって、各ビットが、前記ビットに対応する論理レジスタの値が、2つ以上の論理レジスタ値によって共有される前記PRFのエントリーに格納されているかを示す、前記MITに記憶することと、
前記RATの要素に前記PRFの要素を参照させることによって、物理レジスタ間でデータを移動させないで、データ操作演算を実行することと、
前記MITの一回の更新を実行することによって2つ以上のデータ操作演算の結果を反映することと、
を含む、方法。 - 前記MITを更新することは、移動除去セットを作成すること、存在する移動除去セットのビット値を変更すること、又は物理レジスタから移動除去セットを分離することのうちの少なくとも1つを含む、請求項6に記載の方法。
- 整数汎用論理レジスタ領域のための第1の移動除去セット又はストリーミング単一命令複数データ(SIMD)拡張(SSE)論理レジスタ領域のための第2の移動除去セットのうちの少なくとも一方を予約することを更に含む、請求項6または7に記載の方法。
- 第2のデータ操作演算のソースと一致するデスティネーションレジスタを有する第1のデータ操作演算、ソースレジスタへの介在する書き込みを伴った、前記ソースレジスタとして共通のレジスタを用いる2つのデータ操作演算、ソースとして共通のレジスタを用いる2つのデータ操作演算、デスティネーションレジスタへの介在する書き込みを伴った、第2のデータ操作演算のソースと一致する前記デスティネーションレジスタを有する第1のデータ操作演算、又は存在する移動除去セットによって参照されるとともに第2のデータ操作演算のソースであるレジスタを上書きする第1のデータ操作演算のうちの少なくとも1つを検出することを更に含む、請求項6から8の何れか1項に記載の方法。
- 前記MITの前記更新は、2つ以上の命令に基づく2つ以上のデータ操作演算の従属関係を事前に計算することに基づいて実行される、請求項6から9の何れか1項に記載の方法。
- 複数の物理レジスタ値を含む物理レジスタファイル(PRF)と、
複数のポインターを含むレジスタエイリアステーブル(RAT)であって、前記複数のポインターのそれぞれが、前記ポインターに関連付けられた論理レジスタの値を格納するために利用される前記PRFの要素を識別する、前記RATと、
それぞれが複数のビットを含む複数の移動除去セットを含むマルチプルインスタンス化テーブル(MIT)であって、各ビットが、前記ビットに対応する論理レジスタの値が、2つ以上の論理レジスタ値によって共有される前記PRFのエントリーに格納されているかを示し、前記複数の移動除去セットは第1の移動除去セット及び第2の移動除去セットを含み、前記第1の移動除去セットは、複数の整数論理レジスタを表す複数のビットを含み、前記第2の移動除去セットは、複数のストリーミング単一命令複数データ(SIMD)拡張(SSE)論理レジスタを表す複数のビットを含む、前記MITと、
前記RATの要素に前記PRFの要素を参照させることによって、物理レジスタ間でデータを移動させないで、論理レジスタ間でデータ操作演算を実行するロジックであって、前記ロジックは、前記データ操作演算を実行するために、前記第1の移動除去セット及び前記第2の移動除去セットを予約し、前記RATと、前記第1の移動除去セット又は前記第2の移動除去セットのうちの一方とを更新する、ロジックと、
を備える、
処理システム。 - 前記ロジックはさらに、第2のデータ操作演算のソースと一致するデスティネーションレジスタを有する第1のデータ操作演算、ソースレジスタへの介在する書き込みを伴った、前記ソースレジスタとして共通のレジスタを用いる2つのデータ操作演算、ソースとして共通のレジスタを用いる2つのデータ操作演算、デスティネーションレジスタへの介在する書き込みを伴った、第2のデータ操作演算のソースと一致する前記デスティネーションレジスタを有する第1のデータ操作演算、又は存在する移動除去セットによって参照されるとともに第2のデータ操作演算のソースであるレジスタを上書きする第1のデータ操作演算のうちの少なくとも1つを検出する、請求項11に記載の処理システム。
- 前記ロジックはさらに、
2つ以上の命令に基づく2つ以上のデータ操作演算の従属関係を事前に計算し、
前記MITの一回の更新を実行することによって前記2つ以上のデータ操作演算の結果を反映する請求項11又は12に記載の処理システム。 - 前記ロジックはさらに、移動除去セットを作成すること、存在する移動除去セットのビットを変更すること、又は物理レジスタから移動除去セットを分離することのうちの少なくとも1つを実行する請求項11から13の何れか1項に記載の処理システム。
- 処理システムがデータ操作演算を実行する方法であって、
複数の物理レジスタ値を物理レジスタファイル(PRF)に記憶することと、
複数のポインターをレジスタエイリアステーブル(RAT)に記憶することであって、前記複数のポインターのそれぞれが、前記ポインターに関連付けられた論理レジスタの値を格納するために利用される前記PRFの要素を識別する、前記RATに記憶することと、
それぞれが複数のビットを含む複数の移動除去セットをマルチプルインスタンス化テーブル(MIT)に記憶することであって、各ビットが、前記ビットに対応する論理レジスタの値が、2つ以上の論理レジスタ値によって共有される前記PRFのエントリーに格納されているかを示し、前記複数の移動除去セットは第1の移動除去セット及び第2の移動除去セットを含み、前記第1の移動除去セットは、複数の整数論理レジスタを表す複数のビットを含み、前記第2の移動除去セットは、複数のストリーミング単一命令複数データ(SIMD)拡張(SSE)論理レジスタを表す複数のビットを含む、前記MITに記憶することと、
前記第1の移動除去セット及び前記第2の移動除去セットを予約することと、
前記第1の移動除去セット又は前記第2の移動除去セットのうちの一方を更新することによってデータ操作演算を実行することと、
物理レジスタ間でデータを移動させないで、前記RATの要素に前記PRFの要素を参照させることと、
を含む、
方法。 - 第2のデータ操作演算のソースと一致するデスティネーションレジスタを有する第1のデータ操作演算、ソースレジスタへの介在する書き込みを伴った、前記ソースレジスタとして共通のレジスタを用いる2つのデータ操作演算、ソースとして共通のレジスタを用いる2つのデータ操作演算、デスティネーションレジスタへの介在する書き込みを伴った、第2のデータ操作演算のソースと一致する前記デスティネーションレジスタを有する第1のデータ操作演算、又は存在する移動除去セットによって参照されるとともに第2のデータ操作演算のソースであるレジスタを上書きする第1のデータ操作演算のうちの少なくとも1つを検出することを更に含む、請求項15に記載の方法。
- 2つ以上の命令に基づく2つ以上のデータ操作演算の従属関係を事前に計算することと、
前記MITの一回の更新を実行することによって前記2つ以上のデータ操作演算の結果を反映することと、
を更に含む、請求項15又は16に記載の方法。 - 移動除去セットを作成すること、移動除去セットを変更すること、又は物理レジスタから移動除去セットを分離することのうちの少なくとも1つを実行することを更に含む、請求項15から17の何れか1項に記載の方法。
- メモリと、
前記メモリに結合された処理システムと、
を備え、
前記処理システムは、請求項6〜10のいずれか1項に記載の方法を実行する装置。 - メモリと、
前記メモリに結合された処理システムと、
を備え、
前記処理システムは、請求項15〜18のいずれか1項に記載の方法を実行する装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/840,462 | 2013-03-15 | ||
US13/840,462 US9256433B2 (en) | 2013-03-15 | 2013-03-15 | Systems and methods for move elimination with bypass multiple instantiation table |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014182803A JP2014182803A (ja) | 2014-09-29 |
JP5758515B2 true JP5758515B2 (ja) | 2015-08-05 |
Family
ID=51418953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014034934A Expired - Fee Related JP5758515B2 (ja) | 2013-03-15 | 2014-02-26 | バイパスマルチプルインスタンス化テーブルを用いた移動除去のためのシステム及び方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9256433B2 (ja) |
JP (1) | JP5758515B2 (ja) |
KR (1) | KR101594502B1 (ja) |
CN (1) | CN104049950B (ja) |
DE (1) | DE102014003799A1 (ja) |
GB (1) | GB2512471B (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10417001B2 (en) * | 2012-12-27 | 2019-09-17 | Intel Corporation | Physical register table for eliminating move instructions |
US9292288B2 (en) * | 2013-04-11 | 2016-03-22 | Intel Corporation | Systems and methods for flag tracking in move elimination operations |
CN106149284B (zh) * | 2015-04-28 | 2019-04-26 | 青岛海尔洗衣机有限公司 | 一种洗衣机故障检测处理方法 |
US9792147B2 (en) * | 2015-07-02 | 2017-10-17 | International Business Machines Corporation | Transactional storage accesses supporting differing priority levels |
US10261790B2 (en) * | 2016-03-31 | 2019-04-16 | Intel Corporation | Memory copy instructions, processors, methods, and systems |
US10282296B2 (en) * | 2016-12-12 | 2019-05-07 | Intel Corporation | Zeroing a cache line |
US20180203694A1 (en) * | 2017-01-16 | 2018-07-19 | Intel Corporation | Execution Unit with Selective Instruction Pipeline Bypass |
US10275391B2 (en) | 2017-01-23 | 2019-04-30 | International Business Machines Corporation | Combining of several execution units to compute a single wide scalar result |
US10402355B2 (en) * | 2017-02-08 | 2019-09-03 | Texas Instruments Incorporated | Apparatus and mechanism to bypass PCIe address translation by using alternative routing |
US11080048B2 (en) | 2017-03-20 | 2021-08-03 | Intel Corporation | Systems, methods, and apparatus for tile configuration |
WO2019009870A1 (en) | 2017-07-01 | 2019-01-10 | Intel Corporation | SAVE BACKGROUND TO VARIABLE BACKUP STATUS SIZE |
US10884752B2 (en) | 2017-11-29 | 2021-01-05 | International Business Machines Corporation | Slice-based allocation history buffer |
GB2576572B (en) * | 2018-08-24 | 2020-12-30 | Advanced Risc Mach Ltd | Processing of temporary-register-using instruction |
US10949205B2 (en) * | 2018-12-20 | 2021-03-16 | International Business Machines Corporation | Implementation of execution compression of instructions in slice target register file mapper |
US11321344B2 (en) * | 2019-09-20 | 2022-05-03 | Sap Se | Virtual database tables with updatable logical table pointers |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0337722A (ja) * | 1989-07-05 | 1991-02-19 | Nec Corp | 情報処理装置 |
US5838941A (en) | 1996-12-30 | 1998-11-17 | Intel Corporation | Out-of-order superscalar microprocessor with a renaming device that maps instructions from memory to registers |
US6505293B1 (en) * | 1999-07-07 | 2003-01-07 | Intel Corporation | Register renaming to optimize identical register values |
US6553483B1 (en) * | 1999-11-29 | 2003-04-22 | Intel Corporation | Enhanced virtual renaming scheme and deadlock prevention therefor |
KR100385356B1 (ko) * | 2000-10-31 | 2003-05-27 | 김현수 | 복합 테이프 전사구 |
US6957323B2 (en) * | 2001-11-14 | 2005-10-18 | Elan Research, Inc. | Operand file using pointers and reference counters and a method of use |
US7647481B2 (en) * | 2005-02-25 | 2010-01-12 | Qualcomm Incorporated | Reducing power by shutting down portions of a stacked register file |
EP1892619A4 (en) * | 2005-05-26 | 2009-01-28 | Nec Corp | INFORMATION PROCESSING DEVICE AND COMMANDING METHOD |
US20090327661A1 (en) * | 2008-06-30 | 2009-12-31 | Zeev Sperber | Mechanisms to handle free physical register identifiers for smt out-of-order processors |
US8914617B2 (en) | 2009-12-26 | 2014-12-16 | Intel Corporation | Tracking mechanism coupled to retirement in reorder buffer for indicating sharing logical registers of physical register in record indexed by logical register |
US20120005459A1 (en) | 2010-12-28 | 2012-01-05 | Advanced Micro Devices, Inc. | Processor having increased performance and energy saving via move elimination |
US8661230B2 (en) * | 2011-04-15 | 2014-02-25 | International Business Machines Corporation | Allocation of counters from a pool of counters to track mappings of logical registers to physical registers for mapper based instruction executions |
WO2013101323A1 (en) * | 2011-12-30 | 2013-07-04 | Intel Corporation | Micro-architecture for eliminating mov operations |
US9454371B2 (en) * | 2011-12-30 | 2016-09-27 | Intel Corporation | Micro-architecture for eliminating MOV operations |
US8949639B2 (en) | 2012-06-29 | 2015-02-03 | Intel Corporation | User behavior adaptive sensing scheme for efficient power consumption management |
US10417001B2 (en) * | 2012-12-27 | 2019-09-17 | Intel Corporation | Physical register table for eliminating move instructions |
-
2013
- 2013-03-15 US US13/840,462 patent/US9256433B2/en not_active Expired - Fee Related
-
2014
- 2014-02-17 GB GB1402777.5A patent/GB2512471B/en active Active
- 2014-02-26 JP JP2014034934A patent/JP5758515B2/ja not_active Expired - Fee Related
- 2014-03-12 KR KR1020140029236A patent/KR101594502B1/ko active IP Right Grant
- 2014-03-17 CN CN201410098517.9A patent/CN104049950B/zh active Active
- 2014-03-17 DE DE102014003799.1A patent/DE102014003799A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
GB201402777D0 (en) | 2014-04-02 |
US20140281432A1 (en) | 2014-09-18 |
US9256433B2 (en) | 2016-02-09 |
KR101594502B1 (ko) | 2016-02-16 |
DE102014003799A1 (de) | 2014-09-18 |
CN104049950A (zh) | 2014-09-17 |
KR20140113434A (ko) | 2014-09-24 |
GB2512471B (en) | 2015-06-03 |
GB2512471A (en) | 2014-10-01 |
JP2014182803A (ja) | 2014-09-29 |
CN104049950B (zh) | 2017-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5758515B2 (ja) | バイパスマルチプルインスタンス化テーブルを用いた移動除去のためのシステム及び方法 | |
US9495159B2 (en) | Two level re-order buffer | |
TWI731892B (zh) | 用於以通道為基礎的跨步儲存操作之指令及邏輯 | |
JP5933725B2 (ja) | ベクトル散乱演算機能及びベクトル収集演算機能を提供する命令及びロジック | |
KR101655713B1 (ko) | 이동 제거 연산들에서의 플래그 트래킹을 위한 시스템들 및 방법들 | |
US9823925B2 (en) | Instruction and logic for a logical move in an out-of-order processor | |
JP5930558B2 (ja) | ストライド機能及びマスク機能を有するベクトルロード及びベクトルストアを提供する命令及びロジック | |
JP6306729B2 (ja) | ストアをソート及びリタイアする命令及びロジック | |
TWI720056B (zh) | 用於設置多重向量元素操作之指令及邏輯 | |
JP2014526758A (ja) | ストライド機能を有するベクトルロード演算/ストア演算を提供する命令及びロジック | |
US20180004526A1 (en) | System and Method for Tracing Data Addresses | |
US20160364237A1 (en) | Processor logic and method for dispatching instructions from multiple strands | |
KR101898791B1 (ko) | 멀티 스트랜드 비순차 프로세서에서 회수를 위한 명령어들을 식별하는 명령어 및 로직 | |
JP6231155B2 (ja) | ベクトル散乱演算機能及びベクトル収集演算機能を提供する命令及びロジック | |
EP3274815B1 (en) | Apparatus and method for inter-strand communication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150320 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150407 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150603 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5758515 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |