JP5756506B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5756506B2 JP5756506B2 JP2013223842A JP2013223842A JP5756506B2 JP 5756506 B2 JP5756506 B2 JP 5756506B2 JP 2013223842 A JP2013223842 A JP 2013223842A JP 2013223842 A JP2013223842 A JP 2013223842A JP 5756506 B2 JP5756506 B2 JP 5756506B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- reception
- semiconductor
- internal circuit
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、半導体装置、その製造方法、および当該半導体装置を用いた信号送受信方法に関する。 The present invention relates to a semiconductor device, a manufacturing method thereof, and a signal transmission / reception method using the semiconductor device.
近年、無線通信によりデータの交信を行う半導体装置が知られている。
特許文献１（特開２００７−１３４６９４号公報）には、電磁誘導方式によりデータの交信を行う半導体装置が記載されている。この半導体装置は、コイル状のアンテナおよびコイル状のアンテナに接続された半導体集積回路を有する。このような半導体装置にリーダライタに接続されたコイル状のアンテナを近づけると、リーダライタに接続されたコイル状のアンテナから交流磁界が発生し、交流磁界が半導体装置内のコイル状のアンテナを貫き、電磁誘導によりこのアンテナの端子間に起電力が発生し、半導体装置内の半導体集積回路が動作する。
In recent years, semiconductor devices that perform data communication by wireless communication are known.
Patent Document 1 (Japanese Patent Laid-Open No. 2007-134694) describes a semiconductor device that performs data communication by an electromagnetic induction method. This semiconductor device has a coiled antenna and a semiconductor integrated circuit connected to the coiled antenna. When a coiled antenna connected to a reader / writer is brought close to such a semiconductor device, an alternating magnetic field is generated from the coiled antenna connected to the reader / writer, and the alternating magnetic field penetrates the coiled antenna in the semiconductor device. Electromotive force is generated between the terminals of this antenna by electromagnetic induction, and the semiconductor integrated circuit in the semiconductor device operates.
特許文献２（特開２００５−３１１３３１号公報）には、集積回路とアンテナとが同一基板上に形成されており、アンテナを構成する導線または導電膜が、集積回路が形成されている基板を挟むように２層に分けて形成された構成が記載されている。ここで、２層の導線が、それぞれ、集積回路への電源の供給のためのアンテナおよび信号の送受信のためのアンテナである例が記載されている。 In Patent Document 2 (Japanese Patent Application Laid-Open No. 2005-313131), an integrated circuit and an antenna are formed over the same substrate, and a conductive wire or a conductive film constituting the antenna sandwiches the substrate over which the integrated circuit is formed. Thus, a configuration formed by dividing into two layers is described. Here, an example is described in which the two-layer conductors are an antenna for supplying power to the integrated circuit and an antenna for signal transmission / reception, respectively.
特許文献３（特開２００５−２２８７８５号公報）には、半導体チップの回路の外形よしも外側の領域にコイル状アンテナを配置した構成が記載されている。また、特許文献４（特開２００５−３０８７７号公報）には、半導体集積回路装置内に内蔵テスト回路および無線通信回路を搭載し、無線信号により内蔵テスト回路を制御しテストを実施する技術が記載されている。 Patent Document 3 (Japanese Patent Laid-Open No. 2005-228785) describes a configuration in which a coiled antenna is disposed in a region outside the outer shape of the circuit of the semiconductor chip. Patent Document 4 (Japanese Patent Laid-Open No. 2005-30877) describes a technique in which a built-in test circuit and a wireless communication circuit are mounted in a semiconductor integrated circuit device, and the built-in test circuit is controlled by a radio signal to perform a test. Has been.
ところで、従来、半導体装置のウェハレベルでの内部回路を試験するために、半導体装置のチップ表面のパッドにプローブを用いて探針して電源を与えたり、信号を送受信して観測したりすることが行われている。しかし、プローブテスト中にプローブの針によりパッドに傷がつき、後にパッドをボンディングする際の接続が不良になったり、パッドが削られてくずが発生して汚染が生じる等の問題があった。また、チップサイズの縮小および１チップ当たりのパッド数の増加とともに、パッドサイズおよびパッド間ピッチも小さくなってきており、多数のパッドに対応する多数のプローブ針を当てて良好に電気的な接続をすることが困難になってきている。 By the way, conventionally, in order to test an internal circuit of a semiconductor device at a wafer level, a probe is used to probe the pads on the chip surface of the semiconductor device to supply power, or signals are transmitted and received for observation. Has been done. However, there have been problems such as the pad being damaged by the probe needle during the probe test, resulting in a poor connection when bonding the pad, and the pad being scraped to generate debris and contamination. In addition, as the chip size is reduced and the number of pads per chip is increased, the pad size and inter-pad pitch are also decreasing, and a good electrical connection is achieved by applying a large number of probe needles corresponding to a large number of pads. It has become difficult to do.
このような問題を避けるべく、内部回路への電源供給や信号の送受信を非接触で行うことが望まれる。しかし、複数のパッドへの入出力信号に対応するように、複数のパッドにかえてたとえば電磁誘導で内部回路へ種々の信号の送受信を行うためには、多数のインダクタが必要となり、インダクタを配置するための必要面積が大きくなってしまう。特許文献１から３に記載されたように、信号を送受信するコイル状のアンテナをチップ外周に配置するような構成では、多数のアンテナを配置することができない。また、特許文献４に記載された技術では、一つのチップに対して１つのアンテナ用コイルを配置することだけを想定しており、外部から入力される無線信号の搬送波を用いて電力が発生するようになっている。一方、内部回路へ電源供給を行うためには、大きな起電力が必要である。 In order to avoid such a problem, it is desirable to perform power supply to the internal circuit and signal transmission / reception without contact. However, in order to respond to input / output signals to multiple pads, in order to send and receive various signals to internal circuits by electromagnetic induction instead of multiple pads, a large number of inductors are required, and inductors are arranged. The area required to do so becomes large. As described in Patent Documents 1 to 3, in a configuration in which a coiled antenna for transmitting and receiving signals is arranged on the outer periphery of the chip, a large number of antennas cannot be arranged. In the technique described in Patent Document 4, it is assumed that only one antenna coil is arranged for one chip, and power is generated using a carrier wave of a radio signal input from the outside. It is like that. On the other hand, in order to supply power to the internal circuit, a large electromotive force is required.
本発明によれば、
半導体チップ形成領域を有する半導体基板と、
前記半導体基板の前記半導体チップ形成領域内に設けられたチップ内部回路と、
前記半導体基板の前記半導体チップ形成領域内に設けられ、電磁誘導または容量結合により非接触で外部と信号の送受信を行うとともに、前記チップ内部回路に電気的に接続されて当該チップ内部回路と信号の送受信を行う信号送受信部と、
前記チップ内部回路および前記信号送受信部を取り囲むように前記半導体チップ形成領域の外縁に沿って設けられた径を有し、外部からの電源信号を非接触で受信するとともに、前記チップ内部回路に電気的に接続された電源受信用インダクタと、
を含む半導体装置が提供される。
According to the present invention,
A semiconductor substrate having a semiconductor chip formation region;
A chip internal circuit provided in the semiconductor chip formation region of the semiconductor substrate;
Provided in the semiconductor chip formation region of the semiconductor substrate, performs transmission / reception of signals to / from the outside by electromagnetic induction or capacitive coupling, and is electrically connected to the chip internal circuit to connect the chip internal circuit and the signal A signal transmitting and receiving unit for transmitting and receiving;
It has a diameter provided along the outer edge of the semiconductor chip forming region so as to surround the chip internal circuit and the signal transmission / reception unit, and receives a power signal from the outside in a non-contact manner, and electrically connects the chip internal circuit to the chip internal circuit. Connected power receiving inductor,
A semiconductor device is provided.
本発明によれば、半導体チップ形成領域を有する半導体基板と、前記半導体基板の前記半導体チップ形成領域内に設けられたチップ内部回路と、前記半導体基板の前記半導体チップ形成領域内に設けられ、前記チップ内部回路に電気的に接続されて当該チップ内部回路と信号の送受信を行う信号送受信部と、前記チップ内部回路および前記信号送受信部を取り囲むように前記半導体チップ形成領域の外縁に沿って設けられた径を有し、前記チップ内部回路に電気的に接続された電源受信用インダクタと、を含む半導体装置に対して、前記電源受信用インダクタに対応する電源供給用インダクタと、前記信号送受信部との間で電磁誘導または容量結合により非接触で信号の送受信を行う外部信号送受信部と、を含む外部装置を非接触で近づけ、前記外部信号送受信部と前記信号送受信部との間で前記信号の送受信を、および前記電源供給用インダクタと電源受信用インダクタとの間で電源信号の送受信を行う工程を含む信号送受信方法が提供される。 According to the present invention, a semiconductor substrate having a semiconductor chip formation region, a chip internal circuit provided in the semiconductor chip formation region of the semiconductor substrate, provided in the semiconductor chip formation region of the semiconductor substrate, A signal transmission / reception unit that is electrically connected to the chip internal circuit and transmits / receives signals to / from the chip internal circuit, and is provided along the outer edge of the semiconductor chip formation region so as to surround the chip internal circuit and the signal transmission / reception unit. A power supply inductor corresponding to the power reception inductor, and the signal transmission / reception unit, for a semiconductor device including a power reception inductor electrically connected to the chip internal circuit. An external signal transmitter / receiver that transmits and receives signals in a non-contact manner by electromagnetic induction or capacitive coupling, There is provided a signal transmission / reception method including a step of performing transmission / reception of the signal between the external signal transmission / reception unit and the signal transmission / reception unit, and transmission / reception of a power signal between the power supply inductor and the power reception inductor. The
このような構成によれば、信号送受信部を電源受信用インダクタよりも小さい構成として、電源受信用インダクタの内部に設けることができるので、信号送受信部を複数配置したとしても、チップサイズの増大を抑えることができる。一方、電源受信用インダクタの径を大きくすることができるので、電源電圧を供給するのに充分な大きさの信号を得ることができる。 According to such a configuration, the signal transmission / reception unit can be smaller than the power reception inductor and can be provided inside the power reception inductor. Therefore, even if a plurality of signal transmission / reception units are arranged, the chip size can be increased. Can be suppressed. On the other hand, since the diameter of the power receiving inductor can be increased, a signal large enough to supply the power supply voltage can be obtained.
本発明によれば、
半導体チップ形成領域を有する半導体基板と、前記半導体基板の前記半導体チップ形成領域内に設けられたチップ内部回路と、前記半導体基板の前記半導体チップ形成領域内に設けられ、前記チップ内部回路に電気的に接続されて当該チップ内部回路と信号の送受信を行う信号送受信部と、前記チップ内部回路および前記信号送受信部を取り囲むように前記半導体チップ形成領域の外縁に沿って設けられた径を有し、前記チップ内部回路に電気的に接続された電源受信用インダクタと、を含む半導体装置に対して、前記電源受信用インダクタに対応する電源供給用インダクタと、前記信号送受信部との間で電磁誘導または容量結合により非接触で信号の送受信を行う外部信号送受信部と、を含む外部装置を非接触で近づける工程と、
前記外部信号送受信部と前記信号送受信部との間で前記信号の送受信を行うとともに、前記電源供給用インダクタと電源受信用インダクタとの間で電源信号の送受信を行う工程と、
を含む信号送受信方法が提供される。
According to the present invention,
A semiconductor substrate having a semiconductor chip formation region, a chip internal circuit provided in the semiconductor chip formation region of the semiconductor substrate, and provided in the semiconductor chip formation region of the semiconductor substrate and electrically connected to the chip internal circuit A signal transmission / reception unit connected to the chip internal circuit for transmitting / receiving signals, and a diameter provided along the outer edge of the semiconductor chip formation region so as to surround the chip internal circuit and the signal transmission / reception unit, For a semiconductor device including a power receiving inductor electrically connected to the chip internal circuit, electromagnetic induction or between the power supply inductor corresponding to the power receiving inductor and the signal transmitting / receiving unit An external signal transmitting / receiving unit that transmits and receives signals in a contactless manner by capacitive coupling;
Performing the transmission / reception of the signal between the external signal transmission / reception unit and the signal transmission / reception unit, and the transmission / reception of a power signal between the power supply inductor and the power reception inductor;
A signal transmission / reception method is provided.
このような構成によれば、半導体基板をチップ化する前に、ウェハレベルでテストを行う際に、非接触で信号の送受信を行うことができるとともに、非接触で電源電圧を供給することができる。 According to such a configuration, when a test is performed at the wafer level before the semiconductor substrate is made into a chip, signals can be transmitted and received in a non-contact manner, and a power supply voltage can be supplied in a non-contact manner. .
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。 It should be noted that any combination of the above-described constituent elements and a conversion of the expression of the present invention between a method, an apparatus, and the like are also effective as an aspect of the present invention.
本発明によれば、非接触で種々の信号の送受信を行う際のチップサイズの増大を抑えつつ、充分な電源電力供給を非接触で行うことができる。 ADVANTAGE OF THE INVENTION According to this invention, sufficient power supply can be performed contactlessly, suppressing the increase in chip size at the time of transmitting / receiving various signals without contact.
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。本実施の形態において、ウェハレベルで半導体装置のチップ内部回路のテストを行う際に、外部のテスタから、種々のテスト信号を非接触で送受信するとともに、半導体装置に非接触で電源電圧を供給する場合を例として説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate. In this embodiment, when a test of a chip internal circuit of a semiconductor device is performed at a wafer level, various test signals are transmitted and received from an external tester in a contactless manner, and a power supply voltage is supplied to the semiconductor device in a contactless manner. A case will be described as an example.
図１は、本実施の形態における半導体装置１００の構成を示す平面図である。
半導体装置１００は、半導体基板１０１を含む。半導体基板１０１表面には、複数の半導体チップ形成領域１０２と、半導体チップ形成領域１０２の外周に設けられたスクライブライン領域１０４とが形成されている。図１では、４つの半導体チップ形成領域１０２を示しており、スクライブライン領域１０４において、これらの間にはアライメント用のマーク１０８が設けられている。
FIG. 1 is a plan view showing the configuration of the
The
図２は、一の半導体チップ形成領域１０２およびその周囲のスクライブライン領域１０４の構成を詳細に示す平面図である。
半導体装置１００は、半導体チップ形成領域１０２内に設けられたチップ内部回路１２４、複数の信号送受信用インダクタ１１４（信号送受信部）、複数のボンディングパッド１１８、複数の変換回路１１６、電源回路１２０、およびボンディングパッド１２２を含む。ボンディングパッド１１８およびボンディングパッド１２２は、後にワイヤボンディングが行われるパッドである。
FIG. 2 is a plan view showing in detail the configuration of one semiconductor
The
信号送受信用インダクタ１１４は、従来の半導体装置において、ウェハレベルで内部回路を行う際にプローブを用いて探針するために設けられていたパッドの代替として設けることができる。従来、プローブを用いて探針すると、パッドに傷がつき、傷が付いた部分にボンディングすると、ボンディングの接続不良が生じていた。そのため、パッドは、プローブ用の領域とワイヤボンディング用の領域とを設ける必要があり、サイズが大きくなってしまっていた。本実施の形態においては、ボンディングパッド１１８は、ワイヤボンディング用の領域だけを含むようにすればよいので、従来のパッドよりも小さいサイズとすることができる。
The signal transmission /
なお、信号送受信用インダクタ１１４は、外部の装置と信号を送受信するため、半導体装置１００の表面付近に設けられる。また、ボンディングパッド１１８も、後にワイヤボンディングを行うために、半導体装置１００の表面付近に設けられる。一方、変換回路１１６は、信号送受信用インダクタ１１４が外部の装置と送受信する信号を変換するだけなので、半導体装置１００の表面付近に設けられる必要はない。そのため、変換回路１１６は、信号送受信用インダクタ１１４と半導体基板の積層方向に重なるように設けることができ、半導体装置１００のサイズを増大を抑えることができる。
The signal transmission /
変換回路１１６は、各信号送受信用インダクタ１１４に対応して信号送受信用インダクタ１１４の下層に設けられる。各信号送受信用インダクタ１１４は、対応する変換回路１１６を介してチップ内部回路１２４と電気的に接続されている。変換回路１１６は、チップ内部回路１２４と外部との間で送受信される信号の変復調を行う。また、各ボンディングパッド１１８もチップ内部回路１２４と電気的に接続されている。
The
さらに、半導体装置１００は、各半導体チップ形成領域１０２内の外周部分に設けられたシールリング１１０と、シールリング１１０の外周に設けられた電源受信用インダクタ１１２とを含む。電源受信用インダクタ１１２は、複数の信号送受信用インダクタ１１４およびボンディングパッド１１８を取り囲むように、各半導体チップ形成領域１０２の外縁に沿って設けられた径を有する。電源受信用インダクタ１１２は、一端および他端を含み、これら一端および他端が電源回路１２０に接続されている。電源回路１２０は、たとえば整流回路である。電源受信用インダクタ１１２は、電源回路１２０を介してチップ内部回路１２４に接続されている。信号送受信用インダクタ１１４および電源受信用インダクタ１１２は、コイル状とすることができる。
Further, the
ボンディングパッド１２２はチップ内部回路１２４に電気的に接続されている。ボンディングパッド１２２は、半導体装置１００をスクライブライン領域１０４に沿って切断してチップ化した後に、ボンディングワイヤを介して、チップ外部の電源供給回路に接続される。この後、チップ外部の電源供給回路から、ボンディングパッド１２２を介してチップ内部回路１２４に電源が供給される。なお、ボンディングパッド１２２も、ワイヤボンディング用の領域だけを含むようにすればよいので、従来のパッドよりも小さいサイズとすることができる。
The
図３は、図２のＡ−Ａ'断面図である。ここでは、半導体装置１００に信号を供給するテスタ２００の構成も示す。
半導体装置１００は、半導体基板１０１上に設けられた絶縁層１０３内に、信号送受信用インダクタ１１４、シールリング１１０および電源受信用インダクタ１１２を有している。テスタ２００は、半導体装置１００の半導体チップ形成領域１０２内の信号送受信用インダクタ１１４に対応する位置に設けられた複数の信号送受信用インダクタ２０４と、半導体装置１００の電源受信用インダクタ１１２に対応して設けられた電源供給用インダクタ２０２とを含む。
3 is a cross-sectional view taken along line AA ′ of FIG. Here, the configuration of a
The
図４は、半導体装置１００およびテスタ２００の構成を示すブロック図である。
チップ内部回路１２４は、複数の信号送受信用インダクタ１１４に対応する複数のトランジスタ１２６を含むことができる。各トランジスタ１２６のソース・ドレインの一端は接地されており、他端は電源供給線１２８を介して電源回路１２０またはボンディングパッド１２２に接続される。ここで、半導体基板１０１の裏面を接地して、トランジスタ１２６の一端を半導体基板１０１の裏面に接続して接地するようにすることができる。また、各トランジスタ１２６のゲートは、各変換回路１１６を介して各信号送受信用インダクタ１１４に接続される。さらに、各トランジスタ１２６のゲートは、各ボンディングパッド１１８にも接続されている。なお、図４においては図示していないが、トランジスタ１２６と、ボンディングパッド１１８および変換回路１１６との間には、入出力バッファ回路が挿入された構成とすることができる。
FIG. 4 is a block diagram showing the configuration of the
The chip
次に、図２から図４を参照して、本実施の形態における半導体装置１００がテスタ２００から信号を受信する際の動作を説明する。
まず、テスタ２００の信号送受信用インダクタ２０４および電源供給用インダクタ２０２がそれぞれ半導体装置１００の信号送受信用インダクタ１１４および電源受信用インダクタ１１２に対向するように、テスタ２００を半導体装置１００のいずれかのチップに近づける。次いで、テスタ２００の信号送受信用インダクタ２０４および電源供給用インダクタ２０２からそれぞれ所定の周波数を有する電波を半導体装置１００に出力する。ここで、信号送受信用インダクタ２０４からはテスト信号、電源供給用インダクタ２０２からは電源信号が出力される。
Next, with reference to FIG. 2 to FIG. 4, an operation when the
First, the
半導体装置１００の電源受信用インダクタ１１２は、電源供給用インダクタ２０２から出力された信号を交流の電気信号に変換する。電源回路１２０は、電源受信用インダクタ１１２が変換した交流の電気信号に基づき、電源電圧を生成し、チップ内部回路１２４に供給する。半導体装置１００の信号送受信用インダクタ１１４は、信号送受信用インダクタ２０４から出力された信号を交流の電気信号に変換する。変換回路１１６は、信号送受信用インダクタ１１４が変換した交流の電気信号を復調し、チップ内部回路１２４に供給する。また、半導体装置１００からテスタ２００へ信号を出力する際は、チップ内部回路１２４から供給される電気信号を変換回路１１６が変調し、信号送受信用インダクタ１１４に供給する。信号送受信用インダクタ１１４は、変調された信号を電波としてテスタ２００の対応する信号送受信用インダクタ２０４に出力する。これにより、半導体装置１００とテスタ２００との間でデータの送受信および電力の供給が行われる。
The
本実施の形態において、電源受信用インダクタ１１２の径を大きくすることができるので、電源電圧を供給するのに充分な大きさの信号を得ることができる。さらに、信号送受信用インダクタ１１４を電源受信用インダクタ１１２よりも小さい構成として、信号送受信用インダクタ１１４が電源受信用インダクタ１１２に内包されるような構成としたので、信号送受信部を複数配置したとしても、サイズの増大を抑えることができる。
In the present embodiment, since the diameter of the
さらに、本実施の形態において、電源受信用インダクタ１１２がシールリング１１０の外周に設けられるため、電源受信用インダクタ１１２を、スクライブライン領域１０４に沿ってウェハダイシングを行う際のチッピングストップ層として機能させることもできる。また、電源受信用インダクタ１１２を、半導体チップにチッピングが発生していないかを検出するためのチッピングセンサとして用いることもできる。
Further, in the present embodiment, since the
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。 As mentioned above, although embodiment of this invention was described with reference to drawings, these are the illustrations of this invention, Various structures other than the above are also employable.
以上の実施の形態においては、信号送受信部がインダクタである場合を例として説明したが、信号送受信部を容量として、テスタ２００等の外部の装置から、容量結合によるデータの送受信を行うようにしてもよい。
In the above embodiment, the case where the signal transmitting / receiving unit is an inductor has been described as an example. However, the signal transmitting / receiving unit is used as a capacitor, and data is transmitted / received by capacitive coupling from an external device such as the
さらに、以上の実施の形態においては、ウェハレベルで半導体装置のチップ内部回路のテストを行う際に、外部のテスタから、種々のテスト信号を非接触で送受信する場合を例として用いたが、チップ化後の後に、各種信号を非接触で送受信する例に適用することもできる。また、電源受信用インダクタ１１２をシールリング１１０の内側に設ける構成にしてもよい。
以下、参考形態の例を付記する。
１．半導体チップ形成領域を有する半導体基板と、
前記半導体基板の前記半導体チップ形成領域内に設けられたチップ内部回路と、
前記半導体基板の前記半導体チップ形成領域内に設けられ、電磁誘導または容量結合により非接触で外部と信号の送受信を行うとともに、前記チップ内部回路に電気的に接続されて当該チップ内部回路と信号の送受信を行う信号送受信部と、
前記チップ内部回路および前記信号送受信部を取り囲むように前記半導体チップ形成領域の外縁に沿って設けられた径を有し、外部からの電源信号を非接触で受信するとともに、前記チップ内部回路に電気的に接続された電源受信用インダクタと、
を含む半導体装置。
２．１．に記載の半導体装置において、
前記半導体基板の前記半導体チップ形成領域内に設けられた複数の前記信号送受信部を含む半導体装置。
３．１．または２．に記載の半導体装置において、
前記信号送受信部は、前記電源受信用インダクタよりも径が小さいインダクタである半導体装置。
４．１．から３．いずれかに記載の半導体装置において、
前記半導体基板は、前記半導体チップ形成領域の外周に設けられたスクライブライン領域をさらに含み、
前記電源受信用インダクタは、前記半導体基板の前記スクライブライン領域に形成された半導体装置。
５．１．から４．いずれかに記載の半導体装置において、
前記半導体基板の前記半導体チップ形成領域内において、前記チップ内部回路および前記信号送受信部を取り囲むように設けられたシールリングをさらに含み、
前記電源受信用インダクタは、前記シールリングの外周に設けられた半導体装置。
６．１．から５．いずれかに記載の半導体装置において、
前記半導体基板の前記半導体チップ形成領域内において、前記電源受信用インダクタと前記チップ内部回路との間にこれらに接続して設けられ、前記電源受信用インダクタが受信した電源信号を変換して前記チップ内部回路に電力を供給する電源回路をさらに含む半導体装置。
７．１．から６．いずれかに記載の半導体装置において、
前記半導体基板の前記半導体チップ形成領域内において、前記信号送受信部に対応して設けられるとともに前記信号送受信部と前記チップ内部回路との間にこれらに接続して設けられ、前記チップ内部回路と外部との間で送受信される信号を変換する変換回路をさらに含む半導体装置。
８．１．から７．いずれかに記載の半導体装置において、
前記半導体基板の前記半導体チップ形成領域内において、前記信号送受信部に対応して設けられるとともに前記チップ内部回路に接続して設けられ、ボンディングワイヤに接続されて、前記チップ内部回路と外部との間で送受信される信号を前記ボンディングワイヤを介して入出力するボンディングパッドをさらに含む半導体装置。
９．１．から８．いずれかに記載の半導体装置において、
前記半導体基板の前記半導体チップ形成領域内において、前記チップ内部回路に接続して設けられ、ボンディングワイヤに接続されて、外部の電源供給回路から供給される電源を前記ボンディングワイヤを介して入力する電源用ボンディングパッドをさらに含む半導体装置。
１０．半導体チップ形成領域を有する半導体基板と、前記半導体基板の前記半導体チップ形成領域内に設けられたチップ内部回路と、前記半導体基板の前記半導体チップ形成領域内に設けられ、前記チップ内部回路に電気的に接続されて当該チップ内部回路と信号の送受信を行う信号送受信部と、前記チップ内部回路および前記信号送受信部を取り囲むように前記半導体チップ形成領域の外縁に沿って設けられた径を有し、前記チップ内部回路に電気的に接続された電源受信用インダクタと、を含む半導体装置に対して、前記電源受信用インダクタに対応する電源供給用インダクタと、前記信号送受信部との間で電磁誘導または容量結合により非接触で信号の送受信を行う外部信号送受信部と、を含む外部装置を非接触で近づける工程と、
前記外部信号送受信部と前記信号送受信部との間で前記信号の送受信を行うとともに、前記電源供給用インダクタと電源受信用インダクタとの間で電源信号の送受信を行う工程と、
を含む信号送受信方法。
１１．１０．に記載の信号送受信方法において、
前記外部信号送受信部と前記信号送受信部との間で送受信される前記信号は、前記チップ内部回路をテストするための信号である信号送受信方法。
１２．半導体チップ形成領域と、前記半導体チップ形成領域の外周に設けられたスクライブライン領域とが形成された半導体基板と、前記半導体基板の前記半導体チップ形成領域内に設けられたチップ内部回路と、前記半導体基板の前記半導体チップ形成領域内に設けられ、前記チップ内部回路に電気的に接続されて当該チップ内部回路と信号の送受信を行う信号送受信部と、前記チップ内部回路および前記信号送受信部を取り囲むように前記半導体チップ形成領域の外縁に沿って設けられた径を有し、前記チップ内部回路に電気的に接続された電源受信用インダクタと、前記半導体基板の前記半導体チップ形成領域内において、前記信号送受信部に対応して設けられるとともに前記チップ内部回路に接続して設けられたボンディングパッドと、前記半導体基板の前記半導体チップ形成領域内において、前記チップ内部回路に接続して設けられた電源用ボンディングパッドと、を含む半導体装置に対して、前記電源受信用インダクタに対応する電源供給用インダクタと、前記信号送受信部との間で電磁誘導または容量結合により非接触で信号の送受信を行う外部信号送受信部と、を含む外部装置を非接触で近づける工程と、
前記外部信号送受信部と前記信号送受信部との間で前記信号の送受信を行なうとともに、前記電源供給用インダクタと電源受信用インダクタとの間で電源信号の送受信を行う工程と、
前記半導体装置を前記スクライブライン領域に沿って切断してチップ化する工程と、
チップ化した前記半導体装置の各チップにおいて、前記ボンディングパッドおよび前記電源用ボンディングパッドを、それぞれ、ボンディングワイヤにより外部の信号送受信部および電源供給回路と接続する工程と、
を含む半導体装置の製造方法。
Furthermore, in the above embodiment, when testing the chip internal circuit of the semiconductor device at the wafer level, the case where various test signals are transmitted and received from an external tester without contact is used as an example. It can also be applied to an example in which various signals are transmitted and received in a non-contact manner after conversion. Further, the
Hereinafter, examples of the reference form will be added.
1. A semiconductor substrate having a semiconductor chip formation region;
A chip internal circuit provided in the semiconductor chip formation region of the semiconductor substrate;
Provided in the semiconductor chip formation region of the semiconductor substrate, performs transmission / reception of signals to / from the outside by electromagnetic induction or capacitive coupling, and is electrically connected to the chip internal circuit to connect the chip internal circuit and the signal A signal transmitting and receiving unit for transmitting and receiving;
It has a diameter provided along the outer edge of the semiconductor chip forming region so as to surround the chip internal circuit and the signal transmission / reception unit, and receives a power signal from the outside in a non-contact manner, and electrically connects the chip internal circuit to the chip internal circuit. Connected power receiving inductor,
A semiconductor device including:
2.1. In the semiconductor device described in
A semiconductor device including a plurality of the signal transmission / reception units provided in the semiconductor chip formation region of the semiconductor substrate.
3.1. Or 2. In the semiconductor device described in
The signal transmission / reception unit is a semiconductor device that is an inductor having a diameter smaller than that of the power receiving inductor.
4.1. To 3. In any one of the semiconductor devices,
The semiconductor substrate further includes a scribe line region provided on an outer periphery of the semiconductor chip formation region,
The power receiving inductor is a semiconductor device formed in the scribe line region of the semiconductor substrate.
5.1. To 4. In any one of the semiconductor devices,
In the semiconductor chip formation region of the semiconductor substrate, further includes a seal ring provided so as to surround the chip internal circuit and the signal transmission / reception unit,
The power receiving inductor is a semiconductor device provided on an outer periphery of the seal ring.
6.1. To 5. In any one of the semiconductor devices,
In the semiconductor chip formation region of the semiconductor substrate, the chip is formed by connecting between the power receiving inductor and the chip internal circuit, and converting the power signal received by the power receiving inductor. A semiconductor device further including a power supply circuit for supplying power to an internal circuit.
7.1. To 6. In any one of the semiconductor devices,
In the semiconductor chip formation region of the semiconductor substrate, provided corresponding to the signal transmission / reception unit and connected between the signal transmission / reception unit and the chip internal circuit, the chip internal circuit and the external The semiconductor device which further contains the conversion circuit which converts the signal transmitted / received between.
8.1. To 7. In any one of the semiconductor devices,
In the semiconductor chip formation region of the semiconductor substrate, provided corresponding to the signal transmitting / receiving unit, connected to the chip internal circuit, connected to a bonding wire, and between the chip internal circuit and the outside A semiconductor device further comprising a bonding pad for inputting / outputting a signal transmitted / received at the via the bonding wire.
9.1. To 8. In any one of the semiconductor devices,
In the semiconductor chip formation region of the semiconductor substrate, a power supply is provided connected to the chip internal circuit, connected to a bonding wire, and supplied with power supplied from an external power supply circuit via the bonding wire Device further including a bonding pad for use.
10. A semiconductor substrate having a semiconductor chip formation region, a chip internal circuit provided in the semiconductor chip formation region of the semiconductor substrate, and provided in the semiconductor chip formation region of the semiconductor substrate and electrically connected to the chip internal circuit A signal transmission / reception unit connected to the chip internal circuit for transmitting / receiving signals, and a diameter provided along the outer edge of the semiconductor chip formation region so as to surround the chip internal circuit and the signal transmission / reception unit, For a semiconductor device including a power receiving inductor electrically connected to the chip internal circuit, electromagnetic induction or between the power supply inductor corresponding to the power receiving inductor and the signal transmitting / receiving unit An external signal transmitting / receiving unit that transmits and receives signals in a contactless manner by capacitive coupling;
Performing the transmission / reception of the signal between the external signal transmission / reception unit and the signal transmission / reception unit, and the transmission / reception of a power signal between the power supply inductor and the power reception inductor;
A signal transmission / reception method including:
11.10. In the signal transmission / reception method described in
The signal transmission / reception method, wherein the signal transmitted / received between the external signal transmission / reception unit and the signal transmission / reception unit is a signal for testing the internal circuit of the chip.
12 A semiconductor substrate on which a semiconductor chip formation region and a scribe line region provided on an outer periphery of the semiconductor chip formation region are formed; a chip internal circuit provided in the semiconductor chip formation region of the semiconductor substrate; and the semiconductor A signal transmission / reception unit provided in the semiconductor chip formation region of the substrate and electrically connected to the chip internal circuit to transmit / receive a signal to / from the chip internal circuit, and to surround the chip internal circuit and the signal transmission / reception unit A power receiving inductor having a diameter provided along an outer edge of the semiconductor chip forming region and electrically connected to the chip internal circuit, and the signal in the semiconductor chip forming region of the semiconductor substrate. A bonding pad provided corresponding to the transmitter / receiver and connected to the internal circuit of the chip; In a semiconductor chip formation region of a semiconductor substrate, for a semiconductor device including a power supply bonding pad connected to the chip internal circuit, a power supply inductor corresponding to the power reception inductor, An external signal transmitting / receiving unit that performs non-contact signal transmission / reception by electromagnetic induction or capacitive coupling with the signal transmitting / receiving unit, and a step of bringing the external device close to the non-contacting method,
Performing the transmission / reception of the signal between the external signal transmission / reception unit and the signal transmission / reception unit, and the transmission / reception of a power signal between the power supply inductor and the power reception inductor;
Cutting the semiconductor device along the scribe line region into a chip; and
Connecting each of the bonding pads and the power supply bonding pads to an external signal transmitting / receiving unit and a power supply circuit by bonding wires in each chip of the semiconductor device formed into a chip;
A method of manufacturing a semiconductor device including:
１００ 半導体装置
１０１ 半導体基板
１０２ 半導体チップ形成領域
１０３ 絶縁層
１０４ スクライブライン領域
１０８ マーク
１１０ シールリング
１１２ 電源受信用インダクタ
１１４ 信号送受信用インダクタ
１１６ 変換回路
１１８ ボンディングパッド
１２０ 電源回路
１２２ ボンディングパッド
１２４ チップ内部回路
１２６ トランジスタ
１２８ 電源供給線
２００ テスタ
２０２ 電源供給用インダクタ
２０４ 信号送受信用インダクタ
DESCRIPTION OF
Claims (1)
半導体基板と、
前記半導体基板上に設けられた内部回路と、
前記半導体基板上に設けられ、前記内部回路に電気的に接続され、前記半導体装置の外部と信号の送受信を行う複数の外部接続用パッドと、
前記半導体基板上に設けられ、前記内部回路及び前記複数の外部接続用パッドを内包しており、かつ、前記内部回路に接続されたインダクタと、
前記半導体基板上に設けられ、前記インダクタと、前記内部回路及び前記複数の外部接続用パッドと、の間に位置するシールド部材と、
を有する半導体装置。 A semiconductor device,
A semiconductor substrate;
An internal circuit provided on the semiconductor substrate;
A plurality of pads for external connection provided on the semiconductor substrate, electrically connected to the internal circuit, and for transmitting and receiving signals to and from the outside of the semiconductor device;
An inductor provided on the semiconductor substrate, containing the internal circuit and the plurality of external connection pads, and connected to the internal circuit;
A shield member provided on the semiconductor substrate and positioned between the inductor and the internal circuit and the plurality of external connection pads;
A semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013223842A JP5756506B2 (en) | 2013-10-29 | 2013-10-29 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013223842A JP5756506B2 (en) | 2013-10-29 | 2013-10-29 | Semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007313821A Division JP5403903B2 (en) | 2007-12-04 | 2007-12-04 | Semiconductor device, manufacturing method thereof, and signal transmission / reception method using the semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015078133A Division JP5990617B2 (en) | 2015-04-07 | 2015-04-07 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014060416A JP2014060416A (en) | 2014-04-03 |
| JP5756506B2 true JP5756506B2 (en) | 2015-07-29 |
Family
ID=50616569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013223842A Active JP5756506B2 (en) | 2013-10-29 | 2013-10-29 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5756506B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101530491B1 (en) * | 2014-08-18 | 2015-06-22 | 숭실대학교산학협력단 | Wireless chip for chip-to-chip wireless transfer |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW359019B (en) * | 1995-06-08 | 1999-05-21 | Niigata Seimitsu Co Ltd | Semiconductor device |
| JP3102389B2 (en) * | 1997-09-29 | 2000-10-23 | 日本電気株式会社 | Semiconductor device |
| JP2002340989A (en) * | 2001-05-15 | 2002-11-27 | Semiconductor Energy Lab Co Ltd | Measuring method, inspection method and inspection apparatus |
| JP4149293B2 (en) * | 2003-03-18 | 2008-09-10 | 日立マクセル株式会社 | Coil-on-chip and manufacturing method of coil-on-chip |
| JP4295124B2 (en) * | 2004-01-19 | 2009-07-15 | 株式会社エイアールテック | Semiconductor device |
| WO2007029422A1 (en) * | 2005-09-07 | 2007-03-15 | Nec Corporation | Semiconductor device inspecting apparatus and power supply unit |
| JP4572343B2 (en) * | 2006-03-03 | 2010-11-04 | セイコーエプソン株式会社 | Electronic substrate, semiconductor device and electronic equipment |
-
2013
- 2013-10-29 JP JP2013223842A patent/JP5756506B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014060416A (en) | 2014-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5403903B2 (en) | Semiconductor device, manufacturing method thereof, and signal transmission / reception method using the semiconductor device | |
| JP5442950B2 (en) | Semiconductor device, manufacturing method thereof, signal transmission / reception method using the semiconductor device, and tester device | |
| EP3441992B1 (en) | Signal isolator having inductive and capacitive signal coupling | |
| US8648614B2 (en) | Electronic circuit testing apparatus | |
| JP5658429B2 (en) | Circuit equipment | |
| US20110012228A1 (en) | Semiconductor device | |
| JP5496541B2 (en) | Semiconductor device | |
| JP6414911B2 (en) | Semiconductor device | |
| JP5990617B2 (en) | Semiconductor device | |
| JP5756506B2 (en) | Semiconductor device | |
| JP2015079977A (en) | Circuit device | |
| JP5705955B2 (en) | Semiconductor device | |
| JP2017216512A (en) | Antenna device | |
| JP2011203034A (en) | Interface circuit for device under test |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140722 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140918 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150407 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150526 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150529 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5756506 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |