JP5726266B2 - Control device and control device abnormality determination processing method - Google Patents
Control device and control device abnormality determination processing method Download PDFInfo
- Publication number
- JP5726266B2 JP5726266B2 JP2013220915A JP2013220915A JP5726266B2 JP 5726266 B2 JP5726266 B2 JP 5726266B2 JP 2013220915 A JP2013220915 A JP 2013220915A JP 2013220915 A JP2013220915 A JP 2013220915A JP 5726266 B2 JP5726266 B2 JP 5726266B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- abnormality
- clock
- unit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005856 abnormality Effects 0.000 title claims description 220
- 238000003672 processing method Methods 0.000 title claims description 9
- 238000012545 processing Methods 0.000 claims description 298
- 238000000034 method Methods 0.000 claims description 152
- 238000005259 measurement Methods 0.000 claims description 87
- 230000002159 abnormal effect Effects 0.000 claims description 56
- 238000001514 detection method Methods 0.000 claims description 45
- 238000004904 shortening Methods 0.000 claims description 4
- 238000004891 communication Methods 0.000 description 51
- 230000007704 transition Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 239000000446 fuel Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
Images
Landscapes
- Debugging And Monitoring (AREA)
Description
本発明は、プログラムの処理開始後に異常兆候検出を行うとともに、異常兆候が検出された場合には、異常検出処理およびその後の異常対応処理を迅速に実行する制御装置および制御装置の異常判定処理方法に関する。 The present invention performs detection of an abnormality sign after the start of processing of a program, and when an abnormality sign is detected, a control apparatus and an abnormality determination processing method for the control apparatus that quickly execute an abnormality detection process and a subsequent abnormality handling process About.
現在、車両には、電子制御装置が数多く搭載されており、各電子制御装置は、クロックに基づいて動作する演算処理部を保有する。これら演算処理部は、あらかじめ制御装置内に保持されているプログラムを処理することにより、自身の制御対象(たとえば、エンジン、ブレーキ、ステアリング装置)の制御を行っている。 Currently, many electronic control devices are mounted on a vehicle, and each electronic control device has an arithmetic processing unit that operates based on a clock. These arithmetic processing units control a control target (for example, an engine, a brake, and a steering device) by processing a program stored in the control device in advance.
一方、これら制御装置は、制御プログラム以外にも、異常の発生有無を判定する異常判定処理プログラム、および異常と判定した際に処理する異常処理プログラムも保持している。 On the other hand, in addition to the control program, these control devices also hold an abnormality determination processing program that determines whether or not an abnormality has occurred, and an abnormality processing program that is processed when it is determined that there is an abnormality.
異常判定処理の1つとして、タイムアウトにより異常判定を行う方法がある。これは、制御に対するプログラムの処理開始からの経過クロック数を計測し、所定クロック数経過時点までに処理が終了したか否かにより、異常を判定するものであり、所定クロック数経過時点で処理が終了していない場合には、異常と判定する。 As one of the abnormality determination processes, there is a method of performing abnormality determination by timeout. This is to measure the number of clocks that have elapsed since the start of processing of the program for control, and determine whether there is an abnormality depending on whether the processing has been completed by the time when the predetermined number of clocks have elapsed. If not completed, it is determined as abnormal.
しかしながら、このようなタイムアウトによる異常判定処理は、異常と判定されてから異常処理が行われるため、異常への対応が遅れ、自身の制御対象や他の制御装置の処理に影響を与える。 However, the abnormality determination process based on such a timeout is performed after the abnormality is determined to be abnormal. Therefore, the response to the abnormality is delayed, and the process of the own control target and other control devices is affected.
このような中、実際に計測した処理時間(時間は、クロック数とクロック単位時間から算出される)に基づいて、異常と判定する時間となるタイムアウト時間を設定する、タイムアウト時間設定装置が提案されている(例えば、特許文献1参照)。 Under such circumstances, a time-out time setting device has been proposed that sets a time-out time that is a time for determining an abnormality based on the actually measured processing time (the time is calculated from the number of clocks and the clock unit time). (For example, refer to Patent Document 1).
この特許文献1は、タイムアウト監視部により、タイムアウト時間が設定されている処理の、処理時間とタイムアウトエラー(タイムアウトにより異常と判定)の発生回数を監視し、設定されているタイムアウト時間が適切であるか否かを判定する。そして、タイムアウト監視部は、タイムアウト時間が不適切と判定した場合には、タイムアウト時間変更部に、タイムアウト時間の変更を指示する。
In this
タイムアウト時間変更部は、タイムアウト監視部からタイムアウト時間変更の指示を受けると、タイムアウト時間算出部に最適なタイムアウト時間を算出させ、タイムアウト時間設定部に、算出したタイムアウト時間を設定するように指示する。 When the timeout time changing unit receives an instruction to change the timeout time from the timeout monitoring unit, the timeout time changing unit causes the timeout time calculating unit to calculate an optimum timeout time, and instructs the timeout time setting unit to set the calculated timeout time.
タイムアウト時間設定部は、タイムアウト時間算出部において算出されたタイムアウト時間を設定する。このようにして、特許文献1は、設定されているタイムアウト時間が長すぎたり、短すぎたりした場合に、適切なタイムアウト時間に変更することができる。
The timeout time setting unit sets the timeout time calculated by the timeout time calculation unit. In this way,
しかしながら、従来技術には、以下のような課題がある。
特許文献1に記載されたタイムアウト時間設定装置は、処理の途中で異常につながり得る兆候を検出しても、異常と判定する時間となるタイムアウト時間を変更することはできない。そのため、異常への対応が遅れ、自身の制御対象や他の制御装置の処理に影響を与えてしまう。
However, the prior art has the following problems.
The time-out time setting device described in
また、特許文献1は、仮に異常の兆候を検出したとして、タイムアウト時間を変更した場合にも、処理時間の算出に用いられるクロック単位時間は、変更されない。このため、異常と判定するクロック数を変更することとなる。一方、制御装置の演算処理部は、クロックに基づいて動作している。このため、異常と判定されるまでに処理可能なクロック数が変更されることとなり、異常の兆候があるものの、異常ではない処理を異常と誤って判定してしまう恐れがある。
Further, in
本発明は、上述の問題を鑑みてなされたものであり、異常兆候検出を行うとともに、異常兆候が検出された場合には、自身の制御対象や他の制御装置の処理に影響を与えないように、異常判定処理、および異常と判定した後の異常処理を迅速に実行することのできる制御装置および制御装置の異常判定処理方法を得ることを目的とする。 The present invention has been made in view of the above-described problems, and detects an abnormal sign and, when an abnormal sign is detected, does not affect the processing of its own control target or other control device. Another object of the present invention is to obtain a control device and a control device abnormality determination processing method capable of quickly executing the abnormality determination processing and the abnormality processing after determining the abnormality.
本発明にかかる制御装置は、1つ以上の制御対象に応じた制御処理プログラムおよび異常処理プログラムが記憶された記憶部と、記憶部に記憶された制御処理プログラムを実行させることで制御対象を制御するとともに、制御処理プログラムの処理開始からの経過クロック数を計測し、所定クロック数経過時点までに制御処理プログラムの処理が終了しない場合には異常と判定し、異常と判定することで異常処理プログラムを実行させる制御部とを備えた制御装置であって、制御部は、所定クロック数経過時点よりも前に、異常の兆候を検出した場合には、経過クロック数の計測に使用するクロック周波数を早めることで、クロック単位時間を短くするように設定し、異常の兆候の有無に関係なく同一の所定クロック数を採用して異常判定を行うものである。 A control device according to the present invention controls a control target by causing a control unit according to one or more control targets and a storage unit in which an abnormality processing program is stored and a control processing program stored in the storage unit to be executed. At the same time, the number of clocks that have elapsed since the start of the processing of the control processing program is measured, and if the processing of the control processing program does not end by the time when the predetermined number of clocks has elapsed, it is determined that there is an abnormality, And a control unit that executes the control, the control unit, when detecting a sign of abnormality before a predetermined number of clocks, the clock frequency used for measuring the number of clocks By speeding up, the clock unit time is set to be shortened, and the same predetermined number of clocks is adopted regardless of the presence or absence of abnormality signs, and abnormality determination is performed. Is Umono.
また、本発明にかかる制御装置の異常判定処理方法は、1つ以上の制御対象に応じた制御処理プログラムおよび異常処理プログラムが記憶された記憶部と、記憶部に記憶された制御処理プログラムを実行させることで制御対象を制御するとともに、制御処理プログラムの処理開始からの経過クロック数を計測し、所定クロック数経過時点までに制御処理プログラムの処理が終了しない場合には異常と判定し、異常と判定することで異常処理プログラムを実行させる制御部とを備えた制御装置に適用される制御装置の異常判定処理方法であって、制御部において、外部設定に応じたクロック周波数を有するクロックを生成するクロック生成ステップと、クロック生成ステップで生成されたクロックに従って、制御処理プログラムおよび異常処理プログラムを実行処理する演算処理ステップと、演算処理ステップによる制御処理プログラムの処理開始からの経過クロック数を計測する処理クロック計測ステップと、処理クロック計測ステップの計測結果が所定クロック数となった所定クロック数経過時点においても、制御処理プログラムの処理が終了していない場合に、異常と判定する異常判定ステップと、異常判定ステップが異常を判定する所定クロック数経過時点よりも前に、制御装置の異常の兆候を検出する異常兆候検出ステップと、演算処理ステップが制御処理プログラムを処理中に、異常兆候検出ステップにより異常の兆候が検出された場合には、クロック生成ステップが生成するクロック周波数を早めることで、クロック単位時間を短くするようにクロック周波数を決定するクロック周波数決定ステップとを含み、処理クロック計測ステップは、異常兆候検出ステップにより異常の兆候が検出された場合には、クロック周波数決定ステップで決定された、クロック単位時間を短くしたクロック周波数を用いて、経過クロック数を計測し、異常判定ステップは、異常の兆候の有無に関係なく所定クロック数を採用し、所定クロック数経過時点においても、制御処理プログラムの処理が終了していない場合に、異常と判定し、クロック周波数決定ステップは、異常判定ステップにより異常と判定された場合には、クロック周波数を通常クロック周波数に戻す決定をするものである。 Further, the abnormality determination processing method for the control device according to the present invention executes a control processing program corresponding to one or more control objects, a storage unit storing the abnormality processing program, and a control processing program stored in the storage unit To control the controlled object and measure the number of clocks that have elapsed since the start of the processing of the control processing program. If the processing of the control processing program does not end by the time when the predetermined number of clocks have elapsed, it is determined as abnormal. An abnormality determination processing method for a control device applied to a control device including a control unit that executes an abnormality processing program by determining, wherein the control unit generates a clock having a clock frequency according to an external setting Control processing program and abnormality processing according to the clock generated step and the clock generated in the clock generating step An arithmetic processing step for executing a program, a processing clock measuring step for measuring the number of clocks elapsed from the start of processing of the control processing program by the arithmetic processing step, and a predetermined clock in which the measurement result of the processing clock measuring step becomes a predetermined number of clocks Even when the processing of the control processing program is not completed even when the number of times has elapsed, the abnormality determination step for determining an abnormality, and the abnormality of the control device before the elapse of a predetermined number of clocks for which the abnormality determination step determines an abnormality If an abnormal sign is detected by the abnormal sign detecting step while the abnormal sign detecting step and the arithmetic processing step are processing the control processing program, the clock generating step generates a clock frequency that is generated earlier. And determine the clock frequency to shorten the clock unit time. A clock frequency determination step, and when the abnormality sign detection step detects an abnormality sign, the processing clock measurement step uses the clock frequency determined by the clock frequency determination step and shortened by the clock unit time. Measure the number of elapsed clocks, and the abnormality determination step adopts a predetermined number of clocks regardless of the presence or absence of abnormality, and if the processing of the control processing program is not completed even when the predetermined number of clocks has elapsed The clock frequency determining step determines to return the clock frequency to the normal clock frequency when the abnormality determining step determines that the clock frequency is abnormal.
本発明によれば、異常の兆候を検出した際に、異常判定を行うまでのクロック数を変更せずに、供給されるクロックの単位時間を短くする処理構成を備えている。これにより、異常判定に要する時間は、クロック単位時間が短くなったことで短くでき、さらに、異常と判定された後の異常処理も早期に開始することができる。この結果、異常兆候検出を行うとともに、異常兆候が検出された場合には、自身の制御対象や他の制御装置の処理に影響を与えないように、異常判定処理、および異常と判定した後の異常処理を迅速に実行することのできる制御装置および制御装置の異常判定処理方法を得ることができる。 According to the present invention, there is provided a processing configuration for shortening the unit time of the supplied clock without changing the number of clocks until abnormality determination is performed when an abnormality sign is detected. Thereby, the time required for the abnormality determination can be shortened by shortening the clock unit time, and the abnormality processing after the abnormality is determined can be started early. As a result, the abnormality sign detection is performed, and when an abnormality sign is detected, the abnormality determination process and the abnormality after the abnormality determination are performed so as not to affect the process of the control target and other control devices. It is possible to obtain a control device and an abnormality determination processing method for the control device that can quickly execute the abnormality processing.
以下、本発明による制御装置および制御装置の異常判定処理方法の好適な実施の形態につき、図面を用いて説明する。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of a control device and a control device abnormality determination processing method according to the invention will be described with reference to the drawings.
実施の形態1.
本実施の形態1では、本発明による制御装置を、エンジン制御装置に適用した場合について、図1〜図5を用いて説明する。ここで、エンジン制御装置は、燃料の噴射、燃料の点火、エンジン回転数のメッセージ送信等、エンジンの制御に関わる処理を行う。そして、本実施の形態1では、このようなエンジン制御装置を通信開始状態にする処理を例にして、説明する。
In this
図1は、本発明の実施の形態1におけるエンジン制御装置の構成図である。図1において、エンジン制御装置101は、ROM102、クロック生成部105、クロック周波数決定部106、演算処理部107、処理クロック計測部108、異常判定部109、および異常兆候検出部110を備えて構成されている。
FIG. 1 is a configuration diagram of an engine control apparatus according to
本実施の形態1におけるROM102は、通信開始プログラム103とリセット処理プログラム104の2つのプログラムを記憶している。ここで、通信開始プログラム103は、エンジン制御装置101を通信開始状態にするプログラムであり、制御処理プログラムに相当する。また、リセット処理プログラム104は、エンジン制御装置101の異常時にエンジン制御装置101をリセットし、通信開始プログラム103を再度、最初から処理させるプログラムであり、異常処理プログラムに相当する。
The
クロック生成部105は、クロックを生成する。クロック周波数決定部106は、クロック生成部105が生成するクロック周波数を決定する。演算処理部107は、クロックに従って、通信開始プログラム103、およびリセット処理プログラム104を処理する。処理クロック計測部108は、演算処理部107による通信開始プログラム103の処理開始からの経過クロック数を計測する。
The
異常判定部109は、処理クロック計測部108の計測結果が、所定のクロック数となっても処理が終了していない場合に、異常と判定する。また、異常兆候検出部110は、通信開始プログラム103の処理状況が、予測される処理状況と一致しない場合に、異常兆候有りと判定する。本実施の形態1の具体例においては、異常兆候検出部110は、通信開始プログラム103の処理を開始しても、通信開始状態とならない場合に、「予測される処理状況と一致しない」として異常兆候有りと判定することとなる。
The
図2は、本発明の実施の形態1におけるエンジン制御装置101の通信開始処理を示すフローチャートである。ステップS201において、演算処理部107は、通信開始プログラム103を処理し、エンジン制御装置101を通信開始状態にする。
FIG. 2 is a flowchart showing communication start processing of the
次に、ステップS202において、処理クロック計測部108は、通信開始プログラム103の処理開始からの経過クロック数の計測を開始する。次に、ステップS203において、演算処理部107は、エンジン制御装置101が通信開始状態となったか否かを判定する。通信開始状態となった場合には、ステップS208へ進み、通信開始状態となっていない場合には、ステップS204へ進む。
Next, in step S <b> 202, the processing
そして、ステップS204に進んだ場合には、異常兆候検出部110は、エンジン制御装置101に異常兆候が有ると判定する。次にステップS205において、演算処理部107は、エンジン制御装置101が通信開始状態となったか否かを判定する。通信開始状態となった場合には、ステップS208へ進み、通信開始状態となっていない場合には、ステップS206へ進む。
When the process proceeds to step S204, the abnormality sign detection unit 110 determines that the
そして、ステップS206に進んだ場合には、異常判定部109は、処理クロック計測部108の計測結果が、異常と判定する所定のクロック数となったか否かを判定する。所定のクロック数となった場合には、ステップS207へ進み、なっていない場合には、ステップS205に戻る。ステップS207に進んだ場合には、異常判定部109は、エンジン制御装置101が異常であると判定する。
When the process proceeds to step S206, the
そして、先のステップS203、S205、S207のいずれかからステップS208に進んだ場合には、処理クロック計測部108は、通信開始プログラム103の処理開始からの経過クロック数の計測を停止し、一連の処理が終了する。
When the process proceeds from any of the previous steps S203, S205, and S207 to step S208, the processing
図3は、本発明の実施の形態1におけるエンジン制御装置101が異常兆候有りと判定された時の処理を示すフローチャートである。具体的には、先の図2に示したフローチャートのステップS204において実行される処理に相当する。
FIG. 3 is a flowchart showing processing when the
ステップS301において、クロック周波数決定部106は、クロック周波数を早める。このようにして、本実施の形態1におけるエンジン制御装置101は、異常の兆候を検出した際に、異常判定を行うまでのクロック数を変更せずに、供給されるクロックの単位時間を短くする(すなわち、クロック周波数を早める)構成を備えている。
In step S301, the clock
次に、図4は、本発明の実施の形態1におけるエンジン制御装置101が異常と判定された時の処理を示すフローチャートである。具体的には、先の図2に示したフローチャートのステップS207において実行される処理に相当する。ステップS401において、処理クロック計測部108は、通信開始プログラム103の処理開始からの経過クロック数の計測を停止する。
Next, FIG. 4 is a flowchart showing processing when it is determined that the
次に、ステップS402において、クロック周波数決定部106は、クロック周波数を元に戻す。次に、ステップS403において、演算処理部107は、リセット処理プログラム104を処理し、エンジン制御装置101をリセットし、通信開始プログラム103を再度、最初から処理させる。
Next, in step S402, the clock
このようにして、本実施の形態1におけるエンジン制御装置101は、異常の兆候を検出した際にはクロック周波数を早めることで、異常判定に要する時間を短くでき、異常と判定された後の異常処理を早期に開始することができる。
In this way, the
次に、このような構成を持つ本実施の形態1におけるエンジン制御装置101の通信状態の遷移について、図2〜図4のフローチャートとの関連とともに、図5を用いて説明する。図5は、本発明の実施の形態1におけるエンジン制御装置の通信状態の遷移を示すタイミングチャートである。
Next, the transition of the communication state of the
この図5の例では、演算処理部107が、通信開始プログラム103を処理しても、エンジン制御装置101が通信開始状態とならなかった場合のタイミングチャートを示している。また、異常判定部109が異常と判定するための所定のクロック数を、1000クロックとしている。従って、異常判定部109は、処理クロック計測部108の計測結果が1000クロックとなっても、処理が終了していない場合には、異常と判定している例を示している。
The example of FIG. 5 shows a timing chart in the case where the
時刻T501において、演算処理部107は、通信開始プログラム103の処理を開始し、エンジン制御装置101を通信開始状態にする(ステップS201)。そして、処理クロック計測部108は、通信開始プログラム103の処理開始からの経過クロック数の計測を開始する(ステップS202)。
At time T501, the
演算処理部107は、エンジン制御装置101が通信開始状態となったか否かを判定する(ステップS203)。図5の例では、通信開始状態となっていないと判定している。異常兆候検出部110は、エンジン制御装置101が異常兆候有りと判定し(ステップS204)、エンジン制御装置101は、異常兆候有りと判定された時の処理を開始する。
The
そして、クロック周波数決定部106は、クロック周波数を早める(ステップS301)。図5の例では、クロック周波数を2倍にしている。クロック周波数が2倍となったため、異常と判定するクロック数は、変化しないものの、異常と判定するまでの時間は、半分となる。
Then, the clock
演算処理部107は、異常兆候有りと判定した後、エンジン制御装置101が通信開始状態となったか否かを判定する(ステップS205)。図5の例では、通信開始状態となっていないと判定している。そして、異常判定部109は、処理クロック計測部108の計測結果が異常と判定する所定のクロック数(1000クロック)となったか否かを判定する(ステップS206)。
The
時刻T501の時点では、異常判定部109は、所定のクロック数となっていないと判定する。そして、さらに時間が経過して、時刻T502の時点では、異常判定部109は、処理クロック計測部108の計測結果が異常と判定する所定のクロック数となったと判定する(ステップS206)。そして、異常判定部109は、エンジン制御装置101が異常であると判定し(ステップS207)、エンジン制御装置101が異常と判定された時の処理を開始する。
At time T501, the
処理クロック計測部108は、通信開始プログラム103の処理開始からの経過クロック数の計測を停止し(ステップS401)、クロック周波数決定部106は、クロック周波数を元に戻す(ステップS402)。そして、演算処理部107は、リセット処理プログラム104を処理し、エンジン制御装置101をリセットし、通信開始プログラム103を再度、最初から処理させる(ステップS403)。
The processing
すなわち、時刻T503において、演算処理部107は、通信開始プログラム103を再度、処理し、エンジン制御装置101を通信開始状態にする(ステップS201)。そして、処理クロック計測部108は、通信開始プログラム103の処理開始からの経過クロック数の計測を開始する(ステップS202)。
That is, at time T503, the
演算処理部107は、エンジン制御装置101が通信開始状態となったか否かを判定する(ステップS203)。図5では、時刻T503の後に、通信開始状態となったと判定している。そして、処理クロック計測部108は、通信開始プログラム103の処理開始からの経過クロック数の計測を停止する(ステップS208)。
The
以上のように、実施の形態1によれば、通信開始プログラムを処理することにより、エンジン制御装置を通信開始状態にしたにも関わらず、通信開始状態とならなかった場合には、クロック周波数を早めている。このような処理を行うことで、異常と判定する所定のクロック数は変化しないものの、異常と判定するまでの時間を早めることができる。 As described above, according to the first embodiment, when the communication control program is processed and the engine control device is set in the communication start state, but the communication start state is not set, the clock frequency is set. It is early. By performing such processing, although the predetermined number of clocks determined to be abnormal does not change, it is possible to shorten the time required to determine abnormal.
この結果、リセット処理プログラムを早期に処理し、通信開始プログラムの再処理を早期に行うことができ、エンジン制御装置が通信開始状態になるまでの時間を早くすることができる。 As a result, the reset processing program can be processed early, the communication start program can be reprocessed early, and the time until the engine control device enters the communication start state can be shortened.
そして、異常の兆候を検出していない通常の処理においては、必要以上にクロック周波数を高めることなく、制御処理を実行し、一度、異常の兆候を検出した場合には、クロック周波数を早めることで、異常と判定する所定のクロック数を変化させることなく、異常検出処理および異常検出後の処理を迅速に実行できる。 In normal processing where no sign of abnormality is detected, control processing is executed without increasing the clock frequency more than necessary, and once a sign of abnormality is detected, the clock frequency is increased. The abnormality detection process and the process after the abnormality detection can be quickly executed without changing the predetermined number of clocks that are determined to be abnormal.
実施の形態2.
先の実施の形態1では、エンジン制御装置を通信開始状態にする処理に、本発明かかる制御装置を適用する場合について説明した。これに対して、本実施の形態2では、本発明による制御装置を、車両のライトの点灯制御、ワイパの動作制御、シートのヒータ制御を行うボディ統合制御装置に適用した場合について説明する。
Embodiment 2. FIG.
In the first embodiment, the case where the control device according to the present invention is applied to the process of setting the engine control device to the communication start state has been described. On the other hand, in the second embodiment, a case will be described in which the control device according to the present invention is applied to a body integrated control device that performs lighting control of a vehicle light, operation control of a wiper, and seat heater control.
図6は、本発明の実施の形態2におけるボディ統合制御装置の構成図である。図6において、ボディ統合制御装置601は、ROM102、クロック生成部105、クロック周波数決定部106、演算処理部107、処理クロック計測部108、異常判定部109、異常兆候検出部110を備えて構成されている。
FIG. 6 is a configuration diagram of the body integrated control device according to Embodiment 2 of the present invention. 6, the body integrated
本実施の形態2におけるROM102は、ライト制御プログラム602と、ワイパ制御プログラム603と、シート制御プログラム604と、部分制御処理停止プログラム605の4つのプログラムを記憶している。ここで、ライト制御プログラム602は、ライトの制御に関するプログラムであり、ワイパ制御プログラム603は、ワイパの制御に関するプログラムであり、シート制御プログラム604は、シートの制御に関するプログラムであり、これらは、制御処理プログラムに相当する。
The
また、部分制御処理停止プログラム605は、ボディ統合制御装置601の異常時に、ライト制御プログラム602、ワイパ制御プログラム603、シート制御プログラム604の処理の内、少なくとも1つを停止するプログラムであり、異常処理プログラムに相当する。
The partial control
クロック生成部105は、クロックを生成する。クロック周波数決定部106は、クロック生成部105が生成するクロック周波数を決定する。演算処理部107は、クロックに従って、ライト制御プログラム602、ワイパ制御プログラム603、シート制御プログラム604、および部分制御処理停止プログラム605を処理する。
The
処理クロック計測部108は、演算処理部107によるライト制御プログラム602、ワイパ制御プログラム603、シート制御プログラム604のいずれかの処理開始からの経過クロック数を計測する。
The processing
異常判定部109は、処理クロック計測部108の計測結果が、所定の第1のクロック数となっても処理が終了していない場合に、異常と判定する。また、異常兆候検出部110は、ライト制御プログラム602、ワイパ制御プログラム603、シート制御プログラム604の処理状況が、予測される処理状況と一致しているものの、処理クロック計測部108の計測結果が所定の第2のクロック数となった場合に、異常兆候有りと判定する。
The
図7は、本発明の実施の形態2におけるボディ統合制御装置601の制御処理を示すフローチャートである。なお、ステップS701〜S710は、ライト制御に関する一連処理であり、ステップS711〜S720は、ワイパ制御に関する一連処理であり、ステップS721〜S730は、シート制御に関する一連処理である。
FIG. 7 is a flowchart showing a control process of the body integrated
まず始めに、ライト制御を行うにあたり、ステップS701において、演算処理部107は、ライト制御の処理許可有りか否かを判定する。処理許可有りの場合には、ステップS702へ進み、処理許可有りでない場合には、ステップS711へ進む。
First, when performing write control, in step S701, the
そして、ステップS702に進んだ場合には、演算処理部107は、ライト制御プログラム602を処理し、ライト制御を開始する。次に、ステップS703において、演算処理部107は、処理クロック計測部108が処理開始からの経過クロック数を計測開始済みであるか否かを判定する。開始済みである場合には、ステップS705へ進み、開始済みでない場合には、ステップS704へ進む。
When the processing proceeds to step S702, the
そして、ステップS704に進んだ場合には、処理クロック計測部108は、処理開始からの経過クロック数の計測を開始した後、ステップS705に進む。次に、ステップS705において、演算処理部107は、ライト制御プログラム602の処理が終了したか否かを判定する。終了した場合には、ステップS711へ進み、終了していない場合には、ステップS706へ進む。
When the process proceeds to step S704, the processing
そして、ステップS706に進んだ場合には、異常兆候検出部110は、処理クロック計測部108の計測結果が異常兆候有りと判定する所定の第2のクロック数となったか否かを判定する。所定の第2のクロック数となった場合には、ステップS707へ進み、なっていない場合には、ステップS705に戻る。
If the process proceeds to step S706, the abnormality sign detection unit 110 determines whether or not the measurement result of the processing
そして、ステップS707に進んだ場合には、異常兆候検出部110は、ボディ統合制御装置601が異常兆候有りと判定する。次に、ステップS708において、演算処理部107は、ライト制御プログラム602の処理が終了したか否かを判定する。終了した場合には、ステップS711へ進み、終了していない場合には、ステップS709へ進む。
If the process proceeds to step S707, the abnormality sign detection unit 110 determines that the body integrated
そして、ステップS709に進んだ場合には、異常判定部109は、処理クロック計測部108の計測結果が異常と判定する所定の第1のクロック数となったか否かを判定する。所定の第1のクロック数となった場合には、ステップS710へ進み、なっていない場合には、ステップS708に戻る。ステップS710に進んだ場合には、異常判定部109は、ボディ統合制御装置601が異常であると判定する。
When the process proceeds to step S709, the
次に、ワイパ制御を行うにあたり、ステップS711において、演算処理部107は、ワイパ制御の処理許可有りか否かを判定する。処理許可有りの場合には、ステップS712へ進み、処理許可有りでない場合には、ステップS721へ進む。
Next, in performing the wiper control, in step S711, the
そして、ステップS712に進んだ場合には、演算処理部107は、ワイパ制御プログラム603を処理し、ワイパ制御を開始する。次に、ステップS713において、演算処理部107は、処理クロック計測部108が処理開始からの経過クロック数を計測開始済みであるか否かを判定する。開始済みである場合には、ステップS715へ進み、開始済みでない場合には、ステップS714へ進む。
If the processing proceeds to step S712, the
そして、ステップS714に進んだ場合には、処理クロック計測部108は、処理開始からの経過クロック数の計測を開始した後、ステップS715に進む。次に、ステップS715において、演算処理部107は、ワイパ制御プログラム603の処理が終了したか否かを判定する。終了した場合には、ステップS721へ進み、終了していない場合には、ステップS716へ進む。
When the process proceeds to step S714, the processing
そして、ステップS716に進んだ場合には、異常兆候検出部110は、処理クロック計測部108の計測結果が異常兆候有りと判定する所定の第2のクロック数となったか否かを判定する。所定の第2のクロック数となった場合には、ステップS717へ進み、なっていない場合には、ステップS715に戻る。
When the process proceeds to step S716, the abnormality sign detection unit 110 determines whether or not the measurement result of the processing
そして、ステップS717に進んだ場合には、異常兆候検出部110は、ボディ統合制御装置601が異常兆候有りと判定する。次に、ステップS718において、演算処理部107は、ワイパ制御プログラム603の処理が終了したか否かを判定する。終了した場合には、ステップS721へ進み、終了していない場合には、ステップS719へ進む。
When the process proceeds to step S717, the abnormality sign detection unit 110 determines that the body integrated
そして、ステップS719に進んだ場合には、異常判定部109は、処理クロック計測部108の計測結果が異常と判定する所定の第1のクロック数となったか否かを判定する。所定の第1のクロック数となった場合には、ステップS720へ進み、なっていない場合には、ステップS718に戻る。ステップS720に進んだ場合には、異常判定部109は、ボディ統合制御装置601が異常であると判定する。
When the process proceeds to step S719, the
次に、シート制御を行うにあたり、ステップS721において、演算処理部107は、シート制御の処理許可有りか否かを判定する。処理許可有りの場合には、ステップS722へ進み、処理許可有りでない場合には、ステップS731へ進む。
Next, when performing sheet control, in step S721, the
そして、ステップS722に進んだ場合には、演算処理部107は、シート制御プログラム604を処理し、シート制御を開始する。次に、ステップS723において、演算処理部107は、処理クロック計測部108が処理開始からの経過クロック数を計測開始済みであるか否かを判定する。開始済みである場合には、ステップS725へ進み、開始済みでない場合には、ステップS724へ進む。
If the processing proceeds to step S722, the
そして、ステップS724に進んだ場合には、処理クロック計測部108は、処理開始からの経過クロック数の計測を開始した後、ステップS725に進む。次に、ステップS725において、演算処理部107は、シート制御プログラム604の処理が終了したか否かを判定する。終了した場合には、ステップS731へ進み、終了していない場合には、ステップS726へ進む。
When the process proceeds to step S724, the processing
そして、ステップS726に進んだ場合には、異常兆候検出部110は、処理クロック計測部108の計測結果が異常兆候有りと判定する所定の第2のクロック数となったか否かを判定する。所定の第2のクロック数となった場合には、ステップS727へ進み、なっていない場合には、ステップS725に戻る。
When the process proceeds to step S726, the abnormality sign detection unit 110 determines whether or not the measurement result of the processing
そして、ステップS727に進んだ場合には、異常兆候検出部110は、ボディ統合制御装置601が異常兆候有りと判定する。次に、ステップS728において、演算処理部107は、シート制御プログラム604の処理が終了したか否かを判定する。終了した場合には、ステップS731へ進み、終了していない場合には、ステップS729へ進む。
If the process proceeds to step S727, the abnormality sign detection unit 110 determines that the body integrated
そして、ステップS729に進んだ場合には、異常判定部109は、処理クロック計測部108の計測結果が異常と判定する所定の第1のクロック数となったか否かを判定する。所定の第1のクロック数となった場合には、ステップS730へ進み、なっていない場合には、ステップS728に戻る。ステップS730に進んだ場合には、異常判定部109は、ボディ統合制御装置601が異常であると判定する。
When the process proceeds to step S729, the
そして、先のステップS710、S720、S721、S725、S730のいずれかからステップステップS731に進んだ場合には、処理クロック計測部108は、処理開始からの経過クロック数の計測を停止する。そして、ステップS732において、クロック周波数決定部106は、クロック周波数を元に戻し、一連の処理を終了する。
When the process proceeds to step S731 from any of the previous steps S710, S720, S721, S725, and S730, the processing
図8は、本発明の実施の形態2におけるボディ統合制御装置601が異常兆候有りと判定された時の処理を示すフローチャートである。具体的には、先の図7に示したフローチャートのステップS707、S717、S727において実行される処理に相当する。
FIG. 8 is a flowchart showing processing when the body integrated
ステップS801において、演算処理部107は、クロック周波数決定部106が、クロック周波数を早めるように変更済みであるか否かを判定する。変更済みである場合には、処理を終了し、変更済みでない場合には、ステップS802へ進む。そして、ステップS802に進んだ場合には、クロック周波数決定部106は、クロック周波数を早める。
In step S801, the
このようにして、本実施の形態2におけるボディ統合制御装置601は、ライト制御、ワイパ制御、あるいはシート制御の少なくともいずれかの異常の兆候を検出した際に、異常判定を行うまでのクロック数を変更せずに、供給されるクロックの単位時間を短くする(すなわち、クロック周波数を早める)構成を備えている。
In this way, the body integrated
次に、図9は、本発明の実施の形態2におけるボディ統合制御装置601が異常と判定された時の処理を示すフローチャートである。具体的には、先の図7に示したフローチャートのステップS710、S720、S730において実行される処理に相当する。ボディ統合制御装置601が異常と判定されたため、演算処理部107は、部分制御処理停止プログラム605を処理する。
Next, FIG. 9 is a flowchart showing processing when it is determined that the body integrated
ステップS901において、演算処理部107は、処理中の制御処理の停止を行う。次に、ステップS902において、演算処理部107は、停止した制御処理を不許可にし、一連の処理を終了する。
In step S901, the
このようにして、本実施の形態2におけるボディ統合制御装置601は、複数の制御プログラムのいずれかで異常の兆候を検出した際にはクロック周波数を早めることで、異常判定に要する時間を短くでき、異常と判定された後の異常処理を早期に開始することができる。
In this way, the body integrated
次に、このような構成を持つ本実施の形態2におけるボディ統合制御装置601の各制御状態の遷移について、図7〜図9のフローチャートとの関連とともに、図10を用いて説明する。図10は、本発明の実施の形態2におけるボディ統合制御装置601の制御状態の遷移を示すタイミングチャートである。
Next, transition of each control state of the body integrated
この図10の例では、ボディ統合制御装置601のライト制御プログラム602、ワイパ制御プログラム603、シート制御プログラム604の処理が、処理内容の変化や、処理データ量の増加、他の割り込み処理などにより、処理状況は予測される処理状況と一致しているものの、延伸した場合のタイミングチャートを示している。
In the example of FIG. 10, the processing of the
また、本実施の形態2では、ボディ統合制御装置601は、ライト制御プログラム602、ワイパ制御プログラム603、シート制御プログラム604の順で処理を行い、処理は、周期的に行うものとする。また、初期状態では、各制御の処理は、許可有りとなっているものとする。
In the second embodiment, the body integrated
さらに、本実施の形態2では、異常兆候有りと判定するために用いられる所定の第2のクロック数を700クロックとし、異常と判定するために用いられる所定の第1のクロック数を1000クロックとしている例を示している。 Further, in the second embodiment, the predetermined second clock number used for determining that there is an abnormality sign is 700 clocks, and the predetermined first clock number used for determining that there is an abnormality is 1000 clocks. An example is shown.
時刻T1001において、演算処理部107は、ライト制御の処理許可有りか否かを判定する(ステップS701)。図10の例では、処理許可有りと判定する。そして、演算処理部107は、ライト制御プログラム602を処理し、ライト制御を開始する(ステップS702)。
At time T1001, the
次に、演算処理部107は、処理クロック計測部108が処理開始からの経過クロック数を計測開始済みであるか否かを判定する(ステップS703)。ここでは、開始済みでないと判定し、処理クロック計測部108は、処理開始からの経過クロック数の計測を開始する(ステップS704)。
Next, the
次に、演算処理部107は、ライト制御プログラム602の処理が終了したか否かを判定する(ステップS705)。時刻T1001の時点では、演算処理部107は、ライト制御プログラム602の処理が終了していないと判定する。そして、次に、異常兆候検出部110は、処理クロック計測部108の計測結果が異常兆候有りと判定する所定の第2のクロック数となったか否かを判定する(ステップS706)。時刻T1001の時点では、異常兆候検出部110は、所定の第2のクロック数になっていないと判定する。
Next, the
そして、さらに時間が経過して、時刻T1002の時点では、演算処理部107は、ライト制御プログラム602の処理が終了したと判定し(ステップS705)、演算処理部107は、ワイパ制御の処理許可有りか否かを判定する(ステップS711)。図10の例では、処理許可有りと判定する。そして、演算処理部107は、ワイパ制御プログラム603を処理し、ワイパ制御を開始する(ステップS712)。
Further, when the time further elapses, at time T1002, the
次に、演算処理部107は、処理クロック計測部108が処理開始からの経過クロック数を計測開始済みであるか否かを判定する(ステップS713)。ここでは、開始済みと判定する。
Next, the
次に、演算処理部107は、ワイパ制御プログラム603の処理が終了したか否かを判定する(ステップS715)。時刻T1002の時点では、演算処理部107は、ワイパ制御プログラム603の処理が終了していないと判定する。そして、次に、異常兆候検出部110は、処理クロック計測部108の計測結果が異常兆候有りと判定する所定の第2のクロック数となったか否かを判定する(ステップS716)。時刻T1002の時点では、異常兆候検出部110は、所定の第2のクロック数になっていないと判定する。
Next, the
そして、さらに時間が経過して、時刻T1003の時点では、異常兆候検出部110は、処理クロック計測部108の計測結果が異常兆候有りと判定する所定の第2のクロック数となったと判定する(ステップS716)。そして、異常兆候検出部110は、ボディ統合制御装置601が異常兆候有りと判定し(ステップS717)、ボディ統合制御装置601が異常兆候有りと判定された時の処理を開始する。
Further, when further time elapses, at time T1003, the abnormality sign detection unit 110 determines that the measurement result of the processing
演算処理部107は、クロック周波数決定部106が、クロック周波数を早めるように変更済みであるか否かを判定する(ステップS801)。図10の例では、変更済みでないと判定し、クロック周波数決定部106は、クロック周波数を早める(ステップS802)。ここでは、クロック周波数を2倍にする。クロック周波数が2倍となったため、異常と判定するクロック数は変化しないものの、クロック単位時間が半分となり、異常と判定するまでの時間は半分となる。
The
次に、演算処理部107は、ワイパ制御プログラム603の処理が終了したか否かを判定する(ステップS718)。時刻T1003の時点では、演算処理部107は、ワイパ制御プログラム603の処理が終了していないと判定する。そして、次に、異常判定部109は、処理クロック計測部108の計測結果が異常と判定する所定の第1のクロック数となったか否かを判定する(ステップS719)。時刻T1003の時点では、異常判定部109は、所定の第1のクロック数となっていないと判定する。
Next, the
そして、さらに時間が経過して、時刻T1004の時点では、演算処理部107は、ワイパ制御プログラム603の処理が終了したと判定し(ステップS718)、演算処理部107は、シート制御の処理許可有りか否かを判定する(ステップS721)。図10の例では、処理許可有りと判定する。そして、演算処理部107は、シート制御プログラム604を処理し、シート制御を開始する(ステップS722)。
Further, when the time further elapses, at time T1004, the
次に、演算処理部107は、処理クロック計測部108が処理開始からの経過クロック数を計測開始済みであるか否かを判定する(ステップS723)。ここでは、開始済みと判定する。
Next, the
次に、演算処理部107は、シート制御プログラム604の処理が終了したか否かを判定する(ステップS725)。時刻T1004の時点では、演算処理部107は、終了していないと判定する。そして、次に、異常兆候検出部110は、処理クロック計測部108の計測結果が異常兆候有りと判定する所定の第2のクロック数となったか否かを判定する(ステップS726)。時刻T1004の時点では、異常兆候検出部110は、所定の第2のクロック数になったと判定する。
Next, the
そこで、異常兆候検出部110は、ボディ統合制御装置601が異常兆候有りと判定し(ステップS727)、ボディ統合制御装置601が異常兆候有りと判定された時の処理を開始する。
Therefore, the abnormality sign detection unit 110 determines that the body integrated
演算処理部107は、クロック周波数決定部106が、クロック周波数を早めるように変更済みであるかどうかを判定する(ステップS801)。ここでは、変更済みであると判定し、処理を終了する。
The
次に、演算処理部107は、シート制御プログラム604の処理が終了したか否かを判定する(ステップS728)。時刻T1004の時点では、演算処理部107は、シート制御プログラム604の処理が終了していないと判定する。そして、次に、異常判定部109は、処理クロック計測部108の計測結果が異常と判定する所定の第1のクロック数となったか否かを判定する(ステップS729)。時刻T1004の時点では、異常判定部109は、所定の第1のクロック数となっていないと判定する。
Next, the
そして、さらに時間が経過して、時刻T1005の時点では、異常判定部109は、処理クロック計測部108の計測結果が異常と判定する所定の第1のクロック数となったと判定する(ステップS729)。そして、異常判定部109は、ボディ統合制御装置601が異常と判定し(ステップS730)、ボディ統合制御装置601が異常と判定された時の処理を開始する。
Further, when the time further elapses, at time T1005, the
そして、演算処理部107は、部分制御処理停止プログラム605を処理し、処理中の制御処理であるシート制御処理の停止を行い(ステップS901)、シート制御処理を不許可にする(ステップS902)。
Then, the
そして、処理クロック計測部108は、処理開始からの経過クロック数の計測を停止し(ステップS731)、クロック周波数決定部106は、クロック周波数を元に戻し(ステップS732)、一連処置を終了する。
Then, the processing
次に、時刻T1006において、演算処理部107は、ライト制御の処理許可有りか否かを判定する(ステップS701)。図10の例では、処理許可有りと判定する。そして、演算処理部107は、ライト制御プログラム602を処理し、ライト制御を開始する(ステップS702)。
Next, at time T1006, the
次に、演算処理部107は、処理クロック計測部108が処理開始からの経過クロック数を計測開始済みであるか否かを判定する(ステップS703)。ここでは、開始済みでないと判定し、処理クロック計測部108は、処理開始からの経過クロック数の計測を開始する(ステップS704)。
Next, the
次に、演算処理部107は、ライト制御プログラム602の処理が終了したか否かを判定する(ステップS705)。時刻T1006の時点では、演算処理部107は、ライト制御プログラム602の処理が終了していないと判定する。そして、次に、異常兆候検出部110は、処理クロック計測部108の計測結果が異常兆候有りと判定する所定の第2のクロック数となったか否かを判定する(ステップS706)。時刻T1006の時点では、異常兆候検出部110は、所定の第2のクロック数になっていないと判定する。
Next, the
そして、さらに時間が経過して、時刻T1007の時点では、演算処理部107は、ライト制御プログラム602の処理が終了したと判定し(ステップS705)、演算処理部107は、ワイパ制御の処理許可有りか否かを判定する(ステップS711)。図10の例では、処理許可有りと判定する。そして、演算処理部107は、ワイパ制御プログラム603を処理し、ワイパ制御を開始する(ステップS712)。
Further, when time elapses and at time T1007, the
次に、演算処理部107は、処理クロック計測部108が処理開始からの経過クロック数を計測開始済みであるか否かを判定する(ステップS713)。ここでは、開始済みと判定する。
Next, the
次に、演算処理部107は、ワイパ制御プログラム603の処理が終了したか否かを判定する(ステップS715)。時刻T1007の時点では、演算処理部107は、ワイパ制御プログラム603の処理が終了していないと判定する。そして、次に、異常兆候検出部110は、処理クロック計測部108の計測結果が異常兆候有りと判定する所定の第2のクロック数となったか否かを判定する(ステップS716)。時刻T1007の時点では、異常兆候検出部110は、所定の第2のクロック数になっていないと判定する。
Next, the
そして、さらに時間が経過して、時刻T1008の時点では、異常兆候検出部110は、処理クロック計測部108の計測結果が異常兆候有りと判定する所定の第2のクロック数となったと判定する(ステップS716)。そして、異常兆候検出部110は、ボディ統合制御装置601が異常兆候有りと判定し(ステップS717)、ボディ統合制御装置601が異常兆候有りと判定された時の処理を開始する。
Further, when further time elapses, at time T1008, the abnormality sign detection unit 110 determines that the measurement result of the processing
演算処理部107は、クロック周波数決定部106が、クロック周波数を早めるように変更済みであるか否かを判定する(ステップS801)。図10の例では、変更済みでないと判定し、クロック周波数決定部106は、クロック周波数を早める(ステップS802)。ここでは、クロック周波数を2倍にする。クロック周波数が2倍となったため、異常と判定するクロック数は変化しないものの、クロック単位時間が半分となり、異常と判定するまでの時間は半分となる。
The
次に、演算処理部107は、ワイパ制御プログラム603の処理が終了したか否かを判定する(ステップS718)。時刻T1008の時点では、演算処理部107は、ワイパ制御プログラム603の処理が終了していないと判定する。そして、次に、異常判定部109は、処理クロック計測部108の計測結果が異常と判定する所定の第1のクロック数となったか否かを判定する(ステップS719)。時刻T1008の時点では、異常判定部109は、所定の第1のクロック数となっていないと判定する。
Next, the
そして、さらに時間が経過して、時刻T1009の時点では、演算処理部107は、ワイパ制御プログラム603の処理が終了したと判定し(ステップS718)、演算処理部107は、シート制御の処理許可有りかどうかを判定する(ステップS721)。図10の例では、処理許可有りではないと判定する。そして、処理クロック計測部108は、処理開始からの経過クロック数の計測を停止し(ステップS731)、クロック周波数決定部106は、クロック周波数を元に戻し(ステップS732)、一連処置を終了する。
Further, when the time further elapses, at time T1009, the
以上のように、実施の形態2によれば、ボディ統合制御装置の複数の制御プログラムの処理が、処理内容の変化や、処理データ量の増加、他の割り込み処理などにより、処理状況は予測される処理状況と一致しているものの、延伸した場合において、処理クロック計測部の計測結果が所定の第2のクロック数となった場合には異常兆候有りと判定し、クロック周波数を早めている。このような処理を行うことで、複数の制御プログラムを処理する際にも、異常と判定するクロック数は変化しないものの、異常と判定するまでの時間を早めることができる。 As described above, according to the second embodiment, the processing status of a plurality of control programs of the body integrated control device is predicted due to a change in processing content, an increase in processing data amount, other interrupt processing, and the like. However, if the measurement result of the processing clock measurement unit reaches a predetermined second clock number when it is extended, it is determined that there is an abnormality sign and the clock frequency is advanced. By performing such processing, even when a plurality of control programs are processed, the number of clocks determined to be abnormal does not change, but the time required to determine abnormal can be shortened.
この結果、部分制御処理停止プログラムを早期に開始し、複数の制御プログラムの次周期の処理までに、確実に部分制御処理停止プログラムを処理することができる。 As a result, the partial control process stop program can be started early, and the partial control process stop program can be reliably processed before the next cycle of the plurality of control programs.
そして、異常の兆候を検出していない通常の処理においては、必要以上にクロック周波数を高めることなく、制御処理を実行し、一度、異常の兆候を検出した場合には、クロック周波数を早めることで、異常と判定する所定のクロック数を変化させることなく、異常検出処理および異常検出後の処理を迅速に実行できる。 In normal processing where no sign of abnormality is detected, control processing is executed without increasing the clock frequency more than necessary, and once a sign of abnormality is detected, the clock frequency is increased. The abnormality detection process and the process after the abnormality detection can be quickly executed without changing the predetermined number of clocks that are determined to be abnormal.
101 エンジン制御装置、102 ROM(記憶部)、103 通信開始プログラム、104 リセット処理プログラム、105 クロック生成部、106 クロック周波数決定部、107 演算処理部、108 処理クロック計測部、109 異常判定部、110 異常兆候検出部、601 ボディ統合制御装置、602 ライト制御プログラム、603 ワイパ制御プログラム、604 シート制御プログラム、605 部分制御処理停止プログラム。
DESCRIPTION OF
Claims (7)
前記記憶部に記憶された前記制御処理プログラムを実行させることで前記制御対象を制御するとともに、前記制御処理プログラムの処理開始からの経過クロック数を計測し、所定クロック数経過時点までに前記制御処理プログラムの処理が終了しない場合には異常と判定し、前記異常と判定することで前記異常処理プログラムを実行させる制御部と
を備えた制御装置であって、
前記制御部は、前記所定クロック数経過時点よりも前に、異常の兆候を検出した場合には、経過クロック数の計測に使用するクロック周波数を早めることで、クロック単位時間を短くするように設定し、前記異常の兆候の有無に関係なく同一の所定クロック数を採用して異常判定を行う
制御装置。 A storage unit storing a control processing program and an abnormality processing program according to one or more control targets;
The control target is controlled by executing the control processing program stored in the storage unit, and the number of clocks elapsed from the start of processing of the control processing program is measured, and the control processing is performed until a predetermined number of clocks have elapsed. A control device comprising: a control unit that determines that an abnormality occurs when the processing of the program does not end, and executes the abnormality processing program by determining the abnormality;
The control unit is configured to shorten the clock unit time by increasing the clock frequency used to measure the number of elapsed clocks when an abnormality is detected before the predetermined clock number has elapsed. And a control device that employs the same predetermined number of clocks to perform abnormality determination regardless of the presence or absence of the abnormality sign.
前記制御部は、
外部設定に応じたクロック周波数を有するクロックを生成するクロック生成部と、
前記クロック生成部で生成された前記クロックに従って、前記制御処理プログラムおよび前記異常処理プログラムを実行処理する演算処理部と、
前記演算処理部による前記制御処理プログラムの処理開始からの経過クロック数を計測する処理クロック計測部と、
前記処理クロック計測部の計測結果が所定クロック数となった前記所定クロック数経過時点においても、前記制御処理プログラムの処理が終了していない場合に、異常と判定する異常判定部と、
前記異常判定部が前記異常を判定する前記所定クロック数経過時点よりも前に、前記制御装置の異常の兆候を検出する異常兆候検出部と、
前記演算処理部が前記制御処理プログラムを処理中に、前記異常兆候検出部により異常の兆候が検出された場合には、前記クロック生成部が生成するクロック周波数を早めることで、クロック単位時間を短くするように前記クロック周波数を決定するクロック周波数決定部と
を含んで構成され、
前記処理クロック計測部は、前記異常兆候検出部により異常の兆候が検出された場合には、前記クロック周波数決定部で決定された、クロック単位時間を短くしたクロック周波数を用いて、前記経過クロック数を計測し、
前記異常判定部は、前記異常の兆候の有無に関係なく前記所定クロック数を採用し、前記所定クロック数経過時点においても、前記制御処理プログラムの処理が終了していない場合に、異常と判定し、
前記クロック周波数決定部は、前記異常判定部により前記異常と判定された場合には、前記クロック周波数を通常クロック周波数に戻す決定をする
制御装置。 The control device according to claim 1,
The controller is
A clock generator for generating a clock having a clock frequency according to an external setting;
An arithmetic processing unit that executes the control processing program and the abnormality processing program according to the clock generated by the clock generation unit;
A processing clock measurement unit that measures the number of clocks that have elapsed from the start of processing of the control processing program by the arithmetic processing unit;
An abnormality determination unit that determines an abnormality when the processing of the control processing program has not ended even at the time when the predetermined clock number has elapsed when the measurement result of the processing clock measurement unit has reached a predetermined number of clocks;
An abnormality sign detection unit that detects an abnormality sign of the control device before the predetermined clock number elapses when the abnormality determination unit determines the abnormality;
When an abnormality sign is detected by the abnormality sign detection unit while the arithmetic processing unit is processing the control processing program, the clock unit time is shortened by shortening the clock frequency generated by the clock generation unit. A clock frequency determining unit that determines the clock frequency to include:
In the case where an abnormality sign is detected by the abnormality sign detection unit, the processing clock measurement unit uses the clock frequency determined by the clock frequency determination unit to shorten the clock unit time, and uses the elapsed clock number. Measure
The abnormality determination unit adopts the predetermined number of clocks regardless of the presence or absence of the abnormality sign, and determines that there is an abnormality when the processing of the control processing program has not ended even when the predetermined number of clocks has elapsed. ,
The said clock frequency determination part determines to return the said clock frequency to a normal clock frequency, when it determines with the said abnormality by the said abnormality determination part.
前記異常兆候検出部は、前記制御処理プログラムの処理状況が、予測される処理状況と一致しない場合を検出した場合に、異常兆候有りと判定する
制御装置。 The control device according to claim 2 ,
The abnormality sign detection unit determines that there is an abnormality sign when detecting a case where a processing state of the control processing program does not match a predicted processing state.
前記異常兆候検出部は、前記制御処理プログラムの処理状況が、予測される処理状況と一致しているものの、前記処理クロック計測部の計測結果が、前記異常と判定するために用いられる前記所定クロック数よりも小さい値として設定される第2の所定クロック数となったことを検出した場合に、異常兆候有りと判定する
制御装置。 The control device according to claim 2 ,
The abnormality sign detection unit is configured to use the predetermined clock used to determine that the measurement result of the processing clock measurement unit is abnormal although the processing status of the control processing program matches the predicted processing status. A control device that determines that there is an abnormality sign when it is detected that the second predetermined number of clocks set as a value smaller than the number is reached.
前記演算処理部は、前記異常処理プログラムを実行処理することにより、前記制御処理プログラムの実行処理を、処理の最初から再度開始させる
制御装置。 In the control device according to any one of claims 2 to 4,
The said arithmetic processing part performs the execution process of the said abnormality process program, and restarts the execution process of the said control process program from the beginning of a process.
前記演算処理部は、前記異常処理プログラムを実行処理することにより、前記制御処理プログラムの処理を停止させる
制御装置。 In the control device according to any one of claims 2 to 4,
The arithmetic processing unit stops processing of the control processing program by executing the abnormality processing program.
前記記憶部に記憶された前記制御処理プログラムを実行させることで前記制御対象を制御するとともに、前記制御処理プログラムの処理開始からの経過クロック数を計測し、所定クロック数経過時点までに前記制御処理プログラムの処理が終了しない場合には異常と判定し、前記異常と判定することで前記異常処理プログラムを実行させる制御部と
を備えた制御装置に適用される制御装置の異常判定処理方法であって、
前記制御部において、
外部設定に応じたクロック周波数を有するクロックを生成するクロック生成ステップと、
前記クロック生成ステップで生成された前記クロックに従って、前記制御処理プログラムおよび前記異常処理プログラムを実行処理する演算処理ステップと、
前記演算処理ステップによる前記制御処理プログラムの処理開始からの経過クロック数を計測する処理クロック計測ステップと、
前記処理クロック計測ステップの計測結果が所定クロック数となった前記所定クロック数経過時点においても、前記制御処理プログラムの処理が終了していない場合に、異常と判定する異常判定ステップと、
前記異常判定ステップが前記異常を判定する前記所定クロック数経過時点よりも前に、前記制御装置の異常の兆候を検出する異常兆候検出ステップと、
前記演算処理ステップが前記制御処理プログラムを処理中に、前記異常兆候検出ステップにより異常の兆候が検出された場合には、前記クロック生成ステップが生成するクロック周波数を早めることで、クロック単位時間を短くするように前記クロック周波数を決定するクロック周波数決定ステップと
を含み、
前記処理クロック計測ステップは、前記異常兆候検出ステップにより異常の兆候が検出された場合には、前記クロック周波数決定ステップで決定された、クロック単位時間を短くしたクロック周波数を用いて、前記経過クロック数を計測し、
前記異常判定ステップは、前記異常の兆候の有無に関係なく前記所定クロック数を採用し、前記所定クロック数経過時点においても、前記制御処理プログラムの処理が終了していない場合に、異常と判定し、
前記クロック周波数決定ステップは、前記異常判定ステップにより前記異常と判定された場合には、前記クロック周波数を通常クロック周波数に戻す決定をする
制御装置の異常判定処理方法。 A storage unit storing a control processing program and an abnormality processing program according to one or more control targets;
The control target is controlled by executing the control processing program stored in the storage unit, and the number of clocks elapsed from the start of processing of the control processing program is measured, and the control processing is performed until a predetermined number of clocks have elapsed. An abnormality determination processing method for a control device applied to a control device including: a control unit that determines that an abnormality occurs when the processing of the program does not end, and executes the abnormality processing program by determining the abnormality. ,
In the control unit,
A clock generation step for generating a clock having a clock frequency according to an external setting;
An arithmetic processing step for executing the control processing program and the abnormality processing program according to the clock generated in the clock generation step;
A processing clock measuring step for measuring the number of clocks elapsed from the start of processing of the control processing program by the arithmetic processing step;
An abnormality determination step for determining an abnormality when the processing of the control processing program has not ended even at the time when the predetermined clock number has elapsed when the measurement result of the processing clock measurement step has reached a predetermined number of clocks;
An abnormality sign detection step of detecting an abnormality sign of the control device before the predetermined clock number elapses when the abnormality determination step determines the abnormality;
When an abnormality sign is detected by the abnormality sign detection step while the arithmetic processing step is processing the control processing program, the clock unit time is shortened by increasing the clock frequency generated by the clock generation step. And determining a clock frequency to determine the clock frequency,
In the processing clock measurement step, when an abnormality sign is detected by the abnormality sign detection step, the elapsed clock number is determined by using the clock frequency determined by the clock frequency determination step and shortening the clock unit time. Measure
The abnormality determination step adopts the predetermined number of clocks regardless of the presence or absence of the abnormality sign, and determines that an abnormality occurs when the processing of the control processing program has not ended even when the predetermined number of clocks has elapsed. ,
The abnormality determination processing method of the control device, wherein the clock frequency determination step determines to return the clock frequency to a normal clock frequency when the abnormality determination step determines that the abnormality is present.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013220915A JP5726266B2 (en) | 2013-10-24 | 2013-10-24 | Control device and control device abnormality determination processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013220915A JP5726266B2 (en) | 2013-10-24 | 2013-10-24 | Control device and control device abnormality determination processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015082278A JP2015082278A (en) | 2015-04-27 |
JP5726266B2 true JP5726266B2 (en) | 2015-05-27 |
Family
ID=53012827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013220915A Active JP5726266B2 (en) | 2013-10-24 | 2013-10-24 | Control device and control device abnormality determination processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5726266B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7294771B2 (en) * | 2018-04-02 | 2023-06-20 | トヨタ自動車株式会社 | In-vehicle device, clock setting method and program for in-vehicle device |
-
2013
- 2013-10-24 JP JP2013220915A patent/JP5726266B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015082278A (en) | 2015-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017524205A5 (en) | ||
JP2020505703A5 (en) | ||
RU2016116026A (en) | METHOD AND APPARATUS FOR PROCESSING APPLICATION INSTALLATION PACKAGE | |
JP6360387B2 (en) | Processor system, engine control system, and control method | |
WO2013107694A4 (en) | In situ processor re-characterization | |
JP2019007818A5 (en) | ||
JP5726266B2 (en) | Control device and control device abnormality determination processing method | |
JP2016113968A (en) | Vehicular control device and control method | |
US20130191613A1 (en) | Processor control apparatus and method therefor | |
JP2015042072A5 (en) | ||
JP2012118103A5 (en) | ||
JP2016024660A5 (en) | Information processing apparatus, information processing apparatus control method, printing apparatus, and program | |
US20150309553A1 (en) | Server and method for adjustment of frequency of monitoring components of server | |
JP6214174B2 (en) | Image processing apparatus and control method | |
JP6484954B2 (en) | Motor control device, motor control system, motor control method, and motor control program | |
JP2015041262A5 (en) | Information processing apparatus, image forming apparatus, and control method thereof | |
JP2008225807A (en) | Control device, and program runaway monitoring method for the same | |
KR20140042362A (en) | Semiconductor device and operating method thereof | |
JP2010113419A (en) | Multicore controller | |
JP2015088129A5 (en) | ||
JP7435182B2 (en) | electronic control unit | |
JP6094387B2 (en) | Control device | |
JP2017210942A (en) | Device and method for controlling engine | |
JP2012174198A (en) | Abnormality detection device and abnormality detection program | |
JP2020173644A (en) | Electronic controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150331 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5726266 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |