JP5724899B2 - Capacitive physical quantity detector - Google Patents

Capacitive physical quantity detector Download PDF

Info

Publication number
JP5724899B2
JP5724899B2 JP2012029393A JP2012029393A JP5724899B2 JP 5724899 B2 JP5724899 B2 JP 5724899B2 JP 2012029393 A JP2012029393 A JP 2012029393A JP 2012029393 A JP2012029393 A JP 2012029393A JP 5724899 B2 JP5724899 B2 JP 5724899B2
Authority
JP
Japan
Prior art keywords
movable
fixed
electrode
carrier wave
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012029393A
Other languages
Japanese (ja)
Other versions
JP2013167469A (en
Inventor
一輝 三鴨
一輝 三鴨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012029393A priority Critical patent/JP5724899B2/en
Publication of JP2013167469A publication Critical patent/JP2013167469A/en
Application granted granted Critical
Publication of JP5724899B2 publication Critical patent/JP5724899B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、可動電極および固定電極を備え、可動電極と固定電極との間の容量を全差動型のC−V変換回路にて電圧変換する容量式物理量検出装置に関するものである。   The present invention relates to a capacitive physical quantity detection device that includes a movable electrode and a fixed electrode, and that converts a capacitance between the movable electrode and the fixed electrode by a fully differential CV conversion circuit.

従来より、例えば、特許文献1には、支持基板、埋込絶縁膜、半導体層が順に積層されたSOI(Silicon on Insulator)基板を用いてなる容量式物理量検出装置として加速度センサが提案されている。具体的には、この加速度センサでは、半導体層に、互いに離間していると共にそれぞれ固定電極を有する一対の固定部と、一対の固定部の間に配置され、各固定電極と対向し、かつ加速度に応じて所定方向に変位可能とされた可動電極を有する可動部とが形成されている。そして、可動電極と固定電極との間の容量を全差動型のC−V変換回路により電圧変換して出力するようになっている。   Conventionally, for example, Patent Document 1 proposes an acceleration sensor as a capacitive physical quantity detection device using an SOI (Silicon on Insulator) substrate in which a support substrate, a buried insulating film, and a semiconductor layer are sequentially stacked. . Specifically, in this acceleration sensor, the semiconductor layer is disposed between the pair of fixed portions that are spaced apart from each other and have fixed electrodes, and is disposed between the pair of fixed portions, is opposed to each fixed electrode, and is accelerated. Accordingly, a movable part having a movable electrode that can be displaced in a predetermined direction is formed. And the capacity | capacitance between a movable electrode and a fixed electrode carries out voltage conversion by the fully differential type CV conversion circuit, and outputs it.

このような容量式物理量検出装置では、可動部(可動電極)に加速度が印加されると、可動電極と固定電極との間の容量が変化する。このとき、可動部(可動電極)にパルス状の搬送波が入力されていると、搬送波の切り替え前後でC−V変換出力に容量変化に応じた電圧差が生成される。   In such a capacitive physical quantity detection device, when acceleration is applied to the movable portion (movable electrode), the capacitance between the movable electrode and the fixed electrode changes. At this time, if a pulsed carrier wave is input to the movable part (movable electrode), a voltage difference corresponding to a change in capacitance is generated in the CV conversion output before and after the carrier wave switching.

特開2009−75097号公報JP 2009-75097 A

しかしながら、上記容量式物理量検出装置では、SOI基板の半導体層に可動部(可動電極)を形成しており、可動部と支持基板との間にカップリング容量が発生する。このため、可動部(可動電極)にパルス状の搬送波を入力すると支持基板の電位が変化し、これによってノイズが生成されてしまうという問題がある。したがって、C−V変換回路からノイズを含んだ信号が出力されることになり、検出精度が低下する。   However, in the capacitive physical quantity detection device, a movable part (movable electrode) is formed in the semiconductor layer of the SOI substrate, and a coupling capacitance is generated between the movable part and the support substrate. For this reason, when a pulsed carrier wave is input to the movable part (movable electrode), there is a problem that the potential of the support substrate changes, thereby generating noise. Therefore, a signal including noise is output from the CV conversion circuit, and the detection accuracy is lowered.

本発明は上記点に鑑みて、SOI基板に可動電極を有する可動部および固定電極を有する固定部が形成され、可動電極と固定電極との間の容量を全差動型のC−V変換回路で電圧変換する容量式物理量検出装置において、SOI基板における支持基板の電位が変化することを抑制することができる容量式物理量検出装置を提供することを目的とする。   In view of the above, the present invention has a movable part having a movable electrode and a fixed part having a fixed electrode formed on an SOI substrate, and the capacitance between the movable electrode and the fixed electrode is changed to a fully differential CV conversion circuit. An object of the present invention is to provide a capacitive physical quantity detection device capable of suppressing a change in potential of a support substrate in an SOI substrate.

上記目的を達成するため、請求項1に記載の発明では、支持基板(1)と、支持基板上に配置される埋込絶縁膜(2)と、埋込絶縁膜を挟んで支持基板と反対側に配置される半導体層(3)とを有する半導体基板(4)と、半導体層に形成され、互いに離間していると共にそれぞれ第1固定電極(21a、21b)を有する一対の第1固定部(20a、20b)と、一対の第1固定部の間に配置され、第1固定部に備えられたそれぞれの第1固定電極と対向し、かつ物理量に応じて所定方向に変位可能とされた第1可動電極(14)を有する第1可動部(10)と、を備える第1エレメント部(110)と、半導体層のうち第1エレメント部と異なる領域に形成された第2エレメント部(120)と、第1可動部にパルス状の第1搬送波(P1)を入力すると共に、第1搬送波と周波数が同じであって位相が180°異なるパルス状の第2搬送波(P2)を第2エレメント部へ入力する基準信号生成回路(230)と、第1可動電極と第1固定電極との間の容量を電圧変換する全差動型の第1C−V変換回路(210)と、を備え、第2エレメント部は、互いに離間していると共にそれぞれ第2固定電極(41a、41b)を有する一対の第2固定部(40a、40b)と、一対の第2固定部の間に配置され、第2固定部に備えられたそれぞれの第2固定電極と対向し、かつ物理量に応じて所定方向に変位可能とされた第2可動電極(34)を有する第2可動部(30)と、を備えており、基準信号生成回路は、第1可動部に第1搬送波を入力する際、第2可動部に第2搬送波を入力し、第1C−V変換回路は、第1、第2切換スイッチ(271、272)を介して第1固定電極に接続されていると共に、第3、第4切換スイッチ(273、274)を介して第2固定電極に接続されており、第1、第2切換スイッチがオンされていると共に第3、第4スイッチがオフされているときに第1可動電極と第1固定電極との間の容量を電圧変換し、第1、第2切換スイッチがオフされていると共に第3、第4切換スイッチがオンされているときに第2可動電極と第2固定電極との間の容量を電圧変換することを特徴としている。 In order to achieve the above object, according to the first aspect of the present invention, the supporting substrate (1), the buried insulating film (2) disposed on the supporting substrate, and the opposite of the supporting substrate with the buried insulating film interposed therebetween. A semiconductor substrate (4) having a semiconductor layer (3) disposed on the side, and a pair of first fixed portions formed on the semiconductor layer and spaced apart from each other and having first fixed electrodes (21a, 21b), respectively (20a, 20b) and a pair of first fixing portions, which are opposed to the respective first fixing electrodes provided in the first fixing portion, and can be displaced in a predetermined direction according to a physical quantity. A first element part (110) including a first movable part (10) having a first movable electrode (14); and a second element part (120) formed in a region different from the first element part in the semiconductor layer. ) And a first carrier pulse (P ) And a reference signal generation circuit (230) for inputting a pulsed second carrier wave (P2) having the same frequency as the first carrier wave and having a phase difference of 180 ° to the second element section, and a first movable A fully-differential first CV conversion circuit (210) for converting the voltage between the electrode and the first fixed electrode, and the second element portions are spaced apart from each other and second fixed respectively. A pair of second fixed parts (40a, 40b) having electrodes (41a, 41b) and a pair of second fixed parts are arranged and face each second fixed electrode provided in the second fixed part. And a second movable part (30) having a second movable electrode (34) that is displaceable in a predetermined direction in accordance with a physical quantity, and the reference signal generating circuit is connected to the first movable part. When the carrier wave is input, the second carrier wave is input to the second movable part. The first CV conversion circuit is connected to the first fixed electrode via the first and second changeover switches (271 and 272) and via the third and fourth changeover switches (273 and 274). Connected to the second fixed electrode, and when the first and second changeover switches are turned on and the third and fourth switches are turned off, the gap between the first movable electrode and the first fixed electrode is Capacitance is converted into voltage, and the capacitance between the second movable electrode and the second fixed electrode is converted into voltage when the first and second changeover switches are turned off and the third and fourth changeover switches are turned on. It is characterized in that.

これによれば、第1搬送波が第1可動部に入力されると、第1可動部と支持基板との間のカップリング容量と第1搬送波によって支持基板に電荷が生成される。また、第2搬送波が第2エレメント部に入力されると、第2エレメント部のうち第2搬送波が入力される部分と支持基板との間のカップリング容量と第2搬送波によって支持基板に電荷が生成される。このとき、第1、第2搬送波は、周波数が同じであって位相が180°異なるため、支持基板の電位が変化することを抑制することができる。   According to this, when the first carrier wave is input to the first movable part, electric charges are generated on the support substrate by the coupling capacitance between the first movable part and the support substrate and the first carrier wave. In addition, when the second carrier wave is input to the second element portion, the coupling substrate between the portion of the second element portion to which the second carrier wave is input and the support substrate and the second carrier wave cause charges on the support substrate. Generated. At this time, since the first and second carrier waves have the same frequency and have a phase difference of 180 °, the potential of the support substrate can be prevented from changing.

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in the bracket | parenthesis of each means described in this column and the claim shows the correspondence with the specific means as described in embodiment mentioned later.

本発明の第1実施形態における加速度センサの断面図である。It is sectional drawing of the acceleration sensor in 1st Embodiment of this invention. 図1に示すセンサチップの平面図である。It is a top view of the sensor chip shown in FIG. 図1に示す加速度センサの回路図である。It is a circuit diagram of the acceleration sensor shown in FIG. 図1に示す加速度センサのタイミングチャートである。It is a timing chart of the acceleration sensor shown in FIG. 本発明の第2実施形態における加速度センサの回路図である。It is a circuit diagram of the acceleration sensor in 2nd Embodiment of this invention. 図5に示す加速度センサのタイミングチャートである。6 is a timing chart of the acceleration sensor shown in FIG. 本発明の第3実施形態におけるセンサチップの平面図である。It is a top view of the sensor chip in a 3rd embodiment of the present invention. 本発明の第4実施形態におけるセンサチップの平面模式図である。It is a plane schematic diagram of the sensor chip in 4th Embodiment of this invention.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other will be described with the same reference numerals.

(第1実施形態)
本発明の第1実施形態について説明する。本実施形態は、容量式物理量検出装置として、加速度センサに本発明を適用したものであり、例えば、エアバッグ、ABS、VSC等の作動制御を行うための自動車用加速度センサやジャイロセンサ等に適用されると好適である。
(First embodiment)
A first embodiment of the present invention will be described. In this embodiment, the present invention is applied to an acceleration sensor as a capacitive physical quantity detection device. For example, the present invention is applied to an automobile acceleration sensor, a gyro sensor, or the like for controlling the operation of an airbag, ABS, VSC, or the like. Is preferred.

加速度センサは、図1に示されるように、センサチップ100が回路チップ200上にシリコーン系接着材等の接着剤300を介して搭載されて構成されている。まず、センサチップ100の構成について説明する。   As shown in FIG. 1, the acceleration sensor includes a sensor chip 100 mounted on a circuit chip 200 via an adhesive 300 such as a silicone-based adhesive. First, the configuration of the sensor chip 100 will be described.

センサチップ100は、図1および図2に示されるように、支持基板1と、支持基板1上に形成された埋込絶縁膜2と、埋込絶縁膜2を挟んで支持基板1と反対側に配置された半導体層3とを有するSOI基板4を用いて構成されている。そして、SOI基板4に周知のマイクロマシン加工が施されることによって第1、第2エレメント部110、120が形成されている。本実施形態では、第1、第2エレメント部110、120は、共に加速度を検出する検出部として機能する部位であり、基本的な構成は同じであるため、以下ではまとめて説明する。なお、図1中のセンサチップ100は、図2中の(i)-(i)断面に相当している。また、本実施形態では、SOI基板4が本発明の半導体基板に相当している。   As shown in FIGS. 1 and 2, the sensor chip 100 includes a support substrate 1, a buried insulating film 2 formed on the support substrate 1, and the opposite side of the support substrate 1 across the buried insulating film 2. And an SOI substrate 4 having a semiconductor layer 3 disposed on the substrate. The first and second element portions 110 and 120 are formed by subjecting the SOI substrate 4 to known micromachining. In the present embodiment, the first and second element parts 110 and 120 are both parts that function as a detection part that detects acceleration, and the basic configuration is the same. The sensor chip 100 in FIG. 1 corresponds to the (i)-(i) cross section in FIG. In the present embodiment, the SOI substrate 4 corresponds to the semiconductor substrate of the present invention.

半導体層3には、図2に示されるように、溝部5を形成することにより構成された第1可動部10および第1固定部20a、20bよりなる櫛歯形状の梁構造体と、溝部6を形成することにより構成された第2可動部30および第2固定部40a、40bよりなる櫛歯形状の梁構造体とが形成されている。また、埋込絶縁膜2のうち梁構造体10〜40の形成領域に対応した部位は、犠牲層エッチング等により矩形状に除去された開口部7、8が形成されている。   As shown in FIG. 2, the semiconductor layer 3 includes a comb-shaped beam structure including the first movable portion 10 and the first fixed portions 20 a and 20 b configured by forming the groove portion 5, and the groove portion 6. A comb-shaped beam structure made up of the second movable part 30 and the second fixed parts 40a and 40b, which are formed by forming the above, is formed. In the buried insulating film 2, openings 7 and 8 that are removed in a rectangular shape by sacrificial layer etching or the like are formed in portions corresponding to the formation regions of the beam structures 10 to 40.

第1、第2可動部10、30は、それぞれ開口部7、8上を横断するように配置されており、矩形状の錘部11、31の両端が梁部12、32を介してアンカー部13a、33aおよびアンカー部13b、33bに一体に連結した構成とされている。アンカー部13a、33aおよびアンカー部13b、33bは、埋込絶縁膜2における開口部7、8の開口縁部に固定されて支持基板1に支持されている。これによって、錘部11、31および梁部12、32は、それぞれ開口部7、8に臨んだ状態となっている。   The first and second movable parts 10 and 30 are arranged so as to cross over the openings 7 and 8, respectively, and both ends of the rectangular weight parts 11 and 31 are anchor parts via the beam parts 12 and 32. It is set as the structure connected integrally to 13a, 33a and the anchor parts 13b, 33b. The anchor portions 13 a and 33 a and the anchor portions 13 b and 33 b are fixed to the opening edge portions of the opening portions 7 and 8 in the buried insulating film 2 and supported by the support substrate 1. Thereby, the weight parts 11 and 31 and the beam parts 12 and 32 are in the state which faced the opening parts 7 and 8, respectively.

梁部12、32は、平行な2本の梁がその両端で連結された矩形枠状をなしており、2本の梁の長手方向と直交する方向に変位するバネ機能を有する。具体的には、梁部12は、図2中のx方向の成分を含む加速度を受けたときに錘部11をx方向へ変位させると共に、加速度の消失に応じて元の状態に復元させるようになっている。また、梁部32は、図2中のy方向の成分を含む加速度を受けたときに錘部31をy方向へ変位させると共に、加速度の消失に応じて元の状態に復元させるようになっている。したがって、このような梁部12、32を介して支持基板1に連結された錘部11、31は、加速度の印加に応じて、開口部7、8上にて梁部12、32の変位方向(x方向またはy方向)へ変位可能となっている。   The beam portions 12 and 32 have a rectangular frame shape in which two parallel beams are connected at both ends, and have a spring function of being displaced in a direction perpendicular to the longitudinal direction of the two beams. Specifically, the beam portion 12 displaces the weight portion 11 in the x direction when receiving an acceleration including a component in the x direction in FIG. 2 and restores the original state according to the disappearance of the acceleration. It has become. Further, the beam portion 32 is configured to displace the weight portion 31 in the y direction when receiving an acceleration including a component in the y direction in FIG. 2 and to restore the original state in accordance with the disappearance of the acceleration. Yes. Therefore, the weight portions 11 and 31 connected to the support substrate 1 via the beam portions 12 and 32 are displaced in the direction of displacement of the beam portions 12 and 32 on the openings 7 and 8 in accordance with the application of acceleration. It can be displaced in the (x direction or y direction).

ここで、図2中のx軸、y軸、z軸の各方向について説明する。上記のように、x軸方向は梁部12の変位方向であると共に錘部11の変位方向である。また、y軸方向は、梁部32の変位方向であると共に錘部31の変位方向であり、SOI基板4の面内においてx軸と直交する方向である。また、z軸方向は、SOI基板4の面方向と直交する方向である。   Here, each direction of the x axis, the y axis, and the z axis in FIG. 2 will be described. As described above, the x-axis direction is the displacement direction of the beam portion 12 and the displacement direction of the weight portion 11. The y-axis direction is a displacement direction of the beam portion 32 and a displacement direction of the weight portion 31 and is a direction orthogonal to the x-axis in the plane of the SOI substrate 4. The z-axis direction is a direction orthogonal to the surface direction of the SOI substrate 4.

第1、第2可動部10、30は、それぞれ梁部12、32の変位方向(x方向またはy方向)と直交した方向にて、錘部11、31の両側面から互いに反対方向へ一体的に突出形成された複数個の第1、第2可動電極14、34を備えている。図2では、第1可動電極14は、錘部11の左側および右側に各々4個ずつ突出して形成されており、断面矩形が梁状とされていると共に開口部7に臨んだ状態となっている。また、第2可動電極34は、錘部31の下側および上側に各々4個ずつ突出して形成されており、断面矩形が梁状とされていると共に開口部8に臨んだ状態となっている。このように、第1、第2可動電極14、34は、梁部12、32および錘部11、31と一体的に形成され、梁部12、32および錘部11、31と共に梁部12、32の変位方向へ変位可能となっている。   The first and second movable parts 10 and 30 are integrated in opposite directions from both side surfaces of the weight parts 11 and 31 in directions orthogonal to the displacement direction (x direction or y direction) of the beam parts 12 and 32, respectively. A plurality of first and second movable electrodes 14, 34 projecting from each other are provided. In FIG. 2, four first movable electrodes 14 are formed so as to protrude from the left and right sides of the weight part 11, respectively, and the rectangular shape of the cross section is a beam shape and faces the opening 7. Yes. Further, four second movable electrodes 34 are formed so as to protrude from the lower side and the upper side of the weight portion 31, respectively. The rectangular shape of the second movable electrode 34 is a beam shape and faces the opening 8. . Thus, the first and second movable electrodes 14 and 34 are formed integrally with the beam portions 12 and 32 and the weight portions 11 and 31, and together with the beam portions 12 and 32 and the weight portions 11 and 31, the beam portion 12, It can be displaced in 32 displacement directions.

また、第1、第2可動部10、30は、互いに支持基板1と対向する面積が等しくされている。すなわち、第1可動部10と支持基板1との間のカップリング容量と、第2可動部30と支持基板1との間のカップリング容量とが等しくなるようにされている。なお、本実施形態における第1可動部10は、錘部11、梁部12、第1可動電極14によって構成され、第2可動部30は、錘部31、梁部32、第2可動電極34によって構成されている。   The first and second movable parts 10 and 30 have the same area facing the support substrate 1. That is, the coupling capacity between the first movable part 10 and the support substrate 1 and the coupling capacity between the second movable part 30 and the support substrate 1 are made equal. In the present embodiment, the first movable portion 10 includes the weight portion 11, the beam portion 12, and the first movable electrode 14, and the second movable portion 30 includes the weight portion 31, the beam portion 32, and the second movable electrode 34. It is constituted by.

第1、第2固定部20a、20b、40a、40bは、それぞれ埋込絶縁膜2における開口部7、8の開口縁部における対向辺部のうち、アンカー部13a、33aおよびアンカー部13b、33bが支持されていないもう1組の対向辺部に支持されている。言い換えると、一対の第1固定部20a、20bの間に第1可動部10が配置されており、一対の第2固定部40a、40bの間に第2可動部30が配置されている。   The first and second fixing portions 20a, 20b, 40a, and 40b are anchor portions 13a and 33a and anchor portions 13b and 33b, respectively, of the opposing sides at the opening edge portions of the opening portions 7 and 8 in the buried insulating film 2. Is supported by another set of opposite sides that are not supported. In other words, the first movable part 10 is disposed between the pair of first fixed parts 20a and 20b, and the second movable part 30 is disposed between the pair of second fixed parts 40a and 40b.

具体的には、第1固定部20a、20bは、錘部11を挟んで2個設けられている。そして、図2中において、第1固定部20aは錘部11の左側に位置しており、第1固定部20bは錘部11の右側に位置している。また、第2固定部40a、40bは、錘部31を挟んで2個設けられている。そして、図2中において、第2固定部40aは錘部31の下側に位置しており、第2固定部40bは錘部31の上側に位置している。   Specifically, two first fixing portions 20 a and 20 b are provided with the weight portion 11 interposed therebetween. In FIG. 2, the first fixing part 20 a is located on the left side of the weight part 11, and the first fixing part 20 b is located on the right side of the weight part 11. Further, two second fixing portions 40 a and 40 b are provided with the weight portion 31 interposed therebetween. In FIG. 2, the second fixing portion 40 a is located below the weight portion 31, and the second fixing portion 40 b is located above the weight portion 31.

第1、第2固定部20a、20b、40a、40bは、第1、第2可動電極14、34の側面と所定の検出間隔を有するように平行した状態で対向配置された複数個(図示例では4個ずつ)の第1、第2固定電極21a、21b、41a、41bと、埋込絶縁膜2における開口部7、8の開口縁部に固定されて支持基板1に支持された配線部22a、22b、42a、42bとを有した構成となっている。   A plurality of first and second fixed portions 20a, 20b, 40a, 40b are arranged opposite to each other in parallel with the side surfaces of the first and second movable electrodes 14, 34 so as to have a predetermined detection interval (illustrated example). The first and second fixed electrodes 21 a, 21 b, 41 a, 41 b, and the wiring portions fixed to the opening edges of the openings 7, 8 in the buried insulating film 2 and supported by the support substrate 1. 22a, 22b, 42a, 42b.

具体的には、第1固定電極21a、21bは、第1可動電極14における櫛歯の隙間にかみ合うように櫛歯状に複数本配列されており、第2固定電極41a、41bは、第2可動電極34における櫛歯の隙間にかみ合うように櫛歯状に複数本配列されている。また、第1、第2固定電極21a、21b、41a、41bは断面矩形が梁状とされ、各配線部22a、22b、42a、42bに片持ち状に支持された状態となっており、開口部7、8に臨んだ状態となっている。   Specifically, a plurality of first fixed electrodes 21a and 21b are arranged in a comb shape so as to engage with the gaps of the comb teeth in the first movable electrode 14, and the second fixed electrodes 41a and 41b A plurality of comb teeth are arranged so as to engage with the gaps of the comb teeth in the movable electrode 34. In addition, the first and second fixed electrodes 21a, 21b, 41a, 41b have a rectangular cross section and are supported in a cantilevered manner by the wiring portions 22a, 22b, 42a, 42b. It is in a state facing parts 7 and 8.

また、半導体層3のうち第1、第2可動部10、30、第1、第2固定部20a、20b、40a、40bを区画する溝部5、6を介した外周部は、周辺固定部50として構成されている。この周辺固定部50は、埋込絶縁膜2を介して支持基板1に固定されて支持されている。   In addition, the outer peripheral portion of the semiconductor layer 3 through the groove portions 5 and 6 partitioning the first and second movable portions 10 and 30 and the first and second fixing portions 20a, 20b, 40a, and 40b is the peripheral fixing portion 50. It is configured as. The peripheral fixing portion 50 is fixed and supported on the support substrate 1 through the buried insulating film 2.

第1、第2固定部20a、20b、40a、40bの各配線部22a、22b、42a、42b上の所定位置には、それぞれワイヤボンディング用の第1、第2固定電極パッド23a、23b、43a、43bが形成されている。また、一方のアンカー部13b、33bと一体に連結された状態で、可動電極用配線部15、35が形成されており、この可動電極用配線部15、35上の所定位置には、ワイヤボンディング用の第1、第2可動電極パッド16、36が形成されている。さらに、周辺固定部50の所定位置には、周辺固定部パッド51が形成されている。   First and second fixed electrode pads 23a, 23b, and 43a for wire bonding are placed at predetermined positions on the wiring portions 22a, 22b, 42a, and 42b of the first and second fixed portions 20a, 20b, 40a, and 40b, respectively. , 43b are formed. In addition, movable electrode wiring portions 15 and 35 are formed in a state of being integrally connected to one of the anchor portions 13b and 33b, and wire bonding is provided at predetermined positions on the movable electrode wiring portions 15 and 35. First and second movable electrode pads 16 and 36 are formed. Further, a peripheral fixing portion pad 51 is formed at a predetermined position of the peripheral fixing portion 50.

上記各電極パッド16、23a、23b、36、43a、43b、51は、例えば、アルミニウムをスパッタや蒸着すること等により形成されている。そして、上記各電極パッド16、23a、23b、36、43a、43b、51は、金またはアルミニウムのワイヤボンディング等により形成されたワイヤW1〜W7により、回路チップ200と電気的に接続されている。   Each of the electrode pads 16, 23a, 23b, 36, 43a, 43b, 51 is formed, for example, by sputtering or vapor-depositing aluminum. The electrode pads 16, 23a, 23b, 36, 43a, 43b, 51 are electrically connected to the circuit chip 200 by wires W1 to W7 formed by gold or aluminum wire bonding or the like.

このような構成においては、図2中にコンデンサ記号で示す様に、第1可動電極14と第1固定電極21aとによって容量CS1が構成され、第1可動電極14と第1固定電極21bとによって容量CS2が構成される。また、第2可動電極34と第2固定電極41aとによって容量CS3が構成され、第2可動電極34と第2固定電極41bとによって容量CS4が構成される。そして、加速度が印加されると容量CS1〜CS4が変化するため、この容量変化から加速度が検出される。   In such a configuration, as indicated by a capacitor symbol in FIG. 2, the first movable electrode 14 and the first fixed electrode 21a form a capacitor CS1, and the first movable electrode 14 and the first fixed electrode 21b A capacitor CS2 is configured. The second movable electrode 34 and the second fixed electrode 41a constitute a capacitor CS3, and the second movable electrode 34 and the second fixed electrode 41b constitute a capacitor CS4. When the acceleration is applied, the capacitances CS1 to CS4 change, and the acceleration is detected from the change in capacitance.

以上が本実施形態におけるセンサチップ100の構成である。つまり、本実施形態のセンサチップ100では2方向の加速度の検出を行うことができるようになっている。   The above is the configuration of the sensor chip 100 in the present embodiment. That is, the sensor chip 100 according to the present embodiment can detect acceleration in two directions.

次に、回路チップ200の構成について説明する。回路チップ200には、図3に示されるように、第1可動電極14と第1固定電極21a、21bとの間の容量CS1、CS2を電圧に変換する全差動型の第1C−V変換回路210、第2可動電極34と第2固定電極41a、41bとの間の容量CS3、CS4を電圧に変換する全差動型の第2C−V変換回路220が備えられている。   Next, the configuration of the circuit chip 200 will be described. As shown in FIG. 3, the circuit chip 200 includes a fully differential first CV conversion that converts capacitances CS1 and CS2 between the first movable electrode 14 and the first fixed electrodes 21a and 21b into a voltage. A fully differential second CV conversion circuit 220 that converts capacitances CS3 and CS4 between the circuit 210 and the second movable electrode 34 and the second fixed electrodes 41a and 41b into a voltage is provided.

具体的には、第1C−V変換回路210は、演算増幅器211、第1、第2コンデンサ212a、212b、および第1、第2スイッチ213a、213bによって構成されている。そして、非反転入力端子と−側の出力端子との間に第1コンデンサ212aおよび第1スイッチ213aが並列に接続されており、反転入力端子と+側の出力端子との間に第2コンデンサ212bおよび第2スイッチ213bが並列に接続されている。   Specifically, the first CV conversion circuit 210 includes an operational amplifier 211, first and second capacitors 212a and 212b, and first and second switches 213a and 213b. The first capacitor 212a and the first switch 213a are connected in parallel between the non-inverting input terminal and the negative output terminal, and the second capacitor 212b is connected between the inverting input terminal and the positive output terminal. The second switch 213b is connected in parallel.

また、演算増幅器211の非反転入力端子は、第1固定電極パッド23aを介して第1固定電極21aに接続され、反転入力端子は第1固定電極パッド23bを介して第1固定電極21bに接続されている。   The non-inverting input terminal of the operational amplifier 211 is connected to the first fixed electrode 21a via the first fixed electrode pad 23a, and the inverting input terminal is connected to the first fixed electrode 21b via the first fixed electrode pad 23b. Has been.

同様に、第2C−V変換回路220は、演算増幅器221、第3、第4コンデンサ222a、222b、および第3、第4スイッチ223a、223bによって構成されている。そして、非反転入力端子と−側の出力端子との間に第3コンデンサ222aおよび第3スイッチ223aが並列に接続されており、反転入力端子と+側の出力端子との間に第4コンデンサ222bおよび第4スイッチ223bが並列に接続されている。   Similarly, the second CV conversion circuit 220 includes an operational amplifier 221, third and fourth capacitors 222a and 222b, and third and fourth switches 223a and 223b. The third capacitor 222a and the third switch 223a are connected in parallel between the non-inverting input terminal and the negative output terminal, and the fourth capacitor 222b is connected between the inverting input terminal and the positive output terminal. The fourth switch 223b is connected in parallel.

また、演算増幅器221の非反転入力端子は、第2固定電極パッド43aを介して第2固定電極41aに接続され、反転入力端子は第2固定電極パッド43bを介して第2固定電極41bに接続されている。   The non-inverting input terminal of the operational amplifier 221 is connected to the second fixed electrode 41a via the second fixed electrode pad 43a, and the inverting input terminal is connected to the second fixed electrode 41b via the second fixed electrode pad 43b. Has been.

なお、第1〜第4スイッチ213a、213b、223a、223bは、例えば、トランジスタ等で構成される。   Note that the first to fourth switches 213a, 213b, 223a, and 223b are configured by transistors or the like, for example.

また、回路チップ200には、第1、第2可動電極14、34に入力する第1、第2搬送波P1、P2を生成する基準信号生成回路230と、第1〜第4スイッチ213a、213b、223a、223bのオン、オフを制御する制御信号SW1を生成する制御信号生成回路240が備えられている。   The circuit chip 200 includes a reference signal generation circuit 230 that generates first and second carrier waves P1 and P2 input to the first and second movable electrodes 14 and 34, and first to fourth switches 213a and 213b, A control signal generation circuit 240 that generates a control signal SW1 for controlling on / off of 223a and 223b is provided.

基準信号生成回路230は、第1搬送波P1として、例えば、電圧Vdd(例えば、5V)と電圧0Vとの間で振幅し、周波数が100kHzとされたパルス状の信号を生成する。また、第2搬送波P2として、第1搬送波P1と振幅および周波数が同じであり、位相が180°異なるパルス状の信号を生成する。そして、第1搬送波P1を第1可動電極パッド16を介して第1可動部10(第1可動電極14)に入力すると共に、第2搬送波P2を第2可動電極パッド36を介して第2可動部30(第2可動電極34)に入力する。   The reference signal generation circuit 230 generates, as the first carrier wave P1, for example, a pulse-like signal having an amplitude between a voltage Vdd (for example, 5V) and a voltage of 0V and a frequency of 100 kHz. Further, as the second carrier wave P2, a pulse signal having the same amplitude and frequency as the first carrier wave P1 and having a phase different by 180 ° is generated. Then, the first carrier wave P1 is input to the first movable part 10 (first movable electrode 14) via the first movable electrode pad 16, and the second carrier wave P2 is second movable via the second movable electrode pad 36. Input to the unit 30 (second movable electrode 34).

制御信号生成回路240は、上記第1〜第4スイッチ213a、213b、223a、223bのオン、オフを制御する制御信号SW1を生成し、第1〜第4スイッチ213a、213b、223a、223bのオン、オフを所定のタイミングで制御する。   The control signal generation circuit 240 generates a control signal SW1 that controls on / off of the first to fourth switches 213a, 213b, 223a, and 223b, and turns on the first to fourth switches 213a, 213b, 223a, and 223b. , OFF is controlled at a predetermined timing.

また、回路チップ200には、第1、第2サンプルホールド回路(以下、S/H回路という)250、260が備えられている。これら第1、第2S/H回路250、260は、第1、第2C−V変換回路210、220の各出力端子と接続されている。そして、制御信号生成回路240からの制御信号(図示せず)に基づいて駆動され、第1、第2C−V変換回路210、220の出力をサンプリングして一定期間保持する。   The circuit chip 200 includes first and second sample and hold circuits (hereinafter referred to as S / H circuits) 250 and 260. The first and second S / H circuits 250 and 260 are connected to the output terminals of the first and second CV conversion circuits 210 and 220, respectively. And it drives based on the control signal (not shown) from the control signal generation circuit 240, samples the output of the 1st, 2nd CV conversion circuits 210 and 220, and hold | maintains for a fixed period.

さらに、回路チップ200には、特に図示しないが、制御信号生成回路240からの制御信号に基づいて駆動され、第1、第2S/H回路250、260のそれぞれの出力電圧から差電圧(サンプリング2−サンプリング1)を取り出し、さらにその差電圧から所定の周波数成分のみを取り出して加速度信号として出力するローパスフィルタ回路(以下、LPF回路という)が備えられている。   Further, although not particularly shown, the circuit chip 200 is driven based on a control signal from the control signal generation circuit 240, and a differential voltage (sampling 2) from each output voltage of the first and second S / H circuits 250 and 260. -A low-pass filter circuit (hereinafter referred to as an LPF circuit) that extracts sampling 1) and extracts only a predetermined frequency component from the differential voltage and outputs it as an acceleration signal is provided.

以上が本実施形態における加速度センサの基本的な構成である。次に、上記加速度センサの作動について図3および図4を参照しつつ説明する。   The above is the basic configuration of the acceleration sensor in the present embodiment. Next, the operation of the acceleration sensor will be described with reference to FIGS.

上記加速度センサは、基準信号生成回路230から、第1、第2搬送波P1、P2が第1、第2可動部(第1、第2可動電極14、34)に入力された状態で加速度の検出が行われる。具体的には、電圧Vdd(例えば5V)と0Vとの間で振幅し、周波数が100kHzのパルス状の第1搬送波P1が第1可動電極パッド16を介して第1可動部10(第1可動電極14)に入力される。また、基準信号生成回路230から、第1搬送波P1と振幅および周波数が同じであり、位相が180°異なる第2搬送波P2が第2可動電極パッド36を介して第2可動電極34に入力される。   The acceleration sensor detects acceleration in a state where the first and second carrier waves P1 and P2 are input to the first and second movable parts (first and second movable electrodes 14 and 34) from the reference signal generation circuit 230. Is done. Specifically, the pulsed first carrier wave P1 having an amplitude between a voltage Vdd (for example, 5V) and 0V and a frequency of 100 kHz is transmitted through the first movable electrode pad 16 to the first movable portion 10 (first movable portion 10). Input to the electrode 14). Further, a second carrier wave P2 having the same amplitude and frequency as the first carrier wave P1 and having a phase difference of 180 ° is input from the reference signal generation circuit 230 to the second movable electrode 34 via the second movable electrode pad 36. .

なお、本実施形態では、第2可動部30が本発明の第2エレメント部120のうち第2搬送波P2が入力される領域に相当する。   In the present embodiment, the second movable portion 30 corresponds to a region where the second carrier wave P2 is input in the second element portion 120 of the present invention.

この場合、第1可動電極14と支持基板1との間のカップリング容量と、第1搬送波P1とによって支持基板1に電荷が生成される。また、第2可動電極34と支持基板1との間のカップリング容量と、第2搬送波P2とによって支持基板1に電荷が生成される。このとき、第1、第2搬送波P1、P2は、電圧Vddと0Vとの間を振幅すると共に周波数が同じであり、かつ位相が180°異なる信号であるため、支持基板1の電位は中点の1/2Vddに維持される。このため、搬送波によって支持基板1の電位が変化することを抑制することができる。   In this case, electric charges are generated on the support substrate 1 by the coupling capacitance between the first movable electrode 14 and the support substrate 1 and the first carrier wave P1. Further, electric charges are generated on the support substrate 1 by the coupling capacitance between the second movable electrode 34 and the support substrate 1 and the second carrier wave P2. At this time, since the first and second carrier waves P1 and P2 are signals having amplitude between the voltages Vdd and 0V, the same frequency, and a phase difference of 180 °, the potential of the support substrate 1 is the middle point. Of 1/2 Vdd. For this reason, it can suppress that the electric potential of the support substrate 1 changes with a carrier wave.

そして、この状態で、図2中のx方向およびy方向に加速度が印加されると、第1可動電極14がx方向に変位すると共に第2可動電極34がy方向に変位する。このとき、容量CS1〜CS4では、加速度の大きさに応じた容量変化(+ΔC、−ΔC)が発生する。そして、この容量に応じた第1、第2固定電極21a、21b、41a、41bの信号が第1、第2固定電極パッド23a、23b、43a、43bを介して第1、第2C−V変換回路210、220に入力され、第1、第2C−V変換回路210、220から加速度に応じた電位差信号(VOP1−VOM1、VOP2−VOM2)としてΔV1、ΔV2が出力される。   In this state, when acceleration is applied in the x and y directions in FIG. 2, the first movable electrode 14 is displaced in the x direction and the second movable electrode 34 is displaced in the y direction. At this time, capacitance changes (+ ΔC, −ΔC) corresponding to the magnitude of acceleration occur in the capacitors CS1 to CS4. Then, the signals of the first and second fixed electrodes 21a, 21b, 41a and 41b corresponding to the capacitance are converted into the first and second CV conversions via the first and second fixed electrode pads 23a, 23b, 43a and 43b. ΔV1 and ΔV2 are output from the first and second CV conversion circuits 210 and 220 as potential difference signals (VOP1-VOM1, VOP2-VOM2) corresponding to the acceleration.

なお、第1〜第4スイッチ213a、213b、223a、223bがオン(閉)されているとき(期間φ2)に第1〜第4コンデンサ212a、212b、222a、222bがリセットされ、第1〜第4スイッチ213a、213b、223a、223bがオフ(開)されているときに加速度の検出が行われる。つまり、期間φ1のうち期間φ2以外の期間が加速度を検出する期間である。したがって、リセットされた後であって第1、第2搬送波P1、P2の電位が変化した後(例えば、第1搬送波P1では電位がローレベルからハイレベルに変化した後)、第1、第2C−V変換回路210、220から電圧ΔV1、ΔV2がそれぞれ出力される。   When the first to fourth switches 213a, 213b, 223a, and 223b are turned on (closed) (period φ2), the first to fourth capacitors 212a, 212b, 222a, and 222b are reset, and the first to fourth switches The acceleration is detected when the four switches 213a, 213b, 223a, and 223b are turned off (opened). That is, the period other than the period φ2 in the period φ1 is a period for detecting acceleration. Therefore, after the reset, after the potentials of the first and second carriers P1 and P2 change (for example, after the potential changes from the low level to the high level in the first carrier P1), the first and second C The voltages ΔV1 and ΔV2 are output from the −V conversion circuits 210 and 220, respectively.

また、第1、第2C−V変換回路210、220から出力された信号は、制御信号生成回路240からの信号に基づいて駆動される第1、第2S/H回路250、260によって所定期間毎にサンプリングされて一定期間保持される。そして、LPF回路によって第1、第2S/H回路250、260の出力電圧からそれぞれ差電圧(サンプリング2−サンプリング1)を取り出し、さらにその差電圧から所定の周波数成分のみが取り出され、加速度信号として出力される。   The signals output from the first and second CV conversion circuits 210 and 220 are driven at predetermined intervals by the first and second S / H circuits 250 and 260 driven based on the signal from the control signal generation circuit 240. Sampled and held for a certain period. Then, the LPF circuit extracts the difference voltage (sampling 2—sampling 1) from the output voltages of the first and second S / H circuits 250 and 260, respectively, and further extracts only a predetermined frequency component from the difference voltage to obtain an acceleration signal. Is output.

以上説明したように、第1可動部10と支持基板1との間のカップリング容量と、第1搬送波P1とによって支持基板1に電荷が生成される。また、第2可動部30と支持基板1との間のカップリング容量と、第2搬送波P2によって支持基板1に電荷が生成される。このとき、第1、第2搬送波P1、P2は、電圧Vddと0Vとの間を振幅すると共に周波数が同じであり、かつ位相が180°異なる信号であるため、支持基板1の電位は中点の1/2Vddに維持される。このため、搬送波によって支持基板1の電位が変化することを抑制することができる。   As described above, electric charges are generated on the support substrate 1 by the coupling capacitance between the first movable portion 10 and the support substrate 1 and the first carrier wave P1. In addition, a charge is generated in the support substrate 1 by the coupling capacitance between the second movable portion 30 and the support substrate 1 and the second carrier wave P2. At this time, since the first and second carrier waves P1 and P2 are signals having amplitude between the voltages Vdd and 0V, the same frequency, and a phase difference of 180 °, the potential of the support substrate 1 is the middle point. Of 1/2 Vdd. For this reason, it can suppress that the electric potential of the support substrate 1 changes with a carrier wave.

また、第2エレメント部120にy軸方向の加速度を検出する検出部を形成することにより、2方向の加速度を検出することができる。   Further, by forming a detection unit that detects acceleration in the y-axis direction in the second element unit 120, acceleration in two directions can be detected.

(第2実施形態)
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対して、回路チップ200に第1C−V変換回路210のみを備えたものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
(Second Embodiment)
A second embodiment of the present invention will be described. The present embodiment is different from the first embodiment in that the circuit chip 200 includes only the first CV conversion circuit 210, and the other parts are the same as those in the first embodiment, and thus the description thereof is omitted here. To do.

図5に示されるように、本実施形態では、第1C−V変換回路210のみが備えられている。そして、演算増幅器211は、第1〜第4切換スイッチ271〜274を介して第1、第2固定電極21a、21b、41a、41bに接続されている。   As shown in FIG. 5, in this embodiment, only the first CV conversion circuit 210 is provided. The operational amplifier 211 is connected to the first and second fixed electrodes 21a, 21b, 41a and 41b via the first to fourth changeover switches 271 to 274.

具体的には、演算増幅器211の非反転入力端子は、第1切換スイッチ271および第1固定電極パッド23aを介して第1固定電極21aに接続されていると共に、第4切換スイッチ274および第2固定電極パッド43bを介して第2固定電極41bに接続されている。また、反転入力端子は、第2切換スイッチ272および第1固定電極パッド23bを介して第1固定電極21bに接続されていると共に、第3切換スイッチ273および第2固定電極パッド43aを介して第2固定電極41aに接続されている。つまり、本実施形態では、容量CS1〜CS4が共通の第1C−V変換回路210によって電圧変換されるようになっている。   Specifically, the non-inverting input terminal of the operational amplifier 211 is connected to the first fixed electrode 21a via the first changeover switch 271 and the first fixed electrode pad 23a, as well as the fourth changeover switch 274 and the second changeover switch 274. It is connected to the second fixed electrode 41b via the fixed electrode pad 43b. The inverting input terminal is connected to the first fixed electrode 21b via the second changeover switch 272 and the first fixed electrode pad 23b, and is connected to the first changeover electrode 273 via the third changeover switch 273 and the second fixed electrode pad 43a. 2 is connected to the fixed electrode 41a. That is, in the present embodiment, the capacitors CS1 to CS4 are voltage-converted by the common first CV conversion circuit 210.

また、制御信号生成回路240は、第1、第2スイッチ213a、213bのオン、オフを制御する制御信号SW1を出力すると共に第1〜第4切換スイッチ271〜274のオン、オフを制御する制御信号SW2を出力する。   The control signal generation circuit 240 outputs a control signal SW1 for controlling on / off of the first and second switches 213a, 213b, and controls for controlling on / off of the first to fourth changeover switches 271-274. The signal SW2 is output.

次に、上記加速度センサの作動について図6を参照しつつ説明する。   Next, the operation of the acceleration sensor will be described with reference to FIG.

図6に示されるように、期間φ3では、第1、第2切換スイッチ271、272がオンされ、第3、第4切換スイッチ273、274がオフされている。このため、第1C−V変換回路210には、第1固定電極21a、21bの信号が第1固定電極パッド23a、23bを介して入力され、加速度に応じた電位差信号(VOP−VOM)としてΔV1が出力される。   As shown in FIG. 6, in the period φ3, the first and second changeover switches 271 and 272 are turned on, and the third and fourth changeover switches 273 and 274 are turned off. For this reason, the signals of the first fixed electrodes 21a and 21b are input to the first CV conversion circuit 210 via the first fixed electrode pads 23a and 23b, and ΔV1 as a potential difference signal (VOP−VOM) corresponding to the acceleration. Is output.

同様に、期間φ4では、第1、第2切換スイッチ271、272がオフされ、第3、第4切換スイッチ273、274がオンされている。このため、第1C−V変換回路210には、第2固定電極41a、41bの信号が第2固定電極パッド43a、43bを介して入力され、加速度に応じた電位差信号(VOP1−VOM1)としてΔV2が出力される。   Similarly, in the period φ4, the first and second changeover switches 271 and 272 are turned off, and the third and fourth changeover switches 273 and 274 are turned on. For this reason, the signals of the second fixed electrodes 41a and 41b are input to the first C-V conversion circuit 210 via the second fixed electrode pads 43a and 43b, and ΔV2 as a potential difference signal (VOP1-VOM1) corresponding to the acceleration. Is output.

また、第3、第4切換スイッチ273、274がオフされている期間φ3では、第2エレメント部120にて加速度の検出を行うことができないが、第2可動部30(第2可動電極34)に第2搬送波P2が入力されている。同様に、第1、第2切換スイッチ271、272がオフされている期間φ4では、第1エレメント部110にて加速度の検出を行うことがないが、第1可動部10(第1可動電極14)に第1搬送波P1が入力されている。上記のように、第1、第2可動部10、30(第1、第2可動電極14、34)に第1、第2搬送波P1、P2を入力することにより、支持基板1の電位が変化することを抑制することができるためである。   In addition, in the period φ3 in which the third and fourth changeover switches 273 and 274 are off, the second element portion 120 cannot detect acceleration, but the second movable portion 30 (second movable electrode 34). To the second carrier wave P2. Similarly, in the period φ4 in which the first and second changeover switches 271 and 272 are off, the first element portion 110 does not detect acceleration, but the first movable portion 10 (first movable electrode 14). ) Is inputted with the first carrier wave P1. As described above, the potential of the support substrate 1 is changed by inputting the first and second carrier waves P1 and P2 to the first and second movable parts 10 and 30 (first and second movable electrodes 14 and 34). It is because it can suppress doing.

なお、第1、第2スイッチ213a、213bがオン(閉)されているとき(期間φ2)に第1、第2コンデンサ212a、212bがリセットされ、第1、第2スイッチ213a、213bがオフ(開)されているときに加速度の検出が行われる。つまり、期間φ3のうち期間φ2以外の期間が加速度を検出する期間となり、期間φ4のうち期間φ2以外の期間が加速度を検出する期間となる。   When the first and second switches 213a and 213b are turned on (closed) (period φ2), the first and second capacitors 212a and 212b are reset, and the first and second switches 213a and 213b are turned off ( Acceleration is detected when it is open. That is, a period other than the period φ2 in the period φ3 is a period for detecting acceleration, and a period other than the period φ2 in the period φ4 is a period for detecting acceleration.

以上説明したように、回路チップ200に第1C−V変換回路210のみを備え、容量CS1、CS2と、容量CS3、CS4とを順に電圧変換するようにしても、第1、第2可動部10、30(第1、第2可動電極14、34)に第1、第2搬送波P1、P2を入力することにより、上記第1実施形態と同様の効果を得ることができる。   As described above, even if the circuit chip 200 includes only the first CV conversion circuit 210 and the capacitors CS1 and CS2 and the capacitors CS3 and CS4 are sequentially voltage-converted, the first and second movable parts 10 , 30 (first and second movable electrodes 14 and 34), the same effects as in the first embodiment can be obtained by inputting the first and second carrier waves P1 and P2.

(第3実施形態)
本発明の第3実施形態について説明する。本実施形態は、第1実施形態に対して、第2エレメント部120の構成を変更したものであり、その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
(Third embodiment)
A third embodiment of the present invention will be described. In the present embodiment, the configuration of the second element unit 120 is changed with respect to the first embodiment, and the other parts are the same as those in the first embodiment, and thus the description thereof is omitted here.

図7に示されるように、第2エレメント部120は、溝部6によって周辺固定部50と区画された領域とされており、可動部や固定部が形成されていない。そして、第2エレメント部120の半導体層3には、特に図示しないが、第2搬送波P2が入力されるパッドが形成されている。   As shown in FIG. 7, the second element portion 120 is a region partitioned from the peripheral fixed portion 50 by the groove portion 6, and no movable portion or fixed portion is formed. A pad for receiving the second carrier wave P2 is formed on the semiconductor layer 3 of the second element portion 120, although not particularly shown.

また、第2エレメント部120は、半導体層3、埋込絶縁膜2、支持基板1によって構成されるカップリング容量が第1可動部10と支持基板1との間のカップリング容量と等しくなるように溝部6によって区画されている。   In the second element portion 120, the coupling capacitance constituted by the semiconductor layer 3, the buried insulating film 2, and the support substrate 1 is equal to the coupling capacitance between the first movable portion 10 and the support substrate 1. It is divided by the groove 6.

このような加速度センサは、上記第1実施形態と同様に、第1可動部10に第1搬送波P1が入力され、第2エレメント部120に第2搬送波P2が入力された状態で加速度の検出が行われる。すなわち、本実施形態の第2エレメント部120は、加速度を検出する検出部としての機能を発揮する領域ではなく、支持基板1の電位の変化を抑制するためのみに第2搬送波P2が入力されるダミー領域である。   In such an acceleration sensor, as in the first embodiment, acceleration can be detected in a state where the first carrier wave P1 is input to the first movable part 10 and the second carrier wave P2 is input to the second element part 120. Done. That is, the second element unit 120 of the present embodiment is not an area that functions as a detection unit that detects acceleration, but the second carrier wave P2 is input only to suppress a change in the potential of the support substrate 1. This is a dummy area.

このように、第2エレメント部120に検出部を構成しなくても、第1、第2可動部10、30(第1、第2可動電極14、34)に第1、第2搬送波P1、P2を入力することにより、上記第1実施形態と同様の効果を得ることができる。   As described above, the first and second movable parts 10 and 30 (the first and second movable electrodes 14 and 34) can be connected to the first and second carrier waves P1 and the second element part 120 without configuring the detection part. By inputting P2, the same effect as in the first embodiment can be obtained.

なお、本実施形態では、溝部6によって区画された半導体層3が本発明の第2搬送波P2が入力される領域に相当する。   In the present embodiment, the semiconductor layer 3 partitioned by the groove 6 corresponds to a region where the second carrier wave P2 of the present invention is input.

(第4実施形態)
本発明の第4実施形態について説明する。本実施形態は、第1実施形態に対して、第2エレメント部120の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
(Fourth embodiment)
A fourth embodiment of the present invention will be described. In the present embodiment, the configuration of the second element unit 120 is changed with respect to the first embodiment, and the other aspects are the same as those in the first embodiment, and thus the description thereof is omitted here.

図8に示されるように、第1エレメント部110には、上記第1可動部10および第1固定部20a、20bを有するx軸方向検出部が形成されている。第2エレメント部120には、上記第2可動部30および第2固定部40a、40bを有するy軸方向検出部120aと、互いに離間していると共にそれぞれ第3固定電極を有する一対の第3固定部と、第3固定部の間に配置される共に各第3固定電極と対向し、かつ第1、第2可動部10、30の変位方向とそれぞれ垂直方向(z軸方向)に変位する第3可動電極を備える第3可動部とを有するz軸方向検出部110bとが形成されている。   As shown in FIG. 8, the first element portion 110 is formed with an x-axis direction detection portion having the first movable portion 10 and the first fixed portions 20a and 20b. The second element portion 120 includes a y-axis direction detecting portion 120a having the second movable portion 30 and the second fixed portions 40a and 40b, and a pair of third fixed electrodes that are spaced apart from each other and have a third fixed electrode. The first and second movable parts 10 and 30 are arranged in a direction perpendicular to the displacement direction of the first and second movable parts 10 and 30 (z-axis direction). A z-axis direction detection unit 110b having a third movable part including three movable electrodes is formed.

すなわち、本実施形態の第2エレメント部120は、分離されたy軸方向検出部120aとz軸方向検出部120bとによって構成されている。そして、第1可動部10と支持基板1との間のカップリング容量は、第2可動部30と支持基板1との間のカップリング容量および第3可動部と支持基板1との間のカップリング容量の和と等しくなるようにされている。   That is, the second element unit 120 of the present embodiment is configured by the separated y-axis direction detection unit 120a and z-axis direction detection unit 120b. The coupling capacitance between the first movable portion 10 and the support substrate 1 is the coupling capacitance between the second movable portion 30 and the support substrate 1 and the cup between the third movable portion and the support substrate 1. It is made equal to the sum of the ring capacities.

このような加速度センサは、上記第1実施形態と同様に、第1可動部10に第1搬送波P1が入力され、第2可動部30および第3可動部に第2搬送波P2が入力された状態で加速度の検出が行われる。   In such an acceleration sensor, as in the first embodiment, the first carrier wave P1 is input to the first movable part 10, and the second carrier wave P2 is input to the second movable part 30 and the third movable part. The acceleration is detected at.

このように、第2エレメント部120は、複数の領域から構成されていても、第1可動部10と支持基板1との間のカップリング容量と、第2エレメント部120のうち第2搬送波P2が入力される領域と支持基板1との間のカップリング容量とが等しくされていれば、第1、第2搬送波P1、P2が入力されることにより、上記第1実施形態と同様の効果を得ることができる。   As described above, even if the second element unit 120 includes a plurality of regions, the coupling capacity between the first movable unit 10 and the support substrate 1 and the second carrier wave P2 of the second element unit 120 are included. If the coupling capacitance between the input region and the support substrate 1 is equal, the first and second carrier waves P1 and P2 are input, so that the same effect as in the first embodiment can be obtained. Can be obtained.

(他の実施形態)
上記各実施形態では、第1エレメント部110は加速度を検出するものとして説明したが、第1エレメント部110は角速度を検出するものであってもよい。すなわち、上記第1、第2、第4実施形態では、センサチップ100は、加速度および角速度の両方を検出できるものとしてもよい。また、上記第3実施形態において、センサチップ100は、角速度のみを検出することができるようになっていてもよい。
(Other embodiments)
In the above embodiments, the first element unit 110 has been described as detecting acceleration, but the first element unit 110 may detect angular velocity. That is, in the first, second, and fourth embodiments, the sensor chip 100 may be capable of detecting both acceleration and angular velocity. In the third embodiment, the sensor chip 100 may be configured to detect only the angular velocity.

そして、上記第1、第2実施形態では、第1可動電極14と、第2可動電極34との変位方向が互いに直交するものを説明したが、第1可動電極14の変位方向と第2可動電極34の変位方向とが同じ方向とされていてもよい。この場合は、第1エレメント部110と第2エレメント部120とで容量が大きく異なるような場合はいずれか一方が故障していると判定することができる。同様に、上記第4実施形態においても、第2エレメント部120の2つの検出部は、同じ方向の加速度を検出するものであってもよいし、第1エレメント部110と第2エレメント部120の一方の検出部とが同じ方向の加速度を検出するものであってもよい。さらに、第1、第2エレメント部110、120に全て同じ方向の加速度を検出する検出部が形成されていてもよい。   In the first and second embodiments, the displacement directions of the first movable electrode 14 and the second movable electrode 34 are described as being orthogonal to each other. However, the displacement direction of the first movable electrode 14 and the second movable electrode 34 are described. The displacement direction of the electrode 34 may be the same direction. In this case, if the capacities of the first element unit 110 and the second element unit 120 are greatly different, it can be determined that either one has failed. Similarly, also in the said 4th Embodiment, the two detection parts of the 2nd element part 120 may detect the acceleration of the same direction, and the 1st element part 110 and the 2nd element part 120 are the same. One detection unit may detect acceleration in the same direction. Further, the first and second element units 110 and 120 may be formed with detection units that detect acceleration in the same direction.

また、上記第1、第2実施形態において、第1可動部10と支持基板1との間のカップリング容量と第2可動部30と支持基板1との間のカップリング容量とが異なるように第1、第2エレメント部110、120を形成してもよい。   In the first and second embodiments, the coupling capacity between the first movable part 10 and the support substrate 1 and the coupling capacity between the second movable part 30 and the support substrate 1 are different. The first and second element portions 110 and 120 may be formed.

ここで、支持基板1に生成される電荷は、Q=CVより、カップリング容量と可動部に入力される電位によって決定される。このため、基準信号生成回路230で生成される第1、第2搬送波P1、P2の振幅が異なるものとし、第1可動部10と支持基板1との間のカップリング容量と第1搬送波P1によって生成される電荷と、第2可動部30と支持基板1との間のカップリング容量と第2搬送波P2によって生成される電荷において、搬送波がローレベルであるときの大きさおよび搬送波がハイレベルであるときの大きさが等しくなるようにしてもよい。このようにしても、第1、第2搬送波P1、P2によって生成される電荷により、支持基板1の電位が中点の電位に維持される。このため、上記各実施形態と同様に支持基板1の電位が変化することを抑制することができる。   Here, the charge generated in the support substrate 1 is determined by Q = CV and the potential input to the coupling capacitor and the movable portion. Therefore, the amplitudes of the first and second carrier waves P1 and P2 generated by the reference signal generation circuit 230 are different, and the coupling capacity between the first movable part 10 and the support substrate 1 and the first carrier wave P1 are different. Among the generated charge, the coupling capacity between the second movable part 30 and the support substrate 1 and the charge generated by the second carrier wave P2, the magnitude when the carrier wave is at the low level and the carrier wave at the high level. You may make it a certain size equal. Even in this case, the potential of the support substrate 1 is maintained at the midpoint potential by the charges generated by the first and second carriers P1 and P2. For this reason, it can suppress that the electric potential of the support substrate 1 changes similarly to said each embodiment.

同様に、上記第3、第4実施形態においても、第1、第2エレメント部110、120における第1、第2搬送波P1、P2が入力される部分と支持基板1との間のカップリング容量が異なっていてもよく、第1、第2搬送波P1、P2によって生成される電荷を消滅させることができるように振幅を変更してもよい。   Similarly, also in the third and fourth embodiments, the coupling capacitance between the support substrate 1 and the portion where the first and second carrier waves P1 and P2 are input in the first and second element portions 110 and 120 is input. May be different, and the amplitude may be changed so that charges generated by the first and second carriers P1 and P2 can be eliminated.

1 支持基板
2 埋込絶縁膜
3 半導体層
4 SOI基板(半導体基板)
10 第1可動部
14 第1可動電極
20a、20b 第1固定部
21a、21b 第1固定電極
110 第1エレメント部
120 第2エレメント部
210 第1C−V変換回路
220 第2C−V変換回路
DESCRIPTION OF SYMBOLS 1 Support substrate 2 Embedded insulating film 3 Semiconductor layer 4 SOI substrate (semiconductor substrate)
DESCRIPTION OF SYMBOLS 10 1st movable part 14 1st movable electrode 20a, 20b 1st fixed part 21a, 21b 1st fixed electrode 110 1st element part 120 2nd element part 210 1st CV conversion circuit 220 2nd CV conversion circuit

Claims (6)

支持基板(1)と、前記支持基板上に配置される埋込絶縁膜(2)と、前記埋込絶縁膜を挟んで前記支持基板と反対側に配置される半導体層(3)とを有する半導体基板(4)と、
前記半導体層に形成され、互いに離間していると共にそれぞれ第1固定電極(21a、21b)を有する一対の第1固定部(20a、20b)と、前記一対の第1固定部の間に配置され、前記第1固定部に備えられたそれぞれの前記第1固定電極と対向し、かつ物理量に応じて所定方向に変位可能とされた第1可動電極(14)を有する第1可動部(10)と、を備える第1エレメント部(110)と、
前記半導体層のうち前記第1エレメント部と異なる領域に形成された第2エレメント部(120)と、
前記第1可動部にパルス状の第1搬送波(P1)を入力すると共に、前記第1搬送波と周波数が同じであって位相が180°異なるパルス状の第2搬送波(P2)を前記第2エレメント部へ入力する基準信号生成回路(230)と、
前記第1可動電極と前記第1固定電極との間の容量を電圧変換する全差動型の第1C−V変換回路(210)と、を備え、
前記第2エレメント部は、互いに離間していると共にそれぞれ第2固定電極(41a、41b)を有する一対の第2固定部(40a、40b)と、前記一対の第2固定部の間に配置され、前記第2固定部に備えられたそれぞれの前記第2固定電極と対向し、かつ物理量に応じて所定方向に変位可能とされた第2可動電極(34)を有する第2可動部(30)と、を備えており
前記基準信号生成回路は、前記第1可動部に前記第1搬送波を入力する際、前記第2可動部に前記第2搬送波を入力し、
前記第1C−V変換回路は、第1、第2切換スイッチ(271、272)を介して前記第1固定電極に接続されていると共に、第3、第4切換スイッチ(273、274)を介して前記第2固定電極に接続されており、前記第1、第2切換スイッチがオンされていると共に前記第3、第4スイッチがオフされているときに前記第1可動電極と前記第1固定電極との間の容量を電圧変換し、前記第1、第2切換スイッチがオフされていると共に前記第3、第4切換スイッチがオンされているときに前記第2可動電極と前記第2固定電極との間の容量を電圧変換することを特徴とする容量式物理量検出装置。
A support substrate (1); a buried insulating film (2) disposed on the support substrate; and a semiconductor layer (3) disposed on the opposite side of the support substrate with the buried insulating film interposed therebetween. A semiconductor substrate (4);
A pair of first fixing portions (20a, 20b) formed on the semiconductor layer and spaced apart from each other and having first fixing electrodes (21a, 21b), respectively, and the pair of first fixing portions. A first movable part (10) having a first movable electrode (14) opposed to each of the first fixed electrodes provided in the first fixed part and capable of being displaced in a predetermined direction according to a physical quantity. A first element part (110) comprising:
A second element part (120) formed in a region different from the first element part in the semiconductor layer;
The pulsed first carrier wave (P1) is inputted to the first movable part, and the pulsed second carrier wave (P2) having the same frequency as that of the first carrier wave and having a phase different by 180 ° is used as the second element. A reference signal generation circuit (230) to be input to the unit,
A fully-differential first CV conversion circuit (210) that converts a capacitance between the first movable electrode and the first fixed electrode.
The second element portion is disposed between a pair of second fixing portions (40a, 40b) that are spaced apart from each other and have second fixing electrodes (41a, 41b), respectively, and the pair of second fixing portions. A second movable part (30) having a second movable electrode (34) opposed to each of the second fixed electrodes provided in the second fixed part and capable of being displaced in a predetermined direction according to a physical quantity. And ,
The reference signal generation circuit inputs the second carrier wave to the second movable part when inputting the first carrier wave to the first movable part,
The first CV conversion circuit is connected to the first fixed electrode via first and second changeover switches (271, 272) and via third and fourth changeover switches (273, 274). Connected to the second fixed electrode, and when the first and second changeover switches are turned on and the third and fourth switches are turned off, the first movable electrode and the first fixed electrode Capacitance conversion between the second movable electrode and the second fixed electrode is performed when the first and second changeover switches are turned off and the third and fourth changeover switches are turned on. A capacitance type physical quantity detection device characterized in that voltage conversion is performed on capacitance between electrodes .
前記基準信号生成回路は、前記第1可動部と前記支持基板との間のカップリング容量と前記第1搬送波の振幅で決定される電荷と大きさが等しくなる電荷を生成することが可能な前記第2搬送波を前記第2エレメント部のうち前記第2搬送波が入力される部分と前記支持基板との間のカップリング容量に応じて入力することを特徴とする請求項1に記載の容量式物理量検出装置。   The reference signal generation circuit is capable of generating a charge having the same magnitude as the charge determined by the coupling capacitance between the first movable part and the support substrate and the amplitude of the first carrier wave. 2. The capacitive physical quantity according to claim 1, wherein the second carrier wave is input according to a coupling capacitance between a portion of the second element part to which the second carrier wave is input and the support substrate. Detection device. 前記第2エレメント部は、前記第2搬送波が入力される部分と前記支持基板との間のカップリング容量が前記第1可動部と前記支持基板との間のカップリング容量と等しくされており、
前記基準信号生成回路は、前記第1搬送波と振幅が等しい前記第2搬送波を入力することを特徴とする請求項2に記載の容量式物理量検出装置。
In the second element portion, a coupling capacitance between the portion to which the second carrier wave is input and the support substrate is equal to a coupling capacitance between the first movable portion and the support substrate,
3. The capacitive physical quantity detection device according to claim 2, wherein the reference signal generation circuit inputs the second carrier wave having the same amplitude as the first carrier wave.
前記第1可動電極の変位方向と前記第2可動電極の変位方向とは直交していることを特徴とする請求項ないしのいずれか1つに記載の容量式物理量検出装置。 Capacitive physical quantity detecting apparatus according to any one of claims 1 to 3, characterized in that it is perpendicular to the displacement direction of the displacement direction and the second movable electrode of the first movable electrode. 前記第2エレメント部は、前記第2可動部および前記第2固定部を備えると共に、互いに離間していると共にそれぞれ第3固定電極を有する一対の第3固定部と、前記一対の第3固定部の間に配置され、前記第3固定部に備えられたそれぞれの前記第3固定電極と対向し、かつ物理量に応じて所定方向に変位可能とされた第3可動電極を有する第3可動部と、を備えており、
前記基準信号生成回路は、前記第2可動部および前記第3可動部に前記第2搬送波を入力することを特徴とする請求項ないしのいずれか1つに記載の容量式物理量検出装置。
The second element portion includes the second movable portion and the second fixed portion, a pair of third fixed portions spaced apart from each other and having a third fixed electrode, and the pair of third fixed portions. A third movable part having a third movable electrode disposed between the first movable electrode and the third fixed electrode provided in the third fixed part and facing each third fixed electrode and displaceable in a predetermined direction according to a physical quantity; , And
It said reference signal generating circuit, capacitive physical quantity detecting apparatus according to any one of claims 1 to 4, characterized in that inputting the second carrier to the second movable section and the third movable portion.
前記第1可動電極の変位方向と、前記第2可動電極の変位方向と、前記第3可動電極の変位方向とは、互いに直交していることを特徴とする請求項に記載の容量式物理量検出装置。 6. The capacitive physical quantity according to claim 5 , wherein a displacement direction of the first movable electrode, a displacement direction of the second movable electrode, and a displacement direction of the third movable electrode are orthogonal to each other. Detection device.
JP2012029393A 2012-02-14 2012-02-14 Capacitive physical quantity detector Active JP5724899B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012029393A JP5724899B2 (en) 2012-02-14 2012-02-14 Capacitive physical quantity detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012029393A JP5724899B2 (en) 2012-02-14 2012-02-14 Capacitive physical quantity detector

Publications (2)

Publication Number Publication Date
JP2013167469A JP2013167469A (en) 2013-08-29
JP5724899B2 true JP5724899B2 (en) 2015-05-27

Family

ID=49177986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012029393A Active JP5724899B2 (en) 2012-02-14 2012-02-14 Capacitive physical quantity detector

Country Status (1)

Country Link
JP (1) JP5724899B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6380737B2 (en) * 2014-04-18 2018-08-29 セイコーエプソン株式会社 Electronic devices, electronic devices, and moving objects

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002365306A (en) * 2001-06-06 2002-12-18 Denso Corp Dynamic-response sensor
JP3812543B2 (en) * 2003-03-28 2006-08-23 株式会社デンソー Angular velocity sensor device and adjustment method thereof
JP2008102091A (en) * 2006-10-20 2008-05-01 Toyota Motor Corp Capacitive detecting circuit
JP2011179822A (en) * 2010-02-26 2011-09-15 Hitachi Automotive Systems Ltd Physical quantity sensor

Also Published As

Publication number Publication date
JP2013167469A (en) 2013-08-29

Similar Documents

Publication Publication Date Title
JP4178658B2 (en) Capacitive physical quantity detector
US7046028B2 (en) Method of inspecting a semiconductor dynamic quantity sensor
JP4134853B2 (en) Capacitive mechanical sensor device
JP4899781B2 (en) Capacitive mechanical quantity detector
US10670623B2 (en) Accelerometers
JP2004340608A (en) Capacity type dynamic quantity sensor unit
JP5724899B2 (en) Capacitive physical quantity detector
JP2012242201A (en) Capacity type physical quantity detector
JP2003248016A (en) Capacitance-type accelerometer
JP2001091535A (en) Capacitor type physical-quantity detecting apparatus
JP5369819B2 (en) Capacitive physical quantity detector
Jono et al. Electrostatic servo system for multi-axis accelerometers
JP2002048813A (en) Capacitance-type acceleration sensor
JP2005227089A (en) Dynamics quantity sensor apparatus
Gando et al. A catch-and-release drive MEMS gyroscope with enhanced sensitivity by mode-matching
JP4444004B2 (en) Semiconductor dynamic quantity sensor
JP2004347499A (en) Semiconductor dynamical quantity sensor
JP4292746B2 (en) Angular velocity sensor
JP2002299640A (en) Dynamical amount sensor
JP2010169522A (en) Capacitance type detection device and acceleration/angular velocity detection device using same
US10126323B2 (en) Capacitive physical quantity sensor
JPH11201850A (en) Electrostatic servo type physical amount detector
JP5141545B2 (en) Mechanical quantity sensor device
JP5783201B2 (en) Capacitive physical quantity sensor
JP4393782B2 (en) Electrostatic levitation gyroscope

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150316

R151 Written notification of patent or utility model registration

Ref document number: 5724899

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250