JP5673920B2 - Cascaded boost type switching power supply circuit - Google Patents
Cascaded boost type switching power supply circuit Download PDFInfo
- Publication number
- JP5673920B2 JP5673920B2 JP2010074226A JP2010074226A JP5673920B2 JP 5673920 B2 JP5673920 B2 JP 5673920B2 JP 2010074226 A JP2010074226 A JP 2010074226A JP 2010074226 A JP2010074226 A JP 2010074226A JP 5673920 B2 JP5673920 B2 JP 5673920B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply circuit
- switching power
- value
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、スイッチング電源回路に関し、特に、電圧を昇圧する昇圧型スイッチング電源回路を縦続接続した縦続接続昇圧型スイッチング電源回路に関するものである。 The present invention relates to a switching power supply circuit, and more particularly to a cascaded boosting switching power supply circuit in which boosting switching power supply circuits that boost a voltage are connected in cascade.
従来から、昇圧型スイッチング電源回路が知られている(特許文献1、特許文献2を参照)。これらの昇圧型スイッチング電源回路の基本回路は図35で示される。図35に示す昇圧型スイッチング電源回路は、スイッチ素子S1、インダクタL1、ダイオードD1、コンデンサC1を備えている。図35に示す昇圧型スイッチング電源回路では、スイッチ素子S1、インダクタL1、ダイオードD1、コンデンサC1の各々に損失が無い理想状態の回路(理想昇圧型スイッチング電源回路)とされている。理想昇圧型スイッチング電源回路では、入力電圧Ed(入力電圧Edの値(電圧値)はEdである。以下同様)と出力電圧Eo(出力電圧Eoの値(電圧値)はEoである。以下同様)の比は、数式(51)で表されることが知られている。ここで、Tsはスイッチ素子S1がオン(on)とオフ(off)とを繰り返す一周期の時間、Toffはスイッチ素子S1がオフである時間である。
Conventionally, a step-up switching power supply circuit is known (see
Eo/Ed=Ts/Toff (51)
E o / E d = T s / T off (51)
このような昇圧型スイッチング電源回路を、1段ではなく2段以上縦続接続して所望の出力電圧を得ることが考えられるが、このようにして縦続接続された縦続接続昇圧型スイッチング電源回路がどのような場合に有利な効果を生ずるかについては未だ知られていない。 Although it is conceivable to obtain a desired output voltage by cascading two or more stages of such boosting switching power supply circuits instead of one stage, which are cascaded boosting switching power supply circuits cascaded in this way? It is not yet known whether an advantageous effect is produced in such a case.
発明が解決しようとする課題は、昇圧型スイッチング電源回路を2段以上縦続接続して構成する縦続接続昇圧型スイッチング電源回路であって、入力電圧と出力電圧との電圧比に応じて、適切なる縦続接続段数を有する縦続接続昇圧型スイッチング電源回路を提供するものである。 The problem to be solved by the present invention is a cascaded boosting switching power supply circuit configured by cascading two or more boosting switching power supply circuits, which is appropriate according to the voltage ratio between the input voltage and the output voltage. A cascade-connected step-up switching power supply circuit having a number of cascade-connected stages is provided.
本発明は、インダクタの一端とスイッチ素子の一端とダイオードの一端とを接続し、前記インダクタの他端と前記スイッチ素子の他端とを入力側とし、前記ダイオードの他端と前記スイッチ素子の他端との間にコンデンサを接続し、前記コンデンサの両端を出力側として形成される昇圧型スイッチング電源回路を複数個有し、前記複数個の前記昇圧型スイッチング電源回路を縦続接続して得られる縦続接続昇圧型スイッチング電源回路であって、
前記縦続接続昇圧型スイッチング電源回路の最後段の出力側に出力される出力電力と前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電力との比を電力効率ηnとし、
前記縦続接続昇圧型スイッチング電源回路の前記最後段の昇圧型スイッチング電源回路の損失に対応する抵抗の値をrnnとし、
前記縦続接続昇圧型スイッチング電源回路の出力側に接続される等価負荷抵抗の値をRとし、
前記縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電圧の値をEoとし、前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値をEdとし、
前記スイッチ素子のオン・オフの繰り返しの周期をTsとし、前記スイッチ素子のオフの時間をToffnとし、
下記式1を満たし、下記式2で表される電力効率ηnの値が最大となる整数nで与えられる数の前記昇圧型スイッチング電源回路をn段縦続接続するものである。
Eo=(Ts/Toffn)n×Ed×[1/{1+(Ts/Toffn)2×(rnn/R)}]n・・・・・・・式1
ηn=1/{1+(Ts/Toffn)2×(rnn/R)}n・・・・・・・式2
The present invention connects one end of an inductor, one end of a switch element, and one end of a diode, the other end of the inductor and the other end of the switch element are input sides, and the other end of the diode and the other of the switch element A plurality of step-up switching power supply circuits formed by connecting a capacitor between the two ends of the capacitor and having both ends of the capacitor as output sides, and obtained by cascading the plurality of step-up switching power supply circuits. A connection boost type switching power supply circuit,
The ratio of the output power output to the output side of the last stage of the cascaded boost type switching power supply circuit and the input power input to the input side of the cascaded boost type switching power supply circuit is defined as power efficiency η n
The resistance value corresponding to the loss of the last step-up switching power supply circuit of the cascaded step-up switching power supply circuit is represented by r nn .
The value of the equivalent load resistance connected to the output side of the cascaded boost type switching power supply circuit is R,
The value of the output voltage output to the output side of the cascaded boost type switching power supply circuit is E o, and the value of the input voltage input to the input side of the cascaded boost type switching power supply circuit is E d ,
The cycle of turning on and off the switch element is T s , the switch element off time is T offn ,
The number of boosting switching power supply circuits satisfying the following
E o = (T s / T offn) n × E d × [1 / {1+ (T s / T offn) 2 × (r nn / R)}] n ·······
η n = 1 / {1+ (T s / T offn ) 2 × (r nn / R)} n.
また、前記スイッチ素子のオフの時間である時間Toffnの長さは、予め定める固定値としても良く、前記縦続接続昇圧型スイッチング電源回路の出力側から検出される前記出力電圧の値Eoに応じた長さとしても良いものである。 Further , the length of the time T offn that is the time when the switch element is turned off may be a predetermined fixed value, and is set to the value E o of the output voltage detected from the output side of the cascaded step-up switching power supply circuit. Depending on the length, it may be a suitable length.
また、(整数n−整数j;ただし、n>j)で与えられる数の前記昇圧型スイッチング電源回路の各スイッチ素子である(n−j)個のスイッチ素子は、前記式1および前記式2から求められる時間Toffnの間オフとされ、
前記整数jで与えられる数の前記昇圧型スイッチング電源回路の各スイッチ素子であるj個のスイッチ素子は、可変時間の間オフとされ、
前記可変時間は、前記縦続接続昇圧型スイッチング電源回路の出力側から検出される前記出力電圧の値Eoに応じた長さとして、前記出力電圧を制御するようにしても良いものである。
Further, (n−j) switch elements, which are the switch elements of the step-up switching power supply circuit in the number given by (integer n−integer j; n> j) It is turned off for a time T offn calculated from
The j switch elements, which are the switch elements of the step-up switching power supply circuit in the number given by the integer j, are turned off for a variable time,
The variable time as a length corresponding to the value E o of the output voltage detected from the output side of the cascaded step-up switching power supply circuit, but may be controlled the output voltage.
また、前記縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電圧の値Eoが一定値であり、前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値Edが可変値である場合に、
前記入力側に入力される入力電圧の値Edの最小値において、前記式1を満たし、前記式2で表される電力効率ηnの値が最大となる整数nで与えられる数の前記昇圧型スイッチング電源回路をn段縦続接続して得られる縦続接続昇圧型スイッチング電源回路を構成し、
前記入力側に入力される入力電圧の値Edに応じて、下記式3を満たし、下記式4で表される電力効率ηkの値が最大となる整数kで与えられる数を求め、k個のスイッチ素子をオン・オフ制御し、(n−k)個(ただし、n>k)のスイッチ素子を常時オフとする制御をおこなうようにしても良いものである。
Eo=(Ts/Toffk)k×Ed×[1/{1+(Ts/Toffk)2×(rnn/R)}]k・・・・・・・式3
ηk=1/{1+(Ts/Toffk)2×(rnn/R)}k・・・・・・・式4
The output voltage value E o output to the output side of the cascaded boost type switching power supply circuit is a constant value, and the input voltage value E d input to the input side of the cascaded boost type switching power supply circuit. Is a variable value,
In the minimum value of the input voltage value E d input to the input side, the number of boosts that is given by an integer n that satisfies
In accordance with the value E d of the input voltage input to the input side, the number given by the integer k that satisfies the following
E o = (T s / T offk ) k × E d × [1 / {1+ (T s / T offk ) 2 × (r nn / R)}] k.
η k = 1 / {1+ (T s / T offk ) 2 × (r nn / R)} k.
また、前記整数nより小さな整数を整数iとし、前記整数nより大きな整数を整数pとし、予め与える、効率の許容される所定減少量を許容減少量εとして、i段縦続接続昇圧型スイッチング電源回路の電力効率ηiまたはp段縦続接続昇圧型スイッチング電源回路の電力効率ηpが、電力効率ηn−電力効率ηi<許容減少量ε、または、電力効率ηn−電力効率ηp<許容減少量ε、となるように縦続接続の数を設定しても良いものである。 Further, an integer smaller than the integer n is an integer i, an integer larger than the integer n is an integer p, and an i-stage cascaded step-up switching power supply is given in advance, where a predetermined decrease in efficiency allowed is an allowable decrease ε. power efficiency eta p of the power efficiency eta i or p cascaded step-up switching power supply circuit of the circuit, power efficiency eta n - power efficiency eta i <allowable decrease epsilon, or power efficiency eta n - power efficiency eta p < The number of cascade connections may be set so that the allowable decrease amount ε.
また、前記縦続接続昇圧型スイッチング電源回路の奇数段のスイッチ素子のオン・オフの制御タイミングと偶数段のスイッチ素子のオン・オフの制御タイミングとが180度の位相差を有するようにしても良いものである。 The on / off control timing of the odd-numbered switch elements and the on / off control timing of the even-numbered switch elements of the cascaded boost switching power supply circuit may have a phase difference of 180 degrees. Is.
また、前記縦続接続昇圧型スイッチング電源回路の、各段のコンデンサに対してm個の昇圧型スイッチング電源回路が並列接続されて形成され、前記並列接続されたm個の昇圧型スイッチング電源回路のスイッチ素子のオン・オフの制御タイミングが(360/m)度ずつ位相差を有するようにしても良いものである。 In addition, m boosting switching power supply circuits are formed by connecting in parallel the capacitors of each stage of the cascaded boosting switching power supply circuit, and the switches of the m boosting switching power supply circuits connected in parallel are connected. The on / off control timing of the element may have a phase difference of (360 / m) degrees.
また別の本発明は、インダクタの一端とスイッチ素子の一端とダイオードの一端とを接続し、前記インダクタの他端と前記スイッチ素子の他端とを入力側とし、前記ダイオードの他端と前記スイッチ素子の他端との間にコンデンサを接続し、前記コンデンサの両端を出力側として形成される昇圧型スイッチング電源回路を複数個有し、前記複数個の前記昇圧型スイッチング電源回路を縦続接続して得られる縦続接続昇圧型スイッチング電源回路であって、
前記縦続接続昇圧型スイッチング電源回路の最後段の出力側に出力される出力電力と前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電力との比を電力効率ηnとし、
前記縦続接続昇圧型スイッチング電源回路の前記最後段の昇圧型スイッチング電源回路の損失に対応する抵抗の値をrnnとし、
前記縦続接続昇圧型スイッチング電源回路の出力側に接続される等価負荷抵抗の値をRとし、
前記縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電圧の値をEoとし、前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値をEdとし、
下記式5を満たす電力効率ηnとする実数nを求め、前記実数nを切捨て、四捨五入、または切上げて得られる整数と等しい個数の前記昇圧型スイッチング電源回路を縦続接続するものである。
∂ηn/∂n=∂〔1/《1+〈[1−{1−4×(rnn/R)×(Eo/Ed)2/n}1/2]/{2×(rnn/R)×(Eo/Ed)1/n}〉2×(rnn/R)》n〕/∂n=0・・・・・・・式5
In another aspect of the present invention, one end of the inductor, one end of the switch element, and one end of the diode are connected, the other end of the inductor and the other end of the switch element are input, and the other end of the diode and the switch A capacitor is connected between the other end of the element, and a plurality of boosting switching power supply circuits formed with both ends of the capacitor as output sides are connected in cascade. A cascaded boost type switching power supply circuit obtained,
The ratio of the output power output to the output side of the last stage of the cascaded boost type switching power supply circuit and the input power input to the input side of the cascaded boost type switching power supply circuit is defined as power efficiency η n
The resistance value corresponding to the loss of the last step-up switching power supply circuit of the cascaded step-up switching power supply circuit is represented by r nn .
The value of the equivalent load resistance connected to the output side of the cascaded boost type switching power supply circuit is R,
The value of the output voltage output to the output side of the cascaded boost type switching power supply circuit is E o, and the value of the input voltage input to the input side of the cascaded boost type switching power supply circuit is E d ,
A real number n is obtained as a power efficiency η n satisfying the following
∂η n / ∂n = ∂ [1 / << 1 + <[1- {1−4 × (r nn / R) × (E o / E d ) 2 / n } 1/2 ] / {2 × (r nn / R) × (E o / E d ) 1 / n }> 2 × (r nn / R) >> n ] / ∂n = 0.
本発明の昇圧型スイッチング電源回路によれば、縦続接続昇圧型スイッチング電源回路の入力電圧と出力電圧との電圧比に応じて、適切なる縦続接続段数を有する縦続接続昇圧型スイッチング電源回路を提供できる。 According to the step-up switching power supply circuit of the present invention, it is possible to provide a cascade connection step-up switching power supply circuit having an appropriate number of cascade connection stages according to the voltage ratio between the input voltage and the output voltage of the cascade connection step-up switching power supply circuit. .
本発明の実施形態の縦続接続昇圧型スイッチング電源回路は、昇圧型スイッチング電源回路をn段縦続接続して構成されるものであり、入力電圧と出力電圧との電圧比に応じて、縦続接続する昇圧型スイッチング電源回路の段数を適切なものとするものである。 The cascaded step-up switching power supply circuit according to the embodiment of the present invention is configured by cascading step-up switching power supply circuits in n stages, and is cascaded according to the voltage ratio between the input voltage and the output voltage. The number of steps of the step-up switching power supply circuit is made appropriate.
発明を実施するための形態では、インダクタの一端とスイッチ素子の一端とダイオードの一端とを接続し、インダクタの他端とスイッチ素子の他端とを入力側とし、ダイオードの他端とスイッチ素子の他端との間にコンデンサを接続し、コンデンサの両端を出力側として形成される昇圧型スイッチング電源回路を複数個有し、複数個の昇圧型スイッチング電源回路をn段縦続接続して得られる縦続接続昇圧型スイッチング電源回路を構成する。そして、縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電力と縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電力との比である効率(電力効率)と、縦続接続昇圧型スイッチング電源回路の最後段の昇圧型スイッチング電源回路の損失に対応する抵抗の値と出力側に接続される等価負荷抵抗の値との比と、縦続接続昇圧型スイッチング電源回路の出力側に出力される電圧の値と、縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値と、の関係から電力効率の値が最大となる整数nで与えられる数の昇圧型スイッチング電源回路を縦続接続するものである。 In the mode for carrying out the invention, one end of the inductor, one end of the switch element, and one end of the diode are connected, the other end of the inductor and the other end of the switch element are set as the input side, and the other end of the diode and the switch element are connected. A plurality of boosting switching power supply circuits formed by connecting a capacitor between the other end and having both ends of the capacitor as the output side, and cascaded by connecting a plurality of boosting switching power supply circuits in n stages A connection boost type switching power supply circuit is configured. Then, the efficiency (power efficiency) which is the ratio of the output power output to the output side of the cascaded boost type switching power supply circuit and the input power input to the input side of the cascaded boost type switching power supply circuit, and the cascaded boosting Of the resistance corresponding to the loss of the boost switching power supply circuit at the last stage of the step-up switching power supply circuit and the value of the equivalent load resistance connected to the output side, and output to the output side of the cascaded step-up switching power supply circuit Boosting switching power supply circuit of the number given by the integer n that maximizes the value of power efficiency from the relationship between the value of the voltage to be input and the value of the input voltage input to the input side of the cascaded boosting switching power supply circuit Are connected in cascade.
発明を実施するための別の形態では、上述したように電力効率の値が最大となる整数nで与えられる数の昇圧型スイッチング電源回路を縦続接続して構成され、そのn段の各々に対応するn個のスイッチ素子の中で(n−j)個のスイッチ素子は、予め定める固定時間の間オフとされ、j個のスイッチ素子は、可変時間の間オフとされ、可変時間を制御して、出力電圧を制御するものである。ここで、整数jは0から整数nまでの任意の整数として設定することができる。整数jが0の場合には、n段の昇圧型スイッチング電源回路のn個のスイッチ素子のすべてを、予め定める固定時間の間、オフとする制御がおこなわれる。整数jが整数nの場合には、n段の昇圧型スイッチング電源回路のn個のスイッチ素子のすべてを、出力電圧に応じて変化する可変時間の間、オフとする制御がおこなわれる。整数jが1ないし(n−1)の範囲の場合には、(n−j)個のスイッチ素子を、予め定める固定時間の間、オフとし、j個のスイッチ素子を、出力電圧に応じて変化する可変時間の間、オフとする制御がおこなわれる。 In another embodiment for carrying out the invention, as described above, the number of boosting switching power supply circuits that are given by an integer n that maximizes the value of power efficiency is connected in cascade, corresponding to each of the n stages. Among the n switch elements, (n−j) switch elements are turned off for a predetermined fixed time, and j switch elements are turned off for a variable time to control the variable time. Thus, the output voltage is controlled. Here, the integer j can be set as an arbitrary integer from 0 to an integer n. When the integer j is 0, control is performed to turn off all the n switch elements of the n-stage step-up switching power supply circuit for a predetermined fixed time. When the integer j is an integer n, control is performed to turn off all the n switch elements of the n-stage step-up switching power supply circuit for a variable time that varies according to the output voltage. When the integer j is in the range of 1 to (n−1), (n−j) switch elements are turned off for a predetermined fixed time, and the j switch elements are turned on according to the output voltage. Control is performed to turn off during the changing variable time.
発明を実施するためのまた別の形態では、縦続接続昇圧型スイッチング電源回路の入力電圧の値が変化する場合において、入力電圧が最も低い電圧に対する効率が最も良好となる段数を有するように、昇圧型スイッチング電源回路の縦続接続の数を予め設定しておき、入力電圧に応じて、常時オフとなるスイッチ素子の個数を変化させるものである。 In another form for carrying out the invention, when the value of the input voltage of the cascaded step-up switching power supply circuit changes, the boosting is performed so that the efficiency with respect to the lowest input voltage is the highest. The number of cascade connection of the type switching power supply circuit is set in advance, and the number of switch elements that are always off is changed according to the input voltage.
発明を実施するための、さらに別の形態では、整数nとは異なる整数を整数i(i<n)または整数p(p>n)とし、予め与える、所定の効率の許容の減少量を許容減少量εとして、i段縦続接続昇圧型スイッチング電源回路の電力効率ηiまたはp段縦続接続昇圧型スイッチング電源回路の電力効率ηpが、電力効率ηn−電力効率ηi<許容減少量ε、または、電力効率ηn−電力効率ηp<許容減少量ε、となるように縦続接続の数を設定するものである。 In still another embodiment for carrying out the invention, an integer different from the integer n is set to an integer i (i <n) or an integer p (p> n), and an allowable reduction amount of a predetermined efficiency given in advance is allowed. as reduction epsilon, power efficiency eta p of the power efficiency eta i or p cascaded step-up switching power supply circuit of the i cascaded step-up switching power supply circuit, power efficiency eta n - power efficiency eta i <allowable decrease epsilon Alternatively, the number of cascade connections is set so that power efficiency η n −power efficiency η p <allowable decrease amount ε.
発明を実施するための、さらにまた別の形態では、縦続接続昇圧型スイッチング電源回路において、電力効率の値が最大となる昇圧型スイッチング電源回路の縦続接続の数を求めるに際して、電力効率を縦続接続の数nで表す関数を与える。そして、電力効率を数nで偏微分して電力効率が最大となる実数nを求め、さらに、切捨て、四捨五入、切上げ、の各演算のいずれかをおこなうことによって実数nを整数化して、電力効率の値が最大となる昇圧型スイッチング電源回路の縦続接続の数を求めるものである。 In still another embodiment for carrying out the invention, in determining the number of cascaded switching power supply circuits having the maximum power efficiency value in the cascaded boosting switching power supply circuit, the power efficiency is cascaded. A function represented by the number n of Then, the power efficiency is partially differentiated by a number n to obtain a real number n that maximizes the power efficiency, and the real number n is converted to an integer by performing any of the operations of rounding down, rounding off, and rounding up. The number of cascade connection of the step-up switching power supply circuit that maximizes the value of is obtained.
以下に具体的な実施形態について説明をする。一般的なn段縦続接続された昇圧型スイッチング電源回路(n段縦続接続昇圧型スイッチング電源回路)について説明をするに際して、以下の順番で説明をする。まず、回路損失がある場合の1段の昇圧型スイッチング電源回路について説明をする。次に、回路損失がある場合の2段縦続接続された昇圧型スイッチング電源回路(2段縦続接続昇圧型スイッチング電源回路)について説明をする。さらに、回路損失がある場合の3段縦続接続された昇圧型スイッチング電源回路(3段縦続接続昇圧型スイッチング電源回路)について説明をする。そして、最後に、回路損失がある場合のn段縦続接続昇圧型スイッチング電源回路について説明をする。以下では、nが実数である旨を明記する以外は、nは正の整数を指すものである。 Specific embodiments will be described below. When a general n-stage cascaded boosting switching power supply circuit (n-stage cascaded boosting switching power supply circuit) is described, the description will be given in the following order. First, a one-stage boosting switching power supply circuit when there is a circuit loss will be described. Next, a step-up switching power supply circuit (two-stage cascade connection step-up switching power supply circuit) in which there is a circuit loss will be described. Further, a description will be given of a step-up switching power supply circuit (three-stage cascade connection step-up switching power supply circuit) in a case where there is a circuit loss. Finally, an n-stage cascaded step-up switching power supply circuit when there is a circuit loss will be described. In the following, n refers to a positive integer, except that n is a real number.
(回路損失がある場合の昇圧型スイッチング電源回路)
まず、回路損失がある場合の1段の昇圧型スイッチング電源回路について説明をする。
(Boost type switching power supply circuit when there is circuit loss)
First, a one-stage boosting switching power supply circuit when there is a circuit loss will be described.
図35に示す回路においては表現されていないが、昇圧型スイッチング電源回路で生じる損失は、スイッチ素子S1の順方向電圧降下損、スイッチ素子S1のスイッチング損、インダクタL1の銅損、インダクタL1の鉄損、ダイオードD1の順方向電圧降下損、ダイオードD1のスイッチング損、コンデンサC1の誘電体損が、主なるものである。このような、回路損失がある場合の昇圧型スイッチング電源回路の等価回路については、従来、あまり検討をされてこなかった。その理由は、1段の昇圧型スイッチング電源回路では、損失をどのように等価回路として置き換えようとも回路解析に大きな影響は生じなかったからである。しかしながら、縦続接続昇圧型スイッチング電源回路については、回路損失を考慮に入れなければ正確な解析は困難である。回路損失がある場合の解析に適した、1段の昇圧型スイッチング電源回路、2段縦続接続昇圧型スイッチング電源回路、3段縦続接続昇圧型スイッチング電源回路の等価回路について説明をした後に、n段縦続接続昇圧型スイッチング電源回路に拡張をした等価回路について説明をする。 Although not represented in the circuit shown in FIG. 35, loss caused by the step-up switching power supply circuit, the forward voltage drop losses of the switching element S 1, the switching loss of the switching element S 1, the inductor L 1 copper loss, inductor L 1 of the core loss, the forward voltage drop losses of the diode D 1, switching loss of the diode D 1, a dielectric loss of the capacitor C 1 is what the Lord. Such an equivalent circuit of a step-up switching power supply circuit when there is a circuit loss has not been studied so far. The reason for this is that in a single-stage boosting switching power supply circuit, no matter how the loss is replaced with an equivalent circuit, the circuit analysis is not greatly affected. However, accurate analysis is difficult for cascaded boost type switching power supply circuits unless circuit loss is taken into consideration. After describing an equivalent circuit of a one-stage boosting switching power supply circuit, a two-stage cascaded boosting switching power supply circuit, and a three-stage cascaded boosting switching power supply circuit suitable for analysis when there is a circuit loss, an n-stage An equivalent circuit that is an extension of the cascaded boost type switching power supply circuit will be described.
図1は回路損失がある場合の1段の昇圧型スイッチング電源回路の等価回路を示す図である。つまり、図1に示す等価回路は、損失がない場合の等価回路(図35を参照)に対する損失がある場合の等価回路である。図1では、スイッチ素子S1の順方向電圧降下損、スイッチ素子S1のスイッチング損、インダクタL11の銅損、インダクタL11の鉄損、ダイオードD1の順方向電圧降下損、ダイオードD1のスイッチング損、コンデンサC11の誘電体損のすべてを含む損失を損失抵抗r11として表すものである。また、負荷については、抵抗負荷のみならず、電子回路が負荷である場合にも、負荷に印加される出力電圧を負荷に流れる電流で割ることによって得られる値に対応した、抵抗値Rを有する等価負荷抵抗Rとして以下では取扱う。 FIG. 1 is a diagram showing an equivalent circuit of a one-stage step-up switching power supply circuit when there is a circuit loss. That is, the equivalent circuit shown in FIG. 1 is an equivalent circuit when there is a loss with respect to the equivalent circuit when there is no loss (see FIG. 35). In Figure 1, the forward voltage drop losses of the switching element S 1, the switching loss of the switching element S 1, the copper loss of the inductor L 11, the iron loss of the inductor L 11, the forward voltage drop losses of the diode D 1, a diode D 1 switching loss is representative as a loss resistance r 11 losses, including all of the dielectric loss of the capacitor C 11. The load has a resistance value R corresponding to a value obtained by dividing the output voltage applied to the load by the current flowing through the load, not only in the case of a resistance load but also in the case where the electronic circuit is a load. The equivalent load resistance R will be treated below.
図2は図1に示す等価回路をスイッチ素子の状態によって2つの等価回路で表す図である。図2(a)は、図1に示す回路のスイッチ素子S1がオン(on)のときの等価回路である。このとき、スイッチ素子S1はオン(on)であり導通しており、ダイオードD1はオフ(off)であり非導通であるので図1に示す回路は、図2(a)に示すように、2つの分離した回路として表される。ここで、スイッチ素子S1、ダイオードD1は、いずれも、理想的なスイッチ素子として扱われている。 FIG. 2 is a diagram showing the equivalent circuit shown in FIG. 1 as two equivalent circuits depending on the state of the switch element. FIG. 2A is an equivalent circuit when the switch element S1 of the circuit shown in FIG. 1 is on. At this time, switching element S 1 is conducting is on (on), the circuit shown in FIG. 1 because the diode D 1 is a an is nonconductive off (off), as shown in FIG. 2 (a) Represented as two separate circuits. Here, the switch element S 1 and the diode D 1 are both treated as ideal switch elements.
図2(b)は、図1に示す回路のスイッチ素子S1がオフ(off)のときの等価回路である。このとき、スイッチ素子S1はオフ(off)であり非導通であり、ダイオードD1はオン(on)であり導通であるので図1に示す回路は図2(b)に示すように、ひとつの回路として表される。 FIG. 2B is an equivalent circuit when the switch element S1 of the circuit shown in FIG. 1 is off. At this time, switching element S 1 is non-conductive OFF (off), the diode D 1 is the conduction is on (on), as the circuit shown in FIG. 1 are shown in FIG. 2 (b), the one It is expressed as a circuit.
図3は、図2(a)に示す等価回路と図2(b)に示す等価回路をひとつの等価回路で表す過程において導入される等価回路を示す図である。図3(a)はスイッチ素子S1がオン(on)のときの等価回路であり、図3(b)はスイッチ素子S1がオフ(off)のときの等価回路である。図3(a)と図3(b)との違いは、理想トランスの巻線比が図3(a)では1:0であるのに対して、理想トランスの巻線比が図3(b)では1:1である点である。 FIG. 3 is a diagram showing an equivalent circuit introduced in the process of representing the equivalent circuit shown in FIG. 2A and the equivalent circuit shown in FIG. 2B as one equivalent circuit. 3 (a) is an equivalent circuit when the switch element S 1 is turned on (on), 3 (b) is an equivalent circuit when the switch element S 1 is off (off). The difference between FIG. 3A and FIG. 3B is that the winding ratio of the ideal transformer is 1: 0 in FIG. 3A, whereas the winding ratio of the ideal transformer is FIG. ) Is 1: 1.
図4は、図3に示す等価回路を変形して図3(a)に示す回路と図3(b)に示す回路をひとつの回路にまとめた等価回路の図である。ここで、Tsはスイッチ素子S1がオン(on)の区間とオフ(off)の区間とを有する一周期の時間であり、この一周期が連続して繰り返される。Toff1はスイッチ素子S1がオフである時間である。一周期の間の状態平均を取ると、図4に示す等価回路が得られる。図4に示す一周期の間の状態平均の等価回路では、理想トランスの巻線比は1:Toff1/Tsである。 FIG. 4 is a diagram of an equivalent circuit obtained by modifying the equivalent circuit shown in FIG. 3 and combining the circuit shown in FIG. 3A and the circuit shown in FIG. 3B into one circuit. Here, T s is a period of time in which the switching element S 1 has an on period and an off period, and this one period is repeated continuously. T off1 is the time switching element S 1 is off. Taking the state average during one period, the equivalent circuit shown in FIG. 4 is obtained. In the equivalent circuit of the state average during one period shown in FIG. 4, the winding ratio of the ideal transformer is 1: T off1 / T s .
図5は、図4に示す等価回路をさらに変形して等価負荷抵抗Rの側から見た等価回路を示す図である。即ち、等価負荷抵抗Rの側から見ると、入力電圧の値は(Ts/Toff1)×Edであり、損失の値は(Ts/Toff1)2×r11であり、インダクタL11のインダクタンスの値は(Ts/Toff1)2×L11である。この等価回路において等価負荷抵抗Rの側の素子である、コンデンサC11のキャパシタンスの値はC11、等価負荷抵抗Rの抵抗の値はRであり、図1におけると同じ値である。 FIG. 5 is a diagram showing an equivalent circuit viewed from the equivalent load resistance R side by further modifying the equivalent circuit shown in FIG. That is, when viewed from the equivalent load resistance R side, the value of the input voltage is (T s / T off1 ) × E d , the value of the loss is (T s / T off1 ) 2 × r 11 , and the inductor L The inductance value of 11 is (T s / T off1 ) 2 × L 11 . It is an element on the side of the equivalent load resistor R in the equivalent circuit, the value of the capacitance of the capacitor C 11 C 11, the value of resistance of the equivalent parallel resistor R is R, the same value as in Figure 1.
図6は、図5に示す等価回路から得られる定常状態における等価回路を示す図である。定常状態においては、インダクタL11とコンデンサC11とが関与しないので、出力電圧Eoと入力電圧Edとの関係は、数式(1)で表される。 6 is a diagram showing an equivalent circuit in a steady state obtained from the equivalent circuit shown in FIG. In the steady state, the inductor L 11 and the capacitor C 11 are not involved, so the relationship between the output voltage E o and the input voltage E d is expressed by Equation (1).
Eo=(Ts/Toff1)×Ed×[1/{1+(Ts/Toff1)2×(r11/R)}]
(1)
E o = (T s / T off1 ) × E d × [1 / {1+ (T s / T off1 ) 2 × (r 11 / R)}]
(1)
数式(1)から、等価負荷抵抗R(抵抗値はR)で消費される電力(負荷電力)と損失抵抗r11(抵抗値はr11)で消費される電力(損失電力)とを求めると、効率η1は数式(2)で表される。 From the formula (1), the power consumed by the equivalent load resistance R (resistance value R) (load power) and the power consumed by the loss resistance r 11 (resistance value r 11 ) (loss power) are obtained. The efficiency η 1 is expressed by Equation (2).
η1=負荷電力/(負荷電力+損失電力)
=R×(負荷電流)2/{R×(負荷電流)2+(Ts/Toff1)2×r11×(負荷電流)2}
=R/{R+(Ts/Toff1)2×r11}
=1/{1+(Ts/Toff1)2×(r11/R)} (2)
η 1 = load power / (load power + loss power)
= R × (load current) 2 / {R × (load current) 2 + (T s / T off1 ) 2 × r 11 × (load current) 2 }
= R / {R + (T s / T off1) 2 × r 11}
= 1 / {1+ (T s / T off1) 2 × (
また、数式(1)と数式(2)より、数式(3)が得られる。 Moreover, Formula (3) is obtained from Formula (1) and Formula (2).
Eo=(Ts/Toff1)×Ed×η1 (3)
E o = (T s / T off1 ) × E d × η 1 (3)
つまり、損失抵抗r11の値が0である場合(効率η1が1(100%)の場合)には、数式(3)で得られるEoの値は、Eo=(Ts/Toff1)×Edとなって、数式(51)と一致することとなる。 That is, when the value of the loss resistance r 11 is 0 (when the efficiency η 1 is 1 (100%)), the value of E o obtained by Equation (3) is E o = (T s / T off1 ) × E d , which matches the equation (51).
後述する本実施形態の縦続接続昇圧型スイッチング電源回路は、複数個の同一トポロジーの1段の昇圧型スイッチング電源回路を複数個縦続接続して得られるものである。ここで、同一トポロジーとは、回路素子の種類が同一で同一の接続であることをいうものである。縦続接続昇圧型スイッチング電源回路の各段は、図1に示すような、インダクタL11の一端とスイッチ素子S1の一端とダイオードD1の一端とを接続し、インダクタL11の他端とスイッチ素子S1の他端とを入力側として、ダイオードD1の他端とスイッチ素子S1の他端との間にコンデンサC11を接続し、コンデンサC11の両端を出力側として形成される昇圧型スイッチング電源回路と同一トポロジーとされている。 A cascade-connected boosting switching power supply circuit according to the present embodiment, which will be described later, is obtained by cascading a plurality of one-stage boosting switching power supply circuits having the same topology. Here, the same topology means that the circuit elements are of the same type and have the same connection. Each stage of the cascade step-up switching power supply circuit, as shown in FIG. 1, connects the one end with one end of the switching element S 1 with one end of the diode D 1 of the inductor L 11, the other end and the switch of the inductor L 11 the other end of the element S 1 as input, boosting connect the capacitor C 11 between the other ends and the switching element S 1 of the diode D 1, is formed at both ends of the capacitor C 11 as an output side The topology is the same as the type switching power supply circuit.
このような昇圧型スイッチング電源回路においては、損失は等価的に損失抵抗r11に置きかえられ、出力側に接続される負荷は等価的に等価負荷抵抗Rに置きかえられる。損失抵抗r11の値をr11とし、等価負荷抵抗Rの値をRとし、1周期の時間をTsとし、1周期毎にオン・オフ制御されるスイッチ素子S1のオフ時間をToff1とすれば、(r11/R)と(Ts/Toff1)とが効率η1に関係をする。 In such a step-up switching power supply circuit, losses replaced with equivalently loss resistance r 11, the load connected to the output side is replaced equivalently equivalent load resistor R. The value of the loss resistance r 11 and r 11, equivalent load value of the resistor R and the R, 1 a period of time and T s, the on-off control off time of the switching element S 1 is in every cycle T off1 Then, (r 11 / R) and (T s / T off1 ) are related to the efficiency η 1 .
そして、(r11/R)と出力電圧の値であるEoと入力電圧の値であるEdとが与えられれば、数式(1)に示す関係式から、(Ts/Toff1)の値が求まり、数式(2)に示す関係式に(r11/R)の値と(Ts/Toff1)の値とを代入して、効率η1の値を求めることができることとなる。 If (r 11 / R), E o which is the value of the output voltage, and E d which is the value of the input voltage are given, from the relational expression shown in Equation (1), (T s / T off1 ) The value is obtained, and the value of efficiency η 1 can be obtained by substituting the value of (r 11 / R) and the value of (T s / T off1 ) into the relational expression shown in Equation (2).
(回路損失がある場合の2段縦続接続昇圧型スイッチング電源回路)
次に、回路損失がある場合の2段縦続接続昇圧型スイッチング電源回路について説明をする。
(Two-stage cascaded step-up switching power supply circuit when there is circuit loss)
Next, a two-stage cascaded step-up switching power supply circuit when there is a circuit loss will be described.
図7は、図1に示す回路とトポロジーが同一の回路を2段縦続接続した回路である2段縦続接続昇圧型スイッチング電源回路を示す図である。スイッチ素子S1とスイッチ素子S2は、一周期におけるオフ(off)の時間が同一の値となるように制御される。ここで、一周期をTs、オフ(off)の時間をToff2として、スイッチ素子S1とスイッチ素子S2とが制御されるものである。入力電圧がEd、出力電圧がEoであり、等価負荷抵抗R(抵抗値はR)を有する2段縦続接続昇圧型スイッチング電源回路について、効率η2を求める。効率η2を求めるに際して、まず、出力電圧Eo、電圧E1、入力電圧Ed、の関係式を以下に示すようにして求める。ここで、電圧E1は、最も入力側に近い1段目の出力電圧であり、同時に2段目の入力電圧でもある。 FIG. 7 is a diagram showing a two-stage cascaded step-up switching power supply circuit that is a circuit in which two stages of circuits having the same topology as the circuit shown in FIG. 1 are cascade-connected. Switching element S 1 and switching element S 2 is controlled so that the time off (off) in one period becomes the same value. Here, the switch element S 1 and the switch element S 2 are controlled by setting T s as one cycle and T off2 as an off time. An efficiency η 2 is obtained for a two-stage cascaded step-up switching power supply circuit having an input voltage E d , an output voltage E o , and having an equivalent load resistance R (resistance value R). In determining the efficiency η 2 , first, a relational expression of the output voltage E o , the voltage E 1 , and the input voltage E d is determined as shown below. Here, the voltage E 1 is the first stage output voltage closest to the input side, is also the second stage input voltage at the same time.
図7に示す回路の定常状態における、出力電圧Eoと電圧E1の関係は数式(4)で表される。また、電圧E1と入力電圧Edとの定常状態における関係は数式(5)で表される。ここで、r21は、1段目の昇圧型スイッチング電源回路(入力側に接続される昇圧型スイッチング電源回路)の損失を抵抗に置き換えたものであり、r22は2段目の昇圧型スイッチング電源回路(出力側に接続される昇圧型スイッチング電源回路)の損失を抵抗に置き換えたものであり、R21は1段目の昇圧型スイッチング電源回路の定常状態における等価負荷抵抗である。 The relationship between the output voltage E o and the voltage E 1 in the steady state of the circuit shown in FIG. 7 is expressed by Equation (4). The relationship in a steady state of the input voltage E d and the voltage E 1 is expressed by Equation (5). Here, r 21 is obtained by replacing the loss of the first step-up switching power supply circuit (step-up switching power supply circuit connected to the input side) with a resistor, and r 22 is the second step boost switching switching circuit. The loss of the power supply circuit (step-up switching power supply circuit connected to the output side) is replaced with a resistor, and R 21 is the equivalent load resistance in the steady state of the first step-up switching power supply circuit.
Eo=(Ts/Toff2)×E1×[1/{1+(Ts/Toff2)2×(r22/R)}] (4)
E1=(Ts/Toff2)×Ed×[1/{1+(Ts/Toff2)2×(r21/R21)}] (5)
E o = (T s / T off2 ) × E 1 × [1 / {1+ (T s / T off2 ) 2 × (r 22 / R)}] (4)
E 1 = (T s / T off2) × E d × [1 / {1+ (T s / T off2) 2 × (
数式(4)と数式(5)から、電圧E1を消去して、数式(6)に示すように、出力電圧Eoと入力電圧Edとの関係式を得る。 From equation (4) and Equation (5) erases the voltage E 1, as shown in Equation (6), to obtain a relationship between the output voltage E o and the input voltage E d.
Eo=(Ts/Toff2)2×Ed×[1/{1+(Ts/Toff2)2×(r21/R21)}]×[1/{1+(Ts/Toff2)2×(r22/R)}] (6)
E o = (T s / T off2 ) 2 × E d × [1 / {1+ (T s / T off2 ) 2 × (r 21 / R 21 )}] × [1 / {1+ (T s / T off2 2 × (r 22 / R)}] (6)
数式(6)より、回路損失がある場合の2段縦続接続昇圧型スイッチング電源回路の効率η2は数式(7)によって与えられる。 From Equation (6), the efficiency η 2 of the two-stage cascaded step-up switching power supply circuit when there is a circuit loss is given by Equation (7).
η2=[1/{1+(Ts/Toff2)2×(r21/R21)}]×[1/{1+(Ts/Toff2)2×(r22/R)}] (7)
η 2 = [1 / {1+ (T s / T off2 ) 2 × (r 21 / R 21 )}] × [1 / {1+ (T s / T off2 ) 2 × (r 22 / R)}] ( 7)
ここで、数式(7)の右辺の第1項は1段目の昇圧型スイッチング電源回路の効率η21であり、数式(7)の右辺の第2項は2段目の昇圧型スイッチング電源回路の効率η22である。効率η2=η21×η22で表される。 Here, the first term on the right side of Equation (7) is the efficiency η 21 of the first step-up switching power supply circuit, and the second term on the right side of Equation (7) is the second step-up switching power supply circuit. which is the efficiency η 22. Efficiency η 2 = η 21 × η 22
等価負荷抵抗Rに供給される電力をWRとすると、2段目の昇圧型スイッチング電源回路における損失W22は数式(8)で求められ、1段目の昇圧型スイッチング電源回路における損失W21は数式(9)で求められる。 When the power supplied to the equivalent load resistor R and W R, loss W 22 in the step-up switching power supply circuit of the second stage is obtained by the equation (8), the loss in the step-up switching power supply circuit of the first stage W 21 Is obtained by Equation (9).
W22=WR×(1−η22)/η22 (8)
W21=WR×(1−η21)/(η21×η22) (9)
W 22 = W R × (1 -η 22) / η 22 (8)
W 21 = W R × (1 -η 21) / (
数式(8)と数式(9)より、数式(10)を得る。 Expression (10) is obtained from Expression (8) and Expression (9).
W21/W22={WR×(1−η21)/(η21×η22)}/{WR×(1−η22)/η22}=(1−η22)×η21/(1−η21) (10)
W 21 / W 22 = {W R × (1-η 21) / (
ここで、数式(7)において、(r21/R21)=(r22/R)である場合には、1段目の昇圧型スイッチング電源回路の効率η21と2段目の昇圧型スイッチング電源回路の効率η22が等しいものとなる。 Here, in Equation (7), when (r 21 / R 21 ) = (r 22 / R), the efficiency η 21 of the first step-up switching power supply circuit and the step-up switching of the second step The efficiency η 22 of the power supply circuit is equal.
そして、数式(8)〜数式(9)が示すように、厳密には、より前段の昇圧型スイッチング電源回路の損失がより大きくなるが、η21=η22≒1の場合(即ち、r22<<R、r21<<R21で、(r21/R21)=(r22/R)である場合)においては、1段目の昇圧型スイッチング電源回路の損失W21と2段目の昇圧型スイッチング電源回路の損失W22とを略等しいものとできる。このようにして、各段における損失を略同じものとすることは、各段における発熱を略均一として熱集中を防ぐ意味から好ましい。 Strictly speaking, as shown in the equations (8) to (9), the loss of the step-up switching power supply circuit in the previous stage becomes larger, but in the case of η 21 = η 22 ≈1 (that is, r 22 << R, r 21 << R 21 and (r 21 / R 21 ) = (r 22 / R)), the loss W 21 of the first step-up switching power supply circuit and the second stage The loss W 22 of the step-up switching power supply circuit can be made substantially equal. In this way, it is preferable to make the losses in each stage substantially the same in terms of preventing heat concentration by making the heat generation in each stage substantially uniform.
(r21/R21)=(r22/R)とする場合には、数式(6)から、(r21/R21)を消去して、数式(11)を得ることができる。ここで、R21=(Toff2/Ts)2×Rであり、r21=(Toff2/Ts)2×r22であることは、図7に示す等価回路から明らかである。 In the case of (r 21 / R 21 ) = (r 22 / R), (r 21 / R 21 ) can be deleted from Equation (6) to obtain Equation (11). Here, it is clear from the equivalent circuit shown in FIG. 7 that R 21 = (T off2 / T s ) 2 × R and r 21 = (T off2 / T s ) 2 × r 22 .
Eo=(Ts/Toff2)2×Ed×[1/{1+(Ts/Toff2)2×(r22/R)}]2 (11)
E o = (T s / T off2 ) 2 × E d × [1 / {1+ (T s / T off2 ) 2 × (r 22 / R)}] 2 (11)
数式(11)より、回路損失がある場合の2段縦続接続昇圧型スイッチング電源回路の効率η2は数式(12)によって与えられる。 From Equation (11), the efficiency η 2 of the two-stage cascaded step-up switching power supply circuit when there is a circuit loss is given by Equation (12).
η2=[1/{1+(Ts/Toff2)2×(r22/R)}]2
=1/{1+(Ts/Toff2)2×(r22/R)}2 (12)
η 2 = [1 / {1+ (T s / T off2 ) 2 × (r 22 / R)}] 2
= 1 / {1+ (T s / T off2 ) 2 × (r 22 / R)} 2 (12)
要するに、本実施形態の2段縦続接続昇圧型スイッチング電源回路は、2個の昇圧型スイッチング電源回路を2段縦続接続して得られるものである。この2段縦続接続昇圧型スイッチング電源回路の1段目(前段)は、インダクタL21の一端とスイッチ素子S1の一端とダイオードD1の一端とを接続し、インダクタL21の他端とスイッチ素子S1の他端とを入力側とする。そして、ダイオードD1の他端とスイッチ素子S1の他端との間にコンデンサC21を接続し、コンデンサC21の両端を出力側として形成されるものである。また、損失は等価的に損失抵抗r21に置きかえられる。 In short, the two-stage cascaded step-up switching power supply circuit of the present embodiment is obtained by cascading two step-up switching power supply circuits in two stages. The first stage (previous stage) of the two-stage cascaded step-up switching power supply circuit connects one end of the inductor L 21 , one end of the switch element S 1 , and one end of the diode D 1 , and the other end of the inductor L 21 and the switch the other end of the element S 1 to the input side. Then, connect the capacitor C 21 between the other end and the other end of the switch element S 1 of the diode D 1, is intended to be formed at both ends of the capacitor C 21 as an output side. Further, loss is replaced equivalently loss resistance r 21.
また、この2段縦続接続昇圧型スイッチング電源回路の2段目(後段)は、インダクタL22の一端とスイッチ素子S2の一端とダイオードD2の一端とを接続し、インダクタL22の他端とスイッチ素子S2の他端とを入力側とする。そして、ダイオードD2の他端とスイッチ素子S2の他端との間にコンデンサC22を接続し、コンデンサC22の両端を出力側として形成されるものである。そして、損失は等価的に損失抵抗r22に置きかえられ、出力側に接続される負荷は等価的に等価負荷抵抗Rに置きかえられる。 Further, the second stage of this two-stage cascaded step-up switching power supply circuit (latter stage) connects the one end with one end of the switching element S 2 of the one end and the diode D 2 of the inductor L 22, the other end of the inductor L 22 to the input side and the other end of the switch element S 2. Then, connect the capacitor C 22 between the other end and the other end of the switch element S 2 of the diode D 2, are those formed with both ends of the capacitor C 22 as an output side. The loss is replaced with equivalently loss resistance r 22, the load connected to the output side is replaced equivalently equivalent load resistor R.
損失抵抗r22の値をr22とし、等価負荷抵抗Rの値をRとし、1周期の時間をTsとし、1周期毎にオン・オフ制御されるスイッチ素子S1、スイッチ素子S2のオフ時間をToff2とすれば、(r22/R)と(Ts/Toff2)とが効率η2に関係をする。ここで、1段目の昇圧型スイッチング電源回路から見た定常状態における等価負荷抵抗R21の値をR21とし、1段目の昇圧型スイッチング電源回路の損失に応じた損失抵抗r21の値をr21とする。各段の効率が等しいとすると、(r22/R)=(r21/R21)の関係が成立する。 The value of the loss resistance r 22 and r 22, the value of the equivalent load resistor R and R, one cycle time and T s, the switch element S 1 is turned on and off control for each cycle, the switching element S 2 If the off time is T off2 , (r 22 / R) and (T s / T off2 ) are related to the efficiency η 2 . Here, the value of the equivalent load resistance R 21 in the steady state as viewed from the first step-up switching power supply circuit is R 21, and the value of the loss resistance r 21 according to the loss of the first step-up switching power supply circuit. Is r 21 . If the efficiency of each stage is equal, the relationship of (r 22 / R) = (r 21 / R 21 ) is established.
そして、(r22/R)と出力電圧の値であるEoと入力電圧の値であるEdとが与えられれば、数式(11)に示す関係式から、(Ts/Toff2)の値が求まり、数式(12)に示す関係式に(r22/R)の値と(Ts/Toff2)の値とを代入して効率η2の値を求めることができる。 If (r 22 / R), E o which is the value of the output voltage, and E d which is the value of the input voltage are given, from the relational expression shown in Equation (11), (T s / T off2 ) Motomari value can be obtained the value of efficiency eta 2 by substituting the value of the relational expression shown in equation (12) and the value of (r 22 / R) (T s / T off2).
(回路損失がある場合の3段縦続接続昇圧型スイッチング電源回路)
さらに、回路損失がある場合の3段縦続接続昇圧型スイッチング電源回路について説明をする。
(Three-stage cascaded step-up switching power supply circuit when there is circuit loss)
Further, a three-stage cascaded step-up switching power supply circuit when there is a circuit loss will be described.
図8は、図1に示す回路とトポロジーが同一の回路を3段縦続接続した回路を示す図である。スイッチ素子S1とスイッチ素子S2とスイッチ素子S3は、一周期におけるオフ(off)の時間が同一の値となるように制御される。ここで、一周期をTs、オフ(off)の時間をToff3として制御されるものとして、入力電圧の値としてEd、入力電圧の値としてEoを有する回路について、効率η3を求める。効率η3を求めるに際して、出力電圧Eo、電圧E1、電圧E2、入力電圧Ed、の関係式を以下に示すようにしてまず求める。 FIG. 8 is a diagram showing a circuit in which three stages of circuits having the same topology as the circuit shown in FIG. 1 are connected in cascade. The switch element S 1 , the switch element S 2, and the switch element S 3 are controlled so that the off times in one cycle have the same value. Here, assuming that one period is controlled as T s and an off time is controlled as T off3 , the efficiency η 3 is obtained for a circuit having E d as an input voltage value and E o as an input voltage value. . When obtaining the efficiency η 3 , first , the relational expressions of the output voltage E o , the voltage E 1 , the voltage E 2 , and the input voltage E d are obtained as shown below.
図8に示す回路の定常状態における、出力電圧Eoと電圧E2の関係は、数式(13)で表される。また、電圧E2と電圧E1との定常状態における関係は数式(14)で表される。また、電圧E1と入力電圧Edとの定常状態における関係は数式(15)で表される。ここで、r31は1段目の昇圧型スイッチング電源回路(入力側に接続される昇圧型スイッチング電源回路)の損失を抵抗に置き換えたものであり、r32は2段目の昇圧型スイッチング電源回路(中間に接続される昇圧型スイッチング電源回路)の損失を抵抗に置き換えたものであり、r33は3段目の昇圧型スイッチング電源回路(出力側に接続される昇圧型スイッチング電源回路)の損失を抵抗に置き換えたものであり、R31は1段目の昇圧型スイッチング電源回路から見た定常状態における等価負荷抵抗であり、R32は2段目の昇圧型スイッチング電源回路から見た定常状態における等価負荷抵抗である。 The relationship between the output voltage E o and the voltage E 2 in the steady state of the circuit shown in FIG. 8 is expressed by Equation (13). The relationship in a steady state of the voltage E 2 and the voltage E 1 is expressed by Equation (14). The relationship in a steady state of the input voltage E d and the voltage E 1 is expressed by Equation (15). Here, r 31 is obtained by replacing the loss of the first step-up switching power supply circuit (step-up switching power supply circuit connected to the input side) with a resistor, and r 32 is the second stage step-up switching power supply. circuit is intended by replacing the loss of (is connected to an intermediate step-up switching power supply circuit) to the resistance, r 33 is the step-up switching power supply circuit of the third stage (step-up switching power supply circuit connected to the output side) The loss is replaced by a resistor, R 31 is an equivalent load resistance in a steady state as seen from the first step-up switching power supply circuit, and R 32 is a steady state as seen from the second step-up switching power supply circuit. It is equivalent load resistance in the state.
Eo=(Ts/Toff3)×E2×[1/{1+(Ts/Toff3)2×(r33/R)}] (13)
E2=(Ts/Toff3)×E1×[1/{1+(Ts/Toff3)2×(r32/R32)}] (14)
E1=(Ts/Toff3)×Ed×[1/{1+(Ts/Toff3)2×(r31/R31)}] (15)
E o = (T s / T off3 ) × E 2 × [1 / {1+ (T s / T off3 ) 2 × (r 33 / R)}] (13)
E 2 = (T s / T off3 ) × E 1 × [1 / {1+ (T s / T off3 ) 2 × (r 32 / R 32 )}] (14)
E 1 = (T s / T off3) × E d × [1 / {1+ (T s / T off3) 2 × (
数式(13)〜数式(15)から、電圧E1、電圧E2を消去して、数式(16)に示す、出力電圧Eoと入力電圧Edとの関係式を得る。 From equation (13) to Equation (15), the voltage E 1, and erase voltage E 2, shown in equation (16), to obtain a relationship between the output voltage E o and the input voltage E d.
Eo=(Ts/Toff3)3×Ed×[1/{1+(Ts/Toff3)3×(r31/R31)}]×[1/{1+(Ts/Toff3)3×(r32/R32)}]×[1/{1+(Ts/Toff3)3×(r33/R)}] (16)
E o = (T s / T off3 ) 3 × E d × [1 / {1+ (T s / T off3 ) 3 × (r 31 / R 31 )}] × [1 / {1+ (T s / T off3 ) 3 × (r 32 / R 32)}] × [1 / {1+ (T s / T off3) 3 × (
数式(16)より、回路損失がある場合の3段縦続接続昇圧型スイッチング電源回路の効率η3は数式(17)によって与えられる。 From Equation (16), the efficiency η 3 of the three-stage cascaded step-up switching power supply circuit when there is a circuit loss is given by Equation (17).
η3=[1/{1+(Ts/Toff3)3×(r31/R31)}]×[1/{1+(Ts/Toff3)2×(r32/R32)}]×[1/{1+(Ts/Toff3)2×(r33/R)}] (17)
η 3 = [1 / {1+ (T s / T off3 ) 3 × (r 31 / R 31 )}] × [1 / {1+ (T s / T off3 ) 2 × (r 32 / R 32 )}] × [1 / {1+ (T s / T off3 ) 2 × (r 33 / R)}] (17)
ここで、数式(17)の右辺の第1項は1段目の昇圧型スイッチング電源回路の効率η31であり、数式(17)の右辺の第2項は2段目の昇圧型スイッチング電源回路の効率η32であり、数式(17)の右辺の第3項は3段目の昇圧型スイッチング電源回路の効率η33である。効率η3=η31×η32×η33で表される。 Here, the first term on the right side of Equation (17) is the efficiency η 31 of the first step-up switching power supply circuit, and the second term on the right side of Equation (17) is the second step-up switching power supply circuit. of an efficiency eta 32, the third term on the right side of equation (17) is the efficiency eta 33 of the step-up switching power supply circuit of the third stage. Efficiency η 3 = η 31 × η 32 × η 33
等価負荷抵抗Rに供給される電力をWRとすると、3段目の昇圧型スイッチング電源回路における損失W33は数式(18)で求められ、2段目の昇圧型スイッチング電源回路における損失W32は数式(19)で求められ、1段目の昇圧型スイッチング電源回路における損失W31は数式(20)で求められる。 When the power supplied to the equivalent load resistor R and W R, loss W 33 in the step-up switching power supply circuit of the third stage is determined by the equation (18), the loss in the step-up switching power supply circuit of the second stage W 32 Is obtained by Equation (19), and the loss W 31 in the first step-up switching power supply circuit is obtained by Equation (20).
W33=WR×(1−η33)/η33 (18)
W32=WR×(1−η32)/(η32×η33) (19)
W31=WR×(1−η31)/(η31×η32×η33) (20)
W 33 = W R × (1-η 33 ) / η 33 (18)
W 32 = W R × (1 -η 32) / (
W 31 = W R × (1 -η 31) / (
数式(18)〜数式(20)より、数式(21)〜数式(23)を得る。
W33/WR=(1−η33)/η33 (21)
W32/W33=(1−η32)/{(1−η33)×η32} (22)
W31/W32=(1−η31)/{(1−η32)×η31} (23)
Expressions (21) to (23) are obtained from Expressions (18) to (20).
W 33 / W R = (1−η 33 ) / η 33 (21)
W 32 / W 33 = (1-η 32 ) / {(1-η 33 ) × η 32 } (22)
W 31 / W 32 = (1-η 31 ) / {(1-η 32 ) × η 31 } (23)
ここで、1段目の昇圧型スイッチング電源回路の効率η31と2段目の昇圧型スイッチング電源回路の効率η32と3段目の昇圧型スイッチング電源回路の効率η33が等しい場合には、数式(17)において、(r31/R31)=(r32/R32)=(r33/R)と置くことができる。 When the efficiency η 31 of the first step-up switching power supply circuit and the efficiency η 32 of the second step-up switching power supply circuit are equal to the efficiency η 33 of the third step-up switching power supply circuit, In Expression (17), (r 31 / R 31 ) = (r 32 / R 32 ) = (r 33 / R) can be set.
そして、数式(18)〜数式(20)が示すように、厳密には、より前段の昇圧型スイッチング電源回路の損失がより大きくなるが、η31=η32=η33≒1の場合(即ち、r33<<R、r32<<R32、r31<<R31の場合)においては、1段目の昇圧型スイッチング電源回路の損失W31と2段目の昇圧型スイッチング電源回路の損失W32と、3段目の昇圧型スイッチング電源回路の損失W33と、を略等しいものとできる。このようにして、各段における損失を略同じものすることは、各段の発熱を略均一として熱集中を防ぐ意味からも好ましい。 Strictly speaking, as expressed by the equations (18) to (20), the loss of the previous step-up switching power supply circuit becomes larger, but in the case of η 31 = η 32 = η 33 ≈1 (that is, , R 33 << R, r 32 << R 32 , r 31 << R 31 ), the loss W 31 of the first step-up switching power supply circuit and the second step-up switching power supply circuit The loss W 32 and the loss W 33 of the third step-up switching power supply circuit can be made substantially equal. In this way, it is preferable to make the losses in each stage substantially the same in terms of preventing heat concentration by making the heat generation in each stage substantially uniform.
(r31/R31)=(r32/R32)=(r33/R)とする場合には、数式(16)から、(r31/R31)、(r32/R32)を消去して、数式(24)を得ることができる。ここで、R32=(Toff3/Ts)2×Rであり、R31=(Toff3/Ts)2×R32であり、r32=(Toff3/Ts)2×r33であり、r31=(Toff3/Ts)2×r32であることは、2段縦続接続昇圧型スイッチング電源回路におけると同様に明らかである。 When (r 31 / R 31 ) = (r 32 / R 32 ) = (r 33 / R), from equation (16), (r 31 / R 31 ) and (r 32 / R 32 ) are changed. By erasing, the equation (24) can be obtained. Here, R 32 = (T off3 / T s ) 2 × R, R 31 = (T off3 / T s ) 2 × R 32 , and r 32 = (T off3 / T s ) 2 × r 33 It is apparent that r 31 = (T off3 / T s ) 2 × r 32 as in the two-stage cascaded boost type switching power supply circuit.
Eo=(Ts/Toff3)3×Ed×[1/{1+(Ts/Toff3)2×(r33/R)}]3 (24)
E o = (T s / T off3 ) 3 × E d × [1 / {1+ (T s / T off3 ) 2 × (r 33 / R)}] 3 (24)
数式(24)より、回路損失がある場合の3段縦続接続昇圧型スイッチング電源回路の効率η3は数式(25)によって与えられる。 From Equation (24), the efficiency η 3 of the three-stage cascaded step-up switching power supply circuit when there is a circuit loss is given by Equation (25).
η3=[1/{1+(Ts/Toff3)2×(r33/R)}]3
=1/{1+(Ts/Toff3)2×(r33/R)}3 (25)
η 3 = [1 / {1+ (T s / T off3 ) 2 × (r 33 / R)}] 3
= 1 / {1+ (T s / T off3 ) 2 × (r 33 / R)} 3 (25)
要するに、本実施形態の3段縦続接続昇圧型スイッチング電源回路は、3個の昇圧型スイッチング電源回路を、3段縦続接続して得られるものである。この3段縦続接続昇圧型スイッチング電源回路の1段目(前段)は、インダクタL31の一端とスイッチ素子S1の一端とダイオードD1の一端とを接続し、インダクタL31の他端とスイッチ素子S1の他端とを入力側とする。そして、ダイオードD1の他端とスイッチ素子S1の他端との間にコンデンサC31を接続し、コンデンサC31の両端を出力側として形成されるものである。また、損失は等価的に損失抵抗r31に置きかえられる。 In short, the three-stage cascaded step-up switching power supply circuit of this embodiment is obtained by connecting three boost-type switching power supply circuits in three stages. First stage of this three-stage cascade step-up switching power supply circuit (former stage) connects the one end with one end of the switching element S 1 one end of the diode D 1 of the inductor L 31, the other end and the switch of the inductor L 31 the other end of the element S 1 to the input side. Then, connect the capacitor C 31 between the other end and the other end of the switch element S 1 of the diode D 1, is intended to be formed at both ends of the capacitor C 31 as the output side. Further, loss is replaced by the loss resistance r 31 equivalently.
また、この3段縦続接続昇圧型スイッチング電源回路の2段目(中段)は、インダクタL32の一端とスイッチ素子S2の一端とダイオードD2の一端とを接続し、インダクタL32の他端とスイッチ素子S2の他端とを入力側とする。そして、ダイオードD2の他端とスイッチ素子S2の他端との間にコンデンサC32を接続し、コンデンサC32の両端を出力側として形成されるものである。そして、損失は等価的に損失抵抗r32に置きかえられ、出力側に接続される負荷は等価的に等価負荷抵抗R32に置きかえられる。そして、昇圧型スイッチング電源回路の2段目(中段)の入力側は昇圧型スイッチング電源回路の1段目(前段)の出力側に接続され、昇圧型スイッチング電源回路の2段目(中段)の出力側は昇圧型スイッチング電源回路の3段目(中段)の入力側に接続される。 Further, the second stage of this three-stage cascade step-up switching power supply circuit (middle) connects the one end with one end of the switching element S 2 of the one end and the diode D 2 of the inductor L 32, the other end of the inductor L 32 to the input side and the other end of the switch element S 2. Then, connect the capacitor C 32 between the other end and the other end of the switch element S 2 of the diode D 2, are those formed with both ends of the capacitor C 32 as an output side. The loss is equivalently replaced with a loss resistance r 32 , and the load connected to the output side is equivalently replaced with an equivalent load resistance R 32 . The input side of the second stage (middle stage) of the boosting switching power supply circuit is connected to the output side of the first stage (previous stage) of the boosting switching power supply circuit, and the second stage (middle stage) of the boosting switching power supply circuit. The output side is connected to the input side of the third stage (middle stage) of the step-up switching power supply circuit.
また、この3段縦続接続昇圧型スイッチング電源回路の3段目(後段)は、インダクタL33の一端とスイッチ素子S3の一端とダイオードD3の一端とを接続し、インダクタL33の他端とスイッチ素子S3の他端とを入力側とする。そして、ダイオードD3の他端とスイッチ素子S3の他端との間にコンデンサC33を接続し、コンデンサC33の両端を出力側として形成されるものである。そして、損失は等価的に損失抵抗r33に置きかえられ、出力側に接続される負荷は等価負荷抵抗Rである。そして、昇圧型スイッチング電源回路の3段目の入力側は昇圧型スイッチング電源回路の2段目(中段)の出力側に接続される。 Also, the third stage of the three-stage cascade step-up switching power supply circuit (latter stage) connects the one ends and the diode D 3 in one end and the switching element S 3 of the inductor L 33, the other end of the inductor L 33 to the input side and the other end of the switch element S 3. Then, connect the capacitor C 33 between the other ends and the switching element S 3 of the diode D 3, are those formed with both ends of the capacitor C 33 as an output side. The loss is equivalently replaced by the loss resistance r 33 , and the load connected to the output side is the equivalent load resistance R. The third stage input side of the step-up switching power supply circuit is connected to the second stage (middle stage) output side of the step-up switching power supply circuit.
損失抵抗r33の値をr33とし、等価負荷抵抗Rの値をRとし、1周期の時間をTsとし、1周期毎にオン・オフ制御されるスイッチ素子S1、スイッチ素子S2、スイッチ素子S3のオフ時間をToff3とすれば、(r33/R)と(Ts/Toff3)とが効率η3に関係をする。ここで、1段目の昇圧型スイッチング電源回路から見た定常状態における等価負荷抵抗R31の値をR31、2段目の昇圧型スイッチング電源回路から見た定常状態における等価負荷抵抗R32の値をR32、1段目の昇圧型スイッチング電源回路の損失に応じた損失抵抗r31の値をr31、2段目の昇圧型スイッチング電源回路の損失に応じた損失抵抗r32の値をr32とする。この場合に各段における効率が等しい場合には、(r33/R)=(r31/R31)=(r32/R32)が成立する。
The value of the loss resistance r 33 and r 33, the value of the equivalent load resistor R and R, one cycle time and T s, the switch element S 1 is turned on and off control for each cycle, the switching
そして、(r33/R)と出力電圧の値であるEoと入力電圧の値であるEdとが与えられれば、数式(24)に示す関係式から、(Ts/Toff3)の値が求まり、数式(25)に示す関係式に(r33/R)の値と(Ts/Toff3)の値とを代入して効率η3の値を求めることができる。 If (r 33 / R), E o that is the value of the output voltage, and E d that is the value of the input voltage are given, from the relational expression shown in Equation (24), (T s / T off3 ) The value is obtained, and the value of efficiency η 3 can be obtained by substituting the value of (r 33 / R) and the value of (T s / T off3 ) into the relational expression shown in Equation (25).
(回路損失がある場合のn段縦続接続昇圧型スイッチング電源回路)
上述した、2段縦続接続昇圧型スイッチング電源回路および3段縦続接続昇圧型スイッチング電源回路の解析手法を一般的なn段縦続接続昇圧型スイッチング電源回路に拡張する。図9は、n段縦続接続昇圧型スイッチング電源回路を示す図である。図9では、2段目から(n−1)段目までの昇圧型スイッチング電源回路については、記載が省略されている。
(N-stage cascaded step-up switching power supply circuit when there is circuit loss)
The analysis method of the above-described two-stage cascade connection boosting switching power supply circuit and three-stage cascade connection boosting switching power supply circuit is extended to a general n-stage cascade connection boosting switching power supply circuit. FIG. 9 is a diagram showing an n-stage cascaded step-up switching power supply circuit. In FIG. 9, the description of the step-up switching power supply circuit from the second stage to the (n−1) stage is omitted.
数式(16)をn段に拡張した場合について数式(26)を得、数式(17)をn段に拡張した場合について数式(27)を得ることができる。 Equation (26) can be obtained when Equation (16) is expanded to n stages, and Equation (27) can be obtained when Equation (17) is expanded to n stages.
Eo=(Ts/Toffn)n×Ed×[1/{1+(Ts/Toffn)2×(rn1/Rn1)}]×[1/{1+(Ts/Toffn)2×(rn2/Rn2)}]・・・・×[1/{1+(Ts/Toffn)2×(rnm/Rnm)}]・・・・・×[1/{1+(Ts/Toffn)2×(rnn−1/Rnn−1)}]×[1/{1+(Ts/Toffn)2×(rnn/R)}] (26)
ηn=[1/{1+(Ts/Toffn)2×(rn1/Rn1)}]×[1/{1+(Ts/Toffn)2×(rn2/Rn2)}]・・・・×[1/{1+(Ts/Toffn)2×(rnm/Rnm)}]・・・・・×[1/{1+(Ts/Toffn)2×(rnn−1/Rnn−1)}]×[1/{1+(Ts/Toffn)2×(rnn/R)}] (27)
E o = (T s / T offn ) n × E d × [1 / {1+ (T s / T offn ) 2 × (r n1 / R n1 )}] × [1 / {1+ (T s / T offn ) 2 × (r n2 / R n2 )}]... × [1 / {1+ (T s / T offn ) 2 × (r nm / R nm )}] ... × [1 / { 1+ (T s / T offn ) 2 × (r nn−1 / R nn−1 )}] × [1 / {1+ (T s / T offn ) 2 × (r nn / R)}] (26)
η n = [1 / {1+ (T s / T offn ) 2 × (r n1 / R n1 )}] × [1 / {1+ (T s / T offn ) 2 × (r n2 / R n2 )}] ····· × [1 / {1+ (T s / T offn ) 2 × (r nm / R nm )}]... × [1 / {1+ (T s / T offn ) 2 × (r nn−1 / R nn−1 )}] × [1 / {1+ (T s / T offn ) 2 × (r nn / R)}] (27)
数式(26)、数式(27)を整理して、出力電圧Eo、効率ηnは各々、数式(28)、数式(29)によって与えられる。 By arranging the formulas (26) and (27), the output voltage E o and the efficiency η n are given by the formulas (28) and (29), respectively.
Eo=(Ts/Toffn)n×Ed×[1/{1+(Ts/Toffn)2×(rnn/R)}]n (28)
ηn=[1/{1+(Ts/Toffn)2×(rnn/R)}]n
=1/{1+(Ts/Toffn)2×(rnn/R)}n (29)
E o = (T s / T offn) n × E d × [1 / {1+ (T s / T offn) 2 × (r nn / R)}] n (28)
η n = [1 / {1+ (T s / T offn ) 2 × (r nn / R)}] n
= 1 / {1+ (T s / T offn ) 2 × (r nn / R)} n (29)
要するに、本実施形態のn段縦続接続昇圧型スイッチング電源回路は、n個の昇圧型スイッチング電源回路を、n段縦続接続して得られるものである。このn段縦続接続昇圧型スイッチング電源回路の入力側の1段目(最前段の昇圧型スイッチング電源回路)は、インダクタLn1の一端とスイッチ素子S1の一端とダイオードD1の一端とを接続し、インダクタLn1の他端とスイッチ素子S1の他端とを入力側とする。そして、ダイオードD1の他端とスイッチ素子S1の他端との間にコンデンサCn1(最前段のコンデンサ)を接続し、コンデンサCn1の両端を出力側として形成されるものである。また、損失は等価的に損失抵抗rn1に置きかえられる。 In short, the n-stage cascaded step-up switching power supply circuit of this embodiment is obtained by connecting n boost-type switching power supply circuits in n stages. The first stage (frontmost step-up switching power supply circuit) on the input side of this n-stage cascaded step-up switching power supply circuit connects one end of the inductor L n1 , one end of the switch element S 1 , and one end of the diode D 1. and, the other ends of the switching element S 1 of the inductor L n1 and the input side. Then, connect the capacitor C n1 (foremost capacitor) between the other end and the other end of the switch element S 1 of the diode D 1, is intended to be formed at both ends of the capacitor C n1 as the output side. Further, loss is replaced equivalently loss resistance r n1.
また、このn段縦続接続昇圧型スイッチング電源回路の2段目は、インダクタLn2(図示せず)の一端とスイッチ素子S2の一端とダイオードD2の一端とを接続し、インダクタLn2の他端とスイッチ素子S2の他端とを入力側とする。そして、ダイオードD2の他端とスイッチ素子S2の他端との間にコンデンサCn2(図示せず)を接続し、コンデンサCn2の両端を出力側として形成されるものである。そして、損失は等価的に損失抵抗rn2(図示せず)に置きかえられ、出力側に接続される負荷は等価的に等価負荷抵抗Rn2(図示せず)に置きかえられる。そして、昇圧型スイッチング電源回路の2段目の入力側は昇圧型スイッチング電源回路の1段目の出力側に接続され、昇圧型スイッチング電源回路の2段目の出力側は昇圧型スイッチング電源回路の3段目の入力側に接続される。同様にして、各昇圧型スイッチング電源回路の入力側は一段前段の昇圧型スイッチング電源回路の出力側に接続され、各昇圧型スイッチング電源回路の出力側は一段後段の入力側に接続されて、連鎖状に縦続接続される。 Further, the second stage of the n cascaded step-up switching power supply circuit includes an inductor L n2 connects the one end with one end of the switching element S 2 of the one end and the diode D 2 (not shown), the inductor L n2 the other end of the other end and a switching element S 2 to the input side. Then, connect the capacitor C n2 (not shown) between the other end and the other end of the switch element S 2 of the diode D 2, are those formed with both ends of the capacitor C n2 as the output side. The loss is equivalently replaced with a loss resistance r n2 (not shown), and the load connected to the output side is equivalently replaced with an equivalent load resistance R n2 (not shown). The second stage input side of the step-up switching power supply circuit is connected to the first stage output side of the step-up switching power supply circuit, and the second stage output side of the step-up switching power supply circuit is connected to the step-up switching power supply circuit. Connected to the input side of the third stage. Similarly, the input side of each step-up switching power supply circuit is connected to the output side of the step-up switching power supply circuit in the previous stage, and the output side of each step-up switching power supply circuit is connected to the input side in the subsequent stage. Connected in cascade.
また、このn段縦続接続昇圧型スイッチング電源回路のn段目は、インダクタLnnの一端とスイッチ素子Snの一端とダイオードDnの一端とを接続し、インダクタLnnの他端とスイッチ素子Snの他端とを入力側とする。そして、ダイオードDnの他端とスイッチ素子Snの他端との間にコンデンサCnnを接続し、コンデンサCnnの両端を出力側として形成されるものである。そして、損失は等価的に損失抵抗rnnに置きかえられる。そして、n段目の昇圧型スイッチング電源回路の入力側は(n−1)段目の昇圧型スイッチング電源回路の出力側に接続され、n段目の昇圧型スイッチング電源回路の出力側は等価負荷抵抗Rに接続される。 Further, n-th stage of the n cascaded step-up switching power supply circuit connects the one ends and the diode D n of one end and the switching elements S n of the inductor L nn, inductor L nn other end and a switching element Let the other end of Sn be the input side. Then, connect the capacitor C nn between the other end of the other end and a switching element S n diode D n, it is those formed with both ends of the capacitor C nn as the output side. The loss is replaced equivalently loss resistance r nn. The input side of the nth step-up switching power supply circuit is connected to the output side of the (n-1) th step-up switching power supply circuit, and the output side of the nth step-up switching power supply circuit is the equivalent load. Connected to resistor R.
n番目の昇圧型スイッチング電源回路の損失抵抗rnn(損失に対応する抵抗)の値をrnnとし、等価負荷抵抗Rの値をRとし、1周期の時間をTsとし、1周期毎にオン・オフ制御されるスイッチ素子S1、スイッチ素子S2・・・・スイッチ素子Snのオフ時間をToffnとすれば、(rnn/R)と(Ts/Toffn)とが効率ηnに関係をする。ここで、1段目の昇圧型スイッチング電源回路から見た定常状態における等価負荷抵抗Rn1の値をRn1、2段目の昇圧型スイッチング電源回路から見た定常状態における等価負荷抵抗Rn2の値をRn2、・・・・(n−1)段目の昇圧型スイッチング電源回路の等価負荷抵抗R(n−1)1の値をR(n−1)1、とし、・・・・、n段目の昇圧型スイッチング電源回路の等価負荷抵抗Rの値をRとする。また、1段目からn段目までの各々の昇圧型スイッチング電源回路の損失に応じた抵抗の値をrn1、rn2、・・・・r(n−1)1、rn1とする。この場合に、各段の効率が等しいものであるとすると、(rnn/R)=(rn1/Rn1)=・・・・・・=(r(n−1)1/R(n−1)1)が成立する。
The value of the loss resistance r nn (resistance corresponding to the loss) of the n-th step-up switching power supply circuit is set to r nn , the value of the equivalent load resistance R is set to R, and the time of one cycle is set to T s. switching element S 1 is turned on and off control, if the off-time of the
この場合には、(rnn/R)と出力電圧の値であるEoと入力電圧の値であるEdとが与えられれば、数式(28)に示す関係式から、(Ts/Toffn)の値が求まり、数式(29)に示す関係式に(rnn/R)の値と(Ts/Toffn)の値とを代入して効率ηnの値を求めることができる。または、数式(28)と数式(29)より、(Ts/Toffn)を含まない数式を求め、直接に、出力電圧Eo、入力電圧Ed、(rnn/R)の各値を代入して効率ηnの値を求めることができる。 In this case, given (r nn / R), E o that is the value of the output voltage, and E d that is the value of the input voltage, from the relational expression shown in Equation (28), (T s / T Motomari value of OFFN), it is possible to determine the value of the efficiency eta n by substituting the value of the relational expression shown in equation (29) and the value of (r nn / R) (T s / T offn). Alternatively , an expression not including (T s / T offn ) is obtained from Expression (28) and Expression (29), and each value of output voltage E o , input voltage E d , (r nn / R) is directly calculated. The value of efficiency η n can be obtained by substitution.
(昇圧型スイッチング電源回路の縦続接続の段数nとオフ時間Toffnの関係)
図10は、1段の昇圧型スイッチング電源回路ないし3段縦続接続昇圧型スイッチング電源回路について、それらの各々における入力電圧Edの値を同一として、各々から同一の出力電圧Eoを得る場合における、1段の昇圧型スイッチング電源回路のオフ時間Toff1、2段縦続接続昇圧型スイッチング電源回路のオフ時間Toff2、3段縦続接続昇圧型スイッチング電源回路のオフ時間Toff3が、どのような関係となるかを模式的に示す図である。
(Relationship between the number of cascaded stages n of the step-up switching power supply circuit and the off time T offn )
FIG. 10 shows a case where the same output voltage E o is obtained from each of the one-stage step-up switching power supply circuit or the three-stage cascaded step-up switching power supply circuit with the same input voltage E d . What is the relationship between the off time T off1 of the one-stage boosting switching power supply circuit, the off time T off2 of the two-stage cascaded boosting switching power supply circuit, and the off time T off3 of the three-stage cascaded boosting switching power supply circuit? It is a figure which shows typically whether it becomes.
ここで、説明を簡単にするために、効率η1、効率η2、効率η3の各々が1である場合(r11=0、r22=0、r33=0である損失がない場合)についてまず説明をする。この場合には、Toff1は数式(30)、Toff2は数式(31)、Toff3は数式(32)で表せる。また、n段縦続接続昇圧型スイッチング電源回路については、効率ηnが1である場合には数式(33)で表される。 Here, for simplicity of explanation, when each of the efficiency η 1 , efficiency η 2 , and efficiency η 3 is 1 (when there is no loss where r 11 = 0, r 22 = 0, r 33 = 0) ) Will be explained first. In this case, T off1 is expressed by Equation (30), T off2 the equation (31), T off3 the equation (32). In addition, the n-stage cascaded step-up switching power supply circuit is expressed by Expression (33) when the efficiency η n is 1.
Toff1=Ts×(Ed/Eo) (30)
Toff2=Ts×(Ed/Eo)1/2 (31)
Toff3=Ts×(Ed/Eo)1/3 (32)
Toffn=Ts×(Ed/Eo)1/n (33)
T off1 = T s × (E d / E o ) (30)
T off2 = T s × (E d / E o ) 1/2 (31)
T off3 = T s × (E d / E o ) 1/3 (32)
T offn = T s × (E d / E o ) 1 / n (33)
図1、図7、図8、図9に示す昇圧型スイッチング電源回路では、Ed/Eo<1であるので、数式(30)〜数式(33)より、Toff1<Toff2<Toff3の関係が成立する。また、n段縦続接続昇圧型スイッチング電源回路におけるスイッチ素子がオフ(off)となる時間の一般的関係は、Toff1<Toff2<Toff3・・・・・<Toffn(ただし、Toffnはnが4以上に対応するオフ時間)が成立する。なお、r11≠0、r22≠0、r33≠0である場合(損失が有る場合)にも、各段の効率が等しい場合には、Toff1<Toff2<Toff3の関係が成立する。そして、r11≠0、r22≠0、r33≠0・・・・・rnn≠0である場合にも、Toff1<Toff2<Toff3・・・・・<Toffnの一般的関係が成立する。
1, 7, 8, in the step-up switching power supply circuit shown in FIG. 9, since it is E d / E o <1, from Equation (30) - equation (33), T off1 <T off2 <T off3 The relationship is established. Moreover, the general relationship between the time that the switch element in the n cascaded step-up switching power supply circuit is turned off (off) is, T off1 <T off2 <T off3 ····· <T offn ( However, T OFFN is off time corresponding to n equal to or greater than 4). Incidentally, r 11 ≠ 0, r 22 ≠ 0, if it is r 33 ≠ 0 (if losses are present) also, when the efficiency of each stage are equal, T off1 <T off2 <relation T off3 is satisfied To do. Then, r 11 ≠ 0, r 22 ≠ 0,
(昇圧型スイッチング電源回路の縦続接続の段数nと効率ηnの関係)
n段縦続接続昇圧型スイッチング電源回路の効率ηnは、数式(29)に示すように、Ts/Toffn(周期・オフ時間の時間比)とrnn/R(最終段の昇圧型スイッチング電源回路の損失抵抗・等価負荷抵抗の抵抗比)との関数として表される。ここで、数式(28)に示すように、Ts/Toffnは、Eo/Ed(出力電圧・入力電圧の昇圧比)とrnn/Rとの関数として表されるので、結局、n段縦続接続昇圧型スイッチング電源回路の効率ηnは、Eo/Edとrnn/Rの関数として表されることとなる。
(Relationship between the number of cascaded stages n of the step-up switching power supply circuit and the efficiency η n )
The efficiency η n of the n-stage cascaded step-up switching power supply circuit is expressed as follows: T s / T offn (period / off time time ratio) and r nn / R (step-up switching in the final stage) It is expressed as a function of the power supply circuit loss resistance / equivalent load resistance resistance ratio). Here, as shown in Equation (28), T s / T offn is expressed as a function of E o / E d (a boost ratio of output voltage / input voltage) and r nn / R. The efficiency η n of the n-stage cascaded step-up switching power supply circuit is expressed as a function of E o / E d and r nn / R.
要するに、n段縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電力と入力側に入力される入力電力との比を(電力)効率ηnとし、縦続接続の数をnとして、効率ηnを最大にする整数nは以下のようにして求められる。 In short, the ratio of the output power output to the output side of the n-stage cascaded step-up switching power supply circuit and the input power input to the input side is (power) efficiency η n, and the number of cascade connections is n. The integer n that maximizes η n is determined as follows.
n段縦続接続昇圧型スイッチング電源回路の最後段の昇圧型スイッチング電源回路の損失に対応する抵抗の値をrnnとし、n段縦続接続昇圧型スイッチング電源回路の出力側に接続される等価負荷抵抗の値をRとし、n段縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電圧の値をEoとし、n段縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値をEdとする。この場合に、上述した数式(28)を満たし、上述した数式(29)で表される電力効率ηnの値が最大となる整数nで与えられる数が効率を最大とする縦続接続の数である。よって、昇圧型スイッチング電源回路をn段縦続接続して得られる縦続接続昇圧型スイッチング電源回路が最も効率が良いこととなる。 An equivalent load resistance connected to the output side of the n-stage cascaded step-up switching power supply circuit, where r nn is the resistance value corresponding to the loss of the last boost-type switching power supply circuit of the n-stage cascaded step-up switching power supply circuit The value of R is R, the value of the output voltage output to the output side of the n-stage cascaded boost type switching power supply circuit is Eo, and the value of the input voltage input to the input side of the n-stage cascaded boost type switching power supply circuit Is E d . In this case, the number given by the integer n that satisfies the above formula (28) and maximizes the value of the power efficiency η n represented by the above formula (29) is the number of cascade connections that maximize the efficiency. is there. Therefore, a cascade-connected boosting switching power supply circuit obtained by cascade-connecting boosting switching power supply circuits in n stages is most efficient.
上述した数式(28)を満たし、上述した数式(29)で表される電力効率ηnの値が最大となる整数nで与えられる数を求める、2元連立方程式の解法の過程を以下に示す。各数式の標記を簡略化するために、M=Eo/Edと置き、kn=Ts/Toffnと置き、b=rnn/Rと置く。このようにして、数式(28)から数式(34)を得る。 The process of solving the binary simultaneous equations for obtaining the number given by the integer n that satisfies the above formula (28) and maximizes the value of the power efficiency η n represented by the above formula (29) is shown below. . In order to simplify the notation of each mathematical expression, M = E o / E d is set, k n = T s / T offn is set, and b = r nn / R is set. In this way, Expression (34) is obtained from Expression (28).
M=kn n{1/(1+kn 2×b)}n={kn/(1+kn 2×b)}n(34)
M = k n n {1 / (1 +
数式(34)は、knについての2次方程式であるので、2次方程式の根の公式より、数式(35)を得ることができる。 Equation (34), because it is quadratic equation for k n, from the official roots of the quadratic equation, it is possible to obtain a formula (35).
kn={1±(1−4×b×M2/n)1/2}/(2×b×M1/n) (35)
k n = {1 ± (1−4 × b × M 2 / n ) 1/2 } / (2 × b × M 1 / n ) (35)
ここで、数式(35)の意味を検討する。数式(35)は、数式(36)と数式(37)の2式から成立している。 Here, the meaning of Equation (35) will be examined. Formula (35) is composed of two formulas, Formula (36) and Formula (37).
kn={1−(1−4×b×M2/n)1/2}/(2×b×M1/n) (36)
kn={1+(1−4×b×M2/n)1/2}/(2×b×M1/n) (37)
k n = {1- (1−4 × b × M 2 / n ) 1/2 } / (2 × b × M 1 / n ) (36)
k n = {1+ (1−4 × b × M 2 / n ) 1/2 } / (2 × b × M 1 / n ) (37)
まず、数式(36)について検討をする。b=rnn/Rが0に近づく極限値(b−>0)、即ち、損失がなく効率が1となる場合における、kn=Ts/Toffnは、数式(38)で表される。 First, Formula (36) is examined. The limit value (b-> 0) where b = r nn / R approaches 0, that is, k n = T s / T offn when there is no loss and the efficiency is 1, is expressed by Expression (38). .
kn=M1/n (b−>0)
=Ts/Toffn=(Eo/Ed)1/n (38)
k n = M 1 / n (b → 0)
= T s / T offn = ( E o / E d) 1 / n (38)
また、数式(33)で示される、損失がなく効率が1となる場合における、関係式を変形すると、数式(39)が得られる。 Further, when the relational expression shown in the mathematical formula (33) when there is no loss and the efficiency is 1, the mathematical formula (39) is obtained.
Ts/Toffn=(Eo/Ed)1/n (39)
T s / T offn = (E o / E d ) 1 / n (39)
つまり、数式(38)と数式(39)とは一致することから、数式(36)に示す、kn={1−(1−4×b×M2/n)1/2}/(2×b×M1/n)は、物理現象と合致する有意な解であることが確認される。 That is, since the mathematical formula (38) and the mathematical formula (39) match, k n = {1- (1−4 × b × M 2 / n ) 1/2 } / (2 shown in the mathematical formula (36). Xb * M1 / n ) is confirmed to be a significant solution consistent with the physical phenomenon.
一方、数式(37)の場合について検討をする。b=rnn/Rが0に近づく極限値は、数式(40)で表される On the other hand, the case of Formula (37) will be examined. The limit value where b = r nn / R approaches 0 is expressed by Equation (40).
kn=∞ (b−>0) (40)
k n = ∞ (b → 0) (40)
つまり、数式(40)と数式(39)とは一致せず、数式(37)に示す、kn={1+(1−4×b×M2/n)1/2}/(2×b×M1/n)は、物理現象と合致する有意な解ではないことが確認される。 That is, the formula (40) and the formula (39) do not match, and k n = {1+ (1−4 × b × M 2 / n ) 1/2 } / (2 × b) shown in the formula (37). It is confirmed that (× M 1 / n ) is not a significant solution consistent with the physical phenomenon.
数式(36)で得られた、knを数式(29)に代入して、Ts/Toffnを消去して、数式(41)を得ることができる。そして、再び、演算の簡単化のために導入した、MをEo/Edに戻し、bをrnn/Rに戻して、数式(41)、数式(42)を得ることができる。 Obtained in Equation (36), a k n are substituted into Equation (29), erases the T s / T offn, it is possible to obtain a formula (41). Then, again introduced for simplifying the operation, M can be returned to E o / E d and b can be returned to r nn / R to obtain equations (41) and (42).
ηn=1/{1+(Ts/Toffn)2×(rnn/R)}n
=1/{1+(kn)2×b}n
=1/〈1+[{1−(1−4×b×M2/n)1/2}/(2×b×M1/n)]2×b〉n (41)
ηn=1/《1+〈[1−{1−4×(rnn/R)×(Eo/Ed)2/n}1/2]/{2×(rnn/R)×(Eo/Ed)1/n}〉2×(rnn/R)》n(42)
η n = 1 / {1+ (T s / T offn ) 2 × (r nn / R)} n
= 1 / {1+ (k n ) 2 × b} n
= 1 / <1 + [{1- (1-4 * b * M2 / n ) 1/2 } / (2 * b * M1 / n )] 2 * b> n (41)
η n = 1 / << 1 + <[1- {1-4 × (r nn / R) × (E o / E d ) 2 / n } 1/2 ] / {2 × (r nn / R) × ( E o / E d ) 1 / n }> 2 × (r nn / R) >> n (42)
(計算例)
図11〜図24は、Eo/Edとrnn/Rとを媒介変数として、昇圧型スイッチング電源回路の縦続接続の段数nに対する効率ηnの関係を示すグラフである。即ち、横軸は縦続接続の段数nの値、縦軸は段数nの縦続接続された昇圧型スイッチング電源回路の全体の効率である。この各グラフは、数式(28)および数式(29)、または、数式(42)から計算によって求められたものである。
(Calculation example)
FIG. 11 to FIG. 24 are graphs showing the relationship of the efficiency η n with respect to the number n of cascaded stages of the step-up switching power supply circuit using E o / E d and r nn / R as parameters. That is, the horizontal axis represents the value of the cascade connection stage number n, and the vertical axis represents the overall efficiency of the cascaded step-up switching power supply circuit having n stages. Each of these graphs is obtained by calculation from Expression (28) and Expression (29) or Expression (42).
図11〜図17は、rnn/R=0.01、Eo/Edが1.5〜35の範囲における効率を、昇圧型スイッチング電源回路の縦続接続の段数を1〜10の間で変化させて計算した結果を示すものである。また、図18〜図24は、rnn/R=0.005、Eo/Edが1.5〜35の範囲における効率を、昇圧型スイッチング電源回路の縦続接続の段数を1〜10の間で変化させて計算した結果を示すものである。 11 to 17 show the efficiency in the range of r nn /R=0.01 and E o / E d of 1.5 to 35, and the number of cascaded stages of the boost type switching power supply circuit between 1 and 10. It shows the result of calculation by changing. 18 to 24 show the efficiency in the range of r nn /R=0.005 and E o / E d of 1.5 to 35, and the number of cascaded stages of the step-up switching power supply circuit is 1 to 10. It shows the result of calculation by changing between.
図11は、rnn/R=0.01、Eo/Edが1.5〜5の範囲における効率を示す図である。図12は、rnn/R=0.01、Eo/Edが6〜10の範囲における効率を示す図である。図13は、rnn/R=0.01、Eo/Edが11〜15の範囲における効率を示す図である。 FIG. 11 is a graph showing the efficiency in the range of r nn /R=0.01 and E o / E d of 1.5-5. FIG. 12 is a graph showing the efficiency in the range of r nn /R=0.01 and E o / E d of 6 to 10. FIG. 13 is a graph showing the efficiency in the range of r nn /R=0.01 and E o / E d of 11-15.
図14は、rnn/R=0.01、Eo/Edが16〜20の範囲における効率を示す図である。図15は、rnn/R=0.01、Eo/Edが21〜25の範囲における効率を示す図である。図16は、rnn/R=0.01、Eo/Edが26〜30の範囲における効率を示す図である。図17は、rnn/R=0.01、Eo/Edが31〜35の範囲における効率を示す図である。 FIG. 14 is a graph showing the efficiency in the range of r nn /R=0.01 and E o / E d of 16-20. FIG. 15 is a diagram showing the efficiency in the range of r nn /R=0.01 and E o / E d of 21 to 25. FIG. 16 is a graph showing the efficiency in the range of r nn /R=0.01 and E o / E d of 26-30. FIG. 17 is a diagram showing the efficiency in the range of r nn /R=0.01 and E o / E d of 31 to 35.
図18は、rnn/R=0.005、Eo/Edが1.5〜5の範囲における効率を示す図である。図19は、rnn/R=0.005、Eo/Edが6〜10の範囲における効率を示す図である。図20は、rnn/R=0.005、Eo/Edが11〜15の範囲における効率を示す図である。図21は、rnn/R=0.005、Eo/Edが16〜20の範囲における効率を示す図である。図22は、rnn/R=0.005、Eo/Edが21〜25の範囲における効率を示す図である。図23は、rnn/R=0.005、Eo/Edが26〜30の範囲における効率を示す図である。図24は、rnn/R=0.005、Eo/Edが31〜35の範囲における効率を示す図である。 FIG. 18 is a diagram showing the efficiency in the range of r nn /R=0.005 and E o / E d of 1.5 to 5. FIG. 19 is a diagram showing the efficiency in the range where r nn /R=0.005 and E o / E d is 6 to 10. FIG. 20 is a graph showing the efficiency in the range of r nn /R=0.005 and E o / E d of 11-15. FIG. 21 is a diagram showing the efficiency in the range of r nn /R=0.005 and E o / E d of 16-20. FIG. 22 is a diagram showing the efficiency in the range of r nn /R=0.005 and E o / E d of 21 to 25. FIG. 23 is a diagram showing the efficiency in the range of r nn /R=0.005 and E o / E d of 26-30. FIG. 24 is a diagram showing the efficiency in the range of r nn /R=0.005 and E o / E d of 31 to 35.
図11〜図24の各横軸の縦続接続の段数nの値(Number of converters n)の1、2・・・10は、縦続接続された昇圧型スイッチング電源回路の数を示す。Eo/Edが1.5〜35の範囲で変化した場合に、任意の段数nにおいて、縦軸に示す効率η(Efficiency)の値は、昇圧比Eo/Edの値が小さい程大きくなることが見て取れる。なお、一般的に、昇圧型スイッチング電源回路では、入力電圧Edは制約の下に得られる所定範囲内の電圧値を有する電圧であり、出力電圧Eoは所望の電圧とされている。つまり、昇圧型スイッチング電源回路は、所望の昇圧比Eo/Edを得て、所望の出力電圧を得ることを目的とするものである。 The numbers n (number of converters n) 1, 2,..., 10 of the number n of cascade connections on each horizontal axis in FIGS. 11 to 24 indicate the number of step-up switching power supply circuits connected in cascade. When E o / E d changes in the range of 1.5 to 35, the value of efficiency η (Efficiency) shown on the vertical axis is smaller as the value of the step-up ratio E o / E d is smaller at an arbitrary number of stages n. You can see that it grows. In general, in the step-up switching power supply circuit, the input voltage Ed is a voltage having a voltage value within a predetermined range obtained under constraints, and the output voltage Eo is a desired voltage. That is, the step-up switching power supply circuit is intended to obtain a desired output voltage by obtaining a desired step-up ratio E o / E d .
抵抗比rnn/R=0.01の場合には、図11〜図17から以下の結果が見て取れる。昇圧比Eo/Edの値が1.5、2の場合には段数n=1で効率が最大となる(図11を参照)。昇圧比Eo/Edの値が3の場合には段数n=2で効率が最大となる(図11を参照)。昇圧比Eo/Edの値が4、5の場合には段数n=3で効率が最大となる(図11を参照)。昇圧比Eo/Edの値が6〜9の場合には段数n=4で効率が最大となる(図12を参照)。昇圧比Eo/Edの値が10〜15の場合には段数n=5で効率が最大となる(図12、図13を参照)。昇圧比Eo/Edの値が16〜22の場合には段数n=6で効率が最大となる(図14、図15を参照)。昇圧比Eo/Edの値が23〜35の場合には段数n=7で効率が最大となる(図15、図16、図17を参照)。 In the case of the resistance ratio r nn /R=0.01, the following results can be seen from FIGS. When the value of the step-up ratio E o / E d is 1.5 or 2, the efficiency is maximized with the number of stages n = 1 (see FIG. 11). When the value of the step-up ratio E o / E d is 3, the efficiency is maximized with the number of stages n = 2 (see FIG. 11). When the value of the step-up ratio E o / E d is 4 or 5, the efficiency is maximized with the number of stages n = 3 (see FIG. 11). When the value of the step-up ratio E o / E d is 6 to 9, the efficiency is maximized with the number of stages n = 4 (see FIG. 12). When the value of the step-up ratio E o / E d is 10 to 15, the efficiency is maximum at the number of stages n = 5 (see FIGS. 12 and 13). When the value of the step-up ratio E o / E d is 16 to 22, the number of stages n = 6 maximizes the efficiency (see FIGS. 14 and 15). When the value of the step-up ratio E o / E d is 23 to 35, the efficiency is maximum at the number of stages n = 7 (see FIGS. 15, 16, and 17).
抵抗比rnn/R=0.005の場合には、図18〜図24から以下の結果が見て取れる。昇圧比Eo/Edの値が1.5の場合には段数n=1で効率が最大となる(図18を参照)。昇圧比Eo/Edの値が2の場合には段数n=2で効率が最大となる(図18を参照)。昇圧比Eo/Edの値が3、〜5の場合には段数n=3で効率が最大となる(図18を参照)。昇圧比Eo/Edの値が6〜9の場合には段数n=4で効率が最大となる(図19を参照)。昇圧比Eo/Edの値が10〜15の場合には段数n=5で効率が最大となる(図19、図20を参照)。昇圧比Eo/Edの値が16〜23の場合には段数n=6で効率が最大となる(図21、図22を参照)。昇圧比Eo/Edの値が24〜35の場合には段数n=7で効率が最大となる(図22、図23、図24を参照)。 In the case of the resistance ratio r nn /R=0.005, the following results can be seen from FIGS. When the value of the step-up ratio E o / E d is 1.5, the efficiency is maximized with the number of stages n = 1 (see FIG. 18). When the value of the step-up ratio E o / E d is 2, the efficiency is maximized with the number of stages n = 2 (see FIG. 18). When the value of the step-up ratio E o / E d is 3 to 5, the efficiency is maximum at the number of stages n = 3 (see FIG. 18). When the value of the step-up ratio E o / E d is 6 to 9, the efficiency is maximum at the number of stages n = 4 (see FIG. 19). When the value of the step-up ratio E o / E d is 10 to 15, the efficiency is maximum when the number of stages n = 5 (see FIGS. 19 and 20). When the value of the step-up ratio E o / E d is 16 to 23, the efficiency is maximized with the number of stages n = 6 (see FIGS. 21 and 22). When the value of the step-up ratio E o / E d is 24 to 35, the efficiency is maximum at the number of stages n = 7 (see FIGS. 22, 23, and 24).
図11を参照して、いくつかの具体例を引用して説明をする。抵抗比rnn/R=0.01の場合には、以下の効率が見て取れる。昇圧比Eo/Edの値が1.5の場合の効率最大値は、n=1で生じ、その値は、略98%(計算値では97.7%、ただし有効数字を3桁とする場合、有効数字は以下同様)である。昇圧比Eo/Edの値が2の場合の効率最大値は、n=1で生じ、その値は、略96%(計算値では95.8%)である。昇圧比Eo/Edの値が3の場合の効率最大値は、n=2で生じ、その値は、略94%(計算値では93.9%)である。昇圧比Eo/Edの値が4の場合の効率最大値は、n=3で生じ、その値は、略92%(計算値では92.4%)である。昇圧比Eo/Edの値が5の場合の効率最大値は、n=3で生じ、その値は、略91%(計算値では91.2%)である。 With reference to FIG. 11, some specific examples will be cited and described. When the resistance ratio r nn /R=0.01, the following efficiency can be seen. The maximum efficiency when the step-up ratio E o / E d is 1.5 occurs when n = 1, and the value is approximately 98% (the calculated value is 97.7%, but the significant figure is 3 digits) If so, significant figures are the same below). The maximum efficiency value when the value of the step-up ratio E o / E d is 2 occurs when n = 1, and the value is approximately 96% (the calculated value is 95.8%). The maximum efficiency value when the value of the step-up ratio E o / E d is 3 occurs when n = 2, and the value is approximately 94% (the calculated value is 93.9%). The maximum efficiency value when the value of the step-up ratio E o / E d is 4 occurs when n = 3, and the value is approximately 92% (the calculated value is 92.4%). The maximum efficiency value when the value of the step-up ratio E o / E d is 5 occurs when n = 3, and the value is approximately 91% (the calculated value is 91.2%).
図12を参照して、いくつかの具体例を引用して説明をする。抵抗比rnn/R=0.01の場合の以下の効率が見て取れる。昇圧比Eo/Edの値が6の場合の効率最大値は、n=4で生じ、その値は、略90%(計算値では90.3%)である。昇圧比Eo/Edの値が7の場合の効率最大値は、n=4で生じ、その値は、略90%(計算値では89.6%)である。昇圧比Eo/Edの値が8の場合の効率最大値は、n=4で生じ、その値は、略89%(計算値では88.8%)である。昇圧比Eo/Edの値が9の場合の効率最大値は、n=5で生じ、その値は、略88%(計算値では88.2%)である。昇圧比Eo/Edの値が10の場合の効率最大値は、n=5で生じ、その値は、略88%(計算値では87.8%)である。以下、同様にして図13〜図17から、昇圧比Eo/Edの値が10〜35の各々についての効率最大値が読み取れる。 With reference to FIG. 12, some specific examples will be cited and described. The following efficiency can be seen when the resistance ratio r nn /R=0.01. When the value of the step-up ratio E o / E d is 6, the maximum efficiency value occurs when n = 4, and the value is approximately 90% (the calculated value is 90.3%). When the value of the step-up ratio E o / E d is 7, the maximum efficiency value occurs when n = 4, and the value is approximately 90% (the calculated value is 89.6%). When the value of the step-up ratio E o / E d is 8, the maximum efficiency value occurs when n = 4, and the value is approximately 89% (the calculated value is 88.8%). The maximum efficiency value when the value of the step-up ratio E o / E d is 9 occurs when n = 5, and the value is approximately 88% (the calculated value is 88.2%). The maximum efficiency value when the value of the step-up ratio E o / E d is 10 occurs when n = 5, and the value is approximately 88% (the calculated value is 87.8%). Hereinafter, similarly, the maximum efficiency value for each of the values of the step-up ratio E o / E d of 10 to 35 can be read from FIGS. 13 to 17.
図18〜図21を参照して、いくつかの具体例を引用して説明をする。抵抗比rnn/R=0.005の場合の以下の効率が見て取れる。昇圧比Eo/Edの値が1.5の場合の効率最大値は、n=1で生じ、その値は、略99%(計算値では98.9%)である。昇圧比Eo/Edの値が3の場合の効率最大値は、n=3で生じ、その値は、略97%(計算値では96.9%)である。昇圧比Eo/Edの値が6の場合の効率最大値は、n=4で生じ、その値は、略95%(計算値では95.1%)である。昇圧比Eo/Edの値が10の場合の効率最大値は、n=5で生じ、その値は、略94%(計算値では93.8%)である。昇圧比Eo/Edの値が20の場合の効率最大値は、n=6で生じ、その値は、略92%(計算値では92.0%)である。 With reference to FIGS. 18 to 21, some specific examples will be cited and described. The following efficiency can be seen when the resistance ratio r nn /R=0.005. When the value of the step-up ratio E o / E d is 1.5, the maximum efficiency value occurs when n = 1, and the value is approximately 99% (the calculated value is 98.9%). When the value of the step-up ratio E o / E d is 3, the maximum efficiency value occurs when n = 3, and the value is approximately 97% (the calculated value is 96.9%). When the value of the step-up ratio E o / E d is 6, the maximum efficiency value occurs when n = 4, and the value is approximately 95% (the calculated value is 95.1%). When the value of the step-up ratio E o / E d is 10, the maximum efficiency value occurs when n = 5, and the value is approximately 94% (the calculated value is 93.8%). The maximum efficiency value when the value of the step-up ratio E o / E d is 20 occurs when n = 6, and the value is approximately 92% (the calculated value is 92.0%).
図22〜図24を参照して、いくつかの具体例を引用して説明をする。抵抗比rnn/R=0.005の場合の以下の効率が見て取れる。昇圧比Eo/Edの値が25の場合の効率最大値は、n=7で生じ、その値は、略91%(計算値では91.4%)である。昇圧比Eo/Edの値が30の場合の効率最大値は、n=7で生じ、その値は、略91%(計算値では91.0%)である。昇圧比Eo/Edの値が35の場合の効率最大値は、n=7で生じ、その値は、略91%(計算値では91.6%)である。 With reference to FIGS. 22 to 24, some specific examples will be cited and described. The following efficiency can be seen when the resistance ratio r nn /R=0.005. The maximum efficiency value when the value of the step-up ratio E o / E d is 25 occurs when n = 7, and the value is approximately 91% (the calculated value is 91.4%). The maximum efficiency value when the value of the step-up ratio E o / E d is 30 occurs when n = 7, and the value is approximately 91% (the calculated value is 91.0%). When the value of the step-up ratio E o / E d is 35, the maximum efficiency value occurs when n = 7, and the value is approximately 91% (the calculated value is 91.6%).
抵抗比rnn/R=0.01、抵抗比rnn/R=0.005、抵抗比rnn/R=0.001(図11〜図24には示さない)について、最大効率となる段数を表1にまとめる。表1において最も左側の列は、昇圧比Eo/Edである。2列目は、抵抗比rnn/R=0.01における、最も効率が良好となる段数nの数であり、3列目は、2列目で示す段数における効率である。4列目は、抵抗比rnn/R=0.005における、最も効率が良好となる段数nの数であり、5列目は、4列目で示す段数における効率である。6列目は、抵抗比rnn/R=0.001における、最も効率が良好となる段数nの数であり、7列目は、6列目で示す段数における効率である。 For the resistance ratio r nn /R=0.01, the resistance ratio r nn /R=0.005, and the resistance ratio r nn /R=0.001 (not shown in FIGS. 11 to 24), the number of stages with the maximum efficiency Are summarized in Table 1. The leftmost column in Table 1 is the step-up ratio E o / E d . The second column is the number of stages n where the efficiency is the best in the resistance ratio r nn /R=0.01, and the third column is the efficiency in the stages shown in the second column. The fourth column is the number of stages n where the efficiency is the best in the resistance ratio r nn /R=0.005, and the fifth column is the efficiency in the number of stages shown in the fourth column. The sixth column is the number of stages n where the efficiency is the best in the resistance ratio r nn /R=0.001, and the seventh column is the efficiency in the stages shown in the sixth column.
上述したように、昇圧比Eo/Edの値、抵抗比rnn/Rの値、を媒介変数として、n(整数)を順次変化させて、数式(28)および数式(29)、または、数式(42)から、昇圧比Eo/Edを固定して、nを変化させて対応する効率ηnを求めて、さらに、最も効率が良好となる段数nを求めることができる。しかしながら、このようにする場合には、一つの昇圧比Eo/Edに対応して段数nの値を変化させて繰り返し計算をして、初めて表1の一行の結果を得ることができるものである。そこで、以下の数式(43)に示すように、効率ηnを段数nで偏微分した結果が0となる極値、即ち、最高効率となる効率ηnに対応する実数nを直接に求めることもできる。ここで、段数nは整数のみが意味があるので、数式(43)によって求めたn(実数)を、切捨て、切上げ、四捨五入、のいずれかによって整数化することによって、昇圧型スイッチング電源回路の縦続接続の段数であるn(整数)を求める。例えば、数式(43)で得られるn(実数)の値として3.3が得られた場合には、切捨て、四捨五入によれば、n(整数)の値として3が得られ、段数として3段が望ましい段数であることが解る。また、切上げによれば、n(整数)の値として4が得られ、段数として4段が望ましい段数であることが解る。 As described above, Equation (28) and Equation (29) are obtained by sequentially changing n (integer) using the step-up ratio E o / E d and the resistance ratio r nn / R as parameters. From Equation (42), the step-up ratio E o / E d is fixed, n is changed to obtain the corresponding efficiency η n , and the number n of stages with the highest efficiency can be obtained. However, in this case, it is possible to obtain the result of one row in Table 1 for the first time by repeatedly calculating by changing the value of the number of stages n corresponding to one step-up ratio E o / E d. It is. Therefore, as shown in the following formula (43), an extreme value where the result of partial differentiation of the efficiency η n with respect to the number of stages n is 0, that is, the real number n corresponding to the efficiency η n with the highest efficiency is directly obtained. You can also. Here, since only an integer is meaningful as the number of stages n, n (real number) obtained by Equation (43) is converted to an integer by rounding down, rounding up, or rounding off, thereby cascading the boost type switching power supply circuit. Find n (integer) which is the number of stages of connections. For example, when 3.3 is obtained as the value of n (real number) obtained by Expression (43), 3 is obtained as the value of n (integer) by rounding down and rounding. Is a desirable number of stages. Further, according to rounding up, 4 is obtained as the value of n (integer), and it can be seen that 4 stages is a desirable number of stages.
∂ηn/∂n=∂〔1/《1+〈[1−{1−4×(rnn/R)×(Eo/Ed)2/n}1/2]/{2×(rnn/R)×(Eo/Ed)1/n}〉2×(rnn/R)》n〕/∂n=0 (43)
∂η n / ∂n = ∂ [1 / << 1 + <[1- {1−4 × (r nn / R) × (E o / E d ) 2 / n } 1/2 ] / {2 × (r nn / R) × (E o / E d ) 1 / n }> 2 × (r nn / R) >> n ] / ( n = 0 (43)
(実施例)
上述した、図11〜図24、表1に示す結果をどのようにして用いるかについて、実施例を示して説明をする。
(Example)
How to use the above-described results shown in FIGS. 11 to 24 and Table 1 will be described with reference to examples.
図25は、実施例の電力システム1のブロック図である。電力システム1は、通信機器17を動作させるためのシステムである。電力源としては、太陽電池10、商用電力系統14、バッテリー13が用いられている。また、これらの機器を冷却するためのエアコン(エアコンディショナー)18がDC(直流)400V(ボルト)のバスラインに接続されている。
FIG. 25 is a block diagram of the
太陽電池10から得られるのは、日光の光量に応じて電圧値がDC70V〜300Vの範囲で変化する直流電力である。バッテリー13から得られるのはDC48Vの直流電力である。商用電力系統14から得られるのはAC(交流)200Vの交流電力である。
What is obtained from the
太陽電池10から得られる電圧はDC70V〜300Vの範囲で変化するが、入力電圧EdがDC70V〜300Vの範囲で変化しても出力電圧Eoを400Vに保つ縦続接続昇圧型スイッチング電源回路11が用いられる。バッテリー13から得られるのはDC48Vの直流電力であるので、入力電圧EdがDC48Vで出力電圧Eoが400Vとなる縦続接続昇圧型スイッチング電源回路12が用いられる。また、図25には図示しないが、DC400Vのバスラインとバッテリー13との間にバッテリー13を充電するための降圧型スイッチング電源回路も併用される。また、通信機器17はDC48Vで動作するので、DC400Vのバスラインと通信機器17との間に降圧型スイッチング電源回路16が用いられる。
Voltage obtained from the
(縦続接続昇圧型スイッチング電源回路11について)
縦続接続昇圧型スイッチング電源回路11としては、複数の昇圧型スイッチング電源回路を縦続接続した縦続接続昇圧型スイッチング電源回路が用いられる。ここで、太陽電池10から得られる電圧がDC70V(ボルト)、所望の出力電圧を400Vとする場合には、昇圧比Eo/Ed=400V/70V=5.7である。よって、図12、図19、または表1から、効率が最大となる縦続接続の段数nの値は4である。一方、太陽電池10から得られる電圧がDC300Vの場合には、昇圧比Eo/Ed=400V/300V=1.3であるので、図11、図18または表1から、効率が最大となる縦続接続の段数nの値は1である。そして、上述したように、昇圧比Eo/Ed=400V/70V=5.7である場合には効率が最大となるように、縦続接続の段数nの値は4に設定し、昇圧比Eo/Ed=400V/300V=1.3である場合には効率が最大となるように、縦続接続の段数nの値は1に設定すれば良いこととなる。
(About the cascaded boost type switching power supply circuit 11)
As the cascade connection boosting switching
このように、入力電圧Edが固定ではなく変化する場合、つまり、入力電圧の最小値に対応する効率が最も良くなる段数と入力電圧の最大値に対応する効率が最も良くなる段数とが異なる場合には、縦続接続の段数nの値を入力電圧Edに応じて変化させることが効率を最大とする観点から望ましい。以下にどのようにして、縦続接続の段数nの値を入力電圧Edに応じて変化させるかについて説明をする。 Thus, if the input voltage E d is varied rather than fixed, that is, the number of stages efficiency corresponding to the maximum value of the number of the efficiency corresponding to the minimum value of the input voltage becomes best when the input voltage becomes best is different in this case, from the viewpoint that it is changed according to the value of the number n of the cascade connected to the input voltage E d it is to maximize efficiency. As how Hereinafter, alters the description if the value of the number n of the cascade connected to the input voltage E d.
図26は太陽電池10から得られる電圧を昇圧する縦続接続昇圧型スイッチング電源回路11の回路図である。スイッチ素子制御回路111は、スイッチ素子S1、スイッチ素子S2、スイッチ素子S3、スイッチ素子S4を制御する。また、電圧検出回路112は、太陽電池10からの電圧を検出して、昇圧比Eo/Ed=400V/(太陽電池10からの電圧の値)を検出して、効率が最大となる縦続接続の段数nの値を検出する。段数nの値と太陽電池10からの電圧との関係は、予め図示しないロム(ROM)に記憶しておくことによって、容易に検出できる。また、縦続接続の段数は、昇圧比Eo/Ed=400V/(太陽電池10からの電圧の最小値)に応じた段数、例えば、(太陽電池10からの電圧の最小値)が70Vである場合には4段の、昇圧型スイッチング電源回路を予め備えておく。
FIG. 26 is a circuit diagram of the cascaded boost type switching
例えば、(太陽電池10からの電圧の値)が300Vであり、電圧検出回路112が、段数nの値として1を選択する場合には、スイッチ素子制御回路111はスイッチ素子S1のみがスイッチング動作(周期内のオン・オフ動作)をするようにして、スイッチ素子S2〜スイッチ素子S4は常時オフとする制御をおこなう。この場合には、スイッチ素子S2〜スイッチ素子S4のスイッチング損失、ダイオードD2〜ダイオードD4のスイッチング損失は発生しないので、2段目、3段目、4段目の昇圧型スイッチング電源回路における損失は非常に小さなものとなる。よって、等価的には、1段目の昇圧型スイッチング電源回路のみが昇圧に寄与するので、数式(3)に示すようにして出力電圧Eoとして400Vを得ることができる。このときの効率は、略、数式(2)で示すものとなる。 For example, a (voltage values from the solar cell 10) is 300 V, the voltage detection circuit 112, when selecting a value of 1 for n stages, the switch element control circuit 111 only switching element S 1 is switching operation The control is performed so that the switch elements S 2 to S 4 are always turned off by performing (on / off operation within a cycle). In this case, since the switching loss of the switching elements S 2 to S 4 and the switching loss of the diodes D 2 to D 4 do not occur, the boosting switching power supply circuit of the second stage, the third stage, and the fourth stage The loss at is very small. Therefore, equivalently, only the first step-up switching power supply circuit contributes to boosting, so that 400 V can be obtained as the output voltage E o as shown in Equation (3). The efficiency at this time is substantially shown by the mathematical formula (2).
同様にして、電圧検出回路112が、段数nの値として2を選択する場合には、例えば、スイッチ素子制御回路111はスイッチ素子S1とスイッチ素子S2がスイッチング動作をするようにして、スイッチ素子S3とスイッチ素子S4は常時オフとする制御をおこなう。この場合には、スイッチ素子S3とスイッチ素子S4のスイッチング損失、ダイオードD3とダイオードD4のスイッチング損失は発生しないので、3段目、4段目の昇圧型スイッチング電源回路における損失は非常に小さなものとなる。 Similarly, the voltage detection circuit 112, when selecting 2 as the value of the number n is, for example, switching element control circuit 111 switching element S 1 and switching element S 2 is so as to the switching operation, the switch element S 3 and the switching element S 4 performs control to always oFF. In this case, the switching loss of the switching element S 3 and the switching element S 4, the switching loss of the diode D 3 and the diode D 4 is not generated, the third stage, the loss in the step-up switching power supply circuit of the fourth stage is very It will be small.
同様にして、電圧検出回路112が、段数nの値として3を選択する場合には、例えば、スイッチ素子制御回路111はスイッチ素子S1とスイッチ素子S2とスイッチ素子S3がスイッチング動作をするようにして、スイッチ素子S4は常時オフとする制御をおこなう。この場合には、スイッチ素子S4のスイッチング損失、ダイオードD4のスイッチング損失は発生しないので、4段目の昇圧型スイッチング電源回路における損失は非常に小さなものとなる。 Similarly, the voltage detection circuit 112, when selecting 3 as the value of number n is, for example, switching element control circuit 111 switching element S 1 and switching element S 2 and the switching element S 3 to the switching operation and so, switching element S 4 performs control to always oFF. In this case, the switching loss of the switching element S 4, the switching loss of the diode D 4 is not generated, the loss in the step-up switching power supply circuit of the fourth stage is very small.
同様にして、電圧検出回路112が、段数nの値として4を選択する場合には、スイッチ素子制御回路111はスイッチ素子S1〜スイッチ素子S4がスイッチング動作をするようにする。 Similarly, when the voltage detection circuit 112 selects 4 as the value of the number of stages n, the switch element control circuit 111 causes the switch elements S 1 to S 4 to perform a switching operation.
なお、段数nの値が1の場合には、スイッチング動作させるスイッチ素子は、スイッチ素子S1に限ることなく、他のスイッチ素子S2〜スイッチ素子S4のいずれか1つとしても良い。また、段数nの値が2の場合には、スイッチング動作させるスイッチ素子は、スイッチ素子S1〜スイッチ素子S4の任意の2つとしても良い。また、段数nの値が3の場合には、スイッチング動作させるスイッチ素子は、スイッチ素子S1〜スイッチ素子S4の任意の3つとしても良い。 Note that when the value of the number n is 1, switching element for switching operation is not limited to the switching element S 1, may be any one of the other switching devices S 2 ~ switching element S 4. When the value of the stage number n is 2, the number of switch elements to be switched may be any two of the switch elements S 1 to S 4 . Further, when the value of the number of stages n is 3, the number of switch elements to be switched may be any three of the switch elements S 1 to S 4 .
ここで、出力の電圧値の制御は以下のようにしておこなわれる。スイッチ素子制御回路111は、等価負荷抵抗Rが接続される出力側から出力の電圧を検出する。また、スイッチ素子制御回路111は、基準電圧ERefを検出する。そしてフィードバック制御によって、出力電圧値Eoが基準電圧ERefと一致するように、または、出力電圧値Eoを分圧した値が基準電圧ERefの値と一致するように制御される。 Here, the output voltage value is controlled as follows. The switch element control circuit 111 detects the output voltage from the output side to which the equivalent load resistance R is connected. Further, the switch element control circuit 111 detects the reference voltage E Ref . Then, by feedback control, control is performed so that the output voltage value E o matches the reference voltage E Ref or the value obtained by dividing the output voltage value E o matches the value of the reference voltage E Ref .
なお、出力電圧の厳密な定電圧特性が要求されない場合には、フィードバック制御を用いずに、スイッチ素子制御回路は、各スイッチ素子のオフの時間を、既知の入力電圧Edと所望の出力電圧Eoとの比に応じた予め定める固定値となるようにフィードフォワード制御して、出力電圧Eoを所望の電圧とする制御をするようにしても良い。 When the strict constant voltage characteristic of the output voltage is not required, the switch element control circuit does not use the feedback control, and the switch element control circuit determines the OFF time of each switch element as the known input voltage Ed and the desired output voltage. The feedforward control may be performed so as to obtain a predetermined fixed value corresponding to the ratio to Eo, and the output voltage Eo may be controlled to a desired voltage.
図26において、第1段目の昇圧型スイッチング電源回路は、スイッチ素子S1、インダクタL41、ダイオードD1、コンデンサC41を有して構成されている。また、第2段目の昇圧型スイッチング電源回路は、スイッチ素子S1、インダクタL42、ダイオードD1、コンデンサC42を有して構成されている。また、第3段目の昇圧型スイッチング電源回路は、スイッチ素子S1、インダクタL43、ダイオードD1、コンデンサC43を有して構成されている。また、第4段目(最後段)の昇圧型スイッチング電源回路は、スイッチ素子S1、インダクタL44、ダイオードD1、コンデンサC44を有して構成されている。 In FIG. 26, the step-up switching power supply circuit in the first stage includes a switch element S 1 , an inductor L 41 , a diode D 1 , and a capacitor C 41 . The step-up switching power supply circuit in the second stage includes a switch element S 1 , an inductor L 42 , a diode D 1 , and a capacitor C 42 . The step-up switching power supply circuit in the third stage includes a switch element S 1 , an inductor L 43 , a diode D 1 , and a capacitor C 43 . The fourth-stage (last stage) step-up switching power supply circuit includes a switch element S 1 , an inductor L 44 , a diode D 1 , and a capacitor C 44 .
要は、縦続接続昇圧型スイッチング電源回路11では、縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電圧の値Eoが一定値であり、縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値Edが可変値である場合に、入力側に入力される入力電圧の最小値において、上述した数式(28)を満たし、かつ、数式(29)で表される電力効率ηnの値が最大となる整数nで与えられる数、または、数式(42)で表される電力効率ηnの値が最大となる整数nで与えられる数の昇圧型スイッチング電源回路をn段縦続接続して得られる縦続接続昇圧型スイッチング電源回路を構成しておくものである。
In short, in the cascade connection boosting type switching
そして、入力電圧Edが固定ではなく、変化する場合には、入力側に入力される入力電圧の値Edに応じて、以下の数式(44)を満たし、以下の数式(45)で表される電力効率ηkの値が最大となる整数kで与えられる数を求め、または、数式(42)から得られる整数を求め、k個のスイッチ素子をオン・オフ制御し、(n−k)個のスイッチ素子を常時オフとする制御をおこなうものである。 When the input voltage E d is not fixed but changes, the following equation (44) is satisfied according to the value E d of the input voltage input to the input side, and is expressed by the following equation (45). The number given by the integer k that maximizes the value of the power efficiency η k to be obtained, or the integer obtained from Equation (42) is obtained, and the k switching elements are turned on / off, and (n−k) ) Control is performed to always turn off the individual switch elements.
Eo=(Ts/Toffk)k×Ed×[1/{1+(Ts/Toffk)2×(rnn/R)}]k (44)
ηk=(Ts/Toffk)k×1/{1+(Ts/Toffk)2×(rnn/R)}k (45)
E o = (T s / T offk ) k × E d × [1 / {1+ (T s / T offk ) 2 × (r nn / R)}] k (44)
η k = (T s / T offk ) k × 1 / {1+ (T s / T offk ) 2 × (r nn / R)} k (45)
(縦続接続昇圧型スイッチング電源回路12について)
次に、縦続接続昇圧型スイッチング電源回路12(図25を参照)について説明をする。バッテリー13から得られる電圧を昇圧する縦続接続昇圧型スイッチング電源回路12は縦続接続された昇圧型スイッチング電源回路が用いられる。ここで、バッテリー13から得られる電圧がDC48Vの一定値であり、入力電圧Edの値が固定値である。そして、昇圧比Eo/Ed=400V/48V=8.3であるので、図12、図19または表1から見て取れるように、効率が最大となる縦続接続の段数nの値は4である。
(Cascade connection boost type switching power supply circuit 12)
Next, the cascade connection boosting switching power supply circuit 12 (see FIG. 25) will be described. As the cascaded boosting switching
従って、縦続接続昇圧型スイッチング電源回路12は、図26に示す縦続接続昇圧型スイッチング電源回路11と同様の4段縦続接続昇圧型スイッチング電源回路を用い、スイッチ素子S1〜スイッチ素子S4のすべてをスイッチング周期でオン・オフとする制御して、最も効率を高くして、DC48VからDC400Vを得ることができる。ここで、縦続接続昇圧型スイッチング電源回路11における太陽電池10に替えて、縦続接続昇圧型スイッチング電源回路12ではバッテリー13が用いられる。
Therefore, the cascaded boosting switching
なお、図12、図19から見て取れるように、昇圧比Eo/Ed=400V/48V=8.3の場合には、縦続接続の段数nの値を3としても、段数nの値を4とする場合に比べて効率の減少は僅か(1%以内)であるので、回路規模を小さくして装置のコストダウンを図るために4段縦続接続昇圧型スイッチング電源回路に替えて3段縦続接続昇圧型スイッチング電源回路を用いることができる。 As can be seen from FIGS. 12 and 19, when the step-up ratio E o / E d = 400 V / 48 V = 8.3, the value of the number of stages n is 4 even if the value of the number n of cascaded stages is set to 3. Since the reduction in efficiency is only small (within 1%) compared to the case of, the three-stage cascade connection instead of the four-stage cascade boost type switching power supply circuit in order to reduce the circuit scale and reduce the cost of the device A step-up switching power supply circuit can be used.
また、表1に示したように、rnn/R=0.01、rnn/R=0.005、rnn/R=0.001と変化しても、rnn/Rの値によって、最も効率が良くなる縦続接続の段数の値は大きく異なるものではないことが分かる。よって、少なくとも、抵抗比rnn/R=0.01〜抵抗比rnn/R=0.001の範囲において各段の効率がばらつく場合であっても最大効率となる段数に大きな異なりがないことが分る。 Further, as shown in Table 1, also vary with r nn /R=0.01,r nn /R=0.005,r nn /R=0.001, the value of r nn / R, It can be seen that the value of the number of cascaded stages that provides the best efficiency is not significantly different. Therefore, even if the efficiency of each stage varies at least in the range of the resistance ratio r nn /R=0.01 to the resistance ratio r nn /R=0.001, there is no significant difference in the number of stages for maximum efficiency. I understand.
上述した、実施例は実施形態の一例であり、出力電圧Eo、入力電圧Ed、rnn/R、昇圧比Eo/Edの各値が実施例とは異なる場合にも、同一の技術的思想の範囲で適用が可能である。また、現実の回路では、縦続接続される各段の効率を厳密に一致させることは困難であり、ばらつきが生じるが、各段の効率がばらつく場合においても同一の技術的思想の範囲で実施形態の適用が可能である。 The above-described example is an example of the embodiment, and the same is true even when the values of the output voltage E o , the input voltage E d , r nn / R, and the boost ratio E o / E d are different from the example. Applicable within the scope of technical idea. Further, in an actual circuit, it is difficult to strictly match the efficiency of each stage connected in cascade, and variations occur. However, even when the efficiency of each stage varies, the embodiments within the scope of the same technical idea Can be applied.
(実施形態の変形例)
図27、図28、図29、図30、図31、図32、図33、図34、を参照して、また、図を参照することなく、実施形態の種々の変形例を以下に示す。
(Modification of the embodiment)
Various modifications of the embodiment will be described below with reference to FIGS. 27, 28, 29, 30, 30, 31, 32, 33, and 34, and without referring to the drawings.
(実施形態の第1の変形例)
図27は、図8に示す回路におけるスイッチ素子S1〜スイッチ素子S3を駆動するタイミングを図10に示すものと別のタイミングとする実施形態を示す図である。図10では、スイッチ素子S1〜スイッチ素子S3は同じタイミングで駆動されるものとされていた。図27に示すスイッチ素子S1〜スイッチ素子S3は、周期Tsを、n分割、この場合には3分割し、位相を順次(360/3)°(度)=120°(度)、ずらした信号(オン状態またはオフ状態が開始するタイミングをTs/3に相当する時間ずつずらした信号)によってスイッチ素子S1〜スイッチ素子S3の各々を駆動するものである。つまり、スイッチ素子S1を第1の駆動信号(図27の符号S1を参照)で駆動し、スイッチ素子S2を第2の駆動信号(図27の符号S2を参照)で駆動し、スイッチ素子S3を第3の駆動信号(図27の符号S3を参照)で駆動する。このようにすることによって、スイッチ素子S1〜スイッチ素子S3が同時にオンとなる重なりの時間をずらすことができ、等価負荷抵抗Rの両端に生じるリップル電圧の量を少なくすることができる。
(First Modification of Embodiment)
FIG. 27 is a diagram showing an embodiment in which the timing for driving switch elements S 1 to S 3 in the circuit shown in FIG. 8 is different from that shown in FIG. In FIG. 10, the switch elements S 1 to S 3 are driven at the same timing. The switch elements S 1 to S 3 shown in FIG. 27 divide the period T s into n parts, in this case, into three parts, and the phases are sequentially (360/3) ° (degrees) = 120 ° (degrees), Each of the switch elements S 1 to S 3 is driven by a shifted signal (a signal in which the timing at which the on state or the off state starts is shifted by a time corresponding to T s / 3). That is, the switch element S 1 is driven by the first drive signal (see reference sign S 1 in FIG. 27), the switch element S 2 is driven by the second drive signal (see reference sign S 2 in FIG. 27), driving the switching element S 3 at a third driving signal (see reference numeral S 3 in FIG. 27). By doing in this way, the overlap time when the switch elements S 1 to S 3 are simultaneously turned on can be shifted, and the amount of ripple voltage generated at both ends of the equivalent load resistor R can be reduced.
図27を引用して、段数nが3段の場合を説明したが、一般的なn段の場合には、(360/n)度ずつ、各スイッチのオン・オフのタイミングの位相をずらすこと(オン状態またはオフ状態が開始するタイミングをTs/nに相当する時間ずつずらすこと)によって、等価負荷抵抗Rの両端に生じるリップル電圧の量を少なくする効果が得られる。 Although the case where the number of stages n is 3 has been described with reference to FIG. 27, in the case of a general n stage, the phase of the on / off timing of each switch is shifted by (360 / n) degrees. By shifting the timing at which the on state or the off state starts by a time corresponding to T s / n, an effect of reducing the amount of ripple voltage generated at both ends of the equivalent load resistance R can be obtained.
(実施形態の第2の変形例)
図28は、図8に示す回路におけるスイッチ素子S1〜スイッチ素子S3を駆動するタイミングを図10、図27に示すものと別のタイミングとする実施形態を示す図である。各スイッチ素子については、奇数段のスイッチ素子と偶数段のスイッチ素子とでは、オンとオフを逆にする。即ち、1段目の昇圧型回路のスイッチ素子S1と3段目の昇圧型回路のスイッチ素子S3とがオンである時に、2段目の昇圧型回路のスイッチ素子S2をオフとするように制御している。これにより、隣接する段におけるスイッチ素子が同時にオンとなることがない。その結果、各段のインダクタンスの値及びキャパシタンスの値を小さくすることができる。
(Second Modification of Embodiment)
FIG. 28 is a diagram showing an embodiment in which the timings for driving the switch elements S 1 to S 3 in the circuit shown in FIG. 8 are different from those shown in FIG. 10 and FIG. For each switch element, the on-off state is reversed between the odd-numbered switch element and the even-numbered switch element. That is, when the switch element S1 of the first boost circuit and the switch element S3 of the third boost circuit are on, the switch element S2 of the second boost circuit is turned off. So that it is controlled. As a result, the switch elements in adjacent stages do not turn on at the same time. As a result, the inductance value and capacitance value of each stage can be reduced.
具体的には、段数nが3段の場合に、図28に示すように、奇数段のスイッチ素子S1とスイッチ素子S3とは同相の信号(第1の駆動信号)で駆動され、偶数段のスイッチ素子S2は奇数段のスイッチ素子を駆動する信号に対して位相が180度ずれた信号(第2の駆動信号)によって駆動される。このようにすることによって、スイッチ素子S1〜スイッチ素子S3が同時にオンとなる重なりの時間が生じないようにすることができ、各段のインダクタンス値及びキャパシタンス値が小さくても等価負荷抵抗Rの両端に生じるリップル電圧の量を少なくすることができる。 Specifically, when the number n is three stages, as shown in FIG. 28, the switching element S 1 and switching element S 3 odd number of stages are driven in phase of the signal (first driving signal), the even switching element S 2 of the stage phase relative to the signal for driving the switching elements of odd-numbered stage is driven by a 180-degree shift signal (second driving signal). By doing so, it is possible to prevent the overlap time during which the switch elements S 1 to S 3 are simultaneously turned on, and the equivalent load resistance R even if the inductance value and capacitance value of each stage are small. It is possible to reduce the amount of ripple voltage generated at both ends of the.
また、段数nが4段の場合、例えば、図26に示す縦続接続昇圧型スイッチング電源回路11では、スイッチ素子S1〜スイッチ素子S4の各々を同じ信号で駆動するのみならず、スイッチ素子S1とスイッチ素子S3とを同じ信号(第1の駆動信号)で駆動するとともにスイッチ素子S2とスイッチ素子S4とを第1の駆動信号とは180度位相が異なる第2の駆動信号で駆動するようにすることができる。
When the number of stages n is 4, for example, in the cascaded step-up switching
図28を引用して、段数が3段の場合、図26を引用して、段数が4段の場合について説明をしたが、一般的には、段数がn段の場合には、奇数段(縦続接続された順番が奇数段目の段)のスイッチ素子の駆動信号と、偶数段(縦続接続された順番が偶数段目の段)のスイッチ素子の駆動信号との位相を180度ずらして駆動される。即ち、1段目、3段目、・・・の昇圧型回路のスイッチがオンである時に、2段目、4段目、・・・の昇圧型回路のスイッチをオフとするように制御している。 Referring to FIG. 28, when the number of stages is 3, the case where the number of stages is 4 has been described with reference to FIG. 26. Generally, when the number of stages is n, odd stages ( Drive by shifting the phase of the drive signal of the switch element in the cascade connection order of the odd-numbered stages and the drive signal of the switch element of the even-numbered stages (order of the cascade connection in the even-numbered stages) by 180 degrees Is done. That is, when the boost circuit of the first stage, the third stage,... Is on, the second boost circuit, the fourth stage,. ing.
(実施形態の第3の変形例)
図29は縦続接続のみではなく、同一構成の各段を並列接続して形成される縦続接続昇圧型スイッチング電源回路を示す図である。即ち、ダイオードD11のカソードとダイオードD12のカソードとダイオードD13のカソードとが接続され、ダイオードD21のカソードとダイオードD22のカソードとダイオードD23のカソードとが接続されている。つまり、同一段のコンデンサ(C311とC312とC313、C321とC322とC323、C331とC332とC333、の各々)が並列に接続されている。このようして、並列にする個数に応じて等価負荷抵抗Rに供給する電力を増加させることができる。ここで、並列接続された各段のスイッチ素子(例えば、スイッチ素子S11とスイッチ素子S12とスイッチ素子S13)の1周期毎のオン・オフのタイミングは同一としても良いが、各段の並列方向におけるスイッチ素子のオン・オフのタイミングの位相を異なるものとすることによって、各段のインダクタンス値及びキャパシタンス値が小さくても等価負荷抵抗Rの両端に生じるリップル電圧の量を少なくすることができる。
(Third Modification of Embodiment)
FIG. 29 is a diagram showing not only a cascade connection but also a cascade connection boosting type switching power supply circuit formed by connecting stages of the same configuration in parallel. That is, the cathode of the cathode and the diode D 13 of the cathode and the diode D 12 of the diode D 11 is connected, the cathode of the cathode and the diode D 23 of the cathode and the diode D 22 of the diode D 21 is connected. That is, capacitors of the same stage (C 311 and C 312 and C 313 , C 321 and C 322 and C 323 , C 331 , C 332 and C 333 ) are connected in parallel. In this way, it is possible to increase the power supplied to the equivalent load resistance R according to the number in parallel. Here, each stage of the switching elements connected in parallel (e.g., switching element S 11 and the switch element S 12 and a switching element S 13) timing of on and off every one period of the may be the same but, in each stage By making the phase of the ON / OFF timing of the switch elements in the parallel direction different, the amount of ripple voltage generated at both ends of the equivalent load resistor R can be reduced even if the inductance value and capacitance value of each stage are small. it can.
図30は並列接続された各段におけるスイッチ素子S11、スイッチ素子S12、スイッチ素子S13(いずれも、図29を参照)のオン・オフのタイミングの位相を異なるものとする例をタイミングチャートで示す図である。図30に示すように、周期Tsを3分割し、120度ずつ位相を順次ずらした信号(オン状態またはオフ状態が開始するタイミングをTs/3ずつずらした信号)によってスイッチ素子S11〜スイッチ素子S13の各々を駆動している。つまり、スイッチ素子S12のオンの立上タイミングは、スイッチ素子S11のオンの立上タイミングよりも120°遅れるようにし、スイッチ素子S13のオンの立上タイミングは、スイッチ素子S12のオンの立上タイミングよりも120°遅れるようにしている。このようにすることによって、スイッチ素子S11〜スイッチ素子S13が同時にオンとなる重なりの時間をずらして、等価負荷抵抗Rの両端に生じるリップル電圧の量を少なくすることができる。ここで、スイッチ素子S11がオフとなる時間長off31、スイッチ素子S12がオフとなる時間長off32、スイッチ素子S11がオフとなる時間長off33、は同じ時間とされている。 FIG. 30 is a timing chart showing an example in which the on / off timing phases of the switch element S 11 , switch element S 12 , and switch element S 13 (all refer to FIG. 29) are different in each stage connected in parallel. It is a figure shown by. As shown in FIG. 30, the switching elements S 11 to S are divided by a signal obtained by dividing the period T s into three and sequentially shifting the phase by 120 degrees (signals in which the timing at which the on state or the off state starts is shifted by T s / 3). driving the respective switching elements S 13. That is, rise timing of on of the switching element S 12 is so delayed 120 ° than rise timing of on of the switching element S 11, rise timing of on of the switching element S 13 is a switch element S 12 on 120 ° behind the start-up timing. By doing so, the amount of ripple voltage generated at both ends of the equivalent load resistance R can be reduced by shifting the overlapping time when the switch elements S 11 to S 13 are simultaneously turned on. Here, the time length off31 switch element S 11 is turned off, the time length off32 switch element S 12 is turned off, the switching element S 11 is the time length off33 made off, is the same time.
また、スイッチ素子S21、スイッチ素子S22、スイッチ素子S23の組、スイッチ素子S31、スイッチ素子S32、スイッチ素子S33の組、についても、各組内で120度ずつ位相を順次ずらした信号によってスイッチ素子を駆動してリップル電圧の量を少なくすることができる。 The phase of the switch element S 21 , the switch element S 22 , the switch element S 23 group, the switch element S 31 , the switch element S 32 , and the switch element S 33 group is sequentially shifted by 120 degrees in each group. The amount of ripple voltage can be reduced by driving the switch element with the received signal.
図29、図30を参照して、並列接続の数が3個の場合について説明をしたが、一般的に、並列接続の数がmの場合には、(360/m)度ずつ、並列方向の各スイッチ素子を駆動する信号の位相をずらすことによって、等価負荷抵抗Rの両端に生じるリップル電圧の量を少なくする効果が得られる。 29 and 30, the case where the number of parallel connections is three has been described. Generally, when the number of parallel connections is m, the parallel direction is incremented by (360 / m) degrees. By shifting the phase of the signal that drives each of the switch elements, an effect of reducing the amount of ripple voltage generated across the equivalent load resistor R can be obtained.
要するに、縦続接続された昇圧型スイッチング電源回路の直列方向に各スイッチのオン・オフのタイミングの位相をずらし、並列接続された昇圧型スイッチング電源回路の並列方向に各スイッチのオン・オフのタイミングの位相をずらして、等価負荷抵抗に供給される電力を増加させるとともに、リップル電圧の量を少なくすることができる。つまり、昇圧型スイッチング電源回路の直列・並列接続によって、各段のインダクタンス値及びキャパシタンス値が小さくても等価負荷抵抗の両端に生じるリップル電圧の量を少なくすることができる。 In short, the on / off timing phase of each switch is shifted in the series direction of cascaded boost switching power supply circuits, and the on / off timing of each switch in the parallel direction of boosted switching power supply circuits connected in parallel. By shifting the phase, the power supplied to the equivalent load resistor can be increased, and the amount of ripple voltage can be reduced. That is, the series and parallel connection of the step-up switching power supply circuit can reduce the amount of ripple voltage generated at both ends of the equivalent load resistance even if the inductance value and capacitance value of each stage are small.
(実施形態の第4の変形例)
上述したように、効率に注目した場合には、数式(29)、または、数式(42)に基づき、最も効率が良好なる適切な縦続接続の段数を求めることができる。しかしながら、スイッチング電源回路の装置価格の面からは、段数が少ない程価格を安いものとできる。そこで、縦続接続昇圧型スイッチング電源回路の効率と装置価格とのバランスを考慮して、既に述べた数式(29)、以下の、数式(46)、数式(47)に基づき、縦続接続昇圧型スイッチング電源回路を構成することもできる。ここで、iは、i<nなる整数であり、ηiは、縦続接続の段数がi段の縦続接続昇圧型スイッチング電源回路の効率である。また、許容減少量εは、効率の許容の減少量であり、予め定めるものである。ここで、所定の効率の許容減少量εの値は、望ましくは、1%であり、最も望ましくは、0.5%である。この程度の減少量であれば、各段の損失量に大きな異なりが生じることもなく、縦続接続昇圧型スイッチング電源回路の効率を良好なものとする目的を逸脱するものでもない。なお、riiは、i段目の等価損失抵抗である。
(Fourth Modification of Embodiment)
As described above, when attention is paid to the efficiency, it is possible to obtain an appropriate number of cascade connection stages with the highest efficiency based on the formula (29) or the formula (42). However, in terms of the device price of the switching power supply circuit, the smaller the number of stages, the lower the price. Therefore, in consideration of the balance between the efficiency of the cascaded boost type switching power supply circuit and the device price, the cascaded boost type switching is based on the formula (29), formula (46), and formula (47) below. A power supply circuit can also be configured. Here, i is an integer such that i <n, and η i is the efficiency of the cascaded boost type switching power supply circuit in which the number of cascaded stages is i. The allowable reduction amount ε is an allowable reduction amount of efficiency and is determined in advance. Here, the value of the allowable reduction amount ε of the predetermined efficiency is desirably 1%, and most desirably 0.5%. With such a reduction amount, there is no great difference in the loss amount of each stage, and it does not depart from the purpose of improving the efficiency of the cascaded boost type switching power supply circuit. R ii is the i-th equivalent loss resistance.
ηn=1/{1+(Ts/Toffn)2×(rnn/R)}n (29)
ηi=1/{1+(Ts/Toffi)2×(rii/R)}i (46)
ηn−ηi<ε (47)
η n = 1 / {1+ (T s / T offn ) 2 × (r nn / R)} n (29)
η i = 1 / {1+ (T s / T offi ) 2 × (r ii / R)} i (46)
η n −η i <ε (47)
つまり、第4の変形例の縦続接続スイッチング電源回路は、効率を最大とする縦続接続昇圧型スイッチング電源回路の段数をnとするのに対して、許容の所定範内の効率の低減を許す、i段(i<n)の縦続接続昇圧型スイッチング電源回路とするものである。このようにすれば、効率と価格とのバランスを最適なものとすることができる。 In other words, the cascade connection switching power supply circuit of the fourth modification example allows n to be reduced in efficiency within a predetermined allowable range while the number of stages of the cascade connection boost type switching power supply circuit that maximizes the efficiency is n. This is an i-stage (i <n) cascaded boost type switching power supply circuit. In this way, the balance between efficiency and price can be optimized.
(実施形態の第5の変形例)
図26で示す上述した縦続接続昇圧型スイッチング電源回路11では、スイッチ素子S1〜スイッチ素子S4のすべてのオフの時間を出力電圧に応じて制御するようにしたが、等価負荷抵抗Rの変化に応じた、Ts/Toffnの変化の量が小さい場合には、スイッチ素子S1〜スイッチ素子S4のすべてを負荷の変化に応じた電圧制御に用いるのではなく、その一部のスイッチ素子を負荷の変化に応じた電圧の制御に用いるようにできる。このようにしても、すべてスイッチ素子のオフの時間を出力電圧に応じて制御するようにした縦続接続昇圧型スイッチング電源回路11におけると同様の作用と効果を生じるものとできる。
(Fifth Modification of Embodiment)
In the above-described cascaded step-up switching
図31に示す駆動信号は、図26に示す回路を駆動する別の駆動信号を示すものである。図31に示すように、4個のスイッチ素子であるスイッチ素子S1〜スイッチ素子S4の中で、3個のスイッチ素子(例えば、スイッチ素子S1〜スイッチ素子S3)を等価負荷抵抗Rの変動によらず固定幅(図31の符号Tfixを参照)の駆動信号で駆動するようにする。そして、1個のスイッチ素子(例えば、最終段のスイッチ素子S4)を駆動する駆動信号のみは等価負荷抵抗Rの変動に応じて、可変幅(図31の符号Tvarを参照)で制御するものである。ここで、固定幅の信号のオフの時間Tfixとしては、例えば、数式(29)で得られる時間Toffnを用いるようにしても良く、可変幅の信号のオフの時間Tvarと長さが近い信号を適宜に選択しても良い。 The drive signal shown in FIG. 31 indicates another drive signal for driving the circuit shown in FIG. As shown in FIG. 31, among the four switch elements S 1 to S 4 , three switch elements (for example, switch element S 1 to switch element S 3 ) are equivalent load resistance R. It is driven by a drive signal having a fixed width (refer to the reference symbol T fix in FIG. 31) regardless of the fluctuation of. Only the drive signal for driving one switch element (for example, the last-stage switch element S 4 ) is controlled with a variable width (see the symbol T var in FIG. 31) according to the variation of the equivalent load resistance R. Is. Here, for example, the time T offn obtained by Expression (29) may be used as the off time T fix of the fixed width signal, and the off time T var and length of the variable width signal may be used. A close signal may be appropriately selected.
このような制御は、スイッチ素子制御回路111(図26を参照)に替えて、図示しない別のスイッチ素子制御回路を採用することによって可能となる。別のスイッチ素子制御回路では、固定幅の時間Tfix(固定幅Tfix)の駆動信号を発生するとともに、フィードバック制御によって出力電圧値Eoが基準電圧ERefと一致するようにする可変幅の時間Tvar(可変幅Tfix)を有する駆動信号を発生させる。なお、図31に示す駆動信号は、奇数段の駆動信号と偶数段の駆動信号との位相差を180°(度)異なるようにしたが、同位相の信号でスイッチ素子S1〜スイッチ素子S4を駆動するようにしても良い。 Such control can be performed by adopting another switch element control circuit (not shown) instead of the switch element control circuit 111 (see FIG. 26). In another switching element control circuit, a drive signal of a fixed width time T fix (fixed width T fix ) is generated, and a variable width of the output voltage value E o is matched with the reference voltage E Ref by feedback control. A drive signal having a time T var (variable width T fix ) is generated. In the drive signal shown in FIG. 31, the phase difference between the odd-numbered stage drive signal and the even-numbered stage drive signal is different by 180 ° (degrees). However, the switch elements S 1 to S with the same phase signal. 4 may be driven.
このように、オフ時間として固定幅Tfixを有する駆動信号とオフ時間として可変幅Tvarを有する駆動信号を併用することによって、スイッチ素子制御回路の構成を簡単なものとできる。さらに、制御ループの特性については、次数を少なくすることができるので、制御特性の安定化を図ることができる。 As described above, the combination of the drive signal having the fixed width T fix as the off time and the drive signal having the variable width T var as the off time can simplify the configuration of the switch element control circuit. Furthermore, since the order of the control loop characteristics can be reduced, the control characteristics can be stabilized.
(実施形態の第6の変形例)
実施形態の第1の変形例では、奇数段のスイッチ素子は同相の信号で駆動され、偶数段のスイッチ素子は奇数段のスイッチ素子を駆動する信号に対して位相が180度ずれた信号によって駆動されるようにして、隣接するスイッチ素子がオンとなる時間が重ならないようにした。しかしながら、(Ts/Toff)が2以下となる場合(負荷が極度に大きくなった場合、または、電源効率が悪い場合にこのような場合が生じることがある)には、隣接するスイッチ素子がオンとなる時間が重なる事態が生じてしまう。このような場合に効果があるのが、実施形態の第6の変形例である。
(Sixth Modification of Embodiment)
In the first modification of the embodiment, the odd-numbered switch elements are driven by in-phase signals, and the even-numbered switch elements are driven by signals that are 180 degrees out of phase with respect to the signals that drive the odd-numbered switch elements. Thus, the time when the adjacent switch elements are turned on does not overlap. However, when (T s / T off ) is 2 or less (such a case may occur when the load becomes extremely large or power supply efficiency is poor), adjacent switch elements There will be a situation in which the time when is turned on overlaps. The sixth modification of the embodiment is effective in such a case.
上述したように、昇圧比Eo/Edを一定とする場合には、Toff1<Toff2<Toff3・・・・・<Toffn(ただし、Toffnはnが4以上に対応するオフ時間)が成立する。そこで、隣接するスイッチ素子がオンとなる時間が重なることがないようにして各段のインダクタンスの値及びキャパシタンスの値を小さくする目的と、縦続接続昇圧型スイッチング電源回路の効率とのバランスを考慮して、既に述べた数式(28)、数式(29)、数式(48)、さらに以下の、数式(49)に基づき、縦続接続昇圧型スイッチング電源回路を構成することもできる。ここで、pは、p>nなる整数であり、ηpは、縦続接続の段数がp段の縦続接続昇圧型スイッチング電源回路の効率である。また、許容減少量εは、効率の許容の減少量であり、予め定めるものである。ここで、所定の効率の許容減少量εの値は、望ましくは、1%であり、最も望ましくは、0.5%である。この程度の減少量であれば、各段の損失量に大きな異なりが生じることもなく、縦続接続昇圧型スイッチング電源回路の効率を良好なものとする目的を逸脱するものでもない。なお、rppは、p段目の等価損失抵抗である。また、実施形態の第4の変形例では、i<nであるのに対して、実施形態の第6の変形例では、p>nである点で両者は異なる。 As described above, in the case of a constant boosting ratio E o / E d is, T off1 <T off2 <T off3 ····· <T offn ( However, T OFFN off corresponding to n is 4 or more Time). Therefore, considering the balance between the purpose of reducing the inductance value and capacitance value of each stage so that the adjacent switch elements do not overlap each other and the efficiency of the cascaded step-up switching power supply circuit. Thus, the cascaded step-up switching power supply circuit can be configured based on the mathematical formula (28), the mathematical formula (29), the mathematical formula (48), and the following mathematical formula (49). Here, p is an integer such that p> n, and η p is the efficiency of the cascaded step-up switching power supply circuit in which the number of cascaded stages is p. The allowable reduction amount ε is an allowable reduction amount of efficiency and is determined in advance. Here, the value of the allowable reduction amount ε of the predetermined efficiency is desirably 1%, and most desirably 0.5%. With such a reduction amount, there is no great difference in the loss amount of each stage, and it does not depart from the purpose of improving the efficiency of the cascaded boost type switching power supply circuit. Note that r pp is the equivalent loss resistance at the p-th stage. In the fourth modification of the embodiment, i <n, whereas in the sixth modification of the embodiment, both are different in that p> n.
Eo=(Ts/Toffn)n×Ed×[1/{1+(Ts/Toffn)2×(rnn/R)}]n (28)
ηn=1/{1+(Ts/Toffn)2×(rnn/R)}n (29)
ηp=1/{1+(Ts/Toffp)2×(rpp/R)}p (48)
ηn−ηp<ε (49)
E o = (T s / T offn) n × E d × [1 / {1+ (T s / T offn) 2 × (r nn / R)}] n (28)
η n = 1 / {1+ (T s / T offn ) 2 × (r nn / R)} n (29)
η p = 1 / {1+ (T s / T offp ) 2 × (r pp / R)} p (48)
η n −η p <ε (49)
即ち、実施形態の第6の変形例では、インダクタの一端とスイッチ素子の一端とダイオードの一端とを接続し、インダクタの他端とスイッチ素子の他端とを入力側とし、ダイオードの他端とスイッチ素子の他端との間にコンデンサを接続し、コンデンサの両端を出力側として形成される昇圧型スイッチング電源回路を複数個有し、複数個の昇圧型スイッチング電源回路をn段縦続接続して得られる縦続接続昇圧型スイッチング電源回路であって、縦続接続昇圧型スイッチング電源回路の最後段の出力側に出力される出力電力と前記縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電力との比を電力効率ηnとし、縦続接続昇圧型スイッチング電源回路の最後段の昇圧型スイッチング電源回路の損失に対応する抵抗の値をrnnとし、縦続接続昇圧型スイッチング電源回路の出力側に接続される等価負荷抵抗の値をRとし、縦続接続昇圧型スイッチング電源回路の出力側に出力される出力電圧の値をEoとし、縦続接続昇圧型スイッチング電源回路の入力側に入力される入力電圧の値をEdとし、予め与える所定の効率の許容の減少量を許容減少量εとして、数式(28)を満たし、数式(29)で表される電力効率ηnの値が最大となる整数nよりも大きな正数pに対応する、p段縦続接続段数を有している。そして、電力効率ηnとp段縦続接続昇圧型スイッチング電源回路の電力効率ηpとの差は、許容減少量εよりも小さなものとされている。 That is, in the sixth modification of the embodiment, one end of the inductor, one end of the switch element, and one end of the diode are connected, the other end of the inductor and the other end of the switch element are input, and the other end of the diode is A capacitor is connected between the other end of the switch element, and there are a plurality of step-up switching power supply circuits formed with both ends of the capacitor as the output side. A cascade connection boosting type switching power supply circuit obtained, wherein the output power output to the output side of the last stage of the cascade connection boosting type switching power supply circuit and the input power input to the input side of the cascade connection boosting type switching power supply circuit Is the power efficiency η n and the resistance value corresponding to the loss of the last boost switching power supply circuit of the cascaded boost switching power supply circuit is r nn Where R is the value of the equivalent load resistance connected to the output side of the cascaded step-up switching power supply circuit, and Eo is the value of the output voltage output to the output side of the cascaded step-up switching power supply circuit. The value of the input voltage input to the input side of the type switching power supply circuit is E d, and the allowable reduction amount of the predetermined efficiency given in advance is the allowable reduction amount ε, satisfying Equation (28) and expressed by Equation (29) The number of p-stage cascade connection stages corresponds to a positive number p larger than the integer n where the value of the power efficiency η n to be maximized. Then, the difference between the power efficiency eta p of power efficiency eta n and p cascaded step-up switching power supply circuit is smaller than the allowable amount of decrease epsilon.
さらに、数式(29)、数式(48)、数式(49)に加えて、等価負荷抵抗Rの大きさが予想される最小量において(負荷に供給される電力量が予想される最大量において)、隣接する2つの段の2つのスイッチ素子が同時にオンとなることがないように、数式(50)の条件が加重されることが望ましい。この場合には、スイッチ素子制御回路は、Ts/Toffpの大きさを監視して、Ts/Toffp>2の条件が満たされるまで、制御される段数pを増加させることとなる。なお、昇圧型スイッチング電源回路の縦続接続の数は、予め、p段以上に設定をしておき、必要とされる段数に対応する数以上のスイッチ素子はオフの状態で用いることとなる。 Further, in addition to Equation (29), Equation (48), and Equation (49), in the minimum amount where the magnitude of the equivalent load resistance R is expected (in the maximum amount where the amount of power supplied to the load is expected) It is desirable that the condition of Expression (50) is weighted so that two switch elements in two adjacent stages are not turned on at the same time. In this case, switching element control circuit monitors the magnitude of T s / T offp, until T s / T offp> 2 conditions are met, and thus increasing the number of stages p is controlled. Note that the number of cascade connection of the step-up switching power supply circuit is set in advance to p stages or more, and more than the number of switch elements corresponding to the required number of stages are used in an OFF state.
Ts/Toffp>2 (50)
T s / T offp > 2 (50)
(実施形態の第7の変形例)
図32は、図8に示す回路におけるスイッチ素子を駆動するタイミングを図10、図27、図28に示すものと別のタイミングとする実施形態を示す図である。図32は、n段縦続接続して得られる縦続接続昇圧型スイッチング電源回路における、任意の段数である、隣接する2段である(q−1)段目とq段目についてのスイッチ素子のオンとオフとのタイミングを示す図である。
(Seventh Modification of Embodiment)
FIG. 32 is a diagram showing an embodiment in which the timing for driving the switch element in the circuit shown in FIG. 8 is different from that shown in FIG. 10, FIG. 27, and FIG. FIG. 32 is a diagram illustrating an ON state of switch elements for the (q−1) -stage and the q-stage, which are two adjacent stages, in an arbitrary number of stages in a cascade-connected step-up switching power supply circuit obtained by cascade connection of n stages. It is a figure which shows the timing of turning off.
図32では、(q−1)段目のスイッチ素子Sq−1のオン・オフのタイミングを上段に示し、q段目のスイッチ素子Sqのオン・オフのタイミングを下段に示す。図32では図示しないスイッチ素子制御回路が、スイッチ素子Sq−1のオフのタイミングを検出している。そして、スイッチ素子制御回路は、スイッチ素子Sq−1がオフとなってから、時間Tdが経過した後に、スイッチ素子Sqをオンとするようにしている。このように、隣接する前段のスイッチ素子がオフとされた後の所定の時間Tdが経過した後に次段のスイッチ素子をオンとすることにより、隣接する段のスイッチ素子が遅延特性を有する場合にもスイッチ素子Sq−1とスイッチ素子Sqが同時にオンとならないようにしている。 In Figure 32, (q-1) shows the timing stage of the switching element S q-1 on and off in the upper, illustrating the timing of on and off of the switching element S q of q-th stage to the lower stage. In FIG. 32, a switch element control circuit (not shown) detects the OFF timing of the switch element Sq-1 . Then, the switch element control circuit turns on the switch element S q after the time T d has elapsed since the switch element S q-1 was turned off. In this way, when the switch element of the next stage has a delay characteristic by turning on the switch element of the next stage after a predetermined time Td has elapsed after the switch element of the adjacent previous stage is turned off In addition, the switch element S q-1 and the switch element S q are not simultaneously turned on.
(実施形態の第8の変形例)
図33、図34は、複数の異なる電圧に対応する負荷を有する縦続接続昇圧型スイッチング電源回路を示す図である。図33では、入力電圧をEdとして、負荷131に供給する出力電圧がEo1の縦続接続昇圧型スイッチング電源回路101と、負荷132に供給する出力電圧がEo2の縦続接続昇圧型スイッチング電源回路102と、負荷133に供給する出力電圧がEo3の縦続接続昇圧型スイッチング電源回路103と、を備える。図34では、入力電圧をEdとして、負荷131に供給する出力電圧がEo1の縦続接続昇圧型スイッチング電源回路201と、負荷132に供給する出力電圧がEo2の縦続接続昇圧型スイッチング電源回路202と、負荷133に供給する出力電圧がEo3の縦続接続昇圧型スイッチング電源回路203と、を備える。図33、図34に示す回路では、出力電圧Eo1<出力電圧Eo2<出力電圧Eo3の関係が成立している。基準電圧ERef1は出力電圧Eo1に対応し、基準電圧ERef2は出力電圧Eo2に対応し、基準電圧ERef3は出力電圧Eo3に対応している。
(Eighth Modification of Embodiment)
FIG. 33 and FIG. 34 are diagrams showing a cascaded boost type switching power supply circuit having loads corresponding to a plurality of different voltages. In FIG. 33, the input voltage is E d , and the output voltage supplied to the
図33に示す回路では、縦続接続昇圧型スイッチング電源回路101は、入力電圧Edと出力電圧Eo1とに応じて、効率が最大となる段数とされ、縦続接続昇圧型スイッチング電源回路102は、出力電圧Eo1と出力電圧Eo2とに応じて、効率が最大となる段数とされ、縦続接続昇圧型スイッチング電源回路103は、出力電圧Eo2と出力電圧Eo3とに応じて、効率が最大となる段数とされている。 In the circuit shown in FIG. 33, the cascaded boost type switching power supply circuit 101 has the maximum number of stages according to the input voltage E d and the output voltage E o1 . The number of stages has the maximum efficiency according to the output voltage E o1 and the output voltage E o2, and the cascaded step-up switching power supply circuit 103 has the maximum efficiency according to the output voltage E o2 and the output voltage E o3. The number of stages becomes.
図34に示す回路では、縦続接続昇圧型スイッチング電源回路201は、入力電圧Edと出力電圧Eo1とに応じて、効率が最大となる段数とされ、縦続接続昇圧型スイッチング電源回路202は、入力電圧Edと出力電圧Eo2とに応じて、効率が最大となる段数とされ、縦続接続昇圧型スイッチング電源回路203は、入力電圧Edと出力電圧Eo3とに応じて、効率が最大となる段数とされている。 In the circuit shown in FIG. 34, the cascaded step-up switching power supply circuit 201 has the maximum number of stages according to the input voltage E d and the output voltage E o1 . According to the input voltage E d and the output voltage E o2 , the number of stages is maximized, and the cascaded boost type switching power supply circuit 203 has the maximum efficiency according to the input voltage E d and the output voltage E o3. The number of stages becomes.
上述した、種々の実施形態を2以上組み合わせるようにした、新たな実施形態を採用することも当然に可能である。 It is naturally possible to adopt a new embodiment in which two or more of the various embodiments described above are combined.
1 電力システム、 10 太陽電池、 11、12、101、102、103、201、202、203 縦続接続昇圧型スイッチング電源回路、 13 バッテリー、 14 商用電力系統、 16 降圧型スイッチング電源回路、 17 通信機器、 18 エアコン、 111、121、122、123、141、142、143 スイッチ素子制御回路、 112 電圧検出回路、 C11、C21、C22、C31、C32、C33、C41、C42、C43、C44、Cn1、Cn2、Cnn コンデンサ(キャパシタンスの値)、 D1、D11、D12、D13、D2、D21、D22、D23、D3、D4 ダイオード、 E1、E2、 電圧、 Ed 入力電圧(入力電圧値)、 Eo、Eo1、Eo2、Eo3 出力電圧(出力電圧値)、 Eo/Ed 昇圧比、 L1、L11、L21、L22、L31、L32、L33、L41、L42、L43、L44 インダクタ、 R 等価負荷抵抗、r11、r21、r22、r31、r32、r33、r41、r42、r43、r44、rnn (損失)抵抗、 rnn/R 抵抗比、 ERef、ERef1、ERef2、ERef3 基準電圧、 S1、S11、S12、S13、S2、S21、S22、S23、S3、S31、S32、S33、S4 スイッチ素子、 Toff1、Toff2、Toff3、Tfix、Tvar、 オフ時間、 Ts 周期 DESCRIPTION OF SYMBOLS 1 Power system, 10 Solar cell, 11, 12, 101, 102, 103, 201, 202, 203 Cascade connection boost type switching power supply circuit, 13 Battery, 14 Commercial power system, 16 Step-down switching power supply circuit, 17 Communication equipment, 18 Air conditioner, 111, 121, 122, 123, 141, 142, 143 Switch element control circuit, 112 Voltage detection circuit, C 11 , C 21 , C 22 , C 31 , C 32 , C 33 , C 41 , C 42 , C 43, C 44, C n1 , C n2, C nn capacitor (capacitance values), D 1, D 11, D 12, D 13, D 2, D 21, D 22, D 23, D 3, D 4 diodes, E 1, E 2, voltage, E d input voltage (input voltage value), E o, E o1, E o2, E o3 output current (Output voltage value), E o / E d up ratio, L 1, L 11, L 21, L 22, L 31, L 32, L 33, L 41, L 42, L 43, L 44 inductors, R equivalent Load resistance, r 11 , r 21 , r 22 , r 31 , r 32 , r 33 , r 41 , r 42 , r 43 , r 44 , r nn (loss) resistance, r nn / R resistance ratio, E Ref , E Ref1 , E Ref2 , E Ref3 reference voltage, S 1 , S 11 , S 12 , S 13 , S 2 , S 21 , S 22 , S 23 , S 3 , S 31 , S 32 , S 33 , S 4 switch element, T off1, T off2, T off3, T fix, T var, off time, T s period
Claims (8)
一の段の前記昇圧型スイッチング電源回路の出力側と他の段の前記昇圧型スイッチング電源回路の入力側とを順次接続するようにして前記n段の前記昇圧型スイッチング電源回路を1段目の前記昇圧型スイッチング電源回路からn段目の前記昇圧型スイッチング電源回路まで縦続接続し、
前記n段の各々の前記昇圧型スイッチング電源回路の前記スイッチ素子のオン・オフの繰り返しの周期をすべてTsとし、前記スイッチ素子のオフの時間をすべてToffnとすることによって、前記1段目の前記昇圧型スイッチング電源回路の損失に対応する抵抗の値ないし前記n段目の前記昇圧型スイッチング電源回路の損失に対応する抵抗の値をすべてrnnとなし、
前記n段目の昇圧型スイッチング電源回路の出力側に出力される出力電力と前記1段目の昇圧型スイッチング電源回路の入力側に入力される入力電力との比を電力効率ηnとし、
前記n段目の昇圧型スイッチング電源回路の出力側に接続される等価負荷抵抗の値をRとし、
前記n段目の昇圧型スイッチング電源回路の出力側に出力される出力電圧の値をEoとし、
前記1段目の昇圧型スイッチング電源回路の入力側に入力される入力電圧の値をEdとし、
下記式1を満たし、下記式2で表される電力効率ηnの値が最大となる整数nで与えられる段数の前記昇圧型スイッチング電源回路をn段縦続接続する縦続接続昇圧型スイッチング電源回路。
Eo=(Ts/Toffn)n×Ed×[1/{1+(Ts/Toffn)2×(rnn/R)}]n・・・・・・・式1
ηn=1/{1+(Ts/Toffn)2×(rnn/R)}n・・・・・・式2 One end of the inductor, one end of the switch element, and one end of the diode are connected, the other end of the inductor and the other end of the switch element are input sides, and the other end of the diode and the other end of the switch element are between A step-up switching power supply circuit formed with both ends of the capacitor as output sides, and having a plurality of step-up switching power supply circuits.
The n-stage boosting switching power supply circuit is connected to the first stage by sequentially connecting the output side of the boosting switching power supply circuit in one stage and the input side of the boosting switching power supply circuit in another stage. Cascade connection from the step-up switching power supply circuit to the n-th step-up switching power supply circuit,
By setting all the switching cycle of the switching elements of the step-up switching power supply circuit in each of the n stages to T s and all the switching elements off time to T offn , the first stage The value of the resistance corresponding to the loss of the step-up switching power supply circuit or the value of the resistance corresponding to the loss of the step-up switching power supply circuit in the n-th stage is set to r nn .
The ratio of the output power output to the output side of the nth step-up switching power supply circuit and the input power input to the input side of the first step-up switching power supply circuit is defined as power efficiency η n
The value of the equivalent load resistance connected to the output side of the nth step-up switching power supply circuit is R,
The value of the output voltage output to the output side of the nth step-up switching power supply circuit is E o ,
The value of the input voltage input to the input side of the first step-up switching power supply circuit is E d ,
A cascade-connected step-up switching power supply circuit that cascade-connects the step-up switching power supply circuits having the number of stages given by an integer n that satisfies the following formula 1 and has the maximum power efficiency η n represented by the following formula 2.
E o = (T s / T offn) n × E d × [1 / {1+ (T s / T offn) 2 × (r nn / R)}] n ······· Formula 1
η n = 1 / {1+ (T s / T offn ) 2 × (r nn / R)} n.
前記1段目の昇圧型スイッチング電源回路の入力側に入力される前記入力電圧の値が48ボルトであり、前記整数nの値が3または4とされる、請求項1または請求項2に記載の縦続接続昇圧型スイッチング電源回路。 The value of the output voltage output to the output side of the nth step-up switching power supply circuit is 400 volts,
The value of the input voltage inputted into the input side of the step-up switching power supply circuit of the first stage is 48 volts, the value of the integer n is 3 or 4, according to claim 1 or claim 2 Cascade connection boost type switching power supply circuit.
前記入力側に入力される前記入力電圧の値Edの最小値において、前記式1を満たし、前記式2で表される電力効率ηnの値が最大となる前記整数nで与えられる数の前記昇圧型スイッチング電源回路を前記n段縦続接続して得られる縦続接続昇圧型スイッチング電源回路を構成し、
前記1段目の昇圧型スイッチング電源回路の入力側に入力される前記入力電圧の値Edに応じて、下記式3を満たし、下記式4で表される電力効率ηkの値が最大となる整数kで与えられる数を求め、
前記n個の前記スイッチ素子のオフの時間をすべて前記T offn とすることに替えて、前記整数kと同数のk個のスイッチ素子についてのオフの時間をT offk としてオン・オフ制御し、(n−k)個(ただし、n>k)のスイッチ素子を常時オフとする制御をおこなう、請求項1に記載の縦続接続昇圧型スイッチング電源回路。
Eo=(Ts/Toffk)k×Ed×[1/{1+(Ts/Toffk)2×(rnn/R)}]k・・・・・・・式3
ηk=1/{1+(Ts/Toffk)2×(rnn/R)}k・・・・・・・式4 Wherein n value E o of the output voltage outputted to the output side of the step-up switching power supply circuit of the stage is a constant value, the input voltage input to the input side of the step-up switching power supply circuit of the first stage When the value Ed of the variable is a variable value,
In the minimum value E d of the input voltage inputted to the input side, satisfies the equation 1, the value of the power efficiency eta n of the above formula 2 is several given by the integer n which maximizes the step-up switching power supply circuit constitutes a cascade step-up switching power supply circuit which is obtained by connecting the n stages in cascade,
Depending on the value E d of the input voltage inputted into the input side of the step-up switching power supply circuit of the first stage, satisfy the following equation 3, and the maximum value of power efficiency eta k represented by the following formula 4 Find the number given by the integer k
Wherein said n instead that all the off-time of the switching element and the T OFFN, time off and on-off control as T OFFk for the integer k and the same number of k switching elements, ( The cascaded step-up switching power supply circuit according to claim 1, wherein control is performed to always turn off (n−k) (where n> k) switch elements.
E o = (T s / T offk ) k × E d × [1 / {1+ (T s / T offk ) 2 × (r nn / R)}] k.
η k = 1 / {1+ (T s / T offk ) 2 × (r nn / R)} k.
前記並列接続された前記m個の前記昇圧型スイッチング電源回路のスイッチ素子のオン・オフの制御タイミングが(360/m)度ずつ位相差を有する、請求項1ないし請求項5に記載の縦続接続昇圧型スイッチング電源回路。 Wherein n m-number of step-up switching power supply circuit to the capacitor of each stage of the step-up switching power supply circuit of the stage is formed by parallel connection,
Said having connected in parallel the m of the control timing of the on and off states of the switching elements of the step-up switching power supply circuit (360 / m) degrees by the phase difference, cascaded according to claims 1 to 5 Step-up switching power supply circuit.
一の段の前記昇圧型スイッチング電源回路の出力側と他の段の前記昇圧型スイッチング電源回路の入力側とを順次接続するようにして前記n段の前記昇圧型スイッチング電源回路を1段目の前記昇圧型スイッチング電源回路からn段目の前記昇圧型スイッチング電源回路まで縦続接続し、
前記n段の各々の前記昇圧型スイッチング電源回路の前記スイッチ素子のオン・オフの繰り返しの周期をすべて等しくし、前記スイッチ素子のオフの時間をすべて等しくすることによって、前記1段目の前記昇圧型スイッチング電源回路の損失に対応する抵抗の値ないし前記n段目の前記昇圧型スイッチング電源回路の損失に対応する抵抗の値をすべてrnnとなし、
前記n段目の昇圧型スイッチング電源回路の出力側に出力される出力電力と前記1段目の昇圧型スイッチング電源回路の入力側に入力される入力電力との比を電力効率ηnとし、
前記n段目の昇圧型スイッチング電源回路の出力側に接続される等価負荷抵抗の値をRとし、
前記n段目の昇圧型スイッチング電源回路の出力側に出力される出力電圧の値をEoとし、
前記1段目の昇圧型スイッチング電源回路の入力側に入力される入力電圧の値をEdとし、
下記式5を満たす、電力効率ηnを最大とする実数nを求め、前記実数nを切捨て、四捨五入、または切上げて得られる整数の値と等しい段数の前記昇圧型スイッチング電源回路をn段縦続接続する縦続接続昇圧型スイッチング電源回路。
∂ηn/∂n=∂〔1/《1+〈[1−{1−4×(rnn/R)×(Eo/Ed)2/n}1/2]/{2×(rnn/R)×(Eo/Ed)1/n}〉2×(rnn/R)》n〕/∂n=0・・・・・・・式5 One end of the inductor, one end of the switch element, and one end of the diode are connected, the other end of the inductor and the other end of the switch element are input sides, and the other end of the diode and the other end of the switch element are between A step-up switching power supply circuit formed with both ends of the capacitor as output sides, and having a plurality of step-up switching power supply circuits.
The n-stage boosting switching power supply circuit is connected to the first stage by sequentially connecting the output side of the boosting switching power supply circuit in one stage and the input side of the boosting switching power supply circuit in another stage. Cascade connection from the step-up switching power supply circuit to the n-th step-up switching power supply circuit,
The step-up boosting power supply circuit of each of the n stages is made equal by repeating all the ON / OFF cycles of the switching elements, and by making all the switching elements OFF times equal to each other. The resistance value corresponding to the loss of the switching power supply circuit of the type or the resistance value corresponding to the loss of the boosting switching power supply circuit of the n-th stage are all represented as r nn .
The ratio of the output power output to the output side of the nth step-up switching power supply circuit and the input power input to the input side of the first step-up switching power supply circuit is defined as power efficiency η n
The value of the equivalent load resistance connected to the output side of the nth step-up switching power supply circuit is R,
The value of the output voltage output to the output side of the nth step-up switching power supply circuit is E o ,
The value of the input voltage input to the input side of the first step-up switching power supply circuit is E d ,
A real number n that maximizes power efficiency η n that satisfies the following formula 5 is obtained, and the real number n is rounded down, rounded up, or rounded up or rounded up, and the number of stages of the step-up switching power supply circuit equal to the integer value obtained is cascaded. Cascade connection boost type switching power supply circuit.
∂η n / ∂n = ∂ [1 / << 1 + <[1- {1−4 × (r nn / R) × (E o / E d ) 2 / n } 1/2 ] / {2 × (r nn / R) × (E o / E d ) 1 / n }> 2 × (r nn / R) >> n ] / ∂n = 0.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010074226A JP5673920B2 (en) | 2010-03-29 | 2010-03-29 | Cascaded boost type switching power supply circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010074226A JP5673920B2 (en) | 2010-03-29 | 2010-03-29 | Cascaded boost type switching power supply circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011211769A JP2011211769A (en) | 2011-10-20 |
JP5673920B2 true JP5673920B2 (en) | 2015-02-18 |
Family
ID=44942259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010074226A Expired - Fee Related JP5673920B2 (en) | 2010-03-29 | 2010-03-29 | Cascaded boost type switching power supply circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5673920B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017004803A1 (en) * | 2015-07-08 | 2017-01-12 | Xiaoou Tang | An apparatus and a method for semantic image labeling |
JP6365593B2 (en) * | 2016-05-31 | 2018-08-01 | 株式会社豊田中央研究所 | Voltage conversion circuit and control method thereof |
JP6966694B2 (en) * | 2017-09-27 | 2021-11-17 | 富士通株式会社 | Power supply and power management program |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50150824A (en) * | 1974-05-23 | 1975-12-03 | ||
JP2003235252A (en) * | 2002-02-08 | 2003-08-22 | Toyota Motor Corp | Power circuit |
JP4953783B2 (en) * | 2006-11-30 | 2012-06-13 | 三洋電機株式会社 | Converter device and grid interconnection system |
JP5148244B2 (en) * | 2007-11-01 | 2013-02-20 | セイコーエプソン株式会社 | Booster circuit and power supply device |
JP5109775B2 (en) * | 2008-04-11 | 2012-12-26 | 富士電機株式会社 | Switching power supply |
-
2010
- 2010-03-29 JP JP2010074226A patent/JP5673920B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011211769A (en) | 2011-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10574140B2 (en) | Charge balanced charge pump control | |
CN101247083B (en) | Switching regulator | |
KR102125595B1 (en) | Charge-discharge device with equalization function using both convertor and multi-stage voltage doubler rectifier circuit | |
JP5804552B2 (en) | DC / DC converter and power supply module | |
JP5169039B2 (en) | DC-DC converter | |
US10811974B1 (en) | Power converter | |
JP2008141871A (en) | Power converter | |
US20110309817A1 (en) | Dc-dc boost converter circuit and method for driving the same | |
US9660523B2 (en) | System and method for reducing power loss in switched-capacitor power converters | |
JP5487999B2 (en) | Power conversion device using a combination of intermediate taps of battery cells connected in series, a balance circuit, and a DC-DC converter | |
CN112445264B (en) | Operating voltage control circuit device | |
JP5130542B2 (en) | Step-down switching DC / DC converter | |
CN112821757A (en) | Power converter | |
JP2015162094A (en) | Integrated solar battery converter added with partial shade compensation function using converter and multistage voltage rectifier circuit | |
JP5673920B2 (en) | Cascaded boost type switching power supply circuit | |
Santa et al. | Switched capacitor DC-DC converter in 65nm CMOS technology with a peak efficiency of 97% | |
CN102804572B (en) | Method and an apparatus for controlling the output voltage of a boost converter | |
Sun et al. | A digital single period control method for single-inductor dual-output DC-DC buck converter | |
US8847568B2 (en) | Sample-point adjustment in a switching converter | |
Hosseini et al. | Design, MA TLAB Simulation, and Implementation of a Single Inductor Double Output DC-to-DC Converter with Digital Control | |
Sekine et al. | Multi-output SEIPC multiplied boost converter with exclusive control | |
Liu et al. | An effective PFM control strategy for charge control in SIMO DC-DC | |
CN115642784B (en) | Power supply system control method and power supply system | |
JP6651910B2 (en) | Converter system for solar cells | |
Katayama et al. | Study on Multi-Output Configurations of Buck Boost SEPIC, High Boost SEPIC and Multiplied Boost SEPIC |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5673920 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |