JP5673600B2 - Manufacturing method of semiconductor optical device - Google Patents

Manufacturing method of semiconductor optical device Download PDF

Info

Publication number
JP5673600B2
JP5673600B2 JP2012112554A JP2012112554A JP5673600B2 JP 5673600 B2 JP5673600 B2 JP 5673600B2 JP 2012112554 A JP2012112554 A JP 2012112554A JP 2012112554 A JP2012112554 A JP 2012112554A JP 5673600 B2 JP5673600 B2 JP 5673600B2
Authority
JP
Japan
Prior art keywords
layer
active layer
forming
conductivity type
cladding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012112554A
Other languages
Japanese (ja)
Other versions
JP2012151517A (en
Inventor
花巻　吉彦
吉彦 花巻
武弘 西田
武弘 西田
高田　誠
高田　　誠
健一 小野
健一 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012112554A priority Critical patent/JP5673600B2/en
Publication of JP2012151517A publication Critical patent/JP2012151517A/en
Application granted granted Critical
Publication of JP5673600B2 publication Critical patent/JP5673600B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3407—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers characterised by special barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/321—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures having intermediate bandgap layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/342—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers containing short period superlattices [SPS]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、半導体光装置の製造方法に関するものである。   The present invention relates to a method for manufacturing a semiconductor optical device.

半導体光装置の高出力化はＣＤ-ＲやＤＶＤ-Ｒ等への書き込みを行う際に必要となる。しかしながら、レーザーの高出力化はレーザー素子の端面にダメージを及ぼす事がある。この端面のダメージによりレーザーの高出力化は一般に困難であった。前述の問題はCOD（Catastrophic Optical Damage）と呼ばれる。前述の問題を解決するために、レーザーの端面において井戸構造を無秩序化して、端面における光の吸収を防ぐ事により端面のダメージを防止する方法が採用されている。無秩序化された端面は窓構造と呼ばれている。窓構造作製の方法としては、特許文献１に記載の通りイオン注入法が用いられる。前述した特許文献１に記載の窓構造作製の際に行われるイオン注入では、注入されるべきイオンがGaAsキャップ層と酸化膜層を通過するように打ち込まれる。   Increasing the output of a semiconductor optical device is necessary when writing to a CD-R, DVD-R, or the like. However, increasing the output of the laser may damage the end face of the laser element. In general, it has been difficult to increase the output of the laser due to the damage of the end face. The aforementioned problem is called COD (Catastrophic Optical Damage). In order to solve the above-mentioned problem, a method is adopted in which the well structure is disordered at the end face of the laser to prevent the end face from being damaged by preventing light absorption at the end face. The disordered end face is called a window structure. As a method for manufacturing the window structure, an ion implantation method is used as described in Patent Document 1. In the ion implantation performed at the time of manufacturing the window structure described in Patent Document 1 described above, ions to be implanted are implanted so as to pass through the GaAs cap layer and the oxide film layer.

また、半導体光装置の製造プロセスにおいては、製膜装置の維持管理上の理由でフッ素系ガスが使用される。また、フッ素は製造ラインの環境系にも存在するものである。一般に、半導体光装置にとって、前述のフッ素が半導体光装置内に浸入することは特性劣化の要因となりうるものである。特許文献７に開示される半導体光装置は、その内部に浸入したフッ素を熱処理によって除去して特性の劣化を抑制している。   In the manufacturing process of the semiconductor optical device, a fluorine-based gas is used for the reason of maintenance of the film forming apparatus. Fluorine is also present in the environmental system of the production line. Generally, for a semiconductor optical device, the above-described entry of fluorine into the semiconductor optical device can cause deterioration of characteristics. The semiconductor optical device disclosed in Patent Document 7 suppresses the deterioration of characteristics by removing the fluorine that has entered therein by heat treatment.

特開2000-101198号公報Japanese Unexamined Patent Publication No. 2000-101198 特開2005-166817号公報JP 2005-166817 A 特開平11-330607号公報Japanese Patent Laid-Open No. 11-330607 特開平5-29700号公報Japanese Patent Laid-Open No. 5-270000 特開平5-235470号公報Japanese Patent Laid-Open No. 5-235470 特開平10-261835号公報JP-A-10-261835 特開平8-83902号公報JP-A-8-83902

第一の課題は以下の通りである。前述した従来技術である特開2000-101198号公報に記載される窓構造作製プロセスにおいては、イオン注入のために作製したGaAsキャップ層を残存させたままｐ型クラッド層の追加成長を行う。従って、最終的に光素子が完成したときに、GaAsキャップ層が残る。この残存するGaAsキャップ層は、隣接するｐ型クラッド層とのバンド不連続を生じるから、前述のイオン注入後には除去する事が望ましい。しかしながらGaAsキャップ層を除去しようとすると、GaAsキャップ層はその下層のクラッド層とのエッチング選択性を高める事が困難であるために、GaAsキャップ層のエッチング後の表面に残留物質等が存在してしまう事がある。その結果、GaAsキャップ層のエッチング後にクラッド層の清浄表面を得られない事があった。そして、前述した残留物質等に起因して、後続の結晶成長工程において結晶欠陥等の弊害が生じる問題があった。   The first problem is as follows. In the window structure manufacturing process described in Japanese Patent Laid-Open No. 2000-101198, which is the above-described prior art, the p-type cladding layer is additionally grown while the GaAs cap layer manufactured for ion implantation remains. Therefore, when the optical device is finally completed, the GaAs cap layer remains. Since this remaining GaAs cap layer causes band discontinuity with the adjacent p-type cladding layer, it is desirable to remove it after the aforementioned ion implantation. However, if the GaAs cap layer is to be removed, it is difficult to increase the etching selectivity of the GaAs cap layer with the underlying cladding layer, so there are residual substances on the surface after the etching of the GaAs cap layer. It may end up. As a result, a clean surface of the cladding layer may not be obtained after etching of the GaAs cap layer. Further, due to the above-described residual material and the like, there is a problem in that a bad effect such as a crystal defect occurs in a subsequent crystal growth process.

第二の課題は以下の通りである。第二の課題は半導体光装置にその製造プロセスにおいてフッ素が浸入する問題である。特にAlを含む活性層、クラッド層などに対しては、特許文献７のように半導体光素子内部に混入したフッ素の除去を行っても、結晶欠陥、結晶転移などの抑制が十分でないことが考えられる。その結果、半導体光装置の特性劣化や信頼性低下が起こるという問題があった。   The second problem is as follows. The second problem is a problem that fluorine enters the semiconductor optical device in the manufacturing process. In particular, for active layers and cladding layers containing Al, it is considered that even if fluorine mixed in the semiconductor optical device is removed as in Patent Document 7, crystal defects and crystal transitions are not sufficiently suppressed. It is done. As a result, there has been a problem that the characteristics of the semiconductor optical device are deteriorated and the reliability is lowered.

本発明は、上述のような課題を解決するためになされたもので、半導体光装置の特性劣化や信頼性低下を抑制した半導体光装置の製造方法を提供する事を目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a method of manufacturing a semiconductor optical device in which deterioration of characteristics and reliability of the semiconductor optical device are suppressed.

本願の発明に係る半導体光装置の製造方法は、基板の上に第一導電型のクラッド層を形成する第一導電型クラッド層形成工程と、該第一導電型クラッド層の上に活性層を形成する活性層形成工程と、該活性層の上に第二導電型のクラッド層を形成する第二導電型クラッド層形成工程と、該第二導電型クラッド層の上にリン系ＩＩＩ−Ｖ族半導体層を形成する活性層保護膜形成工程と、該活性層保護膜の上に酸化シリコン系又は窒化シリコン系の膜を形成するシリコン系膜形成工程と、該活性層保護膜と該シリコン系膜を除去する除去工程と、該除去工程により表面に露出した該第二導電型クラッド層の上にエピタキシャル層を成長するエピタキシャル層成長工程と、該活性層保護膜形成工程後かつ該シリコン系膜形成工程前に、該活性層保護膜の上に第二導電型のキャップ層を形成するキャップ層形成工程と、該シリコン系膜形成工程後かつ該除去工程前に、該シリコン系膜のＳｉを拡散させて該活性層の一部を無秩序化する工程と、を備え、該キャップ層の層厚は５〜１０ｎｍであり、該活性層保護膜の層厚は５〜１０ｎｍであり、該キャップ層と該活性層保護膜との層厚の和は１５ｎｍ以下であることを特徴とする。
本願の発明に係る他の半導体光装置の製造方法は、基板の上に第一導電型のクラッド層を形成する第一導電型クラッド層形成工程と、該第一導電型クラッド層の上に活性層を形成する活性層形成工程と、該活性層の上に第二導電型のクラッド層を形成する第二導電型クラッド層形成工程と、該第二導電型クラッド層の上にリン系ＩＩＩ−Ｖ族半導体層を形成する活性層保護膜形成工程と、該活性層保護膜の上に酸化シリコン系又は窒化シリコン系の膜を形成するシリコン系膜形成工程と、該活性層保護膜と該シリコン系膜を除去する除去工程と、該除去工程により表面に露出した該第二導電型クラッド層の上にエピタキシャル層を成長するエピタキシャル層成長工程と、該シリコン系膜形成工程後かつ該除去工程前に、該シリコン系膜のＳｉを拡散させて該活性層の一部を無秩序化する工程と、を備え、該活性層保護膜の層厚は０ｎｍより厚く１５ｎｍ以下であることを特徴とする。
A method of manufacturing a semiconductor optical device according to the invention of the present application includes: a first conductivity type cladding layer forming step of forming a first conductivity type cladding layer on a substrate; and an active layer on the first conductivity type cladding layer. Forming an active layer; forming a second conductivity type cladding layer on the active layer; and forming a phosphorus III-V group on the second conductivity type cladding layer. An active layer protective film forming step of forming a semiconductor layer; a silicon-based film forming step of forming a silicon oxide-based or silicon nitride-based film on the active layer protective film; and the active layer protective film and the silicon-based film A removal step for removing the epitaxial layer, an epitaxial layer growth step for growing an epitaxial layer on the second conductivity type cladding layer exposed on the surface by the removal step, and a silicon-based film formation after the active layer protective film formation step Before the process, the active layer protection A cap layer forming step of forming a second conductivity type cap layer on the substrate, and after the silicon-based film forming step and before the removing step, Si of the silicon-based film is diffused so that a part of the active layer is formed. A layer thickness of the cap layer is 5 to 10 nm, the layer thickness of the active layer protective film is 5 to 10 nm, and the layer thickness of the cap layer and the active layer protective film Is the sum of 15 nm or less .
In another method of manufacturing a semiconductor optical device according to the present invention, a first conductivity type cladding layer forming step of forming a first conductivity type cladding layer on a substrate, and an active on the first conductivity type cladding layer are provided. An active layer forming step of forming a layer, a second conductive type cladding layer forming step of forming a second conductive type cladding layer on the active layer, and a phosphorus III- An active layer protective film forming step of forming a group V semiconductor layer, a silicon based film forming step of forming a silicon oxide or silicon nitride film on the active layer protective film, the active layer protective film and the silicon A removal step of removing the system film, an epitaxial layer growth step of growing an epitaxial layer on the second conductivity type cladding layer exposed on the surface by the removal step, and after the silicon-based film formation step and before the removal step In addition, Si of the silicon-based film By diffusing comprises the steps of disordering part of the active layer, the layer thickness of the active layer protective film is equal to or less than thicker 15nm than 0 nm.

本発明により窓構造作製後の残存物質等を抑制できる。また、半導体光装置へのフッ素の浸入を抑制できる。   According to the present invention, residual substances and the like after the window structure is manufactured can be suppressed. Moreover, the penetration of fluorine into the semiconductor optical device can be suppressed.

実施形態１の半導体光素子の窓構造作製前の構成を説明するための図。The figure for demonstrating the structure before window structure preparation of the semiconductor optical element of Embodiment 1. FIG. 実施形態１の半導体光素子の窓構造作成後再成長前の構成を説明するための図。The figure for demonstrating the structure before the regrowth after window structure preparation of the semiconductor optical element of Embodiment 1. FIG. 実施形態１の半導体光素子の再成長後の構成を説明するための図。The figure for demonstrating the structure after the regrowth of the semiconductor optical element of Embodiment 1. FIG. 実施形態１の窓構造作製工程を説明するための図。The figure for demonstrating the window structure preparation process of Embodiment 1. FIG. 比較例の窓構造作製前の構成を説明するための図。The figure for demonstrating the structure before window structure preparation of a comparative example. 比較例の窓構造作成後再成長前の構成を説明するための図。The figure for demonstrating the structure before the regrowth after the window structure preparation of a comparative example. 比較例の再成長後の構成を説明するための図。The figure for demonstrating the structure after the regrowth of a comparative example. リッジ導波型レーザーの構成を説明するための図。The figure for demonstrating the structure of a ridge waveguide type laser. 電流狭窄構造を有する埋め込み型レーザーの構成を説明するための図。The figure for demonstrating the structure of the embedded laser which has a current confinement structure. 実施形態２の半導体光素子の窓構造作製前の構成を説明するための図。The figure for demonstrating the structure before window structure preparation of the semiconductor optical element of Embodiment 2. FIG. 実施形態２の半導体光素子の窓構造作成後再成長前の構成を説明するための図。The figure for demonstrating the structure before the regrowth after window structure preparation of the semiconductor optical element of Embodiment 2. FIG. 実施形態２の半導体光素子の再成長後の構成を説明するための図。The figure for demonstrating the structure after the regrowth of the semiconductor optical element of Embodiment 2. FIG. 実施形態２の窓構造作製工程を説明するための図。The figure for demonstrating the window structure preparation process of Embodiment 2. FIG. 実施形態３の半導体光装置の製造方法を説明する正面図。FIG. 6 is a front view for explaining a method for manufacturing a semiconductor optical device according to a third embodiment. 図１４で表される構造からさらに処理を進めて半導体レーザ素子構造としたときの断面図。FIG. 15 is a cross-sectional view of a semiconductor laser device structure that is further processed from the structure shown in FIG. 実施形態３の半導体光装置の製造方法で製造された半導体光装置の斜視図。The perspective view of the semiconductor optical device manufactured with the manufacturing method of the semiconductor optical device of Embodiment 3. FIG. 実施形態３で用いる比較例の正面図。FIG. 10 is a front view of a comparative example used in the third embodiment. 実施形態３の電流狭窄構造を備える埋込型レーザの斜視図。FIG. 6 is a perspective view of an embedded laser including the current confinement structure according to the third embodiment. 実施形態３でキャップ層が形成されない場合の構成を説明する正面図。The front view explaining the structure in case the cap layer is not formed in Embodiment 3. FIG. 実施形態３で下部クラッド層が形成される場合の構成を説明する正面図。FIG. 6 is a front view illustrating a configuration when a lower cladding layer is formed in a third embodiment. 実施形態４の半導体光装置の製造方法を説明する正面図。FIG. 6 is a front view for explaining a method for manufacturing a semiconductor optical device according to a fourth embodiment.

実施の形態１．
本実施形態の半導体光素子はMOCVD（Metal Organic Chemical Vapor Deposition）法を用いて作製される。成長温度は720℃、成長圧力は100mbarなどで積層を行う。各層を形成するための原料ガスとしては、トリメチルインジウム（TMI）、トリメチルガリウム（TMG）、トリメチルアルミニウム（TMA）、フォスフィン（PH3）、アルシン（AsH3）、シラン（SiH4）、シクロペンタジエニルマグネシウム（Cp2Mg）、ジメチルジンク（DMZn）、ジエチルジンク（DEZn）を用いる。これらの原料ガスを水素ガスと混合後、マスフローコントローラ（MFC）などを用いて流量を制御して所望の各層の組成を得る。後述するp-コンタクト層にドープするCは以下の方法でドープする。すなわち成長温度を540℃として、TMGに対するAsH3の流量比を１程度とする。つまりCをドープするために特別なドーパントの導入を要さない。このようなドープの方法はIntrinsicドープ法と呼ばれている。なおここで挙げた結晶成長の手法、成長条件、原料ガスは例示であって、同等の成膜が可能な限り他のものであっても良い。 Embodiment 1 FIG.
The semiconductor optical device of the present embodiment is manufactured using MOCVD (Metal Organic Chemical Vapor Deposition) method. Lamination is performed at a growth temperature of 720 ° C. and a growth pressure of 100 mbar. Source gases for forming each layer include trimethylindium (TMI), trimethylgallium (TMG), trimethylaluminum (TMA), phosphine (PH3), arsine (AsH3), silane (SiH4), cyclopentadienylmagnesium ( Cp2Mg), dimethyl zinc (DMZn), and diethyl zinc (DEZn) are used. After mixing these raw material gases with hydrogen gas, the flow rate is controlled using a mass flow controller (MFC) or the like to obtain the desired composition of each layer. C doped in the p-contact layer described later is doped by the following method. That is, the growth temperature is set to 540 ° C., and the flow rate ratio of AsH3 to TMG is set to about 1. In other words, it is not necessary to introduce a special dopant in order to dope C. Such a doping method is called an intrinsic doping method. The crystal growth technique, growth conditions, and source gas mentioned here are only examples, and may be different as long as equivalent film formation is possible.

図１、２、３は本実施形態の半導体光素子の製造方法について説明するための図表である。本実施形態の半導体光素子の製造方法は窓構造作製のプロセスに特徴がある。図１、２、３はそれぞれ以下の段階の構成を表している。すなわち、図１は窓構造作製前の半導体光素子の構成を表す。図２は窓構造作成後、再成長前の半導体光素子の構成を表す。図３は再成長後の半導体光素子の構成を表す。図１、２、３とも、図表の左端に付された数字は各層の積層順に対応している。従って数字の大きい層ほど基板上上層に形成される層である。   1, 2 and 3 are tables for explaining the method of manufacturing the semiconductor optical device of this embodiment. The method for manufacturing a semiconductor optical device according to this embodiment is characterized by a process for manufacturing a window structure. 1, 2 and 3 represent the following stages of configuration. That is, FIG. 1 shows the configuration of the semiconductor optical device before the window structure is manufactured. FIG. 2 shows the configuration of the semiconductor optical device after the window structure is created and before the regrowth. FIG. 3 shows the configuration of the semiconductor optical device after regrowth. In each of FIGS. 1, 2, and 3, the numbers attached to the left end of the chart correspond to the stacking order of each layer. Therefore, the higher the number of layers, the higher the layer formed on the substrate.

図１は前述した通り、窓構造作製前の構成を表す図表である。各層について順次説明していく。基板１はGaAs基板である。基板１はSiがドープされている。基板１上にGaAs組成を有するバッファー層２が形成される。バッファー層は基板上の素子の結晶性を高めるために形成される。バッファー層２にはSiがドープされている。次いで、バッファー層２の上層にn-クラッド層３が形成される。n-クラッド層３にはSiがドープされている。クラッド層は主に、ガイド層と量子井戸層のキャリア密度を高める事と、活性層の光の閉じ込めを担う。本実施形態のn-クラッド層３の組成はInGaPであるが、AlGaInPでも良い。次いで、n-クラッド層３上にｎ-クラッド層４が形成される。ｎ-クラッド層４の組成はAlGaAsである。ｎ-クラッド層４にはSiがドープされる。なお、上述した基板１からｎ-クラッド層４までの各層はｎ型の導電型を有していれば、ドーパントとしてSi以外のものがドープされていても良い。   FIG. 1 is a chart showing the structure before the window structure is manufactured as described above. Each layer will be described in turn. The substrate 1 is a GaAs substrate. The substrate 1 is doped with Si. A buffer layer 2 having a GaAs composition is formed on the substrate 1. The buffer layer is formed to increase the crystallinity of the element on the substrate. The buffer layer 2 is doped with Si. Next, an n-cladding layer 3 is formed on the buffer layer 2. The n-cladding layer 3 is doped with Si. The cladding layer is mainly responsible for increasing the carrier density of the guide layer and the quantum well layer and confining light in the active layer. The composition of the n-cladding layer 3 of this embodiment is InGaP, but it may be AlGaInP. Next, an n-cladding layer 4 is formed on the n-cladding layer 3. The composition of the n-cladding layer 4 is AlGaAs. The n-cladding layer 4 is doped with Si. In addition, as long as each layer from the substrate 1 to the n-cladding layer 4 described above has an n-type conductivity type, a dopant other than Si may be doped.

さらにｎ-クラッド層４上にガイド層５が形成される。ガイド層５の組成はAlGaAsである。次いで井戸層６が形成される。井戸層６の組成はAlGaAsである。その後ガイド層７が形成される。ガイド層７の組成はAlGaAsである。本実施形態の半導体光素子は上述のガイド層５、井戸層６、ガイド層７の構造を備え、775nm-785nmの光学バンドギャップを有する。ここでガイド層５、井戸層６、ガイド層７からなる井戸構造の組成は、井戸構造のPL波長が775nm-785nm帯であればどんな材料の組み合わせでも良い。また、本実施形態では井戸構造として単一量子井戸構造を採用しているが、多重量子井戸構造でも良い。   Further, a guide layer 5 is formed on the n-cladding layer 4. The composition of the guide layer 5 is AlGaAs. Next, the well layer 6 is formed. The composition of the well layer 6 is AlGaAs. Thereafter, the guide layer 7 is formed. The composition of the guide layer 7 is AlGaAs. The semiconductor optical device of this embodiment has the structure of the above-described guide layer 5, well layer 6, and guide layer 7, and has an optical band gap of 775 nm to 785 nm. Here, the composition of the well structure including the guide layer 5, the well layer 6, and the guide layer 7 may be any combination of materials as long as the PL wavelength of the well structure is in the 775 nm-785 nm band. In this embodiment, a single quantum well structure is adopted as the well structure, but a multiple quantum well structure may be used.

次いで、ガイド層７上にp-クラッド層８が形成される。p-クラッド層８はAlGaAsの組成を有する。p-クラッド層８にはドーパントとしてZnがドープされている。ここで、p型ドーパントとして用いたZnはMg、Be、Cなどのp型ドーパントであっても良い。本実施形態ではp型ドーパントとして後述するMgをドープする事もあるが、他のp型ドーパントでも良い。次いで、p-クラッド層８上にキャップ層９が形成される。キャップ層９の組成はInGaPである。キャップ層９はその下層のp-クラッド層８との関係において、選択エッチングが可能な層である。またキャップ層９は、後述するスルー層１０のエッチングの際にもスルー層１０の選択エッチングが可能な組成である。ここで、キャップ層９の膜厚は後述する窓構造作製に伴うイオン注入の便宜性から15nm以下とする事が望ましい。続いて、キャップ層９上にスルー層１０が形成される。本実施形態ではスルー層１０の組成はSiO2である。しかしSiO2と同等の役割を果たす限り他の組成を有する層であっても良い。例えばSiO2に代わってSiO、SiONが成膜されていても良い。前述したキャップ層９によりスルー層１０とp-クラッド層８は隔絶されている。さらに、SiO2層１０上にレジスト１１が塗布される。そして写真製版により窓構造を作製すべき領域のSiO2層１０を露出させる。 Next, a p-cladding layer 8 is formed on the guide layer 7. The p-cladding layer 8 has an AlGaAs composition. The p-cladding layer 8 is doped with Zn as a dopant. Here, Zn used as the p-type dopant may be a p-type dopant such as Mg, Be, or C. In this embodiment, Mg described later may be doped as a p-type dopant, but other p-type dopants may be used. Next, a cap layer 9 is formed on the p-cladding layer 8. The composition of the cap layer 9 is InGaP. The cap layer 9 is a layer that can be selectively etched in relation to the underlying p-cladding layer 8. The cap layer 9 has a composition that allows selective etching of the through layer 10 even when the through layer 10 described later is etched. Here, the film thickness of the cap layer 9 is desirably 15 nm or less for the convenience of ion implantation accompanying the window structure fabrication described later. Subsequently, the through layer 10 is formed on the cap layer 9. In the present embodiment, the composition of the through layer 10 is SiO 2 . However, it may be a layer having another composition as long as it plays the same role as SiO 2 . For example, SiO and SiON may be formed instead of SiO2. The through layer 10 and the p-cladding layer 8 are isolated by the cap layer 9 described above. Further, a resist 11 is applied on the SiO 2 layer 10. Then, the SiO 2 layer 10 in the region where the window structure is to be produced is exposed by photolithography.

上述してきた構成を有する図１の構造を作製後、窓構造を作製する工程へ処理が進められる。図１に示される窓構造作製工程前の構造から、窓構造作製後の構成を示す図２の構造に至るまでのプロセスについて図４を用いて説明する。まず、基板にSi+（シリコンイオン）を打ち込むためのイオン注入工程１００が実施される。イオン注入工程１００では窓構造を作製すべき領域であるSiO2層１０が露出した場所にSi+が注入される。その後、レジスト剥離が行われる（ステップ１０２）。次いで、実効的に光学バンドギャップを広げ窓構造を形成するために760℃で60分程度のアニールを実施する（ステップ１０４）。ステップ１０４のアニールにより、前述したガイド層５、井戸層６、ガイド層７からなる量子井戸構造のイオン注入された領域が無秩序化されるため、窓構造が形成される。次いで、スルー層１０をエッチングするためのスルー層エッチング工程１０６に処理が進められる。ステップ１０６ではウェーハを室温で１２分程度緩衝フッ化水素（BHF）水に浸す事でスルー層１０を除去する。スルー層１０は前述したフッ化水素(BHF)水を用いてエッチングする事により、その下層のキャップ層９と選択性良くエッチングされる。スルー層１０除去後にはキャップ層９がエッチングされる（ステップ１０８）。ステップ１０８では、塩酸が用いられる。キャップ層９はInGaPの組成を有し、この組成は前述した通りp-クラッド層８との選択エッチングが可能なものである。該選択エッチングは塩酸を用いることで達せられる。この選択エッチングの結果、ステップ１０８を終えたウェーハ表面としてp-クラッド層８の清浄表面が得られる。上述した図４に示す処理を行う事により図２に示す窓構造を有する構造が得られる。 After manufacturing the structure of FIG. 1 having the above-described configuration, the process proceeds to a process of manufacturing a window structure. A process from the structure before the window structure manufacturing step shown in FIG. 1 to the structure of FIG. 2 showing the configuration after the window structure manufacturing will be described with reference to FIG. First, an ion implantation process 100 for implanting Si + (silicon ions) into the substrate is performed. In the ion implantation step 100, Si + is implanted into the place where the SiO 2 layer 10 which is the region where the window structure is to be formed is exposed. Thereafter, resist stripping is performed (step 102). Next, in order to effectively widen the optical band gap and form a window structure, annealing is performed at 760 ° C. for about 60 minutes (step 104). By annealing in step 104, the ion-implanted region of the quantum well structure including the guide layer 5, the well layer 6, and the guide layer 7 described above is disordered, so that a window structure is formed. Next, the process proceeds to a through layer etching step 106 for etching the through layer 10. In step 106, the through layer 10 is removed by immersing the wafer in buffered hydrogen fluoride (BHF) water at room temperature for about 12 minutes. The through layer 10 is etched with the above-described cap layer 9 with high selectivity by etching using the above-described hydrogen fluoride (BHF) water. After the through layer 10 is removed, the cap layer 9 is etched (step 108). In step 108, hydrochloric acid is used. The cap layer 9 has an InGaP composition, which can be selectively etched with the p-cladding layer 8 as described above. The selective etching can be achieved by using hydrochloric acid. As a result of this selective etching, a clean surface of the p-cladding layer 8 is obtained as the wafer surface after step 108. By performing the processing shown in FIG. 4 described above, a structure having the window structure shown in FIG. 2 is obtained.

続いて、図２の構造から、p-コンタクト層１６が形成され図３に示す構成を得るまでについて、図３を用いて説明する。P-クラッド層８上にp-クラッド層１２が形成される。P-クラッド層１２はAlGaAsの組成を有する。またドーパントとしてZnがドープされている。次いで、p−クラッド層１３が形成される。P−クラッド層１３はInGaPの組成を有する。またドーパントとしてMgがドープされている。次いでp−クラッド層１４が形成される。P−クラッド層１４はAlGaInPの組成を有する。また、ドーパントとしてMgがドープされている。次いで、p-BDR層１５が形成される。p-BDR層１５は、p-クラッド層１４と後述するp-コンタクト層１６の間のバンド不連続を緩和するための層である。p-BDR層１５はInGaPの組成を有する。そして、ドーパントとしてMgがドープされる。次いでp-BDR層１５上にp-コンタクト層１６が形成される。p-コンタクト層１６はGaAsの組成を有する。そしてドーパントとしてCがドープされる。   Next, from the structure shown in FIG. 2, the process until the p-contact layer 16 is formed and the structure shown in FIG. 3 is obtained will be described with reference to FIG. A p-cladding layer 12 is formed on the P-cladding layer 8. The P-cladding layer 12 has an AlGaAs composition. Zn is doped as a dopant. Next, the p-cladding layer 13 is formed. The P-cladding layer 13 has an InGaP composition. Further, Mg is doped as a dopant. A p-cladding layer 14 is then formed. The P-cladding layer 14 has a composition of AlGaInP. Further, Mg is doped as a dopant. Next, the p-BDR layer 15 is formed. The p-BDR layer 15 is a layer for relaxing band discontinuity between the p-cladding layer 14 and a p-contact layer 16 described later. The p-BDR layer 15 has an InGaP composition. Then, Mg is doped as a dopant. Next, the p-contact layer 16 is formed on the p-BDR layer 15. The p-contact layer 16 has a GaAs composition. And C is doped as a dopant.

本発明の特徴を説明するための比較例を、図５、６，７を用いて説明する。比較例は本発明と同じく窓構造を有する半導体光素子の製造方法である。図５は窓構造作成前の構成である。図６は窓構造作成後再成長前の構成である。図７は再成長後の構成である。比較例が、図１、２、３で説明した本発明の構造と異なる点は窓構造作製前に成膜されるキャップ層２８の組成がGaAsである点である。そして、比較例においても窓構造作製後再成長前にキャップ層２８を除去する。キャップ層２８は酒石酸と過酸化水素水と純水を20：10：100の比で混合した混合液（以後、比較例混合液と称する）にウェーハを15秒程度浸す事で除去する。この除去の方法は公知の技術であり、特開平10-261835号公報に記載されている。しかしながら比較例混合液によるエッチングはGaAs層に対する選択性が低いという問題点がある。故にキャップ層２８を除去する処理の後にp-クラッド層２７の表面に残留物質が残存する事がある。これは表面の平坦性を損ねる要因となる。その結果、再成長していく後続の層に結晶欠陥が生じたり、白濁等の不具合が生じたりする問題があった。   A comparative example for explaining the features of the present invention will be described with reference to FIGS. A comparative example is the manufacturing method of the semiconductor optical element which has a window structure like this invention. FIG. 5 shows a configuration before the window structure is created. FIG. 6 shows a configuration after window structure creation and before regrowth. FIG. 7 shows the configuration after regrowth. The comparative example is different from the structure of the present invention described with reference to FIGS. 1, 2, and 3 in that the composition of the cap layer 28 formed before the window structure is made of GaAs. Also in the comparative example, the cap layer 28 is removed after the window structure is manufactured and before re-growth. The cap layer 28 is removed by immersing the wafer in a mixed solution (hereinafter referred to as a comparative example mixed solution) in which tartaric acid, hydrogen peroxide solution and pure water are mixed at a ratio of 20: 10: 100 for about 15 seconds. This removal method is a known technique and is described in JP-A-10-261835. However, the etching with the mixed solution of the comparative example has a problem that the selectivity to the GaAs layer is low. Therefore, residual material may remain on the surface of the p-cladding layer 27 after the process of removing the cap layer 28. This is a factor that impairs the flatness of the surface. As a result, there is a problem that a crystal defect occurs in a subsequent layer that is regrown, or a defect such as white turbidity occurs.

本実施形態によれば、キャップ層エッチング工程１０８の後、p-クラッド層２８の清浄表面を得る事ができる。本実施形態のキャップ層９にはInGaPが用いられており、InGaPは塩酸による選択エッチングが可能な材料である。従ってステップ１０８において、塩酸によりキャップ層９を除去する事によりp-クラッド層２８の清浄表面が得られる。p-クラッド層２８の清浄表面が得られるから、比較例で生じた結晶欠陥等による歩留まり低下を回避できる。また、本発明は比較例に対して工程数の増加を伴う事なく実施できるから製造コストの増加なしにその効果を得る事ができる。   According to this embodiment, a clean surface of the p-cladding layer 28 can be obtained after the cap layer etching step 108. InGaP is used for the cap layer 9 of this embodiment, and InGaP is a material that can be selectively etched with hydrochloric acid. Accordingly, in step 108, the clean surface of the p-cladding layer 28 is obtained by removing the cap layer 9 with hydrochloric acid. Since a clean surface of the p-cladding layer 28 is obtained, it is possible to avoid a decrease in yield due to crystal defects and the like generated in the comparative example. In addition, since the present invention can be carried out without increasing the number of steps with respect to the comparative example, the effect can be obtained without increasing the manufacturing cost.

本実施形態では、キャップ層の組成をInGaPとしたが本発明はこれに限定されない。すなわち、キャップ層の組成は少なくともキャップ層の下層のクラッド層との選択エッチングが可能であればどのような材質であっても良い。また本実施形態ではキャップ層エッチング工程で塩酸を用いたが本発明はこれに限定されない。すなわち、クラッド層との選択エッチングが可能であればどのような薬液でも良い。   In the present embodiment, the composition of the cap layer is InGaP, but the present invention is not limited to this. That is, the composition of the cap layer may be any material as long as it can be selectively etched with at least the cladding layer under the cap layer. In this embodiment, hydrochloric acid is used in the cap layer etching step, but the present invention is not limited to this. In other words, any chemical solution may be used as long as selective etching with the cladding layer is possible.

本発明の半導体光素子の製造方法を実施する対象は図８に示すリッジ導波型レーザーでも図９に示す電流狭窄構造を有する埋め込み型レーザーでも良い。ここで図８の構成は、ｎ型電極６０、ｎ型GaAs(InP)基板６１、ｎ型バッファー層６２、ｎ型クラッド層６３、量子井戸構造６４、ｐ型クラッド層６５、BDR層６６、ｐ型コンタクト層６７、ｐ型電極６８となっている。図９の構成は、ｎ型電極７０、ｎ型GaAs(InP)基板７１、ｎ型バッファー層７２、ｎ型クラッド層７３、量子井戸構造７４、ｐ型クラッド層７５、BDR層７６、ｐ型コンタクト層７７、ｐ型電極７８、ｎ型電流ブロック層７９となる。また、本発明はレーザーへの適用に限定されず、LED(Light Emitting Diode)などの半導体光素子全般に用いてもその効果が得られる。   The semiconductor optical device manufacturing method of the present invention may be implemented by the ridge waveguide laser shown in FIG. 8 or the buried laser having the current confinement structure shown in FIG. 8 includes an n-type electrode 60, an n-type GaAs (InP) substrate 61, an n-type buffer layer 62, an n-type cladding layer 63, a quantum well structure 64, a p-type cladding layer 65, a BDR layer 66, p A type contact layer 67 and a p-type electrode 68 are formed. 9 includes an n-type electrode 70, an n-type GaAs (InP) substrate 71, an n-type buffer layer 72, an n-type cladding layer 73, a quantum well structure 74, a p-type cladding layer 75, a BDR layer 76, and a p-type contact. The layer 77, the p-type electrode 78, and the n-type current blocking layer 79 are formed. Further, the present invention is not limited to application to a laser, and the effect can be obtained even when used for general semiconductor optical devices such as LEDs (Light Emitting Diodes).

実施の形態２．
本実施形態はキャップ層として、第１キャップ層と第２キャップ層を備える半導体光素子の製造方法に関する。本実施形態の半導体光装置製造方法について、結晶成長の手法、成長条件、原料ガスは実施形態１と同様である。図１０、１１、１２は本実施形態の半導体光素子の製造方法を説明するための図表である。図１０は窓構造作製前の構成である。図１１は窓構造作成後再成長前の構成である。図１２は再成長後の構成である。実施形態１の窓構造作製前の構成と、本実施形態の窓構造作製前の構成との相違点は、実施形態１のキャップ層９が実施形態２では第1キャップ層４９と第２キャップ層４８に置き換わっている点である。第1キャップ層４９はGaAs組成を有する。第1キャップ層４９は、その下層の第２キャップ層４８との選択エッチングが可能な層である。第1キャップ層４９を成膜する目的は、その下層の構成物質であるPの脱離を防止するためである。第２キャップ層４８はInGaPの組成を有する。第２キャップ層４８はその下層のp-クラッド層４７との選択エッチングが可能な層である。第２キャップ層を成膜する目的は主に、下層のp-クラッド層との選択エッチングを行うためである。従って第２キャップ層４８は第1キャップ層４９の下層かつ、p-クラッド層４７の上層に形成される。 Embodiment 2. FIG.
The present embodiment relates to a method of manufacturing a semiconductor optical device including a first cap layer and a second cap layer as cap layers. In the semiconductor optical device manufacturing method of the present embodiment, the crystal growth technique, growth conditions, and source gas are the same as those in the first embodiment. 10, 11 and 12 are tables for explaining the method of manufacturing the semiconductor optical device of this embodiment. FIG. 10 shows a configuration before the window structure is manufactured. FIG. 11 shows a configuration after window structure creation and before regrowth. FIG. 12 shows the structure after regrowth. The difference between the configuration of the first embodiment before the window structure is manufactured and the configuration of the present embodiment before the window structure is manufactured are that the cap layer 9 of the first embodiment is the first cap layer 49 and the second cap layer in the second embodiment. 48 is replaced by 48. The first cap layer 49 has a GaAs composition. The first cap layer 49 is a layer that can be selectively etched with the second cap layer 48 underneath. The purpose of forming the first cap layer 49 is to prevent desorption of P which is a constituent material of the lower layer. The second cap layer 48 has an InGaP composition. The second cap layer 48 is a layer that can be selectively etched with the underlying p-cladding layer 47. The purpose of forming the second cap layer is mainly to perform selective etching with the underlying p-cladding layer. Therefore, the second cap layer 48 is formed below the first cap layer 49 and above the p-cladding layer 47.

このような構成を有する図１０で表される構造が、図１１で表される構造になるまでの工程を図１３を用いて説明する。図１３におけるステップ１００からステップ１０６までの工程については実施形態１と同様であるから説明を省略する。ステップ１１０では第1キャップ層４９のエッチングが行われる。第1キャップ層４９のエッチングは、第1キャップ層４９の選択エッチングが可能なアンモニア過水を用いる。前述した通り第1キャップ層４９は第２キャップ層４８に対して選択エッチングが可能なGaAsの組成を有している。このため、アンモニア過水を用いる事で第1キャップ層４９は選択的に除去される。   Processes until the structure shown in FIG. 10 having such a configuration is changed to the structure shown in FIG. 11 will be described with reference to FIG. Steps from step 100 to step 106 in FIG. 13 are the same as those in the first embodiment, and thus description thereof is omitted. In step 110, the first cap layer 49 is etched. For the etching of the first cap layer 49, ammonia perwater that allows selective etching of the first cap layer 49 is used. As described above, the first cap layer 49 has a GaAs composition that allows selective etching with respect to the second cap layer 48. For this reason, the 1st cap layer 49 is selectively removed by using ammonia perhydration.

次いで第２キャップ層を除去する第２キャップ層エッチング工程１１２に処理が進められる。ステップ１１２においては第２キャップ層４８が塩酸により除去される。前述した通り第２キャップ層４８はその下層のp-クラッド層４７との関係において選択エッチングが可能なInGaPで構成されているから、塩酸を用いて第２キャップ層４８を選択的に除去できる。上述してきたように第1キャップ層４８、第２キャップ層４９ともに選択エッチングが行われる事により、窓構造作製後にp-クラッド層４７の清浄かつ平坦な表面が得られる。故に後続の結晶成長に悪影響を与えること無く窓構造が作製できる。   Next, the process proceeds to a second cap layer etching step 112 for removing the second cap layer. In step 112, the second cap layer 48 is removed with hydrochloric acid. As described above, since the second cap layer 48 is made of InGaP that can be selectively etched in relation to the p-cladding layer 47 underneath, the second cap layer 48 can be selectively removed using hydrochloric acid. As described above, the first cap layer 48 and the second cap layer 49 are selectively etched to obtain a clean and flat surface of the p-cladding layer 47 after the window structure is formed. Therefore, the window structure can be manufactured without adversely affecting the subsequent crystal growth.

本実施形態の窓構造作製前の構成によれば、第1キャップ層４９がGaAsの組成を有しているから第２キャップ層４８の構成物質であるPの脱離を防止できる。これにより第２キャップ層４８の組成の変化を防止できるから、第２キャップ層４８の選択エッチングが確実に行われる。このようにして、本実施形態の窓構造作成前の構造によれば、第２キャップ層エッチング工程後、p-クラッド層４７の清浄かつ平坦な表面を得る事ができる。   According to the configuration of this embodiment before the window structure is manufactured, since the first cap layer 49 has a GaAs composition, the desorption of P, which is a constituent material of the second cap layer 48, can be prevented. As a result, the change in the composition of the second cap layer 48 can be prevented, so that the second cap layer 48 is selectively etched. Thus, according to the structure of this embodiment before the window structure is created, a clean and flat surface of the p-cladding layer 47 can be obtained after the second cap layer etching step.

上述した処理の後に、p-クラッド層５２の膜成長等を行い、図１２に記載の構成を有する半導体光素子が形成される。図１１の窓構造作成後再成長前の構造から図１２の再成長後の構造までに形成される各層については実施形態１の図２の構造から図３の構造を作製する工程と同様である。このようにして窓構造作製に伴う残留物質に起因する結晶欠陥等が抑制された半導体光素子が製造される。   After the above-described processing, the p-cladding layer 52 is grown to form a semiconductor optical device having the configuration shown in FIG. Each layer formed from the structure after the window structure creation in FIG. 11 before the regrowth to the structure after the regrowth in FIG. 12 is the same as the process of creating the structure in FIG. . In this way, a semiconductor optical device is produced in which crystal defects and the like due to residual materials associated with window structure fabrication are suppressed.

本実施形態では、第1キャップ層の組成をGaAsとしたが本発明はこれに限定されない。すなわち、第1キャップ層の組成は少なくとも第２キャップ層との選択エッチングが可能であり、かつ、第２キャップ層の組成の変化を抑制するものであればどのような材質であっても良い。また本実施形態では第1キャップ層エッチング工程でアンモニア過水を用いたが本発明はこれに限定されない。すなわち、第２キャップ層との選択エッチングが可能であればどのような薬液でも良い。   In the present embodiment, the composition of the first cap layer is GaAs, but the present invention is not limited to this. That is, the composition of the first cap layer may be any material as long as it can be selectively etched with at least the second cap layer and suppresses the change in the composition of the second cap layer. In the present embodiment, ammonia overwater is used in the first cap layer etching step, but the present invention is not limited to this. That is, any chemical solution may be used as long as selective etching with the second cap layer is possible.

本実施形態では第２キャップ層の組成をInGaPとしたが本発明はこれに限定されない。すなわち、第２キャップ層の組成は少なくともp-クラッド層との選択エッチングが可能であればどのような材質であっても良い。また本実施形態では第２キャップ層エッチング工程で塩酸を用いたが本発明はこれに限定されない。すなわち、p-クラッド層との選択エッチングが可能であればどのような薬液でも良い。   In the present embodiment, the composition of the second cap layer is InGaP, but the present invention is not limited to this. That is, the composition of the second cap layer may be any material as long as it can be selectively etched with at least the p-cladding layer. In this embodiment, hydrochloric acid is used in the second cap layer etching step, but the present invention is not limited to this. That is, any chemical solution may be used as long as selective etching with the p-cladding layer is possible.

本実施形態では第２キャップ層としてInGaPを用いたが本発明はこれに限定されない。すなわち、第２キャップ層の組成はInGaAsPであってもよい。第２キャップ層にInGaAsPを用いた場合にも、第1キャップ層エッチング工程においてアンモニア過水を用い第1キャップ層の選択エッチングが可能である。そして、第２キャップ層エッチング工程では硝酸を用いる事でp-クラッド層との選択エッチングが可能である。従って第２キャップ層にInGaPを用いても本発明の効果を得る事ができる。   In this embodiment, InGaP is used as the second cap layer, but the present invention is not limited to this. That is, the composition of the second cap layer may be InGaAsP. Even when InGaAsP is used for the second cap layer, it is possible to selectively etch the first cap layer using ammonia perwater in the first cap layer etching step. In the second cap layer etching step, selective etching with the p-cladding layer is possible by using nitric acid. Therefore, the effect of the present invention can be obtained even when InGaP is used for the second cap layer.

実施の形態３．
本実施形態は半導体光装置へのフッ素の浸入を抑制した半導体光装置の製造方法に関する。図１４は本実施形態の半導体光装置の製造方法を説明する正面図である。本実施形態の半導体光装置はｎ型ＧａＡｓ基板２０１上に後述の製膜等を行うことで製造される。まず、ｎ型ＧａＡｓ基板２０１に接してｎ型ＡｌＧａＡｓクラッド層２０２が形成される。ｎ型クラッド層を形成する工程をｎ型クラッド層形成工程と称する。次いで、不純物添加のないＡｌＧａＡｓ多層膜からなる多重量子井戸（Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌｓ：ＭＱＷ）活性層２０３（以後、活性層２０３と称する）が形成される。活性層を形成する工程を活性層形成工程と称する。 Embodiment 3 FIG.
The present embodiment relates to a method for manufacturing a semiconductor optical device in which entry of fluorine into the semiconductor optical device is suppressed. FIG. 14 is a front view for explaining the method of manufacturing the semiconductor optical device of this embodiment. The semiconductor optical device of the present embodiment is manufactured by performing film formation described later on the n-type GaAs substrate 201. First, an n-type AlGaAs cladding layer 202 is formed in contact with the n-type GaAs substrate 201. The step of forming the n-type cladding layer is referred to as an n-type cladding layer forming step. Next, a multi quantum well (MQW) active layer 203 (hereinafter referred to as an active layer 203) made of an AlGaAs multilayer film without addition of impurities is formed. The step of forming the active layer is referred to as an active layer forming step.

次いで、ｐ型不純物としてＺｎが添加されたｐ型ＡｌＧａＡｓクラッド層２０４が形成される。ｐ型クラッド層を形成する工程をｐ型クラッド層形成工程と称する。次いで、リッジ形成工程におけるエッチングのためのエッチングストップ層２０５が形成される。この工程をエッチングストップ層形成工程と称する。次いで、ｐ型不純物としてＺｎが添加されたｐ型ＡｌＧａＡｓクラッド層２０６が形成される。ｐ型クラッド層を形成する工程をｐ型クラッド層形成工程と称する。   Next, a p-type AlGaAs cladding layer 204 to which Zn is added as a p-type impurity is formed. The step of forming the p-type cladding layer is referred to as a p-type cladding layer forming step. Next, an etching stop layer 205 for etching in the ridge formation step is formed. This process is called an etching stop layer forming process. Next, a p-type AlGaAs cladding layer 206 to which Zn is added as a p-type impurity is formed. The step of forming the p-type cladding layer is referred to as a p-type cladding layer forming step.

次いで、ｎ型不純物としてＳｉが添加されたｎ型ＧａＩｎＰ層（以後、活性層保護膜２０７と称する）が形成される。活性層保護膜を形成する工程を活性層保護膜形成工程と称する。活性層保護膜２０７は活性層２０３などにフッ素が浸入することを抑制するために形成されるものであり、詳細は後述する。次いで、ｐ型不純物としてＺｎが添加されたｐ型ＧａＡｓキャップ層２０８が形成される。ｐ型キャップ層を形成する工程をキャップ層形成工程と称する。   Next, an n-type GaInP layer (hereinafter referred to as an active layer protective film 207) to which Si is added as an n-type impurity is formed. The step of forming the active layer protective film is referred to as an active layer protective film forming step. The active layer protective film 207 is formed to prevent fluorine from entering the active layer 203 and the like, and details will be described later. Next, a p-type GaAs cap layer 208 to which Zn is added as a p-type impurity is formed. The step of forming the p-type cap layer is referred to as a cap layer forming step.

上述の各層は例えばＭＯＣＶＤ法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって行われる。ＭＯＣＶＤ法による製膜の場合、一例として成長温度７００℃、成長圧力１００ｍｂａｒなどで製膜が行われる。そして、前述の各層を形成するための原料ガスとしては、トリメチルインジウム（Ｔｒｉｍｅｔｈｙｌｉｎｄｉｕｍ：ＴＭＩ）、トリメチルガリウム（Ｔｒｉｍｅｔｈｙｌｇａｌｌｉｕｍ：ＴＭＧ）、トリメチルアルミニウム（Ｔｒｉｍｅｔｈｙｌａｌｕｍｉｎｕｍ：ＴＭＡ）、フォスフィン（Ｐｈｏｓｐｈｉｎｅ：ＰＨ３）、アルシン（Ａｒｓｉｎｅ：ＡｓＨ３）、シラン（Ｓｉｌａｎｅ：ＳｉＨ４）、ジエチル亜鉛（Ｄｉｅｔｈｙｌｚｙｎｃ：ＤＥＺ）などが用いられる。これらの原料をマスフローコントローラ（Ｍａｓｓ Ｆｌｏｗ Ｃｏｎｔｒｏｌｌｅｒ：ＭＦＣ）等を用いて流量を制御し、製膜することで所望の各層の組成を得る。   Each of the above layers is performed, for example, by MOCVD (Metal Organic Chemical Vapor Deposition). In the case of film formation by the MOCVD method, for example, the film formation is performed at a growth temperature of 700 ° C. and a growth pressure of 100 mbar. As source gases for forming each of the above layers, trimethylindium (TMI), trimethylgallium (TMG), trimethylaluminum (TMA), phosphine (PH3), and arsine (Arsine): AsH3), silane (Silane: SiH4), diethylzinc (Diethylzinc: DEZ), or the like is used. The flow rate of these raw materials is controlled using a mass flow controller (MFC) or the like to form a film, thereby obtaining the desired composition of each layer.

キャップ層形成工程を終えると、酸化シリコン系膜２０９が形成される。ここで酸化シリコン系の膜が形成されるのは、後続のエッチングプロセスのためのマスク材料を供給するためである。本実施形態の酸化シリコン系膜２０９はＳｉＯｘである。   When the cap layer forming process is finished, a silicon oxide film 209 is formed. The silicon oxide film is formed here to supply a mask material for the subsequent etching process. The silicon oxide film 209 of this embodiment is SiOx.

図１５は図１４で表される構造からさらに処理を進めて半導体レーザ素子構造としたときの断面である。図１５で表される半導体レーザ素子構造は以下のように加工されることで製造される。まず、活性層保護膜２０７とｐ型ＧａＡｓキャップ層２０８がエッチング除去される。次いでｐ型ＡｌＧａＡｓ上部クラッド層２１０とｐ型ＧａＡｓキャップ層２１１が再成長される。その後、エッチング等のリッジ加工プロセスによってｐ型ＡｌＧａＡｓクラッド層２０６、ｐ型ＡｌＧａＡｓ上部クラッド層２１０とｐ型ＧａＡｓキャップ層２１１の３層がリッジ型に加工される。こうして形成されたリッジ部の端面を除く側面および、前述のリッジ加工プロセスで露出したエッチングストップ層２０５の表面を絶縁膜で覆うべく絶縁膜２２０が形成される。   FIG. 15 is a cross section of the semiconductor laser device structure obtained by further processing from the structure shown in FIG. The semiconductor laser device structure shown in FIG. 15 is manufactured by processing as follows. First, the active layer protective film 207 and the p-type GaAs cap layer 208 are removed by etching. Next, the p-type AlGaAs upper cladding layer 210 and the p-type GaAs cap layer 211 are regrown. Thereafter, the p-type AlGaAs cladding layer 206, the p-type AlGaAs upper cladding layer 210, and the p-type GaAs cap layer 211 are processed into a ridge shape by a ridge processing process such as etching. An insulating film 220 is formed so as to cover the side surface except the end surface of the ridge portion formed in this way and the surface of the etching stop layer 205 exposed by the ridge processing process described above with an insulating film.

次いで、ｐ型ＧａＡｓキャップ層２１１上にｐ型電極２２１が形成される。また、ｎ型ＧａＡｓ基板２０１に接してｎ型電極２２２が形成される。このようにして本実施形態の半導体光装置である半導体レーザ素子構造が形成される。なお、図１５の斜視図を図１６に示す。図１６では絶縁膜２２０の表示を省略している。   Next, a p-type electrode 221 is formed on the p-type GaAs cap layer 211. An n-type electrode 222 is formed in contact with the n-type GaAs substrate 201. In this way, the semiconductor laser element structure which is the semiconductor optical device of this embodiment is formed. A perspective view of FIG. 15 is shown in FIG. In FIG. 16, the display of the insulating film 220 is omitted.

ここで、本発明の特徴を説明するための比較例について説明する。比較例は図１７を用いて説明する。以後、比較例と本発明の製造方法で同一な工程については説明を省略または簡略化し相違点のみ説明する。まず、ｎ型ＧａＡｓ基板３０１上に、ｎ型不純物としてＳｉが添加されたｎ型クラッド層３０２が形成される。次いで、ｎ型クラッド層３０２上に、ＡｌＧａＡｓ等の材料で構成されるＭＱＷ構造を備える活性層３０３が形成される。次いで、活性層３０３上にｐ型不純物としてＺｎが添加されたｐ型ＡｌＧａＡｓクラッド層３０４が形成される。次いで、ｐ型ＡｌＧａＡｓクラッド層３０４上にｐ型不純物としてＺｎが添加されたｐ型ＧａＡｓキャップ層３０５が形成される。これらの層の形成方法は例えば、前述した原料ガスを用いたＭＯＣＶＤ法による。   Here, the comparative example for demonstrating the characteristic of this invention is demonstrated. A comparative example will be described with reference to FIG. Hereinafter, description of the same steps in the manufacturing method of the comparative example and the present invention will be omitted or simplified, and only differences will be described. First, an n-type cladding layer 302 to which Si is added as an n-type impurity is formed on an n-type GaAs substrate 301. Next, an active layer 303 having an MQW structure made of a material such as AlGaAs is formed on the n-type cladding layer 302. Next, a p-type AlGaAs cladding layer 304 to which Zn is added as a p-type impurity is formed on the active layer 303. Next, a p-type GaAs cap layer 305 doped with Zn as a p-type impurity is formed on the p-type AlGaAs cladding layer 304. These layers are formed by, for example, the MOCVD method using the above-described source gas.

次いで、ｐ型ＧａＡｓキャップ層３０５上に酸化シリコン系膜３０８が形成される。酸化シリコン系膜３０８は、ＳｉＯｘである。酸化シリコン系膜３０８は後続のエッチング工程などのためのマスク材料となるべきものである。   Next, a silicon oxide film 308 is formed on the p-type GaAs cap layer 305. The silicon oxide film 308 is SiOx. The silicon oxide film 308 should be a mask material for the subsequent etching process and the like.

一般に、半導体レーザー素子などの半導体光装置の製造工程においては、前述した酸化シリコン系の膜を製膜するプロセスを有する。そして、酸化シリコン系の膜を製膜する製膜装置では、その管理維持のために広く用いられているフッ素が製膜装置内に一定量存在するものである。フッ素が一定量存在する雰囲気中で、比較例のように酸化シリコン系の膜を製膜する処理が実施されると、その処理が高温を伴うなどの理由により、製造中の半導体光装置にフッ素が浸入してしまうことがある。   In general, a manufacturing process of a semiconductor optical device such as a semiconductor laser element includes a process of forming the above-described silicon oxide film. In a film forming apparatus for forming a silicon oxide film, a certain amount of fluorine, which is widely used for management and maintenance, exists in the film forming apparatus. When a process for forming a silicon oxide film as in the comparative example is performed in an atmosphere where a certain amount of fluorine is present, the process is accompanied by a high temperature. May penetrate.

また、フッ素は製造ラインの環境系にも含まれるものである。よって製造ラインの環境系に起因して半導体光装置にフッ素が浸入してしまうことも考えられる。そして、製造プロセス中にフッ素が浸入した半導体光装置は、活性層やクラッド層などといった半導体光装置の特性を決定づける場所に結晶欠陥や結晶転移を生じることがある。このような結晶欠陥や結晶転移は、活性層およびクラッド層にＡｌを含む材料を用いたときに顕著である。そして、このようなフッ素の混入に起因する結晶欠陥、結晶転移などにより、半導体光装置の特性が劣化したり、信頼性に悪影響が見られたりする問題があった。   Fluorine is also included in the environmental system of the production line. Therefore, it is conceivable that fluorine enters the semiconductor optical device due to the environmental system of the production line. A semiconductor optical device into which fluorine has entered during the manufacturing process may cause crystal defects or crystal transitions in places that determine the characteristics of the semiconductor optical device such as an active layer and a cladding layer. Such crystal defects and crystal transitions are significant when a material containing Al is used for the active layer and the cladding layer. Further, there has been a problem that the characteristics of the semiconductor optical device are deteriorated or the reliability is adversely affected by crystal defects, crystal transitions, and the like due to such fluorine contamination.

前述の弊害を回避するために、フッ素自体を製膜装置或いはラインの環境系から除去することも考えられる。しかしながら、製膜装置におけるフッ素はその維持管理上必要なものであるし、ラインの環境系のフッ素は完全に除去することが容易ではないことから、前述の弊害を回避する事が困難であるという問題があった。上述してきたように比較例の半導体光装置の製造方法ではそのプロセスにおいてフッ素が浸入するため半導体光装置の特性が劣化したり、信頼性に悪影響が見られたりする問題があった。   In order to avoid the above-mentioned adverse effects, it is conceivable to remove fluorine itself from the film forming apparatus or the environmental system of the line. However, fluorine in the film forming apparatus is necessary for its maintenance and management, and it is difficult to avoid the above-mentioned adverse effects because it is not easy to completely remove fluorine in the environmental system of the line. There was a problem. As described above, in the method of manufacturing the semiconductor optical device of the comparative example, there is a problem that the characteristics of the semiconductor optical device deteriorate or the reliability is adversely affected because fluorine enters in the process.

本実施形態の半導体光装置の製造方法によれば、前述の問題を回避できる。本実施形態では、酸化シリコン系膜２０９形成時や、それに続くプロセスにおけるフッ素の半導体光装置への浸入は活性層保護膜２０７によって抑制される。特に、活性層保護膜２０７は、Ａｌを含む層であるｎ型ＡｌＧａＡｓクラッド層２０２、活性層２０３、ｐ型ＡｌＧａＡｓクラッド層２０４、ｐ型ＡｌＧａＡｓクラッド層２０６の上層にこれらを覆うように形成されているから、これらの層へフッ素が浸入することを防止できる。従って製膜装置およびラインの環境系にフッ素が存在しても、半導体光装置の特性劣化や信頼性への悪影響を回避できる。また、本実施形態の半導体光装置の製造方法では、活性層保護膜２０７が除去されるとｐ型ＡｌＧａＡｓクラッド層２０６の清浄かつ平坦な表面を得ることができる。これは、活性層保護膜２０７がその下層のｐ型ＡｌＧａＡｓクラッド層２０６と選択性よくエッチングできるためである。すなわち選択エッチングが可能となる。これにより結晶欠陥等による歩留まりの低下を回避できる。そして前述の清浄かつ平坦な表面にｐ型クラッド層の再成長をエピタキシャル成長で行うことができる。   According to the semiconductor optical device manufacturing method of the present embodiment, the above-described problems can be avoided. In the present embodiment, the active layer protective film 207 suppresses the penetration of fluorine into the semiconductor optical device during the formation of the silicon oxide-based film 209 or the subsequent process. In particular, the active layer protective film 207 is formed so as to cover the upper layers of the n-type AlGaAs cladding layer 202, the active layer 203, the p-type AlGaAs cladding layer 204, and the p-type AlGaAs cladding layer 206, which are layers containing Al. Therefore, it is possible to prevent fluorine from entering these layers. Therefore, even if fluorine exists in the environmental system of the film forming apparatus and the line, it is possible to avoid adverse effects on the characteristics deterioration and reliability of the semiconductor optical device. Further, in the method of manufacturing the semiconductor optical device of this embodiment, when the active layer protective film 207 is removed, a clean and flat surface of the p-type AlGaAs cladding layer 206 can be obtained. This is because the active layer protective film 207 can be etched with good selectivity with the underlying p-type AlGaAs cladding layer 206. That is, selective etching can be performed. As a result, a decrease in yield due to crystal defects or the like can be avoided. Then, the regrowth of the p-type cladding layer can be performed on the clean and flat surface by epitaxial growth.

本実施形態では酸化シリコン系膜２０９としてＳｉＯｘを用いたが本発明はこれに限定されない。すなわち、酸化シリコン系膜２０９に替えてＳｉＮなどの窒化シリコン系膜を用いても、高温処理時にフッ素の半導体光装置への浸入を抑制できるから本発明の効果を得られる。   In this embodiment, SiOx is used as the silicon oxide film 209, but the present invention is not limited to this. That is, even if a silicon nitride film such as SiN is used in place of the silicon oxide film 209, the intrusion of fluorine into the semiconductor optical device can be suppressed during high temperature processing, and the effect of the present invention can be obtained.

本実施形態では活性層保護膜２０７としてｎ型ＧａＩｎＰ層を用いたが本発明はこれに限定されない。活性層保護膜としてＡｌＧａＩｎＰ、ＧａＩｎＰ、ＩｎＧａＡｓＰのいずれかを用いても本発明の効果であるフッ素の半導体光装置への浸入抑制効果を得られる。すなわち、活性層保護膜としてリン系ＩＩＩ−Ｖ族半導体層が形成されていれば本発明の効果を得られることになる。   In this embodiment, an n-type GaInP layer is used as the active layer protective film 207, but the present invention is not limited to this. Even if any of AlGaInP, GaInP, and InGaAsP is used as the active layer protective film, the effect of suppressing the penetration of fluorine into the semiconductor optical device, which is the effect of the present invention, can be obtained. That is, the effect of the present invention can be obtained if a phosphorus-based III-V group semiconductor layer is formed as the active layer protective film.

本実施形態では、本発明の半導体光装置の製造方法を用いて製造されるのは図１６に示すリッジ導波型レーザとしたが本発明はこれに限定されない。すなわち、本実施形態の半導体光装置の製造方法は活性層保護膜を形成しフッ素浸入抑制効果を得ることに特徴があるため、半導体光装置は図１８に示される電流狭窄構造を備える埋込型レーザであっても良い。図１８に示す構造では、リッジエッチングにより除去された斜面部は半導体エピタキシャル層２３に埋め込まれている。そして、ｐ型電極２２４は、リッジ部を構成する層２０６、２０７、２０８及び半導体エピタキシャル層２３の上面全面に形成されている。   In the present embodiment, the ridge waveguide laser shown in FIG. 16 is manufactured using the semiconductor optical device manufacturing method of the present invention, but the present invention is not limited to this. That is, the semiconductor optical device manufacturing method according to the present embodiment is characterized in that an active layer protective film is formed to obtain a fluorine intrusion suppression effect. Therefore, the semiconductor optical device has a buried type having the current confinement structure shown in FIG. A laser may be used. In the structure shown in FIG. 18, the slope portion removed by ridge etching is embedded in the semiconductor epitaxial layer 23. The p-type electrode 224 is formed on the entire upper surfaces of the layers 206, 207, 208 and the semiconductor epitaxial layer 23 constituting the ridge portion.

本実施形態では、ＧａＡｓキャップ層２０８を用いたがＧａＡｓキャップ層２０８がなくても本発明の効果は得られる。すなわち、図１９に示すようにＧａＡｓ基板２０１〜活性層保護膜２０７の各層が形成された後に、酸化シリコン系膜２０９を形成しても活性層保護膜２０７による本発明の効果が得られる。   In this embodiment, the GaAs cap layer 208 is used, but the effect of the present invention can be obtained without the GaAs cap layer 208. That is, as shown in FIG. 19, even if the silicon oxide-based film 209 is formed after the GaAs substrate 201 to the active layer protective film 207 are formed, the effect of the present invention by the active layer protective film 207 can be obtained.

本実施形態では、ＧａＡｓキャップ層２０８、ＡｌＧａＡｓクラッド層２０６、ＡｌＧａＡｓクラッド層２０４はｐ型の導電型とし、活性層保護膜２０７、ＡｌＧａＡｓクラッド層２０２をｎ型の導電型としたが本発明はこれに限定されない。すなわち上述の各層の導電型を反転させても本発明の効果を失わない。また、上述の各層に他の材料を用いても活性層保護膜によるフッ素の浸入抑制効果は得られる。よって、活性層保護膜２０７としてリン系ＩＩＩ−Ｖ族半導体層が形成されている限りにおいては、他の層の構成や導電型の組み合わせは限定されない。例えば、図２０のように、ＧａＡｓ基板２０１上にｎ型ＧａＩｎＰ、ｎ型ＡｌＧａＩｎＰ、ｎ型ＩｎＧａＡｓＰのいずれかで構成される下部クラッド層２１２を形成し、その後、ｎ型ＡｌＧａＡｓクラッド層２０２〜酸化シリコン系膜２０９までの各層を形成しても良い。   In this embodiment, the GaAs cap layer 208, the AlGaAs cladding layer 206, and the AlGaAs cladding layer 204 are p-type conductivity types, and the active layer protection film 207 and the AlGaAs cladding layer 202 are n-type conductivity types. It is not limited to. That is, the effect of the present invention is not lost even if the conductivity types of the above-described layers are reversed. Moreover, even if other materials are used for each of the above-mentioned layers, the effect of suppressing the penetration of fluorine by the active layer protective film can be obtained. Therefore, as long as the phosphorus-based III-V group semiconductor layer is formed as the active layer protective film 207, the configuration of other layers and the combination of conductivity types are not limited. For example, as shown in FIG. 20, a lower cladding layer 212 composed of any one of n-type GaInP, n-type AlGaInP, and n-type InGaAsP is formed on a GaAs substrate 201, and then the n-type AlGaAs cladding layer 202 to silicon oxide are formed. Each layer up to the system film 209 may be formed.

実施の形態４．
本実施形態は半導体光装置へのフッ素の浸入を抑制した、窓構造を備える半導体光装置の製造方法に関する。本実施形態の半導体光装置の製造方法は図２１を参照して説明する。図２１は本実施形態の半導体光装置の製造方法によって製造された半導体光装置の斜視図である。なお、図２１において図１６と同一の符号で表される層は、実施の形態３の説明と同様の工程で同様の材料を用いて形成されるため説明を省略する。また、本実施形態の半導体光装置の製造方法は後述する窓構造形成工程に加えて、実施の形態３で説明した工程を備えるものとする。 Embodiment 4 FIG.
The present embodiment relates to a method of manufacturing a semiconductor optical device having a window structure that suppresses entry of fluorine into the semiconductor optical device. A method of manufacturing the semiconductor optical device of this embodiment will be described with reference to FIG. FIG. 21 is a perspective view of a semiconductor optical device manufactured by the method of manufacturing a semiconductor optical device according to the present embodiment. Note that in FIG. 21, layers denoted by the same reference numerals as those in FIG. 16 are formed using the same materials in the same steps as those described in Embodiment 3, and thus description thereof is omitted. The semiconductor optical device manufacturing method according to the present embodiment includes the steps described in the third embodiment in addition to the window structure forming step described later.

図２１の構成が図１６の構成と異なる点は、窓構造２３０を備えている点である。窓構造２３０はレーザ光の出射端面に形成されている。窓構造２３０は出射端面における活性層２０３などを無秩序化することによりバンドギャップが大きくなるように形成された部分である。本実施形態の窓構造２３０は以下のように形成される。すなわち、実施の形態３と同様にリン系ＩＩＩ−Ｖ族半導体層である活性層保護膜、キャップ層、酸化シリコン系膜が形成された後、酸化シリコン系膜からＳｉを拡散させ活性層２０３の無秩序化を行う。活性層保護膜、キャップ層、酸化シリコン系膜の定義は実施の形態３と同様である。ここで、活性層２０３の無秩序化を行うべきＳｉは活性層保護膜中及びキャップ層を拡散する必要がある。よって活性層２０３の無秩序化を行うべきＳｉが活性層２０３の無秩序化を十分に実施できるかは、活性層保護膜とキャップ層の膜厚に大きく依存する。   The configuration of FIG. 21 is different from the configuration of FIG. 16 in that a window structure 230 is provided. The window structure 230 is formed on the laser light emission end face. The window structure 230 is a portion formed so as to increase the band gap by disordering the active layer 203 and the like on the emission end face. The window structure 230 of this embodiment is formed as follows. That is, after the active layer protective film, the cap layer, and the silicon oxide film, which are phosphorus III-V group semiconductor layers, are formed as in the third embodiment, Si is diffused from the silicon oxide film to form the active layer 203. Do disorder. The definitions of the active layer protective film, the cap layer, and the silicon oxide film are the same as those in the third embodiment. Here, Si to be disordered in the active layer 203 needs to diffuse in the active layer protective film and the cap layer. Therefore, whether Si to be disordered in the active layer 203 can sufficiently disorder the active layer 203 depends greatly on the thickness of the active layer protective film and the cap layer.

前述の無秩序化を行う観点からは活性層保護膜とキャップ層の膜厚は薄い方が好ましい。しかしながら、活性層保護膜とキャップ層の薄膜化を行い過ぎると半導体光装置へのフッ素の浸入を抑制できない。よって活性層保護膜とキャップ層の層厚としては、Ｓｉ拡散による活性層等の無秩序化を可能とし、かつフッ素の浸入を抑制するものでなければならない。本実施形態では前述の要件を考慮し、活性層保護膜とキャップ層の層厚の和を１５ｎｍ以下のいずれかの値としている。さらに、より望ましくはキャップ層の層厚は５〜１０ｎｍであり、活性層保護膜の層厚は５〜１０ｎｍの範囲内である。本実施形態のキャップ層、活性層保護膜はともにこの値の範囲内である。   From the viewpoint of performing the above-mentioned disordering, it is preferable that the active layer protective film and the cap layer are thin. However, if the active layer protective film and the cap layer are too thin, the penetration of fluorine into the semiconductor optical device cannot be suppressed. Therefore, the thickness of the active layer protective film and the cap layer must be such that the active layer or the like can be disordered by Si diffusion and the intrusion of fluorine can be suppressed. In the present embodiment, in consideration of the above-described requirements, the sum of the layer thicknesses of the active layer protective film and the cap layer is set to any value of 15 nm or less. More preferably, the cap layer has a thickness of 5 to 10 nm, and the active layer protective film has a thickness of 5 to 10 nm. Both the cap layer and the active layer protective film of this embodiment are within this range.

本実施形態では、活性層保護膜とキャップ層の層厚の和を１５ｎｍ以下、かつ活性層保護膜とキャップ層各層の層厚を５〜１０ｎｍとしている。よってＳｉ拡散により活性層等の無秩序化を行い、それと同時に半導体光素子へのフッ素の浸入も抑制できる。   In the present embodiment, the sum of the layer thicknesses of the active layer protective film and the cap layer is 15 nm or less, and the layer thickness of each layer of the active layer protective film and the cap layer is 5 to 10 nm. Therefore, disordering of the active layer or the like can be performed by Si diffusion, and at the same time, entry of fluorine into the semiconductor optical device can be suppressed.

本実施形態では活性層保護膜とキャップ層の層厚の和を１５ｎｍ以下、かつ活性層保護膜とキャップ層各層の層厚を５〜１０ｎｍとしているが本発明はこれに限定されない。すなわち、キャップ層が形成されない場合には活性層保護膜の膜厚を０ｎｍより厚い１５ｎｍ以下のいずれかとすれば、端面無秩序化のためのＳｉ拡散とフッ素の浸入抑制が可能であるから本発明の効果を得られる。なお、前述した通り活性層保護膜の膜厚の下限は０ｎｍより厚ければ良いが、そのような下限値としてより望ましいのは２ｎｍである。   In this embodiment, the sum of the layer thicknesses of the active layer protective film and the cap layer is 15 nm or less, and the layer thickness of each layer of the active layer protective film and the cap layer is 5 to 10 nm. However, the present invention is not limited to this. That is, in the case where the cap layer is not formed, if the active layer protective film has a film thickness of more than 0 nm and 15 nm or less, Si diffusion for edge disorder and fluorine intrusion can be suppressed. The effect can be obtained. As described above, the lower limit of the thickness of the active layer protective film may be thicker than 0 nm, but 2 nm is more preferable as such a lower limit.

８ p-クラッド層
９ キャップ層
１０ スルー層
１０６ スルー層エッチング工程
１０８ キャップ層エッチング工程
４７ p-クラッド層
４８ 第２キャップ層
４９ 第1キャップ層
５０ スルー層
１１０ 第1キャップ層エッチング工程
１１２ 第２キャップ層エッチング工程
２０３ 活性層
２０７ 活性層保護膜
２０９ 酸化シリコン系膜
２０２ ｎ型ＡｌＧａＡｓクラッド層
２０４ ｐ型ＡｌＧａＡｓクラッド層
２０６ ｐ型ＡｌＧａＡｓクラッド層
２０８ キャップ層
２３０ 窓構造 8 p-clad layer 9 cap layer 10 through layer 106 through layer etching step 108 cap layer etching step 47 p-clad layer 48 second cap layer 49 first cap layer 50 through layer 110 first cap layer etching step 112 second cap Layer etching step 203 Active layer 207 Active layer protective film 209 Silicon oxide film 202 N-type AlGaAs clad layer 204 p-type AlGaAs clad layer 206 p-type AlGaAs clad layer 208 cap layer 230 Window structure

Claims (4)

基板の上に第一導電型のクラッド層を形成する第一導電型クラッド層形成工程と、
前記第一導電型クラッド層の上に活性層を形成する活性層形成工程と、
前記活性層の上に第二導電型のクラッド層を形成する第二導電型クラッド層形成工程と
、
前記第二導電型クラッド層の上にリン系ＩＩＩ−Ｖ族半導体層を形成する活性層保護膜
形成工程と、
前記活性層保護膜の上に酸化シリコン系又は窒化シリコン系の膜を形成するシリコン系
膜形成工程と、
前記活性層保護膜と前記シリコン系膜を除去する除去工程と、
前記除去工程により表面に露出した前記第二導電型クラッド層の上にエピタキシャル層
を成長するエピタキシャル層成長工程と、
前記活性層保護膜形成工程後かつ前記シリコン系膜形成工程前に、前記活性層保護膜の
上に第二導電型のキャップ層を形成するキャップ層形成工程と、
前記シリコン系膜形成工程後かつ前記除去工程前に、前記シリコン系膜のＳｉを拡散さ
せて前記活性層の一部を無秩序化する工程と、を備え、
前記キャップ層の層厚は５〜１０ｎｍであり、
前記活性層保護膜の層厚は５〜１０ｎｍであり、
前記キャップ層と前記活性層保護膜との層厚の和は１５ｎｍ以下であることを特徴とする半導体光装置の製造方法。 A first conductivity type cladding layer forming step of forming a first conductivity type cladding layer on the substrate;
An active layer forming step of forming an active layer on the first conductivity type cladding layer;
A second conductivity type cladding layer forming step of forming a second conductivity type cladding layer on the active layer;
An active layer protective film forming step of forming a phosphorus-based III-V group semiconductor layer on the second conductivity type cladding layer;
A silicon-based film forming step of forming a silicon oxide-based or silicon nitride-based film on the active layer protective film;
A removal step of removing the active layer protective film and the silicon-based film;
An epitaxial layer growth step of growing an epitaxial layer on the second conductivity type cladding layer exposed on the surface by the removing step ;
After the active layer protective film forming step and before the silicon-based film forming step, the active layer protective film
A cap layer forming step of forming a second conductivity type cap layer thereon;
After the silicon-based film forming step and before the removing step, Si of the silicon-based film is diffused.
And disordering a part of the active layer,
The cap layer has a thickness of 5 to 10 nm,
The active layer protective film has a layer thickness of 5 to 10 nm,
The sum of the layer thickness of the said cap layer and the said active layer protective film is 15 nm or less, The manufacturing method of the semiconductor optical device characterized by the above-mentioned. 基板の上に第一導電型のクラッド層を形成する第一導電型クラッド層形成工程と、  A first conductivity type cladding layer forming step of forming a first conductivity type cladding layer on the substrate;
前記第一導電型クラッド層の上に活性層を形成する活性層形成工程と、  An active layer forming step of forming an active layer on the first conductivity type cladding layer;
前記活性層の上に第二導電型のクラッド層を形成する第二導電型クラッド層形成工程と  A second conductivity type cladding layer forming step of forming a second conductivity type cladding layer on the active layer;
、,
前記第二導電型クラッド層の上にリン系ＩＩＩ−Ｖ族半導体層を形成する活性層保護膜  Active layer protective film for forming a phosphorus-based III-V group semiconductor layer on the second conductivity type cladding layer
形成工程と、Forming process;
前記活性層保護膜の上に酸化シリコン系又は窒化シリコン系の膜を形成するシリコン系  Silicon-based forming a silicon oxide-based or silicon nitride-based film on the active layer protective film
膜形成工程と、A film forming step;
前記活性層保護膜と前記シリコン系膜を除去する除去工程と、  A removal step of removing the active layer protective film and the silicon-based film;
前記除去工程により表面に露出した前記第二導電型クラッド層の上にエピタキシャル層  An epitaxial layer on the second conductivity type cladding layer exposed on the surface by the removing step
を成長するエピタキシャル層成長工程と、An epitaxial layer growth process for growing
前記シリコン系膜形成工程後かつ前記除去工程前に、前記シリコン系膜のＳｉを拡散さ  After the silicon-based film forming step and before the removing step, Si of the silicon-based film is diffused.
せて前記活性層の一部を無秩序化する工程と、を備え、And disordering a part of the active layer,
前記活性層保護膜の層厚は０ｎｍより厚く１５ｎｍ以下であることを特徴とする半導体光装置の製造方法。  A method of manufacturing a semiconductor optical device, wherein the active layer protective film has a thickness of more than 0 nm and not more than 15 nm. 前記第一導電型クラッド層と前記第二導電型クラッド層は、ＡｌＧａＡｓを含み、  The first conductivity type cladding layer and the second conductivity type cladding layer include AlGaAs,
活性層保護膜形成工程では、ＡｌＧａＩｎＰ層、ＧａＩｎＰ層、ＩｎＧａＡｓＰ層のい  In the active layer protective film forming step, the AlGaInP layer, the GaInP layer, the InGaAsP layer
ずれかをエピタキシャル成長し、Epitaxial growth of either,
前記活性層形成工程ではＡｌＧａＡｓが用いられることを特徴とする請求項１に記載の  2. The active layer forming step according to claim 1, wherein AlGaAs is used.
半導体光装置の製造方法。Semiconductor optical device manufacturing method. 前記リン系ＩＩＩ−Ｖ族半導体層は第一導電型の層であることを特徴とする請求項１に  The phosphorus-based III-V group semiconductor layer is a first conductivity type layer.
記載の半導体光装置の製造方法。The manufacturing method of the semiconductor optical device of description.
JP2012112554A 2007-04-16 2012-05-16 Manufacturing method of semiconductor optical device Expired - Fee Related JP5673600B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012112554A JP5673600B2 (en) 2007-04-16 2012-05-16 Manufacturing method of semiconductor optical device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007106940 2007-04-16
JP2007106940 2007-04-16
JP2012112554A JP5673600B2 (en) 2007-04-16 2012-05-16 Manufacturing method of semiconductor optical device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007219687A Division JP2008288546A (en) 2007-04-16 2007-08-27 Manufacturing method of semiconductor optical device

Publications (2)

Publication Number Publication Date
JP2012151517A JP2012151517A (en) 2012-08-09
JP5673600B2 true JP5673600B2 (en) 2015-02-18

Family

ID=40147947

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007219687A Pending JP2008288546A (en) 2007-04-16 2007-08-27 Manufacturing method of semiconductor optical device
JP2012112554A Expired - Fee Related JP5673600B2 (en) 2007-04-16 2012-05-16 Manufacturing method of semiconductor optical device

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007219687A Pending JP2008288546A (en) 2007-04-16 2007-08-27 Manufacturing method of semiconductor optical device

Country Status (2)

Country Link
JP (2) JP2008288546A (en)
KR (1) KR100979417B1 (en)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2990009B2 (en) * 1994-01-24 1999-12-13 日本電気株式会社 Semiconductor laser and method of manufacturing semiconductor laser
JP2827919B2 (en) * 1994-10-11 1998-11-25 三菱電機株式会社 Semiconductor laser device and method of manufacturing the same
JP3676029B2 (en) * 1997-04-15 2005-07-27 古河電気工業株式会社 Semiconductor laser device
KR19990009567A (en) * 1997-07-10 1999-02-05 구자홍 Laser diode and manufacturing method thereof
JP2000058960A (en) * 1998-08-07 2000-02-25 Mitsubishi Chemicals Corp Semiconductor light-emitting device and its manufacture
JP2001053381A (en) * 1999-08-05 2001-02-23 Fuji Photo Film Co Ltd Semiconductor laser and manufacture thereof
JP2001185809A (en) * 1999-12-24 2001-07-06 Mitsubishi Chemicals Corp Semiconductor optical device and manufacturing method therefor
JP2002314126A (en) * 2001-04-10 2002-10-25 Toshiba Corp InGaAlP-BASED OPTICAL SEMICONDUCTOR ELEMENT AND ITS MANUFACTURING METHOD
JP2004288894A (en) * 2003-03-24 2004-10-14 Toshiba Corp Semiconductor laser device and manufacturing method thereof
KR20050093273A (en) * 2004-03-18 2005-09-23 엘지전자 주식회사 Semiconductor laser diode and method of manufacturing the same
JP2007080887A (en) 2005-09-12 2007-03-29 Matsushita Electric Ind Co Ltd Two-wavelength semiconductor laser and its manufacturing method

Also Published As

Publication number Publication date
JP2012151517A (en) 2012-08-09
JP2008288546A (en) 2008-11-27
KR20080093368A (en) 2008-10-21
KR100979417B1 (en) 2010-09-02

Similar Documents

Publication Publication Date Title
US6841409B2 (en) Group III-V compound semiconductor and group III-V compound semiconductor device using the same
JP3876649B2 (en) Nitride semiconductor laser and manufacturing method thereof
JP5018433B2 (en) Epitaxial wafer for semiconductor light emitting device and semiconductor light emitting device
US6181723B1 (en) Semiconductor light emitting device with both carbon and group II element atoms as p-type dopants and method for producing the same
JP2004207682A (en) Semiconductor laser element and manufacturing method therefor
JP2863648B2 (en) Visible light semiconductor laser
JP4894576B2 (en) Semiconductor optical device manufacturing method
JP2000196188A (en) Semiconductor laser device and manufacture thereof
WO2012137426A1 (en) Semiconductor optical device and method for manufacturing same
US7682857B2 (en) Method for manufacturing semiconductor optical device
JP2000208814A (en) Semiconductor light-emitting element
JP2005353654A (en) Semiconductor laser device and its manufacturing method
JP2006245341A (en) Semiconductor optical element
JP5379823B2 (en) Manufacturing method of semiconductor optical device
US8134171B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP2000031596A (en) Semiconductor laser and its manufacture
JP2010225657A (en) Semiconductor laser structure
JP5673600B2 (en) Manufacturing method of semiconductor optical device
EP1233492B1 (en) Compound semiconductor laser manufacturing method
JP2011114017A (en) Method of manufacturing nitride semiconductor device
JP2010258283A (en) Epitaxial wafer for light-emitting device and manufacturing method thereof
JP2780625B2 (en) Manufacturing method of semiconductor laser
US20100316080A1 (en) Semiconductor optical element
JP2830813B2 (en) Manufacturing method of self-pulsation type semiconductor laser
JP2005159152A (en) Manufacturing method of iii-v compound semiconductor crystal and manufacturing method of semiconductor device using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141215

R150 Certificate of patent or registration of utility model

Ref document number: 5673600

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees