JP5652024B2 - Switching power supply - Google Patents

Switching power supply Download PDF

Info

Publication number
JP5652024B2
JP5652024B2 JP2010158635A JP2010158635A JP5652024B2 JP 5652024 B2 JP5652024 B2 JP 5652024B2 JP 2010158635 A JP2010158635 A JP 2010158635A JP 2010158635 A JP2010158635 A JP 2010158635A JP 5652024 B2 JP5652024 B2 JP 5652024B2
Authority
JP
Japan
Prior art keywords
control
switching element
current
signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010158635A
Other languages
Japanese (ja)
Other versions
JP2012023827A (en
Inventor
伊藤 公一
伊藤  公一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2010158635A priority Critical patent/JP5652024B2/en
Publication of JP2012023827A publication Critical patent/JP2012023827A/en
Application granted granted Critical
Publication of JP5652024B2 publication Critical patent/JP5652024B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、スイッチング動作により所定の電圧を生成して出力する降圧チョッパ型のスイッチング電源装置に関する。   The present invention relates to a step-down chopper type switching power supply device that generates and outputs a predetermined voltage by a switching operation.

従来から、スイッチング素子をオン/オフ制御して出力電圧制御を行うスイッチング電源装置は、OA機器や民生機器等に利用されている。図8は、電流モードで制御する従来の降圧チョッパ方式のスイッチング電源装置の構成例を示す回路図である。また、図9は、従来のスイッチング電源装置の動作を説明するための各部における波形図である。図8に示すように、従来のスイッチング電源装置は、入力電圧源V1を用いて出力負荷14に電力を供給するDCDCコンバータとしての電源装置であって、制御回路1b、インダクタ12、平滑コンデンサ13、及びフライホイールダイオード15により構成される。このスイッチング電源装置は、出力にLC回路を構成することにより出力負荷14に安定的な電力を供給するとともに、制御回路1b内のスイッチング素子2に流れる電流に基づいてスイッチング素子2のPWM制御を行うものである。   2. Description of the Related Art Conventionally, a switching power supply device that performs on / off control of a switching element to perform output voltage control has been used for OA equipment, consumer equipment, and the like. FIG. 8 is a circuit diagram showing a configuration example of a conventional step-down chopper switching power supply controlled in a current mode. Further, FIG. 9 is a waveform diagram in each part for explaining the operation of the conventional switching power supply device. As shown in FIG. 8, the conventional switching power supply device is a power supply device as a DCDC converter that supplies power to the output load 14 using an input voltage source V1, and includes a control circuit 1b, an inductor 12, a smoothing capacitor 13, And a flywheel diode 15. This switching power supply device supplies stable power to the output load 14 by configuring an LC circuit as an output, and performs PWM control of the switching element 2 based on the current flowing through the switching element 2 in the control circuit 1b. Is.

制御回路1bは、スイッチング素子2、電流センス素子3、電流検出回路4、フィードバック制御回路5、電流制御コンパレータ6、遅延回路7、AND回路8、発振器9、PWMラッチ10、及びゲートドライブ回路11により構成される回路であり、1チップの集積回路として構成される場合が多い。   The control circuit 1b includes a switching element 2, a current sensing element 3, a current detection circuit 4, a feedback control circuit 5, a current control comparator 6, a delay circuit 7, an AND circuit 8, an oscillator 9, a PWM latch 10, and a gate drive circuit 11. In many cases, the circuit is configured as a one-chip integrated circuit.

電流センス素子3は、スイッチング素子2と同じタイミングでオン/オフ制御される素子であり、スイッチング素子2に流れる電流I1に比例したセンス電流I2が流れる。例えば、センス電流I2は、電流I1の数百分の一といった小さな電流である。また、電流検出回路4は、電流センス素子3に流れるセンス電流I2を検出するとともに、検出したセンス電流I2に基づいて電流I1に比例する電流検出信号V2を出力する。   The current sense element 3 is an element that is ON / OFF controlled at the same timing as the switching element 2, and a sense current I 2 that is proportional to the current I 1 that flows through the switching element 2 flows. For example, the sense current I2 is a small current such as one hundredth of the current I1. The current detection circuit 4 detects the sense current I2 flowing through the current sense element 3, and outputs a current detection signal V2 proportional to the current I1 based on the detected sense current I2.

フィードバック制御回路5は、内部に有する基準電圧と出力電圧V13との差に応じた誤差増幅信号V3を出力する。この誤差増幅信号V3は、出力電圧が基準電圧に比して高い場合には小さな電圧値となり、逆に出力電圧が基準電圧に比して低い場合には大きな電圧値となる信号である。   The feedback control circuit 5 outputs an error amplification signal V3 corresponding to the difference between the internal reference voltage and the output voltage V13. The error amplification signal V3 is a signal having a small voltage value when the output voltage is higher than the reference voltage, and conversely a large voltage value when the output voltage is lower than the reference voltage.

発振器9は、PWMラッチ10のS端子に対して、一定周期のパルス信号であるオントリガー信号を出力する。また、PWMラッチ10は、S端子に入力されるオントリガー信号とR端子に入力される後述する第1オフトリガー信号V6とに基づき、Q端子からドライブ入力信号V15を出力する。発振器9によりオントリガー信号が入力された場合には、PWMラッチ10は、ハイレベルのドライブ入力信号V15を生成して出力し、ゲートドライブ回路11を介してスイッチング素子2をターンオンさせる。   The oscillator 9 outputs an on-trigger signal that is a pulse signal with a constant period to the S terminal of the PWM latch 10. The PWM latch 10 outputs a drive input signal V15 from the Q terminal based on an on trigger signal input to the S terminal and a first off trigger signal V6 described later input to the R terminal. When an on trigger signal is input by the oscillator 9, the PWM latch 10 generates and outputs a high level drive input signal V 15, and turns on the switching element 2 via the gate drive circuit 11.

また、電流制御コンパレータ6は、誤差増幅信号V3と電流検出信号V2とを比較し、電流検出信号V2が誤差増幅信号V3を超えた場合にハイレベルの第1オフトリガー信号V6を生成するとともに、AND回路8を介して生成した第1オフトリガー信号V6をPWMラッチ10のR端子に対して出力する。   The current control comparator 6 compares the error amplification signal V3 and the current detection signal V2, and generates a high-level first off trigger signal V6 when the current detection signal V2 exceeds the error amplification signal V3. The first off trigger signal V6 generated via the AND circuit 8 is output to the R terminal of the PWM latch 10.

PWMラッチ10は、電流制御コンパレータ6により出力された第1オフトリガー信号V6に基づいてローレベルのドライブ入力信号V15を出力し、ゲートドライブ回路11を介してスイッチング素子2をターンオフさせる。   The PWM latch 10 outputs a low-level drive input signal V15 based on the first off trigger signal V6 output by the current control comparator 6, and turns off the switching element 2 via the gate drive circuit 11.

すなわち、図8に示す従来のスイッチング電源装置は、上述したオントリガー信号と第1オフトリガー信号V6とに基づいて入力電圧源V1に接続されたスイッチング素子2のオン/オフを制御し、出力負荷14に対してエネルギーを伝達させる。   That is, the conventional switching power supply device shown in FIG. 8 controls on / off of the switching element 2 connected to the input voltage source V1 based on the on-trigger signal and the first off-trigger signal V6, and outputs load 14 to transmit energy.

また、遅延回路7は、PWMラッチ10により出力されたドライブ入力信号V15を受け、所定時間だけ位相を遅らせてAND回路8にマスク信号V4として出力する。これにより、遅延回路7により出力されたマスク信号V4がローレベルの間は、電流検出信号V2が誤差増幅信号V3を超えたとしても、AND回路8は第1オフトリガー信号V6を出力せず、スイッチング素子2がターンオフするのを防止する。   The delay circuit 7 receives the drive input signal V15 output from the PWM latch 10, delays the phase by a predetermined time, and outputs the delayed signal to the AND circuit 8 as the mask signal V4. As a result, while the mask signal V4 output by the delay circuit 7 is low, even if the current detection signal V2 exceeds the error amplification signal V3, the AND circuit 8 does not output the first off trigger signal V6, The switching element 2 is prevented from turning off.

この遅延回路7によるマスク期間の設定は、電流検出信号V2のスパイク電流に起因する誤動作を防止するためにある。詳述すると、スイッチング素子2がターンオンした瞬間に、フライホイールダイオード15に逆回復時間の間にリカバリー電流I6がカソードからアノード方向に流れる。したがって、ドレイン電流I1には、インダクタ電流I5に対して、スパイク状のリカバリー電流I6や寄生容量に流れる電流が重畳されることになり、電流検出信号V2に対してもスパイク電流成分が重畳される。このため、上述したマスク期間が設けられていないとすると、スイッチング素子2がターンオンした瞬間にスパイク電流成分が重畳された電流検出信号V2が誤差増幅信号V3を超えてしまい、第1オフトリガー信号V6が生成されてスイッチング素子2が即座にターンオフしてしまうという誤動作に陥る可能性がある。   The setting of the mask period by the delay circuit 7 is to prevent malfunction caused by the spike current of the current detection signal V2. More specifically, at the moment when the switching element 2 is turned on, the recovery current I6 flows from the cathode to the anode in the flywheel diode 15 during the reverse recovery time. Therefore, the drain current I1 is superimposed with the spike-like recovery current I6 and the current flowing through the parasitic capacitance with respect to the inductor current I5, and the spike current component is also superimposed with respect to the current detection signal V2. . Therefore, if the above-described mask period is not provided, the current detection signal V2 on which the spike current component is superimposed at the moment when the switching element 2 is turned on exceeds the error amplification signal V3, and the first off trigger signal V6. May be generated and the switching element 2 may be turned off immediately.

しかしながら、図8に示すスイッチング電源装置は、遅延回路7によりスイッチング素子2がターンオンしてから100nS程度のマスク期間T1が設けられているので(図9参照)、マスク期間におけるスイッチング素子2のターンオフを阻止してスパイク電流に起因する誤動作を防止することができる。   However, since the switching power supply device shown in FIG. 8 has a mask period T1 of about 100 nS after the switching element 2 is turned on by the delay circuit 7 (see FIG. 9), the switching element 2 is turned off in the mask period. It is possible to prevent malfunction caused by spike current.

なお、遅延回路7による遅延時間は、上述した誤動作を防止するために、スイッチング素子2がターンオンしてから所定のマスク期間(100nS程度の時間)はマスク信号V4がローレベルを保つように適切に調整されている。   The delay time by the delay circuit 7 is appropriately set so that the mask signal V4 is kept at a low level for a predetermined mask period (a time of about 100 nS) after the switching element 2 is turned on in order to prevent the malfunction described above. It has been adjusted.

特許文献1には、電流波形のアンバランスを抑制し、安定な制御特性を有するスイッチング電源が記載されている。このスイッチング電源は、出力電圧を検出して入力側に設けたメインスイッチに制御信号を出力する電流モード制御の制御回路を備えており、この制御回路内に出力電圧検出手段とインダクタ電流検出手段と2次曲線または2次曲線に類似した補償波形が発生する第1の補償波形発生手段とこれらの波形を合成する手段とを有する。さらに、制御回路は、出力電圧検出手段で検出した信号とインダクタ電流検出手段で検出した信号と補償波形発生手段から得られた補償波形とを合成し2つの信号を生成し、得られた2つの信号を比較してメインスイッチに出力する比較手段を備えている。   Patent Document 1 describes a switching power supply that suppresses current waveform imbalance and has stable control characteristics. This switching power supply includes a control circuit for current mode control that detects an output voltage and outputs a control signal to a main switch provided on the input side. In this control circuit, an output voltage detection means, an inductor current detection means, First compensation waveform generating means for generating a quadratic curve or a compensation waveform similar to the quadratic curve and means for synthesizing these waveforms are provided. Further, the control circuit combines the signal detected by the output voltage detection means, the signal detected by the inductor current detection means, and the compensation waveform obtained from the compensation waveform generation means to generate two signals, Comparing means for comparing the signals and outputting them to the main switch is provided.

したがって、このスイッチング電源によれば、誤差増幅器の位相補償コンデンサを小さくし、誤差増幅器のループ利得が0dBになる周波数がスイッチング周波数に近づくような高周波にしても、インダクタ電流の低周波振動が起き難くなり、補償波形を用いることによりスイッチング周波数に近いループ応答周波数を持った高速応答を実現することができ、小型で高信頼の電源を安価に実現することができる。   Therefore, according to this switching power source, even if the phase compensation capacitor of the error amplifier is made small and the frequency at which the loop gain of the error amplifier becomes 0 dB is high enough to approach the switching frequency, low frequency oscillation of the inductor current is unlikely to occur. Thus, by using the compensation waveform, a high-speed response having a loop response frequency close to the switching frequency can be realized, and a small and highly reliable power source can be realized at low cost.

特開2005−110390号公報Japanese Patent Laid-Open No. 2005-110390

ここで、スイッチング素子2のデューティ比は、入出力電圧比(V13/V1)によって決まる。すなわち、スイッチング素子2のデューティ比において、入出力電圧差が小さい場合にはオン幅が広くなり、入出力電圧差が大きい場合にはオン幅が狭くなる。したがって、出力電圧V13を一定に保つ場合において、スイッチング素子2は、入力電圧V1が低い(低入力)場合には広いオン幅で制御され、入力電圧V1が高い(高入力)場合には狭いオン幅で制御される。   Here, the duty ratio of the switching element 2 is determined by the input / output voltage ratio (V13 / V1). That is, in the duty ratio of the switching element 2, the ON width is wide when the input / output voltage difference is small, and the ON width is narrow when the input / output voltage difference is large. Therefore, when the output voltage V13 is kept constant, the switching element 2 is controlled with a wide on-width when the input voltage V1 is low (low input), and narrow on when the input voltage V1 is high (high input). Controlled by width.

しかしながら、図9に示すように、入力電圧V1が極端に高い場合やスイッチング周波数が高い場合等により、オン幅がマスク期間と同等あるいはそれ以下に狭くなるような条件下においては、マスク期間以下でスイッチング素子2をオフさせることができないという弊害が生ずる。すなわち、図8に示す従来のスイッチング電源装置は、マスク期間を設けたことが逆に障害となり、スイッチング素子2を適切なタイミングでオフさせることができずにマスク期間終了後にオフさせることになるため、本来のオン幅よりも広いオン幅となり、図9の右側部に示すように出力電圧V13が徐々に上昇して制御不能に陥る場合が考えられる。最悪のケースとしては、出力電圧V13が規定値を越えて上昇し、出力負荷14における回路を破壊することも想定される。   However, as shown in FIG. 9, when the input voltage V1 is extremely high or the switching frequency is high, the ON width is equal to or smaller than the mask period. There is a disadvantage that the switching element 2 cannot be turned off. That is, in the conventional switching power supply device shown in FIG. 8, the provision of the mask period is an obstacle, and the switching element 2 cannot be turned off at an appropriate timing, and is turned off after the mask period ends. It can be considered that the ON width is wider than the original ON width, and the output voltage V13 gradually rises and becomes uncontrollable as shown on the right side of FIG. In the worst case, it is assumed that the output voltage V13 rises beyond a specified value, and the circuit in the output load 14 is destroyed.

また、入力電圧V1が高いほど、フライホイールダイオード15に瞬間的に流れるリカバリー電流I6のピーク値は大きくなり、サージ電流の持続時間も延びてしまうため、電流モード方式におけるスイッチング素子2の適切な制御がさらに困難になるという問題もある。   Further, as the input voltage V1 is higher, the peak value of the recovery current I6 that instantaneously flows through the flywheel diode 15 increases and the duration of the surge current also increases, so that appropriate control of the switching element 2 in the current mode method is achieved. There is also a problem that becomes more difficult.

なお、図9は、必ずしも入力電圧V1が低入力から高入力に途中で切り替わることを示すものではなく、低入力の場合と高入力の場合とを1枚の波形図で示したものとする。高入力でも低入力でも適切に動作する入力電圧範囲の広いスイッチング電源装置はニーズが高いため、上述した問題点の解決は重要である。   Note that FIG. 9 does not necessarily indicate that the input voltage V1 is switched from a low input to a high input in the middle, and a case where the input is low and a case where the input is high are shown by a single waveform diagram. Since there is a great need for a switching power supply device with a wide input voltage range that operates properly at both high and low inputs, it is important to solve the above-described problems.

さらに、スイッチング電源装置は、周波数特性(ゲイン・フェーズ特性)を考慮して安定動作が得られるように位相余裕を十分に確保する必要がある。   Furthermore, the switching power supply device needs to ensure a sufficient phase margin so that stable operation can be obtained in consideration of frequency characteristics (gain / phase characteristics).

本発明は上述した従来技術の問題点を解決するもので、高入力電圧等に起因するスイッチング素子のオン幅が狭い領域においても安定して動作するスイッチング電源装置を提供することを課題とする。   An object of the present invention is to solve the above-described problems of the prior art, and to provide a switching power supply device that operates stably even in a region where the ON width of a switching element due to a high input voltage or the like is narrow.

本発明に係るスイッチング電源装置は、上記課題を解決するために、主スイッチング素子のスイッチング動作により入力された直流電圧を所定の電圧に変換して負荷に供給するスイッチング電源装置であって、前記負荷に供給される出力電圧値と所定の基準電圧値との差に応じた誤差増幅信号と、前記主スイッチング素子に流れる電流値に応じた電流検出信号との比較結果に基づいて前記主スイッチング素子のオン/オフ制御を行う電流モード制御部と、前記誤差増幅信号の電圧値と所定周波数のランプ信号との比較結果に基づいて前記主スイッチング素子のオン/オフ制御を行う電圧モード制御部と、前記電流モード制御部と前記電圧モード制御部とのいずれかを選択して前記主スイッチング素子をオン/オフ制御させる制御モード選択部と、前記制御モード選択部による選択結果に応じた位相補償量となるように位相補償量を調節する位相補償部とを備え、前記電流モード制御部は、前記主スイッチング素子に流れる電流値を検出するとともに、当該電流値に応じた電流検出信号を生成する電流検出部と、前記負荷に供給される出力電圧値と所定の基準電圧値との差に応じた誤差増幅信号を生成するフィードバック制御部と、前記電流検出部により生成された電流検出信号と前記フィードバック制御部により生成された誤差増幅信号とを比較し、前記電流検出信号の電圧値が前記誤差増幅信号の電圧値を超えた場合に前記主スイッチング素子をオフ制御するための第1オフトリガー信号を生成する電流制御比較部と、前記主スイッチング素子がターンオンした際に流れるスパイク電流に応じた前記第1オフトリガー信号により前記主スイッチング素子がオフ制御されるのを防止するためのマスク信号を生成するマスク信号生成部とを有し、前記電圧モード制御部は、前記制御モード選択部により前記電圧モード制御部が選択された場合に、前記誤差増幅信号と前記ランプ信号とを比較し、前記ランプ信号の電圧値が前記誤差増幅信号の電圧値を超えた場合に前記マスク信号の状態にかかわらず前記主スイッチング素子をオフ制御するための第2オフトリガー信号を生成する電圧制御比較部を有することを特徴とする。
In order to solve the above problems, a switching power supply according to the present invention is a switching power supply that converts a DC voltage input by a switching operation of a main switching element into a predetermined voltage and supplies the voltage to a load. Based on a comparison result between an error amplification signal corresponding to the difference between the output voltage value supplied to the predetermined reference voltage value and a current detection signal corresponding to the current value flowing through the main switching element. A current mode control unit that performs on / off control, a voltage mode control unit that performs on / off control of the main switching element based on a comparison result between a voltage value of the error amplification signal and a ramp signal of a predetermined frequency, and A control mode selection unit that selects either a current mode control unit or the voltage mode control unit to control on / off of the main switching element. , E Bei a phase compensation unit for adjusting the phase compensation amount such that the phase compensation amount in accordance with the selection result by the control mode selecting section, the current-mode control unit detects a current value flowing through the main switching device And a current detection unit that generates a current detection signal according to the current value, and a feedback control unit that generates an error amplification signal according to the difference between the output voltage value supplied to the load and a predetermined reference voltage value And the current detection signal generated by the current detection unit and the error amplification signal generated by the feedback control unit, and the voltage value of the current detection signal exceeds the voltage value of the error amplification signal. A current control comparator that generates a first off-trigger signal for off-controlling the main switching element; and a spy that flows when the main switching element is turned on. A mask signal generating unit that generates a mask signal for preventing the main switching element from being controlled to be turned off by the first off trigger signal according to the current, and the voltage mode control unit includes the control mode. When the voltage mode control unit is selected by the selection unit, the error amplification signal is compared with the ramp signal, and the mask signal is compared when the voltage value of the ramp signal exceeds the voltage value of the error amplification signal. And a voltage control comparator for generating a second off-trigger signal for off-controlling the main switching element regardless of the state .

本発明によれば、高入力電圧等に起因するスイッチング素子のオン幅が狭い領域においても安定して動作するスイッチング電源装置を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the switching power supply device which operate | moves stably also in the area | region where the ON width | variety of the switching element resulting from a high input voltage etc. is narrow can be provided.

本発明の実施例1の形態のスイッチング電源装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the switching power supply device of the form of Example 1 of this invention. 本発明の実施例1の形態のスイッチング電源装置の動作を示す各部の波形図である。It is a wave form diagram of each part which shows operation | movement of the switching power supply device of the form of Example 1 of this invention. 本発明の実施例1の形態のスイッチング電源装置のフィードバック制御回路の詳細な構成を示す回路図である。It is a circuit diagram which shows the detailed structure of the feedback control circuit of the switching power supply device of the form of Example 1 of this invention. 本発明の実施例1の形態のスイッチング電源装置の電流モード時におけるオープンループでの周波数特性を示す図である。It is a figure which shows the frequency characteristic in an open loop at the time of the current mode of the switching power supply device of the form of Example 1 of this invention. 本発明の実施例1の形態のスイッチング電源装置の電圧モード時において位相補償を電流モード時のまま切り替えないと仮定した場合の周波数特性を示す図である。It is a figure which shows the frequency characteristic at the time of assuming that it does not switch phase compensation in the current mode at the time of the voltage mode of the switching power supply device of the form of Example 1 of this invention. 本発明の実施例1の形態のスイッチング電源装置の電圧モード時におけるオープンループでの周波数特性を示す図である。It is a figure which shows the frequency characteristic in an open loop at the time of the voltage mode of the switching power supply device of the form of Example 1 of this invention. 本発明の実施例1の形態のスイッチング電源装置の電流モード時において位相補償を電圧モード時のまま切り替えないと仮定した場合の周波数特性を示す図である。It is a figure which shows the frequency characteristic at the time of assuming that it does not switch phase compensation in the voltage mode at the time of the current mode of the switching power supply device of the form of Example 1 of this invention. 従来のスイッチング電源装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional switching power supply apparatus. 従来のスイッチング電源装置の動作を示す各部の波形図である。It is a wave form diagram of each part which shows operation | movement of the conventional switching power supply apparatus.

以下、本発明のスイッチング電源装置の実施の形態を、図面に基づいて詳細に説明する。   Embodiments of a switching power supply apparatus according to the present invention will be described below in detail with reference to the drawings.

以下、本発明の実施例について図面を参照しながら説明する。まず、本実施の形態の構成を説明する。図1は、本発明の実施例1のスイッチング電源装置の構成を示す回路図である。このスイッチング電源装置は、主スイッチング素子であるスイッチング素子2のスイッチング動作により入力された直流電圧V1を所定の電圧に変換して負荷14に供給する電源装置であり、制御回路1、インダクタ12、平滑コンデンサ13、及びフライホイールダイオード15により構成される。スイッチング素子2は、例えばハイサイドMOSFETである。また、制御回路1は、スイッチング素子2、電流センス素子3、電流検出回路4、フィードバック制御回路5、電流制御コンパレータ6、遅延回路7、AND回路8、発振器9、PWMラッチ10、ゲートドライブ回路11、及び電圧モード制御回路16により構成される。   Embodiments of the present invention will be described below with reference to the drawings. First, the configuration of the present embodiment will be described. FIG. 1 is a circuit diagram showing a configuration of a switching power supply apparatus according to Embodiment 1 of the present invention. This switching power supply device is a power supply device that converts a DC voltage V1 input by a switching operation of the switching element 2 as a main switching element into a predetermined voltage and supplies the voltage to a load 14, and includes a control circuit 1, an inductor 12, and a smoothing device. The capacitor 13 and the flywheel diode 15 are included. The switching element 2 is, for example, a high side MOSFET. The control circuit 1 includes a switching element 2, a current sense element 3, a current detection circuit 4, a feedback control circuit 5, a current control comparator 6, a delay circuit 7, an AND circuit 8, an oscillator 9, a PWM latch 10, and a gate drive circuit 11. , And a voltage mode control circuit 16.

すなわち、本実施例のスイッチング電源装置は、図8で説明した従来のスイッチング電源装置の構成に加えて、電圧モード制御回路16を備えた構成を有するものであり、DCDCコンバータとして機能する。なお、図1において、図8における構成要素と同一ないし均等のものは、前記と同一符号を以て示し、重複した説明を省略する。   That is, the switching power supply device of this embodiment has a configuration including the voltage mode control circuit 16 in addition to the configuration of the conventional switching power supply device described with reference to FIG. 8, and functions as a DCDC converter. In FIG. 1, the same or equivalent components as those in FIG. 8 are denoted by the same reference numerals as those described above, and redundant description is omitted.

電流検出回路4、フィードバック制御回路5、電流制御コンパレータ6、遅延回路7、AND回路8、発振器9、PWMラッチ10、及びゲートドライブ回路11は、本発明の電流モード制御部に対応し、負荷14に供給される出力電圧値と所定の基準電圧値との差に応じた誤差増幅信号V3と、スイッチング素子2に流れる電流値に応じた電流検出信号V2との比較結果に基づいてスイッチング素子2のオン/オフ制御を行う。電流モード制御部の各構成については以下に述べる。   The current detection circuit 4, the feedback control circuit 5, the current control comparator 6, the delay circuit 7, the AND circuit 8, the oscillator 9, the PWM latch 10, and the gate drive circuit 11 correspond to the current mode control unit of the present invention, and the load 14 Based on the comparison result between the error amplification signal V3 corresponding to the difference between the output voltage value supplied to the predetermined reference voltage value and the current detection signal V2 corresponding to the current value flowing through the switching element 2, Perform on / off control. Each configuration of the current mode control unit will be described below.

電流検出回路4は、本発明の電流検出部に対応し、スイッチング素子2に流れる電流値を検出するとともに、当該電流値に応じた電流検出信号V2を生成する。具体的には、電流検出回路4は、電流センス素子3に流れるセンス電流I2を検出するとともに、検出したセンス電流I2に基づいて電流I1に比例する電流検出信号V2を出力する。   The current detection circuit 4 corresponds to the current detection unit of the present invention, detects the current value flowing through the switching element 2, and generates a current detection signal V2 corresponding to the current value. Specifically, the current detection circuit 4 detects a sense current I2 flowing through the current sense element 3, and outputs a current detection signal V2 proportional to the current I1 based on the detected sense current I2.

フィードバック制御回路5は、本発明のフィードバック制御部に対応し、負荷14に供給される出力電圧値と所定の基準電圧値との差に応じた誤差増幅信号V3を生成する。この誤差増幅信号V3は、出力電圧が基準電圧に比して高い場合には小さな電圧値となり、逆に出力電圧が基準電圧に比して低い場合には大きな電圧値となる信号である。   The feedback control circuit 5 corresponds to the feedback control unit of the present invention, and generates an error amplification signal V3 corresponding to the difference between the output voltage value supplied to the load 14 and a predetermined reference voltage value. The error amplification signal V3 is a signal having a small voltage value when the output voltage is higher than the reference voltage, and conversely a large voltage value when the output voltage is lower than the reference voltage.

また、フィードバック制御回路5は、本発明の位相補償部に対応し、後述する制御モード選択部による選択結果に応じた位相補償量となるように位相補償量を調節する。フィードバック制御回路5の位相補償部としての詳細な説明は後述する。   The feedback control circuit 5 corresponds to the phase compensation unit of the present invention, and adjusts the phase compensation amount so that the phase compensation amount corresponds to the selection result by the control mode selection unit described later. A detailed description of the feedback control circuit 5 as a phase compensation unit will be given later.

電流制御コンパレータ6は、本発明の電流制御比較部に対応し、電流検出回路4により生成された電流検出信号V2とフィードバック制御部5により生成された誤差増幅信号V3とを比較し、電流検出信号V2が誤差増幅信号V3を超えた場合に、スイッチング素子2をオフ制御するための第1オフトリガー信号V6を生成するとともに、AND回路8を介して生成した第1オフトリガー信号V6をPWMラッチ10のR端子に対して出力する。   The current control comparator 6 corresponds to the current control comparison unit of the present invention, compares the current detection signal V2 generated by the current detection circuit 4 with the error amplification signal V3 generated by the feedback control unit 5, and compares the current detection signal V2 with the current detection signal V3. When V2 exceeds the error amplification signal V3, the first off trigger signal V6 for turning off the switching element 2 is generated, and the first off trigger signal V6 generated through the AND circuit 8 is PWM latched 10 Output to the R terminal.

発振器9は、PWMラッチ10のS端子に対して、一定周期のパルス信号であるオントリガー信号を出力し、PWMラッチ10とともにスイッチング素子2に対してオン制御を行う。また、PWMラッチ10は、図8で説明した従来のスイッチング電源装置におけるPWMラッチ10と同じであり、重複した説明を省略する。   The oscillator 9 outputs an on-trigger signal that is a pulse signal having a constant period to the S terminal of the PWM latch 10, and controls the switching element 2 together with the PWM latch 10. The PWM latch 10 is the same as the PWM latch 10 in the conventional switching power supply device described in FIG.

また、遅延回路7は、本発明のマスク信号生成部に対応し、スイッチング素子2がターンオンした際に流れるスパイク電流に応じた第1オフトリガー信号V6によりスイッチング素子2がオフ制御されるのを防止するためのマスク信号を生成する。具体的には、遅延回路7は、PWMラッチ10により出力されたドライブ入力信号V15を所定時間だけ位相を遅らせてAND回路8にマスク信号V4として出力する。これにより、遅延回路7により出力されたマスク信号V4がローレベルの間は、電流検出信号V2が誤差増幅信号V3を超えたとしても第1オフトリガー信号V6がAND回路8から出力されず、スイッチング素子2はターンオフしない。   The delay circuit 7 corresponds to the mask signal generation unit of the present invention, and prevents the switching element 2 from being turned off by the first off trigger signal V6 corresponding to the spike current that flows when the switching element 2 is turned on. A mask signal is generated for this purpose. Specifically, the delay circuit 7 delays the phase of the drive input signal V15 output from the PWM latch 10 by a predetermined time and outputs the delayed signal to the AND circuit 8 as the mask signal V4. Thus, while the mask signal V4 output by the delay circuit 7 is at a low level, the first off trigger signal V6 is not output from the AND circuit 8 even if the current detection signal V2 exceeds the error amplification signal V3, and switching is performed. Element 2 does not turn off.

電圧モード制御回路16は、本発明の電圧モード制御部に対応し、誤差増幅信号V3と所定周波数のランプ信号との比較結果に基づいてスイッチング素子2のオン/オフ制御を行う。なお、厳密には電圧モード制御回路16はスイッチング素子2のオフ制御のみを行い、オン制御は発振器9、PWMラッチ10、及びゲートドライブ回路11により行われる。したがって、発振器9、PWMラッチ10、及びゲートドライブ回路11は、電流モード制御部と電圧モード制御部との共有部であるといえる。   The voltage mode control circuit 16 corresponds to the voltage mode control unit of the present invention, and performs on / off control of the switching element 2 based on a comparison result between the error amplification signal V3 and a ramp signal having a predetermined frequency. Strictly speaking, the voltage mode control circuit 16 performs only the off control of the switching element 2, and the on control is performed by the oscillator 9, the PWM latch 10, and the gate drive circuit 11. Therefore, it can be said that the oscillator 9, the PWM latch 10, and the gate drive circuit 11 are a shared part of the current mode control unit and the voltage mode control unit.

電圧モード制御回路16は、定電流源I3、コンデンサ161、シュミット回路162、SRフリップフロップ163、スイッチ164、インバータ165、電圧制御コンパレータ166、AND回路167、OR回路168、AND回路169、AND回路170、SRフリップフロップ171、及び1ショット回路172により構成される。   The voltage mode control circuit 16 includes a constant current source I3, a capacitor 161, a Schmitt circuit 162, an SR flip-flop 163, a switch 164, an inverter 165, a voltage control comparator 166, an AND circuit 167, an OR circuit 168, an AND circuit 169, and an AND circuit 170. , SR flip-flop 171 and 1-shot circuit 172.

コンデンサ161は、スイッチ164が開放状態の場合に定電流I3により充電され、ランプ信号V10を生成し、電圧制御コンパレータ166の非反転入力端子及びシュミット回路162に対して出力する。   The capacitor 161 is charged by the constant current I3 when the switch 164 is in the open state, generates the ramp signal V10, and outputs the ramp signal V10 to the non-inverting input terminal of the voltage control comparator 166 and the Schmitt circuit 162.

SRフリップフロップ163は、シュミット回路162からS端子に入力された信号と、1ショット回路172からR端子に入力された信号とに基づき、Q端子からスイッチ164に対して制御信号を出力し、スイッチ164を制御する。   The SR flip-flop 163 outputs a control signal from the Q terminal to the switch 164 based on the signal input from the Schmitt circuit 162 to the S terminal and the signal input from the one-shot circuit 172 to the R terminal. 164 is controlled.

1ショット回路172は、ドライブ入力信号V15がローレベルからハイレベルに切り替わった場合に、一定期間だけハイレベルのリセットトリガー信号をSRフリップフロップ163のR端子に出力し、SRフリップフロップ163をリセット状態にするとともにスイッチ164を開放状態にする。   When the drive input signal V15 is switched from the low level to the high level, the one-shot circuit 172 outputs a high level reset trigger signal to the R terminal of the SR flip-flop 163 for a certain period, and the SR flip-flop 163 is reset. And the switch 164 is opened.

シュミット回路162は、ランプ信号V10が所定のしきい値に達した場合に、インバータ165を介してAND回路170に対して入力検知クロックV5を出力するとともに、SRフリップフロップ163をセット状態にしてスイッチ164を導通させる。これにより、コンデンサ161の電荷は放電される。   The Schmitt circuit 162 outputs the input detection clock V5 to the AND circuit 170 via the inverter 165 when the ramp signal V10 reaches a predetermined threshold value, and sets the SR flip-flop 163 to the set state to switch the Schmitt circuit 162. 164 is made conductive. Thereby, the electric charge of the capacitor 161 is discharged.

したがって、ランプ信号V10及び入力検知クロックV5は、発振器9のオントリガー信号に同期した所定周波数の信号となる。ただし、入力検知クロックV5にとって重要な点は、ハイになるタイミングではなく、マスク信号V4がローからハイに切り替わった時点から一定期間(例えば100nS)ハイ状態を保つことである。入力検知クロックV5がハイからローになるタイミングは、適切なしきい値のシュミット回路162を選択することにより、調節が可能である。   Therefore, the ramp signal V10 and the input detection clock V5 are signals having a predetermined frequency synchronized with the on trigger signal of the oscillator 9. However, an important point for the input detection clock V5 is not to have a high timing, but to maintain a high state for a certain period (for example, 100 nS) from the time when the mask signal V4 is switched from low to high. The timing at which the input detection clock V5 changes from high to low can be adjusted by selecting the Schmitt circuit 162 having an appropriate threshold value.

AND回路169、AND回路170、及びSRフリップフロップ171は、本発明の制御モード選択部に対応し、電流モード制御部と電圧モード制御部とのいずれかを選択してスイッチング素子2をオン/オフ制御させる。なお、本実施例のスイッチング電源装置において、制御モード選択部は、電圧モード制御回路16に内蔵された形となっているが、必ずしも電圧モード制御回路16に内蔵される必要はない。   The AND circuit 169, the AND circuit 170, and the SR flip-flop 171 correspond to the control mode selection unit of the present invention, and select either the current mode control unit or the voltage mode control unit to turn on / off the switching element 2. Let me control. In the switching power supply of this embodiment, the control mode selection unit is built in the voltage mode control circuit 16, but it is not always necessary to be built in the voltage mode control circuit 16.

制御モード選択部は、スイッチング素子2のオン幅が第1所定期間以下の場合に、電圧モード制御部を選択してスイッチング素子2をオン/オフ制御させる。また、制御モード選択部は、電流モード制御部によるオフ制御のタイミングに基づいて、スイッチング素子2のオン幅が第1所定期間以下であることを検知する。本実施例において、第1所定期間とは、マスク期間と同じ長さの期間である。また、電流モード制御部によるオフ制御とは、第1オフトリガー信号V6による制御を指す。入力検知クロックV5と第1オフトリガー信号V6とのいずれもがハイ状態である場合には、スイッチング素子2は、マスク期間終了後に即オフ制御されているので、オン幅が第1所定期間以下であることがわかる。   The control mode selection unit selects the voltage mode control unit to perform on / off control of the switching element 2 when the ON width of the switching element 2 is equal to or shorter than the first predetermined period. Further, the control mode selection unit detects that the ON width of the switching element 2 is equal to or less than the first predetermined period based on the timing of the OFF control by the current mode control unit. In this embodiment, the first predetermined period is a period having the same length as the mask period. Further, the off control by the current mode control unit indicates control by the first off trigger signal V6. When both the input detection clock V5 and the first off-trigger signal V6 are in the high state, the switching element 2 is controlled to be turned off immediately after the mask period ends, so that the ON width is equal to or less than the first predetermined period. I know that there is.

すなわち、制御モード選択部は、入力検知クロックV5と第1オフトリガー信号V6との両方がハイ状態であるか否かをAND回路169で判断することにより、スイッチング素子2のオン幅が第1所定期間以下であることを検知する。   That is, the control mode selection unit determines whether or not both of the input detection clock V5 and the first off-trigger signal V6 are in the high state by the AND circuit 169, so that the ON width of the switching element 2 is the first predetermined value. Detect that it is less than the period.

したがって、制御モード選択部は、上述したようにスイッチング素子2のオン幅が第1所定期間以下であることを検知した場合に、AND回路169がSRフリップフロップ171をセット状態にすることにより電圧モード制御部を選択してスイッチング素子2をオン/オフ制御させる。これは、SRフリップフロップ171がセット状態にされると、後述する電圧制御コンパレータ166が第2オフトリガー信号V11をAND回路167を介して出力可能になることにより実現される。   Therefore, when the control mode selection unit detects that the ON width of the switching element 2 is equal to or less than the first predetermined period as described above, the AND circuit 169 sets the SR flip-flop 171 in the set state, thereby causing the voltage mode. The control unit is selected to control the switching element 2 on / off. This is realized by enabling the voltage control comparator 166 described later to output the second off trigger signal V11 via the AND circuit 167 when the SR flip-flop 171 is set.

また、制御モード選択部は、スイッチング素子2のオン幅が第2所定期間以上の場合に、電流モード制御部を選択してスイッチング素子2をオン/オフ制御させる。ここで、制御モード選択部は、マスク信号V4によるマスク期間終了後にスイッチング素子2がオン状態である場合に、スイッチング素子2のオン幅が第2所定期間以上であると検知する。すなわち、制御モード選択部は、マスク信号V4、入力検知クロックV5、及びドライブ制御信号V15のいずれもがハイ状態であるか否かをAND回路170で判断することにより、スイッチング素子2のオン幅が第2所定期間以上であることを検知する。   Further, the control mode selection unit selects the current mode control unit to perform on / off control of the switching element 2 when the ON width of the switching element 2 is equal to or longer than the second predetermined period. Here, the control mode selection unit detects that the ON width of the switching element 2 is equal to or longer than the second predetermined period when the switching element 2 is in the ON state after the mask period by the mask signal V4 ends. That is, the control mode selection unit determines whether or not the mask signal V4, the input detection clock V5, and the drive control signal V15 are all in the high state by the AND circuit 170, so that the ON width of the switching element 2 is increased. It is detected that the period is equal to or longer than the second predetermined period.

したがって、制御モード選択部は、上述したようにスイッチング素子2のオン幅が第2所定期間以上であることを検知した場合に、AND回路170がSRフリップフロップ171をリセット状態にすることによって電流モード制御部を選択し、スイッチング素子2をオン/オフ制御させる。これは、SRフリップフロップ171がリセット状態にされると、AND回路167を介しての電圧制御コンパレータ166による第2オフトリガー信号V11の出力が不可能になり、電圧モード制御部による制御が無効になるからである。   Accordingly, when the control mode selection unit detects that the ON width of the switching element 2 is equal to or longer than the second predetermined period as described above, the AND circuit 170 sets the SR flip-flop 171 to the reset state, thereby causing the current mode. The control unit is selected and the switching element 2 is controlled to be turned on / off. This is because when the SR flip-flop 171 is reset, the voltage control comparator 166 cannot output the second off trigger signal V11 via the AND circuit 167, and the control by the voltage mode control unit becomes invalid. Because it becomes.

すなわち、制御モード選択部は、電流モード制御部を選択する場合にはSRフリップフロップ171をリセット状態とし、電圧モード制御部を選択する場合にはSRフリップフロップ171をセット状態とする。   That is, the control mode selection unit sets the SR flip-flop 171 to the reset state when selecting the current mode control unit, and sets the SR flip-flop 171 to the set state when selecting the voltage mode control unit.

電圧制御コンパレータ166は、本発明の電圧制御比較部に対応し、制御モード選択部により電圧モード制御部が選択された場合に、誤差増幅信号V3とランプ信号V10とを比較し、ランプ信号V10が誤差増幅信号V3を超えた場合にマスク信号V4の状態にかかわらずスイッチング素子2をオフ制御するための第2オフトリガー信号V11を生成する。第2オフトリガー信号V11は、AND回路167及びOR回路168を介してPWMラッチ10のR端子に出力されるので、マスク信号V4の影響を受けない。   The voltage control comparator 166 corresponds to the voltage control comparison unit of the present invention. When the voltage mode control unit is selected by the control mode selection unit, the voltage control comparator 166 compares the error amplification signal V3 with the ramp signal V10, and the ramp signal V10 is When the error amplification signal V3 is exceeded, a second off trigger signal V11 for controlling the switching element 2 to be turned off is generated regardless of the state of the mask signal V4. Since the second off trigger signal V11 is output to the R terminal of the PWM latch 10 via the AND circuit 167 and the OR circuit 168, it is not affected by the mask signal V4.

OR回路168は、AND回路8とAND回路167とのいずれかによりハイレベルの第1オフトリガー信号V6又は第2オフトリガー信号V11が入力された場合に、ハイレベルの信号をPWMラッチ10のR端子に対して出力する。   The OR circuit 168 outputs a high level signal to the R of the PWM latch 10 when the high level first off trigger signal V6 or the second off trigger signal V11 is input by either the AND circuit 8 or the AND circuit 167. Output to the terminal.

次に、上述のように構成された本実施の形態の作用を説明する。図2は、本実施例のスイッチング電源装置の動作を示す各部の波形図である。まず、入力電圧が低い場合について説明する。この場合には、本実施例のスイッチング電源装置は、通常の電流モード制御で動作する。電流検出回路4は、電流センス素子3に流れるセンス電流I2を検出するとともに、検出したセンス電流I2に基づいて電流I1に比例する電流検出信号V2を生成し、電流制御コンパレータ6の正入力端子に対して出力する。   Next, the operation of the present embodiment configured as described above will be described. FIG. 2 is a waveform diagram of each part showing the operation of the switching power supply device of the present embodiment. First, the case where the input voltage is low will be described. In this case, the switching power supply device of this embodiment operates with normal current mode control. The current detection circuit 4 detects the sense current I2 flowing through the current sense element 3, generates a current detection signal V2 proportional to the current I1 based on the detected sense current I2, and supplies it to the positive input terminal of the current control comparator 6. Output.

一方、フィードバック制御回路5は、負荷14に供給される出力電圧値と所定の基準電圧値との差に応じた誤差増幅信号V3を生成し、電流制御コンパレータ6の反転入力端子と電圧制御コンパレータ166の反転入力端子とに出力する。   On the other hand, the feedback control circuit 5 generates an error amplification signal V3 corresponding to the difference between the output voltage value supplied to the load 14 and a predetermined reference voltage value, and the inverting input terminal of the current control comparator 6 and the voltage control comparator 166. Output to the inverting input terminal.

発振器9は、PWMラッチ10のS端子に対して、一定周期のパルス信号であるオントリガー信号を出力し、PWMラッチ10とともにスイッチング素子2に対してオン制御を行う。また、遅延回路7は、PWMラッチ10により出力されたドライブ入力信号V15に基づき、所定時間(例えば100nS程度)だけ位相を遅らせたマスク信号V4をAND回路8に出力する。   The oscillator 9 outputs an on-trigger signal that is a pulse signal having a constant period to the S terminal of the PWM latch 10, and controls the switching element 2 together with the PWM latch 10. Further, the delay circuit 7 outputs to the AND circuit 8 a mask signal V4 delayed in phase by a predetermined time (for example, about 100 nS) based on the drive input signal V15 output from the PWM latch 10.

電流制御コンパレータ6は、電流検出回路4により生成された電流検出信号V2とフィードバック制御部5により生成された誤差増幅信号V3とを比較し、電流検出信号V2が誤差増幅信号V3を超えた場合に、スイッチング素子2をオフ制御するための第1オフトリガー信号V6を生成する。   The current control comparator 6 compares the current detection signal V2 generated by the current detection circuit 4 with the error amplification signal V3 generated by the feedback control unit 5, and when the current detection signal V2 exceeds the error amplification signal V3. The first off trigger signal V6 for controlling the switching element 2 to be turned off is generated.

AND回路8は、マスク信号V4がハイ状態で且つ電流制御コンパレータ6の出力信号がハイ状態である場合に、OR回路168を介して第1オフトリガー信号V6をPWMラッチ10のR端子に対して出力する。その際にゲートドライブ信号V12がハイからローに切り替わるため、スイッチング素子2はターンオフする。   The AND circuit 8 sends the first off-trigger signal V6 to the R terminal of the PWM latch 10 via the OR circuit 168 when the mask signal V4 is high and the output signal of the current control comparator 6 is high. Output. At that time, since the gate drive signal V12 is switched from high to low, the switching element 2 is turned off.

マスク信号V4がロー状態の場合には、たとえ電流制御コンパレータ6の出力信号がハイ状態となってもマスク期間であるため、AND回路8は、第1オフトリガー信号V6を出力せず、スパイク電流に基づく誤動作を防止する。   When the mask signal V4 is in the low state, even if the output signal of the current control comparator 6 is in the high state, the AND circuit 8 does not output the first off-trigger signal V6 and does not output the spike current. To prevent malfunctions.

次に、入力電圧V1が高くなり、電流モードから電圧モードへ移行する際の動作について説明する。スイッチング素子2のオンデューティ幅は、出力電圧V13/入力電圧V1により決定されるため、高入力電圧時には低入力電圧時よりも狭いオンデューティ幅で動作することになる。その際に、スイッチング素子2のオン幅が第1所定期間(本実施例においてはマスク期間T2)以下の場合には、制御モード選択部は、電圧モード制御部を選択してスイッチング素子2をオン/オフ制御させる。   Next, the operation when the input voltage V1 is increased and the mode is changed from the current mode to the voltage mode will be described. Since the on-duty width of the switching element 2 is determined by the output voltage V13 / the input voltage V1, it operates with a narrow on-duty width at a high input voltage than at a low input voltage. At this time, if the ON width of the switching element 2 is equal to or shorter than the first predetermined period (mask period T2 in this embodiment), the control mode selection unit selects the voltage mode control unit and turns on the switching element 2. Control off / on.

具体的には、スイッチング素子2のオン幅がマスク期間T2以下の場合には、AND回路8は、マスク期間T2が終了するまでの100nS程度の期間において、PWMラッチ10のR端子に対して第1オフトリガー信号V6を出力できない。したがって、スイッチング素子2は、その間ターンオフされず、マスク期間T2が終了するのを待ってターンオフされる。   Specifically, when the ON width of the switching element 2 is equal to or shorter than the mask period T2, the AND circuit 8 is connected to the R terminal of the PWM latch 10 in the period of about 100 nS until the mask period T2 ends. 1 The off trigger signal V6 cannot be output. Therefore, the switching element 2 is not turned off during that time, and is turned off after the mask period T2 ends.

この場合に、制御モード選択部は、入力検知クロックV5と第1オフトリガー信号V6との両方がハイ状態であることをAND回路169で検知し、スイッチング素子2のオン幅が第1所定期間以下であるとして、SRフリップフロップ171のS端子に対して高入力検知トリガーV7を出力する。これにより、SRフリップフロップ171はセット状態となり、ハイ状態の入力検知信号V9をAND回路167に対して出力することによって電圧モード制御回路16をアクティブ状態にする。以上のようにして制御モード選択部が電圧モード制御部を選択することにより電流モードから電圧モードへ移行し、本実施例のスイッチング電源装置は、次回のスイッチング周期以降において電圧モードで動作する。   In this case, the control mode selection unit detects that both the input detection clock V5 and the first off trigger signal V6 are in the high state by the AND circuit 169, and the ON width of the switching element 2 is equal to or less than the first predetermined period. As a result, the high input detection trigger V7 is output to the S terminal of the SR flip-flop 171. As a result, the SR flip-flop 171 enters the set state, and outputs the high state input detection signal V9 to the AND circuit 167, thereby bringing the voltage mode control circuit 16 into the active state. As described above, when the control mode selection unit selects the voltage mode control unit, the current mode is changed to the voltage mode, and the switching power supply device of this embodiment operates in the voltage mode after the next switching cycle.

電圧モード制御回路16がアクティブ状態になると、出力電圧V13を一定に保つために、フィードバック制御回路5は、誤差増幅信号V3の制御電圧をランプ信号V10の振幅範囲内まで低下させる。   When the voltage mode control circuit 16 becomes active, the feedback control circuit 5 reduces the control voltage of the error amplification signal V3 to fall within the amplitude range of the ramp signal V10 in order to keep the output voltage V13 constant.

電圧モード制御回路16は、誤差増幅信号V3と所定周波数のランプ信号との比較結果に基づいてスイッチング素子2のオン/オフ制御を行う。具体的に説明すると、電圧モード制御回路16内の電圧制御コンパレータ166は、誤差増幅信号V3とランプ信号V10とを比較し、ランプ信号V10が誤差増幅信号V3を超えた場合にマスク信号V4の状態にかかわらずスイッチング素子2をオフ制御するための第2オフトリガー信号V11を生成する。   The voltage mode control circuit 16 performs on / off control of the switching element 2 based on the comparison result between the error amplification signal V3 and the ramp signal having a predetermined frequency. More specifically, the voltage control comparator 166 in the voltage mode control circuit 16 compares the error amplification signal V3 with the ramp signal V10, and the state of the mask signal V4 when the ramp signal V10 exceeds the error amplification signal V3. Regardless, the second off trigger signal V11 for turning off the switching element 2 is generated.

第2オフトリガー信号V11は、AND回路167及びOR回路168を介してPWMラッチ10のR端子に入力されることにより、スイッチング素子2をターンオフさせる。   The second off trigger signal V11 is input to the R terminal of the PWM latch 10 via the AND circuit 167 and the OR circuit 168, thereby turning off the switching element 2.

以上のようにして、電圧モード制御回路16は、マスク期間内であっても、PWM制御によりスイッチング素子2のオン/オフ制御を行うことができる。   As described above, the voltage mode control circuit 16 can perform on / off control of the switching element 2 by PWM control even within the mask period.

次に、入力電圧V1が高い状態から低い状態となり、電圧モードから電流モードへ復帰する際の動作について説明する。入力電圧V1が低下すると、インダクタ電流I5の充電傾斜が緩くなるため、出力電圧V13がわずかに下降する。そのため、フィードバック制御回路5は、出力電圧V13を一定に保つために、誤差増幅信号V3の電圧を上昇させる。誤差増幅信号V3の電圧がランプ信号V10の振幅範囲外まで上昇すると、第2オフトリガー信号V11ではなく第1オフトリガー信号V6によりスイッチング素子2のオフ制御が行われることになり、スイッチング素子2は、広いオン幅で制御される。   Next, the operation when the input voltage V1 is changed from the high state to the low state to return from the voltage mode to the current mode will be described. When the input voltage V1 decreases, the charging slope of the inductor current I5 becomes gentle, and the output voltage V13 slightly decreases. Therefore, the feedback control circuit 5 increases the voltage of the error amplification signal V3 in order to keep the output voltage V13 constant. When the voltage of the error amplification signal V3 rises outside the amplitude range of the ramp signal V10, the switching element 2 is controlled to be turned off by the first off trigger signal V6 instead of the second off trigger signal V11. Controlled with a wide on-width.

ここで、制御モード選択部は、スイッチング素子2のオン幅が第2所定期間以上の場合に、電流モード制御部を選択してスイッチング素子2をオン/オフ制御させる。具体的には、制御モード選択部は、マスク信号V4、入力検知クロックV5、及びドライブ制御信号V15のいずれもがハイ状態であることをAND回路170で検知することにより、スイッチング素子2のオン幅が第2所定期間以上であることを検知する。その際に、AND回路170は、低入力検知トリガーV8をSRフリップフロップ171のR端子に対して出力することにより、入力検知信号V9をハイからローに切り替える。   Here, the control mode selection unit selects the current mode control unit to perform on / off control of the switching element 2 when the ON width of the switching element 2 is equal to or longer than the second predetermined period. More specifically, the control mode selection unit detects that all of the mask signal V4, the input detection clock V5, and the drive control signal V15 are in the high state by the AND circuit 170, so that the ON width of the switching element 2 is set. Is detected for the second predetermined period or longer. At that time, the AND circuit 170 switches the input detection signal V9 from high to low by outputting the low input detection trigger V8 to the R terminal of the SR flip-flop 171.

以上のようにして制御モード選択部が電流モード制御部を選択することにより電圧モードから電流モードへ移行し、本実施例のスイッチング電源装置は、次回のスイッチング周期以降において電流モードで動作する。   As described above, when the control mode selection unit selects the current mode control unit, the voltage mode is changed to the current mode, and the switching power supply device of this embodiment operates in the current mode after the next switching cycle.

本実施例のスイッチング電源装置は、上述した一連の動作により、低入力電圧でスイッチング素子2のオン幅が比較的広い場合には電流モード制御で動作し、高入力電圧でスイッチング素子2のオン幅が極端に狭い場合には、自動的に電圧モード制御へと切り替わることで、広い入力電圧範囲での安定動作を確保することができる。   The switching power supply device according to the present embodiment operates by current mode control when the ON width of the switching element 2 is relatively wide at a low input voltage by the series of operations described above, and the ON width of the switching element 2 at a high input voltage. Is extremely narrow, it is possible to ensure stable operation over a wide input voltage range by automatically switching to voltage mode control.

次に、本実施例のスイッチング電源装置の位相補償動作について説明する。本実施例のスイッチング電源装置は、高入力でも低入力でも適切に動作する入力範囲の広い非絶縁型降圧型DC−DCコンバータを実現するために電流モード制御と電圧モード制御とを切り替えているが、電流モード制御と電圧モード制御とでは小信号制御レベルでの周波数特性(ゲイン・フェーズ特性)が異なるため、単にモードを切り替えるだけでは安定動作が得られない。   Next, the phase compensation operation of the switching power supply device of this embodiment will be described. The switching power supply device of this embodiment switches between current mode control and voltage mode control in order to realize a non-insulated step-down DC-DC converter with a wide input range that operates properly regardless of whether the input is high or low. Since current mode control and voltage mode control have different frequency characteristics (gain / phase characteristics) at a small signal control level, stable operation cannot be obtained simply by switching modes.

そこで、本実施例のスイッチング電源装置は、それぞれのモードで安定動作を得るために、モードに応じてフィードバック制御回路5内の位相補償量を変え、位相余裕を十分に確保できる構成を有している。具体的には、位相補償部としてのフィードバック制御回路5は、制御モード選択部が電圧モード制御部を選択した場合に、例えば位相が進むように位相補償を行う。   Therefore, the switching power supply device according to the present embodiment has a configuration in which the phase compensation amount in the feedback control circuit 5 is changed according to the mode in order to obtain a stable operation in each mode, and a sufficient phase margin can be secured. Yes. Specifically, the feedback control circuit 5 as the phase compensation unit performs phase compensation so that the phase advances, for example, when the control mode selection unit selects the voltage mode control unit.

図3は、本実施例のスイッチング電源装置のフィードバック制御回路5の詳細な構成を示す回路図である。図3に示すように、位相補償部としてのフィードバック制御回路5は、誤差増幅器201の入力段に、抵抗R1と並行に接続され且つスイッチ200と直列に接続された位相補償用コンデンサC3を有している。   FIG. 3 is a circuit diagram showing a detailed configuration of the feedback control circuit 5 of the switching power supply device of this embodiment. As shown in FIG. 3, the feedback control circuit 5 as a phase compensation unit has a phase compensation capacitor C3 connected in parallel with the resistor R1 and connected in series with the switch 200 at the input stage of the error amplifier 201. ing.

本実施例のフィードバック制御回路5は、誤差増幅器201、基準電圧202、誤差増幅器201のゲインを設定する抵抗R1,R2及び位相補償用コンデンサC1〜C3からなる。出力電圧V13は、抵抗R1と並列接続されたコンデンサC3の一方の端子に接続され、抵抗R1の他方の端子はスイッチ200の他方の端子と誤差増幅器201の反転入力端子と、位相補償用コンデンサC2と抵抗R2が並列接続された一方の端子とに接続され、位相補償用コンデンサC2と抵抗R2が並列接続された他方の端子と位相補償用コンデンサC1の一方の端子が接続され、位相補償用コンデンサC1の他方の端子が誤差増幅器201の出力端子に接続され、誤差増幅信号V3として出力される。   The feedback control circuit 5 of this embodiment includes an error amplifier 201, a reference voltage 202, resistors R1 and R2 for setting the gain of the error amplifier 201, and phase compensation capacitors C1 to C3. The output voltage V13 is connected to one terminal of a capacitor C3 connected in parallel with the resistor R1, and the other terminal of the resistor R1 is the other terminal of the switch 200, the inverting input terminal of the error amplifier 201, and the phase compensation capacitor C2. And the resistor R2 are connected in parallel to one terminal, the phase compensation capacitor C2, the other terminal in which the resistor R2 is connected in parallel and one terminal of the phase compensation capacitor C1 are connected, and the phase compensation capacitor The other terminal of C1 is connected to the output terminal of the error amplifier 201 and is output as an error amplification signal V3.

ここで、位相補償用コンデンサC1,C2は位相を遅らせるように作用する。   Here, the phase compensation capacitors C1 and C2 act to delay the phase.

スイッチ200は、入力検知信号V9がハイ状態のときに閉じ(オンし)、入力検知信号V9がロー状態のときに開く(オフする)スイッチである。このスイッチ200は、電気的にオン/オフが可能であればスイッチの種類は問わない。また、入力検知信号V9は、上述したようにSRフリップフロップ171により出力される信号であり、電流モード制御時にはロー状態であり、電圧制御モード時にはハイ状態である。   The switch 200 is a switch that closes (turns on) when the input detection signal V9 is in a high state and opens (turns off) when the input detection signal V9 is in a low state. The switch 200 may be of any type as long as it can be electrically turned on / off. The input detection signal V9 is a signal output from the SR flip-flop 171 as described above, and is in a low state during the current mode control and is in a high state during the voltage control mode.

すなわち、位相補償部としてのフィードバック制御回路5は、位相補償をモードに応じて変化させることができ、具体的には、制御モード選択部が電圧モード制御部を選択した場合に、スイッチ200をオンして位相補償用コンデンサC3により例えば位相が進むように位相補償を行う。   That is, the feedback control circuit 5 as the phase compensation unit can change the phase compensation according to the mode. Specifically, when the control mode selection unit selects the voltage mode control unit, the switch 200 is turned on. Then, the phase compensation is performed by the phase compensation capacitor C3 so that the phase advances, for example.

図4は、本実施例のスイッチング電源装置の電流モード時におけるオープンループでの周波数特性(ゲイン・フェーズ特性)を示す図である。電流モード時であるため、入力検知信号V9がロー状態であり、スイッチ200は開いて(オフして)いる。   FIG. 4 is a diagram illustrating frequency characteristics (gain / phase characteristics) in an open loop in the current mode of the switching power supply device according to the present embodiment. Since it is in the current mode, the input detection signal V9 is in the low state, and the switch 200 is open (off).

図4中に示すRoは、図1に示す負荷14の抵抗値である。また、図4中に示すCoは、図1に示す平滑コンデンサ13の静電容量値である。また、図4中に示すAdcは制御全体のオープンループのDCゲインを示し、Avはフィードバック制御回路5(エラーアンプ構成)の電圧ゲインを示す。さらに図4中の「エラーアンプ」とは誤差増幅器201を指す。   Ro shown in FIG. 4 is the resistance value of the load 14 shown in FIG. Further, Co shown in FIG. 4 is a capacitance value of the smoothing capacitor 13 shown in FIG. Also, Adc shown in FIG. 4 indicates the open-loop DC gain of the entire control, and Av indicates the voltage gain of the feedback control circuit 5 (error amplifier configuration). Further, “error amplifier” in FIG. 4 indicates the error amplifier 201.

図4に示すように、電流モードにおけるパワー段(スイッチング素子2、フライホイールダイオード15、インダクタ12、平滑コンデンサ13、及び負荷14からなる)による、周波数特性(ゲイン・フェーズ特性)は、平滑コンデンサ13及び負荷14により構成される一つのポールfpを備えている。   As shown in FIG. 4, the frequency characteristic (gain / phase characteristic) due to the power stage in the current mode (consisting of the switching element 2, the flywheel diode 15, the inductor 12, the smoothing capacitor 13, and the load 14) is the smoothing capacitor 13. And one pole fp constituted by the load 14.

一般的に、DC−DCコンバータのクロスオーバ周波数fcは、スイッチング周波数の1/5〜1/20に設定されるようにフィードバック制御回路5(エラーアンプ)で2ポール(fp1,fp2)、1ゼロ(fz1)を設計する。ただし、図4〜7におけるスイッチング周波数は、100kHz〜1MHz程度を想定している。   In general, the crossover frequency fc of the DC-DC converter is set to 1/5 to 1/20 of the switching frequency by the feedback control circuit 5 (error amplifier), 2 poles (fp1, fp2), 1 zero. Design (fz1). However, the switching frequency in FIGS. 4 to 7 is assumed to be about 100 kHz to 1 MHz.

図4に示すfp1、fp2、及びfz1の式は、スイッチ200がオフ状態(電流モード制御時)の式を示し、図3のフィードバック制御回路5の詳細回路から導き出される。   Expressions of fp1, fp2, and fz1 shown in FIG. 4 are expressions when the switch 200 is in an off state (during current mode control), and are derived from the detailed circuit of the feedback control circuit 5 of FIG.

図4に示すように、本実施例のスイッチング電源装置は、電流モード制御時において、制御全体のゲインが0dBとなるクロスオーバ周波数fcにおける制御全体の位相が約−135度であり、制御の安定指数となる−180度未満に対して十分な位相余裕があるため、安定した制御を行うことができる。   As shown in FIG. 4, in the switching power supply of this embodiment, during current mode control, the phase of the entire control at the crossover frequency fc at which the gain of the entire control is 0 dB is about −135 degrees, and the stable control is achieved. Since there is a sufficient phase margin with respect to less than -180 degrees which is an exponent, stable control can be performed.

図5は、本実施例のスイッチング電源装置の電圧モード時において、位相補償を電流モード時のまま切り替えないと仮定した場合の周波数特性(ゲイン・フェーズ特性)を示す図である。すなわち、本実施例のスイッチング電源装置におけるスイッチ200は、上述したように電圧モード時にはオンするところ、仮にオフのままならばどのようになるかを示したのが図5である。   FIG. 5 is a diagram illustrating frequency characteristics (gain / phase characteristics) when it is assumed that the phase compensation is not switched in the current mode in the voltage mode of the switching power supply device of the present embodiment. That is, FIG. 5 shows what happens when the switch 200 in the switching power supply device of this embodiment is turned on in the voltage mode as described above, but remains off.

なお、図5中に示すLは、図1に示すインダクタ12のインダクタンス値である。図5に示すように、電圧モードにおいては電流モードと異なり、パワー段は、インダクタ12と平滑コンデンサ13の2次フィルタとなり、共振周波数fo直前で位相が−180度を超えて回ってしまう。制御全体の位相特性が−180度位相時における制御回路の電圧ゲインは45dBであり、0dBを大きく上回っているため、制御が不安定となってしまう。   Note that L shown in FIG. 5 is the inductance value of the inductor 12 shown in FIG. As shown in FIG. 5, in the voltage mode, unlike the current mode, the power stage becomes a secondary filter of the inductor 12 and the smoothing capacitor 13, and the phase turns around -180 degrees immediately before the resonance frequency fo. The voltage gain of the control circuit is 45 dB when the phase characteristic of the entire control is at a phase of −180 degrees, which is much higher than 0 dB. Therefore, the control becomes unstable.

一方、図6は、本実施例のスイッチング電源装置の電圧モード時におけるオープンループでのフィードバック制御回路周波数特性(ゲイン・フェーズ特性)を示す図であり、スイッチ200がオン状態の場合を示している。図6に示すように、本実施例のスイッチング電源装置は、電圧モード制御に切り替わる際にスイッチ200をオンさせることにより、位相補償用コンデンサC3の影響によりゼロfz2が追加されることとなり、位相が進むように位相補償を行う。その結果、最大の位相が約135度に改善され、−180度位相時に対して約45度のマージンができるため、制御が安定となる。   On the other hand, FIG. 6 is a diagram showing a feedback control circuit frequency characteristic (gain / phase characteristic) in an open loop in the voltage mode of the switching power supply device of the present embodiment, and shows a case where the switch 200 is in an ON state. . As shown in FIG. 6, in the switching power supply device of this embodiment, when the switch 200 is turned on when switching to the voltage mode control, zero fz2 is added due to the influence of the phase compensation capacitor C3, and the phase is changed. Phase compensation is performed so as to advance. As a result, the maximum phase is improved to about 135 degrees, and a margin of about 45 degrees with respect to the -180 degree phase is formed, so that the control becomes stable.

図7は、本実施例のスイッチング電源装置の電流モード時において位相補償を電圧モード時のまま切り替えないと仮定した場合の周波数特性を示す図である。すなわち、本実施例のスイッチング電源装置におけるスイッチ200は、上述したように電流モード時にはオフするところ、仮にオンのままならばどのようになるかを示したのが図7である。   FIG. 7 is a diagram illustrating frequency characteristics when it is assumed that the phase compensation is not switched in the voltage mode in the current mode of the switching power supply device of the present embodiment. That is, FIG. 7 shows what happens when the switch 200 in the switching power supply of this embodiment is turned off in the current mode as described above, but remains on.

上述したように、DC−DCコンバータのクロスオーバ周波数fcは、一般的にスイッチング周波数の1/5〜1/20に設定しなければ、自分自身のスイッチング周波数成分にDC−DCコンバータが都度反応してしまうため制御が不安定になる。ところが、図7に示すように、電流モード時においてスイッチ200がオンのままであるとすると(すなわち電圧モードの位相補償を電流モードに適用すると)、クロスオーバ周波数が10MHz以上に設定されてしまい、スイッチングノイズや電波ノイズ等の高周波ノイズを拾ってしまうため不安定動作となる。   As described above, unless the crossover frequency fc of the DC-DC converter is generally set to 1/5 to 1/20 of the switching frequency, the DC-DC converter reacts to its own switching frequency component each time. As a result, control becomes unstable. However, as shown in FIG. 7, if the switch 200 remains on in the current mode (that is, when phase compensation in the voltage mode is applied to the current mode), the crossover frequency is set to 10 MHz or more. It becomes unstable because it picks up high frequency noise such as switching noise and radio noise.

したがって、制御モードに応じて位相補償を切り替える必要があり、本実施例のスイッチング電源装置は、スイッチ200を備えることにより、位相補償部が制御モード選択部の選択結果に応じて位相補償量を調節するので、いずれの制御モードであっても安定動作を確保することができる。   Therefore, it is necessary to switch the phase compensation according to the control mode, and the switching power supply according to the present embodiment includes the switch 200 so that the phase compensation unit adjusts the phase compensation amount according to the selection result of the control mode selection unit. Therefore, stable operation can be ensured in any control mode.

上述のとおり、本発明の実施例1の形態に係るスイッチング電源装置によれば、高入力電圧等に起因するスイッチング素子のオン幅が狭い領域においても安定して動作することができる。   As described above, the switching power supply device according to the first embodiment of the present invention can operate stably even in a region where the ON width of the switching element due to a high input voltage or the like is narrow.

すなわち、本実施例のスイッチング電源装置は、スイッチング素子2のオン幅に応じて電流モード制御と電圧モード制御とを切り替える制御モード選択部を備えているので、ハイサイドMOSFETであるスイッチング素子2のオン幅がマスク時間よりも広い場合には電流モード制御で動作し、スイッチング素子2のオン幅がマスク時間と同等あるいは狭い場合には電流情報が不要な電圧モード制御に自動的に切り替えることができ、オン幅がマスク時間以下の領域でもスイッチング素子2に対して適切なPWM制御を行うことができる。   That is, the switching power supply device of the present embodiment includes the control mode selection unit that switches between the current mode control and the voltage mode control according to the ON width of the switching element 2, so that the switching element 2 that is a high-side MOSFET is turned on. When the width is wider than the mask time, it operates in current mode control. When the ON width of the switching element 2 is equal to or narrower than the mask time, it can be automatically switched to voltage mode control that does not require current information. Appropriate PWM control can be performed on the switching element 2 even in a region where the ON width is equal to or shorter than the mask time.

これにより、本実施例のスイッチング電源装置は、入力電圧差が広くオンデューティ幅が極端に狭い場合や、スイッチング周波数が高くオン幅が極端に狭い場合でもスイッチング素子2に対するPWM制御を適切に行い、出力電圧V13が規定値以上に上昇して負荷14における回路を破壊するようなトラブルを回避することができる。   Thereby, the switching power supply device of the present embodiment appropriately performs PWM control on the switching element 2 even when the input voltage difference is wide and the on-duty width is extremely narrow, or even when the switching frequency is high and the on-width is extremely narrow, It is possible to avoid a trouble that the output voltage V13 rises to a specified value or more and destroys the circuit in the load 14.

また、本実施例のスイッチング電源装置は、制御モード選択部による選択結果に応じて位相補償量を調節する位相補償部を備えているので、いずれの制御モードが選択されたとしても、周波数特性(ゲイン・フェーズ特性)を考慮して安定動作が得られるように位相余裕を十分に確保することができる。   Moreover, since the switching power supply apparatus of the present embodiment includes a phase compensation unit that adjusts the phase compensation amount according to the selection result by the control mode selection unit, the frequency characteristics ( A sufficient phase margin can be secured so that stable operation can be obtained in consideration of the gain / phase characteristics.

なお、変形例として、図1のフライホイールダイオード15をパワースイッチに置き換えて同期整流回路に変更することも可能であり、変更したパワースイッチを制御回路1の内部に設けたシステムにすることも可能である。また、出力電圧V13は、分圧してフィードバック制御回路5に入力される構成としてもよい。   As a modification, it is possible to replace the flywheel diode 15 of FIG. 1 with a power switch and change it to a synchronous rectifier circuit, or to make a system in which the changed power switch is provided inside the control circuit 1 It is. The output voltage V13 may be divided and input to the feedback control circuit 5.

本発明に係るスイッチング電源装置は、安定した電力供給を要する電気機器等に使用されるスイッチング電源装置に利用可能である。   The switching power supply device according to the present invention can be used for a switching power supply device used in electrical equipment and the like that require stable power supply.

1,1b 制御回路
2 スイッチング素子
3 電流センス素子
4 電流検出回路
5 フィードバック制御回路
6 電流制御コンパレータ
7 遅延回路
8 AND回路
9 発振器
10 PWMラッチ
11 ゲートドライブ回路
12 インダクタ
13 平滑コンデンサ
14 負荷
15 フライホイールダイオード
16 電圧モード制御回路
161 コンデンサ
162 シュミット回路
163 SRフリップフロップ
164 スイッチ
165 インバータ
166 電圧制御コンパレータ
167 AND回路
168 OR回路
169 AND回路
170 AND回路
171 SRフリップフロップ
172 1ショット回路
200 スイッチ
201 誤差増幅器
202 基準電圧
C1〜C3 位相補償用コンデンサ
R1,R2 抵抗
DESCRIPTION OF SYMBOLS 1,1b Control circuit 2 Switching element 3 Current sense element 4 Current detection circuit 5 Feedback control circuit 6 Current control comparator 7 Delay circuit 8 AND circuit 9 Oscillator 10 PWM latch 11 Gate drive circuit 12 Inductor 13 Smoothing capacitor 14 Load 15 Flywheel diode 16 voltage mode control circuit 161 capacitor 162 Schmitt circuit 163 SR flip-flop 164 switch 165 inverter 166 voltage control comparator 167 AND circuit 168 OR circuit 169 AND circuit 170 AND circuit 171 SR flip-flop 172 1-shot circuit 200 switch 201 error amplifier 202 reference voltage C1 to C3 Phase compensation capacitors R1, R2 resistors

Claims (7)

主スイッチング素子のスイッチング動作により入力された直流電圧を所定の電圧に変換して負荷に供給するスイッチング電源装置であって、
前記負荷に供給される出力電圧値と所定の基準電圧値との差に応じた誤差増幅信号と、前記主スイッチング素子に流れる電流値に応じた電流検出信号との比較結果に基づいて前記主スイッチング素子のオン/オフ制御を行う電流モード制御部と、
前記誤差増幅信号の電圧値と所定周波数のランプ信号との比較結果に基づいて前記主スイッチング素子のオン/オフ制御を行う電圧モード制御部と、
前記電流モード制御部と前記電圧モード制御部とのいずれかを選択して前記主スイッチング素子をオン/オフ制御させる制御モード選択部と、
前記制御モード選択部による選択結果に応じた位相補償量となるように位相補償量を調節する位相補償部と、
を備え、
前記電流モード制御部は、
前記主スイッチング素子に流れる電流値を検出するとともに、当該電流値に応じた電流検出信号を生成する電流検出部と、
前記負荷に供給される出力電圧値と所定の基準電圧値との差に応じた誤差増幅信号を生成するフィードバック制御部と、
前記電流検出部により生成された電流検出信号と前記フィードバック制御部により生成された誤差増幅信号とを比較し、前記電流検出信号の電圧値が前記誤差増幅信号の電圧値を超えた場合に前記主スイッチング素子をオフ制御するための第1オフトリガー信号を生成する電流制御比較部と、
前記主スイッチング素子がターンオンした際に流れるスパイク電流に応じた前記第1オフトリガー信号により前記主スイッチング素子がオフ制御されるのを防止するためのマスク信号を生成するマスク信号生成部と、
を有し、
前記電圧モード制御部は、前記制御モード選択部により前記電圧モード制御部が選択された場合に、前記誤差増幅信号と前記ランプ信号とを比較し、前記ランプ信号の電圧値が前記誤差増幅信号の電圧値を超えた場合に前記マスク信号の状態にかかわらず前記主スイッチング素子をオフ制御するための第2オフトリガー信号を生成する電圧制御比較部を有することを特徴とするスイッチング電源装置。
A switching power supply device that converts a DC voltage input by a switching operation of a main switching element into a predetermined voltage and supplies the voltage to a load,
The main switching based on a comparison result between an error amplification signal according to a difference between an output voltage value supplied to the load and a predetermined reference voltage value and a current detection signal according to a current value flowing through the main switching element. A current mode control unit for performing on / off control of the element;
A voltage mode control unit that performs on / off control of the main switching element based on a comparison result between a voltage value of the error amplification signal and a ramp signal of a predetermined frequency;
A control mode selection unit that selects either the current mode control unit or the voltage mode control unit to perform on / off control of the main switching element;
A phase compensation unit that adjusts the phase compensation amount so as to be a phase compensation amount according to a selection result by the control mode selection unit;
Bei to give a,
The current mode controller is
A current detection unit that detects a current value flowing through the main switching element and generates a current detection signal according to the current value;
A feedback control unit that generates an error amplification signal according to a difference between an output voltage value supplied to the load and a predetermined reference voltage value;
The current detection signal generated by the current detection unit is compared with the error amplification signal generated by the feedback control unit, and when the voltage value of the current detection signal exceeds the voltage value of the error amplification signal, the main detection signal is generated. A current control comparator for generating a first off-trigger signal for off-controlling the switching element;
A mask signal generating unit that generates a mask signal for preventing the main switching element from being turned off by the first off-trigger signal according to a spike current that flows when the main switching element is turned on;
Have
The voltage mode control unit compares the error amplification signal and the ramp signal when the voltage mode control unit is selected by the control mode selection unit, and the voltage value of the ramp signal is equal to the error amplification signal. A switching power supply device comprising: a voltage control comparator for generating a second off trigger signal for controlling off the main switching element regardless of the state of the mask signal when a voltage value is exceeded .
前記位相補償部は、前記制御モード選択部が前記電圧モード制御部を選択した場合に、位相が進むように位相補償を行うことを特徴とする請求項1記載のスイッチング電源装置。   The switching power supply according to claim 1, wherein the phase compensation unit performs phase compensation so that the phase advances when the control mode selection unit selects the voltage mode control unit. 前記制御モード選択部は、前記主スイッチング素子のオン幅が第1所定期間以下の場合に、前記電圧モード制御部を選択して前記主スイッチング素子をオン/オフ制御させることを特徴とする請求項1又は請求項2記載のスイッチング電源装置。   The control mode selection unit selects the voltage mode control unit to perform on / off control of the main switching element when an ON width of the main switching element is equal to or less than a first predetermined period. The switching power supply device according to claim 1 or 2. 前記制御モード選択部は、前記電流モード制御部によるオフ制御のタイミングに基づいて、前記主スイッチング素子のオン幅が第1所定期間以下であることを検知することを特徴とする請求項3記載のスイッチング電源装置。   The said control mode selection part detects that the ON width | variety of the said main switching element is below a 1st predetermined period based on the timing of the OFF control by the said current mode control part. Switching power supply. 前記制御モード選択部は、前記主スイッチング素子のオン幅が第2所定期間以上の場合に、前記電流モード制御部を選択して前記主スイッチング素子をオン/オフ制御させることを特徴とする請求項1乃至請求項4のいずれか1項記載のスイッチング電源装置。   The control mode selection unit selects the current mode control unit to perform on / off control of the main switching element when the ON width of the main switching element is equal to or longer than a second predetermined period. The switching power supply device according to any one of claims 1 to 4. 前記位相補償部は、前記フィードバック制御部において誤差増幅信号を生成する誤差増幅器の前段に抵抗と並列に接続され且つスイッチと直列に接続された位相補償用コンデンサを有し、前記制御モード選択部が前記電圧モード制御部を選択した場合に前記スイッチをオンして前記位相補償用コンデンサにより位相が進むように位相補償を行うことを特徴とする請求項1記載のスイッチング電源装置。The phase compensation unit includes a phase compensation capacitor connected in parallel with a resistor and connected in series with a switch in front of an error amplifier that generates an error amplification signal in the feedback control unit, and the control mode selection unit 2. The switching power supply device according to claim 1, wherein when the voltage mode control unit is selected, the switch is turned on to perform phase compensation so that the phase is advanced by the phase compensation capacitor. 前記制御モード選択部は、前記マスク信号によるマスク期間終了後に前記主スイッチング素子がオン状態である場合に、前記主スイッチング素子のオン幅が第2所定期間以上であると検知し、前記電流モード制御部を選択して前記主スイッチング素子をオン/オフ制御させることを特徴とする請求項1記載のスイッチング電源装置。The control mode selection unit detects that an ON width of the main switching element is equal to or longer than a second predetermined period when the main switching element is in an ON state after the mask period by the mask signal is ended, and the current mode control 2. The switching power supply device according to claim 1, wherein the main switching element is controlled to be turned on / off by selecting a part.
JP2010158635A 2010-07-13 2010-07-13 Switching power supply Active JP5652024B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010158635A JP5652024B2 (en) 2010-07-13 2010-07-13 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010158635A JP5652024B2 (en) 2010-07-13 2010-07-13 Switching power supply

Publications (2)

Publication Number Publication Date
JP2012023827A JP2012023827A (en) 2012-02-02
JP5652024B2 true JP5652024B2 (en) 2015-01-14

Family

ID=45777603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010158635A Active JP5652024B2 (en) 2010-07-13 2010-07-13 Switching power supply

Country Status (1)

Country Link
JP (1) JP5652024B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4293354B2 (en) * 2003-09-30 2009-07-08 新電元工業株式会社 Switching power supply
JP4252485B2 (en) * 2004-03-29 2009-04-08 富士通マイクロエレクトロニクス株式会社 Switching regulator control circuit, switching regulator, and switching regulator control method
JP5735732B2 (en) * 2008-06-09 2015-06-17 スパンション エルエルシー DC / DC converter control circuit and DC / DC converter control method
JP5353406B2 (en) * 2009-04-22 2013-11-27 サンケン電気株式会社 Switching power supply

Also Published As

Publication number Publication date
JP2012023827A (en) 2012-02-02

Similar Documents

Publication Publication Date Title
US7773392B2 (en) Isolated switching power supply apparatus
US8030910B2 (en) DC-DC converter
US8198880B2 (en) Constant on-time converter and the method of operation
US8773099B2 (en) Methods to reduce output voltage ripple in constant on-time DC-DC converters
EP1800198B1 (en) Master slave critical conduction mode power converter
US9444334B2 (en) DC/DC converter
US7446519B2 (en) PWM/burst mode switching regulator with automatic mode change
KR20150095180A (en) Switch control circuit and resonant converter comprising thereof
Zheng et al. A fast-response pseudo-PWM buck converter with PLL-based hysteresis control
TWI503642B (en) Power supply control circuits including enhanced ramp pulse modulation
US8618783B2 (en) DC-DC converter with adaptive phase compensation controller
US9287773B2 (en) Switch power supply controller and control method
US10840808B2 (en) Plug-and-play electronic capacitor for voltage regulator modules applications
EP2283569A1 (en) Current-mode control switching regulator and operations control method thereof
JPH09201053A (en) Pulse width modulation control device for resonance converter
US10186975B2 (en) Resonant converter with adaptive on-time control and the method thereof
US20140239935A1 (en) Apparatus and method for selective and adaptive slope compensation in peak current mode controlled power converters
EP3644488A1 (en) Multi-phase power supply for stepdown system
KR20150131116A (en) Systems and methods for 100 percent duty cycle in switching regulators
JP2016019455A (en) DC-DC converter
US8937462B2 (en) Overvoltage repetition prevention circuit, method thereof, and power factor compensation circuit using the same
US20170133919A1 (en) Dual-phase dc-dc converter with phase lock-up and the method thereof
US9972998B2 (en) Short circuit self-protected DC-to-DC buck converters
JP5353406B2 (en) Switching power supply
US20110156681A1 (en) Switching power supply control apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141021

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141103

R150 Certificate of patent or registration of utility model

Ref document number: 5652024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250