JP5644152B2 - Information processing device - Google Patents

Information processing device Download PDF

Info

Publication number
JP5644152B2
JP5644152B2 JP2010073230A JP2010073230A JP5644152B2 JP 5644152 B2 JP5644152 B2 JP 5644152B2 JP 2010073230 A JP2010073230 A JP 2010073230A JP 2010073230 A JP2010073230 A JP 2010073230A JP 5644152 B2 JP5644152 B2 JP 5644152B2
Authority
JP
Japan
Prior art keywords
information processing
processing apparatus
power
power supply
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010073230A
Other languages
Japanese (ja)
Other versions
JP2011204167A (en
JP2011204167A5 (en
Inventor
森村 高明
高明 森村
大輔 川本
大輔 川本
武志 遠藤
武志 遠藤
増田 健
健 増田
忠超 呂
忠超 呂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010073230A priority Critical patent/JP5644152B2/en
Priority to TW100108097A priority patent/TWI439852B/en
Priority to EP11759293.1A priority patent/EP2472356B1/en
Priority to US13/263,756 priority patent/US8700942B2/en
Priority to BRPI1105784A priority patent/BRPI1105784A2/en
Priority to RU2011147124/08A priority patent/RU2011147124A/en
Priority to KR1020117027522A priority patent/KR20130002921A/en
Priority to PCT/JP2011/056345 priority patent/WO2011118487A1/en
Priority to CN201180002129.0A priority patent/CN102428424B/en
Publication of JP2011204167A publication Critical patent/JP2011204167A/en
Publication of JP2011204167A5 publication Critical patent/JP2011204167A5/ja
Priority to US14/190,394 priority patent/US9261937B2/en
Application granted granted Critical
Publication of JP5644152B2 publication Critical patent/JP5644152B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、情報処理装置に関する。   The present invention relates to an information processing apparatus.

本発明は、情報処理装置及び電源制御回路に関する。   The present invention relates to an information processing apparatus and a power supply control circuit.

パーソナルコンピュータの消費電力低下を図るために様々な工夫がなされてきている。例えば特許文献1では、メインCPU部に対する電源の供給制御をより適切に行い、低消費電力化を図ることができるマイクロコンピュータシステムに関して記載されている。   Various attempts have been made to reduce the power consumption of personal computers. For example, Patent Document 1 describes a microcomputer system capable of appropriately controlling power supply to the main CPU unit and reducing power consumption.

二次電池を用いたバッテリによって駆動するノート型のパーソナルコンピュータにおいては、動作時間の長時間化のために特に消費電力を低下させる要求が高い。従来においては、バッテリで駆動している状態において、パーソナルコンピュータの状態が、通常時に比べて電力消費量が少ない休止状態やサスペンドしている状態、ハイバネートしている状態等(以下、これらの状態を総称して「待機状態」とも称する)にある場合には、EC(Embedded Controller)等の、最低限通電させておく必要があると思われる箇所に供給する電源(以下の説明ではオールウェイズ電源(ALW電源)と称する)をオフにしている。   In a notebook personal computer driven by a battery using a secondary battery, there is a particularly high demand for reducing power consumption in order to increase the operating time. Conventionally, in the state of being driven by a battery, the personal computer is in a hibernation state, a suspended state, a hibernation state, etc. (hereinafter referred to as these states) in which the power consumption is lower than that in a normal state. (Hereinafter collectively referred to as “standby state”), a power source (always power source (ALW in the following description) such as an EC (Embedded Controller)) that is considered to need to be energized at least. Called power supply) is off.

このように、バッテリ駆動時にALW電源を適宜オフにすることにより、パーソナルコンピュータの状態が休止状態やサスペンド状態等にある場合の消費電力を抑え、バッテリ駆動時の駆動時間を長くすることができる。   In this way, by appropriately turning off the ALW power supply when the battery is driven, power consumption when the personal computer is in the hibernation state, the suspend state, or the like can be suppressed, and the driving time during battery driving can be extended.

特開2009−116851号公報JP 2009-116851 A

しかし、従来においては、パーソナルコンピュータの状態が待機状態にある場合においてAC(Alternating Current)アダプタを接続した状態では、このALW電源はオフから常時オンになり、ALW電源がオンになっていることにより、パーソナルコンピュータはバッテリのみで駆動している状態に比べて電力を余分に消費してしまうという問題があった。パーソナルコンピュータの状態が待機状態にある場合においてはなるべく電力の消費をゼロに近づけることが望ましいが、ALW電源がオンになるとEC等で電力が消費されてしまうので、ACアダプタを用いている場合であっても更なる電力消費の低減化が課題となっていた。   However, conventionally, when the personal computer is in a standby state and the AC (Alternating Current) adapter is connected, the ALW power supply is always turned on from the off state, and the ALW power supply is on. The personal computer has a problem that it consumes extra power compared to a state where the personal computer is driven only by a battery. When the state of the personal computer is in the standby state, it is desirable to make the power consumption as close to zero as possible. However, when the ALW power is turned on, the power is consumed by EC or the like. Even so, there has been a problem of further reducing power consumption.

ところが、パーソナルコンピュータの状態が待機状態にある場合において単にECへのALW電源の供給を停止させてしまうと、予め決められた時間に動作させる処理がある場合に不都合が生じるという問題がある。すなわち、決められた時間に所定の処理を実行させようとした場合にECが起動していないと動作が出来ず、ECを起動させるためにチップセットのタイマを用いて監視させようとすると、チップセットに電力を供給する必要があり、省電力化の妨げになってしまうという問題があった。   However, if the supply of ALW power to the EC is simply stopped when the personal computer is in a standby state, there is a problem that inconvenience occurs when there is a process for operating at a predetermined time. That is, when an attempt is made to execute a predetermined process at a predetermined time, the operation cannot be performed if the EC is not activated, and the chipset timer is used to monitor the chip to activate the EC. There was a problem that it was necessary to supply power to the set, which hindered power saving.

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、外部からACアダプタ等により電力の供給を受けている場合であっても待機状態時における消費電力を低減化させる際に、省電力化を実現しつつ決められた時間に所定の処理を実行することが可能な新規かつ改良された情報処理装置を提供することにある。   Therefore, the present invention has been made in view of the above problems, and an object of the present invention is to consume power in a standby state even when power is supplied from the outside by an AC adapter or the like. It is an object of the present invention to provide a new and improved information processing apparatus capable of executing predetermined processing at a predetermined time while realizing power saving.

上記課題を解決するために、本発明のある観点によれば、電力供給の制御を実行する電源制御部と、電力消費を抑えて動作を待機する動作待機状態において外部電源が接続されたことを検知すると、該検知に応じて一定時間のみ検知信号を発生させる検知信号発生部と、前記検知信号発生部が発生させた検知信号に基づいて、前記電源制御部へ電力を供給すると共に、前記動作待機状態において前記接続から一定時間経過後に前記電源制御部への電力供給を停止する電力供給部と、前記電源制御部から制御可能であり、設定された時刻になると前記電力供給部に対して、前記電源制御部へ電力を供給させる所定の信号を出力する計時部と、を備える、情報処理装置が提供される。   In order to solve the above-described problem, according to an aspect of the present invention, a power supply control unit that performs control of power supply and an external power supply are connected in an operation standby state in which power consumption is reduced and standby is performed. When detected, a detection signal generation unit that generates a detection signal only for a predetermined time according to the detection, and supplies power to the power supply control unit based on the detection signal generated by the detection signal generation unit and the operation In a standby state, a power supply unit that stops power supply to the power supply control unit after a predetermined time has elapsed from the connection, and can be controlled from the power supply control unit, and at a set time, the power supply unit, There is provided an information processing apparatus comprising: a timing unit that outputs a predetermined signal for supplying power to the power supply control unit.

前記計時部は、前記電源制御部から前記バッテリへの充電のために一定時間ごとに前記所定の信号を出力するようにしてもよい。   The timing unit may output the predetermined signal at regular intervals for charging the battery from the power control unit.

前記計時部は、前記電源制御部から設定された時刻になると前記所定の信号を出力するようにしてもよい。   The time measuring unit may output the predetermined signal at a time set by the power supply control unit.

放送番組を受信して録画する番組録画部をさらに備え、前記電源制御部は、前記番組録画部による放送番組の録画開始時刻を前記計時部に設定するようにしてもよい。   A program recording unit for receiving and recording a broadcast program may be further provided, and the power supply control unit may set the recording start time of the broadcast program by the program recording unit in the time measuring unit.

前記外部電源の接続はACアダプタの挿入であってもよい。   The connection of the external power source may be insertion of an AC adapter.

前記外部電源の接続はバッテリの接続であってもよい。   The connection of the external power source may be a battery connection.

以上説明したように本発明によれば、外部からACアダプタ等により電力の供給を受けている場合であっても待機状態時における消費電力を低減化させる際に、省電力化を実現しつつ決められた時間に所定の処理を実行することが可能な、新規かつ改良された情報処理装置を提供することができる。   As described above, according to the present invention, even when power is supplied from the outside by an AC adapter or the like, it is determined while realizing power saving when reducing power consumption in a standby state. It is possible to provide a new and improved information processing apparatus capable of executing a predetermined process at a predetermined time.

本発明の一実施形態にかかる情報処理装置100の構成を示す説明図である。It is explanatory drawing which shows the structure of the information processing apparatus 100 concerning one Embodiment of this invention. 従来の情報処理装置の構成について示したものである。It shows about the structure of the conventional information processing apparatus. 図2に示した構成における信号の遷移をタイミングチャートで示す説明図である。It is explanatory drawing which shows the transition of the signal in the structure shown in FIG. 2 with a timing chart. 本発明の一実施形態にかかる情報処理装置100に含まれる、EC130への電力供給の制御構成を示す説明図である。It is explanatory drawing which shows the control structure of the electric power supply to EC130 contained in the information processing apparatus 100 concerning one Embodiment of this invention. 図4に示した構成における信号の遷移をタイミングチャートで示す説明図である。FIG. 5 is an explanatory diagram showing signal transition in the configuration shown in FIG. 4 in a timing chart. EC130への電力供給の制御に関する別の構成例を示す説明図である。It is explanatory drawing which shows another structural example regarding control of the electric power supply to EC130. ACアダプタスイッチ回路180の構成例を示す説明図である。3 is an explanatory diagram illustrating a configuration example of an AC adapter switch circuit 180. FIG. VDC_DETECTからVDC_DETECT_PULSEを生成するための具体的な回路の一例を示す説明図である。It is explanatory drawing which shows an example of the concrete circuit for producing | generating VDC_DETECT_PULSE from VDC_DETECT. ディレイ回路171aの具体的な回路の一例を示す説明図である。It is explanatory drawing which shows an example of the concrete circuit of the delay circuit 171a. ACアダプタスイッチ回路180の内部にてVDC_DETECT#とAC_OFF#によって制御するための具体的な回路の一例を示す説明図である。6 is an explanatory diagram showing an example of a specific circuit for controlling by VDC_DETECT # and AC_OFF # inside the AC adapter switch circuit 180. FIG. 本発明の一実施形態にかかる情報処理装置100の別の構成例を示す説明図である。It is explanatory drawing which shows another structural example of the information processing apparatus 100 concerning one Embodiment of this invention. 図11に示した情報処理装置100の動作例を示す流れ図である。12 is a flowchart illustrating an operation example of the information processing apparatus 100 illustrated in FIG. 11. 図11に示した情報処理装置100の動作例を示す流れ図である。12 is a flowchart illustrating an operation example of the information processing apparatus 100 illustrated in FIG. 11.

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。   Exemplary embodiments of the present invention will be described below in detail with reference to the accompanying drawings. In addition, in this specification and drawing, about the component which has the substantially same function structure, duplication description is abbreviate | omitted by attaching | subjecting the same code | symbol.

なお、説明は以下の順序で行うものとする。
<1.本発明の一実施形態>
[1−1.情報処理装置の構成]
[1−2.従来の構成及び動作]
[1−3.本実施形態の構成及び動作]
[1−4.具体的な回路例]
[1−5.タイマレジューム機能の実行]
<2.まとめ>
The description will be made in the following order.
<1. One Embodiment of the Present Invention>
[1-1. Configuration of information processing apparatus]
[1-2. Conventional configuration and operation]
[1-3. Configuration and operation of this embodiment]
[1-4. Specific circuit example]
[1-5. Execution of timer resume function]
<2. Summary>

<1.本発明の一実施形態>
[1−1.情報処理装置の構成]
まず、本発明の一実施形態に係る情報処理装置100の構成について説明する。図1は、本発明の一実施形態にかかる情報処理装置100の構成を示す説明図である。図1に示した情報処理装置100は、例えばノート型のパーソナルコンピュータであり、バッテリまたはACアダプタを接続することで電力の供給を受けて動作する装置である。以下、図1を用いて本発明の一実施形態に係る情報処理装置100の構成について説明する。
<1. One Embodiment of the Present Invention>
[1-1. Configuration of information processing apparatus]
First, the configuration of the information processing apparatus 100 according to an embodiment of the present invention will be described. FIG. 1 is an explanatory diagram showing a configuration of an information processing apparatus 100 according to an embodiment of the present invention. The information processing apparatus 100 illustrated in FIG. 1 is a notebook personal computer, for example, and is an apparatus that operates by receiving power supply by connecting a battery or an AC adapter. Hereinafter, the configuration of the information processing apparatus 100 according to an embodiment of the present invention will be described with reference to FIG.

図1に示したように、本発明の一実施形態に係る情報処理装置100は、CPU110と、チップセット120と、EC(Embedded Controller)130と、スイッチ140と、メモリ、LCD(Liquid Crystal Display:液晶表示装置)やHDD(Hard Disk Drive)その他の各種デバイス150と、バッテリ160と、を含んで構成される。   As shown in FIG. 1, an information processing apparatus 100 according to an embodiment of the present invention includes a CPU 110, a chipset 120, an EC (Embedded Controller) 130, a switch 140, a memory, an LCD (Liquid Crystal Display): A liquid crystal display device), an HDD (Hard Disk Drive), and other various devices 150, and a battery 160 are included.

CPU110は、情報処理装置100全体の動作を制御するためのものであり、例えばコンピュータプログラムをメモリやHDD等から読み出して順次実行することで、LCDへの画像の表示を制御する。   The CPU 110 controls the overall operation of the information processing apparatus 100. For example, the CPU 110 reads out a computer program from a memory, an HDD, or the like and sequentially executes the computer program, thereby controlling display of an image on the LCD.

チップセット120は、情報処理装置100の内部においてCPU110と各種デバイス150との間のデータの受け渡しを管理するチップである。チップセット120は例えばノースブリッジ、サウスブリッジと呼ばれる2つのチップセットで構成されていてもよく、単一のチップセットで構成されていてもよい。   The chip set 120 is a chip that manages data exchange between the CPU 110 and various devices 150 in the information processing apparatus 100. The chip set 120 may be configured by two chip sets called a north bridge and a south bridge, for example, or may be configured by a single chip set.

チップセット120は、チップセット電源から電力の供給を受けて動作する。このチップセット電源からの電力の供給はスイッチSW2により制御される。スイッチSW2の開閉制御はEC130によって行われ、チップセット120に電力を供給する必要が無ければ、EC130はスイッチSW2をオフし、チップセット120への電力の供給を停止する。   The chip set 120 operates by receiving power from a chip set power supply. The power supply from the chipset power supply is controlled by the switch SW2. The opening / closing control of the switch SW2 is performed by the EC 130, and if it is not necessary to supply power to the chipset 120, the EC 130 turns off the switch SW2 and stops supplying power to the chipset 120.

EC130は、情報処理装置100の電力供給制御を実行するものであり、EC130は例えばLSI(Large Scale Integration Circuit)で構成されている。本実施形態では、EC130はALW電源から電力の供給を受けて動作する。そして図1では、ALW電源からの電力の供給はDC/DC変換器174により制御されるように模式的に図示している。DC/DC変換器174のオン/オフ制御は、ユーザによるスイッチ140の押下や、情報処理装置100へのACアダプタ(図示せず)の挿入・抜去やバッテリ160の着脱により行われる。EC130へのALW電源の供給制御については後に詳述する。   The EC 130 executes power supply control of the information processing apparatus 100, and the EC 130 is configured by, for example, an LSI (Large Scale Integration Circuit). In the present embodiment, the EC 130 operates by receiving power from the ALW power source. In FIG. 1, the supply of power from the ALW power source is schematically illustrated so as to be controlled by the DC / DC converter 174. The on / off control of the DC / DC converter 174 is performed by the user pressing the switch 140, inserting / removing an AC adapter (not shown) to / from the information processing apparatus 100, and attaching / detaching the battery 160. The supply control of the ALW power to the EC 130 will be described in detail later.

スイッチ140は、情報処理装置100の電源のオン・オフを行うためのスイッチや、所定のプログラムを情報処理装置100で起動させるためのスイッチ、ネットワークに接続して所定のウェブサイトを表示させるためのスイッチ等で構成される。本実施形態にかかる情報処理装置100は、例えばスイッチ140の押下によりDC/DC変換器174がオンとなり、EC130へALW電源が供給される。   The switch 140 is a switch for turning on / off the power of the information processing apparatus 100, a switch for starting a predetermined program on the information processing apparatus 100, and displaying a predetermined website by connecting to a network. Consists of switches and the like. In the information processing apparatus 100 according to the present embodiment, for example, when the switch 140 is pressed, the DC / DC converter 174 is turned on, and the ALW power is supplied to the EC 130.

各種デバイス150は、上述したようにメモリ、LCD、HDD等で構成され、チップセット120によってこれらデバイスに対する動作が制御される。   As described above, the various devices 150 are configured by a memory, an LCD, an HDD, and the like, and the operation of these devices is controlled by the chipset 120.

バッテリ160は情報処理装置100に着脱可能に設けられるものであり、EC130を介して情報処理装置100の各部に電力を供給することができる二次電池である。このバッテリ160は、ACアダプタ(図示せず)が情報処理装置100に接続されると充電が接続される。また情報処理装置100が待機状態にある場合にACアダプタが接続されており、容量が所定値よりも低下するとEC130の制御、またはバッテリ160の内部のマイクロコントローラの制御によって充電が行われる。   The battery 160 is detachably provided to the information processing apparatus 100, and is a secondary battery that can supply power to each unit of the information processing apparatus 100 via the EC 130. The battery 160 is charged when an AC adapter (not shown) is connected to the information processing apparatus 100. Further, when the information processing apparatus 100 is in a standby state, an AC adapter is connected, and when the capacity falls below a predetermined value, charging is performed by the control of the EC 130 or the control of the microcontroller inside the battery 160.

以上、図1を用いて本発明の一実施形態に係る情報処理装置100の構成について説明した。次に、本発明の一実施形態にかかる情報処理装置100の動作について説明する。   The configuration of the information processing apparatus 100 according to an embodiment of the present invention has been described above using FIG. Next, the operation of the information processing apparatus 100 according to an embodiment of the present invention will be described.

[1−2.従来の構成及び動作]
まず、本発明の一実施形態にかかる情報処理装置100の動作について説明する前に、従来の情報処理装置の構成及び動作について説明する。
[1-2. Conventional configuration and operation]
First, before describing the operation of the information processing apparatus 100 according to an embodiment of the present invention, the configuration and operation of a conventional information processing apparatus will be described.

従来においては、情報処理装置が待機状態にある場合においてACアダプタが情報処理装置に挿入されたときは、常にALW電源がオンになり、ECにAWL電源が供給されていた。従って、情報処理装置が待機状態にある場合でも、ACアダプタが挿入されていると、情報処理装置は一定の電力は消費されている状態にあった。   Conventionally, when the information processing apparatus is in a standby state and the AC adapter is inserted into the information processing apparatus, the ALW power supply is always turned on, and the AWL power supply is supplied to the EC. Therefore, even when the information processing apparatus is in a standby state, if the AC adapter is inserted, the information processing apparatus is in a state where a certain amount of power is consumed.

図2は、従来の情報処理装置の構成について示したものである。なお、図2では説明の便宜上、図1で使用した符号と同一の符号を付している箇所がある。   FIG. 2 shows a configuration of a conventional information processing apparatus. In FIG. 2, for convenience of explanation, there are places with the same reference numerals as those used in FIG. 1.

従来の情報処理装置は、図2に示したように、EC130と、ディレイ回路171a、171b、171cと、OR回路173と、DC/DC変換器174と、を含んで構成されている。   As shown in FIG. 2, the conventional information processing apparatus includes an EC 130, delay circuits 171a, 171b, and 171c, an OR circuit 173, and a DC / DC converter 174.

ディレイ回路171a、171b、171cは、スイッチ140の操作に基づく信号を所定の時間遅延させて出力し、EC130及びOR回路173に出力するものである。図2に示した従来の情報処理装置の構成では、ディレイ回路171aは、電源スイッチの押下に基づく信号「SW_PWR#」を所定の時間遅延させて出力する。ディレイ回路171bは、インターネットに接続してホームページを閲覧するためのボタンの押下に基づく信号「SW_WEB#」を所定の時間遅延させて出力する。ディレイ回路171cは、所定のアプリケーションを起動するためのボタンの押下に基づく信号「SW_ASSIST#」を所定の時間遅延させて出力する。なお、EC130が起動し、情報処理装置100を起動させた後に、ユーザがスイッチ140を押下した際に実行されるアプリケーションは、ユーザが自由に設定できるものであり、ここで示した例に限られないことは言うまでもない。   The delay circuits 171 a, 171 b, and 171 c output a signal based on the operation of the switch 140 with a predetermined delay, and output it to the EC 130 and the OR circuit 173. In the configuration of the conventional information processing apparatus shown in FIG. 2, the delay circuit 171a delays and outputs the signal “SW_PWR #” based on pressing of the power switch for a predetermined time. The delay circuit 171b outputs a signal “SW_WEB #” based on pressing of a button for browsing a homepage by connecting to the Internet with a predetermined delay. The delay circuit 171c outputs a signal “SW_ASSIST #” based on pressing of a button for starting a predetermined application with a predetermined time delay. Note that the application executed when the user presses the switch 140 after the EC 130 is activated and the information processing apparatus 100 is activated can be freely set by the user, and is limited to the example shown here. It goes without saying that there is nothing.

OR回路173は、ディレイ回路171a、171b、171cが出力する信号「SW_PWR#」、「SW_WEB#」、「SW_ASSIST#」及びACアダプタが接続されたことを検知する信号「AC_STS」の論理和を取って、DC/DC変換器174に出力するものである。   The OR circuit 173 calculates the logical sum of the signals “SW_PWR #”, “SW_WEB #”, “SW_ASSIST #” output from the delay circuits 171a, 171b, and 171c and the signal “AC_STS” that detects that the AC adapter is connected. And output to the DC / DC converter 174.

DC/DC変換器174は、入力電力(+VPWRSRCなど)を3.3[V]や5[V]の直流電力に変換して出力するものであり、ここでは、OR回路173の入力のいずれかがLOWからHIGHに変化すると、DC/DC変換器174は3.3[V]のALW電源(+3VALW)や5[V]のALW電源(+5VALW)を出力し、ALW電源が3.3[V]に達したらEC130へパワーグッド(PWRGDALW)信号を出力する。   The DC / DC converter 174 converts input power (such as + VPWRRSRC) into direct current power of 3.3 [V] or 5 [V] and outputs it. Here, one of the inputs of the OR circuit 173 is used. Is changed from LOW to HIGH, the DC / DC converter 174 outputs 3.3 [V] ALW power supply (+3 VALW) or 5 [V] ALW power supply (+5 VALW), and the ALW power supply is 3.3 [V]. ], A power good (PWRGDALW) signal is output to the EC 130.

EC130には、ディレイ回路171a、171b、171cが出力する信号「SW_PWR#」、「SW_WEB#」、「SW_ASSIST#」及びACアダプタが接続されたことを検知する信号「AC_STS」が入力される。EC130はこれらの信号の入力を受けて動作を開始することができる。また、EC130は3.3[V]のALW電源の供給を続けて欲しい場合、OR回路173に信号「ALW_ON_EC」を出力し、ALW電源の供給を継続するよう、DC/DC変換器174に通知する。   The EC 130 receives signals “SW_PWR #”, “SW_WEB #”, “SW_ASSIST #” output from the delay circuits 171a, 171b, and 171c, and a signal “AC_STS” that detects that the AC adapter is connected. The EC 130 can start operation upon receiving these signals. Further, when the EC 130 wants to continue the supply of the 3.3 W ALW power, it outputs a signal “ALW_ON_EC” to the OR circuit 173 and notifies the DC / DC converter 174 to continue the supply of the ALW power. To do.

図2に示した構成の動作について説明する。図3は、図2に示した構成における信号の遷移をタイミングチャートで示す説明図である。   The operation of the configuration shown in FIG. 2 will be described. FIG. 3 is an explanatory diagram showing a signal transition in the configuration shown in FIG. 2 in a timing chart.

まず用語の説明を行う。図2に示した構成を含んだ情報処理装置は複数の状態を遷移しながら動作する。図3では、図2に示した構成を含んだ情報処理装置が以下の2つ(または3つ)の状態を遷移しながら動作する場合の信号の遷移を示している。
S0:情報処理装置が完全に動作している状態
S5:情報処理装置がOFFしている状態
(S4:情報処理装置がハイバネートしている状態)
First, terms will be explained. An information processing apparatus including the configuration illustrated in FIG. 2 operates while transitioning between a plurality of states. FIG. 3 illustrates signal transitions when the information processing apparatus including the configuration illustrated in FIG. 2 operates while transitioning between the following two (or three) states.
S0: State in which the information processing apparatus is completely operated S5: State in which the information processing apparatus is OFF (S4: State in which the information processing apparatus is hibernating)

S4状態とS5状態の違いは、S4状態は、情報処理装置の現在の状態をハードディスク等に待避させ、電源をオフした状態と似た状態ではあるが、ある時刻になると起動するために必要な一部の電源はオンにした状態にして電力を極力使わない省電力モードで動作するのに対し、S5状態は、電源を完全にオフにする点である。従って、省電力効果としてはS5状態の方が高くなる。   The difference between the S4 state and the S5 state is that the current state of the information processing device is saved in a hard disk or the like and is similar to a state in which the power is turned off, but is necessary for starting up at a certain time. While some power supplies are turned on and operate in a power saving mode that uses as little power as possible, the S5 state is a point where the power supply is completely turned off. Therefore, the power saving effect is higher in the S5 state.

図3に示したタイミングチャートは、情報処理装置にバッテリのみが接続されており、ACアダプタが接続されていない状態において、情報処理装置の状態がS5状態にある場合が起点になっている。ここで時刻t1の時点で情報処理装置のユーザがスイッチを押下して、情報処理装置の電源を入れると、情報処理装置はS5状態からS0状態に遷移する。そして、スイッチの押下に基づいて信号「SW_PWR#」、「SW_WEB#」、「SW_ASSIST#」のいずれかの状態が変化する。   The timing chart shown in FIG. 3 starts when the information processing apparatus is in the S5 state when only the battery is connected to the information processing apparatus and the AC adapter is not connected. Here, when the user of the information processing apparatus presses the switch at time t1 to turn on the information processing apparatus, the information processing apparatus transitions from the S5 state to the S0 state. Then, the state of one of the signals “SW_PWR #”, “SW_WEB #”, and “SW_ASSIST #” changes based on the depression of the switch.

時刻t1の時点で「SW_PWR#」、「SW_WEB#」、「SW_ASSIST#」のいずれかの状態が変化すると、その信号の入力を受けたDC/DC変換器174は3.3[V]のALW電源(+3VALW)の出力を開始する。なお、DC/DC変換器174のスタートアップ時間が、数百μS〜数ms単位で存在するので、DC/DC変換器174が信号の入力を受けてから実際にALW電源の出力を開始するまでは若干のタイムラグが生じる。   When the state of any of “SW_PWR #”, “SW_WEB #”, and “SW_ASSIST #” changes at time t1, the DC / DC converter 174 that receives the input of the signal has an ALW of 3.3 [V]. Starts output of the power supply (+ 3VALW). Since the start-up time of the DC / DC converter 174 exists in units of several hundred μS to several ms, until the DC / DC converter 174 receives the signal input and actually starts the output of the ALW power supply. Some time lag occurs.

時刻t2でDC/DC変換器174の出力するALW電源が3[V]に達すると、DC/DC変換器174はEC130へパワーグッド(PWRGDALW)信号をLOWからHIGHに変化して出力する。その後、時刻t3の時点で「SW_PWR#」、「SW_WEB#」、「SW_ASSIST#」のいずれかの状態が元のHIGH状態に戻る。   When the ALW power output from the DC / DC converter 174 reaches 3 [V] at time t2, the DC / DC converter 174 changes the power good (PWRGDALW) signal from LOW to HIGH and outputs it to the EC 130. Thereafter, at time t3, any one of “SW_PWR #”, “SW_WEB #”, and “SW_ASSIST #” returns to the original HIGH state.

DC/DC変換器174からHIGH状態のパワーグッド信号を受けたEC130は、時刻t4でALW_ON_EC信号をLOWからHIGHに変化して出力する。そして時刻t5において、「SW_***_D」がHIGHからLOWに変化すると共に、「SW_***#_EC」がLOWからHIGHに変化する。   The EC 130 that has received the HIGH power good signal from the DC / DC converter 174 changes the ALW_ON_EC signal from LOW to HIGH at time t4 and outputs it. At time t5, “SW _ *** _ D” changes from HIGH to LOW, and “SW _ *** # _ EC” changes from LOW to HIGH.

その後、例えば情報処理装置のユーザの操作によって、時刻t6の時点で情報処理装置の状態がS0状態からS5状態またはS4状態に変化すると、EC130は、ALW_ON_EC信号をHIGHからLOWに変化させる。DC/DC変換器174は3.3[V]のALW電源(+3VALW)の出力を停止すると共に、EC130へパワーグッド(PWRGDALW)信号をHIGHからLOWに変化して出力する。ここでEC130が電力を消費しなくなり、情報処理装置の消費電力が著しく低下した状態となる。   Thereafter, for example, when the state of the information processing apparatus changes from the S0 state to the S5 state or the S4 state at time t6 by an operation of the user of the information processing apparatus, the EC 130 changes the ALW_ON_EC signal from HIGH to LOW. The DC / DC converter 174 stops the output of the 3.3W [ALV power supply (+ 3VALW) and outputs a power good (PWRGDALW) signal from the HIGH to the LOW to the EC 130. Here, the EC 130 does not consume power, and the power consumption of the information processing apparatus is significantly reduced.

情報処理装置の状態がS5状態(またはS4状態)にある場合に、時刻t7の時点で情報処理装置にACアダプタが挿入されると、ACアダプタの接続状態を表す信号「AC_STS」がLOWからHIGHに変化する。OR回路173を介してAC_STSを受けたDC/DC変換器174は、3.3[V]のALW電源(+3VALW)の出力を開始する。時刻t8でDC/DC変換器174が出力するALW電源が3[V]に達すると、DC/DC変換器174はEC130へパワーグッド(PWRGDALW)信号をLOWからHIGHに変化して出力する。   When the state of the information processing device is in the S5 state (or S4 state) and the AC adapter is inserted into the information processing device at time t7, the signal “AC_STS” indicating the connection state of the AC adapter changes from LOW to HIGH. To change. The DC / DC converter 174 that has received AC_STS through the OR circuit 173 starts output of the ALW power supply (+ 3VALW) of 3.3 [V]. When the ALW power output from the DC / DC converter 174 reaches 3 [V] at time t8, the DC / DC converter 174 changes the power good (PWRGDALW) signal from LOW to HIGH and outputs it to the EC 130.

DC/DC変換器174からHIGH状態のパワーグッド信号を受けたEC130は、時刻t9でALW_ON_EC信号をLOWからHIGHに変化して出力する。これにより、情報処理装置の状態がS5状態のままでEC130にALW電源が供給され、EC130はALW電源によって動作する。   The EC 130 that has received the HIGH power good signal from the DC / DC converter 174 changes the ALW_ON_EC signal from LOW to HIGH at time t9 and outputs it. As a result, the ALW power is supplied to the EC 130 while the state of the information processing apparatus remains in the S5 state, and the EC 130 operates with the ALW power.

その後、情報処理装置の状態がS5状態のままであり、情報処理装置にACアダプタが挿入されている状態において、時刻t10で情報処理装置のユーザがスイッチを押下して、情報処理装置の電源を入れると、情報処理装置はS5状態からS0状態に遷移する。そして、スイッチの押下に基づいて信号「SW_PWR#」、「SW_WEB#」、「SW_ASSIST#」のいずれかの状態がHIGHからLOWに変化し、その後、時刻t11の時点で「SW_PWR#」、「SW_WEB#」、「SW_ASSIST#」のいずれかの状態が元のHIGH状態に戻る。そして時刻t12において、「SW_***_D」がHIGHからLOWに変化すると共に、「SW_***#_EC」がLOWからHIGHに変化する。   Thereafter, in a state where the information processing apparatus remains in the S5 state and the AC adapter is inserted into the information processing apparatus, the user of the information processing apparatus presses the switch at time t10 to turn on the power of the information processing apparatus. When entered, the information processing apparatus transitions from the S5 state to the S0 state. Based on the depression of the switch, one of the signals “SW_PWR #”, “SW_WEB #”, and “SW_ASSIST #” changes from HIGH to LOW, and thereafter, at time t11, “SW_PWR #” and “SW_WEB” Either “#” or “SW_ASSIST #” returns to the original HIGH state. At time t12, “SW _ *** _ D” changes from HIGH to LOW, and “SW _ *** # _ EC” changes from LOW to HIGH.

そして、情報処理装置の状態がS0状態のままであり、情報処理装置にACアダプタが挿入されている状態において、時刻t13で情報処理装置からACアダプタを抜去すると、ACアダプタの接続状態を表す信号「AC_STS」がHIGHからLOWに変化する。   If the AC adapter is removed from the information processing apparatus at time t13 in a state where the information processing apparatus remains in the S0 state and the AC adapter is inserted into the information processing apparatus, a signal indicating the connection state of the AC adapter “AC_STS” changes from HIGH to LOW.

従来においてはこのようにDC/DC変換器174からのALW電源の出力を制御しており、情報処理装置の状態がS5状態(またはS4状態)になった場合にALW電源をオフにすることでEC130の電力消費を抑えていた。しかし、情報処理装置の状態がS5状態(またはS4状態)となっている場合にACアダプタが挿入されると、ALW電源及びACアダプタスイッチ回路が常時オンのままになり、S5状態(またはS4状態)であってもEC130及びACアダプタスイッチ回路が一定の電力を消費してしまうという問題があった。   Conventionally, the output of the ALW power supply from the DC / DC converter 174 is controlled in this way, and when the information processing apparatus is in the S5 state (or S4 state), the ALW power supply is turned off. The power consumption of EC130 was suppressed. However, if the AC adapter is inserted when the state of the information processing device is in the S5 state (or S4 state), the ALW power supply and the AC adapter switch circuit are always kept on, and the S5 state (or S4 state) However, there is a problem that the EC 130 and the AC adapter switch circuit consume a certain amount of power.

そこで本実施形態に係る情報処理装置100は、情報処理装置の状態がS5状態(またはS4状態)となっている場合にACアダプタが挿入されると、ACアダプタの接続状態を表す信号から一定時間だけ状態が変化するパルスを生成し、そのパルスに基づいてALW電源及びACアダプタスイッチ回路のオン・オフをコントロールする。これにより、情報処理装置100の状態がS5状態(またはS4状態)となっている場合にACアダプタが挿入されても、動作の必要が無ければ(例えばバッテリ160への充電の必要が無ければ)、EC130及びACアダプタスイッチ回路の電力消費を抑えることが可能になる。   Therefore, when the AC adapter is inserted when the information processing apparatus 100 is in the S5 state (or S4 state), the information processing apparatus 100 according to the present embodiment starts from a signal indicating the connection state of the AC adapter for a certain period of time. A pulse whose state changes only is generated, and on / off of the ALW power supply and the AC adapter switch circuit is controlled based on the pulse. As a result, when the information processing apparatus 100 is in the S5 state (or S4 state), even if the AC adapter is inserted, there is no need for operation (for example, there is no need to charge the battery 160). The power consumption of the EC 130 and the AC adapter switch circuit can be suppressed.

[1−3.本実施形態の構成及び動作]
図4は、本発明の一実施形態にかかる情報処理装置100に含まれる、EC130への電力供給の制御に関する構成を示す説明図である。
[1-3. Configuration and operation of this embodiment]
FIG. 4 is an explanatory diagram showing a configuration related to control of power supply to the EC 130 included in the information processing apparatus 100 according to the embodiment of the present invention.

図4に示した構成は、図2に示した構成と比べて、ACアダプタの接続状態を表す信号「VDC_DETECT#」から、一定時間だけ状態が変化するパルスを生成するパルス生成回路172a、及びバッテリの接続状態を表す信号「BATT_PRS#」から、同じく一定時間だけ状態が変化するパルスを生成するパルス生成回路172bが追加されている。   Compared to the configuration shown in FIG. 2, the configuration shown in FIG. 4 includes a pulse generation circuit 172 a that generates a pulse whose state changes only for a predetermined time from a signal “VDC_DETECT #” that represents the connection state of the AC adapter, and a battery. Similarly, a pulse generation circuit 172b that generates a pulse whose state changes only for a certain period of time is added from the signal “BATT_PRS #” representing the connection state.

本実施形態では、パルス生成回路172a、172bは、通常時にはLOW状態を維持している。そしてACアダプタが情報処理装置100に挿入されたり、バッテリ160が情報処理装置100に接続されたりした場合には、一定時間だけHIGH状態となるパルスを生成する。このパルスをDC/DC変換器174で受け取ることで、DC/DC変換器174は、このパルスの印加を受けて、所定の時間だけALW電源をオンにすることができる。   In the present embodiment, the pulse generation circuits 172a and 172b maintain the LOW state at the normal time. When the AC adapter is inserted into the information processing apparatus 100 or when the battery 160 is connected to the information processing apparatus 100, a pulse that is in a HIGH state for a certain time is generated. When this pulse is received by the DC / DC converter 174, the DC / DC converter 174 can apply the pulse and turn on the ALW power source for a predetermined time.

図5は、図4に示した構成における信号の遷移をタイミングチャートで示す説明図である。図5は、図4に示した構成を含んだ情報処理装置100が、S0状態とS5状態との間を遷移しながら動作する場合の信号の遷移を示している。   FIG. 5 is an explanatory diagram showing signal transitions in the configuration shown in FIG. 4 in a timing chart. FIG. 5 illustrates signal transitions when the information processing apparatus 100 including the configuration illustrated in FIG. 4 operates while transitioning between the S0 state and the S5 state.

図5に示したタイミングチャートは、図3に示したタイミングチャートと同様に、情報処理装置100にバッテリ160のみが接続されており、ACアダプタが接続されていない状態において、情報処理装置100の状態がS5状態にある場合が起点になっている。ここで時刻t1の時点で情報処理装置100のユーザがスイッチを押下して、情報処理装置100の電源を入れると、情報処理装置100はS5状態からS0状態に遷移する。そして、スイッチの押下に基づいて信号「SW_PWR#」、「SW_WEB#」、「SW_ASSIST#」のいずれかの状態が変化する。   The timing chart shown in FIG. 5 is similar to the timing chart shown in FIG. 3 in the state of the information processing apparatus 100 when only the battery 160 is connected to the information processing apparatus 100 and the AC adapter is not connected. Is in the S5 state. Here, when the user of the information processing apparatus 100 presses the switch at time t1 to turn on the information processing apparatus 100, the information processing apparatus 100 changes from the S5 state to the S0 state. Then, the state of one of the signals “SW_PWR #”, “SW_WEB #”, and “SW_ASSIST #” changes based on the depression of the switch.

時刻t1の時点で信号「SW_PWR#」、信号「SW_WEB#」、信号「SW_ASSIST#」のいずれかの状態が変化すると、その信号の入力を受けたDC/DC変換器174は3.3[V]のALW電源(+3VALW)の出力を開始する。なお、DC/DC変換器174のスタートアップ時間が、数百μS〜数ms単位で存在するので、DC/DC変換器174が信号の入力を受けてから実際にALW電源の出力を開始するまでは若干のタイムラグが生じる。   When the state of any of the signal “SW_PWR #”, the signal “SW_WEB #”, and the signal “SW_ASSIST #” changes at the time t1, the DC / DC converter 174 that has received the input of the signal has 3.3 [V The output of the ALW power source (+3 VALW) is started. Since the start-up time of the DC / DC converter 174 exists in units of several hundred μS to several ms, until the DC / DC converter 174 receives the signal input and actually starts the output of the ALW power supply. Some time lag occurs.

時刻t2でDC/DC変換器174の出力するALW電源が3[V]に達すると、DC/DC変換器174はEC130へパワーグッド(PWRGDALW)信号をLOWからHIGHに変化させて出力する。その後、時刻t3の時点で信号「SW_PWR#」、信号「SW_WEB#」、信号「SW_ASSIST#」のいずれかの状態が元のHIGH状態に戻る。   When the ALW power output from the DC / DC converter 174 reaches 3 [V] at time t2, the DC / DC converter 174 changes the power good (PWRGDALW) signal from LOW to HIGH and outputs it to the EC 130. Thereafter, at time t3, any one of the signal “SW_PWR #”, the signal “SW_WEB #”, and the signal “SW_ASSIST #” returns to the original HIGH state.

DC/DC変換器174からHIGH状態のパワーグッド信号を受けたEC130は、時刻t4で信号「ALW_ON_EC」をLOWからHIGHに変化させて出力する。そして時刻t5において、信号「SW_***_D」がHIGHからLOWに変化すると共に、信号「SW_***#_EC」がLOWからHIGHに変化する。   The EC 130 that has received the high power good signal from the DC / DC converter 174 changes the signal “ALW_ON_EC” from LOW to HIGH at time t4 and outputs the signal. At time t5, the signal “SW _ *** _ D” changes from HIGH to LOW, and the signal “SW _ *** # _ EC” changes from LOW to HIGH.

その後、例えば情報処理装置のユーザの操作によって、時刻t6の時点で情報処理装置100の状態がS0状態からS5またはS4状態に変化すると、EC130は、ALW_ON_EC信号をHIGHからLOWに変化させる。DC/DC変換器174は3.3[V]のALW電源(+3VALW)の出力を停止すると共に、EC130へパワーグッド(PWRGDALW)信号をHIGHからLOWに変化して出力する。ここでEC130が電力を消費しなくなり、情報処理装置100の消費電力が著しく低下した状態となる。   Thereafter, for example, when the state of the information processing apparatus 100 changes from the S0 state to the S5 or S4 state at time t6 by an operation of the user of the information processing apparatus, the EC 130 changes the ALW_ON_EC signal from HIGH to LOW. The DC / DC converter 174 stops the output of the 3.3W [ALV power supply (+ 3VALW) and outputs a power good (PWRGDALW) signal from the HIGH to the LOW to the EC 130. Here, the EC 130 does not consume power, and the power consumption of the information processing apparatus 100 is significantly reduced.

情報処理装置100の状態がS5状態(またはS4状態)にある場合に、時刻t7の時点で情報処理装置100にACアダプタが挿入されると、ACアダプタの接続状態を表す信号「VDC_DETECT」がLOWからHIGHに変化する。そして、この「VDC_DETECT」からパルス生成回路172aで生成される「VDC_DETECT_PULSE」もLOWからHIGHに変化する。   When the information processing apparatus 100 is in the S5 state (or S4 state) and the AC adapter is inserted into the information processing apparatus 100 at time t7, the signal “VDC_DETECT” indicating the connection state of the AC adapter is LOW. Changes from HIGH to HIGH. Then, “VDC_DETECT_PULSE” generated by the pulse generation circuit 172a from this “VDC_DETECT” also changes from LOW to HIGH.

なお、情報処理装置100にACアダプタが挿入されている状態において、バッテリ160が接続された場合には、バッテリ160の接続状態を表す信号「BATT_PRS」からパルス生成回路172bで生成される「BATT_PRS_PULSE」がLOWからHIGHに変化する。   When the battery 160 is connected while the AC adapter is inserted in the information processing apparatus 100, “BATT_PRS_PULSE” generated by the pulse generation circuit 172b from the signal “BATT_PRS” indicating the connection state of the battery 160. Changes from LOW to HIGH.

「VDC_DETECT_PULSE」(または「BATT_PRS_PULSE」)がLOWからHIGHになったことを受けて、DC/DC変換器174は、3.3[V]のALW電源(+3VALW)の出力を開始する。時刻t8でDC/DC変換器174が出力するALW電源が3.3[V]に達すると、DC/DC変換器174はEC130へパワーグッド(PWRGDALW)信号をLOWからHIGHに変化して出力する。   In response to the change of “VDC_DETECT_PULSE” (or “BATT_PRS_PULSE”) from LOW to HIGH, the DC / DC converter 174 starts the output of the 3.3 W [V] ALW power supply (+ 3VALW). When the ALW power source output from the DC / DC converter 174 reaches 3.3 [V] at time t8, the DC / DC converter 174 changes the power good (PWRGDALW) signal from LOW to HIGH and outputs it to the EC 130. .

DC/DC変換器174からHIGH状態のパワーグッド信号を受けたEC130は、時刻t9で信号「ALW_ON_EC」をLOWからHIGHに変化させて出力する。これにより、情報処理装置100の状態がS5状態(またはS4状態)のままで、EC130にDC/DC変換器174からALW電源が供給され、EC130はALW電源によって動作する。   The EC 130 that has received the HIGH power good signal from the DC / DC converter 174 changes the signal “ALW_ON_EC” from LOW to HIGH at time t9 and outputs the signal. As a result, the ALW power is supplied from the DC / DC converter 174 to the EC 130 while the state of the information processing apparatus 100 remains in the S5 state (or S4 state), and the EC 130 is operated by the ALW power source.

その後、時刻t10になり、信号「VDC_DETECT_PULSE」(または信号「BATT_PRS_PULSE」)がLOWからHIGHになってから所定の時間が経過すると、パルス生成回路172aは信号「VDC_DETECT_PULSE」(または信号「BATT_PRS_PULSE」)をHIGHからLOWに変化させて出力する。   Thereafter, at time t10, when a predetermined time has elapsed since the signal “VDC_DETECT_PULSE” (or the signal “BATT_PRS_PULSE”) changes from LOW to HIGH, the pulse generation circuit 172a outputs the signal “VDC_DETECT_PULSE” (or the signal “BATT_PRS_PULSE”). The output is changed from HIGH to LOW.

そして、信号「VDC_DETECT_PULSE」(または信号「BATT_PRS_PULSE」)がLOWに変化してからある時間(例えば数百[mS])経過して時刻t11にて、EC130が何らかの処理、例えばバッテリ160への充電処理を実行する必要が無いと判断した場合、EC130は、ALW_ON_EC信号をHIGHからLOWに変化させる。DC/DC変換器174は3.3[V]のALW電源(+3VALW)の出力を停止すると共に、EC130へパワーグッド(PWRGDALW)信号をHIGHからLOWに変化して出力する。ここでEC130が電力を消費しなくなり、情報処理装置100の消費電力が著しく低下した状態となる。   Then, at a time t11 after a certain time (for example, several hundreds [mS]) after the signal “VDC_DETECT_PULSE” (or the signal “BATT_PRS_PULSE”) changes to LOW, the EC 130 performs some processing, for example, charging the battery 160. EC130 changes the ALW_ON_EC signal from HIGH to LOW. The DC / DC converter 174 stops the output of the 3.3W [ALV power supply (+ 3VALW) and outputs a power good (PWRGDALW) signal from the HIGH to the LOW to the EC 130. Here, the EC 130 does not consume power, and the power consumption of the information processing apparatus 100 is significantly reduced.

そして、時刻t12になると、DC/DC変換器174からの3.3[V]のALW電源(+3VALW)の出力が完全に停止した状態となる。   At time t12, the output of the 3.3W [AL] power supply (+ 3VALW) from the DC / DC converter 174 is completely stopped.

その後、情報処理装置100の状態がS5状態またはS4状態のままであり、情報処理装置100にACアダプタが挿入されている状態において、時刻t13で情報処理装置100のユーザがスイッチ140を押下して、情報処理装置100の電源を入れると、情報処理装置100はS5状態またはS4状態からS0状態に遷移する。この時点では、DC/DC変換器174から供給されるALW電源はオフになっているので、スイッチ140の押下を受け、DC/DC変換器174は3.3[V]のALW電源(+3VALW)の出力を開始する。   Thereafter, when the state of the information processing apparatus 100 remains in the S5 state or the S4 state and the AC adapter is inserted into the information processing apparatus 100, the user of the information processing apparatus 100 presses the switch 140 at time t13. When the information processing apparatus 100 is turned on, the information processing apparatus 100 transitions from the S5 state or the S4 state to the S0 state. At this time, since the ALW power supplied from the DC / DC converter 174 is off, the DC / DC converter 174 receives an ALW power supply of 3.3 [V] (+3 VALW) in response to pressing of the switch 140. Starts output.

そして、スイッチ140の押下に基づいて信号「SW_PWR#」、「SW_WEB#」、「SW_ASSIST#」のいずれかの状態がHIGHからLOWに変化し、その後、時刻t15の時点で「SW_PWR#」、「SW_WEB#」、「SW_ASSIST#」のいずれかの状態が元のHIGH状態に戻る。そして時刻t17において、「SW_***_D」がHIGHからLOWに変化すると共に、「SW_***#_EC」がLOWからHIGHに変化する。   Then, the state of any of the signals “SW_PWR #”, “SW_WEB #”, and “SW_ASSIST #” changes from HIGH to LOW based on the depression of the switch 140, and thereafter, at time t15, “SW_PWR #”, “ The state of either “SW_WEB #” or “SW_ASSIST #” returns to the original HIGH state. At time t17, “SW _ *** _ D” changes from HIGH to LOW, and “SW _ *** # _ EC” changes from LOW to HIGH.

時刻t14でDC/DC変換器174が出力するALW電源が3[V]に達すると、DC/DC変換器174はEC130へパワーグッド(PWRGDALW)信号をLOWからHIGHに変化させて出力する。   When the ALW power output from the DC / DC converter 174 reaches 3 [V] at time t14, the DC / DC converter 174 changes the power good (PWRGDALW) signal from LOW to HIGH and outputs the EC 130 to the EC 130.

DC/DC変換器174からHIGH状態のパワーグッド信号を受けたEC130は、時刻t16でALW_ON_EC信号をLOWからHIGHに変化して出力する。このようにALW電源をEC130に供給することで、待機状態からの復帰が可能となる。   The EC 130 that has received the power good signal in the HIGH state from the DC / DC converter 174 changes the ALW_ON_EC signal from LOW to HIGH at time t16 and outputs it. Thus, by supplying the ALW power to the EC 130, it is possible to return from the standby state.

そして、情報処理装置100の状態がS0状態のままであり、情報処理装置にACアダプタが挿入されている状態において、時刻t18で情報処理装置からACアダプタを抜去すると、ACアダプタの接続状態を表す信号「AC_STS」がHIGHからLOWに変化する。   Then, when the state of the information processing apparatus 100 remains in the S0 state and the AC adapter is inserted into the information processing apparatus, if the AC adapter is removed from the information processing apparatus at time t18, the connection state of the AC adapter is represented. The signal “AC_STS” changes from HIGH to LOW.

以上、図5を用いて図4に示した構成を含んだ情報処理装置100が、S0状態とS5状態(またはS4状態)との間を遷移しながら動作する場合の信号の遷移について説明した。このように、情報処理装置100の状態がS5(またはS4)状態の際にACアダプタが挿入された場合に、一定時間だけHIGH状態になるパルスを生成してDC/DC変換器174に出力することで、パルスの状態の変化に応じてDC/DC変換器174からALW電源を出力することができ、所定の時間だけALW電源をオンにして、再びALW電源をオフにすることができる。これにより、情報処理装置100の状態が待機状態にある場合において、ACアダプタが挿入されたときの消費電力を低減させることが可能となる。   As described above, the signal transition when the information processing apparatus 100 including the configuration illustrated in FIG. 4 operates while transitioning between the S0 state and the S5 state (or S4 state) has been described with reference to FIG. In this manner, when the AC adapter is inserted when the information processing apparatus 100 is in the S5 (or S4) state, a pulse that is in a HIGH state for a certain time is generated and output to the DC / DC converter 174. Thus, the ALW power can be output from the DC / DC converter 174 in accordance with the change in the state of the pulse, the ALW power can be turned on for a predetermined time, and the ALW power can be turned off again. Thereby, when the state of the information processing apparatus 100 is in the standby state, it is possible to reduce the power consumption when the AC adapter is inserted.

なお、上述した本発明の一実施形態に係る情報処理装置100の動作は、ハードウェアによって実行されるように説明したが、本発明においては、上述の一連の動作はソフトウェアによって実行されるようにしてもよい。   The operation of the information processing apparatus 100 according to the embodiment of the present invention has been described as being executed by hardware. However, in the present invention, the above-described series of operations is performed by software. May be.

上述したように本発明の一実施形態に係る情報処理装置100は、ALW電源の供給を受けて起動するEC130の起動時に、起動要因(例えば、スイッチ140の押下、ACアダプタの挿入、バッテリ160の接続)を確実に取り込むために、ディレイ回路171a、171b、171cが設けられている。   As described above, the information processing apparatus 100 according to an embodiment of the present invention activates the activation factor (for example, pressing the switch 140, inserting the AC adapter, the battery 160, etc.) when the EC 130 activated by receiving the supply of ALW power is activated. Delay circuits 171a, 171b, and 171c are provided to reliably capture the connection.

しかし、これら起動要因の中には、挙動の違いによって動作が異なるものが存在する。最も顕著なものが電源スイッチである。電源スイッチは、単に押下した場合は情報処理装置100を起動させるが、一定時間連続して押下した場合は情報処理装置100を強制的にシャットダウンさせる。   However, some of these activation factors have different operations depending on the behavior. The most prominent is the power switch. The power switch activates the information processing apparatus 100 when it is simply pressed, but forcibly shuts down the information processing apparatus 100 when it is continuously pressed for a certain period of time.

このため、EC130が一旦立ち上がると、ディレイ回路171aが同じ遅延時間を有していてはEC130が誤動作する可能性がある。一例を挙げれば、ユーザが電源スイッチを連打した場合に、遅延時間を長くしているとEC130がこの電源スイッチの連打を電源スイッチの長押しと認識してしまい、強制的に情報処理装置100をシャットダウンするおそれがある。   For this reason, once the EC 130 starts up, the EC 130 may malfunction if the delay circuit 171a has the same delay time. For example, when the user repeatedly hits the power switch, if the delay time is increased, the EC 130 recognizes that the power switch is repeatedly pressed as a long press of the power switch. May shut down.

従って、EC130が一旦立ち上がった状態では、このような誤動作を回避させるために、ディレイ回路171aの遅延時間を短縮させることが望ましい。ディレイ回路171aの遅延時間を短縮させることで、EC130が立ち上がった後に上述したような誤動作が行われることを回避させることができる。   Accordingly, it is desirable to shorten the delay time of the delay circuit 171a in order to avoid such a malfunction when the EC 130 is once raised. By shortening the delay time of the delay circuit 171a, it is possible to avoid the malfunction described above after the EC 130 is started up.

図6は、本発明の一実施形態にかかる情報処理装置100に含まれる、EC130への電力供給の制御に関する別の構成例を示す説明図である。   FIG. 6 is an explanatory diagram illustrating another configuration example related to control of power supply to the EC 130 included in the information processing apparatus 100 according to the embodiment of the present invention.

図6では、図4に示したEC130及びOR回路173が、1つのチップ170でまとめた状態で図示されている。そして、図6では、パルス生成回路172a、172bで生成したパルスをOR回路175に出力している様子が図示されている。これにより、ACアダプタの挿入またはバッテリ160の接続のいずれかがあった場合に、一定時間だけHIGHになるパルスをOR回路173に出力する。なお、図6に示した「BOOT_MODE#」は、例えば情報処理装置100の製造時に、EC130へファームウェアを書き込む際に用いる信号であり、   In FIG. 6, the EC 130 and the OR circuit 173 shown in FIG. FIG. 6 illustrates a state in which the pulses generated by the pulse generation circuits 172a and 172b are output to the OR circuit 175. As a result, when either the AC adapter is inserted or the battery 160 is connected, a pulse that becomes HIGH for a predetermined time is output to the OR circuit 173. Note that “BOOT_MODE #” illustrated in FIG. 6 is a signal used when writing firmware to the EC 130 when the information processing apparatus 100 is manufactured, for example.

図6に示したEC130は、DC/DC変換器174からALW電源の供給を受けて起動すると、EC130が起動していることを示す信号「SUS_ON_EC」をディレイ回路171aに出力する。SUS_ON_ECを受けたディレイ回路171aは、EC130が起動したことを受けて遅延時間を短くする。そして、DC/DC変換器174から供給されるALW電源がオフになってEC130が動作を停止すると、SUS_ON_ECの出力を停止する。SUS_ON_ECが入力されなくなったディレイ回路171aは遅延時間を元に戻す。これによりEC130が起動しているか否かに応じて、その起動状態を表す信号をEC130からディレイ回路171aに出力することで、ディレイ回路171aの遅延時間を変化させることができる。   When the EC 130 illustrated in FIG. 6 is activated by receiving supply of ALW power from the DC / DC converter 174, the EC 130 outputs a signal “SUS_ON_EC” indicating that the EC 130 is activated to the delay circuit 171a. Upon receiving SUS_ON_EC, the delay circuit 171a shortens the delay time in response to the activation of the EC 130. When the ALW power supplied from the DC / DC converter 174 is turned off and the EC 130 stops operating, the output of SUS_ON_EC is stopped. The delay circuit 171a in which SUS_ON_EC is no longer input restores the delay time. Accordingly, the delay time of the delay circuit 171a can be changed by outputting a signal indicating the activation state from the EC 130 to the delay circuit 171a depending on whether or not the EC 130 is activated.

図7は、ACアダプタからの電力供給を制御するACアダプタスイッチ回路180の構成を示す説明図である。ACアダプタスイッチ回路180は、従来は正常なACアダプタが挿入されていれば、信号「VDC_DETECT#」の供給を受けてオンとなり、+VDC_INの供給を受けて「+VPWRSRC」を出力するものである。ここで「+VPWRSRC」とは、情報処理装置100のメインとなる回路及びメインとなる回路に供給するDC/DC変換器174の入力となる電源である。   FIG. 7 is an explanatory diagram showing a configuration of an AC adapter switch circuit 180 that controls power supply from the AC adapter. The AC adapter switch circuit 180 is turned on when the signal “VDC_DETECT #” is supplied and outputs “+ VPWRSRC” when the signal “VDC_DETECT #” is supplied when a normal AC adapter is inserted. Here, “+ VPWRSRC” is a main circuit of the information processing apparatus 100 and a power source serving as an input of the DC / DC converter 174 supplied to the main circuit.

本実施形態では、正常なACアダプタが挿入されていても、EC130(及び電源を制御する電源制御回路)がACアダプタスイッチ回路180をオンしないようにできる。本実施形態では、ACアダプタスイッチ回路180をオンしないための信号を「AC_OFF#」と規定する。従って、本実施形態に係るACアダプタスイッチ回路180は、ACアダプタの挿入が検出されたことを示す(正常電圧が入力されているかを示す)信号「VDC_DETECT#」の後に「AC_OFF#」にてキャンセルする構成を有している。   In the present embodiment, even if a normal AC adapter is inserted, the EC 130 (and a power supply control circuit that controls the power supply) can be prevented from turning on the AC adapter switch circuit 180. In the present embodiment, a signal for not turning on the AC adapter switch circuit 180 is defined as “AC_OFF #”. Therefore, the AC adapter switch circuit 180 according to the present embodiment cancels with “AC_OFF #” after the signal “VDC_DETECT #” indicating that insertion of the AC adapter is detected (indicating whether a normal voltage is input). It has the composition to do.

ALW電源をオフにし、かつACアダプタスイッチ回路180をオフにした場合の情報処理装置100の理論上の消費電力は、ACアダプタスイッチ回路180の漏れ電力、ACアダプタスイッチ回路180よりACアダプタ側から電力供給を受ける回路(本実施例の電源制御回路、EC130のタイマ用電源の消費電力を含む)の消費電力、の合算値となる。   The theoretical power consumption of the information processing apparatus 100 when the ALW power supply is turned off and the AC adapter switch circuit 180 is turned off is the leakage power of the AC adapter switch circuit 180 and the power from the AC adapter switch circuit 180 to the AC adapter side. This is a total value of the power consumption of the circuit that receives the supply (including the power consumption of the power supply control circuit of this embodiment and the power supply for the timer of the EC 130).

[1−4.具体的な回路例]
次に、上述の処理を実行する各回路の具体的な回路の一例を示す。図8は、信号「VDC_DETECT#」から信号「VDC_DETECT_PULSE」を、または信号「BATT_PRS#」から信号「BATT_DETECT_PULSE#」を生成するためのパルス生成回路172a、172bの具体的な回路の一例を示す説明図である。図8に示した回路は、信号「VDC_DETECT#」または信号「BATT_DETECT_PULSE#」の検出により、一定時間HIGH状態になるパルスを生成して出力する回路の一例である。
[1-4. Specific circuit example]
Next, an example of a specific circuit of each circuit that executes the above-described processing is shown. FIG. 8 is an explanatory diagram illustrating an example of a specific circuit of the pulse generation circuits 172a and 172b for generating the signal “VDC_DETECT_PULSE” from the signal “VDC_DETECT #” or the signal “BATT_DETECT_PULSE #” from the signal “BATT_PRS #”. It is. The circuit illustrated in FIG. 8 is an example of a circuit that generates and outputs a pulse that is in a HIGH state for a certain period of time upon detection of the signal “VDC_DETECT #” or the signal “BATT_DETECT_PULSE #”.

パルス生成回路172a、172bを、例えば図8に示したような回路で実装することで、ACアダプタやバッテリ160が情報処理装置100に装着されてから一定時間だけHIGHとなるパルスを生成することができる。もちろん、図8に示した回路はパルス生成回路172a、172bを実装する際の一例であり、パルス生成回路172a、172bは図8に示した回路構成に限られないことは言うまでもない。   By mounting the pulse generation circuits 172a and 172b with a circuit as shown in FIG. 8, for example, it is possible to generate a pulse that is HIGH for a certain time after the AC adapter or the battery 160 is mounted on the information processing apparatus 100. it can. Of course, the circuit shown in FIG. 8 is an example when the pulse generation circuits 172a and 172b are mounted, and it goes without saying that the pulse generation circuits 172a and 172b are not limited to the circuit configuration shown in FIG.

図9は、ディレイ回路171aの具体的な回路の一例を示す説明図である。図9に示した回路構成により、ディレイ回路171aは信号「SUS_ON_EC」の状態によって遅延時間を変化させることができる。もちろん、ディレイ回路171aの具体的な回路構成は、図9に示したものに限られないことは言うまでもなく、信号「SUS_ON_EC」の印加によって遅延時間を可変できるものであればよい。   FIG. 9 is an explanatory diagram showing an example of a specific circuit of the delay circuit 171a. With the circuit configuration shown in FIG. 9, the delay circuit 171a can change the delay time depending on the state of the signal “SUS_ON_EC”. Needless to say, the specific circuit configuration of the delay circuit 171a is not limited to that shown in FIG. 9 as long as the delay time can be varied by applying the signal “SUS_ON_EC”.

図10は、ACアダプタスイッチ回路180の内部でのVDC_DETECT#の出力を制御するための具体的な回路の一例を示す説明図である。図10に示したようにACアダプタスイッチ回路180を構成することで、信号「VDC_DETECT#」がHIGHになっても信号「AC_OFF#」がHIGHにならない限りACアダプタスイッチ回路180をオンさせないようにすることができる。   FIG. 10 is an explanatory diagram showing an example of a specific circuit for controlling the output of VDC_DETECT # inside the AC adapter switch circuit 180. By configuring the AC adapter switch circuit 180 as shown in FIG. 10, even if the signal “VDC_DETECT #” becomes HIGH, the AC adapter switch circuit 180 is not turned on unless the signal “AC_OFF #” becomes HIGH. be able to.

上述の様に、情報処理装置100が待機状態にある場合においてACアダプタが情報処理装置100に挿入されると、一定時間だけALW電源をオンにしてEC130を動作させ、その後ALW電源およびACアダプタスイッチ回路180をオフにすることでEC130の動作を止め、消費電力を低減させることができる。   As described above, when the AC adapter is inserted into the information processing apparatus 100 when the information processing apparatus 100 is in the standby state, the ALW power is turned on for a certain period of time to operate the EC 130, and then the ALW power supply and the AC adapter switch By turning off the circuit 180, the operation of the EC 130 can be stopped and power consumption can be reduced.

[1−5.タイマレジューム機能の実行]
情報処理装置100には、予め指定された時間になると決められた処理を実行する機能が組み込まれている場合がある。例えば、情報処理装置100にテレビジョン放送を受信するチューナが内蔵されて予約された時間に指定されたチャンネルのテレビジョン放送の録画処理を実行したり、また、自然放電されるバッテリの容量維持のために、一定時間ごとにバッテリの充電を実行する機能(メンテナンスチャージ機能)を実行したりする場合である。このような場合、チップセット120の内蔵タイマを用いるより、EC130に内蔵されたタイマ(またはEC130から制御可能なタイマ)を用いることで、情報処理装置100の電力消費を抑えたまま、上述のような機能を実行することができる。
[1-5. Execution of timer resume function]
The information processing apparatus 100 may incorporate a function for executing a process determined to be a predetermined time. For example, a tuner for receiving television broadcast is incorporated in the information processing apparatus 100 to perform recording processing of a television broadcast of a designated channel at a reserved time, or to maintain the capacity of a battery that is naturally discharged. Therefore, this is a case where a function (maintenance charge function) for charging the battery at regular intervals is executed. In such a case, as described above, while using the timer built in the EC 130 (or the timer that can be controlled from the EC 130) rather than using the built-in timer of the chipset 120, the power consumption of the information processing apparatus 100 is suppressed. Can perform various functions.

図11は、本発明の一実施形態にかかる情報処理装置100の別の構成例を示す説明図である。以下、図11を用いて本発明の一実施形態にかかる情報処理装置100の別の構成例について説明する。   FIG. 11 is an explanatory diagram illustrating another configuration example of the information processing apparatus 100 according to the embodiment of the present invention. Hereinafter, another configuration example of the information processing apparatus 100 according to the embodiment of the present invention will be described with reference to FIG.

図11に示した情報処理装置100は、図1に示した情報処理装置100と比べると、CPU110にBIOS112及び録画処理部114が含まれており、チップセット120にRTC(Real Time Clock)122が含まれており、EC130にはファームウェア132が含まれている点が異なっている。また、図1に示した情報処理装置100から、チップセット120からの制御により動作する番組録画部210と、EC130から制御されるアラームタイマ220と、が追加されている。   Compared to the information processing apparatus 100 shown in FIG. 1, the information processing apparatus 100 shown in FIG. 11 includes a BIOS 112 and a recording processing unit 114 in the CPU 110, and an RTC (Real Time Clock) 122 in the chipset 120. The EC 130 is different in that the firmware 132 is included in the EC 130. Further, from the information processing apparatus 100 shown in FIG. 1, a program recording unit 210 that operates under the control of the chipset 120 and an alarm timer 220 that is controlled by the EC 130 are added.

番組録画部210は、テレビジョン放送を受信するチューナ、受信したテレビジョン放送を記録するHDD等で構成される。番組録画部210はユーザに指定された時間、チャンネルの放送を録画してHDDに記録する機能を有している。   The program recording unit 210 includes a tuner that receives a television broadcast, an HDD that records the received television broadcast, and the like. The program recording unit 210 has a function of recording a channel broadcast for a time designated by the user and recording it on the HDD.

アラームタイマ220は、EC130の制御により動作可能に構成されたタイマであり、予め定められた時刻になるとALW電源をオンさせるための信号をDC/DC変換器174に出力するものである。   The alarm timer 220 is configured to be operable under the control of the EC 130 and outputs a signal for turning on the ALW power source to the DC / DC converter 174 at a predetermined time.

以上、図11を用いて本発明の一実施形態にかかる情報処理装置100の別の構成例について説明した。次に、かかる構成を有する情報処理装置100の動作例について説明する。   The other configuration example of the information processing apparatus 100 according to the embodiment of the present invention has been described above with reference to FIG. Next, an operation example of the information processing apparatus 100 having such a configuration will be described.

図12は、図11に示した情報処理装置100の動作例を示す流れ図である。図12に示した流れ図は、ユーザにより番組の録画予約が行われた場合の動作例を示したものである。以下、図12を用いて図11に示した情報処理装置100の動作例について説明する。   FIG. 12 is a flowchart illustrating an operation example of the information processing apparatus 100 illustrated in FIG. 11. The flowchart shown in FIG. 12 shows an example of the operation when a user schedules recording of a program. Hereinafter, an operation example of the information processing apparatus 100 illustrated in FIG. 11 will be described with reference to FIG.

まず、ユーザにより録画予約が行われると、録画処理部114はRTC122に対して予約録画のアラーム設定を実行する(ステップS101)。   First, when a recording reservation is made by the user, the recording processing unit 114 executes an alarm setting for reserved recording on the RTC 122 (step S101).

録画処理部114がRTC122へアラーム設定を実行すると、BIOS112はRTC112に設定された時刻(RTCアラーム時刻)を取得する(ステップS102)。   When the recording processing unit 114 executes alarm setting for the RTC 122, the BIOS 112 acquires the time (RTC alarm time) set in the RTC 112 (step S102).

RTC112に設定されたRTCアラーム時刻を取得したBIOS112は、EC130のファームウェア132に、そのRTCアラーム時刻を通知する(ステップS103)。   The BIOS 112 that has acquired the RTC alarm time set in the RTC 112 notifies the firmware 132 of the EC 130 of the RTC alarm time (step S103).

RTCアラーム時刻を取得したファームウェア132は、アラームタイマ220にそのRTCアラーム時刻を設定するが、バッテリ160へのメンテナンスチャージを実行する時刻の方が早ければ、ファームウェア132はその時刻をアラームタイマ220に設定する(ステップS104)。   The firmware 132 that has acquired the RTC alarm time sets the RTC alarm time in the alarm timer 220. If the time for executing the maintenance charge to the battery 160 is earlier, the firmware 132 sets the time in the alarm timer 220. (Step S104).

このように、EC130からアラームタイマ220に、録画開始時刻やメンテナンスチャージ実行時刻の情報を通知することで、EC130がALW電源の供給を受けておらず、動作していない状態であっても、アラームタイマ220は指定された時刻が来たらALW電源の供給を開始するための信号を出力することができる。   In this way, the EC 130 notifies the alarm timer 220 of the recording start time and maintenance charge execution time information, so that even if the EC 130 is not supplied with ALW power and is not operating, the alarm The timer 220 can output a signal for starting supply of ALW power when a designated time comes.

図13は、図11に示した情報処理装置100の動作例を示す流れ図である。図12に示した流れ図は、ACアダプタが情報処理装置100に挿入され、情報処理装置100の状態がS5状態(またはS4状態)であり、ALW電源がEC130に供給されていない状態において、EC130によりアラームタイマ220に指定された時刻が到達した場合の動作例を示したものである。以下、図13を用いて図11に示した情報処理装置100の動作例について説明する。   FIG. 13 is a flowchart illustrating an operation example of the information processing apparatus 100 illustrated in FIG. 11. The flowchart shown in FIG. 12 shows that the AC adapter is inserted into the information processing apparatus 100, the state of the information processing apparatus 100 is the S5 state (or S4 state), and the AL130 power is not supplied to the EC 130. The operation example when the time designated by the alarm timer 220 has arrived is shown. Hereinafter, an operation example of the information processing apparatus 100 illustrated in FIG. 11 will be described with reference to FIG.

ACアダプタが情報処理装置100に挿入され、情報処理装置100の状態がS5状態(またはS4状態)であり、ALW電源がEC130に供給されていない状態において、EC130によってアラームタイマ220に指定された時刻が到達すると、アラームタイマ220は時刻がしたことを知らせるためのアラームを通知する(ステップS111)。なお、情報処理装置100で予約録画を実行する際には、指定された録画開始時刻から正確に録画を開始するために、アラームタイマ220は録画開始時刻の少し前にアラームを通知することが望ましい。   The time specified by the alarm timer 220 by the EC 130 when the AC adapter is inserted into the information processing apparatus 100, the state of the information processing apparatus 100 is the S5 state (or S4 state), and the ALW power is not supplied to the EC 130. Arrives, the alarm timer 220 notifies an alarm for notifying that the time has come (step S111). When the scheduled recording is executed by the information processing apparatus 100, it is desirable that the alarm timer 220 notifies the alarm slightly before the recording start time in order to start the recording accurately from the designated recording start time. .

アラームタイマ220からアラームが通知されると、模式的には図11のDC/DC変換器174がオンになりALW電源がオンとなる(ステップS112)。   When an alarm is notified from the alarm timer 220, the DC / DC converter 174 of FIG. 11 is typically turned on and the ALW power supply is turned on (step S112).

ALW電源の供給を受けて起動したEC130は、チップセット電源をオンにするための信号を出力する(ステップS113)。チップセット電源がオンになり、電源の供給を受けたチップセット120は、録画予約された番組の録画処理や、バッテリ160のメンテナンスチャージ処理を開始させる。録画処理を開始する際には、情報処理装置100の内部状態はS5状態(またはS4状態)から変化する。なお、EC130からのチップセット電源をオンにするための信号は、指定時刻において実行する処理がバッテリ160のメンテナンスチャージ処理であれば、EC130から出力されないようにしてもよい。   The EC 130 activated upon receiving the ALW power supply outputs a signal for turning on the chipset power supply (step S113). The chipset power supply is turned on, and the chipset 120 that receives the power supply starts the recording process of the program reserved for recording and the maintenance charge process of the battery 160. When starting the recording process, the internal state of the information processing apparatus 100 changes from the S5 state (or S4 state). Note that the signal for turning on the chipset power from the EC 130 may not be output from the EC 130 if the process executed at the specified time is the maintenance charge process for the battery 160.

このように、アラームタイマ220はEC130から指定された時刻になると、ALW電源をオンにするための信号を出力し、DC/DC変換器174からALW電源がEC130に供給されるように構成することで、情報処理装置100にACアダプタが挿入されている状態でALW電源がオフになっている場合であっても、指定された時刻になるとALW電源を自動的にオンさせてEC130を起動させることができる。   As described above, the alarm timer 220 is configured to output a signal for turning on the ALW power supply at the time designated by the EC 130 and to supply the ALW power supply from the DC / DC converter 174 to the EC 130. Thus, even when the ALW power is turned off while the AC adapter is inserted into the information processing apparatus 100, the EC 130 is started by automatically turning on the ALW power at the designated time. Can do.

ここで、チップセット120のRTCでは無く、チップセット120よりも消費電力の少ないアラームタイマ220を用いることで、待機状態での電力消費を抑えることが可能となる。   Here, it is possible to suppress power consumption in the standby state by using the alarm timer 220 that consumes less power than the chipset 120 instead of the RTC of the chipset 120.

なお、本実施形態ではEC130とは別の、EC130から制御可能なアラームタイマ220を用いる構成としたが、本発明はかかる例に限定されない。例えば、アラームタイマ220はEC130の内部に組み込まれ、ALW電源がオフとなりEC130が起動していない場合であっても動作可能なように構成していてもよい。   In this embodiment, the alarm timer 220 that can be controlled from the EC 130 is used, which is different from the EC 130, but the present invention is not limited to such an example. For example, the alarm timer 220 may be incorporated in the EC 130 and configured to be operable even when the ALW power is turned off and the EC 130 is not activated.

<2.まとめ>
以上説明したように本発明の一実施形態によれば、情報処理装置100が待機状態にある場合にACアダプタが挿入されると、挿入時から一定時間だけHIGHとなるパルスをDC/DC変換器174およびACアダプタスイッチ回路に出力する。DC/DC変換器174は、そのパルスの入力を受けてALW電源をオンしてEC130に出力し、EC130がALW電源をオンに維持する必要が無いと判断すれば、ALW電源をオフにし、同時にACアダプタスイッチ回路もオフする。
<2. Summary>
As described above, according to an embodiment of the present invention, when the AC adapter is inserted when the information processing apparatus 100 is in the standby state, a pulse that becomes HIGH for a certain time from the time of insertion is converted into a DC / DC converter. 174 and output to the AC adapter switch circuit. Upon receiving the pulse input, the DC / DC converter 174 turns on the ALW power source and outputs it to the EC 130. If the EC 130 determines that the ALW power source does not need to be kept on, the DC / DC converter 174 turns off the ALW power source. The AC adapter switch circuit is also turned off.

このようにALW電源及びACアダプタスイッチ回路のオン・オフを制御することで、情報処理装置100が待機状態にある場合にACアダプタが挿入されても、電力消費を抑えることが可能となる。   By controlling the on / off of the ALW power supply and the AC adapter switch circuit in this way, even when the information processing apparatus 100 is in a standby state and the AC adapter is inserted, power consumption can be suppressed.

また、本発明の一実施形態によれば、ALW電源がオンとなり、EC130が起動した後は、EC130の起動要因を取り込むためのディレイ回路の遅延時間を短くするように制御する。このようにディレイ回路の遅延時間を短くすることで、ユーザによる電源ボタンの連打が電源ボタンの長押しと誤認識されることを防ぐことができる。   Further, according to an embodiment of the present invention, after the ALW power supply is turned on and the EC 130 is activated, control is performed so that the delay time of the delay circuit for capturing the activation factor of the EC 130 is shortened. Thus, by shortening the delay time of the delay circuit, it is possible to prevent erroneous recognition of repeated hitting of the power button by the user as a long press of the power button.

また、本発明の一実施形態に係る情報処理装置100は、指定された時刻になると所定の処理を実行する場合において、チップセット120よりも消費電力が少ないEC130から制御可能なタイマを用いてALW電源をオンにする。これにより本発明の一実施形態に係る情報処理装置100は、ALW電源がオフとなり、EC130が起動していない状態から、指定された時刻になると所定の処理を実行することができる。   In addition, the information processing apparatus 100 according to an embodiment of the present invention uses an ALW that can be controlled from the EC 130 that consumes less power than the chipset 120 when executing predetermined processing at a specified time. Turn on the power. Thereby, the information processing apparatus 100 according to the embodiment of the present invention can execute a predetermined process when the ALW power is turned off and the EC 130 is not activated at a designated time.

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。   The preferred embodiments of the present invention have been described in detail above with reference to the accompanying drawings, but the present invention is not limited to such examples. It is obvious that a person having ordinary knowledge in the technical field to which the present invention pertains can come up with various changes or modifications within the scope of the technical idea described in the claims. Of course, it is understood that these also belong to the technical scope of the present invention.

本発明は、情報処理装置及び電源制御回路に適用可能であり、特に外部からACアダプタ等により電力の供給を受けている場合に、待機状態時における消費電力を低減させる情報処理装置及び電源制御回路に適用可能である。   The present invention can be applied to an information processing apparatus and a power supply control circuit, and particularly when the power is supplied from the outside by an AC adapter or the like, the information processing apparatus and the power supply control circuit reduce power consumption in a standby state. It is applicable to.

100 情報処理装置
110 CPU
112 BIOS
114 録画処理部
120 チップセット
122 RTC
130 EC
132 ファームウェア
140 スイッチ
150 各種デバイス
160 バッテリ
171a、171b、171c ディレイ回路
172a、172b パルス生成回路
173、175 OR回路
174 DC/DC変換器
180 ACアダプタスイッチ回路
210 番組録画部
220 アラームタイマ
100 Information processing apparatus 110 CPU
112 BIOS
114 Recording processing unit 120 Chipset 122 RTC
130 EC
132 Firmware 140 Switch 150 Various devices 160 Battery 171a, 171b, 171c Delay circuit 172a, 172b Pulse generation circuit 173, 175 OR circuit 174 DC / DC converter 180 AC adapter switch circuit 210 Program recording unit 220 Alarm timer

Claims (7)

電力供給の制御を実行する電源制御部と、
電力消費を抑えて動作を待機する動作待機状態において外部電源が接続されたことを検知すると、該検知に応じて一定時間のみ検知信号を発生させる検知信号発生部と、
前記検知信号発生部が発生させた検知信号に基づいて、前記電源制御部へ電力を供給すると共に、前記動作待機状態において前記接続から一定時間経過後に前記電源制御部への電力供給を停止する電力供給部と、
前記電源制御部から制御可能であり、設定された時刻になると前記電力供給部に対して、前記電源制御部へ電力を供給させる所定の信号を出力する計時部と、
を備える、情報処理装置。
A power supply control unit for controlling power supply;
When detecting that an external power supply is connected in an operation standby state in which power consumption is reduced and waiting for an operation, a detection signal generation unit that generates a detection signal only for a predetermined time according to the detection;
Power that supplies power to the power supply control unit based on the detection signal generated by the detection signal generation unit and stops power supply to the power supply control unit after a predetermined time has elapsed from the connection in the operation standby state A supply section;
A timing unit that is controllable from the power supply control unit and outputs a predetermined signal for supplying power to the power supply control unit to the power supply unit at a set time;
An information processing apparatus comprising:
前記計時部は、前記電源制御部からバッテリへの充電のために一定時間ごとに前記所定の信号を出力する、請求項1に記載の情報処理装置。 The timer unit outputs the predetermined signal at predetermined time intervals for charging to the power supply control unit or mules Tteri information processing apparatus according to claim 1. 前記計時部は、前記電源制御部から設定された時刻になると前記所定の信号を出力する、請求項1に記載の情報処理装置。   The information processing apparatus according to claim 1, wherein the time measuring unit outputs the predetermined signal when a time set by the power supply control unit comes. 放送番組を受信して録画する番組録画部をさらに備え、
前記電源制御部は、前記番組録画部による放送番組の録画開始時刻を前記計時部に設定する、請求項3に記載の情報処理装置。
A program recording unit for receiving and recording broadcast programs;
The information processing apparatus according to claim 3, wherein the power control unit sets a recording start time of a broadcast program by the program recording unit in the time measuring unit.
前記外部電源の接続はACアダプタの挿入である、請求項1に記載の情報処理装置。   The information processing apparatus according to claim 1, wherein the connection of the external power source is insertion of an AC adapter. 前記外部電源の接続はバッテリの接続である、請求項1に記載の情報処理装置。   The information processing apparatus according to claim 1, wherein the connection of the external power source is a battery connection. 電力供給の制御を実行する電源制御ステップと、
電力消費を抑えて動作を待機する動作待機状態において外部電源が接続されたことを検知すると、該検知に応じて一定時間のみ検知信号を発生させる検知信号発生ステップと、
前記検知信号発生ステップで発生させた検知信号に基づいて電力を供給すると共に、前記動作待機状態において前記接続から一定時間経過後に電力供給を停止する電力供給ステップと、
設定された時刻になると、電力を供給させる所定の信号を出力する計時ステップと、
を備える、情報処理方法。
A power control step for performing control of power supply;
A detection signal generation step of generating a detection signal only for a predetermined time in response to detection of connection of an external power supply in an operation standby state in which power consumption is suppressed and standby for operation;
A power supply step of supplying power based on the detection signal generated in the detection signal generation step and stopping the power supply after a predetermined time has elapsed from the connection in the operation standby state;
At a set time, a time measuring step for outputting a predetermined signal for supplying power; and
An information processing method comprising:
JP2010073230A 2010-03-26 2010-03-26 Information processing device Active JP5644152B2 (en)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2010073230A JP5644152B2 (en) 2010-03-26 2010-03-26 Information processing device
TW100108097A TWI439852B (en) 2010-03-26 2011-03-10 Information processing device and power control circuit
PCT/JP2011/056345 WO2011118487A1 (en) 2010-03-26 2011-03-17 Information processing device and power supply control circuit
BRPI1105784A BRPI1105784A2 (en) 2010-03-26 2011-03-17 information processing apparatus and power supply control circuit
RU2011147124/08A RU2011147124A (en) 2010-03-26 2011-03-17 INFORMATION PROCESSING DEVICE AND POWER SUPPLY DIAGRAM
KR1020117027522A KR20130002921A (en) 2010-03-26 2011-03-17 Information processing device and power supply control circuit
EP11759293.1A EP2472356B1 (en) 2010-03-26 2011-03-17 Information processing device and power supply control circuit
CN201180002129.0A CN102428424B (en) 2010-03-26 2011-03-17 Information Processing Apparatus And Power Supply Control Circuit
US13/263,756 US8700942B2 (en) 2010-03-26 2011-03-17 Information processing apparatus and power supply control circuit
US14/190,394 US9261937B2 (en) 2010-03-26 2014-02-26 Information processing apparatus and power supply control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010073230A JP5644152B2 (en) 2010-03-26 2010-03-26 Information processing device

Publications (3)

Publication Number Publication Date
JP2011204167A JP2011204167A (en) 2011-10-13
JP2011204167A5 JP2011204167A5 (en) 2013-05-02
JP5644152B2 true JP5644152B2 (en) 2014-12-24

Family

ID=44880717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010073230A Active JP5644152B2 (en) 2010-03-26 2010-03-26 Information processing device

Country Status (1)

Country Link
JP (1) JP5644152B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013161438A1 (en) * 2012-04-27 2013-10-31 ソニー株式会社 Information processing device, information processing method, and program

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682550A (en) * 1995-06-07 1997-10-28 International Business Machines Corporation System for restricting user access to default work area settings upon restoration from nonvolatile memory where the settings are independent of the restored state information
JPH11191931A (en) * 1997-12-25 1999-07-13 Canon Inc Portable type electronic equipment and battery control method therefor
JP2000308256A (en) * 1999-04-22 2000-11-02 Funai Electric Co Ltd Electronic equipment having power-saving function
JP4153646B2 (en) * 2000-03-24 2008-09-24 株式会社東芝 Information data transmission system and its transmitter and receiver
JP3974510B2 (en) * 2002-12-11 2007-09-12 インターナショナル・ビジネス・マシーンズ・コーポレーション Computer apparatus, power management method, and program
JP2009027374A (en) * 2007-07-18 2009-02-05 Toshiba Corp Information processor, and control method

Also Published As

Publication number Publication date
JP2011204167A (en) 2011-10-13

Similar Documents

Publication Publication Date Title
WO2011118487A1 (en) Information processing device and power supply control circuit
US6308279B1 (en) Method and apparatus for power mode transition in a multi-thread processor
KR100958044B1 (en) CPU powerdown method and apparatus therefor
JP3974510B2 (en) Computer apparatus, power management method, and program
US7617407B2 (en) Method and system for power consumption management, and corresponding computer program product
JP2004152304A (en) System and method for holding state data of personal computer in standby state at ac power supply failure
JP2013533562A (en) Computer system, method and computer program product for programming a real time clock
TWI417710B (en) Computer system for saving power consumption of a stand-by/power-off state and method thereof
JP2013518350A (en) Memory power reduction in sleep state
US8078891B2 (en) Method, device, and system for guaranteed minimum processor power state dwell time
JP2007073026A (en) Method of fast booting for computer multimedia playing from standby mode
JPH096465A (en) Information processor and its control method
EP2843502B1 (en) Information processing device, information processing method, and program
TW200842562A (en) Method for judging a rebooting action of a computer system and related computer system
JP5281625B2 (en) Computer reset method and computer
JP5644152B2 (en) Information processing device
JP5644153B2 (en) Information processing apparatus and power supply control circuit
JP5515942B2 (en) Information processing apparatus and power supply control circuit
WO2012126345A1 (en) Computer startup method, startup apparatus, state transition method, and state transition apparatus
TWI489260B (en) Stand-by management method and related management module and computer system
JP2013232083A (en) Information processing device, information processing method, and program
TWI386816B (en) System with automatic switch machine scheduling and automatic switching machine scheduling control method
CN116705088A (en) Power-on and power-off control circuit, power-on and power-off control method, peripheral equipment with SRAM and electronic equipment
WO2013161438A1 (en) Information processing device, information processing method, and program

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130319

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141020

R151 Written notification of patent or utility model registration

Ref document number: 5644152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250