JP5624571B2 - Mobile communication device test signal generator and frequency control method thereof - Google Patents

Mobile communication device test signal generator and frequency control method thereof Download PDF

Info

Publication number
JP5624571B2
JP5624571B2 JP2012036160A JP2012036160A JP5624571B2 JP 5624571 B2 JP5624571 B2 JP 5624571B2 JP 2012036160 A JP2012036160 A JP 2012036160A JP 2012036160 A JP2012036160 A JP 2012036160A JP 5624571 B2 JP5624571 B2 JP 5624571B2
Authority
JP
Japan
Prior art keywords
frequency
signal
output
dds
signal generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012036160A
Other languages
Japanese (ja)
Other versions
JP2013170976A (en
Inventor
紘司 山下
紘司 山下
祐司 関根
祐司 関根
隆 杉本
杉本　　隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2012036160A priority Critical patent/JP5624571B2/en
Publication of JP2013170976A publication Critical patent/JP2013170976A/en
Application granted granted Critical
Publication of JP5624571B2 publication Critical patent/JP5624571B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)

Description

本発明は、携帯端末や基地局装置等の移動体通信機器の試験を行うための信号発生装置に関し、特に、微細な周波数ステップで広帯域に信号周波数を可変できるように、ＤＤＳをフィードバックループに挿入したＰＬＬ構成の信号発生装置のスプリアスの低減と、高速な周波数切換とを両立させるための技術に関する。   The present invention relates to a signal generator for testing a mobile communication device such as a mobile terminal or a base station device, and in particular, inserts a DDS into a feedback loop so that the signal frequency can be varied over a wide band with fine frequency steps. The present invention relates to a technique for achieving both reduction in spurious and high-speed frequency switching in a signal generator having a PLL configuration.

移動体通信で使用される周波数帯は各種通信規格によって異なるが、大まかに８００〜２０００ＭＨｚの範囲が用いられており、それらの周波数帯を用いる端末や基地局装置等の試験を行うために、同等の周波数範囲をカバーし、且つ微細な周波数ステップで周波数可変が可能な信号発生装置が必要となる。   Although the frequency band used in mobile communication varies depending on various communication standards, the range of 800 to 2000 MHz is roughly used, and it is equivalent to test terminals and base station devices using these frequency bands. Therefore, it is necessary to provide a signal generator that covers the frequency range and can vary the frequency with fine frequency steps.

このような広帯域で微細な周波数ステップの試験信号を生成するために、図５に示すように、中間周波信号発生部１１から固定周波数Ｆａで出力される中間周波信号（一般的にデジタル変調波）Ｍと、ＰＬＬ（位相同期ループ制御）方式を用いたローカル信号発生部１２から出力される周波数（Ｆｃ）可変のローカル信号Ｌとを、周波数変換部１３に入力して内部のミキサで混合し、所望周波数に周波数変換する構成が採用されている。また、周波数変換部１３から出力される試験信号Ｓの周波数Ｆｂは、出力周波数指定手段１４によって指定され、その指定された出力周波数Ｆｂの情報を受けた周波数制御部１５によってローカル信号発生部１２が出力するローカル信号Ｌの周波数を可変制御する。   In order to generate such a wideband and fine frequency step test signal, as shown in FIG. 5, an intermediate frequency signal (generally a digital modulation wave) output from the intermediate frequency signal generator 11 at a fixed frequency Fa. M and the frequency (Fc) variable local signal L output from the local signal generator 12 using the PLL (phase locked loop control) method are input to the frequency converter 13 and mixed by an internal mixer, A configuration for frequency conversion to a desired frequency is employed. The frequency Fb of the test signal S output from the frequency converter 13 is specified by the output frequency specifying means 14 and the local signal generator 12 receives the information of the specified output frequency Fb by the frequency controller 15. The frequency of the local signal L to be output is variably controlled.

ここで、ローカル信号発生部１２は、出力周波数指定手段１４によって指定された出力周波数Ｆｂと中間周波信号Ｍの周波数Ｆａとの和（または差）に等しい周波数Ｆｃのローカル信号Ｌを出力する必要があり、例えば、Ｆａを４０００ＭＨｚ、Ｆｂを８００〜２０００ＭＨｚとすれば、Ｆｃの範囲は４８００〜６０００ＭＨｚとなる。   Here, the local signal generator 12 needs to output a local signal L having a frequency Fc equal to the sum (or difference) of the output frequency Fb specified by the output frequency specifying means 14 and the frequency Fa of the intermediate frequency signal M. Yes, for example, if Fa is 4000 MHz and Fb is 800 to 2000 MHz, the Fc range is 4800 to 6000 MHz.

上記のように、広い周波数範囲のローカル信号Ｌを、例えば１００ｋＨｚのような微細な周波数ステップで正確に且つ安定に出力させるための構成として、図に示しているように、ＰＬＬ方式のフィードバックループにＤＤＳ（ダイレクトデジタルシンセサイザ）を用いたものが知られている。   As described above, as shown in the figure, a local feedback signal L in a wide frequency range is output to a PLL feedback loop as a configuration for accurately and stably outputting a local signal L at a fine frequency step such as 100 kHz. A device using a DDS (Direct Digital Synthesizer) is known.

この構成のローカル信号発生器１２は、ＶＣＯ１２１が制御信号Ｖｃに応じた周波数Ｆｃで出力する信号Ｌを、ＤＤＳ１２３が扱える周波数帯になるように、分周器１２２によってＮ分周してＤＤＳ１２３に入力する。   The local signal generator 12 having this configuration divides the signal L output by the VCO 121 at the frequency Fc corresponding to the control signal Vc by N by the frequency divider 122 so as to be a frequency band that can be handled by the DDS 123 and inputs the signal to the DDS 123. To do.

ＤＤＳ１２３は、図６のように、設定される位相変化幅ΔΦを、クロック信号Ｂ（この場合、分周器１２２の出力）の周期で累積加算し、その累積加算結果をｎビットで出力する累積加算器１２３ａと、１周期分のサイン波形データがｎビットで指定されるアドレス領域にアドレス順に予め記憶されていて、累積加算器１２３ａの出力値が示すアドレスのデータを出力する波形メモリ１２３ｂと、波形メモリ１２３ｂから出力された波形データをアナログ信号に順次変換するＤ／Ａ変換器１２３ｃとで構成されている。   As shown in FIG. 6, the DDS 123 cumulatively adds the set phase change width ΔΦ in the period of the clock signal B (in this case, the output of the frequency divider 122), and outputs the cumulative addition result in n bits. An adder 123a, a waveform memory 123b in which sine waveform data for one cycle is stored in advance in an address area designated by n bits in order of addresses, and outputs data at an address indicated by the output value of the cumulative adder 123a; It comprises a D / A converter 123c that sequentially converts the waveform data output from the waveform memory 123b into an analog signal.

したがって、Ｄ／Ａ変換器１２３ｃから出力される信号Ｄの周波数Ｆｚは、クロック信号Ｂの周波数をＦｘ（＝Ｆｃ／Ｎ）とすれば、
Ｆｚ＝Ｆｘ・ΔΦ／２ｎ
＝Ｆｃ・ΔΦ／（Ｎ・２ｎ）
となり、ＶＣＯ１２１の出力周波数Ｆｃに対して、比例係数ΔΦ／（Ｎ・２ｎ）を乗じた周波数Ｆｚの信号Ｄが得られる。 Therefore, the frequency Fz of the signal D output from the D / A converter 123c is as follows if the frequency of the clock signal B is Fx (= Fc / N):
Fz = Fx · ΔΦ / 2 n
= Fc · ΔΦ / (N · 2 n )
Thus, a signal D having a frequency Fz obtained by multiplying the output frequency Fc of the VCO 121 by a proportional coefficient ΔΦ / (N · 2 n ) is obtained.

このＤＤＳ１２３の出力信号Ｄは、ＬＰＦ（ローパスフィルタ）１２４に入力され、高調波成分が除去されて位相比較器１２５に入力される。位相比較器１２５は、ＬＰＦ１２４の出力信号Ｄ′と、基準信号発生器１２６から出力される周波数Ｆｒの基準信号Ｒとの位相・周波数の比較を行い、その周波数差・位相差に応じた誤差信号Ｅをループフィルタ１２７に出力する。ループフィルタ１２７は、位相比較器１２５に入力される信号Ｄ′が基準信号Ｒに周波数同期および位相同期させる方向の制御信号Ｖｃを生成してＶＣＯ１２１に与える。   The output signal D of the DDS 123 is input to an LPF (low-pass filter) 124, where harmonic components are removed and input to the phase comparator 125. The phase comparator 125 compares the phase / frequency of the output signal D ′ of the LPF 124 with the reference signal R of the frequency Fr output from the reference signal generator 126, and an error signal corresponding to the frequency difference / phase difference. E is output to the loop filter 127. The loop filter 127 generates a control signal Vc in a direction in which the signal D ′ input to the phase comparator 125 is frequency-synchronized and phase-synchronized with the reference signal R, and supplies the control signal Vc to the VCO 121.

上記ループ制御により、
Ｆｒ＝Ｆｚ＝Ｆｃ・ΔΦ／（Ｎ・２ｎ）
となり、ＶＣＯ１２１の出力信号Ｌの周波数Ｆｃは、
Ｆｃ＝Ｆｒ・（Ｎ・２ｎ）／ΔΦ
にロックされる。 By the above loop control,
Fr = Fz = Fc · ΔΦ / (N · 2 n )
The frequency Fc of the output signal L of the VCO 121 is
Fc = Fr · (N · 2 n ) / ΔΦ
Locked to.

したがって、（Ｎ・２ｎ）を固定値とすれば、周波数Ｆｃが例えば４８００〜６０００ＭＨの範囲の所望値となるように、周波数制御部１５によって、Ｆｒ（＝Ｆｚ）、ΔΦの値を設定すれば、所望周波数の試験信号を出力させるための安定なローカル信号Ｌを得ることができる。 Therefore, if (N · 2 n ) is a fixed value, the frequency controller 15 sets the values of Fr (= Fz) and ΔΦ so that the frequency Fc becomes a desired value in the range of 4800 to 6000 MH, for example. Thus, a stable local signal L for outputting a test signal having a desired frequency can be obtained.

なお、このように、フィードバックループにＤＤＳを挿入したＰＬＬ構成の信号発生器は、例えば次の特許文献１に開示されている。   Note that a signal generator having a PLL configuration in which a DDS is inserted in a feedback loop as described above is disclosed in, for example, the following Patent Document 1.

特開平７−１３１３４３号公報JP-A-7-131343

上記のようにＤＤＳを用いたＰＬＬ構成の信号発生器では、ＤＤＳによる微細なステップの周波数可変が可能であるが、ＤＤＳの内部でデジタルの離散値データからアナログ信号に変換するＤ／Ａ変換処理に起因してスプリアスが発生する。   As described above, in the signal generator having the PLL configuration using the DDS, the frequency of the fine steps can be varied by the DDS, but the D / A conversion processing for converting the digital discrete value data into the analog signal inside the DDS. Due to this, spurious is generated.

以下、このスプリアスの発生原理を説明する。
前記したように、ＤＤＳ１２３のクロック周波数をＦｘとすると、ＤＤＳ内部のＤ／Ａ変換器のサンプリング周波数はＦｘである。また、ＤＤＳ１２３の出力信号Ｄについての高調波成分の周波数は、２Ｆｚ、３Ｆｚ、…、ｍＦｚ（ｍは２以上の整数）となる。 Hereinafter, the generation principle of this spurious will be described.
As described above, if the clock frequency of the DDS 123 is Fx, the sampling frequency of the D / A converter in the DDS is Fx. Further, the frequency of the harmonic component for the output signal D of the DDS 123 is 2Fz, 3Fz,..., MFz (m is an integer of 2 or more).

このとき、サンプリング定理により、サンプリング周波数Ｆｘの１／２の周波数でエイリアシング（折り返し）が発生し、例えば図７のように、Ｆｘ／２とＦｘの間にある高調波成分３Ｆｚ〜５ＦｚをＦｘ／２で折り返した折り返し成分Ｆｚ（３）〜Ｆｚ（５）が発生する。   At this time, according to the sampling theorem, aliasing (folding) occurs at a frequency half that of the sampling frequency Fx. For example, as shown in FIG. 7, harmonic components 3Fz to 5Fz between Fx / 2 and Fx are changed to Fx / The folding components Fz (3) to Fz (5) folded at 2 are generated.

前記したように、ＤＤＳ１２３の出力側にはその高調波成分を除去するためのＬＰＦ１２４が設けられるが、その特性はカットオフ周波数Ｆｅが、Ｆｚと２Ｆｚの間になるように設定されるから、図のようにＦｚより周波数が低い折り返し成分Ｆｚ（５）を除去することができない。   As described above, the LPF 124 for removing the harmonic component is provided on the output side of the DDS 123, but the characteristic is set so that the cutoff frequency Fe is between Fz and 2Fz. Thus, the aliasing component Fz (5) having a frequency lower than that of Fz cannot be removed.

また、周波数Ｆｚが可変されることを考えると、その可変分を見越してカットオフ周波数Ｆｅを高めにとる必要があり、より低次の折り返し成分（例えばＦｚ（４））がＬＰＦ１２４を通過する場合もある。   Further, considering that the frequency Fz is variable, it is necessary to increase the cutoff frequency Fe in anticipation of the variable amount, and a lower-order aliasing component (for example, Fz (4)) passes through the LPF 124. There is also.

このようにしてＬＰＦ１２４を通過した折り返し成分は、周波数Ｆｚの基本波成分とともに位相比較器１２５に入力されて周波数Ｆｒ（＝Ｆｚ）の基準信号と位相比較され、その位相差に応じた信号がループフィルタ１２７に入力される。ここで、折り返し成分と基準信号との周波数差｜Ｆｚ−Ｆｚ（５）｜が、ループフィルタ１２７の通過帯域の外にあれば、その折り返し成分による影響は除外されるが、ループフィルタ１２７の通過帯域内にあれば、その折り返し成分によって位相変調雑音（スプリアス）が生じ、出力信号の純度を低下させる。   The folded component that has passed through the LPF 124 in this way is input to the phase comparator 125 together with the fundamental wave component of the frequency Fz and is compared in phase with the reference signal of the frequency Fr (= Fz), and a signal corresponding to the phase difference is looped. Input to the filter 127. Here, if the frequency difference | Fz−Fz (5) | between the aliasing component and the reference signal is outside the pass band of the loop filter 127, the influence of the aliasing component is excluded, but the passage of the loop filter 127 is performed. If within the band, the aliasing component causes phase modulation noise (spurious), which lowers the purity of the output signal.

これを防ぐために、ループフィルタ１２７の通過帯域を狭くすることが考えられるが、ループフィルタ１２７の通過帯域を狭くすればループの応答速度が低下してしまい、周波数を高速に変化させることができなくなり、例えばＧＳＭ（登録商標）のように、周波数ホッピングによるスペクトラム拡散方式を用いた機器の試験が行えなくなってしまう。   In order to prevent this, it is conceivable to narrow the pass band of the loop filter 127. However, if the pass band of the loop filter 127 is narrowed, the response speed of the loop is lowered and the frequency cannot be changed at high speed. For example, as in GSM (registered trademark), it becomes impossible to test a device using a spread spectrum method by frequency hopping.

具体的な数値例で示すと、Ｆｚ＝１６．６７Ｍｚ、Ｆｘ＝１００ＭＨｚ、ループフィルタ１２７のカットオフ周波数Ｆｇ＝１００ｋＨｚとすると、５Ｆｚ＝８３．３５ＭＨｚ、折り返し成分Ｆｚ（５）＝１６．６５ＭＨｚ＜Ｆｚとなり、この折り返し成分がＬＰＦ１２４を通過し、それによって生じる位相誤差成分は、｜Ｆｚ−Ｆｚ（５）｜＝２０ｋＨｚ＜Ｆｇとなって、ループフィルタ１２７を通過してしまい、２０ｋＨｚで位相変調された雑音成分（スプリアス）が発生して出力信号の純度を低下させてしまう。   As a specific numerical example, assuming that Fz = 16.67 Mz, Fx = 100 MHz, and the cut-off frequency Fg = 100 kHz of the loop filter 127, 5Fz = 83.35 MHz and the aliasing component Fz (5) = 16.65 MHz <Fz. This aliasing component passes through the LPF 124, and the phase error component generated thereby becomes | Fz−Fz (5) | = 20 kHz <Fg, passes through the loop filter 127, and is phase-modulated at 20 kHz. Noise components (spurious) are generated and the purity of the output signal is lowered.

なお、前記特許文献１においては、ＤＤＳによって生じるスプリアスがループフィルタの通過帯域内に入らないようなパラメータの組合せを出力周波数毎に予め求めておき、指定された出力周波数に対応するパラメータの組合せを選択して設定することで、スプリアスの発生を抑圧しているが、スプリアスがループフィルタの通過帯域内に入らないようにするためには、前記したように可能な限りループフィルタの通過帯域を狭くしなければならず、前記した高速な周波数切替を犠牲にしなければならない。また、スプリアスがループフィルタの通過帯域外にあっても、ループフィルタの減衰特性に対してスプリアスの信号強度が大きい場合は、スプリアスを十分に抑圧できない。   In Patent Document 1, a combination of parameters is determined in advance for each output frequency so that spurious generated by DDS does not fall within the pass band of the loop filter, and a combination of parameters corresponding to the designated output frequency is obtained. Although spurious generation is suppressed by selecting and setting, in order to prevent spurious noise from entering the passband of the loop filter, the passband of the loop filter is made as narrow as possible as described above. Must be sacrificed at the expense of the fast frequency switching described above. Even if the spurious is outside the passband of the loop filter, the spurious cannot be sufficiently suppressed if the signal strength of the spurious is large with respect to the attenuation characteristic of the loop filter.

本発明はこれを解決し、スプリアスの低減と高速周波数切換とを両立させた移動体通信機器試験用信号発生装置およびその周波数制御方法を提供することを目的としている。   An object of the present invention is to solve this problem, and to provide a mobile communication device test signal generator and a frequency control method thereof that can achieve both spurious reduction and high-speed frequency switching.

前記目的を達成するために、本発明の請求項１の移動体通信機器試験用信号発生装置は、
移動体通信機器試験のために変調された所定周波数の中間周波信号を出力する中間周波信号発生部（１１）と、
設定情報に応じた周波数のローカル信号を生成出力するローカル信号発生部（２１）と、
前記中間周波信号と前記ローカル信号とを混合して、試験用信号を出力する周波数変換部（１３）と、
前記周波数変換部が出力する試験用信号の出力周波数を所定範囲で任意に指定するための出力周波数指定手段（１４）と、
前記出力周波数指定手段によって指定された出力周波数の試験信号が前記周波数変換部から出力されるために必要な設定情報を前記ローカル信号発生部に与える周波数制御部（２５）とを有し、
前記ローカル信号発生部が、
制御信号に応じた周波数の信号を出力するＶＣＯ（１２１）と、
正弦波の波形データをメモリに予め記憶し、前記ＶＣＯの出力信号またはこれを分周した信号をクロックとして受けて、該クロックの周期で、前記周波数制御部によって設定された位相変化幅を累積加算し、該累積加算結果で指定されるアドレスの波形データを前記メモリから読出してＤ／Ａ変換するＤＤＳ（１２３）と、
前記ＤＤＳの出力信号から高調波成分を除去するためのＬＰＦ（１２４）と、
前記周波数制御部によって設定された周波数の基準信号を出力する基準信号発生器（１２６）と、
前記ＬＰＦの出力と前記基準信号の位相・周波数比較を行う位相比較器（１２５）と、
前記位相比較器の出力を平滑して、前記ＬＰＦの出力信号を前記基準信号に同期させるための制御信号を生成して前記ＶＣＯに与えるループフィルタ（１２７）とを含む構成を有している移動体通信機器試験用信号発生装置において、
前記周波数制御部は、
前記周波数変換部から出力される試験用信号の周波数が、前記出力周波数指定手段で指定された値となるために必要な前記位相変化幅および前記基準信号の周波数の設定値の組合せのうち、前記ＤＤＳに入力されるクロックの周波数が該ＤＤＳの出力信号の周波数の３以上の整数Ｐ倍に等しくなる組合せを選択して前記ＤＤＳおよび前記基準信号発生器に設定することで、前記ＤＤＳのＤ／Ａ変換処理で生じる高調波の折り返し成分の周波数を基本波および高調波の周波数に一致させた状態で前記ＬＰＦに入力させ、前記基本波の周波数成分を抽出させるように構成されているとともに、
前記出力周波数指定手段が指定する出力周波数の全範囲を複数の帯域に分け、指定された出力周波数を含む帯域が高くなるにつれて前記整数Ｐを段階的に大きくし、且つ、前記位相変化幅を段階的に小さく設定することで、前記出力周波数の全範囲の幅より可変範囲が狭い前記基準周波数で前記出力周波数の全範囲の試験信号を出力させることを特徴とする。 In order to achieve the above object, a mobile communication device test signal generator according to claim 1 of the present invention is provided.
An intermediate frequency signal generator (11) for outputting an intermediate frequency signal of a predetermined frequency modulated for a mobile communication device test;
A local signal generator (21) for generating and outputting a local signal having a frequency according to the setting information;
A frequency converter (13) for mixing the intermediate frequency signal and the local signal and outputting a test signal;
Output frequency designating means (14) for arbitrarily designating the output frequency of the test signal output by the frequency converter within a predetermined range;
A frequency control unit (25) for providing the local signal generation unit with setting information necessary for the test signal having the output frequency specified by the output frequency specifying means to be output from the frequency conversion unit;
The local signal generator is
A VCO (121) that outputs a signal having a frequency according to the control signal;
Sinusoidal waveform data is stored in memory in advance, the output signal of the VCO or a signal obtained by dividing it is received as a clock, and the phase change width set by the frequency control unit is cumulatively added at the clock cycle. DDS (123) for reading out waveform data at an address specified by the cumulative addition result from the memory and performing D / A conversion;
LPF (124) for removing harmonic components from the output signal of the DDS;
A reference signal generator (126) for outputting a reference signal having a frequency set by the frequency control unit;
A phase comparator (125) for comparing the phase and frequency of the output of the LPF and the reference signal;
A movement having a configuration including a loop filter (127) that smoothes the output of the phase comparator, generates a control signal for synchronizing the output signal of the LPF with the reference signal, and applies the control signal to the VCO In the signal generator for testing body communication equipment,
The frequency control unit
Of the combinations of the phase change width and the set value of the reference signal frequency necessary for the frequency of the test signal output from the frequency converter to be a value specified by the output frequency specifying means, By selecting a combination in which the frequency of the clock input to the DDS is equal to an integer P times 3 or more of the frequency of the output signal of the DDS and setting it to the DDS and the reference signal generator, the D / D of the DDS The frequency component of the harmonic component generated by the A conversion process is input to the LPF in a state where it matches the fundamental frequency and the harmonic frequency, and the frequency component of the fundamental component is extracted.
The entire range of the output frequency specified by the output frequency specifying means is divided into a plurality of bands, the integer P is increased stepwise as the band including the specified output frequency becomes higher, and the phase change width is set. The test signal of the entire range of the output frequency is output at the reference frequency whose variable range is narrower than the width of the entire range of the output frequency .

また、本発明の請求項２の移動体通信機器試験用信号発生装置の周波数制御方法は、

移動体通信機器試験のために変調された所定周波数の中間周波信号を出力する中間周波信号発生部（１１）と、
設定情報に応じた周波数のローカル信号を生成出力するローカル信号発生部（２１）と、
前記中間周波信号と前記ローカル信号とを混合して、試験用信号を出力する周波数変換部（１３）と、
前記周波数変換部が出力する試験用信号の出力周波数を所定範囲で任意に指定するための出力周波数指定手段（１４）と、
前記出力周波数指定手段によって指定された出力周波数の試験信号が前記周波数変換部から出力されるために必要な設定情報を前記ローカル信号発生部に与える周波数制御部（２５）とを有し、
前記ローカル信号発生部が、
制御信号に応じた周波数の信号を出力するＶＣＯ（１２１）と、
正弦波の波形データをメモリに予め記憶し、前記ＶＣＯの出力信号またはこれを分周した信号をクロックとして受けて、該クロックの周期で、前記周波数制御部によって設定された位相変化幅を累積加算し、該累積加算結果で指定されるアドレスの波形データを前記メモリから読出してＤ／Ａ変換するＤＤＳ（１２３）と、
前記ＤＤＳの出力信号から高調波成分を除去するためのＬＰＦ（１２４）と、
前記周波数制御部によって設定された周波数の基準信号を出力する基準信号発生器（１２６）と、
前記ＬＰＦの出力と前記基準信号の位相・周波数比較を行う位相比較器（１２５）と、
前記位相比較器の出力を平滑して、前記ＬＰＦの出力信号を前記基準信号に同期させるための制御信号を生成して前記ＶＣＯに与えるループフィルタ（１２７）とを含む構成を有している移動体通信機器試験用信号発生装置における前記周波数制御部の周波数制御方法であって、
前記周波数変換部から出力される試験用信号の周波数が、前記出力周波数指定手段によって指定された値となるために必要な前記位相変化幅および前記基準信号の周波数の設定値の組合せのうち、前記ＤＤＳに入力されるクロックの周波数が該ＤＤＳの出力信号の周波数の３以上の整数Ｐ倍に等しくなる組合せを選択して前記ＤＤＳおよび前記基準信号発生器に設定することで、前記ＤＤＳのＤ／Ａ変換処理で生じる高調波の折り返し成分の周波数を基本波および高調波の周波数に一致させた状態で前記ＬＰＦに入力させ、前記基本波の周波数成分を抽出させるとともに、
前記出力周波数指定手段が指定する出力周波数の全範囲を複数の帯域に分け、指定された出力周波数を含む帯域が高くなるにつれて前記整数Ｐを段階的に大きくし、且つ、前記位相変化幅を段階的に小さく設定することで、前記出力周波数の全範囲の幅より可変範囲が狭い前記基準周波数で前記出力周波数の全範囲の試験信号を出力させることを特徴とする。 The frequency control method of the mobile communication device test signal generator according to claim 2 of the present invention is:

An intermediate frequency signal generator (11) for outputting an intermediate frequency signal of a predetermined frequency modulated for a mobile communication device test;
A local signal generator (21) for generating and outputting a local signal having a frequency according to the setting information;
A frequency converter (13) for mixing the intermediate frequency signal and the local signal and outputting a test signal;
Output frequency designating means (14) for arbitrarily designating the output frequency of the test signal output by the frequency converter within a predetermined range;
A frequency control unit (25) for providing the local signal generation unit with setting information necessary for the test signal having the output frequency specified by the output frequency specifying means to be output from the frequency conversion unit;
The local signal generator is
A VCO (121) that outputs a signal having a frequency according to the control signal;
Sinusoidal waveform data is stored in memory in advance, the output signal of the VCO or a signal obtained by dividing it is received as a clock, and the phase change width set by the frequency control unit is cumulatively added at the clock cycle. DDS (123) for reading out waveform data at an address designated by the cumulative addition result from the memory and performing D / A conversion;
LPF (124) for removing harmonic components from the output signal of the DDS;
A reference signal generator (126) for outputting a reference signal having a frequency set by the frequency control unit;
A phase comparator (125) for comparing the phase and frequency of the output of the LPF and the reference signal;
A movement having a configuration including a loop filter (127) that smoothes the output of the phase comparator, generates a control signal for synchronizing the output signal of the LPF with the reference signal, and applies the control signal to the VCO A frequency control method of the frequency control unit in the signal generator for body communication equipment test,
Of the combinations of the phase change width and the set value of the frequency of the reference signal necessary for the frequency of the test signal output from the frequency converter to be a value specified by the output frequency specifying means, By selecting a combination in which the frequency of the clock input to the DDS is equal to an integer P times 3 or more of the frequency of the output signal of the DDS and setting it to the DDS and the reference signal generator, the D / D of the DDS The frequency of the harmonic aliasing component generated by the A conversion process is input to the LPF in a state where it matches the fundamental wave and the harmonic frequency, and the frequency component of the fundamental wave is extracted.
The entire range of the output frequency specified by the output frequency specifying means is divided into a plurality of bands, the integer P is increased stepwise as the band including the specified output frequency becomes higher, and the phase change width is set. The test signal of the entire range of the output frequency is output at the reference frequency whose variable range is narrower than the width of the entire range of the output frequency .

このように、本発明は、ＤＤＳに入力されるクロックの周波数が、ＤＤＳの出力信号の周波数の３以上の整数倍に等しくなるように位相変化幅、基準信号の周波数を設定しているから、ＤＤＳ内部のＤ／Ａ変換処理で折り返される成分の周波数が基本波及び高調波成分と一致し、高調波成分をＬＰＦで除去することで折り返し成分の影響を除去することができる。このため、ループフィルタの帯域を狭くすることなく試験用信号のスプリアスを抑圧でき、周波数ホッピング等の高速な周波数切換が可能となる。   As described above, the present invention sets the phase change width and the frequency of the reference signal so that the frequency of the clock input to the DDS is equal to an integer multiple of 3 or more of the frequency of the output signal of the DDS. The frequency of the component folded by the D / A conversion processing inside the DDS matches the fundamental wave and the harmonic component, and the influence of the folding component can be removed by removing the harmonic component with the LPF. For this reason, it is possible to suppress spuriousness of the test signal without narrowing the band of the loop filter, and high-speed frequency switching such as frequency hopping becomes possible.

本発明の実施形態の構成図Configuration diagram of an embodiment of the present invention ＤＤＳの出力信号成分を説明するための図The figure for demonstrating the output signal component of DDS 周波数設定情報のテーブル例を示す図The figure which shows the example of a table of frequency setting information 出力周波数を複数の範囲に分けて周波数制御を行う場合の説明図Explanatory diagram when performing frequency control by dividing the output frequency into multiple ranges 従来装置の構成図Configuration diagram of conventional equipment ＤＤＳの基本構成図Basic configuration diagram of DDS ＤＤＳの出力信号成分を説明するための図The figure for demonstrating the output signal component of DDS

以下、図面に基づいて本発明の実施の形態を説明する。
図１は、本発明を適用した移動体通信機器試験用信号発生装置（以下、単に信号発生装置という）２０の構成を示している。なお、前記構成と同一要素には同一符号を付している。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 shows the configuration of a mobile communication device test signal generator (hereinafter simply referred to as a signal generator) 20 to which the present invention is applied. In addition, the same code | symbol is attached | subjected to the same element as the said structure.

この信号発生装置２０は、前記同様に、中間周波信号発生部１１によって移動体通信機器の試験のためにデジタル変調された周波数固定（例えばＦａ＝４０００ＭＨｚ）の中間周波信号Ｍを生成し、この中間周波信号Ｍと、ＰＬＬ方式を用いたローカル信号発生部２１から出力される周波数可変のローカル信号Ｌとを、周波数変換部１３に入力して内部のミキサで混合し、所望周波数に周波数変換する構成が採用されている。   Similarly to the above, the signal generator 20 generates an intermediate frequency signal M having a fixed frequency (for example, Fa = 4000 MHz) digitally modulated by the intermediate frequency signal generator 11 for the test of the mobile communication device. A configuration in which the frequency signal M and the variable frequency local signal L output from the local signal generator 21 using the PLL system are input to the frequency converter 13 and mixed by an internal mixer, and the frequency is converted to a desired frequency. Is adopted.

出力周波数指定手段１４は、図示しない操作部等の操作によって試験用信号の出力周波数Ｆｂを所定範囲(例えば８００〜２０００ＧＨｚ)で任意に指定させ、周波数制御部１５は、周波数変換部１３から出力される試験信号Ｓの周波数が、指定された出力周波数Ｆｂとなるために必要な周波数Ｆｃ′のローカル信号Ｌを出力させる設定情報をローカル信号発生部２１に設定する。   The output frequency designating unit 14 arbitrarily designates the output frequency Fb of the test signal within a predetermined range (for example, 800 to 2000 GHz) by operating an operation unit (not shown), and the frequency control unit 15 is output from the frequency conversion unit 13. Setting information for outputting the local signal L of the frequency Fc ′ necessary for the frequency of the test signal S to be the designated output frequency Fb is set in the local signal generator 21.

ローカル信号発生部２１は、前記したローカル信号発生部１２の出力部に逓倍器１２８を加えた構成を有している。   The local signal generation unit 21 has a configuration in which a multiplier 128 is added to the output unit of the local signal generation unit 12 described above.

即ち、ＶＣＯ１２１が制御信号Ｖｃに応じた周波数Ｆｃの信号Ａを出力し、その出力信号Ａを分周器１２２がＮ分周してＤＤＳ１２３にクロックＢとして入力する。   That is, the VCO 121 outputs a signal A having a frequency Fc corresponding to the control signal Vc, and the output signal A is frequency-divided by the frequency divider 122 and input to the DDS 123 as the clock B.

ＤＤＳ１２３は、前記図６に示した構成を有しており、累積加算器１２３ａが、周波数制御部２５から設定された位相変化幅ΔΦをクロックの周期で累積加算し、累積加算結果で波形メモリ１２３ｂのアドレスを指定して、波形メモリ１２３ｂに記憶されている正弦波の波形データを読出し、これをＤ／Ａ変換器１２３ｃによってアナログの信号Ｄに変換する。   The DDS 123 has the configuration shown in FIG. 6, and the cumulative adder 123a cumulatively adds the phase change width ΔΦ set from the frequency control unit 25 in the clock cycle, and the waveform memory 123b uses the cumulative addition result. The waveform data of the sine wave stored in the waveform memory 123b is read out, and this is converted into an analog signal D by the D / A converter 123c.

ＤＤＳ１２３の出力信号ＤはＬＰＦ１２４に入力されて高調波成分が除去され、そのＬＰＦ１２４の出力Ｄ′と基準信号発生器１２６から出力される基準信号Ｒとが位相比較器１２５に入力されて両者の位相差、周波数差が検出される。なお、この基準信号Ｒの周波数Ｆｒは、周波数制御部２５によって設定される。   The output signal D of the DDS 123 is input to the LPF 124 to remove the harmonic component, and the output D ′ of the LPF 124 and the reference signal R output from the reference signal generator 126 are input to the phase comparator 125 to determine the level of both. Phase difference and frequency difference are detected. The frequency Fr of the reference signal R is set by the frequency control unit 25.

位相比較器１２５の出力Ｅはループフィルタ１２７に入力されて平滑され、ＬＰＦ１２４の出力を基準信号Ｒに周波数同期および位相同期させるための制御信号Ｖｃが生成されてＶＣＯ１２１に与えられる。   The output E of the phase comparator 125 is input to the loop filter 127 and smoothed, and a control signal Vc for synchronizing the output of the LPF 124 with the reference signal R in frequency synchronization and phase synchronization is generated and applied to the VCO 121.

また、ＶＣＯ１２１の出力Ａは、逓倍器１２８によってＫ倍（例えば４倍）に周波数逓倍され、その逓倍出力がローカル信号Ｌとして周波数変換部１３に入力される。   The output A of the VCO 121 is frequency multiplied by K times (for example, 4 times) by the multiplier 128, and the multiplied output is input to the frequency conversion unit 13 as the local signal L.

このローカル信号発生部２１においても、前記したループ制御により、
Ｆｒ＝Ｆｚ＝Ｆｃ・ΔΦ／（Ｎ・２ｎ）
となり、ＶＣＯ１２１の出力信号Ａの周波数Ｆｃは、
Ｆｃ＝Ｆｒ・（Ｎ・２ｎ）／ΔΦ
にロックされ、ローカル信号Ｌの周波数Ｆｃ′は、
Ｆｃ′＝Ｋ・Ｆｃ＝Ｆｒ・Ｋ・（Ｎ・２ｎ）／ΔΦ
となる。 Even in the local signal generator 21, the loop control described above allows
Fr = Fz = Fc · ΔΦ / (N · 2 n )
The frequency Fc of the output signal A of the VCO 121 is
Fc = Fr · (N · 2 n ) / ΔΦ
And the frequency Fc ′ of the local signal L is
Fc ′ = K · Fc = Fr · K · (N · 2 n ) / ΔΦ
It becomes.

したがって、周波数制御部２５により、Ｋ・（Ｎ・２ｎ）を固定値とし、周波数Ｆｃ′が、例えば中間周波信号Ｍと出力周波数指定手段１４で指定された出力周波数Ｆｂとの和に等しくなるようなＦｒ（＝Ｆｚ）、ΔΦの値を設定情報として求めてローカル信号発生部２１に設定すれば、指定出力周波数Ｆｂの試験信号を出力させることができる。 Therefore, the frequency control unit 25 sets K · (N · 2 n ) as a fixed value, and the frequency Fc ′ becomes equal to, for example, the sum of the intermediate frequency signal M and the output frequency Fb designated by the output frequency designation means 14. If such values of Fr (= Fz) and ΔΦ are obtained as setting information and set in the local signal generator 21, a test signal having the designated output frequency Fb can be output.

ただし、前記したようにＤＤＳ１２３を用いたことによるスプリアス発生という問題がある。この問題を解決するために、実施形態の周波数制御部２５は、周波数変換部１３から出力される試験用信号Ｓの周波数Ｆｂが、出力周波数指定手段１４によって指定された値となるためのローカル信号を出力させる位相変化幅ΔΦおよび基準信号周波数Ｆｒの設定値の組合せのうち、ＤＤＳ１２３に入力されるクロックＢの周波数ＦｘがＤＤＳ１２３の出力信号Ｄの周波数Ｆｚの３以上の整数（Ｐ）倍に等しくなる組合せを選択して設定しており、これによってＤＤＳ１２３を用いたことによるスプリアス発生という問題を解決している。   However, there is a problem that spurious is generated by using the DDS 123 as described above. In order to solve this problem, the frequency control unit 25 according to the embodiment uses a local signal for the frequency Fb of the test signal S output from the frequency conversion unit 13 to be a value specified by the output frequency specifying means 14. The frequency Fx of the clock B input to the DDS 123 is equal to an integer (P) multiple of 3 or more of the frequency Fz of the output signal D of the DDS 123 among the combination of the set value of the phase change width ΔΦ and the reference signal frequency Fr As a result, the problem of spurious generation due to the use of the DDS 123 is solved.

即ち、前記した図７から明らかなように、Ｆｘ／２〜Ｆｘの間にあるｍ次高調波の折り返し成分の周波数Ｆｚ（ｍ）は、
Ｆｚ（ｍ）＝（Ｆｘ／２）−［ｍ・Ｆｚ−（Ｆｘ／２）］＝Ｆｘ−ｍ・Ｆｚ
になる。 That is, as apparent from FIG. 7 described above, the frequency Fz (m) of the aliasing component of the m-order harmonic between Fx / 2 and Fx is
Fz (m) = (Fx / 2) − [m · Fz− (Fx / 2)] = Fx−m · Fz
become.

ここで、３以上の整数Ｐについて、
Ｆｘ＝Ｐ・Ｆｚ
であれば、
Ｆｚ（ｍ）＝Ｐ・Ｆｚ−ｍ・Ｆｚ＝（Ｐ−ｍ）Ｆｚ
となる。 Here, for an integer P of 3 or more,
Fx = P · Fz
If,
Fz (m) = P.Fz-m.Fz = (Pm) Fz
It becomes.

（Ｐ−ｍ）はＰ＞ｍの条件で整数であるから折り返し成分の周波数はＦｚの整数倍に一致する。さらに、Ｐをスプリアス上の問題となる高調波の次数（原理上３以上）より大きな値（例えばＰ＝６）に設定すれば、Ｆｘ／２（＝Ｐ・Ｆｚ／２＝３Ｆｚ）より周波数が高い次数ｍ＝４、ｍ＝５についての折り返し成分の周波数は、
Ｆｚ（４）＝（６−４）Ｆｚ＝２Ｆｚ
Ｆｚ（５）＝（６−５）Ｆｚ＝Ｆｚ
となり、図２のように、４次高調波の折り返し成分が２次高調波と重なり、５次高調波の折り返し成分が基本波と重なる。 Since (P−m) is an integer under the condition of P> m, the frequency of the aliasing component coincides with an integral multiple of Fz. Furthermore, if P is set to a value (for example, P = 6) larger than the harmonic order (3 or more in principle) that causes spurious problems, the frequency is higher than Fx / 2 (= P · Fz / 2 = 3Fz). The frequency of the aliasing component for high orders m = 4, m = 5 is
Fz (4) = (6-4) Fz = 2Fz
Fz (5) = (6-5) Fz = Fz
As shown in FIG. 2, the folding component of the fourth harmonic overlaps with the second harmonic, and the folding component of the fifth harmonic overlaps with the fundamental wave.

したがって、２次高調波の周波数成分はＬＰＦ１２４で除去され、基本波成分のみがＬＰＦ１２４を通過して位相比較器１２５に入力されることになり、折り返し成分によるスプリアス発生は抑制される。   Therefore, the frequency component of the second harmonic is removed by the LPF 124, and only the fundamental wave component passes through the LPF 124 and is input to the phase comparator 125, and spurious generation due to the aliasing component is suppressed.

なお、ＦｘがＦｚ（＝Ｆｒ）のＰ倍とすれば、Ｆｘ＝Ｆｃ／Ｎであるから
Ｆｚ＝Ｆｘ／Ｐ＝Ｆｃ／（Ｎ・Ｐ） ……（１）
となる。一方、前記式で、
Ｆｚ＝Ｆｃ・ΔΦ／（Ｎ・２ｎ） ……（２）
であるから、式（１）、（２）の右辺同士を等しいとして整理すれば、
ΔΦ＝２ｎ／Ｐ ……（３）
となる。 If Fx is P times Fz (= Fr), then Fx = Fc / N. Fz = Fx / P = Fc / (N · P) (1)
It becomes. On the other hand,
Fz = Fc · ΔΦ / (N · 2 n ) (2)
Therefore, if the right sides of the expressions (1) and (2) are arranged as equal,
ΔΦ = 2 n / P (3)
It becomes.

つまり、３以上の整数Ｐに対して、位相変化幅ΔΦを式（３）で表される値に設定し、基準周波数Ｆｒ（＝Ｆｚ）を式（１）で表される値に設定することで、折り返し成分によるスプリアスの無い指定出力周波数Ｆｂの試験信号Ｓを出力させることができる。   That is, for an integer P of 3 or more, the phase change width ΔΦ is set to a value represented by the expression (3), and the reference frequency Fr (= Fz) is set to a value represented by the expression (1). Thus, the test signal S having the designated output frequency Fb free from spurious due to the aliasing component can be output.

以下、具体的な数値例を用いて説明する。
前記同様に、中間周波信号周波数Ｆａ＝４０００ＭＨｚ、出力周波数Ｆｂ＝２０００ＭＨｚ、分周比Ｎ＝２、ＤＤＳのアドレスビット数ｎ＝４８、逓倍数Ｋ＝４とすると、ＶＣＯ１２１が出力すべき周波数Ｆｃは、
Ｆｃ＝Ｆｃ′／４＝（２０００＋４０００）／４＝１５００ＭＨｚ
となる。 Hereinafter, description will be made using specific numerical examples.
Similarly to the above, assuming that the intermediate frequency signal frequency Fa = 4000 MHz, the output frequency Fb = 2000 MHz, the frequency division ratio N = 2, the number of DDS address bits n = 48, and the multiplication number K = 4, the frequency Fc to be output by the VCO 121 is ,
Fc = Fc ′ / 4 = (2000 + 4000) / 4 = 1500 MHz
It becomes.

前式（２）から、
Ｆｚ＝Ｆｃ・ΔΦ／（Ｎ・２４８）
＝（１５００／２）ΔΦ／２４８
＝７５０（ΔΦ／２４８）
となり、変形して、
ΔΦ＝２４８・（Ｆｚ／７５０）
が得られる。 From the previous formula (2),
Fz = Fc · ΔΦ / (N · 2 48 )
= (1500/2) ΔΦ / 2 48
= 750 (ΔΦ / 2 48 )
And transformed,
ΔΦ = 2 48 · (Fz / 750)
Is obtained.

ここで、前式（３）を満たすΔΦを設定することで、ＤＤＳ１２３の出力周波数Ｆｚが決定されるので、数Ｐについて、
Ｆｚ／７５０＝１／Ｐ
となるＰを決定する。 Here, by setting ΔΦ that satisfies Equation (3), the output frequency Fz of the DDS 123 is determined.
Fz / 750 = 1 / P
P which becomes becomes.

この数Ｐがとり得る値は一義的に特定できないが、Ｆｚが、Ｆｘ／２未満で、且つＤＤＳ１２３、基準信号発生器１２６の出力可能な周波数範囲で、位相比較器１２５の動作周波数範囲に入る条件を満たす値とする。   The value that the number P can take is not uniquely specified, but Fz is less than Fx / 2, and the output frequency range of the DDS 123 and the reference signal generator 126 is within the operating frequency range of the phase comparator 125. A value that satisfies the condition.

上記条件を満たす数Ｐを例えば１０とすれば、Ｆｚ＝７５ＭＨｚとなり、ΔΦは、
ΔΦ＝２４８／１０
となる。これを丸め処理で計算して１桁当たり４ビットの１６進表示（ＨＥＸ）すると、
ΔΦ≒1999 9999 9999(HEX)
となる。なお、この場合、基準信号周波数ＦｒはＦｚと等しい７５ＭＨｚに設定する。 If the number P satisfying the above condition is, for example, 10, Fz = 75 MHz, and ΔΦ is
ΔΦ = 2 48/10
It becomes. When this is calculated by a rounding process and expressed in hexadecimal of 4 bits per digit (HEX),
ΔΦ ≒ 1999 9999 9999 (HEX)
It becomes. In this case, the reference signal frequency Fr is set to 75 MHz which is equal to Fz.

これによって、周波数６０００ＭＨｚのローカル信号Ｌが周波数変換部１３に出力され、４０００ＭＨｚの中間周波信号Ｍと混合されて指定出力周波数２０００ＭＨｚの試験用信号Ｓが出力される。   As a result, a local signal L having a frequency of 6000 MHz is output to the frequency converter 13 and mixed with the intermediate frequency signal M having a frequency of 4000 MHz, so that a test signal S having a designated output frequency of 2000 MHz is output.

上記の位相変化幅ΔΦおよび基準信号周波数Ｆｒの設定処理は周波数制御部２５が行うが、出力周波数指定手段１４によって指定された出力周波数Ｆｂに対応する位相変化幅ΔΦおよび基準信号周波数Ｆｒを、その都度上記演算処理で求めてローカル信号発生部２１に設定する方法の他に、出力周波数Ｆｂ毎に、上記関係を満たす位相変化幅ΔΦおよび基準信号周波数Ｆｒを予め算出して、例えば図３の（ａ）、（ｂ）のようなメモリテーブルに記憶しておき、指定された出力周波数Ｆｂに対応する位相変化幅ΔΦおよび基準信号周波数Ｆｒを読み出してローカル信号発生部２１に設定する方法を採用してもよい。   The frequency control unit 25 performs the process of setting the phase change width ΔΦ and the reference signal frequency Fr. The phase change width ΔΦ and the reference signal frequency Fr corresponding to the output frequency Fb specified by the output frequency specifying means 14 In addition to the method of obtaining by the above calculation process and setting in the local signal generator 21 each time, for each output frequency Fb, a phase change width ΔΦ and a reference signal frequency Fr satisfying the above relationship are calculated in advance, for example ( A method in which the phase change width ΔΦ and the reference signal frequency Fr corresponding to the designated output frequency Fb are read out and stored in the memory table as in a) and (b) and set in the local signal generator 21 is adopted. May be.

なお、図３に示した二つのテーブルでは、同一出力周波数レンジを、異なるＰの値（＝１０、６）で実現している設定例を示しているが、周波数可変ステップ（この例では１００ｋＨｚステップ）毎にＰの値を変更してもよく、それに応じて位相変化幅ΔΦも順次変更してもよい。   The two tables shown in FIG. 3 show setting examples in which the same output frequency range is realized with different values of P (= 10, 6), but the frequency variable step (100 kHz step in this example) ), The value of P may be changed every time, and the phase change width ΔΦ may be changed sequentially accordingly.

また、一般的にＰＬＬの性能を高く維持するためには、基準周波数の可変範囲を拡げないことが要求される。これを実現するためには、例えば図４に示すように、出力周波数Ｆｂの全範囲を複数の帯域に分け、帯域Ｆｂｂ１、Ｆｂｂ２、…毎に、基準周波数Ｆｒを所定範囲内で単調変化させるとともに、数Ｐを帯域が高くなるにつれて段階的に大きくしていけば、基準周波数Ｆｒの可変範囲を拡げることなく、広帯域な試験用信号を出力させることができる。なお、前記式（３）から明らかなように、数Ｐの変化に対して位相変化幅ΔΦは、帯域が高くなるにつれて段階的に小さくなる。   In general, in order to maintain high performance of the PLL, it is required that the variable range of the reference frequency cannot be expanded. In order to realize this, for example, as shown in FIG. 4, the entire range of the output frequency Fb is divided into a plurality of bands, and the reference frequency Fr is monotonously changed within a predetermined range for each of the bands Fbb1, Fbb2,. If the number P is increased stepwise as the band increases, a wideband test signal can be output without expanding the variable range of the reference frequency Fr. As is clear from the equation (3), the phase change width ΔΦ decreases stepwise as the band increases with respect to the change of the number P.

また、前記実施形態では、ＶＣＯ１２１の出力を分周器１２２でＮ分周してＤＤＳ１２３に与えていたが、この分周器１２２を省略してＶＣＯ１２１の出力をＤＤＳ１２３にクロックとして与える構成であってもよい。この場合、前記した各式でＮ＝１とすればよい。   In the above embodiment, the output of the VCO 121 is divided by N by the frequency divider 122 and supplied to the DDS 123. However, the frequency divider 122 is omitted and the output of the VCO 121 is given to the DDS 123 as a clock. Also good. In this case, it is only necessary to set N = 1 in each of the above-described expressions.

また、同様に逓倍器１２８を省略して、ＶＣＯ１２１の出力をローカル信号Ｌとして用いることもできる。この場合、この場合、前記した各式でＫ＝１とすればよい。   Similarly, the multiplier 128 can be omitted and the output of the VCO 121 can be used as the local signal L. In this case, in this case, K = 1 may be used in each of the above-described expressions.

１１……中間周波信号発生部、１３……周波数変換部、１４……出力周波数指定手段、２０……移動体通信機器試験用信号発生装置、２１……ローカル信号発生部、１２１……ＶＣＯ、１２２……分周器、１２３……ＤＤＳ、１２４……ＬＰＦ、１２５……位相比較器、１２６……基準信号発生器、１２７……ループフィルタ、１２８……逓倍器、２５……周波数制御部   DESCRIPTION OF SYMBOLS 11 ... Intermediate frequency signal generation part, 13 ... Frequency conversion part, 14 ... Output frequency designation means, 20 ... Signal generation apparatus for mobile communication equipment test, 21 ... Local signal generation part, 121 ... VCO, 122... Divider, 123... DDS, 124... LPF, 125... Phase comparator, 126... Reference signal generator, 127... Loop filter, 128.

Claims (2)

移動体通信機器試験のために変調された所定周波数の中間周波信号を出力する中間周波信号発生部（１１）と、
設定情報に応じた周波数のローカル信号を生成出力するローカル信号発生部（２１）と、
前記中間周波信号と前記ローカル信号とを混合して、試験用信号を出力する周波数変換部（１３）と、
前記周波数変換部が出力する試験用信号の出力周波数を所定範囲で任意に指定するための出力周波数指定手段（１４）と、
前記出力周波数指定手段によって指定された出力周波数の試験信号が前記周波数変換部から出力されるために必要な設定情報を前記ローカル信号発生部に与える周波数制御部（２５）とを有し、
前記ローカル信号発生部が、
制御信号に応じた周波数の信号を出力するＶＣＯ（１２１）と、
正弦波の波形データをメモリに予め記憶し、前記ＶＣＯの出力信号またはこれを分周した信号をクロックとして受けて、該クロックの周期で、前記周波数制御部によって設定された位相変化幅を累積加算し、該累積加算結果で指定されるアドレスの波形データを前記メモリから読出してＤ／Ａ変換するＤＤＳ（１２３）と、
前記ＤＤＳの出力信号から高調波成分を除去するためのＬＰＦ（１２４）と、
前記周波数制御部によって設定された周波数の基準信号を出力する基準信号発生器（１２６）と、
前記ＬＰＦの出力と前記基準信号の位相・周波数比較を行う位相比較器（１２５）と、
前記位相比較器の出力を平滑して、前記ＬＰＦの出力信号を前記基準信号に同期させるための制御信号を生成して前記ＶＣＯに与えるループフィルタ（１２７）とを含む構成を有している移動体通信機器試験用信号発生装置において、
前記周波数制御部は、
前記周波数変換部から出力される試験用信号の周波数が、前記出力周波数指定手段で指定された値となるために必要な前記位相変化幅および前記基準信号の周波数の設定値の組合せのうち、前記ＤＤＳに入力されるクロックの周波数が該ＤＤＳの出力信号の周波数の３以上の整数Ｐ倍に等しくなる組合せを選択して前記ＤＤＳおよび前記基準信号発生器に設定することで、前記ＤＤＳのＤ／Ａ変換処理で生じる高調波の折り返し成分の周波数を基本波および高調波の周波数に一致させた状態で前記ＬＰＦに入力させ、前記基本波の周波数成分を抽出させるように構成されているとともに、
前記出力周波数指定手段が指定する出力周波数の全範囲を複数の帯域に分け、指定された出力周波数を含む帯域が高くなるにつれて前記整数Ｐを段階的に大きくし、且つ、前記位相変化幅を段階的に小さく設定することで、前記出力周波数の全範囲の幅より可変範囲が狭い前記基準周波数で前記出力周波数の全範囲の試験信号を出力させることを特徴とする移動体通信機器試験用信号発生装置。 An intermediate frequency signal generator (11) for outputting an intermediate frequency signal of a predetermined frequency modulated for a mobile communication device test;
A local signal generator (21) for generating and outputting a local signal having a frequency according to the setting information;
A frequency converter (13) for mixing the intermediate frequency signal and the local signal and outputting a test signal;
Output frequency designating means (14) for arbitrarily designating the output frequency of the test signal output by the frequency converter within a predetermined range;
A frequency control unit (25) for providing the local signal generation unit with setting information necessary for the test signal having the output frequency specified by the output frequency specifying means to be output from the frequency conversion unit;
The local signal generator is
A VCO (121) that outputs a signal having a frequency according to the control signal;
Sinusoidal waveform data is stored in memory in advance, the output signal of the VCO or a signal obtained by dividing it is received as a clock, and the phase change width set by the frequency control unit is cumulatively added at the clock cycle. DDS (123) for reading out waveform data at an address designated by the cumulative addition result from the memory and performing D / A conversion;
LPF (124) for removing harmonic components from the output signal of the DDS;
A reference signal generator (126) for outputting a reference signal having a frequency set by the frequency control unit;
A phase comparator (125) for comparing the phase and frequency of the output of the LPF and the reference signal;
A movement having a configuration including a loop filter (127) that smoothes the output of the phase comparator, generates a control signal for synchronizing the output signal of the LPF with the reference signal, and applies the control signal to the VCO In the signal generator for testing body communication equipment,
The frequency control unit
Of the combinations of the phase change width and the set value of the reference signal frequency necessary for the frequency of the test signal output from the frequency converter to be a value specified by the output frequency specifying means, By selecting a combination in which the frequency of the clock input to the DDS is equal to an integer P times 3 or more of the frequency of the output signal of the DDS and setting it to the DDS and the reference signal generator, the D / D of the DDS The frequency component of the harmonic component generated by the A conversion process is input to the LPF in a state where it matches the fundamental frequency and the harmonic frequency, and the frequency component of the fundamental component is extracted.
The entire range of the output frequency specified by the output frequency specifying means is divided into a plurality of bands, the integer P is increased stepwise as the band including the specified output frequency becomes higher, and the phase change width is set. Generating a test signal for the entire range of the output frequency at the reference frequency having a variable range narrower than the width of the entire range of the output frequency apparatus. 移動体通信機器試験のために変調された所定周波数の中間周波信号を出力する中間周波信号発生部（１１）と、
設定情報に応じた周波数のローカル信号を生成出力するローカル信号発生部（２１）と、
前記中間周波信号と前記ローカル信号とを混合して、試験用信号を出力する周波数変換部（１３）と、
前記周波数変換部が出力する試験用信号の出力周波数を所定範囲で任意に指定するための出力周波数指定手段（１４）と、
前記出力周波数指定手段によって指定された出力周波数の試験信号が前記周波数変換部から出力されるために必要な設定情報を前記ローカル信号発生部に与える周波数制御部（２５）とを有し、
前記ローカル信号発生部が、
制御信号に応じた周波数の信号を出力するＶＣＯ（１２１）と、
正弦波の波形データをメモリに予め記憶し、前記ＶＣＯの出力信号またはこれを分周した信号をクロックとして受けて、該クロックの周期で、前記周波数制御部によって設定された位相変化幅を累積加算し、該累積加算結果で指定されるアドレスの波形データを前記メモリから読出してＤ／Ａ変換するＤＤＳ（１２３）と、
前記ＤＤＳの出力信号から高調波成分を除去するためのＬＰＦ（１２４）と、
前記周波数制御部によって設定された周波数の基準信号を出力する基準信号発生器（１２６）と、
前記ＬＰＦの出力と前記基準信号の位相・周波数比較を行う位相比較器（１２５）と、
前記位相比較器の出力を平滑して、前記ＬＰＦの出力信号を前記基準信号に同期させるための制御信号を生成して前記ＶＣＯに与えるループフィルタ（１２７）とを含む構成を有している移動体通信機器試験用信号発生装置における前記周波数制御部の周波数制御方法であって、
前記周波数変換部から出力される試験用信号の周波数が、前記出力周波数指定手段によって指定された値となるために必要な前記位相変化幅および前記基準信号の周波数の設定値の組合せのうち、前記ＤＤＳに入力されるクロックの周波数が該ＤＤＳの出力信号の周波数の３以上の整数Ｐ倍に等しくなる組合せを選択して前記ＤＤＳおよび前記基準信号発生器に設定することで、前記ＤＤＳのＤ／Ａ変換処理で生じる高調波の折り返し成分の周波数を基本波および高調波の周波数に一致させた状態で前記ＬＰＦに入力させ、前記基本波の周波数成分を抽出させるとともに、
前記出力周波数指定手段が指定する出力周波数の全範囲を複数の帯域に分け、指定された出力周波数を含む帯域が高くなるにつれて前記整数Ｐを段階的に大きくし、且つ、前記位相変化幅を段階的に小さく設定することで、前記出力周波数の全範囲の幅より可変範囲が狭い前記基準周波数で前記出力周波数の全範囲の試験信号を出力させることを特徴とする移動体通信機器試験用信号発生装置の周波数制御方法。 An intermediate frequency signal generator (11) for outputting an intermediate frequency signal of a predetermined frequency modulated for a mobile communication device test;
A local signal generator (21) for generating and outputting a local signal having a frequency according to the setting information;
A frequency converter (13) for mixing the intermediate frequency signal and the local signal and outputting a test signal;
Output frequency designating means (14) for arbitrarily designating the output frequency of the test signal output by the frequency converter within a predetermined range;
A frequency control unit (25) for providing the local signal generation unit with setting information necessary for the test signal having the output frequency specified by the output frequency specifying means to be output from the frequency conversion unit;
The local signal generator is
A VCO (121) that outputs a signal having a frequency according to the control signal;
Sinusoidal waveform data is stored in memory in advance, the output signal of the VCO or a signal obtained by dividing it is received as a clock, and the phase change width set by the frequency control unit is cumulatively added at the clock cycle. DDS (123) for reading out waveform data at an address designated by the cumulative addition result from the memory and performing D / A conversion;
LPF (124) for removing harmonic components from the output signal of the DDS;
A reference signal generator (126) for outputting a reference signal having a frequency set by the frequency control unit;
A phase comparator (125) for comparing the phase and frequency of the output of the LPF and the reference signal;
A movement having a configuration including a loop filter (127) that smoothes the output of the phase comparator, generates a control signal for synchronizing the output signal of the LPF with the reference signal, and applies the control signal to the VCO A frequency control method of the frequency control unit in the signal generator for body communication equipment test,
Of the combinations of the phase change width and the set value of the frequency of the reference signal necessary for the frequency of the test signal output from the frequency converter to be a value specified by the output frequency specifying means, By selecting a combination in which the frequency of the clock input to the DDS is equal to an integer P times 3 or more of the frequency of the output signal of the DDS and setting it to the DDS and the reference signal generator, the D / D of the DDS The frequency of the harmonic aliasing component generated by the A conversion process is input to the LPF in a state where it matches the fundamental wave and the harmonic frequency, and the frequency component of the fundamental wave is extracted.
The entire range of the output frequency specified by the output frequency specifying means is divided into a plurality of bands, the integer P is increased stepwise as the band including the specified output frequency becomes higher, and the phase change width is set. Generating a test signal for the entire range of the output frequency at the reference frequency having a variable range narrower than the width of the entire range of the output frequency Frequency control method for the device.
JP2012036160A 2012-02-22 2012-02-22 Mobile communication device test signal generator and frequency control method thereof Active JP5624571B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012036160A JP5624571B2 (en) 2012-02-22 2012-02-22 Mobile communication device test signal generator and frequency control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012036160A JP5624571B2 (en) 2012-02-22 2012-02-22 Mobile communication device test signal generator and frequency control method thereof

Publications (2)

Publication Number Publication Date
JP2013170976A JP2013170976A (en) 2013-09-02
JP5624571B2 true JP5624571B2 (en) 2014-11-12

Family

ID=49264998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012036160A Active JP5624571B2 (en) 2012-02-22 2012-02-22 Mobile communication device test signal generator and frequency control method thereof

Country Status (1)

Country Link
JP (1) JP5624571B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7379057B2 (en) * 2019-10-02 2023-11-14 日本電波工業株式会社 oscillation device
CN114460506B (en) * 2021-12-22 2023-08-15 北京自动化控制设备研究所 Magnetic resonance signal phase closed-loop control method and system based on variable parameter control

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3344790B2 (en) * 1993-10-28 2002-11-18 アイコム株式会社 Frequency synthesizer
JPH0832350A (en) * 1994-07-15 1996-02-02 Nippo Denshi:Kk Frequency synthesizer
JP4071681B2 (en) * 2003-07-24 2008-04-02 株式会社東芝 Voltage controlled oscillator, frequency synthesizer and communication system
JP2005303884A (en) * 2004-04-15 2005-10-27 Sharp Corp Flip-flop circuit and frequency divider using the same

Also Published As

Publication number Publication date
JP2013170976A (en) 2013-09-02

Similar Documents

Publication Publication Date Title
US7015733B2 (en) Spread-spectrum clock generator using processing in the bitstream domain
US7065172B2 (en) Precision jitter-free frequency synthesis
JP2004519917A (en) Σ-ΔN frequency divider with improved noise and spur performance
US20090274255A1 (en) Method and apparatus for stabilizing clock
JPH04507180A (en) Fractional divider/synthesizer for voice/data communication systems
US9071195B2 (en) Method and system for signal synthesis
US8536911B1 (en) PLL circuit, method of controlling PLL circuit, and digital circuit
US8699985B1 (en) Frequency generator including direct digital synthesizer and signal processor including the same
JP5899244B2 (en) Reference frequency generator and sine wave output method
US7242225B2 (en) Direct digital frequency synthesizer
KR100973725B1 (en) Device for generating clock using dds
JP5624571B2 (en) Mobile communication device test signal generator and frequency control method thereof
JP5190028B2 (en) Spread spectrum clock generator
US10153776B2 (en) Frequency synthesizer
JPH06177651A (en) Frequency synthesizer
JP4933635B2 (en) PLL circuit
JP4397363B2 (en) Frequency synthesizer
JP2009004868A (en) Spread spectrum clock generator
CN104467836A (en) Clock signal generating method and system
JP2000332539A (en) Frequency synthesizer
CN108092663B (en) Frequency generating device and frequency generating method
JP2006033414A (en) Phase-locked circuit
JPH0832350A (en) Frequency synthesizer
JP6428498B2 (en) Signal generator
JP3019434B2 (en) Frequency synthesizer

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140926

R150 Certificate of patent or registration of utility model

Ref document number: 5624571

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250