JP5603533B2 - 素数生成プログラム、該プログラムを記録した記録媒体、素数生成装置および素数生成方法 - Google Patents

Description

この発明は、公開鍵暗号方式におけるデータの暗号化／復号化に使用される公開鍵または暗号鍵を生成する素数生成プログラム、該プログラムを記録した記録媒体、素数生成装置および素数生成方法に関する。

公開鍵暗号（たとえば、ＲＳＡ暗号、ＥｌＧａｍａｌ暗号など）では、データの暗号化／復号化に使用する鍵（公開鍵、秘密鍵）を生成するために、素数が用いられることが多い。素数を生成する手法として、「確率的な手法による素数生成」および「確定的な手法による素数生成」が存在している。

これら手法のうち、前者は、生成された値が極めて高い確率で素数となるが、素数であることは保証されない手法である。また、後者は、生成された値が確実に素数であることが保証される手法である。このため、高度な安全性が要求されるシステムでは、後者の手法が採用されている。

これまでは、ＲＳＡ暗号などでは、公開鍵の鍵長（ビット長）として、５１２［ｂｉｔ］，１０２４［ｂｉｔ］など「２のべき乗長の鍵長」が使用されることが多かったが、近年、セキュリティシステムの多様化などにより、「２のべき乗長以外の鍵長」が使用される機会が増えてきている。

一般に、「２のべき乗長の鍵長」の公開鍵を生成するためには「２のべき乗長の素数」が必要となる。一方で、「２のべき乗長以外の鍵長」の公開鍵を生成するためには「２のべき乗長以外の素数」が必要となる。

「２のべき乗長の素数」を生成する確定的な手法としては、たとえば、Ｐｏｃｋｌｉｎｇｔｏｎの素数判定法を利用して、小さい値の素数から大きい値の素数を順次生成する素数生成手法が知られている。

ここで、Ｐｏｃｋｌｉｎｇｔｏｎの素数判定法（たとえば、下記非特許文献１参照。）を利用した素数生成手法（以下、「第１の手法」という）により、「２のべき乗長の素数」を生成する処理手順について説明する。

（１）ｒ＜ｐとなる乱数ｒを生成する。（ｐ：２のべき乗長の素数）
（２）ｐ₂＝２×ｒ×ｐ＋１を導出する。
（３）ｐ₂が所定の条件を満たしている場合（Ｐｏｃｋｌｉｎｇｔｏｎ法による素数判定 法）、ｐ₂は素数となる。ｐ₂が所定の条件を満たしていない場合、（１）に戻り、 一連の処理をやり直す。なお、所定の条件には、たとえば、非特許文献１のｐ１４４ ．４．４０に記載された条件を用いることができる。
（４）ｐ₂が最終的に求めたいビット長の素数となっていない場合、ｐ＝ｐ₂として（１ ）に戻り、一連の処理を繰り返す。

この第１の手法によれば、（２）の処理により、ｐのビット長よりも長いビット長かつｐより大きな値のｐ₂を生成することができる。このため、（４）において、ｐ₂を新たにｐと置き換えて、（１）からの処理を繰り返し実行することにより、長いビット長の素数を順次生成することができる。

ただし、（１）において、ｒが小さいとｐ₂のビット長がｐのビット長に比べてあまり大きくならない。このため、効率よく長いビット長の素数を生成するために、たとえば、ｐ₂のビット長がｐのビット長の約２倍となるように生成する（たとえば、３２［ｂｉｔ］→６４［ｂｉｔ］→１２８［ｂｉｔ］→・・・）。

このように、第１の手法によれば、（１）〜（４）の処理を繰り返しおこなうことにより、「２のべき乗長の素数」を効率的に生成することができる。

つぎに、３０数ビット程度の短いビット長の素数を生成する第２の手法について説明する。以下、Ｑ［ｂｉｔ］の短いビット長の素数を生成する第２の手法の処理手順を示す。

（１）２［ｂｉｔ］〜Ｑ／２［ｂｉｔ］によって表現可能な素数を事前に計算し、その計 算結果をテーブルに保持しておく。
（２）Ｑ［ｂｉｔ］の乱数Ｒを生成する。
（３）（２）で生成された乱数Ｒを（１）のテーブルに保持されている各要素で除算し、 割り切れなければ乱数Ｒが求める素数となる。また、割り切れたら（２）に戻り、新 たな乱数Ｒを生成して、処理を繰り返す。なお、本出願においては、短い素数を生成 する手法は上記第２の手法に限らず、いかなる手法を用いてもよい。

つぎに、第１の手法を拡張することにより、「２のべき乗長以外の素数」を生成する第３の手法について説明する。以下、「２のべき乗長以外の素数」として、７６８［ｂｉｔ］のビット長の素数を例に挙げて説明する。

まず、第１の手法により、２のべき乗長、かつ、生成したい素数のビット長を超えない素数を生成する。具体的には、まず、３２［ｂｉｔ］→６４［ｂｉｔ］→１２８［ｂｉｔ］→２５６［ｂｉｔ］→５１２［ｂｉｔ］までは第１の手法により、ｐ₂のビット長がｐのビット長の約２倍となるように素数を順次生成する。そして、５１２［ｂｉｔ］→７６８［ｂｉｔ］の素数を生成するために、第１の手法の（２）の式にビット長の短い乱数ｒを代入して、ｐ₂＝７６８［ｂｉｔ］を生成する。

このように、第３の手法によれば、「２のべき乗長の素数」を生成する処理を繰り返しおこない、最後に、乱数ｒのビット長を調整してｐ₂を生成することにより、所望のビット長（２のべき乗長以外）の素数を生成することができる。

ＨＡＮＤＢＯＯＫ ｏｆ ＡＰＰＬＩＥＤ ＣＲＹＰＴＯＧＲＡＰＨＹ（Ａｌｆｒｅｄ Ｊ．Ｍｅｎｅｚｅｓ， Ｐａｕｌ Ｃ．ｖａｎ Ｏｏｒｓｃｈｏｔ， Ｓｃｏｔｔ Ａ．Ｖａｎｓｔｏｎｅ． １９９７ ＣＲＣ Ｐｒｅｓｓ）

しかしながら、上述した非特許文献１による従来技術によれば、「２のべき乗長以外の素数」を確定的な素数判定手法を用いて効率的に生成することができないため、たとえば、高度な安全性が要求されるシステムに使用するための「２のべき乗長以外の鍵長」の公開鍵、暗号鍵を生成することができないという問題があった。

また、上述した第３の手法によれば、「２のべき乗長の素数」よりもある程度長いビット長（たとえば、７６８［ｂｉｔ］）の「２のべき乗長以外の素数」を確定的に生成することができる。しかしながら、「２のべき乗長＋数ビット」のビット長の素数を生成することは非常に困難であるという問題があった。

ここで、従来技術の第３の手法の問題点を具体的に説明する。以下、「２のべき乗長以外の素数」として、「２のべき乗長＋数ビット」＝５１２＋２＝５１４［ｂｉｔ］のビット長の素数を生成する場合を例に挙げて説明する。

まず、上述した第２の手法により、３２［ｂｉｔ］の素数を生成する。このあと、第１の手法により、２のべき乗長、かつビット長が５１４［ｂｉｔ］を超えない素数を生成する。この結果、ビット長が５１２［ｂｉｔ］の素数が生成される（３２［ｂｉｔ］→６４［ｂｉｔ］→１２８［ｂｉｔ］→２５６［ｂｉｔ］→５１２［ｂｉｔ］）。

つぎに、残りのビット長分（２［ｂｉｔ］）について、乱数ｒのビット長を調整して生成する。ここでは、第１の手法の手順（２）において、ｐのビット長が５１２［ｂｉｔ］となり、ｐ₂のビット長が５１４［ｂｉｔ］となるためには、手順（１）で生成する乱数ｒのビット長を２［ｂｉｔ］以内とする必要がある。すなわち、乱数ｒの取り得る値は『０，１，２，３』のいずれかとなる。

これにより、第１の手法によって生成されるｐ₂の値は４種類となる。ここで、ビット長が５１４［ｂｉｔ］の値をランダムに選択したときに、その値が素数である確率は約１／２⁹となる。このため、第３の手法によって５１４［ｂｉｔ］のビット長の素数を生成することができる確率は約４／２⁹となり、一回の処理で所望の素数を生成することが非常に難しい。

このため、前段の処理に戻り、５１２［ｂｉｔ］のビット長の素数を生成し、５１４［ｂｉｔ］のビット長の値が素数となるまでこの処理を繰り返しおこなう必要がある。このように、第３の手法によれば、所望のビット長の素数を生成するためのやり直し回数（上記例では約２⁹回）が非常に多くなってしまい、素数生成処理にかかる作業時間および作業負荷が著しく増大してしまうという問題があった。

この発明は、上述した従来技術による問題点を解消するため、任意のビット長の素数を確定的に、かつ、効率的に生成することができる素数生成プログラム、該プログラムを記録した記録媒体、素数生成装置および素数生成方法を提供することを目的とする。

上述した課題を解決し、目的を達成するため、この発明にかかる素数生成プログラム、該プログラムを記録した記録媒体、素数生成装置および素数生成方法は、素数Ｐ_nのビット長の指定を受け付け、指定された素数Ｐ_nのビット長に従って、素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出し、前記素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長に基づいて、素数Ｐ_i（１≦ｉ≦ｎ−１）と乱数ｒ_iとを利用することにより、前記素数Ｐ_iのビット長より長いビット長でかつ前記素数Ｐ_iより大きな値の素数Ｐ_i+1を順次生成して、前記素数Ｐ_nを生成することを特徴とする。

また、上記発明において、算出された素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長に従って、当該各素数｛Ｐ₁，…，Ｐ_n-1｝に乗算する乱数｛ｒ₁，…，ｒ_n-1｝を生成し、前記素数Ｐ₁のビット長によって特定される素数を生成し、乱数｛ｒ₁，…，ｒ_n-1｝を用いて、前記素数Ｐ_iと前記乱数ｒ_iとを乗算することにより、素数Ｐ_nを生成することとしてもよい。

これらの発明によれば、素数Ｐ_nを生成する前に途中で生成されることとなる素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を予め算出しておくことにより、素数Ｐ_n-1から素数Ｐ_nを生成する際のやり直し回数を低減させることができる。

また、上記発明において、２ビット以上のビット長によって表現可能な素数を記憶する素数テーブルを参照することにより、前記素数Ｐ₁のビット長によって特定される素数を生成することとしてもよい。

この発明によれば、３０数ビット程度以内の短いビット長の素数を確定的に生成することができる。

また、上記発明において、前記乱数ｒ_iのビット長より前記素数Ｐ_iのビット長が長くなる前記素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出することとしてもよい。

また、上記発明において、前記Ｐ_i+1のビット長が前記素数Ｐ_iのビット長の２倍程度の長さとなる前記素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出することとしてもよい。

また、上記発明において、Ｌｅｎｇｔｈ（Ｐ_i）＝[Ｌｅｎｇｔｈ（Ｐ_i+1）＋１]／２＋１により、前記素数Ｐ_nのビット長に従って、前記素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出することとしてもよい。ただし、Ｌｅｎｇｔｈ（Ｐ_i）は素数Ｐ_iのビット長とする。

また、上記発明において、Ｌｅｎｇｔｈ（Ｐ_i）＝Ｌｅｎｇｔｈ（Ｐ_i+1）／２＋１により、前記素数Ｐ_nのビット長に従って、前記素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出することとしてもよい。ただし、Ｌｅｎｇｔｈ（Ｐ_i）は素数Ｐ_iのビット長とする。

これらの発明によれば、短いビット長の素数から、より長いビット長の素数を効率的に生成することができる。

また、上記発明において、前記素数Ｐ₁のビット長が３０数ビット程度の長さとなる前記素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出することとしてもよい。

この発明によれば、簡単な手法によって確定的に素数Ｐ₁を生成することができる程度の短いビット長となるまで素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長の算出処理を繰り返し実行させることができる。

本発明にかかる素数生成プログラム、該プログラムを記録した記録媒体、素数生成装置および素数生成方法によれば、任意のビット長の素数を確定的に、かつ、効率的に生成することができるという効果を奏する。

以下に添付図面を参照して、この発明にかかる素数生成プログラム、該プログラムを記録した記録媒体、素数生成装置および素数生成方法の好適な実施の形態を詳細に説明する。

（素数生成装置のハードウェア構成）
まず、この発明の実施の形態にかかる素数生成装置のハードウェア構成について説明する。図１は、この発明の実施の形態にかかる素数生成装置のハードウェア構成を示すブロック図である。

図１において、素数生成装置１００は、コンピュータ本体１１０と、入力装置１２０と、出力装置１３０と、から構成されており、不図示のルータやモデムを介してＬＡＮ，ＷＡＮやインターネットなどのネットワーク１４０に接続可能である。

コンピュータ本体１１０は、ＣＰＵ，メモリ，インターフェースを有する。ＣＰＵは、素数生成装置１００の全体の制御を司る。メモリは、ＲＯＭ，ＲＡＭ，ＨＤ，光ディスク１１１，フラッシュメモリから構成される。メモリはＣＰＵのワークエリアとして使用される。

また、メモリには各種プログラムが格納されており、ＣＰＵからの命令に応じてロードされる。ＨＤおよび光ディスク１１１はディスクドライブによりデータのリード／ライトが制御される。また、光ディスク１１１およびフラッシュメモリはコンピュータ本体１１０に対し着脱自在である。インターフェースは、入力装置１２０からの入力、出力装置１３０への出力、ネットワーク１４０に対する送受信の制御をおこなう。

また、入力装置１２０としては、キーボード１２１、マウス１２２、スキャナ１２３などがある。キーボード１２１は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式であってもよい。マウス１２２は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。スキャナ１２３は、画像を光学的に読み取る。読み取られた画像は画像データとして取り込まれ、コンピュータ本体１１０内のメモリに格納される。なお、スキャナ１２３にＯＣＲ機能を持たせてもよい。

また、出力装置１３０としては、ディスプレイ１３１、スピーカ１３２、プリンタ１３３などがある。ディスプレイ１３１は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。また、スピーカ１３２は、効果音や読み上げ音などの音声を出力する。また、プリンタ１３３は、画像データや文書データを印刷する。

（素数テーブル２００のデータ構造）
つぎに、素数テーブル２００のデータ構造について説明する。図２は、素数テーブル２００のデータ構造を示す説明図である。図２において、素数テーブル２００は、２［ｂｉｔ］〜１７［ｂｉｔ］までの各ビット数によって表現可能な素数を保持している。

たとえば、２［ｂｉｔ］の素数である２，３を保持しており、３［ｂｉｔ］の素数である２，３，５，７を保持している。すなわち、素数テーブル２００は、１７［ｂｉｔ］のビット数によって表現可能なすべての素数を保持していることとなる。なお、１７［ｂｉｔ］のビット数によって表現可能な最大の素数をＮと表記する。

この素数テーブル２００は、たとえば、後述する素数生成装置１００の素数生成部３０３によって素数Ｐ₁を生成する場合に用いられる。具体的には、［背景技術］で示した第２の手法により、３０数ビット程度以内の短いビット長の素数Ｐ₁を生成する場合に用いる。一般的に、テーブルに１７［ｂｉｔ］までの素数を準備する場合、３４［ｂｉｔ］までの素数を生成することができる。

（素数生成装置１００の機能的構成）
つぎに、この発明の実施の形態にかかる素数生成装置１００の機能的構成について説明する。図３は、この発明の実施の形態にかかる素数生成装置１００の機能的構成を示すブロック図である。図３において、素数生成装置１００は、素数テーブル２００と、受付部３０１と、算出部３０２と、素数生成部３０３と、乱数生成部３０４と、出力部３０５と、を備えている。

これら各機能３０１〜３０５は、メモリに格納された当該機能に関するプログラムをＣＰＵに実行させることにより、当該機能を実現することができる。また、各機能３０１〜３０５からの出力データはメモリに保持される。また、図３中矢印で示した接続先の機能的構成は、接続元の機能からの出力データをメモリから読み込んで、当該機能に関するプログラムをＣＰＵに実行させる。

図３において、まず、受付部３０１は、素数Ｐ_nのビット長の指定を受け付ける機能を有する。具体的には、図１に示したキーボード１２１やマウス１２２などの入力装置１２０をユーザが操作することで、素数Ｐ_nのビット長の指定を受け付けて、メモリに保持する。たとえば、素数Ｐ_nのビット長をあらわす任意の数字（たとえば、５１４，１０２８など）をユーザが入力することにより、素数Ｐ_nのビット長を指定する。

この素数Ｐ_nは、たとえば、ＲＳＡ暗号などの公開鍵暗号に使用する鍵（公開鍵、秘密鍵）を生成する場合に必要となる素数である。一般に、鍵長が長いほど暗号強度が高くなるため、高度な安全性が要求されるシステムでは鍵長の長い鍵が使用される。ここでは、鍵長の長い鍵を生成する場合などに必要となる素数Ｐ_nのビット長を指定する。

算出部３０２は、受付部３０１によって指定を受け付けた素数Ｐ_nのビット長に従って、素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出する機能を有する。具体的には、算出部３０２は、メモリから素数Ｐ_nのビット長を読み出し、素数Ｐ_nのビット長に従って、素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出し、メモリに保持する。

素数｛Ｐ₁，…，Ｐ_n-1｝は、後述する素数生成部３０３により、最終的に素数Ｐ_nを生成する前に生成されることとなる素数である。算出部３０２は、所望の素数Ｐ_nを生成するために、途中で生成される素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を事前に算出してメモリに保持する。

また、算出部３０２は、乱数ｒ_i（後述する乱数生成部３０４によって生成される乱数｛ｒ₁，…，ｒ_n-1｝）のビット長より素数Ｐ_iのビット長が長くなる素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出する機能を有する。たとえば、素数Ｐ₃のビット長が５０［ｂｉｔ］であった場合、素数Ｐ₃に乗算する乱数ｒ₃のビット長は、少なくとも５０［ｂｉｔ］よりも短いビット長（たとえば、４９［ｂｉｔ］）となる。

また、算出部３０２は、Ｐ_i+1のビット長が素数Ｐ_iのビット長の２倍程度の長さとなる素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出する機能を有する。たとえば、Ｐ₄のビット長が１００［ｂｉｔ］の場合、素数Ｐ₃のビット長は５０［ｂｉｔ］程度となる。

また、算出部３０２は、下記式（１）または（２）により、素数Ｐ_nのビット長に従って、素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出することとしてもよい。ただし、Ｌｅｎｇｔｈ（Ｐ_i）は素数Ｐ_iのビット長とする。

Ｌｅｎｇｔｈ（Ｐ_i）＝[Ｌｅｎｇｔｈ（Ｐ_i+1）＋１]／２＋１ …（１）

Ｌｅｎｇｔｈ（Ｐ_i）＝Ｌｅｎｇｔｈ（Ｐ_i+1）／２＋１ …（２）

また、算出部３０２は、素数Ｐ₁のビット長が３０数ビット程度以内の長さとなる素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出する。たとえば、上記式（１）または（２）により、素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出する場合、Ｌｅｎｇｔｈ（Ｐ₁）≦３４となるまで、Ｌｅｎｇｔｈ（Ｐ_i）を順次算出することとなる。

なお、素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長の算出処理を終了する素数のビット長を任意に設定することとしてもよい。具体的には、図１に示したキーボード１２１やマウス１２２などの入力装置１２０をユーザが操作してビット長を設定する。たとえば、３５［ｂｉｔ］を設定した場合、素数Ｐ₁のビット長が３５［ｂｉｔ］以下となった時点で算出処理を終了することとなる。

なお、上記式（１）を用いて素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出する算出部３０２による算出処理の詳細な説明は後述する。

素数生成部３０３は、算出部３０２によって算出された素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長に基づいて、素数Ｐ_i（１≦ｉ≦ｎ−１）と乱数ｒ_iとを乗算することにより、素数Ｐ_iのビット長より長いビット長でかつ素数Ｐ_iより大きな値の素数Ｐ_i+1を順次生成して、素数Ｐ_nを生成する機能を有する。

すなわち、素数生成部３０３は、小さい値の素数から、その素数のビット長より長いビット長でかつ大きい値の素数を順次生成していくことにより、長いビット長の素数Ｐ_nを確定的に生成する。素数生成部３０３による素数生成処理は、たとえば、［背景技術］で示した第１の手法により、実行することができる。

具体的には、素数生成部３０３は、メモリから素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を読み出し、素数Ｐ₁のビット長によって特定される素数を生成し、後述する乱数生成部３０４によって生成された乱数｛ｒ₁，…，ｒ_n-1｝を用いて、素数｛Ｐ₂，…，Ｐ_n｝を順次生成する。素数生成部３０３によって生成された素数｛Ｐ₁，…，Ｐ_n｝はメモリに保持される。

より具体的には、たとえば、第１の手法の（２）に表記した数式を用いて、素数Ｐ_iと乱数ｒ_iとを乗算することにより、素数Ｐ_iのビット長より長いビット長でかつ素数Ｐ_iより大きな値の素数候補を生成し、その素数候補が素数であるか否かの判定をおこなう。ここで、素数と判定された場合、その素数候補を素数Ｐ_i+1とする。

一方、素数と判定されなかった場合、新たな乱数ｒ_iを生成し、素数候補が素数と判定されるまで処理を繰り返す。素数候補が素数であるか否かの判定には、たとえば、Ｐｏｃｋｌｉｎｇｔｏｎの素数判定法を利用することができる。なお、Ｐｏｃｋｌｉｎｇｔｏｎ法については公知技術のため説明を省略する。

また、素数Ｐ₁のビット長によって特定される素数は、たとえば、［背景技術］で示した第２の手法により生成することができる。具体的には、乱数生成器（乱数生成法）により、算出部３０２によって算出された素数Ｐ₁のビット長の乱数Ｒを生成し、その乱数Ｒを素数テーブル２００に保持されている各要素で除算する。

このとき、乱数Ｒが各要素で割り切れなければ、乱数Ｒが求める素数Ｐ₁となる。一方、乱数Ｒがいずれかの要素で割り切れたら、割り切れない乱数Ｒが生成されるまで、新たな乱数Ｒを生成し、素数テーブル２００に保持されている各要素で除算する処理を繰り返しおこなう。なお、本出願において使用する乱数は、一般的に計算機で使用するための擬似乱数を含むものとし、たとえば、乱数生成器または擬似乱数生成器によって生成される。

ここでは、素数生成部３０３により素数Ｐ₁を生成することとしたが、算出部３０２によって算出された素数Ｐ₁のビット長に応じて素数生成装置１００に直接入力することとしてもよく、また、ネットワーク１４０を介して外部のコンピュータ装置から素数Ｐ₁を取得することとしてもよい。

乱数生成部３０４は、算出部３０２によって算出された素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長に従って、各素数｛Ｐ₁，…，Ｐ_n-1｝に乗算する乱数｛ｒ₁，…，ｒ_n-1｝を生成する機能を有する。具体的には、乱数生成部３０４は、メモリから素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を読み出し、各ビット長に従って、乱数｛ｒ₁，…，ｒ_n-1｝を生成する。

より具体的には、たとえば、乱数生成器（乱数生成法）により、素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長に従って、乱数｛ｒ₁，…，ｒ_n-1｝を生成することとしてもよい。ここで、乱数ｒ_iのビット長について説明する。上述したように、乱数ｒ_iのビット長は素数Ｐ_iのビット長よりも短くなる。

乱数｛ｒ₁，…，ｒ_n-1｝のビット長は、受付部３０１によって指定を受け付けた素数Ｐ_nのビット長、および算出部３０２によって算出された各素数｛Ｐ₁，…，Ｐ_n-1｝のビット長を用いて算出する。具体的には、たとえば、乱数ｒ_iのビット長は下記式（３）によりあらわすことができる。ただし、Ｌｅｎｇｔｈ（ｒ_i）は乱数ｒ_iのビット長、ｍ＝１，２，３とする。

Ｌｅｎｇｔｈ（ｒ_i）＝Ｌｅｎｇｔｈ（Ｐ_i+1）−Ｌｅｎｇｔｈ（Ｐ_i）−ｍ…（３）
また、以下に示す式を用いることとしてもよい。
Ｌｅｎｇｔｈ（ｒ_i）＝｛Ｌｅｎｇｔｈ（Ｐ_i）−ｍ｝／２…（３’）
また、Ｍ＝１，２とし、以下に示す式を用いることとしてもよい。
Ｌｅｎｇｔｈ（ｒ_i）＝｛Ｌｅｎｇｔｈ（Ｐ_i）＋Ｍ｝／２…（３”）

乱数生成部３０４は、上記式（３）により、素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長に従って、乱数｛ｒ₁，…，ｒ_n-1｝を生成し、メモリに保持する。たとえば、素数Ｐ_nのビット長が５１４［ｂｉｔ］、素数Ｐ_n-1のビット長が２５８［ｂｉｔ］、ｍ＝１とすると、乱数ｒ_iのビット長はＬｅｎｇｔｈ（ｒ_i）＝５１４−２５８−１＝２５５となる。

なお、乱数生成部３０４は、素数生成部３０３による素数生成処理時に、各素数｛Ｐ₁，…，Ｐ_n-1｝に対応する乱数｛ｒ₁，…，ｒ_n-1｝を個々に生成することとしてもよく、また、乱数｛ｒ₁，…，ｒ_n-1｝を一括して生成することとしてもよい。

出力部３０５は、素数生成部３０３によって生成された素数Ｐ_nを出力する機能を有する。具体的には、出力部３０５は、素数生成部３０３によって生成された素数Ｐ_nをメモリから読み出して、図１に示すディスプレイ１３１やスピーカ１３２などの出力装置１３０により、素数Ｐ_nを出力する。なお、出力部３０５は、素数Ｐ_nを生成する前に途中で生成された素数｛Ｐ₁，…，Ｐ_n-1｝をあわせて出力することとしてもよい。

（素数生成装置１００の素数生成処理手順）
つぎに、この発明の実施の形態にかかる素数生成装置１００の素数生成処理手順について説明する。図４は、この発明の実施の形態にかかる素数生成装置１００の素数生成処理手順を示すフローチャートである。

図４のフローチャートにおいて、まず、受付部３０１により、素数Ｐ_nのビット長の指定を受け付けたか否かを判断する（ステップＳ４０１）。ここで、素数Ｐ_nのビット長の指定を受け付けるのを待って（ステップＳ４０１：Ｎｏ）、受け付けた場合（ステップＳ４０１：Ｙｅｓ）、算出部３０２により、指定を受け付けた素数Ｐ_nのビット長に従って、素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出する算出処理を実行する（ステップＳ４０２）。

このあと、素数生成部３０３により、算出部３０２によって算出された素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長に基づいて、素数Ｐ_i（１≦ｉ≦ｎ−１）と乱数ｒ_iとを利用して、素数Ｐ_iのビット長より長いビット長でかつ素数Ｐ_iより大きな値の素数Ｐ_i+1を順次生成して、素数Ｐ_nを生成する素数生成処理を実行する（ステップＳ４０３）。

最後に、出力部３０５により、ステップＳ４０３において生成された素数Ｐ_nを出力して（ステップＳ４０４）、本フローチャートによる一連の処理を終了する。

＜算出処理手順＞
つぎに、算出部３０２による上述したステップＳ４０２における素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長の算出処理手順について説明する。図５は、ステップＳ４０２における算出処理手順を示すフローチャートである。ここでは、上記式（１）を用いて素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出する場合を例に挙げて説明する。なお、Ｐ_nとして５１４［ｂｉｔ］の素数を生成するものとし、Ｐ₁として生成可能な短い素数の最大長が３４［ｂｉｔ］であった場合の例である。

また、図４に示すステップＳ４０１において、素数Ｐ_nのビット長として５１４［ｂｉｔ］の指定を受け付け、素数Ｐ₁のビット長が３０数ビット程度以内（〜３４［ｂｉｔ］）となった時点で算出処理を終了することとする。

図５のフローチャートにおいて、上記式（１）により、図４に示すステップＳ４０１において指定を受け付けた素数Ｐ_nのビット長に従って、素数Ｐ_iのビット長であるＬｅｎｇｔｈ（Ｐ_i）を算出する（ステップＳ５０１）。具体的には、ｉ＝ｎ−１として、Ｌｅｎｇｔｈ（Ｐ_n-1）を算出する。

すなわち、上記式（１）において、Ｌｅｎｇｔｈ（Ｐ_i+1）＝Ｌｅｎｇｔｈ（Ｐ_n）＝５１４として、Ｌｅｎｇｔｈ（Ｐ_i）＝Ｌｅｎｇｔｈ（Ｐ_n-1）を算出する。ここでは、Ｌｅｎｇｔｈ（Ｐ_i）＝Ｌｅｎｇｔｈ（Ｐ_n-1）＝[５１４＋１]／２＋１＝２５８．５≒２５８となる。ただし、小数点以下は切り捨てとする。

つぎに、ステップＳ５０１において算出されたＬｅｎｇｔｈ（Ｐ_i）が３０数ビット程度以内の長さであるか否かを判断する（ステップＳ５０２）。ここで、Ｌｅｎｇｔｈ（Ｐ_i）≦３４でない場合（ステップＳ５０２：Ｎｏ）、ｉを１つデクリメントして（ステップＳ５０３）、ステップＳ５０１に戻る。

一方、Ｌｅｎｇｔｈ（Ｐ_i）≦３４である場合（ステップＳ５０２：Ｙｅｓ）、図４に示すステップＳ４０３に移行する。ここでは、ステップＳ５０１において算出されたビット長がＬｅｎｇｔｈ（Ｐ_i）＝２５８＞３４となるため、ｉを１つデクリメントして、ステップＳ５０１に戻る。

そして、上記式（１）において、Ｌｅｎｇｔｈ（Ｐ_i+1）＝Ｌｅｎｇｔｈ（Ｐ_n-1）＝２５８として、Ｌｅｎｇｔｈ（Ｐ_i）＝Ｌｅｎｇｔｈ（Ｐ_n-2）を算出する。ここでは、Ｌｅｎｇｔｈ（Ｐ_i）＝Ｌｅｎｇｔｈ（Ｐ_n-2）＝[２５８＋１]／２＋１≒１３０となる。このように、素数Ｐ_nのビット長に従って、Ｌｅｎｇｔｈ（Ｐ_i）≦３４となるまで、素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長の長いものから順次算出する。

ここでは、Ｌｅｎｇｔｈ（Ｐ₄）＝２５８［ｂｉｔ］→Ｌｅｎｇｔｈ（Ｐ₃）＝１３０［ｂｉｔ］→Ｌｅｎｇｔｈ（Ｐ₂）＝６６［ｂｉｔ］→Ｌｅｎｇｔｈ（Ｐ₁）＝３４［ｂｉｔ］≒３０［ｂｉｔ］と順次算出されることとなる。

これにより、素数生成処理を実行する前に、所望の素数Ｐ_nを効率的に生成することができる素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出することができる。具体的には、素数Ｐ_n-1と乱数ｒ_n-1とを乗算したときに、高い確率で素数Ｐ_nを生成することができる素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出することができる。

＜素数生成処理手順＞

つぎに、素数生成部３０３による上述したステップＳ４０３における素数生成処理手順について説明する。図６は、ステップＳ４０３における素数生成処理手順を示すフローチャート（その１）である。ここでは、各素数｛Ｐ₁，…，Ｐ_n-1｝に乗算する乱数｛ｒ₁，…，ｒ_n-1｝の各ビット長を一括して算出する場合について説明する。

図６のフローチャートにおいて、まず、素数生成部３０３により、図４に示すステップＳ４０２において算出された素数Ｐ₁のビット長に基づいて素数Ｐ₁を生成する（ステップＳ６０１）。具体的には、たとえば、［背景技術］で示した第２の手法により、素数Ｐ₁のビット長によって特定される素数を生成する。

つぎに、各素数｛Ｐ₁，…，Ｐ_n-1｝に乗算する乱数｛ｒ₁，…，ｒ_n-1｝の各ビット長を算出する（ステップＳ６０２）。具体的には、上記式（３）により、素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長に基づいて、乱数｛ｒ₁，…，ｒ_n-1｝の各ビット長を算出する。具体的には、ｉをｉ＝１〜ｎ−１まで順にインクリメントして乱数｛ｒ₁，…，ｒ_n-1｝の各ビット長をすべて算出する。

すなわち、上記式（３）において、ｉをｉ＝１〜ｎ−１まで順にインクリメントして、Ｌｅｎｇｔｈ（Ｐ_i）およびＬｅｎｇｔｈ（Ｐ_i+1）を順に与え、乱数｛ｒ₁，…，ｒ_n-1｝の各ビット長を算出する。ここでは、乱数｛ｒ₁，…，ｒ₄｝のビット長は、Ｌｅｎｇｔｈ（ｒ₁）＝３１，Ｌｅｎｇｔｈ（ｒ₂）＝６３，Ｌｅｎｇｔｈ（ｒ₃）＝１２７，Ｌｅｎｇｔｈ（ｒ₄）＝２５７となる。

つぎに、ｉをｉ＝１から順にインクリメントして乱数ｒ_iとＰ_i+1を生成する。具体的には、乱数生成部３０４により、ステップＳ６０２において算出された乱数｛ｒ₁，…，ｒ_n-1｝の各ビット長に従って乱数ｒ_iを生成する（ステップＳ６０３）。

このあと、素数生成部３０３により、ステップＳ６０３において生成された乱数ｒ_iを用いて素数Ｐ_i+1を生成する（ステップＳ６０４）。このとき、Ｐｏｃｋｌｉｎｇｔｏｎの素数判定法を利用して素数Ｐ_i+1を生成し、生成された素数候補が素数とならなかった場合、ステップＳ６０３に戻り、素数となるまで処理を繰り返しおこなう。

つぎに、ｉ＝ｎ−１であるか否かを判断し（ステップＳ６０５）、ｉ＝ｎ−１でない場合（ステップＳ６０５：Ｎｏ）、ｉを１つインクリメントして（ステップＳ６０６）、ステップＳ６０３に戻る。

一方、ｉ＝ｎ−１である場合（ステップＳ６０５：Ｙｅｓ）、図４に示すステップＳ４０４に移行する。すなわち、ｉをｉ＝１から順にインクリメントして素数｛Ｐ₁，…，Ｐ_n-1｝を順次生成し、最終的に素数Ｐ_nを生成すると図４に示すステップＳ４０４に移行することとなる。

このように、算出部３０２により予め算出された素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長に基づいて、当該素数｛Ｐ₁，…，Ｐ_n｝を順次生成することにより、素数Ｐ_n-1から素数Ｐ_nを生成する際のやり直し回数を低減させ、所望の素数Ｐ_nを効率的に生成することができる。

つぎに、各素数｛Ｐ₁，…，Ｐ_n-1｝に乗算する乱数｛ｒ₁，…，ｒ_n-1｝の各ビット長を生成される素数Ｐ_i+1に応じて算出する場合について説明する。図７は、ステップＳ４０３における素数生成処理手順を示すフローチャート（その１）である。ここでは、素数Ｐ_nのビット長として５１４［ｂｉｔ］の指定を受け付け、乱数ｒ_iのビット長は上記式（３）であらわされることとする。なお、上記式（３）においてｍ＝１とする。

図７のフローチャートにおいて、まず、素数生成部３０３により、図４に示すステップＳ４０２において算出された素数Ｐ₁のビット長に基づいて素数Ｐ₁を生成する（ステップＳ７０１）。つぎに、素数Ｐ_iに乗算する乱数ｒ_iのビット長を算出する（ステップＳ７０２）。

具体的には、上記式（３）により、素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長に基づいて、乱数ｒ_iのビット長を算出する。具体的には、ｉをｉ＝１から順にインクリメントして乱数ｒ_iのビット長を算出することとなる。

すなわち、上記式（３）において、Ｌｅｎｇｔｈ（Ｐ_i）＝Ｌｅｎｇｔｈ（Ｐ₁）＝３４、Ｌｅｎｇｔｈ（Ｐ_i+1）＝Ｌｅｎｇｔｈ（Ｐ₂）＝６６として、Ｌｅｎｇｔｈ（ｒ₁）を算出する。ここでは、Ｌｅｎｇｔｈ（ｒ_i）＝Ｌｅｎｇｔｈ（ｒ₁）＝６６−３４−１＝３１となる。

つぎに、乱数生成部３０４により、ステップＳ７０２において算出された乱数ｒ_iのビット長に従って乱数ｒ_iを生成する（ステップＳ７０３）。このあと、素数生成部３０３により、ステップＳ７０３において生成された乱数ｒ_iを用いて素数Ｐ_i+1を生成する（ステップＳ７０４）。

このあと、ｉ＝ｎ−１であるか否かを判断し（ステップＳ７０５）、ｉ＝ｎ−１でない場合（ステップＳ７０５：Ｎｏ）、ｉを１つインクリメントして（ステップＳ７０６）、ステップＳ７０２に戻る。一方、ｉ＝ｎ−１である場合（ステップＳ７０５：Ｙｅｓ）、図４に示すステップＳ４０４に移行する。

すなわち、ｉをｉ＝１から順にインクリメントして乱数ｒ_iのビット長を順次算出し、乱数ｒ_n-1のビット長を算出し、素数Ｐ_nを生成すると図４に示すステップＳ４０４に移行することとなる。

このように、算出部３０２により予め算出された素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長に基づいて、当該素数｛Ｐ₁，…，Ｐ_n｝を順次生成することにより、素数Ｐ_n-1から素数Ｐ_nを生成する際のやり直し回数を低減させ、所望の素数Ｐ_nを効率的に生成することができる。

また、各素数｛Ｐ₁，…，Ｐ_n-1｝に乗算する乱数｛ｒ₁，…，ｒ_n-1｝の各ビット長を、生成する素数Ｐ_iに応じて、その都度算出するため、乱数｛ｒ₁，…，ｒ_n-1｝の各ビット長を一括して算出した場合に比べて、乱数｛ｒ₁，…，ｒ_n-1｝を記憶するために使用するメモリ量を低減させることができる。

以上説明したように、素数生成プログラム、該プログラムを記録した記録媒体、素数生成装置および素数生成方法によれば、任意のビット長の素数を確定的に、かつ、効率的に生成することができるという効果を奏する。

なお、本実施の形態で説明した素数生成方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーションなどのコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネットなどのネットワークを介して配布することが可能な伝送媒体であってもよい。

また、本実施の形態で説明した素数生成装置１００は、スタンダードセルやストラクチャードＡＳＩＣ(Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ)などの特定用途向けＩＣ（以下、単に「ＡＳＩＣ」と称す。）やＦＰＧＡなどのＰＬＤ(Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ)によっても実現することができる。具体的には、たとえば、上述した素数生成装置１００の機能的構成３０１〜３０５をＨＤＬ記述によって機能定義し、そのＨＤＬ記述を論理合成してＡＳＩＣやＰＬＤに与えることにより、素数生成装置１００を製造することができる。また、３０１〜３０５の各処理の一部分のみをこれらの手法で製造、実現し、残りの処理をプログラムなどで実現してもよい。

（付記１）素数Ｐ_nのビット長の指定を受け付けさせる受付工程と、
前記受付工程によって指定を受け付けた素数Ｐ_nのビット長に従って、素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出させる算出工程と、
前記算出工程によって算出された前記素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長に基づいて、素数Ｐ_i（１≦ｉ≦ｎ−１）と乱数ｒ_iとを利用することにより、前記素数Ｐ_iのビット長より長いビット長でかつ前記素数Ｐ_iより大きな値の素数Ｐ_i+1を順次生成して、前記素数Ｐ_nを生成させる素数生成工程と、
をコンピュータに実行させることを特徴とする素数生成プログラム。

（付記２）前記算出工程によって算出された素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長に従って、当該各素数｛Ｐ₁，…，Ｐ_n-1｝に乗算する乱数｛ｒ₁，…，ｒ_n-1｝を生成させる乱数生成工程を前記コンピュータに実行させ、
前記素数生成工程は、
前記素数Ｐ₁のビット長によって特定される素数を生成し、前記乱数生成工程によって生成された乱数｛ｒ₁，…，ｒ_n-1｝を用いて、前記素数Ｐ_iと前記乱数ｒ_iとを乗算することにより、前記素数Ｐ_nを生成させることを特徴とする付記１に記載の素数生成プログラム。

（付記３）前記素数生成工程は、
２ビット以上のビット長によって表現可能な素数を記憶する素数テーブルを参照することにより、前記素数Ｐ₁のビット長によって特定される素数を生成させることを特徴とする付記２に記載の素数生成プログラム。

（付記４）前記算出工程は、
前記乱数ｒ_iのビット長より前記素数Ｐ_iのビット長が長くなる前記素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出させることを特徴とする付記１〜３のいずれか一つに記載の素数生成プログラム。

（付記５）前記算出工程は、
前記Ｐ_i+1のビット長が前記素数Ｐ_iのビット長の２倍程度の長さとなる前記素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出させることを特徴とする付記４に記載の素数生成プログラム。

（付記６）前記算出工程は、
下記式（１）により、前記素数Ｐ_nのビット長に従って、前記素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出させることを特徴とする付記１〜３のいずれか一つに記載の素数生成プログラム。
Ｌｅｎｇｔｈ（Ｐ_i）＝[Ｌｅｎｇｔｈ（Ｐ_i+1）＋１]／２＋１・・・（１）
ただし、Ｌｅｎｇｔｈ（Ｐ_i）は素数Ｐ_iのビット長とする。

（付記７）前記算出工程は、
下記式（２）により、前記素数Ｐ_nのビット長に従って、前記素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出させることを特徴とする付記１〜３のいずれか一つに記載の素数生成プログラム。
Ｌｅｎｇｔｈ（Ｐ_i）＝Ｌｅｎｇｔｈ（Ｐ_i+1）／２＋１・・・（２）
ただし、Ｌｅｎｇｔｈ（Ｐ_i）は素数Ｐ_iのビット長とする。

（付記８）前記算出工程は、
前記素数Ｐ₁のビット長が３０数ビット程度の長さとなる前記素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出させることを特徴とする付記１〜７のいずれか一つに記載の素数生成プログラム。

（付記９）前記素数生成プログラムは、
Ｐｏｃｋｌｉｎｇｔｏｎ法を利用した素数判定手法により、前記素数Ｐ_nを確定的に生成させることを特徴とする付記１〜８のいずれか一つに記載の素数生成プログラム。

（付記１０）付記１〜９のいずれか一つに記載の素数生成プログラムを記録した前記コンピュータに読み取り可能な記録媒体。

（付記１１）素数Ｐ_nのビット長の指定を受け付ける受付手段と、
前記受付手段によって指定を受け付けた素数Ｐ_nのビット長に従って、素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出する算出手段と、
前記算出手段によって算出された前記素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長に基づいて、素数Ｐ_i（１≦ｉ≦ｎ−１）と乱数ｒ_iとを利用することにより、前記素数Ｐ_iのビット長より長いビット長でかつ前記素数Ｐ_iより大きな値の素数Ｐ_i+1を順次生成して、前記素数Ｐ_nを生成する素数生成手段と、
を備えることを特徴とする素数生成装置。

（付記１２）素数Ｐ_nのビット長の指定を受け付ける受付工程と、
前記受付工程によって指定を受け付けた素数Ｐ_nのビット長に従って、素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長を算出する算出工程と、
前記算出工程によって算出された前記素数｛Ｐ₁，…，Ｐ_n-1｝の各ビット長に基づいて、素数Ｐ_i（１≦ｉ≦ｎ−１）と乱数ｒ_iとを利用することにより、前記素数Ｐ_iのビット長より長いビット長でかつ前記素数Ｐ_iより大きな値の素数Ｐ_i+1を順次生成して、前記素数Ｐ_nを生成する素数生成工程と、
を含んだことを特徴とする素数生成方法。

以上のように、本発明にかかる素数生成プログラム、該プログラムを記録した記録媒体、素数生成装置および素数生成方法は、確定的な素数生成手法を用いて所定長の素数を生成する場合に有用であり、特に、２のべき乗長以外のビット長の素数を生成する場合に適している。

この発明の実施の形態にかかる素数生成装置のハードウェア構成を示すブロック図である。 素数テーブルのデータ構造を示す説明図である。 この発明の実施の形態にかかる素数生成装置の機能的構成を示すブロック図である。 この発明の実施の形態にかかる素数生成装置の素数生成処理手順を示すフローチャートである ステップＳ４０２における算出処理手順を示すフローチャートである。 ステップＳ４０３における素数生成処理手順を示すフローチャート（その１）である。 ステップＳ４０３における素数生成処理手順を示すフローチャート（その２）である。

符号の説明

１００ 素数生成装置
２００ 素数テーブル
３０１ 受付部
３０２ 算出部
３０３ 素数生成部
３０４ 乱数生成部
３０５ 出力部

Claims (4)

1. プロセッサとメモリとを有するコンピュータに、
   前記プロセッサにより、素数Ｐ_nのビット長の指定を受け付けて、前記メモリに記憶し、
   前記プロセッサにより、指定を受け付けた前記素数Ｐ_nのビット長に基づいて、前記素数Ｐ_nを生成するために途中で生成される素数｛Ｐ₁，Ｐ₂，…，Ｐ_n-1｝の各素数のビット長を、素数Ｐ₁のビット長が所定長以下となるまで、素数Ｐ _i+1 （ｉは、１以上（ｎ−１）以下の自然数）のビット長が素数Ｐ _i のビット長の２倍程度の長さとなるように順次算出して、前記メモリに記憶し、
   前記プロセッサにより、算出した前記素数Ｐ_iのビット長に基づいて、前記素数Ｐ_iに乗算して前記素数Ｐ_i+1を算出するための乱数ｒ_iのビット長を算出して、前記メモリに記憶し、
   前記プロセッサにより、算出した前記素数Ｐ₁のビット長の乱数を生成することにより、前記所定長よりも短いビット長の素数を記憶するテーブルを参照して、前記テーブルに記憶されているいずれの素数でも割り切れない乱数を前記素数Ｐ₁として算出して、前記メモリに記憶し、
   前記プロセッサにより、算出した前記乱数ｒ_iのビット長に基づいて、当該ビット長の前記乱数ｒ_iを生成して、前記メモリに記憶し、
   前記プロセッサにより、算出した前記素数Ｐ₁に基づいて、生成した前記乱数ｒ_iと前記素数Ｐ_iとを乗算して前記素数Ｐ_iより大きな値の前記素数Ｐ_i+1を順次算出することにより、前記素数Ｐ_nを算出して、前記メモリに記憶する、
   処理を実行させることを特徴とする素数生成プログラム。
2. 請求項１に記載の素数生成プログラムを記録した前記コンピュータに読み取り可能な記録媒体。
3. 素数Ｐ _n のビット長の指定を受け付ける受付部と、
   前記受付部によって指定を受け付けた前記素数Ｐ _n のビット長に基づいて、前記素数Ｐ _n を生成するために途中で生成される素数｛Ｐ ₁ ，Ｐ ₂ ，…，Ｐ _n-1 ｝の各素数のビット長を、素数Ｐ ₁ のビット長が所定長以下となるまで、素数Ｐ _i+1 （ｉは、１以上（ｎ−１）以下の自然数）のビット長が素数Ｐ _i のビット長の２倍程度の長さとなるように順次算出する第１の算出部と、
   前記第１の算出部によって算出された前記素数Ｐ _i のビット長に基づいて、前記素数Ｐ _i に乗算して前記素数Ｐ _i+1 を算出するための乱数ｒ _i のビット長を算出する第２の算出部と、
   前記第１の算出部によって算出された前記素数Ｐ ₁ のビット長の乱数を生成することにより、前記所定長よりも短いビット長の素数を記憶するテーブルを参照して、前記テーブルに記憶されているいずれの素数でも割り切れない乱数を前記素数Ｐ ₁ として算出する第３の算出部と、
   前記第２の算出部によって算出された前記乱数ｒ _i のビット長に基づいて、当該ビット長の前記乱数ｒ _i を生成する生成部と、
   前記第３の算出部によって算出された前記素数Ｐ ₁ に基づいて、前記生成部によって生成された前記乱数ｒ _i と前記素数Ｐ _i とを乗算して前記素数Ｐ _i より大きな値の前記素数Ｐ _i+1 を順次算出することにより、前記素数Ｐ _n を算出する第４の算出部と、
   を備えることを特徴とする素数生成装置。
4. プロセッサとメモリとを有するコンピュータが、
   前記プロセッサにより、素数Ｐ _n のビット長の指定を受け付けて、前記メモリに記憶し、
   前記プロセッサにより、指定を受け付けた前記素数Ｐ _n のビット長に基づいて、前記素数Ｐ _n を生成するために途中で生成される素数｛Ｐ ₁ ，Ｐ ₂ ，…，Ｐ _n-1 ｝の各素数のビット長を、素数Ｐ ₁ のビット長が所定長以下となるまで、素数Ｐ _i+1 （ｉは、１以上（ｎ−１）以下の自然数）のビット長が素数Ｐ _i のビット長の２倍程度の長さとなるように順次算出して、前記メモリに記憶し、
   前記プロセッサにより、算出した前記素数Ｐ _i のビット長に基づいて、前記素数Ｐ _i に乗算して前記素数Ｐ _i+1 を算出するための乱数ｒ _i のビット長を算出して、前記メモリに記憶し、
   前記プロセッサにより、算出した前記素数Ｐ ₁ のビット長の乱数を生成することにより、前記所定長よりも短いビット長の素数を記憶するテーブルを参照して、前記テーブルに記憶されているいずれの素数でも割り切れない乱数を前記素数Ｐ ₁ として算出して、前記メモリに記憶し、
   前記プロセッサにより、算出した前記乱数ｒ _i のビット長に基づいて、当該ビット長の前記乱数ｒ _i を生成して、前記メモリに記憶し、
   前記プロセッサにより、算出した前記素数Ｐ ₁ に基づいて、生成した前記乱数ｒ _i と前記素数Ｐ _i とを乗算して前記素数Ｐ _i より大きな値の前記素数Ｐ _i+1 を順次算出することにより、前記素数Ｐ _n を算出して、前記メモリに記憶する、
   処理を実行することを特徴とする素数生成方法。

Images