JP5594029B2 - Feedback control circuit, feedback control system - Google Patents

Feedback control circuit, feedback control system Download PDF

Info

Publication number
JP5594029B2
JP5594029B2 JP2010221006A JP2010221006A JP5594029B2 JP 5594029 B2 JP5594029 B2 JP 5594029B2 JP 2010221006 A JP2010221006 A JP 2010221006A JP 2010221006 A JP2010221006 A JP 2010221006A JP 5594029 B2 JP5594029 B2 JP 5594029B2
Authority
JP
Japan
Prior art keywords
feedback control
feedback
signal
output
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010221006A
Other languages
Japanese (ja)
Other versions
JP2012078904A (en
Inventor
光 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2010221006A priority Critical patent/JP5594029B2/en
Publication of JP2012078904A publication Critical patent/JP2012078904A/en
Application granted granted Critical
Publication of JP5594029B2 publication Critical patent/JP5594029B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Feedback Control In General (AREA)

Description

本発明は、被制御デバイスから入力された信号を処理して出力信号を生成し、当該出力信号を被制御デバイスに帰還入力させるフィードバック制御回路、及び当該フィードバック制御回路と被制御デバイスを含むフィードバック制御システムに関する。   The present invention relates to a feedback control circuit that processes a signal input from a controlled device to generate an output signal and feeds back the output signal to the controlled device, and feedback control including the feedback control circuit and the controlled device About the system.

従来、物理量を検出するセンサやサーボ機構等の被制御デバイスを制御するフィードバック制御回路が知られている。このフィードバック制御回路は、被制御デバイスから入力された信号の特性を向上させたり、被制御デバイスの動作や出力を安定化させたりすることができる。   Conventionally, a feedback control circuit for controlling a controlled device such as a sensor for detecting a physical quantity or a servo mechanism is known. This feedback control circuit can improve the characteristics of the signal input from the controlled device, and can stabilize the operation and output of the controlled device.

この種のフィードバック制御回路が好適に適用されるのは、例えば、MEMS(Micro
Electro Mechanical Systems)おもりの静電気力フィードバックを利用した慣性力センサシステム、モータの位置を制御する制御システム、LCフィルタを含む電源制御システム等である。慣性力センサの代表的なものとして、ジャイロスコープやヨーレートセンサとして知られる角速度センサが存在する。これらのシステムでは、被制御デバイスの入力−出力特性が二次LPF(ローパスフィルタ)特性を示したり、共振特性(特定の共振周波数で振幅特性が高いピークを示す特性)を示すことがあるが、フィードバック制御回路によって、被制御デバイスが異常発振することなく安定的に制御可能となっている。
This type of feedback control circuit is preferably applied, for example, to MEMS (Micro
Electro Mechanical Systems) Inertial force sensor system using electrostatic force feedback of weight, control system for controlling motor position, power supply control system including LC filter, and the like. As a representative inertial force sensor, there is an angular velocity sensor known as a gyroscope or a yaw rate sensor. In these systems, the input-output characteristic of the controlled device may exhibit a second-order LPF (low-pass filter) characteristic or a resonance characteristic (a characteristic that exhibits a high amplitude characteristic at a specific resonance frequency). The controlled device can be stably controlled without abnormal oscillation of the controlled device.

上記角速度センサは、回転運動によって振動駆動されるおもり(振動子)に生じるコリオリ力を検出するものであるが、その出力信号は通常、微小な信号である。このため、角速度センサを制御するフィードバック制御回路において、上記おもりが有する共振Q値を利用し、検出すべき振動周波数帯における振幅すなわち感度を大きくして検出分解能を向上させている。   The angular velocity sensor detects a Coriolis force generated in a weight (vibrator) that is vibrated and driven by a rotational motion, but its output signal is usually a minute signal. For this reason, in the feedback control circuit that controls the angular velocity sensor, the resonance Q value of the weight is used to increase the amplitude in the vibration frequency band to be detected, that is, the sensitivity, thereby improving the detection resolution.

また、角速度センサを被制御デバイスとするフィードバック制御システムでは、フィードバック制御回路の出力信号をおもりに対する静電力印加にフィードバックさせることによって、Q値のばらつきや温度特性に起因する角速度センサの感度変動や非線形性に対して、安定化させる制御を行っている。   Also, in a feedback control system using an angular velocity sensor as a controlled device, by feeding back the output signal of the feedback control circuit to the electrostatic force applied to the weight, the sensitivity fluctuation or non-linearity of the angular velocity sensor due to variations in Q value or temperature characteristics Control is performed to stabilize the characteristics.

このような制御技術は、「静電気力フィードバック(Electrostatic Force Feedback)」、「フォースフィードバック(Force Feedback)」、「サーボ(Servo)」等と称されている。非特許文献1には、慣性センサに対してフォースフィードバックを行う技術について記載されている。   Such a control technique is referred to as “electrostatic force feedback”, “force feedback”, “servo”, and the like. Non-Patent Document 1 describes a technique for performing force feedback on an inertial sensor.

図1は、フォースフィードバックによって制御される従来の角速度センサシステムの構成例である。図中、機能ブロックの枠内の文字は、Z変換における伝達関数等を示している。この従来の角速度センサは、二次LPF特性を示すセンサ素子Aaを備える被制御デバイスAを、フィードバック制御回路Bで制御している。フィードバック制御回路Bは、増幅器Ba、Bb、Bcと、積分器Bd、Beと、加算器(Summation)Bfと、位相進み補償器Bgと、量子化器Bhと、を備える。従来の角速度センサシステムは、このような構成によって、入力としての力Finがおもりに印加されたときのおもりの変位量xを検出電極と検出回路で検出し、この力Finと逆向きの力(−Fin)をフィードバック電極から電圧として印加して入力Finとバランスさせ、このバランスさせた力Fin、つまり印加電圧を検出出力としている。   FIG. 1 is a configuration example of a conventional angular velocity sensor system controlled by force feedback. In the figure, characters in the functional block frame indicate a transfer function or the like in Z conversion. In this conventional angular velocity sensor, a controlled device A including a sensor element Aa exhibiting secondary LPF characteristics is controlled by a feedback control circuit B. The feedback control circuit B includes amplifiers Ba, Bb, Bc, integrators Bd, Be, an adder (Summation) Bf, a phase lead compensator Bg, and a quantizer Bh. With such a configuration, the conventional angular velocity sensor system detects the displacement x of the weight when the force Fin as the input is applied to the weight by the detection electrode and the detection circuit, and the force ( -Fin) is applied as a voltage from the feedback electrode and balanced with the input Fin, and this balanced force Fin, that is, the applied voltage is used as the detection output.

これによって、角速度センサの感度等の特性を、フィードバック電極の特性(静電気力−印加電圧特性)によって決定することができ、おもりの機械的特性(バネ定数、ダンピング係数、感度非線形性等)の影響を抑制することができる。一般に、フィードバック電極の特性は、おもりの機械的特性よりも安定的であるため、フォースフィードバックの結果、角速度センサの検出特性を安定的にすることができる。具体的には、感度変動、ドリフトを抑制し、周波数帯域(Bandwidth)、入力範囲(Dynamic Range)、リニアリティを改善することができる(非特許文献2の372ページ8行目を参照)。   As a result, the characteristics such as the sensitivity of the angular velocity sensor can be determined by the characteristics of the feedback electrode (electrostatic force-applied voltage characteristics), and the influence of the mechanical characteristics of the weight (spring constant, damping coefficient, sensitivity nonlinearity, etc.) Can be suppressed. In general, the characteristic of the feedback electrode is more stable than the mechanical characteristic of the weight, so that the detection characteristic of the angular velocity sensor can be stabilized as a result of force feedback. Specifically, sensitivity fluctuation and drift can be suppressed, and the frequency band (Bandwidth), input range (Dynamic Range), and linearity can be improved (see Non-Patent Document 2, page 372, line 8).

ところで、角速度センサにおけるMEMSおもりのように、入力−出力特性が二次LPF特性を示す場合、その振動周波数がカットオフ周波数に等しい場合において位相角90度の位相遅れが、カットオフ周波数よりも高い周波数である場合において90度から180度の位相遅れが、それぞれ生じることになる。このような被制御デバイスを負帰還制御(Negative Feedback Control)しようとする際に、被制御デバイスとフィードバック制御回路を含めた全体の制御ループ伝達特性が、一定の周波数を超えることにより180度以上の位相遅れとなり、且つこのときのループゲインが1以上あると、本来意図した負帰還制御が正帰還制御(Positive Feedback Control)になってしまう。この結果、被制御デバイスが異常発振状態となって制御系が不安定となる場合がある。なお、このような懸念材料は、アナログフィードバック回路、デジタルフィードバック回路に共通するものである。   By the way, when the input-output characteristic shows a second-order LPF characteristic like the MEMS weight in the angular velocity sensor, the phase delay of 90 degrees in phase is higher than the cutoff frequency when the vibration frequency is equal to the cutoff frequency. In the case of the frequency, a phase delay of 90 degrees to 180 degrees occurs. When attempting to perform negative feedback control (Negative Feedback Control) of such a controlled device, the entire control loop transfer characteristic including the controlled device and the feedback control circuit exceeds 180 degrees by exceeding a certain frequency. If the phase is delayed and the loop gain at this time is 1 or more, the originally intended negative feedback control becomes positive feedback control. As a result, the controlled device may be in an abnormal oscillation state and the control system may become unstable. Such a concern is common to analog feedback circuits and digital feedback circuits.

上記非特許文献1は、ΔΣ変調によるデジタルフィードバック系を実現するための構成として、分配フィードバック型(Distributed feedback architecture)と、フィードフォワード加算型(Architecture with feedforward summation)を提案しているが、いずれの構成においても、センサ素子部にはシグナルパスを設けることができないため、これを補償し発振を安定化するために、位相進み補償器(Lead Compensator)が必要であると説明している。なお、図1はフィードフォワード加算型の構成例である。   Although the said nonpatent literature 1 has proposed the distributed feedback type | mold (Distributed feedback architecture) and the feedforward addition type | mold (Architecture with feedforward summation) as a structure for implement | achieving the digital feedback system by delta-sigma modulation, Even in the configuration, since a signal path cannot be provided in the sensor element portion, it is described that a phase lead compensator is necessary to compensate for this and stabilize oscillation. FIG. 1 shows a feedforward addition type configuration example.

また、非特許文献3には、分配フィードバック型の加速度センサについて記載されている。当該文献においても、フィードバック出力に位相進み補償器を使用するものとされている。   Non-Patent Document 3 describes a distributed feedback type acceleration sensor. In this document, a phase lead compensator is used for the feedback output.

また、非特許文献4には、Q値の高いセンサを有するフィードバック制御システムにおける位相遅れと振動周波数の関係について記載されている。   Non-Patent Document 4 describes the relationship between phase delay and vibration frequency in a feedback control system having a sensor with a high Q value.

Petkov and Boser, “A Fourth-Order ΣΔ Interface for Micromachined Inertial Sensors”, IEEE Journal of Solid-State Circuits, Vol.40, No.8, Aug 2005.Petkov and Boser, “A Fourth-Order ΣΔ Interface for Micromachined Inertial Sensors”, IEEE Journal of Solid-State Circuits, Vol.40, No.8, Aug 2005. Boser and Howe, “Surface micromachined accelerometers”, IEEE Journal of Solid-State Circuits, Vol.31, No.3, March 1996.Boser and Howe, “Surface micromachined accelerometers”, IEEE Journal of Solid-State Circuits, Vol. 31, No. 3, March 1996. Kajita, Moon and Temes, “A two-chip interface for a MEMS accelerometer”, IEEE Transactions on Instrumentation and Measurement, Vol.51, No.4, August 2002.Kajita, Moon and Temes, “A two-chip interface for a MEMS accelerometer”, IEEE Transactions on Instrumentation and Measurement, Vol.51, No.4, August 2002. Ezekwe and Boser, “Robust compensation of a force-balanced high-Q gyroscope”, IEEE Sensors 2008 Conference.Ezekwe and Boser, “Robust compensation of a force-balanced high-Q gyroscope”, IEEE Sensors 2008 Conference.

しかしながら、上記非特許文献のように位相進み補償器を使用すると、それによって回路規模が大きくなってしまい、例えば自動車や携帯電話等の移動体に搭載するのに適さないものとなる場合がある。   However, when a phase lead compensator is used as in the above non-patent document, the circuit scale is increased thereby, which may not be suitable for mounting on a mobile body such as an automobile or a mobile phone.

また、位相進み補償器は信号伝達経路に直列的に接続されるため、位相進み補償器自体が有する回路遅延分によって、入力サンプリングからフィードバック出力への信号伝達遅延が増加し、フィードバック系の発振安定性マージンが減少してしまう。   In addition, since the phase lead compensator is connected in series to the signal transmission path, the signal delay from the input sampling to the feedback output increases due to the circuit delay of the phase lead compensator itself, which stabilizes the oscillation of the feedback system. Sex margin is reduced.

特に、分配フィードバック型においては、入力信号が、一又は二以上の積分器を経由した後に比較器等を介してフィードバック出力がなされるため、積分器のセトリング時間分の信号伝達遅延が必然的に生じる。このセトリング時間に1クロック分の時間、すなわち1サンプリング周期Ts(=1/fs;fsはサンプリング周波数)を割り当てたとすると、この1サンプリング周期Tsの遅れは、振動周波数が高くなると位相角にして数十度以上の信号遅延を生じさせる。例えば、1サンプリング周期Tsの遅れは、振動周波数f=fs/8では45度、f=fs/4では90度の無視できない位相遅れを生じさせる。そして、この位相遅れが、負帰還制御系の発振安定性マージンを減少させることになる。   In particular, in the distributed feedback type, since the input signal passes through one or more integrators and then a feedback output is made via a comparator or the like, a signal transmission delay corresponding to the settling time of the integrator is inevitably required. Arise. Assuming that one clock period, that is, one sampling period Ts (= 1 / fs; fs is a sampling frequency) is assigned to the settling time, the delay of the one sampling period Ts is a phase angle as the oscillation frequency increases. A signal delay of 10 degrees or more is caused. For example, a delay of one sampling period Ts causes a non-negligible phase delay of 45 degrees at the vibration frequency f = fs / 8 and 90 degrees at the f = fs / 4. This phase delay reduces the oscillation stability margin of the negative feedback control system.

一方、フィードフォワード加算型においては、サンプリング及び増幅した信号をフィードフォワード経路(図1では、増幅器BbやBcを経由する経路)によってバイパス伝達し、これを積分器を介して出力された信号と加算し、その後に位相進み補償器と比較器等を経て出力する。フィードフォワード加算型は、積分器を介さずに信号伝達する分、信号伝達遅延を分配フィードバック型よりも小さくすることができるが、位相進み補償器の存在による信号伝達遅延は依然として存在する。   On the other hand, in the feed-forward addition type, the sampled and amplified signal is bypass-transmitted via a feed-forward path (in FIG. 1, a path via amplifiers Bb and Bc), and this is added to the signal output via the integrator. Thereafter, the signal is output through a phase lead compensator and a comparator. In the feedforward addition type, the signal transmission delay can be made smaller than that in the distributed feedback type because the signal is transmitted without going through the integrator, but the signal transmission delay due to the presence of the phase advance compensator still exists.

また、上記のような信号伝達遅延を小さくするために、初段のサンプリング・信号増幅回路や加算演算用オペアンプ、位相進み補償用オペアンプ等に、高速且つ大きな出力負荷駆動能力が必要となり、コストや消費電力が増大する場合がある。   In addition, in order to reduce the signal transmission delay as described above, the first stage sampling / signal amplifying circuit, the addition operation operational amplifier, the phase advance compensation operational amplifier, etc. need high speed and large output load drive capability, which is costly and consuming. Electric power may increase.

例えば図1に示した従来の構成では、加算器Bfと位相進み補償器Bgが直列に接続されているため、一定の精度を確保するためには、これらの演算器のいずれか又は双方にオペアンプを用いる必要がある。オペアンプを用いずにキャパシタ等の受動素子による分圧回路のみを直列接続させた場合、キャパシタや配線等の寄生容量等による誤差が大きくなり、高精度な演算は一般的に困難だからである。他方、オペアンプを用いる場合、出力信号は、オペアンプを含む回路の全てがセトリングを完了した後に出力されるため、信号伝達遅延が必然的に大きくなってしまう。そして、回路構成を一度に駆動して高速化しようとすると、初段のサンプリング・信号増幅回路、位相進み補償器又は加算器であるオペアンプに、高速且つ大きな出力負荷駆動能力が必要となる。   For example, in the conventional configuration shown in FIG. 1, the adder Bf and the phase lead compensator Bg are connected in series. Therefore, in order to ensure a certain accuracy, an operational amplifier is connected to one or both of these arithmetic units. Must be used. This is because when only a voltage dividing circuit using a passive element such as a capacitor is connected in series without using an operational amplifier, an error due to a parasitic capacitance such as a capacitor or wiring increases, and high-accuracy calculation is generally difficult. On the other hand, when an operational amplifier is used, the output signal is output after all of the circuits including the operational amplifier have completed settling, so that the signal transmission delay is inevitably increased. In order to drive the circuit configuration at a time to increase the speed, the first stage sampling and signal amplification circuit, the phase lead compensator or the operational amplifier which is an adder requires a high speed and a large output load driving capability.

なお、信号伝達遅延の抑制は、非制御デバイスがQ値の高い共振素子である場合に、特に重要となる。真空封止により高いQ値を示す共振素子は、振幅特性が共振周波数f0近傍において高いピークゲインを示す。一方、高いQ値を示す共振素子における位相特性は、共振周波数f0前後において、0度(f<f0)→90度(f=f0)→180度(f>f0)と位相遅れ角が急激に変化する。この結果、振動周波数fがわずかに共振周波数f0よりも高い領域で位相遅れ角が180度となるため、共振周波数f0近傍の領域で発振しやすくなる。これを回避するためには、フィードバック制御回路側で十分な位相進み量を確保しておく必要がある。   Note that suppression of signal transmission delay is particularly important when the non-control device is a resonant element having a high Q value. A resonance element that exhibits a high Q value by vacuum sealing exhibits a high peak gain in the vicinity of the resonance frequency f0 in amplitude characteristics. On the other hand, the phase characteristics of a resonant element exhibiting a high Q value are such that the phase delay angle is suddenly 0 degrees (f <f0) → 90 degrees (f = f0) → 180 degrees (f> f0) around the resonant frequency f0. Change. As a result, since the phase lag angle is 180 degrees in the region where the vibration frequency f is slightly higher than the resonance frequency f0, oscillation is likely to occur in the region near the resonance frequency f0. In order to avoid this, it is necessary to ensure a sufficient amount of phase advance on the feedback control circuit side.

更に、真空封止により高いQ値を示す共振素子は、メインの共振周波数f0よりも高い周波数領域において、高次共振による複数のゲインピークを示す場合がある(上記非特許文献4参照)。このような共振素子を安定的にフィードバック制御するためには、共振周波数f0だけでなく、高次共振を生じる周波数、更には共振素子の伝達特定が十分に減衰する周波数領域までの広い周波数領域に亘って位相進み特性を発揮できるように、共振素子とフィードバック制御回路を組み合わせた全体の制御ループが十分な位相余裕を確保しておく必要がある。   Furthermore, a resonance element that exhibits a high Q value by vacuum sealing may exhibit a plurality of gain peaks due to higher-order resonance in a frequency region higher than the main resonance frequency f0 (see Non-Patent Document 4 above). In order to stably perform feedback control of such a resonant element, not only the resonant frequency f0 but also a frequency that causes higher-order resonance and further a wide frequency range up to a frequency range where the transmission specification of the resonant element is sufficiently attenuated. It is necessary to ensure a sufficient phase margin in the entire control loop in which the resonance element and the feedback control circuit are combined so that the phase advance characteristic can be exhibited over the entire period.

従って、入力−出力間の信号伝達遅延を十分に小さくし、且つサンプリング周波数fsを十分に高く設定する必要があるが、位相進み補償器を用いた構成では、前述のように、回路規模やコスト、消費電力等の問題が生じ、高速で安定的なフィードバック制御回路の設計が困難となっている。   Accordingly, it is necessary to set the signal transmission delay between the input and output sufficiently small and set the sampling frequency fs sufficiently high. However, in the configuration using the phase lead compensator, as described above, the circuit scale and cost are reduced. As a result, problems such as power consumption occur, making it difficult to design a fast and stable feedback control circuit.

本発明はこのような課題を解決するためのものであり、回路規模やコスト、消費電力を低減しつつ、信号伝達遅延を抑制することが可能なフィードバック制御回路、及びこれを一部に含むフィードバック制御システムを提供することを、主たる目的とする。   The present invention has been made to solve the above-mentioned problems, and a feedback control circuit capable of suppressing a signal transmission delay while reducing circuit scale, cost, and power consumption, and feedback including a part thereof. The main purpose is to provide a control system.

上記目的を達成するための本発明の第1の態様は、
被制御デバイスから入力された入力信号に基づいて出力信号を生成すると共に該出力信号を前記被制御デバイスに負帰還させてフィードバック制御を行うフィードバック制御回路であって、
前記入力信号を増幅する増幅手段と、
前記増幅手段の出力信号に対して積分演算を行う段以上の積分手段と、
前記積分手段の少なくとも一部をバイパスして信号を伝達する一以上のフィードフォワード経路と、
前記積分手段から入力される信号と前記フィードフィードフォワード経路を介して入力される信号を加算する加算手段と、
前記加算手段の出力を量子化して出力信号を生成する量子化手段と、
前記量子化手段により生成される出力信号を、前記段以上の積分手段のうち最終段の積分手段の入力側に伝達する第1のフィードバック経路と、
前記三段以上の積分手段のうち最終段の積分手段の出力を、前記三段以上の積分手段のうち二段目以降の積分手段の入力側に伝達する第2のフィードバック経路と、
を備えるフィードバック制御回路である。
In order to achieve the above object, the first aspect of the present invention provides:
A feedback control circuit that generates an output signal based on an input signal input from a controlled device and performs feedback control by negatively feeding back the output signal to the controlled device;
Amplifying means for amplifying the input signal;
Three or more stages of integration means for performing an integration operation on the output signal of the amplification means;
One or more feed-forward paths for transmitting signals bypassing at least a portion of the integrating means;
Adding means for adding a signal input from the integrating means and a signal input via the feed-feedforward path;
Quantization means for quantizing the output of the adding means to generate an output signal;
A first feedback path for transmitting an output signal generated by the quantizing means to an input side of a last-stage integrating means among the three or more integrating means;
A second feedback path for transmitting the output of the last stage integrating means among the three or more stages of integrating means to the input side of the second and subsequent stages of integrating means of the three or more stages;
Is a feedback control circuit.

この本発明の第1の態様によれば、回路規模やコスト、消費電力を低減しつつ、信号伝達遅延を抑制することができる。   According to the first aspect of the present invention, signal transmission delay can be suppressed while reducing circuit scale, cost, and power consumption.

本発明の第2の態様は、The second aspect of the present invention is:
本発明の第1の態様のフィードバック制御回路と、A feedback control circuit according to the first aspect of the present invention;
該フィードバック制御回路によりフィードバック制御される前記被制御デバイスと、The controlled device that is feedback controlled by the feedback control circuit;
を備えるフィードバック制御システムである。Is a feedback control system.

この本発明の第2の態様によれば、回路規模やコスト、消費電力を低減しつつ、信号伝達遅延を抑制することができる。According to the second aspect of the present invention, signal transmission delay can be suppressed while reducing circuit scale, cost, and power consumption.

また、三段以上の積分手段のうち最終段の積分手段の出力を二段目以降の積分手段の入力側に伝達するフィードバック経路に含まれない一段目の積分手段によってDC(周波数0[Hz])近傍に雑音伝達関数のゼロ点を配置し、二段目以降の積分手段及びフードバック経路によって、より高周波な周波数帯域にも雑音伝達関数のゼロ点を配置することができる。従って、DC近傍の周波数帯域と、より高周波な周波数帯域の双方で検出分解能を向上させることができる。In addition, among the three or more stages of integration means, the DC (frequency 0 [Hz]) is obtained by the first stage integration means not included in the feedback path that transmits the output of the last stage integration means to the input side of the second and subsequent integration means. ) The zero point of the noise transfer function can be arranged in the vicinity, and the zero point of the noise transfer function can be arranged in a higher frequency band by the integration means and the food back path after the second stage. Therefore, the detection resolution can be improved in both the frequency band near DC and the higher frequency band.

本発明の第2の態様において、In a second aspect of the invention,
前記被制御デバイスは、例えば二次ローパスフィルタ特性を有するデバイスである。The controlled device is a device having, for example, a second-order low-pass filter characteristic.

この場合、in this case,
前記被制御デバイスは、例えばMEMSおもりの静電気力フィードバックを利用した慣性力センサである。The controlled device is, for example, an inertial force sensor using electrostatic force feedback of a MEMS weight.

また、該慣性力センサは、ヨーレートと加速度の双方を検出するセンサであってよい。The inertial force sensor may be a sensor that detects both the yaw rate and the acceleration.

本発明の第3の態様は、
二次ローパスフィルタ特性を有する被制御デバイスと、
該被制御デバイスから入力された入力信号に基づいて出力信号を生成すると共に該出力信号を前記被制御デバイスに負帰還させてフィードバック制御を行うフィードバック制御回路と、
を備えるフィードバック制御システムであって、
前記フィードバック制御回路は、
前記入力信号を増幅する増幅手段と、
前記増幅手段の出力信号に対して積分演算を行う二段の積分手段と、
前記二段の積分手段の双方をバイパスすると共に第1の増幅率で信号を増幅する第1の増幅部を有する第1のフィードフォワード経路と、
前記二段の積分手段のうち二段目の積分手段のみをバイパスすると共に第2の増幅率で信号を増幅する第2の増幅部を有する第2のフィードフォワード経路と、
前記積分手段から入力される信号と、前記第1及び第2のフィードフォワード経路を介して入力される信号とを加算する加算手段と、
前記加算手段の出力を量子化して出力信号を生成する量子化手段と、
前記量子化手段により生成される出力信号を、前記二段の積分手段のうち最終段の積分手段の入力側に伝達するフィードバック経路と、を備え、
前記フィードバック制御回路のサンプリング周波数を、前記第1の増幅率と前記第2の増幅率の差分の平方根に2πを乗じた値で除した値は、前記被制御デバイスの二次ローパスフィルタ特性におけるカットオフ周波数の2.5倍以下であることを特徴とする、
フィードバック制御システムである。
The third aspect of the present invention is:
A controlled device having secondary low-pass filter characteristics;
A feedback control circuit for generating an output signal based on an input signal input from the controlled device and performing feedback control by negatively feeding back the output signal to the controlled device;
A feedback control system comprising:
The feedback control circuit includes:
Amplifying means for amplifying the input signal;
Two-stage integration means for performing an integration operation on the output signal of the amplification means;
A first feedforward path having a first amplifying unit that bypasses both of the two-stage integrating means and amplifies the signal at a first amplification factor;
A second feedforward path having a second amplification section that bypasses only the second-stage integration means of the two-stage integration means and amplifies the signal at a second amplification factor;
Adding means for adding the signal input from the integrating means and the signals input via the first and second feedforward paths;
Quantization means for quantizing the output of the adding means to generate an output signal;
A feedback path for transmitting the output signal generated by the quantization means to the input side of the last-stage integration means of the two-stage integration means, and
A value obtained by dividing the sampling frequency of the feedback control circuit by a value obtained by multiplying the square root of the difference between the first amplification factor and the second amplification factor by 2π is a cut in the secondary low-pass filter characteristic of the controlled device. It is not more than 2.5 times the off frequency,
Feedback control system.

この本発明の第3の態様によれば、被制御デバイスとフィードバック制御回路を合わせたフィードバック制御システム全体における制御ループの伝達関数の位相遅れを180度未満に抑制することができる。この結果、位相進み補償器が必要なくなり、回路規模やコスト、消費電力を低減しつつ、信号伝達遅延を抑制することができる。   According to this third aspect of the present invention, the phase delay of the transfer function of the control loop in the entire feedback control system including the controlled device and the feedback control circuit can be suppressed to less than 180 degrees. As a result, the phase lead compensator is not necessary, and the signal transmission delay can be suppressed while reducing the circuit scale, cost, and power consumption.

本発明によれば、回路規模やコスト、消費電力を低減しつつ、信号伝達遅延を抑制することが可能なフィードバック制御回路、及びこれを一部に含むフィードバック制御システムを提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the feedback control circuit which can suppress a signal transmission delay, reducing a circuit scale, cost, and power consumption, and the feedback control system which includes this in part can be provided.

フォースフィードバックによって制御される従来の角速度センサシステムの構成例である。It is a structural example of the conventional angular velocity sensor system controlled by force feedback. 本発明の各実施例に共通する概念を示す機能ブロック図である。It is a functional block diagram which shows the concept common to each Example of this invention. 本発明の第1実施例に係るフィードバック制御システム1を離散時間表現で表した機能ブロック図である。It is a functional block diagram showing the feedback control system 1 concerning the 1st example of the present invention by discrete time expression. 第1実施例に係るフィードバック制御回路10の機能ブロック図である。It is a functional block diagram of the feedback control circuit 10 according to the first embodiment. 第1実施例に係るフィードバック制御回路10の機能ブロック図の他の例である。It is another example of the functional block diagram of the feedback control circuit 10 which concerns on 1st Example. 本発明の第2実施例に係るフィードバック制御システム2を離散時間表現で表した機能ブロック図である。It is the functional block diagram which represented the feedback control system 2 which concerns on 2nd Example of this invention by discrete time expression. 本発明の第3実施例に係るフィードバック制御システム3を離散時間表現で表した機能ブロック図である。It is the functional block diagram which represented the feedback control system 3 which concerns on 3rd Example of this invention by discrete time expression. 本発明の他の実施例に係るフィードバック制御システムを示す図である。It is a figure which shows the feedback control system which concerns on the other Example of this invention. 本発明をサーボ機構に適用した場合の構成例である。It is a structural example at the time of applying this invention to a servo mechanism.

以下、本発明を実施するための形態について、添付図面を参照しながら実施例を挙げて説明する。   DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described with reference to the accompanying drawings.

<基本概念>
以下、図面を参照し、本発明の実施例について説明する。まずは、第1〜第3実施例に共通する基本概念について説明する。図2は、本発明の各実施例に共通する概念を示す機能ブロック図である。各実施例の詳細については、図3以下を用いて、それぞれ離散時間表現で説明する。
<Basic concept>
Embodiments of the present invention will be described below with reference to the drawings. First, the basic concept common to the first to third embodiments will be described. FIG. 2 is a functional block diagram showing a concept common to the embodiments of the present invention. The details of each embodiment will be described in discrete time representation with reference to FIG.

本発明に係るフィードバック制御システムは、制御対象である被制御デバイス5と、フィードバック制御回路10を有する。   The feedback control system according to the present invention includes a controlled device 5 to be controlled and a feedback control circuit 10.

被制御デバイス5は、例えば二次LPF特性を有するMEMSおもり、LCフィルタ、サーボモータ等である(図では、単に「LPF」と表記している)。以下の実施例では、静電気力によってMEMSおもりが駆動され、コリオリ力を検出することにより角速度を検出する角速度センサであるものとする。被制御デバイス5には、コリオリ力、慣性力等の入力としての静電気力Finと、フォースフィードバック力(−Ffb)が印加され、変位xを出力する。   The controlled device 5 is, for example, a MEMS weight having a secondary LPF characteristic, an LC filter, a servo motor, or the like (in the drawing, simply indicated as “LPF”). In the following embodiments, it is assumed that the MEMS weight is driven by electrostatic force, and the angular velocity sensor detects the angular velocity by detecting the Coriolis force. The controlled device 5 is applied with electrostatic force Fin and force feedback force (−Ffb) as inputs such as Coriolis force and inertial force, and outputs displacement x.

本発明に係るフィードバック制御回路10は、入力信号Vxを増幅する増幅器、増幅器の出力を積分する1以上の積分器、1以上の積分器のうち最終段の出力と当該最終段の積分器を介さないフィードフォワード経路の出力を加算する加算器、及び出力回路を有する。そして、出力回路の出力を外部に出力すると共に被制御デバイス5に負帰還させ、更に、上記最終段の積分器の入力側に負帰還させている。   The feedback control circuit 10 according to the present invention includes an amplifier that amplifies an input signal Vx, one or more integrators that integrate the output of the amplifier, and the output of the final stage of the one or more integrators and the integrator of the final stage. There is an adder that adds the outputs of the feedforward paths that are not, and an output circuit. The output of the output circuit is output to the outside and negatively fed back to the controlled device 5 and further fed back to the input side of the final stage integrator.

より具体的に説明する。フィードバック制御回路10は、増幅器12(増幅率a0)、14(増幅率a12)、16(増幅率a2)、18(増幅率b1)と、加算器20、22と、積分器30と、出力回路32と、演算器34と、を備える。   This will be described more specifically. The feedback control circuit 10 includes amplifiers 12 (amplification factor a0), 14 (amplification factor a12), 16 (amplification factor a2), 18 (amplification factor b1), adders 20 and 22, an integrator 30, and an output circuit. 32 and a computing unit 34.

なお、演算器34は積分器や増幅器等であり、存在しない(H1=1)ものとしてよい。また、増幅器16を経由するフィードフォワード経路FF2も省略可能である。また、増幅器18を経由しているフィードバック経路FB2は存在するが、増幅器18は存在しない(b1=1)ものとすることもできる。この<基本概念>では、増幅器18は存在するが、演算器34は存在せず、増幅器16を経由するフィードフォワード経路を省略するものとして説明する。   Note that the calculator 34 is an integrator, an amplifier, or the like, and may not exist (H1 = 1). Further, the feedforward path FF2 passing through the amplifier 16 can be omitted. Further, the feedback path FB2 passing through the amplifier 18 exists, but the amplifier 18 does not exist (b1 = 1). In this <basic concept>, description will be made assuming that the amplifier 18 exists but the arithmetic unit 34 does not exist, and the feedforward path passing through the amplifier 16 is omitted.

フィードバック制御回路10では、まず、微小な信号として入力される入力信号Vxを増幅器12によって増幅し、演算器34及び増幅器14に出力する。演算器34に出力された信号a0・Vxは、加算器20によって増幅器18の出力b1・vfbが減算された後、積分器30を介して加算器22に出力される。   In the feedback control circuit 10, first, an input signal Vx input as a minute signal is amplified by the amplifier 12 and output to the arithmetic unit 34 and the amplifier 14. The signals a 0 and Vx output to the calculator 34 are output to the adder 22 via the integrator 30 after the output b 1 and vfb of the amplifier 18 are subtracted by the adder 20.

また、増幅器12の出力a0・Vxは、増幅器14を介して加算器22に出力される(a0・a12・Vx;フィードフォワード経路FF1)。加算器22は、積分器30及び増幅器14から入力された信号を加算して、出力回路32に出力する。出力回路32は、例えば比較器(コンパレータ)に代表される量子化器であり、フィードバック出力Vfbを生成して出力する。   The output a0 · Vx of the amplifier 12 is output to the adder 22 via the amplifier 14 (a0 · a12 · Vx; feedforward path FF1). The adder 22 adds the signals input from the integrator 30 and the amplifier 14 and outputs the result to the output circuit 32. The output circuit 32 is a quantizer typified by a comparator (comparator), for example, and generates and outputs a feedback output Vfb.

フィードバック出力Vfbは、フィードバック制御システム1すなわち角速度センサシステムの出力として外部に出力される他、V/F変換されて被制御デバイス5に負帰還される(フィードバック経路FB1)。これによって、角速度センサの感度等の特性を、フィードバック電極の特性によって決定することができ、おもりの機械的特性の影響を抑制することができる。一般に、フィードバック電極の特性は、おもりの機械的特性よりも安定的であるため、フォースフィードバックの結果、角速度センサの検出特性を安定的にすることができる。   The feedback output Vfb is output to the outside as the output of the feedback control system 1, that is, the angular velocity sensor system, or is V / F converted and negatively fed back to the controlled device 5 (feedback path FB1). Thereby, characteristics such as sensitivity of the angular velocity sensor can be determined by the characteristics of the feedback electrode, and the influence of the mechanical characteristics of the weight can be suppressed. In general, the characteristic of the feedback electrode is more stable than the mechanical characteristic of the weight, so that the detection characteristic of the angular velocity sensor can be stabilized as a result of force feedback.

また、フィードバック出力Vfbは、増幅器18を経由して加算器20にフィードバック入力される(フィードバック経路FB2)。すなわち、比較器(コンパレータ)に代表される量子化器である出力回路32のフィードバック出力Vfbは、最終段の積分器である積分器30の入力側にフィードバック入力される。これによって、後述するように、位相進み補償器を設けることなく信号伝達遅延の抑制を実現することができる。   The feedback output Vfb is fed back to the adder 20 via the amplifier 18 (feedback path FB2). That is, the feedback output Vfb of the output circuit 32 that is a quantizer typified by a comparator (comparator) is fed back to the input side of the integrator 30 that is the final stage integrator. As a result, as will be described later, it is possible to suppress signal transmission delay without providing a phase advance compensator.

<第1実施例>
以下、図面を参照し、本発明の第1実施例に係るフィードバック制御回路10、及びこれを一部に含むフィードバック制御システム1について説明する。
<First embodiment>
Hereinafter, a feedback control circuit 10 according to a first embodiment of the present invention and a feedback control system 1 including a part thereof will be described with reference to the drawings.

図3は、本発明の第1実施例に係るフィードバック制御システム1を離散時間表現で表した機能ブロック図である。図中、機能ブロックの枠内の文字は、Z変換における伝達関数等を示している。また、図2と共通する構成要素については同じ符号を付している。   FIG. 3 is a functional block diagram showing the feedback control system 1 according to the first embodiment of the present invention in discrete time representation. In the figure, characters in the functional block frame indicate a transfer function or the like in Z conversion. Moreover, the same code | symbol is attached | subjected about the component which is common in FIG.

増幅器12には、サンプリング周期Tsでサンプリングされた入力信号Vxが入力される。増幅器18には、遅延素子36を介してフィードバック出力Vy(=Vfb)が入力される。なお、遅延素子36が付与する遅延要素は、後に図5により説明するように、積分器30に含まれるものとしてもよい。   The amplifier 12 receives an input signal Vx sampled at the sampling period Ts. A feedback output Vy (= Vfb) is input to the amplifier 18 via the delay element 36. Note that the delay element provided by the delay element 36 may be included in the integrator 30, as will be described later with reference to FIG.

本実施例においては、増幅器16を経由するフィードフォワード経路FF2が存在するものとする。すなわち、演算器34が出力する信号は増幅器16を介して加算器22に出力される(フィードフォワード加算;a0・a2・H1・Vx)。従って、増幅器14を経由するフィードフォワード経路FF1と合わせて、二系統のフィードフォワード経路が存在することになる。   In this embodiment, it is assumed that there is a feedforward path FF2 passing through the amplifier 16. That is, the signal output from the calculator 34 is output to the adder 22 via the amplifier 16 (feed forward addition; a0 · a2 · H1 · Vx). Therefore, two feedforward paths exist together with the feedforward path FF1 passing through the amplifier 14.

その他の構成要素については、図2の説明を参照することとして、説明を省略する。   Regarding the other components, the description is omitted by referring to the description of FIG.

[伝達関数特性]
以下、フィードバック制御回路10の伝達関数、及び特性について考える。図4は、第1実施例に係るフィードバック制御回路10の機能ブロック図である。ここでは、出力回路32による量子化誤差をe、そのZ変換をEとし、フィードバック制御回路10の入力をVx、出力をVyとする。図3より、次式(2)が成立する。
[Transfer function characteristics]
Hereinafter, the transfer function and characteristics of the feedback control circuit 10 will be considered. FIG. 4 is a functional block diagram of the feedback control circuit 10 according to the first embodiment. Here, the quantization error due to the output circuit 32 is e, the Z conversion is E, the input of the feedback control circuit 10 is Vx, and the output is Vy. From FIG. 3, the following equation (2) is established.

Figure 0005594029
Figure 0005594029

〔従来構成の場合〕
まず、増幅器18を経由するフィードバック経路FB2が存在しない場合(すなわちb1=0の場合)について考える。この場合、次式(3)が成立する。なお、ここでH1=z-1/(1−z-1)とすれば、図1で示した従来構成から位相進み補償器(1−α・z-1)を省略したものと一致する。次式(3)において、STF(Signal Transfer Function)は、入力信号Vxに対する伝達関数であり、NTF(Noise Transfer Function)は量子化雑音Eに対する伝達関数である。
[Conventional configuration]
First, consider a case where there is no feedback path FB2 passing through the amplifier 18 (that is, when b1 = 0). In this case, the following expression (3) is established. Here, if H1 = z −1 / (1−z −1 ), this is the same as the conventional configuration shown in FIG. 1 with the phase lead compensator (1−α · z −1 ) omitted. In the following equation (3), STF (Signal Transfer Function) is a transfer function for the input signal Vx, and NTF (Noise Transfer Function) is a transfer function for the quantization noise E.

Figure 0005594029
Figure 0005594029

入力Vx−出力Vy間の信号伝達関数Hxy0は、このSTFに相当し、次式(4)で表される。   The signal transfer function Hxy0 between the input Vx and the output Vy corresponds to this STF and is expressed by the following equation (4).

Figure 0005594029
Figure 0005594029

ここで、この場合のフィードバック系の安定性を評価するために、上式(4)で伝達関数が表されるフィードバック制御回路の周波数特性を求める。係る評価は、Z変換の変数zに次式(5)で表される式を代入することで行うことができる。式中、jは虚数単位であり、fは周波数であり、ω=2πfは角周波数であり、Tはサンプリング周期であり、fs=1/Tはサンプリング周波数である。また、a0、a12、a2は定数であり、周波数特性や位相遅れを有さないと仮定する。   Here, in order to evaluate the stability of the feedback system in this case, the frequency characteristic of the feedback control circuit in which the transfer function is expressed by the above equation (4) is obtained. Such evaluation can be performed by substituting the expression represented by the following expression (5) into the variable z of the Z conversion. In the equation, j is an imaginary unit, f is a frequency, ω = 2πf is an angular frequency, T is a sampling period, and fs = 1 / T is a sampling frequency. Further, it is assumed that a0, a12, and a2 are constants and have no frequency characteristics or phase delay.

Figure 0005594029
Figure 0005594029

上式(5)における括弧内の積分項{1/(1−z-1)}は、低周波(z≒1)で位相遅れが約90度となる位相遅れ特性を有するため、信号伝達関数Hxy0は、H1が位相進み特性を有さなければ(すなわち微分回路特性を有さなければ)、位相遅れ特性を有することになる。図1で示した従来構成では、H1は遅延付き積分器{z-1/(1−z-1)}であるため、位相進み特性ではなく位相遅れ特性を有している。このため、図1で示した従来構成におけるフィードバック制御回路によって二次LPF特性を示す被制御デバイスをフィードバック制御しようとすると、周波数fがカットオフ周波数f0を超えると位相遅れが90度〜180度となり、これにフィードバック制御回路の位相遅れが加わると、制御ループ全体で180度を超える位相遅れ特性を有することになる。従って、位相進み補償器を設けなければ、被制御デバイスが異常発振し、制御が不安定となる可能性がある。 The integral term {1 / (1−z −1 )} in parentheses in the above equation (5) has a phase lag characteristic in which the phase lag is about 90 degrees at a low frequency (z≈1). Hxy0 has a phase delay characteristic if H1 does not have a phase advance characteristic (that is, if it does not have a differentiation circuit characteristic). In the conventional configuration shown in FIG. 1, since H1 is a delay integrator {z −1 / (1−z −1 )}, it has a phase delay characteristic instead of a phase advance characteristic. For this reason, when the feedback control circuit having the conventional configuration shown in FIG. 1 is used to perform feedback control of the controlled device exhibiting the second-order LPF characteristic, the phase delay becomes 90 degrees to 180 degrees when the frequency f exceeds the cutoff frequency f0. If a phase delay of the feedback control circuit is added to this, the entire control loop has a phase delay characteristic exceeding 180 degrees. Therefore, if the phase advance compensator is not provided, the controlled device may oscillate abnormally and control may become unstable.

〔本実施例の場合〕
次に、本実施例の如く、増幅器18を経由するフィードバック経路FB2が存在する場合(b1≠0)について考える。ここでは、簡略化のためにb1=1とする。
[In the case of this example]
Next, consider the case where the feedback path FB2 passing through the amplifier 18 exists (b1 ≠ 0) as in this embodiment. Here, b1 = 1 is set for simplification.

上式(2)において、b1=1とすると、次式(6)及び(7)が成立する。   In the above equation (2), when b1 = 1, the following equations (6) and (7) are established.

Figure 0005594029
Figure 0005594029

入力Vx−出力Vy間の信号伝達関数Hxy1は、STFに相当し、次式(8)で表される。なお、NTFは(1−z-1)である。 A signal transfer function Hxy1 between the input Vx and the output Vy corresponds to STF and is expressed by the following equation (8). NTF is (1−z −1 ).

Figure 0005594029
Figure 0005594029

上式(8)と、従来構成の式(4)を比較すると、式(4)は積分項{1/(1−z-1)}を含んでいるのに対し、式(8)ではH1内を除いて積分項が消滅している。更に、式(8)では括弧内第1項に微分項a12・(1−z-1)が出現している。これは、入力信号Vxに基づく信号が積分器を介さずに、最終段の積分器である積分器30の出力と加算されるフィードフォワード経路FF1と、出力回路32から積分器30の入力側にフィードバックされるフィードバック経路FB2とによって、信号伝達関数Hxy1に位相進み項が現れることを示している。 Comparing equation (8) with equation (4) of the conventional configuration, equation (4) includes an integral term {1 / (1−z −1 )}, whereas in equation (8), H1 The integral term disappears except inside. Furthermore, in the formula (8), the differential term a12 · (1−z −1 ) appears in the first term in parentheses. This is because the signal based on the input signal Vx is added to the input of the integrator 30 from the output circuit 32 and the feedforward path FF1 where the signal is added to the output of the integrator 30 as the final stage integrator without passing through the integrator. This shows that a phase lead term appears in the signal transfer function Hxy1 by the feedback path FB2 fed back.

更に、H1が積分器を含み、位相遅れ特性を有する場合でも、a12、a2、H1の設定次第で、一定の周波数範囲において信号伝達関数Hxy1に位相進み特性を持たせることが可能となる。   Furthermore, even when H1 includes an integrator and has a phase delay characteristic, the signal transfer function Hxy1 can have a phase advance characteristic in a certain frequency range depending on the setting of a12, a2, and H1.

例えば、図1で示した従来構成と同様、H1=z-1/(1−z-1)とすると、信号伝達関数Hxy1は次式(9)で表される。 For example, as in the conventional configuration shown in FIG. 1, assuming that H1 = z −1 / (1−z −1 ), the signal transfer function Hxy1 is expressed by the following equation (9).

Figure 0005594029
Figure 0005594029

式(9)における括弧内第1項(a12−a2)・(1−z-1)は微分項であり、位相進み特性を有するが、第3項z-1/(1−z-1)は低周波で大きいゲインを示す積分項であり、位相遅れ特性を有する。ここで、ωT<<1、すなわちf<<(fs/2π)の低周波領域では、微分(1−z-1)はj2πf/fsと、積分z-1/(1−z-1)は−j/(2πf/fs)と、それぞれ近似することができる。そして、微分における虚数単位jは90度の位相進みを、積分における負の虚数単位−jは90度の位相遅れを表している。 The first term (a12−a2) · (1−z −1 ) in parentheses in the formula (9) is a differential term and has a phase advance characteristic, but the third term z −1 / (1−z −1 ) Is an integral term showing a large gain at a low frequency and has a phase delay characteristic. Here, in the low frequency region of ωT << 1, that is, f << (fs / 2π), the differential (1−z −1 ) is j2πf / fs and the integral z −1 / (1−z −1 ) is -J / (2πf / fs) can be approximated respectively. The imaginary unit j in the differentiation represents a phase advance of 90 degrees, and the negative imaginary unit -j in the integration represents a phase delay of 90 degrees.

従って、a12>a2となるように増幅器14、16の増幅率を設定すると、(a12−a2)・2πf/fs<(2πf/fs)となる周波数、すなわちf<fs/{2π√(a12−a2)}である低周波領域では、積分項(第3項)が支配項となるため位相遅れ特性を有し、f>fs/{2π√(a12−a2)}である高周波領域では、微分項(第1項)が支配項となるため位相進み特性を有することになる。   Accordingly, when the amplification factors of the amplifiers 14 and 16 are set so that a12> a2, the frequency at which (a12−a2) · 2πf / fs <(2πf / fs), that is, f <fs / {2π√ (a12− a2)} has a phase lag characteristic because the integral term (third term) is the dominant term, and in the high frequency region where f> fs / {2π√ (a12−a2)} Since the term (first term) becomes the dominant term, it has phase lead characteristics.

ここで、前述のように被制御デバイス5の入力−出力特性が二次LPF特性を示す場合、周波数fがカットオフ周波数f0に等しい場合において位相遅れ90度が、カットオフ周波数f0よりも高い場合では90度から180度の位相遅れとなる。従って、被制御デバイスの位相遅れが180度に近づく周波数よりも低い周波数でフィードバック制御回路10の伝達関数特性が位相進みに遷移するように設定すれば、被制御デバイス5とフィードバック制御回路10を合わせたフィードバック制御システム1全体における制御ループの伝達関数の位相遅れを180度未満に抑制することができる。   Here, when the input-output characteristic of the controlled device 5 exhibits the second-order LPF characteristic as described above, the phase delay of 90 degrees is higher than the cutoff frequency f0 when the frequency f is equal to the cutoff frequency f0. Then, the phase delay is 90 to 180 degrees. Therefore, if the transfer function characteristic of the feedback control circuit 10 is changed to a phase advance at a frequency lower than the frequency at which the phase delay of the controlled device approaches 180 degrees, the controlled device 5 and the feedback control circuit 10 are combined. In addition, the phase delay of the transfer function of the control loop in the entire feedback control system 1 can be suppressed to less than 180 degrees.

例えば被制御デバイス5のカットオフ周波数f0の2.5倍以下でフィードバック制御回路10の伝達関数特性が位相進みに遷移するように設定するには、次式(10)のように増幅器14、16の増幅率を設定すればよい。   For example, in order to set the transfer function characteristic of the feedback control circuit 10 to transition to phase advance at 2.5 times or less of the cut-off frequency f0 of the controlled device 5, the amplification of the amplifiers 14 and 16 is expressed by the following equation (10). What is necessary is just to set a rate.

Figure 0005594029
Figure 0005594029

このように、本実施例のフィードバック制御回路10では、入力信号Vxに基づく信号が積分器を介さずに、最終段の積分器である積分器30の出力と加算されるフィードフォワード経路FF1と、出力回路32から積分器30の入力側にフィードバックされるフィードバック経路FB2を設けているため、伝達関数に位相進み特性を持たせることができる。   Thus, in the feedback control circuit 10 of the present embodiment, the feedforward path FF1 in which the signal based on the input signal Vx is added to the output of the integrator 30 as the final stage integrator without passing through the integrator, Since the feedback path FB2 fed back from the output circuit 32 to the input side of the integrator 30 is provided, the transfer function can have a phase advance characteristic.

このため、被制御デバイス5が二次LPF特性を示し、そのカットオフ周波数f0よりも高い高周波領域で90度から180度の位相遅れを示す場合であっても、従来構成では必須の構成とされていた位相進み補償器を備えることなく、フィードバック制御システム1全体の制御ループにおける伝達関数の位相遅れを180度未満に抑制することができる。この結果、安定的なフィードバック制御システム1を実現することができる。   For this reason, even if the controlled device 5 exhibits the second-order LPF characteristics and exhibits a phase delay of 90 to 180 degrees in a high frequency region higher than the cutoff frequency f0, it is an essential structure in the conventional structure. The phase delay of the transfer function in the control loop of the entire feedback control system 1 can be suppressed to less than 180 degrees without providing the phase lead compensator. As a result, a stable feedback control system 1 can be realized.

前述のように、位相進み補償器を備える構成では、それによって回路規模が大きくなってしまう。また、位相進み補償器は信号伝達経路に直列的に接続されるため、位相進み補償器自体が有する回路遅延分を考慮せざるを得ず、初段のサンプリング・信号増幅回路や加算演算用オペアンプ、位相進み補償用オペアンプ等に、高速且つ大きな出力負荷駆動能力が必要となり、コストや消費電力が増大する場合がある。   As described above, in the configuration including the phase lead compensator, the circuit scale increases accordingly. In addition, since the phase lead compensator is connected in series to the signal transmission path, it is necessary to consider the circuit delay of the phase lead compensator itself, and the first stage sampling / signal amplification circuit and the addition operation operational amplifier, A phase lead compensation operational amplifier or the like requires high-speed and large output load driving capability, which may increase cost and power consumption.

これに対し、本実施例のフィードバック制御回路10では、上記説明した特徴的な構成によって位相進み補償器を備える必要がなくなる。この結果、回路規模やコスト、消費電力を低減することができる。また、入力信号のサンプリング後にオペアンプや積分演算を介さずにキャパシタ分圧等の受動素子のみでフィードフォワード信号等の加算演算を行って比較出力動作を行うことが可能となり、フィードバック制御回路10における入力−出力間の遅延時間を短縮することができ、制御の安定性を向上させることができる。   On the other hand, in the feedback control circuit 10 of the present embodiment, it is not necessary to provide a phase lead compensator with the above-described characteristic configuration. As a result, the circuit scale, cost, and power consumption can be reduced. Further, after the input signal is sampled, it is possible to perform a comparison output operation by performing an addition operation of a feedforward signal or the like only with a passive element such as a capacitor voltage division without using an operational amplifier or an integration operation. -The delay time between outputs can be shortened, and the stability of control can be improved.

以上説明した本実施例のフィードバック制御回路10、及びこれを一部に含むフィードバック制御システム1によれば、回路規模やコスト、消費電力を低減しつつ、信号伝達遅延を抑制することができる。   According to the feedback control circuit 10 of the present embodiment described above and the feedback control system 1 including this part, the signal transmission delay can be suppressed while reducing the circuit scale, cost, and power consumption.

なお、離散時間表現されるデジタルフィードバックシステムでは、量子化雑音Eが出力Vyに加算されるため、安定化判定には、厳密には信号についての伝達関数STFだけでなく、量子化雑音の影響も考慮しなければならない。しかしながら、被制御デバイス5が二次LPF特性を示している場合、サンプリング周波数fsを、二次LPF特性におけるカットオフ周波数f0に比して十分に高く設定しておけば、量子化雑音のシステム安定性に与える影響を小さくすることができる。以下、その理由について説明する。   In the digital feedback system expressed in discrete time, the quantization noise E is added to the output Vy, so strictly speaking, not only the transfer function STF for the signal but also the influence of the quantization noise is included in the stabilization determination. Must be considered. However, when the controlled device 5 exhibits the secondary LPF characteristic, if the sampling frequency fs is set sufficiently higher than the cut-off frequency f0 in the secondary LPF characteristic, the system stability of the quantization noise can be improved. The effect on sex can be reduced. The reason will be described below.

前述のように、量子化雑音Eに対する伝達関数NTFは、(1−z-1)で表される。これは、量子化雑音Eに一次のノイズシェイプがかけられて出力Vyに伝達され、低周波領域では雑音が小さく、高周波領域では雑音が大きくなることを示している。一方、被制御デバイス5が二次LPF特性を有する場合、カットオフ周波数f0よりも周波数の高い成分は、被制御デバイス5によって減衰してフィードバック制御回路10にループ伝達されることになる。従って、サンプリング周波数fsを、二次LPF特性におけるカットオフ周波数f0に比して十分に高く設定しておけば(例えば、fs/f0>200程度)、量子化雑音の低周波成分はノイズシェイプによって減衰し、高周波成分は被制御デバイス5の二次LPF成分によって減衰するため、システム安定性に与える影響は小さいと考えられる。 As described above, the transfer function NTF for the quantization noise E is represented by (1−z −1 ). This indicates that the first-order noise shape is applied to the quantization noise E and transmitted to the output Vy, and the noise is low in the low frequency region and the noise is high in the high frequency region. On the other hand, when the controlled device 5 has a secondary LPF characteristic, a component having a frequency higher than the cutoff frequency f0 is attenuated by the controlled device 5 and transmitted to the feedback control circuit 10 as a loop. Therefore, if the sampling frequency fs is set sufficiently higher than the cut-off frequency f0 in the second-order LPF characteristic (for example, about fs / f0> 200), the low-frequency component of the quantization noise depends on the noise shape. Attenuating and the high frequency component is attenuated by the secondary LPF component of the controlled device 5, and therefore, it is considered that the influence on the system stability is small.

また、本出願の出願人は、被制御デバイス5のカットオフ周波数f0を10[kHz]とし、Q値を一定の範囲でばらつかせ、フィードバック制御回路10のサンプリング周波数をfs=2.56[MHz]、フィードバック制御回路10の増幅率をa0=1、a12=256、a2=16、b1=1と設定し、被制御デバイス5の入力Finをフォースフィードバック出力Ffbの最大出力範囲の85%の範囲で変化させる(すなわち、フォースフィードバック出力Ffbの出力範囲が±1のときに入力Finの範囲を±0.85の範囲で変化させる)という条件でシミュレーションを行っている。そして、係る条件下で異常発振せずに安定的にフィードバック制御できることを確認している。   The applicant of the present application sets the cutoff frequency f0 of the controlled device 5 to 10 [kHz], varies the Q value within a certain range, and sets the sampling frequency of the feedback control circuit 10 to fs = 2.56 [ MHz], the amplification factor of the feedback control circuit 10 is set as a0 = 1, a12 = 256, a2 = 16, b1 = 1, and the input Fin of the controlled device 5 is 85% of the maximum output range of the force feedback output Ffb. The simulation is performed under the condition that the range is changed (that is, the range of the input Fin is changed within a range of ± 0.85 when the output range of the force feedback output Ffb is ± 1). It has been confirmed that stable feedback control can be performed without abnormal oscillation under such conditions.

[変形例]
なお、第1実施例に係るフィードバック制御回路10は、以下のように変形することができる。図5は、第1実施例に係るフィードバック制御回路10の機能ブロック図の他の例である。
[Modification]
The feedback control circuit 10 according to the first embodiment can be modified as follows. FIG. 5 is another example of a functional block diagram of the feedback control circuit 10 according to the first embodiment.

図示するように、第1実施例に係るフィードバック制御回路10は、積分器30を遅延要素付き積分器(z-1/(1−z-1))30_1に変更すると共に演算器34を積分器(1/(1−z-1))とし、積分器30をバイパスしていた増幅器16を経由するフィードフォワード経路FF2を、増幅器38(増幅率a1)を経由して演算器34をバイパスするフィードフォワード経路FF2_1に変更することができる。 As shown in the figure, the feedback control circuit 10 according to the first embodiment changes the integrator 30 to an integrator with a delay element (z −1 / (1−z −1 )) 30 _ 1, and replaces the calculator 34 with an integrator. (1 / (1−z −1 )), the feed forward path FF2 passing through the amplifier 16 bypassing the integrator 30 is fed to bypass the calculator 34 via the amplifier 38 (amplification factor a1). It can be changed to the forward path FF2_1.

すなわち、図5に示すフィードバック制御回路10では、入力信号Vxを増幅器12によって増幅し、演算器34、増幅器14、及び増幅器38に出力する。演算器34に出力された信号は演算器34によって積分演算された後、加算器20によって増幅器18の出力b1・vfbが減算されると共に増幅器38の出力a0・a1・Vxが加算され、積分器30_1を介して加算器22に出力される。   That is, in the feedback control circuit 10 shown in FIG. 5, the input signal Vx is amplified by the amplifier 12 and output to the computing unit 34, the amplifier 14, and the amplifier 38. The signal output to the computing unit 34 is integrated by the computing unit 34, and the adder 20 subtracts the outputs b1 and vfb of the amplifier 18 and adds the outputs a0, a1 and Vx of the amplifier 38, thereby integrating the integrator. It is output to the adder 22 via 30_1.

また、増幅器12の出力a0・Vxは、増幅器14を介して加算器22に出力される(a0・a12・Vx)。加算器22は、積分器30_1及び増幅器14から入力された信号を加算して、出力回路32に出力する。増幅器18には、フィードバック出力Vyが入力される。   The output a0 · Vx of the amplifier 12 is output to the adder 22 via the amplifier 14 (a0 · a12 · Vx). The adder 22 adds the signals input from the integrator 30 </ b> _ <b> 1 and the amplifier 14 and outputs the result to the output circuit 32. The amplifier 18 receives the feedback output Vy.

係る態様では、増幅器18を経由するフィードバック経路における遅延素子36は不要となる。なお、フィードバック制御回路10の積分器が二次以上の場合は、ローカル共振フィードバック(Local Resonator Feedback)γを設け、バンドパスフィルタを構成してもよい。   In such an aspect, the delay element 36 in the feedback path via the amplifier 18 is not necessary. When the integrator of the feedback control circuit 10 is second-order or higher, a local resonance feedback (γ) may be provided to form a bandpass filter.

<第2実施例>
以下、図面を参照し、本発明の第2実施例に係るフィードバック制御回路10、及びこれを一部に含むフィードバック制御システム2について説明する。
<Second embodiment>
Hereinafter, a feedback control circuit 10 according to a second embodiment of the present invention and a feedback control system 2 including a part thereof will be described with reference to the drawings.

図6は、本発明の第2実施例に係るフィードバック制御システム2を離散時間表現で表した機能ブロック図である。図中、機能ブロックの枠内の文字は、Z変換における伝達関数等を示している。また、第1実施例と共通する構成要素については同じ符号を付している。   FIG. 6 is a functional block diagram showing the feedback control system 2 according to the second embodiment of the present invention in discrete time expression. In the figure, characters in the functional block frame indicate a transfer function or the like in Z conversion. Moreover, the same code | symbol is attached | subjected about the component which is common in 1st Example.

本実施例に係るフィードバック制御回路は、図示するように、一次積分器により構成され、増幅器(増幅率a1)である演算器34_1を備えると共に遅延要素付き積分器(z-1/(1−z-1))30_1を備え、第1実施例と比較すると、演算器34や遅延要素付き積分器30_1をバイパスするフィードフォワード経路FF2(又はFF2_1)を省略した構成となっている。 As shown in the figure, the feedback control circuit according to the present embodiment is composed of a primary integrator, and includes an arithmetic unit 34_1 that is an amplifier (amplification factor a1) and an integrator (z −1 / (1−z) with a delay element. -1 )) 30_1, compared to the first embodiment, the feedforward path FF2 (or FF2_1) that bypasses the calculator 34 and the integrator 30_1 with a delay element is omitted.

すなわち、本実施例に係るフィードバック制御回路10では、入力信号Vxを増幅器12によって増幅し、演算器34_1、及び増幅器14に出力する。演算器34_1に出力された信号は、加算器20によって増幅器18の出力b1・vfbが減算され、積分器30_1を介して加算器22に出力される。   That is, in the feedback control circuit 10 according to the present embodiment, the input signal Vx is amplified by the amplifier 12 and is output to the arithmetic unit 34_1 and the amplifier 14. The adder 20 subtracts the output b1 · vfb of the amplifier 18 from the signal output to the calculator 34_1 and outputs the signal to the adder 22 via the integrator 30_1.

また、増幅器12の出力a0・Vxは、増幅器14を介して加算器22に出力されるa0・a12・Vx)。加算器22は、積分器30_1及び増幅器14から入力された信号を加算して、出力回路32に出力する。増幅器18には、フィードバック出力Vyが入力され、増幅処理を行った信号を加算器20に出力する(フィードバック経路FB2)。   The output a0 · Vx of the amplifier 12 is a0 · a12 · Vx output to the adder 22 via the amplifier 14. The adder 22 adds the signals input from the integrator 30 </ b> _ <b> 1 and the amplifier 14 and outputs the result to the output circuit 32. The amplifier 18 receives the feedback output Vy and outputs the amplified signal to the adder 20 (feedback path FB2).

フィードバック経路FB1については第1実施例と同様である。   The feedback path FB1 is the same as in the first embodiment.

[伝達関数特性]
本実施例における入力Vx−出力Vy間の信号伝達関数Hxy2は、上式(4)においてH1=a1・z-1、a2=0とおくことにより、次式(11)で表される。
[Transfer function characteristics]
The signal transfer function Hxy2 between the input Vx and the output Vy in this embodiment is expressed by the following equation (11) by setting H1 = a1 · z −1 and a2 = 0 in the above equation (4).

Figure 0005594029
Figure 0005594029

上式(11)において、(a12−a1)・2πf0/fs>>a1、すなわちa1<<(2f0/fs)・a12に設定しておけば、括弧内第1項(a12−a1)・(1−z-1)は微分特性を有することになり、位相進みとなる。また第2項a2は定数項であるため、位相遅れとなる積分項は現れない。なお、a1=0とすれば、低周波領域において90度の位相進みとなる微分特性を有することができる。 In the above equation (11), if (a12−a1) · 2πf0 / fs >> a1, that is, a1 << (2f0 / fs) · a12, the first term in parentheses (a12−a1) · ( 1−z −1 ) has a differential characteristic and is a phase advance. Since the second term a2 is a constant term, an integral term that causes a phase delay does not appear. If a1 = 0, a differential characteristic having a phase advance of 90 degrees in the low frequency region can be obtained.

従って、本実施例に係るフィードバック制御回路10の信号伝達関数Hxy2は、低周波から高周波までの幅広い周波数に亘って位相進み特性を有する。これにより、位相進み補償器が必要なくなり、回路規模やコスト、消費電力を低減することができる。また、入力信号のサンプリング後にオペアンプや積分演算を介さずにキャパシタ分圧等の受動素子のみでフィードフォワード信号等の加算演算を行って比較出力動作を行うことが可能となり、フィードバック制御回路10における入力−出力間の遅延時間を短縮することができ、制御の安定性を向上させることができる。   Therefore, the signal transfer function Hxy2 of the feedback control circuit 10 according to the present embodiment has a phase advance characteristic over a wide range of frequencies from a low frequency to a high frequency. This eliminates the need for a phase advance compensator, thereby reducing circuit scale, cost, and power consumption. Further, after the input signal is sampled, it is possible to perform a comparison output operation by performing an addition operation of a feedforward signal or the like only with a passive element such as a capacitor voltage division without using an operational amplifier or an integration operation. -The delay time between outputs can be shortened, and the stability of control can be improved.

なお、現実的には、フィードバック制御を有効に働かせるために、信号帯域である低周波領域(z≒1)におけるゲイン、すなわちa0・a1を十分に高く設定することが望ましい。   In practice, it is desirable to set the gain in the low frequency region (z≈1) that is the signal band, that is, a0 · a1 sufficiently high in order to make the feedback control work effectively.

以上説明した本実施例のフィードバック制御回路10、及びこれを一部に含むフィードバック制御システム2によれば、回路規模やコスト、消費電力を低減しつつ、信号伝達遅延を抑制することができる。   According to the feedback control circuit 10 of the present embodiment described above and the feedback control system 2 including a part thereof, the signal transmission delay can be suppressed while reducing the circuit scale, cost, and power consumption.

<第3実施例>
以下、図面を参照し、本発明の第3実施例に係るフィードバック制御回路10、及びこれを一部に含むフィードバック制御システム3について説明する。
<Third embodiment>
Hereinafter, a feedback control circuit 10 according to a third embodiment of the present invention and a feedback control system 3 including a part thereof will be described with reference to the drawings.

図7は、本発明の第3実施例に係るフィードバック制御システム3を離散時間表現で表した機能ブロック図である。図中、機能ブロックの枠内の文字は、Z変換における伝達関数等を示している。また、第1実施例と共通する構成要素については同じ符号を付している。   FIG. 7 is a functional block diagram showing the feedback control system 3 according to the third embodiment of the present invention in discrete time expression. In the figure, characters in the functional block frame indicate a transfer function or the like in Z conversion. Moreover, the same code | symbol is attached | subjected about the component which is common in 1st Example.

本実施例に係るフィードバック制御回路は、図示するように、三次積分器により構成され、最終段の積分器から、より前段の積分器に帰還するローカルフィードバック経路FB3を有する。   As shown in the figure, the feedback control circuit according to this embodiment includes a third-order integrator, and has a local feedback path FB3 that feeds back from the last-stage integrator to the previous-stage integrator.

本実施例に係るフィードバック制御回路10は、増幅器12(増幅率a0)、18(増幅率b1)、40(増幅率a13)、42(増幅率a23)、44(増幅率a3)、70(増幅率γ)と、積分器50、52、54と、加算器60、62、64と、出力回路32と、遅延素子36、72と、を備える。   The feedback control circuit 10 according to this embodiment includes amplifiers 12 (amplification factor a0), 18 (amplification factor b1), 40 (amplification factor a13), 42 (amplification factor a23), 44 (amplification factor a3), and 70 (amplification factor). Rate γ), integrators 50, 52, and 54, adders 60, 62, and 64, an output circuit 32, and delay elements 36 and 72.

本実施例に係るフィードバック制御回路10では、入力信号Vxを増幅器12によって増幅し、遅延要素付きの積分器50、及び増幅器40に出力する。積分器50によって積分演算された信号は、加算器60によって増幅器70の出力が減算され、積分器52に出力される。積分器52は、積分演算した信号を加算器62及び増幅器44に出力する。加算器62は、積分器52の出力から増幅器18の出力を減算して積分器54に出力する。   In the feedback control circuit 10 according to the present embodiment, the input signal Vx is amplified by the amplifier 12 and output to the integrator 50 with a delay element and the amplifier 40. The output of the amplifier 70 is subtracted by the adder 60 from the signal integrated by the integrator 50 and output to the integrator 52. The integrator 52 outputs the signal obtained by the integration calculation to the adder 62 and the amplifier 44. The adder 62 subtracts the output of the amplifier 18 from the output of the integrator 52 and outputs the result to the integrator 54.

積分器54によって積分演算された信号は、加算器64に出力される。加算器64には、増幅器40を経由するフィードフォワード経路FF1、増幅器42を経由するフィードフォワード経路FF2、及び増幅器44を経由するフィードフォワード経路FF3を介して入力されるフィードフォワード信号が入力され、これらを積分器54の出力に加算して出力回路32に出力する。増幅器18には、遅延素子36を介して出力回路32の出力がフィードバック入力され、増幅処理を行った信号を加算器62に出力する(フィードバック経路FB2)。また、増幅器70には、遅延素子72を介して積分器54の出力がフィードバック入力され、増幅処理を行った信号を加算器60に出力する(フィードバック経路FB3)。   The signal integrated by the integrator 54 is output to the adder 64. The adder 64 receives a feedforward signal that is input via a feedforward path FF1 that passes through the amplifier 40, a feedforward path FF2 that passes through the amplifier 42, and a feedforward path FF3 that passes through the amplifier 44. Is added to the output of the integrator 54 and output to the output circuit 32. The output of the output circuit 32 is fed back to the amplifier 18 via the delay element 36, and the amplified signal is output to the adder 62 (feedback path FB2). The amplifier 70 is fed back with the output of the integrator 54 via the delay element 72, and outputs the amplified signal to the adder 60 (feedback path FB3).

フィードバック経路FB1については第1実施例と同様である。   The feedback path FB1 is the same as in the first embodiment.

ここで、第3実施例の基本技術に相当する従来技術について説明する。前述した非特許文献1には、フィードバック制御回路を二次積分器により構成し、増幅率γの増幅器を経由したローカルフィードバック経路を有するものが提案されている。そして、このローカルフィードバック経路によって、量子化雑音周波数分布の特定の周波数fr=(√γ/2π)・fsにゼロ点(NTFzero、ノッチ(Notch)ともいう)を作り出し、この周波数frにおける信号検出分解能を改善できることが知られている。例えばヨーレートセンサは、センサ素子が特定の周波数foscで振動する振動素子を含み、出力信号の振動成分が周波数foscに集中している。このため、γ=(ωosc・T)2=(2π・fosc/fs)2に設定することにより、信号帯域foscの近傍周波数帯の信号成分のみ取り出せば、高分解能なヨーレート信号が得られる。 Here, a conventional technique corresponding to the basic technique of the third embodiment will be described. Non-Patent Document 1 described above proposes a feedback control circuit configured by a secondary integrator and having a local feedback path via an amplifier having an amplification factor γ. This local feedback path creates a zero point (NTFzero, also called Notch) at a specific frequency fr = (√γ / 2π) · fs of the quantization noise frequency distribution, and the signal detection resolution at this frequency fr It is known that can be improved. For example, the yaw rate sensor includes a vibration element in which the sensor element vibrates at a specific frequency fosc, and the vibration component of the output signal is concentrated on the frequency fosc. Therefore, by setting γ = (ωosc · T) 2 = (2π · fosc / fs) 2 , a high-resolution yaw rate signal can be obtained by extracting only signal components in the frequency band near the signal band fosc.

しかしながら、二次積分器により構成し、且つローカルフィードバックによって特定周波数frにノッチを配置した場合、DC(周波数0[Hz])近傍の低周波領域における量子化雑音は、逆に増加してしまう。従って、ヨーレートと加速度の双方を検出するセンサに好適に適用することができない。ヨーレートと加速度の双方を検出するセンサでは、ヨーレート信号はセンサ素子の振動周波数fosc近傍にあるが、加速度信号はDC近傍の低周波領域にあるからである。従って、二次積分器にローカルフィードバックを追加した場合、ヨーレート信号と加速度信号の双方を同時に精度良く検出することができないという欠点がある。   However, when a secondary integrator is used and a notch is arranged at the specific frequency fr by local feedback, the quantization noise in the low frequency region near DC (frequency 0 [Hz]) increases conversely. Therefore, it cannot be suitably applied to a sensor that detects both yaw rate and acceleration. This is because in a sensor that detects both the yaw rate and the acceleration, the yaw rate signal is in the vicinity of the vibration frequency fosc of the sensor element, but the acceleration signal is in the low frequency region near DC. Therefore, when local feedback is added to the secondary integrator, there is a drawback that it is impossible to accurately detect both the yaw rate signal and the acceleration signal at the same time.

これに対し、本実施例のフィードバック制御回路10では、ローカルフィードバックが含まれない初段の積分器50によって、DCに雑音伝達関数のゼロ点(NTFzero)を配置すると共に、二段目以降のローカルフィードバックFB2によって、周波数fr=(√γ/2π)・fsにも雑音伝達関数のゼロ点(NTFzero)を配置することができる。これを実現するためには、γ=(ωosc・Ts)2=(2π・fosc/fs)2に設定すればよい。これによって、複数のゼロ点を設定することができ、DC近傍とfr近傍の双方の周波数帯域における量子化雑音を抑制し、検出分解能を向上させることができる。従って、ヨーレートと加速度の双方を検出するような、高精度な多機能センサを実現することができる。 On the other hand, in the feedback control circuit 10 of the present embodiment, the zero point (NTFzero) of the noise transfer function is arranged in DC by the first-stage integrator 50 that does not include local feedback, and the second and subsequent stages of local feedback are provided. With FB2, the zero point (NTFzero) of the noise transfer function can be arranged at the frequency fr = (√γ / 2π) · fs. In order to realize this, γ = (ωosc · Ts) 2 = (2π · fosc / fs) 2 may be set. Thereby, a plurality of zero points can be set, quantization noise in both frequency bands near DC and fr can be suppressed, and detection resolution can be improved. Therefore, it is possible to realize a highly accurate multi-function sensor that detects both yaw rate and acceleration.

以上説明した本実施例のフィードバック制御回路10、及びこれを一部に含むフィードバック制御システム3によれば、第1実施例及び第2実施例と同様、位相進み補償器が必要なくなるため、回路規模やコスト、消費電力を低減しつつ、信号伝達遅延を抑制することができる。   According to the feedback control circuit 10 of the present embodiment described above and the feedback control system 3 including a part thereof, the phase lead compensator is not necessary as in the first and second embodiments, so that the circuit scale is increased. In addition, signal transmission delay can be suppressed while reducing cost and power consumption.

<変形、応用例>
また、雑音伝達関数のゼロ点を複数の周波数帯域に配置することが可能となるため、例えばヨーレートと加速度の双方を検出する高精度なセンサを実現することができる。
<Deformation, application example>
Further, since the zero point of the noise transfer function can be arranged in a plurality of frequency bands, for example, a highly accurate sensor that detects both the yaw rate and the acceleration can be realized.

以上、本発明を実施するための最良の形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形及び置換を加えることができる。   The best mode for carrying out the present invention has been described above with reference to the embodiments. However, the present invention is not limited to these embodiments, and various modifications can be made without departing from the scope of the present invention. And substitutions can be added.

例えば、各実施例において、フィードバック制御回路10の内部においてアナログ信号に対して演算等の処理を行うものとしたが、図8に示すように、A/D変換器80をフィードバック制御回路10の入力側に配置し、デジタル信号に対して演算等の処理を行うものとしてもよい。係る変形は、上記各実施例についてすることができる。図8は、本発明の他の実施例に係るフィードバック制御システムを示す図である。A/D変換器80は、サンプリングされて増幅器12によって増幅されたアナログ信号を符号化(数値化)し、次段以降の構成要素に出力する。これによって、次段以降の構成要素は、デジタル演算によって上記各実施例の如き処理を実行することができる。   For example, in each embodiment, processing such as computation is performed on an analog signal in the feedback control circuit 10, but the A / D converter 80 is input to the feedback control circuit 10 as shown in FIG. It is good also as what arrange | positions in the side and processes a calculation etc. with respect to a digital signal. Such a modification can be made for each of the above embodiments. FIG. 8 is a diagram illustrating a feedback control system according to another embodiment of the present invention. The A / D converter 80 encodes (numerizes) the analog signal that has been sampled and amplified by the amplifier 12, and outputs the encoded analog signal to the subsequent components. As a result, the constituent elements in the subsequent stages can execute the processes as in the above embodiments by digital calculation.

また、本発明は、被制御デバイス5が目標値に追随するように制御するサーボ機構に適用することができる。図9は、本発明をサーボ機構に適用した場合の構成例である。この場合、図示するように、目標値をデジタル値として負入力し、被制御デバイス5の出力信号がA/D変換器80によってデジタル値に変換された値との差分を、フィードバック制御回路10のフォースフィードバックループによって処理する。これによって、いわゆるサーボ制御が実現される。この構成では、A/D変換器80によるデジタル信号化によって、目標値をデジタル値として入力することができる。また、目標値をオフセット調整値とすることも可能であり、オフセット調整をデジタル加算により容易に実現することができる。   Further, the present invention can be applied to a servo mechanism that controls the controlled device 5 so as to follow the target value. FIG. 9 shows a configuration example when the present invention is applied to a servo mechanism. In this case, as shown in the figure, the target value is negatively input as a digital value, and the difference from the value obtained by converting the output signal of the controlled device 5 into a digital value by the A / D converter 80 is determined by the feedback control circuit 10 Process by force feedback loop. Thus, so-called servo control is realized. In this configuration, the target value can be input as a digital value by the digital signal conversion by the A / D converter 80. Further, the target value can be set as an offset adjustment value, and the offset adjustment can be easily realized by digital addition.

1、2、3 フィードバック制御システム
5 被制御デバイス
10 フィードバック制御回路
12、14、16、18、… 増幅器
20、22、… 加算器
30、… 積分器
32 出力回路
34 演算器
80 A/D変換器
1, 2, 3 Feedback control system 5 Controlled device 10 Feedback control circuit 12, 14, 16, 18, ... Amplifier 20, 22, ... Adder 30, ... Integrator 32 Output circuit 34 Calculator 80 A / D converter

Claims (6)

被制御デバイスから入力された入力信号に基づいて出力信号を生成すると共に該出力信号を前記被制御デバイスに負帰還させてフィードバック制御を行うフィードバック制御回路であって、
前記入力信号を増幅する増幅手段と、
前記増幅手段の出力信号に対して積分演算を行う段以上の積分手段と、
前記積分手段の少なくとも一部をバイパスして信号を伝達する一以上のフィードフォワード経路と、
前記積分手段から入力される信号と前記フィードフィードフォワード経路を介して入力される信号を加算する加算手段と、
前記加算手段の出力を量子化して出力信号を生成する量子化手段と、
前記量子化手段により生成される出力信号を、前記段以上の積分手段のうち最終段の積分手段の入力側に伝達する第1のフィードバック経路と、
前記三段以上の積分手段のうち最終段の積分手段の出力を、前記三段以上の積分手段のうち二段目以降の積分手段の入力側に伝達する第2のフィードバック経路と、
を備えるフィードバック制御回路。
A feedback control circuit that generates an output signal based on an input signal input from a controlled device and performs feedback control by negatively feeding back the output signal to the controlled device;
Amplifying means for amplifying the input signal;
Three or more stages of integration means for performing an integration operation on the output signal of the amplification means;
One or more feed-forward paths for transmitting signals bypassing at least a portion of the integrating means;
Adding means for adding a signal input from the integrating means and a signal input via the feed-feedforward path;
Quantization means for quantizing the output of the adding means to generate an output signal;
A first feedback path for transmitting an output signal generated by the quantizing means to an input side of a last-stage integrating means among the three or more integrating means;
A second feedback path for transmitting the output of the last stage integrating means among the three or more stages of integrating means to the input side of the second and subsequent stages of integrating means of the three or more stages;
A feedback control circuit comprising:
請求項1に記載のフィードバック制御回路と、
該フィードバック制御回路によりフィードバック制御される前記被制御デバイスと、
を備えるフィードバック制御システム。
A feedback control circuit according to claim 1 ;
The controlled device that is feedback controlled by the feedback control circuit;
A feedback control system comprising:
請求項に記載のフィードバック制御システムであって、
前記被制御デバイスは、二次ローパスフィルタ特性を有するデバイスである、
フィードバック制御システム。
The feedback control system according to claim 2 ,
The controlled device is a device having a secondary low-pass filter characteristic.
Feedback control system.
請求項に記載のフィードバック制御システムであって、
前記被制御デバイスは、MEMSおもりの静電気力フィードバックを利用した慣性力センサである、
フィードバック制御システム。
A feedback control system according to claim 3 ,
The controlled device is an inertial force sensor using electrostatic force feedback of a MEMS weight.
Feedback control system.
請求項4に記載のフィードバック制御システムであって、The feedback control system according to claim 4,
前記慣性力センサは、ヨーレートと加速度の双方を検出するセンサである、The inertial force sensor is a sensor that detects both yaw rate and acceleration.
フィードバック制御システム。Feedback control system.
二次ローパスフィルタ特性を有する被制御デバイスと、
該被制御デバイスから入力された入力信号に基づいて出力信号を生成すると共に該出力信号を前記被制御デバイスに負帰還させてフィードバック制御を行うフィードバック制御回路と、
を備えるフィードバック制御システムであって、
前記フィードバック制御回路は、
前記入力信号を増幅する増幅手段と、
前記増幅手段の出力信号に対して積分演算を行う二段の積分手段と、
前記二段の積分手段の双方をバイパスすると共に第1の増幅率で信号を増幅する第1の増幅部を有する第1のフィードフォワード経路と、
前記二段の積分手段のうち二段目の積分手段のみをバイパスすると共に第2の増幅率で信号を増幅する第2の増幅部を有する第2のフィードフォワード経路と、
前記積分手段から入力される信号と、前記第1及び第2のフィードフォワード経路を介して入力される信号とを加算する加算手段と、
前記加算手段の出力を量子化して出力信号を生成する量子化手段と、
前記量子化手段により生成される出力信号を、前記二段の積分手段のうち最終段の積分手段の入力側に伝達するフィードバック経路と、を備え、
前記フィードバック制御回路のサンプリング周波数を、前記第1の増幅率と前記第2の増幅率の差分の平方根に2πを乗じた値で除した値は、前記被制御デバイスの二次ローパスフィルタ特性におけるカットオフ周波数の2.5倍以下であることを特徴とする、
フィードバック制御システム。
A controlled device having secondary low-pass filter characteristics;
A feedback control circuit for generating an output signal based on an input signal input from the controlled device and performing feedback control by negatively feeding back the output signal to the controlled device;
A feedback control system comprising:
The feedback control circuit includes:
Amplifying means for amplifying the input signal;
Two-stage integration means for performing an integration operation on the output signal of the amplification means;
A first feedforward path having a first amplifying unit that bypasses both of the two-stage integrating means and amplifies the signal at a first amplification factor;
A second feedforward path having a second amplification section that bypasses only the second-stage integration means of the two-stage integration means and amplifies the signal at a second amplification factor;
Adding means for adding the signal input from the integrating means and the signals input via the first and second feedforward paths;
Quantization means for quantizing the output of the adding means to generate an output signal;
A feedback path for transmitting the output signal generated by the quantization means to the input side of the last-stage integration means of the two-stage integration means, and
A value obtained by dividing the sampling frequency of the feedback control circuit by a value obtained by multiplying the square root of the difference between the first amplification factor and the second amplification factor by 2π is a cut in the secondary low-pass filter characteristic of the controlled device. It is not more than 2.5 times the off frequency,
Feedback control system.
JP2010221006A 2010-09-30 2010-09-30 Feedback control circuit, feedback control system Expired - Fee Related JP5594029B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010221006A JP5594029B2 (en) 2010-09-30 2010-09-30 Feedback control circuit, feedback control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010221006A JP5594029B2 (en) 2010-09-30 2010-09-30 Feedback control circuit, feedback control system

Publications (2)

Publication Number Publication Date
JP2012078904A JP2012078904A (en) 2012-04-19
JP5594029B2 true JP5594029B2 (en) 2014-09-24

Family

ID=46239125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010221006A Expired - Fee Related JP5594029B2 (en) 2010-09-30 2010-09-30 Feedback control circuit, feedback control system

Country Status (1)

Country Link
JP (1) JP5594029B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006158076A (en) * 2004-11-29 2006-06-15 Yaskawa Electric Corp Servo motor control unit
JP5169836B2 (en) * 2006-12-21 2013-03-27 株式会社安川電機 Position control device

Also Published As

Publication number Publication date
JP2012078904A (en) 2012-04-19

Similar Documents

Publication Publication Date Title
JP6342071B2 (en) High-precision flexible accelerometer
Zwahlen et al. Navigation grade MEMS accelerometer
US9462375B2 (en) Feedback delay reduction in force feedback devices
Dong et al. High performance inertial navigation grade sigma-delta MEMS accelerometer
US10585112B2 (en) Acceleration sensor
US7891245B2 (en) Inertial force sensor including a sense element, a drive circuit, a sigma-delta modulator and a signal processing circuit
CN107504964B (en) Self-clocking digital micro-mechanical gyroscope sigma delta M closed-loop detection circuit system
CN106289212B (en) Integrated measurement and control unit for silicon micro tuning fork gyroscope
Northemann et al. A digital interface for gyroscopes controlling the primary and secondary mode using bandpass sigma–delta modulation
US8872683B2 (en) Electronic compensation of capacitive micro-machined sensors parasitic modes in force-feedback interface systems
US11169174B2 (en) MEMS electrostatic capacitor type acceleration sensor
Northemann et al. Drive and sense interface for gyroscopes based on bandpass sigma-delta modulators
WO2020195751A1 (en) A ftr loop of a gyro apparatus
Wang et al. 27.2 A1. 2μg/√ Hz-resolution 0.4 μg-bias-instability MEMS silicon oscillating accelerometer with CMOS readout circuit
JP5594029B2 (en) Feedback control circuit, feedback control system
Raman et al. A digitally controlled MEMS gyroscope with unconstrained sigma-delta force-feedback architecture
Almutairi et al. Experimental study of single loop sigma-delta and multi stage noise shaping (MASH) modulators for MEMS accelerometer
Liu et al. A sigma–delta interface ASIC for force-feedback micromachined capacitive accelerometer
Chiu et al. Active thermal compensation of MEMS based gyroscope
Rombach et al. Continuous-time lowpass and bandpass ΔΣ-modulators for closed-loop readout circuits of capacitive MEMS gyroscopes
Dienger et al. Low-Power, Continuous-Time Sigma-Delta Interface for Micromachined Gyroscopes Employing a Sub-Nyquist-Sampling Technique
Northemann et al. Excess loop delay compensated electro-mechanical bandpass sigma-delta modulator for gyroscopes
Kraft et al. Innovative control systems for MEMS inertial sensors
Chen et al. Design analysis of a high-Q micromechanical capacitive accelerometer system
Ye et al. Electromechanical closed-loop with high-Q capacitive micro-accelerometers and pulse width modulation force feedback

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140721

R151 Written notification of patent or utility model registration

Ref document number: 5594029

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees