JP5589518B2 - Semiconductor integrated circuit and DC-DC converter using the same - Google Patents

Semiconductor integrated circuit and DC-DC converter using the same Download PDF

Info

Publication number
JP5589518B2
JP5589518B2 JP2010089578A JP2010089578A JP5589518B2 JP 5589518 B2 JP5589518 B2 JP 5589518B2 JP 2010089578 A JP2010089578 A JP 2010089578A JP 2010089578 A JP2010089578 A JP 2010089578A JP 5589518 B2 JP5589518 B2 JP 5589518B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
switch circuit
switch
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010089578A
Other languages
Japanese (ja)
Other versions
JP2011223726A (en
Inventor
匡彦 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010089578A priority Critical patent/JP5589518B2/en
Publication of JP2011223726A publication Critical patent/JP2011223726A/en
Application granted granted Critical
Publication of JP5589518B2 publication Critical patent/JP5589518B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、フルブリッジ構成のスイッチング回路を備え、外部信号との送受信が可能で、絶縁型/非絶縁型に関わらず電源装置に利用できる半導体集積回路と、それを用いたDC−DCコンバータに関するものである。   The present invention relates to a semiconductor integrated circuit including a switching circuit having a full bridge configuration, capable of transmitting and receiving an external signal, and usable for a power supply device regardless of an insulating type / non-insulating type, and a DC-DC converter using the same. Is.

絶縁型DC−DCコンバータでは、1次回路と2次回路とで異なるグランド電位に対応したり、安全規格を満たすために、トランスで1次−2次間を絶縁する。2次側の出力電圧や出力電流を制御する場合、それらを検出して1次側にフィードバックし、1次側のスイッチング回路を制御することになるが、このフィードバック回路にも1次−2次間の絶縁が求められる。   In the isolated DC-DC converter, the primary and secondary circuits are insulated from each other by a transformer in order to cope with different ground potentials in the primary circuit and the secondary circuit or to satisfy safety standards. When controlling the output voltage and output current on the secondary side, they are detected and fed back to the primary side to control the switching circuit on the primary side. Insulation between them is required.

また、2次側に同期整流回路を採用する場合、メインスイッチと転流側同期整流器が共にオン状態となって貫通電流が流れるのを防ぐために、メインスイッチのターンオン直前に、2次側同期整流回路の転流側同期整流器をターンオフさせる動作が必要となり、メインスイッチのターンオン直前のタイミングを示す信号を1次側から2次側に伝送し、2次側同期整流器のスイッチングタイミングを制御する必要がある。(特許文献1参照)
ここで特許文献1に示されている絶縁型DC−DCコンバータの基本的な構成を図1に示す。
When a synchronous rectifier circuit is used on the secondary side, the secondary side synchronous rectification is performed immediately before the main switch is turned on in order to prevent both the main switch and the commutation side synchronous rectifier from being turned on and a through current flowing. It is necessary to turn off the commutation side synchronous rectifier of the circuit, and it is necessary to transmit a signal indicating the timing immediately before the main switch is turned on from the primary side to the secondary side to control the switching timing of the secondary side synchronous rectifier. is there. (See Patent Document 1)
Here, FIG. 1 shows a basic configuration of an insulation type DC-DC converter disclosed in Patent Document 1. In FIG.

図1において、メインスイッチ2は、1次側制御回路5から出力される制御信号に応じてスイッチング制御される。1次側制御回路5は、出力電圧Voを絶縁回路10を介して検出し、これに基づいてメインスイッチ2のデューティ比を制御する信号C1を出力する。さらに制御信号C1は、駆動回路7、8及びトランス9を介して2次側にも伝達されて制御信号C2となり、かかる制御信号C2は2次側制御回路21に供給される。2次側制御回路21に供給された制御信号C2は、駆動回路13の入力端及びトランジスタ15のゲート電極に印加され、これによって整流側同期整流器3はメインスイッチ2と同相に駆動され、転流側同期整流器4はメインスイッチ2と逆相に駆動される。   In FIG. 1, the main switch 2 is subjected to switching control according to a control signal output from the primary side control circuit 5. The primary side control circuit 5 detects the output voltage Vo through the insulation circuit 10, and outputs a signal C1 for controlling the duty ratio of the main switch 2 based on this. Further, the control signal C1 is also transmitted to the secondary side through the drive circuits 7 and 8 and the transformer 9 to become the control signal C2, and the control signal C2 is supplied to the secondary side control circuit 21. The control signal C2 supplied to the secondary side control circuit 21 is applied to the input terminal of the drive circuit 13 and the gate electrode of the transistor 15, whereby the rectification side synchronous rectifier 3 is driven in phase with the main switch 2 and is commutated. The side synchronous rectifier 4 is driven in a phase opposite to that of the main switch 2.

ここで、駆動回路7、8及びトランス9が介在することによって生じる制御信号C1と制御信号C2との間のタイミングのズレ、及び転流側同期整流器を構成するMOSFETのターンオフ遅延時間は、メインスイッチのターンオンタイミングを遅延させる遅延回路11によって調整されている。   Here, the timing shift between the control signal C1 and the control signal C2 caused by the interposition of the drive circuits 7 and 8 and the transformer 9, and the turn-off delay time of the MOSFET constituting the commutation side synchronous rectifier are the main switch Is adjusted by a delay circuit 11 that delays the turn-on timing.

特開2002−272097号公報JP 2002-272097 A

図1に示されているように、2次側に同期整流回路を用いる場合、出力電圧検出信号を1次側にフィードバックさせる手段を含め、1次−2次間を絶縁した状態で信号を伝達させる手段が少なくとも2つ必要になり、回路構成が複雑になるという問題がある。   As shown in FIG. 1, when a synchronous rectifier circuit is used on the secondary side, the signal is transmitted with the primary and secondary sides insulated, including means for feeding back the output voltage detection signal to the primary side. There is a problem that the circuit configuration becomes complicated because at least two means are required.

また、別の問題としては、近年、制御回路にはICが用いられるが、1次側制御回路と2次側制御回路で固有の設計とした場合、2種類の特定用途向けIC(ASIC)を製造せねばならず、生産性・経済性が悪いという問題があった。   Another problem is that in recent years ICs have been used for control circuits. If the primary side control circuit and the secondary side control circuit have a unique design, two types of application specific ICs (ASICs) can be used. There was a problem that it had to be manufactured and productivity and economy were poor.

そこで、この発明の目的は、フルブリッジ構成のスイッチング回路を備え、外部信号との送受信が可能で、絶縁型であれば1次側と2次側に同じハードウェア構成のICを2つ使用することができ、かつ非絶縁型にも適用可能な、電源装置に利用できる半導体集積回路と、それを用いたDC−DCコンバータを提供することにある。   Accordingly, an object of the present invention is to provide a full-bridge switching circuit, which can transmit and receive external signals, and in the case of an insulation type, two ICs having the same hardware configuration are used on the primary side and the secondary side. An object of the present invention is to provide a semiconductor integrated circuit that can be used for a power supply device and can be applied to a non-insulated type, and a DC-DC converter using the same.

本発明の絶縁型DC−DCコンバータは、所定の直流電圧が印加される第1の直流電圧部と、第2の直流電圧部と、基準電位に接続されるGND端子と、第1のスイッチ回路S1と第2のスイッチ回路S2とからなる第1の直列回路と、第3のスイッチ回路S3と第4のスイッチ回路S4とからなる第2の直列回路と、該第1〜第4のスイッチ回路のオン/オフ動作を制御する制御部と、前記第1のスイッチ回路S1と前記第2のスイッチ回路S2との接続点を外部に引き出すための第1の出力端子と、前記第3のスイッチ回路S3と前記第4のスイッチ回路S4の接続点を外部に引き出すための第2の出力端子と、を含む半導体集積回路であって、前記第1の直列回路の一端は前記第1の直流電圧部Vdr1に接続され、前記第2の直列回路の一端は前記第2の直流電圧部Vdr2に接続され、前記第1の直列回路の他端と、前記第2の直列回路の他端が共に前記GND端子に対して接続され、前記第1の出力端子と前記第2の出力端子との間にリアクタンス素子が接続され、前記リアクタンス素子の両端電圧の変化を検出する巻線電圧検出手段(Vdet)と、少なくとも前記第1のスイッチ回路S1がオン状態、かつ前記第2のスイッチ回路S2及び前記第3のスイッチ回路S3が共にオフ状態である時に、前記リアクタンス素子に正極性の電圧を印加し、もしくは前記第2のスイッチ回路(S2)がオン状態、かつ前記第1のスイッチ回路(S1)及び前記第4のスイッチ回路(S4)が共にオフ状態である時に、前記リアクタンス素子に負極性の電圧を印加することで、前記リアクタンス素子に励磁電流を流してパルス電圧を発生させ、該パルス電圧をエッジ信号として外部に送信すると共に、少なくとも前記第1のスイッチ回路S1及び前記第2のスイッチ回路S2が共にオフ状態である時に、前記リアクタンス素子に生じるパルス電圧を、前記巻線電圧検出端子によって検出することにより、外部からのエッジ信号を受信できるようにしたことを特徴とする。   An insulated DC-DC converter according to the present invention includes a first DC voltage unit to which a predetermined DC voltage is applied, a second DC voltage unit, a GND terminal connected to a reference potential, and a first switch circuit. A first series circuit composed of S1 and a second switch circuit S2, a second series circuit composed of a third switch circuit S3 and a fourth switch circuit S4, and the first to fourth switch circuits; A control unit for controlling the on / off operation of the first switch circuit, a first output terminal for drawing out a connection point between the first switch circuit S1 and the second switch circuit S2, and the third switch circuit. S3 and a second output terminal for drawing out a connection point of the fourth switch circuit S4 to the outside, wherein one end of the first series circuit is the first DC voltage unit Vdr1 is connected to the second series circuit Is connected to the second DC voltage unit Vdr2, the other end of the first series circuit and the other end of the second series circuit are both connected to the GND terminal, A reactance element is connected between the output terminal and the second output terminal, and winding voltage detection means (Vdet) for detecting a change in the voltage across the reactance element and at least the first switch circuit S1 are turned on. When the second switch circuit S2 and the third switch circuit S3 are both in the off state, a positive voltage is applied to the reactance element, or the second switch circuit (S2) is turned on. And when the first switch circuit (S1) and the fourth switch circuit (S4) are both in an off state, a negative voltage is applied to the reactance element, An exciting current is passed through the reactance element to generate a pulse voltage, and the pulse voltage is transmitted to the outside as an edge signal. At least both the first switch circuit S1 and the second switch circuit S2 are in an off state. In some cases, an external edge signal can be received by detecting a pulse voltage generated in the reactance element by the winding voltage detection terminal.

さらには、前記半導体集積回路はさらに、前記第1の直流電圧部から入力される電圧を出力する第3の出力端子と、該第3の出力端子に、電圧を出力するか否かを制御するサブドライバ回路と、を備え、前記サブドライバ回路のターンオン及びターンオフ動作は前記制御部によって制御され、前記制御部は、前記第2の出力端子に生じる方形波電圧と、前記第3の出力端子に生じる方形波電圧が、共に低レベルである期間を挟んで互いに相補的な関係になるように前記第1〜第4のスイッチ回路及び前記サブドライバ回路を制御することを特徴とする。   Further, the semiconductor integrated circuit further controls a third output terminal that outputs a voltage input from the first DC voltage unit, and whether or not to output a voltage to the third output terminal. A sub-driver circuit, and a turn-on and turn-off operation of the sub-driver circuit is controlled by the control unit. The control unit has a square wave voltage generated at the second output terminal and a third output terminal. The first to fourth switch circuits and the sub-driver circuit are controlled so that the generated square wave voltages have a complementary relationship with each other with a period in which both are at a low level.

さらには、前記半導体集積回路が1次側制御回路及び2次側制御回路にそれぞれ用いられた絶縁型スイッチング電源装置であって、直流電源と、少なくとも1組の1次巻線及び2次巻線を有するトランスと、前記直流電源から供給される直流電圧を前記1次巻線に印加させるか否かを制御する少なくとも1つの電力スイッチ素子と、前記2次巻線に接続される少なくとも1つの同期整流回路を含む整流回路と、該整流回路の出力を平滑する出力フィルタ回路と、を少なくとも備え、少なくとも1次巻線と2次巻線を有し、1次側に配置された前記半導体集積回路に該1次巻線を、2次側に配置された前記半導体集積回路に該2次巻線が接続された信号伝送トランスをリアクタンス素子として用いて、前記1次側に配置された半導体集積回路と、前記2次側に配置された半導体集積回路との間で、パルス信号を双方向に伝送し、前記電力スイッチ素子及び前記同期整流器の駆動タイミングを制御することを特徴とする。   Further, the semiconductor integrated circuit is an isolated switching power supply device used in a primary side control circuit and a secondary side control circuit, respectively, and includes a DC power supply, at least one set of primary winding and secondary winding. A transformer having at least one power switch element for controlling whether or not to apply a DC voltage supplied from the DC power source to the primary winding, and at least one synchronization connected to the secondary winding The semiconductor integrated circuit comprising at least a rectifier circuit including a rectifier circuit and an output filter circuit for smoothing the output of the rectifier circuit, and having at least a primary winding and a secondary winding and disposed on the primary side A semiconductor integrated circuit disposed on the primary side using a signal transmission transformer in which the secondary winding is connected to the semiconductor integrated circuit disposed on the secondary side as a reactance element. When Between the semiconductor integrated circuit arranged in the secondary side, a pulse signal is transmitted bidirectionally, and controlling the drive timing of the power switching element and the synchronous rectifier.

さらには、請求項1、もしくは請求項2に記載の半導体集積回路を制御回路に用い、直流電源と、少なくとも1つのインダクタンス素子と、前記直流電源から供給される直流電圧を該インダクタンス素子に印加させるか否かを制御する少なくとも1つの電力スイッチ素子と、少なくとも1つの同期整流器を含む整流回路と、整流回路の出力を平滑する出力フィルタ回路と、を備える非絶縁型スイッチング電源装置であって、前記電力スイッチ素子、もしくは前記同期整流器は電界効果トランジスタで構成されており、該電界効果トランジスタのソース端子が該制御回路のグランド電位からフローティングされていて、該電界効果トランジスタのゲート−ソース間にエッジ信号から方形波信号への変換回路が接続され、前記半導体集積回路からトランスを介して送信されるエッジ信号を前記変換回路にて変換された方形波信号で、該電界効果トランジスタが駆動されることを特徴とする。   Furthermore, the semiconductor integrated circuit according to claim 1 or 2 is used as a control circuit, and a DC power supply, at least one inductance element, and a DC voltage supplied from the DC power supply are applied to the inductance element. A non-insulated switching power supply comprising: at least one power switch element that controls whether or not; a rectifier circuit including at least one synchronous rectifier; and an output filter circuit that smoothes an output of the rectifier circuit, The power switch element or the synchronous rectifier is composed of a field effect transistor, the source terminal of the field effect transistor is floating from the ground potential of the control circuit, and an edge signal is connected between the gate and the source of the field effect transistor. To a square wave signal conversion circuit is connected, and from the semiconductor integrated circuit An edge signal transmitted through the lance in the converted square wave signal by the converting circuit, the field effect transistor is characterized in that it is driven.

本発明は、
(a)パワー半導体素子の駆動を制御するとともに、双方向信号伝送機能を有するプログラマブルな半導体素子を提供できる。
(b)絶縁型/非絶縁型を問わず、様々なトポロジーの電源装置の制御回路として応用出来る。
(c)絶縁型DC−DCコンバータに利用した場合は、1次側と2次側に同じハードウェアの半導体素子を使用でき、制御ICの開発コストの低減、製造コストの削減に貢献できる。
The present invention
(A) A programmable semiconductor element having a bidirectional signal transmission function can be provided while controlling driving of the power semiconductor element.
(B) Regardless of insulation type / non-insulation type, it can be applied as a control circuit for power supply devices of various topologies.
(C) When used in an insulated DC-DC converter, the same hardware semiconductor elements can be used on the primary side and the secondary side, which contributes to a reduction in control IC development costs and manufacturing costs.

特許文献1に示されている絶縁型DC−DCコンバータの基本的な構成を示す図である。It is a figure which shows the basic composition of the insulation type DC-DC converter shown by patent document 1. FIG. 第1の実施形態に係る制御IC101の内部ブロック図である。3 is an internal block diagram of a control IC 101 according to the first embodiment. FIG. 第1の実施形態に係る制御ICを用いた絶縁型DC−DCコンバータの回路例である。It is an example of a circuit of an insulation type DC-DC converter using control IC concerning a 1st embodiment. スイッチング周期あたりの各部の波形図である。It is a wave form diagram of each part per switching period. 時間t0〜t1区間における制御IC内部の動作説明図である。It is operation | movement explanatory drawing inside control IC in the time t0-t1 area. 時間t1における制御IC内部の動作説明図である。It is operation | movement explanatory drawing inside control IC in time t1. 時間t1〜t2区間における制御IC内部の動作説明図である。It is operation | movement explanatory drawing inside control IC in the time t1-t2 area. 時間t2における制御IC内部の動作説明図である。It is operation | movement explanatory drawing inside control IC in time t2. 時間t2〜t3区間における制御IC内部の動作説明図である。It is operation | movement explanatory drawing inside control IC in the time t2-t3 area. 時間t3〜t4区間における制御IC内部の動作説明図である。It is operation | movement explanatory drawing inside control IC in the time t3-t4 area. 時間t4〜t5区間における制御IC内部の動作説明図である。It is operation | movement explanatory drawing inside control IC in the time t4-t5 area. 時間t5における制御IC内部の動作説明図である。It is operation | movement explanatory drawing inside control IC in time t5. 時間t5〜t6区間における制御IC内部の動作説明図である。It is operation | movement explanatory drawing inside control IC in the time t5-t6 area. 時間t6における制御IC内部の動作説明図である。It is operation | movement explanatory drawing inside control IC in time t6. 時間t6〜t7区間における制御IC内部の動作説明図である。It is operation | movement explanatory drawing inside control IC in the time t6-t7 area. 時間t7〜t8区間における制御IC内部の動作説明図である。It is operation | movement explanatory drawing inside control IC in the time t7-t8 area. 第2の実施形態に係る制御IC101の内部ブロック図である。It is an internal block diagram of control IC101 concerning a 2nd embodiment. 第1の実施形態に係る制御ICを用いた非絶縁型降圧DC−DCコンバータの回路例である。2 is a circuit example of a non-insulated step-down DC-DC converter using the control IC according to the first embodiment. 第1の実施形態に係る制御ICを用いた非絶縁型昇圧DC−DCコンバータの回路例である。3 is a circuit example of a non-insulated step-up DC-DC converter using the control IC according to the first embodiment. 第1の実施形態に係る制御ICを用いた非絶縁型SEPICコンバータの回路例である。3 is a circuit example of a non-insulated SEPIC converter using the control IC according to the first embodiment.

《第1の実施形態》
図2は第1の実施形態に係る絶縁型DC−DCコンバータの制御に用いられる半導体集積回路(以下、制御ICと呼ぶ)101の内部ブロック図である。制御IC101は、少なくとも第1のスイッチング素子Q1と第1のダイオードD1の並列回路からなる第1のスイッチ回路S1、及び少なくとも第2のスイッチング素子Q2と第2のダイオードの並列回路からなる第2のスイッチ回路S2、とからなる直列回路と、少なくとも第3のスイッチング素子Q3と第3のダイオードD3の並列回路からなる第3のスイッチ回路S3、及び少なくとも第4のスイッチング素子Q4と第4のダイオードD4の並列回路からなる第4のスイッチ回路S4とからなる直列回路と、を備え、各スイッチ回路S1〜S4のターンオン及びターンオフを制御する制御信号を出力するディジタル制御部を備える。
<< First Embodiment >>
FIG. 2 is an internal block diagram of a semiconductor integrated circuit (hereinafter referred to as a control IC) 101 used for controlling the isolated DC-DC converter according to the first embodiment. The control IC 101 includes at least a first switch circuit S1 composed of a parallel circuit of a first switching element Q1 and a first diode D1, and a second switch composed of a parallel circuit of at least a second switching element Q2 and a second diode. A series circuit composed of a switch circuit S2, a third switch circuit S3 composed of a parallel circuit of at least a third switching element Q3 and a third diode D3, and at least a fourth switching element Q4 and a fourth diode D4. And a digital circuit that outputs a control signal for controlling the turn-on and turn-off of each of the switch circuits S1 to S4.

第1のスイッチ回路S1と第2のスイッチ回路S2の接続点と、第3のスイッチ回路S3と第4のスイッチ回路S4の接続点には、両者間にインダクタンス素子を接続するための第1のパルス信号端子OUT1及び第2のパルス信号端子OUT2が設けられている。また、第1のスイッチ回路S1及び第2のスイッチ回路S2とからなる直列回路と、第3のスイッチ回路S3及び第4のスイッチ回路S4とからなる直列回路は、それぞれの一端が共通接続されて接地端子GNDに接続され他端はそれぞれ第1の直流電圧部Vdr1及び第2の直流電圧部Vdr2に接続されている。すなわち、各スイッチ回路S1〜S4はフルブリッジ型を形成することとなるので、ハイサイド側スイッチとなる第1のスイッチ回路S1及び第3のスイッチ回路S3は、ハイサイドドライバとしてのバッファを介してディジタル制御部からの制御信号が伝達される。   A connection point between the first switch circuit S1 and the second switch circuit S2 and a connection point between the third switch circuit S3 and the fourth switch circuit S4 are connected to a first element for connecting an inductance element therebetween. A pulse signal terminal OUT1 and a second pulse signal terminal OUT2 are provided. One end of each of the series circuit composed of the first switch circuit S1 and the second switch circuit S2 and the series circuit composed of the third switch circuit S3 and the fourth switch circuit S4 are commonly connected. The other end connected to the ground terminal GND is connected to the first DC voltage unit Vdr1 and the second DC voltage unit Vdr2. That is, since each of the switch circuits S1 to S4 forms a full bridge type, the first switch circuit S1 and the third switch circuit S3 that are high-side switches are connected via a buffer as a high-side driver. A control signal from the digital control unit is transmitted.

さらに、第3のスイッチ回路S3と第4のスイッチ回路S4の接続点には、該接続点の電位を検出するためのパルス電圧信号検出端子Vdetが設けられ、ディジタル制御部に入力されるように構成されている。   Further, a connection point between the third switch circuit S3 and the fourth switch circuit S4 is provided with a pulse voltage signal detection terminal Vdet for detecting the potential at the connection point so as to be input to the digital control unit. It is configured.

さらに、例えば第2の直流電圧部Vdr2から電力を得て、ディジタル制御部から出力される信号により第2のドライブ信号を出力するためのサブドライバと、該第2のドライブ信号が出力される第3の信号出力端子OUT3を備えている。   Further, for example, a sub-driver for obtaining power from the second DC voltage unit Vdr2 and outputting a second drive signal by a signal output from the digital control unit, and a second driver signal from which the second drive signal is output. 3 signal output terminals OUT3.

さらに、第1の比較器COMP1、該第1の比較器COMP1に入力される第1の基準電圧源Vref1を備え、該第1の比較器の出力信号がディジタル制御部に入力される構成になっている。   Further, the first comparator COMP1 and the first reference voltage source Vref1 input to the first comparator COMP1 are provided, and the output signal of the first comparator is input to the digital control unit. ing.

さらに、第1のスイッチ回路S1と第2のスイッチ回路S2の接続点と、該ディジタル制御部の駆動電源端子Vlogicとの間が、第9のダイオードD9と第9のスイッチ回路S9を介して接続されており、第9のスイッチ回路S9は該ディジタル制御部によって制御される。   Further, the connection point between the first switch circuit S1 and the second switch circuit S2 and the drive power supply terminal Vlogic of the digital control unit are connected via the ninth diode D9 and the ninth switch circuit S9. The ninth switch circuit S9 is controlled by the digital control unit.

図3に図2で示した制御ICを用いた絶縁型DC−DCコンバータの第1の実施形態に係る回路図を示す。   FIG. 3 shows a circuit diagram according to the first embodiment of an isolated DC-DC converter using the control IC shown in FIG.

直流入力電源Vinの両端に対して、トランスTの1次巻線Np1と、第11のスイッチング素子Q11と第1の抵抗R1とからなる直列回路が接続されており、該第11のスイッチング素子Q11に対して、第1のキャパシタC1とPチャネルMOSFETで形成された第12のスイッチング素子Q12とからなる直列回路が並列に接続されている。   A series circuit including a primary winding Np1 of the transformer T, an eleventh switching element Q11, and a first resistor R1 is connected to both ends of the DC input power source Vin. The eleventh switching element Q11 On the other hand, a series circuit composed of a first capacitor C1 and a twelfth switching element Q12 formed of a P-channel MOSFET is connected in parallel.

トランスTの2次巻線Ns1の両端に対しては、整流用同期整流器として機能する第13のスイッチング素子Q13及び転流用同期整流器として機能する第14のスイッチング素子Q14とからなる同期整流回路が接続され、第1のインダクタL1及び第4のキャパシタC4とからなる平滑回路を介して直流電圧が出力端子Voutに出力される。   Connected to both ends of the secondary winding Ns1 of the transformer T is a synchronous rectifier circuit including a thirteenth switching element Q13 functioning as a synchronous rectifier for rectification and a fourteenth switching element Q14 functioning as a synchronous rectifier for commutation. Then, a DC voltage is output to the output terminal Vout through a smoothing circuit including the first inductor L1 and the fourth capacitor C4.

1次側制御IC101は、第1の直流電圧部Vdr1、第2の直流電圧部Vdr2に駆動電圧を得て、第11のスイッチング素子Q11を制御するために、第11のスイッチング素子Q11の制御端子と第2の信号出力端子OUT2とが接続され、第12のスイッチング素子Q12を制御するために、第12のスイッチング素子Q12の制御端子と第3の信号出力端子OUT3とが第3のキャパシタC3及び第13のダイオードD13とからなるレベルシフト回路を介して接続され、第1の抵抗R1を電流検出抵抗として第11のスイッチング素子Q11に流れる電流を検出するために、第11のスイッチング素子Q11と第1の抵抗R1との接続点が帰還信号入力端子FB1に接続され、第1のパルス信号端子OUT1及び第2のパルス信号端子OUT2には、パルストランスPTの1次巻線Np2の両端が接続されている。また、接地端子GNDがGNDラインに接続されている。   The primary-side control IC 101 obtains a driving voltage from the first DC voltage unit Vdr1 and the second DC voltage unit Vdr2 and controls the eleventh switching element Q11 to control the eleventh switching element Q11. And the second signal output terminal OUT2 are connected to control the twelfth switching element Q12, the control terminal of the twelfth switching element Q12 and the third signal output terminal OUT3 are connected to the third capacitor C3 and The eleventh switching element Q11 is connected to the thirteenth diode D13 through the level shift circuit, and the eleventh switching element Q11 is connected to the eleventh switching element Q11 in order to detect the current flowing through the eleventh switching element Q11 using the first resistor R1 as a current detection resistor. 1 is connected to the feedback signal input terminal FB1, and the first pulse signal terminal OUT1 and the second pulse signal are connected to the feedback signal input terminal FB1. The terminal OUT2, both ends of the primary winding Np2 of the pulse transformer PT is connected. The ground terminal GND is connected to the GND line.

2次側制御IC102は、トランスTの2次巻線Ns1に生じる電圧を整流平滑した出力電圧から駆動電源端子Vdd、第1の直流電圧部Vdr1、第2の直流電圧部Vdr2に駆動電圧を得て、第13のスイッチング素子Q13を制御するために、第13のスイッチング素子Q13の制御端子と第2の信号出力端子OUT2とが接続され、第14のスイッチング素子Q14を制御するために、第14のスイッチング素子Q14の制御端子と第3の信号出力端子OUT3とが接続され、出力電圧を第4の抵抗R4と第5の抵抗R5とで分圧したものと、第2の抵抗R2、第3の抵抗R3、第4のキャパシタC4、及び第5のキャパシタC5とからなるランプ波形成回路103からのランプ波信号とを合成したものが帰還信号入力端子FB1に入力されるように接続され、第1のパルス信号端子OUT1及び第2のパルス信号端子OUT2には、パルストランスPTの2次巻線Ns2の両端が接続されている。なお、第6のキャパシタC6は平滑コンデンサとして機能する。   The secondary side control IC 102 obtains drive voltages from the output voltage obtained by rectifying and smoothing the voltage generated in the secondary winding Ns1 of the transformer T to the drive power supply terminal Vdd, the first DC voltage unit Vdr1, and the second DC voltage unit Vdr2. In order to control the thirteenth switching element Q13, the control terminal of the thirteenth switching element Q13 and the second signal output terminal OUT2 are connected, and in order to control the fourteenth switching element Q14, the fourteenth The control terminal of the switching element Q14 and the third signal output terminal OUT3 are connected, and the output voltage divided by the fourth resistor R4 and the fifth resistor R5, the second resistor R2, the third resistor A combination of the ramp wave signal from the ramp wave forming circuit 103 including the resistor R3, the fourth capacitor C4, and the fifth capacitor C5 is applied to the feedback signal input terminal FB1. Connected to be force, the first pulse signal terminal OUT1 and the second pulse signal terminal OUT2, both ends of the secondary winding Ns2 of the pulse transformer PT is connected. Note that the sixth capacitor C6 functions as a smoothing capacitor.

少なくとも第1のスイッチ回路S1〜第8のスイッチ回路S8の各スイッチ回路は、MOSFETで構成することによって、第1のダイオードD1〜第8のダイオードD8をMOSFETのボディダイオードで代替させることができる。特にパワー半導体素子である第11のスイッチング素子Q11〜第14のスイッチング素子Q14に関しては、MOSFETに限らず、BJT(バイポーラジャンクショントランジスタ)やIGBT(絶縁ゲートバイポーラトランジスタ)等も適用できる。なお、図3においては、第12のスイッチング素子Q12にのみPチャネル型FETが用いられ、他のスイッチング素子にはNチャネル型FETが用いられているが、必要に応じて適宜使い分ければよい。   Each switch circuit of at least the first switch circuit S1 to the eighth switch circuit S8 is configured by a MOSFET, whereby the first diode D1 to the eighth diode D8 can be replaced with a body diode of the MOSFET. In particular, the eleventh switching element Q11 to the fourteenth switching element Q14, which are power semiconductor elements, are not limited to MOSFETs, and BJT (bipolar junction transistor), IGBT (insulated gate bipolar transistor), and the like can also be applied. In FIG. 3, a P-channel FET is used only for the twelfth switching element Q12, and an N-channel FET is used for the other switching elements. However, these may be properly used as necessary.

なお、詳細は後述するが、1次側制御IC101及び2次側制御IC102には同一のハードウェアのICを利用することができる。   Although details will be described later, the same hardware IC can be used for the primary side control IC 101 and the secondary side control IC 102.

図4に、第11のスイッチング素子Q11の1スイッチング周期における、第11のスイッチング素子Q11のドレイン−ソース間電圧、第1のスイッチング素子Q1〜第4のスイッチング素子Q4のゲート−ソース間電圧、及びパルストランスPTの1次巻線Np2の両端電圧の各波形図を示す。   FIG. 4 shows the drain-source voltage of the eleventh switching element Q11, the gate-source voltages of the first switching element Q1 to the fourth switching element Q4 in one switching cycle of the eleventh switching element Q11, and Each waveform diagram of the voltage across the primary winding Np2 of the pulse transformer PT is shown.

第11のスイッチング素子Q11の1スイッチング周期をt0〜t8の計10区間に分けて各部の動作を説明する。
[時間t0〜t1区間における動作]
図5に、この区間における1次側制御IC101及び2次側制御IC102内の簡略化した回路ブロック図を示す。1次側制御IC101及び2次側制御IC102のディジタル制御部の駆動電源端子Vlogicには、図2に示すように、第9のスイッチ回路S9と第9のダイオードD9を介して、第1のスイッチ回路S1と第2のスイッチ回路S2との接続点に接続されているので、このようになる。
The operation of each part will be described by dividing one switching cycle of the eleventh switching element Q11 into a total of 10 sections from t0 to t8.
[Operations during time t0 to t1]
FIG. 5 shows a simplified circuit block diagram in the primary side control IC 101 and the secondary side control IC 102 in this section. As shown in FIG. 2, the drive power supply terminal Vlogic of the digital control unit of the primary side control IC 101 and the secondary side control IC 102 has a first switch via a ninth switch circuit S9 and a ninth diode D9. This is because it is connected to the connection point between the circuit S1 and the second switch circuit S2.

この時、第1のスイッチ回路S1、第2のスイッチ回路S2、及び第3のスイッチ回路S3はオフ、第4のスイッチ回路S4はオン状態となっている。これにより、1次側制御IC101における第2の信号出力端子OUT2に接続されている第11のスイッチング素子Q11のゲート−ソース間は第4のスイッチ回路S4がオンしていることによりショート状態となり、第11のスイッチング素子Q11の入力容量Cissには電荷が蓄積されていない。すなわち第11のスイッチング素子Q11はオフ状態である。   At this time, the first switch circuit S1, the second switch circuit S2, and the third switch circuit S3 are off, and the fourth switch circuit S4 is on. Thereby, the gate-source of the eleventh switching element Q11 connected to the second signal output terminal OUT2 in the primary side control IC 101 is short-circuited by the fourth switch circuit S4 being turned on, No charge is accumulated in the input capacitance Ciss of the eleventh switching element Q11. That is, the eleventh switching element Q11 is in an off state.

この時、Pチャネル型FETである第12のスイッチング素子Q12のソース−ゲート間電圧は負電位になっているので、オン状態である。   At this time, the source-gate voltage of the twelfth switching element Q12, which is a P-channel FET, is at a negative potential, and is in an on state.

2次側制御IC102内においても同様で、第5のスイッチ回路S5、第6のスイッチ回路S6及び第7のスイッチ回路S7はオフ、第8のスイッチ回路S8はオン状態となっている。これにより、2次側制御IC102における第2の信号出力端子OUT2に接続されている第13のスイッチング素子Q13のゲート−ソース間は第8のスイッチ回路S8がオンしていることによりショート状態となり、第13のスイッチング素子Q13の入力容量Cissには電荷が蓄積されていない。すなわち整流側同期整流器として機能する第13のスイッチング素子Q13はオフ状態である。   The same applies to the secondary control IC 102. The fifth switch circuit S5, the sixth switch circuit S6, and the seventh switch circuit S7 are off, and the eighth switch circuit S8 is on. As a result, the gate-source of the thirteenth switching element Q13 connected to the second signal output terminal OUT2 in the secondary side control IC 102 is short-circuited by the eighth switch circuit S8 being turned on, No charge is accumulated in the input capacitance Ciss of the thirteenth switching element Q13. That is, the thirteenth switching element Q13 functioning as a rectifying side synchronous rectifier is in an off state.

なお、転流側同期整流器として機能する第14のスイッチング素子Q14は、第13のスイッチング素子Q13とはデッドタイムを挟んで相補的に動作するため、オン状態である。
[時間t1における動作]
図6に、時間t1における1次側制御IC101及び2次側制御IC102内の簡略化した回路ブロック図を示す。
Note that the fourteenth switching element Q14 functioning as a commutation side synchronous rectifier operates in an on-state because it operates complementarily with the thirteenth switching element Q13 across a dead time.
[Operation at time t1]
FIG. 6 shows a simplified circuit block diagram in the primary side control IC 101 and the secondary side control IC 102 at time t1.

時間t1において、1次側制御IC101内の第1のスイッチ回路S1をターンオンさせる。すると、第1の直流電圧部Vdr1から供給される電流が第1のスイッチ回路S1、パルストランスPTの1次巻線Np2、第4のスイッチ回路S4を介して流れる。パルストランスPTの1次巻線Np2が励磁されることによって、パルストランスPTの2次巻線Ns2には電圧が生じるので、2次側制御IC102において、これを第5のスイッチ回路S5と第6のスイッチ回路S6の接続点に位置する巻線電圧検出端子Vdetにて検出する。
[時間t1〜t2区間における動作]
図7に、時間t1〜t2区間における1次側制御IC101及び2次側制御IC102内の簡略化した回路ブロック図を示す。
At time t1, the first switch circuit S1 in the primary side control IC 101 is turned on. Then, the current supplied from the first DC voltage unit Vdr1 flows through the first switch circuit S1, the primary winding Np2 of the pulse transformer PT, and the fourth switch circuit S4. When the primary winding Np2 of the pulse transformer PT is excited, a voltage is generated in the secondary winding Ns2 of the pulse transformer PT. Therefore, in the secondary side control IC 102, this is converted into the fifth switch circuit S5 and the sixth switch circuit S5. Is detected at the winding voltage detection terminal Vdet located at the connection point of the switch circuit S6.
[Operation in time interval t1 to t2]
FIG. 7 shows a simplified circuit block diagram in the primary side control IC 101 and the secondary side control IC 102 in the time interval t1 to t2.

2次側制御IC102内のディジタル制御部は、巻線電圧検出端子Vdetに電圧が入力されたことに応じて、第5のスイッチ回路S5をターンオンさせる。この動作により、2次側制御IC102においても、第2の直流電圧部Vdr2から供給される電流が、第5のスイッチ回路S5、パルストランスPTの2次巻線Ns2、第8のスイッチ回路S8を介して流れる。
[時間t2における動作]
図8に、時間t2における1次側制御IC101及び2次側制御IC102内の簡略化した回路ブロック図を示す。
The digital control unit in the secondary side control IC 102 turns on the fifth switch circuit S5 in response to the voltage input to the winding voltage detection terminal Vdet. By this operation, also in the secondary side control IC 102, the current supplied from the second DC voltage unit Vdr2 causes the fifth switch circuit S5, the secondary winding Ns2 of the pulse transformer PT, and the eighth switch circuit S8. Flowing through.
[Operation at time t2]
FIG. 8 shows a simplified circuit block diagram in the primary side control IC 101 and the secondary side control IC 102 at time t2.

時間t2において、1次側制御IC101内のディジタル制御部は、第4のスイッチ回路S4を、また2次側制御IC102内のディジタル制御部は、第8のスイッチ回路S8を、それぞれターンオフさせる。この動作により、1次側制御IC101内においては、第1の直流電圧部Vdr1から供給される電流が、第11のスイッチング素子Q11の入力容量Cissに流れて電荷が充電され、第11のスイッチング素子Q11がターンオンする。同時に2次側制御IC102内においては、第2の直流電圧部Vdr2から供給される電流が、第13のスイッチング素子Q13の入力容量Cissに流れて電荷が充電され、第13のスイッチング素子Q13がターンオンする。
[時間t2〜t3区間における動作]
図9に、時間t2〜t3区間における1次側制御IC101及び2次側制御IC102内の簡略化した回路ブロック図を示す。
At time t2, the digital control unit in the primary side control IC 101 turns off the fourth switch circuit S4, and the digital control unit in the secondary side control IC 102 turns off the eighth switch circuit S8. By this operation, in the primary side control IC 101, the current supplied from the first DC voltage unit Vdr1 flows into the input capacitor Ciss of the eleventh switching element Q11 and charges are charged, and the eleventh switching element Q11 turns on. At the same time, in the secondary control IC 102, the current supplied from the second DC voltage unit Vdr2 flows into the input capacitance Ciss of the thirteenth switching element Q13 and charges are charged, and the thirteenth switching element Q13 is turned on. To do.
[Operations during time t2 to t3]
FIG. 9 shows a simplified circuit block diagram in the primary side control IC 101 and the secondary side control IC 102 in the period from time t2 to t3.

時間t2〜t3において、第11のスイッチング素子Q11及び第13のスイッチング素子Q13のターンオンが終了すると、1次側制御IC101内において第1の直流電圧部Vdr1から供給される電流は、第1のスイッチ回路S1、パルストランスPTの1次巻線Np2、第3のダイオードD3を介して第1の直流電圧部Vdr1に還流する。また、2次側制御IC102内においても同様に、第2の直流電圧部Vdr2から供給される電流は、第5のスイッチ回路S5、パルストランスPTの2次巻線Ns2、第7のダイオードD7を介して還流する。
[時間t3〜t4区間における動作]
図10に、時間t3〜t4区間における1次側制御IC101及び2次側制御IC102内の簡略化した回路ブロック図を示す。
When the turn-on of the eleventh switching element Q11 and the thirteenth switching element Q13 ends at time t2 to t3, the current supplied from the first DC voltage unit Vdr1 in the primary side control IC 101 is the first switch It returns to the first DC voltage unit Vdr1 via the circuit S1, the primary winding Np2 of the pulse transformer PT, and the third diode D3. Similarly, in the secondary side control IC 102, the current supplied from the second DC voltage unit Vdr2 is supplied to the fifth switch circuit S5, the secondary winding Ns2 of the pulse transformer PT, and the seventh diode D7. Through.
[Operations during time t3 to t4]
FIG. 10 shows a simplified circuit block diagram in the primary side control IC 101 and the secondary side control IC 102 in the period from time t3 to t4.

時間t3において、1次側制御IC101においては第1のスイッチ回路S1が、2次側制御IC102においては第5のスイッチ回路S5がそれぞれターンオフする。この動作によって時間t3〜t4の間、パルストランスPTの1次巻線Np2及び2次巻線Ns2にそれぞれ流れる電流は減少しながら、1次側制御IC101においては第2のダイオードD2、パルストランスPTの1次巻線Np2、第3のダイオードD3を介して流れ、2次側制御IC102においては第6のダイオードD6、パルストランスPTの2次巻線Ns2、第7のダイオードD7を介して流れ、パルストランスPT1に蓄積された電磁エネルギーが回生される。
[時間t4〜t5区間における動作]
図11に、時間t4〜t5区間における1次側制御IC101及び2次側制御IC102内の簡略化した回路ブロック図を示す。
At time t3, the first switch circuit S1 is turned off in the primary side control IC 101, and the fifth switch circuit S5 is turned off in the secondary side control IC 102. With this operation, the current flowing through the primary winding Np2 and the secondary winding Ns2 of the pulse transformer PT is decreased during the time t3 to t4, while the second diode D2 and the pulse transformer PT are reduced in the primary control IC 101. In the secondary side control IC 102, it flows through the sixth diode D6, the secondary winding Ns2 of the pulse transformer PT, and the seventh diode D7. The electromagnetic energy accumulated in the pulse transformer PT1 is regenerated.
[Operations during time t4 to t5]
FIG. 11 shows a simplified circuit block diagram in the primary side control IC 101 and the secondary side control IC 102 in the period from time t4 to t5.

その後、時間t4において、パルストランスPTの1次巻線Np2及び2次巻線Ns2に流れる電流がゼロに近づき、1次側制御IC101における第2のダイオードD2、及び第3のダイオードD3と、2次側制御IC102における第6のダイオードD6、及び第7のダイオードD7のそれぞれに順方向電流が流れなくなると、1次側制御IC101における第3のスイッチ回路S3及び2次側制御IC102における第7のスイッチ回路S7をそれぞれターンオンさせる。この動作により、第11のスイッチング素子Q11及び第13のスイッチング素子Q13のゲート電位は、第2の直流電圧部Vdr2(=第1の直流電圧部Vdr1)から供給される電圧値に維持されることとなり、常にオン状態が維持されることになる。
[時間t5における動作]
図12に、時間t5における1次側制御IC101及び2次側制御IC102内の簡略化した回路ブロック図を示す。
After that, at time t4, the current flowing through the primary winding Np2 and the secondary winding Ns2 of the pulse transformer PT approaches zero, and the second diode D2 and the third diode D3 in the primary side control IC 101, 2 When forward current stops flowing to each of the sixth diode D6 and the seventh diode D7 in the secondary control IC 102, the third switch circuit S3 in the primary control IC 101 and the seventh switch in the secondary control IC 102 Each switch circuit S7 is turned on. By this operation, the gate potentials of the eleventh switching element Q11 and the thirteenth switching element Q13 are maintained at the voltage value supplied from the second DC voltage unit Vdr2 (= first DC voltage unit Vdr1). Thus, the ON state is always maintained.
[Operation at time t5]
FIG. 12 shows a simplified circuit block diagram in the primary side control IC 101 and the secondary side control IC 102 at time t5.

時間t5において、2次側制御IC102内の第6のスイッチ回路S6をターンオンさせる。すると、第1の直流電圧部Vdr1から供給される電流が第7のスイッチ回路S7、パルストランスPTの2次巻線Ns2、第6のスイッチ回路S6を介して流れる。パルストランスPTの2次巻線Ns2が励磁されることによって、パルストランスPTの1次巻線Np2には電圧が生じるので、1次側制御IC101において、これを第1のスイッチ回路S1と第2のスイッチ回路S2の接続点に位置する巻線電圧検出端子Vdetにて検出する。
[時間t5〜t6区間における動作]
図13に、時間t5〜t6区間における1次側制御IC101及び2次側制御IC102内の簡略化した回路ブロック図を示す。
At time t5, the sixth switch circuit S6 in the secondary side control IC 102 is turned on. Then, the current supplied from the first DC voltage unit Vdr1 flows through the seventh switch circuit S7, the secondary winding Ns2 of the pulse transformer PT, and the sixth switch circuit S6. When the secondary winding Ns2 of the pulse transformer PT is excited, a voltage is generated in the primary winding Np2 of the pulse transformer PT. Therefore, in the primary side control IC 101, this voltage is applied to the first switch circuit S1 and the second switch circuit S1. Is detected at a winding voltage detection terminal Vdet located at the connection point of the switch circuit S2.
[Operations during time t5 to t6]
FIG. 13 shows a simplified circuit block diagram in the primary side control IC 101 and the secondary side control IC 102 in the time interval t5 to t6.

1次側制御IC101内のディジタル制御部は、巻線電圧検出端子Vdetに電圧が入力されたことに応じて、第2のスイッチ回路S2をターンオンさせる。この動作により、1次側制御IC101においても、第2の直流電圧部Vdr2から供給される電流が、第3のスイッチ回路S3、パルストランスPTの1次巻線Np2、第2のスイッチ回路S2を介して流れる。   The digital control unit in the primary side control IC 101 turns on the second switch circuit S2 in response to the voltage input to the winding voltage detection terminal Vdet. With this operation, also in the primary side control IC 101, the current supplied from the second DC voltage unit Vdr2 causes the third switch circuit S3, the primary winding Np2 of the pulse transformer PT, and the second switch circuit S2. Flowing through.

この期間の途中で、第9のスイッチ回路S9及び第10のスイッチ回路S10もターンオンさせる。t5〜t6区間の時間長さを調整するとパルストランスPTに蓄える電磁エネルギーの量を変更できる。従ってt5〜t6区間の時間長さの制御によって1次側制御IC101内、及び2次側制御IC102内のディジタル制御部に与える駆動電圧を制御できる。
[時間t6における動作]
図14に、時間t6における1次側制御IC101及び2次側制御IC102内の簡略化した回路ブロック図を示す。
時間t6において、1次側制御IC101内のディジタル制御部は、第3のスイッチ回路S3を、また2次側制御IC102内のディジタル制御部は、第7のスイッチ回路S7を、それぞれターンオフさせる。この動作により、1次側制御IC101内においては、第11のスイッチング素子Q11の入力容量Cissに蓄積されていた電荷が放電され、第11のスイッチング素子Q11がターンオフする。同時に2次側制御IC内においては、第13のスイッチング素子Q13の入力容量Cissに蓄積されていた電荷が放電され、第13のスイッチング素子Q13がターンオフする。
[時間t6〜t7区間における動作]
図15に、時間t6〜t7区間における1次側制御IC101及び2次側制御IC102内の簡略化した回路ブロック図を示す。
In the middle of this period, the ninth switch circuit S9 and the tenth switch circuit S10 are also turned on. The amount of electromagnetic energy stored in the pulse transformer PT can be changed by adjusting the time length of the period from t5 to t6. Therefore, the drive voltage applied to the digital control units in the primary side control IC 101 and the secondary side control IC 102 can be controlled by controlling the time length of the period from t5 to t6.
[Operation at time t6]
FIG. 14 shows a simplified circuit block diagram in the primary side control IC 101 and the secondary side control IC 102 at time t6.
At time t6, the digital control unit in the primary side control IC 101 turns off the third switch circuit S3, and the digital control unit in the secondary side control IC 102 turns off the seventh switch circuit S7. By this operation, the charge accumulated in the input capacitance Ciss of the eleventh switching element Q11 is discharged in the primary side control IC 101, and the eleventh switching element Q11 is turned off. At the same time, in the secondary side control IC, the electric charge accumulated in the input capacitor Ciss of the thirteenth switching element Q13 is discharged, and the thirteenth switching element Q13 is turned off.
[Operation during time t6 to t7]
FIG. 15 shows a simplified circuit block diagram in the primary side control IC 101 and the secondary side control IC 102 in the period from time t6 to t7.

時間t6〜t7において、第11のスイッチング素子Q11及び第13のスイッチング素子Q13のゲート−ソース間電圧が0Vに到達すると、1次側制御IC101内において、第4のダイオードD4、パルストランスPTの1次巻線Np2、第2のスイッチ回路S2を介してGNDに向かって電流が流れる。また、2次側制御IC102内においても同様に、第8のダイオードD8、パルストランスPTの2次巻線Ns2、第6のスイッチ回路S6を介してGNDに向かって電流が流れる。
[時間t7〜t8区間における動作]
図16に、時間t7〜t8区間における1次側制御IC101及び2次側制御IC102内の簡略化した回路ブロック図を示す。
時間t7において、1次側制御IC101においては第4のスイッチ回路S4が、2次側制御IC102においては第8のスイッチ回路S8がそれぞれターンオンすると同時に、第2のスイッチ回路S2と第6のスイッチ回路S6がターンオフする。この動作によって時間t7〜t8の間、パルストランスPTの1次巻線Np2及び2次巻線Ns2にそれぞれ流れる電流は減少しながら、1次側制御IC101においては第4のダイオードD4、パルストランスPTの1次巻線Np2、第9のダイオードD9を介して第7のキャパシタC7を充電するように流れ、2次側制御IC102においては第8のダイオードD8、パルストランスPTの2次巻線Ns2、第10のダイオードD10を介して第8のキャパシタC8を充電するように流れる。
When the gate-source voltages of the eleventh switching element Q11 and the thirteenth switching element Q13 reach 0 V from time t6 to t7, the fourth diode D4 and 1 of the pulse transformer PT are set in the primary control IC 101. A current flows toward GND via the next winding Np2 and the second switch circuit S2. Similarly, in the secondary side control IC 102, a current flows toward the GND via the eighth diode D8, the secondary winding Ns2 of the pulse transformer PT, and the sixth switch circuit S6.
[Operation during time t7 to t8]
FIG. 16 shows a simplified circuit block diagram in the primary side control IC 101 and the secondary side control IC 102 in the period from time t7 to t8.
At time t7, the fourth switch circuit S4 in the primary side control IC 101 and the eighth switch circuit S8 in the secondary side control IC 102 are turned on, and at the same time, the second switch circuit S2 and the sixth switch circuit are turned on. S6 turns off. With this operation, the currents flowing in the primary winding Np2 and the secondary winding Ns2 of the pulse transformer PT are decreased between the times t7 and t8, respectively, while the fourth diode D4 and the pulse transformer PT in the primary side control IC 101. The secondary winding Np2 and the ninth diode D9 are charged to charge the seventh capacitor C7. In the secondary control IC 102, the eighth diode D8, the secondary winding Ns2 of the pulse transformer PT, It flows so as to charge the eighth capacitor C8 through the tenth diode D10.

上述した動作によって、第11のスイッチング素子Q11、第13のスイッチング素子Q13の駆動エネルギーを、1次側制御IC101、2次側制御IC102のディジタル制御回路を駆動する電力として回生させることができる。なお、この期間の途中で第9のスイッチ回路S9及び第10のスイッチ回路S10をターンオフすれば第7のキャパシタC7及び第8のキャパシタC8を充電するエネルギーを制限する事ができる。その後、第9のスイッチ回路S9及び第10のスイッチ回路S10のターンオフ時点でまだ回生されていないパルストランスPTの電磁エネルギーは第1のダイオードD1及び第5のダイオードD5を介して第1の直流電圧部Vdr1に回生される。この方法でもディジタル制御部の駆動電源端子Vlogicの電圧を目標値に安定化するよう制御できる。
[時間t8以降における動作]
時間t8以降時間t1までの区間における動作は、上記[時間t0〜t1区間における動作]と同一の動作になる。
Through the above-described operation, the driving energy of the eleventh switching element Q11 and the thirteenth switching element Q13 can be regenerated as electric power for driving the digital control circuits of the primary side control IC 101 and the secondary side control IC 102. If the ninth switch circuit S9 and the tenth switch circuit S10 are turned off during this period, the energy for charging the seventh capacitor C7 and the eighth capacitor C8 can be limited. Thereafter, the electromagnetic energy of the pulse transformer PT that has not yet been regenerated at the time of turn-off of the ninth switch circuit S9 and the tenth switch circuit S10 passes through the first diode D1 and the fifth diode D5 to the first DC voltage. Regenerated in the part Vdr1. This method can also be controlled to stabilize the voltage at the drive power supply terminal Vlogic of the digital control unit to the target value.
[Operation after time t8]
The operation in the section from the time t8 to the time t1 is the same as the above-mentioned [Operation in the section from time t0 to t1].

上述した動作により、1次側制御ICから出力される、1次側のメインスイッチに相当する第11のスイッチング素子Q11をターンオンさせる直前のタイミングを示す信号を、パルストランスPTを介して2次側に伝送し、2次側の同期整流回路における整流側同期整流器に相当する第13のスイッチング素子Q13をターンオンさせるためのタイミング信号として利用するとともに、2次側制御ICから出力される、2次側の同期整流回路における転流側同期整流器をターンオフさせる。メインスイッチのターンオン直前のタイミングで転流側同期整流器がターンオフされる事で、メインスイッチと転流側同期整流器の同時オンによる貫通電流の発生が防止される。整流側同期整流器に相当する第13のスイッチング素子Q13をターンオフさせる直前のタイミングを示す信号を、パルストランスPTを介して1次側に伝送し、1次側のメインスイッチに相当する第11のスイッチング素子Q11をターンオフさせるためのタイミング信号として利用できる。また、前述の例とは逆にメインスイッチのターンオン直前のタイミングを示す信号を2次側から1次側に伝送する事もできるし、メインスイッチのターンオフ直前のタイミングを示す信号を1次側から2次側に伝送する事もできる。1次側と2次側の内、先に送出された信号が優先して実行される。すなわち、1つのパルストランスPTを用いた完全な双方向通信が可能となる。さらに、回生するエネルギーを制御IC内のディジタル制御部の駆動電圧源として利用することができる。すなわち、例えば第11のスイッチング素子Q11、第12のスイッチング素子Q12、第13のスイッチング素子Q13、および第14のスイッチング素子Q14のゲート駆動電圧が10V程度であって、1次側制御IC101及び2次側制御IC102のディジタル制御部の駆動電圧が1.8V程度である場合などに、パルストランスPTの励磁インダクタンスをエネルギー蓄積素子として利用することで、リニアレギュレータによる降圧ではなく、スイッチングレギュレータとして任意の電圧を生成することができ、回路効率を高めることができる。また、1次−2次間の信号伝送に用いるパルストランスPTをエネルギー蓄積素子としても兼用しているので、別個にスイッチングレギュレータを構成するより簡略な回路構成となる。   Through the above-described operation, a signal indicating the timing immediately before turning on the eleventh switching element Q11 corresponding to the primary main switch output from the primary side control IC is transmitted via the pulse transformer PT to the secondary side. And is used as a timing signal for turning on the thirteenth switching element Q13 corresponding to the rectifier side synchronous rectifier in the secondary side synchronous rectifier circuit and output from the secondary side control IC The commutation side synchronous rectifier in the synchronous rectifier circuit is turned off. The commutation side synchronous rectifier is turned off at a timing immediately before the main switch is turned on, thereby preventing a through current from being generated due to simultaneous turning on of the main switch and the commutation side synchronous rectifier. A signal indicating the timing immediately before turning off the thirteenth switching element Q13 corresponding to the rectifying side synchronous rectifier is transmitted to the primary side via the pulse transformer PT, and the eleventh switching corresponding to the primary side main switch. It can be used as a timing signal for turning off the element Q11. Contrary to the above example, a signal indicating the timing immediately before the main switch is turned on can be transmitted from the secondary side to the primary side, and a signal indicating the timing immediately before the main switch is turned off is transmitted from the primary side. It can also be transmitted to the secondary side. Of the primary side and the secondary side, the signal transmitted first is preferentially executed. That is, complete bidirectional communication using one pulse transformer PT is possible. Furthermore, the regenerative energy can be used as a drive voltage source for the digital control unit in the control IC. That is, for example, the gate drive voltage of the eleventh switching element Q11, the twelfth switching element Q12, the thirteenth switching element Q13, and the fourteenth switching element Q14 is about 10 V, and the primary side control IC 101 and the secondary side control IC 101 When the drive voltage of the digital control unit of the side control IC 102 is about 1.8V, the voltage inductance of the pulse transformer PT is used as an energy storage element, so that any voltage as a switching regulator can be used instead of a step-down by a linear regulator. Can be generated, and the circuit efficiency can be increased. In addition, since the pulse transformer PT used for signal transmission between the primary and secondary is also used as an energy storage element, a simpler circuit configuration in which a switching regulator is separately configured.

なお、時間t0〜t2の区間及び時間t4〜t6の区間における動作は、第11のスイッチング素子Q11と第12のスイッチング素子Q12が共にオフである期間(デッドタイム)、及び第13のスイッチング素子Q13と第14のスイッチング素子Q14が共にオフである期間(デッドタイム)を作るための動作であるが、デッドタイムを作る手段を別に設ければ、第3のスイッチ回路S3と第4のスイッチ回路S4、及び第7のスイッチ回路S7と第8のスイッチ回路S8は常にオフ、すなわち単なるダイオードに置き換えてもよい。   Note that the operations in the period from time t0 to t2 and in the period from time t4 to t6 are the period during which both the eleventh switching element Q11 and the twelfth switching element Q12 are off (dead time), and the thirteenth switching element Q13. And the 14th switching element Q14 are operations for creating a period (dead time) in which both are off. If a means for creating the dead time is provided separately, the third switch circuit S3 and the fourth switch circuit S4 are provided. The seventh switch circuit S7 and the eighth switch circuit S8 may always be turned off, that is, replaced with a simple diode.

第1の実施形態に係る発明は、上述した(a)、(b)、(c)の効果を有する。
《第2の実施形態》
また、図17に、第2の直流電圧部Vdr2を駆動電圧源に接続せず、1次側制御IC101では第9のキャパシタC9、2次側制御IC102では第10のキャパシタC10に接続した場合の、1次側制御IC101及び2次側制御IC102の内部ブロック図を示す。1次側制御IC101を例に取ると、第1のスイッチ回路S1がオン状態である期間中に、第4のスイッチ回路S4のオン時間を可変させるとすると、第1の直流電圧部Vdr1からパルストランスPTの励磁インダクタンス、第4のスイッチ回路S4、第3のスイッチ回路S3、及び第9のキャパシタC9からなる回路は、昇圧チョッパ型コンバータになることが分かる。すなわち、第1の直流電圧部Vdr1から供給される電圧が変動の大きな直流電圧であった場合でも、第4のスイッチ回路S4のオン時間を制御することによって、第2の信号出力端子OUT2に印加される電圧値を一定に制御することができる。なお、これは2次側制御IC102にも適用できることは言うまでもない。
The invention according to the first embodiment has the effects (a), (b), and (c) described above.
<< Second Embodiment >>
FIG. 17 shows the case where the second DC voltage unit Vdr2 is not connected to the drive voltage source and is connected to the ninth capacitor C9 in the primary side control IC 101 and the tenth capacitor C10 in the secondary side control IC 102. An internal block diagram of the primary side control IC 101 and the secondary side control IC 102 is shown. Taking the primary side control IC 101 as an example, if the ON time of the fourth switch circuit S4 is varied during the period in which the first switch circuit S1 is ON, the pulse from the first DC voltage unit Vdr1 It can be seen that the circuit composed of the excitation inductance of the transformer PT, the fourth switch circuit S4, the third switch circuit S3, and the ninth capacitor C9 is a step-up chopper type converter. That is, even when the voltage supplied from the first DC voltage unit Vdr1 is a DC voltage with a large fluctuation, the voltage is applied to the second signal output terminal OUT2 by controlling the ON time of the fourth switch circuit S4. The voltage value to be controlled can be controlled to be constant. Needless to say, this can also be applied to the secondary control IC 102.

第2の実施形態に係る発明は、上述した(a)、(b)、(c)の効果を有する。
《非絶縁型降圧コンバータに適用した場合》
図18に図2で示した制御ICを用いた非絶縁型降圧DC−DCコンバータの実施形態に係る回路図を示す。
The invention according to the second embodiment has the effects (a), (b), and (c) described above.
<When applied to non-isolated step-down converter>
FIG. 18 shows a circuit diagram according to an embodiment of a non-insulated step-down DC-DC converter using the control IC shown in FIG.

直流入力電源Vinの両端に対して、電力スイッチ素子として機能する第15のスイッチング素子Q15と、同期整流器として機能する第16のスイッチング素子Q16とからなる直列回路が接続されており、前記第15のスイッチング素子Q15と前記第16のスイッチング素子Q16の接続点から、第3のインダクタL3及び第16のキャパシタC16とからなる平滑回路を介して直流電圧が出力端子Voutに出力される。   A series circuit composed of a fifteenth switching element Q15 functioning as a power switching element and a sixteenth switching element Q16 functioning as a synchronous rectifier is connected to both ends of the DC input power source Vin. A DC voltage is output to the output terminal Vout from a connection point between the switching element Q15 and the sixteenth switching element Q16 through a smoothing circuit including the third inductor L3 and the sixteenth capacitor C16.

制御IC101は、第1の直流電圧部Vdr1、第2の直流電圧部Vdr2に駆動電圧を得て、第15のスイッチング素子Q15を制御するために、第1の信号出力端子OUT1と第2の信号出力端子OUT2との間に、パルストランスPTの1次巻線が接続され、パルストランスPTの2次巻線は、第14のダイオードD14、第15のダイオードD15、第16のダイオードD16、第6の抵抗R6、第7の抵抗R7、第1のツェナーダイオードZD1、第12のキャパシタC12、第17のスイッチング素子Q17及び第18のスイッチング素子Q18からなる、巻線に生じるエッジ信号を方形波に変換するための回路を介して第15のスイッチング素子Q15の制御端子に接続されている。また、第2の信号出力端子OUT2には第13のキャパシタC13が接続されている。この構成によって、制御IC101の第1のスイッチ回路S1及び第4のスイッチ回路S4がオン状態かつ第2のスイッチ回路S2及び第3のスイッチ回路S3がオフ状態になった時に、パルストランスPTにパルス信号を発生させることによって、第15のスイッチング素子Q15をターンオンさせることができ、第2のスイッチ回路S2及び第3のスイッチ回路S3がオン状態かつ第1のスイッチ回路S1及び第4のスイッチ回路S4がオフ状態になった時に、第15のスイッチング素子Q15をターンオフさせることができる。すなわち、パルストランスPTをハイサイドドライバとして利用することが可能となる。また、第16のスイッチング素子Q16を制御するために、第16のスイッチング素子Q16の制御端子と第3の信号出力端子OUT3とが接続され、接地端子GNDがGNDラインに接続されている。   The control IC 101 obtains a drive voltage from the first DC voltage unit Vdr1 and the second DC voltage unit Vdr2 and controls the fifteenth switching element Q15 to control the first signal output terminal OUT1 and the second signal. The primary winding of the pulse transformer PT is connected between the output terminal OUT2 and the secondary winding of the pulse transformer PT is the fourteenth diode D14, the fifteenth diode D15, the sixteenth diode D16, the sixth diode D16. The edge signal generated in the winding consisting of the resistor R6, the seventh resistor R7, the first Zener diode ZD1, the twelfth capacitor C12, the seventeenth switching element Q17 and the eighteenth switching element Q18 is converted into a square wave. Is connected to the control terminal of the fifteenth switching element Q15 via a circuit for performing the above. A thirteenth capacitor C13 is connected to the second signal output terminal OUT2. With this configuration, when the first switch circuit S1 and the fourth switch circuit S4 of the control IC 101 are in the on state and the second switch circuit S2 and the third switch circuit S3 are in the off state, a pulse is applied to the pulse transformer PT. By generating the signal, the fifteenth switching element Q15 can be turned on, the second switch circuit S2 and the third switch circuit S3 are in the on state, and the first switch circuit S1 and the fourth switch circuit S4. When is turned off, the fifteenth switching element Q15 can be turned off. That is, the pulse transformer PT can be used as a high side driver. Further, in order to control the sixteenth switching element Q16, the control terminal of the sixteenth switching element Q16 and the third signal output terminal OUT3 are connected, and the ground terminal GND is connected to the GND line.

また、出力電圧を第10の抵抗R10と第11の抵抗R11とで分圧したものと、第8の抵抗R8、第9の抵抗R9、第14のキャパシタC14、及び第15のキャパシタC15とからなるランプ波形成回路104からのランプ波信号とを合成したものが帰還信号入力端子FB1に入力されるように接続されており、これが第15のスイッチング素子Q15及び第16のスイッチング素子Q16の駆動タイミングを決めるための帰還信号の役割を果たしている。   Further, the output voltage divided by the tenth resistor R10 and the eleventh resistor R11, the eighth resistor R8, the ninth resistor R9, the fourteenth capacitor C14, and the fifteenth capacitor C15 A combination of the ramp wave signal from the ramp wave forming circuit 104 is connected so as to be input to the feedback signal input terminal FB1, and this is the drive timing of the fifteenth switching element Q15 and the sixteenth switching element Q16. It plays the role of a feedback signal to decide.

この実施形態に係る発明は、上述した(a)、(b)の効果を有する。
《非絶縁型昇圧コンバータに適用した場合》
図19に図2で示した制御ICを用いた非絶縁型昇圧DC−DCコンバータの実施形態に係る回路図を示す。
The invention according to this embodiment has the effects (a) and (b) described above.
<When applied to non-insulated boost converter>
FIG. 19 shows a circuit diagram according to an embodiment of a non-insulated step-up DC-DC converter using the control IC shown in FIG.

直流入力電源Vinの両端に対して、第4のインダクタL4と電力スイッチ素子として機能する第19のスイッチング素子Q19とからなる直列回路が接続され、第19のスイッチング素子Q19の両端に対して、同期整流器として機能する第20のスイッチング素子Q20と第20のキャパシタC20とからなる直列回路が接続されており、第20のキャパシタC20の両端を出力として、直流電圧が出力端子Voutに出力される。   A series circuit including a fourth inductor L4 and a nineteenth switching element Q19 functioning as a power switch element is connected to both ends of the DC input power source Vin, and is synchronized with both ends of the nineteenth switching element Q19. A series circuit composed of a twentieth switching element Q20 functioning as a rectifier and a twentieth capacitor C20 is connected, and a DC voltage is output to the output terminal Vout using both ends of the twentieth capacitor C20 as outputs.

制御IC101は、第1の直流電圧部Vdr1、第2の直流電圧部Vdr2に駆動電圧を得て、第19のスイッチング素子Q19を制御するために、第19のスイッチング素子Q19の制御端子と第3の信号出力端子OUT3とが接続され、接地端子GNDがGNDラインに接続されている。また、第20のスイッチング素子Q20を制御するために、第1の信号出力端子OUT1と第2の信号出力端子OUT2との間に、パルストランスPTの1次巻線が接続され、パルストランスPTの2次巻線は、第17のダイオードD17、第18のダイオードD18、第19のダイオードD19、第12の抵抗R12、第13の抵抗R13、第2のツェナーダイオードZD2、第19のキャパシタC19、第21のスイッチング素子Q21及び第22のスイッチング素子Q22からなる、巻線に生じるエッジ信号を方形波に変換するための回路を介して第20のスイッチング素子Q20の制御端子に接続されている。また、第2の信号出力端子OUT2には第18のキャパシタC18が接続されている。この構成によって、制御IC101の第1のスイッチ回路S1及び第4のスイッチ回路S4がオン状態かつ第2のスイッチ回路S2及び第3のスイッチ回路S3がオフ状態になった時に、パルストランスPTにパルス信号を発生させることによって、第20のスイッチング素子Q20をターンオンさせることができ、第2のスイッチ回路S2及び第3のスイッチ回路S3がオン状態かつ第1のスイッチ回路S1及び第4のスイッチ回路S4がオフ状態になった時に、第20のスイッチング素子Q20をターンオフさせることができる。すなわち、パルストランスPTをハイサイドドライバとして利用することが可能となる。   The control IC 101 obtains a drive voltage from the first DC voltage unit Vdr1 and the second DC voltage unit Vdr2 and controls the nineteenth switching element Q19 in order to control the nineteenth switching element Q19. Are connected to the signal output terminal OUT3, and the ground terminal GND is connected to the GND line. Further, in order to control the twentieth switching element Q20, a primary winding of the pulse transformer PT is connected between the first signal output terminal OUT1 and the second signal output terminal OUT2, and the pulse transformer PT The secondary winding includes a seventeenth diode D17, an eighteenth diode D18, a nineteenth diode D19, a twelfth resistor R12, a thirteenth resistor R13, a second Zener diode ZD2, a nineteenth capacitor C19, The switching terminal Q21 and the 22nd switching element Q22 are connected to the control terminal of the twentieth switching element Q20 via a circuit for converting an edge signal generated in the winding into a square wave. The eighteenth capacitor C18 is connected to the second signal output terminal OUT2. With this configuration, when the first switch circuit S1 and the fourth switch circuit S4 of the control IC 101 are in the on state and the second switch circuit S2 and the third switch circuit S3 are in the off state, a pulse is applied to the pulse transformer PT. By generating the signal, the twentieth switching element Q20 can be turned on, the second switch circuit S2 and the third switch circuit S3 are in the on state, and the first switch circuit S1 and the fourth switch circuit S4. When is turned off, the twentieth switching element Q20 can be turned off. That is, the pulse transformer PT can be used as a high side driver.

また、図19では省略しているが、第19のスイッチング素子Q19がオン状態の時に増加し、オフ状態の時に減少するようなランプ波を形成する回路が設けられ、帰還信号端子FB1に入力される帰還信号に重畳されている。   Although omitted in FIG. 19, a circuit that forms a ramp wave that increases when the nineteenth switching element Q19 is on and decreases when the nineteenth switching element Q19 is off is provided and input to the feedback signal terminal FB1. Is superimposed on the feedback signal.

この実施形態に係る発明は、上述した(a)、(b)の効果を有する。
《非絶縁型SEPICコンバータに適用した場合》
図20に図2で示した制御ICを用いた非絶縁型SEPIC(Single Ended Primary Inductance Converter)DC−DCコンバータの実施形態に係る回路図を示す。
The invention according to this embodiment has the effects (a) and (b) described above.
<< When applied to a non-insulated SEPIC converter >>
FIG. 20 shows a circuit diagram according to an embodiment of a non-insulated SEPIC (Single Ended Primary Inductance Converter) DC-DC converter using the control IC shown in FIG.

直流入力電源Vinの両端に対して、第5のインダクタL5と電力スイッチ素子として機能する第23のスイッチング素子Q23とからなる直列回路が接続され、同期整流器として機能する第24のスイッチング素子Q24とからなる直列回路が接続されており、前記第23のスイッチング素子Q23の両端に対して、第22のキャパシタC22と第6のインダクタL6とからなる直列回路が接続され、第6のインダクタL6の両端に対して、第24のスイッチング素子Q24と第25のキャパシタC25とからなる直列回路が接続され、第25のキャパシタC25の両端を出力として、直流電圧が出力端子Voutに出力される。第5のインダクタL5と第6のインダクタL6は磁気結合しているように図示されているが、磁気結合していなくても動作する。   A series circuit composed of a fifth inductor L5 and a twenty-third switching element Q23 functioning as a power switching element is connected to both ends of the DC input power source Vin, and a twenty-fourth switching element Q24 functioning as a synchronous rectifier A series circuit composed of a 22nd capacitor C22 and a sixth inductor L6 is connected to both ends of the 23rd switching element Q23, and is connected to both ends of the 6th inductor L6. On the other hand, a series circuit including a 24th switching element Q24 and a 25th capacitor C25 is connected, and a DC voltage is output to the output terminal Vout with both ends of the 25th capacitor C25 as outputs. Although the fifth inductor L5 and the sixth inductor L6 are illustrated as being magnetically coupled, they operate even if they are not magnetically coupled.

制御IC101は、第1の直流電圧部Vdr1、第2の直流電圧部Vdr2に駆動電圧を得て、第24のスイッチング素子Q24を制御するために、第1の信号出力端子OUT1と第2の信号出力端子OUT2との間に、パルストランスPTの1次巻線が接続され、パルストランスPTの2次巻線は、第20のダイオードD20、第21のダイオードD21、第22のダイオードD22、第16の抵抗R16、第17の抵抗R17、第3のツェナーダイオードZD3、第24のキャパシタC24、第25のスイッチング素子Q25及び第26のスイッチング素子Q26からなる、巻線に生じるエッジ信号を方形波に変換するための回路を介して第24のスイッチング素子Q24の制御端子に接続されている。また、第2の信号出力端子OUT2には第23のキャパシタC23が接続されている。この構成によって、制御IC101の第1のスイッチ回路S1及び第4のスイッチ回路S4がオン状態かつ第2のスイッチ回路S2及び第3のスイッチ回路S3がオフ状態になった時に、パルストランスPTにパルス信号を発生させることによって、第24のスイッチング素子Q24をターンオンさせることができ、第2のスイッチ回路S2及び第3のスイッチ回路S3がオン状態かつ第1のスイッチ回路S1及び第4のスイッチ回路S4がオフ状態になった時に、第24のスイッチング素子Q24をターンオフさせることができる。すなわち、パルストランスPTをハイサイドドライバとして利用することが可能となる。また、第23のスイッチング素子Q23を制御するために、第23のスイッチング素子Q23の制御端子と第3の信号出力端子OUT3とが接続され、接地端子GNDがGNDラインに接続されている。   The control IC 101 obtains a drive voltage from the first DC voltage unit Vdr1 and the second DC voltage unit Vdr2 and controls the 24th switching element Q24 to control the 24th switching element Q24 and the second signal output terminal OUT1 and the second signal. The primary winding of the pulse transformer PT is connected between the output terminal OUT2, and the secondary winding of the pulse transformer PT is the twentieth diode D20, the twenty-first diode D21, the twenty-second diode D22, and the sixteenth diode. The edge signal generated in the winding consisting of the resistor R16, the seventeenth resistor R17, the third Zener diode ZD3, the twenty-fourth capacitor C24, the twenty-fifth switching element Q25 and the twenty-sixth switching element Q26 is converted into a square wave. Is connected to the control terminal of the twenty-fourth switching element Q24 via a circuit for performing the above. The 23rd capacitor C23 is connected to the second signal output terminal OUT2. With this configuration, when the first switch circuit S1 and the fourth switch circuit S4 of the control IC 101 are in the on state and the second switch circuit S2 and the third switch circuit S3 are in the off state, a pulse is applied to the pulse transformer PT. By generating the signal, the 24th switching element Q24 can be turned on, the second switch circuit S2 and the third switch circuit S3 are in the on state, and the first switch circuit S1 and the fourth switch circuit S4. When is turned off, the 24th switching element Q24 can be turned off. That is, the pulse transformer PT can be used as a high side driver. Further, in order to control the 23rd switching element Q23, the control terminal of the 23rd switching element Q23 and the third signal output terminal OUT3 are connected, and the ground terminal GND is connected to the GND line.

また、図20では省略しているが、第23のスイッチング素子Q23がオン状態の時に増加し、オフ状態の時に減少するようなランプ波を形成する回路が設けられ、帰還信号端子FB1に入力される帰還信号に重畳されている。   Although not shown in FIG. 20, a circuit that forms a ramp wave that increases when the 23rd switching element Q23 is in the on state and decreases when it is in the off state is provided and is input to the feedback signal terminal FB1. Is superimposed on the feedback signal.

この実施形態に係る発明は、上述した(a)、(b)の効果を有する。   The invention according to this embodiment has the effects (a) and (b) described above.

101、102…制御IC
103、104…ランプ波形成回路
L1…第1のインダクタ
L2…第2のインダクタ
L3…第3のインダクタ
L4…第4のインダクタ
L5…第5のインダクタ
L6…第6のインダクタ
C1…第1のキャパシタ
C2…第2のキャパシタ
C3…第3のキャパシタ
C4…第4のキャパシタ
C5…第5のキャパシタ
C6…第6のキャパシタ
C7…第7のキャパシタ
C8…第8のキャパシタ
C9…第9のキャパシタ
C10…第10のキャパシタ
C11…第11のキャパシタ
C12…第12のキャパシタ
C13…第13のキャパシタ
C14…第14のキャパシタ
C15…第15のキャパシタ
C16…第16のキャパシタ
C17…第17のキャパシタ
C18…第18のキャパシタ
C19…第19のキャパシタ
C20…第20のキャパシタ
C21…第21のキャパシタ
C22…第22のキャパシタ
C23…第23のキャパシタ
C24…第24のキャパシタ
C25…第25のキャパシタ
Ciss…スイッチング素子のゲート−ソース間容量
D1…第1のダイオード
D2…第2のダイオード
D3…第3のダイオード
D4…第4のダイオード
D5…第5のダイオード
D6…第6のダイオード
D7…第7のダイオード
D8…第8のダイオード
D9…第9のダイオード
D10…第10のダイオード
D11…第11のダイオード
D12…第12のダイオード
D13…第13のダイオード
D14…第14のダイオード
D15…第15のダイオード
D16…第16のダイオード
D17…第17のダイオード
D18…第18のダイオード
D19…第19のダイオード
D20…第20のダイオード
D21…第21のダイオード
D22…第22のダイオード
ZD1…第1のツェナーダイオード
ZD2…第2のツェナーダイオード
ZD3…第3のツェナーダイオード
Q1…第1のスイッチング素子
Q2…第2のスイッチング素子
Q3…第3のスイッチング素子
Q4…第4のスイッチング素子
Q5…第5のスイッチング素子
Q6…第6のスイッチング素子
Q7…第7のスイッチング素子
Q8…第8のスイッチング素子
Q9…第9のスイッチング素子
Q10…第10のスイッチング素子
Q11…第11のスイッチング素子
Q12…第12のスイッチング素子
Q13…第13のスイッチング素子
Q14…第14のスイッチング素子
Q15…第15のスイッチング素子
Q16…第16のスイッチング素子
Q17…第17のスイッチング素子
Q18…第18のスイッチング素子
Q19…第19のスイッチング素子
Q20…第20のスイッチング素子
Q21…第21のスイッチング素子
Q22…第22のスイッチング素子
Q23…第23のスイッチング素子
Q24…第24のスイッチング素子
Q25…第25のスイッチング素子
Q26…第26のスイッチング素子
S1…第1のスイッチ回路
S2…第2のスイッチ回路
S3…第3のスイッチ回路
S4…第4のスイッチ回路
S5…第5のスイッチ回路
S6…第6のスイッチ回路
S7…第7のスイッチ回路
S8…第8のスイッチ回路
S9…第9のスイッチ回路
S10…第10のスイッチ回路
R1…第1の抵抗
R2…第2の抵抗
R3…第3の抵抗
R4…第4の抵抗
R5…第5の抵抗
R6…第6の抵抗
R7…第7の抵抗
R8…第8の抵抗
R9…第9の抵抗
R10…第10の抵抗
R11…第11の抵抗
R12…第12の抵抗
R13…第13の抵抗
R14…第14の抵抗
R15…第15の抵抗
R16…第16の抵抗
R17…第17の抵抗
R18…第18の抵抗
R19…第19の抵抗
T…トランス
PT…パルストランス
Np1…第1の1次巻線
Np2…第2の1次巻線
Np3…第3の1次巻線
Ns1…第1の2次巻線
Ns2…第2の2次巻線
Vin…入力電圧
Vdet…巻線電圧検出端子
Vdr1…第1の直流電圧部
Vdr2…第2の直流電圧部
Vout…出力端子
Vref1…リファレンス電圧
OUT1…第1の出力信号端子
OUT2…第2の信号出力端子
OUT3…第3の信号出力端子
FB1…帰還信号入力端子
COMP1…コンパレータ
GND…グランド端子
101, 102 ... Control IC
103, 104: Ramp wave forming circuit L1: First inductor L2: Second inductor L3: Third inductor L4: Fourth inductor L5: Fifth inductor L6: Sixth inductor C1: First capacitor 2nd capacitor C3 ... 3rd capacitor C4 ... 4th capacitor C5 ... 5th capacitor C6 ... 6th capacitor C7 ... 7th capacitor C8 ... 8th capacitor C9 ... 9th capacitor C10 ... 10th capacitor C11 ... 11th capacitor C12 ... 12th capacitor C13 ... 13th capacitor C14 ... 14th capacitor C15 ... 15th capacitor C16 ... 16th capacitor C17 ... 17th capacitor C18 ... 18th Capacitor C19 ... 19th capacitor C20 ... 20th capacitor C21 ... 21st key Pacita C22 ... 22nd capacitor C23 ... 23rd capacitor C24 ... 24th capacitor C25 ... 25th capacitor Ciss ... gate-source capacitance D1 of switching element ... first diode D2 ... second diode D3 ... second 3rd diode D4 4th diode D5 5th diode D6 6th diode D7 7th diode D8 8th diode D9 9th diode D10 10th diode D11 11th Diode D12 ... 12th diode D13 ... 13th diode D14 ... 14th diode D15 ... 15th diode D16 ... 16th diode D17 ... 17th diode D18 ... 18th diode D19 ... 19th diode D20 ... 20th diode D21 ... 21st diode DoD22 ... 22nd diode ZD1 ... 1st Zener diode ZD2 ... 2nd Zener diode ZD3 ... 3rd Zener diode Q1 ... 1st switching element Q2 ... 2nd switching element Q3 ... 3rd switching element Q4 4th switching element Q5 5th switching element Q6 6th switching element Q7 7th switching element Q8 8th switching element Q9 9th switching element Q10 10th switching element Q11 11th switching element Q12 ... 12th switching element Q13 ... 13th switching element Q14 ... 14th switching element Q15 ... 15th switching element Q16 ... 16th switching element Q17 ... 17th switching element Q18 ... 18 switching elements Q DESCRIPTION OF SYMBOLS 19 ... 19th switching element Q20 ... 20th switching element Q21 ... 21st switching element Q22 ... 22nd switching element Q23 ... 23rd switching element Q24 ... 24th switching element Q25 ... 25th switching element Q26 ... 26th switching element S1 ... 1st switch circuit S2 ... 2nd switch circuit S3 ... 3rd switch circuit S4 ... 4th switch circuit S5 ... 5th switch circuit S6 ... 6th switch circuit S7 ... 7th switch circuit S8 ... 8th switch circuit S9 ... 9th switch circuit S10 ... 10th switch circuit R1 ... 1st resistor R2 ... 2nd resistor R3 ... 3rd resistor R4 ... 4th resistor 5th resistor R6 6th resistor R7 7th resistor R8 8th resistor R9 9th resistor R10 10th resistor R1 11th resistor R12 12th resistor R13 13th resistor R14 14th resistor R15 15th resistor R16 16th resistor R17 17th resistor R18 18th resistor R19 19 resistors T ... transformer PT ... pulse transformer Np1 ... first primary winding Np2 ... second primary winding Np3 ... third primary winding Ns1 ... first secondary winding Ns2 ... second Secondary winding Vin ... input voltage Vdet ... winding voltage detection terminal Vdr1 ... first DC voltage unit Vdr2 ... second DC voltage unit Vout ... output terminal Vref1 ... reference voltage OUT1 ... first output signal terminal OUT2 ... Second signal output terminal OUT3 ... Third signal output terminal FB1 ... Feedback signal input terminal COMP1 ... Comparator GND ... Ground terminal

Claims (4)

所定の直流電圧が印加される第1の直流電圧部と、
第2の直流電圧部と、
基準電位に接続されるGND端子と、
第1のスイッチ回路S1と第2のスイッチ回路S2とからなる第1の直列回路と、
第3のスイッチ回路S3と第4のスイッチ回路S4とからなる第2の直列回路と、
該第1〜第4のスイッチ回路のオン/オフ動作を制御する制御部と、
前記第1のスイッチ回路S1と前記第2のスイッチ回路S2との接続点を外部に引き出すための第1の出力端子と、前記第3のスイッチ回路S3と前記第4のスイッチ回路S4の接続点を外部に引き出すための第2の出力端子と、を含む半導体集積回路であって、
前記第1の直列回路の一端は前記第1の直流電圧部Vdr1に接続され、
前記第2の直列回路の一端は前記第2の直流電圧部Vdr2に接続され、
前記第1の直列回路の他端と、前記第2の直列回路の他端が共に前記GND端子に対して接続され、
前記第1の出力端子と前記第2の出力端子との間にリアクタンス素子が接続され、
前記リアクタンス素子の両端電圧の変化を検出する巻線電圧検出手段(Vdet)と、
少なくとも前記第1のスイッチ回路S1がオン状態、かつ前記第2のスイッチ回路S2及び前記第3のスイッチ回路S3が共にオフ状態である時に、前記リアクタンス素子に正極性の電圧を印加し、もしくは前記第2のスイッチ回路(S2)がオン状態、かつ前記第1のスイッチ回路(S1)及び前記第4のスイッチ回路(S4)が共にオフ状態である時に、前記リアクタンス素子に負極性の電圧を印加することで、前記リアクタンス素子に励磁電流を流してパルス電圧を発生させ、該パルス電圧をエッジ信号として外部に送信すると共に、少なくとも前記第1のスイッチ回路S1及び前記第2のスイッチ回路S2が共にオフ状態である時に、前記リアクタンス素子に生じるパルス電圧を、前記巻線電圧検出手段によって検出することにより、外部からのエッジ信号を受信できるようにしたことを特
徴とする半導体集積回路。
A first DC voltage unit to which a predetermined DC voltage is applied;
A second DC voltage section;
A GND terminal connected to a reference potential;
A first series circuit comprising a first switch circuit S1 and a second switch circuit S2,
A second series circuit comprising a third switch circuit S3 and a fourth switch circuit S4;
A controller for controlling on / off operations of the first to fourth switch circuits;
A first output terminal for leading out a connection point between the first switch circuit S1 and the second switch circuit S2, and a connection point between the third switch circuit S3 and the fourth switch circuit S4; A semiconductor integrated circuit including a second output terminal for leading out to the outside,
One end of the first series circuit is connected to the first DC voltage unit Vdr1,
One end of the second series circuit is connected to the second DC voltage unit Vdr2,
The other end of the first series circuit and the other end of the second series circuit are both connected to the GND terminal;
A reactance element is connected between the first output terminal and the second output terminal,
Winding voltage detecting means (Vdet) for detecting a change in voltage across the reactance element;
When at least the first switch circuit S1 is in an on state and both the second switch circuit S2 and the third switch circuit S3 are in an off state, a positive voltage is applied to the reactance element, or A negative voltage is applied to the reactance element when the second switch circuit (S2) is in an on state and both the first switch circuit (S1) and the fourth switch circuit (S4) are in an off state. Thus, an excitation current is passed through the reactance element to generate a pulse voltage, and the pulse voltage is transmitted to the outside as an edge signal. At least the first switch circuit S1 and the second switch circuit S2 are both when in the oFF state, a pulse voltage generated in the reactive element, by detecting by the winding voltage detecting means The semiconductor integrated circuit being characterized in that to be able to receive the edge signals from the outside.
前記半導体集積回路はさらに、前記第1の直流電圧部から入力される電圧を出力する第3の出力端子と、
該第3の出力端子に、電圧を出力するか否かを制御するサブドライバ回路と、を備え、
前記サブドライバ回路のターンオン及びターンオフ動作は前記制御部によって制御され、
前記制御部は、前記第2の出力端子に生じる方形波電圧と、前記第3の出力端子に生じる方形波電圧が、共に低レベルである期間を挟んで互いに相補的な関係になるように前記第1〜第4のスイッチ回路及び前記サブドライバ回路を制御することを特徴とする請求項1に記載の半導体集積回路。
The semiconductor integrated circuit further includes a third output terminal that outputs a voltage input from the first DC voltage unit;
A sub-driver circuit for controlling whether or not to output a voltage to the third output terminal;
The turn-on and turn-off operations of the sub-driver circuit are controlled by the control unit,
The control unit is configured such that the square wave voltage generated at the second output terminal and the square wave voltage generated at the third output terminal are in a complementary relationship with each other across a period in which both are at a low level. The semiconductor integrated circuit according to claim 1, wherein the first to fourth switch circuits and the sub-driver circuit are controlled.
請求項1、もしくは請求項2に記載の半導体集積回路が1次側制御回路及び2次側制御回路にそれぞれ用いられた絶縁型スイッチング電源装置であって、
直流電源と、
少なくとも1組の1次巻線及び2次巻線を有するトランスと、
前記直流電源から供給される直流電圧を前記1次巻線に印加させるか否かを制御する少なくとも1つの電力スイッチ素子と、
前記2次巻線に接続される少なくとも1つの同期整流を含む整流回路と、該整流回路の出力を平滑する出力フィルタ回路と、を少なくとも備え、
少なくとも1次巻線と2次巻線を有し、前記1次側制御回路に該1次巻線を、前記2次側制御回路に該2次巻線が接続された信号伝送トランスをリアクタンス素子として用いて、
前記1次側に配置された半導体集積回路と、前記2次側に配置された半導体集積回路との間で、パルス信号を双方向に伝送し、前記電力スイッチ素子及び前記同期整流器の駆動タイミングを制御することを特徴とする絶縁型スイッチング電源装置。
An insulating switching power supply device in which the semiconductor integrated circuit according to claim 1 or 2 is used for a primary side control circuit and a secondary side control circuit, respectively.
DC power supply,
A transformer having at least one set of primary and secondary windings;
At least one power switch element for controlling whether or not to apply a DC voltage supplied from the DC power source to the primary winding;
Comprising at least a rectifier circuit including at least one synchronous rectifier is connected to the secondary winding, an output filter circuit for smoothing the output of the rectifier circuit, a,
At least primary and secondary windings, the primary side control the primary winding to the circuit, the secondary side control circuit to the secondary winding connected to the signal transmission transformer reactance element Use as
A pulse signal is transmitted bidirectionally between the semiconductor integrated circuit disposed on the primary side and the semiconductor integrated circuit disposed on the secondary side, and the drive timing of the power switch element and the synchronous rectifier is adjusted. An insulated switching power supply device characterized by controlling.
請求項1、もしくは請求項2に記載の半導体集積回路を制御回路に用い、
直流電源と、
少なくとも1つのインダクタンス素子と、
前記直流電源から供給される直流電圧を該インダクタンス素子に印加させるか否かを制御する少なくとも1つの電力スイッチ素子と、
少なくとも1つの同期整流器を含む整流回路と、
整流回路の出力を平滑する出力フィルタ回路と、を備える非絶縁型スイッチング電源装置であって、
前記電力スイッチ素子、もしくは前記同期整流器は電界効果トランジスタで構成されており、
該電界効果トランジスタのソース端子が該制御回路のグランド電位からフローティングされていて、該電界効果トランジスタのゲート−ソース間にエッジ信号から方形波信号への変換回路が接続され、
前記半導体集積回路からトランスを介して送信されるエッジ信号を前記変換回路にて変換された方形波信号で、該電界効果トランジスタが駆動されることを特徴とする非絶縁型スイッチング電源装置。
The semiconductor integrated circuit according to claim 1 or 2 is used for a control circuit,
DC power supply,
At least one inductance element;
At least one power switch element for controlling whether or not to apply a DC voltage supplied from the DC power supply to the inductance element;
A rectifier circuit including at least one synchronous rectifier;
A non-insulated switching power supply device and an output filter circuit for smoothing the output of the rectifier circuit,
The power switch element or the synchronous rectifier is composed of a field effect transistor,
The source terminal of the field effect transistor is floating from the ground potential of the control circuit, and an edge signal to square wave signal conversion circuit is connected between the gate and source of the field effect transistor;
A non-insulated switching power supply device, wherein the field effect transistor is driven by a square wave signal obtained by converting an edge signal transmitted from the semiconductor integrated circuit through a transformer by the conversion circuit.
JP2010089578A 2010-04-08 2010-04-08 Semiconductor integrated circuit and DC-DC converter using the same Active JP5589518B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010089578A JP5589518B2 (en) 2010-04-08 2010-04-08 Semiconductor integrated circuit and DC-DC converter using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010089578A JP5589518B2 (en) 2010-04-08 2010-04-08 Semiconductor integrated circuit and DC-DC converter using the same

Publications (2)

Publication Number Publication Date
JP2011223726A JP2011223726A (en) 2011-11-04
JP5589518B2 true JP5589518B2 (en) 2014-09-17

Family

ID=45039946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010089578A Active JP5589518B2 (en) 2010-04-08 2010-04-08 Semiconductor integrated circuit and DC-DC converter using the same

Country Status (1)

Country Link
JP (1) JP5589518B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5170165B2 (en) * 2010-06-11 2013-03-27 株式会社村田製作所 Isolated switching power supply
JP7004113B2 (en) * 2019-04-19 2022-01-21 富士電機株式会社 Switching control circuit, switching control method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07337006A (en) * 1994-06-03 1995-12-22 Toko Inc Synchronous rectifier circuit
JP4821339B2 (en) * 2006-01-31 2011-11-24 株式会社村田製作所 Bidirectional pulse signal transmission circuit and isolated switching power supply
JP5012807B2 (en) * 2006-10-02 2012-08-29 株式会社村田製作所 Double-end insulated DC-DC converter
JP5126581B2 (en) * 2007-10-11 2013-01-23 岩崎電気株式会社 High pressure discharge lamp lighting device and projector

Also Published As

Publication number Publication date
JP2011223726A (en) 2011-11-04

Similar Documents

Publication Publication Date Title
JP5494154B2 (en) Isolated switching power supply
CN107979288B (en) Forced zero-voltage switch flyback converter
CN107979287B (en) Zero-voltage switching inverter for main switch switching
JP5170165B2 (en) Isolated switching power supply
EP2421137B1 (en) Switching power supply unit
US8040702B2 (en) DC/DC power converting apparatus
CN115864858B (en) Auxiliary power supply, power supply system and electronic device
CN116131624A (en) Power supply circuit, power supply system and electronic device
TWI650927B (en) Zero voltage switching flyback converter for primary switch turn-off transitions
US8111053B2 (en) DC-DC converter
JP5644954B2 (en) Isolated switching power supply
Rodriguez et al. A novel adaptive synchronous rectification system for low output voltage isolated converters
JP6452231B2 (en) Switching power supply
JP5589518B2 (en) Semiconductor integrated circuit and DC-DC converter using the same
US9564819B2 (en) Switching power supply circuit
JP5012905B2 (en) Isolated DC-DC converter
JP4172569B2 (en) Switching power supply
KR20150070898A (en) Dc-dc converter and switching method thereof
JP2016119776A (en) Switching power supply device
JP2016046838A (en) Switching power supply
JP2002044946A (en) Switching power unit
Zhang et al. A new current-source gate driver for a buck voltage regulator
TWI762415B (en) Buck-boost bidirectional DC-DC resonant converter and control method thereof
KR20220152066A (en) Equipment and method of resonant flyback power conversion using a microcontroller
Rodríguez González et al. A Novel Adaptive Synchronous Rectification System for Low Output Voltage Isolated Converters

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20130109

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20131218

Free format text: JAPANESE INTERMEDIATE CODE: A971007

RD02 Notification of acceptance of power of attorney

Effective date: 20140110

Free format text: JAPANESE INTERMEDIATE CODE: A7422

A131 Notification of reasons for refusal

Effective date: 20140114

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20140701

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140714

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5589518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150