JP5581471B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP5581471B2
JP5581471B2 JP2008178786A JP2008178786A JP5581471B2 JP 5581471 B2 JP5581471 B2 JP 5581471B2 JP 2008178786 A JP2008178786 A JP 2008178786A JP 2008178786 A JP2008178786 A JP 2008178786A JP 5581471 B2 JP5581471 B2 JP 5581471B2
Authority
JP
Japan
Prior art keywords
layer
electron
semiconductor device
aluminum
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008178786A
Other languages
Japanese (ja)
Other versions
JP2010021233A (en
Inventor
信幸 山本
重幸 杉本
孝志 江川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chubu Electric Power Co Inc
Original Assignee
Chubu Electric Power Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chubu Electric Power Co Inc filed Critical Chubu Electric Power Co Inc
Priority to JP2008178786A priority Critical patent/JP5581471B2/en
Publication of JP2010021233A publication Critical patent/JP2010021233A/en
Application granted granted Critical
Publication of JP5581471B2 publication Critical patent/JP5581471B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

本発明は、窒化物半導体を用いた半導体装置の構造およびその製造方法に関する。   The present invention relates to a structure of a semiconductor device using a nitride semiconductor and a manufacturing method thereof.

従来の半導体装置では、AlGaN(窒化アルミニウムガリウム)層におけるAl(アルミニウム)の組成比率(以下では単に「Al組成比率」と呼ぶ。)をx%とし、AlGaN層の膜厚をynmとして、xとyが式〔x+y<55、25≦x≦40、y≧10〕を満たし、AlGaN層とGaN(窒化ガリウム)層の接合界面に二次元電子ガスを形成するHEMT(High Electron Mobility Transistor;高電子移動度トランジスタ)とした技術の一例が開示されている(例えば特許文献1を参照)。この半導体装置によれば、AlGaN層の膜厚を臨界膜厚より薄くしてクラックの発生を防止するので、シート抵抗の経時変化を無くすことができる。   In the conventional semiconductor device, the composition ratio of Al (aluminum) in the AlGaN (aluminum gallium nitride) layer (hereinafter simply referred to as “Al composition ratio”) is x%, the film thickness of the AlGaN layer is y nm, and x High electron mobility transistor (HEMT) in which y satisfies the formula [x + y <55, 25 ≦ x ≦ 40, y ≧ 10] and forms a two-dimensional electron gas at the junction interface between the AlGaN layer and the GaN (gallium nitride) layer An example of a technique called “mobility transistor” is disclosed (see, for example, Patent Document 1). According to this semiconductor device, since the film thickness of the AlGaN layer is made thinner than the critical film thickness to prevent the occurrence of cracks, the change in sheet resistance with time can be eliminated.

また、750℃以下の温度で絶縁膜を成長させる技術の一例が開示されている(例えば特許文献2を参照)。この半導体装置によれば、各柱状結晶塊の間に存在する間隙の最大深さが膜厚の65[%]以下、平均深さが膜厚の30[%]以下、各柱状結晶塊の平均直径が28[nm]以下となり、ゲート電極と電子走行層の間に発生するリーク電流を抑制できる。
特開2007−324363号公報 特開2000−294768号公報
An example of a technique for growing an insulating film at a temperature of 750 ° C. or lower is disclosed (for example, see Patent Document 2). According to this semiconductor device, the maximum depth of the gaps existing between the columnar crystal masses is 65 [%] or less of the film thickness, the average depth is 30 [%] or less of the film thickness, and the average of each columnar crystal mass The diameter becomes 28 [nm] or less, and the leakage current generated between the gate electrode and the electron transit layer can be suppressed.
JP 2007-324363 A JP 2000-294768 A

しかし、特許文献1の半導体装置では、ヘテロ境界面に発生する高濃度の二次元電子ガスの影響を受けてノーマリオンとなり、ゲート電圧をマイナスにしないとトランジスタがオフにならない。この半導体装置を用いて例えばインバータ回路を構成した場合には、インバータの運転中にゲート電圧の制御信号が無くなる(すなわち0になる)と直列に接続された二つのトランジスタが同時にオンとなって電源短絡が発生し、インバータ回路が破損するという問題がある。したがって、半導体装置をパワーデバイスとして利用するにはノーマリオフとなるように作製する必要がある。   However, in the semiconductor device of Patent Document 1, the transistor is normally turned on under the influence of the high concentration two-dimensional electron gas generated at the hetero boundary surface, and the transistor is not turned off unless the gate voltage is made negative. When an inverter circuit is configured using this semiconductor device, for example, when the control signal of the gate voltage disappears (that is, becomes 0) during the operation of the inverter, two transistors connected in series are simultaneously turned on to supply power. There is a problem that a short circuit occurs and the inverter circuit is damaged. Therefore, in order to use the semiconductor device as a power device, it is necessary to make the semiconductor device normally off.

また、特許文献2には、n型GaNよりなる電子走行層の上にundope−AlNあるいはundope−AlGaNよりなる絶縁膜を成長させた半導体装置が記載されている。ところが、当該電子走行層のAl組成比率や膜厚については記載されていないため、この半導体装置は上述したようなノーマリオンとなる可能性がある。AlGaNよりなる電子供給層の上に絶縁膜を成長させた半導体装置についても記載されていないため、電子供給層表面に発生するリーク電流の発生を抑制できるか否かが不明である。   Patent Document 2 describes a semiconductor device in which an insulating film made of undope-AlN or undope-AlGaN is grown on an electron transit layer made of n-type GaN. However, since the Al composition ratio and film thickness of the electron transit layer are not described, this semiconductor device may be normally-on as described above. Since a semiconductor device in which an insulating film is grown on an electron supply layer made of AlGaN is not described, it is unclear whether or not leakage current generated on the surface of the electron supply layer can be suppressed.

本発明はこのような点に鑑みてなしたものであり、ノーマリオフとなり、かつリーク電流の発生を抑制できる半導体装置およびその製造方法を提供することを目的とする。   The present invention has been made in view of these points, and an object thereof is to provide a semiconductor device that is normally off and that can suppress the occurrence of leakage current, and a method for manufacturing the same.

(1)課題を解決するための手段(以下では単に「解決手段」と呼ぶ。)1は、基板上にエピタキシャル成長により形成され、III族元素として少なくともアルミニウムを含む窒化物系III−V族化合物で形成される電子供給層と、III族元素としてのアルミニウムを含まない窒化物系III−V族化合物で形成される電子走行層とをヘテロ接合構造とし、窒化アルミニウムで形成される絶縁膜を有する半導体装置であって、電子走行層は、基板の上にエピタキシャル成長によって形成され、電子供給層は、アルミニウムの組成比率を10〜18%とし、膜厚を5〜15nmとして、電子走行層の上にエピタキシャル成長により形成し、前記絶縁膜は、電子供給層の上に700℃前後の低温下でエピタキシャル成長させて形成することで、この電子供給層により電子走行層に対して互いに隔てられた構成としたことを要旨とする。 (1) Means for solving the problem (hereinafter, simply referred to as “solution means”) 1 is a nitride-based III-V group compound formed by epitaxial growth on a substrate and containing at least aluminum as a group III element. A semiconductor having an insulating film formed of aluminum nitride having a heterojunction structure of an electron supply layer formed and an electron transit layer formed of a nitride-based III-V group compound not containing aluminum as a group III element an apparatus, electron transit layer is formed by epitaxial growth on a substrate, the electron supply layer, the composition ratio of aluminum as a 10 to 18%, as 5~15nm thickness, epitaxially grown on the electron transit layer formed by the insulating film, by forming by epitaxial growth at a low temperature of about 700 ° C. on the electron supply layer, this electron supply layer And summarized in that where the structure are separated from each other with respect to the electron transit layer Ri.

「電子供給層」はIII族元素として少なくともアルミニウムを含む窒化物系III−V族化合物で形成されていればよい。すなわち、III族元素はGa(ガリウム),Al(アルミニウム),B(ホウ素)およびIn(インジウム)からなる群のうちの少なくとも一種を含み、Alを必須元素とする。V族元素はN(窒素),P(リン)およびAs(砒素)からなる群のうちの少なくとも一種を含む。
「電子走行層」はIII族元素としてのアルミニウムを含まない窒化物系III−V族化合物で形成されていればよい。すなわち、III族元素としてのAlを含まないことが条件となる点を除いて、電子供給層と同様である。
「絶縁膜」は窒化アルミニウムで形成されていればよい
The “electron supply layer” may be formed of a nitride III-V group compound containing at least aluminum as a group III element. That is, the group III element includes at least one of the group consisting of Ga (gallium), Al (aluminum), B (boron), and In (indium), and Al is an essential element. The group V element includes at least one of the group consisting of N (nitrogen), P (phosphorus), and As (arsenic).
The “electron transit layer” only needs to be formed of a nitride III-V group compound not containing aluminum as a group III element . That is, it is the same as the electron supply layer except that it does not contain Al as a group III element .
The “insulating film” may be formed of aluminum nitride .

解決手段1によれば、アルミニウムの組成比率を10〜18%とし、膜厚を5〜15nmとして電子供給層を形成したので、ノーマリオフの半導体装置になる。また、窒化アルミニウムで形成される絶縁膜を700℃前後の低温下で電子供給層上にエピタキシャル成長により形成し、この電子供給層により絶縁膜をIII族元素としてのアルミニウムが含まれない電子走行層から隔てるので、リーク電流の発生を抑制することができる。 According to Solution 1, since the electron supply layer is formed with an aluminum composition ratio of 10 to 18% and a film thickness of 5 to 15 nm, a normally-off semiconductor device is obtained. Further, an insulating film formed of aluminum nitride was epitaxially grown on the electron supply layer at a low temperature of about 700 ° C., the electron transit layer contains no aluminum insulating film as a Group III element The electron supply layer it is possible to suppress Runode, generation of leakage current across the.

(2)解決手段2は、解決手段1に記載した半導体装置であって、電子供給層と電子走行層との接合界面に二次元電子ガスを形成するHEMTまたはMESFET(Metal-Semiconductor Field Effect Transistor;金属−半導体電界効果トランジスタ)であることを要旨とする。 (2) Solution 2 is the semiconductor device described in Solution 1, which is a HEMT or MESFET (Metal-Semiconductor Field Effect Transistor) that forms a two-dimensional electron gas at the junction interface between the electron supply layer and the electron transit layer. The main point is that it is a metal-semiconductor field effect transistor.

解決手段2によれば、ノーマリオフとなり、かつリーク電流の発生を抑制できるHEMTまたはMESFETの半導体装置を提供することができる。   According to the solution 2, it is possible to provide a HEMT or MESFET semiconductor device that is normally off and can suppress the occurrence of leakage current.

(3)解決手段3は、基板上に形成され、III族元素として少なくともアルミニウムを含む窒化物系III−V族化合物で形成される電子供給層と、III族元素としてのアルミニウムを含まない窒化物系III−V族化合物で形成される電子走行層とをヘテロ接合構造とし、窒化アルミニウムで形成される絶縁膜を有する半導体装置の製造方法であって、基板の上に電子走行層をエピタキシャル成長により形成する工程と、アルミニウムの組成比率が10〜18%になり、膜厚が5〜15nmになるようにガスの供給量を制御しながら前記電子供給層を電子走行層の上にエピタキシャル成長させて形成する工程と、電子走行層の上に700℃前後の低温下でエピタキシャル成長させて前記絶縁膜を形成することで、この絶縁膜を電子供給層により電子走行層に対して互いに隔てられた構成にする工程とを有し、これらの三工程におけるエピタキシャル成長をMOCVD(Metal Organic Chemical Vapor Deposition;有機金属化学気相成長)法、MBE(Molecular Beam Epitaxy;分子線エピタキシャル成長)法またはHVPE(Hydride Vapor Phase Epitaxy;ハイドライド気相成長)法のいずれかを用いて行うことを要旨とする。 (3) Solution 3 includes an electron supply layer formed on a substrate and formed of a nitride III-V compound containing at least aluminum as a group III element, and a nitride not containing aluminum as a group III element A method of manufacturing a semiconductor device having a heterojunction structure with an electron transit layer formed of a group III-V compound and having an insulating film formed of aluminum nitride , wherein the electron transit layer is formed on a substrate by epitaxial growth And forming the electron supply layer epitaxially on the electron transit layer while controlling the gas supply amount so that the composition ratio of aluminum becomes 10 to 18% and the film thickness becomes 5 to 15 nm. a step, by by epitaxial growth at a low temperature of about 700 ° C. on the electron transit layer forming the insulating film, the insulating film on the electron transit layer by the electron supply layer And and a step of the configuration that are separated from one another, MOCVD epitaxial growth in these three steps (Metal Organic Chemical Vapor Deposition; metalorganic chemical vapor deposition) method, MBE (Molecular Beam Epitaxy; molecular beam epitaxy) method Alternatively, the gist is to carry out using any one of HVPE (Hydride Vapor Phase Epitaxy) method.

解決手段3によれば、上述した解決手段1と同様に、ノーマリオフの半導体装置であってリーク電流の発生を抑制できる。また、MOCVD法、MBE法またはHVPE法のいずれについても三工程を行うので、作製途中の基板を装置入れ替えのために空気中にさらすことが無くなる。よって界面の劣化が防止され、デバイスの信頼性が高まる。
なお、上述した方法以外、例えばALE(Atomic Layer Epitaxy;原子層エピタキシャル成長)法などを用いてエピタキシャル成長させることも可能である。
According to the solution 3, similarly to the solution 1 described above, it is a normally-off semiconductor device, and the occurrence of a leakage current can be suppressed. In addition, since any of the MOCVD method, the MBE method, and the HVPE method is performed, the substrate being manufactured is not exposed to the air for replacing the apparatus. Therefore, the interface is prevented from being deteriorated and the reliability of the device is increased.
In addition to the method described above, it is also possible to perform epitaxial growth using, for example, an ALE (Atomic Layer Epitaxy) method.

本発明によれば、電子供給層上に低温成長した絶縁膜を形成することにより、ノーマリオフを実現した上で、リーク電流の発生を抑制することができる半導体装置およびその製造方法を提供することができる。   According to the present invention, it is possible to provide a semiconductor device and a manufacturing method thereof that can suppress the occurrence of leakage current while realizing normally-off by forming an insulating film grown at a low temperature on the electron supply layer. it can.

本発明を実施するための最良の形態について、図面を参照しながら説明する。   The best mode for carrying out the present invention will be described with reference to the drawings.

まず、図1には本発明にかかる半導体装置の構成例を断面図で表す。図1に表す半導体装置10は、基板17上に電子走行層16をエピタキシャル成長により形成し、さらに電子走行層16上に電子供給層12をエピタキシャル成長により形成する。電子走行層16と電子供給層12とはヘテロ接合構造とし、接合界面に二次元電子ガスチャネル13を形成可能なHEMTとする。電子供給層12上には絶縁膜11をエピタキシャル成長により形成し、さらに電極(すなわちソース電極,ゲート電極およびドレイン電極)を設ける。基板17は例えばSiC(化珪素)で構成される。
First, FIG. 1 is a cross-sectional view showing a configuration example of a semiconductor device according to the present invention. In the semiconductor device 10 shown in FIG. 1, an electron transit layer 16 is formed on a substrate 17 by epitaxial growth, and an electron supply layer 12 is formed on the electron transit layer 16 by epitaxial growth. The electron transit layer 16 and the electron supply layer 12 have a heterojunction structure and are a HEMT capable of forming a two-dimensional electron gas channel 13 at the junction interface. An insulating film 11 is formed on the electron supply layer 12 by epitaxial growth, and electrodes (that is, a source electrode, a gate electrode, and a drain electrode) are further provided. Substrate 17 is formed of, for example, SiC (carbonization silicon).

電子走行層16は窒化物系III−V族化合物で形成され、例えばGaNが該当する。本例の電子走行層16は、LT−GaN層15(低温成長させたGaN層)と、当該LT−GaN層15上に成長させたGaN層14とからなる複数層で形成する。   The electron transit layer 16 is formed of a nitride III-V group compound, for example, GaN. The electron transit layer 16 of this example is formed of a plurality of layers including an LT-GaN layer 15 (a GaN layer grown at a low temperature) and a GaN layer 14 grown on the LT-GaN layer 15.

電子供給層12はIII族元素として少なくともアルミニウムを含む窒化物系III−V族化合物で形成され、例えばAlGaN(図1の例ではAl0.26Ga0.74N)が該当する。この電子供給層12は、Al組成比率を10〜18[%]とし、膜厚を5〜15[nm]として形成する。 The electron supply layer 12 is formed of a nitride III-V group compound containing at least aluminum as a group III element, and corresponds to, for example, AlGaN (Al 0.26 Ga 0.74 N in the example of FIG. 1). The electron supply layer 12 is formed with an Al composition ratio of 10 to 18 [%] and a film thickness of 5 to 15 [nm].

絶縁膜11は、上述した電子供給層12と同じようにIII族元素として少なくともアルミニウムを含む窒化物系III−V族化合物で形成され、例えばAlN(窒化アルミニウム)で構成される。なお、エピタキシャル成長により絶縁膜11を形成する際の温度は700[℃]前後(具体的には650〜750[℃])である。   The insulating film 11 is formed of a nitride III-V group compound containing at least aluminum as a group III element in the same manner as the electron supply layer 12 described above, and is made of, for example, AlN (aluminum nitride). Note that the temperature at which the insulating film 11 is formed by epitaxial growth is around 700 [° C.] (specifically, 650 to 750 [° C.]).

上述した構成からなる半導体装置10を製造する方法について、図2を参照しながら説明する。図2にはMOCVD装置の一例を模式的に断面図で表す。具体的には、水平断面を図2(A)に表し、垂直断面を図2(B)に表す。図2に表すMOCVD装置20は、供給口21,反応部22,排出口23,回転台25,ヒーター26,駆動手段28などを有する。供給口21はエピタキシャル成長を行うのに必要な原料を含むガスが入る。本例では図2(B)に表すように、三種類のガスを供給するために三つの供給口21a,21b,21cを備える。図2(B)の例では、供給口21aからはN2ガス(窒素ガス)を供給し、供給口21bからはIII族元素とキャリア(例えばN2ガスやH2ガス(水素ガス))を含むガスを供給し、供給口21cからはV族元素とキャリアを含むガスを供給する。 A method of manufacturing the semiconductor device 10 having the above-described configuration will be described with reference to FIG. FIG. 2 is a cross-sectional view schematically showing an example of the MOCVD apparatus. Specifically, a horizontal section is shown in FIG. 2A, and a vertical section is shown in FIG. The MOCVD apparatus 20 shown in FIG. 2 includes a supply port 21, a reaction unit 22, a discharge port 23, a turntable 25, a heater 26, a driving means 28, and the like. The supply port 21 is filled with a gas containing a raw material necessary for epitaxial growth. In this example, as shown in FIG. 2B, three supply ports 21a, 21b, and 21c are provided to supply three types of gases. In the example of FIG. 2B, N 2 gas (nitrogen gas) is supplied from the supply port 21a, and a group III element and a carrier (for example, N 2 gas or H 2 gas (hydrogen gas)) are supplied from the supply port 21b. A gas containing a group V element and a carrier is supplied from the supply port 21c.

反応部22内は、図2(B)に表すように、供給口21と回転台25との間に層流領域と拡散領域を設けている。層流領域では、各供給口から供給されるガスを層流にして安定化させるため、供給口側に仕切板22aを備える。拡散領域は層流領域と回転台25との間にあり、仕切板22aが無いために各供給口から供給されたガスが混合する。   In the reaction unit 22, as shown in FIG. 2B, a laminar flow region and a diffusion region are provided between the supply port 21 and the turntable 25. In the laminar flow region, a partition plate 22a is provided on the supply port side in order to stabilize the gas supplied from each supply port into a laminar flow. The diffusion region is between the laminar flow region and the turntable 25, and the gas supplied from each supply port is mixed because there is no partition plate 22a.

回転台25の上面は凹状に形成されており、この凹状部位にウエハ24が置かれる。回転台25は駆動手段28の回転軸27に固定等され、駆動手段28の駆動制御を行うことで回転される。ヒーター26は回転台25の下方に備えられ、回転台25を通じてウエハ24を温める。駆動手段28は、駆動源(例えばモータ等)や制御回路などを有する。ガスの種類や、各ガスの供給速度および回転台25の回転速度を制御しながら、ウエハ24上に電子走行層16,電子供給層12,絶縁膜11等をエピタキシャル成長により形成する。以下では、各層を形成する工程の具体例について簡単に説明する。   The upper surface of the turntable 25 is formed in a concave shape, and the wafer 24 is placed in this concave portion. The turntable 25 is fixed to the rotary shaft 27 of the drive means 28 and is rotated by performing drive control of the drive means 28. The heater 26 is provided below the turntable 25 and heats the wafer 24 through the turntable 25. The drive unit 28 includes a drive source (for example, a motor) and a control circuit. The electron transit layer 16, the electron supply layer 12, the insulating film 11, and the like are formed on the wafer 24 by epitaxial growth while controlling the type of gas, the supply speed of each gas, and the rotation speed of the turntable 25. Below, the specific example of the process of forming each layer is demonstrated easily.

(工程1)電子走行層16を構成するLT−GaN層15の形成
反応部22内の温度を低温(700[℃]前後)に調整し、TMG(トリメチルガリウム)ガスとNH3(アンモニア)ガスを反応させて基板17上にLT−GaN層15を形成する。
(Step 1) Formation of the LT-GaN layer 15 constituting the electron transit layer 16 The temperature in the reaction part 22 is adjusted to a low temperature (around 700 [° C.]), and TMG (trimethylgallium) gas and NH 3 (ammonia) gas are used. To form an LT-GaN layer 15 on the substrate 17.

(工程2)電子走行層16を構成するGaN層14の形成
反応部22を高温(約1100[℃])に調整し、TMGガスとNH3ガス、さらには不純物としてのSiH4(モノシラン)ガスを加えて反応させ、LT−GaN層15上にGaN層14を形成する。
(Step 2) Formation of the GaN layer 14 constituting the electron transit layer 16 The reaction part 22 is adjusted to a high temperature (about 1100 [° C.]), and TMG gas and NH 3 gas, and further SiH 4 (monosilane) gas as impurities Then, a GaN layer 14 is formed on the LT-GaN layer 15.

(工程3)電子供給層12に相当するAlGaN層の形成
反応部22内の温度を高温(約1100[℃])に調整し、TMGガスとNH3ガス、TMA(トリメチルアルミニウム)ガスを反応させてAlGaN層を形成する。ただし、Al組成比率を10〜18[%]にするため、AlとGaとが所定の比率になるように各ガスの供給量を制御する。また膜厚が5〜15[nm]となるようにガスの供給量や成長時間等を制御する。
(Step 3) Formation of an AlGaN layer corresponding to the electron supply layer 12 The temperature in the reaction unit 22 is adjusted to a high temperature (about 1100 [° C.]), and TMG gas, NH 3 gas, and TMA (trimethylaluminum) gas are reacted. To form an AlGaN layer. However, in order to make the Al composition ratio 10 to 18%, the supply amount of each gas is controlled so that Al and Ga have a predetermined ratio. Further, the gas supply amount, growth time, and the like are controlled so that the film thickness becomes 5 to 15 [nm].

(工程4)絶縁膜11に相当するAlN層の形成
反応部22内の温度を再び低温(700[℃]前後)に調整し、Al材料ガスとNH3ガスを連続供給または断続供給することによりAlN層を形成する。
(Step 4) Formation of an AlN layer corresponding to the insulating film 11 The temperature in the reaction part 22 is adjusted again to a low temperature (around 700 [° C.]), and Al material gas and NH 3 gas are supplied continuously or intermittently. An AlN layer is formed.

工程4まで行えば絶縁膜11まで形成されるので、当該絶縁膜11上に各電極(ソース電極、ゲート電極、ドレイン電極)を形成する。電極の材料は例えばTi(チタン)やAu(金)等であり、蒸着法やリフトオフ法等により形成する。その後、適切にカットすると図1の半導体装置10になる。   If the process up to step 4 is performed, the insulating film 11 is formed, so that each electrode (source electrode, gate electrode, drain electrode) is formed on the insulating film 11. The material of the electrode is, for example, Ti (titanium) or Au (gold), and is formed by a vapor deposition method, a lift-off method, or the like. Thereafter, when it is appropriately cut, the semiconductor device 10 of FIG. 1 is obtained.

上述のようにして作製された半導体装置10の特性について、図3〜図6を参照しながら説明する。図3には、横軸をAl組成比率[%]とし、縦軸をゲート電極の閾値電圧Vth[V]とした関係をグラフ図で表す。図4には、横軸をAlGaN層の膜厚[nm]とし、縦軸をゲート電極の閾値電圧Vth[V]とした関係をグラフ図で表す。図5には、横軸を絶縁膜の成長温度[℃]とし、縦軸をソース・ドレイン間電流[mA/mm]とした関係をグラフ図で表す。図6には、横軸を絶縁膜の成長温度[℃]とし、縦軸を相互コンダクタンス[mS/mm]とした関係をグラフ図で表す。 The characteristics of the semiconductor device 10 manufactured as described above will be described with reference to FIGS. FIG. 3 is a graph showing a relationship in which the horizontal axis represents the Al composition ratio [%] and the vertical axis represents the threshold voltage V th [V] of the gate electrode. FIG. 4 is a graph showing the relationship where the horizontal axis is the film thickness [nm] of the AlGaN layer and the vertical axis is the threshold voltage V th [V] of the gate electrode. FIG. 5 is a graph showing the relationship where the horizontal axis is the growth temperature [° C.] of the insulating film and the vertical axis is the source-drain current [mA / mm]. FIG. 6 is a graph showing a relationship in which the horizontal axis is the growth temperature [° C.] of the insulating film and the vertical axis is the mutual conductance [mS / mm].

図3は、AlGaN層の膜厚を5,10,15,20,26[nm]とし、各膜厚についてAl組成比率を変化させた半導体装置10をそれぞれ作製した場合の閾値電圧Vthを表す。図4は、Al組成比率を5,10,15,20,25,35,45,55[%]とし、AlGaN層の膜厚を変化させた半導体装置10をそれぞれ作製した場合の閾値電圧Vthを表す。作製した半導体装置10がノーマリオフとなるには、図3と図4に表す閾値電圧Vthが0[V]以上でなければならない。この条件を満たすのは、ハッチで表すように、AlGaN層の膜厚が5〜15[nm]の範囲であり、Al組成比率は10〜18[%]の範囲である。
なお、特許文献1の半導体装置はAlGaN層の膜厚が10[nm]以上かつAl組成比率が25[%]以上であるので、図3,図4に適用してみるといずれもノーマリオンになることが明らかである。
FIG. 3 shows the threshold voltage V th when the semiconductor device 10 is manufactured with the AlGaN layer thickness set to 5, 10, 15, 20, 26 [nm] and the Al composition ratio changed for each thickness. . FIG. 4 shows threshold voltages V th when the Al composition ratio is 5, 10, 15, 20, 25, 35, 45, 55 [%] and the semiconductor device 10 is manufactured with the thickness of the AlGaN layer changed. Represents. In order for the manufactured semiconductor device 10 to be normally off, the threshold voltage V th shown in FIGS. 3 and 4 must be 0 [V] or more. As shown by hatching, the film thickness of the AlGaN layer is in the range of 5 to 15 [nm], and the Al composition ratio is in the range of 10 to 18 [%].
Since the semiconductor device of Patent Document 1 has an AlGaN layer thickness of 10 [nm] or more and an Al composition ratio of 25 [%] or more, both are normally on when applied to FIGS. It is clear that

絶縁膜11(AlN層)を500,600,700,800,900,1130[℃]で形成した半導体装置10をそれぞれ作製した。各半導体装置10における最大のソース・ドレイン間電流IDSmaxを図5に表し、最大の相互コンダクタンスgmmaxを図6に表す。AlN層を700[℃]で成長させた半導体装置10は、電子供給層12表面に発生するリーク電流を抑制することができるため、図5と図6に表すように、ソース・ドレイン間電流IDSmaxおよび相互コンダクタンスgmmaxについて高い特性が得られた。
なお、絶縁膜11(AlN層)を1130[℃]で成長させた半導体装置10もソース・ドレイン間電流IDSmaxおよび相互コンダクタンスgmmaxが高い特性になるが、ノーマリオンとなるので適さない。
The semiconductor devices 10 in which the insulating film 11 (AlN layer) was formed at 500, 600, 700, 800, 900, 1130 [° C.] were produced. The maximum source-drain current I DSmax in each semiconductor device 10 is shown in FIG. 5, and the maximum mutual conductance g mmax is shown in FIG. Since the semiconductor device 10 in which the AlN layer is grown at 700 [° C.] can suppress the leakage current generated on the surface of the electron supply layer 12, as shown in FIGS. 5 and 6, the source-drain current I High characteristics were obtained for DSmax and transconductance gmmax .
Note that the semiconductor device 10 in which the insulating film 11 (AlN layer) is grown at 1130 [° C.] also has high source-drain current I DSmax and mutual conductance g mmax, but is not suitable because it is normally on .

上述した実施の形態によれば、以下に表す各効果を得ることができる。
(1)電子供給層12は、Al組成比率を10〜18[%]とし、膜厚を5〜15[nm]としてエピタキシャル成長により形成した(図1を参照)。作製された半導体装置10は、クラック等の発生が防止され、ノーマリオフになる(図3,図4を参照)。よって、この半導体装置10をパワーデバイスとして利用することができる。
また、700[℃]前後の低温下で電子供給層12上に成長させて絶縁膜11を形成したので、電子供給層12表面に発生するリーク電流を抑制することができる。
According to the embodiment described above, the following effects can be obtained.
(1) The electron supply layer 12 was formed by epitaxial growth with an Al composition ratio of 10 to 18 [%] and a film thickness of 5 to 15 [nm] (see FIG. 1). The produced semiconductor device 10 is normally off (see FIG. 3 and FIG. 4), preventing the occurrence of cracks and the like. Therefore, this semiconductor device 10 can be used as a power device.
In addition, since the insulating film 11 is formed by growing on the electron supply layer 12 at a low temperature of around 700 [° C.], leakage current generated on the surface of the electron supply layer 12 can be suppressed.

(2)電子供給層12と電子走行層16との接合界面に二次元電子ガスチャネル13を形成するHEMTとして作製した(図1を参照)。よって、HEMTの半導体装置10をパワーデバイスとして利用することができる。 (2) The HEMT was formed as a two-dimensional electron gas channel 13 at the junction interface between the electron supply layer 12 and the electron transit layer 16 (see FIG. 1). Therefore, the HEMT semiconductor device 10 can be used as a power device.

(3)電子走行層16を形成する工程1,2と、Al組成比率が10〜18[%]で膜厚が5〜15[nm]である電子供給層12を形成する工程3と、700[℃]前後の低温下で絶縁膜11を形成する工程4とを有し、これらの工程1〜4におけるエピタキシャル成長をMOCVD法を用いて行った。作製された半導体装置10は、クラック等の発生が防止され、ノーマリオフになる(図3,図4を参照)。よって、この半導体装置10はパワーデバイスとして利用することができる。700[℃]前後の低温下で電子供給層12上に成長させて絶縁膜11を形成したので、電子供給層12表面に発生するリーク電流を抑制することができ、高い特性のソース・ドレイン間電流IDSmaxおよび相互コンダクタンスgmmaxが得られる(図5,図6を参照)。
また、工程1〜4をMOCVD法で行う(すなわち同一のMOCVD装置20内で行う)ので、作製途中の基板17を装置入れ替えのために空気中にさらさなくてよくなる。よって界面の劣化が防止され、デバイスの信頼性が高まる。
(3) Steps 1 and 2 for forming the electron transit layer 16, Step 3 for forming the electron supply layer 12 having an Al composition ratio of 10 to 18 [%] and a film thickness of 5 to 15 [nm], and 700 And the step 4 of forming the insulating film 11 at a low temperature around [° C.], and epitaxial growth in these steps 1 to 4 was performed using the MOCVD method. The produced semiconductor device 10 is normally off (see FIG. 3 and FIG. 4), preventing the occurrence of cracks and the like. Therefore, this semiconductor device 10 can be used as a power device. Since the insulating film 11 is formed by growing on the electron supply layer 12 at a low temperature of about 700 [° C.], leakage current generated on the surface of the electron supply layer 12 can be suppressed, and the source / drain with high characteristics can be suppressed. Current I DSmax and transconductance g mmax are obtained (see FIGS. 5 and 6).
In addition, since the steps 1 to 4 are performed by the MOCVD method (that is, performed in the same MOCVD apparatus 20), it is not necessary to expose the substrate 17 in the process of production to the air for replacing the apparatus. Therefore, the interface is prevented from being deteriorated and the reliability of the device is increased.

〔他の実施の形態〕
以上では本発明を実施するための最良の形態について説明したが、本発明は当該形態に何ら限定されるものではない。言い換えれば、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施することもできる。例えば、次に示す各形態を実現してもよい。
[Other Embodiments]
Although the best mode for carrying out the present invention has been described above, the present invention is not limited to this mode. In other words, various forms can be implemented without departing from the scope of the present invention. For example, the following forms may be realized.

(1)上述した実施の形態では、絶縁膜11はAlNで構成した(図1を参照)。この形態に代えて、SiO2(二酸化珪素)、SiON(窒酸化珪素)、ボラジン−珪素ポリマー(ボラジンと珪素化合物とが交互に連結されたネットワーク構造のポリマー)等のいずれかで構成してもよい。700[℃]前後の低温下で電子供給層12上に成長させて形成することにより、電子供給層12表面に発生するリーク電流を抑制することができる。 (1) In the above-described embodiment, the insulating film 11 is made of AlN (see FIG. 1). Instead of this form, it may be composed of any one of SiO 2 (silicon dioxide), SiON (silicon oxynitride), borazine-silicon polymer (a polymer having a network structure in which borazine and silicon compounds are alternately connected), and the like. Good. By forming it by growing on the electron supply layer 12 at a low temperature around 700 [° C.], leakage current generated on the surface of the electron supply layer 12 can be suppressed.

(2)上述した実施の形態では、電子供給層12にAlGaNを適用した(図1等を参照)。この形態に代えて、少なくともアルミニウムを含むことが条件となるものの、他の窒化物系III−V族化合物を適用してもよい。すなわち、III族元素はGa(ガリウム),Al(アルミニウム),B(ホウ素)およびIn(インジウム)からなる群のうちの少なくとも一種を含めばよく、V族元素はN(窒素),P(リン)およびAs(砒素)からなる群のうちの少なくとも一種を含めばよい。例えば、AlGaAs(アルミニウムガリウム砒素)や、AlGaP(アルミニウムガリウムリン)等が該当する。
また、これらの化合物に含まれるガリウムの代わりにインジウムを適用した化合物、例えばAlInN(窒化アルミニウムインジウム),AlInAs(アルミニウムインジウム砒素),AlInP(アルミニウムインジウムリン)等を適用してもよい。
いずれの化合物にせよ、膜厚を5〜15[nm]の範囲とし、Al組成比率は10〜18[%]の範囲とすることで、上述した実施の形態と同様の作用効果を得ることができる。
(2) In the above-described embodiment, AlGaN is applied to the electron supply layer 12 (see FIG. 1 and the like). Instead of this form, other nitride-based III-V group compounds may be applied although it is a condition that at least aluminum is included. That is, the group III element may include at least one of the group consisting of Ga (gallium), Al (aluminum), B (boron), and In (indium), and the group V element includes N (nitrogen), P (phosphorus). ) And As (arsenic) may be included. For example, AlGaAs (aluminum gallium arsenide), AlGaP (aluminum gallium phosphide), and the like are applicable.
Further, a compound in which indium is used instead of gallium contained in these compounds, for example, AlInN (aluminum indium nitride), AlInAs (aluminum indium arsenide), AlInP (aluminum indium phosphide), or the like may be applied.
Regardless of the compound, by setting the film thickness in the range of 5 to 15 [nm] and the Al composition ratio in the range of 10 to 18 [%], it is possible to obtain the same effects as the above-described embodiment. it can.

(3)上述した実施の形態では、電子走行層16をGaNで形成した(図1等を参照)。この形態に代えて、他の窒化物系III−V族化合物を適用してもよい。III族元素とV族元素については上記(2)と同様である。例えば、GaAs(ガリウム砒素)や、GaP(ガリウムリン)等が該当する。また、これらの化合物に含まれるガリウムの代わりにインジウムを適用した化合物、例えばInN(窒化インジウム),InAs(インジウム砒素),InP(インジウムリン)等を適用してもよい。いずれの化合物にせよ、上述した実施の形態と同様の作用効果を得ることができる。 (3) In the above-described embodiment, the electron transit layer 16 is formed of GaN (see FIG. 1 and the like). Instead of this form, other nitride III-V compounds may be applied. Group III elements and Group V elements are the same as in (2) above. For example, GaAs (gallium arsenide), GaP (gallium phosphide), and the like are applicable. Further, a compound in which indium is applied instead of gallium contained in these compounds, for example, InN (indium nitride), InAs (indium arsenide), InP (indium phosphide), or the like may be applied. Whichever compound is used, the same effect as that of the above-described embodiment can be obtained.

また、電子走行層16はLT−GaN層15とGaN層14とからなる複数層で形成したが(図1および工程1,2を参照)。この形態に代えて、GaN層14のみからなる単層で形成してもよい。この場合には工程1が不要になるので、半導体装置10の作製にかかる手間やコストを少なく抑えることが可能になる。   The electron transit layer 16 is formed of a plurality of layers including the LT-GaN layer 15 and the GaN layer 14 (see FIG. 1 and steps 1 and 2). Instead of this form, it may be formed of a single layer consisting only of the GaN layer 14. In this case, since step 1 is not necessary, it is possible to reduce labor and cost for manufacturing the semiconductor device 10.

(4)上述した実施の形態では、基板17はSiCで構成した(図1等を参照)。この形態に代えて、Al23(サファイア)やSi(シリコン)等で構成してもよい。この場合でも上述した実施の形態と同様の作用効果を得ることができる。 (4) In the embodiment described above, the substrate 17 is made of SiC (see FIG. 1 and the like). Instead of this form, Al 2 O 3 (sapphire), Si (silicon), or the like may be used. Even in this case, the same effects as those of the above-described embodiment can be obtained.

(5)上述した実施の形態では、エピタキシャル成長をMOCVD法で行った(図2および工程1〜4を参照)。この形態に代えて、他の方法によってエピタキシャル成長を行ってもよい。例えば、MBE法やHVPE法等が該当する。いずれの方法であっても、工程1〜4を同一の装置内で行うので、作製途中の基板17を装置入れ替えのために空気中にさらさなくてよくなる。よって界面の劣化が防止され、デバイスの信頼性が高まる。 (5) In the above-described embodiment, the epitaxial growth was performed by the MOCVD method (see FIG. 2 and steps 1 to 4). Instead of this form, epitaxial growth may be performed by other methods. For example, the MBE method and the HVPE method are applicable. In any method, since the steps 1 to 4 are performed in the same apparatus, it is not necessary to expose the substrate 17 being manufactured to the air for replacing the apparatus. Therefore, the interface is prevented from being deteriorated and the reliability of the device is increased.

(6)上述した実施の形態では、半導体装置10は電子供給層12と電子走行層16の接合界面に二次元電子ガスを形成するHEMTとした(図1等を参照)。この形態に代えて、半導体装置10をMESFETとしてもよい。すなわち基板17上に電子供給層12や電子走行層16をエピタキシャル成長させた後、電子供給層12等をエッチングしてメサを形成し、このメサ上に金属電極(すなわちソース電極,ゲート電極,ドレイン電極)を形成して製作する。こうしてMESFETとした場合でも、ノーマリオフの半導体装置として、上述した実施の形態と同様の作用効果を得ることができる。 (6) In the above-described embodiment, the semiconductor device 10 is a HEMT that forms a two-dimensional electron gas at the junction interface between the electron supply layer 12 and the electron transit layer 16 (see FIG. 1 and the like). Instead of this form, the semiconductor device 10 may be a MESFET. That is, after the electron supply layer 12 and the electron transit layer 16 are epitaxially grown on the substrate 17, the electron supply layer 12 and the like are etched to form a mesa, and a metal electrode (ie, source electrode, gate electrode, drain electrode) is formed on the mesa. ) To produce. Even when the MESFET is formed in this way, the same effects as those of the above-described embodiment can be obtained as a normally-off semiconductor device.

(7)上述した実施の形態では、ソース電極、ゲート電極、ドレイン電極の3電極ともに絶縁膜11上に形成した。この形態に代えて、ゲート電極のみを絶縁膜11上に形成し、ソース電極とドレイン電極は絶縁膜11や電子供給層12の一部を除去したうえで形成してもよい。この場合でも上述した実施の形態と同様の作用効果を得ることができる。 (7) In the above-described embodiment, all three electrodes of the source electrode, the gate electrode, and the drain electrode are formed on the insulating film 11. Instead of this form, only the gate electrode may be formed on the insulating film 11, and the source electrode and the drain electrode may be formed after removing a part of the insulating film 11 and the electron supply layer 12. Even in this case, the same effects as those of the above-described embodiment can be obtained.

半導体装置の構成例を模式的に表す断面図である。It is sectional drawing which represents typically the structural example of a semiconductor device. MOCVD装置の一例を模式的に表す断面図である。It is sectional drawing showing an example of a MOCVD apparatus typically. Al組成比率と閾値電圧との関係を表すグラフ図である。It is a graph showing the relationship between Al composition ratio and threshold voltage. 電子供給層の膜厚と閾値電圧との関係を表すグラフ図である。It is a graph showing the relationship between the film thickness of an electron supply layer and a threshold voltage. 絶縁膜の成長温度とソース・ドレイン間電流との関係を表すグラフ図である。It is a graph showing the relationship between the growth temperature of an insulating film and the source-drain current. 絶縁膜の成長温度と相互コンダクタンスとの関係を表すグラフ図である。It is a graph showing the relationship between the growth temperature of an insulating film and mutual conductance.

符号の説明Explanation of symbols

10 半導体装置
11 絶縁膜
12 電子供給層
13 二次元電子ガスチャネル
14 GaN層(電子走行層)
15 LT−GaN層(電子走行層)
16 電子走行層
17 基板
20 MOCVD装置
21(21a,21b,21c) 供給口
22 反応部
22a 仕切板
23 排出口
24 ウエハ
25 回転台
26 ヒーター
27 回転軸
28 駆動手段
DESCRIPTION OF SYMBOLS 10 Semiconductor device 11 Insulating film 12 Electron supply layer 13 Two-dimensional electron gas channel 14 GaN layer (electron transit layer)
15 LT-GaN layer (electron transit layer)
16 Electron travel layer 17 Substrate 20 MOCVD apparatus 21 (21a, 21b, 21c) Supply port 22 Reaction unit 22a Partition plate 23 Discharge port 24 Wafer 25 Turntable 26 Heater 27 Rotating shaft 28 Driving means

Claims (3)

基板上に形成され、III族元素として少なくともアルミニウムを含む窒化物系III−V族化合物で形成される電子供給層と、III族元素としてのアルミニウムを含まない窒化物系III−V族化合物で形成される電子走行層とをヘテロ接合構造とし、窒化アルミニウムで形成される絶縁膜を有する半導体装置であって、
前記電子走行層は、前記基板の上にエピタキシャル成長により形成し、
前記電子供給層は、アルミニウムの組成比率を10〜18%とし、膜厚を5〜15nmとして、前記電子走行層の上にエピタキシャル成長により形成し、
前記絶縁膜は、前記電子供給層の上に700℃前後の低温下でエピタキシャル成長させて形成することで、当該電子供給層により前記電子走行層に対して互いに隔てられた構成とした半導体装置。
An electron supply layer formed on a substrate and formed of a nitride III-V compound containing at least aluminum as a group III element, and a nitride III-V compound containing no aluminum as a group III element A semiconductor device having an insulating film formed of aluminum nitride and having a heterojunction structure as an electron transit layer,
The electron transit layer is formed on the substrate by epitaxial growth,
The electron supply layer is formed by epitaxial growth on the electron transit layer with a composition ratio of aluminum of 10 to 18% and a film thickness of 5 to 15 nm.
The semiconductor device is configured such that the insulating film is formed by epitaxial growth on the electron supply layer at a low temperature of about 700 ° C., and is separated from the electron transit layer by the electron supply layer .
請求項1に記載した半導体装置であって、
電子供給層と電子走行層との接合界面に二次元電子ガスを形成するHEMTまたはMESFETである半導体装置。
A semiconductor device according to claim 1,
A semiconductor device that is a HEMT or MESFET that forms a two-dimensional electron gas at a junction interface between an electron supply layer and an electron transit layer.
基板上に形成され、III族元素として少なくともアルミニウムを含む窒化物系III−V族化合物で形成される電子供給層と、III族元素としてのアルミニウムを含まない窒化物系III−V族化合物で形成される電子走行層とをヘテロ接合構造とし、窒化アルミニウムで形成される絶縁膜を有する半導体装置の製造方法であって、
前記基板の上に前記電子走行層をエピタキシャル成長により形成する工程と、
アルミニウムの組成比率が10〜18%になり、膜厚が5〜15nmになるようにガスの供給量を制御しながら前記電子供給層を前記電子走行層の上にエピタキシャル成長させて形成する工程と、
前記電子供給層の上に700℃前後の低温下でエピタキシャル成長させて前記絶縁膜を形成することで、当該絶縁膜を前記電子供給層により前記電子走行層に対して互いに隔てられた構成にする工程とを有し、
これらの三工程におけるエピタキシャル成長をMOCVD法、MBE法またはHVPE法のいずれかを用いて行う半導体装置の製造方法。
An electron supply layer formed on a substrate and formed of a nitride III-V compound containing at least aluminum as a group III element, and a nitride III-V compound containing no aluminum as a group III element A method of manufacturing a semiconductor device having a heterojunction structure with an electron transit layer and having an insulating film formed of aluminum nitride ,
Forming by epitaxial growth the electron transit layer on the substrate,
A step of epitaxially growing the electron supply layer on the electron transit layer while controlling the gas supply amount so that the composition ratio of aluminum is 10 to 18% and the film thickness is 5 to 15 nm;
The insulating film is formed by epitaxial growth on the electron supply layer at a low temperature of around 700 ° C., whereby the insulating film is separated from the electron transit layer by the electron supply layer. A process,
A method for manufacturing a semiconductor device, in which epitaxial growth in these three steps is performed using any one of the MOCVD method, the MBE method, and the HVPE method.
JP2008178786A 2008-07-09 2008-07-09 Semiconductor device and manufacturing method thereof Expired - Fee Related JP5581471B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008178786A JP5581471B2 (en) 2008-07-09 2008-07-09 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008178786A JP5581471B2 (en) 2008-07-09 2008-07-09 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2010021233A JP2010021233A (en) 2010-01-28
JP5581471B2 true JP5581471B2 (en) 2014-09-03

Family

ID=41705865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008178786A Expired - Fee Related JP5581471B2 (en) 2008-07-09 2008-07-09 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5581471B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107808900A (en) * 2017-12-18 2018-03-16 山东聚芯光电科技有限公司 A kind of GaN HEMT chips and manufacture method
JP7180984B2 (en) * 2018-03-01 2022-11-30 株式会社ニューフレアテクノロジー Vapor growth method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223901A (en) * 1996-12-04 1998-08-21 Sony Corp Field effect transistor and manufacture of the same
JP4224737B2 (en) * 1999-03-04 2009-02-18 ソニー株式会社 Semiconductor element
JP4577460B2 (en) * 1999-04-01 2010-11-10 ソニー株式会社 Semiconductor device and manufacturing method thereof
JP4765301B2 (en) * 2004-11-25 2011-09-07 沖電気工業株式会社 Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP2010021233A (en) 2010-01-28

Similar Documents

Publication Publication Date Title
US9355843B2 (en) Semiconductor device and method of manufacturing the same
JP4224737B2 (en) Semiconductor element
US8072002B2 (en) Field effect transistor
JP5784441B2 (en) Semiconductor device and manufacturing method of semiconductor device
US8378388B2 (en) Semiconductor device having a GaN-based semiconductor layer doped with Fe
US20100244101A1 (en) Semiconductor device and method for manufacturing the same
WO2010050021A1 (en) Compound semiconductor device and method for manufacturing the same
JP4577460B2 (en) Semiconductor device and manufacturing method thereof
US20090176352A1 (en) Semiconductor device, method of manufacturing the same, and substrate for manufacturing the same
US9312341B2 (en) Compound semiconductor device, power source device and high frequency amplifier and method for manufacturing the same
JP2017059671A (en) High electron mobility transistor and method for manufacturing high electron mobility transistor
JPWO2006129553A1 (en) III-V nitride compound semiconductor device and electrode forming method
CN111406306B (en) Method for manufacturing semiconductor device and semiconductor device
JP2017514316A (en) Heterojunction field effect transistor
US7947578B2 (en) Method for fabricating semiconductor device
JP2006286698A (en) Electronic device and power converter
US8524550B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP2017085058A (en) Compound semiconductor device and manufacturing method therefor
JP5746927B2 (en) Semiconductor substrate, semiconductor device, and method of manufacturing semiconductor substrate
JP5581471B2 (en) Semiconductor device and manufacturing method thereof
JP2010021232A (en) Semiconductor device and manufacturing method thereof
US9437725B2 (en) Semiconductor device and semiconductor substrate
JP2018041786A (en) Semiconductor crystal substrate, semiconductor device, method of manufacturing semiconductor crystal substrate, and method of manufacturing semiconductor device
JP4947877B2 (en) High electron mobility transistor
JP6106951B2 (en) Semiconductor device and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140404

R150 Certificate of patent or registration of utility model

Ref document number: 5581471

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees