JP5570406B2 - メモリコントローラ、及びデータ記録装置 - Google Patents
メモリコントローラ、及びデータ記録装置 Download PDFInfo
- Publication number
- JP5570406B2 JP5570406B2 JP2010277692A JP2010277692A JP5570406B2 JP 5570406 B2 JP5570406 B2 JP 5570406B2 JP 2010277692 A JP2010277692 A JP 2010277692A JP 2010277692 A JP2010277692 A JP 2010277692A JP 5570406 B2 JP5570406 B2 JP 5570406B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- management table
- data
- logical
- scratch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims description 139
- 238000006243 chemical reaction Methods 0.000 claims description 40
- 238000007726 management method Methods 0.000 description 276
- 238000000034 method Methods 0.000 description 90
- 238000010586 diagram Methods 0.000 description 20
- 230000004044 response Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010187 selection method Methods 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Description
Claims (8)
- 外部システムからの命令により、不揮発性メモリ及び前記不揮発性メモリとは別に設けられたメモリへの読み出し及び書き込み処理を行うメモリコントローラであって、
前記不揮発性メモリは、所定の書き込み単位であるページと前記書き込み単位よりも大きいデータ消去単位であるブロックとを持ち、1つ以上のブロックからなる管理テーブル格納ブロックと、データ書き込みを行うために割り当てた1つ以上のブロックからなるスクラッチブロックと、書き込まれたデータを保持する1つ以上のブロックからなるデータブロックと、データ消去を実行した1つ以上のブロックからなる消去済みブロックとを有し、
前記メモリは、前記外部システムが読み出し及び書き込みを要求したデータの格納場所を管理する論理・物理アドレス変換テーブルと、ブロック履歴管理テーブルとを有し、
前記論理・物理アドレス変換テーブルは、全ての論理アドレスと物理アドレスを前記ページ単位で管理し、
前記管理テーブル格納ブロックは、前記論理・物理アドレス変換テーブルと前記ブロック履歴管理テーブルとを保存する管理テーブルページを有し、
前記スクラッチブロック及び前記データブロックは、データ及びこのデータを識別する前記論理アドレスを有するページを含み、
前記不揮発性メモリと前記メモリを制御対象とする前記メモリコントローラにおいて、
前記ブロック履歴管理テーブルに、前記スクラッチブロックと前記消去済みブロックとを記録し、
前記論理アドレスを分割した論理アドレス空間である論理グループに前記スクラッチブロックが割り当てられていない場合には、前記消去済みブロックの1つを前記スクラッチブロックに割り当てて、前記ブロック履歴管理テーブルに、前記スクラッチブロックの物理ブロック番号、論理グループ番号、及び前記論理グループごとに割り当てた前記スクラッチブロックの数である割り当てブロック数を記録し、
前記割り当てブロック数の総和が予め定めた値に到達したら、前記割り当てブロック数に従って選択した前記論理グループ番号に属する前記論理・物理アドレス変換テーブルの一部を、前記不揮発性メモリの前記管理テーブル格納ブロックに保存し、
前記メモリに前記論理・物理アドレス変換テーブルを復元する場合には、復元対象となる前記論理グループの前記論理・物理アドレス変換テーブルを前記不揮発性メモリから前記メモリに読み出し、復元対象となる前記論理グループを含むブロックが前記ブロック履歴管理テーブルに登録されているかどうかを判定し、
復元対象となる前記論理グループを含むブロックが前記ブロック履歴管理テーブルに登録されている場合には、登録されている前記ブロック内のページごとに前記論理アドレスを用いて前記論理・物理アドレス変換テーブルを更新することを特徴とするメモリコントローラ。 - 請求項1記載のメモリコントローラであって、
前記メモリは、前記スクラッチブロックを管理するスクラッチブロック管理テーブル、前記データブロックを管理するデータブロック管理テーブル、前記消去済みブロックを管理する消去済みブロック管理テーブル、及び前記ブロックの属性を管理する物理ブロック管理テーブルをさらに有し、
前記管理テーブル格納ブロックの前記管理テーブルページは、前記スクラッチブロック管理テーブル、前記データブロック管理テーブル、前記消去済みブロック管理テーブル、及び前記物理ブロック管理テーブルをさらに保存し、
前記不揮発性メモリと前記メモリを制御対象とする前記メモリコントローラにおいて、
前記スクラッチブロック管理テーブルの一部、前記データブロック管理テーブルの一部、前記消去済みブロック管理テーブルの少なくとも一部、前記物理ブロック管理テーブルの一部、及び前記ブロック履歴管理テーブルの一部を、前記不揮発性メモリの前記管理テーブル格納ブロックに保存するメモリコントローラ。 - 前記スクラッチブロック管理テーブルの一部、前記データブロック管理テーブルの一部、前記消去済みブロック管理テーブルの一部、前記物理ブロック管理テーブルの一部、及び前記ブロック履歴管理テーブルの一部は、これらの各テーブルの更新頻度に基づいてそれぞれ選択して保存する請求項2記載のメモリコントローラ。
- 前記管理テーブル格納ブロックに保存した前記スクラッチブロック管理テーブルと前記データブロック管理テーブルと前記消去済みブロック管理テーブルと前記物理ブロック管理テーブルと前記ブロック履歴管理テーブル、及び前記論理アドレスを用いて、前記メモリに、前記スクラッチブロック管理テーブル、前記データブロック管理テーブル、前記消去済みブロック管理テーブル、及び前記物理ブロック管理テーブルを復元する請求項2記載のメモリコントローラ。
- 所定の書き込み単位であるページと前記書き込み単位よりも大きいデータ消去単位であるブロックとを持つ不揮発性メモリと、データの読み出し及び書き込みができ前記不揮発性メモリとは別に設けられたメモリと、外部システムからの命令により前記不揮発性メモリ及び前記メモリへの読み出し及び書き込み処理を行うメモリコントローラとを備えるデータ記録装置において、
前記不揮発性メモリは、1つ以上のブロックからなる管理テーブル格納ブロックと、データ書き込みを行うために割り当てた1つ以上のブロックからなるスクラッチブロックと、書き込まれたデータを保持する1つ以上のブロックからなるデータブロックと、データ消去を実行した1つ以上のブロックからなる消去済みブロックとを有し、
前記メモリは、前記外部システムが読み出し及び書き込みを要求したデータの格納場所を管理する論理・物理アドレス変換テーブルと、ブロック履歴管理テーブルを有し、
前記論理・物理アドレス変換テーブルは、全ての論理アドレスと物理アドレスを前記ページ単位で管理し、
前記管理テーブル格納ブロックは、前記論理・物理アドレス変換テーブルと前記ブロック履歴管理テーブルとを保存する管理テーブルページを有し、
前記スクラッチブロック及び前記データブロックは、データ及びこのデータを識別する前記論理アドレスを有するページを含み、
前記メモリコントローラは、
前記ブロック履歴管理テーブルに、前記スクラッチブロックと前記消去済みブロックとを記録し、
前記論理アドレスを分割した論理アドレス空間である論理グループに前記スクラッチブロックが割り当てられていない場合には、前記消去済みブロックの1つを前記スクラッチブロックに割り当てて、前記ブロック履歴管理テーブルに、前記スクラッチブロックの物理ブロック番号、論理グループ番号、及び前記論理グループごとに割り当てた前記スクラッチブロックの数である割り当てブロック数を記録し、
前記割り当てブロック数の総和が予め定めた値に到達したら、前記割り当てブロック数に従って選択した前記論理グループ番号に属する前記論理・物理アドレス変換テーブルの一部を、前記不揮発性メモリの前記管理テーブル格納ブロックに保存し、
前記メモリに前記論理・物理アドレス変換テーブルを復元する場合には、復元対象となる前記論理グループの前記論理・物理アドレス変換テーブルを前記不揮発性メモリから前記メモリに読み出し、復元対象となる前記論理グループを含むブロックが前記ブロック履歴管理テーブルに登録されているかどうかを判定し、
復元対象となる前記論理グループを含むブロックが前記ブロック履歴管理テーブルに登録されている場合には、登録されている前記ブロック内のページごとに前記論理アドレスを用いて前記論理・物理アドレス変換テーブルを更新することを特徴とするデータ記録装置。 - 請求項5記載のデータ記録装置であって、
前記メモリは、前記スクラッチブロックを管理するスクラッチブロック管理テーブル、前記データブロックを管理するデータブロック管理テーブル、前記消去済みブロックを管理する消去済みブロック管理テーブル、及び前記ブロックの属性を管理する物理ブロック管理テーブルをさらに有し、
前記管理テーブル格納ブロックの前記管理テーブルページは、前記スクラッチブロック管理テーブル、前記データブロック管理テーブル、前記消去済みブロック管理テーブル、及び前記物理ブロック管理テーブルをさらに保存し、
前記メモリコントローラは、前記スクラッチブロック管理テーブルの一部、前記データブロック管理テーブルの一部、前記消去済みブロック管理テーブルの少なくとも一部、前記物理ブロック管理テーブルの一部、及び前記ブロック履歴管理テーブルの一部を、前記不揮発性メモリの前記管理テーブル格納ブロックに保存するデータ記録装置。 - 前記メモリコントローラは、前記スクラッチブロック管理テーブルの一部、前記データブロック管理テーブルの一部、前記消去済みブロック管理テーブルの一部、前記物理ブロック管理テーブルの一部、及び前記ブロック履歴管理テーブルの一部を、これらの各テーブルの更新頻度に基づいてそれぞれ選択して保存する請求項6記載のデータ記録装置。
- 前記メモリコントローラは、前記管理テーブル格納ブロックに保存した前記スクラッチブロック管理テーブルと前記データブロック管理テーブルと前記消去済みブロック管理テーブルと前記物理ブロック管理テーブルと前記ブロック履歴管理テーブル、及び前記論理アドレスを用いて、前記メモリに、前記スクラッチブロック管理テーブル、前記データブロック管理テーブル、前記消去済みブロック管理テーブル、及び前記物理ブロック管理テーブルを復元する請求項6記載のデータ記録装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010277692A JP5570406B2 (ja) | 2010-12-14 | 2010-12-14 | メモリコントローラ、及びデータ記録装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010277692A JP5570406B2 (ja) | 2010-12-14 | 2010-12-14 | メモリコントローラ、及びデータ記録装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012128545A JP2012128545A (ja) | 2012-07-05 |
JP5570406B2 true JP5570406B2 (ja) | 2014-08-13 |
Family
ID=46645517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010277692A Expired - Fee Related JP5570406B2 (ja) | 2010-12-14 | 2010-12-14 | メモリコントローラ、及びデータ記録装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5570406B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6015461B2 (ja) * | 2013-01-21 | 2016-10-26 | 大日本印刷株式会社 | 情報記録媒体、データ読み書き方法、及びデータ読み書きプログラム |
KR101542323B1 (ko) * | 2014-04-09 | 2015-08-05 | 홍익대학교 산학협력단 | 업데이트 데이터 처리 방법 및 이를 위한 컴퓨팅 장치 |
US9891825B2 (en) | 2015-01-23 | 2018-02-13 | Toshiba Memory Corporation | Memory system of increasing and decreasing first user capacity that is smaller than a second physical capacity |
KR102403202B1 (ko) | 2015-03-13 | 2022-05-30 | 삼성전자주식회사 | 메타 데이터 관리자를 포함하는 메모리 시스템 및 동작 방법 |
JP6895551B2 (ja) * | 2016-08-24 | 2021-06-30 | キオクシア株式会社 | 情報処理システム |
JP6864228B2 (ja) * | 2017-06-07 | 2021-04-28 | 株式会社バッファロー | 記憶装置および記憶装置のデータ管理方法 |
KR102610395B1 (ko) * | 2019-01-22 | 2023-12-05 | 삼성전자주식회사 | 비휘발성 메모리 장치를 포함하는 메모리 시스템 |
US10990526B1 (en) | 2020-04-30 | 2021-04-27 | Micron Technology, Inc. | Handling asynchronous power loss in a memory sub-system that programs sequentially |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1249586C (zh) * | 1997-12-22 | 2006-04-05 | Tdk株式会社 | 闪速存储器系统 |
JP2005242897A (ja) * | 2004-02-27 | 2005-09-08 | Oki Electric Ind Co Ltd | フラッシュディスク装置 |
US7721040B2 (en) * | 2007-01-18 | 2010-05-18 | Sandisk Il Ltd. | Method and system for facilitating fast wake-up of a flash memory system |
JP5317690B2 (ja) * | 2008-12-27 | 2013-10-16 | 株式会社東芝 | メモリシステム |
US8250333B2 (en) * | 2009-01-05 | 2012-08-21 | Sandisk Technologies Inc. | Mapping address table maintenance in a memory device |
-
2010
- 2010-12-14 JP JP2010277692A patent/JP5570406B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012128545A (ja) | 2012-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5570406B2 (ja) | メモリコントローラ、及びデータ記録装置 | |
US9842030B2 (en) | Data storage device and flash memory control method | |
US9753847B2 (en) | Non-volatile semiconductor memory segregating sequential, random, and system data to reduce garbage collection for page based mapping | |
KR100849221B1 (ko) | 비휘발성 메모리의 관리 방법 및 비휘발성 메모리 기반의장치 | |
JP5480913B2 (ja) | 記憶装置、およびメモリコントローラ | |
US8180955B2 (en) | Computing systems and methods for managing flash memory device | |
JP4356686B2 (ja) | メモリ装置及びメモリ制御方法 | |
US20120246393A1 (en) | Memory system and control method of the memory system | |
KR20100017094A (ko) | 플래시 메모리에 메타데이터를 효율적으로 저장하는 방법 | |
JP2005242897A (ja) | フラッシュディスク装置 | |
KR20140035426A (ko) | 저장 디바이스들이 낮은 과도 공급으로 낮은 기입 증폭을 달성하기 위한 방법 | |
JP4829202B2 (ja) | 記憶装置及びメモリ制御方法 | |
US20160124650A1 (en) | Data Storage Device and Flash Memory Control Method | |
JP4737223B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4308780B2 (ja) | 半導体メモリ装置、メモリコントローラ及びデータ記録方法 | |
EP2381354A2 (en) | Data recording device | |
JP2008197981A (ja) | 半導体記憶装置 | |
KR100745163B1 (ko) | 동적 매핑 테이블을 이용한 플래시 메모리 관리방법 | |
KR101020781B1 (ko) | 플래시 메모리를 기반으로 한 데이터베이스 시스템에 대한 로그 관리 방법 | |
US11182286B2 (en) | Data storage device and control method for non-volatile memory | |
JP5180726B2 (ja) | 記憶装置およびデータ書き込み制御方法 | |
JP6329185B2 (ja) | メモリ制御回路、メモリ制御システム、メモリ制御方法、及び、メモリ制御プログラム | |
JP5255389B2 (ja) | 記憶装置およびメモリ制御方法 | |
JP2020086748A (ja) | メモリコントローラ、及びメモリシステム | |
US20230089246A1 (en) | Memory system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131224 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140430 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140603 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140624 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5570406 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |