JP5569867B2

JP5569867B2 - Manufacturing method of semiconductor chip

Info

Publication number: JP5569867B2
Application number: JP2010197100A
Authority: JP
Inventors: 敏彦嶋
Original assignee: Mitsubishi Chemical Corp
Current assignee: Mitsubishi Chemical Corp
Priority date: 2010-09-02
Filing date: 2010-09-02
Publication date: 2014-08-13
Anticipated expiration: 2030-09-02
Also published as: JP2013235866A

Description

本発明は、半導体チップの製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor chip.

窒化ガリウム系ＬＥＤチップは、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮなどの窒化ガリウム系半導体層をＣ面サファイア基板の上にエピタキシャル成長法によって形成してなるウェハを分断してチップ化することにより製造される。サファイアは六方晶系の結晶構造を有することから、Ｃ面サファイア基板を含む半導体ウェハを分断して、平面形状が矩形の半導体チップを歩留まりよく得ることは容易ではない。通常、このような半導体ウェハの分断は、ダイヤモンドスクライバーやレーザスクライバーを用いてウェハの表面に溝を形成し、その溝を利用してブレーキングすることにより行われているが、サファイア基板の厚さ方向に対して傾斜を有する分断面が形成され易い。そこで、このように傾斜した分断面が形成されても、半導体層が素子として機能する部位で割れないようにするための半導体チップ製造方法が提案されている（例えば、特許文献１）。 A gallium nitride LED chip is manufactured by dividing a wafer formed by forming a gallium nitride semiconductor layer such as GaN, AlGaN, InGaN, or AlInGaN on a C-plane sapphire substrate by epitaxial growth. Since sapphire has a hexagonal crystal structure, it is not easy to divide a semiconductor wafer including a C-plane sapphire substrate to obtain a semiconductor chip having a rectangular planar shape with a high yield. Usually, such a semiconductor wafer is divided by forming a groove on the surface of the wafer using a diamond scriber or a laser scriber, and braking using the groove. A sectional surface having an inclination with respect to the direction is easily formed. In view of this, a semiconductor chip manufacturing method has been proposed in order to prevent the semiconductor layer from being broken at a site that functions as an element even when the inclined partial cross section is formed (for example, Patent Document 1).

最近、サファイア基板を含むウェハの分断方法として、サファイア基板に対してその内部に集光点を合わせてレーザ光を照射し、該集光点の位置に改質領域を形成することによりサファイア基板を破断させる方法（以下「内部集光法」とも呼ぶ）が開発され、普及しつつある（例えば、特許文献２、特許文献３、特許文献４）。 Recently, as a method for dividing a wafer including a sapphire substrate, the sapphire substrate is irradiated with a laser beam with a condensing point aligned inside the sapphire substrate, and a modified region is formed at the position of the condensing point. A method of breaking (hereinafter also referred to as “internal condensing method”) has been developed and is becoming widespread (for example, Patent Document 2, Patent Document 3, and Patent Document 4).

特開２００５−１９１５５１号JP-A-2005-191551 特開２００３−３３８４６８号JP 2003-338468 A 特開２００８−６４９２号JP 2008-6492 国際公開第２００９／０２００３３号International Publication No. 2009/020033

半導体チップの平面形状は、典型的には矩形であり、上記の窒化ガリウム系ＬＥＤチップであれば、例えば、その一対の辺はＣ面サファイア基板の結晶構造におけるＡ軸に平行にされ、他の一対の辺は該結晶構造におけるＭ軸に平行にされうる。特許文献４に記載されているように、Ｃ面サファイア基板の割れ方には再現性の高い癖が認められる。すなわち、Ｍ軸に平行に改質領域を形成してそれを起点として分断すると、基板の主面に略直交する分断面が形成される。一方、Ａ軸に平行に改質領域を形成してそれを起点として分断すると、基板の主面に直交する面に対して傾斜した分断面が形成される。以下では、このように基板の主面に直交する面に対して傾斜した分断面が形成されることを「斜め割れ」と呼ぶことにする。 The planar shape of the semiconductor chip is typically a rectangle, and if the gallium nitride LED chip described above is used, for example, the pair of sides are parallel to the A axis in the crystal structure of the C-plane sapphire substrate. A pair of sides can be parallel to the M-axis in the crystal structure. As described in Patent Document 4, wrinkles with high reproducibility are recognized in the cracking method of the C-plane sapphire substrate. That is, when a modified region is formed in parallel with the M axis and divided from the starting point, a divided section that is substantially orthogonal to the main surface of the substrate is formed. On the other hand, when a modified region is formed parallel to the A axis and divided from the modified region as a starting point, a divided section inclined with respect to a plane orthogonal to the main surface of the substrate is formed. Hereinafter, the formation of a cross section inclined with respect to a plane orthogonal to the main surface of the substrate will be referred to as “oblique cracking”.

改質領域を起点とするサファイア基板の分断の際に生じる斜め割れによる不良は、改質領域を半導体層に近づけることによって低減することができるであろう。しかしながら、半導体層に余りに近い改質領域の形成に伴う発熱は、半導体層の著しい熱劣化を引き起こす。従って、斜め割れによる不良の発生と、半導体層の熱劣化による不良の発生の、両方を同時に抑えることができれば、内部集光法を用いて製造される半導体チップの歩留まりを向上させうると考えられる。 Defects due to oblique cracks that occur when the sapphire substrate is divided starting from the modified region can be reduced by bringing the modified region closer to the semiconductor layer. However, the heat generated by the formation of the modified region that is too close to the semiconductor layer causes significant thermal degradation of the semiconductor layer. Therefore, if both the occurrence of defects due to oblique cracks and the occurrence of defects due to thermal degradation of the semiconductor layer can be suppressed at the same time, it is considered that the yield of semiconductor chips manufactured using the internal condensing method can be improved. .

本発明は、本発明者による以上のような着想に基づいてなされたものであり、半導体チップの歩留まりの向上に有利な技術を提供することを主たる目的とする。 The present invention has been made on the basis of the above-mentioned idea by the present inventor, and its main object is to provide a technique advantageous for improving the yield of semiconductor chips.

また、本発明は、一の側面において、ＬＥＤチップの出力の向上に有利な技術を提供することを目的とする。 Another object of the present invention is to provide a technique advantageous in improving the output of an LED chip.

本発明の第１の側面は、半導体チップの製造方法に係り、該製造方法は、第１主面およびその反対側の第２主面を有する基板の前記第１主面の側に半導体層が形成されたウェハを準備する工程と、前記ウェハに対してその内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な第１改質領域を第１方向に沿って形成する第１照射工程と、前記ウェハに対してその内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な第２改質領域を前記第１方向とは異なる第２方向に沿って形成する第２照射工程とを含み、前記ウェハの前記半導体層が形成された側の表面から前記第１照射工程における集光点までの最小距離をＤ _ｍｉｎ１、前記ウェハの前記半導体層が形成された側の表面から前記第２照射工程における集光点までの最小距離をＤ _ｍｉｎ２としたとき、Ｄ _ｍｉｎ１＜Ｄ _ｍｉｎ２であることを特徴とする。 A first aspect of the present invention relates to a method for manufacturing a semiconductor chip, which includes a semiconductor layer on a first main surface side of a substrate having a first main surface and a second main surface opposite to the first main surface. A step of preparing the formed wafer, and a laser beam is irradiated to the wafer with a converging point inside thereof, and a first modified region that can be used for dividing the wafer along the first direction A first irradiation step to be formed, and a second modified region that can be used to divide the wafer by irradiating the wafer with a laser beam with a condensing point inside the wafer, differing from the first direction. A second irradiation step formed along two directions, and a minimum distance from the surface of the wafer on which the semiconductor layer is formed to a condensing point in the first irradiation step is D _min1 , From the surface on the side where the semiconductor layer is formed to the second irradiation step When kicking the minimum distance to the focal point was D _min2, characterized in that it is a _{D min1 <D} _min2.

前記第１の側面に係る製造方法は、前記第１改質領域を利用して前記ウェハを分断したときに形成される分断面の前記第１方向に平行で前記第１主面に直交する第１平面からの乖離量の最大値が、前記第２改質領域を利用して前記ウェハを分断したときに形成される分断面の前記第２方向に平行で前記第１主面に直交する第２平面からの乖離量の最大値より大きい場合に、好ましく用いられうる。例えば、前記基板がＣ面サファイア基板であり、前記第１方向が前記Ｃ面サファイア基板のＡ軸に沿う方向であり、前記第２方向が前記Ｃ面サファイア基板のＭ軸に沿う方向である場合である。前記第１の側面に係る製造方法は、また、前記第１方向に沿って形成される分断面に許容される理想的分断面からの乖離量よりも、前記第２方向に沿った分断に許容される同乖離量が大きい場合に、好ましく用いられうる。 In the manufacturing method according to the first aspect, the first cross section formed when the wafer is divided using the first modified region is parallel to the first direction and perpendicular to the first main surface. A maximum value of a deviation amount from one plane is parallel to the second direction of a sectional surface formed when the wafer is divided using the second modified region and is perpendicular to the first main surface. It can be preferably used when the amount of deviation from the two planes is larger than the maximum value. For example, when the substrate is a C-plane sapphire substrate, the first direction is a direction along the A-axis of the C-plane sapphire substrate, and the second direction is a direction along the M-axis of the C-plane sapphire substrate. It is. The manufacturing method according to the first aspect of the present invention is more permissible for cutting along the second direction than the amount of deviation from an ideal dividing surface allowed for the dividing section formed along the first direction. It can be preferably used when the amount of deviation is large.

前記第１の側面に係る製造方法において、前記ウェハは、前記半導体層が形成された側の面に、前記第１方向に沿った第１素子分離溝と前記第２方向に沿った第２素子分離溝とを有しうる。この場合には、前記Ｄ _ｍｉｎ１は前記第１素子分離溝の底面から前記第１照射工程における集光点までの最小距離であり、前記Ｄ _ｍｉｎ２は前記第２素子分離溝の底面から前記第２照射工程における集光点までの最小距離である。前記第１の側面に係る製造方法は、前記第１素子分離溝の幅よりも前記第２素子分離溝の幅が広い場合に、好ましく用いられうる。 In the manufacturing method according to the first aspect, the wafer has a first element isolation groove along the first direction and a second element along the second direction on a surface on which the semiconductor layer is formed. And a separation groove. In this case, the D _min1 is the minimum distance from the bottom surface of the first element isolation groove to the condensing point in the first irradiation step, and the D _min2 is the second distance from the bottom surface of the second element isolation groove. It is the minimum distance to the condensing point in the irradiation process. The manufacturing method according to the first aspect may be preferably used when the width of the second element isolation groove is wider than the width of the first element isolation groove.

前記第１の側面に係る製造方法において、前記第１照射工程では、前記Ｄ _ｍｉｎ１が５μｍ以上５０μｍ以下の範囲内に調整されうる。 In the manufacturing method according to the first aspect, in the first irradiation step, the D _min1 may be adjusted within a range of 5 μm to 50 μm.

前記第１の側面に係る製造方法において、Ｄ_ｍｉｎ１とＤ_ｍｉｎ２の差は１０μｍ以上に調整されうる。 In the manufacturing method according to the first aspect, the difference between D _min1 and D _min2 can be adjusted to 10 μm or more.

前記第１の側面に係る製造方法において、前記半導体チップの平面形状は長辺および短辺を有する矩形でありうる。このとき、前記短辺が前記第１方向に沿いうる。 In the manufacturing method according to the first aspect, the planar shape of the semiconductor chip may be a rectangle having a long side and a short side. At this time, the short side may be along the first direction.

本発明の第２の側面は、半導体チップの製造方法に係り、該製造方法は、一方の主面およびその反対側の他方の主面を有する基板の前記一方の主面の側に半導体層が形成されたウェハを準備する工程と、前記ウェハに対してその内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な改質領域を１つの方向に沿って形成する照射工程を含み、前記照射工程では、前記ウェハの前記半導体層が形成された側の表面を基準とする集光点の深さを周期的に変化させることを特徴とする。 A second aspect of the present invention relates to a method for manufacturing a semiconductor chip, which includes a semiconductor layer on one main surface side of a substrate having one main surface and the other main surface on the opposite side. A step of preparing the formed wafer, and a laser beam is applied to the wafer with a converging point inside, and a modified region that can be used for dividing the wafer is formed along one direction. Including an irradiation step, wherein in the irradiation step, the depth of the condensing point with respect to the surface of the wafer on the side where the semiconductor layer is formed is periodically changed.

前記第２の側面に係る製造方法において、集光点の深さ変化の周期は、前記１つの方向に沿って形成される半導体チップの側面の長さの、好ましくは２分の１以下、より好ましくは５分の１以下、特に好ましくは１０分の１以下である。また、前記第２の側面に係る製造方法において、１周期内での集光点の深さの変化幅（最大深さと最小深さとの差）は、前記ウェハの厚さの３分の１以上、さらには２分の１以上としうる。 In the manufacturing method according to the second aspect, the period of the depth change of the condensing point is preferably less than or equal to one half of the length of the side surface of the semiconductor chip formed along the one direction. Preferably it is 1/5 or less, Most preferably, it is 1/10 or less. In the manufacturing method according to the second aspect, the change width of the depth of the condensing point within one period (difference between the maximum depth and the minimum depth) is one third or more of the thickness of the wafer. Further, it can be set to a half or more.

本発明の第３の側面は、半導体チップの製造方法に係り、該製造方法は、一方の主面およびその反対側の他方の主面を有する基板の前記一方の主面の側に半導体層が形成されたウェハを準備する工程と、前記ウェハに対してその内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な改質領域を１つの方向に沿って形成する照射工程を含み、前記ウェハは、前記レーザ光が照射される側とは反対側の表面上の該レーザ光が通過する部位に反射防止構造を有することを特徴とする。 A third aspect of the present invention relates to a method for manufacturing a semiconductor chip, which includes a semiconductor layer on one main surface side of a substrate having one main surface and the other main surface on the opposite side. A step of preparing the formed wafer, and a laser beam is applied to the wafer with a converging point inside, and a modified region that can be used for dividing the wafer is formed along one direction. Including an irradiation step, wherein the wafer has an antireflection structure at a portion through which the laser beam passes on a surface opposite to the side irradiated with the laser beam.

前記第３の側面に係る製造方法において、前記反射防止構造は反射防止膜またはモスアイ構造でありうる。また、前記第３の側面に係る製造方法では、前記照射工程において前記レーザ光を前記一方の主面に対して垂直でない方向から前記ウェハに対して照射しうる。 In the manufacturing method according to the third aspect, the antireflection structure may be an antireflection film or a moth-eye structure. In the manufacturing method according to the third aspect, the laser beam can be irradiated to the wafer from a direction that is not perpendicular to the one main surface in the irradiation step.

本発明の第４の側面は、ＬＥＤチップの製造方法に係り、該製造方法は、一方の主面およびその反対側の他方の主面を有するＣ面サファイア基板の前記一方の主面の側に窒化ガリウム系半導体層が形成されたウェハを準備する工程と、前記ウェハに対して前記Ｃ面サファイア基板の内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な改質領域を前記Ｃ面サファイア基板のＡ軸方向に沿って形成する照射工程と、前記改質領域を利用して前記ウェハを分断する分割工程とを含み、前記照射工程においては前記ウェハの前記半導体層が形成された側の表面を基準とする集光点の深さを周期的に変化させ、それによって、前記分割工程で生じる分断面には前記集光点の深さ変化の周期に対応する周期で凹部と凸部が交互に配置された波型の凹凸面が含まれることを特徴とする。 According to a fourth aspect of the present invention, there is provided a method for manufacturing an LED chip, wherein the manufacturing method is arranged on the one main surface side of a C-plane sapphire substrate having one main surface and the other main surface on the opposite side. A step of preparing a wafer on which a gallium nitride based semiconductor layer is formed, and a laser beam that irradiates the wafer with a converging point inside the C-plane sapphire substrate to modify the wafer. An irradiation step of forming a quality region along the A-axis direction of the C-plane sapphire substrate, and a dividing step of dividing the wafer using the modified region, wherein in the irradiation step, the semiconductor of the wafer The depth of the condensing point with respect to the surface on which the layer is formed is periodically changed, so that the dividing surface generated in the dividing step corresponds to the period of the depth change of the condensing point. Concave and convex portions are alternately arranged in a cycle Characterized to include been corrugated uneven surface of the.

前記第４の側面に係る製造方法において、前記ＬＥＤチップの平面形状は長辺および短辺を有する矩形でありうる。このとき、前記長辺が前記Ａ軸方向に沿いうる。 In the manufacturing method according to the fourth aspect, the planar shape of the LED chip may be a rectangle having a long side and a short side. At this time, the long side can be along the A-axis direction.

本発明の前記第１乃至第３の側面によれば、半導体チップの歩留まりの向上に有利な技術が提供される。 According to the first to third aspects of the present invention, a technique advantageous in improving the yield of semiconductor chips is provided.

本発明の前記第４の側面によれば、ＬＥＤチップの出力の向上に有利な技術が提供される。 According to the fourth aspect of the present invention, a technique advantageous in improving the output of the LED chip is provided.

本発明の実施形態に係るＬＥＤチップの構成を模式的に示す断面図である。It is sectional drawing which shows typically the structure of the LED chip which concerns on embodiment of this invention. 準備工程で準備されるウェハの構造例を示す断面図である。It is sectional drawing which shows the structural example of the wafer prepared at a preparation process. レーザ光の集光点と該レーザ光の照射によってウェハに形成される改質領域との関係を模式的に示す断面図である。It is sectional drawing which shows typically the relationship between the condensing point of a laser beam, and the modification area | region formed in a wafer by irradiation of this laser beam. レーザ光照射装置を用いてウェハに対して第１方向に沿って第１改質領域を形成する第１照射工程を説明するための斜視図である。It is a perspective view for demonstrating the 1st irradiation process which forms a 1st modification area | region along a 1st direction with respect to a wafer using a laser beam irradiation apparatus. レーザ光照射装置を用いてウェハに対して第２方向に沿って第２改質領域を形成する第２照射工程を説明するための斜視図である。It is a perspective view for demonstrating the 2nd irradiation process which forms a 2nd modification area | region along a 2nd direction with respect to a wafer using a laser beam irradiation apparatus. 分割工程を経て得られる１つの半導体チップの構成を模式的に示す斜視図である。It is a perspective view which shows typically the structure of one semiconductor chip obtained through a division | segmentation process. 斜め割れを模式的に説明するための断面図である。It is sectional drawing for demonstrating an oblique crack typically. 集光点の深さを周期的に変更することを説明する図である。It is a figure explaining changing the depth of a condensing point periodically. ウェハにおける半導体チップの配置を説明するための図である。It is a figure for demonstrating arrangement | positioning of the semiconductor chip in a wafer. 準備工程で準備されるウェハの構造例を示す断面図である。It is sectional drawing which shows the structural example of the wafer prepared at a preparation process.

以下、添付図面を参照しながら本発明の好適な実施形態を説明する。 Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

図１は、本発明の実施形態に係る製造方法により製造される半導体チップの典型例であるＬＥＤチップについて、その構成を模式的に示す断面図である。ＬＥＤチップ１００は、第１主面１２６およびその反対側の第２主面１２７を有する基板１２０’の第１主面１２６の側に半導体層１１０’が形成された構成を有する。基板１２０’はＣ面サファイア基板である。半導体層１１０’は、例えば、窒化ガリウム系半導体層であり、基板１２０’の第１主面１２６の上に順に形成された第１導電型層（例えば、ｎ型層）１１２’と、活性層１１４と、第２導電型層（例えば、ｐ型層）１１６とを含みうる。第２導電型層１１６の表面には上部電極１３２が形成されている。第２導電型層１１２’の一部露出した表面には、下部電極１３４が形成されている。チップの周囲に存在する段差１５０’は、後述する素子分離溝１５０の名残である。 FIG. 1 is a cross-sectional view schematically showing the configuration of an LED chip that is a typical example of a semiconductor chip manufactured by a manufacturing method according to an embodiment of the present invention. The LED chip 100 has a configuration in which a semiconductor layer 110 ′ is formed on the first main surface 126 side of a substrate 120 ′ having a first main surface 126 and a second main surface 127 opposite to the first main surface 126. The substrate 120 'is a C-plane sapphire substrate. The semiconductor layer 110 ′ is, for example, a gallium nitride based semiconductor layer, a first conductivity type layer (for example, an n-type layer) 112 ′ formed in order on the first main surface 126 of the substrate 120 ′, and an active layer. 114 and a second conductivity type layer (eg, p-type layer) 116 may be included. An upper electrode 132 is formed on the surface of the second conductivity type layer 116. A lower electrode 134 is formed on a partially exposed surface of the second conductivity type layer 112 '. The step 150 ′ existing around the chip is a remnant of the element isolation groove 150 described later.

図２〜図５を参照しながらＬＥＤチップ１００の製造方法を説明する。ＬＥＤチップ１００の製造方法は、ウェハ２００を準備する準備工程と、レーザ光照射装置を用いてウェハ２００に対して第１方向に沿って第１改質領域１２２ａを形成する第１照射工程と、レーザ光照射装置を用いてウェハ２００に対して第２方向に沿って第２改質領域１２２ｂを形成する第２照射工程と、第１改質領域１２２ａおよび第２改質領域１２２ｂを利用してウェハを分断することによってウェハ２００を複数のＬＥＤチップ１００に分割する分割工程とを含む。ここで、第１方向と第２方向とは異なる方向であればよいが、典型的には、相互に直交する方向である。 A method for manufacturing the LED chip 100 will be described with reference to FIGS. The manufacturing method of the LED chip 100 includes a preparation step of preparing the wafer 200, a first irradiation step of forming the first modified region 122a along the first direction with respect to the wafer 200 using a laser light irradiation device, Utilizing the second irradiation step of forming the second modified region 122b along the second direction with respect to the wafer 200 using the laser beam irradiation apparatus, the first modified region 122a and the second modified region 122b A dividing step of dividing the wafer 200 into a plurality of LED chips 100 by dividing the wafer. Here, the first direction and the second direction may be different directions, but are typically directions orthogonal to each other.

準備工程で準備されるウェハ２００の構成を図２に示す。ウェハ２００は、第１主面１２６およびその反対側の第２主面１２７を有する基板１２０の第１主面１２６の側に半導体層１１０が形成された構造を有する。ここで、基板１２０を分割したものが前述の基板１２０’であり、半導体層１１０を分割したものが前述の半導体層１１０’であり、第１導電型層１１２を分割したものが第１導電型層１１２’である。 The configuration of the wafer 200 prepared in the preparation process is shown in FIG. The wafer 200 has a structure in which the semiconductor layer 110 is formed on the first main surface 126 side of the substrate 120 having the first main surface 126 and the second main surface 127 opposite to the first main surface 126. Here, the substrate 120 ′ is obtained by dividing the substrate 120, the semiconductor layer 110 ′ is obtained by dividing the semiconductor layer 110, and the first conductivity type is obtained by dividing the first conductivity type layer 112. Layer 112 '.

ウェハ２００に含まれる基板１２０はジャスト基板またはオフアングル付きの基板でありうる。後者の場合のオフ角は０〜±１０°でありうる。基板１２０の形状およびサイズに特段の限定はなく、例えば、直径２インチ〜６インチの円盤状でありうるし、あるいは、５０ｍｍ〜１５０ｍｍ角の板状でありうる。基板１２０の厚さは、後述の分割工程に供される段階において０．０５ｍｍ〜０．３ｍｍ、好ましくは０．０８ｍｍ〜０．２ｍｍである。通常、Ｃ面サファイア基板を用いた窒化ガリウム系ＬＥＤチップの製造では、０．４〜１．５ｍｍの厚さで供給されるＣ面サファイア基板を用いて窒化ガリウム系半導体層のエピタキシャル成長工程と電極形成工程が行われ、その後、内部集光法を用いてウェハを破断する直前（レーザ光を照射する工程の直前）に、サファイア基板の裏面にグラインディングおよびラッピングが施され、その厚さが上記範囲内に減じられる。 The substrate 120 included in the wafer 200 may be a just substrate or an off-angle substrate. The off angle in the latter case can be 0 to ± 10 °. The shape and size of the substrate 120 are not particularly limited, and may be, for example, a disk shape with a diameter of 2 inches to 6 inches, or a plate shape with a diameter of 50 mm to 150 mm. The thickness of the substrate 120 is 0.05 mm to 0.3 mm, preferably 0.08 mm to 0.2 mm, in a stage where it is subjected to a dividing step described later. Usually, in the manufacture of a gallium nitride LED chip using a C-plane sapphire substrate, an epitaxial growth process and electrode formation of a gallium nitride-based semiconductor layer using a C-plane sapphire substrate supplied at a thickness of 0.4 to 1.5 mm. Then, just before the wafer is broken using the internal condensing method (just before the laser irradiation step), the back surface of the sapphire substrate is ground and lapped, and the thickness is within the above range. Reduced to within.

第１導電型層１１２、活性層１１４および第２導電型層１１６を含む半導体層１１０はエピタキシャル成長法により基板１２０上に形成されている。窒化ガリウム系半導体のエピタキシャル成長にはＭＯＶＰＥ法、ＭＢＥ法、スパッタ法などの気相法が用いられる。半導体層１１０の厚さは通常３μｍ〜１５μｍであり、好ましくは４μｍ〜１０μｍである。第２導電型１１６の表面には上部電極１３２が形成され、また、エッチングにより形成された第１導電型層１１２の一部露出面には、下部電極１３４が形成されている。 The semiconductor layer 110 including the first conductivity type layer 112, the active layer 114, and the second conductivity type layer 116 is formed on the substrate 120 by an epitaxial growth method. Vapor phase methods such as MOVPE, MBE, and sputtering are used for epitaxial growth of gallium nitride semiconductors. The thickness of the semiconductor layer 110 is usually 3 μm to 15 μm, preferably 4 μm to 10 μm. An upper electrode 132 is formed on the surface of the second conductivity type 116, and a lower electrode 134 is formed on a partially exposed surface of the first conductivity type layer 112 formed by etching.

ウェハ２００には、また、素子分離溝１５０が形成されている。素子分離溝１５０は、例えばエッチングによって、少なくとも第１導電型層１１２に達する深さに形成されている。素子分離溝１５０の底には、基板１２０が露出していてもよいし、露出していなくてもよい。後述の第１照射工程および第２照射工程において照射されるレーザ光を反射または散乱させてウェハ２００の内部に拡げないように、素子分離溝１５０の底は第１主面１２６に平行に形成されている。 In the wafer 200, element isolation grooves 150 are also formed. The element isolation trench 150 is formed to a depth reaching at least the first conductivity type layer 112 by etching, for example. The substrate 120 may or may not be exposed at the bottom of the element isolation trench 150. The bottom of the element isolation groove 150 is formed in parallel with the first main surface 126 so that the laser light irradiated in the first irradiation process and the second irradiation process described later is reflected or scattered and does not spread inside the wafer 200. ing.

素子分離溝１５０の幅は、後述の分割工程に供される段階における基板１２０の厚さが０．１ｍｍの場合であれば、斜め割れが生じない方向については２５μｍ程度まで狭くしうる。該段階における基板１２０の厚さが小さいほど、素子分離溝１５０の幅を狭いものとしうる。素子分離溝１５０の幅に上限はないが、必要以上に広くすると、機能部位である活性層１１４および電極１３４の形成に利用される領域が狭くなるためＬＥＤチップ１００の製造コストが上昇する。 The width of the element isolation groove 150 can be reduced to about 25 μm in the direction in which the oblique crack does not occur if the thickness of the substrate 120 at the stage where it is subjected to a dividing process described later is 0.1 mm. The smaller the thickness of the substrate 120 at this stage, the narrower the element isolation trench 150 can be. There is no upper limit on the width of the element isolation trench 150, but if it is made wider than necessary, the area used for forming the active layer 114 and the electrode 134, which are functional parts, becomes narrow, and the manufacturing cost of the LED chip 100 increases.

通常、ウェハ２００の第１主面は、電極１３２、１３４の表面を除いて透光性の絶縁保護膜（図示せず）で被覆されている。 Usually, the first main surface of the wafer 200 is covered with a translucent insulating protective film (not shown) except for the surfaces of the electrodes 132 and 134.

基板１２０の第２主面１２７のうち、後述の第１照射工程および第２照射工程において照射されるレーザ光が通過する部分は、該レーザ光を強く散乱させないよう、ラッピングおよび／またはポリッシングにより形成される鏡面となっている。鏡面である代わりに、後述のモスアイ構造を有する凹凸面であってもよい。該第２の主面１２７全体がポリッシングにより平滑性の高い鏡面とされている場合、該第１照射工程および第２照射工程におけるレーザ光の集光点の深さ制御が容易になる他、該第２主面１２７上に必要に応じて形成される金属反射膜または誘電体反射膜の反射率が高くなる。 Of the second main surface 127 of the substrate 120, a portion through which laser light irradiated in the first irradiation process and the second irradiation process described later passes is formed by lapping and / or polishing so as not to scatter the laser light strongly. It has become a mirror surface. An uneven surface having a moth-eye structure described later may be used instead of the mirror surface. When the entire second main surface 127 has a mirror surface with high smoothness by polishing, it becomes easy to control the depth of the condensing point of the laser beam in the first irradiation step and the second irradiation step. The reflectivity of the metal reflection film or dielectric reflection film formed on the second main surface 127 as necessary is increased.

第１照射工程では、図４に例示するように、ウェハ２００に対してその内部に集光点（図６のＦ１）を合わせてレーザ光を照射し、ウェハ２００の分断に利用可能な第１改質領域（図６の１２２ａ）を第１方向２２に沿って形成する。ここで、第１方向２２は任意の方向であってよいが、一例では、ウェハ２００を構成している基板１２０のＡ軸（サファイアのＡ軸）に平行な方向としうる。ウェハ２００が厚い場合には、追加的なレーザ光の照射によって第１改質領域１２２ａに沿った追加的な改質領域を、該第１改質領域よりも半導体層１２０から離れた位置に形成しうる。 In the first irradiation step, as illustrated in FIG. 4, a first laser beam that can be used to divide the wafer 200 by irradiating the wafer 200 with a laser beam with the condensing point (F <b> 1 in FIG. 6) inside. The modified region (122a in FIG. 6) is formed along the first direction 22. Here, the first direction 22 may be an arbitrary direction, but in one example, the first direction 22 may be a direction parallel to the A axis of the substrate 120 constituting the wafer 200 (A axis of sapphire). When the wafer 200 is thick, an additional modified region along the first modified region 122a is formed at a position farther from the semiconductor layer 120 than the first modified region by irradiation with additional laser light. Yes.

第２照射工程では、図５に例示するように、ウェハ２００に対してその内部に集光点（図６のＦ２）を合わせてレーザ光を照射し、ウェハ２００の分断に利用可能な第２改質領域（図６の１２２ｂ）を第２方向２４に沿って形成する。ここで、第２方向２４は前記第１の方向２２と異なる任意の方向としうるが、一例では、ウェハ２００を構成している基板１２０のＭ軸（サファイアのＭ軸）に平行な方向としうる。ウェハ２００が厚い場合には、追加的なレーザ光の照射によって第２改質領域１２２ｂに沿った追加的な改質領域を、該第２改質領域よりも半導体層１２０から離れた位置に形成しうる。 In the second irradiation step, as illustrated in FIG. 5, a second laser beam that can be used to divide the wafer 200 by irradiating the wafer 200 with a laser beam with the condensing point (F <b> 2 in FIG. 6) inside. The modified region (122b in FIG. 6) is formed along the second direction 24. Here, the second direction 24 can be an arbitrary direction different from the first direction 22. However, in one example, the second direction 24 can be a direction parallel to the M axis of the substrate 120 constituting the wafer 200 (M axis of sapphire). . When the wafer 200 is thick, an additional modified region along the second modified region 122b is formed at a position farther from the semiconductor layer 120 than the second modified region by irradiation with additional laser light. Yes.

図３は、レーザ光の集光点Ｆと、該レーザ光の照射によってウェハ２００に形成される改質領域１２２との関係を模式的に示している。内部集光法では集光点から見てレーザ光が入射する側に改質領域が形成されるので、集光点Ｆを基板１２０の内部に設定してレーザ光を基板１２０の第２主面１２７の側から照射した場合には、図３に示すように、集光点Ｆを第１主面１２６側の端とする改質領域１２２が基板１２０の内部に形成される。基板の厚さ方向の広がりが約２０μｍの改質領域を形成することにより、厚さ１００μｍのＣ面サファイア基板を分断しうる。改質領域の形成時に集光点では著しい発熱が起こり、その温度は数千度にも達する。発生した熱の一部は半導体層１１０に伝播し、熱劣化によるＬＥＤチップの歩留まり低下（不良の増加）の原因となる。 FIG. 3 schematically shows the relationship between the condensing point F of the laser beam and the modified region 122 formed on the wafer 200 by the irradiation of the laser beam. In the internal condensing method, the modified region is formed on the side where the laser beam is incident as viewed from the condensing point. Therefore, the condensing point F is set inside the substrate 120 and the laser beam is transmitted to the second main surface of the substrate 120. When irradiated from the 127 side, as shown in FIG. 3, a modified region 122 having the condensing point F as an end on the first main surface 126 side is formed inside the substrate 120. A C-plane sapphire substrate having a thickness of 100 μm can be divided by forming a modified region having a spread in the thickness direction of the substrate of about 20 μm. When the modified region is formed, significant heat is generated at the condensing point, and the temperature reaches several thousand degrees. Part of the generated heat propagates to the semiconductor layer 110 and causes a decrease in yield (increase in defects) of LED chips due to thermal degradation.

以下では、ウェハ２００の内部における集光点Ｆの位置は、該ウェハの半導体層１１０が形成された側の表面の位置を基準として説明される。従って、ウェハ２００が素子分離溝１５０を有する場合には、素子分離溝１５０の底面の位置が基準となる。図３において、Ｄ_ｍｉｎは、素子分離溝１５０の底面から集光点Ｆまでの最小距離を意味している。この距離が一定である場合には、当該距離は常に最小距離である。上述のように、内部集光法では集光点から見てレーザ光が入射する側に改質領域が形成されるので、基板１２０の第２主面１２７の側からレーザ光をウェハ２００に照射した場合には、素子分離溝１５０の底面から集光点Ｆまでの距離は、該底面から改質領域１２２までの距離と略等しくなる。 Hereinafter, the position of the condensing point F inside the wafer 200 will be described with reference to the position of the surface of the wafer on the side where the semiconductor layer 110 is formed. Therefore, when the wafer 200 has the element isolation groove 150, the position of the bottom surface of the element isolation groove 150 is a reference. In FIG. 3, D _min means the minimum distance from the bottom surface of the element isolation groove 150 to the condensing point F. When this distance is constant, the distance is always the minimum distance. As described above, in the internal focusing method, the modified region is formed on the side on which the laser beam is incident as viewed from the focusing point. Therefore, the laser beam is irradiated onto the wafer 200 from the second main surface 127 side of the substrate 120. In this case, the distance from the bottom surface of the element isolation groove 150 to the condensing point F is substantially equal to the distance from the bottom surface to the modified region 122.

分割工程では、第１方向２２に沿って形成された第１改質領域１２２ａと第２方向２４に沿って形成された第２改質領域１２２ｂとを利用して、ブレーキング装置によってウェハ２００を分断することによって、ウェハ２００を複数のＬＥＤチップ１００に分割する。 In the dividing step, the wafer 200 is formed by the braking device using the first modified region 122a formed along the first direction 22 and the second modified region 122b formed along the second direction 24. By dividing, the wafer 200 is divided into a plurality of LED chips 100.

図６は、分割工程を経て得られる１つのＬＥＤチップ１００の構成を模式的に示す斜視図である。ＬＥＤチップ１００の形状は略直方体であり、第１方向（ここではＡ軸）に沿った一対（２つ）の側面１０１と、第２方向（ここではＭ軸）に沿った一対（２つ）の側面１０２とを有する。側面１０１には、集光点Ｆ１に対応する深さに第１改質領域１２２ａが形成され、側面１０２には、集光点Ｆ２に対応する深さに第２改質領域１２２ｂが形成されている。この例では、第１照射工程における素子分離溝１５０の底面から集光点Ｆ１までの最小距離Ｄ_ｍｉｎ１が、第２照射工程における素子分離溝１５０の底面から集光点Ｆ２までの最小距離Ｄ_ｍｉｎ２よりも小さい（Ｄ_ｍｉｎ１＜Ｄ_ｍｉｎ２）。なお、便宜上、図６では集光点Ｆ１、Ｆ２がそれぞれ改質領域１２２ａ、１２２ｂの中央付近に位置するように描かれているが、実際には、基板１２０に対しレーザ光を上方（第２主面１２７側）から入射させた場合には、集光点Ｆ１、Ｆ２の位置はそれぞれ改質領域１２２ａ、１２２ｂの下端となり、反対に、下方（第１主面１２６側）から入射させた場合には、集光点Ｆ１、Ｆ２の位置はそれぞれ改質領域１２２ａ、１２２ｂの上端となる。 FIG. 6 is a perspective view schematically showing the configuration of one LED chip 100 obtained through the dividing step. The shape of the LED chip 100 is a substantially rectangular parallelepiped, and a pair (two) of side surfaces 101 along the first direction (here, the A axis) and a pair (two) along the second direction (here, the M axis). Side surface 102. A first modified region 122a is formed on the side surface 101 at a depth corresponding to the condensing point F1, and a second modified region 122b is formed on the side surface 102 at a depth corresponding to the condensing point F2. Yes. In this example, the minimum distance _{D min1} from the bottom surface of the isolation trench 150 in the first irradiation step until the focal point F1 is the minimum distance _D from the bottom of the isolation trench 150 in the second irradiation step until the focal point F2 _min2 smaller than _{_(D} min1 _{<D min2).} For convenience, in FIG. 6, the condensing points F1 and F2 are drawn so as to be located near the centers of the modified regions 122a and 122b, respectively. When incident from the main surface 127 side), the positions of the condensing points F1 and F2 are the lower ends of the modified regions 122a and 122b, respectively, and conversely, when incident from below (first main surface 126 side) The positions of the condensing points F1 and F2 are the upper ends of the modified regions 122a and 122b, respectively.

第１改質領域１２２ａの形成に伴う発熱に起因する半導体層１１０の劣化を抑えるために、図８に例示するように集光点Ｆ１の深さを周期的に変化させることができる。同様に、第２改質領域１２２ｂの形成に伴う発熱による半導体層１１０の劣化を抑えるために、同図に例示するように集光点Ｆ２の深さを周期的に変化させることができる。この場合、集光点の深さ変化の周期は、集光点Ｆ１については、第１改質領域１２２ａに沿って形成されるＬＥＤチップの側面１０１の長さ（図８の例ではＡ軸方向の長さ）の、好ましくは２分の１以下、より好ましくは５分の１以下、特に好ましくは１０分の１以下である。また、集光点Ｆ２については、第２改質領域１２２ｂに沿って形成されるＬＥＤチップの側面１０２の長さ（図８の例ではＭ軸方向の長さ）の、好ましくは２分の１以下、より好ましくは５分の１以下、特に好ましくは１０分の１以下である。ＬＥＤチップ１００の側面１０１、１０２上における集光点Ｆ１、Ｆ２それぞれの軌跡は図８の例では矩形波状であるが、限定されるものではなく、正弦波状、三角波状、のこぎり波状、台形波状などであってもよい。１周期内での集光点の深さの変化幅（最大深さと最小深さとの差）は、ウェハの厚さの３分の１以上、さらには２分の１以上としうる。 In order to suppress the deterioration of the semiconductor layer 110 due to the heat generation associated with the formation of the first modified region 122a, the depth of the condensing point F1 can be periodically changed as illustrated in FIG. Similarly, in order to suppress deterioration of the semiconductor layer 110 due to heat generation accompanying the formation of the second modified region 122b, the depth of the condensing point F2 can be periodically changed as illustrated in FIG. In this case, the period of the depth change of the condensing point is the length of the side surface 101 of the LED chip formed along the first modified region 122a for the condensing point F1 (in the A-axis direction in the example of FIG. 8). The length is preferably 1/2 or less, more preferably 1/5 or less, and particularly preferably 1/10 or less. Further, with respect to the condensing point F2, it is preferably one half of the length of the side surface 102 of the LED chip formed along the second modified region 122b (the length in the M-axis direction in the example of FIG. 8). In the following, it is more preferably 1/5 or less, particularly preferably 1/10 or less. The trajectories of the condensing points F1 and F2 on the side surfaces 101 and 102 of the LED chip 100 are rectangular wave shapes in the example of FIG. It may be. The change width (the difference between the maximum depth and the minimum depth) of the depth of the condensing point within one cycle may be one third or more of the wafer thickness, and more than one half.

Ｃ面サファイア基板に対してＡ軸に沿って改質領域を形成してそれを起点として該基板を分断すると、図７（ａ）に模式的に示すように、該基板の主面に直交する平面に対して傾斜した分断面が形成される傾向が認められる。一方、Ｃ面サファイア基板に対してＭ軸に沿って改質領域を形成してそれを起点として該基板を分断すると、図７（ｂ）に模式的に示すように、該基板の主面にほぼ直交する分断面が形成される傾向が認められる。即ち、Ａ軸に沿った改質領域およびＭ軸に沿った改質領域を同一条件で形成した場合において、Ａ軸に沿ってウェハを分断したときに形成される分断面の理想的分断面（Ａ軸に平行で第１主面１２６に直交する平面）からの乖離量７０１の最大値は、Ｍ軸に沿ってウェハを分断したときに形成される分断面の理想的分断面（Ｍ軸に平行で第１主面１２６に直交する平面）からの乖離量７０２の最大値より大きい。 When a modified region is formed along the A axis with respect to the C-plane sapphire substrate and the substrate is divided from the modified region, the substrate is perpendicular to the main surface of the substrate as schematically shown in FIG. There is a tendency to form a cross section inclined with respect to the plane. On the other hand, when a modified region is formed along the M axis with respect to the C-plane sapphire substrate and the substrate is divided from the modified region, as shown schematically in FIG. There is a tendency to form cross sections that are substantially orthogonal. That is, in the case where the modified region along the A axis and the modified region along the M axis are formed under the same conditions, the ideal sectional surface of the sectional surface formed when the wafer is divided along the A axis ( The maximum value of the deviation 701 from the plane parallel to the A axis and perpendicular to the first main surface 126 is an ideal dividing plane (in the M axis) formed by dividing the wafer along the M axis. Larger than the maximum value of the amount of deviation 702 from a plane that is parallel and orthogonal to the first major surface 126.

ここで、乖離量の最大値が大きいことは、前述の斜め割れの程度が高いこと、即ち、半導体層が素子機能部において割れた不良チップが発生する確率が高いことを意味する。このような不良チップの発生を抑えるためには、素子分離溝の底面からレーザ光の集光点までの距離を小さくすることが好ましい。しかしながら、この距離を小さくするにつれて、改質領域の形成時に発生する熱に起因する半導体層の劣化は著しいものとなりうる。 Here, a large maximum value of the deviation amount means that the degree of the above-described oblique cracking is high, that is, the probability that a defective chip in which the semiconductor layer is cracked in the element function portion is high. In order to suppress the occurrence of such defective chips, it is preferable to reduce the distance from the bottom surface of the element isolation groove to the condensing point of the laser beam. However, as this distance is reduced, the deterioration of the semiconductor layer due to the heat generated during the formation of the modified region can become significant.

ゆえに、第１方向２２がサファイアのＡ軸に平行であり、第２方向２４がサファイアのＭ軸に平行である場合には、Ｄ_ｍｉｎ１＜Ｄ_ｍｉｎ２とすることが望ましい。ここで、Ｄ_ｍｉｎ１は第１方向に沿って第１改質領域１２２ａを形成する際の、ウェハ２００の半導体層１１０が形成された側の表面からレーザ光の集光点Ｆ１までの最小距離であり、Ｄ_ｍｉｎ２は第２方向に沿って第２改質領域１２２ｂを形成する際の、ウェハ２００の半導体層１１０が形成された側の表面からレーザ光の集光点Ｆ２までの最小距離である。Ｄ_ｍｉｎ１＜Ｄ_ｍｉｎ２とすることにより、第１改質領域１２２ａを起点とするウェハ２００の斜め割れに起因した不良チップの発生を抑えつつ、第２改質領域１２２ｂの形成時の発熱に起因する不良チップの発生を抑えることができる。改質領域形成時の発熱に起因する不良チップとは、該発熱による半導体層の熱劣化のために素子特性（例えば発光効率）が低下した不良チップである。Ｄ_ｍｉｎ１とＤ_ｍｉｎ２の差は１０μｍ以上、さらには２０μｍ以上に調整されうる。 Therefore, when the first direction 22 is parallel to the A axis of sapphire and the second direction 24 is parallel to the M axis of sapphire, it is desirable that D _min1 <D _min2 . Here, D _min1 is the minimum distance from the surface of the wafer 200 on the side where the semiconductor layer 110 is formed to the laser beam condensing point F1 when forming the first modified region 122a along the first direction. D _min2 is the minimum distance from the surface of the wafer 200 on which the semiconductor layer 110 is formed to the laser beam condensing point F2 when forming the second modified region 122b along the second direction. . By _setting D _min1 <D _min2 , the generation of defective chips due to oblique cracking of the wafer 200 starting from the first modified region 122a is suppressed, and the heat is generated when the second modified region 122b is formed. Generation of defective chips can be suppressed. A defective chip caused by heat generation at the time of forming a modified region is a defective chip whose element characteristics (for example, light emission efficiency) are reduced due to thermal degradation of the semiconductor layer due to the heat generation. The difference between D _min1 and D _min2 can be adjusted to 10 μm or more, and further to 20 μm or more.

第１照射工程および第２照射工程において、レーザ光をウェハ２００に対し半導体層１１０が形成された側とは反対側から照射する場合に、Ｄ_ｍｉｎ１＜Ｄ_ｍｉｎ２という条件を採用するにあたっては、Ｄ_ｍｉｎ１は５μｍ以上５０μｍ以下、好ましくは１０μｍ以上３０μｍ以下の範囲内に調整され、Ｄ_ｍｉｎ２は４０μｍ以上、好ましくは５０μｍ以上に調整されうる。集光点の深さは、分割工程に供される段階においてウェハ内部に分断に利用可能な改質領域が存在するように決定されればよいので、例えば該段階におけるウェハ２００の厚さが１００μｍの場合であれば、Ｄ_ｍｉｎ２は好ましくは８０μｍ以下の範囲内で調整されうる。Ｄ_ｍｉｎ２がある一定値を超えた範囲では、第２改質領域の形成にともなう半導体層の熱劣化の程度がＤ_ｍｉｎ２に実質的に依存しなくなることがありうる。その場合はＤ_ｍｉｎ２を該範囲内の最小値に設定してもよい。 In the first irradiation process and the second irradiation process, when the laser beam is irradiated from the side opposite to the side on which the semiconductor layer 110 is formed on the wafer 200, D _min1 <D _min2 _min1 is 5μm or 50 [mu] m or less, preferably adjusted to the range of 10μm or 30μm or _{less, D min2} is 40μm or more, it can preferably be adjusted to more than 50 [mu] m. The depth of the condensing point may be determined so that there is a modified region that can be used for the division inside the wafer at the stage provided for the dividing process. For example, the thickness of the wafer 200 at this stage is 100 μm. In this case, D _min2 is preferably adjusted within a range of 80 μm or less. In a range where D _min2 exceeds a certain value, the degree of thermal degradation of the semiconductor layer accompanying the formation of the second modified region may not substantially depend on D _min2 . In that case, D _min2 may be set to the minimum value within the range.

第１照射工程および第２照射工程においてレーザ光をウェハ２００に対し半導体層１１０が形成された側から照射する場合に、Ｄ_ｍｉｎ１＜Ｄ_ｍｉｎ２という条件を採用するにあたっては、Ｄ_ｍｉｎ１は２５μｍ以上７０μｍ以下の範囲内に調整され、Ｄ_ｍｉｎ２は６０μｍ以上に調整されうる。例えば分割工程に供される段階におけるウェハ２００の厚さが１００μｍの場合であれば、Ｄ_ｍｉｎ２は好ましくは９５μｍ以下の範囲内で調整されうる。 When the laser beam is irradiated from the side on which the semiconductor layer 110 is formed on the wafer 200 in the first irradiation step and the second irradiation step, D _min1 is 25 μm or more and 70 μm when the condition of D _min1 <D _min2 is adopted. It is adjusted within the following range, and D _min2 can be adjusted to 60 μm or more. For example, if the thickness of the wafer 200 at the stage where it is subjected to the dividing step is 100 μm, D _min2 can be adjusted within a range of preferably 95 μm or less.

レーザ光をウェハ２００に対しいずれの側から照射するにせよ、Ｄ_ｍｉｎ１＜Ｄ_ｍｉｎ２という条件を採用するにあたり、集光点Ｆ１およびＦ２の位置は基板１２０の内部とすることが、レーザ光の照射による半導体層１１０の熱劣化に起因する不良チップの発生を抑えるうえで好ましい。 Regardless of which side the laser beam is irradiated on the wafer 200, the laser beam irradiation should be performed such that the positions of the condensing _points F1 and F2 are within the substrate 120 when the condition of D _min1 <D _min2 is adopted. This is preferable for suppressing generation of defective chips due to thermal degradation of the semiconductor layer 110 due to the above.

Ｄ_ｍｉｎ１＜Ｄ_ｍｉｎ２という条件は、図８に示す例のように、集光点の深さを周期的に変化させる場合においても採用しうる。 The condition of D _min1 <D _min2 can also be employed when the depth of the condensing point is periodically changed as in the example shown in FIG.

ＬＥＤチップ１００の上面を長方形（長辺および短辺を有する矩形）とする場合に、Ｄ_ｍｉｎ１＜Ｄ_ｍｉｎ２という条件を採用するにあたっては、第１方向に沿った辺が短辺となり、第２方向に沿った辺が長辺となるように、ウェハ上にＬＥＤチップを配置することが好ましい。したがって、第１方向がサファイアのＡ軸方向、第２方向がサファイアのＭ軸方向である場合には、図９に示すチップ配置Ｃ１を採用することが好ましい。その理由は、第１改質領域１２２ａの形成に伴う半導体層１１０の熱劣化の度合が、第２改質領域１２２ｂの形成に伴うそれよりも大であるため、第１改質領域１２２ａの方向（第１方向）を短辺に沿わせた方が、１つのＬＥＤチップ１００に含まれる半導体層１１０の熱劣化した部分の量が少なくなるからである。このようなチップ配置による効果は、該長辺の長さの該短辺の長さに対する比率が大きくなるにつれて顕著となる。例えば、該比率が２以上のときである。 When the upper surface of the LED chip 100 is a rectangle (a rectangle having a long side and a short side), in adopting the condition of D _min1 <D _min2 , the side along the first direction becomes the short side, and the second direction It is preferable to arrange the LED chip on the wafer so that the side along the line becomes a long side. Therefore, when the first direction is the A-axis direction of sapphire and the second direction is the M-axis direction of sapphire, it is preferable to employ the chip arrangement C1 shown in FIG. The reason is that the degree of thermal degradation of the semiconductor layer 110 associated with the formation of the first modified region 122a is greater than that associated with the formation of the second modified region 122b. This is because the amount of the thermally deteriorated portion of the semiconductor layer 110 included in one LED chip 100 is reduced when the (first direction) is along the short side. The effect of such chip arrangement becomes more prominent as the ratio of the length of the long side to the length of the short side increases. For example, when the ratio is 2 or more.

Ｄ_ｍｉｎ１＜Ｄ_ｍｉｎ２という条件の採用により歩留まりの改善効果が得られるのは、基板がＣ面サファイア基板であり、かつ、第１方向、第２方向がそれぞれＡ軸、Ｍ軸に平行である場合だけに限らない。次のような場合においては、基板が特定方向に斜め割れする傾向を有さなくても、Ｄ_ｍｉｎ１＜Ｄ_ｍｉｎ２という条件の採用が有利となる。それは、第１方向に沿って形成される分断面に許容される理想的分断面からの乖離量（図７参照）よりも、第２方向に沿った分断に許容される同乖離量が大きい場合である。具体例としては、第１方向に沿った素子分離溝よりも第２方向に沿った素子分離溝を幅広に形成する場合がある。素子分離溝の幅を第１方向と第２方向とでこのように相違させると同時に、Ｄ_ｍｉｎ１＜Ｄ_ｍｉｎ２とすることにより、半導体層が素子機能部において割れた不良チップの発生を抑制しつつ、第２改質領域の形成に伴う半導体層の熱劣化を軽減しうる。半導体チップの上面形状が長方形であるときには、さらに、該長方形の短辺を第１方向に沿わせ、長辺を第２方向に沿わせることにより、熱劣化による不良チップの発生をより効果的に抑制しうるであろう。 The use of the condition of D _min1 <D _min2 can improve the yield when the substrate is a C-plane sapphire substrate and the first direction and the second direction are parallel to the A axis and the M axis, respectively. Not only. In the following cases, it is advantageous to adopt the condition of D _min1 <D _min2 even if the substrate does not have a tendency to obliquely crack in a specific direction. That is, when the amount of deviation allowed for the division along the second direction is larger than the amount of deviation from the ideal division (see FIG. 7) allowed for the division formed along the first direction. It is. As a specific example, the element isolation groove along the second direction may be formed wider than the element isolation groove along the first direction. As this difference is so as the width of the isolation trench between the first and second directions, by a D _{min1 <D} _min2, the semiconductor layer while suppressing the occurrence of cracks was bad chip in the device function unit The thermal deterioration of the semiconductor layer accompanying the formation of the second modified region can be reduced. When the upper surface shape of the semiconductor chip is a rectangle, the short side of the rectangle is further along the first direction and the long side is along the second direction, so that the generation of defective chips due to thermal degradation is more effectively generated. Could be suppressed.

好ましい一例では、Ｃ面ＧａＮ基板を用いた半導体チップを製造するにあたり、第１方向（Ａ軸方向またはＭ軸方向）に沿った素子分離溝の幅を１０μ〜２０μｍ、第１方向に直交する第２方向に沿った素子分離溝の幅を２５〜４０μｍに形成するとともに、Ｄ_ｍｉｎ１＜Ｄ_ｍｉｎ２とすることができる。Ｃ面ＧａＮ基板では、Ａ軸に沿った分断面が形成されるように基板を分断するときと、Ｍ軸に沿った分断面が形成されるように基板を分断するときとで、形成される分断面の傾斜に殆ど違いがない。 In a preferred example, in manufacturing a semiconductor chip using a C-plane GaN substrate, the width of the element isolation groove along the first direction (A-axis direction or M-axis direction) is 10 μm to 20 μm, and the first direction orthogonal to the first direction is used. While the width of the element isolation groove along the two directions is formed to 25 to 40 μm, D _min1 <D _min2 can be _satisfied . The C-plane GaN substrate is formed when the substrate is divided so that a divided section along the A axis is formed, and when the substrate is divided so that a divided section along the M axis is formed. There is almost no difference in the inclination of the section.

以下では、その他の好適な実施形態について説明する。 In the following, other preferred embodiments will be described.

改質領域の形成に伴う半導体層１１０の熱劣化は、図１０に示す例のように、素子分離溝１５０の表面に反射防止構造ＡＲを設けることによって抑制されうる。この反射防止構造ＡＲは、半導体層１１０が形成された側とは反対側からウェハ２００の内部に入射したレーザ光のうち、改質領域の形成過程で消費されない余剰成分（集光点でウェハに吸収されない成分）を、素子分離溝の底面を通して速やかにウェハの外部に放出させる働きをする。それによって、該余剰成分がウェハ内部を伝播して電極等に達し、そこで吸収されることにより生じる発熱に起因する素子の劣化が防止される。レーザ光を半導体層が形成された側からウェハに入射させる場合には、基板の第２主面上の該レーザ光が通過する部位に同様の反射防止構造を設けることにより、同様の効果を得ることができる。 Thermal degradation of the semiconductor layer 110 due to the formation of the modified region can be suppressed by providing the antireflection structure AR on the surface of the element isolation trench 150 as in the example shown in FIG. This anti-reflection structure AR is a surplus component that is not consumed in the process of forming the modified region of the laser light incident on the inside of the wafer 200 from the side opposite to the side where the semiconductor layer 110 is formed (on the wafer at the condensing point). The non-absorbed component) is quickly released to the outside of the wafer through the bottom surface of the element isolation groove. Thereby, the excess component propagates through the wafer and reaches the electrode or the like, and is prevented from deteriorating due to heat generated by being absorbed therein. When laser light is incident on the wafer from the side on which the semiconductor layer is formed, the same effect can be obtained by providing a similar antireflection structure on the second main surface of the substrate through which the laser light passes. be able to.

反射防止構造ＡＲは、例えば、単層もしくは多層構造の反射防止膜（光学薄膜）である。この反射防止膜はウェハ表面を保護するための保護膜を兼用しうる。あるいは、反射防止構造ＡＲはモスアイ構造でありうる。モスアイ構造とは入射光の波長よりも短い微細構造パターンを用いた反射抑制構造として知られているものであり、その反射抑制原理や具体的構造については例えば特開２００６−３８９２８号公報を参照しうる。一般的には、円錐形や四角錐形などの錐形体の突起を規則的に配列したサブミクロンスケールの凹凸パターンが用いられ、入射する光に対する屈折率を連続的に変化させ、屈折率の不連続界面を消失させるという原理によって反射を抑制するものである。モスアイ構造は、素子分離溝の底面に露出する半導体層または基板の表面を加工することにより、あるいは、該底面上に形成する絶縁保護膜の表面を加工することにより形成しうる。 The antireflection structure AR is, for example, an antireflection film (optical thin film) having a single layer or a multilayer structure. This antireflection film can also serve as a protective film for protecting the wafer surface. Alternatively, the antireflection structure AR may be a moth-eye structure. The moth-eye structure is known as a reflection suppression structure using a fine structure pattern shorter than the wavelength of incident light. For the reflection suppression principle and specific structure, refer to, for example, JP-A-2006-38928. sell. In general, a submicron-scale concavo-convex pattern in which conical protrusions such as cones and quadrangular pyramids are regularly arranged is used, and the refractive index for incident light is continuously changed to reduce the refractive index. Reflection is suppressed by the principle of eliminating the continuous interface. The moth-eye structure can be formed by processing the surface of the semiconductor layer or the substrate exposed on the bottom surface of the element isolation trench, or by processing the surface of the insulating protective film formed on the bottom surface.

上記の反射防止構造が特に有用となるのは、Ｃ面サファイア基板などの特定方向に斜め割れを生じやすい基板の内部に、改質領域を形成するためのレーザ光をその斜め割れにより生じる分断面と平行となるように入射させる場合である。なぜなら、基板の主面に垂直でない方向からレーザ光をウェハに入射させることから、反射防止構造を設けないと、ウェハ内部に留まるレーザ光の余剰成分が基板内部をその主面に平行な方向に伝播しやすいからである。このような場合に反射防止構造として用いる反射防止膜の設計にあたっては、当該反射防止膜に対するレーザ光の入射角度を考慮すべきである。 The above-described antireflection structure is particularly useful when a laser beam for forming a modified region is generated by oblique cracking in a substrate that is susceptible to oblique cracking in a specific direction such as a C-plane sapphire substrate. In this case, the light is incident so as to be parallel to the line. This is because laser light is incident on the wafer from a direction that is not perpendicular to the main surface of the substrate. Therefore, if an antireflection structure is not provided, an excess component of the laser light that remains inside the wafer is directed in a direction parallel to the main surface of the substrate. It is easy to propagate. In designing the antireflection film used as the antireflection structure in such a case, the incident angle of the laser beam with respect to the antireflection film should be considered.

図８に示す例において、集光点Ｆ１の深さを周期的に変化させて形成される第１改質領域１２２ａを起点として、ウェハ２００が斜め割れすることにより生じる分断面（ＬＥＤチップ１００の側面１０１）は、図示は省略されているが、集光点の深さ変化の周期に対応する周期で凹部と凸部が交互に配置された波型の凹凸面を含むものとなる。この凹凸面では全反射が抑制されるので、活性層１１４で生じる光はこの凹凸面から効率よくＬＥＤチップ１００の外部に放出されることになる。したがって、このＬＥＤチップ１００は、図８の図示とは逆に、基板のＡ軸方向を長方形状のチップ上面の長辺に沿わせる（図９のチップ配置Ｃ２を採用する）ことによって、光取出し効率の増加による出力向上を図ることができる。 In the example shown in FIG. 8, the sectional surface (the LED chip 100 of the LED chip 100) generated by the oblique cracking of the wafer 200 starting from the first modified region 122 a formed by periodically changing the depth of the condensing point F <b> 1. Although not shown, the side surface 101) includes a corrugated concavo-convex surface in which concave portions and convex portions are alternately arranged at a period corresponding to the period of the depth change of the condensing point. Since the total reflection is suppressed on the uneven surface, the light generated in the active layer 114 is efficiently emitted from the uneven surface to the outside of the LED chip 100. Therefore, in the LED chip 100, contrary to the illustration in FIG. 8, the light extraction is performed by making the A-axis direction of the substrate run along the long side of the upper surface of the rectangular chip (adopting the chip arrangement C <b> 2 in FIG. 9). The output can be improved by increasing the efficiency.

本発明の実施形態に係る半導体チップの製造方法には、次の（１）〜（１９）に記載の方法が含まれる。
（１）第１主面およびその反対側の第２主面を有する基板の前記第１主面の側に半導体層が形成されたウェハを準備する工程と、前記ウェハに対してその内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な第１改質領域を第１方向に沿って形成する第１照射工程と、前記ウェハに対してその内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な第２改質領域を前記第１方向とは異なる第２方向に沿って形成する第２照射工程とを含み、前記ウェハの前記半導体層が形成された側の表面から前記第１照射工程における集光点までの最小距離をＤ _ｍｉｎ１、前記ウェハの前記半導体層が形成された側の表面から前記第２照射工程における集光点までの最小距離をＤ _ｍｉｎ２としたとき、Ｄ _ｍｉｎ１＜Ｄ _ｍｉｎ２である、半導体チップの製造方法。
（２）前記第１改質領域を利用して前記ウェハを分断したときに形成される分断面の前記第１方向に平行で前記第１主面に直交する第１平面からの乖離量の最大値が、前記第２改質領域を利用して前記ウェハを分断したときに形成される分断面の前記第２方向に平行で前記第１主面に直交する第２平面からの乖離量の最大値より大きい、前記（１）に記載の製造方法。
（３）前記基板がＣ面サファイア基板であり、前記第１方向が該Ｃ面サファイア基板のＡ軸に沿った方向であり、前記第２方向が該Ｃ面サファイア基板のＭ軸に沿った方向である、前記（２）に記載の製造方法。
（４）前記ウェハは前記半導体層が形成された側の面に前記第１方向に沿った第１素子分離溝と前記第２方向に沿った第２素子分離溝とを有し、前記Ｄ _ｍｉｎ１は前記第１素子分離溝の底面から前記第１照射工程における集光点までの最小距離であり、前記Ｄ _ｍｉｎ２は前記第２素子分離溝の底面から前記第２照射工程における集光点までの最小距離であり、前記第１素子分離溝の幅よりも前記第２素子分離溝の幅が広い、前記（１）に記載の製造方法。
（５）前記第１照射工程では、前記Ｄ _ｍｉｎ１が５μｍ以上５０μｍ以下の範囲内に調整される、前記（１）〜（４）のいずれかの製造方法。
（６）Ｄ_ｍｉｎ１とＤ_ｍｉｎ２の差が１０μｍ以上に調整される、前記（１）〜（５）のいずれかに記載の製造方法。
（７）前記半導体チップの平面形状は長辺および短辺を有する矩形であり、該短辺が前記第１方向に沿っている、前記（１）〜（６）のいずれかの製造方法。
（８）前記第１照射工程では、前記ウェハの前記半導体層が形成された側の表面を基準とする集光点の深さを周期的に変化させる、前記（１）〜（７）のいずれかに記載の製造方法。
（９）前記第２照射工程では、前記ウェハの前記半導体層が形成された側の表面を基準とする集光点の深さを周期的に変化させる、前記（１）〜（８）のいずれかに記載の製造方法。
（１０）前記ウェハは、前記第１照射工程でレーザ光が照射される側とは反対側の表面上の該レーザ光が通過する部位に反射防止構造を有する、前記（１）〜（９）のいずれかに記載の製造方法。
（１１）前記ウェハは、前記第２照射工程でレーザ光が照射される側とは反対側の表面上の該レーザ光が通過する部位に反射防止構造を有する、前記（１）〜（１０）のいずれかに記載の製造方法。
（１２）一方の主面およびその反対側の他方の主面を有する基板の前記一方の主面の側に半導体層が形成されたウェハを準備する工程と、前記ウェハに対してその内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な改質領域を１つの方向に沿って形成する照射工程を含み、前記照射工程では、前記ウェハの前記半導体層が形成された側の表面を基準とする集光点の深さを周期的に変化させる、半導体チップの製造方法。
（１３）前記集光点の深さ変化の周期は、前記１つの方向に沿って形成される半導体チップの側面の長さの２分の１以下である、前記（１２）に記載の製造方法。
（１４）前記集光点の深さの１周期内での変化幅は、前記ウェハの厚さの３分の１以上である、前記（１２）または（１３）に記載の製造方法。
（１５）一方の主面およびその反対側の他方の主面を有する基板の前記一方の主面の側に半導体層が形成されたウェハを準備する工程と、前記ウェハに対してその内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な改質領域を１つの方向に沿って形成する照射工程を含み、前記ウェハは、前記レーザ光が照射される側とは反対側の表面上の該レーザ光が通過する部位に反射防止構造を有する、半導体チップの製造方法。
（１６）前記反射防止構造は反射防止膜またはモスアイ構造である、前記（１５）に記載の製造方法。
（１７）前記照射工程において前記レーザ光を前記第一方の主面に対して垂直でない方向から前記ウェハに対して照射する、前記（１５）または（１６）に記載の製造方法。
（１８）一方の主面およびその反対側の他方の主面を有するＣ面サファイア基板の前記一方の主面の側に窒化ガリウム系半導体層が形成されたウェハを準備する工程と、前記ウェハに対して前記Ｃ面サファイア基板の内部に集光点を合わせてレーザ光を照射し、前記ウェハの分断に利用可能な改質領域を前記Ｃ面サファイア基板のＡ軸方向に沿って形成する照射工程と、前記改質領域を利用して前記ウェハを分断する分割工程とを含み、前記照射工程においては前記ウェハの前記半導体層が形成された側の表面を基準とする集光点の深さを周期的に変化させ、それによって、前記分割工程で生じる分断面には前記集光点の深さ変化の周期に対応する周期で凹部と凸部が交互に配置された波型の凹凸面が含まれる、ＬＥＤチップの製造方法。
（１９）前記ＬＥＤチップの平面形状は長辺および短辺を有する矩形であり、前記長辺が前記Ａ軸方向に沿っている、前記（１８）に記載の製造方法。 The semiconductor chip manufacturing method according to the embodiment of the present invention includes the following methods (1) to (19).
(1) preparing a wafer having a semiconductor layer formed on the first main surface side of a substrate having a first main surface and a second main surface opposite to the first main surface; A first irradiation step of irradiating a laser beam with a light spot to form a first modified region that can be used for dividing the wafer along a first direction, and a condensing point inside the wafer with respect to the first irradiation step And a second irradiation step of forming a second modified region that can be used for dividing the wafer along a second direction different from the first direction, and D _{min1 is} the minimum distance from the surface on the side where the semiconductor layer is formed to the condensing point in the first irradiation step, and the condensing point in the second irradiation step from the surface on the side where the semiconductor layer of the wafer is formed when the minimum distance to the set to D _min2, _{D min} <A D _min2, a method of manufacturing a semiconductor chip.
(2) The maximum amount of divergence from a first plane that is parallel to the first direction and orthogonal to the first main surface of a divided section formed when the wafer is divided using the first modified region. The maximum value of the divergence amount from the second plane that is parallel to the second direction and perpendicular to the first main surface of the divided section formed when the wafer is divided using the second modified region The production method according to (1), which is larger than the value.
(3) The substrate is a C-plane sapphire substrate, the first direction is a direction along the A-axis of the C-plane sapphire substrate, and the second direction is a direction along the M-axis of the C-plane sapphire substrate. The production method according to (2), wherein
(4) The wafer has a first element isolation groove along the first direction and a second element isolation groove along the second direction on the surface on which the semiconductor layer is formed, and the D _min1 Is the minimum distance from the bottom surface of the first element separation groove to the condensing point in the first irradiation step, and D _min2 is from the bottom surface of the second element separation groove to the condensing point in the second irradiation step. The manufacturing method according to (1), which is the minimum distance and the width of the second element isolation groove is wider than the width of the first element isolation groove.
(5) The manufacturing method according to any one of (1) to (4), wherein, in the first irradiation step, the D _min1 is adjusted within a range of 5 μm to 50 μm.
(6) The manufacturing method according to any one of (1) to (5), wherein a difference between D _min1 and D _min2 is adjusted to 10 μm or more.
(7) The manufacturing method according to any one of (1) to (6), wherein the planar shape of the semiconductor chip is a rectangle having a long side and a short side, and the short side is along the first direction.
(8) In the first irradiation step, any one of (1) to (7), in which the depth of the condensing point is periodically changed with reference to the surface of the wafer on which the semiconductor layer is formed. The manufacturing method of crab.
(9) In any one of (1) to (8), in the second irradiation step, the depth of the condensing point with respect to the surface of the wafer on which the semiconductor layer is formed is periodically changed. The manufacturing method of crab.
(10) The (1) to (9), wherein the wafer has an antireflection structure at a portion through which the laser beam passes on a surface opposite to the side irradiated with the laser beam in the first irradiation step. The manufacturing method in any one of.
(11) The said wafer has an antireflection structure in the site | part through which this laser beam passes on the surface on the opposite side to the side irradiated with a laser beam by the said 2nd irradiation process (1)-(10) The manufacturing method in any one of.
(12) preparing a wafer having a semiconductor layer formed on the one main surface side of the substrate having one main surface and the other main surface on the opposite side; Including an irradiation step in which a modified region that can be used for dividing the wafer is formed in one direction by irradiating a laser beam with a light spot aligned, and in the irradiation step, the semiconductor layer of the wafer is formed A method for manufacturing a semiconductor chip, wherein the depth of the condensing point with respect to the surface on the other side is periodically changed.
(13) The manufacturing method according to (12), wherein the depth change period of the condensing point is less than or equal to one half of the length of the side surface of the semiconductor chip formed along the one direction. .
(14) The manufacturing method according to (12) or (13), wherein a change width within one cycle of the depth of the condensing point is one third or more of the thickness of the wafer.
(15) preparing a wafer having a semiconductor layer formed on the one main surface side of the substrate having one main surface and the other main surface on the opposite side; Including an irradiation step of forming a modified region that can be used to divide the wafer along one direction by irradiating the laser beam with a light spot, and the wafer is the side irradiated with the laser beam A method of manufacturing a semiconductor chip, comprising an antireflection structure at a site on the opposite surface through which the laser beam passes.
(16) The manufacturing method according to (15), wherein the antireflection structure is an antireflection film or a moth-eye structure.
(17) The manufacturing method according to (15) or (16), wherein in the irradiation step, the laser beam is irradiated to the wafer from a direction that is not perpendicular to the first main surface.
(18) preparing a wafer in which a gallium nitride based semiconductor layer is formed on the one main surface side of a C-plane sapphire substrate having one main surface and the other main surface on the opposite side; On the other hand, an irradiation step of irradiating a laser beam with a condensing point inside the C-plane sapphire substrate and forming a modified region that can be used for dividing the wafer along the A-axis direction of the C-plane sapphire substrate And a dividing step of dividing the wafer using the modified region, and in the irradiation step, the depth of the condensing point with respect to the surface of the wafer on the side where the semiconductor layer is formed is set. The dividing surface generated by the dividing step by the periodic change includes a corrugated concavo-convex surface in which concave portions and convex portions are alternately arranged at a cycle corresponding to the cycle of the depth change of the focal point. A method for manufacturing an LED chip.
(19) The manufacturing method according to (18), wherein the planar shape of the LED chip is a rectangle having a long side and a short side, and the long side is along the A-axis direction.

２２第１方向
２４第２方向
１００ＬＥＤチップ
１０１、１０２側面
１１０、１１０’ 半導体層
１１２、１１２’ 第１導電型層
１１４活性層
１１６第２導電型層
１２０、１２０’ 基板
１２２改質領域
１２２ａ第１改質領域
１２２ｂ第２改質領域
１２６第１主面
１２７第２主面
１３２、１３４電極
１５０素子分離溝
２００ウェハ
Ｆ集光点
Ｆ１第１集光点
Ｆ２第２集光点
ＡＲ反射防止構造
１１００チャック 22 First direction 24 Second direction 100 LED chip 101, 102 Side surface 110, 110 ′ Semiconductor layer 112, 112 ′ First conductivity type layer 114 Active layer 116 Second conductivity type layer 120, 120 ′ Substrate 122 Modified region 122a First 1 modified region 122b 2nd modified region 126 1st main surface 127 2nd main surface 132, 134 Electrode 150 Element isolation groove 200 Wafer F Condensing point F1 1st condensing point F2 2nd condensing point AR Antireflection structure 1100 chuck

Claims

Preparing a wafer having a semiconductor layer formed on the first main surface side of a substrate having a first main surface and a second main surface opposite to the first main surface;
A first irradiation step of forming a first modified region along a first direction that can be used for dividing the wafer by irradiating the wafer with a laser beam with a focusing point inside the wafer;
A second modified region that can be used for dividing the wafer is formed along a second direction different from the first direction by irradiating the wafer with a laser beam with a converging point inside the wafer. 2 irradiation steps,
D _{min1 is} the minimum distance from the surface of the wafer on which the semiconductor layer is formed to the condensing point in the first irradiation step, and the second irradiation step from the surface of the wafer on which the semiconductor layer is formed. when the minimum distance to the focal point was _{D min2} in _a D min1 _{<D min2,}
A maximum value of a deviation amount from a first plane that is parallel to the first direction and orthogonal to the first main surface of a divided section formed when the wafer is divided using the first modified region, It is larger than the maximum value of the amount of deviation from the second plane parallel to the second direction and perpendicular to the first main surface of the divided section formed when the wafer is divided using the second modified region. ,
The method of manufacturing a semiconductor chip you wherein a.

The substrate is a C-plane sapphire substrate, the first direction is a direction along the A-axis of the C-plane sapphire substrate, and the second direction is a direction along the M-axis of the C-plane sapphire substrate.
The method of manufacturing a semiconductor chip according to claim 1 .

Preparing a wafer having a semiconductor layer formed on the first main surface side of a substrate having a first main surface and a second main surface opposite to the first main surface;
A first irradiation step of forming a first modified region along a first direction that can be used for dividing the wafer by irradiating the wafer with a laser beam with a focusing point inside the wafer;
A second modified region that can be used for dividing the wafer is formed along a second direction different from the first direction by irradiating the wafer with a laser beam with a converging point inside the wafer. 2 irradiation steps,
D _{min1 is} the minimum distance from the surface of the wafer on which the semiconductor layer is formed to the condensing point in the first irradiation step, and the second irradiation step from the surface of the wafer on which the semiconductor layer is formed. when the minimum distance to the focal point was _{D min2} in _a D min1 _{<D min2,}
The wafer has a first element isolation groove along the first direction and a second element isolation groove along the second direction on a surface on which the semiconductor layer is formed, and the D _min1 is the first element isolation groove. The minimum distance from the bottom surface of one element separation groove to the condensing point in the first irradiation step, and D _min2 is the minimum distance from the bottom surface of the second element separation groove to the condensing point in the second irradiation step. A width of the second element isolation groove is wider than a width of the first element isolation groove;
The method of manufacturing a semiconductor chip you wherein a.

In the first irradiation step, the D _min1 is adjusted within a range of 5 μm to 50 μm.
A semiconductor chip manufacturing method according to any one of claims 1 to 3, characterized in that.

The difference between D _min1 and D _min2 is adjusted to 10 μm or more.
A semiconductor chip manufacturing method according to any one of claims 1 to 4, characterized in that.

The planar shape of the semiconductor chip is a rectangle having a long side and a short side, and the short side is along the first direction.
A semiconductor chip manufacturing method according to any one of claims 1 to 5, characterized in that.

In the first irradiation step, the depth of the condensing point is periodically changed based on the surface of the wafer on which the semiconductor layer is formed.
A semiconductor chip manufacturing method according to any one of claims 1 to 6, characterized in that.

In the second irradiation step, the depth of the condensing point is periodically changed based on the surface of the wafer on which the semiconductor layer is formed.
A semiconductor chip manufacturing method according to any one of claims 1 to 7, characterized in that.

The wafer has an antireflection structure at a site through which the laser beam passes on a surface opposite to the side irradiated with the laser beam in the first irradiation step.
A semiconductor chip manufacturing method according to any one of claims 1 to 8, characterized in that.

The wafer has an antireflection structure at a site where the laser beam passes on a surface opposite to the side irradiated with the laser beam in the second irradiation step.
A semiconductor chip manufacturing method according to any one of claims 1 to 9, characterized in that.