JP5556294B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP5556294B2
JP5556294B2 JP2010069287A JP2010069287A JP5556294B2 JP 5556294 B2 JP5556294 B2 JP 5556294B2 JP 2010069287 A JP2010069287 A JP 2010069287A JP 2010069287 A JP2010069287 A JP 2010069287A JP 5556294 B2 JP5556294 B2 JP 5556294B2
Authority
JP
Japan
Prior art keywords
chip
router
circuit
integrated circuit
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010069287A
Other languages
Japanese (ja)
Other versions
JP2011204821A (en
Inventor
浩一 野瀬
源洋 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010069287A priority Critical patent/JP5556294B2/en
Publication of JP2011204821A publication Critical patent/JP2011204821A/en
Application granted granted Critical
Publication of JP5556294B2 publication Critical patent/JP5556294B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Near-Field Transmission Systems (AREA)

Description

本発明は、半導体装置に関し、特に、複数の集積回路チップを積層した3次元積層構造の半導体装置に関する。   The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a three-dimensional stacked structure in which a plurality of integrated circuit chips are stacked.

複数の集積回路(LSI:Large Scale Integration)チップを互いに重ね合わせ、1つのシステムとして機能させるシステム・イン・パッケージ(SiP)と呼ばれる半導体装置がある。そして、この種の半導体装置には、積層されたチップ間の通信を非接触通信技術により行うものがある(例えば、特許文献1乃至5参照)。   There is a semiconductor device called a system-in-package (SiP) in which a plurality of integrated circuit (LSI: Large Scale Integration) chips are overlapped with each other and function as one system. Some semiconductor devices of this type perform communication between stacked chips using non-contact communication technology (see, for example, Patent Documents 1 to 5).

非接触通信技術を用いたチップ間通信は、ワイヤーボンディングによるチップ間通信に比べて、広帯域データ伝送が可能であり、また、配線スペースが不要でチップの実装面積を低減できるという利点がある。また、積層されたチップ間を貫通ビアにより接続する場合に比べて製造が容易で、歩留まりが高いという利点もある。   Inter-chip communication using non-contact communication technology has advantages in that broadband data transmission is possible compared to inter-chip communication by wire bonding, and that a chip mounting area can be reduced because no wiring space is required. In addition, there are advantages that manufacturing is easier and the yield is higher than when stacked chips are connected by through vias.

特開2005−203657号公報JP 2005-203657 A 特開2007−073600号公報JP 2007-073600 A 特開2007−165459号公報Japanese Patent Laid-Open No. 2007-165459 特開2008−004714号公報JP 2008-004714 A 特開平08−236696号公報Japanese Patent Laid-Open No. 08-236696

特許文献1乃至5に記載されている集積回路は、いずれも、非接触通信用のインタフェースを備える集積回路チップ、即ち専用設計された集積回路チップ、を積層するものである。つまり、これらの集積回路は、専用設計された集積回路チップを必要とし、既存の集積回路チップを用いて構成することができないという問題点がある。   Each of the integrated circuits described in Patent Documents 1 to 5 includes an integrated circuit chip having an interface for non-contact communication, that is, an integrated circuit chip designed for exclusive use. That is, these integrated circuits require a specially designed integrated circuit chip and cannot be constructed using existing integrated circuit chips.

本発明は、複数の既存の集積回路チップを互いに積層するとともに、チップ間の通信を非接触通信手段により実現できる半導体装置を提供しようとするものである。   An object of the present invention is to provide a semiconductor device in which a plurality of existing integrated circuit chips are stacked on each other and communication between the chips can be realized by non-contact communication means.

本発明の一形態に係る半導体装置は、半導体チップの外部接続パッドが接続される複数の接続パッドと、前記複数の接続パッドの各々に対応して設けられた複数の非接触通信手段と、前記複数の接続パッドの各々と前記複数の接続パッドの各々に対応して設けられた前記複数の非接触通信手段の各々との間に接続されるとともに相互に接続され、前記複数の接続パッドと前記複数の非接触通信手段との間の対応関係を変更するように信号経路を変更する複数の信号経路変更手段と、を有する通信用チップを備えることを特徴とする。 A semiconductor device according to an aspect of the present invention includes a plurality of connection pads to which external connection pads of a semiconductor chip are connected, a plurality of non-contact communication means provided corresponding to each of the plurality of connection pads , Connected between and connected to each of the plurality of connection pads and each of the plurality of non-contact communication means provided corresponding to each of the plurality of connection pads, It is characterized by comprising a communication chip having a plurality of signal path changing means for changing a signal path so as to change a correspondence relationship with a plurality of non-contact communication means .

本発明によれば、接続パッドと非接触通信手段とを有する通信用チップを備えたことで、既存の半導体チップをこの通信用チップに搭載し、別の通信用チップに搭載された別の既存の半導体チップとの間で非接触通信を実現することができる。これにより、既存の半導体チップを用いて3次元構造の半導体装置を構成することができる。   According to the present invention, by providing a communication chip having a connection pad and a non-contact communication means, an existing semiconductor chip is mounted on this communication chip, and another existing chip mounted on another communication chip. Non-contact communication can be realized with this semiconductor chip. As a result, a semiconductor device having a three-dimensional structure can be configured using an existing semiconductor chip.

本発明の第1の実施の形態に係る半導体装置の概略構成を示す斜視図である。1 is a perspective view showing a schematic configuration of a semiconductor device according to a first embodiment of the present invention. 図1の半導体装置に用いられる集積回路チップの外部接続パッドの配置例及びルータチップの接続パッドを含む各部の配置例を示す図である。FIG. 2 is a diagram illustrating an arrangement example of external connection pads of an integrated circuit chip used in the semiconductor device of FIG. 1 and an arrangement example of each part including connection pads of a router chip. 図1の半導体装置に用いられるルータ回路の一構成例を示す回路図である。FIG. 2 is a circuit diagram illustrating a configuration example of a router circuit used in the semiconductor device of FIG. 1. 図3のルータ回路に用いられる状態保持回路の一構成例を示す回路図である。FIG. 4 is a circuit diagram illustrating a configuration example of a state holding circuit used in the router circuit of FIG. 3. (a)及び(b)は、本発明の第2の実施の形態に係る半導体装置の動作を説明するための図である。(A) And (b) is a figure for demonstrating operation | movement of the semiconductor device based on the 2nd Embodiment of this invention. 本発明の第3の実施の形態に係る半導体装置の概略構成を示す斜視図である。It is a perspective view which shows schematic structure of the semiconductor device which concerns on the 3rd Embodiment of this invention. (a)及び(b)は、図6の半導体装置の動作を説明するための図である。(A) And (b) is a figure for demonstrating operation | movement of the semiconductor device of FIG. 図6の半導体装置に用いられる状態保持回路の一構成例を示す回路図である。FIG. 7 is a circuit diagram illustrating a configuration example of a state holding circuit used in the semiconductor device of FIG. 6. 本発明の第4の実施の形態に係る半導体装置に用いられる集積回路チップの外部接続パッドの配置例及びルータチップの接続パッドを含む各部の配置例を示す図である。It is a figure which shows the example of arrangement | positioning of the external connection pad of the integrated circuit chip used for the semiconductor device which concerns on the 4th Embodiment of this invention, and the arrangement | positioning part of each part containing the connection pad of a router chip | tip. 本発明の第4の実施の形態に係る半導体装置の変形例を説明するための図である。It is a figure for demonstrating the modification of the semiconductor device which concerns on the 4th Embodiment of this invention. 本発明の第5の実施の形態に係る半導体装置に用いられる出力回路の一構成例を示す回路図である。It is a circuit diagram which shows one structural example of the output circuit used for the semiconductor device which concerns on the 5th Embodiment of this invention.

まず、本発明の概略について説明する。   First, the outline of the present invention will be described.

本発明は、CPUやメモリを搭載した既存の第1のLSI(既存LSI)のほかに、非接触通信インタフェース回路を具備した第2のLSI(ルータLSI)を用い、既存LSIとルータLSIの間を例えばバンプで接続する。既存LSIとルータLSIの組み合わせを2組用意し、これらを3次元積層する。これにより、積層された2つの既存LSIの間で相互通信が可能となる。また、既存LSIとルータLSIの間をバンプ接続した場合には、ワイヤーボンディングを用いる場合に必要となる配線スペースを不要にでき、貫通ビアを形成する場合に必要となる特殊な技術を不要にできる。   The present invention uses a second LSI (router LSI) having a non-contact communication interface circuit in addition to the existing first LSI (existing LSI) equipped with a CPU and a memory, and between the existing LSI and the router LSI. Are connected by, for example, bumps. Two combinations of existing LSI and router LSI are prepared, and these are three-dimensionally stacked. This enables mutual communication between the two existing LSIs stacked. In addition, when bump connection is used between the existing LSI and the router LSI, the wiring space required when using wire bonding can be eliminated, and the special technique required when forming the through via can be eliminated. .

また、本発明は、非接触通信インタフェース回路ごとにルータ回路を配置し、接続パッドと非接触通信インタフェース回路との間の信号経路を変更可能にする。これにより、同一構成のルータLSIを異なるシステムで使用可能にし、製品ごとにルータLSIを設計し直す手間を省くことができる。   Further, according to the present invention, a router circuit is arranged for each contactless communication interface circuit, and a signal path between the connection pad and the contactless communication interface circuit can be changed. As a result, the router LSI having the same configuration can be used in different systems, and the trouble of redesigning the router LSI for each product can be saved.

以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図1は、本発明の第1の実施の形態に係る3次元積層型の半導体装置(集積回路)の概略構成を示す斜視図である。   FIG. 1 is a perspective view showing a schematic configuration of a three-dimensional stacked semiconductor device (integrated circuit) according to a first embodiment of the present invention.

図示の集積回路は、第1及び第2の既存の集積回路チップ(既存LSI(Large Scale Integration))101−1及び101−2と、これら第1及び第2の集積回路チップ101−1及び101−2にそれぞれ対応する通信チップとしての第1及び第2のルータチップ(ルータLSI)102−1及び102−2を有している。   The illustrated integrated circuit includes first and second existing integrated circuit chips (existing LSI (Large Scale Integration)) 101-1 and 101-2, and these first and second integrated circuit chips 101-1 and 101. -2 have first and second router chips (router LSIs) 102-1 and 102-2 as communication chips respectively.

第1及び第2の集積回路チップ101−1及び101−2は、それぞれCPUやメモリなどの1つ以上の機能ブロック(図示せず)と、外部接続用パッド(図2参照)を備えている。複数の外部接続用パッドには、信号用パッドと電源用パッドが含まれる。第1及び第2の集積回路チップ101−1及び101−2の構成は、互いに同じであっても、異なるものであってもよい。ただし、複数の外部接続用パッドについては、予め定められ規則に従って位置決めされているものとする。これは、各外部接続用パッドが予め定められた規則によって定まる位置にあれば、集積回路チップ101−1及び101−2に対して専用のルータチップを用意する必要が無く、同一構成のルータチップを第1のルータチップ102−1としても第2のルータチップ102−1としても用いることができるからである。本実施の形態では、各外部接続用パッドが予め定められた規則によって定まる位置にありさえすれば、外部接続用パッドの数や信号割当については任意に定めることができる。複数の外部接続用パッドは、例えば、フリップチップに必要な間隔を空けて行列配置される。   Each of the first and second integrated circuit chips 101-1 and 101-2 includes one or more functional blocks (not shown) such as a CPU and a memory, and an external connection pad (see FIG. 2). . The plurality of external connection pads include a signal pad and a power supply pad. The configurations of the first and second integrated circuit chips 101-1 and 101-2 may be the same or different from each other. However, it is assumed that the plurality of external connection pads are positioned according to a predetermined rule. This is because it is not necessary to prepare a dedicated router chip for the integrated circuit chips 101-1 and 101-2 if each external connection pad is in a position determined by a predetermined rule. This can be used as both the first router chip 102-1 and the second router chip 102-1. In the present embodiment, the number of external connection pads and signal allocation can be arbitrarily determined as long as each external connection pad is located at a position determined by a predetermined rule. The plurality of external connection pads are arranged in a matrix at intervals necessary for flip chip, for example.

第1及び第2のルータチップ102−1及び102−2は、それぞれ、予め定められた規則に従って位置決めされた複数の接続パッド111を有している。これら接続パッド111の位置決め規則は、第1及び第2の集積回路チップ101−1及び101−2における外部接続用パッドの位置決め規則と同じである。これら接続パッド111のうちの全部又は一部(図1では全部)がバンプ112を用いたフリップチップ接続(バンプ接続)により、第1及び第2の集積回路チップ101−1又は101−2の外部接続用パッドに1対1で接続される。   Each of the first and second router chips 102-1 and 102-2 has a plurality of connection pads 111 positioned according to a predetermined rule. The positioning rules for these connection pads 111 are the same as the positioning rules for the external connection pads in the first and second integrated circuit chips 101-1 and 101-2. All or a part (all in FIG. 1) of these connection pads 111 are connected to the outside of the first and second integrated circuit chips 101-1 or 101-2 by flip chip connection (bump connection) using the bumps 112. One-to-one connection is made to the connection pads.

また、第1及び第2のルータチップ102−1及び102−2の各々は、それぞれ、複数の接続パッド111にそれぞれ対応する非接触通信インタフェース回路113及びルータ回路114と、少なくとも一つのボンディングパッド115を有している。各ルータ回路114は、対応する接続パッド111及び非接触通信インタフェース回路113に接続されるとともに、少なくとも一つの別のルータ回路114に接続されている。また、ボンディングパッド115は、ボンディングワイヤ116が接続されると共に、ルータ回路114のいずれかに接続されている。   Each of the first and second router chips 102-1 and 102-2 includes a non-contact communication interface circuit 113 and a router circuit 114 respectively corresponding to the plurality of connection pads 111, and at least one bonding pad 115. have. Each router circuit 114 is connected to the corresponding connection pad 111 and the non-contact communication interface circuit 113, and is connected to at least one other router circuit 114. The bonding pad 115 is connected to one of the router circuits 114 as well as the bonding wire 116.

なお、ルータ回路114を用いることなく接続パッド111と非接触通信インタフェース回路113とを直接接続することも可能である。しかしながら、その場合は、後述する信号経路の変更がができなくなる。   It is also possible to directly connect the connection pad 111 and the non-contact communication interface circuit 113 without using the router circuit 114. However, in that case, it becomes impossible to change the signal path described later.

また、ルータ回路114は、2以上のルータ回路114を一纏めにすることも可能である。しかしながら、配置スペースや配線長を考慮すると、接続パッド111毎(又は非接触通信インタフェース回路113毎)に設けることが好ましい。   In addition, the router circuit 114 can be a group of two or more router circuits 114. However, in consideration of the arrangement space and the wiring length, it is preferable to provide each connection pad 111 (or each contactless communication interface circuit 113).

第1及び第2の集積回路チップ101−1及び101−2を第1及び第2のルータチップ102−1及び102−2にそれぞれバンプ接続して、集積回路チップが搭載されたルータチップを2組得る。得られた2組のチップを、非接触通信インタフェース回路113同士が相対するように重ね合わせることで、図1の3次元構造の集積回路を形成することができる。これにより、互いに対向する非接触通信インタフェース回路113間で、非接触通信が実現される。即ち、第1及び第2の集積回路チップ101−1及び101−2が相互に非接触通信を行うことができる。なお、ここでの非接触通信は、誘導結合又は静電結合の利用を想定している。   The first and second integrated circuit chips 101-1 and 101-2 are bump-connected to the first and second router chips 102-1 and 102-2, respectively, and two router chips on which the integrated circuit chip is mounted are connected. You can pair. By superimposing the two obtained chips so that the non-contact communication interface circuits 113 face each other, the integrated circuit having the three-dimensional structure shown in FIG. 1 can be formed. Thereby, non-contact communication is realized between the non-contact communication interface circuits 113 facing each other. That is, the first and second integrated circuit chips 101-1 and 101-2 can perform non-contact communication with each other. Note that the non-contact communication here assumes the use of inductive coupling or electrostatic coupling.

図2に、集積回路チップ101(101−1又は101−2)の外部接続パッド121の配置例と、対応するルータチップ102(102−1又は101−2)の接続パッド111を含む各部の配置例とを示す。なお、これらの配置は一例であり、種々の変更が可能である。   FIG. 2 shows an arrangement example of the external connection pads 121 of the integrated circuit chip 101 (101-1 or 101-2) and the arrangement of each part including the connection pads 111 of the corresponding router chip 102 (102-1 or 101-2). An example is shown. These arrangements are merely examples, and various changes can be made.

次に、図1の集積回路の動作について図2をも参照して説明する。   Next, the operation of the integrated circuit of FIG. 1 will be described with reference to FIG.

第1の集積回路チップ101−1の外部接続パッド121の一つから第2の集積回路チップ101−2の外部接続パッド121の一つへ信号を送信する場合について説明する。なお、送信元の外部接続パッド121と送信先の外部接続パッド121とは、互いに対応する位置にあってもよいし、非対応の位置にあってもよい。   A case where a signal is transmitted from one of the external connection pads 121 of the first integrated circuit chip 101-1 to one of the external connection pads 121 of the second integrated circuit chip 101-2 will be described. It should be noted that the transmission source external connection pad 121 and the transmission destination external connection pad 121 may be in positions corresponding to each other or in a non-corresponding position.

第1の集積回路チップ101−1の送信元となる外部接続パッド121から送信された送信信号は、バンプ接続された第1のルータチップ102−1の対応する接続パッド111に入力される。   The transmission signal transmitted from the external connection pad 121 that is the transmission source of the first integrated circuit chip 101-1 is input to the corresponding connection pad 111 of the first router chip 102-1 that is bump-connected.

接続パッド111に入力された送信信号は、対応するルータ回路114へ供給される。送信信号を受け取ったルータ回路114は、予め設定された送信先へ受け取った送信信号を送信する。ここで、予め設定された送信先は、対応する非接触通信インタフェース回路113又は他のルータ回路114である。送信信号が他のルータ回路114へ送られた場合、送信信号を受け取った他のルータ回路114は、さらに予め設定された送信先へ受け取った送信信号を送信する。ここでも、予め設定された送信先は、対応する非接触通信インタフェース回路113又は他のルータ回路114である。いずれにしても、送信信号は、1以上のルータ回路114を介して、いずれかの非接触通信インタフェース回路113へ送られる。送信信号を受け取った非接触通信インタフェース回路113は、対向配置された第2のルータチップ102−1の非接触通信インタフェース回路113へ非接触通信により受け取った送信信号を送信する。   The transmission signal input to the connection pad 111 is supplied to the corresponding router circuit 114. The router circuit 114 that has received the transmission signal transmits the received transmission signal to a preset transmission destination. Here, the preset transmission destination is the corresponding non-contact communication interface circuit 113 or another router circuit 114. When the transmission signal is transmitted to another router circuit 114, the other router circuit 114 that has received the transmission signal further transmits the received transmission signal to a preset transmission destination. Again, the preset destination is the corresponding contactless communication interface circuit 113 or another router circuit 114. In any case, the transmission signal is sent to one of the non-contact communication interface circuits 113 via one or more router circuits 114. The non-contact communication interface circuit 113 that has received the transmission signal transmits the transmission signal received by the non-contact communication to the non-contact communication interface circuit 113 of the second router chip 102-1 that is disposed to face the transmission signal.

第2のルータチップ102−1では、非接触通信インタフェース回路113が受信した受信信号を、対応するルータ回路114へ送る。対応するルータ回路114は、予め設定された送信先へ受けとった受信信号を送信する。ここで、予め設定された送信先は、対応する接続パッド111又は他のルータ回路114である。受信信信号が他のルータ回路114へ送られた場合、他のルータ回路114は、さらに予め設定された送信先へ受け取った受信信号を送信する。ここでも、予め設定された送信先は、対応する接続パッド111又は他のルータ回路114である。いずれにしても、受信信号は、1以上のルータ回路114を介して、いずれかの接続パッド111へ送られる。接続パッド111に入力された受信信号は、バンプ112を介して第2の集積回路の送信先である外部接続パッド121に供給される。   In the second router chip 102-1, the reception signal received by the non-contact communication interface circuit 113 is sent to the corresponding router circuit 114. The corresponding router circuit 114 transmits the received signal received to a preset transmission destination. Here, the preset transmission destination is the corresponding connection pad 111 or another router circuit 114. When the reception signal is sent to another router circuit 114, the other router circuit 114 further transmits the received signal received to a preset transmission destination. Again, the preset destination is the corresponding connection pad 111 or other router circuit 114. In any case, the received signal is sent to one of the connection pads 111 via one or more router circuits 114. The reception signal input to the connection pad 111 is supplied via the bump 112 to the external connection pad 121 that is the transmission destination of the second integrated circuit.

以上のようにして、第1の集積回路チップ101−1の送信元である外部接続パッド121から第2の集積回路チップ101−2の送信先である外部接続パッド121へ信号が送信される。同様にして、第2の集積回路チップ101−2から第1の集積回路チップ101−1へ信号を送信することもできる。   As described above, a signal is transmitted from the external connection pad 121 that is the transmission source of the first integrated circuit chip 101-1 to the external connection pad 121 that is the transmission destination of the second integrated circuit chip 101-2. Similarly, a signal can be transmitted from the second integrated circuit chip 101-2 to the first integrated circuit chip 101-1.

本実施の形態では、各ルータチップ102において、行列配置された接続パッドにそれぞれ対応させて非接触通信インタフェース回路113を設けるとともにルータ回路114を設け、これらルータ回路114を格子状に接続している。そして、ルータ回路内の信号経路を設定変更可能(切り替え可能)にすることで、任意の接続パッド111と任意の非接触通信インタフェース回路113との間で信号の送受信を可能にしている。また、接続パッド111と非接触通信インタフェース回路113の組を複数構成して、複数の信号をそれぞれ独立に送受信することも可能である。電源供給もまた、ルータ回路114を介した経路により行うことが可能である。ただし、電源供給は、ボンディングパッド115のいずれか(電源供給用パッド)から電源用パッドまでの間を1以上のルータ回路114と接続パッド111を用いて接続して実現する。従って、電源供給経路に、非接触通信インタフェース回路113は存在しない。なお、電源供給経路と信号用経路とは互いに独立するものとすることができる。   In the present embodiment, each router chip 102 is provided with a non-contact communication interface circuit 113 corresponding to the connection pads arranged in a matrix and a router circuit 114, and these router circuits 114 are connected in a grid pattern. . The signal path in the router circuit can be changed (switchable) so that signals can be transmitted and received between any connection pad 111 and any non-contact communication interface circuit 113. It is also possible to configure a plurality of sets of connection pads 111 and non-contact communication interface circuits 113 so that a plurality of signals can be transmitted and received independently. The power supply can also be performed by a route through the router circuit 114. However, power supply is realized by connecting one of the bonding pads 115 (power supply pad) to the power supply pad using one or more router circuits 114 and connection pads 111. Therefore, the non-contact communication interface circuit 113 does not exist in the power supply path. The power supply path and the signal path can be independent of each other.

図3にルータ回路114の一構成例を示す。   FIG. 3 shows a configuration example of the router circuit 114.

図3のルータ回路114は、4つの入出力線131と、6つのスイッチ(a〜f)132と、これらスイッチ132にそれぞれ対応する状態保持回路133とを有している。状態保持回路133は、対応するスイッチのオン・オフ状態を制御し、4つの入出力線131間の信号経路を決定する。図3のルータ回路114では、入出力線131のいずれか1つに入力された信号を他の3つの入出力線131のどれかに出力させることができる。あるいは、2つの入出力線131に入力された信号を残りの2つの入出力線にそれぞれ出力させることができる。   The router circuit 114 in FIG. 3 includes four input / output lines 131, six switches (af) 132, and state holding circuits 133 corresponding to the switches 132, respectively. The state holding circuit 133 controls the on / off state of the corresponding switch, and determines the signal path between the four input / output lines 131. In the router circuit 114 of FIG. 3, a signal input to any one of the input / output lines 131 can be output to any one of the other three input / output lines 131. Alternatively, signals input to the two input / output lines 131 can be output to the remaining two input / output lines, respectively.

なお、図3では4つの入出力線131を有するルータ回路114を示したが、5以上の入出力線を持つルータ回路も、スイッチとそのオン・オフを制御する状態保持回路の組み合わせにより、容易に構成することが可能である。   Although FIG. 3 shows the router circuit 114 having four input / output lines 131, a router circuit having five or more input / output lines can be easily configured by combining a switch and a state holding circuit for controlling on / off thereof. It is possible to configure.

図4に状態保持回路133の一構成例を示す。   FIG. 4 shows an example of the configuration of the state holding circuit 133.

図4の状態保持回路は、電源電圧(VDD)とグランド(GND)との間に直列接続されたフューズ141及び(高抵抗)抵抗器142と、バッファ143とを有している。フューズ141は紫外線により、又は電気的に切断可能である。製造時にフューズ141を切断又は非切断とすることにより、動作時のバッファ143の出力を決定する。バッファ143の出力はスイッチ132(例えばトランジスタスイッチ)のオン・オフ制御に用いられる。こうして、フューズの切断又は非切断により信号経路の設定が行われる。   The state holding circuit of FIG. 4 includes a fuse 141 and a (high resistance) resistor 142 connected in series between a power supply voltage (VDD) and a ground (GND), and a buffer 143. The fuse 141 can be cut by ultraviolet rays or electrically. The output of the buffer 143 during operation is determined by cutting or not cutting the fuse 141 during manufacture. The output of the buffer 143 is used for on / off control of a switch 132 (for example, a transistor switch). Thus, the signal path is set by cutting or not cutting the fuse.

上記のように、製造時に信号経路を決定するようにすると、外部からの制御信号を入力するためのボンディングパッドを設ける必要が無く、ルータチップ102の占有面積を縮小することができる。   As described above, when the signal path is determined at the time of manufacture, it is not necessary to provide a bonding pad for inputting an external control signal, and the area occupied by the router chip 102 can be reduced.

次に、本発明の第2の実施の形態について説明する。   Next, a second embodiment of the present invention will be described.

本実施の形態に係る集積回路は、図5(a)及び(b)の上図に示すように、チップサイズ及びパッド配置(信号割付)が互いに異なるが、同一の信号「信号1」及び「信号2」を出力する2種の集積回路チップ101−3及び101−4のいずれか一方を有している。そして、これら集積回路チップ101−3及び101−4のいずれか一方と、それとは別の図示しない集積回路チップ及びルータチップとを用いて3次元積層型集積回路を構成する。   As shown in the upper diagrams of FIGS. 5A and 5B, the integrated circuit according to the present embodiment is different in chip size and pad arrangement (signal allocation), but the same signals “signal 1” and “signal 1” and “ One of the two types of integrated circuit chips 101-3 and 101-4 that outputs the signal 2 "is included. Then, a three-dimensional stacked integrated circuit is configured by using any one of these integrated circuit chips 101-3 and 101-4 and an unillustrated integrated circuit chip and router chip.

図5(a)及び(b)の下図に示すように、ルータチップ102の信号経路を変更設定することで、集積回路チップ101−3及び101−4のいずれを用いた場合でも、同一の非接触通信インタフェース回路113に「信号1」及び「信号2」をそれぞれ出力させることができる。   As shown in the lower diagrams of FIGS. 5A and 5B, by changing and setting the signal path of the router chip 102, the same non-interval can be obtained regardless of which of the integrated circuit chips 101-3 and 101-4 is used. The contact communication interface circuit 113 can output “signal 1” and “signal 2”, respectively.

このように、本実施の形態によれば、既存の集積回路チップ101のサイズやパッド配置に制限されることことなく、3次元積層型集積回路を構成することができる。つまり、既存の集積回路チップ101のサイズやパッド配置の制限を考慮する必要が無いので、それを用いた3次元積層型集積回路の設計が容易になる。また、既存の集積回路チップを用いて3次元積層型集積回路を構成する場合に、既存の集積回路チップの種類に応じて異なるルータチップを用意する必要が無いという利点がある。   Thus, according to the present embodiment, a three-dimensional stacked integrated circuit can be configured without being limited by the size and pad arrangement of the existing integrated circuit chip 101. That is, since there is no need to consider the size of the existing integrated circuit chip 101 and the pad arrangement, it is easy to design a three-dimensional stacked integrated circuit using the integrated circuit chip 101. Further, when a three-dimensional stacked integrated circuit is configured using an existing integrated circuit chip, there is an advantage that it is not necessary to prepare a different router chip depending on the type of the existing integrated circuit chip.

次に、本発明の第3の実施の形態について説明する。   Next, a third embodiment of the present invention will be described.

本実施の形態に係る集積回路は、図6に示すように、集積回路チップ101−5及び101−6と、それらがバンプ接続されるルータチップ102−3とを有している。ルータチップ103−3には、入力信号及びクロック信号用のボンディングパッド(外部信号入力パッド)115−1及び115−2が形成されている。入力信号用のボンディングパッド115−1は、ルータ回路114の一つに接続され、クロック信号用のボンディングパッド115−2は全てのルータ回路114に接続されている。   As shown in FIG. 6, the integrated circuit according to the present embodiment includes integrated circuit chips 101-5 and 101-6 and a router chip 102-3 to which they are bump-connected. The router chip 103-3 is formed with bonding pads (external signal input pads) 115-1 and 115-2 for input signals and clock signals. The bonding pad 115-1 for input signals is connected to one of the router circuits 114, and the bonding pad 115-2 for clock signals is connected to all the router circuits 114.

次に、図7を参照して本実施の形態に係る集積回路の動作について説明する。   Next, the operation of the integrated circuit according to the present embodiment will be described with reference to FIG.

図7(a)又は(b)に示すように、集積回路チップ101−5は「信号1」及び「信号2」を出力し、集積回路チップ101−6は「信号3」及び「信号4」を出力するものとする。   As shown in FIG. 7A or 7B, the integrated circuit chip 101-5 outputs “signal 1” and “signal 2”, and the integrated circuit chip 101-6 outputs “signal 3” and “signal 4”. Is output.

ルータチップ102に含まれるルータ回路114は、外部から供給される入力信号及びクロック信号に応じて、所定時間経過毎に信号経路を切り替える。即ち、ある期間中(期間1)は、図7(a)に示すように、集積回路チップ101−5からの「信号1」及び「信号2」を非接触通信インタフェース回路113のうち中央側の2つに出力させる。又、別の期間中(期間2)では、図7(b)に示すように、集積回路チップ101−6からの「信号3」及び「信号4」を中央側の2つの非接触通信インタフェース回路113に出力させる。   The router circuit 114 included in the router chip 102 switches a signal path at every elapse of a predetermined time according to an input signal and a clock signal supplied from the outside. That is, during a certain period (period 1), as shown in FIG. 7A, "signal 1" and "signal 2" from the integrated circuit chip 101-5 are sent to the central side of the non-contact communication interface circuit 113. Output to two. Further, during another period (period 2), as shown in FIG. 7B, "signal 3" and "signal 4" from the integrated circuit chip 101-6 are transferred to the two non-contact communication interface circuits on the center side. 113 to output.

これにより、図6の下側のルータチップ102−1に搭載された集積回路チップ101−1は、期間1の間、集積回路チップ101−5と通信し、期間2の間、集積回路チップ101−6と通信することができる。   Accordingly, the integrated circuit chip 101-1 mounted on the lower router chip 102-1 in FIG. 6 communicates with the integrated circuit chip 101-5 during the period 1 and during the period 2, the integrated circuit chip 101. Can communicate with -6.

上記のように所定期間経過毎に信号経路を繰り替えるために、状態保持回路133は、例えば、図8に示すように複数のフリップフロップを多段接続した構成とすることができる。図8の出力a〜dの各々は、ルータ回路114に含まれるスイッチうちの一つの制御に利用され、あるいは2以上のスイッチの制御に利用される。ボンディングパッド115−1及び115−2を介して外部から供給されう入力信号とクロック信号とを、各状態保持回路133に分配することで、信号経路を順次切り替えることができる。   As described above, in order to repeat the signal path at every elapse of a predetermined period, the state holding circuit 133 can be configured, for example, by connecting a plurality of flip-flops in multiple stages as shown in FIG. Each of the outputs a to d in FIG. 8 is used for controlling one of the switches included in the router circuit 114 or used for controlling two or more switches. By distributing the input signal and the clock signal supplied from the outside via the bonding pads 115-1 and 115-2 to each state holding circuit 133, the signal path can be sequentially switched.

なお、入力信号とクロック信号の組み合わせに変えて、制御信号によって信号経路を切り替えるようすることもできる。このように構成すれば、例えば、計算機において、メモリを大量に消費するアプリケーションを動作させる期間はメモリLSIと、論理演算を行う期間はロジックLSIと接続する、といったような使い分けを瞬時に行うことが可能となる。   Note that the signal path can be switched by the control signal instead of the combination of the input signal and the clock signal. With this configuration, for example, in a computer, it is possible to instantaneously perform a proper use such as connecting to a memory LSI during a period in which an application that consumes a large amount of memory is operated and connecting to a logic LSI during a period of logical operation. It becomes possible.

次に、本発明の第4の実施の形態について説明する。   Next, a fourth embodiment of the present invention will be described.

本実施の形態に係る集積回路は、図9に示す集積回路チップ101−7とルータチップ102−4とを有している。   The integrated circuit according to the present embodiment has an integrated circuit chip 101-7 and a router chip 102-4 shown in FIG.

集積回路チップ101−7は、電源パッド191と信号パッド192とを有している。   The integrated circuit chip 101-7 has a power supply pad 191 and a signal pad 192.

ルータチップ102−4は、集積回路チップの電源パッド191と信号パッド192に対応する接続パッド193及び194を複数組有している。また、電源パッド191に対応する接続パッド193と電源用ボンディングパッド115との間に接続された電源回路195を各組に有している。電源回路195は、ボンディングパッド115に供給される電源電圧を調整して、対応する電源パッド193へ供給する。本実施の形態では、電源電圧の異なる複数の集積回路を一つのルータリップ102−4に実装することができる。   The router chip 102-4 has a plurality of sets of connection pads 193 and 194 corresponding to the power supply pads 191 and signal pads 192 of the integrated circuit chip. Each set includes a power supply circuit 195 connected between the connection pad 193 corresponding to the power supply pad 191 and the power supply bonding pad 115. The power supply circuit 195 adjusts the power supply voltage supplied to the bonding pad 115 and supplies it to the corresponding power supply pad 193. In the present embodiment, a plurality of integrated circuits having different power supply voltages can be mounted on one router lip 102-4.

また、各電源回路195を外部から制御するようにしてもよい。例えば、図10に示すように、複数のフリップフロップを多段接続し、入力信号とクロック信号とに基づいて電源値信号を出力する回路を追加することで、時間経過に伴い電源電圧を調整するようにもできる。   Further, each power supply circuit 195 may be controlled from the outside. For example, as shown in FIG. 10, a plurality of flip-flops are connected in multiple stages, and a circuit that outputs a power supply value signal based on an input signal and a clock signal is added to adjust the power supply voltage over time. You can also.

以上のように、本実施の形態に係る集積回路では、集積回路チップ毎に異なる電源電圧を与えることができる。また、動作中にチップ毎に電源電圧を調整するようにもできる。この場合、電源電圧を可変にする機能を持たない多くの既存LSIでも、電源電圧を調整することが可能となり、動作状況に応じて電源電圧を切り替えるといった決め細やかな電源管理が可能となり、低電力化を実現することが可能となる。   As described above, in the integrated circuit according to the present embodiment, a different power supply voltage can be applied to each integrated circuit chip. In addition, the power supply voltage can be adjusted for each chip during operation. In this case, even with many existing LSIs that do not have a function to vary the power supply voltage, it is possible to adjust the power supply voltage, and it is possible to perform fine power management such as switching the power supply voltage according to the operating status, and low power consumption Can be realized.

なお、本実施の形態では、接続パッド193に電源回路195を接続し、接続パッド194にルータ回路114を接続する構成としたが、各接続パッドにスイッチを介して電源回路195とルータ回路114の両方を接続するようにしてもよい。この場合、スイッチを切替えることにより電源回路195及びルータ回路114のいずれか一方を選択し、選択した回路を接続パッドに電気的に接続することができる。これにより各接続パッドを電源供給と信号送受信のいずれにも使用することができ、さらに設計の自由度を増大させることができる。   In this embodiment, the power supply circuit 195 is connected to the connection pad 193 and the router circuit 114 is connected to the connection pad 194. However, the power supply circuit 195 and the router circuit 114 are connected to each connection pad via a switch. You may make it connect both. In this case, by switching the switch, one of the power supply circuit 195 and the router circuit 114 can be selected, and the selected circuit can be electrically connected to the connection pad. Thus, each connection pad can be used for both power supply and signal transmission / reception, and the degree of design freedom can be further increased.

次に、本発明の第5の実施の形態について説明する。   Next, a fifth embodiment of the present invention will be described.

本実施の形態に係る集積回路は、ルータチップ102に、集積回路チップ101のテストを行うセルフテスト回路(図示せず)を有する。ルータチップ102にセルフテスト回路を搭載すれば、SiPでの課題である接続試験などがオンチップで実現できる。テスト結果は、図11に示すような論理ゲートとフリップフロップとの組み合わせ回路から出力させることができる。   The integrated circuit according to the present embodiment has a self-test circuit (not shown) for testing the integrated circuit chip 101 in the router chip 102. If a self-test circuit is mounted on the router chip 102, a connection test, which is a problem with SiP, can be realized on-chip. The test result can be output from a combination circuit of a logic gate and a flip-flop as shown in FIG.

以上、本発明についていくつかの実施の形態に即して説明したが、本発明は上記実施の形態に限定されず、本発明の技術思想の範囲内において、種々の変形、変更が可能である。例えば、上記実施の形態では、ルータチップが6個の接続パッドを有する場合について説明したが、5個以下あるいは7個以上であってもよい。また、上記実施の形態では、集積回路チップとルータチップとの間をフリップチップ接続(バンプ接続)する場合について説明したが、他の接続方法、例えばワイヤーボンディング、により接続してもよい。ワイヤーボンディングを用いる場合には、配線スペースが必要となるが、その一方で、積層される集積回路チップの外部接続パッドの位置決めを共通の規則に従うように行う必要が無くなる、ルータチップにおける接続パッドの位置決めを対応する集積回路チップの外部接続パッドの位置決め規則に従うことなく行える、等、設計の自由度が増すという利点がある。   Although the present invention has been described with reference to some embodiments, the present invention is not limited to the above-described embodiments, and various modifications and changes can be made within the scope of the technical idea of the present invention. . For example, in the above embodiment, the case where the router chip has six connection pads has been described, but the number may be five or less or seven or more. Moreover, although the case where the integrated circuit chip and the router chip are flip-chip connected (bump connection) has been described in the above embodiment, the connection may be made by other connection methods such as wire bonding. When wire bonding is used, wiring space is required, but on the other hand, it is not necessary to position the external connection pads of the integrated circuit chips to be laminated according to a common rule. There is an advantage that the degree of freedom of design is increased such that positioning can be performed without following the positioning rules of the external connection pads of the corresponding integrated circuit chip.

101,101−1〜101−7 集積回路チップ
102,102−1〜102−4 ルータチップ
111 接続パッド
112 バンプ
113 非接触通信インタフェース回路
114 ルータ回路
115,115−1,115−2 ボンディングパッド
116 ボンディングワイヤ
121 外部接続パッド
131 入出力線
132 スイッチ
133 状態保持回路
141 フューズ
142 抵抗器
143 バッファ
191 電源パッド
192 信号パッド
193,194 接続パッド
195 電源回路
101, 101-1 to 101-7 Integrated circuit chip 102, 102-1 to 102-4 Router chip 111 Connection pad 112 Bump 113 Non-contact communication interface circuit 114 Router circuit 115, 115-1, 115-2 Bonding pad 116 Bonding Wire 121 External connection pad 131 Input / output line 132 Switch 133 State holding circuit 141 Fuse 142 Resistor 143 Buffer 191 Power supply pad 192 Signal pad 193, 194 Connection pad 195 Power supply circuit

Claims (8)

半導体チップの外部接続パッドが接続される複数の接続パッドと、前記複数の接続パッドの各々に対応して設けられた複数の非接触通信手段と、前記複数の接続パッドの各々と前記複数の接続パッドの各々に対応して設けられた前記複数の非接触通信手段の各々との間に接続されるとともに相互に接続され、前記複数の接続パッドと前記複数の非接触通信手段との間の対応関係を変更するように信号経路を変更する複数の信号経路変更手段と、を有する通信用チップを備えることを特徴とする半導体装置。 A plurality of connection pads to which external connection pads of a semiconductor chip are connected; a plurality of non-contact communication means provided corresponding to each of the plurality of connection pads; and each of the plurality of connection pads and the plurality of connections. Correspondence between the plurality of connection pads and the plurality of non-contact communication means connected between and connected to each of the plurality of non-contact communication means provided corresponding to each of the pads A semiconductor device comprising: a communication chip having a plurality of signal path changing means for changing a signal path so as to change a relationship . 前記複数の信号経路変更手段の各々は、複数の信号入出力線と、これら信号入出力線間に接続された複数のスイッチと、これら複数のスイッチのオン・オフを各々制御する複数の状態保持回路とを備えることを特徴とする請求項に記載の半導体装置。 Each of the plurality of signal path changing means includes a plurality of signal input / output lines, a plurality of switches connected between the signal input / output lines, and a plurality of state holdings for controlling on / off of the plurality of switches. The semiconductor device according to claim 1 , further comprising a circuit. 前記半導体チップと前記通信用チップとの組み合わせを2組有し、一方の組の通信用チップが備える前記複数の非接触通信手段と他方の組の通信用チップが備える前記複数の非接触通信手段との間で通信が可能となるように、前記2組の組み合わせを積層したことを特徴とする請求項1又は2に記載の半導体装置。 The plurality of non-contact communication means provided in one set of communication chips and the plurality of non-contact communication means provided in one set of communication chips, including two combinations of the semiconductor chip and the communication chip The semiconductor device according to claim 1, wherein the two sets of combinations are stacked so that communication can be performed between the two . 前記2組の組み合わせのうち少なくとも一方の組み合わせが、複数の半導体チップと1個の通信用チップの組み合わせであることを特徴とする請求項に記載の半導体装置。 4. The semiconductor device according to claim 3 , wherein at least one of the two combinations is a combination of a plurality of semiconductor chips and one communication chip. 前記前記状態保持回路に接続される外部信号入力パッドをさらに備え、
前記状態保持回路は、外部から入力される信号に応じて前記スイッチを制御し、前記複数の半導体チップのうちの一つを選択的に前記非接触通信手段に接続する信号経路を形成することを特徴とする請求項に記載の半導体装置。
An external signal input pad connected to the state holding circuit;
The state holding circuit controls the switch according to a signal input from the outside, and forms a signal path for selectively connecting one of the plurality of semiconductor chips to the non-contact communication means. The semiconductor device according to claim 4 .
前記非接触通信手段が誘導結合又は静電結合を利用するものであることを特徴とする請求項1乃至のいずれか一項に記載の半導体装置。 The semiconductor device according to any one of claims 1 to 5, characterized in that said non-contact communication means is to utilize an inductive coupling or capacitive coupling. 電源供給パッドと、電源供給パッドに接続され、電源供給パッドに供給された電源電圧を調節する電源回路とを備えていることを特徴とする請求項1乃至のいずれか一項に記載の半導体装置。 And a power supply pad connected to a power supply pad, a semiconductor according to any one of claims 1 to 6, characterized in that a power supply circuit to modulate the supply voltage supplied to the power supply pad apparatus. 前記半導体チップの外部接続パッドが前記通信用チップの前記接続パッドにフリップチップ接続されることを特徴とする請求項1乃至のいずれか一項に記載の半導体装置。 The semiconductor device according to any one of claims 1 to 7, characterized in that the external connection pad of the semiconductor chip is flip-chip connected to the connection pads of the communication chips.
JP2010069287A 2010-03-25 2010-03-25 Semiconductor device Expired - Fee Related JP5556294B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010069287A JP5556294B2 (en) 2010-03-25 2010-03-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010069287A JP5556294B2 (en) 2010-03-25 2010-03-25 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2011204821A JP2011204821A (en) 2011-10-13
JP5556294B2 true JP5556294B2 (en) 2014-07-23

Family

ID=44881183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010069287A Expired - Fee Related JP5556294B2 (en) 2010-03-25 2010-03-25 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5556294B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183349A (en) * 2013-03-18 2014-09-29 Renesas Electronics Corp Semiconductor device and semiconductor chip
CN107851609A (en) * 2015-07-16 2018-03-27 Pezy计算股份有限公司 Semiconductor switching device
US10304806B2 (en) 2015-07-16 2019-05-28 Pezy Computing K.K. Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4295124B2 (en) * 2004-01-19 2009-07-15 株式会社エイアールテック Semiconductor device
CN100429773C (en) * 2004-01-28 2008-10-29 松下电器产业株式会社 Module and mounting structure using the same
JP4752369B2 (en) * 2004-08-24 2011-08-17 ソニー株式会社 Semiconductor device and substrate
JP2009076518A (en) * 2007-09-19 2009-04-09 Nec Electronics Corp Semiconductor device

Also Published As

Publication number Publication date
JP2011204821A (en) 2011-10-13

Similar Documents

Publication Publication Date Title
US20220318172A1 (en) Stacked Semiconductor Device Assembly in Computer System
CN110085570B (en) Programmable interposer circuitry
US11600586B2 (en) 3D semiconductor devices and structures with electronic circuit units
US20210242189A1 (en) 3d semiconductor devices and structures
US20120025397A1 (en) Semiconductor Chip Layout
US9461000B2 (en) Parallel signal via structure
US11804479B2 (en) Scheme for enabling die reuse in 3D stacked products
US11488939B2 (en) 3D semiconductor devices and structures with at least one vertical bus
US9847321B2 (en) Semiconductor device and control method for the same
US11800725B1 (en) 3D semiconductor devices and structures with electronic circuit units
JP5556294B2 (en) Semiconductor device
US6667561B2 (en) Integrated circuit capable of operating in multiple orientations
TWI667766B (en) Semiconductor integrated circuit and semiconductor system with the same
JP2002270759A (en) Semiconductor chip and multi-chip module
TWI739956B (en) Semiconductor device
EP2965236B1 (en) Integrated circuit floorplan for compact clock distribution
WO2013057886A1 (en) Integrated circuit, multicore processor apparatus, and method for manufacturing integrated circuit
JP2008147438A (en) Semiconductor device
CN112148643A (en) Distributed I/O interface in modular integrated circuit device
TWI648836B (en) An integrated circuit with interface circuitry, and an interface cell for such interface circuitry
US12021028B2 (en) 3D semiconductor devices and structures with electronic circuit units
EP4407679A2 (en) Integrated circuit device with stacked interface chiplets
US20230413586A1 (en) 3d semiconductor devices and structures with electronic circuit units
JP2005228932A (en) Semiconductor device
CN115242239A (en) Input/output circuit, method of manufacturing the same, and method of packaging integrated circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140520

R150 Certificate of patent or registration of utility model

Ref document number: 5556294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees