JP5524244B2 - 仕様モデル検査方法および仕様モデル検査装置 - Google Patents

仕様モデル検査方法および仕様モデル検査装置 Download PDF

Info

Publication number
JP5524244B2
JP5524244B2 JP2011552593A JP2011552593A JP5524244B2 JP 5524244 B2 JP5524244 B2 JP 5524244B2 JP 2011552593 A JP2011552593 A JP 2011552593A JP 2011552593 A JP2011552593 A JP 2011552593A JP 5524244 B2 JP5524244 B2 JP 5524244B2
Authority
JP
Japan
Prior art keywords
model
target value
functional block
design
satisfy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011552593A
Other languages
English (en)
Other versions
JPWO2011096037A1 (ja
Inventor
将計 八木
康文 鈴木
雄一郎 中川
秀人 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JPWO2011096037A1 publication Critical patent/JPWO2011096037A1/ja
Application granted granted Critical
Publication of JP5524244B2 publication Critical patent/JP5524244B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/3604Software analysis for verifying properties of programs
    • G06F11/3608Software analysis for verifying properties of programs using formal methods, e.g. model checking, abstract interpretation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、製品仕様を記述する製品仕様モデルに基づき、ソフトウェア処理の機能を記述した設計モデルの検査方法および検査装置に関する。
近年、ソフトウェアの複雑化に伴い、従来以上に不具合が混入しやすくなるとともに、人手では仕様そのものの妥当性を検証することが困難になってきている。また、製品システムの仕様を決定する上流工程で混入した不具合が後工程で発見された場合、その解消には膨大なコストがかかる。そのため、不具合の早期発見と仕様の妥当性を検証する手段が必要不可欠となってきている。
この問題の解決のため、対象となる製品システムを数学的基盤に基づく言語・モデルで記述して、システムが要求する目標値を満足するか確認することで、そのシステムの仕様の妥当性を厳密に検証するモデル検査技術がある。しかしながら、検査対象とするモデルが大きくなり、状態数が増大すると、コンピュータの扱える能力範囲を越える状態爆発という現象が発生する。そのため、モデル検査技術の適用範囲は、製品システムの仕様を記述した製品仕様モデルや、製品システムの仕様を処理機能で分割した機能ブロック毎の設計モデルなど、状態数が少ないモデルに制限される。この問題の解決のためには、検査対象とするモデルの状態数を削減する技術が必要となる。
特許文献1には、動作モデルにおける複数の命令の状態遷移が、あるステージ以降同じになるか否かを調査し、同じになる場合にそのステージ以降を一つの命令として動作させることにより、動作モデルの記述の状態数を減らすモデル作成方法が記載されている。
また、特許文献2には、モデル検査対象となるシステムの仕様において、状態が変化する要素の状態を示すためのモデル内変数である状態変数間の関連性をユーザに指定させることで、モデル検査に用いるシステムの状態数を削減する方法が記載されている。
特開平11−96036号公報 特開2009−134360号公報
一般に、ソフトウェアは、機能ブロック間の依存関係が複雑であり、製品仕様モデルと複数の機能ブロックの設計モデルが、単純な階層構造とはならない。従って、機能ブロック設計モデルのレベルで製品仕様の目標値を満足することを検証するために、各々の機能ブロックの設計モデルにおいて、製品仕様からその機能ブロックに割りあてた目標値を満足することを検証するだけでは機能ブロックに対して過度な仕様が与えられるおそれがあり、不十分である。機能ブロックがその目標値を満足しないが、全体としては製品仕様を満足するということが起こりうるからである。このためには、製品仕様に関わる全ての機能ブロックの設計モデルを含んだ検証が必要であるが、その検証は状態数が多くなるため状態爆発を引き起こすおそれが高い。
本発明の仕様モデル検査方法では、少なくとも第1及び第2の機能ブロックを含む複数の機能ブロックの遷移で表わされる仕様モデルと目標値とが入力され、複数の機能ブロックのそれぞれについて、状態遷移で表わされる設計モデルと目標値とが入力され、複数の機能ブロックのそれぞれがその目標値を満たすか否かを検証し、機能ブロックの検証において目標値を満たさない状態遷移を有する第1の機能ブロックが抽出された場合には、第1の機能ブロックの目標値を、目標値を満たさない状態遷移に要する値に再設定し、第2の機能ブロックについて、第1の機能ブロックの目標値を再設定した場合に、仕様モデルの目標値を満たすように再設定された第2の機能ブロックの目標値の入力を受け、第1の機能ブロックで目標値を満たさない状態遷移を生じさせる制約条件に関係しない状態遷移を第2の機能ブロックの設計モデルから除いた第2の機能ブロックの変形設計モデルを生成し、第2の機能ブロックの変形設計モデルが再設定された第2の機能ブロックの目標値を満たす場合には、仕様モデルがその目標値を満足するという結果を出力する。
また、本発明の仕様モデル検査装置では、少なくとも第1及び第2の機能ブロックを含む複数の機能ブロックの遷移で表わされる仕様モデルと目標値とが入力され、仕様検証モデルを生成する第1モデル変換部と、複数の機能ブロックのそれぞれについて、状態遷移で表わされる設計モデルと目標値とが入力され、設計検証モデルを生成する第2モデル変換部と、仕様検証モデルと設計検証モデルとの入力を受け、モデルがその目標値を満たすか否か検査を行うモデル検査部と、モデル検査部により目標値を満たさないと判定された第1の機能ブロックの設計モデルから、目標値を満たさない状態遷移を抽出する反例抽出部と、第1の機能ブロックで上記目標値を満たさない状態遷移を生じさせる制約条件に関係しない状態遷移を第2の機能ブロックの設計モデルから除いた第2の機能ブロックの変形設計モデルを生成する設計モデル管理部とを有する。
本発明によれば、依存関係が複雑な機能ブロックの設計モデルにおいて、製品仕様の目標値を満足することを検証する方法が提供され、それによって、機能ブロックの設計モデルが要因となる不具合の解消に要するコストが削減される。
モデル検査装置の構成を表わす図である。 製品仕様モデルの製品仕様検査フローの例である。 機能ブロックの設計モデルの製品仕様検査フローの例である。 機能ブロックの設計モデル上の反例パスの表示処理フローの例である。 製品仕様モデルとその目標値の例を表わす図である。 機能ブロックの目標値を満足する機能ブロックの設計モデルとその目標値の例を表わす図である。 機能ブロックの目標値を満足しない機能ブロックの設計モデルとその目標値の例を表わす図である。 反例に基づき変形した機能ブロックの設計モデルと再設定した機能ブロックの目標値の例を表わす図である。 反例パスのみに変形した機能ブロックの設計モデルと反例パスの処理時間に固定した目標値の例を表わす図である。 検証モデルとなるテーブルを示す図である。
図面を参照して本発明の実施形態について詳しく説明する。なお、本発明においては製品システムの仕様を検証するにあたってモデル検査手法を採用する。モデル検査は、対象とするシステムを状態遷移モデルで記述し、そのシステムが目標値を満足することを確認することで、システムの仕様を厳密に検証する手法である。
図1は一実施の形態であるモデル検査装置の処理を示す図である。モデル検査装置10は、一般的な計算機、記憶装置、入出力装置、表示装置を備えた計算機システムによって実現できるものである。例えば、後述するモデル変換部101、モデル検査部102、反例抽出部103、設計モデル管理部105は、計算機システム上で実行されるプログラムとして実現することができる。
まず、製品仕様の設計者は、開発しようとする製品システムの製品仕様を解釈し、複数の機能ブロックの状態遷移で記述される製品仕様モデル111と製品仕様の目標値112とを作成し、モデル検査装置10に入力する。モデル検査装置10は、前記製品仕様モデル111をモデル変換部101aで製品仕様検証モデル113に変換し、モデル検査部102に入力するとともに、前記製品仕様の目標値112をモデル検査部102に入力する。モデル検査部102は、製品仕様検証モデル113が製品仕様の目標値112を満足するか検証し、製品仕様の検証結果114を出力する。
機能ブロックの設計者は、製品仕様モデル111を解釈し、機能ブロックを状態遷移で記述される設計モデル121と機能ブロックの目標値122とを作成し、モデル検査装置10に入力する。モデル検査装置10は、前記機能ブロックの設計モデル121をモデル変換部101bで機能ブロックの設計検証モデル123に変換し、モデル検査部102に入力するとともに、前記機能ブロックの目標値122をモデル検査部102に入力する。モデル検査部102は、機能ブロックの設計検証モデル123が目標値122を満足するか検証し、機能ブロックの検証結果124を出力する。
機能ブロックの設計検証モデル123が目標値122を満足しない場合、反例抽出部103は、機能ブロックの検証結果124から、機能ブロックの目標値を満足しない機能ブロックとその条件である反例104を抽出し、設計モデル管理部105に入力する。設計モデル管理部105では、製品仕様モデル111と製品仕様の目標値112とに基づき、前記反例104から機能ブロックの設計モデル121とその目標値122を調整し、モデル検査部102で機能ブロックの検証を再び実施する。また、設計モデル管理部105は、機能ブロックの設計モデル121における反例104を、機能ブロックの設計者が確認できるよう、表示装置上に表示する(反例130)。
図2は、製品仕様モデルにおける製品仕様検査フローの例である。まず、製品仕様設計者は製品仕様を解釈し、製品仕様モデルの目標値112を設定する(ステップS201)。次に、製品仕様設計者は製品仕様から製品仕様モデル111を作成する(ステップS202)。製品仕様モデル111及び製品仕様モデルの目標値112がモデル検査装置10に入力されると、モデル検査を実行するため、モデル変換部101aが製品仕様モデル111を製品仕様検証モデル113に変換する(ステップS203)。モデル検査部102は、製品仕様検証モデル113が製品仕様の目標値112を満足することを検証する(ステップS204)。その検証の結果、製品仕様検証モデル113が製品仕様の目標値112を満足しないときには(ステップS204でNo)、製品仕様設計者は、製品仕様モデル111を作成しなおす(ステップS202)。また、製品仕様検証モデル113が製品仕様の目標値112を満足するときには(ステップS204でYes)、処理を終了する。
図3は、機能ブロックの設計モデルの製品仕様検査フローの例である。機能ブロック設計者は、製品仕様モデル111から、製品仕様モデルを構成する機能ブロックの目標値122を設定する(ステップS301)。次に、機能ブロック設計者は製品仕様モデル111を解釈し、機能ブロックの設計モデル121を作成する(ステップS302)。機能ブロックの設計モデル121及び機能ブロックの目標値122がモデル検査装置10に入力されると、モデル検査を実行するため、モデル変換部101bが機能ブロック設計モデル121を機能ブロック設計検証モデル123へ変換する(ステップS303)。モデル検査部102は、機能ブロックの設計検証モデル123が機能ブロックの目標値122を満足することを検証する(ステップS304)。その検証の結果、機能ブロックの設計検証モデル123が、機能ブロックの目標値122を満足しているときには(ステップS304でYes)、機能ブロックの設計検証モデル123が製品仕様の目標112を満足するため、処理を終了する。また、機能ブロックの設計検証モデル123が機能ブロックの目標値122を満足しないときには(ステップS304でNo)、次のステップS305の処理へ移行する。ステップS305は、機能ブロックの検証結果124より、機能ブロックが目標値を満足しない条件である反例104を抽出する。その反例104から、機能ブロックの設計モデルにおいて、反例パス{Cx}を抽出する(ステップS306)。その反例パス{Cx}を持つ機能ブロックの目標値を反例パス{Cx}の処理時間に設定する(ステップS307)。次に、前記反例パス{Cx}を持たない機能ブロックの目標値122を製品仕様の目標値112を満足するように再設定する(ステップS308)。次に、反例パス{Cx}を持つ機能ブロックの設計モデルから、反例パス{Cx}を遷移するための制約条件を抽出する(ステップS309)。全ての機能ブロックの設計モデル121を前記制約条件に無関係なパスを削除した状態遷移モデルに変形(ステップS310)し、ステップS303に移行する。
図4は、機能ブロックの設計検証モデル123が目標値122を満足しないときに、設計モデル管理部105において、機能ブロックの設計モデル上の反例130を機能ブロック設計者に表示する例を示すフローチャートである。まず、機能ブロックの設計検証モデル123が目標値122を満足しないとき、反例抽出部103が抽出した反例104から、目標値を満足しない機能ブロックの設計検証モデル123における反例パス{Cx}を抽出する(ステップS401)。次に、その反例パス{Cx}に関係のある制約条件を抽出する(ステップS402)。機能ブロックの設計モデル121の内、その制約条件が関係するパスを抽出する(ステップS403)。最後に、抽出したパスを機能ブロック設計者に表示して(ステップS404)、処理を終了する。
続いて、図5以降の図面を参照して、具体的に説明する。図5は、製品仕様モデル111と製品仕様の目標値112との例を示した図である。図5に示すように、製品仕様モデル50は、機能ブロックである状態51と遷移パスの矢印54とで構成された状態遷移図で表される。ここで、矢印54は、状態遷移の方向を示し、また、その遷移にかかる時間52が付されている。さらに、状態51には、機能ブロック内の処理にかかる目標値55が付されている。また、この製品仕様モデルが満足する製品仕様の目標値53が付されている。ただし、製品仕様モデル111の状態遷移は、主に分岐のための制約条件を含まない。
例えば、図5に示した製品仕様モデル50は、目標値5secの機能ブロックAの処理が終了した後、0secで目標値5secの機能ブロックBに遷移し、機能ブロックBの処理が終了した後、0secで目標値5secの機能ブロックCに遷移し、機能ブロックCの処理が終了すると、全体の処理が終了する。このときの製品仕様の目標値53が15secであり、全体の処理が15secで終了するため、この製品仕様モデルをモデル検査部102で検証すると、「製品仕様の目標値を満足する」という検証結果を出力する。図5の例では、モデル変換部101で生成される製品仕様検証モデル113は、各機能ブロックA〜Cのそれぞれの目標値T〜Tとすると、(T+T+T)≦15sec(式1)として与えられる。詳細は省略するが、モデル検査部102では、図6以降で各機能ブロックA〜Cについて検証された目標値により、式1が満足するか否かにより製品仕様検証結果114を出力する。
図6および図7は、機能ブロックの設計モデルとその目標値との例を示した図である。図6に示すように、機能ブロックの設計モデル60は、状態61と遷移の矢印64とで構成された状態遷移モデルで表される。ここで、矢印64は、状態遷移の方向を示し、その遷移分岐の制約条件とその遷移にかかる時間62が付されている。例えば、図6に示した状態S1からS2に遷移する条件はグローバル変数var1が1のときであり、状態S1からS3に遷移する条件はグローバル変数var1が2のときであり、状態S1からS4に遷移する条件はグローバル変数var1が3のときである。なお、分岐の制約条件62が*のものは、無条件で状態遷移することを意味する。各機能ブロックは、他機能ブロックからの遷移を受けるスタート状態611から他の機能ブロックへ遷移するエンド状態612に到達することで、機能ブロックの処理を終了する。なお、設計モデルの表記法は、図7以降も同様である。
この機能ブロックの設計モデルに対して、モデル検査部102は、機能ブロックの目標値を満足するか検証し、結果を出力する。図6の例では、モデル変換部101で生成される機能ブロック設計検証モデル123は、図5の例と同様に、スタート状態611からエンド状態612に到達するためにとりうる全ての遷移パスが目標値63を満たすかで与えられる。詳細は省略するが、モデル変換部101では、検証モデルとして、状態Siから状態Soに到達する遷移パスを抽出し、遷移にかかる時間を算出し、全ての遷移パスで遷移にかかる時間が目標値以内に収まるかを検証するモデルを作成する。この場合、図6に示した機能ブロックの設計モデル60は、スタート状態611からエンド状態612に到達する全ての遷移パスが目標値63の5sec以内であるため、モデル検査部102は、「機能ブロックBは目標値を満足する」という検証結果を出力する。
一方、図7に示した機能ブロックCの設計モデル70は、スタート状態711からエンド状態712に到達するパスの内、パス{Si(711)−S1(713)−S4(716)−S3(715)−S5(717)−So(712)}がスタート状態Si(711)から0sec(721)で状態S1(713)に、状態S1(713)から3sec(722)で状態S4(716)に、状態S4(716)から1sec(723)で状態S3(715)に、状態S3(715)から2sec(724)で状態S5(717)に、状態S5(717)から0sec(725)でエンド状態So(712)に遷移するため、遷移時間の合計は6secとなる。図10にその検証モデルとなるテーブルを示す。このとき、機能ブロックCの目標値73は、5sec以内であるため、モデル検査部102は、図10のテーブルの遷移時間と目標値とを比較し、「機能ブロックCは目標値を満足しない」という検証結果を出力する。このように、機能ブロックの設計モデルが目標値を満足しないときの処理(ステップS305〜S310)について、以下、説明する。
前記のように、図7に示す機能ブロックCの設計モデル70は、目標値73を満足しないパスを含むため、モデル検査部102は、満足しないという結果124を出力する。その出力結果から、反例抽出部103は、反例となるパス{Si(711)−S1(713)−S4(716)−S3(715)−S5(717)−So(712)}を抽出する(ステップS305とステップS306)。次に、設計モデル管理部105は、前記反例パスの処理時間6secを機能ブロックCの目標値93として固定する(ステップS307)。次に前記反例パスを含まない機能ブロックの目標値を製品仕様の目標値53を満足するように、再設定する。この例では、前述の(式1)を満たすように、反例パスを含まない機能ブロックの目標値を調整していく。一例として、機能ブロックBの目標値83を4secに変更すると、機能ブロックAの目標値が5sec、機能ブロックBの目標値が4sec、機能ブロックCの目標値が6secとなり、製品仕様の目標値15secを満足する(ステップS308)。これは、機能ブロック設計者が表示装置に表示された反例を確認し、他の機能ブロックの目標値を再設定し、再設定した目標値をモデル検査装置10に入力することで実現することができる。次に、機能ブロックCの設計モデル70から、前記反例パスに関係する制約条件var1!=1(722)かつvar2==2(723)を抽出する(ステップS309)。なお、「var1!=1」は、var1≠1を意味する。そして、全ての機能ブロックにおいて、前記制約条件に関係のない遷移を削除する(ステップS310)。したがって、var1!=1かつvar2==2の制約条件を満たさない遷移、すなわち制約条件がvar1==1またはvar2!=2であるパスを削除すればよい。これにより、図6に示す機能ブロックBの設計モデル60は、図8に示す設計モデル80のように、S1(813)からS2(814)への遷移(制約条件var1==1)とS3(815)からS5(817)への遷移(制約条件var2==1)が削除された設計モデルとなる。同様に、図7に示す機能ブロックCの設計モデル70において、var1!=1かつvar2==2の制約条件を満たさない遷移を削除すると、図9に示す設計モデル90のように、反例パス{Si(911)−S1(913)−S4(916)−S3(915)−S5(917)−So(912)}のみを含む設計モデルとなる。図示していないが、機能ブロックAについても同様の処理を行なう。このような変形処理はモデル検査装置10の設計モデル管理部105で行う。
その後、前記変形した設計モデル80と90について、再設定した目標値83と93を満足するか検証する(ステップS304)。機能ブロックCの設計モデル90については、反例パスのみの設計モデルに対して、その処理時間を目標値としているため、モデル検査部102は「機能ブロックCは目標値を満足する」という検証結果を出力する。また、機能ブロックBの設計モデル80は、全てのパスが目標値4secを満足しているため、モデル検査部102は「機能ブロックBは目標値を満足する」という検証結果を出力する。よって、最終的に機能ブロックの目標値を満足しない機能ブロックを含んでいるが、製品仕様の目標値を満足するという結果を得る。
なお、本実施形態の例では、反例パスが一つとなっているが、一般には複数存在するときは、同様の手法により、それら全ての反例パスが目標値を満足するか網羅的に検証する。
10:モデル検査装置、101:モデル変換部、102:モデル検査部、103:反例抽出部、104:反例、105:設計モデル管理部、111:製品仕様モデル、112:製品仕様目標値、113:製品仕様検証モデル、114:製品仕様検証結果、121:機能ブロック設計モデル、122:機能ブロック目標値、123:機能ブロック設計検証モデル、124:機能ブロック検証結果。

Claims (5)

  1. コンピュータソフトウェアをコンピュータで実行することで実現される仕様モデルの検査方法であって、
    少なくとも第1及び第2の機能ブロックを含む複数の機能ブロックの遷移で表わされる仕様モデルと目標値とが入力され、
    上記複数の機能ブロックのそれぞれについて、状態遷移で表わされる設計モデルと目標値とが入力され、
    上記複数の機能ブロックのそれぞれが上記設計モデルと共に入力された目標値を満たすか否かを検証し、
    上記機能ブロックの検証において目標値を満たさない状態遷移を有する第1の機能ブロックが抽出された場合には、上記第1の機能ブロックの目標値を、上記目標値を満たさない状態遷移に要する値に再設定し、
    第2の機能ブロックについて、上記第1の機能ブロックの目標値を再設定した場合に、上記仕様モデルの目標値を満たすように再設定された第2の機能ブロックの目標値の入力を受け、
    上記第1の機能ブロックで上記目標値を満たさない状態遷移を生じさせる制約条件に関係しない状態遷移を上記第2の機能ブロックの設計モデルから除いた上記第2の機能ブロックの変形設計モデルを生成し、
    上記第2の機能ブロックの変形設計モデルが上記再設定された第2の機能ブロックの目標値を満たす場合には、上記仕様モデルがその目標値を満足するという結果を出力する仕様モデル検査方法。
  2. 請求項1において、
    上記第1の機能ブロックの目標値を満たさない状態遷移を表示装置に表示させる仕様モデル検査方法。
  3. 仕様モデルの検査装置であって、
    少なくとも第1及び第2の機能ブロックを含む複数の機能ブロックの遷移で表わされる仕様モデルと目標値とが入力され、仕様検証モデルを生成する第1モデル変換部と、
    上記複数の機能ブロックのそれぞれについて、状態遷移で表わされる設計モデルと目標値とが入力され、設計検証モデルを生成する第2モデル変換部と、
    上記仕様検証モデルと上記設計検証モデルとの入力を受け、上記仕様検証モデルと上記設計検証モデルが上記仕様モデルと共に入力された目標値と上記設計モデルと共に入力された目標値を満たすか否か検査を行うモデル検査部と、
    上記モデル検査部により目標値を満たさないと判定された第1の機能ブロックの設計モデルから、目標値を満たさない状態遷移を抽出する反例抽出部と、
    上記第1の機能ブロックで上記目標値を満たさない状態遷移を生じさせる制約条件に関係しない状態遷移を上記第2の機能ブロックの設計モデルから除いた上記第2の機能ブロックの変形設計モデルを生成する設計モデル管理部とを有し、
    上記モデル検査部により第1の機能ブロックが目標値を満たさないと判定された場合には、上記第1の機能ブロックの目標値を、上記目標値を満たさない状態遷移に要する値に再設定した場合に、上記仕様モデルの目標値を満たすように再設定された第2の機能ブロックの目標値の入力を受け、
    上記モデル検査部は、上記設計モデル管理部で生成された変形設計モデルが上記再設定された第2の機能ブロックの目標値を満たすか否か検査する仕様モデル検査装置。
  4. 請求項3において、
    上記モデル検査部は、上記設計モデル管理部で生成された変形設計モデルが上記再設定された第2の機能ブロックの目標値を満たす場合に、上記仕様モデルがその目標値を満足するという結果を出力する仕様モデル検査装置。
  5. 請求項3において、
    上記第1の機能ブロックの目標値を満たさない状態遷移を表示装置に表示させる仕様モデル検査装置。
JP2011552593A 2010-02-02 2010-02-02 仕様モデル検査方法および仕様モデル検査装置 Expired - Fee Related JP5524244B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/051402 WO2011096037A1 (ja) 2010-02-02 2010-02-02 仕様モデル検査方法および仕様モデル検査装置

Publications (2)

Publication Number Publication Date
JPWO2011096037A1 JPWO2011096037A1 (ja) 2013-06-06
JP5524244B2 true JP5524244B2 (ja) 2014-06-18

Family

ID=44355066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011552593A Expired - Fee Related JP5524244B2 (ja) 2010-02-02 2010-02-02 仕様モデル検査方法および仕様モデル検査装置

Country Status (2)

Country Link
JP (1) JP5524244B2 (ja)
WO (1) WO2011096037A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6851765B2 (ja) * 2016-10-06 2021-03-31 株式会社東芝 情報生成システム、装置、方法、及びプログラム
FR3091106B1 (fr) 2018-12-20 2021-02-12 Commissariat Energie Atomique Système de supervision formelle de communications

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004326366A (ja) * 2003-04-23 2004-11-18 Matsushita Electric Ind Co Ltd プログラム検証生成装置およびプログラム検証生成方法
JP2009116648A (ja) * 2007-11-07 2009-05-28 Hitachi Ltd ソフトウェアの設計支援方法、設計支援装置及び設計支援プログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004326366A (ja) * 2003-04-23 2004-11-18 Matsushita Electric Ind Co Ltd プログラム検証生成装置およびプログラム検証生成方法
JP2009116648A (ja) * 2007-11-07 2009-05-28 Hitachi Ltd ソフトウェアの設計支援方法、設計支援装置及び設計支援プログラム

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CSNG200600650003; 青木 利晃: '高信頼性組み込みソフトウェア開発 -最新技術動向と取り組み- 2 形式的手法による高信頼性組み込みソフ' 情報処理 第47巻,第5号, 20060515, pp.491-497, 社団法人情報処理学会 *
JPN6013035299; 青木 利晃: '高信頼性組み込みソフトウェア開発 -最新技術動向と取り組み- 2 形式的手法による高信頼性組み込みソフ' 情報処理 第47巻,第5号, 20060515, pp.491-497, 社団法人情報処理学会 *

Also Published As

Publication number Publication date
WO2011096037A1 (ja) 2011-08-11
JPWO2011096037A1 (ja) 2013-06-06

Similar Documents

Publication Publication Date Title
US10354042B2 (en) Selectively reducing graph based analysis pessimism
US7853906B2 (en) Accelerating high-level bounded model checking
US7124070B2 (en) Method of and apparatus for, and program for verifying equivalence between behavioral description and register transfer level description
CN106407489A (zh) 一种时序约束检查方法
JP5524244B2 (ja) 仕様モデル検査方法および仕様モデル検査装置
CN111400716A (zh) 一种基于操作系统的安全机制验证方法
Pierre et al. Enhancing the assertion-based verification of TLM designs with reentrancy
US8863054B1 (en) Innovative verification methodology for deeply embedded computational element
US8688608B2 (en) Verifying correctness of regular expression transformations that use a post-processor
US11775719B1 (en) Cell instance charge model for delay calculation
US9594860B2 (en) Analog mixed signal model equivalence checking
JP4950942B2 (ja) 半導体集積回路の検証装置
US10936776B1 (en) Analyzing waveform data generated for simulated circuit design
Ciesielski et al. Arithmetic bit-level verification using network flow model
US10860757B1 (en) Multicorner skew scheduling circuit design
JP4831375B2 (ja) 検証装置、検証方法、及びプログラム
CN105512381A (zh) 时钟延迟验证方法
JP6279750B2 (ja) ソースコード等価性検証装置
JP4702357B2 (ja) 動作レベル記述とレジスタ転送レベル記述間の等価性検証方法及び装置並びにプログラム
JP2010238057A (ja) テスト制約抽出装置、方法およびプログラム
JP5573287B2 (ja) プログラム自動生成装置
JP2012150631A (ja) 半導体集積回路の設計方法および設計装置
JP2017041085A (ja) プログラム仕様推定装置、推定方法、および推定プログラム
US20200074309A1 (en) Systems and methods to semantically compare product configuration models
US20110173148A1 (en) Integrating interval constraint propagation with nonlinear real arithmetic

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140409

R150 Certificate of patent or registration of utility model

Ref document number: 5524244

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees