JP5524244B2 - 仕様モデル検査方法および仕様モデル検査装置 - Google Patents
仕様モデル検査方法および仕様モデル検査装置 Download PDFInfo
- Publication number
- JP5524244B2 JP5524244B2 JP2011552593A JP2011552593A JP5524244B2 JP 5524244 B2 JP5524244 B2 JP 5524244B2 JP 2011552593 A JP2011552593 A JP 2011552593A JP 2011552593 A JP2011552593 A JP 2011552593A JP 5524244 B2 JP5524244 B2 JP 5524244B2
- Authority
- JP
- Japan
- Prior art keywords
- model
- target value
- functional block
- design
- satisfy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 20
- 238000007689 inspection Methods 0.000 title claims description 12
- 230000007704 transition Effects 0.000 claims description 59
- 238000012795 verification Methods 0.000 claims description 36
- 238000012942 design verification Methods 0.000 claims description 19
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 238000000605 extraction Methods 0.000 claims description 5
- 239000000284 extract Substances 0.000 claims description 4
- 230000006870 function Effects 0.000 description 21
- 238000010586 diagram Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 238000004880 explosion Methods 0.000 description 2
- WNEODWDFDXWOLU-QHCPKHFHSA-N 3-[3-(hydroxymethyl)-4-[1-methyl-5-[[5-[(2s)-2-methyl-4-(oxetan-3-yl)piperazin-1-yl]pyridin-2-yl]amino]-6-oxopyridin-3-yl]pyridin-2-yl]-7,7-dimethyl-1,2,6,8-tetrahydrocyclopenta[3,4]pyrrolo[3,5-b]pyrazin-4-one Chemical compound C([C@@H](N(CC1)C=2C=NC(NC=3C(N(C)C=C(C=3)C=3C(=C(N4C(C5=CC=6CC(C)(C)CC=6N5CC4)=O)N=CC=3)CO)=O)=CC=2)C)N1C1COC1 WNEODWDFDXWOLU-QHCPKHFHSA-N 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3604—Software analysis for verifying properties of programs
- G06F11/3608—Software analysis for verifying properties of programs using formal methods, e.g. model checking, abstract interpretation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
Claims (5)
- コンピュータソフトウェアをコンピュータで実行することで実現される仕様モデルの検査方法であって、
少なくとも第1及び第2の機能ブロックを含む複数の機能ブロックの遷移で表わされる仕様モデルと目標値とが入力され、
上記複数の機能ブロックのそれぞれについて、状態遷移で表わされる設計モデルと目標値とが入力され、
上記複数の機能ブロックのそれぞれが上記設計モデルと共に入力された目標値を満たすか否かを検証し、
上記機能ブロックの検証において目標値を満たさない状態遷移を有する第1の機能ブロックが抽出された場合には、上記第1の機能ブロックの目標値を、上記目標値を満たさない状態遷移に要する値に再設定し、
第2の機能ブロックについて、上記第1の機能ブロックの目標値を再設定した場合に、上記仕様モデルの目標値を満たすように再設定された第2の機能ブロックの目標値の入力を受け、
上記第1の機能ブロックで上記目標値を満たさない状態遷移を生じさせる制約条件に関係しない状態遷移を上記第2の機能ブロックの設計モデルから除いた上記第2の機能ブロックの変形設計モデルを生成し、
上記第2の機能ブロックの変形設計モデルが上記再設定された第2の機能ブロックの目標値を満たす場合には、上記仕様モデルがその目標値を満足するという結果を出力する仕様モデル検査方法。 - 請求項1において、
上記第1の機能ブロックの目標値を満たさない状態遷移を表示装置に表示させる仕様モデル検査方法。 - 仕様モデルの検査装置であって、
少なくとも第1及び第2の機能ブロックを含む複数の機能ブロックの遷移で表わされる仕様モデルと目標値とが入力され、仕様検証モデルを生成する第1モデル変換部と、
上記複数の機能ブロックのそれぞれについて、状態遷移で表わされる設計モデルと目標値とが入力され、設計検証モデルを生成する第2モデル変換部と、
上記仕様検証モデルと上記設計検証モデルとの入力を受け、上記仕様検証モデルと上記設計検証モデルが上記仕様モデルと共に入力された目標値と上記設計モデルと共に入力された目標値を満たすか否か検査を行うモデル検査部と、
上記モデル検査部により目標値を満たさないと判定された第1の機能ブロックの設計モデルから、目標値を満たさない状態遷移を抽出する反例抽出部と、
上記第1の機能ブロックで上記目標値を満たさない状態遷移を生じさせる制約条件に関係しない状態遷移を上記第2の機能ブロックの設計モデルから除いた上記第2の機能ブロックの変形設計モデルを生成する設計モデル管理部とを有し、
上記モデル検査部により第1の機能ブロックが目標値を満たさないと判定された場合には、上記第1の機能ブロックの目標値を、上記目標値を満たさない状態遷移に要する値に再設定した場合に、上記仕様モデルの目標値を満たすように再設定された第2の機能ブロックの目標値の入力を受け、
上記モデル検査部は、上記設計モデル管理部で生成された変形設計モデルが上記再設定された第2の機能ブロックの目標値を満たすか否か検査する仕様モデル検査装置。 - 請求項3において、
上記モデル検査部は、上記設計モデル管理部で生成された変形設計モデルが上記再設定された第2の機能ブロックの目標値を満たす場合に、上記仕様モデルがその目標値を満足するという結果を出力する仕様モデル検査装置。 - 請求項3において、
上記第1の機能ブロックの目標値を満たさない状態遷移を表示装置に表示させる仕様モデル検査装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2010/051402 WO2011096037A1 (ja) | 2010-02-02 | 2010-02-02 | 仕様モデル検査方法および仕様モデル検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011096037A1 JPWO2011096037A1 (ja) | 2013-06-06 |
JP5524244B2 true JP5524244B2 (ja) | 2014-06-18 |
Family
ID=44355066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011552593A Expired - Fee Related JP5524244B2 (ja) | 2010-02-02 | 2010-02-02 | 仕様モデル検査方法および仕様モデル検査装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5524244B2 (ja) |
WO (1) | WO2011096037A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6851765B2 (ja) * | 2016-10-06 | 2021-03-31 | 株式会社東芝 | 情報生成システム、装置、方法、及びプログラム |
FR3091106B1 (fr) | 2018-12-20 | 2021-02-12 | Commissariat Energie Atomique | Système de supervision formelle de communications |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004326366A (ja) * | 2003-04-23 | 2004-11-18 | Matsushita Electric Ind Co Ltd | プログラム検証生成装置およびプログラム検証生成方法 |
JP2009116648A (ja) * | 2007-11-07 | 2009-05-28 | Hitachi Ltd | ソフトウェアの設計支援方法、設計支援装置及び設計支援プログラム |
-
2010
- 2010-02-02 JP JP2011552593A patent/JP5524244B2/ja not_active Expired - Fee Related
- 2010-02-02 WO PCT/JP2010/051402 patent/WO2011096037A1/ja active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004326366A (ja) * | 2003-04-23 | 2004-11-18 | Matsushita Electric Ind Co Ltd | プログラム検証生成装置およびプログラム検証生成方法 |
JP2009116648A (ja) * | 2007-11-07 | 2009-05-28 | Hitachi Ltd | ソフトウェアの設計支援方法、設計支援装置及び設計支援プログラム |
Non-Patent Citations (2)
Title |
---|
CSNG200600650003; 青木 利晃: '高信頼性組み込みソフトウェア開発 -最新技術動向と取り組み- 2 形式的手法による高信頼性組み込みソフ' 情報処理 第47巻,第5号, 20060515, pp.491-497, 社団法人情報処理学会 * |
JPN6013035299; 青木 利晃: '高信頼性組み込みソフトウェア開発 -最新技術動向と取り組み- 2 形式的手法による高信頼性組み込みソフ' 情報処理 第47巻,第5号, 20060515, pp.491-497, 社団法人情報処理学会 * |
Also Published As
Publication number | Publication date |
---|---|
WO2011096037A1 (ja) | 2011-08-11 |
JPWO2011096037A1 (ja) | 2013-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10354042B2 (en) | Selectively reducing graph based analysis pessimism | |
US7853906B2 (en) | Accelerating high-level bounded model checking | |
US7124070B2 (en) | Method of and apparatus for, and program for verifying equivalence between behavioral description and register transfer level description | |
CN106407489A (zh) | 一种时序约束检查方法 | |
JP5524244B2 (ja) | 仕様モデル検査方法および仕様モデル検査装置 | |
CN111400716A (zh) | 一种基于操作系统的安全机制验证方法 | |
Pierre et al. | Enhancing the assertion-based verification of TLM designs with reentrancy | |
US8863054B1 (en) | Innovative verification methodology for deeply embedded computational element | |
US8688608B2 (en) | Verifying correctness of regular expression transformations that use a post-processor | |
US11775719B1 (en) | Cell instance charge model for delay calculation | |
US9594860B2 (en) | Analog mixed signal model equivalence checking | |
JP4950942B2 (ja) | 半導体集積回路の検証装置 | |
US10936776B1 (en) | Analyzing waveform data generated for simulated circuit design | |
Ciesielski et al. | Arithmetic bit-level verification using network flow model | |
US10860757B1 (en) | Multicorner skew scheduling circuit design | |
JP4831375B2 (ja) | 検証装置、検証方法、及びプログラム | |
CN105512381A (zh) | 时钟延迟验证方法 | |
JP6279750B2 (ja) | ソースコード等価性検証装置 | |
JP4702357B2 (ja) | 動作レベル記述とレジスタ転送レベル記述間の等価性検証方法及び装置並びにプログラム | |
JP2010238057A (ja) | テスト制約抽出装置、方法およびプログラム | |
JP5573287B2 (ja) | プログラム自動生成装置 | |
JP2012150631A (ja) | 半導体集積回路の設計方法および設計装置 | |
JP2017041085A (ja) | プログラム仕様推定装置、推定方法、および推定プログラム | |
US20200074309A1 (en) | Systems and methods to semantically compare product configuration models | |
US20110173148A1 (en) | Integrating interval constraint propagation with nonlinear real arithmetic |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140409 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5524244 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |