JP5518509B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5518509B2 JP5518509B2 JP2010015887A JP2010015887A JP5518509B2 JP 5518509 B2 JP5518509 B2 JP 5518509B2 JP 2010015887 A JP2010015887 A JP 2010015887A JP 2010015887 A JP2010015887 A JP 2010015887A JP 5518509 B2 JP5518509 B2 JP 5518509B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lid member
- sealing layer
- semiconductor device
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、半導体装置に関するものである。 The present invention relates to a semiconductor device.
従来の半導体装置は、一部が開口した箱型のケース内に半導体チップを搭載したのち、通常はケース内部に絶縁性のゲル状樹脂(封止材)を充填して、収容する半導体チップを埋設している(例えば、特許文献1参照)。このような構造にすることによって、ケース内の収容物を物理的に、あるいは空気中の水分から保護している。 In a conventional semiconductor device, after mounting a semiconductor chip in a box-shaped case partly opened, an insulating gel resin (sealing material) is usually filled in the case, and the semiconductor chip to be accommodated It is buried (see, for example, Patent Document 1). By adopting such a structure, the contents in the case are protected physically or from moisture in the air.
また、封止材が絶縁性を備えることにより、半導体チップやこれに接続する配線等からの放電を防止し、装置の信頼性を高め破損を防ぐこととしている。 In addition, since the sealing material has an insulating property, discharge from the semiconductor chip or wiring connected to the semiconductor chip is prevented, and the reliability of the device is increased to prevent damage.
ところで、上記構成の半導体装置に対しては、信頼性試験として、急激な加熱冷却を繰り返す熱衝撃試験が実施される。この試験において半導体装置を急激に加熱すると、熱応力によって封止材表面に亀裂が生じやすかった。この結果は、半導体装置の使用により半導体チップが発熱すると、封止材に亀裂が生じるおそれがあることを示している。使用により生じる亀裂から半導体装置内部に水分の侵入を許すと、半導体装置の破損につながるため、装置に求められる高信頼性が得られないおそれがある。 By the way, a thermal shock test that repeats rapid heating and cooling is performed as a reliability test on the semiconductor device having the above configuration. In this test, when the semiconductor device was heated rapidly, the surface of the sealing material was likely to crack due to thermal stress. This result shows that when the semiconductor chip generates heat due to the use of the semiconductor device, the sealing material may be cracked. If moisture is allowed to enter the semiconductor device from cracks caused by use, the semiconductor device may be damaged, so that high reliability required for the device may not be obtained.
また、上記構成の半導体装置では、封止材を充填した上で、ケース開口部を閉じる蓋材を配設することがある。このような蓋材によって、ケース内への水分の侵入を防ぐとともに、封止材を外気に曝さないことにより封止材の劣化を防ぐ構成としている。 Further, in the semiconductor device having the above-described configuration, a lid member that closes the case opening may be disposed after the sealing material is filled. Such a lid material prevents moisture from entering the case and prevents the sealing material from deteriorating by not exposing the sealing material to outside air.
しかし、上述のように封止材が熱膨張すると、蓋材が押し上げられて変形し、蓋材の破損に繋がるおそれがある。すると、蓋材の破損部から装置内への水分侵入を許すこととなるため、装置の信頼性低下につながる。 However, when the sealing material is thermally expanded as described above, the lid material is pushed up and deformed, which may lead to damage to the lid material. As a result, moisture intrusion into the apparatus from the damaged portion of the lid material is allowed, leading to a decrease in the reliability of the apparatus.
本発明はこのような事情に鑑みてなされたものであって、封止層の熱膨張による熱応力に起因した封止層の亀裂発生を抑制し、信頼性の向上を可能とする半導体装置を提供することを目的とする。 The present invention has been made in view of such circumstances, and a semiconductor device capable of suppressing the occurrence of cracks in the sealing layer due to thermal stress due to thermal expansion of the sealing layer and improving reliability. The purpose is to provide.
上記の課題を解決するため、本発明の半導体装置は、半導体チップと、上方に開口部を有し前記半導体チップを内部に収容する収容ケースと、前記開口部を閉じる蓋材と、前記収容ケースの内部に充填されて前記半導体チップを埋設する封止層と、を有し、前記蓋材は、前記半導体チップと対向する面に、少なくとも前記半導体チップと平面的に重なり前記半導体チップ側に突出した凸状部が設けられており、前記凸状部は、前記半導体チップ側に円弧状に形成されていることを特徴とする。
In order to solve the above-described problems, a semiconductor device according to the present invention includes a semiconductor chip, a housing case having an opening above and housing the semiconductor chip, a lid member for closing the opening, and the housing case A sealing layer embedded in the semiconductor chip and embedded in the semiconductor chip, and the lid member is at least planarly overlapped with the semiconductor chip on a surface facing the semiconductor chip and protrudes toward the semiconductor chip The protruding portion is formed in an arc shape on the semiconductor chip side .
この構成によれば、封止層に生じる熱応力に起因した封止層の亀裂発生を抑制し、信頼性の高い半導体装置とすることができる。 According to this configuration, generation of cracks in the sealing layer due to thermal stress generated in the sealing layer can be suppressed, and a highly reliable semiconductor device can be obtained.
すなわち、封止層の半導体チップと平面的に重なる部分は、使用により半導体チップが発熱した場合に最も加熱されるため、相対的に最も熱膨張を生じる部分である。そのため、半導体チップと重なる封止層の表面が平坦であると、熱応力により大きな引張り力が生じ、当該引張り力によって封止層が裂け、表面から亀裂が生じると考えられる。 That is, the portion of the sealing layer that overlaps the semiconductor chip in a plane is the portion that generates the most thermal expansion because it is heated most when the semiconductor chip generates heat by use. Therefore, if the surface of the sealing layer overlapping the semiconductor chip is flat, it is considered that a large tensile force is generated due to thermal stress, the sealing layer is torn by the tensile force, and a crack is generated from the surface.
これに対して、本願発明の封止層は、半導体チップ側に凸状に形成された蓋材の形状に応じ、封止層が半導体チップ側に凹状に形成されている。そのため、封止層が熱膨張する際、蓋材と接する封止層表面では、封止層表面の凹部を縮める方向(圧縮方向)に変形するため、亀裂の原因となる引張り力が生じない。 In contrast, in the sealing layer of the present invention, the sealing layer is formed in a concave shape on the semiconductor chip side according to the shape of the lid formed in a convex shape on the semiconductor chip side. Therefore, when the sealing layer is thermally expanded, the surface of the sealing layer in contact with the lid member is deformed in a direction (compression direction) in which the concave portion on the surface of the sealing layer is contracted, so that a tensile force that causes a crack does not occur.
また、半導体チップを熱源として封止層に熱が伝導されることから、封止層内には半導体チップ周辺が最も温度が高く、半導体チップから遠ざかると温度が低下するという分布を生じることとなる。そのため、封止層の半導体チップと重ならない部分は、半導体チップの直上の部分と比べると温度が低くなり、発生する熱応力が小さく亀裂が発生し難い。
また、封止層において熱膨張による応力が集中する箇所が無くなるため、封止層の破損を防ぐことが可能となる。
Further, since heat is conducted to the sealing layer using the semiconductor chip as a heat source, the temperature around the semiconductor chip is highest in the sealing layer, and the temperature decreases as the distance from the semiconductor chip decreases. . Therefore, the temperature of the portion of the sealing layer that does not overlap the semiconductor chip is lower than that of the portion immediately above the semiconductor chip, and the generated thermal stress is small, so that cracks are unlikely to occur.
Moreover, since the location where the stress due to thermal expansion concentrates in the sealing layer is eliminated, it is possible to prevent the sealing layer from being damaged.
したがって、内側が凸状に形成された蓋材を用いて封止層の表面形状を所望の形とすることにより、熱応力に起因した封止層の亀裂発生を抑制し、信頼性の高い半導体装置とすることができる。 Therefore, by using a cover material with an inner convex shape, the surface shape of the sealing layer is made to a desired shape, thereby suppressing the occurrence of cracks in the sealing layer due to thermal stress and a highly reliable semiconductor. It can be a device.
本発明においては、前記凸状部は、前記半導体チップと平面的に重ならない部分と比べて厚く形成されていることが望ましい。
このような構成を有する蓋材では、半導体チップと平面的に重なる部分の熱容量が大きくなる。半導体チップで発生した熱は、封止層を介して蓋材に伝わり、外部に放熱されることとなるが、蓋材の熱容量が大きいと加熱される封止層から相対的に温度が低い蓋材への熱移動が継続して生じやすい。すると、封止層の熱膨張そのものが抑制されることとなるため封止層に亀裂が発生しにくくなり、信頼性の高い半導体装置とすることが可能となる。
In the present invention, it is desirable that the convex portion is formed thicker than a portion that does not overlap the semiconductor chip in plan view.
In the lid member having such a configuration, the heat capacity of the portion overlapping the semiconductor chip in a plane is increased. The heat generated in the semiconductor chip is transmitted to the lid material through the sealing layer and is radiated to the outside. However, when the thermal capacity of the lid material is large, the lid has a relatively low temperature from the heated sealing layer. Heat transfer to the material is likely to continue. Then, since the thermal expansion of the sealing layer itself is suppressed, the sealing layer is hardly cracked, and a highly reliable semiconductor device can be obtained.
本発明においては、前記蓋材は、前記半導体チップと対向しない面が平坦面として形成されていることが望ましい。
この構成によれば、蓋材の半導体チップと対向しない面(外側の面)において他の構成と密着させて接合することができるため、蓋材の外側の面に設けられた構成によっても封止層の熱膨張による蓋材の変形を抑制することができ、封止層の亀裂発生を抑制し、信頼性の高い半導体装置とすることができる。また、放熱板のような放熱部材を蓋材の外側の面に設けて冷却効率を高める場合には、放熱部材と蓋材とが密着するため放熱効率を高めることができる。
In the present invention, it is desirable that the lid member has a flat surface that does not face the semiconductor chip.
According to this configuration, the surface (outer surface) of the lid material that does not face the semiconductor chip can be brought into intimate contact with another configuration, so that the sealing is also achieved by the configuration provided on the outer surface of the lid material. The deformation of the lid material due to the thermal expansion of the layer can be suppressed, the occurrence of cracks in the sealing layer can be suppressed, and a highly reliable semiconductor device can be obtained. Further, when a heat radiating member such as a heat radiating plate is provided on the outer surface of the lid member to increase the cooling efficiency, the heat radiating member and the lid member are in close contact with each other, so that the heat radiating efficiency can be increased.
本発明においては、前記半導体チップの上面に一端が接続された接続端子を有し、前記蓋材は、前記封止層の材料よりも高い伝熱性を有する材料を用いて設けられ、前記接続端子が、前記蓋材と熱的に接続していることが望ましい。 In the present invention, the semiconductor chip has a connection terminal having one end connected to the upper surface of the semiconductor chip, the lid member is provided using a material having higher heat conductivity than the material of the sealing layer, and the connection terminal However, it is desirable to be thermally connected to the lid member.
この構成によれば、半導体チップで発生した熱は、接続端子を介して蓋材に伝わることとなる。蓋材は封止層よりも高い熱伝導性を有しているため、半導体チップで発生した熱が封止層を介して放熱されていた従来の構造と比べ、封止層側からの効率的な放熱を可能とし、装置全体として放熱効率を向上させることができる。 According to this configuration, heat generated in the semiconductor chip is transmitted to the lid member via the connection terminal. Since the lid material has higher thermal conductivity than the sealing layer, it is more efficient from the sealing layer side than the conventional structure in which the heat generated in the semiconductor chip is dissipated through the sealing layer. Heat dissipation can be achieved, and the heat dissipation efficiency of the entire apparatus can be improved.
ここで「熱的に接続」とは、接続端子が蓋材に接しており、両者の間で直接熱伝導を行う構成、または、接続端子と蓋材との間に封止層の材料よりも高い伝熱性を有する材料で形成された部材が配設され、当該部材を介して接続端子と蓋材との間で間接的に熱伝導を行う構成をさしている。 Here, “thermally connected” means that the connection terminal is in contact with the lid member and directly conducts heat between the two, or the material of the sealing layer between the connection terminal and the lid member. A member formed of a material having high heat conductivity is disposed, and a structure is provided in which heat conduction is indirectly performed between the connection terminal and the lid member via the member.
本発明においては、前記蓋材における第1の領域において前記蓋材と熱的に接続する第1の前記接続端子と、前記蓋材における前記第1の領域とは異なる第2の領域において、前記蓋材と熱的に接続する第2の前記接続端子とを有し、平面視において、前記第2の領域は前記第1の領域よりも前記半導体チップから離れており、前記第2の接続端子における高さ方向の頂点位置は、前記第1の接続端子における高さ方向の頂点位置よりも高く設けられ、各頂点位置において前記蓋材と熱的に接続していることが望ましい。 In the present invention, the first connection terminal that is thermally connected to the lid member in the first region of the lid member, and the second region different from the first region of the lid member, A second connecting terminal thermally connected to the lid member, and the second region is farther from the semiconductor chip than the first region in a plan view, and the second connecting terminal It is desirable that the apex position in the height direction is higher than the apex position in the height direction of the first connection terminal, and is thermally connected to the lid member at each apex position.
この構成によれば、複数の接合端子を介して放熱することができるため、放熱効率を高めることができる。 According to this configuration, since heat can be radiated through the plurality of junction terminals, the heat radiation efficiency can be increased.
また、蓋材に設けられる凸状部は、凸状部の半導体チップ側へ突出する高さは、凸状部の場所によって異なるが、半導体チップと平面的に重なって設けられるため、平面視で半導体チップに近いほど突出する高さが高くなっていることが想定される。この構成によれば、半導体チップから離れた位置の接続端子ほど頂点位置が高くなっているため、凸状部の高さが異なっていても、接続端子と蓋材との熱的な接続が確実となる。 In addition, the height of the convex portion provided on the cover material that protrudes toward the semiconductor chip side of the convex portion varies depending on the location of the convex portion, but is provided so as to overlap with the semiconductor chip in plan view. It is assumed that the closer to the semiconductor chip, the higher the protruding height. According to this configuration, since the apex position is higher as the connection terminal is located farther from the semiconductor chip, the thermal connection between the connection terminal and the lid is reliable even if the height of the convex portion is different. It becomes.
本発明においては、前記収容ケースは、前記半導体チップを配置する面の下側に放熱板を有することが望ましい。
この構成によれば、封止層側からの放熱に加え、半導体チップを配置する面からの放熱も容易となるため、封止層の熱膨張を抑制し、熱応力による亀裂発生を抑えた信頼性の高い半導体装置とすることができる。
In the present invention, it is desirable that the housing case has a heat radiating plate below a surface on which the semiconductor chip is arranged.
According to this configuration, in addition to the heat radiation from the sealing layer side, the heat radiation from the surface on which the semiconductor chip is arranged is facilitated, so that the thermal expansion of the sealing layer is suppressed, and the occurrence of cracks due to thermal stress is suppressed. A highly reliable semiconductor device can be obtained.
本発明の半導体装置によれば、封止層に生じる熱応力に起因した封止層の亀裂発生を抑制し、信頼性の高い半導体装置とすることができる。 According to the semiconductor device of the present invention, the generation of cracks in the sealing layer due to the thermal stress generated in the sealing layer can be suppressed, and a highly reliable semiconductor device can be obtained.
以下、図1〜図4を参照しながら、本発明の実施形態に係る半導体装置について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の寸法や比率などは適宜異ならせてある。 Hereinafter, a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. In all the drawings below, the dimensions and ratios of the constituent elements are appropriately changed in order to make the drawings easy to see.
図1は、本実施形態の半導体装置1Aの平面図であり、図2は、図1の線分A−Aにおける概略断面図である。
FIG. 1 is a plan view of a
図1,2に示すように、本実施形態に係る半導体装置1Aは、半導体チップ2および半導体チップ2が配置される基板3と、これらを内部に収容する収容ケース4と、半導体チップ2に一端が接続され、上方(高さ方向)に屈曲して設けられた接続端子6と、接続端子6の上部に設けられた熱伝導層7と、熱伝導層7に接して設けられた蓋材8と、収容ケース4の内壁と蓋材8とで囲まれた空間に充填され、半導体チップ2、セラミック基板3及び接続端子6を埋設する封止層9と、を備えている。
As shown in FIGS. 1 and 2, the semiconductor device 1 </ b> A according to the present embodiment includes a
基板3は、セラミックスを形成材料とする基板本体3aと、基板本体3aの上面に設けられた配線パターン3bと、を有している。図では、2つの配線パターン3bが形成されているものとして示しており、これらは互いに離間して形成されている。
The
収容ケース4は、上面41aに基板3及び半導体チップ2を順番に積層する平面視矩形板状の底壁板部41と、底壁板部41の上面41aの周縁から上方に延びて平面視矩形環状に形成された周壁部42とを備えた箱型に形成されている。なお、収容ケース4の内部とは、底壁板部41と周壁部12とによって囲繞される空間部分を示している。
The
底壁板部41は、半導体チップ2において生じる熱を外方に放熱させる放熱板としての機能を有している。底壁板部41の形成材料としては、例えば、銅(Cu)、タングステン、モリブデン等のように、放熱性(熱伝導性)の高い材料を用いることができ、更に表面にNiメッキを施したものでもよい。底壁板部41の外側には、更に放熱用のヒートシンクを設けることもできる。もちろん、底壁板部41に放熱機能を持たせない構成を採用することもできる。
The bottom
周壁部42は、電気的な絶縁性、及び収容ケース4としての剛性を有しており、形成材料としては、例えばエポキシ樹脂やウレタン樹脂等の樹脂材料を用いることができる。これらには、必要に応じてガラスフィラーやシリカ等の添加剤を加えることとしても良い。周壁部42には、複数の外部接続端子5が封止されている。
The
外部接続端子5は、導電性部材を断面視L字状に屈曲させて形成されており、一端が周壁部42内において上方に延びるように配されると共に、他端が収容ケース4の内部に露出するように配されている。
The
接続端子6は、導電性材料を用いて帯状に形成されており、半導体チップ2、配線パターン3b、外部接続端子5の表面とハンダなどの接合部材と介して接続されている。これにより、半導体チップ2の上面と配線パターン3b、あるいは配線パターン3bと外部接続端子5を電気的に接続している。
The
接続端子6の形成材料としては、通常の配線材料として用いるCu(銅)やAl(アルミニウム)のような金属単体や、Cu−Mo(モリブデン)合金やCu−W(タングステン)合金のような合金等の金属材料を用いることができる。また、帯状の接続端子6は半導体装置1Aの高さ方向に屈曲しており、複数の接続端子6における高さ方向の頂点位置が、半導体チップ2に近いもの(符号6a)ほど低く、半導体チップ2から離れるもの(符号6b)ほど高くなっている。もちろん、接続端子6は湾曲していても良く、半導体チップ2から離れた位置の接続端子6の頂点位置が、半導体チップ2に近接した接続端子6の頂点位置よりも低い構成であってもよい。
As a forming material of the
接続端子6は、蓋材8の半導体チップ2に対向する面(内面)に、熱伝導層7を介して熱的に接続している。接続端子6が蓋材8に直接接する構成とすることもできるが、その場合には短絡を防ぐために蓋材8の材料を絶縁性の材料とする必要がある。
The
熱伝導層7は、複数の接続端子6の頂点位置にそれぞれ設けられている。本実施形態の半導体装置1Aでは、各接続端子6の頂点位置がすべて等しいため、それぞれの熱伝導層7は同じ厚さに形成されている。接続端子6の頂点位置が異なる場合には、熱伝導層7の厚さを変えることにより、各接続端子6に設けられた熱伝導層7の上部での位置を良好に揃える構成とすると良い。
The heat
熱伝導層7の形成材料としては、絶縁性を有し且つ高熱伝導性を有する材料を採用することができ、高い熱伝導性が付与された樹脂材料が好適である。熱伝導層7の熱伝導性は、封止層9の形成材料よりも高いことが好ましい。このような材料としては、例えば、日立化成工業株式会社製の「ハイセット」を採用することができる。
As a material for forming the heat
蓋材8は、複数の熱伝導層7に接するように配置されている。蓋材8が配置されていることにより、半導体装置1Aの内部構造が外部から視認できないように隠すことができ、装置のデザイン性を高めることができる。
The
蓋材8の内面(封止層9に接する面)には、半導体チップと平面的に重なる部分に、内側に突出する凸状部8Aが設けられている。凸状部8Aは、断面形状が階段状になるように設けられていても良く、断面形状が円弧状となるように設けられていても良い。図では、階段状の凸状部8Aを有する蓋材8を採用している。
On the inner surface (the surface in contact with the sealing layer 9) of the
蓋材8の外面(半導体チップ2に対向しない面)は、平坦なものとして形成すると、たとえば、半導体装置1Aを蓋材8側から他の部材に接合させるときに、容易に隙間なく密着させることができる。隙間が空いていると、隙間の分だけ蓋材8の変形を許容してしまうが、他の部材と密着させると、封止層9の熱膨張による蓋材8の変形を抑制することができ、封止層9の亀裂発生を抑制することができる。また、放熱部材を蓋材8の外面に設けて装置の冷却効率を高める場合には、放熱部材と蓋材8とが密着するため放熱効率を高めることができる。もちろん、蓋材8の外面が平坦ではない構成も採用可能である。
When the outer surface of the lid member 8 (the surface not facing the semiconductor chip 2) is formed to be flat, for example, when the
さらに、凸状部8Aは、半導体チップ2と平面的に重ならない部分と比べて厚く形成されていることが望ましい。蓋材8の熱容量が大きくなるため、半導体チップ2に加熱される封止層9から、相対的に温度が低い蓋材8への熱移動が継続して生じやすい。すると、封止層9の熱膨張そのものが抑制されることとなるため、封止層9に亀裂が発生しにくくなる。
Furthermore, it is desirable that the
このような蓋材8は、封止層9の形成材料よりも高い形成材料を用いて設けられており、例えば、セラミックスや金属材料を用いることができる。蓋材8の形成材料として金属材料を選択したとしても、蓋材8に接する周壁部42や熱伝導層7の形成材料が絶縁性を有しているため、内部の配線パターン3bや接続端子6と導通することはない。また、蓋材8には、複数の貫通孔8a(図1では4つ)が設けられている。貫通孔8aは、収容ケース4内に蓋材8を配置した場合に、接続端子6と平面的に重ならない位置に設けられている。
Such a
このような形状の蓋材8に対し、接続端子6は複数箇所で熱的に接続している。接続端子6のうち、半導体チップ2に近い位置に配設された接続端子6aは、凸状部8Aの頂部AR1で蓋材8と接続しており、半導体チップ2から遠い位置に配設された接続端子6bは、凸状部8Aの周辺部AR2で蓋材8と接続している。すなわち、周辺部AR2は頂部AR1よりも半導体チップ2からの高さ方向の位置が高いため、蓋材の形状に合わせて接続端子6の頂点位置を変更することにより、接続端子6と蓋材8との確実な接続を実現している。
The
封止層9は、電気的な絶縁性を有する高分子ゲル(封止材)を形成材料として、収容ケース4と蓋材8とで囲繞された空間を充填している。封止層9の形成材料としては、例えばシリコーンゲルが挙げられる。
The
このような構成の半導体装置1Aでは、使用により半導体チップ2が発熱した場合における、封止層9の亀裂発生を抑制することができる。
In the
すなわち、封止層9の半導体チップ2と平面的に重なる部分では、使用により半導体チップ2が発熱した場合に最も加熱されるため、相対的に最も熱膨張を生じる。そのため、半導体チップ2と重なる封止層9の表面が平坦であると、熱応力により大きな引張り力が生じ、当該引張り力によって封止層9が裂け、表面から亀裂が生じると考えられる。
That is, in the portion of the
これに対して、本実施形態の封止層9は、半導体チップ2側に階段状に形成された蓋材8の凸状部8Aの形状に応じ、封止層9が半導体チップ2側に凹状に形成されている。そのため、封止層9が熱膨張する際、蓋材8と接する封止層9表面では、封止層9表面の凹部を縮める方向(圧縮方向)に変形するため、亀裂の原因となる引張り力が生じにくい。
On the other hand, the
また、半導体チップ2を熱源として封止層9に熱が伝導されることから、封止層9内には半導体チップ2周辺が最も温度が高く、半導体チップ2から遠ざかると温度が低下するという分布を生じる。そのため、封止層9の半導体チップ2と重ならない部分では、半導体チップ2の直上の部分と比べると温度が低くなり、発生する熱応力が小さい。したがって、封止層9の表面に凹部を形成しなくても亀裂が発生し難くなっている。
In addition, since heat is conducted to the
以上のことから、内側が凸状に形成された蓋材8を用いて封止層9の表面形状を凹状に形成することにより、熱応力に起因した封止層9の亀裂発生を抑制することができる。
From the above, the formation of a surface of the
また、半導体チップ2で発生した熱は、直接または配線パターン3bを介して接続端子6に伝わり、熱伝導層7を介して蓋材8に伝わることとなる。接続端子6、熱伝導層7および蓋材8は、封止層9よりも高い熱伝導性を有しているため、半導体チップ2で発生した熱が封止層9を介して放熱されていた従来の構造と比べ、効率的に放熱されることとなる。すると、封止層9側からの放熱が促進され、半導体装置1A全体として放熱効率が向上することとなる。すると、封止層9の熱膨張による体積変化自体を抑制することができるため、封止層9の亀裂発生を抑えることができる。
Further, the heat generated in the
図3は、本実施形態の半導体装置1Aの製造方法を示す工程図であり、図2に対応する図である。
FIG. 3 is a process diagram showing the method for manufacturing the
まず、図3(a)に示すように、収容ケース4内に基板3および基板3上に実装された半導体チップ2を収容し、接続端子6を高さ方向に湾曲させて半導体チップ2と配線パターン3b、配線パターン3bと外部接続端子5との電気的導通を行う。そして、接続端子6の頂上部付近に熱伝導層7を設ける。接続端子6aと接続端子6bとは頂点位置が異なっており、後の工程で配置する蓋材の内面の高さ位置よりも高くなっている。
First, as shown in FIG. 3A, the
次いで、図3(b)に示すように、収容ケース4の開口部4Aを覆うように蓋材8を配置する。蓋材8を配置する際には、蓋材8が熱伝導層7に当接しながら接続端子6を押し下げるため、自然に蓋材8と熱伝導層7とが密着した状態となる。
Next, as illustrated in FIG. 3B, the
次いで、図3(c)に示すように、蓋材8に設けられた不図示の貫通孔から、シリコーンゲルを注入し、封止層9を形成する。貫通孔は複数もうけられているため、少なくとも一つの貫通孔からはシリコーンゲルの注入を行わないようにして、シリコーンゲルの注入を行わない貫通孔から注入部分の空気を抜きながらシリコーンゲルの注入を行う。
Next, as shown in FIG. 3C, silicone gel is injected from a through hole (not shown) provided in the
シリコーンゲルを蓋材8に密着するまで注入することにより、形成される封止層9は、蓋材8の内面形状と相補的な形状である凹形状となる。シリコーンゲルの注入が終了すると、必要に応じて貫通孔を別部材で閉じ、封止層9が外気に触れないようにすることとしても良い。
本実施形態の半導体装置1Aは、以上のようにして製造する。
By injecting the silicone gel into close contact with the
The
以上のような構成の本実施形態の半導体装置1Aでは、封止層9に生じる熱応力に起因した封止層9の亀裂発生を抑制し、信頼性の高い半導体装置1Aとすることができる。
In the
なお、本実施形態の半導体装置1Aでは、収容ケース4から装置上方に向けて外部接続端子5が配設されている構成としたが、本発明はこのような構成の半導体装置に限るものではない。
In the
図4は、本発明の変形例に係る半導体装置1Bの断面図である。本実施形態の半導体装置1Bは、第1実施形態の半導体装置1Aと一部共通しており、異なるのは、半導体装置1Bが、半導体装置1Aの外部接続端子5に代えて、基板3から底壁板部41を貫通して装置下方に向けて外部接続端子50が配設されている面実装タイプの半導体装置であることである。
FIG. 4 is a cross-sectional view of a
半導体装置1Bは、複数の外部接続端子50を有しており、各外部接続端子50は、基板本体3aを介して配線パターン3bと接続されている。このような外部接続端子50を有する半導体装置1Bでは、装置下方(底壁板部41側)で他のプリント基板等と接続する面実装が可能となっている。
The
このような構成の半導体装置1Bであっても、蓋材8の内面に設けられた凸状部8Aにより、封止層9の上面が凹状に形成されているため、封止層9に生じる熱応力に起因した封止層9の亀裂発生を抑制し、信頼性の高い半導体装置1Bとすることができる。
Even in the semiconductor device 1 </ b> B having such a configuration, since the upper surface of the
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。 The preferred embodiments of the present invention have been described above with reference to the accompanying drawings, but it goes without saying that the present invention is not limited to such examples. Various shapes, combinations, and the like of the constituent members shown in the above-described examples are examples, and various modifications can be made based on design requirements and the like without departing from the gist of the present invention.
1A,1B…半導体装置、2…半導体チップ、4…収容ケース、4A…開口部、41…放熱板(底壁板部)、43…凹部、6,6a,6b…接続端子、7…熱伝導層、8…蓋材、8A…凸状部、8a…貫通孔、9…封止層
DESCRIPTION OF
Claims (6)
上方に開口部を有し前記半導体チップを内部に収容する収容ケースと、
前記開口部を閉じる蓋材と、
前記収容ケースの内部に充填されて前記半導体チップを埋設する封止層と、を有し、
前記蓋材は、前記半導体チップと対向する面に、少なくとも前記半導体チップと平面的に重なり前記半導体チップ側に突出した凸状部が設けられており、
前記凸状部は、前記半導体チップ側に円弧状に形成されていることを特徴とする半導体装置。 A semiconductor chip;
A housing case having an opening above and housing the semiconductor chip therein;
A lid that closes the opening;
A sealing layer filled in the housing case and embedded in the semiconductor chip,
The lid member is provided with a convex portion that overlaps at least the semiconductor chip in a plane and protrudes toward the semiconductor chip on the surface facing the semiconductor chip ,
The convex portion is formed in an arc shape on the semiconductor chip side .
前記蓋材は、前記封止層の材料よりも高い伝熱性を有する材料を用いて設けられ、
前記接続端子が、前記蓋材と熱的に接続していることを特徴とする請求項1から3のいずれか1項に記載の半導体装置。 A connection terminal having one end connected to the upper surface of the semiconductor chip;
The lid member is provided using a material having higher heat conductivity than the material of the sealing layer,
The connection terminal is a semiconductor device according to any one of claims 1 to 3, characterized in that connected to the cover member and the thermal.
前記蓋材における前記第1の領域とは異なる第2の領域において、前記蓋材と熱的に接続する第2の前記接続端子とを有し、
平面視において、前記第2の領域は前記第1の領域よりも前記半導体チップから離れており、
前記第2の接続端子における高さ方向の頂点位置は、前記第1の接続端子における高さ方向の頂点位置よりも高く設けられ、各頂点位置において前記蓋材と熱的に接続していることを特徴とする請求項4に記載の半導体装置。 The first connection terminal thermally connected to the lid member in the first region of the lid member;
In the second region different from the first region in the lid member, the second connection terminal thermally connected to the lid member,
In plan view, the second region is farther from the semiconductor chip than the first region,
The vertex position in the height direction of the second connection terminal is provided higher than the vertex position in the height direction of the first connection terminal, and is thermally connected to the lid member at each vertex position. The semiconductor device according to claim 4 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010015887A JP5518509B2 (en) | 2010-01-27 | 2010-01-27 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010015887A JP5518509B2 (en) | 2010-01-27 | 2010-01-27 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011155147A JP2011155147A (en) | 2011-08-11 |
JP5518509B2 true JP5518509B2 (en) | 2014-06-11 |
Family
ID=44540904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010015887A Active JP5518509B2 (en) | 2010-01-27 | 2010-01-27 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5518509B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6381453B2 (en) * | 2015-01-27 | 2018-08-29 | 三菱電機株式会社 | Semiconductor device |
JP2019129201A (en) * | 2018-01-23 | 2019-08-01 | 三菱電機株式会社 | Semiconductor device and method for manufacturing semiconductor device |
US11289441B2 (en) * | 2019-10-09 | 2022-03-29 | Wolfspeed, Inc. | Systems and processes for increasing semiconductor device reliability |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63107147A (en) * | 1986-10-24 | 1988-05-12 | Hitachi Ltd | Semiconductor device |
JP2924867B2 (en) * | 1997-08-06 | 1999-07-26 | 日本電気株式会社 | Hybrid integrated circuit device and method of manufacturing the same |
JP3726767B2 (en) * | 2002-03-28 | 2005-12-14 | 株式会社日立製作所 | Semiconductor module |
JP2006313768A (en) * | 2005-05-06 | 2006-11-16 | Denso Corp | Electronic controller |
JP2008235492A (en) * | 2007-03-20 | 2008-10-02 | Matsushita Electric Ind Co Ltd | Semiconductor device and method of manufacturing the same |
-
2010
- 2010-01-27 JP JP2010015887A patent/JP5518509B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011155147A (en) | 2011-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6972479B2 (en) | Package with stacked substrates | |
US9390995B2 (en) | Semiconductor device and method of manufacturing the same | |
KR20080013864A (en) | Structure for stacking an integrated circuit on another integrated circuit | |
US20160183405A1 (en) | Electronic device and method for manufacturing the electronic device | |
WO2020017582A1 (en) | Module | |
JP5409344B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP6180646B1 (en) | Semiconductor package and module | |
JP5836298B2 (en) | Semiconductor device | |
JP6813259B2 (en) | Semiconductor device | |
JP5518509B2 (en) | Semiconductor device | |
US20060220188A1 (en) | Package structure having mixed circuit and composite substrate | |
JP5788584B2 (en) | Electronic module and manufacturing method thereof | |
JP5481111B2 (en) | Semiconductor device | |
JP2021012897A (en) | Semiconductor module, semiconductor device, and manufacturing method of semiconductor module | |
JP4624775B2 (en) | Semiconductor device | |
JP2009176996A (en) | High frequency circuit board | |
JP4046623B2 (en) | Power semiconductor module and fixing method thereof | |
JP2008098243A (en) | Heat sink, method for mounting electronic part on heat sink and manufacturing method for heat sink | |
US7672140B2 (en) | Circuit board configuration | |
US9324627B2 (en) | Electronic assembly for mounting on electronic board | |
JP3785126B2 (en) | Semiconductor device | |
JP2006041199A (en) | Electronic device | |
JP2009076750A (en) | Module | |
JP2013093620A (en) | Module | |
US20180338386A1 (en) | Heat dissipating structure for power supply and heat dissipating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A521 | Written amendment |
Effective date: 20130925 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140402 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5518509 Free format text: JAPANESE INTERMEDIATE CODE: R150 Country of ref document: JP |