JP5500665B2 - ビデオ処理システムおよびビデオデータの並列処理のための方法 - Google Patents

ビデオ処理システムおよびビデオデータの並列処理のための方法 Download PDF

Info

Publication number
JP5500665B2
JP5500665B2 JP2013525369A JP2013525369A JP5500665B2 JP 5500665 B2 JP5500665 B2 JP 5500665B2 JP 2013525369 A JP2013525369 A JP 2013525369A JP 2013525369 A JP2013525369 A JP 2013525369A JP 5500665 B2 JP5500665 B2 JP 5500665B2
Authority
JP
Japan
Prior art keywords
task
video
processed
video data
enhancement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013525369A
Other languages
English (en)
Other versions
JP2013538511A (ja
Inventor
イツハック、イェフダ
クレイン、ヤニフ
ナカシュ、モシェ
スタインバーグ、エレズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2013538511A publication Critical patent/JP2013538511A/ja
Application granted granted Critical
Publication of JP5500665B2 publication Critical patent/JP5500665B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Description

本発明は、ビデオ処理システムおよびビデオデータの並列処理のための方法に関する。
最新のデジタル・ビデオ・アプリケーションは、ビデオ処理、たとえば、符号化および/または復号にますます多くの処理能力を使用している。特に、H.264またはMPEG−4のような最近のビデオ符号化標準規格は、高品質のビデオデータを提供するが、相当量の計算資源を必要とする。このことは、リアルタイム符号化および/または復号に特に当てはまる。
他方、最新のコンピューティング技術には、たとえば、ハイパースレッディング技術および/またはコンピューティングチップの複数のコアもしくは複数のプロセッサを使用して、複数のスレッドを処理することが可能であることによって、タスクの並列処理が可能なハードウェアを提供している傾向が存在する。しかしながら、ビデオ符号化および/または復号を並列化するための効率的なメカニズムを提供することは、新規の手法および計算技法を必要とする。
H.264符号化器においてマルチスレッディングを使用することは、たとえば、「インテル・ハイパースレッディング・アーキテクチャにおけるH.264符号化器の効率的なマルチスレッディングの実施(Efficient Multithreading Implementation of H.264 Encoder on Intel Hyper−Threading Architectures)」(Steven Ge、Xinmin TianおよびYen−Kuang Chen著、ICIS−PCM 2003, December 15−18 2003, Singapore)に記載されている。
特開2006−508590号公報
「Efficient Multithreading Implementation of H.264 Encoder on Intel Hyper−Threading Architectures」、Steven Ge、Xinmin TianおよびYen−Kuang Chen著、ICIS−PCM 2003, December 15−18 2003, Singapore
特に、H.264またはMPEG−4のような最近のビデオ符号化標準規格は、高品質のビデオデータを提供するが、相当量の計算資源を必要とする。
ビデオ符号化および/または復号を並列化するための効率的なメカニズムを提供することは、新規の手法および計算技法を必要とする。
本発明は、添付の特許請求の範囲によるビデオ処理システムおよびビデオデータの並列処理のための方法に言及する。
本発明の具体的な実施形態は、従属請求項に記載されている。
本発明のこれらの態様および他の態様は、以下に記載される実施形態から明らかとなり、それらを参照することによって明瞭になろう。
本発明のさらなる詳細、態様、および実施形態を、例としてのみ、図面を参照して記載する。図面において、同様の参照符号は同様のまたは機能的に類似の要素を特定するために使用される。図面内の要素は簡潔かつ明瞭にするために示されており、必ずしも原寸に比例して描かれてはいない。
ビデオ処理を並列化する方法の流れ図である。 1つのフレームに関するタスク依存関係を概略的に示す図である。 複数の並列処理ユニットを使用するビデオ処理システムの実施形態の例のブロック図である。
本発明の例示されている実施形態は、大部分について、当業者に既知のコンピューティングまたは電子コンポーネント、回路およびソフトウェアを使用して実装され得るため、本発明の基礎となる概念の理解および評価のために、ならびに本発明の教示を分かりにくくせず当該教示から注意を逸らさせないために、詳細は例示されているような必要と考えられる範囲を超えては説明されない。
本明細書の文脈において、「ビデオ処理」という用語は、特に、ビデオデータの符号化および/もしくは復号ならびに/または圧縮、特にエントロピー符号化、ならびに/または解凍および/もしくはデブロッキングを指し得る。符号化または復号は、複数の異なるステップ、特に圧縮、解凍および/またはデブロッキングなどを含み得る。ビデオ処理、特に符号化は、ビデオ処理または符号化に使用されるビデオ標準規格によって定義され得る特定の構造を有する処理済ビデオデータを提供すると考えられ得る。
ビデオデータのための符号化器は、ビデオデータを符号化するためのデバイスまたはプログラムであると考えられ得る。復号器は、ビデオデータを復号するためのプログラムまたはデバイスであると考えられ得る。符号化器は、所与のソースフォーマットにおいて提供されるビデオデータを符号化して、所与のビデオ符号化標準規格にしたがって符号化されたデータにするように構成され得る。ビデオ標準規格は、たとえば、H.264/AVC、H.264/SVC、MPEG−4またはH.263であり得る。復号器は、ビデオデータを所与のフォーマットから任意の種類のビデオフォーマット、特に表示可能および/またはピクセルフォーマットに復号することができる。符号化器に対するソースデータまたは入力ビデオデータは、任意の種類のフォーマットにある生のピクセルデータまたはビデオデータを含み得る。符号化器および/または復号器が、ビデオデータを或るビデオデータ標準規格から別のビデオ標準規格に、たとえば、MPEG−4からH.264にトランスコードするのに利用されることが実現可能である。
ビデオデータは通常、表示タイミングにしたがって決定され得る特定の順序で配列されるピクチャまたはイメージのシーケンスまたはシリーズを含む。符号化および/または復号のために、ビデオデータは、符号化および/または復号されるべきフレームのシーケンスに配列されうる。符号化/復号のためのフレームの順序は、表示順序とは異なっていてもよい。たとえば、H.264のコンテキストにおいては、フレームを、それらが表示されるべき順序とは異なる、符号化プロセスにとっての重要性に応じた順序で符号化することが実現可能である。
フレームは、任意の種類のフレームであってよい。特に、フレームは、Iフレーム、BフレームまたはPフレームのうちの1つであってよい。Iフレーム(モード内フレーム)は、他のフレームに依存することなく符号化/復号されるフレームであり得る。Pフレーム(予測または予測的フレーム)は、IフレームまたはPフレームであり得る先行して符号化/復号されたフレームに依存して符号化/復号され得る。Bフレーム(双方向予測フレーム)は、先行するフレームおよび将来のフレームの両方に依存し得る。使用されるビデオ標準規格に応じて、さらなるフレームタイプ、たとえば、SIフレーム(スイッチングIフレーム)またはSPフレーム(スイッチングPフレーム)が存在し得る。
最新のビデオ標準規格、特にH.264またはMPEG−4は、たとえば、ビデオの時間または空間解像度のスケーラビリティを提供するための階層的強化レイヤまたは構造を利用することが可能である。階層的強化構造またはスケーラブルビデオ構造は、複数の依存関係を有するレイヤ状表現(layered representation)に基づき得る。階層的強化構造は、所与のビデオ標準規格、たとえば、H.264/SVCまたはMPEG−4/SVCにしたがって定義され得る。スケーラブルビデオ符号化によって、アプリケーション要件、たとえば、符号化器/復号器の処理能力またはビデオのためのディスプレイの制約に適合することが可能となる。ビデオデータ、たとえば、ビデオ・ビット・ストリームは、ビデオデータを除去することによってサブストリームを形成することが可能であり、かつ、そのサブストリームが、より低い品質および/または解像度において元のビデオを表す別の有効なビデオ・ビット・ストリームを形成するときに、スケーラブルであると考えられ得る。一般的に、強化構造は、基本レイヤ、および基本レイヤに依存する1つもしくは複数の強化レイヤ、ならびに/またはビデオ処理のための少なくとも1つの強化レイヤを含み得る。各レイヤは1または複数のフレームを含み得る。
テンポラル強化構造(temporal enhancement structure)を提供することが実現可能であり得る。テンポラル基本レイヤは、ビデオ表示の異なる複数の時点を表す所与の数のフレームを含み得る。テンポラル強化レイヤは、テンポラル基本レイヤのフレーム間に挿入されることになるさらなるフレームを含み得る。したがって、テンポラル基本レイヤをテンポラル強化レイヤと組み合わせることを考慮することによって、所与の時点において表示されることになるフレームの総数が増大し、時間解像度が向上し、一方でテンポラル基本レイヤは依然として表示のために十分なビデオデータを提供する。2以上のテンポラル強化レイヤが提供されてよい。テンポラル強化レイヤが、基本レイヤおよび/またはビデオ処理のための1または複数のより低いレベルのテンポラル強化レイヤに依存することが実現可能である。テンポラル強化レイヤのフレームは、テンポラル基本レイヤおよび/または処理されることになるより低いテンポラル強化レイヤの1または複数のフレームに依存し得る。テンポラルレイヤおよび/またはテンポラル強化構造の構成は、ビデオ処理、たとえば符号化/復号に使用されているビデオ標準規格に依存し得る。テンポラル強化レイヤにBフレームおよび/またはPフレームを使用することが実現可能である。テンポラル強化レイヤの依存関係から階層構造が生じ得、テンポラル基本レイヤが最低レベルにあり、テンポラル強化レイヤは、ビデオ処理、特に符号化/復号のためにより高いレベルのテンポラル強化レイヤが最大でもより低いレベルのレイヤに依存するように構成される。
少なくとも空間基本レイヤおよび少なくとも1つの空間強化レイヤを含む空間強化構造が考慮され得る。基本空間レイヤは低い解像度にある1または複数のフレームを含み得る。空間基本レイヤおよび/または1または複数の空間強化レイヤに対する所望の1または複数の解像度を達成するために入力ビデオデータをダウンサンプリングすることが考慮され得る。空間基本レイヤが最低空間解像度、たとえば、720pの解像度に対応することが想定され得る。強化レイヤはより高い解像度のビデオデータを含み得る。強化レイヤおよび/または強化レイヤのフレームは、基本レイヤのデータと組み合わされると強化レイヤの解像度を有するビデオデータを提供することを可能にするデータを含み得る。空間強化レイヤは、ビデオ処理のために空間基本レイヤに依存することが考慮され得、たとえば、強化レイヤのフレームは基本レイヤの対応するフレームが処理されている場合にのみ処理されることができることが実現可能である。階層的強化構造は、その最低レベルにおける空間基本レイヤ、および、より高い階層レベルに対応する、空間解像度が高くなっていく1または複数の空間強化レイヤを含むことができる。所与のレベルの空間強化レイヤが、それを下回る1または複数のレイヤに依存するが、存在する場合はより高いレベルのレイヤとは無関係であり得ることが想定され得る。720pの解像度を有する空間基本レイヤおよび1080pの解像度を有する空間強化レイヤを使用することが実現可能であり得る。たとえば、H.264/SVCのコンテキストにおいては、空間基本レイヤは、720pの解像度(1280x720ピクセルの解像度を表す)を有することができ、第1の空間強化レイヤは、1080pのより高い解像度(通常、1920x1080ピクセルの解像度を指す)を可能にする情報を提供することができる。最高レベルの空間強化構造は、元のピクチャまたはビデオデータの解像度を有することができる。複数の異なるレイヤの解像度の間の比は、利用されるビデオ標準規格が許可する場合は任意に選択されることができる。
品質強化構造が提供され得、ここで、たとえば、品質強化構造のレイヤを組み合わせるときに信号対ノイズ比を低減することによって、複数のレイヤは、ますます高い画質を提供する。
1つのみの強化構造を提供すること、または、異なる複数の強化手法を組み合わせることが実現可能であり得る。たとえば、H.264/SVC標準規格は、時間、空間および品質レイヤ化を利用するスケーラブルなビデオ処理を可能にする。
フレームは、所与の数のマクロブロックを含むことができる。マクロブロックは、ビデオ標準規格によって定義され得るピクセルの所与の数および/または構成に対応することができる。たとえば、H.264標準規格においては、マクロブロックは16x16ピクセルを含むことができる。マクロブロックは、特に符号化および/または復号のために、フレームのイメージまたはピクチャデータを表すための基本単位として使用され得る。
フレームを複数のスライスに分割することが実現可能である。各スライスは多数のマクロブロックを含むことができる。所与のフレームが、符号化/復号に使用されるビデオ標準規格に応じて任意の適切な数のスライスに分割されることができることが考慮され得る。単一のフレームに対して複数の異なるサイズのスライスが定義されてよい。フレームのスライスは任意の形状を有してよく、フレームの分離した領域を含んでよい。スライスは、ビデオ処理、特に符号化および/または復号に関して同じフレーム内の他のスライスから独立していることができる、自己完結型の符号化単位であると考えられ得る。スライスはフレームと同様に、たとえば、Iスライス、BスライスまたはPスライスとして特徴づけられ得る。
レイヤは、ビデオデータのより大きな構造、たとえば、ビデオストリームのサブユニットとして考えられ得る。1または複数のフレームを含むピクチャグループがレイヤのサブユニットとして考えられてもよい。フレームが、レイヤおよび/またはピクチャグループのサブユニットとして考えられてもよい。スライスはフレームのサブユニット、また、対応するピクチャグループおよびレイヤのサブユニットとして考えられ得る。マクロブロックは、対応するスライス、フレーム、ピクチャグループおよび/またはレイヤのサブユニットとして考えられ得る。
第1のビデオデータ構造、たとえば、レイヤ、フレーム、スライスまたはマクロブロックは、第1のビデオデータ構造のビデオ処理のために、第2のビデオデータ構造を前もって処理しておく必要がある場合に、第2のビデオデータ構造に依存していると考えられ得る。第1のビデオデータ構造が依存するビデオデータ構造のタイプは、第1のビデオデータ構造のタイプと同じである必要はないが、同じであってもよい。たとえば、フレームはスライスまたはマクロブロックに依存し得る。サブユニットを含むデータ構造、たとえば、フレーム、スライスおよびマクロブロックを含むレイヤは、第1のビデオデータ構造のサブユニットのうちの少なくとも1つが第2のビデオデータ構造および/またはそのサブユニットのうちの1つに依存する場合に、第2のビデオデータ構造に依存すると考えられ得る。依存関係は直接的であってもよく、または間接的であってもよい。たとえば、第2のビデオ構造を処理するために第3のビデオデータ構造が処理されなければならず、かつ、第1のビデオデータ構造を処理するために第2のビデオデータ構造が処理されなければならない場合、第1のビデオデータ構造は第2のビデオデータ構造および第3のビデオデータ構造に依存していると考えられ得る。それに依存する第1のビデオデータ構造が処理され得る前に第2のビデオデータ構造に対して実行されなければならないビデオ処理のタイプは、第1のビデオデータ構造に対して実行されるべきビデオ処理のタイプと同じである必要はないが、同じであってもよい。
ビデオ処理を並列化することが考慮され得る。処理ユニットは、ビデオデータを処理するように構成されるスレッド、ハイパースレッド、マルチコアプロセッサのコアまたはプロセッサであることができる。処理ユニットは、スレッド、ハイパースレッド、マルチコアプロセッサのコアまたはプロセッサであり得る、別の処理ユニットと並列にビデオ処理を実行するように構成され得る。マスタ処理ユニットは、下位処理ユニットによる並列処理を制御するように構成され得る。効率的な並列化のために、符号化および/または復号されるべきフレームまたはスライス間の依存関係を考慮することが考えられ得る。符号化器の場合、依存関係は符号化器によって決定および/または定義され得る。符号化器は、それにしたがって符号化が実行されるビデオ標準規格の要件を考慮し得る。復号器の場合、依存関係に関する情報は復号のために提供される符号化フレームに含まれ得る。所与のフォーマットにおいて符号化されたビデオデータに含まれる情報および/または符号化/復号に使用されるビデオ標準規格の要件に応じて復号プロセスを並列化するためにこのような依存関係を決定するように、復号器を適合させることが考慮され得る。
アクセス単位は、ビデオシーケンスまたはストリーム内の同じ時点に関係するフレームデータを指し得る。アクセス単位は、複数のレイヤ内、特に基本レイヤおよび複数の関係する強化レイヤ内のデータを含み得る。
ビデオ処理システムは、タスクの並列処理が可能な少なくとも2つの並列処理ユニットにタスクを割り当てるように構成され得る。ビデオ処理システムは、少なくとも1つのストレージデバイスを、処理されることになる入力ビデオデータ、処理済ビデオデータ、およびビデオ処理タスクのタスクリストを記憶するように制御するように構成され得る。ビデオ処理システムは、少なくとも1つの基本レイヤ、および基本レイヤに依存する1または複数の強化レイヤ、ならびに/または他の強化レイヤのうちの少なくとも1つを含む階層的強化構造を有するビデオデータを提供および/または処理するように構成され得る。システムは、タスクリストの少なくとも1つのタスクを並列処理ユニットのうちの1つに割り当てるように構成され得る。システムは、並列処理ユニットがタスクを処理した後に、処理されたタスクに依存するタスクに関連するとともに少なくとも1つの強化レイヤに関係する情報を用いてタスクリストを更新するように構成されることが実現可能である。タスクは、レイヤおよび/またはこのレイヤのサブユニットに対して実行されることになるビデオ処理のタイプを識別する場合にレイヤに関連すると考えられ得る。タスクリストに基づいてタスクを分配もしくは割り当て、かつ/または下位処理ユニットから情報を受信するマスタ処理ユニットを提供することが考慮され得る。1または複数の並列処理ユニットがタスクリストにアクセスすることができ得る。タスクリストは共有メモリ内に記憶され得る。並列処理ユニットが自身のためにタスクリスト上にタスクを受け入れるためにタスクリストにアクセスし、それによって自身に対してタスクを割り当てることが実現可能である。並列処理ユニットはタスクリストを直接更新するためにアクセスすることができる。並列処理ユニットによって提供される情報に基づいてマスタ処理ユニットによってタスクリストが更新されることが想定され得る。タスクは処理されるべきビデオデータおよび実行されるべきビデオ処理を識別し得る。処理ユニットによって処理されているタスクが、たとえば、処理されるべきビデオデータの範囲を増大させることによって、処理中に更新されていることが想定され得る。タスク更新は、下位処理ユニットのためのタスクを更新するマスタ処理ユニットによって実行され得る。タスクは、タスクのデータのサブユニットの処理に対応するサブタスクを識別し得る。タスクは適切なメモリ構造によって表され得る。タスクリストは任意の数のタスクを表し得る。特に、それは単一のタスクを表してもよい。タスクリストは、ストレージデバイス、たとえば、RAM、処理コアのプライベートメモリまたはキャッシュメモリのようなメモリ内に記憶され得る。タスクリストは、分離したメモリ領域にわたって分配され得る。並列処理ユニットが、少なくとも1つのスレッドおよび/または少なくとも1つのハイパースレッドおよび/またはマルチコアプロセッサの少なくとも1つのコアおよび/または少なくとも1つのプロセッサを含むことが考慮され得る。ビデオ処理システムは、並列処理ユニットおよび/または少なくとも1つのストレージデバイスを備え得る。ストレージデバイスは、任意の数および組み合わせの種々のメモリタイプを含み得る。ビデオ処理システムは、このようなハードウェアを用いずに、たとえば、適切な方法で処理ユニットおよび/もしくはストレージデバイスもしくはメモリと対話するように構成されるソフトウェアおよび/またはハードウェアの形態で提供されてもよい。ビデオ処理システムは符号化器および/または復号器であり得る。それはビデオコーデックの形態で提供され得る。階層的強化構造は、空間および/または時間および/または品質強化構造を含み得る。
ビデオ処理システムが、並列処理ユニットがタスクを処理した後に、処理されたタスクのデブロッキングに関連する情報を用いてタスクリストを更新するようにさらに構成されることが想定され得る。タスクリストは処理済ビデオデータ、特に符号化または復号されたビデオデータのデブロッキングを実行するための1または複数のタスクを用いて更新され得る。ビデオ処理システムは、同じイメージの異なる解像度の複数のフレームを提供または受信するように構成され得る。
ビデオデータの並列処理のための方法が考慮され得る。方法は、処理済ビデオデータを提供するために処理されることになる入力ビデオデータを提供することを含み得、入力ビデオデータおよび/または処理済ビデオデータは、少なくとも1つの基本レイヤ、および基本レイヤに依存する1または複数の強化レイヤ、ならびに/または他の強化レイヤのうちの少なくとも1つを含む階層的強化構造を有する。少なくとも1つのタスクが、処理されることになる基本レイヤのビデオ処理に関係する、ビデオ処理タスクのタスクリストの設定が実行され得る。タスクリストの少なくとも1つのタスクが複数の並列処理ユニットのうちの1つに割り当てられ得る。割り当てられたタスクの並列処理ユニットによる処理が、処理済タスクを提供するために実行され得る。割り当てられたタスクを処理した後に、処理済タスクに依存するタスクに関連するとともに少なくとも1つの強化レイヤに関係する情報を用いてタスクリストを更新することが考慮され得る。本方法は、上記のビデオ処理システムのいずれかによって実行され得る。符号化について、処理済ビデオデータが階層的強化構造を有し、それによって符号化器がこの構造を有する出力データを提供することが考慮され得る。復号について、入力ビデオデータは階層的強化構造を有し得、これは表示データに復号され得る。方法は、タスクリストが空になり、かつ/または、もはや処理済タスクに依存する少なくとも1つの強化レイヤに関係するタスクがなくなるまで、タスクリストのタスクのうちの少なくとも1つの割り当てと、タスクリストの更新との間をループし得る。入力ビデオデータおよび/または処理済ビデオデータが1つのアクセス単位に関与することが実現可能である。タスクリストを更新することは、処理済タスクのデブロッキングに関する情報を用いてタスクリストを更新することを含み得る。階層的強化構造が、空間および/またはテンポラルおよび/または品質強化構造を含むことが想定され得る。並列処理ユニットは、少なくとも1つのスレッドおよび/または少なくとも1つのハイパースレッドおよび/またはマルチコアプロセッサの少なくとも1つのコアおよび/または少なくとも1つのプロセッサを含み得る。ビデオ処理は、符号化および/または復号であり得る。
図1は、ビデオ符号化プロセスに関する例示的な並列化方法の流れ図を示す。ステップS10において、符号化されることになる開始フレームおよび/またはアクセス単位を提供することが考慮され得る。ステップS20において、並列化方法の開始時にはメモリ内に記憶されている場合があるとともに空であり得るタスクリストは、開始フレームまたは開始フレームの1つもしくは複数の部分を符号化するタスクを含むように更新され得る。開始フレームは、強化構造の基本レイヤ、特に空間基本レイヤのフレームであり得る。開始フレームを符号化するタスクは、複数の独立した符号化タスクを含み得る。特に、開始フレームが互いに独立して符号化されることになる複数のスライスに分割されることが、実現可能であり得る。ステップS20においてタスクリストを更新した後、ステップS30において、タスクリストが空になったか、かつ/または現在のアクセス単位の符号化が終了したか否かをチェックすることが考慮され得る。そうである場合(YESである場合)、これはステップS100に分岐し得、与えられたアクセス単位の符号化が終了する。符号化されるべきすべてのビデオデータが処理されていない場合、これは新たなアクセス単位によるステップS10に戻り得る。
S30のステータスチェックの結果、与えられたアクセス単位の中にさらに実行すべきタスクがある場合、これはステップS40に分岐し得、タスクがプロセッサ、プロセッサコア、スレッドまたはハイパースレッドのような処理ユニットに分配され得る。タスクを分配するマスタ処理ユニットが提供され得る。並列処理ユニットがタスクリスト自体にアクセスして、タスク優先度および/または利用可能な処理能力にしたがってタスクまたはタスクの一部分をとることが実現可能であり得る。任意選択のステップS50において、何らかのタスクが割り当てられた否か、および/または処理ユニットがアイドルであるか否かがチェックされ得る。たとえば、タスクリストが空であり、かつ/または処理ユニットがアイドルであるためにタスクが割り当てられなかった場合、これはステップS30またはS100のうちの一方に分岐し得る(分岐は図示されてない)。そうでない場合、方法はステップS60によって継続し得る。
1または複数のタスクの1または複数の処理ユニットへの割り当て、および任意選択的にS50のチェックにしたがって、タスクは並列に処理され得る(ステップS60)。所与の処理ユニットは、タスクまたはタスクの一部分、たとえば、サブタスクを完了すると、ステップS60に続くステップS70においてタスクリストにアクセスして、それにしたがってそれを更新することができる。タスクリストの更新中、完了したタスクに依存する新たなタスクが追加されることが実現可能である。たとえば、空間基本レイヤのスライスを符号化した後に、符号化されたスライスをデブロッキングするタスクがタスクリストに追加されることが考慮され得る。空間強化レイヤの対応するスライスを符号化するタスクがタスクリストに追加され得る。テンポラルレイヤの依存するスライスを符号化するタスクがタスクリストに追加され得ることが考慮され得る。PフレームもしくはBフレームまたはタスクリストに追加される符号化スライスに依存する他のフレームの対応するスライスを符号化するタスクを追加することが可能である。依存関係を識別するように構成される機能、モジュール、またはデバイスが提供され得る。依存関係はビデオデータ内の情報および/または符号化のためのビデオ標準規格の要件に基づいて識別され得る。ステップS70から、ステップS30に分岐し得、符号化またはタスクリストのステータスがチェックされる。開始フレームに直接的または間接的に依存するすべてのタスクが処理されるまで、S30からS70へのループが実行され得る。
図2は、解像度が高くなっていく情報を表す種々の空間レイヤのフレームのタスク依存関係の例を示す。ブロック1は、たとえば、空間基本レイヤのフレームのスライスの所与の数の行X〜Yを表す依存関係0を表す。ブロック1のビデオデータが処理された符号化の対応するタスクの場合に限って、結果としてのデータをデブロッキングすることが可能である。したがって、行X〜Yを有する依存関係0をデブロッキングするタスク5がブロック1に依存するものと考えられ得る。依存関係0が符号化されると、空間強化レイヤ10に関するビデオ情報の符号化が依存関係1として可能であり得る。タスク5および10は互いに独立してまたは並列に処理され得る。空間強化レイヤは符号化された行X〜Yに基づき、行2X〜2Yに関する情報を提供し得、これは画像解像度を2倍にする。タスク10が処理されたことに応じて、符号化された依存関係1をデブロッキングするタスク15が処理され得る。デブロッキング15とは無関係に、より高い解像度を提供するとともに依存関係2によって表されている第2の空間強化レイヤのビデオデータを符号化するタスク20を処理することが可能であり得る。依存関係2を符号化するタスクを完了すると、行4X〜4Yに関するイメージ情報が提供され得る。追加の空間強化レイヤが存在しないと仮定すると、タスク20を完了することによって、依存するタスク25として、符号化された依存関係2のデブロッキングが可能となる。ブロック間の矢印は依存関係を示す。
図3は、ビデオデータを符号化するためのビデオ処理システムの設定を示す。多数の並列処理ユニット102、104によってアクセスされ得る共有メモリ100が提供され得る。各並列処理ユニット102、104に対して、メモリ領域106、108が割り当てられ得る。各メモリ領域106、108は、所与の並列処理ユニットによってのみアクセス可能なローカルメモリであり得る。特に、メモリ106および/または108はコアまたはプロセッサに直接的に接続され得る。メモリ106、108は、たとえばキャッシュメモリであってもよい。メモリ106、108が、並列処理ユニットまたはデバイス102、104によるアクセスのために確保され得る、通常の共有メモリ領域において提供されることも実現可能であり得る。各並列処理ユニット102、104に対して、異なる種類のメモリが提供されてもよい。処理ユニット102、104に関連付けられるメモリは、処理ユニットがスレッドであるか、ハイパースレッドであるか、コアまたはプロセッサであるかに応じて决まり得る。異なる複数のタイプの処理ユニットが利用されることが考慮され得る。特に、処理ユニット102は処理ユニット104とは異なるタイプの処理ユニットであり得る。たとえば、処理ユニット102はマルチコアプロセッサのコアであり得、処理ユニット104はスレッドであり得る。図3に図示されている2つの並列処理ユニット102、104よりも多くの並列処理ユニットを提供することが実現可能である。
メモリ106は、処理ユニット102によって符号化されることになるスライスのスライスデータ110を記憶することができる。メモリは関連マクロブロックデータ112を記憶することができる。符号化において使用されるローカルデータ114、たとえば、カウンタ、ローカル変数などがメモリ106に記憶されることができる。メモリ108は、処理ユニット104によって符号化されることになるスライスに関係するデータ116、ならびに関連マクロブロックデータ118およびローカルデータ120を含むことができる。
ソースフレーム130に関連するビデオデータが共有メモリ100において提供され得る。2つ以上のソースフレームを提供することが実現可能である。特に、同じイメージを異なる複数の解像度において表すソースフレームを提供することが実現可能である。そのような異なる複数のソースフレームを提供するために、高解像度にある単一のソースピクチャが処理されてより解像度の低いイメージが提供されることが実現可能であり得る。これは外部からまたはビデオ処理システムによって実行され得る。共有メモリ100の領域132内には、1または複数の参照フレーム、たとえば、すでに符号化された異なる複数の空間レイヤに関連するいくつかのフレームが記憶され得る。共有メモリ100の領域134内には、対応する残留フレームが記憶され得る。残留フレームは、ソースおよび/または参照フレームのビデオ処理を組み合わせる結果として生じ得、処理タスクの結果の構成に基づき得る。残留フレームは、ソースフレームと、対応する参照フレームによって提供される情報との間の差分フレームとして計算されることができる。残留フレームは、強化構造のフレーム間の差に関する、たとえば、異なる複数の空間レイヤのフレーム間の差に関する情報を含むことができる。残留フレームは、処理ユニット102、104上で作動している符号化タスクによって提供され得る。残留フレームの完了したセットは、符号化プロセスの部分結果と考えられ得る。ソースフレーム、参照フレーム、および残留フレームに基づいて、再構築されたフレームのセットが、処理ユニット102、104を使用して提供され得る。共有メモリ100は、すべての並列プロセスまたはデバイス102、104にとってアクセス可能であり得るタスクリスト138を記憶することができる。タスクリストは完了した符号化ステップに応じて実行され得るタスクに関する情報を含むことができる。共有メモリ100が、コード対話に関する情報、たとえば、符号化または分配タスクのときに使用されるポインタまたはカウンタを含むことが実現可能であり得る。
説明されたビデオ処理システムおよび方法は、スケーラブルなビデオデータの並列化によく適している。特に、それらは、H.264標準規格に対するSVC修正案および/またはMPEG−4に対するSVC修正案による、ビデオ処理、特に符号化/復号に使用するのに適している。本発明によれば、強化構造またはレイヤを使用したスケーラブルビデオ処理が並列化されることができる。特に、処理ユニット、特にマルチコアプロセッサのコアを利用してビデオデータの符号化および/または復号の速度を向上させることが可能である。利用されるコアまたは処理ユニットの数に応じてリアルタイム符号化が達成され得る。更新されたタスクリストを進歩的に使用することによって、ビデオ処理を並列化するときに限られたオーバヘッドしか発生しない。処理ユニットの負荷のバランスをとることが可能になる。
本発明は、少なくとも、コンピュータシステムのようなプログラム可能装置上で実行されるときに本発明による方法のステップを実行するか、または、プログラム可能装置が本発明によるデバイスもしくはシステムの機能を実行することを可能にするためのコード部分を含む、コンピュータシステムを作動させるためのコンピュータプログラムにおいて実装されることができる。
コンピュータプログラムは、特定のアプリケーションプログラムおよび/またはオペレーティングシステムのような、命令のリストである。コンピュータプログラムはたとえば、サブルーチン、関数、プロシージャ、オブジェクトメソッド、オブジェクトインプリメンテーション、実行可能アプリケーション、アプレット、サーブレット、ソースコード、オブジェクトコード、共有ライブラリ/動的ロードライブラリ、および/または、コンピュータシステム上での実行のために設計される他の一連の命令のうちの1または複数を含むことができる。
コンピュータプログラムはコンピュータ可読記憶媒体上に内部的に記憶されるか、またはコンピュータ可読伝送媒体を介してコンピュータシステムに送信されることができる。コンピュータプログラムのすべてまたはいくつかは、情報処理システムに永続的に、取り外し可能に、または遠隔的に結合されるコンピュータ可読媒体上で提供されることができる。コンピュータ可読媒体はたとえば、限定されることなく、いくつか例を挙げると、ディスクおよびテープ記憶媒体を含む磁気記憶媒体、コンパクトディスク媒体(たとえば、CD−ROM、CD−Rなど)およびデジタルビデオディスク記憶媒体を含む光記憶媒体、FLASHメモリ、EEPROM、EPROM、ROMのような半導体ベースのメモリユニットを含む不揮発性メモリ記憶媒体、強磁性デジタルメモリ、MRAM、レジスタ、バッファまたはキャッシュ、メインメモリ、RAMなどを含む揮発性記憶媒体、ならびにコンピュータネットワーク、ポイントツーポイント遠隔通信機器、および搬送波伝送媒体を含むデータ伝送媒体のうちの任意の数を含むことができる。
コンピュータプロセスは通常、実行している(作動している)プログラムまたはプログラムの一部、現在のプログラム値および状態情報、ならびにプロセスの実行を管理するためにオペレーティングシステムによって使用されるリソースを含む。オペレーティングシステム(OS)は、コンピュータのリソースの共有を管理するとともにプログラマにこれらのリソースにアクセスするために使用されるインタフェースを提供するソフトウェアである。オペレーティングシステムは、システムデータおよびユーザ入力を処理して、タスクおよび内部システムリソースをシステムのユーザおよびプログラムに対するサービスとして配分および管理することによって応答する。
コンピュータシステムはたとえば、少なくとも1つの処理装置、関連付けられるメモリ、および多数の入出力(I/O)デバイスを含むことができる。コンピュータプログラムを実行するとき、コンピュータシステムはコンピュータプログラムに従って情報を処理して、結果としての出力情報をI/Oデバイスを介して生成する。
本発明は、並列処理ユニットを提供することが可能な任意の種類のマイクロプロセッサまたはマイクロプロセッサシステムを使用して実装され得る。マイクロプロセッサシステムが並列処理ユニットを提供するか否かは、その上で作動しているソフトウェア、たとえば、オペレーティングシステムによって决まり得る。たとえば、UNIX(登録商標)ベースのシステムまたはGnu/LINUX(登録商標)システムは、使用されるプロセッサが高度な並列コンピューティング機関を提供しない場合であってもスレッドを提供することができる。ハイパースレッディングおよび/またはマルチコアを有する最新のIntel x86プロセッサまたはAMDプロセッサが利用されてもよい。適切なマイクロプロセッサシステムは2つ以上のプロセッサを備え得る。本発明は、多くの場合マルチコアを提供し得るデジタル信号プロセッサ(DSP)においても実装されてもよい。本発明をFPGA(フィールドプログラマブル・ゲート・アレイ)システムまたは専用ハードウェアにおいて実装することも実現可能であり得る。
上記の明細書において、本発明が本発明の実施形態の具体例を参照して説明された。しかしながら、添付の特許請求の範囲に記載されている本発明のより広い精神および範囲から逸脱することなく、そこにさまざまな修正および変更を行うことができることは明らかであろう。
論理ブロック間の境界は例示にすぎないこと、および、代替的な実施形態は、論理ブロックもしくは回路要素を融合し、またはさまざまな論理ブロックもしくは回路要素に対する代替的な機能の分解を課してもよいことを、当業者は認識しよう。したがって、本明細書において描写したアーキテクチャは例示にすぎないこと、および、事実、同じ機能を達成する多くの他のアーキテクチャを実装することができることは理解されたい。たとえば、処理ユニットは内蔵メモリを設けられてもよく、または共有メモリにアクセスしてもよい。
同じ機能を達成するための構成要素の任意の構成が、所望の機能が達成されるように効果的に「関連付けられる」。したがって、本明細書における、特定の機能を達成するために結合される任意の2つの構成要素は互いに「関連付けられる」とみなすことができ、それによって、中間の構成要素またはアーキテクチャにかかわりなく、所望の機能が達成される。同様に、そのように関連付けられる任意の2つの構成要素も、所望の機能を達成するために互いに「動作可能に接続されている」または「動作可能に結合されている」とみなすことができる。
さらに、上述の動作間の境界は例示にすぎないことを当業者は認識しよう。複数の動作を単一の動作に組み合わせ、単一の動作を追加の動作に分散させ、複数の動作を少なくとも部分的に時間的に重ね合わせて実行することができる。その上、代替的な実施形態は、特定の動作の複数のインスタンスを含んでもよく、動作の順序はさまざまな他の実施形態においては変更してもよい。
さらに例として、実施例、またはその一部は、任意の適切なタイプのハードウェア記述言語などによって、実回線または実回線に転換可能な論理表現のソフトまたはコード表現として実装されることができる。
さらに、本発明は、プログラム不能ハードウェアにおいて実装される物理デバイスまたはユニットに限定されるものではなく、本出願においては一般的に「コンピュータシステム」として示されている、メインフレーム、ミニコンピュータ、サーバ、ワークステーション、パーソナルコンピュータ、ノートパッド、携帯情報端末、電子ゲーム、自動車および他の組込みシステム、携帯電話、ならびに、さまざまな他の無線デバイスのような、適切なプログラムコードに従って操作することによって所望のデバイス機能を実行することが可能なプログラム可能デバイスまたはユニット内に適用されることもできる。
しかしながら、他の修正形態、変更形態および代替形態も可能である。したがって、明細書および図面は限定的な意味においてではなく例示的に考慮されるべきである。
特許請求の範囲において、括弧間に置かれる任意の参照符号は特許請求の範囲を限定するものとして解釈されるべきではない。「備える(comprising)」という文言は、特許請求項内にリストされているもの以外の要素またはステップの存在を除外するものではない。さらに、本明細書において使用される場合、「1つ(”a” or ”an”)」という用語は、1または2つ以上として定義される。さらに、特許請求の範囲における「少なくとも1つの」および「1または複数の」のような前置きの語句の使用は、不定冠詞「1つの (”a” or ”an”)」による別の請求項要素の導入が、このように導入された請求項要素を含む任意の特定の請求項を、たとえ同じ請求項が前置きの語句「1または複数の」または「少なくとも1つの」および「1つの (”a” or ”an”)」のような不定冠詞を含む場合であっても、1つだけのこのような要素を含む発明に限定することを暗示するように解釈されるべきではない。同じことが、定冠詞の使用についても当てはまる。別途記載されない限り、「第1の」および「第2の」のような用語は、そのような用語が説明する要素間で適宜区別するように使用される。したがって、これらの用語は必ずしも、このような要素の時間的なまたは他の優先順位付けを示すようには意図されていない。特定の手段が相互に異なる特許請求項において記載されているというだけの事実は、これらの手段の組み合わせを有利に使用することができないということを示すものではない。

Claims (5)

  1. ビデオ処理のためのビデオ処理システムであって、
    タスクの並列処理が可能な少なくとも2つの並列処理ユニット;
    少なくとも1つのストレージデバイスを備え、
    前記少なくとも1つのストレージデバイスは、処理されることになる入力ビデオデータと;処理済ビデオデータならびに、ビデオ処理タスクのタスクリストと;を記憶し、
    階層的強化構造を有する前記入力ビデオデータは、少なくとも1つの基本レイヤと、1または複数の強化レイヤとを備え、
    前記1または複数の強化レイヤは、前記基本レイヤと、少なくとも1つの他の強化レイヤとのうちの少なくとも1つに依存し、
    前記システムは、前記タスクリストの少なくとも1つのタスクを前記並列処理ユニットのうちの1つに割り当てるように、且つ前記並列処理ユニットがタスクを処理した後に、処理済の前記タスクである処理済タスクに依存する少なくとも1つの強化レイヤに関係するタスクに関する情報を用いて前記タスクリストを更新するように構成される、ビデオ処理システム。
  2. 前記並列処理ユニットは、少なくとも1つのスレッドと、少なくとも1つのハイパースレッドと、マルチコアプロセッサの少なくとも1つのコアと、少なくとも1つのプロセッサとのうちの少なくとも1つを含む、
    請求項1に記載のビデオ処理システム。
  3. 階層的強化構造は、空間強化構造とテンポラル強化構造と品質強化構造とのうちの少なくとも1つを含む、
    請求項1〜のいずれか一項に記載のビデオ処理システム。
  4. 前記ビデオ処理システムはさらに、前記並列処理ユニットがタスクを処理した後に、前記処理済タスクのデブロッキングに関する情報を用いて前記タスクを更新するように構成される、
    請求項1〜のいずれか一項に記載のビデオ処理システム。
  5. ビデオデータの並列処理のための方法であって、
    処理済ビデオデータを提供するために処理されることになる入力ビデオデータを提供することであって、前記入力ビデオデータと前記処理済ビデオデータとのうちの少なくとも1つは、階層的強化構造を有し、前記階層的強化構造は、少なくとも1つの基本レイヤと、1または複数の強化レイヤを有し、前記1または複数の強化レイヤは、前記基本レイヤと少なくとも1つの他の強化レイヤとのうちの少なくとも1つに依存することと;
    ビデオ処理タスクのタスクリストを設定することであって、少なくとも1つのタスクは処理されることになる前記基本レイヤのビデオ処理に関係することと;
    前記タスクリストの少なくとも1つのタスクを複数の並列処理ユニットのうちの1つに割り当てることと;
    処理済タスクを提供するために前記並列処理ユニットによって前記割り当てられたタスクを処理することと;
    前記割り当てられたタスクを処理した後に、前記処理済タスクに依存する少なくとも1つの強化レイヤに関係するタスクに関する情報を用いて前記タスクリストを更新することと
    を有する、方法。
JP2013525369A 2010-08-26 2010-08-26 ビデオ処理システムおよびビデオデータの並列処理のための方法 Expired - Fee Related JP5500665B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2010/053843 WO2012025790A1 (en) 2010-08-26 2010-08-26 Video processing system and method for parallel processing of video data

Publications (2)

Publication Number Publication Date
JP2013538511A JP2013538511A (ja) 2013-10-10
JP5500665B2 true JP5500665B2 (ja) 2014-05-21

Family

ID=45722958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013525369A Expired - Fee Related JP5500665B2 (ja) 2010-08-26 2010-08-26 ビデオ処理システムおよびビデオデータの並列処理のための方法

Country Status (5)

Country Link
US (1) US20130148717A1 (ja)
EP (1) EP2609744A4 (ja)
JP (1) JP5500665B2 (ja)
CN (1) CN103069797A (ja)
WO (1) WO2012025790A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2966680A1 (fr) * 2010-10-25 2012-04-27 France Telecom Procedes et dispositifs de codage et de decodage d'au moins une image a partir d'un epitome hierarchique, signal et programme d'ordinateur correspondants
US9648318B2 (en) 2012-09-30 2017-05-09 Qualcomm Incorporated Performing residual prediction in video coding
EP2952003B1 (en) * 2013-01-30 2019-07-17 Intel Corporation Content adaptive partitioning for prediction and coding for next generation video
US9779468B2 (en) 2015-08-03 2017-10-03 Apple Inc. Method for chaining media processing

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005504461A (ja) * 2001-07-13 2005-02-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ジョブ制御を用いてメディアアプリケーションおよびメディアシステムを実行する方法
US20030105799A1 (en) * 2001-12-03 2003-06-05 Avaz Networks, Inc. Distributed processing architecture with scalable processing layers
JP2004134916A (ja) * 2002-10-09 2004-04-30 Matsushita Electric Ind Co Ltd 動画像符号化装置および動画像復号化装置
US7720999B2 (en) * 2002-11-26 2010-05-18 Qualcomm Incorporated System and method for optimizing multimedia compression using plural encoders
US7738563B2 (en) * 2004-07-08 2010-06-15 Freescale Semiconductor, Inc. Method and system for performing deblocking filtering
US8223853B2 (en) * 2005-01-11 2012-07-17 Qualcomm Incorporated Method and apparatus for decoding data in a layered modulation system
JP2009508454A (ja) * 2005-09-07 2009-02-26 ヴィドヨ,インコーポレーテッド スケーラブルなビデオ符号化を用いたスケーラブルで低遅延のテレビ会議用システムおよび方法
US8699561B2 (en) * 2006-08-25 2014-04-15 Sony Computer Entertainment Inc. System and methods for detecting and handling errors in a multi-threaded video data decoder
US8254455B2 (en) * 2007-06-30 2012-08-28 Microsoft Corporation Computing collocated macroblock information for direct mode macroblocks
US20090141809A1 (en) * 2007-12-04 2009-06-04 Sony Corporation And Sony Electronics Inc. Extension to the AVC standard to support the encoding and storage of high resolution digital still pictures in parallel with video
WO2009113034A1 (en) * 2008-03-12 2009-09-17 Nxp B.V. Look-ahead task management
JP5181816B2 (ja) * 2008-05-12 2013-04-10 株式会社リコー 画像処理装置、画像処理方法、コンピュータプログラム、及び、情報記録媒体
US8711154B2 (en) * 2008-06-09 2014-04-29 Freescale Semiconductor, Inc. System and method for parallel video processing in multicore devices
EP2192780A1 (en) * 2008-11-28 2010-06-02 Thomson Licensing Method for video decoding supported by Graphics Processing Unit
US8311115B2 (en) * 2009-01-29 2012-11-13 Microsoft Corporation Video encoding using previously calculated motion information
US20110274178A1 (en) * 2010-05-06 2011-11-10 Canon Kabushiki Kaisha Method and device for parallel decoding of video data units

Also Published As

Publication number Publication date
EP2609744A1 (en) 2013-07-03
CN103069797A (zh) 2013-04-24
JP2013538511A (ja) 2013-10-10
WO2012025790A1 (en) 2012-03-01
EP2609744A4 (en) 2017-07-19
US20130148717A1 (en) 2013-06-13

Similar Documents

Publication Publication Date Title
KR102144881B1 (ko) 비디오 처리를 위한 송신 장치 및 방법
Wieckowski et al. Towards a live software decoder implementation for the upcoming versatile video coding (VVC) codec
US20210136384A1 (en) Content aware scheduling in a hevc decoder operating on a multi-core processor platform
US8213518B1 (en) Multi-threaded streaming data decoding
US8743948B2 (en) Scalable multi-thread video decoding
JP5638230B2 (ja) グラフィックス処理ユニットによってサポートされるビデオを復号する方法、機器およびコンピュータ読取り可能な記録媒体
AU2007350974B2 (en) A video coder
US8218640B2 (en) Picture decoding using same-picture reference for pixel reconstruction
US8218641B2 (en) Picture encoding using same-picture reference for pixel reconstruction
US20110274178A1 (en) Method and device for parallel decoding of video data units
US9148669B2 (en) High performance AVC encoder on a multi-core platform
JP5500665B2 (ja) ビデオ処理システムおよびビデオデータの並列処理のための方法
US20120307892A1 (en) System and Method for Decoding using Parallel Processing
US20110293009A1 (en) Video processing system, computer program product and method for managing a transfer of information between a memory unit and a decoder
CN101077012A (zh) 用于视频比特流熵编码/解码以得到细粒度可缩放性的方法和系统
US10237554B2 (en) Method and apparatus of video encoding with partitioned bitstream
US20100169892A1 (en) Processing Acceleration on Multi-Core Processor Platforms
JP6393323B2 (ja) 画像シーケンスを表すスケーラブル・ストリームを復号する方法及びデバイス、並びに対応する符号化方法及びデバイス
US20100246679A1 (en) Video decoding in a symmetric multiprocessor system
Juurlink et al. Scalable parallel programming applied to H. 264/AVC decoding
US20130028332A1 (en) Method and device for parallel decoding of scalable bitstream elements
US20170171553A1 (en) Method of operating decoder and method of operating application processor including the decoder
KR20090020460A (ko) 비디오 디코딩 방법 및 장치
JP6259472B2 (ja) ピクチャ・ブロックのコーディング方法および復号方法、対応する装置、およびデータストリーム
CN106412597A (zh) 多核视频解码器中的工作负载均衡

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140306

R150 Certificate of patent or registration of utility model

Ref document number: 5500665

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees