JP5498100B2 - Inverter control circuit, grid-connected inverter system equipped with this inverter control circuit - Google Patents

Inverter control circuit, grid-connected inverter system equipped with this inverter control circuit Download PDF

Info

Publication number
JP5498100B2
JP5498100B2 JP2009199924A JP2009199924A JP5498100B2 JP 5498100 B2 JP5498100 B2 JP 5498100B2 JP 2009199924 A JP2009199924 A JP 2009199924A JP 2009199924 A JP2009199924 A JP 2009199924A JP 5498100 B2 JP5498100 B2 JP 5498100B2
Authority
JP
Japan
Prior art keywords
value
information
control
output
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009199924A
Other languages
Japanese (ja)
Other versions
JP2011055591A (en
JP2011055591A5 (en
Inventor
大輔 築山
将之 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daihen Corp
Original Assignee
Daihen Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daihen Corp filed Critical Daihen Corp
Priority to JP2009199924A priority Critical patent/JP5498100B2/en
Publication of JP2011055591A publication Critical patent/JP2011055591A/en
Publication of JP2011055591A5 publication Critical patent/JP2011055591A5/ja
Application granted granted Critical
Publication of JP5498100B2 publication Critical patent/JP5498100B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、直流電力を交流電力に変換するインバータ回路をPWM制御するためのインバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム、このインバータ制御回路を実現するためのプログラム、および、このプログラムを記録した記録媒体に関する。   The present invention provides an inverter control circuit for PWM control of an inverter circuit that converts DC power to AC power, a grid-connected inverter system provided with the inverter control circuit, a program for realizing the inverter control circuit, and The present invention relates to a recording medium on which this program is recorded.

近年、太陽光などの自然エネルギーを用いた分散型電源と負荷とを持つ小規模電力系統で、電源および熱源を一括管理し、既存の商用電力系統から独立して運転可能な電力供給システムである「マイクログリッド」という概念が注目されている。   In recent years, a small-scale power system with a distributed power source using natural energy such as sunlight and a load, it is a power supply system that can operate independently from the existing commercial power system, managing the power source and heat source collectively The concept of “microgrid” is drawing attention.

マイクログリッドの自立状態での小規模電力系統においては、商用電力系統の場合と比較して、分散型電源に対する同期発電機の連系数が少ない。したがって、同期発電機の周波数維持能力のみでは、系統内の周波数を一定に保つことが難しくなる。大規模電力系統であっても、大量の分散型電源が導入されることにより、分散型電源に対する同期発電機の相対的な連系数が減少するので、同様に、系統内の周波数を維持することが難しくなる。これを解消するために、周波数維持能力を有する分散型電源が開発されている。例えば、特開2007‐318833号公報には、連系された系統の周波数を自立的に維持することができる系統連系インバータシステムが記載されている。   In a small-scale power system in a self-supporting state of a microgrid, the number of interconnections of synchronous generators with respect to a distributed power source is smaller than in the case of a commercial power system. Therefore, it becomes difficult to keep the frequency in the system constant only with the frequency maintenance capability of the synchronous generator. Even in a large-scale power system, the introduction of a large amount of distributed power supply reduces the number of synchronous generators connected to the distributed power supply. Becomes difficult. In order to solve this problem, a distributed power source having a frequency maintaining capability has been developed. For example, Japanese Patent Application Laid-Open No. 2007-318833 describes a grid-connected inverter system that can autonomously maintain the frequency of a linked grid.

図12は、周波数維持能力を有する系統連系インバータシステムを説明するためのブロック図である。   FIG. 12 is a block diagram for explaining a grid-connected inverter system having a frequency maintaining capability.

系統連系インバータシステム100のインバータ制御回路160は、インバータ回路120の出力有効電力Pを目標有効電力P0にフィードバック制御するものである。電圧位
相補正値算出部162は、有効電力算出部161によって算出されたインバータ回路120の出力有効電力Pと目標有効電力P0との偏差ΔPに基づいて、電圧位相補正値θを算
出する。指令値信号生成部163は、検出された系統電圧信号の位相ωt、目標振幅V、および電圧位相補正値θから指令値信号V0=Vsin(ωt−θ)を生成する。PWM
信号生成部164は、指令値信号V0とキャリア信号(三角波信号)とから、三角波比較
方式でPWM信号を生成しインバータ回路120に出力する。
The inverter control circuit 160 of the grid-connected inverter system 100 performs feedback control of the output active power P of the inverter circuit 120 to the target active power P 0 . The voltage phase correction value calculation unit 162 calculates the voltage phase correction value θ based on the deviation ΔP between the output active power P of the inverter circuit 120 and the target active power P 0 calculated by the active power calculation unit 161. The command value signal generation unit 163 generates a command value signal V 0 = Vsin (ωt−θ) from the detected phase ωt of the system voltage signal, the target amplitude V, and the voltage phase correction value θ. PWM
The signal generation unit 164 generates a PWM signal from the command value signal V 0 and the carrier signal (triangular wave signal) by a triangular wave comparison method, and outputs the PWM signal to the inverter circuit 120.

系統連系インバータシステム100は、出力有効電力の偏差ΔPに基づいて出力電圧の位相を制御することで、出力有効電力Pを制御しており、同期発電機と同様の制御特性を持っている。したがって、系統連系インバータシステム100は、同期発電機と協調して系統150の周波数を維持することができる。   The grid interconnection inverter system 100 controls the output active power P by controlling the phase of the output voltage based on the deviation ΔP of the output active power, and has the same control characteristics as the synchronous generator. Therefore, the grid interconnection inverter system 100 can maintain the frequency of the grid 150 in cooperation with the synchronous generator.

特開2007‐318833号公報JP 2007-318833 A

インバータ制御回路160において、負荷の変動に対する制御の応答の速さ(速応性)は、制御パラメータの設定によって調整される。制御を速応性の高い設定とすると、インバータ制御回路160は、負荷の急変に対して素早く反応して制御を行い、早く目標値に収束させる。しかし、定常状態において負荷が小さく変動した場合でも敏感に反応するので、安定性が低くなる。一方、制御を速応性の低い設定とすると、インバータ制御回路160は、定常状態において負荷が小さく変動しても反応が鈍いので、安定性が高い制御を行うことができる。しかし、反応が鈍いので、負荷が急変した場合に目標値に収束させるのに時間がかかる。すなわち、制御の速応性と安定性は、速応性を高くすると安定性が低くなり、安定性を高くするためには速応性を低くする必要があるという、トレードオフの関係にある。   In the inverter control circuit 160, the speed of control response (speed response) with respect to load fluctuations is adjusted by setting control parameters. If the control is set to have a high responsiveness, the inverter control circuit 160 reacts quickly to a sudden change in the load, performs control, and quickly converges to the target value. However, even when the load is small and fluctuates in a steady state, it reacts sensitively, resulting in low stability. On the other hand, if the control is set to have a low speed response, the inverter control circuit 160 can perform control with high stability because the response is slow even when the load fluctuates in a steady state. However, since the reaction is slow, it takes time to converge to the target value when the load changes suddenly. That is, the speed and stability of the control are in a trade-off relationship that the higher the speed, the lower the stability, and the higher the speed, the lower the speed.

インバータ制御回路160は、系統150で生じる負荷変動に対して出力有効電力Pが不安定になることを防ぐために、安定性の高い制御を行うように設計されている。したがって、インバータ制御回路160が行う制御は速応性が低くなっており、負荷変動が生じた場合に、変化した出力有効電力Pを目標有効電力P0に戻すために時間を要する。系統
連系インバータシステム100は、同期発電機と比べて応答性がよいので、負荷変動による出力有効電力Pの変化が早い。したがって、負荷変動により上昇した出力有効電力Pが目標有効電力P0に戻る前に負荷変動が生じて出力有効電力Pがさらに上昇すると、過剰
出力となって系統連系インバータシステム100が系統150から解列する可能性がある。系統150の安定化維持のためには、このような不要の解列は望ましくない。
The inverter control circuit 160 is designed to perform highly stable control in order to prevent the output active power P from becoming unstable with respect to load fluctuations occurring in the system 150. Therefore, the control performed by the inverter control circuit 160 has a low responsiveness, and it takes time to return the changed output active power P to the target active power P 0 when a load change occurs. Since the grid-connected inverter system 100 has better responsiveness than the synchronous generator, the change in the output active power P due to load fluctuation is fast. Therefore, if the load fluctuation occurs and the output active power P further rises before the output active power P increased due to the load fluctuation returns to the target active power P 0 , the output of the grid interconnection inverter system 100 from the grid 150 becomes excessive. There is a possibility of disconnection. In order to maintain stabilization of the system 150, such unnecessary disconnection is not desirable.

図13および図14は、系統連系インバータシステム100を、同期発電機および負荷を有する小規模電力系統に連系した場合のシミュレーションにおける、系統連系インバータシステム100の出力電力の変化を示す図である。   FIGS. 13 and 14 are diagrams showing changes in output power of the grid-connected inverter system 100 in a simulation when the grid-connected inverter system 100 is linked to a small-scale power system having a synchronous generator and a load. is there.

図13において、波形INVは系統連系インバータシステム100の出力有効電力Pの変化を示しており、波形DGは同期発電機の出力有効電力の変化を示している。当該シミュレーションでは、系統連系インバータシステム100の目標有効電力P0を30kWと
し、0秒時、10秒時、20秒時に負荷を追加し(同図において、タイミングを実線矢印で図示)、35秒時にこれらの負荷を離脱(同図において、タイミングを破線矢印で図示)させた。系統連系インバータシステム100の出力有効電力Pは、負荷追加時に上昇し、目標有効電力P0に制御される前に更に負荷が追加されることにより、目標有効電力P0を大幅に上回っている。なお、追加された負荷に対して系統連系インバータシステム100が有効電力を供給し続けるので、同期発電機の出力有効電力は、負荷追加のとき一瞬上昇するがすぐ元に戻っている。
In FIG. 13, a waveform INV shows a change in the output active power P of the grid interconnection inverter system 100, and a waveform DG shows a change in the output active power of the synchronous generator. In the simulation, the target active power P 0 of the grid-connected inverter system 100 is set to 30 kW, and a load is added at 0 seconds, 10 seconds, and 20 seconds (the timing is indicated by solid arrows in the figure), and 35 seconds. Occasionally, these loads were disengaged (in the figure, the timing is indicated by dashed arrows). Output active power P of the system interconnection inverter system 100 is elevated during load add, by further load before being controlled to the target effective power P 0 is added, significantly greater than the target effective power P 0 . In addition, since the grid interconnection inverter system 100 continues to supply active power to the added load, the output active power of the synchronous generator rises momentarily when the load is added, but immediately returns to the original state.

図14において、波形INVは系統連系インバータシステム100の出力無効電力の変化を示しており、波形DGは同期発電機の出力無効電力の変化を示している。当該シミュレーションでは、系統連系インバータシステム100の目標無効電力を0Varとし、0秒
時、10秒時、20秒時に負荷(無効電力を要求する負荷)を追加(同図において、タイミングを実線矢印で図示)、35秒時にこれらの負荷を離脱(同図において、タイミングを破線矢印で図示)させた。負荷追加により同期発電機の出力無効電力が大きく変化し、必要な無効電力の大部分を同期発電機が供給している。しかし、系統連系インバータシステム100の出力無効電力も、負荷追加により変化して、目標無効電力から外れている。
In FIG. 14, a waveform INV indicates a change in the output reactive power of the grid interconnection inverter system 100, and a waveform DG indicates a change in the output reactive power of the synchronous generator. In the simulation, the target reactive power of the grid-connected inverter system 100 is set to 0Var, and loads (loads that require reactive power) are added at 0 seconds, 10 seconds, and 20 seconds. These loads were released at 35 seconds (as shown in the figure). The output reactive power of the synchronous generator greatly changes due to the load addition, and the synchronous generator supplies most of the necessary reactive power. However, the output reactive power of the grid-connected inverter system 100 also changes due to the addition of a load and deviates from the target reactive power.

一方、インバータ制御回路160を速応性の高い制御を行うように設計すると、負荷変動に対して出力有効電力が不安定となる。このように、従来の制御則では、速応性の向上と安定性の向上とを同時に実現することができなかった。   On the other hand, if the inverter control circuit 160 is designed to perform control with high speed response, the output active power becomes unstable with respect to load fluctuations. Thus, with the conventional control law, it has been impossible to simultaneously improve the quick response and the stability.

本発明は上記した事情のもとで考え出されたものであって、制御の速応性の向上と安定性の向上とを適切に実現することができるインバータ制御回路を提供することをその目的としている。   The present invention has been conceived under the circumstances described above, and it is an object of the present invention to provide an inverter control circuit capable of appropriately realizing improvement in control speed and stability. Yes.

上記課題を解決するため、本発明では、次の技術的手段を講じている。   In order to solve the above problems, the present invention takes the following technical means.

本発明の第1の側面によって提供されるインバータ制御回路は、直流電力を交流電力に変換して負荷に出力するインバータ回路をPWM制御するためのインバータ制御回路であって、検出手段により検出される前記インバータ回路の入出力に関する電気的情報または当該電気的情報から算出される情報のいずれかである第1の状態変数情報を入力する入力手段と、前記第1の状態変数情報に対する目標値からの偏差量または前記第1の状態変数情報またはこれらの絶対値である重み付け参照値が所定値より大きい場合に、第1の重み付け値が第2の重み付け値より大きい値となるように当該第1の重み付け値および第2の重み付け値を算出し、前記重み付け参照値が前記所定値より小さい場合に、前記第2の重み付け値が前記第1の重み付け値より大きい値となるように当該第1の重み付け値および第2の重み付け値を算出する重み付け値算出手段と、前記電気的情報または当該電気的情報から算出される情報のいずれかである第2の状態変数情報を制御するための第1の補正値を、前記第1の重み付け値に基づいて算出する第1の制御手段と、前記第2の状態変数情報を制御するための第2の補正値を、前記第2の重み付け値に基づいて算出する、前記第1の制御手段より制御の速応性の低い第2の制御手段と、前記第1の補正値と第2の補正値とに基づいて前記インバータ回路から前記負荷に出力すべき交流信号の指令値信号を生成する指令値信号生成手段と、前記指令値信号に基づいて前記インバータ回路をPWM制御するためのPWM信号を生成するPWM信号生成手段とを備えている。 An inverter control circuit provided by the first aspect of the present invention is an inverter control circuit for PWM control of an inverter circuit that converts DC power into AC power and outputs the AC power to a load, and is detected by a detection means. Input means for inputting first state variable information which is either electrical information relating to input / output of the inverter circuit or information calculated from the electrical information; and from a target value for the first state variable information When the deviation amount, the first state variable information, or the weighted reference value that is an absolute value thereof is larger than a predetermined value, the first weight value is set to be larger than the second weight value. A weighting value and a second weighting value are calculated, and when the weighting reference value is smaller than the predetermined value, the second weighting value is the first weighting value. A weighting value calculating means for calculating the first weighting value and the second weighting value so as to have a larger value, and a second value that is either the electrical information or information calculated from the electrical information. First control means for calculating a first correction value for controlling the state variable information based on the first weight value, and a second correction value for controlling the second state variable information Is calculated based on the second weighting value, based on the second control means having a control speed lower than that of the first control means, and on the basis of the first correction value and the second correction value. Command value signal generation means for generating a command value signal of an AC signal to be output from the inverter circuit to the load, and PWM signal generation for generating a PWM signal for PWM control of the inverter circuit based on the command value signal Means and It is provided.

この構成によると、前記重み付け参照値に基づいて第1の重み付け値および第2の重み付け値が算出され、算出された第1の重み付け値および第2の重み付け値に基づいて第1の制御手段および第2の制御手段によって、第2の状態変数情報が制御される。重み付け参照値が所定値より大きい場合は、第1の重み付け値が相対的に大きい値となり、重み付け参照値が所定値より小さい場合は、第2の重み付け値が相対的に大きい値となる。したがって、重み付け参照値が大きい場合は、速応性の高い第1の制御手段による制御の割合が大きくなり、重み付け参照値が小さい場合は、安定性の高い第2の制御手段による制御の割合が大きくなる。これにより、制御の速応性の向上と安定性の向上とを適切に実現することができる。   According to this configuration, the first weight value and the second weight value are calculated based on the weight reference value, and the first control unit and the first weight value are calculated based on the calculated first weight value and second weight value. The second state variable information is controlled by the second control means. When the weighting reference value is larger than the predetermined value, the first weighting value is a relatively large value, and when the weighting reference value is smaller than the predetermined value, the second weighting value is a relatively large value. Therefore, when the weighted reference value is large, the proportion of control by the first control means having high responsiveness is large, and when the weighted reference value is small, the proportion of control by the second control means having high stability is large. Become. Thereby, the improvement of the quick response of control and the improvement of stability can be realized appropriately.

本発明の好ましい実施の形態においては、前記電気的情報に基づいて、前記インバータ回路から出力される交流信号の位相に関する情報を検出する位相情報検出手段と、前記電気的情報に基づいて、前記インバータ回路から出力される交流信号の振幅に関する情報を検出する振幅情報検出手段とを更に備え、前記第1の制御手段は、前記出力すべき交流信号の位相を補正するための位相補正値を、前記第1の補正値として算出し、前記第2の制御手段は、前記出力すべき交流信号の振幅を補正するための振幅補正値を、前記第2の補正値として算出し、前記指令値信号生成手段は、前記位相に関する情報に前記位相補正値を加算した値と、前記振幅に関する情報に前記振幅補正値を加算した値とに基づいて、指令値信号を生成する。 In a preferred embodiment of the present invention, phase information detection means for detecting information on the phase of an AC signal output from the inverter circuit based on the electrical information, and the inverter based on the electrical information Amplitude information detecting means for detecting information relating to the amplitude of the AC signal output from the circuit, wherein the first control means is configured to output a phase correction value for correcting the phase of the AC signal to be output. As the first correction value, the second control means calculates an amplitude correction value for correcting the amplitude of the AC signal to be output as the second correction value, and generates the command value signal. The means generates a command value signal based on a value obtained by adding the phase correction value to the information on the phase and a value obtained by adding the amplitude correction value to the information on the amplitude.

本発明の好ましい実施の形態においては、前記第1の制御手段は、前記検出手段により検出される前記インバータ回路の入力電圧の当該入力電圧に対する目標値からの入力電圧偏差量を算出する偏差量算出手段と、前記入力電圧偏差量に基づいて、第3の補正値を出力する補正値出力手段と、前記補正値出力手段により出力される第3の補正値に前記第1の重み付け値を乗算して、前記位相補正値を算出する乗算手段とを備えている。   In a preferred embodiment of the present invention, the first control unit calculates a deviation amount for calculating an input voltage deviation amount from a target value of the input voltage of the inverter circuit detected by the detection unit with respect to the input voltage. And a correction value output means for outputting a third correction value based on the input voltage deviation, and a third correction value output by the correction value output means is multiplied by the first weight value. And multiplying means for calculating the phase correction value.

本発明の好ましい実施の形態においては、前記負荷は三相電力系統であり、前記振幅情報検出手段により検出される前記振幅に関する情報は、三相二相変換におけるdq座標上の振幅に関する情報であり、前記第2の制御手段により算出される前記振幅補正値は、前記dq座標上の振幅に関する情報に対する補正値である。 In a preferred embodiment of the present invention, the load is a three-phase power system, and the information on the amplitude detected by the amplitude information detecting means is information on the amplitude on the dq coordinate in the three-phase two-phase conversion. The amplitude correction value calculated by the second control means is a correction value for information related to the amplitude on the dq coordinate.

本発明の好ましい実施の形態においては、前記重み付け参照値は、前記インバータ回路の出力有効電力に対する目標値からの偏差量の絶対値であり、前記位相情報検出手段により検出される前記位相に関する情報は、前記インバータ回路から出力される交流信号の周波数であり、前記第1の制御手段により算出される前記位相補正値は、前記出力すべき交流信号の周波数の補正値であり、前記振幅情報検出手段により検出される前記dq座標上の振幅に関する情報は、d軸成分とq軸成分に分解した情報のうちのq軸成分の情報であり、前記第2の制御手段により算出される前記振幅補正値は、前記dq座標上のq軸成分の補正値である。   In a preferred embodiment of the present invention, the weighted reference value is an absolute value of a deviation amount from a target value with respect to the output active power of the inverter circuit, and the information on the phase detected by the phase information detecting means is , The frequency of the AC signal output from the inverter circuit, and the phase correction value calculated by the first control means is a correction value of the frequency of the AC signal to be output, and the amplitude information detection means The information on the amplitude on the dq coordinate detected by the information is information on the q-axis component of the information decomposed into the d-axis component and the q-axis component, and the amplitude correction value calculated by the second control means Is a correction value of the q-axis component on the dq coordinate.

この構成によると、前記出力有効電力に対する目標値からの偏差量の絶対値が大きい場合、前記出力すべき交流信号の周波数の制御の割合が相対的に大きくなり、当該絶対値が小さい場合、前記dq座標上の振幅のq軸成分の制御の割合が相対的に大きくなる。したがって、負荷変動により前記出力有効電力が変化した直後は、速応性の高い設定とした周波数制御の割合が大きくなるので、速応性の高い制御状態となる。また、定常状態においては、安定性の高い設定とした振幅のq軸成分の制御の割合が大きくなるので、安定した制御状態となる。さらに、負荷変動直後から定常状態にいたるまでに、速応性の高い制御状態から安定性の高い制御状態に適切に推移することができる。   According to this configuration, when the absolute value of the deviation amount from the target value for the output active power is large, the control ratio of the frequency of the AC signal to be output is relatively large, and when the absolute value is small, The control ratio of the q-axis component of the amplitude on the dq coordinate becomes relatively large. Therefore, immediately after the output active power is changed due to load fluctuation, the ratio of frequency control set to a high speed response becomes large, so that a control state with high speed response is obtained. Further, in the steady state, the control ratio of the q-axis component of the amplitude set to be highly stable increases, so that a stable control state is obtained. Furthermore, from the time immediately after the load change to the steady state, it is possible to appropriately transition from the control state with high responsiveness to the control state with high stability.

本発明の好ましい実施の形態においては、前記重み付け値算出手段は、前記インバータ回路の出力無効電力に対する目標値からの偏差量の絶対値に基づいて、当該絶対値が増加するのに応じて増加する第3の重み付け値を算出し、前記第3の重み付け値に基づいて、前記dq座標上のd軸成分の補正値を算出する第3の制御手段をさらに備え、前記振幅情報検出手段は、前記dq座標上の振幅に関する情報をd軸成分とq軸成分に分解した情報のうちのd軸成分の情報も検出し、前記指令値信号生成手段は、前記振幅情報検出手段により検出されるd軸成分の情報に前記第3の制御手段により算出される前記d軸成分の補正値を加算した値も入力される。   In a preferred embodiment of the present invention, the weight value calculation means increases based on the absolute value of the deviation amount from the target value with respect to the output reactive power of the inverter circuit as the absolute value increases. A third control unit configured to calculate a third weighting value and calculate a correction value of a d-axis component on the dq coordinate based on the third weighting value; and the amplitude information detection unit includes: Information on the d-axis component of the information obtained by decomposing the information on the amplitude on the dq coordinate into the d-axis component and the q-axis component is also detected, and the command value signal generating means detects the d axis detected by the amplitude information detecting means. A value obtained by adding the correction value of the d-axis component calculated by the third control means to the component information is also input.

本発明の好ましい実施の形態においては、前記重み付け値算出手段は、前記インバータ回路の出力電圧に対する目標値からの偏差量の絶対値に基づいて、当該絶対値が増加するのに応じて増加する第3の重み付け値を算出し、前記第3の重み付け値に基づいて、前記dq座標上のd軸成分の補正値を算出する第3の制御手段をさらに備え、前記振幅情報検出手段は、前記dq座標上の振幅に関する情報をd軸成分とq軸成分に分解した情報のうちのd軸成分の情報も検出し、前記指令値信号生成手段は、前記振幅情報検出手段により検出されるd軸成分の情報に前記第3の制御手段により算出される前記d軸成分の補正値を加算した値も入力される。   In a preferred embodiment of the present invention, the weight value calculation means is based on the absolute value of the deviation amount from the target value with respect to the output voltage of the inverter circuit, and increases as the absolute value increases. 3, and further includes a third control unit that calculates a correction value of the d-axis component on the dq coordinate based on the third weight value, and the amplitude information detection unit includes the dq Information on the d-axis component of the information obtained by decomposing the information on the amplitude on the coordinates into the d-axis component and the q-axis component is also detected, and the command value signal generating means detects the d-axis component detected by the amplitude information detecting means. A value obtained by adding the correction value of the d-axis component calculated by the third control means is also input.

本発明の好ましい実施の形態においては、前記重み付け値算出手段は、前記インバータ回路の出力無効電力に対する目標値からの偏差量の絶対値に基づいて、当該絶対値が増加するのに応じて増加する第3の重み付け値を算出し、前記インバータ回路の出力電圧に対する目標値からの偏差量の絶対値に基づいて、当該絶対値が増加するのに応じて増加する第4の重み付け値を算出し、前記第3の重み付け値に基づく補正値と前記第4の重み付け値に基づく補正値とを加算して、前記dq座標上のd軸成分の補正値として算出する第3の制御手段をさらに備え、前記振幅情報検出手段は、前記dq座標上の振幅に関する情報をd軸成分とq軸成分に分解した情報のうちのd軸成分の情報も検出し、前記指令値信号生成手段は、前記振幅情報検出手段により検出されるd軸成分の情報に前記第3の制御手段により算出される前記d軸成分の補正値を加算した値も入力される。   In a preferred embodiment of the present invention, the weight value calculation means increases based on the absolute value of the deviation amount from the target value with respect to the output reactive power of the inverter circuit as the absolute value increases. Calculating a third weighting value, and calculating a fourth weighting value that increases as the absolute value increases based on the absolute value of the deviation amount from the target value with respect to the output voltage of the inverter circuit; A third control unit that adds a correction value based on the third weighting value and a correction value based on the fourth weighting value to calculate a correction value for the d-axis component on the dq coordinate; The amplitude information detecting means also detects information on a d-axis component of information obtained by decomposing information on the amplitude on the dq coordinate into a d-axis component and a q-axis component, and the command value signal generating means is configured to detect the amplitude information. detection A value obtained by adding the correction value of the d-axis component calculated by said third control means in the information of d-axis component detected by the step is also entered.

この構成によると、前記出力有効電力に対する目標値からの偏差量の絶対値が大きい場合、前記出力すべき交流信号の周波数の制御の割合が相対的に大きくなり、当該絶対値が小さい場合、前記dq座標上の振幅のd軸成分の制御の割合が相対的に大きくなる。したがって、負荷変動により前記出力有効電力が変化した直後は、速応性の高い設定とした周波数制御の割合が大きくなるので、速応性の高い制御状態となる。また、定常状態においては、安定性の高い設定とした振幅のd軸成分の制御の割合が大きくなるので、安定した制御状態となる。   According to this configuration, when the absolute value of the deviation amount from the target value for the output active power is large, the control ratio of the frequency of the AC signal to be output is relatively large, and when the absolute value is small, The control ratio of the d-axis component of the amplitude on the dq coordinate is relatively large. Therefore, immediately after the output active power is changed due to load fluctuation, the ratio of frequency control set to a high speed response becomes large, so that a control state with high speed response is obtained. Further, in the steady state, the control ratio of the d-axis component of the amplitude set to be highly stable increases, so that a stable control state is obtained.

また、前記出力電圧に対する目標値からの偏差量の絶対値が大きい場合、前記第4の重み付け値が相対的に大きい値となり、当該絶対値が小さい場合、前記第3の重み付け値が相対的に大きい値となる。したがって、前記出力電圧が目標値から離れるに従って、出力電圧に基づく制御の割合が大きくなり、前記出力電圧が目標値に近づくに従って、出力無効電力に基づく制御の割合が大きくなる。   Further, when the absolute value of the deviation amount from the target value with respect to the output voltage is large, the fourth weighting value is a relatively large value. When the absolute value is small, the third weighting value is relatively Larger value. Therefore, the rate of control based on the output voltage increases as the output voltage deviates from the target value, and the rate of control based on the output reactive power increases as the output voltage approaches the target value.

本発明の第2の側面によって提供される系統連系インバータシステムは、直流電源と、前記インバータ回路と、本発明の第1の側面によって提供されるインバータ制御回路とを備えている。   The grid interconnection inverter system provided by the second aspect of the present invention includes a DC power supply, the inverter circuit, and the inverter control circuit provided by the first aspect of the present invention.

本発明の第3の側面によって提供されるプログラムは、コンピュータを、直流電力を交流電力に変換して負荷に出力するインバータ回路をPWM制御するためのインバータ制御手段として機能させるためのプログラムであって、前記コンピュータを、検出手段により検出される前記インバータ回路の入出力に関する電気的情報または当該電気的情報から算出される情報のいずれかである第1の状態変数情報を入力する入力手段と、前記第1の状態変数情報に対する目標値からの偏差量または前記第1の状態変数情報またはこれらの絶対値である重み付け参照値が所定値より大きい場合に、第1の重み付け値が第2の重み付け値より大きい値となるように当該第1の重み付け値および第2の重み付け値を算出し、前記重み付け参照値が前記所定値より小さい場合に、前記第2の重み付け値が前記第1の重み付け値より大きい値となるように当該第1の重み付け値および第2の重み付け値を算出する重み付け値算出手段と、前記電気的情報または当該電気的情報から算出される情報のいずれかである第2の状態変数情報を制御するための第1の補正値を、前記第1の重み付け値に基づいて算出する第1の制御手段と、前記第2の状態変数情報を制御するための第2の補正値を、前記第2の重み付け値に基づいて算出する、前記第1の制御手段より制御の速応性の低い第2の制御手段と、前記第1の補正値と第2の補正値とに基づいて前記インバータ回路から前記負荷に出力すべき交流信号の指令値信号を生成する指令値信号生成手段と、前記指令値信号に基づいて前記インバータ回路をPWM制御するためのPWM信号を生成するPWM信号生成手段として機能させることを特徴とする。 A program provided by the third aspect of the present invention is a program for causing a computer to function as inverter control means for PWM control of an inverter circuit that converts DC power into AC power and outputs the AC power to a load. Input means for inputting first state variable information, which is either electrical information relating to input / output of the inverter circuit detected by the detection means or information calculated from the electrical information; The first weight value is the second weight value when the deviation from the target value for the first state variable information or the first state variable information or the weighted reference value that is the absolute value thereof is greater than a predetermined value. The first weighting value and the second weighting value are calculated so as to be larger, and the weighting reference value is the predetermined value. A weight value calculating means for calculating the first weight value and the second weight value so that the second weight value is larger than the first weight value when the second weight value is smaller than the first weight value; Or first control means for calculating a first correction value for controlling the second state variable information, which is any of information calculated from the electrical information, based on the first weighting value; A second control means for calculating a second correction value for controlling the second state variable information based on the second weighting value and having a control speed lower than that of the first control means. And a command value signal generating means for generating a command value signal of an AC signal to be output from the inverter circuit to the load based on the first correction value and the second correction value, and based on the command value signal The inverter circuit Wherein the function as PWM signal generating means for generating a PWM signal for WM control.

本発明の第4の側面によって提供される記録媒体は、本発明の第3の側面によって提供されるプログラムを記録したコンピュータ読み取り可能な記録媒体であることを特徴とする。   The recording medium provided by the fourth aspect of the present invention is a computer-readable recording medium that records the program provided by the third aspect of the present invention.

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。   Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.

本発明に係るインバータ制御回路の第1実施形態を備えた系統連系インバータシステムを説明するためのブロック図である。It is a block diagram for demonstrating the grid connection inverter system provided with 1st Embodiment of the inverter control circuit which concerns on this invention. 第1実施形態のインバータ制御回路の内部構成を説明するためのブロック図である。It is a block diagram for demonstrating the internal structure of the inverter control circuit of 1st Embodiment. ゲインK1およびK2の算出関数の例について説明するための図である。It is a diagram for explaining an example of a calculation function of the gain K 1 and K 2. 第1実施形態のインバータ制御回路を有する系統連系インバータシステムを小規模電力系統に連系した場合のシミュレーションにおける、系統連系インバータシステムの出力有効電力の変化を示す図である。It is a figure which shows the change of the output active power of a grid connection inverter system in the simulation at the time of connecting the grid connection inverter system which has an inverter control circuit of 1st Embodiment to a small-scale power system. 第1実施形態の具体回路の構成を整理し、一般化した制御則として説明するためのブロック図である。It is a block diagram for organizing the configuration of the specific circuit of the first embodiment and explaining it as a generalized control law. 第2実施形態のインバータ制御回路の内部構成を説明するためのブロック図である。It is a block diagram for demonstrating the internal structure of the inverter control circuit of 2nd Embodiment. 第2実施形態のインバータ制御回路を有する系統連系インバータシステムを小規模電力系統に連系した場合のシミュレーションにおける、系統連系インバータシステムの出力有効電力の変化を示す図である。It is a figure which shows the change of the output active power of a grid connection inverter system in the simulation at the time of connecting the grid connection inverter system which has an inverter control circuit of 2nd Embodiment to a small-scale power system. 第3実施形態のインバータ制御回路の内部構成を説明するためのブロック図である。It is a block diagram for demonstrating the internal structure of the inverter control circuit of 3rd Embodiment. 第4実施形態のインバータ制御回路の内部構成を説明するためのブロック図である。It is a block diagram for demonstrating the internal structure of the inverter control circuit of 4th Embodiment. 第4実施形態の具体回路の構成を整理し、一般化した制御則として説明するためのブロック図である。It is a block diagram for organizing the configuration of the specific circuit of the fourth embodiment and explaining it as a generalized control law. 第1実施形態の変形例のインバータ制御回路の内部構成を説明するためのブロック図である。It is a block diagram for demonstrating the internal structure of the inverter control circuit of the modification of 1st Embodiment. 従来の系統連系インバータシステムを説明するためのブロック図である。It is a block diagram for demonstrating the conventional grid connection inverter system. 従来の系統連系インバータシステムを小規模電力系統に連系した場合のシミュレーションにおける、系統連系インバータシステムの出力有効電力の変化を示す図である。It is a figure which shows the change of the output active power of a grid connection inverter system in the simulation at the time of connecting the conventional grid connection inverter system to a small-scale power system. 従来の系統連系インバータシステムを小規模電力系統に連系した場合のシミュレーションにおける、系統連系インバータシステムの出力無効電力の変化を示す図である。It is a figure which shows the change of the output reactive power of a grid connection inverter system in the simulation at the time of connecting the conventional grid connection inverter system to a small-scale power system.

以下、本発明の実施の形態を、添付図面を参照して具体的に説明する。   Hereinafter, embodiments of the present invention will be specifically described with reference to the accompanying drawings.

図1は、本発明に係るインバータ制御回路の第1実施形態を備えた系統連系インバータシステムを説明するためのブロック図である。系統連系インバータシステムAは、小規模電力系統B((以下、「系統B」と略称する。)に連系しており、生成した電力を系統Bに供給している。   FIG. 1 is a block diagram for explaining a grid-connected inverter system including a first embodiment of an inverter control circuit according to the present invention. The grid-connected inverter system A is linked to a small-scale power system B (hereinafter abbreviated as “system B”) and supplies the generated power to the system B.

系統連系インバータシステムAは、直流電源A1、インバータ回路A2、フィルタ回路A3、変圧回路A4、インバータ制御回路A5、直流電圧センサA6、電流センサA7、系統電圧センサA8を備えている。直流電源A1は、インバータ回路A2に接続している。インバータ回路A2、フィルタ回路A3、および変圧回路A4は、この順で、U相、V相、W相の出力電圧の出力ラインに直列に接続されている。インバータ回路A2にはインバータ制御回路A5が接続されている。系統連系インバータシステムAは、直流電源A1により生成された直流電力を、インバータ回路A2で交流電力に変換し、系統Bに供給するものである。   The grid-connected inverter system A includes a DC power supply A1, an inverter circuit A2, a filter circuit A3, a transformer circuit A4, an inverter control circuit A5, a DC voltage sensor A6, a current sensor A7, and a system voltage sensor A8. The DC power source A1 is connected to the inverter circuit A2. The inverter circuit A2, the filter circuit A3, and the transformer circuit A4 are connected in series to the output lines of the U-phase, V-phase, and W-phase output voltages in this order. An inverter control circuit A5 is connected to the inverter circuit A2. The grid-connected inverter system A converts DC power generated by the DC power source A1 into AC power by the inverter circuit A2 and supplies the AC power to the system B.

直流電源A1は、直流電力を生成するものであり、太陽光エネルギーを電気エネルギーに変換する太陽電池を備えている。なお、直流電源A1は、これに限られず、燃料電池を備えていてもよく、交流電力を直流電力に変換して出力する装置であってもよい。   The direct-current power supply A1 generates direct-current power and includes a solar cell that converts solar energy into electrical energy. Note that the DC power supply A1 is not limited thereto, and may include a fuel cell, or may be a device that converts AC power into DC power and outputs it.

インバータ回路A2は、三相インバータであり、図示しない3組6個のスイッチング素子を備えたPWM制御型インバータ回路である。インバータ回路A2は、インバータ制御回路A5から入力されるPWM信号に基づいて各スイッチング素子をオンオフ動作させることで、直流電源A1から入力される直流電力を交流電力に変換する。なお、インバータ回路A2は、これに限られず、単相インバータであってもよい。   The inverter circuit A2 is a three-phase inverter, and is a PWM control type inverter circuit including three sets and six switching elements (not shown). The inverter circuit A2 converts the DC power input from the DC power source A1 into AC power by turning on and off each switching element based on the PWM signal input from the inverter control circuit A5. The inverter circuit A2 is not limited to this and may be a single-phase inverter.

フィルタ回路A3は、リアクトルとキャパシタとを備えたローパスフィルタである。フィルタ回路A3は、インバータ回路A2から出力される交流電圧に含まれるスイッチングノイズを除去する。変圧回路A4は、フィルタ回路A3から出力される交流電圧を系統電圧とほぼ同一のレベルに昇圧または降圧する。   The filter circuit A3 is a low-pass filter including a reactor and a capacitor. The filter circuit A3 removes switching noise included in the AC voltage output from the inverter circuit A2. The transformer circuit A4 boosts or lowers the AC voltage output from the filter circuit A3 to the same level as the system voltage.

インバータ制御回路A5は、インバータ回路A2のスイッチング素子のオンオフ動作を制御するPWM信号を生成するものである。インバータ制御回路A5は、直流電圧センサA6から直流電圧信号Eを入力され、電流センサA7から交流電流信号Iを入力され、系統電圧センサA8から系統電圧信号Vsを入力され、これらの信号を用いてPWM信号を生成して、インバータ回路A2に出力する。   The inverter control circuit A5 generates a PWM signal for controlling the on / off operation of the switching element of the inverter circuit A2. The inverter control circuit A5 receives the DC voltage signal E from the DC voltage sensor A6, the AC current signal I from the current sensor A7, the system voltage signal Vs from the system voltage sensor A8, and uses these signals. A PWM signal is generated and output to the inverter circuit A2.

直流電圧センサA6は、直流電源A1から出力される直流電圧を検出するものである。検出された直流電圧信号Eは、インバータ制御回路A5に入力される。電流センサA7は、変圧回路A4から出力される交流電流を検出するものである。検出された交流電流信号Iは、インバータ制御回路A5に入力される。系統電圧センサA8は、系統Bの各相の系統電圧を検出するものである。検出された系統電圧信号Vsは、インバータ制御回路A5に入力される。なお、系統連系インバータシステムAが出力する出力電圧は、系統電圧と一致している。   The DC voltage sensor A6 detects a DC voltage output from the DC power supply A1. The detected DC voltage signal E is input to the inverter control circuit A5. The current sensor A7 detects an alternating current output from the transformer circuit A4. The detected alternating current signal I is input to the inverter control circuit A5. System voltage sensor A8 detects the system voltage of each phase of system B. The detected system voltage signal Vs is input to the inverter control circuit A5. Note that the output voltage output by the grid interconnection inverter system A coincides with the grid voltage.

系統連系インバータシステムAは、直流電圧センサA6、電流センサA7、および系統電圧センサA8が検出した検出信号に基づいて、インバータ回路A2から出力される出力電圧の波形を変化させることで、系統Bに供給する電力を変化させる。   The grid interconnection inverter system A changes the waveform of the output voltage output from the inverter circuit A2 based on the detection signals detected by the DC voltage sensor A6, the current sensor A7, and the grid voltage sensor A8. The electric power supplied to is changed.

系統Bで負荷変動が発生した場合、インバータは同期発電機に比べて応答性が高いことから、系統連系インバータシステムAの出力有効電力Pは、負荷変動が発生した瞬間にステップ状に変化する。その後、系統Bの負荷は、過渡状態を経たうえで、定常状態となる。系統Bの負荷が急変した場合、および、その後の定常状態にいたる過渡状態において、系統連系インバータシステムAは、出力有効電力Pを早く目標有効電力P0に戻すことが望まれる。一方、系統Bの負荷が定常状態の場合、系統連系インバータシステムAは、出力有効電力Pを変化させず安定して供給することが望まれる。このように、系統Bの負荷の状態によって、最適となる制御則は異なる。すなわち、負荷変動が発生した瞬間および過渡状態においては、過剰出力を防ぐために、速応性の高い制御則が適切となる。一方、定常状態においては、安定性の高い制御則が適切となる。 When load fluctuation occurs in the system B, the inverter has higher responsiveness than the synchronous generator. Therefore, the output active power P of the grid-connected inverter system A changes stepwise at the moment when the load fluctuation occurs. . Thereafter, the load of the system B is in a steady state after passing through a transient state. When the load of the system B changes suddenly and in the subsequent transient state leading to the steady state, the grid-connected inverter system A is desired to return the output active power P to the target active power P 0 quickly. On the other hand, when the load of the grid B is in a steady state, the grid-connected inverter system A is desirably supplied stably without changing the output active power P. Thus, the optimal control law differs depending on the load state of the system B. That is, at the moment when the load change occurs and in a transient state, a control law with high responsiveness is appropriate to prevent excessive output. On the other hand, in a steady state, a highly stable control law is appropriate.

負荷変動が発生した瞬間の出力有効電力Pは、目標有効電力P0から離れた値となる。一方、定常状態では、出力有効電力Pは目標有効電力P0に近い値となる。したがって、出力有効電力Pと目標有効電力P0の偏差ΔPの絶対値が大きい場合、速応性の高い制御則を主として機能させ、偏差ΔPの絶対値が小さい場合、安定性の高い制御則を主として機能させるようにすればよい。 The output active power P at the moment when the load fluctuation occurs is a value away from the target active power P 0 . On the other hand, in the steady state, the output active power P becomes a value close to the target active power P 0 . Therefore, when the absolute value of the deviation ΔP between the output active power P and the target active power P 0 is large, the control law with high speed response is mainly functioned, and when the absolute value of the deviation ΔP is small, the control law with high stability is mainly used. It should be made to function.

図2は、インバータ制御回路A5の内部構成を説明するためのブロック図である。インバータ制御回路A5は、有効電力算出部11、ゲイン算出部12,13、周波数検出部21、PI制御部22、乗算部23、目標周波数算出部24、電圧情報検出部31、PI制御部32、目標振幅算出部33、指令値信号生成部41、およびPWM信号生成部42を備えている。   FIG. 2 is a block diagram for explaining the internal configuration of the inverter control circuit A5. The inverter control circuit A5 includes an active power calculation unit 11, gain calculation units 12 and 13, a frequency detection unit 21, a PI control unit 22, a multiplication unit 23, a target frequency calculation unit 24, a voltage information detection unit 31, a PI control unit 32, A target amplitude calculator 33, a command value signal generator 41, and a PWM signal generator 42 are provided.

有効電力算出部11は、系統連系インバータシステムAの出力有効電力Pを算出するものである。有効電力算出部11は、系統電圧センサA8より入力される系統電圧信号Vsと、電流センサA7より入力される交流電流信号Iとから、出力有効電力Pを算出して出力する。   The active power calculation unit 11 calculates the output active power P of the grid interconnection inverter system A. The active power calculator 11 calculates and outputs the output active power P from the system voltage signal Vs input from the system voltage sensor A8 and the alternating current signal I input from the current sensor A7.

ゲイン算出部12は、有効電力算出部11より出力される出力有効電力Pとあらかじめ設定されている目標有効電力P0との偏差ΔPを入力され、偏差ΔPの絶対値に基づいて、ゲインK1を算出するものである。ゲイン算出部13は、偏差ΔPを入力され、偏差ΔPの絶対値に基づいて、ゲインK2を算出するものである。なお、ゲイン算出部13は、偏差ΔPが負の場合、ゲインK2に(-1)を乗算したうえで出力する。当該「ゲインK1、K2」は、本発明の「重み付け値」に対応する。 The gain calculation unit 12 receives a deviation ΔP between the output active power P output from the active power calculation unit 11 and a preset target active power P 0, and gain K 1 based on the absolute value of the deviation ΔP. Is calculated. The gain calculating unit 13 receives the deviation ΔP and calculates the gain K 2 based on the absolute value of the deviation ΔP. When the deviation ΔP is negative, the gain calculation unit 13 multiplies the gain K 2 by (−1) and outputs the result. The “gains K 1 and K 2 ” correspond to “weighting values” of the present invention.

ゲインK1およびK2を算出するための計算式は、あらかじめ設定されており、偏差ΔPの絶対値が大きいときにゲインK1がK2より大きくなり、偏差ΔPの絶対値が小さいときにゲインK1がK2より小さくなるように設定されている。 The calculation formulas for calculating the gains K 1 and K 2 are set in advance. When the absolute value of the deviation ΔP is large, the gain K 1 is larger than K 2 and when the absolute value of the deviation ΔP is small, the gain K 1 is set to be smaller than K 2 .

図3は、ゲインK1およびK2の算出関数の例について説明するための図である。 FIG. 3 is a diagram for explaining an example of calculation functions for the gains K 1 and K 2 .

同図においては、横軸を偏差ΔPの絶対値、縦軸をゲインK1およびK2として、偏差ΔPの絶対値に対してゲインK1およびK2を算出するための関数を示している。同図によると、ゲインK1およびK2の算出関数は、ともに一次関数として設定されており、両者の傾きに差がある。したがって、偏差ΔPの絶対値が大きいときにはK1がK2より大きくなり(同図のP1参照)、偏差ΔPの絶対値が小さいときにはK2がK1より大きくなる(同図のP3参照)。 In the figure, a function for calculating the gains K 1 and K 2 with respect to the absolute value of the deviation ΔP is shown with the horizontal axis representing the absolute value of the deviation ΔP and the vertical axis representing the gains K 1 and K 2 . According to the figure, the calculation functions of the gains K 1 and K 2 are both set as linear functions, and there is a difference between the slopes of the two. Therefore, when the absolute value of the deviation ΔP is large, K 1 becomes larger than K 2 (see P 1 in the figure), and when the absolute value of the deviation ΔP is small, K 2 becomes larger than K 1 (see P 3 in the figure). ).

なお、同図の算出関数は例示であって、ゲインK1およびK2の算出関数は、これに限定されない。例えば、両者の傾きが、一方が正の値で他方が負の値であってもよいし、ともに負の値であってもよい。また、一次関数に限られず、二次関数や指数関数であってもよい。制御対象に応じて、最適な制御となるような計算式をシミュレーションにより求めて設定すればよい。なお、デジタル処理の場合は、計算式でゲインK1およびK2を算出する代わりに、偏差ΔPの絶対値に対応付けてテーブルに記録されたゲインK1およびK2の値を用いるようにしてもよい。 The calculation function of this figure are exemplary and calculation functions of the gain K 1 and K 2 is not limited thereto. For example, one of the slopes of both may be a positive value and the other may be a negative value, or both may be negative values. Further, the function is not limited to a linear function, and may be a quadratic function or an exponential function. What is necessary is just to obtain | require and set the calculation formula which becomes optimal control according to a control object by simulation. In the case of digital processing, instead of calculating the gains K 1 and K 2 using a calculation formula, the values of the gains K 1 and K 2 recorded in the table in association with the absolute value of the deviation ΔP are used. Also good.

周波数検出部21は、PLL(Phase-Locked Loop)回路であり、系統電圧センサA8より入力される系統電圧信号Vsの周波数ω0を検出するものである。検出された周波数ω0は、目標周波数算出部24に入力される。 The frequency detector 21 is a PLL (Phase-Locked Loop) circuit, and detects the frequency ω 0 of the system voltage signal Vs input from the system voltage sensor A8. The detected frequency ω 0 is input to the target frequency calculation unit 24.

PI制御部22は、直流電圧センサA6より入力される入力直流電圧Eをあらかじめ設定されている目標直流電圧E0にフィードバック制御するためのものである。PI制御部22は、入力直流電圧Eと目標直流電圧E0との偏差ΔEに基づいてPI制御による補正演算を行ない、その演算結果である補正値を乗算部23に出力する。PI制御部22は、速応性の高い制御となるように設定されている。なお、PI制御部22に代えて、他のフィードバック制御を行うものとしてもよい。乗算部23は、PI制御部22より入力される補正値とゲイン算出部12より入力されるゲインK1との乗算により周波数補正値Δωを算出して出力するものである。目標周波数算出部24は、系統連系インバータシステムの出力電圧の目標周波数ωを算出するものである。目標周波数算出部24は、周波数検出部21より入力される周波数ω0に乗算部23より入力される周波数補正値Δωを加算して目標周波数ωを算出し、指令値信号生成部41に出力する。 PI control unit 22 is for performing feedback control to the target DC voltage E 0 which is set in advance the input DC voltage E which is input from the DC voltage sensor A6. The PI control unit 22 performs a correction calculation based on the PI control based on the deviation ΔE between the input DC voltage E and the target DC voltage E 0, and outputs a correction value that is the calculation result to the multiplication unit 23. The PI control unit 22 is set to perform control with high responsiveness. Instead of the PI control unit 22, other feedback control may be performed. The multiplication unit 23 calculates and outputs a frequency correction value Δω by multiplying the correction value input from the PI control unit 22 and the gain K 1 input from the gain calculation unit 12. The target frequency calculation unit 24 calculates the target frequency ω of the output voltage of the grid interconnection inverter system A. The target frequency calculation unit 24 calculates the target frequency ω by adding the frequency correction value Δω input from the multiplication unit 23 to the frequency ω 0 input from the frequency detection unit 21, and outputs the target frequency ω to the command value signal generation unit 41. .

電圧情報検出部31は、系統電圧センサA8(図1参照)が検出する三相(U相,V相,W相)の系統電圧信号Vsを三相二相変換でd軸成分とq軸成分に変換して、目標電圧同相成分Vq0および目標電圧位相差成分Vd0として出力するものである。PI制御部32は、ゲイン算出部13より入力されるゲインK2に基づいてPI制御による補正演算を行ない、その演算結果である電圧同相成分補正値ΔVqを出力するものである。PI制御部32は、安定性の高い制御となるように設定されている。なお、PI制御部32に代えて、他のフィードバック制御を行うものとしてもよい。目標振幅算出部33は、系統連系インバータシステムの出力電圧の目標振幅Vを算出するものである。目標振幅算出部33は、電圧情報検出部31から出力される目標電圧同相成分Vq0にPI制御部32から出力される電圧同相成分補正値ΔVqを加算した補正電圧同相成分Vq、および、補正電圧位相差成分Vd(目標無効電力値がゼロなので、Vd=0としている。)を入力され、目標振幅Vを算出し、指令値信号生成部41に出力する。 The voltage information detection unit 31 converts the three-phase (U-phase, V-phase, W-phase) system voltage signal Vs detected by the system voltage sensor A8 (see FIG. 1) into a d-axis component and a q-axis component by three-phase two-phase conversion And output as the target voltage in-phase component Vq 0 and the target voltage phase difference component Vd 0 . PI control unit 32 performs a correction operation by the PI control based on the gain K 2 is input from the gain calculating unit 13, and outputs a voltage in-phase component correction value ΔVq a result of the operation. The PI control unit 32 is set to perform highly stable control. Instead of the PI control unit 32, other feedback control may be performed. The target amplitude calculation unit 33 calculates the target amplitude V of the output voltage of the grid interconnection inverter system A. The target amplitude calculation unit 33 includes a correction voltage common-mode component Vq obtained by adding the voltage common-mode component correction value ΔVq output from the PI control unit 32 to the target voltage common-mode component Vq 0 output from the voltage information detection unit 31, and a correction voltage. The phase difference component Vd (Vd = 0 is set because the target reactive power value is zero) is input, the target amplitude V is calculated, and is output to the command value signal generator 41.

指令値信号生成部41は、目標周波数算出部24より入力される目標周波数ωと、目標振幅算出部33より入力される目標振幅Vに基づいて、指令値信号を生成するものである。具体的には、指令値信号生成部41は、入力される目標周波数ωを時間tで積分したものを位相とし、入力される目標振幅Vを振幅とする正弦波(Vsinωt)を生成する。指令値信号生成部41は、この正弦波をU相の指令値信号として、PWM信号生成部42に出力する。また、指令値信号生成部41は、U相の指令値信号より位相が(1/3)π遅れた正弦波(Vsin[ωt−(1/3)π])をV相の指令値信号として、(2/3)π遅れた正弦波(Vsin[ωt−(2/3)π])をW相の指令値信号として、PWM信号生成部42に出力する。 The command value signal generator 41 generates a command value signal based on the target frequency ω input from the target frequency calculator 24 and the target amplitude V input from the target amplitude calculator 33. Specifically, the command value signal generation unit 41 generates a sine wave (Vsinωt) having the phase obtained by integrating the input target frequency ω with time t and having the input target amplitude V as an amplitude. The command value signal generation unit 41 outputs this sine wave to the PWM signal generation unit 42 as a U-phase command value signal. Further, the command value signal generation unit 41 uses a sine wave (Vsin [ωt− (1/3) π] ) whose phase is delayed by (1/3) π from the U-phase command value signal as a V-phase command value signal. , (2/3) π delayed sine wave (Vsin [ωt− (2/3) π] ) is output to the PWM signal generation unit 42 as a W-phase command value signal.

なお、目標振幅算出部33を設けずに、指令値信号生成部41で、補正電圧同相成分Vq、補正電圧位相差成分Vd、および目標位相ωtを用いた二相三相変換により、直接各相の指令値信号を生成するようにしてもよい。   In addition, without providing the target amplitude calculation unit 33, the command value signal generation unit 41 directly performs each phase by two-phase three-phase conversion using the correction voltage in-phase component Vq, the correction voltage phase difference component Vd, and the target phase ωt. The command value signal may be generated.

PWM信号生成部42は、指令値信号生成部41より入力されるU相、V相、W相の指令値信号と予め設定されているキャリア信号(三角波信号)との差分に基づいて、デッドタイムを付加したU相、V相、W相のパルス信号をそれぞれ生成する。PWM信号生成部42は、生成されたU相、V相、W相のパルス信号をそれぞれU相、V相、W相のPWM信号としてインバータ回路A2に出力する。インバータ回路A2のU相、V相、W相のスイッチング素子は、それぞれU相、V相、W相のPWM信号に基づいてオンオフ動作する。なお、PWM信号生成部42は、U相、V相、W相のパルス信号を反転したパルス信号も生成し、逆相のPWM信号としてインバータ回路A2に出力する。インバータ回路A2のU相、V相、W相の各スイッチング素子に直列接続されているスイッチング素子は、それぞれ逆相のPWM信号に基づいて、U相、V相、W相の各スイッチング素子とは反対にオンオフ動作する。   The PWM signal generation unit 42 determines the dead time based on the difference between the U-phase, V-phase, and W-phase command value signals input from the command value signal generation unit 41 and a preset carrier signal (triangular wave signal). U-phase, V-phase, and W-phase pulse signals to which are added are respectively generated. The PWM signal generator 42 outputs the generated U-phase, V-phase, and W-phase pulse signals to the inverter circuit A2 as U-phase, V-phase, and W-phase PWM signals, respectively. The U-phase, V-phase, and W-phase switching elements of the inverter circuit A2 perform on / off operations based on the U-phase, V-phase, and W-phase PWM signals, respectively. The PWM signal generation unit 42 also generates a pulse signal obtained by inverting the U-phase, V-phase, and W-phase pulse signals, and outputs the pulse signal to the inverter circuit A2 as a reverse-phase PWM signal. The switching elements connected in series to the U-phase, V-phase, and W-phase switching elements of the inverter circuit A2 are respectively referred to as the U-phase, V-phase, and W-phase switching elements based on the reverse-phase PWM signals. On the other hand, it operates on and off.

なお、インバータ制御回路A5は、アナログ回路として実現してもよいし、デジタル回路として実現してもよい。また、各部が行う処理をプログラムで設計し、当該プログラムを実行させることでコンピュータをインバータ制御回路A5として機能させてもよい。また、当該プログラムを記録媒体に記録しておき、コンピュータに読み取らせるようにしてもよい。   The inverter control circuit A5 may be realized as an analog circuit or a digital circuit. Further, the processing performed by each unit may be designed by a program, and the computer may be caused to function as the inverter control circuit A5 by executing the program. The program may be recorded on a recording medium and read by a computer.

次に、系統連系インバータシステムAの動作について説明する。   Next, the operation of the grid interconnection inverter system A will be described.

インバータ回路A2は、直流電源A1が出力する直流電圧を交流電圧に変換する。フィルタ回路A3は、インバータ回路A2が出力する交流電圧のスイッチングノイズを除去する。変圧回路A4は、フィルタ回路A3が出力する交流電圧を変圧して、系統Bに供給する。インバータ制御回路A5は、直流電圧センサA6が検出した直流電圧信号、電流センサA7が検出した交流電流信号、および系統電圧センサA8が検出した系統電圧信号に基づいてPWM信号を生成し、インバータ回路A2に出力する。   The inverter circuit A2 converts the DC voltage output from the DC power supply A1 into an AC voltage. The filter circuit A3 removes switching noise of the AC voltage output from the inverter circuit A2. The transformer circuit A4 transforms the AC voltage output from the filter circuit A3 and supplies it to the system B. The inverter control circuit A5 generates a PWM signal based on the DC voltage signal detected by the DC voltage sensor A6, the AC current signal detected by the current sensor A7, and the system voltage signal detected by the system voltage sensor A8, and the inverter circuit A2 Output to.

例えば日射強度が増加するなどして直流電源A1の出力する直流電圧が増加し、入力直流電圧Eと目標直流電圧E0との偏差ΔEがプラスとなった場合、PI制御部22からプラスの値の補正値が出力される。乗算部23は、この補正値にゲインK1を乗算した周波数補正値Δωを出力する。したがって、指令値信号生成部41が出力する正弦波は、この周波数補正値Δωの分だけ周波数が大きいものとなる。インバータ制御回路A5は、出力するPWM信号を変化させて、インバータ回路A2の出力電圧の周波数を指令値信号生成部41が出力する正弦波の周波数に応じて大きくする。これにより、インバータ回路A2が出力する電流が増加されて、入力直流電圧Eが減少する。一方、後述するように、インバータ回路A2の出力電圧の周波数の増加による系統電圧の周波数ω0の増加は、系統Bで吸収されて、所定の周波数に制御される。 For example, when the direct current voltage output from the direct current power source A1 increases due to an increase in solar radiation intensity and the deviation ΔE between the input direct current voltage E and the target direct current voltage E 0 becomes positive, the PI controller 22 adds a positive value. The correction value is output. The multiplier 23 outputs a frequency correction value Δω obtained by multiplying the correction value by the gain K 1 . Therefore, the sine wave output from the command value signal generation unit 41 has a higher frequency by the frequency correction value Δω. The inverter control circuit A5 changes the output PWM signal to increase the frequency of the output voltage of the inverter circuit A2 according to the frequency of the sine wave output from the command value signal generation unit 41. As a result, the current output from the inverter circuit A2 is increased, and the input DC voltage E is decreased. On the other hand, as will be described later, the increase in the frequency ω 0 of the system voltage due to the increase in the frequency of the output voltage of the inverter circuit A2 is absorbed by the system B and controlled to a predetermined frequency.

逆に、入力直流電圧Eと目標直流電圧E0との偏差ΔEがマイナスとなった場合、指令値信号生成部41が出力する正弦波は、周波数が小さいものとなる。インバータ制御回路A5は、インバータ回路A2の出力電圧の周波数を指令値信号生成部41が出力する正弦波の周波数に応じて小さくする。これにより、インバータ回路A2が出力する電流が減少されて、入力直流電圧Eが増加する。一方、後述するように、インバータ回路A2の出力電圧の周波数の減少による系統電圧の周波数ω0の減少は、系統Bで吸収されて、所定の周波数に制御される。 Conversely, when the deviation ΔE between the input DC voltage E and the target DC voltage E 0 is negative, the sine wave output from the command value signal generation unit 41 has a low frequency. The inverter control circuit A5 reduces the frequency of the output voltage of the inverter circuit A2 according to the frequency of the sine wave output from the command value signal generation unit 41. As a result, the current output from the inverter circuit A2 is reduced and the input DC voltage E is increased. On the other hand, as will be described later, the decrease in the frequency ω 0 of the system voltage due to the decrease in the frequency of the output voltage of the inverter circuit A2 is absorbed by the system B and controlled to a predetermined frequency.

負荷の変動により系統Bで有効電力の需要が増加した場合、系統電圧の周波数が減少するので、周波数検出部21が出力する系統電圧の周波数ω0が減少する。すると、指令値信号生成部41が出力する正弦波は、周波数ω0の減少分だけ周波数が小さいものとなり、インバータ回路A2の出力電圧の周波数も小さくなる。これにより、インバータ回路A2が出力する電流が減少されて、入力直流電圧Eが増加する。入力直流電圧Eの増加により、乗算部23が出力する周波数補正値Δωが増加し、インバータ回路A2の出力電圧の周波数が大きくなって、有効電力が系統Bに供給される。 When the demand for active power increases in the system B due to load fluctuations, the frequency of the system voltage decreases, so the frequency ω 0 of the system voltage output by the frequency detection unit 21 decreases. Then, the sine wave output from the command value signal generation unit 41 becomes smaller in frequency by the decrease in the frequency ω 0 , and the frequency of the output voltage of the inverter circuit A 2 becomes smaller. As a result, the current output from the inverter circuit A2 is reduced and the input DC voltage E is increased. As the input DC voltage E increases, the frequency correction value Δω output from the multiplier 23 increases, the frequency of the output voltage of the inverter circuit A2 increases, and the active power is supplied to the system B.

逆に、有効電力の需要が減少した場合、系統電圧の周波数が増加するので、周波数検出部21が出力する系統電圧の周波数ω0が増加する。すると、指令値信号生成部41が出力する正弦波は、周波数ω0の増加分だけ周波数が大きいものとなり、インバータ回路A2の出力電圧の周波数も大きくなる。これにより、インバータ回路A2が出力する電流が増加されて、入力直流電圧が減少する。入力直流電圧の減少により、乗算部23が出力する周波数補正値Δωが減少し、インバータ回路A2の出力電圧の周波数が小さくなって、系統Bへの有効電力の供給が抑制される。 Conversely, when the demand for active power decreases, the frequency of the system voltage increases, so the frequency ω 0 of the system voltage output by the frequency detector 21 increases. Then, the sine wave output from the command value signal generation unit 41 has a higher frequency by an increase in the frequency ω 0 , and the frequency of the output voltage of the inverter circuit A 2 also increases. As a result, the current output from the inverter circuit A2 is increased, and the input DC voltage E is decreased. As the input DC voltage E decreases, the frequency correction value Δω output from the multiplication unit 23 decreases, the frequency of the output voltage of the inverter circuit A2 decreases, and the supply of active power to the system B is suppressed.

このように、系統連系インバータシステムAは、負荷変動によって系統Bの有効電力の需要が増加して系統電圧の周波数が減少すると、出力電圧の周波数を増加させて出力有効電力を増加することにより、系統Bの系統電圧の周波数の減少を抑制することができる。逆に、負荷変動によって系統Bの有効電力の需要が減少して系統電圧の周波数が増加すると、出力電圧の周波数を減少させて出力有効電力を減少することにより、系統Bの系統電圧の周波数の増加を抑制することができる。すなわち、系統連系インバータシステムAは、同期発電機と同様の周波数維持能力を有している。   Thus, the grid-connected inverter system A increases the output active power by increasing the frequency of the output voltage when the demand for the active power of the system B increases due to load fluctuations and the frequency of the system voltage decreases. , A decrease in the frequency of the system voltage of the system B can be suppressed. Conversely, when the demand for the active power of the system B decreases due to the load fluctuation and the frequency of the system voltage increases, the frequency of the system voltage of the system B decreases by decreasing the frequency of the output voltage and decreasing the output active power. Increase can be suppressed. That is, the grid interconnection inverter system A has the same frequency maintenance capability as the synchronous generator.

負荷変動により出力有効電力Pが変化すると、目標有効電力P0との偏差ΔPが変化し、偏差ΔPの絶対値が大きくなる。したがって、算出されるゲインK1は相対的に大きい値となり、ゲインK2は相対的に小さい値となる(図3のP1参照)。したがって、乗算部23から出力される周波数補正値Δωの絶対値は大きくなり、インバータ回路A2の出力電圧の周波数の変化は大きくなる。一方、PI制御部32から出力される電圧同相成分補正値ΔVqの絶対値は相対的に小さくなるので、目標振幅算出部33から出力される目標振幅Vの変化は相対的に小さくなって、インバータ回路A2の出力電圧の振幅の変化は相対的に小さくなる。つまり、速応性が高くなるように設定された周波数制御の割合が大きく、安定性が高くなるように設定された電圧同相成分制御の割合が小さい、速応性の高い制御状態となる。 When the output active power P changes due to load fluctuation, the deviation ΔP from the target active power P 0 changes, and the absolute value of the deviation ΔP increases. Accordingly, the calculated gain K 1 is a relatively large value, and the gain K 2 is a relatively small value (see P 1 in FIG. 3). Therefore, the absolute value of the frequency correction value Δω output from the multiplication unit 23 increases, and the change in the frequency of the output voltage of the inverter circuit A2 increases. On the other hand, since the absolute value of the voltage common-mode component correction value ΔVq output from the PI control unit 32 is relatively small, the change in the target amplitude V output from the target amplitude calculation unit 33 is relatively small, and the inverter The change in the amplitude of the output voltage of the circuit A2 is relatively small. In other words, a control state with high speed response is obtained in which the ratio of frequency control set to increase the speed response is large and the ratio of voltage common-mode component control set to increase the stability is small.

その後、制御によって出力有効電力Pが目標有効電力P0に近づくため、偏差ΔPの絶対値が小さくなっていく。これに伴い、ゲインK1は小さくなってゆき、ゲインK2は大きくなってゆく。つまり、周波数制御の割合が小さくなってゆき、電圧同相成分制御の割合が大きくなってゆく。定常状態では、偏差ΔPの絶対値が小さい状態となるので、ゲインK1は相対的に小さい値となり、ゲインK2は相対的に大きい値となる(図3のP3参照)。したがって、速応性が高くなるように設定された周波数制御の割合が小さく、安定性が高くなるように設定された電圧同相成分制御の割合が大きい、安定した制御状態となる。 Thereafter, since the output active power P approaches the target active power P 0 by the control, the absolute value of the deviation ΔP decreases. Along with this, the gain K 1 becomes smaller and the gain K 2 becomes larger. That is, the rate of frequency control decreases and the rate of voltage common-mode component control increases. In the steady state, since the absolute value of the deviation ΔP is small, the gain K 1 is a relatively small value and the gain K 2 is a relatively large value (see P 3 in FIG. 3). Therefore, a stable control state is achieved in which the ratio of frequency control set to increase the speed response is small and the ratio of voltage common-mode component control set to increase the stability is large.

このように、上述する第1実施形態においては、負荷変動の直後には速応性の高い制御を行うことができ、定常状態には安定性の高い制御を行うことができる。また、本実施形態においては、負荷変動直後から定常状態にいたるまでに、速応性の高い制御状態から安定性の高い制御状態に適切に推移することができる。   Thus, in the first embodiment described above, control with high responsiveness can be performed immediately after a load change, and control with high stability can be performed in a steady state. Further, in the present embodiment, it is possible to appropriately transition from a highly responsive control state to a highly stable control state immediately after a load change to a steady state.

図4は、インバータ制御回路A5を有する系統連系インバータシステムAを、同期発電機および負荷を有する小規模電力系統に連系した場合のシミュレーションにおける、系統連系インバータシステムAの出力有効電力の変化を示す図である。   FIG. 4 shows a change in output active power of the grid-connected inverter system A in a simulation when the grid-connected inverter system A having the inverter control circuit A5 is linked to a small-scale power system having a synchronous generator and a load. FIG.

図4において、波形INVは系統連系インバータシステムAの出力有効電力の変化を示しており、波形DGは同期発電機の出力有効電力の変化を示している。当該シミュレーションでは、図13の系統連系インバータシステム100におけるシミュレーションと同様に、系統連系インバータシステムAの目標有効電力を30kWとし、0秒時、10秒時、20秒時に負荷を追加(同図において、タイミングを実線矢印で図示)、35秒時にこれらの負荷を離脱(同図において、タイミングを破線矢印で図示)させた。   In FIG. 4, a waveform INV indicates a change in the output active power of the grid interconnection inverter system A, and a waveform DG indicates a change in the output active power of the synchronous generator. In the simulation, similarly to the simulation in the grid interconnection inverter system 100 in FIG. 13, the target active power of the grid interconnection inverter system A is set to 30 kW, and loads are added at 0 seconds, 10 seconds, and 20 seconds (see FIG. 13). The timing is indicated by solid arrows, and these loads are removed at 35 seconds (timing is indicated by broken arrows in the figure).

系統連系インバータシステムAの出力有効電力は、負荷追加直後に上昇するが、速やかに目標有効電力30kWに収束している。また、負荷離脱直後に低下するが、速やかに目標有効電力30kWに収束している。このように、系統連系インバータシステムAは、負荷追加時および負荷離脱時とも、出力有効電力を5秒以内に目標有効電力30kWに収束することができる。そして、定常状態では発散することなく、安定して目標有効電力30kWを出力している。従来の系統連系インバータシステム100においては、追加された負荷が要求する有効電力を供給し続ける結果、さらなる負荷追加により出力有効電力が上昇して目標有効電力を大幅に上回ったのと比べて(図13参照)、系統連系インバータシステムAにおいては、出力有効電力が負荷変動時には速やかに収束している。また、定常状態には安定した状態を保っており、本発明によって制御を改善できたことが示されている。なお、負荷追加後の系統連系インバータシステム100の出力有効電力の収束に合わせて、同期発電機の出力有効電力が上昇しており、負荷の増加分の有効電力を同期発電機が供給していることも示されている。   The output active power of the grid-connected inverter system A rises immediately after the load is added, but quickly converges to the target active power of 30 kW. Moreover, although it decreases immediately after the load is released, it quickly converges to the target effective power of 30 kW. Thus, the grid interconnection inverter system A can converge the output active power to the target active power of 30 kW within 5 seconds both when the load is added and when the load is released. The target active power 30 kW is stably output without divergence in a steady state. In the conventional grid-connected inverter system 100, as a result of continuing to supply the active power required by the added load, the output active power increases due to the further load addition and significantly exceeds the target active power ( In the grid-connected inverter system A, the output active power converges quickly when the load fluctuates. Further, the steady state is maintained in a stable state, and it is shown that the control can be improved by the present invention. As the output active power of the grid-connected inverter system 100 after the load is added converges, the output power of the synchronous generator increases, and the synchronous generator supplies the active power corresponding to the increased load. It is also shown that

なお、上記第1実施形態において、指令値信号生成部41は、目標周波数ωに基づいて、指令値信号を生成しているが、これに限られない。乗算部23で位相補正値Δθを算出し、系統電圧信号Vsの位相θ0を検出し、これらを加算した目標位相θに基づいて指令値信号を生成するようにしてもよい。 In the first embodiment, the command value signal generation unit 41 generates the command value signal based on the target frequency ω, but is not limited thereto. The multiplier 23 may calculate the phase correction value Δθ, detect the phase θ 0 of the system voltage signal Vs, and generate the command value signal based on the target phase θ obtained by adding these.

図5は、上記第1実施形態の具体回路の構成を整理し、一般化した制御則として説明するためのブロック図である。   FIG. 5 is a block diagram for organizing the configuration of the specific circuit of the first embodiment and explaining it as a generalized control law.

コントローラP1は、第1制御則を示しており、制御量Pと目標値P0との偏差ΔPに基づいて操作量を出力する。コントローラP2は、第2制御則を示しており、偏差ΔPに基づいて操作量を出力する。第1実施形態では、第1制御則および第2制御則とも出力有効電力Pの制御を行うものであり、第1制御則を速応性の高い制御則として設計された周波数制御とし、第2制御則を安定性の高い制御則として設計された電圧同相成分制御としている。また、第1制御則は、偏差ΔPに代えて、入力直流電圧Eと目標直流電圧E0との偏差ΔEに基づく制御とされている。 The controller P1 indicates the first control law, and outputs an operation amount based on a deviation ΔP between the control amount P and the target value P 0 . The controller P2 indicates the second control law and outputs an operation amount based on the deviation ΔP. In the first embodiment, both the first control law and the second control law control the output active power P, the first control law is a frequency control designed as a control law with high responsiveness, and the second control law is used. The law is a voltage common-mode component control designed as a highly stable control law. The first control law is based on the deviation ΔE between the input DC voltage E and the target DC voltage E 0 instead of the deviation ΔP.

なお、第1制御則を速応性の高い制御則として設計された電圧同相成分制御とし、第2制御則を安定性の高い制御則として設計された周波数制御としてもよいし、それぞれ他の制御則を用いてもよい。また、各制御則に入力される偏差は、各制御則に応じて設定される。   The first control law may be a voltage common-mode component control designed as a control law with high responsiveness, and the second control law may be a frequency control designed as a control law with high stability. May be used. Further, the deviation input to each control law is set according to each control law.

コントローラKは、ゲインを算出するものであり、偏差ΔPの絶対値に基づいて、第1制御則のゲインK1および第2制御則のゲインK2を算出して、それぞれコントローラP1およびコントローラP2に出力する。コントローラWは、重み付け値を算出するものであり、偏差ΔPの絶対値に基づいて、第1制御の重み付け値W1および第2制御則の重み付け値W2を算出して、それぞれブロックW1およびブロックW2に出力する。 The controller K calculates a gain. Based on the absolute value of the deviation ΔP, the controller K calculates a gain K 1 of the first control law and a gain K 2 of the second control law, and sends them to the controller P1 and the controller P2, respectively. Output. Controller W is for calculating the weighting value, based on the absolute value of the deviation [Delta] P, to calculate the weighting value W 2 of the weight value of the first control law W 1 and the second control law, respectively blocks W1 and Output to block W2.

重み付け値W1およびW2は、第1制御則と第2制御則に対して重み付けをするためのもので、2つの制御則が制御対象に及ぼす影響を調整するものである。第1実施形態では、偏差ΔPの絶対値が大きいときに第1制御則が主として機能するように、重み付け値W1が重み付け値W2より大きくなるように算出され、偏差ΔPの絶対値が小さいときに第2制御則が主として機能するように、重み付け値W2が重み付け値W1より大きくなるように算出される。 The weight values W 1 and W 2 are for weighting the first control law and the second control law, and adjust the influence of the two control laws on the controlled object. In the first embodiment, the weighting value W 1 is calculated to be larger than the weighting value W 2 so that the first control law mainly functions when the absolute value of the deviation ΔP is large, and the absolute value of the deviation ΔP is small. The weight value W 2 is calculated to be larger than the weight value W 1 so that the second control law mainly functions sometimes.

なお、第1実施形態におけるゲイン算出部12,13(図2参照)は、図5のコントローラKに対応する。また、図5のコントローラWにおける重み付けの演算も、ゲイン算出部12,13での計算で実現されている。   Note that the gain calculation units 12 and 13 (see FIG. 2) in the first embodiment correspond to the controller K in FIG. Further, the calculation of weighting in the controller W of FIG. 5 is also realized by calculation in the gain calculation units 12 and 13.

ブロックW1およびW2は、第1制御則と第2制御の重み付けを行うものである。ブロックW1は、コントローラP1から入力された操作量に、コントローラWから入力される重み付け値W1を乗算して、制御対象PLに出力する。ブロックW2は、コントローラP2から入力された操作量に、コントローラWから入力される重み付け値W2を乗算して、制御対象PLに出力する。制御対象PLは、制御の対象となるシステムであり、本実施形態では系統連系インバータシステムAである。 Blocks W1 and W2 perform weighting of the first control law and the second control law . Block W1 is the operation amount input from the controller P1, by multiplying the weighting value W 1 which is input from the controller W, and outputs the control target PL. Block W2 is the operation amount inputted from the controller P2, by multiplying the weighting value W 2 that is input from the controller W, and outputs the control target PL. The control target PL is a system to be controlled, and is a grid interconnection inverter system A in the present embodiment.

図5に示す制御は、制御対象PLが出力する制御量Pを目標値P0にするように制御する。このとき、偏差ΔPの絶対値に基づいて第1制御による制御と第2制御則による制御の重み付けを行うことにより、制御量Pが目標値P0に近づいた場合と制御量Pが目標値P0から離れている場合とで、主として機能する制御則を変更する。これにより制御対象PLの状態に応じた制御を行うことができる。 The control law shown in FIG. 5 performs control so that the control amount P output from the control object PL becomes the target value P 0 . At this time, weighting of the control by the first control law and the control by the second control law is performed based on the absolute value of the deviation ΔP, so that the control amount P becomes the target value when the control amount P approaches the target value P 0. The control law that functions mainly when the distance from P 0 is different is changed. Thereby, control according to the state of control object PL can be performed.

上記第1実施形態では、有効電力制御を行う場合について説明しているが、本発明の適用範囲はこれに限られない。本発明は、無効電力制御、電圧制御、電流制御など他の制御にも適用することができる。また、上記第1実施形態では、2つの制御則を用いる場合について説明しているが、本発明の適用範囲はこれに限られない。本発明は、3つ以上の制御則を用いる場合にも適用することができる。   Although the case where active power control is performed has been described in the first embodiment, the scope of application of the present invention is not limited to this. The present invention can also be applied to other controls such as reactive power control, voltage control, and current control. Moreover, although the said 1st Embodiment has demonstrated the case where two control laws are used, the application range of this invention is not restricted to this. The present invention can also be applied when using three or more control laws.

図6は、第2実施形態のインバータ制御回路A5’の内部構成を説明するためのブロック図である。なお、同図において、上記第1実施形態のインバータ制御回路A5(図2参照)と同一または類似の要素には、同一の符号を付している。 FIG. 6 is a block diagram for explaining an internal configuration of the inverter control circuit A5 'according to the second embodiment. In the figure, the same or similar elements as those of the inverter control circuit A5 (see FIG. 2) of the first embodiment are denoted by the same reference numerals.

インバータ制御回路A5’は、出力無効電力Qと目標無効電力Q0との偏差ΔQに基づく電圧位相差成分制御の構成を備えている点で、第1実施形態に示すインバータ制御回路A5(図2参照)と異なる。具体的には、インバータ制御回路A5’は、無効電力算出部51、ゲイン算出部52、PI制御部53をさらに備えている。 Inverter control circuit A5 'is output reactive power Q and eye Shirubena reactive power Q 0 and in that it comprises a structure of a voltage phase difference component control based on the deviation ΔQ of the inverter control circuit shown in the first embodiment A5 ( Different from FIG. Specifically, the inverter control circuit A5 ′ further includes a reactive power calculation unit 51, a gain calculation unit 52, and a PI control unit 53.

無効電力算出部51は、系統連系インバータシステムA(図1参照)の出力無効電力Qを算出するものである。無効電力算出部51は、系統電圧センサA8より入力される系統電圧信号Vsと、電流センサA7より入力される交流電流信号Iとから、出力無効電力Qを算出して出力する。   The reactive power calculation unit 51 calculates the output reactive power Q of the grid interconnection inverter system A (see FIG. 1). The reactive power calculation unit 51 calculates and outputs an output reactive power Q from the system voltage signal Vs input from the system voltage sensor A8 and the alternating current signal I input from the current sensor A7.

ゲイン算出部52は、無効電力算出部51より出力される出力無効電力Qとあらかじめ設定されている目標無効電力Q0との偏差ΔQを入力され、偏差ΔQの絶対値に基づいて、ゲインK3を算出するものである。ゲインK3を算出するための計算式は、あらかじめ設定されており、偏差ΔQの絶対値が大きいときにゲインK3が大きくなり、偏差ΔQの絶対値が小さいときにゲインK3が小さくなるように設定されている。なお、ゲイン算出部52は、偏差ΔQが負の場合、ゲインK3に(-1)を乗算したうえで出力する。 The gain calculation unit 52 receives a deviation ΔQ between the output reactive power Q output from the reactive power calculation unit 51 and a preset target reactive power Q 0, and gain K 3 based on the absolute value of the deviation ΔQ. Is calculated. The calculation formula for calculating the gain K 3 is set in advance so that the gain K 3 increases when the absolute value of the deviation ΔQ is large, and the gain K 3 decreases when the absolute value of the deviation ΔQ is small. Is set to When the deviation ΔQ is negative, the gain calculation unit 52 multiplies the gain K 3 by (−1) and outputs the result.

PI制御部53は、ゲイン算出部52より入力されるゲインK3に基づいてPI制御による補正演算を行ない、その演算結果である電圧位相差成分補正値ΔVdを出力するものである。なお、PI制御部53に代えて、他のフィードバック制御を行うものとしてもよい。 The PI control unit 53 performs correction calculation by PI control based on the gain K 3 input from the gain calculation unit 52, and outputs a voltage phase difference component correction value ΔVd that is the calculation result. Instead of the PI control unit 53, other feedback control may be performed.

目標振幅算出部33は、上記第1実施形態のもの(図2参照)と同様であるが、PI制御部53から出力される電圧位相差成分補正値ΔVdを電圧情報検出部31より出力される目標電圧位相差成分Vd0に加算した補正電圧位相差成分Vdを入力される点が異なる。 The target amplitude calculation unit 33 is the same as that in the first embodiment (see FIG. 2), but the voltage phase difference component correction value ΔVd output from the PI control unit 53 is output from the voltage information detection unit 31. point inputted correction voltage phase difference component Vd obtained by adding to the target voltage phase difference component Vd 0 are different.

第2実施形態においては、負荷変動の直後の偏差ΔPの絶対値が大きい状態では、ゲインK1が相対的に大きい値となるので、周波数制御の割合が大きくなる。一方、偏差ΔQの絶対値が大きい状態では、ゲインK3が相対的に大きい値となるので、電圧位相差成分制御の割合が大きくなる。これにより、出力有効電力Pが目標有効電力P0から離れた場合に主として有効電力制御が機能し、出力無効電力Qが目標無効電力Q0から離れた場合に主として無効電力制御が機能することになる。 In the second embodiment, when the absolute value of the deviation ΔP immediately after the load change is large, the gain K 1 is a relatively large value, and thus the frequency control ratio is large. On the other hand, when the absolute value of the deviation ΔQ is large, the gain K 3 becomes a relatively large value, and the ratio of the voltage phase difference component control increases. Thus, primarily active power control functions when the output effective power P is separated from the target effective power P 0, to function mainly reactive power control when the output disable power Q is separated from the target reactive power Q 0 Become.

図7は、インバータ制御回路A5’を有する系統連系インバータシステムAを、同期発電機および負荷を有する小規模電力系統に連系した場合のシミュレーションにおける、系統連系インバータシステムAの出力無効電力Qの変化を示す図である。   FIG. 7 shows the output reactive power Q of the grid-connected inverter system A in a simulation when the grid-connected inverter system A having the inverter control circuit A5 ′ is linked to a small-scale power system having a synchronous generator and a load. It is a figure which shows the change of.

図7において、波形INVは系統連系インバータシステムAの出力無効電力の変化を示しており、波形DGは同期発電機の出力無効電力の変化を示している。当該シミュレーションでは、図14の系統連系インバータシステム100におけるシミュレーションと同様に、系統連系インバータシステムAの目標無効電力を0Varとし、0秒時、10秒時、20秒時に負荷(無効電力を要求する負荷)を追加(同図において、タイミングを実線矢印で図示)、35秒時にこれらの負荷を離脱(同図において、タイミングを破線矢印で図示)させた。   In FIG. 7, a waveform INV shows a change in the output reactive power of the grid interconnection inverter system A, and a waveform DG shows a change in the output reactive power of the synchronous generator. In the simulation, similarly to the simulation in the grid interconnection inverter system 100 of FIG. 14, the target reactive power of the grid interconnection inverter system A is set to 0Var, and the load (reactive power is requested at 0 second, 10 seconds, and 20 seconds). (The timing is shown by a solid arrow in the figure), and these loads were released at 35 seconds (the timing is shown by a dashed arrow in the figure).

系統連系インバータシステムAは負荷追加直後に無効電力を出力しているが、出力無効電力は速やかに目標無効電力0Varに収束している。また、負荷離脱直後にも無効電力を出力しているが、出力無効電力は速やかに目標無効電力0Varに収束している。このように、系統連系インバータシステムAは、負荷追加時および負荷離脱時とも、出力無効電力を速やかに目標無効電力0Varに収束することができる。従来の系統連系インバータシステム100の出力無効電力が負荷追加により目標無効電力から外れているのと比べて(図14参照)、系統連系インバータシステムAの出力無効電力は、負荷変動時に速やかに収束し、本発明によって制御を改善できたことが示されている。なお、負荷が要求する無効電力は、同期発電機が供給していることも示されている。   The grid-connected inverter system A outputs reactive power immediately after the load is added, but the output reactive power quickly converges to the target reactive power of 0 Var. In addition, the reactive power is output immediately after the load is removed, but the output reactive power quickly converges to the target reactive power of 0 Var. As described above, the grid interconnection inverter system A can quickly converge the output reactive power to the target reactive power 0Var both when the load is added and when the load is released. Compared with the case where the output reactive power of the conventional grid-connected inverter system 100 deviates from the target reactive power due to the addition of the load (see FIG. 14), the output reactive power of the grid-connected inverter system A is quickly increased when the load fluctuates. It has been shown that it has converged and the present invention has improved control. It is also shown that the reactive power required by the load is supplied by the synchronous generator.

図8は、第3実施形態のインバータ制御回路A5”の内部構成を説明するためのブロック図である。なお、同図において、上記第1実施形態のインバータ制御回路A5(図2参照)と同一または類似の要素には、同一の符号を付している。   FIG. 8 is a block diagram for explaining an internal configuration of the inverter control circuit A5 ″ of the third embodiment. In FIG. 8, the same configuration as that of the inverter control circuit A5 of the first embodiment (see FIG. 2) is shown. Similar elements are denoted by the same reference numerals.

インバータ制御回路A5”は、系統電圧Vsと目標系統電圧Vs0との偏差ΔVsに基づく電圧位相差成分制御の構成を備えている点で、第1実施形態に示すインバータ制御回路A5(図2参照)と異なる。具体的には、インバータ制御回路A5は、ゲイン算出部61、PI制御部62をさらに備えている。 Inverter control circuit A5 "is in that it comprises a structure of a voltage phase difference component control based on the deviation ΔVs between the system voltage Vs and the target system voltage Vs 0, the inverter control circuit A5 shown in the first embodiment (see FIG. 2 Specifically, the inverter control circuit A5 further includes a gain calculation unit 61 and a PI control unit 62.

ゲイン算出部61は、系統電圧センサA8(図1参照)より入力される系統電圧信号Vsとあらかじめ設定されている目標系統電圧Vs0との偏差ΔVsを入力され、偏差ΔVsの絶対値に基づいて、ゲインK4を算出するものである。ゲインK4を算出するための計算式は、あらかじめ設定されており、偏差ΔVsの絶対値が大きいときにゲインK4が大きくなり、偏差ΔVsの絶対値が小さいときにゲインK4が小さくなるように設定されている。なお、ゲイン算出部61は、偏差ΔVsが負の場合、ゲインK4に(-1)を乗算したうえで出力する。 Gain calculating unit 61 is inputted the difference ΔVs between the target system voltage Vs 0 set in advance and the system voltage signal Vs inputted from the system voltage sensor A8 (see FIG. 1), based on the absolute value of the deviation ΔVs The gain K 4 is calculated. The calculation formula for calculating the gain K 4 is set in advance so that the gain K 4 increases when the absolute value of the deviation ΔVs is large, and the gain K 4 decreases when the absolute value of the deviation ΔVs is small. Is set to When the deviation ΔVs is negative, the gain calculation unit 61 multiplies the gain K 4 by (−1) and outputs the result.

PI制御部62は、ゲイン算出部61より入力されるゲインK4に基づいてPI制御による補正演算を行ない、その演算結果である電圧位相差成分補正値ΔVdを出力するものである。なお、PI制御部62に代えて、他のフィードバック制御を行うものとしてもよい。 The PI control unit 62 performs correction calculation by PI control based on the gain K 4 input from the gain calculation unit 61, and outputs a voltage phase difference component correction value ΔVd that is the calculation result. Instead of the PI control unit 62, other feedback control may be performed.

目標振幅算出部33は、上記第1実施形態のもの(図2参照)と同様であるが、PI制御部62から出力される電圧位相差成分補正値ΔVdを電圧情報検出部31より出力される目標電圧位相差成分Vd0に加算した補正電圧位相差成分Vdを入力される点が異なる。 The target amplitude calculation unit 33 is the same as that in the first embodiment (see FIG. 2), but the voltage phase difference component correction value ΔVd output from the PI control unit 62 is output from the voltage information detection unit 31. point inputted correction voltage phase difference component Vd obtained by adding to the target voltage phase difference component Vd 0 are different.

第3実施形態においては、負荷変動の直後の偏差ΔPの絶対値が大きい状態では、ゲインK1が相対的に大きい値となるので、周波数制御の割合が大きくなる。一方、偏差ΔVsの絶対値が大きい状態では、ゲインK4が相対的に大きい値となるので、電圧位相差成分制御の割合が大きくなる。これにより、出力有効電力Pが目標有効電力P0から離れた場合に主として有効電力制御が機能し、系統電圧信号Vsが目標系統電圧Vs0から離れた場合に主として無効電力制御が機能することになる。 In the third embodiment, when the absolute value of the deviation ΔP immediately after the load change is large, the gain K 1 is a relatively large value, and thus the frequency control ratio is large. On the other hand, when the absolute value of the deviation ΔVs is large, the gain K 4 becomes a relatively large value, and the ratio of the voltage phase difference component control becomes large. Thus, the active power control mainly functions when the output active power P is separated from the target active power P 0, and the reactive power control mainly functions when the system voltage signal Vs is separated from the target system voltage Vs 0. Become.

図9は、第4実施形態のインバータ制御回路A5”’の内部構成を説明するためのブロック図である。なお、同図において、上記第1実施形態のインバータ制御回路A5(図2参照)と同一または類似の要素には、同一の符号を付している。   FIG. 9 is a block diagram for explaining the internal configuration of the inverter control circuit A5 ″ ′ of the fourth embodiment. In FIG. 9, the inverter control circuit A5 (see FIG. 2) of the first embodiment is referred to. The same or similar elements are given the same reference numerals.

インバータ制御回路A5”’は、出力無効電力Qと目標無効電力Q0との偏差ΔQ、および、系統電圧Vsと目標系統電圧Vs0との偏差ΔVsに基づく電圧位相差成分制御の構成を備えている点で、第1実施形態に示すインバータ制御回路A5(図2参照)と異なる。具体的には、インバータ制御回路A5”’は、無効電力算出部51、ゲイン算出部52、PI制御部53、ゲイン算出部61、PI制御部62をさらに備えている。 Inverter control circuit A5 "'the deviation ΔQ between the output reactive power Q and eye Shirubena active power Q 0, and a structure of a voltage phase difference component control based on the deviation ΔVs between the system voltage Vs and the target system voltage Vs 0 It is different from the inverter control circuit A5 (see FIG. 2) shown in the first embodiment in that it is provided.Specifically, the inverter control circuit A5 ″ ′ includes a reactive power calculation unit 51, a gain calculation unit 52, and PI control. A unit 53, a gain calculation unit 61, and a PI control unit 62 are further provided.

無効電力算出部51、ゲイン算出部52、PI制御部53は、上記第2実施形態のもの(図6参照)と同様であり、ゲイン算出部61、PI制御部62は、上記第3実施形態のもの(図8参照)と同様である。   The reactive power calculation unit 51, the gain calculation unit 52, and the PI control unit 53 are the same as those in the second embodiment (see FIG. 6), and the gain calculation unit 61 and the PI control unit 62 are the same as those in the third embodiment. It is the same as that (see FIG. 8).

目標振幅算出部33は、上記第1実施形態のもの(図2参照)と同様であるが、PI制御部53から出力される電圧位相差成分補正値ΔVd1とPI制御部62から出力される電圧位相差成分補正値ΔVd2との加算値である電圧位相差成分補正値ΔVdを電圧情報検出部31より出力される目標電圧位相差成分Vd0に加算した補正電圧位相差成分Vdを入力される点が異なる。 The target amplitude calculation unit 33 is the same as that of the first embodiment (see FIG. 2), but the voltage phase difference component correction value ΔVd1 output from the PI control unit 53 and the voltage output from the PI control unit 62 point inputted correction voltage phase difference component Vd obtained by adding the phase difference component correction value target voltage phase difference component Vd 0 output from voltage information detection section 31 to the voltage phase difference component correction value ΔVd a sum of the ΔVd2 Is different.

第4実施形態においては、負荷変動の直後の偏差ΔPの絶対値が大きい状態では、ゲインK1が相対的に大きい値となるので、周波数制御の割合が大きくなる。一方、偏差ΔPの絶対値が小さい定常状態では、ゲインK1が相対的に小さい値となるので、電圧位相差成分制御の割合が大きくなる。また、系統電圧Vsが目標系統電圧Vs0から離れるに従って、偏差ΔVsの絶対値が大きくなり、ゲインK4が相対的に大きい値となるので、系統電圧に基づく制御の割合が大きくなる。一方、系統電圧Vsが目標系統電圧Vs0に近づく従って、偏差ΔVsの絶対値が小さくなり、ゲインK4が相対的に小さい値となるので、出力無効電力に基づく制御の割合が大きくなる。 In the fourth embodiment, when the absolute value of the deviation ΔP immediately after the load change is large, the gain K 1 becomes a relatively large value, and therefore the frequency control ratio increases. On the other hand, in the steady state where the absolute value of the deviation ΔP is small, the gain K 1 becomes a relatively small value, and the ratio of the voltage phase difference component control becomes large. Further, as the system voltage Vs is separated from the target system voltage Vs 0 , the absolute value of the deviation ΔVs increases and the gain K 4 becomes a relatively large value, so that the ratio of control based on the system voltage increases. On the other hand, therefore the system voltage Vs approaches the target system voltage Vs 0, the absolute value of the deviation ΔVs decreases, the gain K 4 becomes relatively small value, the rate of the control is increased based on the output reactive power.

図10は、上記第4実施形態の具体回路の構成を整理し、一般化した制御則として説明するためのブロック図である。なお、同図において、上記第1実施形態(図5参照)と同一または類似の要素には、同一の符号を付している。   FIG. 10 is a block diagram for organizing the configuration of the specific circuit of the fourth embodiment and explaining it as a generalized control law. In the figure, the same or similar elements as those in the first embodiment (see FIG. 5) are denoted by the same reference numerals.

コントローラP1は、第1実施形態の第1制御則と同じ制御則を示しており、第4実施形態においても、入力直流電圧Eと目標直流電圧E0との偏差ΔEに基づく周波数制御による出力有効電力Pの制御を行う。コントローラQは、出力無効電力Qと目標無効電力Q0との偏差ΔQに基づく電圧位相差成分制御による出力無効電力Qの制御を行うものである。コントローラVsは、系統電圧Vsと目標系統電圧Vs0との偏差ΔVsに基づく電圧位相差成分制御による出力無効電力Qの制御を行うものである。 The controller P1 shows the same control law as the first control law of the first embodiment, and also in the fourth embodiment, the output is enabled by frequency control based on the deviation ΔE between the input DC voltage E and the target DC voltage E 0. The electric power P is controlled. Controller Q is intended to control the output reactive power Q by the voltage phase difference component control based on the deviation ΔQ between the output reactive power Q and eye Shirubena reactive power Q 0. Controller Vs is intended to control the output reactive power Q by the voltage phase difference component control based on the deviation ΔVs between the system voltage Vs and the target system voltage Vs 0.

コントローラK1は、ゲインを算出するものであり、偏差ΔPの絶対値に基づいて、コントローラP1の制御則のゲインK1を算出して、コントローラP1に出力する。コントローラK2は、ゲインを算出するものであり、偏差ΔQの絶対値に基づいて、コントローラQの制御則のゲインK3およびコントローラVsの制御則のゲインK4を算出して、それぞれコントローラQおよびコントローラVsに出力する。 Controller K1 is for calculating the gain, based on the absolute value of the deviation [Delta] P, by calculating the gain K 1 of the control law of the controller P1, and outputs to the controller P1. Controller K2 is for calculating the gain, based on the absolute value of the deviation Delta] Q, to calculate the gain K 4 of the control law gains K 3 and controller Vs of the control law of the controller Q, respectively controllers Q and controller Output to Vs.

コントローラWは、重み付け値を算出するものであり、偏差ΔP、偏差ΔQ、および偏差ΔVsのそれぞれの絶対値に基づいて、コントローラP1の制御則の重み付け値W1、コントローラQの制御則の重み付け値W3をおよびコントローラVsの重み付け値W4を算出して、それぞれブロックW1、ブロックW3およびブロックW4に出力する。 Controller W is for calculating the weighting value, the deviation [Delta] P, based on the respective absolute value of the deviation Delta] Q, and deviation .DELTA.Vs, the weighting value of the control law of the controller P1 W 1, the weighting value of the control law of the controller Q the W 3 and calculate the weighting value W 4 of the controller Vs, respectively and outputs the block W1, block W3 and block W4.

本実施形態では、コントローラWは、偏差ΔVsの絶対値が大きいときに、コントローラVsの重み付け値W4が相対的に大きくなり、偏差ΔVsの絶対値が小さいときに、コントローラQの重み付け値W3が相対的に大きくなるように、重み付け値を算出する。これにより、系統電圧Vsが目標系統電圧Vs0から離れるに従って、コントローラVsによる制御の割合が大きくなり、系統電圧Vsが目標系統電圧Vs0に近づくに従って、コントローラQによる制御の割合が大きくなる。また、コントローラWは、偏差ΔPの絶対値が大きいときに、コントローラP1の重み付け値W1が相対的に大きくなり、偏差ΔPの絶対値が小さいときに、コントローラQの重み付け値W3およびコントローラVsの重み付け値W4が相対的に大きくなるように、重み付け値を算出する。これにより、出力有効電力Pが目標有効電力P0から離れている場合に、コントローラP1の制御則が主として機能し、出力有効電力Pが目標有効電力P0に近い場合に、コントローラQの制御則およびコントローラVsの制御則が主として機能する。 In this embodiment, the controller W has a relatively large weight value W 4 for the controller Vs when the absolute value of the deviation ΔVs is large, and a weight value W 3 for the controller Q when the absolute value of the deviation ΔVs is small. The weighting value is calculated so that becomes relatively large. Thus, according to the system voltage Vs is away from the target system voltage Vs 0, the rate of control by the controller Vs increases, according to the system voltage Vs approaches the target system voltage Vs 0, the rate of control by the controller Q increases. The controller W, when the absolute value of the deviation ΔP is large, the controller weighting value W 1 of P1 becomes relatively large, when the absolute value of the deviation ΔP is small, the weighting value W 3 and controller Vs controller Q weighting value W 4 so is relatively large, and calculates the weighting value. Thus, when the output effective power P is away from the eyes ShimegiYu active power P 0, mainly function control law of the controller P1, when the output effective power P is close to the eyes ShimegiYu active power P 0, the controller The control law of Q and the control law of the controller Vs mainly function.

なお、第4実施形態におけるゲイン算出部52およびゲイン算出部61(図9参照)は、図10のコントローラK2に対応する。また、図10のコントローラWにおける重み付けの演算も、ゲイン算出部52およびゲイン算出部61での計算で実現されている。 In addition, the gain calculation part 52 and the gain calculation part 61 (refer FIG. 9) in 4th Embodiment respond | correspond to the controller K2 of FIG. Further, the calculation of weighting in the controller W of FIG. 10 is also realized by calculation in the gain calculation unit 52 and the gain calculation unit 61.

ブロックW1、W3およびW4は、コントローラP1の制御則、コントローラQの制御則およびコントローラVsの制御則の重み付けを行うものである。ブロックW1は、コントローラP1から入力された操作量に、コントローラWから入力される重み付け値W1を乗算して、制御対象PLに出力する。ブロックW3は、コントローラQから入力された操作量に、コントローラWから入力される重み付け値W3を乗算して出力する。ブロックW4は、コントローラVsから入力された操作量に、コントローラWから入力される重み付け値W4を乗算して出力する。ブロックW3からの出力とブロックW4からの出力とは加算されて、制御対象PLに入力される。 Blocks W1, W3, and W4 weight the control law of the controller P1, the control law of the controller Q, and the control law of the controller Vs. Block W1 is the operation amount input from the controller P1, by multiplying the weighting value W 1 which is input from the controller W, and outputs the control target PL. Block W3 is the operation amount inputted from the controller Q, and outputs the multiplying weighting values W 3 inputted from the controller W. Block W4 is the operation amount inputted from the controller Vs, and outputs the multiplying weighting values W 4 that is input from the controller W. The output from the block W3 and the output from the block W4 are added and input to the control target PL.

制御対象PLは、制御の対象となるシステムであり、本実施形態では系統連系インバータシステムAである。   The control target PL is a system to be controlled, and is a grid interconnection inverter system A in the present embodiment.

図10に示す制御は、制御対象PLが出力する出力有効電力Pを目標有効電力P0にするように制御し、制御対象PLが出力する出力無効電力Qを目標無効電力Q0にするように制御する。このとき、偏差ΔP、ΔQ、ΔVsの絶対値に基づいて、3つの制御則の重み付けを行うことにより、制御対象PLの状態に応じた制御を行うことができる。 Control law shown in FIG. 10, the control target PL is controlled to output active power P to be outputted to the eye ShimegiYu active power P 0, the control target PL is output reactive power Q eyes Shirubena reactive power Q to be output Control to 0 . At this time, based on the absolute values of the deviations ΔP, ΔQ, and ΔVs, the control according to the state of the control target PL can be performed by weighting the three control rules.

なお、上記第1ないし第4実施形態においては、状態変数(P、Q、Vs)と目標値(P0、Q0、Vs0)との偏差(ΔP、ΔQ、ΔVs)によってゲインの値を変化させて、各制御則の重み付けを行っているが、偏差ではなく状態変数そのものによって変化させるようにしてもよい。また、重み付けのための値を算出する関数(演算式)は、適宜設定することができる。また、用いる状態変数は、出力有効電力P、出力無効電力Q、系統電圧Vsに限られず、系統連系インバータシステムAで検出された各種の状態変数を用いることができる。例えば、出力電圧、出力電流、入力電圧、入力電流、系統電圧の周波数や位相、または、これらの微分値や積分値などを用いることもできる。例えば、出力電流の増加時における適切な制御則と、出力電流の減少時における適切な制御則とを、出力電流の微分値に基づいて重み付けすることもできる。 In the first to fourth embodiments, the gain value is determined by the deviation (ΔP, ΔQ, ΔVs) between the state variables (P, Q, Vs) and the target values (P 0 , Q 0 , Vs 0 ). Although each control law is weighted by changing, it may be changed not by deviation but by the state variable itself. A function (calculation formula) for calculating a value for weighting can be set as appropriate. Further, the state variables to be used are not limited to the output active power P, the output reactive power Q, and the system voltage Vs, and various state variables detected by the system interconnection inverter system A can be used. For example, the frequency or phase of the output voltage, output current, input voltage, input current, or system voltage, or a differential value or an integral value thereof can be used. For example, an appropriate control law when the output current is increased and an appropriate control law when the output current is decreased can be weighted based on the differential value of the output current.

また、ゲインの値に代えて時定数を変化させることで重み付けを行うようにしてもよい。図11は、第1実施形態の内部構成を、時定数を変化させることで重み付けを行うようにした変形例のブロック図である。同図においては、ゲイン算出部12に代えて設けられた時定数算出部12'が算出した時定数T1をPI制御部22に入力し、ゲイン算出部13に代えて設けられた時定数算出部13'が算出した時定数T2をPI制御部32に入力している。また、乗算部23を固定のゲインKを乗算する乗算部23'とし、PI制御部32を偏差ΔPに基づいてPI制御を行うようにしている。この構成でも、第1実施形態と同様の効果を奏することができる。また、第2ないし第4実施形態においても、同様に、時定数を変化させることで重み付けを行うようにすることができる。 Further, weighting may be performed by changing the time constant instead of the gain value. FIG. 11 is a block diagram of a modification in which the internal configuration of the first embodiment is weighted by changing the time constant. In the figure, the time constant T 1 calculated by the time constant calculation unit 12 ′ provided instead of the gain calculation unit 12 is input to the PI control unit 22, and the time constant calculation provided instead of the gain calculation unit 13 is input. The time constant T 2 calculated by the unit 13 ′ is input to the PI control unit 32. In addition, the multiplication unit 23 is a multiplication unit 23 ′ that multiplies a fixed gain K, and the PI control unit 32 performs PI control based on the deviation ΔP. Even with this configuration, the same effects as those of the first embodiment can be obtained. Similarly, in the second to fourth embodiments, weighting can be performed by changing the time constant.

なお、上記第1ないし第4実施形態においては、系統連系インバータシステムAを小規模電力系統Bに連系する場合について説明したが、これに限られない。本発明は、商用電力系統などの大規模電力系統に連系するための系統連系インバータシステムにも適用することができる。また、系統に連系するインバータシステムに限定されず、各種のインバータシステムにも適用することができる。   In addition, in the said 1st thru | or 4th Embodiment, although the case where the grid connection inverter system A was linked to the small scale electric power system B was demonstrated, it is not restricted to this. The present invention can also be applied to a grid-connected inverter system for linking to a large-scale power system such as a commercial power system. Moreover, it is not limited to the inverter system linked to the system, but can be applied to various inverter systems.

本発明に係るインバータ制御回路は、上述した実施形態に限定されるものではない。本発明に係るインバータ制御回路の各部の具体的な構成は、種々に設計変更自在である。   The inverter control circuit according to the present invention is not limited to the above-described embodiment. The specific configuration of each part of the inverter control circuit according to the present invention can be varied in design in various ways.

A 系統連系インバータシステム
A1 直流電源
A2 インバータ回路
A3 フィルタ回路
A4 変圧回路
A5,A5’,A5”,A5”’ インバータ制御回路
11 有効電力算出部(入力手段)
12、13 ゲイン算出部(重み付け値算出手段)
21 周波数検出部(位相情報検出手段)
22 PI制御部(第1の制御手段、補正値出力手段)
23 乗算部(第1の制御手段)
24 目標周波数算出部
31 電圧情報検出部(振幅情報検出手段)
32 PI制御部(第2の制御手段)
33 目標振幅算出部
41 指令値信号生成部
42 PWM信号生成部
51 無効電力算出部
52 ゲイン算出部(重み付け値算出手段)
53 PI制御部(第3の制御手段)
61 ゲイン算出部(重み付け値算出手段)
62 PI制御部(第3の制御手段)
A6 直流電圧センサ
A7 電流センサ
A8 系統電圧センサ
B 小規模電力系統
A Grid-connected inverter system A1 DC power supply A2 Inverter circuit A3 Filter circuit A4 Transformer circuit A5, A5 ', A5 ", A5"' Inverter control circuit 11 Active power calculation unit (input means)
12, 13 Gain calculation section (weighting value calculation means)
21 Frequency detector (phase information detector)
22 PI controller (first control means, correction value output means)
23 Multiplying unit (first control means)
24 target frequency calculation part 31 voltage information detection part (amplitude information detection means)
32 PI controller (second control means)
33 Target amplitude calculation unit 41 Command value signal generation unit 42 PWM signal generation unit 51 Reactive power calculation unit 52 Gain calculation unit (weighting value calculation means)
53 PI controller (third control means)
61 Gain calculation section (weighting value calculation means)
62 PI controller (third control means)
A6 DC voltage sensor A7 Current sensor A8 System voltage sensor B Small power system

Claims (11)

直流電力を交流電力に変換して負荷に出力するインバータ回路をPWM制御するためのインバータ制御回路であって、
検出手段により検出される前記インバータ回路の入出力に関する電気的情報または当該電気的情報から算出される情報のいずれかである第1の状態変数情報を入力する入力手段と、
前記第1の状態変数情報に対する目標値からの偏差量または前記第1の状態変数情報またはこれらの絶対値である重み付け参照値が所定値より大きい場合に、第1の重み付け値が第2の重み付け値より大きい値となるように当該第1の重み付け値および第2の重み付け値を算出し、前記重み付け参照値が前記所定値より小さい場合に、前記第2の重み付け値が前記第1の重み付け値より大きい値となるように当該第1の重み付け値および第2の重み付け値を算出する重み付け値算出手段と、
前記電気的情報または当該電気的情報から算出される情報のいずれかである第2の状態変数情報を制御するための第1の補正値を、前記第1の重み付け値に基づいて算出する第1の制御手段と、
前記第2の状態変数情報を制御するための第2の補正値を、前記第2の重み付け値に基づいて算出する、前記第1の制御手段より制御の速応性の低い第2の制御手段と、
前記第1の補正値と第2の補正値とに基づいて前記インバータ回路から前記負荷に出力すべき交流信号の指令値信号を生成する指令値信号生成手段と、
前記指令値信号に基づいて前記インバータ回路をPWM制御するためのPWM信号を生成するPWM信号生成手段と、
を備えていることを特徴とするインバータ制御回路。
An inverter control circuit for PWM control of an inverter circuit that converts DC power into AC power and outputs it to a load,
Input means for inputting first state variable information which is either electrical information relating to input / output of the inverter circuit detected by the detection means or information calculated from the electrical information;
The first weight value is the second weight when the amount of deviation from the target value with respect to the first state variable information or the first state variable information or a weighted reference value that is an absolute value thereof is greater than a predetermined value. The first weighting value and the second weighting value are calculated so as to be larger than the value, and when the weighting reference value is smaller than the predetermined value, the second weighting value is the first weighting value. Weighting value calculating means for calculating the first weighting value and the second weighting value so as to be larger values;
A first correction value for controlling second state variable information, which is either the electrical information or information calculated from the electrical information, is calculated based on the first weight value. Control means,
A second control means for calculating a second correction value for controlling the second state variable information based on the second weighting value, and having a control speed lower than that of the first control means; ,
Command value signal generating means for generating a command value signal of an AC signal to be output from the inverter circuit to the load based on the first correction value and the second correction value;
PWM signal generating means for generating a PWM signal for PWM control of the inverter circuit based on the command value signal;
An inverter control circuit comprising:
前記電気的情報に基づいて、前記インバータ回路から出力される交流信号の位相に関する情報を検出する位相情報検出手段と、
前記電気的情報に基づいて、前記インバータ回路から出力される交流信号の振幅に関する情報を検出する振幅情報検出手段と、を更に備え、
前記第1の制御手段は、前記出力すべき交流信号の位相を補正するための位相補正値を、前記第1の補正値として算出し、
前記第2の制御手段は、前記出力すべき交流信号の振幅を補正するための振幅補正値を、前記第2の補正値として算出し、
前記指令値信号生成手段は、前記位相に関する情報に前記位相補正値を加算した値と、前記振幅に関する情報に前記振幅補正値を加算した値とに基づいて、指令値信号を生成する、
請求項1に記載のインバータ制御回路。
Phase information detecting means for detecting information on the phase of the AC signal output from the inverter circuit based on the electrical information;
Amplitude information detection means for detecting information related to the amplitude of the AC signal output from the inverter circuit based on the electrical information;
The first control means calculates a phase correction value for correcting the phase of the AC signal to be output as the first correction value,
The second control means calculates an amplitude correction value for correcting the amplitude of the AC signal to be output as the second correction value,
The command value signal generating means generates a command value signal based on a value obtained by adding the phase correction value to the information on the phase and a value obtained by adding the amplitude correction value to the information on the amplitude.
The inverter control circuit according to claim 1.
前記第1の制御手段は、
前記検出手段により検出される前記インバータ回路の入力電圧の当該入力電圧に対する目標値からの入力電圧偏差量を算出する偏差量算出手段と、
前記入力電圧偏差量に基づいて、第3の補正値を出力する補正値出力手段と、
前記補正値出力手段により出力される第3の補正値に前記第1の重み付け値を乗算して、前記位相補正値を算出する乗算手段と、
を備えている、
請求項2に記載のインバータ制御回路。
The first control means includes
Deviation amount calculating means for calculating an input voltage deviation amount from a target value for the input voltage of the inverter circuit detected by the detecting means;
Correction value output means for outputting a third correction value based on the input voltage deviation amount;
Multiplying means for multiplying the third correction value output by the correction value output means by the first weighting value to calculate the phase correction value;
With
The inverter control circuit according to claim 2.
前記負荷は三相電力系統であり、
前記振幅情報検出手段により検出される前記振幅に関する情報は、三相二相変換におけるdq座標上の振幅に関する情報であり、
前記第2の制御手段により算出される前記振幅補正値は、前記dq座標上の振幅に関する情報に対する補正値である、
請求項3に記載のインバータ制御回路。
The load is a three-phase power system;
The information on the amplitude detected by the amplitude information detection means is information on the amplitude on the dq coordinate in the three-phase to two-phase conversion,
The amplitude correction value calculated by the second control means is a correction value for information related to the amplitude on the dq coordinate.
The inverter control circuit according to claim 3.
前記重み付け参照値は、前記インバータ回路の出力有効電力に対する目標値からの偏差量の絶対値であり、
前記位相情報検出手段により検出される前記位相に関する情報は、前記インバータ回路から出力される交流信号の周波数であり、
前記第1の制御手段により算出される前記位相補正値は、前記出力すべき交流信号の周波数の補正値であり、
前記振幅情報検出手段により検出される前記dq座標上の振幅に関する情報は、d軸成分とq軸成分に分解した情報のうちのq軸成分の情報であり、
前記第2の制御手段により算出される前記振幅補正値は、前記dq座標上のq軸成分の補正値である、
請求項4に記載のインバータ制御回路。
The weighting reference value is an absolute value of a deviation amount from a target value with respect to the output active power of the inverter circuit,
The information on the phase detected by the phase information detection means is the frequency of the AC signal output from the inverter circuit,
The phase correction value calculated by the first control means is a correction value of the frequency of the AC signal to be output,
The information on the amplitude on the dq coordinate detected by the amplitude information detecting means is information on the q-axis component of the information decomposed into the d-axis component and the q-axis component,
The amplitude correction value calculated by the second control means is a correction value of a q-axis component on the dq coordinate.
The inverter control circuit according to claim 4.
前記重み付け値算出手段は、前記インバータ回路の出力無効電力に対する目標値からの偏差量の絶対値に基づいて、当該絶対値が増加するのに応じて増加する第3の重み付け値を算出し、
前記第3の重み付け値に基づいて、前記dq座標上のd軸成分の補正値を算出する第3の制御手段をさらに備え、
前記振幅情報検出手段は、前記dq座標上の振幅に関する情報をd軸成分とq軸成分に分解した情報のうちのd軸成分の情報も検出し、
前記指令値信号生成手段は、前記振幅情報検出手段により検出されるd軸成分の情報に前記第3の制御手段により算出される前記d軸成分の補正値を加算した値も入力される、請求項5に記載のインバータ制御回路。
The weighting value calculating means calculates a third weighting value that increases as the absolute value increases based on the absolute value of the deviation amount from the target value with respect to the output reactive power of the inverter circuit;
Further comprising third control means for calculating a correction value of a d-axis component on the dq coordinate based on the third weighting value;
The amplitude information detecting means also detects information on a d-axis component of information obtained by decomposing information on the amplitude on the dq coordinate into a d-axis component and a q-axis component,
The command value signal generation means also receives a value obtained by adding the d-axis component correction value calculated by the third control means to the d-axis component information detected by the amplitude information detection means. Item 6. The inverter control circuit according to Item 5.
前記重み付け値算出手段は、前記インバータ回路の出力電圧に対する目標値からの偏差量の絶対値に基づいて、当該絶対値が増加するのに応じて増加する第3の重み付け値を算出し、
前記第3の重み付け値に基づいて、前記dq座標上のd軸成分の補正値を算出する第3の制御手段をさらに備え、
前記振幅情報検出手段は、前記dq座標上の振幅に関する情報をd軸成分とq軸成分に分解した情報のうちのd軸成分の情報も検出し、
前記指令値信号生成手段は、前記振幅情報検出手段により検出されるd軸成分の情報に前記第3の制御手段により算出される前記d軸成分の補正値を加算した値も入力される、請求項5に記載のインバータ制御回路。
The weighting value calculating means calculates a third weighting value that increases as the absolute value increases based on the absolute value of the deviation amount from the target value with respect to the output voltage of the inverter circuit;
Further comprising third control means for calculating a correction value of a d-axis component on the dq coordinate based on the third weighting value;
The amplitude information detecting means also detects information on a d-axis component of information obtained by decomposing information on the amplitude on the dq coordinate into a d-axis component and a q-axis component,
The command value signal generation means also receives a value obtained by adding the d-axis component correction value calculated by the third control means to the d-axis component information detected by the amplitude information detection means. Item 6. The inverter control circuit according to Item 5.
前記重み付け値算出手段は、
前記インバータ回路の出力無効電力に対する目標値からの偏差量の絶対値に基づいて、当該絶対値が増加するのに応じて増加する第3の重み付け値を算出し、
前記インバータ回路の出力電圧に対する目標値からの偏差量の絶対値に基づいて、当該絶対値が増加するのに応じて増加する第4の重み付け値を算出し、
前記第3の重み付け値に基づく補正値と前記第4の重み付け値に基づく補正値とを加算して、前記dq座標上のd軸成分の補正値として算出する第3の制御手段をさらに備え、
前記振幅情報検出手段は、前記dq座標上の振幅に関する情報をd軸成分とq軸成分に分解した情報のうちのd軸成分の情報も検出し、
前記指令値信号生成手段は、前記振幅情報検出手段により検出されるd軸成分の情報に前記第3の制御手段により算出される前記d軸成分の補正値を加算した値も入力される、請求項5に記載のインバータ制御回路。
The weight value calculating means includes
Based on the absolute value of the deviation amount from the target value for the output reactive power of the inverter circuit, a third weighting value that increases as the absolute value increases is calculated,
Based on the absolute value of the deviation amount from the target value with respect to the output voltage of the inverter circuit, a fourth weighting value that increases as the absolute value increases is calculated.
A third control unit that adds a correction value based on the third weighting value and a correction value based on the fourth weighting value to calculate a correction value for the d-axis component on the dq coordinate;
The amplitude information detecting means also detects information on a d-axis component of information obtained by decomposing information on the amplitude on the dq coordinate into a d-axis component and a q-axis component,
The command value signal generation means also receives a value obtained by adding the d-axis component correction value calculated by the third control means to the d-axis component information detected by the amplitude information detection means. Item 6. The inverter control circuit according to Item 5.
直流電源と、前記インバータ回路と、請求項1ないし8のいずれかに記載のインバータ制御回路とを備えている系統連系インバータシステム。   A grid-connected inverter system comprising a DC power supply, the inverter circuit, and the inverter control circuit according to any one of claims 1 to 8. コンピュータを、
直流電力を交流電力に変換して負荷に出力するインバータ回路をPWM制御するためのインバータ制御手段として機能させるためのプログラムであって、
前記コンピュータを、
検出手段により検出される前記インバータ回路の入出力に関する電気的情報または当該電気的情報から算出される情報のいずれかである第1の状態変数情報を入力する入力手段と、
前記第1の状態変数情報に対する目標値からの偏差量または前記第1の状態変数情報またはこれらの絶対値である重み付け参照値が所定値より大きい場合に、第1の重み付け値が第2の重み付け値より大きい値となるように当該第1の重み付け値および第2の重み付け値を算出し、前記重み付け参照値が前記所定値より小さい場合に、前記第2の重み付け値が前記第1の重み付け値より大きい値となるように当該第1の重み付け値および第2の重み付け値を算出する重み付け値算出手段と、
前記電気的情報または当該電気的情報から算出される情報のいずれかである第2の状態変数情報を制御するための第1の補正値を、前記第1の重み付け値に基づいて算出する第1の制御手段と、
前記第2の状態変数情報を制御するための第2の補正値を、前記第2の重み付け値に基づいて算出する、前記第1の制御手段より制御の速応性の低い第2の制御手段と、
前記第1の補正値と第2の補正値とに基づいて前記インバータ回路から前記負荷に出力すべき交流信号の指令値信号を生成する指令値信号生成手段と、
前記指令値信号に基づいて前記インバータ回路をPWM制御するためのPWM信号を生成するPWM信号生成手段と
して機能させるためのプログラム。
Computer
A program for functioning as an inverter control means for PWM control of an inverter circuit that converts DC power into AC power and outputs it to a load,
The computer,
Input means for inputting first state variable information which is either electrical information relating to input / output of the inverter circuit detected by the detection means or information calculated from the electrical information;
The first weight value is the second weight when the amount of deviation from the target value with respect to the first state variable information or the first state variable information or a weighted reference value that is an absolute value thereof is greater than a predetermined value. The first weighting value and the second weighting value are calculated so as to be larger than the value, and when the weighting reference value is smaller than the predetermined value, the second weighting value is the first weighting value. Weighting value calculating means for calculating the first weighting value and the second weighting value so as to be larger values;
A first correction value for controlling second state variable information, which is either the electrical information or information calculated from the electrical information, is calculated based on the first weight value. Control means,
A second control means for calculating a second correction value for controlling the second state variable information based on the second weighting value, and having a control speed lower than that of the first control means; ,
Command value signal generating means for generating a command value signal of an AC signal to be output from the inverter circuit to the load based on the first correction value and the second correction value;
A program for functioning as a PWM signal generating means for generating a PWM signal for PWM controlling the inverter circuit based on the command value signal.
請求項10に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。   The computer-readable recording medium which recorded the program of Claim 10.
JP2009199924A 2009-08-31 2009-08-31 Inverter control circuit, grid-connected inverter system equipped with this inverter control circuit Active JP5498100B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009199924A JP5498100B2 (en) 2009-08-31 2009-08-31 Inverter control circuit, grid-connected inverter system equipped with this inverter control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009199924A JP5498100B2 (en) 2009-08-31 2009-08-31 Inverter control circuit, grid-connected inverter system equipped with this inverter control circuit

Publications (3)

Publication Number Publication Date
JP2011055591A JP2011055591A (en) 2011-03-17
JP2011055591A5 JP2011055591A5 (en) 2012-09-06
JP5498100B2 true JP5498100B2 (en) 2014-05-21

Family

ID=43944023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009199924A Active JP5498100B2 (en) 2009-08-31 2009-08-31 Inverter control circuit, grid-connected inverter system equipped with this inverter control circuit

Country Status (1)

Country Link
JP (1) JP5498100B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6189188B2 (en) * 2013-11-20 2017-08-30 株式会社ダイヘン Control circuit for controlling inverter circuit, inverter device provided with the control circuit, power system provided with the inverter device, and control method
KR101675203B1 (en) * 2014-12-10 2016-11-10 한양대학교 산학협력단 Appatatus and method for controlling static synchronous compensator using phase angle as control input
JP7211121B2 (en) 2019-01-31 2023-01-24 東京電力ホールディングス株式会社 Power converter and control method
JP7351620B2 (en) * 2019-02-01 2023-09-27 三菱重工エンジン&ターボチャージャ株式会社 Command generation device and command generation method in multiple generation power supply system
CN110045595B (en) * 2019-04-16 2022-05-20 南京智真电子科技股份有限公司 Self-suppression control method for peak of stabilized platform
CN114844076A (en) * 2021-02-01 2022-08-02 比亚迪股份有限公司 Grid-connected inversion control method for energy storage system and power grid control system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0553668A (en) * 1991-08-21 1993-03-05 Hitachi Ltd Reactive power compensator
JP4056852B2 (en) * 2002-10-31 2008-03-05 株式会社日立製作所 Power converter
JP2005341680A (en) * 2004-05-25 2005-12-08 Canon Inc Power controller and power control method
JP4846450B2 (en) * 2006-05-23 2011-12-28 三菱電機株式会社 Inverter power controller

Also Published As

Publication number Publication date
JP2011055591A (en) 2011-03-17

Similar Documents

Publication Publication Date Title
Fang et al. Stability improvement for three-phase grid-connected converters through impedance reshaping in quadrature-axis
Mahlooji et al. A review on modeling and control of grid-connected photovoltaic inverters with LCL filter
CN109217335B (en) Low-frequency oscillation damping control method for alternating current power system of offshore wind power VSC-HVDC output system
US9166500B2 (en) Power decoupling controller and method for power conversion system
Guerrero et al. Output impedance design of parallel-connected UPS inverters with wireless load-sharing control
CN103296693B (en) Method and apparatus for controlling a grid-connected converter
CN108964040B (en) Power-current coordination control method for virtual synchronous generator under power grid imbalance
Kurohane et al. Control strategy for a distributed DC power system with renewable energy
JP5226540B2 (en) Inverter control circuit, grid-connected inverter system equipped with this inverter control circuit
JP5498100B2 (en) Inverter control circuit, grid-connected inverter system equipped with this inverter control circuit
CN109617082B (en) Transient stability control method for inhibiting voltage frequency of micro-grid from exceeding limit
Singh et al. Multifunctional control for PV-integrated battery energy storage system with improved power quality
Bayhan et al. A simple control technique for distributed generations in grid-connected and islanded modes
Thakur et al. Control of a PMSG wind-turbine under asymmetrical voltage sags using sliding mode approach
JP2011055591A5 (en)
Bouzid et al. Structured H∞ design method of PI controller for grid feeding connected voltage source inverter
Ebad et al. Improved design and control of proportional resonant controller for three-phase voltage source inverter
Mahmoud et al. Fault‐tolerant modular multilevel converter for a seamless transition between stand‐alone and grid‐connected microgrid
Kamel et al. Sliding mode control of grid‐connected wind energy system driven by 2 five‐phase permanent magnet synchronous generators controlled by a new fifteen‐switch converter
JP5776308B2 (en) Grid interconnection power converter
Gupta et al. AES-FLL control of RES powered microgrid for power quality improvement with synchronization control
Akbari et al. Multi-functional voltage and current based enhancement of power quality in grid-connected microgrids considering harmonics
Liu et al. Passive islanding detection method for grid-connected inverters based on closed-loop frequency control
Lim et al. PR based output voltage regulation for harmonic compensation under islanded mode of microgrid with magnitude restoration
Ram et al. Enhancement of power quality using U-SOGI based control algorithm for DSTATCOM

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140307

R150 Certificate of patent or registration of utility model

Ref document number: 5498100

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250