JP5465347B2 - Semiconductor device and semiconductor device unit - Google Patents

Semiconductor device and semiconductor device unit Download PDF

Info

Publication number
JP5465347B2
JP5465347B2 JP2013015538A JP2013015538A JP5465347B2 JP 5465347 B2 JP5465347 B2 JP 5465347B2 JP 2013015538 A JP2013015538 A JP 2013015538A JP 2013015538 A JP2013015538 A JP 2013015538A JP 5465347 B2 JP5465347 B2 JP 5465347B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
electrode
semiconductor device
circuit element
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013015538A
Other languages
Japanese (ja)
Other versions
JP2013077850A (en
Inventor
敏夫 中崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2013015538A priority Critical patent/JP5465347B2/en
Publication of JP2013077850A publication Critical patent/JP2013077850A/en
Application granted granted Critical
Publication of JP5465347B2 publication Critical patent/JP5465347B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

本発明は、半導体装置および半導体装置ユニットに関する。   The present invention relates to a semiconductor device and a semiconductor device unit.

ダイオードやトランジスタなどの半導体装置は、たとえばリードや基板に搭載された、いわゆるパッケージの形態として用いられる。近年、携帯機器を中心として電子機器の小型化が進んでいる。そのため、半導体装置が実装された半導体パッケージの小型化が望まれている。   A semiconductor device such as a diode or a transistor is used as a so-called package mounted on a lead or a substrate, for example. In recent years, electronic devices have been downsized mainly in portable devices. Therefore, miniaturization of a semiconductor package on which a semiconductor device is mounted is desired.

従来、半導体パッケージとして特許文献1に示されたものが知られている。図17に示すように、この半導体パッケージは、半導体装置9Aと、モールド樹脂97を備えている。半導体装置9Aは、半導体チップ93、ベース電極941、エミッタ電極942、コレクタ電極943、リード9d1,9d2、Auバンプ981,982およびボンディングワイヤ9wを備えている。半導体チップ93は、バイポーラトランジスタを構成している。ベース電極941およびエミッタ電極942は、半導体チップ93の図下面に配置されている。コレクタ電極943は、半導体チップ93の図上面に配置されている。ベース電極941は、バンプ981を介して、図示しないリードと電気的に接続している。エミッタ電極942は、バンプ982を介して、リード9d1と電気的に接続している。コレクタ電極943は、ボンディングワイヤ9wにより、リード9d2と電気的に接続している。モールド樹脂97は、半導体装置9Aの上記の各構成部品を覆っている。   Conventionally, what was shown by patent document 1 as a semiconductor package is known. As shown in FIG. 17, the semiconductor package includes a semiconductor device 9A and a mold resin 97. The semiconductor device 9A includes a semiconductor chip 93, a base electrode 941, an emitter electrode 942, a collector electrode 943, leads 9d1 and 9d2, Au bumps 981 and 982, and a bonding wire 9w. The semiconductor chip 93 constitutes a bipolar transistor. The base electrode 941 and the emitter electrode 942 are disposed on the lower surface of the semiconductor chip 93 in the figure. The collector electrode 943 is disposed on the upper surface of the semiconductor chip 93 in the figure. The base electrode 941 is electrically connected to a lead (not shown) via the bump 981. The emitter electrode 942 is electrically connected to the lead 9d1 through the bump 982. The collector electrode 943 is electrically connected to the lead 9d2 by the bonding wire 9w. The mold resin 97 covers each component of the semiconductor device 9A.

半導体装置9Aにおいては、ボンディングワイヤ9wを備えていることから、モールド樹脂97を、ボンディングワイヤ9wを十分に覆うことのできる大きさとする必要がある。そのため、半導体装置9Aを備えた半導体パッケージの小型化を図ることが困難となっていた。   Since the semiconductor device 9A includes the bonding wire 9w, the mold resin 97 needs to have a size that can sufficiently cover the bonding wire 9w. Therefore, it has been difficult to reduce the size of the semiconductor package including the semiconductor device 9A.

特開2001−60598号公報JP 2001-60598 A

本発明は、上記した事情のもとで考え出されたものであって、半導体パッケージをより小型とすることができる半導体装置を提供することを主たる課題とする。   The present invention has been conceived under the circumstances described above, and it is a main object of the present invention to provide a semiconductor device capable of reducing the size of a semiconductor package.

本発明の第1の側面によって提供される半導体装置は、回路素子の少なくとも一部が形成された半導体基板と、上記半導体基板の表面に配置された1または複数の表面電極と、上記半導体基板の裏面に配置され、上記回路素子と導通している裏面電極と、を備え、1以上の上記表面電極が上記回路素子と導通している、半導体装置であって、上記表面の側に配置されており、かつ、上記半導体基板、上記表面電極および上記裏面電極を支持している支持基板と、上記表面電極と導通しているとともに、上記半導体基板の表面の側および上記半導体基板の裏面の側において露出している導電部と、をさらに備えることを特徴としている。   A semiconductor device provided by the first aspect of the present invention includes a semiconductor substrate on which at least a part of a circuit element is formed, one or a plurality of surface electrodes disposed on the surface of the semiconductor substrate, and the semiconductor substrate. A semiconductor device comprising: a back electrode disposed on a back surface and electrically connected to the circuit element; wherein the one or more surface electrodes are electrically connected to the circuit element, the semiconductor device being disposed on the surface side And a conductive substrate supporting the semiconductor substrate, the front surface electrode, and the back electrode, and being electrically connected to the front surface electrode, and on the front surface side of the semiconductor substrate and the back surface side of the semiconductor substrate. And an exposed conductive portion.

本発明の好ましい実施の形態においては、上記導電部は上記半導体基板を貫通している。このような構成によれば、上記回路素子を外部端子と接続するためにワイヤボンディングを施す必要がなくなる。そのため、上記半導体装置を実装する半導体パッケージに、ボンディングワイヤのパッドを設ける必要がなくなる。これにより、上記半導体パッケージの小型化を図ることが可能となる。   In a preferred embodiment of the present invention, the conductive portion penetrates the semiconductor substrate. According to such a configuration, it is not necessary to perform wire bonding in order to connect the circuit element to the external terminal. Therefore, there is no need to provide bonding wire pads on the semiconductor package on which the semiconductor device is mounted. This makes it possible to reduce the size of the semiconductor package.

本発明の好ましい実施の形態においては、上記導電部が延びる方向に沿って、上記導電部を貫通する絶縁部が形成されている。   In a preferred embodiment of the present invention, an insulating portion penetrating the conductive portion is formed along a direction in which the conductive portion extends.

本発明の好ましい実施の形態においては、上記半導体基板は、上記導電部が延びる方向に沿って形成された貫通孔と、この貫通孔の内面に形成された絶縁膜と、を備えており、この絶縁膜は上記導電部を被膜している。   In a preferred embodiment of the present invention, the semiconductor substrate includes a through hole formed along a direction in which the conductive portion extends, and an insulating film formed on the inner surface of the through hole. The insulating film coats the conductive part.

本発明の好ましい実施の形態においては、上記裏面の側には、上記導電部と導通している外部接続電極が配置され、上記裏面電極は、上記半導体基板の裏面と接触しており、上記裏面電極と上記裏面との接触部分のうち通電する部分の面積である通電面積が、上記外部接続電極の面積より大きい。   In a preferred embodiment of the present invention, an external connection electrode that is electrically connected to the conductive portion is disposed on the back surface side, and the back electrode is in contact with the back surface of the semiconductor substrate. The energization area, which is the area of the energized portion of the contact portion between the electrode and the back surface, is larger than the area of the external connection electrode.

本発明の好ましい実施の形態においては、上記裏面の側には、上記外部接続電極と導通しているバンプが配置され、このバンプと上記導電部とが、上記半導体基板の面内方向において重ならないように配置されている。   In a preferred embodiment of the present invention, a bump that is electrically connected to the external connection electrode is disposed on the back surface side, and the bump and the conductive portion do not overlap in the in-plane direction of the semiconductor substrate. Are arranged as follows.

本発明の好ましい実施の形態においては、上記半導体基板の裏面の側から上記半導体基板の表面に向かって延出しているとともに上記表面電極または上記裏面電極と導通している延出電極と、上記延出電極と接しているバンプと、をさらに備えている。このような構成によれば、上記半導体装置が上記半導体装置の幅方向に大きくなることを抑制しつつ、上記バンプが接触している電極と上記バンプとの接触面積を、大きくできる。そのため、上記バンプが接触している電極と上記バンプとの接触抵抗の値を、小さくできる。   In a preferred embodiment of the present invention, an extension electrode extending from the back surface side of the semiconductor substrate toward the surface of the semiconductor substrate and electrically connected to the front surface electrode or the back electrode, and the extension And a bump in contact with the output electrode. According to such a configuration, it is possible to increase the contact area between the bump and the electrode in contact with the bump while suppressing the semiconductor device from increasing in the width direction of the semiconductor device. Therefore, the value of the contact resistance between the electrode in contact with the bump and the bump can be reduced.

本発明の好ましい実施の形態においては、上記半導体基板の裏面の側に配置され、かつ、上記延出電極と接しているとともに、上記バンプと接している外部接続電極をさらに備えている。このような構成によれば、上記バンプが接触する電極と上記バンプとの接触面積を、さらに大きくすることができる。そのため、上記バンプが接触する電極と上記バンプとの接触抵抗の値を、さらに小さくできる。   In a preferred embodiment of the present invention, the semiconductor substrate further includes an external connection electrode disposed on the back surface side of the semiconductor substrate and in contact with the extension electrode and in contact with the bump. According to such a configuration, it is possible to further increase the contact area between the bump and the electrode that contacts the bump. Therefore, the value of contact resistance between the bump and the electrode that contacts the bump can be further reduced.

本発明の好ましい実施の形態においては、上記導電部は、上記半導体基板を貫通しており、上記延出電極は、上記半導体装置の側面に形成され、かつ、上記導電部と異なるものとされている。   In a preferred embodiment of the present invention, the conductive portion penetrates the semiconductor substrate, and the extension electrode is formed on a side surface of the semiconductor device and is different from the conductive portion. Yes.

本発明の好ましい実施の形態においては、上記導電部が延びる方向に沿って、上記導電部を貫通する絶縁部が形成されている。   In a preferred embodiment of the present invention, an insulating portion penetrating the conductive portion is formed along a direction in which the conductive portion extends.

本発明の好ましい実施の形態においては、上記延出電極は、上記半導体装置の側面に形成され、かつ、上記導電部とされている。このような構成によれば、上記導電部と異なる上記延出電極を形成する必要がない。すなわち、上記半導体装置の上記回路素子が構成されている部分から、上記半導体装置の幅方向において、上記導電部より遠い位置に、上記延出電極を形成する必要がない。そのため、幅方向の大きさがより小さい上記半導体装置を提供できる。   In a preferred embodiment of the present invention, the extension electrode is formed on a side surface of the semiconductor device and serves as the conductive portion. According to such a configuration, it is not necessary to form the extended electrode different from the conductive portion. That is, it is not necessary to form the extension electrode at a position farther from the conductive portion in the width direction of the semiconductor device than a portion where the circuit element of the semiconductor device is configured. Therefore, the semiconductor device having a smaller size in the width direction can be provided.

本発明の好ましい実施の形態においては、上記回路素子は、トランジスタであり、このトランジスタと接続される3つの電極のうちの2つが、上記表面電極とされ、これらの3つの電極のうちの他の1つが、上記裏面電極とされている。   In a preferred embodiment of the present invention, the circuit element is a transistor, and two of the three electrodes connected to the transistor are the surface electrodes, and the other of the three electrodes. One is the back electrode.

本発明の第2の側面によって提供される半導体装置ユニットは、本発明の第1の側面にかかる2つの半導体装置を備え、これら2つの半導体装置の一方である第1の半導体装置の上記表面電極と、これら2つの半導体装置の他方である第2の半導体装置における上記裏面電極とが、対向するように、上記第1および第2の半導体装置が積層されており、上記第1の半導体装置の上記支持基板上に固定されているとともに、上記第2の半導体装置の上記導電部または上記裏面電極と導通しているボンディングリボンを備えている。   A semiconductor device unit provided by the second aspect of the present invention includes two semiconductor devices according to the first aspect of the present invention, and the surface electrode of the first semiconductor device which is one of these two semiconductor devices. The first and second semiconductor devices are stacked so that the back electrode of the second semiconductor device, which is the other of the two semiconductor devices, faces each other. A bonding ribbon which is fixed on the support substrate and is electrically connected to the conductive portion or the back electrode of the second semiconductor device is provided.

このような構成によれば、上記第2の半導体装置の上記導電部または上記裏面電極を、上記半導体装置ユニットの外部と導通させるためのワイヤボンディングを施す必要がない。そのため、上記第1の半導体装置の上に上記第2の半導体装置を積層させた場合でも、上記第1の半導体装置の上記支持基板の面方向の大きさを大きくする必要がない。   According to such a configuration, it is not necessary to perform wire bonding for electrically connecting the conductive portion or the back electrode of the second semiconductor device to the outside of the semiconductor device unit. Therefore, even when the second semiconductor device is stacked on the first semiconductor device, it is not necessary to increase the size of the first semiconductor device in the surface direction of the support substrate.

本発明の好ましい実施の形態においては、上記第2の半導体装置は、請求項6に記載の半導体装置であり、上記ボンディングリボンは、上記第2の半導体装置の上記バンプと接合されており、かつ、上記第1の半導体装置の上記支持基板上に固定されている。   In a preferred embodiment of the present invention, the second semiconductor device is the semiconductor device according to claim 6, the bonding ribbon is bonded to the bump of the second semiconductor device, and The first semiconductor device is fixed on the support substrate.

本発明の好ましい実施の形態においては、上記第1の半導体装置の上記支持基板を貫通している追加の導電部をさらに備え、この追加の導電部は、上記第1の半導体装置の上記表面電極と、上記第2の半導体装置の上記導電部または上記裏面電極であって、上記ボンディングリボンと導通しているものとは異なるものと、いずれとも導通している。このような構成によれば、上記第1の半導体装置の上記表面電極と、上記第2の半導体装置の上記導電部または上記裏面電極とが、上記追加の導電部により、直接、導通させられる。そのため、上記追加の導電部と導通している、上記第2の半導体装置の上記導電部または上記裏面電極を、上記半導体装置ユニットの外部と、上記ボンディングリボンなどを用いて導通させる必要がなくなる。これにより、上記半導体装置ユニットに設ける上記ボンディングリボンの個数を減少させうる。   In a preferred embodiment of the present invention, the semiconductor device further includes an additional conductive portion penetrating the support substrate of the first semiconductor device, and the additional conductive portion is the surface electrode of the first semiconductor device. And the conductive part or the back electrode of the second semiconductor device, which is different from the conductive part or the back electrode, which is different from the conductive part connected to the bonding ribbon. According to such a configuration, the surface electrode of the first semiconductor device and the conductive portion or the back electrode of the second semiconductor device are directly conducted by the additional conductive portion. Therefore, there is no need to conduct the conductive part or the back electrode of the second semiconductor device, which is electrically connected to the additional conductive part, with the outside of the semiconductor device unit using the bonding ribbon or the like. Thereby, the number of the bonding ribbons provided in the semiconductor device unit can be reduced.

本発明の好ましい実施の形態においては、上記第2の半導体装置の上記支持基板の平面視において、上記第2の半導体装置の上記支持基板は、上記第1の半導体装置の上記支持基板からはみ出る部分を有する。   In a preferred embodiment of the present invention, the support substrate of the second semiconductor device protrudes from the support substrate of the first semiconductor device in a plan view of the support substrate of the second semiconductor device. Have

本発明の第3の側面によって提供される半導体装置ユニットは、本発明の第1の側面にかかる2つの半導体装置を備え、これら2つの半導体装置の一方である第1の半導体装置と、これら2つの半導体装置の他方である第2の半導体装置とが積層されており、上記第1および第2の半導体装置が、同一の中間基板を、上記第1の半導体装置の上記支持基板および上記第2の半導体装置の上記支持基板として共有している。   The semiconductor device unit provided by the third aspect of the present invention includes two semiconductor devices according to the first aspect of the present invention, the first semiconductor device being one of these two semiconductor devices, and these two semiconductor devices. A second semiconductor device that is the other of the two semiconductor devices is stacked, and the first and second semiconductor devices have the same intermediate substrate, the support substrate of the first semiconductor device, and the second semiconductor device. This is shared as the support substrate of the semiconductor device.

このような構成によれば、上記第1の半導体装置の上記支持基板および上記第2の半導体装置の上記支持基板を、別個に設ける必要がない。そのため、上記第1および第2の半導体装置を単に積層させた場合と比較して、上記第1または第2の半導体装置の厚さ方向における上記半導体装置ユニットの大きさを、小さくできる。これにより、上記半導体装置ユニットのコンパクト化が図れる。   According to such a configuration, it is not necessary to separately provide the support substrate of the first semiconductor device and the support substrate of the second semiconductor device. Therefore, the size of the semiconductor device unit in the thickness direction of the first or second semiconductor device can be reduced as compared with the case where the first and second semiconductor devices are simply stacked. Thereby, the semiconductor device unit can be made compact.

本発明の好ましい実施の形態においては、上記中間基板は、絶縁性を有し、上記中間基板は、上記第1の半導体装置の上記表面電極または上記裏面電極と、上記第2の半導体装置の上記表面電極または上記裏面電極と、いずれとも導通する、上記中間基板を貫通する導電部を備えている。このような構成によれば、上記第2の半導体装置の上記表面電極または上記裏面電極を上記半導体装置ユニットの外部と導通させるために設ける必要があるワイヤの本数を、少なくできる。   In a preferred embodiment of the present invention, the intermediate substrate has an insulating property, and the intermediate substrate includes the front electrode or the back electrode of the first semiconductor device and the second semiconductor device. A conductive portion that penetrates the intermediate substrate and is electrically connected to the front electrode or the back electrode is provided. According to such a configuration, it is possible to reduce the number of wires that need to be provided in order to electrically connect the front surface electrode or the back surface electrode of the second semiconductor device to the outside of the semiconductor device unit.

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。   Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.

本発明の第1実施形態にかかる半導体装置の要部断面図を概念的に示したものである。BRIEF DESCRIPTION OF THE DRAWINGS The principal part sectional drawing of the semiconductor device concerning 1st Embodiment of this invention is shown notionally. 図1に示した半導体装置の要部上面図を示したものである。FIG. 2 is a top view of an essential part of the semiconductor device shown in FIG. 1. 図1に示した半導体装置の要部底面図を示したものである。FIG. 2 is a bottom view of the main part of the semiconductor device shown in FIG. 1. 図1に示した半導体装置の製造方法の工程を示した図である。FIG. 2 is a diagram showing a process of a method for manufacturing the semiconductor device shown in FIG. 1. 図4に続く工程を示す図である。FIG. 5 is a diagram illustrating a process following FIG. 4. 図5に続く工程を示す図である。FIG. 6 is a diagram showing a step following FIG. 5. 図6に続く工程を示す図である。FIG. 7 is a diagram showing a step following FIG. 6. 図7に続く工程を示す図である。FIG. 8 is a diagram showing a step following FIG. 7. 図8に続く工程を示す図である。FIG. 9 is a diagram illustrating a process following the process in FIG. 8. 本発明の第2実施形態にかかる半導体装置の要部断面図を概念的に示したものである。The principal part sectional drawing of the semiconductor device concerning 2nd Embodiment of this invention is shown notionally. 図10に示した半導体装置の製造方法の一工程を示した図である。It is the figure which showed 1 process of the manufacturing method of the semiconductor device shown in FIG. 本発明の第3実施形態にかかる半導体装置の要部断面図を概念的に示したものである。FIG. 10 conceptually shows a cross-sectional view of a relevant part of a semiconductor device according to a third embodiment of the present invention. 本発明の第4実施形態にかかる半導体装置ユニットの斜視図である。It is a perspective view of the semiconductor device unit concerning 4th Embodiment of this invention. 図13aに示した半導体装置ユニットの断面図を概念的に示したものである。FIG. 13B conceptually shows a cross-sectional view of the semiconductor device unit shown in FIG. 13A. 本発明の第4実施形態にかかる半導体装置ユニットの他の一例の斜視図である。It is a perspective view of other examples of the semiconductor device unit concerning a 4th embodiment of the present invention. 本発明の第5実施形態にかかる半導体装置ユニットの断面図を概念的に示したものである。FIG. 10 conceptually shows a cross-sectional view of a semiconductor device unit according to a fifth embodiment of the present invention. 図15に示した半導体装置ユニットの製造方法の一工程を示した図である。FIG. 16 is a diagram showing a step of the method of manufacturing the semiconductor device unit shown in FIG. 15. 従来の半導体装置を示す要部断面図である。It is principal part sectional drawing which shows the conventional semiconductor device.

以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。   Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings.

図1〜9を用いて、本発明の第1実施形態について説明する。   1st Embodiment of this invention is described using FIGS.

図1は本発明の第1実施形態にかかる半導体装置A1を概念的に示した要部断面図である。本実施形態では半導体装置A1として、バイポーラトランジスタを示している。半導体装置A1は、支持基板1、接着部2a、保護絶縁膜2b、半導体基板3、表面電極41a,41b、裏面電極42、導電部51a,51b、外部接続電極52a,52b、絶縁部61a,61b,62a,62b、および、バンプ8を備えている。表面電極41aがエミッタ電極であり、表面電極41bがベース電極であり、裏面電極42がコレクタ電極である。   FIG. 1 is a sectional view conceptually showing a semiconductor device A1 according to the first embodiment of the present invention. In the present embodiment, a bipolar transistor is shown as the semiconductor device A1. The semiconductor device A1 includes a support substrate 1, an adhesive portion 2a, a protective insulating film 2b, a semiconductor substrate 3, front surface electrodes 41a and 41b, a back surface electrode 42, conductive portions 51a and 51b, external connection electrodes 52a and 52b, and insulating portions 61a and 61b. , 62a, 62b, and bumps 8 are provided. The surface electrode 41a is an emitter electrode, the surface electrode 41b is a base electrode, and the back electrode 42 is a collector electrode.

支持基板1は、樹脂からなる接着部2a、および、保護絶縁膜2bを介して、半導体基板3、表面電極41a,41b、裏面電極42a、絶縁部61a,61b、と連結している。これにより、支持基板1は、半導体基板3、表面電極41a,41b、裏面電極42、絶縁部61a,61b,62a,62b、および、バンプ8を、支持している。支持基板1の厚さは500μm程度とされている。支持基板1はガラス製である。支持基板1として、放熱性のよい金属を用いてもよい。   The support substrate 1 is connected to the semiconductor substrate 3, the front surface electrodes 41a and 41b, the back surface electrode 42a, and the insulating portions 61a and 61b through an adhesive portion 2a made of resin and a protective insulating film 2b. As a result, the support substrate 1 supports the semiconductor substrate 3, the front surface electrodes 41 a and 41 b, the back surface electrode 42, the insulating portions 61 a, 61 b, 62 a and 62 b, and the bumps 8. The thickness of the support substrate 1 is about 500 μm. The support substrate 1 is made of glass. As the support substrate 1, a metal with good heat dissipation may be used.

半導体基板3は、n型半導体層30、p型半導体層31、n型半導体層32、n型半導体層33および絶縁部34を備えている。これらの半導体層により、半導体基板3には、トランジスタが形成されている。本発明でいう回路素子は、本実施形態では、バイポーラトランジスタである。半導体基板3の厚さは、たとえば100μm以下であり、30μmや40μmであることが好ましい。p型半導体層31のx方向における大きさは、たとえば、5〜30μmである。絶縁部34は、半導体基板3に形成されたx方向に延びる貫通孔の内面に、形成されている。絶縁部34は、本発明でいう絶縁膜である。   The semiconductor substrate 3 includes an n-type semiconductor layer 30, a p-type semiconductor layer 31, an n-type semiconductor layer 32, an n-type semiconductor layer 33, and an insulating part 34. Transistors are formed on the semiconductor substrate 3 by these semiconductor layers. In the present embodiment, the circuit element referred to in the present invention is a bipolar transistor. The thickness of the semiconductor substrate 3 is, for example, 100 μm or less, and preferably 30 μm or 40 μm. The size of the p-type semiconductor layer 31 in the x direction is, for example, 5 to 30 μm. The insulating portion 34 is formed on the inner surface of the through hole formed in the semiconductor substrate 3 and extending in the x direction. The insulating part 34 is an insulating film referred to in the present invention.

表面電極41a,41bは、半導体基板3の図中上面(本発明でいう半導体基板の表面)に配置されている。表面電極41aは、n型半導体層30および導電部51aと導通している。表面電極41aは、絶縁部61aにより、p型半導体層31およびn型半導体層32と絶縁されている。同様に、表面電極41bは、p型半導体層31および導電部51bと導通している。表面電極41bは、絶縁部61bにより、n型半導体層32と絶縁されている。また、表面電極41a,41bは、たとえばSiNなどからなる保護絶縁膜2bにより覆われ、保護されている。なお、製造工程を削減するため、保護絶縁膜2bを形成せず、表面電極41a,41b上に直接、接着部2aを形成してもよい。   The surface electrodes 41a and 41b are arranged on the upper surface of the semiconductor substrate 3 in the drawing (the surface of the semiconductor substrate in the present invention). The surface electrode 41a is electrically connected to the n-type semiconductor layer 30 and the conductive part 51a. The surface electrode 41a is insulated from the p-type semiconductor layer 31 and the n-type semiconductor layer 32 by the insulating portion 61a. Similarly, the surface electrode 41b is electrically connected to the p-type semiconductor layer 31 and the conductive portion 51b. The surface electrode 41b is insulated from the n-type semiconductor layer 32 by the insulating portion 61b. The surface electrodes 41a and 41b are covered and protected by a protective insulating film 2b made of, for example, SiN. In order to reduce the number of manufacturing steps, the adhesive portion 2a may be formed directly on the surface electrodes 41a and 41b without forming the protective insulating film 2b.

裏面電極42は、半導体基板3の図中下面(本発明でいう半導体基板の裏面)に配置されている。裏面電極42は、n型半導体層33と導通している。   The back electrode 42 is arranged on the lower surface of the semiconductor substrate 3 in the figure (the back surface of the semiconductor substrate in the present invention). The back electrode 42 is electrically connected to the n-type semiconductor layer 33.

導電部51a,51bは、x方向に沿って、半導体基板3を貫通するように形成されている。また、導電部51a,51bは、半導体基板3の表面の側および半導体基板3の裏面の側において露出しているともいえる。導電部51a,51bは、円筒状である。なお、導電部51a,51bの形状は、x方向視において、円形である必要はない。たとえば、方形状でもよい。また、導電部51a,51bは、円錐筒状であってもよい。導電部51a,51bの周囲には、絶縁部34が形成されている。絶縁部34は、導電部51aとn型半導体層32,33とを絶縁している。同様に、絶縁部34は、導電部51bとn型半導体層32,33とを絶縁している。絶縁部62a,62bが、導電部51a,51bの内側にそれぞれ形成されている。絶縁部62a,62bは、導電部51a,51bが延びる方向(本実施形態ではx方向)に沿って、導電部51a,51b、をそれぞれ貫通している。さらに、絶縁部62a,62bは、導電部51a,51bと裏面電極42とを絶縁している。   The conductive portions 51a and 51b are formed so as to penetrate the semiconductor substrate 3 along the x direction. It can also be said that the conductive portions 51 a and 51 b are exposed on the front surface side of the semiconductor substrate 3 and the back surface side of the semiconductor substrate 3. The conductive parts 51a and 51b are cylindrical. Note that the shapes of the conductive portions 51a and 51b do not have to be circular when viewed in the x direction. For example, a square shape may be sufficient. Further, the conductive portions 51a and 51b may be conical cylinders. An insulating part 34 is formed around the conductive parts 51a and 51b. The insulating part 34 insulates the conductive part 51 a from the n-type semiconductor layers 32 and 33. Similarly, the insulating part 34 insulates the conductive part 51 b and the n-type semiconductor layers 32 and 33. Insulating portions 62a and 62b are formed inside the conductive portions 51a and 51b, respectively. The insulating parts 62a and 62b respectively penetrate the conductive parts 51a and 51b along the direction in which the conductive parts 51a and 51b extend (the x direction in this embodiment). Further, the insulating parts 62 a and 62 b insulate the conductive parts 51 a and 51 b from the back electrode 42.

外部接続電極52a,52bは、半導体基板3の裏面に配置されている。外部接続電極52aは導電部51aと、外部接続電極52bは導電部51bと、それぞれ導通している。   The external connection electrodes 52 a and 52 b are disposed on the back surface of the semiconductor substrate 3. The external connection electrode 52a is electrically connected to the conductive portion 51a, and the external connection electrode 52b is electrically connected to the conductive portion 51b.

バンプ8は、本実施形態に係る半導体装置A1が外部端子と電気的に接続可能とするために形成されている。バンプ8は、裏面電極42ないし外部接続電極52a,52bと導通している。また、バンプ8は、半導体装置A1が取り付けられる半導体パッケージ(図示略)の配線基板などに接続されている。   The bump 8 is formed so that the semiconductor device A1 according to this embodiment can be electrically connected to an external terminal. The bump 8 is electrically connected to the back electrode 42 or the external connection electrodes 52a and 52b. The bumps 8 are connected to a wiring board of a semiconductor package (not shown) to which the semiconductor device A1 is attached.

図2には、図1に示した半導体装置A1の要部上面図を示している。図3には、本実施形態にかかる半導体装置A1の要部底面図を示している。図2では、図1に示した支持基板1、接着部2a、保護絶縁膜2b、表面電極41a,41b、絶縁部61a,61bを、理解の便宜上省略している。同様に、図3では、図1に示した絶縁部62a,62bを省略している。図2,3において、導電部51a’は、図1に示した導電部51aに対応する。同様に、導電部51b’は導電部51bに対応する。図3において、裏面電極42’は、図1に示した裏面電極42に対応する。同様に、外部接続電極52a’,52b’は、外部接続電極52a,52bにそれぞれ対応する。また、バンプ8’は、バンプ8に対応する。   FIG. 2 shows a top view of the main part of the semiconductor device A1 shown in FIG. FIG. 3 is a bottom view of the main part of the semiconductor device A1 according to the present embodiment. In FIG. 2, the support substrate 1, the bonding portion 2a, the protective insulating film 2b, the surface electrodes 41a and 41b, and the insulating portions 61a and 61b shown in FIG. 1 are omitted for the sake of understanding. Similarly, in FIG. 3, the insulating portions 62a and 62b shown in FIG. 1 are omitted. 2 and 3, the conductive portion 51a 'corresponds to the conductive portion 51a shown in FIG. Similarly, the conductive portion 51b 'corresponds to the conductive portion 51b. In FIG. 3, the back electrode 42 'corresponds to the back electrode 42 shown in FIG. Similarly, the external connection electrodes 52a 'and 52b' correspond to the external connection electrodes 52a and 52b, respectively. A bump 8 ′ corresponds to the bump 8.

図2に表されているように本実施形態では、従来の半導体装置においてワイヤボンディングパッドが形成されていた領域に、導電部51a’,51b’が形成されている。図1で示したように、導電部51a’は、エミッタ電極である表面電極41aに導通している。そのため、導電部51a’は、ベース電極である表面電極41bと導通している導電部51b’と比較して、より大きい電流を流す必要がある。このため、図2および図3によく表われているように、導電部51a’は3つ、導電部51b’は1つ、形成されている。もちろん、導電部51a’,51b’の個数の組み合わせは、これに限られない。   As shown in FIG. 2, in this embodiment, conductive portions 51 a ′ and 51 b ′ are formed in regions where wire bonding pads are formed in the conventional semiconductor device. As shown in FIG. 1, the conductive portion 51a 'is electrically connected to the surface electrode 41a which is an emitter electrode. Therefore, it is necessary for the conductive portion 51a 'to pass a larger current than the conductive portion 51b' that is electrically connected to the surface electrode 41b that is the base electrode. For this reason, as shown well in FIGS. 2 and 3, three conductive portions 51a 'and one conductive portion 51b' are formed. Of course, the combination of the numbers of the conductive portions 51a 'and 51b' is not limited to this.

図3によく表れているように、裏面電極42’の面積は、外部接続電極52a’、または外部接続電極52b’の面積と比較して大きい。また、バンプ8’は、導電部51a’または51b’と重ならないように配置されている。   As clearly shown in FIG. 3, the area of the back electrode 42 'is larger than the area of the external connection electrode 52a' or the external connection electrode 52b '. The bumps 8 'are arranged so as not to overlap the conductive portions 51a' or 51b '.

図4〜図9を用いて、半導体装置A1の製造方法について説明する。   A method for manufacturing the semiconductor device A1 will be described with reference to FIGS.

まず、図4に示すように、公知の方法により、半導体基板3を作成する。そして、この半導体基板3に、絶縁部61a,61b、および、表面電極41a,41bを形成する。次に、表面電極41a,41b、または、絶縁部61a,61bの図中上部に、保護絶縁膜2b、接着部2aを形成する。   First, as shown in FIG. 4, a semiconductor substrate 3 is formed by a known method. Then, insulating portions 61 a and 61 b and surface electrodes 41 a and 41 b are formed on the semiconductor substrate 3. Next, the protective insulating film 2b and the bonding portion 2a are formed on the upper surface of the surface electrodes 41a and 41b or the insulating portions 61a and 61b in the drawing.

次に、図5に示すように、接着部2aの図中上部に、支持基板1を接合する。次に、図6に示すように、半導体基板3におけるn型半導体層33の図中下方を研削する。このとき、n型半導体層33の厚さは、500〜800μmとなっている。支持基板1がなければ、以下で述べる導電部51a,51bの形成の際に半導体基板3が折れ曲がったりすることを防ぐために、半導体基板3の厚さは100μm以上である必要がある。しかしながら、本実施形態に係る半導体装置A1は支持基板1を備えている。そのため、半導体基板3の厚さが100μm以下、たとえば30μmと薄いものであっても、導電部51a,51bの形成の際に半導体基板3が折れ曲がったりすることはない。   Next, as shown in FIG. 5, the support substrate 1 is joined to the upper part of the bonding portion 2a in the figure. Next, as shown in FIG. 6, the lower part of the n-type semiconductor layer 33 in the semiconductor substrate 3 is ground. At this time, the thickness of the n-type semiconductor layer 33 is 500 to 800 μm. Without the support substrate 1, the thickness of the semiconductor substrate 3 needs to be 100 μm or more in order to prevent the semiconductor substrate 3 from being bent when the conductive portions 51 a and 51 b described below are formed. However, the semiconductor device A1 according to the present embodiment includes the support substrate 1. Therefore, even if the thickness of the semiconductor substrate 3 is 100 μm or less, for example, as thin as 30 μm, the semiconductor substrate 3 will not be bent when the conductive portions 51a and 51b are formed.

次に、図7に示すように、半導体基板3の図中下部から孔を形成する。そして、この孔の内面およびn型半導体層33の図中下面に、たとえば酸化処理によってSiO2からな
る絶縁部34を形成する。次に、図8に示すように、絶縁部34の表面に、導電部51a,51bを形成する。その後、外部接続電極52a,52bおよび裏面電極42を形成する。次に、図9に示すように、絶縁部62a,62bを形成する。その後、図1に示したバンプ8を形成し、半導体装置A1が完成する。
Next, as shown in FIG. 7, holes are formed from the lower part of the semiconductor substrate 3 in the figure. Then, on the inner surface of the hole and the lower surface of the n-type semiconductor layer 33 in the figure, an insulating portion 34 made of SiO 2 is formed by, for example, an oxidation process. Next, as shown in FIG. 8, conductive portions 51 a and 51 b are formed on the surface of the insulating portion 34. Thereafter, the external connection electrodes 52a and 52b and the back electrode 42 are formed. Next, as shown in FIG. 9, insulating portions 62a and 62b are formed. Thereafter, the bumps 8 shown in FIG. 1 are formed, and the semiconductor device A1 is completed.

次に、半導体装置A1の作用について説明する。   Next, the operation of the semiconductor device A1 will be described.

本実施形態によれば、半導体装置A1を外部端子と接続するためのワイヤボンディングを施す必要がなくなる。そのため、ボンディングワイヤを樹脂で覆うことが不要となる。また、半導体装置A1は支持基板1を備えているため、従来の半導体装置に比べて、n型半導体層33をより薄くすることができる。これにより、半導体基板3をより薄くすることができる。その結果、半導体装置A1を実装する半導体パッケージの厚さをより小さくすることが可能となる。また、n型半導体層33が薄くなることから、半導体装置A1の低抵抗化が望める。   According to the present embodiment, it is not necessary to perform wire bonding for connecting the semiconductor device A1 to the external terminal. Therefore, it is not necessary to cover the bonding wire with resin. Moreover, since the semiconductor device A1 includes the support substrate 1, the n-type semiconductor layer 33 can be made thinner than the conventional semiconductor device. Thereby, the semiconductor substrate 3 can be made thinner. As a result, the thickness of the semiconductor package on which the semiconductor device A1 is mounted can be further reduced. Further, since the n-type semiconductor layer 33 is thin, it is possible to reduce the resistance of the semiconductor device A1.

また、ワイヤボンディングを施すことが不要となることから、半導体装置A1を実装する半導体パッケージにボンディングワイヤを接続するためのパッドを設ける必要がなくなる。そのため、半導体装置A1の平面視において、半導体装置A1を実装する半導体パッケージの小型化を図ることが可能となる。   Further, since it is not necessary to perform wire bonding, there is no need to provide pads for connecting bonding wires to the semiconductor package on which the semiconductor device A1 is mounted. Therefore, in the plan view of the semiconductor device A1, it is possible to reduce the size of the semiconductor package on which the semiconductor device A1 is mounted.

導電部51a,51bの内側にはそれぞれ、絶縁部62a,62bが充填されている。そのため、導電部51a,51bを形成するために用いる導電材料を、より少なくできる。その結果半導体装置A1の製造コストの減少を図ることが可能となる。   Insulating portions 62a and 62b are filled inside the conductive portions 51a and 51b, respectively. Therefore, the conductive material used for forming the conductive portions 51a and 51b can be reduced. As a result, it is possible to reduce the manufacturing cost of the semiconductor device A1.

図3に示したように、裏面電極42’の面積は、外部接続電極52a’、または外部接続電極52b’の面積と比較して大きい。そのため、たとえ外部接続電極52a’や外部接続電極52b’を形成したとしても、これらの外部接続電極を形成しない場合と比較して、裏面電極42’とn型半導体層33との接触面積を大幅に減少させる必要はない。その結果、半導体装置A1において、裏面電極42とn型半導体層33との接触抵抗を低いまま維持しうる。   As shown in FIG. 3, the area of the back electrode 42 'is larger than the area of the external connection electrode 52a' or the external connection electrode 52b '. Therefore, even if the external connection electrode 52a ′ and the external connection electrode 52b ′ are formed, the contact area between the back electrode 42 ′ and the n-type semiconductor layer 33 is greatly increased as compared with the case where these external connection electrodes are not formed. There is no need to reduce it. As a result, in the semiconductor device A1, the contact resistance between the back electrode 42 and the n-type semiconductor layer 33 can be kept low.

半導体装置A1において発生した熱が、表面電極41a,41b、導電部51a,51b、外部接続電極52a,52bそしてバンプ8と伝導する。その後、この熱は、半導体パッケージに伝導され、外部に放出される。つまり、本実施形態では、半導体装置A1で発生した熱を、容易に外部に放出することが可能となっている。   Heat generated in the semiconductor device A1 is conducted to the surface electrodes 41a and 41b, the conductive portions 51a and 51b, the external connection electrodes 52a and 52b, and the bumps 8. Thereafter, this heat is conducted to the semiconductor package and released to the outside. That is, in this embodiment, the heat generated in the semiconductor device A1 can be easily released to the outside.

バンプ8は、外部接続電極52a,52bを介して、導電部51a,51bと導通している。そのため、バンプ8の形成位置は、導電部51aの位置に拘束されない。すなわち、半導体装置A1を実装する半導体パッケージの形状等に応じて、バンプ8の形成位置を自在に決定できる。   The bump 8 is electrically connected to the conductive portions 51a and 51b via the external connection electrodes 52a and 52b. Therefore, the formation position of the bump 8 is not restricted by the position of the conductive portion 51a. That is, the formation positions of the bumps 8 can be freely determined according to the shape of the semiconductor package on which the semiconductor device A1 is mounted.

図10〜16は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。   10-16 show another embodiment of the present invention. In these drawings, the same or similar elements as those in the above embodiment are denoted by the same reference numerals as those in the above embodiment.

図10,11を用いて、本発明の第2実施形態について説明する。   A second embodiment of the present invention will be described with reference to FIGS.

図10は本発明の第2実施形態にかかる半導体装置A2を示した断面図である。半導体装置A2は、半導体装置A1の基本的な構成に加えて、延出電極53a,53b、外部接続電極54a,54b、バンプ8a,8bを備えている。半導体装置A2は、ほぼ左右対称であるから、以下では、半導体装置A2の図中左側に形成された、延出電極53a、外部接続電極54a、バンプ8aについて、説明する。以下の説明は、半導体装置A2の図中右側に形成された、延出電極53b、外部接続電極54b、バンプ8b、についても同様に適用できる。 FIG. 10 is a sectional view showing a semiconductor device A2 according to the second embodiment of the present invention. In addition to the basic configuration of the semiconductor device A1, the semiconductor device A2 includes extended electrodes 53a and 53b, external connection electrodes 54a and 54b, and bumps 8a and 8b. Since the semiconductor device A2 is substantially bilaterally symmetric, the extension electrode 53a, the external connection electrode 54a, and the bump 8a formed on the left side of the semiconductor device A2 in the drawing will be described below. The following description can be similarly applied to the extended electrode 53b, the external connection electrode 54b, and the bump 8b formed on the right side of the semiconductor device A2.

延出電極53aは、半導体装置A2の側面(図中左方の面)に形成されている。延出電極53aは、半導体基板3の裏面から半導体基板3の表面に向かって延びている。延出電極53aは、半導体基板3の表面まで達しており、表面電極41aと接している。これにより、延出電極53aは表面電極41aと導通している。   The extension electrode 53a is formed on the side surface (the left surface in the drawing) of the semiconductor device A2. The extension electrode 53 a extends from the back surface of the semiconductor substrate 3 toward the surface of the semiconductor substrate 3. The extension electrode 53a reaches the surface of the semiconductor substrate 3 and is in contact with the surface electrode 41a. Thereby, the extended electrode 53a is electrically connected to the surface electrode 41a.

外部接続電極54aは、半導体基板3の図中下面に配置されている。外部接続電極54aは、その左端において、延出電極53aと接している。また、外部接続電極54aは、その右端において、導電部51aとも接している。   The external connection electrode 54a is disposed on the lower surface of the semiconductor substrate 3 in the figure. The external connection electrode 54a is in contact with the extension electrode 53a at the left end. The external connection electrode 54a is also in contact with the conductive portion 51a at the right end.

図10に表れているように、バンプ8aは、外部接続電極54aの図中右端の近傍から延出電極53aの図中上端の近傍にわたって、外部接続電極54aおよび延出電極53aと接している。バンプ8aは、半導体装置A2が外部端子と電気的に接続可能とするために形成されている。   As shown in FIG. 10, the bump 8a is in contact with the external connection electrode 54a and the extension electrode 53a from the vicinity of the right end of the external connection electrode 54a in the drawing to the vicinity of the upper end of the extension electrode 53a in the drawing. The bump 8a is formed so that the semiconductor device A2 can be electrically connected to an external terminal.

図11を用いて、半導体装置A2の製造方法について説明する。   A method for manufacturing the semiconductor device A2 will be described with reference to FIG.

半導体装置A2の製造は、第1実施形態において述べた方法とほぼ同様に行う。そのため、以下では、半導体装置A1の製造方法と異なる工程について主に述べる。まず、図4,5に示した工程を実行し、図6に示されたものを製造する。次に、図7に示したように、半導体基板3に2つの孔を設ける。さらに半導体装置A2の製造においては、半導体基板3に、別の孔を形成する。この孔は、図11で示した孔hである。次に、図11に示すように、孔hの内部に、延出電極53a,53bなどを形成する。その後、外部接続電極54a,54bなどを形成するなどして、図11に示したものを得る。図11は、図8と比べて、孔h、延出電極53a,53bの有無などにおいて異なる。   The semiconductor device A2 is manufactured in substantially the same manner as described in the first embodiment. Therefore, in the following, steps different from the manufacturing method of the semiconductor device A1 will be mainly described. First, the steps shown in FIGS. 4 and 5 are executed to manufacture the one shown in FIG. Next, as shown in FIG. 7, two holes are provided in the semiconductor substrate 3. Furthermore, in manufacturing the semiconductor device A2, another hole is formed in the semiconductor substrate 3. This hole is the hole h shown in FIG. Next, as shown in FIG. 11, extension electrodes 53 a and 53 b are formed inside the hole h. Thereafter, the external connection electrodes 54a and 54b and the like are formed to obtain the one shown in FIG. FIG. 11 differs from FIG. 8 in the presence or absence of the hole h and the extended electrodes 53a and 53b.

次に、図11に示されたものを、孔hで分断されるように線Lに沿って切断する。その後、図10で示した絶縁部62a,62bおよびバンプ8a,8b,8cを形成する。これにより、半導体装置A2が完成する。   Next, what is shown in FIG. 11 is cut along the line L so as to be divided by the hole h. Thereafter, the insulating portions 62a and 62b and the bumps 8a, 8b and 8c shown in FIG. 10 are formed. Thereby, the semiconductor device A2 is completed.

次に、半導体装置A2の作用について説明する。   Next, the operation of the semiconductor device A2 will be described.

このような構成によれば、半導体装置A2が半導体装置A2の幅方向に大きくなることを抑制しつつ、たとえば外部接続電極54aおよび延出電極53aとバンプ8aとの接触面積を、大きくできる。そのため、外部接続電極54aおよび延出電極53aとバンプ8aとの接触抵抗の値を、小さくできる。また、上記接触面積が大きくなっていることから、外部接続電極54aおよび延出電極53aと、バンプ8aとを、強固に接合することが可能となっている。   According to such a configuration, for example, the contact area between the external connection electrode 54a and the extension electrode 53a and the bump 8a can be increased while suppressing the semiconductor device A2 from increasing in the width direction of the semiconductor device A2. Therefore, the value of the contact resistance between the external connection electrode 54a and the extension electrode 53a and the bump 8a can be reduced. Further, since the contact area is large, the external connection electrode 54a and the extension electrode 53a can be firmly bonded to the bump 8a.

なお、図においては、延出電極53a,53bが真上方向に延びている。もちろん、本発明にかかる延出電極が延びる方向はこれに限られない。たとえば、図斜め上方向に延出電極53a,53bが延びていてもよい。また、外部接続電極54a,54bの形成は必ずしも必要はない。   In the figure, the extended electrodes 53a and 53b extend in the upward direction. Of course, the extending direction of the extending electrode according to the present invention is not limited to this. For example, the extension electrodes 53a and 53b may extend in an obliquely upward direction in the figure. The external connection electrodes 54a and 54b are not necessarily formed.

さらに、延出電極53aは、半導体基板3の表面まで達していなくてもよい。このとき、延出電極53aを、外部接続電極54aおよび導電部51aを介して、表面電極41aと導通させるとよい。   Further, the extended electrode 53 a may not reach the surface of the semiconductor substrate 3. At this time, the extension electrode 53a may be electrically connected to the surface electrode 41a through the external connection electrode 54a and the conductive portion 51a.

図12を用いて、本発明の第3実施形態について説明する。   A third embodiment of the present invention will be described with reference to FIG.

本実施形態では、延出電極53aが導電部51aとされている。同様に、延出電極53bが導電部51bとされている。延出電極53a,53bは、半導体装置A3の側面(図における左側または右側)に形成されている。半導体装置A3は、半導体装置A2と同様に製造できる。   In the present embodiment, the extended electrode 53a is the conductive portion 51a. Similarly, the extended electrode 53b serves as the conductive portion 51b. The extension electrodes 53a and 53b are formed on the side surface (left side or right side in the drawing) of the semiconductor device A3. The semiconductor device A3 can be manufactured in the same manner as the semiconductor device A2.

このような構成によれば、導電部51aや導電部51bと異なる延出電極を形成する必要がない。すなわち、導電部51aや導電部51bより外側に、延出電極を形成する必要がない。これにより、幅方向において小さい半導体装置A3を提供できる。   According to such a configuration, it is not necessary to form an extended electrode different from the conductive portion 51a and the conductive portion 51b. That is, it is not necessary to form an extended electrode outside the conductive part 51a or the conductive part 51b. Thereby, the semiconductor device A3 that is small in the width direction can be provided.

図13a,13bを用いて、本発明の第4実施形態について説明する。   A fourth embodiment of the present invention will be described with reference to FIGS. 13a and 13b.

図13aは、本発明の第4実施形態にかかる半導体装置ユニットの斜視図である。同図に示された半導体装置ユニットB1は、第1実施形態で示した半導体装置A1が積層されている。図13bは、図13aに示した半導体装置ユニットの断面図を概念的に示したものである。図13bでは、図13aで示した半導体装置ユニットB1の半導体装置A1のうち、下から2つの半導体装置A1a,A1bを示している。   FIG. 13a is a perspective view of a semiconductor device unit according to the fourth embodiment of the present invention. In the semiconductor device unit B1 shown in the figure, the semiconductor device A1 shown in the first embodiment is stacked. FIG. 13b conceptually shows a cross-sectional view of the semiconductor device unit shown in FIG. 13a. FIG. 13b shows two semiconductor devices A1a and A1b from the bottom of the semiconductor device A1 of the semiconductor device unit B1 shown in FIG. 13a.

図13a,13bに表れているように、半導体装置ユニットB1は、半導体装置A1aおよび半導体装置A1bが積層されている。半導体装置A1aは、本発明にかかる第1の半導体装置に相当する。半導体装置A1bは、本発明にかかる第2の半導体装置に相当する。図13bに表れているように、半導体装置ユニットB1において、半導体装置A1aの表面電極41a,41bと、半導体装置A1bの裏面電極42とが、対向している。   As shown in FIGS. 13a and 13b, the semiconductor device unit B1 includes a stacked semiconductor device A1a and a semiconductor device A1b. The semiconductor device A1a corresponds to the first semiconductor device according to the present invention. The semiconductor device A1b corresponds to a second semiconductor device according to the present invention. As shown in FIG. 13b, in the semiconductor device unit B1, the front surface electrodes 41a and 41b of the semiconductor device A1a and the back surface electrode 42 of the semiconductor device A1b face each other.

半導体装置ユニットB1は、ボンディングリボンw1、および、導電部55を備えている。   The semiconductor device unit B1 includes a bonding ribbon w1 and a conductive portion 55.

図13a,13bに表れているように、ボンディングリボンw1は、薄い帯状の導電体である。ボンディングリボンw1は、たとえばアルミニウムから構成されている。図示していないが、ボンディングリボンw1は、半導体装置ユニットB1の外部の電極などと導通している。図13bに表れているように、ボンディングリボンw1は、半導体装置A1aの支持基板1上の固定されている。ボンディングリボンw1は、バンプ8aと接合している。これにより、ボンディングリボンw1は、半導体装置A1bの導電部51aと導通している。   As shown in FIGS. 13a and 13b, the bonding ribbon w1 is a thin strip-shaped conductor. The bonding ribbon w1 is made of aluminum, for example. Although not shown, the bonding ribbon w1 is electrically connected to an external electrode of the semiconductor device unit B1. As shown in FIG. 13b, the bonding ribbon w1 is fixed on the support substrate 1 of the semiconductor device A1a. The bonding ribbon w1 is bonded to the bump 8a. Thereby, the bonding ribbon w1 is electrically connected to the conductive portion 51a of the semiconductor device A1b.

導電部55は、半導体装置A1aの支持基板1に形成され、この支持基板1を貫通している。導電部55は、本発明でいう追加の導電部に相当する。導電部55は、半導体装置A1aの表面電極41bと導通している。導電部55は、半導体装置A1bのバンプ8bと、電極dを介して導通している。これにより、導電部55は、半導体装置A1bの導電部51bと導通しているといえる。半導体装置A1bのバンプ8bは、ボンディングリボンw1と導通している半導体装置A1bのバンプ8aとは異なるものである。また、半導体装置A1bのバンプ8cには、ボンディングリボンw2が接続されている。   The conductive portion 55 is formed on the support substrate 1 of the semiconductor device A1a and passes through the support substrate 1. The conductive portion 55 corresponds to the additional conductive portion referred to in the present invention. The conductive portion 55 is electrically connected to the surface electrode 41b of the semiconductor device A1a. The conductive portion 55 is electrically connected to the bump 8b of the semiconductor device A1b via the electrode d. Thereby, it can be said that the conductive part 55 is electrically connected to the conductive part 51b of the semiconductor device A1b. The bump 8b of the semiconductor device A1b is different from the bump 8a of the semiconductor device A1b that is electrically connected to the bonding ribbon w1. A bonding ribbon w2 is connected to the bump 8c of the semiconductor device A1b.

このような構成によれば、半導体装置A1bのバンプ8a,8b,8cを、半導体装置ユニットB1の外部と導通させるためのワイヤボンディングを施す必要がない。そのため、半導体装置A1aの上に半導体装置A1bを積層させた場合でも、ワイヤボンディングのためのパッドを設ける必要がなく、半導体装置A1aの支持基板1の面方向の大きさを大きくする必要がない。その結果、半導体装置ユニットB1を実装するために必要な、半導体パッケージにおけるスペースを小さくすることができる。特に、半導体装置ユニットB1を、ディスクリート部品として用いる場合に好適である。   According to such a configuration, it is not necessary to perform wire bonding for electrically connecting the bumps 8a, 8b, and 8c of the semiconductor device A1b to the outside of the semiconductor device unit B1. Therefore, even when the semiconductor device A1b is stacked on the semiconductor device A1a, it is not necessary to provide pads for wire bonding, and it is not necessary to increase the size of the surface of the support substrate 1 of the semiconductor device A1a. As a result, the space in the semiconductor package necessary for mounting the semiconductor device unit B1 can be reduced. In particular, it is suitable when the semiconductor device unit B1 is used as a discrete component.

また上述した構成によれば、半導体装置A1bのバンプ8aの形成する位置を適宜移動させることにより、半導体装置A1aの支持基板1上におけるボンディングリボンw1を形成する位置を、自在に決定できる。   Further, according to the configuration described above, the position where the bonding ribbon w1 is formed on the support substrate 1 of the semiconductor device A1a can be freely determined by appropriately moving the position where the bump 8a of the semiconductor device A1b is formed.

半導体装置A1aの表面電極41bと、半導体装置A1bのバンプ8bとが、導電部55により、直接、導通させられる。そのため、半導体装置A1bのバンプ8bを、半導体装置ユニットB1の外部と、ボンディングリボンw1などを用いて導通させる必要がなくなる。これにより、半導体装置ユニットB1に設けるボンディングリボンw1の個数を少なくすることが可能となっている。   The surface electrode 41b of the semiconductor device A1a and the bump 8b of the semiconductor device A1b are directly connected by the conductive portion 55. Therefore, there is no need to conduct the bump 8b of the semiconductor device A1b with the outside of the semiconductor device unit B1 using the bonding ribbon w1 or the like. Thereby, the number of bonding ribbons w1 provided in the semiconductor device unit B1 can be reduced.

半導体装置ユニットB1において、半導体装置A1bと半導体装置A1cとの間にも、ボンディングリボンw1,w2が設けられている。半導体装置A1bと半導体装置A1cとの関係は、上述した半導体装置A1aと半導体装置A1bとの関係と同様である。   In the semiconductor device unit B1, bonding ribbons w1 and w2 are also provided between the semiconductor device A1b and the semiconductor device A1c. The relationship between the semiconductor device A1b and the semiconductor device A1c is the same as the relationship between the semiconductor device A1a and the semiconductor device A1b described above.

また、本実施形態では、本発明にかかる第1および第2の半導体装置が同一の回路素子であるバイポーラトランジスタを構成するものを示した。だが、本発明にかかる半導体装置ユニットは、本発明にかかる第1の半導体装置と第2の半導体装置とが異なる回路素子を構成していてもよい。また、第2実施形態にかかる半導体装置A2と半導体装置A1とが積層されたものであってもよい。   In the present embodiment, the first and second semiconductor devices according to the present invention constitute a bipolar transistor that is the same circuit element. However, in the semiconductor device unit according to the present invention, the first semiconductor device and the second semiconductor device according to the present invention may constitute different circuit elements. Further, the semiconductor device A2 and the semiconductor device A1 according to the second embodiment may be stacked.

また、半導体装置A1bの支持基板1の平面視において、半導体装置A1bの支持基板1は、半導体装置A1aの支持基板1からはみ出る部分を有していてもよい。たとえば、図14で示すように、半導体装置ユニットB1’における半導体装置A1の幅方向の大きさを、半導体装置ユニットB1’の上部にいくにつれて序々に大きくしてもよい。このような構成によれば、ボンディングリボンw1どうし、ならびに、ボンディングリボンw2どうしの干渉を抑制することができる。   Further, in the plan view of the support substrate 1 of the semiconductor device A1b, the support substrate 1 of the semiconductor device A1b may have a portion protruding from the support substrate 1 of the semiconductor device A1a. For example, as shown in FIG. 14, the size in the width direction of the semiconductor device A1 in the semiconductor device unit B1 'may be gradually increased toward the top of the semiconductor device unit B1'. According to such a configuration, it is possible to suppress interference between the bonding ribbons w1 and between the bonding ribbons w2.

図15,16を用いて、本発明の第5実施形態について説明する。   A fifth embodiment of the present invention will be described with reference to FIGS.

図15は、本発明の第5実施形態にかかる半導体装置ユニットの断面図を概念的に示したものである。   FIG. 15 conceptually shows a sectional view of a semiconductor device unit according to the fifth embodiment of the present invention.

同図に示された半導体装置ユニットB2は、第1実施形態で示した半導体装置A1が2つ積層した構成とされている。半導体装置ユニットB2における半導体装置A1のうち、図中下方に示されたものが、半導体装置A1dである。一方、半導体装置ユニットB2における半導体装置A1のうち、図中上方に示されたものが、半導体装置A1eである。半導体装置A1dは、本発明にかかる第1の半導体装置に相当する。半導体装置A1eは、本発明にかかる第2の半導体装置に相当する。   The semiconductor device unit B2 shown in the figure has a configuration in which two semiconductor devices A1 shown in the first embodiment are stacked. Of the semiconductor devices A1 in the semiconductor device unit B2, the one shown in the lower part of the drawing is the semiconductor device A1d. On the other hand, among the semiconductor devices A1 in the semiconductor device unit B2, the semiconductor device A1e is shown in the upper part of the drawing. The semiconductor device A1d corresponds to the first semiconductor device according to the present invention. The semiconductor device A1e corresponds to a second semiconductor device according to the present invention.

図15に表れているように、半導体装置ユニットB2において、半導体装置A1dと半導体装置A1eとが、同一の中間基板mbを、半導体装置A1dの支持基板1および半導体装置A1eの支持基板1として共有している。   As shown in FIG. 15, in the semiconductor device unit B2, the semiconductor device A1d and the semiconductor device A1e share the same intermediate substrate mb as the support substrate 1 of the semiconductor device A1d and the support substrate 1 of the semiconductor device A1e. ing.

中間基板mbは、絶縁性を有し、導電部56を備えている。導電部56は、中間基板mbを貫通している。導電部56は、半導体装置A1dの表面電極41bと導通している。また、導電部56は、半導体装置A1eの表面電極41aとも導通している。導電部56の形成は、かならずしも必要ではない。 The intermediate substrate mb has an insulating property and includes a conductive portion 56. The conductive portion 56 penetrates the intermediate substrate mb. The conductive portion 56 is electrically connected to the surface electrode 41b of the semiconductor device A1d. The conductive portion 56 is also electrically connected to the surface electrode 41a of the semiconductor device A1e. The formation of the conductive portion 56 is not always necessary.

半導体装置A1dのバンプ8a,8b,8cは、第1実施形態で述べたのと同様に、半導体装置ユニットB2が取り付けられるパッケージ(図示略)の配線基板などに接続される。一方、半導体装置A1eのバンプ8a,8b,8cには、たとえば半導体装置ユニットB2の外部と接続するためのボンディングワイヤが接続される。   The bumps 8a, 8b, and 8c of the semiconductor device A1d are connected to a wiring board or the like of a package (not shown) to which the semiconductor device unit B2 is attached, as described in the first embodiment. On the other hand, for example, bonding wires for connecting to the outside of the semiconductor device unit B2 are connected to the bumps 8a, 8b, and 8c of the semiconductor device A1e.

次に、半導体装置ユニットB2の製造方法について説明する。   Next, a method for manufacturing the semiconductor device unit B2 will be described.

まず、第1実施形態で説明した方法と同様の方法により、半導体装置A1dを製造する。このとき、半導体装置A1dの支持基板1を貼り付ける際に既に導電部56が形成された支持基板1を用いる。   First, the semiconductor device A1d is manufactured by a method similar to the method described in the first embodiment. At this time, the support substrate 1 on which the conductive portion 56 has already been formed is used when the support substrate 1 of the semiconductor device A1d is attached.

次に、図16に示すように、図4で示したものと同一のものを、半導体装置A1dの支持基板1の表面に接合する。次に、半導体装置A1eとなるもののn型半導体層33を研削するなど、第1実施形態で説明した方法と同様の方法を用いることで、半導体装置ユニットB2を得る。   Next, as shown in FIG. 16, the same one as shown in FIG. 4 is bonded to the surface of the support substrate 1 of the semiconductor device A1d. Next, a semiconductor device unit B2 is obtained by using a method similar to the method described in the first embodiment, such as grinding the n-type semiconductor layer 33 of the semiconductor device A1e.

次に、半導体装置ユニットB2の作用について説明する。   Next, the operation of the semiconductor device unit B2 will be described.

このような構成によれば、半導体装置A1dおよびA1eの支持基板1を、個別に設ける必要がない。そのため、半導体装置A1d,A1eを単に積層させた場合と比較して、x方向における半導体装置ユニットB2の大きさを、小さくできる。これにより、半導体装置ユニットB2のコンパクト化を図ることができる。   According to such a configuration, it is not necessary to separately provide the support substrate 1 of the semiconductor devices A1d and A1e. Therefore, the size of the semiconductor device unit B2 in the x direction can be reduced as compared with the case where the semiconductor devices A1d and A1e are simply stacked. Thereby, the semiconductor device unit B2 can be made compact.

また、半導体装置A1eの表面電極41a,41bや裏面電極42を半導体装置ユニットB2の外部と導通させるために設ける必要があるワイヤの本数を、少なくできる。   In addition, the number of wires that need to be provided in order to connect the front surface electrodes 41a and 41b and the back surface electrode 42 of the semiconductor device A1e to the outside of the semiconductor device unit B2 can be reduced.

また、本実施形態でも、本発明にかかる第1および第2の半導体装置が同一の回路素子であるバイポーラトランジスタを構成するものを示した。だが、本発明にかかる半導体装置ユニットは、本発明にかかる第1の半導体装置と第2の半導体装置とが異なる回路素子を構成していてもよい。   Also in the present embodiment, the first and second semiconductor devices according to the present invention are configured to constitute a bipolar transistor that is the same circuit element. However, in the semiconductor device unit according to the present invention, the first semiconductor device and the second semiconductor device according to the present invention may constitute different circuit elements.

本発明の範囲は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。たとえば、本発明でいう回路素子は、バイポーラトランジスタに限定されず、MOSFETなどでもよい。また、pn接合ダイオードやショットキー接合ダイオードなどでもよい。ショットキー接合ダイオードが形成されている場合、本発明にかかる半導体基板に回路素子の一部が形成されているといえる。   The scope of the present invention is not limited to the embodiment described above. The specific configuration of each part of the semiconductor device according to the present invention can be modified in various ways. For example, the circuit element referred to in the present invention is not limited to a bipolar transistor, and may be a MOSFET or the like. Further, a pn junction diode or a Schottky junction diode may be used. When the Schottky junction diode is formed, it can be said that a part of the circuit element is formed on the semiconductor substrate according to the present invention.

上記半導体装置の厚さ方向視において、上記導電部を格子状に配置したり、千鳥配置にしたりしても良い。このような構成によれば、上記厚さ方向視において、同一領域内に形成できる上記導電部の数を多くすることができる。これにより、上記導電部全体の内部抵抗を小さくすることができる。また、上記表面電極と上記導電部との接触抵抗をより小さくできる。   In the thickness direction of the semiconductor device, the conductive portions may be arranged in a lattice pattern or in a staggered arrangement. According to such a configuration, the number of the conductive portions that can be formed in the same region can be increased in the thickness direction view. Thereby, the internal resistance of the whole said electroconductive part can be made small. Further, the contact resistance between the surface electrode and the conductive portion can be further reduced.

A1,A2,A3,A1a,A1b,A1c,A1d,A1e 半導体装置
B1,B1’,B2 半導体装置ユニット
1 支持基板
mb 中間基板
2a 接着部
2b 保護絶縁膜
3 半導体基板
30,32,33 n型半導体層
31 p型半導体層
34,61a,61b,62a,62b 絶縁部
41a,41b 表面電極
42 裏面電極
51a,51b,51a’,51b’,55,56 導電部
52a,52b,52a’,52b’,54a,54b 外部接続電極
53a,53b 延出電極
8,8’,8a,8b,8c バンプ
d 電極
h 孔
x 方向
A1, A2, A3, A1a, A1b, A1c, A1d, A1e Semiconductor devices B1, B1 ′, B2 Semiconductor device unit 1 Support substrate mb Intermediate substrate 2a Adhesive portion 2b Protective insulating film 3 Semiconductor substrates 30, 32, 33 N-type semiconductor Layer 31 P-type semiconductor layers 34, 61a, 61b, 62a, 62b Insulating portions 41a, 41b Front electrode 42 Back electrodes 51a, 51b, 51a ′, 51b ′, 55, 56 Conductive portions 52a, 52b, 52a ′, 52b ′, 54a, 54b External connection electrodes 53a, 53b Extension electrodes 8, 8 ', 8a, 8b, 8c Bump d Electrode h Hole x direction

Claims (16)

互いに反対側を向く表面および裏面を有し、回路素子の少なくとも一部が形成された半導体基板であって、上記表面は、上記回路素子の第1端子部と、上記回路素子の制御端子部と、を構成し、上記裏面は、上記回路素子の第2端子部を構成している、半導体基板と、
上記半導体基板の上記表面に配置された1または複数の表面電極と、
上記半導体基板の上記裏面に配置され、上記回路素子と導通している裏面電極と、
を備え、
1以上の上記表面電極が上記回路素子と導通している、半導体装置であって、
上記表面の側に配置されており、かつ、上記半導体基板、上記表面電極および上記裏面電極を支持している支持基板と、
上記表面電極と導通しているとともに、上記半導体基板の上記表面から上記半導体基板の上記裏面にわたって形成され、かつ、上記半導体基板の上記表面の側および上記半導体基板の上記裏面の側において露出している複数の導電部と、をさらに備え、
上記1または複数の表面電極は、第1表面電極と、第2表面電極と、を含み、
上記第1表面電極は、上記回路素子の上記第1端子部に直接接触しており、上記第2表面電極は、上記回路素子の上記制御端子部に直接接触しており、
上記裏面電極は、上記回路素子の上記第2端子部に直接接しており、
上記第1表面電極および上記第2表面電極はいずれも、上記半導体基板と上記支持基板との間に位置しており、
上記半導体基板の上記裏面側に実装面を有し、
上記半導体基板は、上記半導体基板を貫通する複数の貫通孔を備え、
上記複数の導電部は、上記第1表面電極と導通している第1導電部と、上記第2表面電極と導通している第2導電部と、を含み、
上記複数の貫通孔は、第1貫通孔と、第2貫通孔と、を含み、
上記第1貫通孔には、上記第1導電部が配置されており、上記第2貫通孔には、上記第2導電部が配置されており、
上記第1表面電極は、上記第1導電部と、上記支持基板との間に位置しており、
上記第2表面電極は、上記第2導電部と、上記支持基板との間に位置しており、
上記半導体基板の上記裏面の側に配置され、上記導電部と導通している外部接続電極と、
上記外部接続電極あるいは上記裏面電極のいずれかに各々が導通している複数のバンプと、をさらに備え、
上記半導体基板は、上記貫通孔の内面と、上記半導体基板の上記裏面の一部と、に形成された絶縁膜を備え、
上記導電部は、上記貫通孔内における上記絶縁膜の少なくとも一部を覆っていることを特徴とする、半導体装置。
A semiconductor substrate having a front surface and a back surface facing opposite to each other, on which at least a part of a circuit element is formed, wherein the front surface includes a first terminal portion of the circuit element, a control terminal portion of the circuit element, and And the back surface constitutes a second terminal portion of the circuit element, and a semiconductor substrate;
One or more surface electrodes disposed on the surface of the semiconductor substrate;
A back electrode disposed on the back surface of the semiconductor substrate and in electrical communication with the circuit element;
With
A semiconductor device in which one or more of the surface electrodes are electrically connected to the circuit element,
A support substrate disposed on the front surface side and supporting the semiconductor substrate, the front surface electrode, and the back electrode;
Conducting with the front surface electrode, formed from the front surface of the semiconductor substrate to the back surface of the semiconductor substrate, and exposed on the front surface side of the semiconductor substrate and the back surface side of the semiconductor substrate. A plurality of conductive parts, and
The one or more surface electrodes include a first surface electrode and a second surface electrode,
The first surface electrode is in direct contact with the first terminal portion of the circuit element, and the second surface electrode is in direct contact with the control terminal portion of the circuit element,
The back electrode is in direct contact with the second terminal portion of the circuit element;
The first surface electrode and the second surface electrode are both located between the semiconductor substrate and the support substrate,
Have a mounting surface to the rear surface side of the semiconductor substrate,
The semiconductor substrate includes a plurality of through holes penetrating the semiconductor substrate,
The plurality of conductive parts include a first conductive part electrically connected to the first surface electrode, and a second conductive part electrically connected to the second surface electrode,
The plurality of through holes include a first through hole and a second through hole,
The first conductive portion is disposed in the first through hole, the second conductive portion is disposed in the second through hole,
The first surface electrode is located between the first conductive portion and the support substrate,
The second surface electrode is located between the second conductive portion and the support substrate,
An external connection electrode disposed on the back side of the semiconductor substrate and electrically connected to the conductive portion;
A plurality of bumps each connected to either the external connection electrode or the back electrode, and
The semiconductor substrate includes an insulating film formed on an inner surface of the through hole and a part of the back surface of the semiconductor substrate,
The conductive section is characterized that you have cover at least a portion of the insulating film in the through hole, the semiconductor device.
上記複数の貫通孔の径は、互いに略同一である、請求項に記載の半導体装置。 The semiconductor device according to claim 1 , wherein the plurality of through holes have substantially the same diameter. 上記複数のバンプは、上記第1導電部と上記第1表面電極とを経由して、上記第1端子部に導通している第1バンプを含み、
上記第1貫通孔の個数は、上記第1バンプの個数よりも多い、請求項1または2に記載の半導体装置。
The plurality of bumps includes a first bump that is electrically connected to the first terminal portion via the first conductive portion and the first surface electrode.
The number of the first through-hole is larger than the number of the first bump, the semiconductor device according to claim 1 or 2.
上記貫通孔に充填され、上記半導体基板の上記裏面の側の部分を覆う絶縁部をさらに備える、請求項ないしのいずれかに記載の半導体装置。 The filled in the through-hole, further comprising an insulating portion that covers a side portion of said back surface of said semiconductor substrate, a semiconductor device according to any one of claims 1 to 3. 上記裏面電極の面積は、上記外部接続電極の面積よりも大きく形成されている、請求項に記載の半導体装置。 The semiconductor device according to claim 1 , wherein an area of the back electrode is formed larger than an area of the external connection electrode. 互いに反対側を向く表面および裏面を有し、回路素子の少なくとも一部が形成された半導体基板であって、上記表面は、上記回路素子の第1端子部と、上記回路素子の制御端子部と、を構成し、上記裏面は、上記回路素子の第2端子部を構成している、半導体基板と、
上記半導体基板の上記表面に配置された1または複数の表面電極と、
上記半導体基板の上記裏面に配置され、上記回路素子と導通している裏面電極と、
を備え、
1以上の上記表面電極が上記回路素子と導通している、半導体装置であって、
上記表面の側に配置されており、かつ、上記半導体基板、上記表面電極および上記裏面電極を支持している支持基板と、
上記表面電極と導通しているとともに、上記半導体基板の上記表面から上記半導体基板の上記裏面にわたって形成され、かつ、上記半導体基板の上記表面の側および上記半導体基板の上記裏面の側において露出している複数の導電部と、をさらに備え、
上記1または複数の表面電極は、第1表面電極と、第2表面電極と、を含み、
上記第1表面電極は、上記回路素子の上記第1端子部に直接接触しており、上記第2表面電極は、上記回路素子の上記制御端子部に直接接触しており、
上記裏面電極は、上記回路素子の上記第2端子部に直接接しており、
上記第1表面電極および上記第2表面電極はいずれも、上記半導体基板と上記支持基板との間に位置しており、
上記半導体基板の上記裏面側に実装面を有し、
上記半導体基板は、上記半導体基板を貫通する複数の貫通孔を備え、
上記複数の導電部は、上記第1表面電極と導通している第1導電部と、上記第2表面電極と導通している第2導電部と、を含み、
上記複数の貫通孔は、第1貫通孔と、第2貫通孔と、を含み、
上記第1貫通孔には、上記第1導電部が配置されており、上記第2貫通孔には、上記第2導電部が配置されており、
上記第1表面電極は、上記第1導電部と、上記支持基板との間に位置しており、
上記第2表面電極は、上記第2導電部と、上記支持基板との間に位置しており、
上記第1貫通孔の個数は、上記第2貫通孔の個数よりも多い半導体装置。
A semiconductor substrate having a front surface and a back surface facing opposite to each other, on which at least a part of a circuit element is formed, wherein the front surface includes a first terminal portion of the circuit element, a control terminal portion of the circuit element, and And the back surface constitutes a second terminal portion of the circuit element, and a semiconductor substrate;
One or more surface electrodes disposed on the surface of the semiconductor substrate;
A back electrode disposed on the back surface of the semiconductor substrate and in electrical communication with the circuit element;
With
A semiconductor device in which one or more of the surface electrodes are electrically connected to the circuit element,
A support substrate disposed on the front surface side and supporting the semiconductor substrate, the front surface electrode, and the back electrode;
Conducting with the front surface electrode, formed from the front surface of the semiconductor substrate to the back surface of the semiconductor substrate, and exposed on the front surface side of the semiconductor substrate and the back surface side of the semiconductor substrate. A plurality of conductive parts, and
The one or more surface electrodes include a first surface electrode and a second surface electrode,
The first surface electrode is in direct contact with the first terminal portion of the circuit element, and the second surface electrode is in direct contact with the control terminal portion of the circuit element,
The back electrode is in direct contact with the second terminal portion of the circuit element;
The first surface electrode and the second surface electrode are both located between the semiconductor substrate and the support substrate,
A mounting surface on the back side of the semiconductor substrate;
The semiconductor substrate includes a plurality of through holes penetrating the semiconductor substrate,
The plurality of conductive parts include a first conductive part electrically connected to the first surface electrode, and a second conductive part electrically connected to the second surface electrode,
The plurality of through holes include a first through hole and a second through hole,
The first conductive portion is disposed in the first through hole, the second conductive portion is disposed in the second through hole,
The first surface electrode is located between the first conductive portion and the support substrate,
The second surface electrode is located between the second conductive portion and the support substrate,
The number of the first through holes is a semiconductor device greater than the number of the second through holes.
互いに反対側を向く表面および裏面を有し、回路素子の少なくとも一部が形成された半導体基板であって、上記表面は、上記回路素子の第1端子部と、上記回路素子の制御端子部と、を構成し、上記裏面は、上記回路素子の第2端子部を構成している、半導体基板と、
上記半導体基板の上記表面に配置された1または複数の表面電極と、
上記半導体基板の上記裏面に配置され、上記回路素子と導通している裏面電極と、
を備え、
1以上の上記表面電極が上記回路素子と導通している、半導体装置であって、
上記表面の側に配置されており、かつ、上記半導体基板、上記表面電極および上記裏面電極を支持している支持基板と、
上記表面電極と導通しているとともに、上記半導体基板の上記表面から上記半導体基板の上記裏面にわたって形成され、かつ、上記半導体基板の上記表面の側および上記半導体基板の上記裏面の側において露出している複数の導電部と、をさらに備え、
上記1または複数の表面電極は、第1表面電極と、第2表面電極と、を含み、
上記第1表面電極は、上記回路素子の上記第1端子部に直接接触しており、上記第2表面電極は、上記回路素子の上記制御端子部に直接接触しており、
上記裏面電極は、上記回路素子の上記第2端子部に直接接しており、
上記第1表面電極および上記第2表面電極はいずれも、上記半導体基板と上記支持基板との間に位置しており、
上記半導体基板の上記裏面側に実装面を有し、
上記半導体基板は、上記半導体基板を貫通する複数の貫通孔を備え、
上記複数の導電部は、上記第1表面電極と導通している第1導電部と、上記第2表面電極と導通している第2導電部と、を含み、
上記複数の貫通孔は、第1貫通孔と、第2貫通孔と、を含み、
上記第1貫通孔には、上記第1導電部が配置されており、上記第2貫通孔には、上記第2導電部が配置されており、
上記第1表面電極は、上記第1導電部と、上記支持基板との間に位置しており、
上記第2表面電極は、上記第2導電部と、上記支持基板との間に位置しており、
上記第1貫通孔は、上記半導体基板の裏面平面視において一方に偏在しており、
上記第2貫通孔は、上記半導体基板の裏面平面視における中心地点に対して、上記第1貫通孔が偏在する位置とは反対の側に偏在している半導体装置。
A semiconductor substrate having a front surface and a back surface facing opposite to each other, on which at least a part of a circuit element is formed, wherein the front surface includes a first terminal portion of the circuit element, a control terminal portion of the circuit element, and And the back surface constitutes a second terminal portion of the circuit element, and a semiconductor substrate;
One or more surface electrodes disposed on the surface of the semiconductor substrate;
A back electrode disposed on the back surface of the semiconductor substrate and in electrical communication with the circuit element;
With
A semiconductor device in which one or more of the surface electrodes are electrically connected to the circuit element,
A support substrate disposed on the front surface side and supporting the semiconductor substrate, the front surface electrode, and the back electrode;
Conducting with the front surface electrode, formed from the front surface of the semiconductor substrate to the back surface of the semiconductor substrate, and exposed on the front surface side of the semiconductor substrate and the back surface side of the semiconductor substrate. A plurality of conductive parts, and
The one or more surface electrodes include a first surface electrode and a second surface electrode,
The first surface electrode is in direct contact with the first terminal portion of the circuit element, and the second surface electrode is in direct contact with the control terminal portion of the circuit element,
The back electrode is in direct contact with the second terminal portion of the circuit element;
The first surface electrode and the second surface electrode are both located between the semiconductor substrate and the support substrate,
A mounting surface on the back side of the semiconductor substrate;
The semiconductor substrate includes a plurality of through holes penetrating the semiconductor substrate,
The plurality of conductive parts include a first conductive part electrically connected to the first surface electrode, and a second conductive part electrically connected to the second surface electrode,
The plurality of through holes include a first through hole and a second through hole,
The first conductive portion is disposed in the first through hole, the second conductive portion is disposed in the second through hole,
The first surface electrode is located between the first conductive portion and the support substrate,
The second surface electrode is located between the second conductive portion and the support substrate,
The first through hole is unevenly distributed on one side in a back surface plan view of the semiconductor substrate,
The second through-hole, with respect to the center point in the backside plan view the semiconductor substrate, are unevenly distributed on the side opposite to the position where the first through hole is unevenly distributed, the semiconductor device.
上記バンプは、上記半導体基板の裏面平面視において、上記導電部とは重ならないように配置されている、請求項またはに記載の半導体装置。 The bumps on the back surface plan view the semiconductor substrate, it is arranged so as not to overlap with the conductive portion, the semiconductor device according to claim 1 or 2. 上記裏面電極の一部は、上記絶縁膜における、上記実装面を向く面の一部を覆っている、請求項またはに記載の半導体装置。 Some of the back electrode, in the insulating film covers a part of the surface facing the mounting surface, the semiconductor device according to claim 1 or 2. 上記半導体基板の厚さは、100μm以下である、請求項1ないしのいずれかに記載の半導体装置。 The thickness of the semiconductor substrate is 100μm or less, the semiconductor device according to any one of claims 1 to 9. 互いに反対側を向く表面および裏面を有し、回路素子の少なくとも一部が形成された半導体基板であって、上記表面は、上記回路素子の第1端子部と、上記回路素子の制御端子部と、を構成し、上記裏面は、上記回路素子の第2端子部を構成している、半導体基板と、
上記半導体基板の上記表面に配置された1または複数の表面電極と、
上記半導体基板の上記裏面に配置され、上記回路素子と導通している裏面電極と、
を備え、
1以上の上記表面電極が上記回路素子と導通している、半導体装置であって、
上記表面の側に配置されており、かつ、上記半導体基板、上記表面電極および上記裏面電極を支持している支持基板と、
上記表面電極と導通しているとともに、上記半導体基板の上記表面から上記半導体基板の上記裏面にわたって形成され、かつ、上記半導体基板の上記表面の側および上記半導体基板の上記裏面の側において露出している複数の導電部と、をさらに備え、
上記1または複数の表面電極は、第1表面電極と、第2表面電極と、を含み、
上記第1表面電極は、上記回路素子の上記第1端子部に直接接触しており、上記第2表面電極は、上記回路素子の上記制御端子部に直接接触しており、
上記裏面電極は、上記回路素子の上記第2端子部に直接接しており、
上記第1表面電極および上記第2表面電極はいずれも、上記半導体基板と上記支持基板との間に位置しており、
上記半導体基板の上記裏面側に実装面を有し、
上記支持基板は、第1支持基板側面と、第2支持基板側面と、を有し、
上記第1支持基板側面は、上記半導体基板の厚さ方向に直交する方向を向いており、
上記第2支持基板側面は、上記第1支持基板側面とは反対方向を向いており、
上記半導体基板は、第1半導体基板側面と、第2半導体基板側面と、を有し、
上記第1半導体基板側面は、上記半導体基板の厚さ方向に直交する方向を向いており、
上記第2半導体基板側面は、上記第1支持基板側面とは反対方向を向いており、
上記第1支持基板側面は、上記第1半導体基板側面と面一となっており、
上記第2半導体基板側面は、上記第2半導体基板側面と面一となっている半導体装置。
A semiconductor substrate having a front surface and a back surface facing opposite to each other, on which at least a part of a circuit element is formed, wherein the front surface includes a first terminal portion of the circuit element, a control terminal portion of the circuit element, and And the back surface constitutes a second terminal portion of the circuit element, and a semiconductor substrate;
One or more surface electrodes disposed on the surface of the semiconductor substrate;
A back electrode disposed on the back surface of the semiconductor substrate and in electrical communication with the circuit element;
With
A semiconductor device in which one or more of the surface electrodes are electrically connected to the circuit element,
A support substrate disposed on the front surface side and supporting the semiconductor substrate, the front surface electrode, and the back electrode;
Conducting with the front surface electrode, formed from the front surface of the semiconductor substrate to the back surface of the semiconductor substrate, and exposed on the front surface side of the semiconductor substrate and the back surface side of the semiconductor substrate. A plurality of conductive parts, and
The one or more surface electrodes include a first surface electrode and a second surface electrode,
The first surface electrode is in direct contact with the first terminal portion of the circuit element, and the second surface electrode is in direct contact with the control terminal portion of the circuit element,
The back electrode is in direct contact with the second terminal portion of the circuit element;
The first surface electrode and the second surface electrode are both located between the semiconductor substrate and the support substrate,
A mounting surface on the back side of the semiconductor substrate;
The support substrate has a first support substrate side surface and a second support substrate side surface,
The side surface of the first support substrate faces a direction orthogonal to the thickness direction of the semiconductor substrate,
The side surface of the second support substrate faces the opposite direction to the side surface of the first support substrate,
The semiconductor substrate has a first semiconductor substrate side surface and a second semiconductor substrate side surface,
The side surface of the first semiconductor substrate faces a direction orthogonal to the thickness direction of the semiconductor substrate,
The side surface of the second semiconductor substrate faces the opposite direction to the side surface of the first support substrate,
The side surface of the first support substrate is flush with the side surface of the first semiconductor substrate,
The semiconductor device , wherein the side surface of the second semiconductor substrate is flush with the side surface of the second semiconductor substrate.
互いに反対側を向く表面および裏面を有し、回路素子の少なくとも一部が形成された半導体基板であって、上記表面は、上記回路素子の第1端子部と、上記回路素子の制御端子部と、を構成し、上記裏面は、上記回路素子の第2端子部を構成している、半導体基板と、
上記半導体基板の上記表面に配置された1または複数の表面電極と、
上記半導体基板の上記裏面に配置され、上記回路素子と導通している裏面電極と、
を備え、
1以上の上記表面電極が上記回路素子と導通している、半導体装置であって、
上記表面の側に配置されており、かつ、上記半導体基板、上記表面電極および上記裏面電極を支持している支持基板と、
上記表面電極と導通しているとともに、上記半導体基板の上記表面から上記半導体基板の上記裏面にわたって形成され、かつ、上記半導体基板の上記表面の側および上記半導体基板の上記裏面の側において露出している複数の導電部と、をさらに備え、
上記1または複数の表面電極は、第1表面電極と、第2表面電極と、を含み、
上記第1表面電極は、上記回路素子の上記第1端子部に直接接触しており、上記第2表面電極は、上記回路素子の上記制御端子部に直接接触しており、
上記裏面電極は、上記回路素子の上記第2端子部に直接接しており、
上記第1表面電極および上記第2表面電極はいずれも、上記半導体基板と上記支持基板との間に位置しており、
上記半導体基板の上記裏面側に実装面を有し、
上記半導体基板の上記裏面の側から上記半導体基板の表面に向かって延出しているとともに上記表面電極または上記裏面電極と導通している延出電極と、
上記延出電極と接しているバンプと、
をさらに備えている半導体装置。
A semiconductor substrate having a front surface and a back surface facing opposite to each other, on which at least a part of a circuit element is formed, wherein the front surface includes a first terminal portion of the circuit element, a control terminal portion of the circuit element, and And the back surface constitutes a second terminal portion of the circuit element, and a semiconductor substrate;
One or more surface electrodes disposed on the surface of the semiconductor substrate;
A back electrode disposed on the back surface of the semiconductor substrate and in electrical communication with the circuit element;
With
A semiconductor device in which one or more of the surface electrodes are electrically connected to the circuit element,
A support substrate disposed on the front surface side and supporting the semiconductor substrate, the front surface electrode, and the back electrode;
Conducting with the front surface electrode, formed from the front surface of the semiconductor substrate to the back surface of the semiconductor substrate, and exposed on the front surface side of the semiconductor substrate and the back surface side of the semiconductor substrate. A plurality of conductive parts, and
The one or more surface electrodes include a first surface electrode and a second surface electrode,
The first surface electrode is in direct contact with the first terminal portion of the circuit element, and the second surface electrode is in direct contact with the control terminal portion of the circuit element,
The back electrode is in direct contact with the second terminal portion of the circuit element;
The first surface electrode and the second surface electrode are both located between the semiconductor substrate and the support substrate,
A mounting surface on the back side of the semiconductor substrate;
An extended electrode extending from the back surface side of the semiconductor substrate toward the surface of the semiconductor substrate and electrically connected to the front electrode or the back electrode;
A bump in contact with the extension electrode;
Further comprising a by which the semiconductor device.
上記半導体基板の上記裏面の側に配置され、かつ、上記延出電極と接しているとともに、上記バンプと接している外部接続電極をさらに備えている、請求項12に記載の半導体装置。 The semiconductor device according to claim 12 , further comprising an external connection electrode disposed on the back surface side of the semiconductor substrate and in contact with the extension electrode and in contact with the bump. 上記導電部は、上記半導体基板を貫通しており、
上記延出電極は、上記半導体装置の側面に形成され、かつ、上記導電部と異なるものとされている、請求項12または13に記載の半導体装置。
The conductive part penetrates the semiconductor substrate,
The extension electrodes are formed on the side surface of the semiconductor device, and is different than the aforementioned conductive portions, the semiconductor device according to claim 12 or 13.
上記導電部が延びる方向に沿って、上記導電部を貫通する絶縁部が形成されている、請求項14に記載の半導体装置。 The semiconductor device according to claim 14 , wherein an insulating portion penetrating the conductive portion is formed along a direction in which the conductive portion extends. 上記延出電極は、上記半導体装置の側面に形成され、かつ、上記導電部とされている、請求項12または13に記載の半導体装置。 The extension electrodes are formed on the side surface of the semiconductor device, and there is a said conductive portion, the semiconductor device according to claim 12 or 13.
JP2013015538A 2008-07-17 2013-01-30 Semiconductor device and semiconductor device unit Active JP5465347B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013015538A JP5465347B2 (en) 2008-07-17 2013-01-30 Semiconductor device and semiconductor device unit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008185980 2008-07-17
JP2008185980 2008-07-17
JP2013015538A JP5465347B2 (en) 2008-07-17 2013-01-30 Semiconductor device and semiconductor device unit

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008237548A Division JP5313601B2 (en) 2008-07-17 2008-09-17 Semiconductor device unit

Publications (2)

Publication Number Publication Date
JP2013077850A JP2013077850A (en) 2013-04-25
JP5465347B2 true JP5465347B2 (en) 2014-04-09

Family

ID=42016437

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008237548A Active JP5313601B2 (en) 2008-07-17 2008-09-17 Semiconductor device unit
JP2013015538A Active JP5465347B2 (en) 2008-07-17 2013-01-30 Semiconductor device and semiconductor device unit

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008237548A Active JP5313601B2 (en) 2008-07-17 2008-09-17 Semiconductor device unit

Country Status (1)

Country Link
JP (2) JP5313601B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5646948B2 (en) * 2010-10-19 2014-12-24 ローム株式会社 Semiconductor device
JP6662944B2 (en) * 2018-05-02 2020-03-11 ローム株式会社 Voltage generator

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392290B1 (en) * 2000-04-07 2002-05-21 Siliconix Incorporated Vertical structure for semiconductor wafer-level chip scale packages
JP4139803B2 (en) * 2004-09-28 2008-08-27 シャープ株式会社 Manufacturing method of semiconductor device
JP4851163B2 (en) * 2005-10-31 2012-01-11 オンセミコンダクター・トレーディング・リミテッド Manufacturing method of semiconductor device
JP5042501B2 (en) * 2006-01-19 2012-10-03 株式会社フジクラ Manufacturing method of semiconductor device
JP2007317839A (en) * 2006-05-25 2007-12-06 Sanyo Electric Co Ltd Semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
JP5313601B2 (en) 2013-10-09
JP2013077850A (en) 2013-04-25
JP2010045321A (en) 2010-02-25

Similar Documents

Publication Publication Date Title
US10319608B2 (en) Package structure and method therof
US7078794B2 (en) Chip package and process for forming the same
JP2017201659A (en) Electronic component and manufacturing method for the same
US10582617B2 (en) Method of fabricating a circuit module
US10354936B2 (en) Electronic component having a heat dissipation member formed on a sealing member
JP2007049045A (en) Semiconductor light emitting device and semiconductor device using the same
JP5465347B2 (en) Semiconductor device and semiconductor device unit
JP2009076815A (en) Semiconductor device
US20030151149A1 (en) Semiconductor device
JP4165460B2 (en) Semiconductor device
JP2006120996A (en) Circuit module
JP6509602B2 (en) Semiconductor device
JP2008124072A (en) Semiconductor device
TWI329901B (en) Semiconductor device, electronic device and fabrication method of the same
TW200834872A (en) Semiconductor device
US7605475B2 (en) Semiconductor device
US20070023927A1 (en) Semiconductor device
JP2011146513A (en) Semiconductor device
JP3726586B2 (en) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, CIRCUIT BOARD, ELECTRONIC DEVICE
JP2006210802A (en) Semiconductor device
JP4622646B2 (en) Semiconductor device
JP2012109325A (en) Semiconductor device and semiconductor device manufacturing method
US8089164B2 (en) Substrate having optional circuits and structure of flip chip bonding
US20230068160A1 (en) Package carrier and package structure
KR101463074B1 (en) Leadless package

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130301

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140121

R150 Certificate of patent or registration of utility model

Ref document number: 5465347

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250