JP5456705B2 - Image forming apparatus - Google Patents

Image forming apparatus Download PDF

Info

Publication number
JP5456705B2
JP5456705B2 JP2011016106A JP2011016106A JP5456705B2 JP 5456705 B2 JP5456705 B2 JP 5456705B2 JP 2011016106 A JP2011016106 A JP 2011016106A JP 2011016106 A JP2011016106 A JP 2011016106A JP 5456705 B2 JP5456705 B2 JP 5456705B2
Authority
JP
Japan
Prior art keywords
power saving
time
image forming
forming apparatus
activation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011016106A
Other languages
Japanese (ja)
Other versions
JP2012156919A (en
Inventor
綾華 本津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Document Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Document Solutions Inc filed Critical Kyocera Document Solutions Inc
Priority to JP2011016106A priority Critical patent/JP5456705B2/en
Publication of JP2012156919A publication Critical patent/JP2012156919A/en
Application granted granted Critical
Publication of JP5456705B2 publication Critical patent/JP5456705B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、設定時刻に自装置を省電力モードに移行させる機能を備えた画像形成装置に関する。   The present invention relates to an image forming apparatus having a function of shifting its own apparatus to a power saving mode at a set time.

画像形成装置では、その使用を一定時間以上停止すると、省電力モードへ移行する。例えば図7に示すように、ジョブ実行中のみ高レベルになるジョブ実行中信号JobOnをオフディレイタイマ10に入力し、図8(B)に示すようにジョブ実行中信号JobOnが低レベルに遷移した後、時間T1経過後にオフディレイタイマ10の出力が低レベルに遷移する。この信号の立下りを、立ち上がり検出回路11で検出して、そのパルスを省電力移行トリガ信号STとして自装置を省電力モードに移行させる。   In the image forming apparatus, when the use is stopped for a predetermined time or longer, the image forming apparatus shifts to the power saving mode. For example, as shown in FIG. 7, a job execution signal JobOn that is high only during job execution is input to the off-delay timer 10, and the job execution signal JobOn transitions to a low level as shown in FIG. 8B. Thereafter, the output of the off-delay timer 10 transitions to a low level after the time T1 has elapsed. The falling edge of this signal is detected by the rising edge detection circuit 11, and the device is shifted to the power saving mode using the pulse as the power saving shift trigger signal ST.

この時間T1を、より短縮するために、図7に示すようにウイークリタイマ12を備え、曜日毎に設定した時刻に、出力端子SOからパルスを出力させて、これを立ち上がり検出回路11の出力とともにオアゲート13に入力し、オアゲート13の出力を省電力移行トリガ信号STとしている。   In order to further shorten this time T1, a weekly timer 12 is provided as shown in FIG. 7, and a pulse is output from the output terminal SO at the time set for each day of the week. At the same time, it is input to the OR gate 13, and the output of the OR gate 13 is used as a power saving transition trigger signal ST.

これにより、図8(A)に示すように、ジョブ実行中信号JobOnが低レベルに遷移した後、時間T1より短い時間内に、出力端子SOからパルスが出力され、これがオアゲート13を通り省電力移行トリガ信号STとして出力されて、省電力モードへ移行する。図7中、ウイークリタイマ12の出力端子ROは、曜日毎の設定時間に、省電力モードを解除してユーザが直ちに画像形成装置を使用可能にするためのものである。   As a result, as shown in FIG. 8A, after the job execution signal JobOn transits to a low level, a pulse is output from the output terminal SO within a time shorter than the time T1, and this passes through the OR gate 13 to save power. It is output as the transition trigger signal ST and shifts to the power saving mode. In FIG. 7, an output terminal RO of the weekly timer 12 is for canceling the power saving mode at a set time for each day of the week and enabling the user to use the image forming apparatus immediately.

特開2003−324556JP 2003-324556 A

しかしながら、図8(B)に示すように、ジョブ実行中信号JobOnが高レベルのときにウイークリタイマ12の出力端子SOからパルスが出力されても、ジョブ実行が優先されてこのパルスが無視されるので、ジョブが停止してから省電力モードへ移行するまでの時間が時間T1と比較的長くなる。   However, as shown in FIG. 8B, even if a pulse is output from the output terminal SO of the weekly timer 12 when the job execution signal JobOn is at a high level, the job execution is prioritized and this pulse is ignored. Therefore, the time from the stop of the job to the transition to the power saving mode is relatively long as time T1.

本発明の目的は、このような問題点に鑑み、より省電力化を図ることが可能な画像形成装置を提供することにある。   In view of such problems, it is an object of the present invention to provide an image forming apparatus capable of further saving power.

本発明の第1態様では、設定時刻に活性化される省電力移行トリガ信号の活性化とジョブ実行中であるか否かとに基づいて自装置を省電力モードに移行させる省電力制御手段を備えた画像形成装置において、該省電力制御手段は、
該活性化からの経過時間を計測する時間計測手段と、
時間を設定する時間設定手段と、
該活性化に応答して、該経過時間が該設定された時間以内であり且つジョブ実行中でなければ、自装置を省電力モードに移行させる省電力移行制御手段とを有する。
In the first aspect of the present invention, there is provided power saving control means for shifting the own apparatus to a power saving mode based on activation of a power saving shift trigger signal activated at a set time and whether or not a job is being executed. In the image forming apparatus, the power saving control unit includes:
A time measuring means for measuring an elapsed time from the activation;
Time setting means for setting the time;
In response to the activation, the apparatus includes power saving transition control means for shifting the own apparatus to a power saving mode if the elapsed time is within the set time and the job is not being executed.

上記第1態様の構成によれば、設定時刻に活性化される省電力移行トリガ信号の活性化に応答して、該活性化からの経過時間が設定された時間以内であり且つジョブ実行中でなければ、自装置を省電力モードに移行させるので、より省電力化を図ることが可能となるという効果を奏する。   According to the configuration of the first aspect, in response to the activation of the power saving transition trigger signal activated at the set time, the elapsed time from the activation is within the set time and the job is being executed. Otherwise, since the own apparatus is shifted to the power saving mode, it is possible to achieve further power saving.

本発明の他の目的、特徴的な構成及び効果は、以下の説明を特許請求の範囲及び図面の記載と関係づけて読むことにより明らかになる。   Other objects, characteristic configurations and effects of the present invention will become apparent from the following description read in connection with the appended claims and the drawings.

本発明の実施例1に係る省電力移行トリガ信号生成回路を示す図である。It is a figure which shows the power saving transition trigger signal generation circuit which concerns on Example 1 of this invention. 図1の回路の動作を示すタイムチャートである。It is a time chart which shows operation | movement of the circuit of FIG. 本発明の実施例1に係る画像形成システムを示す概略ブロック図である。1 is a schematic block diagram illustrating an image forming system according to Embodiment 1 of the present invention. 本発明の実施例2に係る、図1の回路50の替わりに用いられるプログラムでの処理を示す概略フローチャートである。It is a schematic flowchart which shows the process by the program used instead of the circuit 50 of FIG. 1 based on Example 2 of this invention. 図4の処理に関係した動作を示すタイムチャートである。5 is a time chart showing operations related to the processing of FIG. 4. 本発明の実施例3に係る、図4の処理に対応した概略フローチャートである。It is a schematic flowchart corresponding to the process of FIG. 4 based on Example 3 of this invention. 従来の省電力移行トリガ信号生成回路を示す図である。It is a figure which shows the conventional power saving transition trigger signal generation circuit. 図7の回路の動作を示すタイムチャートである。It is a time chart which shows operation | movement of the circuit of FIG.

図3は、本発明が適用された画像形成システムを示す。   FIG. 3 shows an image forming system to which the present invention is applied.

このシステムでは、画像形成装置20とパーソナルコンピュータ(PC)30とがネットワーク40で結合されている。   In this system, an image forming apparatus 20 and a personal computer (PC) 30 are connected by a network 40.

画像形成装置20では、制御部21により全体の制御が行われる。制御部21は、プログラム記憶部とそのプログラムを実行するCPUとを備えている。リアルタイムクロック(RTC)22は、現時刻tを出力し、停電しても動作するように電池でバックアップされている。制御部21は、図1の省電力移行トリガ信号生成回路を備えており、RTC22の出力現時刻tがウイークリタイマ12に供給され、ウイークリタイマ12は、現時刻tが、設定された省電力移行時刻になると、出力端子SOから1個のパルス(一次的な省電力移行トリガ信号)を出力し、設定された省電力解除時刻になると、出力端子ROから1個のパルス(省電力解除トリガ信号)を出力する。制御部21はまた、RTC22から出力される現時刻tを操作パネル23に表示させる。   In the image forming apparatus 20, overall control is performed by the control unit 21. The control unit 21 includes a program storage unit and a CPU that executes the program. The real time clock (RTC) 22 outputs the current time t, and is backed up by a battery so that it can be operated even if a power failure occurs. The control unit 21 includes the power saving transition trigger signal generation circuit of FIG. 1, and the output current time t of the RTC 22 is supplied to the weekly timer 12, and the weekly timer 12 has the current time t set therein. When the power transition time comes, one pulse (primary power saving transition trigger signal) is output from the output terminal SO, and when the set power saving cancellation time comes, one pulse (power saving cancellation) (Trigger signal) is output. The control unit 21 also displays the current time t output from the RTC 22 on the operation panel 23.

制御部21は、操作パネル23で設定された情報で、記憶部24に格納されている既定又はそれから変更された設定値を上書きし、現在の設定値に基づいて、スキャナ25に原稿画像を読み取らせ、その画像データを記憶部24に格納させる。制御部21はさらに、画像処理部26に対し、設定値や自動選択した用紙の向きなどに基づきこの画像データについて回転や縮小等の処理をさせ、画像形成部27に対し画像を用紙に印刷させたり、通信インターフェイス28に対しPC30へ画像データを送信させる。記憶部24は、メモリとハードディスク装置とを備えている。   The control unit 21 overwrites the default or a changed setting value stored in the storage unit 24 with the information set on the operation panel 23, and reads the original image on the scanner 25 based on the current setting value. The image data is stored in the storage unit 24. The control unit 21 further causes the image processing unit 26 to perform processing such as rotation and reduction on the image data based on the set value and the orientation of the automatically selected paper, and causes the image forming unit 27 to print the image on the paper. Or the communication interface 28 is caused to transmit image data to the PC 30. The storage unit 24 includes a memory and a hard disk device.

図1の省電力移行トリガ信号生成回路は、図7の回路にさらに、ウイークリタイマ12の出力端子SOとオアゲート13の一方の入力端子との間に省電力モード移行リトライ回路50を備えたものである。   The power saving transition trigger signal generation circuit of FIG. 1 further includes a power saving mode transition retry circuit 50 between the output terminal SO of the weekly timer 12 and one input terminal of the OR gate 13 in addition to the circuit of FIG. It is.

省電力モード移行リトライ回路50は、出力端子SOからのパルスが供給されるNショットマルチバイブレータ51と、バイブレータ51の出力が一方の入力端子に供給されるアンドゲート52と、アンドゲート52の他方の入力端子に接続されたインバータ53とを備え、アンドゲート52の出力がNショットマルチバイブレータ51のリセット入力端子Rに供給される。   The power saving mode transition retry circuit 50 includes an N-shot multivibrator 51 to which a pulse from the output terminal SO is supplied, an AND gate 52 to which an output of the vibrator 51 is supplied to one input terminal, and the other of the AND gate 52. And an inverter 53 connected to the input terminal, and the output of the AND gate 52 is supplied to the reset input terminal R of the N-shot multivibrator 51.

Nショットマルチバイブレータ51は、出力端子SOからのパルスに応答して、周期TのパルスをN個出力し、この間にリセット入力端子Rにパルスが供給されれば、パルス出力を中止する。Nショットマルチバイブレータ51は例えば、無安定マルチバイブレータと、その出力パルスを計数するカウンタと、その計数値を設定値Nと比較する一致検出回路とを備え、該一致検出回路が両者の一致を検出すると該無安定マルチバイブレータのパルス出力を停止させる。該無安定マルチバイブレータの出力パルス周期Tと該一致検出回路に供給される比較値Nとはそれぞれ、レジスタR0及びR1で設定可能となっている。   In response to the pulse from the output terminal SO, the N-shot multivibrator 51 outputs N pulses having a period T, and stops the pulse output if the pulse is supplied to the reset input terminal R during this period. The N-shot multivibrator 51 includes, for example, an astable multivibrator, a counter that counts the output pulses, and a coincidence detection circuit that compares the count value with a set value N, and the coincidence detection circuit detects the coincidence of both. Then, the pulse output of the astable multivibrator is stopped. The output pulse period T of the astable multivibrator and the comparison value N supplied to the coincidence detection circuit can be set by registers R0 and R1, respectively.

インバータ53には、オフディレイタイマ10に入力されるジョブ実行中信号JobOnが、入力される。現時刻tが、曜日毎にウイークリタイマ12に設定された省電力移行時刻になると、出力端子SOから1個のパルスが出力され、Nショットマルチバイブレータ51はこれに応答して、図2に示すように周期Tのパルスを出力する。   The inverter 53 receives the job execution signal JobOn input to the off-delay timer 10. When the current time t comes to the power saving transition time set in the weekly timer 12 for each day of the week, one pulse is output from the output terminal SO, and the N-shot multivibrator 51 responds to this in FIG. As shown, a pulse with period T is output.

ジョブ実行中であればインバータ53の出力が低レベルであるので、アンドゲート52の出力が低レベルを維持する。ジョブの実行が停止してジョブ実行中信号JobOnが低レベルに遷移すると、インバータ53の出力が高レベルに遷移してアンドゲート52が開かれ、Nショットマルチバイブレータ51の出力パルスがアンドゲート52及びオアゲート13を通り、二次的な省電力移行トリガ信号STのパルスとして出力され、また、アンドゲート52の出力パルスの立ち下がりによりNショットマルチバイブレータ51がリセットされる。   If the job is being executed, the output of the inverter 53 is at a low level, so the output of the AND gate 52 is maintained at a low level. When the job execution is stopped and the job execution signal JobOn transitions to a low level, the output of the inverter 53 transitions to a high level and the AND gate 52 is opened, and the output pulse of the N-shot multivibrator 51 is changed to the AND gate 52 and It passes through the OR gate 13 and is output as a pulse of the secondary power saving transition trigger signal ST, and the N-shot multivibrator 51 is reset by the falling edge of the output pulse of the AND gate 52.

制御部21は省電力移行トリガ信号STの活性化に応答して、画像形成装置20を省電力モードに移行させる。この省電力モードでは、例えば、画像形成部27に備えられた定着器のヒータをオフにし、記憶部24の構成要素であるハードディスクの回転を停止させ、CPUへのクロックの周波数を低下させ又はクロックを停止させる。クロックを停止させる場合には、省電力モード移行の前処理として、CPUの状態及びレジスタの内容を記憶部24に退避させて、再起動可能にしておく。   The control unit 21 shifts the image forming apparatus 20 to the power saving mode in response to the activation of the power saving shift trigger signal ST. In this power saving mode, for example, the heater of the fixing unit provided in the image forming unit 27 is turned off, the rotation of the hard disk, which is a component of the storage unit 24, is stopped, and the frequency of the clock to the CPU is lowered or Stop. When the clock is stopped, as a pre-processing for shifting to the power saving mode, the CPU state and the register contents are saved in the storage unit 24 so that the CPU can be restarted.

以上の動作により、ジョブ実行が停止してから省電力移行トリガ信号STのパルスの立ち上がり(活性化)までの時間T2が、周期T以下となる。図8の時間T1が例えば20分であるの対し、周期Tは例えば10秒であり、ジョブ停止後、短時間で省電力モードへ移行することが可能となる。   With the above operation, the time T2 from the stop of job execution to the rise (activation) of the pulse of the power saving transition trigger signal ST becomes equal to or shorter than the cycle T. The time T1 in FIG. 8 is, for example, 20 minutes, whereas the period T is, for example, 10 seconds. After the job is stopped, it is possible to shift to the power saving mode in a short time.

省電力移行の設定時刻は、一般にその時刻以降において画像形成装置20が使用されることが殆ど無いので、このように省電力モードへ直ちに移行させても、その後時間T1以内に画像形成装置20を通常モードに復帰させて使用することは殆ど無く、使い勝手を損なうことなく、さらなる省電力化を図ることが可能となる。   In general, the image forming apparatus 20 is rarely used after the set time for the power saving shift. Therefore, even if the image forming apparatus 20 is immediately shifted to the power saving mode in this way, the image forming apparatus 20 is subsequently moved within the time T1. There is almost no use after returning to the normal mode, and further power saving can be achieved without impairing usability.

本発明の実施例2では、図1の省電力モード移行リトライ回路50を、制御部21に備えたプログラムと、制御部21に備えたこれを実行するCPUとで構成している。   In the second embodiment of the present invention, the power saving mode transition retry circuit 50 of FIG. 1 is configured by a program provided in the control unit 21 and a CPU provided in the control unit 21 that executes the program.

図4は、このプログラムでの処理を示す概略フローチャートである。この処理は、出力端子SOからのパルスに応答して開始される割込処理である。図5は、図4の処理に関係した動作を示すタイムチャートである。以下、括弧内は図4中のステップ識別符号である。   FIG. 4 is a schematic flowchart showing processing in this program. This process is an interrupt process started in response to a pulse from the output terminal SO. FIG. 5 is a time chart showing operations related to the processing of FIG. In the following, the step identification codes in FIG. 4 are shown in parentheses.

(S0)ソフトウェアカウンタiに初期値0を代入し、また、変数t0に現時刻tの値を代入する。   (S0) The initial value 0 is substituted into the software counter i, and the value at the current time t is substituted into the variable t0.

(S1)ジョブ実行中であれば、ステップS2へ進み、そうでなければステップS5へ進む。   (S1) If a job is being executed, the process proceeds to step S2, and if not, the process proceeds to step S5.

(S2)t−t0<TであればステップS1へ戻り、そうでなければステップS3へ進む。この周期Tは図1の周期Tと同一である。   (S2) If t−t0 <T, the process returns to step S1, otherwise the process proceeds to step S3. This period T is the same as the period T in FIG.

(S3)ソフトウェアカウンタiを1だけインクリメントし、また、変数t0に現時刻tの値を代入する。   (S3) The software counter i is incremented by 1, and the value at the current time t is substituted into the variable t0.

(S4)i>Nであれな図4の処理を終了し、そうでなければステップS1ヘ戻る。この回数設定値Nは、図1のNと同一である。   (S4) If i> N, the process of FIG. 4 is terminated. Otherwise, the process returns to step S1. This number setting value N is the same as N in FIG.

(S5)オアゲート13の一方の入力端子を一定時間高レベルにすることにより、オアゲート13にパルスを供給する。   (S5) A pulse is supplied to the OR gate 13 by setting one input terminal of the OR gate 13 to a high level for a certain time.

他の点は、実施例1と同一である。   The other points are the same as those in the first embodiment.

本実施例2によれば、図1に示すハードウェア構成の回路50を備えることなく、簡単なソフトウェア構成で同様の機能を達成することができる。   According to the second embodiment, the same function can be achieved with a simple software configuration without including the circuit 50 having the hardware configuration shown in FIG.

図4において、ステップS2を省略してNの値を適当な大きな値にしてもよく、また、NをT*N=Txで置き換えることができる。すなわち、NはTを単位とする時間と解釈でき、図4のステップS1〜S2の処理時間をTとすることができる。   In FIG. 4, step S2 may be omitted and the value of N may be set to an appropriate large value, and N can be replaced with T * N = Tx. That is, N can be interpreted as a time in units of T, and the processing time of steps S1 to S2 in FIG.

本実施例3では、このような考えに基づき、図4の構成を更に簡単化したものであり、図6にそのフローチャートを示す。   In the third embodiment, the configuration of FIG. 4 is further simplified based on such an idea, and FIG. 6 shows a flowchart thereof.

(S0A)現時刻tの値を変数t0に代入する。   (S0A) The value of the current time t is assigned to the variable t0.

(S1)ジョブ実行中であれば、ステップS2Aへ進み、そうでなければステップS5へ進む。   (S1) If the job is being executed, the process proceeds to step S2A; otherwise, the process proceeds to step S5.

(S2A)t−t0<TxであればステップS1へ戻り、そうでなければ図6の処理を終了する。   (S2A) If t−t0 <Tx, the process returns to step S1, otherwise the process of FIG. 6 is terminated.

(S5)オアゲート13の一方の入力端子を一定時間高レベルにすることにより、オアゲート13にパルスを供給する。   (S5) A pulse is supplied to the OR gate 13 by setting one input terminal of the OR gate 13 to a high level for a certain time.

他の点は、実施例2と同一である。   The other points are the same as those in the second embodiment.

以上において、本発明の好適な実施例を説明したが、本発明には他にも種々の変形例が含まれ、上記実施例で述べた各構成要素の機能を実現する他の構成を用いたもの、当業者であればこれらの構成又は機能から想到するであろう他の構成も、本発明に含まれる。   In the above, preferred embodiments of the present invention have been described. However, the present invention includes various modifications, and other configurations that realize the functions of the respective components described in the above embodiments are used. However, other configurations that would be conceived by those skilled in the art from these configurations or functions are also included in the present invention.

10 オフディレイタイマ
11 立ち上がり検出回路
12 ウイークリタイマ
13 オアゲート
20 画像形成装置
21 制御部
22 RTC
23 操作パネル
24 記憶部
25 スキャナ
26 画像処理部
27 画像形成部
28 通信インターフェイス
30 PC
40 ネットワーク
50 省電力モード移行リトライ回路
51 Nショットマルチバイブレータ
52 アンドゲート
53 インバータ
R0、R1 レジスタ
ST 省電力移行トリガ信号
ST0 リトライ信号
R リセット入力端子
SO、RO 出力端子
t 現時刻
t0 時刻
JobOn ジョブ実行中信号
T 周期
T1〜T3 時間
i ソフトウェアカウンタ
DESCRIPTION OF SYMBOLS 10 Off-delay timer 11 Rise detection circuit 12 Weekly timer 13 OR gate 20 Image forming apparatus 21 Control part 22 RTC
23 Operation Panel 24 Storage Unit 25 Scanner 26 Image Processing Unit 27 Image Forming Unit 28 Communication Interface 30 PC
40 network 50 power saving mode transition retry circuit 51 N-shot multivibrator 52 AND gate 53 inverter R0, R1 register ST power saving transition trigger signal ST0 retry signal R reset input terminal SO, RO output terminal t current time t0 time JobOn Job execution Signal T Period T1-T3 Time i Software counter

Claims (4)

設定時刻に活性化される省電力移行トリガ信号の活性化とジョブ実行中であるか否かとに基づいて自装置を省電力モードに移行させる省電力制御手段を備えた画像形成装置において、該省電力制御手段は、
該活性化からの経過時間を計測する時間計測手段と、
時間を設定する時間設定手段と、
該活性化に応答して、該経過時間が該設定された時間以内であり且つジョブ実行中でなければ、自装置を省電力モードに移行させる省電力移行制御手段と、
を有することを特徴とする画像形成装置。
An image forming apparatus including a power saving control unit that shifts the apparatus to a power saving mode based on activation of a power saving shift trigger signal activated at a set time and whether or not a job is being executed. The power control means
A time measuring means for measuring an elapsed time from the activation;
Time setting means for setting the time;
In response to the activation, if the elapsed time is within the set time and the job is not being executed, power saving transition control means for shifting the own apparatus to the power saving mode;
An image forming apparatus comprising:
該時間設定手段は周期と回数を設定するものであり、
該省電力移行制御手段は、該活性化に応答して、該周期の、該設定回数を超えない自然数倍毎に、ジョブ実行中であるか否かを判定し、ジョブ実行中でなければ、自装置を省電力モードに移行させる、
ことを特徴とする請求項1に記載の画像形成装置。
The time setting means sets the cycle and the number of times,
In response to the activation, the power saving transition control means determines whether or not a job is being executed every natural number multiple of the period not exceeding the set number of times. , Shift own device to power saving mode,
The image forming apparatus according to claim 1.
該時間設定手段は周期と回数を設定するものであり、
該省電力移行制御手段は、該活性化に応答して、該周期の該設定回数倍を超えない時間以内において、ジョブ実行中であるか否かを判定し、ジョブ実行中でなければ、自装置を省電力モードに移行させる、
ことを特徴とする請求項1に記載の画像形成装置。
The time setting means sets the cycle and the number of times,
In response to the activation, the power saving transition control unit determines whether or not the job is being executed within a time not exceeding the set number of times of the cycle. Shift the device to power saving mode,
The image forming apparatus according to claim 1.
該時間計測手段は、該活性化に応答して周期Tのパルスを最大N個まで且つリセットパルスが供給されるまで出力するNショットマルチバイブレータであり、
該時間設定手段は、該周期T及び該Nの値を設定するレジスタであり、
該省電力移行制御手段は、ジョブ実行中信号が不活性のときのみ該Nショットマルチバイブレータの出力パルスを、省電力へ移行させる信号且つ該リセットパルスとして出力する論理回路を含む、
ことを特徴とする請求項1に記載の画像形成装置。
The time measuring means is an N-shot multivibrator that outputs up to N pulses of period T in response to the activation and until a reset pulse is supplied,
The time setting means is a register for setting the values of the period T and the N,
The power saving shift control means includes a logic circuit that outputs the output pulse of the N-shot multivibrator as a signal for shifting to power saving and the reset pulse only when the job execution signal is inactive.
The image forming apparatus according to claim 1.
JP2011016106A 2011-01-28 2011-01-28 Image forming apparatus Active JP5456705B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011016106A JP5456705B2 (en) 2011-01-28 2011-01-28 Image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011016106A JP5456705B2 (en) 2011-01-28 2011-01-28 Image forming apparatus

Publications (2)

Publication Number Publication Date
JP2012156919A JP2012156919A (en) 2012-08-16
JP5456705B2 true JP5456705B2 (en) 2014-04-02

Family

ID=46838157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011016106A Active JP5456705B2 (en) 2011-01-28 2011-01-28 Image forming apparatus

Country Status (1)

Country Link
JP (1) JP5456705B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6492507B2 (en) * 2014-10-06 2019-04-03 株式会社デンソー Electronic control unit

Also Published As

Publication number Publication date
JP2012156919A (en) 2012-08-16

Similar Documents

Publication Publication Date Title
JP4750564B2 (en) Reset signal generation circuit
JP5359742B2 (en) Power saving control apparatus, image forming apparatus, and program
EP0679981A2 (en) Reset circuit of electronic device
CN110209428B (en) Terminal screen awakening method and device, terminal and storage medium
JP2008097148A (en) Information processor and data saving method
US9830543B2 (en) Information processing apparatus and activation method thereof for cases when setting information that is referred to when the apparatus is activated is rewritten
US11006013B2 (en) Image processing apparatus, having second processor to verify boot program has been altered, method of controlling the same, and storage medium
JP4393954B2 (en) Microcomputer
JP2015135556A (en) Information processor, control method, and control program
JPH1115569A (en) System resetting system
JP2016024660A (en) Information processing device, method for controlling information processing device, and program
JP5456705B2 (en) Image forming apparatus
JP6000238B2 (en) Image forming apparatus
JP6253433B2 (en) Control device
US10033895B2 (en) Printing apparatus having plurality of power states and control method therefor
US20110004745A1 (en) Method of Controlling a Measurement Instrument
US8862911B2 (en) Information processing apparatus, method for avoiding a time-out error
WO2018138798A1 (en) Computer device, task initiation method, and task initiation program
JP4870098B2 (en) Electronic device and control method of electronic device
JP2004070961A (en) Method and system supporting a plurality of event types
US10782769B2 (en) Communication device, communication controlling method, and non-transitory recording medium
JP2011060178A (en) Electronic equipment, image forming apparatus, power supply controller, and power supply control method
JP2008217661A (en) Jog dial input determination method and portable device
JP2008193467A (en) Composite machine
JP2008040879A (en) Key scan circuit and information processor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121221

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20130426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140108

R150 Certificate of patent or registration of utility model

Ref document number: 5456705

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150