JP5440034B2 - Audio equipment - Google Patents
Audio equipment Download PDFInfo
- Publication number
- JP5440034B2 JP5440034B2 JP2009199269A JP2009199269A JP5440034B2 JP 5440034 B2 JP5440034 B2 JP 5440034B2 JP 2009199269 A JP2009199269 A JP 2009199269A JP 2009199269 A JP2009199269 A JP 2009199269A JP 5440034 B2 JP5440034 B2 JP 5440034B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power amplifier
- converter
- circuit
- fets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Description
本発明は、オーディオ信号増幅用パワーアンプの給電電圧を生成する直流/直流変換器を装備するオーディオ装置に関する。 The present invention relates to an audio apparatus equipped with a DC / DC converter that generates a power supply voltage for an audio signal amplification power amplifier.
車載用オーディオ装置は、バッテリ電圧からパワーアンプ給電用の電圧を生成する直流/直流変換器を装備する。該直流/直流変換器の定格電力は、バッテリの標準電源電圧の14.4Vに対応して設定するのが好都合であるが、バッテリ電圧は16.0Vになることがあるので、オーディオ装置はバッテリ電圧の16.0Vに対しても動作保証する必要があり、パワーアンプの電力容量は大きめにして設計される。 The in-vehicle audio device is equipped with a DC / DC converter that generates a power amplifier power supply voltage from a battery voltage. The rated power of the DC / DC converter is conveniently set corresponding to the standard power supply voltage of the battery, 14.4V. However, since the battery voltage may be 16.0V, the audio device is connected to the battery. The operation needs to be guaranteed even for a voltage of 16.0 V, and the power capacity of the power amplifier is designed to be large.
特許文献1は、パワーアンプ及びその給電電圧用の直流/直流変換器を装備するオーディオ装置を開示する(特許文献1図2)。該オーディオ装置では、音量操作量Mが、最小操作量Mmin、閾値Mthd及び最大操作量Mmax(Mmin<Mthd<Mmax)に対し、(a)Mmin≦M<Mthdである場合、バッテリ電圧の14.4Vをそのまま二次出力電圧とし(特許文献1段落0032)、(b)Mthd≦M<Mmaxである場合は、二次出力電圧を直流/直流変換器の出力電圧の16.0Vに切替え(特許文献1段落0034)、(c)上記(b)の後、直流/直流変換器の一次電流が最大値より大きくなると、直流/直流変換器の二次電圧を14.4Vと16.0Vとの中間の値へ下げている(特許文献1段落0042)。
Patent Document 1 discloses an audio device equipped with a power amplifier and a DC / DC converter for its supply voltage (Patent Document 1 FIG. 2). In the audio apparatus, when the volume operation amount M is (a) Mmin ≦ M <Mthd with respect to the minimum operation amount Mmin, the threshold value Mthd, and the maximum operation amount Mmax (Mmin <Mthd <Mmax), the
特許文献1は、上記(c)の場合の直流/直流変換器の一次電流の検出の仕方として、一次電流の磁束を検出したり、一次電流の一部を固定抵抗に分流して、該固定抵抗の電圧を測定したりする(特許文献1段落0025)。 In Patent Document 1, as a method of detecting the primary current of the DC / DC converter in the case of (c), the magnetic flux of the primary current is detected, or a part of the primary current is shunted to a fixed resistor, and the fixed current is detected. The voltage of the resistance is measured (Patent Document 1, paragraph 0025).
特許文献2は、交流電源からアンプ用電力を生成するアンプ電源、オーディオ信号をPWM変調信号へ変換するDSP、及びアンプ電源から電力を供給されるとともにDSPからのオーディオ信号を増幅するパワーアンプを装備するオーディオ装置を開示する(特許文献2図1)。該オーディオ装置では、パワーアンプへの供給電流を検出し、該供給電流について過電流状態が検出されると、過電流状態が解消されるまで、順番に、(a)パワーアンプの入力オーディオ信号のピーク圧縮、(b)入力オーディオ信号の減衰、(c)負荷のスピーカ遮断、及び(d)パワーアンプへの給電停止と、段階を進めていく(特許文献2段落0019〜0021)。 Patent Document 2 is equipped with an amplifier power source that generates amplifier power from an AC power source, a DSP that converts an audio signal into a PWM modulation signal, and a power amplifier that is supplied with power from the amplifier power source and amplifies the audio signal from the DSP An audio device is disclosed (Patent Document 2 FIG. 1). In the audio device, the supply current to the power amplifier is detected, and when an overcurrent state is detected for the supply current, (a) in order of the input audio signal of the power amplifier until the overcurrent state is eliminated. Steps are proceeded with peak compression, (b) attenuation of the input audio signal, (c) load speaker cutoff, and (d) power supply stop to the power amplifier (Patent Document 2, paragraphs 0019 to 0021).
特許文献3は、バッテリから電力を供給されてオーディオ信号を増幅するパワーアンプを装備するオーディオ装置を開示する(特許文献3図1)。該オーディオ装置では、パワーアンプの2つの電力消費状態におけるパワーアンプの給電電流及び給電電圧を測定して、バッテリの無負荷時電圧及び電源抵抗を算出し(特許文献3の(1)〜(3)式)、次に、無負荷時電圧及び電源抵抗に基づき動作保証最大消費電力を算出し(特許文献3の(4)〜(8)式)、次に動作保証最大消費電力からパワーアンプの入力信号のレベル制限値を計算する(特許文献3の(9)式)。そして、パワーアンプの入力側の信号レベル制御回路を制御して、パワーアンプの入力信号がレベル制限値を超えないようにする(特許文献3段落0075)。 Patent Document 3 discloses an audio device equipped with a power amplifier that amplifies an audio signal when power is supplied from a battery (Patent Document 3 FIG. 1). In the audio device, the power amplifier current and voltage supplied in the two power consumption states of the power amplifier are measured, and the no-load voltage and power source resistance of the battery are calculated ((1) to (3) of Patent Document 3). Next, the maximum guaranteed power consumption is calculated based on the no-load voltage and the power supply resistance (equation (4) to (8) in Patent Document 3), and then the maximum power consumption of the power amplifier is calculated from the maximum guaranteed power consumption. The level limit value of the input signal is calculated (Equation (9) in Patent Document 3). Then, the signal level control circuit on the input side of the power amplifier is controlled so that the input signal of the power amplifier does not exceed the level limit value (Patent Document 3, paragraph 0075).
本出願人による特願2008−97635(以下、「先願1」という。)は、車載バッテリとスピーカとの間に介在するパワーアンプユニットを開示する(先願1図1)。該パワーアンプユニットは、変圧器を使用してバッテリ電圧を正負の複数の直流電圧へ変換する直流/直流変換器、交互にオン、オフして向きの反対の一次電流を生成するFET(Field Effect Transistor)対、該FET対のゲート電圧を制御するコントローラ、直流/直流変換器の出力電圧を電源とするパワーアンプ部、及び該パワーアンプ部へ入力するオーディオ信号のミュートを制御するミュート回路を備える。そして、電源オン直後のミュート期間におけるFET対−グラント間を流れる一次電流を監視し、過常な一次電流を検出すると、コントローラへ電源停止制御信号を送って、直流/直流変換器の作動を停止させ、直流/直流変換器やパワーアンプが大電流により損傷するのを防止している(先願1段落0019)。 Japanese Patent Application No. 2008-97635 (hereinafter referred to as “Prior Application 1”) by the present applicant discloses a power amplifier unit interposed between an in-vehicle battery and a speaker (Prior Application 1 FIG. 1). The power amplifier unit includes a DC / DC converter that converts a battery voltage into a plurality of positive and negative DC voltages using a transformer, an FET (Field Effect) that alternately turns on and off to generate a primary current of opposite direction. Transistor) pair, a controller for controlling the gate voltage of the FET pair, a power amplifier unit using the output voltage of the DC / DC converter as a power source, and a mute circuit for controlling mute of the audio signal input to the power amplifier unit . The primary current flowing between the FET and the grant during the mute period immediately after the power is turned on is monitored. When an excessive primary current is detected, a power stop control signal is sent to the controller to stop the operation of the DC / DC converter. Thus, the DC / DC converter and the power amplifier are prevented from being damaged by a large current (paragraph 0019 in the prior application).
本出願人による特願2008−316931(以下、「先願2」という。)は、パワーアンプ、該パワーアンプの温度を検出する温度検出回路(例:サーミスタ)、及びパワーアンプへ入力するオーディオ信号の振幅を温度検出回路の出力に基づき制限するソフトクリッパー回路を装備するオーディオ装置を開示する(先願2図1)。ソフトクリッパー回路は、具体的には、パワーアンプの温度上昇に伴いそれぞれ下降及び上昇する正側制限電圧及び負側制限電圧を生成する生成回路と、パワーアンプへのオーディオ信号の通過点から正側制限電圧点の方へ及び負側制限電圧点からオーディオ信号の入力点の方へ順方向となるように接続された2つのダイオードとを備える。 Japanese Patent Application No. 2008-316931 (hereinafter referred to as “prior application 2”) by the present applicant is a power amplifier, a temperature detection circuit (eg, a thermistor) for detecting the temperature of the power amplifier, and an audio signal input to the power amplifier. An audio device equipped with a soft clipper circuit that limits the amplitude of the signal based on the output of the temperature detection circuit is disclosed (prior application 2 FIG. 1). Specifically, the soft clipper circuit includes a generation circuit that generates a positive limit voltage and a negative limit voltage that decrease and increase as the temperature of the power amplifier increases, and a positive side from the passing point of the audio signal to the power amplifier. And two diodes connected in a forward direction toward the limit voltage point and from the negative limit voltage point toward the audio signal input point.
特許文献1のオーディオ装置は、直流/直流変換器の出力電圧を16.0Vにしている期間に、直流/直流変換器の一次電流が最大値より大きくなると、直流/直流変換器の出力電圧を16.0Vより低い値へ下げる。特許文献1のオーディオ装置は、10Aのヒューズを使用して、一次電流が10Aを超えるのを回避しており(特許文献1段落0072〜0074)、一次電流が約50Aに達するハイパワーアンプへの適用は意図していない。また、パワーアンプによっては、給電圧(直流/直流変換器の出力電圧)が下がると、作動に支障が生じることがある。さらに、直流/直流変換器の一次電流を検出するためには、磁束計や分流回路が必要になる。 When the primary current of the DC / DC converter becomes larger than the maximum value during the period when the output voltage of the DC / DC converter is set to 16.0V, the audio device disclosed in Patent Document 1 increases the output voltage of the DC / DC converter. Reduce to a value lower than 16.0V. The audio device of Patent Document 1 uses a fuse of 10A to avoid the primary current from exceeding 10A (Patent Document 1, paragraphs 0072 to 0074), and to the high power amplifier in which the primary current reaches about 50A. Application is not intended. Further, depending on the power amplifier, when the supply voltage (the output voltage of the DC / DC converter) decreases, the operation may be hindered. Furthermore, a magnetometer and a shunt circuit are necessary to detect the primary current of the DC / DC converter.
バッテリ電圧は常時の14.4Vから16.0Vへ上昇することがあり、パワーアンプは、16.0Vのバッテリ電圧に対しても動作保証する必要がある。これに対し、特許文献2のオーディオ装置では、パワーアンプへの供給電流の過電流状態を検出して、過電流状態が解消されるまで、順番に、(a)パワーアンプの入力オーディオ信号のピーク圧縮、(b)入力オーディオ信号の減衰、(c)負荷のスピーカ遮断、及び(d)パワーアンプへの給電停止と、段階を進めるが、(c)及び(d)はパワーアンプは作動停止してしまい、パワーアンプの動作を保証する対策とはならない。特許文献2は、パワーアンプの入力オーディオ信号のピーク圧縮及び入力オーディオ信号の減衰について言及しているが、それらを具体的に実現する構成を開示していない。また、パワーアンプへの供給電流(直流/直流変換器の二次電流)を測定するために、特許文献1の直流/直流変換器の一次電流の検出のように、磁束計や分流回路等の電流検出専用の回路を追加する必要がある。 The battery voltage may rise from the usual 14.4V to 16.0V, and the power amplifier needs to guarantee the operation even for the battery voltage of 16.0V. On the other hand, in the audio device of Patent Document 2, the peak of the input audio signal of the power amplifier is sequentially detected until the overcurrent state of the supply current to the power amplifier is detected and the overcurrent state is resolved. Compression, (b) input audio signal attenuation, (c) load loudspeaker shutoff, and (d) power supply to power amplifier stop, but steps (c) and (d) stop power amplifier operation This is not a measure to guarantee the operation of the power amplifier. Patent Document 2 refers to peak compression of the input audio signal of the power amplifier and attenuation of the input audio signal, but does not disclose a configuration that specifically realizes them. Further, in order to measure the current supplied to the power amplifier (secondary current of the DC / DC converter), as in the detection of the primary current of the DC / DC converter of Patent Document 1, a magnetometer, a shunt circuit, etc. It is necessary to add a circuit dedicated to current detection.
特許文献3のオーディオ装置は、パワーアンプの入力信号レベルを制限することは開示するものの、具体的な制限回路を開示していないとともに、バッテリの無負荷時電圧及び電源抵抗を算出するために、パワーアンプの2つの電力消費状態におけるパワーアンプの給電電流及び給電電圧を測定する必要があり、処理が複雑になる。 Although the audio device of Patent Document 3 discloses limiting the input signal level of the power amplifier, it does not disclose a specific limiting circuit, and in order to calculate the no-load voltage and power supply resistance of the battery, It is necessary to measure the power supply current and power supply voltage of the power amplifier in the two power consumption states of the power amplifier, which complicates the processing.
先願1はパワーアンプの一次電流を制御するFET対を開示するが、先願1の装置は、電源オン直後のミュート期間の異常電流に対処して、異常電流検出時は、直流/直流変換器の作動を停止するものである。バッテリ電圧が正常範囲内の高目になっているときにパワーアンプをその電力容量内に収めて動作保証するものではない。 Prior application 1 discloses an FET pair for controlling the primary current of a power amplifier. However, the apparatus of prior application 1 copes with an abnormal current in a mute period immediately after power-on, and performs DC / DC conversion when detecting an abnormal current. The operation of the vessel is stopped. When the battery voltage is high within the normal range, the operation is not guaranteed by placing the power amplifier within the power capacity.
先願2の装置は、パワーアンプの温度上昇に対処して、パワーアンプへのオーディオ信号の振幅を制限するものである。バッテリ電圧が正常範囲内の高目になっているときにパワーアンプをその電力容量内に収めて動作保証するものではない。 The device of the prior application 2 copes with the temperature rise of the power amplifier and limits the amplitude of the audio signal to the power amplifier. When the battery voltage is high within the normal range, the operation is not guaranteed by placing the power amplifier within the power capacity.
本発明の目的は、直流/直流変換器の低目の入力電圧に対して設定した定格電力に基づき設計したパワーアンプについて直流/直流変換器の入力電圧が正常範囲の高目になったときにも動作保証できるようにしたオーディオ装置を提供することである。 The object of the present invention is to provide a power amplifier designed based on the rated power set for the lower input voltage of the DC / DC converter, when the input voltage of the DC / DC converter becomes higher in the normal range. It is also to provide an audio device that can guarantee the operation.
本発明によれば、直流/直流変換器の変圧器の一次電流の増減に対応して充放電する積分器と、パワーアンプへ入力させるオーディオ信号について、その振幅を制限する振幅制御部とを用意する。そして、振幅制御部における振幅の制限値を積分器の出力に基づき制御する。 According to the present invention, an integrator for charging / discharging corresponding to the increase / decrease of the primary current of the transformer of the DC / DC converter and an amplitude control unit for limiting the amplitude of the audio signal input to the power amplifier are prepared. To do. The amplitude limit value in the amplitude control unit is controlled based on the output of the integrator.
本発明のオーディオ装置は、変圧器を使用して単一の入力直流電圧を正及び負の出力直流電圧へ変換する直流/直流変換器、前記変圧器の一次電流が所定の閾値以上であるか否かに応じて充放電されるコンデンサをもつ積分器、前記積分器の出力に基づき前記オーディオ信号の振幅を制御する振幅制御部、前記出力直流電圧を電源として前記振幅制御部からの入力オーディオ信号を増幅するパワーアンプ、オン、オフにより前記変圧器における第1の方向の一次電流を通過及び遮断する第1のFET、オン、オフにより前記変圧器における第1の方向とは逆方向の一次電流を通過及び遮断する第2のFET、前記第1及び第2のFETを交互にオンさせるゲート信号を前記第1及び第2のFETへ供給するFET制御部、オン期間の前記第1及び第2のFETの端子電圧の対応電圧が印加される対応電圧印加部、及び前記対応電圧に応じてオン、オフして前記コンデンサの充放電を制御するスイッチング素子、を備え、前記第1及び第2のFETは前記直流/直流変換器の要素であることを特徴とする。 The audio apparatus of the present invention is a DC / DC converter that converts a single input DC voltage into positive and negative output DC voltages using a transformer, and whether the primary current of the transformer is equal to or greater than a predetermined threshold. An integrator having a capacitor that is charged or discharged depending on whether or not, an amplitude control unit that controls the amplitude of the audio signal based on the output of the integrator, and an input audio signal from the amplitude control unit using the output DC voltage as a power source A first FET that passes and blocks a primary current in the first direction in the transformer by turning on and off, and a primary current in a direction opposite to the first direction in the transformer by turning on and off FET control section for supplying the first and second FET with a gate signal for alternately turning on the first FET and the second FET, and the first FET in the on period. And a corresponding voltage applying unit to which a corresponding voltage of the terminal voltage of the second FET is applied, and a switching element that is turned on and off according to the corresponding voltage to control charging and discharging of the capacitor, The second FET is an element of the DC / DC converter.
本発明によれば、パワーアンプへ入力させるオーディオ信号について、その振幅を直流/直流変換器の変圧器の一次電流に基づき制御するので、すなわち、パワーアンプの給電圧を下げなくて済むので、パワーアンプの作動を保持することができるととともに、直流/直流変換器の一次電圧が高目になっても、パワーアンプに定格電力を上回る電力がかかるのを抑制することができる。 According to the present invention, the amplitude of the audio signal input to the power amplifier is controlled based on the primary current of the transformer of the DC / DC converter, that is, it is not necessary to lower the supply voltage of the power amplifier. The operation of the amplifier can be maintained, and even if the primary voltage of the DC / DC converter becomes high, it is possible to suppress the power amplifier from being applied with power exceeding the rated power.
図1は車載オーディオシステム10の主要部構成図である。車載オーディオシステム10はパワーアンプユニット11、センターユニット12、車載バッテリ13及びスピーカ14を備える。センターユニット12は、CDやラジオ等のオーディオ信号をパワーアンプユニット11へ送る。パワーアンプユニット11は車載バッテリ13から電力の供給を受ける。車載バッテリ13は、自動車の発電機により充電され、車載オーディオシステム10だけなく、自動車のエアコンやヘッドライト等の電装品へも電力を供給する。車載バッテリ13の定格電圧は14.4Vであり、状況によっては16.0Vに上昇する。センターユニット12は、その電源がオンになると、P−Con(パワーコントロール信号)をパワーアンプユニット11へ送る。
FIG. 1 is a configuration diagram of a main part of an in-
パワーアンプユニット11において、センターユニット12からのオーディオ信号はゲイン回路19に入力され、ゲイン回路19は、ユーザからの指示音量に対応する利得でオーディオ信号を増幅してから、ソフトクリッパー回路20へ送る。ソフトクリッパー回路20の詳細は図3で後述する。パワーアンプ部21は、ソフトクリッパー回路20からのオーディオ信号を増幅して、スピーカ14へ出力し、スピーカ14は、入力オーディオ信号に対応する音声を出力する。パワーアンプ部21は例えば約50Aのハイパワーアンプとすることができる。
In the
DC/DCコンバータ電源25は、車載バッテリ13から単一電圧を供給され、制御回路26からのゲート信号によりFET(Field Effect Transistor)44,45(図2及び図5)のオン、オフを制御されて、単一の入力電圧を正及び負の電圧(±B。図2参照)へ変換する。±Bはパワーアンプ部21の電源として使用する。
The DC / DC
電源コントロール回路27は、車載オーディオシステム10の電源スイッチのオンに伴い、センターユニット12からP−Con信号を入力され、これに伴い、制御回路26へ制御開始信号を送って、DC/DCコンバータ電源25にその作動を開始させる。電源コントロール回路27は、車載オーディオシステム10の電源スイッチがオフになって、センターユニット12からP−Con信号が消失すると、制御回路26を介してDC/DCコンバータ電源25の作動を中止させる。
The
大電流検出回路31は、DC/DCコンバータ電源25の一次電流を監視し、大電流(後述の図7のLbより大の電流)の期間と小電流の期間とを区別して積分回路32の充放電を制御する。積分回路32の出力はクリッパー制御回路33へ送られる。温度素子34はDC/DCコンバータ電源25の温度を検出し、検出信号をクリッパー制御回路33へ送る。クリッパー制御回路33は、積分回路32及び温度素子34からの入力信号に基づきソフトクリッパー回路20及び制御回路26を制御する。大電流検出回路31、積分回路32及びクリッパー制御回路33については、後述の図3及び図4において詳説する。
The large
過電流等各種異常保護回路37はパワーアンプ部21の過電流や温度等を監視し、それらについて異常状態が検出されれば、制御回路26へ制御信号を送り、制御回路26を介してDC/DCコンバータ電源25の作動を停止したりする。
Various
図2はパワーアンプユニット11のDC/DCコンバータ電源25を中心にして車載オーディオシステム10の主要部の概略構成を示す図である。変圧器42は一次側及び二次側にそれぞれ3つの端子を備える。該3つの端子とは、両端端子及び中間端子である。コンデンサ43は、+側端子を車載バッテリ13の+側端子と変圧器42の一次側の中間端子とへ接続され、−側端子をアースへ接続されている。車載バッテリ13の−側端子はアースへ接続されている。FET44は、変圧器42の一次側コイルの一端とアースとの間に介在し、FET45は変圧器42の一次側コイルの他端とアースとの間に介在する。
FIG. 2 is a diagram showing a schematic configuration of a main part of the in-
変圧器42の二次側コイルの両端端子はダイオードブリッジ49の1対の入力端子へ接続され、中間端子はアースへ接続されている。コンデンサ50,51は直列接続され、直列接続の両端は変圧器42の二次側コイルの1対の出力端子へ接続されている。コンデンサ51,52の接続点はアースへ接続されている。ダイオードブリッジ49は、変圧器42の交流の二次電流から2つの整流電流を生成し、該2つの整流電流によりそれぞれコンデンサ50,51を充電する。これにより、コンデンサ50,51の直列接続の両端には±Bの電圧がそれぞれ生成される。±BはAVR(直流安定化電源回路)54,55へ供給されて、AVR54,55は±15Vの電圧をそれぞれ生成する。±B並びにAVR54及びAVR55の出力電圧はパワーアンプ部21へその電力用として供給される。
Both terminals of the secondary coil of the
図3はソフトクリッパー回路20及びクリッパー制御回路33の詳細な回路図である。図3及び後述の図5の回路図の符号において、Rは抵抗、THはサーミスタ、Trはトランジスタ、Oは演算増幅器、Cはコンデンサ、Kはコイル、FはFET(Field Effect Transistor)、Dはダイオードをそれぞれ意味する。抵抗及びサーミスタ等の素子名は省略して、符号のみを使って、説明を行う。なお、各素子間の接続は、図3及び図5の記載のとおりであるので、構成の説明は省略する。また、Va1〜Va4(図3)、Vb1〜Vb9(図5:Vb6は無し)、Vc1,Vc2(図5)は回路上の各点の電圧を示す。I1は変圧器42(図2)の一次電流を示す。
FIG. 3 is a detailed circuit diagram of the
図3の説明の前に、図4について説明する。図4はソフトクリッパー回路20の入出力特性を示す。横軸がソフトクリッパー回路20に入力される入力信号VinのレベルViであり、縦軸がソフトクリッパー回路20から出力される出力信号VoutのレベルVoである。Voはパワーアンプ部21の入力でもある。なお、Vin,Voutは図3のR104のゲイン回路19側端子及びR105側端子の電圧を意味する。
Prior to the description of FIG. 3, FIG. 4 will be described. FIG. 4 shows the input / output characteristics of the
図4において、Vtはソフトクリッパー回路20によりソフトクリップ処理がなされる場合の出力信号レベルVoのピーク値(振幅制限値)である。つまり、出力信号Voutにおいてはピーク値Vtを上回る部分についてクリップされている。Vp及びVminはピーク値Vtの最大値及び最小値である。すなわちピーク値Vtは、ソフトクリッパー回路20の作動により最大ピーク値Vp及び最小ピーク値Vminの間で変化する(Vmin≦Vt≦Vp)。ここでは、最大ピーク値Vpとピーク値Vtとの差ΔV(=Vp−Vt)をピーク値がVtである場合のクリップ量という。最大ピーク値Vpは、パワーアンプ部21がその設定増幅率を維持して増幅することができる最大入力電圧である。最小ピーク値Vminとしては、クリップによる音量感の変化を感じさせない範囲内での最低のレベルが該当する。
In FIG. 4, Vt is a peak value (amplitude limit value) of the output signal level Vo when soft clip processing is performed by the
図3において、検出量入力部60及びクリップ量指示部61はクリッパー制御回路33(図1)を構成する。積分回路32(図1)の出力電圧は検出量入力部60のR67とR68との接続点(Va1の測定点)へ供給される。検出量入力部60はTH75を備えるが、TH75は、温度素子34を構成し、DC/DCコンバータ電源25の温度を検出する。TH75は、高温になるほど、抵抗値を低減させる。クリッパー制御回路33は、積分回路32からの出力の他に、TH75の出力に応じて、ソフトクリッパー回路20におけるオーディオ信号の振幅制限を制御するようになっている。なお、TH75は、DC/DCコンバータ電源25の温度の代わりに、パワーアンプ部21の温度を検出するものであってもよい。その場合は、前述の先願2のように、図3の回路はパワーアンプ部21の温度に応じてパワーアンプ部21へのオーディオ信号の振幅を制御することになる。積分回路32の出力によるクリッパー制御回路33の作動説明に先立ち、TH75の出力によるパワーアンプ部21へのオーディオ信号の振幅制御について説明する。
In FIG. 3, the detection
TH75の抵抗値は、DC/DCコンバータ電源25の温度U(後述の図6の期間と区別するために、温度については"U"を、期間については"T"をそれぞれ使用する。)が温度制限値Ucを下回っている間は、所定値を超えているので、Tr80はオン状態である。このため、Tr80のエミッタ電圧Va1はTr79をオン状態とするまで下降することはなく、Tr79はオフ状態を維持する。このとき、Tr97、Tr110及びTr111はオフ状態にあり、Tr97のコレクタ電圧Va3は6[V]、Tr110のエミッタ電圧Va4は5[V]、Tr111のベース電圧Va5及びエミッタ電圧Va6はそれぞれ−6[V]及び−5[V]である。 The resistance value of TH75 is the temperature U of the DC / DC converter power supply 25 (in order to distinguish from the period of FIG. 6 described later, “U” is used for temperature and “T” is used for the period). While it is below the limit value Uc, it exceeds the predetermined value, so Tr80 is in the on state. Therefore, the emitter voltage Va1 of Tr80 does not decrease until Tr79 is turned on, and Tr79 maintains the off state. At this time, Tr97, Tr110, and Tr111 are in an OFF state, the collector voltage Va3 of Tr97 is 6 [V], the emitter voltage Va4 of Tr110 is 5 [V], and the base voltage Va5 and emitter voltage Va6 of Tr111 are −6 [ V] and -5 [V].
この後、DC/DCコンバータ電源25の温度Uが温度制限値Ucに達すると、TH75の抵抗値は所定値以下となるので、Tr80はオフ状態となり、電圧Va1が下降し、Tr79がオン状態となる。さらにDC/DCコンバータ電源25の温度UがUcを超えると、TH75の抵抗値が減少し、Tr79のコレクタ電流が増加し、電圧Va2が上昇する。すなわち、温度UのUcからの増大量ΔUが、電圧Va2の増大量ΔVa2となって現れることになる。このようにしてTH75は、DC/DCコンバータ電源25の温度Uが温度制限値Uc以上の場合に、温度Uに応じた電圧Va2を、温度検出信号として出力する。
Thereafter, when the temperature U of the DC / DC
DC/DCコンバータ電源25の温度UがUcに達すると、電圧Va2によってTr97がオン状態となる。この状態において電圧Va2がさらに上昇すると、Tr97のコレクタ電流が増加してコレクタ−エミッタ間電圧が小さくなり、Tr97のコレクタ電圧Va3が+6[V]よりも小さくなるとともに、Tr111のベース電圧Va5が−6[V]よりも大きくなる。この電圧Va3はR91を介してTr110のベースに対しプラス側制御電圧として印加される。電圧Va5はTr111のベースに対しマイナス側制御電圧として印加される。このようにして、クリッパー制御回路33は、DC/DCコンバータ電源25の温度Uが温度制限値Uc以上の場合に、TH75からの温度検出信号Va2のレベルに応じたレベルの制御電圧をソフトクリッパー回路20に出力する。
When the temperature U of the DC / DC
電圧Va3が+6[V]より小さくなると、Tr110はオン状態となる。そしてTr110の特性に従い、電圧Va3の減少分だけ、電圧Va4は5[V]よりも小さくなる。同様に、電圧Va5が−6[V]より大きくなると、Tr111はオン状態となる。そして、Tr111の特性に従い、電圧Va5の増加分だけ、電圧Va6は−5[V]よりも大きくなる。すなわち、DC/DCコンバータ電源25の温度Uが温度制限値Uc以上の場合には、D115のカソード電圧及びD116(図3)のアノード電圧は、DC/DCコンバータ電源25の温度Uの増加に応じて減少及び増加する。これに伴い、D115及びD116を導通させるD115及びD116のアノード及びカソード電圧も減少及び増加する。これに応じて、クリップ量ΔVが増加する。このようにして、ソフトクリッパー回路20は、クリッパー制御回路33からの制御電圧に基づき、DC/DCコンバータ電源25の温度Uが温度制限値Uc以上の場合、DC/DCコンバータ電源25の温度Uが増加するほど、クリップ量ΔVを増加させ、ピーク値Vtを減少させる。
When the voltage Va3 becomes smaller than +6 [V], the Tr 110 is turned on. Then, according to the characteristics of Tr110, the voltage Va4 becomes smaller than 5 [V] by the decrease of the voltage Va3. Similarly, when the voltage Va5 becomes larger than −6 [V], the Tr 111 is turned on. Then, according to the characteristics of Tr111, the voltage Va6 becomes larger than −5 [V] by the increase of the voltage Va5. That is, when the temperature U of the DC / DC
これによれば、例えば図4に示すように、ピークレベルが最大ピーク値Vpである入力信号の波形118が入力された場合、DC/DCコンバータ電源25の温度Uが温度制限値Uc以下であれば出力信号の波形119のようにクリップされることはないが、DC/DCコンバータ電源25の温度Uが温度制限値Ucを上回った場合には、波形120のように、温度Uに対応するクリップ量ΔVだけクリップされる。クリップの形態は、D115及びD116の特性により、上述のソフトクリップとなる。最大振幅値Vtは温度Uが増加するほど下降し、波形121のように、最小値Vminまで下降することが可能である。最小値VminはR102及びR103により決定することができる。
According to this, for example, as shown in FIG. 4, when the
すなわちTH75、クリッパー制御回路33、及びソフトクリッパー回路20は、DC/DCコンバータ電源25の温度が温度制限値Ucを超えて上昇することのないように、DC/DCコンバータ電源25の温度が温度制限値Ucに達した場合には、DC/DCコンバータ電源25の温度に基づいてクリップ量ΔVを調整し、DC/DCコンバータ電源25の温度を温度制限値Ucに維持させるフィードバック制御を行う。TH75が、DC/DCコンバータ電源25ではなく、パワーアンプ部21の温度を検出する場合も、同様である。
That is, the TH 75, the
ソフトクリッパー回路20によれば、最小ピーク値Vminを、クリップによる音量感の変化を感じさせないレベルの範囲内で設定するようにしたため、音量感やパワー感をさほど変化させることなく、オーディオ信号の振幅制限を達成することができる。
According to the
また、ピーク値を制限するクリップの形態として、ソフトクリップを行うようにしたため、大音量の入力信号の原型を保ちながら、大音量を楽しむユーザに対して音量感の変化や低域におけるパンチ力の劣化をさほど感じさせることがない。 In addition, as a form of clip that restricts the peak value, soft clipping is performed, so that while maintaining the original volume of the input signal with a large volume, a change in volume feeling and a punching power at low frequencies can be achieved for users who enjoy a large volume. There is no much deterioration.
さらに、ソフトクリッパー回路20によれば、従来の信号レベルを制限するリミッタ回路(ソフトクリッパーのように、制限レベルの近傍の波形を曲線状にするのではなく、制限レベルで直線的にカットするもの。)において増大する傾向にあり、高域用スピーカであるツイータに対する負荷を増大させ、ツイータの破損を生じさせるおそれのある不要な高周波成分を低減させることができる。
Further, according to the
図5はDC/DCコンバータ電源25の一部、大電流検出回路31及び積分回路32を含む範囲の詳細な回路図、図6は図5のDC/DCコンバータ電源25及び大電流検出回路31の複数の所定点における電圧波形図である。各素子間の接続は図5に示すとおりであるので、その説明は省略する。図6を参照しつつ、図5の回路の作動について説明する。
5 is a detailed circuit diagram of a range including a part of the DC / DC
制御回路26は、FET44,45のゲート電圧Vb1,Vb2を出力する。Vb1,Vb2は、図6に示すように、ロー、ハイの2値信号であり、Vb1,Vb2のハイの期間Tonでは、FET44,45はオンになり、Vb1,Vb2のローの期間Toffでは、FET44,45はオフになる。Ton<Toffであり、Td=Toff−Tonとすると、FET44,45は、交互にオンになるとともに、各Tonの前後に、共にオフになるTd(デッドタイム)が存在している。D134,D135のカソード側電圧Vb5は、Vb1,Vb2の内の高い方の電圧に維持される(図6のVb5)。
The
FET44,45のオン、オフに伴い、変圧器42(図2)の一次電流は通過及び遮断される。FET44,45のオン期間では、FET44,45のソース電圧Vb3,Vb4は下降し、FET44,45のオフ期間では、FET44,45のソース電圧Vb3,Vb4は上昇する(図6のVb3,Vb4)。FET44のオン、オフは、変圧器42における第1の方向の一次電流を通過及び遮断する。FET45のオン、オフは、変圧器42における第1の方向とは逆方向の一次電流を通過及び遮断する。換言すれば、逆方向の一次電流とは、第1の方向の一次電流が変圧器42において作る磁束の向きとは反対向きの磁束を作る一次電流のことである。FET44,45のオン期間のソース−ドレイン間のオン抵抗値は一定であるので、FET44,45のオン期間では、FET44,45のソース側電圧Vb3,Vb4は一次電流の増減に応じて増減する(図6のVb3,Vb4の上向き矢印及び破線)。FET44,45のオンからオフへの切替に伴い、その切替直後のデッドタイムTdでは、K124,K123には逆方向の誘起電圧が生じて、Vb4,Vb3はFET45,FET44のオン時のVb4,Vb3よりも下降する(図6のVb4,Vb3のボトム)。
As the
D136,D137のアノード側の電圧Vb7は、Vb3,Vb4の内の低い方の電圧となり、デッドタイムTdを除き一次電流の増減に伴い増減する値となる(図6のVb7の矢印及び波線)。図6のVb7の波形は、説明の便宜上の波形であり(C146がないと仮定したとき波形)、現実は、C146の端子電圧Vb8となる。 The voltage Vb7 on the anode side of D136 and D137 is the lower one of Vb3 and Vb4, and becomes a value that increases and decreases with the increase and decrease of the primary current except for the dead time Td (the arrow and broken line of Vb7 in FIG. 6). The waveform of Vb7 in FIG. 6 is a waveform for convenience of explanation (a waveform when it is assumed that there is no C146), and is actually the terminal voltage Vb8 of C146.
図7は変圧器42の一次電流と図5の大電流検出回路31及び積分回路32の複数の所定点における電圧波形図である。なお、前述の図6の時間軸では、FET44,45のゲート信号Vb1,Vb2は30kHzであって、Tonが数十μsecの大きさで示されているのに対し、図7の時間軸では、ユーザが実際に音楽を聞いている場合に対応させており、P0〜P4の時間間隔は数msec〜数十msecである。図7を参照しつつ、図5の回路の作動についての説明を続ける。
FIG. 7 is a voltage waveform diagram at a plurality of predetermined points of the primary current of the
図7において、Laは一次電流I1の定格電流、Lbは一次電流I1の許容最大電流である(La<Lb)。I1には、音楽再生中、数msec〜数十msecの時間単位で上昇する上昇電流P0〜P4が出現することがある。P0,P4≦Lbであり、P1,P2,P3>Lbであると想定する。I1について、t1より前の期間及びt3より後の期間は小電流期間であり、t1〜t3の期間は大電流期間である。 In FIG. 7, La is the rated current of the primary current I1, and Lb is the allowable maximum current of the primary current I1 (La <Lb). I1 may have rising currents P0 to P4 that rise in units of several milliseconds to several tens of milliseconds during music playback. Assume that P0, P4 ≦ Lb, and P1, P2, P3> Lb. Regarding I1, the period before t1 and the period after t3 are small current periods, and the period from t1 to t3 is a large current period.
時刻t1において、C146の端子電圧Vb8が所定値以上になるのに伴い、Tr149がオフからオンに切替わり、Tr149のコレクタ電圧Vc1がハイからローへステップ状に立ち下がる。 At time t1, as the terminal voltage Vb8 of C146 becomes equal to or higher than a predetermined value, Tr149 is switched from OFF to ON, and the collector voltage Vc1 of Tr149 falls stepwise from high to low.
Vc1のハイからローへの切替わりにより、Tr158がオフからオンへ切替わり、C161の出力端子164側電圧Vc2は、Tr158を介する放電により所定の時定数で下降開始する。
By switching Vc1 from high to low, Tr158 is switched from off to on, and the
時刻t2において、Vc2は、最小値に達し、以降、その値をTr158のオン期間中、保持する。 At time t2, Vc2 reaches the minimum value, and thereafter holds that value during the ON period of Tr158.
時刻t3において、C146の端子電圧Vb8が所定値未満に戻るのに伴い、Tr149がオンからオフに切替わり、Tr149のコレクタ電圧Vc1がローからハイへステップ状に立ち上がる。 At time t3, as the terminal voltage Vb8 of C146 returns to less than a predetermined value, Tr149 is switched from ON to OFF, and the collector voltage Vc1 of Tr149 rises in a step shape from low to high.
Vc1のローからハイへの切替わりにより、Tr158がオンからオフかへ切替わり、C161の出力端子164側電圧Vc2は、R153を介する充電電流により所定の時定数で上昇開始する。時刻t4においてVc2は、時刻t1以前の値に復帰して、以降、その値をTr158のオフ期間中、保持する。
By switching Vc1 from low to high, Tr158 is switched from on to off, and the
図7のVc2において、T1〜T4の各期間の意味は次のとおりである。
T1:一次電流I1>Lbとなった時からソフトクリッパー回路20におけるオーディオ信号振幅制限を開始するまでの遅延期間。T1は、単発大電流のI1に対し、オーディオ信号振幅制限開始を保留する時間である。
T2:ソフトクリッパー回路20におけるオーディオ信号振幅制限の解除期間。解除期間T2をかけて、パワーアンプ部21へのオーディオ信号の振幅制限が徐々に解除されるので、スピーカ14からの音声の音量は緩やかにクリップ前のものへ緩やかに復帰する。
T3:ソフトクリッパー回路20におけるオーディオ信号振幅制限の実施期間。
T4:ソフトクリッパー回路20におけるオーディオ信号振幅制限の非実施期間。
In Vc2 of FIG. 7, the meanings of the periods T1 to T4 are as follows.
T1: A delay period from when the primary current I1> Lb is reached until the audio signal amplitude limit in the
T2: An audio signal amplitude restriction release period in the
T3: An implementation period of audio signal amplitude limitation in the
T4: The audio signal amplitude limit non-execution period in the
Vc2は、すなわち、積分回路32の出力端子164の電圧は、図3のVb2の箇所へ供給される。一次電流が許容最大電流Lbを超えると、Tr158がオンになり、これに伴い図3のTr79がオンになる。TH75について前述したように、DC/DCコンバータ電源25の温度が温度制限値Ucを超えて上昇することのないように、DC/DCコンバータ電源25の温度が温度制限値Ucに達した場合には、ソフトクリッパー回路20において、DC/DCコンバータ電源25の温度に基づいてクリップ量ΔVを調整し、DC/DCコンバータ電源25の温度を温度制限値Ucに維持させるフィードバック制御を行う。これと同様に、積分回路32の出力端子164の電圧についても、該電圧が図3のVb2の箇所へ供給された場合、Tr158によるオン、オフは、変圧器42の一次電流が許容最大電流Lbを超えて上昇することのないように、変圧器42の一次電流が許容最大電流Lbに達した場合には、ソフトクリッパー回路20において、変圧器42の一次電流に基づいてクリップ量ΔVを調整し、変圧器42の一次電流を許容最大電流Lbに維持させるフィードバック制御が行われる。
Vc2, that is, the voltage at the
このようなフィードバック制御により、フィードバック制御後の一次電流I1'は、図7の一番下に示すように、P1〜P3においてもLb以下に保持される。 By such feedback control, the primary current I1 ′ after the feedback control is maintained at Lb or less in P1 to P3 as shown at the bottom of FIG.
図8は別の車載オーディオシステム200の構成図である。車載オーディオシステム200において、車載オーディオシステム10(図1)の要素と同一の要素は、車載オーディオシステム10における対応要素に付けた符号と同一の符号で指示して、それらの説明は省略する。
FIG. 8 is a configuration diagram of another in-
車載オーディオシステム200はパワーアンプユニット201を備える。パワーアンプユニット201において、車載オーディオシステム10(図1)のパワーアンプユニット11における要素と同一の要素はパワーアンプユニット11における対応要素と同一符号で指示して、それらの説明は省略する。車載オーディオシステム10のパワーアンプユニット11に対するパワーアンプユニット201の相違点について説明する。
The in-
パワーアンプユニット201では、積分回路32の出力は、クリッパー制御回路33ではなく、過電流等各種異常保護回路37へ送られる。過電流等各種異常保護回路37は、本来的には、パワーアンプ部21における過電流を検知すると、この検知信号を制御回路26へ送って、制御回路26におけるゲート信号の生成を中止させ、これにより、DC/DCコンバータ電源25の作動を停止させるものである。
In the
パワーアンプユニット201の過電流等各種異常保護回路37は、さらに、積分回路32からの入力に基づく検知信号を制御回路26へ送る。制御回路26は、過電流等各種異常保護回路37からの検知信号に対し、T4,T1期間(図7のVc2の段を参照)では、正常にFET44,45のゲートへゲート信号Vb1,Vb2を供給し、この結果、DC/DCコンバータ電源25は正常に電圧変換を行っている。
Various
T3期間の開始に伴い、制御回路26は、FET44,45のゲートへのゲート信号Vb1,Vb2の供給を中止する。この結果、DC/DCコンバータ電源25の出力電圧は0となり、パワーアンプ部21の作動は停止する。また、Vb1,Vb2の供給中止に伴い、大電流検出回路31の入力が消失し、大電流検出回路31及び積分回路32は実質的に作動不能になって、その作動再開が困難になってしまう。そこで、クリッパー制御回路33は、T3期間開始から所定時間Txの経過を測定するとともに(Tx<標準的なT3か、Tx≒標準的なT3。)、ラッチにT3期間開始直後の検知信号を保持して、Txの間、保持する。
With the start of the T3 period, the
そして、所定時間Tx経過後に、検知信号を一旦、T3期間の開始直前のものへ戻してみる。Vc2が立ち上がらないようであれば、再び、検知信号を、T3期間の開始直後の戻し、DC/DCコンバータ電源25の出力電圧を0にする。これに対し、Vc2が立ち上がるようであれば、検知信号をT3期間の開始直前のものに維持して、制御回路26にFET44,45のゲートへのゲート信号Vb1,Vb2の供給を再開させ、DC/DCコンバータ電源25及びパワーアンプ部21の作動を再開させる。再開後の過電流等各種異常保護回路37から制御回路26への検知信号は作動再開後の積分回路32の出力に基づくものにする。
Then, after the predetermined time Tx has elapsed, the detection signal is temporarily returned to the one immediately before the start of the T3 period. If Vc2 does not rise, the detection signal is returned again immediately after the start of the T3 period, and the output voltage of the DC / DC
図9はオーディオ装置220のブロック図である。オーディオ装置220の具体例はパワーアンプユニット11である。オーディオ装置220は、直流/直流変換回路221、積分器222、振幅制御部223及びパワーアンプ224を備える。
FIG. 9 is a block diagram of the
直流/直流変換回路221は、変圧器226を使用して、単一の入力直流電圧を正及び負の出力直流電圧へ変換する。積分器222は、変圧器226の一次電流が所定の閾値以上であるか否かに応じて充放電されるコンデンサ227をもつ。振幅制御部223は、積分器222の出力に基づきオーディオ信号の振幅を制御する。パワーアンプ224は、出力直流電圧を電源として振幅制御部223からの入力オーディオ信号を増幅する。
The DC /
直流/直流変換回路221、積分器222、振幅制御部223及びパワーアンプ224の具体例はそれぞれパワーアンプユニット11のDC/DCコンバータ電源25、積分回路32、クリッパー制御回路33及びパワーアンプ部21である。所定の閾値の具体例は図7のLbである。
Specific examples of the DC /
オーディオ装置220では、直流/直流変換回路221の入力直流電圧が定格値より増大した場合に、直流/直流変換回路221からパワーアンプ224への給電圧の下降で対処せず、該給電圧は定格に保持しつつ、オーディオ信号の振幅レベルの減少により対処することができる。したがって、パワーアンプ224の作動(最大音量)を確保しつつ、パワーアンプ224の各素子の電力を定格値内に収めて、パワーアンプ224の損傷を防止することができる。
In the
典型的には、直流/直流変換回路221が第1及び第2のFET230,231をもち、オーディオ装置220は、さらに、FET制御部232、対応電圧印加部233及びスイッチング素子234を備える。第1のFET230は、オン、オフにより変圧器226における第1の方向の一次電流を通過及び遮断する。第2のFET231は、オン、オフにより変圧器226における第1の方向とは逆方向の一次電流を通過及び遮断する。FET制御部232は、第1及び第2のFET230,231を交互にオンさせるゲート信号を第1及び第2のFET230,231へ供給する。対応電圧印加部233は、オン期間の第1及び第2のFET230,231の端子電圧の対応電圧が印加される。スイッチング素子234は、対応電圧に応じてオン、オフしてコンデンサ227の充放電を制御する。
Typically, the DC /
第1及び第2のFET230,231及びFET制御部232の具体例はそれぞれFET44,45及び制御回路26(図5)である。対応電圧印加部233の具体例はD136,D137,R141及びC146である。スイッチング素子234の具体例はTr158である。
Specific examples of the first and
第1及び第2のFET230,231は一定のオン抵抗をもつ。したがって、オン期間における第1及び第2のFET230,231の端子電圧増減は一次電流の増減に対応する。オン期間における第1及び第2のFET230,231の端子電圧を利用して積分器222の電圧を生成することにより、一次電流検出用に付加する素子を抑制することができる。
The first and
好ましくは、振幅制御部223は制限電圧生成器240、正側ダイオード241及び負側ダイオード242を有している。制限電圧生成器240は、積分器222の出力に応じた正側及び負側制限電圧を生成する。正側ダイオード241は、オーディオ信号の通過点から正側制限電圧点へ順方向となるように通過点及び正側制限電圧点との間に介在する。負側ダイオード242は、負側制限電圧点から通過点へ順方向となるように通過点及び負側制限電圧点との間に介在する。
Preferably, the
制限電圧生成器240,正側ダイオード241及び負側ダイオード242の具体例はそれぞれクリップ量指示部61、D115,D116(図3)である。オーディオ信号の通過点の具体例は図3のR104,R105の接続点である。正側ダイオード241及び負側ダイオード242は、D115,D116について前述したように、オーディオ信号の振幅制限においてソフトクリップ処理を行う。したがって、クリップ直前、すなわち制限レベル到達直前のオーディオ信号は急峻ではなく、滑らかに変化した波形(高周波成分が除去された波形)へ変換され、パワーアンプ224の出力は応答性がよくかつ不要高周波ノイズが低減することになる。
Specific examples of the limiting
典型的には、2つのダイオードが、対応電圧印加部233から第1及び第2のFET230,231の方へ順方向となるように、対応電圧印加部233と第1及び第2のFET230,231との間にそれぞれ介在する。
Typically, the corresponding
該2つのダイオードの具体例はD136,D137(図5)である。対応電圧印加部233には、第1及び第2のFET230,231の端子電圧の内の低い方、すなわちオンになっている方のFETの端子電圧が印加され、該端子電圧は、FETのオン抵抗に一次電流を流したものであり、これにより、該対応電圧印加部233に一次電流に関係する電圧を生成することができる。
Specific examples of the two diodes are D136 and D137 (FIG. 5). The corresponding
図10は別のオーディオ装置250のブロック図である。オーディオ装置250の具体例は車載オーディオシステム200(図8)である。オーディオ装置250は、直流/直流変換器251、パワーアンプ252、積分器253、FET制御部254を備えている。直流/直流変換器251は、変圧器260と、オン、オフにより変圧器260における第1の方向の一次電流を通過及び遮断する第1のFET261と、オン、オフにより直流/直流変換回路221における第1の方向とは逆方向の一次電流を通過及び遮断する第2のFET262とを有し、変圧器260を使用して単一の入力直流電圧を正及び負の出力直流電圧へ変換する。
FIG. 10 is a block diagram of another
パワーアンプ252は、直流/直流変換器251の出力直流電圧を電源として作動し、入力オーディオ信号を増幅する。積分器253は、第1及び第2のFET261,262のオン時の一次電流が所定の閾値以上であるか否かに応じて充放電されるコンデンサ265をもつ。FET制御部254は、第1及び第2のFET261,262を交互にオンさせるゲート信号を積分器253の出力に基づき生成して第1及び第2のFET261,262へ供給する。
The
該オーディオ装置250は、直流/直流変換器251の一次電流に基づき直流/直流変換器251の作動を制御するに当たり、一次電流を検出する構成を簡略化できる。すなわち、一次電流を検出するためには、第1及び第2のFET261,262のオン抵抗を利用するので、分流回路等の追加を省略することができる。
The
本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更(付加及び削除も含む。)が可能であることは言うまでもない。 It goes without saying that the present invention is not limited to the above-described embodiments, and various modifications (including addition and deletion) are possible without departing from the scope of the present invention.
本明細書は様々な範囲及びレベルの発明を開示している。それら発明は、本明細書で説明した様々な技術的範囲及び具体的レベルの各装置及び各方法だけでなく、拡張ないし一般化の範囲で、各装置及び各方法から独立の作用、効果を奏する1つ又は複数の要素を抽出したものや、1つ又は複数の要素を拡張ないし一般化の範囲で変更したものや、さらに、各装置間及び各方法間で1つ又は複数の要素の組合せを入れ換えたものを含む。 This specification discloses various ranges and levels of the invention. In addition to various devices and methods of various technical scopes and specific levels described in the present specification, the present invention has operations and effects independent of each device and each method within the scope of expansion or generalization. Extracting one or more elements, changing one or more elements within the scope of expansion or generalization, and combining one or more elements between devices and methods Includes replacements.
220:オーディオ装置、221:直流/直流変換回路、222:積分器、223:振幅制御部、224:パワーアンプ、226:変圧器、227:コンデンサ、230:第1のFET、231:第2のFET、232:FET制御部、233:対応電圧印加部、234:スイッチング素子、240:制限電圧生成器、241:正側ダイオード、242:負側ダイオード、250:オーディオ装置、251:直流/直流変換器、252:パワーアンプ、253:積分器、254:FET制御部、260:変圧器、261:第1のFET、262:第2のFET、265:コンデンサ。 220: Audio device, 221: DC / DC conversion circuit, 222: Integrator, 223: Amplitude control unit, 224: Power amplifier, 226: Transformer, 227: Capacitor, 230: First FET, 231: Second FET, 232: FET control unit, 233: corresponding voltage application unit, 234: switching element, 240: limiting voltage generator, 241: positive side diode, 242: negative side diode, 250: audio device, 251: DC / DC conversion 252: power amplifier, 253: integrator, 254: FET controller, 260: transformer, 261: first FET, 262: second FET, 265: capacitor.
Claims (3)
前記変圧器の一次電流が所定の閾値以上であるか否かに応じて充放電されるコンデンサをもつ積分器、
前記積分器の出力に基づき前記オーディオ信号の振幅を制御する振幅制御部、
前記出力直流電圧を電源として前記振幅制御部からの入力オーディオ信号を増幅するパワーアンプ、
オン、オフにより前記変圧器における第1の方向の一次電流を通過及び遮断する第1のFET、
オン、オフにより前記変圧器における第1の方向とは逆方向の一次電流を通過及び遮断する第2のFET、
前記第1及び第2のFETを交互にオンさせるゲート信号を前記第1及び第2のFETへ供給するFET制御部、
オン期間の前記第1及び第2のFETの端子電圧の対応電圧が印加される対応電圧印加部、及び
前記対応電圧に応じてオン、オフして前記コンデンサの充放電を制御するスイッチング素子、
を備え、
前記第1及び第2のFETは前記直流/直流変換器の要素であることを特徴とするオーディオ装置。 DC / DC converter that converts a single input DC voltage to positive and negative output DC voltage using a transformer,
An integrator having a capacitor that is charged and discharged according to whether or not a primary current of the transformer is equal to or greater than a predetermined threshold;
An amplitude controller for controlling the amplitude of the audio signal based on the output of the integrator ;
A power amplifier that amplifies an input audio signal from the amplitude control unit using the output DC voltage as a power source;
A first FET that passes and blocks primary current in a first direction in the transformer by turning on and off;
A second FET that passes and blocks primary current in a direction opposite to the first direction in the transformer by turning on and off;
An FET control unit for supplying a gate signal for alternately turning on the first and second FETs to the first and second FETs;
A corresponding voltage applying unit to which a corresponding voltage of the terminal voltage of the first and second FETs in the on period is applied; and
A switching element that controls charging and discharging of the capacitor by turning on and off according to the corresponding voltage,
With
The audio apparatus according to claim 1, wherein the first and second FETs are elements of the DC / DC converter .
前記積分器の出力に応じた正側及び負側制限電圧を生成する制限電圧生成器、
オーディオ信号の通過点から正側制限電圧点へ順方向となるように前記通過点及び正側制限電圧点との間に介在する正側ダイオード、及び
負側制限電圧点から前記通過点へ順方向となるように前記通過点及び負側制限電圧点との間に介在する負側ダイオード、
を有することを特徴とする請求項1記載のオーディオ装置。 The amplitude controller is
A limiting voltage generator for generating positive and negative limiting voltages according to the output of the integrator;
A positive diode interposed between the passing point and the positive side limiting voltage point so as to be forward from the passing point of the audio signal to the positive side limiting voltage point, and a forward direction from the negative side limiting voltage point to the passing point A negative diode interposed between the passing point and the negative limit voltage point so that
The audio apparatus according to claim 1, further comprising:
備えることを特徴とする請求項1又は2記載のオーディオ装置。 Two intervening between the corresponding voltage application unit and the first FET and the second FET so as to be forward from the corresponding voltage application unit to the first and second FETs, respectively. diode,
The audio apparatus according to claim 1 or 2, further comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009199269A JP5440034B2 (en) | 2009-08-31 | 2009-08-31 | Audio equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009199269A JP5440034B2 (en) | 2009-08-31 | 2009-08-31 | Audio equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011055032A JP2011055032A (en) | 2011-03-17 |
JP5440034B2 true JP5440034B2 (en) | 2014-03-12 |
Family
ID=43943644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009199269A Active JP5440034B2 (en) | 2009-08-31 | 2009-08-31 | Audio equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5440034B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6606936B2 (en) * | 2015-09-14 | 2019-11-20 | 株式会社Jvcケンウッド | Speaker protection device and speaker protection method |
JP6481669B2 (en) * | 2016-08-25 | 2019-03-13 | オンキヨー株式会社 | Amplifier |
JP6891960B2 (en) * | 2017-07-03 | 2021-06-18 | ヤマハ株式会社 | Amplifier and its control method |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07240636A (en) * | 1994-03-01 | 1995-09-12 | Kenwood Corp | Power amplifier |
JP2004104922A (en) * | 2002-09-10 | 2004-04-02 | Pioneer Electronic Corp | Supply voltage controller |
JP2005229148A (en) * | 2004-02-10 | 2005-08-25 | Kenwood Corp | Power amplifier |
JP2008244554A (en) * | 2007-03-26 | 2008-10-09 | Toa Corp | Overcurrent protection circuit of audio system |
-
2009
- 2009-08-31 JP JP2009199269A patent/JP5440034B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011055032A (en) | 2011-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007143388A (en) | Control circuit for controlling current and voltage in switching power supply | |
KR100625598B1 (en) | Switching power supply apparatus | |
US6259230B1 (en) | Apparatus for charging and discharging a battery device | |
US8704556B2 (en) | Integrated circuit-based drive circuit for driving voltage-controlled switching device and method of manufacturing the drive circuit | |
EP1003280A2 (en) | Class D amplifier with current limit circuit and load impedance sensing circuit | |
US7224218B1 (en) | Pre-charge apparatus and method for controlling startup transients in a capacitively-coupled switching power stage | |
US8575854B2 (en) | Power conversion apparatus, discharge lamp ballast and headlight ballast | |
US20030218894A1 (en) | Electronic apparatus | |
US20090040793A1 (en) | Start-up time reduction in switching regulators | |
TW201330469A (en) | Systems and methods for power management | |
US7915873B2 (en) | Mode control circuit for switching regulators and method therefor | |
JP5440034B2 (en) | Audio equipment | |
US20060012249A1 (en) | Power supply device | |
CN113726132A (en) | Flyback converter for controlling change of conduction time | |
US20010022512A1 (en) | Dc/dc converter for suppressing effects of spike noise | |
JPH0678471A (en) | Charging method | |
US7332876B2 (en) | Lighting apparatus for discharge lamp | |
US8476877B2 (en) | Fuel cell system and power management method thereof | |
US8217530B2 (en) | System for managing power based on current monitoring | |
TWI684087B (en) | Voltage stabilizing system | |
US20140001870A1 (en) | Power supply apparatus | |
US9647612B2 (en) | Power amplifying apparatus and power amplifying method | |
JPH07202576A (en) | Power amplifier | |
JPWO2007020692A1 (en) | Inrush current reduction circuit and power supply device | |
JP6825696B2 (en) | Power circuit and sound system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111012 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5440034 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |