JP5431704B2 - Image display device - Google Patents

Image display device Download PDF

Info

Publication number
JP5431704B2
JP5431704B2 JP2008248635A JP2008248635A JP5431704B2 JP 5431704 B2 JP5431704 B2 JP 5431704B2 JP 2008248635 A JP2008248635 A JP 2008248635A JP 2008248635 A JP2008248635 A JP 2008248635A JP 5431704 B2 JP5431704 B2 JP 5431704B2
Authority
JP
Japan
Prior art keywords
electrode
transistor
potential
current
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008248635A
Other languages
Japanese (ja)
Other versions
JP2010079056A (en
Inventor
芳直 小林
親知 高杉
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Priority to JP2008248635A priority Critical patent/JP5431704B2/en
Publication of JP2010079056A publication Critical patent/JP2010079056A/en
Application granted granted Critical
Publication of JP5431704B2 publication Critical patent/JP5431704B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、画像表示装置に関する。   The present invention relates to an image display device.

従来より、電界発光を利用した有機EL(Electroluminescent)素子を用いた画像表示装置が知られている(例えば、特許文献1など)。   Conventionally, an image display device using an organic EL (Electroluminescent) element utilizing electroluminescence has been known (for example, Patent Document 1).

この特許文献1で開示された画像表示装置では、有機EL素子の発光前に、有機EL素子に対して直列に接続された駆動トランジスタにおいてソースを基準としたゲートの電位(ゲート電圧)が適宜設定されることで、ドレイン電流が制御されて、所望の発光輝度が得られる。そして、上記駆動トランジスタには、アモルファスのシリコン(以下「s−Si」と称する)を用いた薄膜電界効果トランジスタ(TFT:Thin Film field-effect Transistor)が頻繁に適用される。   In the image display device disclosed in Patent Document 1, the gate potential (gate voltage) based on the source is appropriately set in the drive transistor connected in series with the organic EL element before the organic EL element emits light. As a result, the drain current is controlled, and a desired luminance is obtained. A thin film field-effect transistor (TFT) using amorphous silicon (hereinafter referred to as “s-Si”) is frequently applied to the drive transistor.

特開2001−60076号公報Japanese Patent Laid-Open No. 2001-60076

しかしながら、a−Siを用いたTFT(a−SiTFT)では、ゲート電圧を0Vとしても、微量のドレイン電流が流れる性質を有する。このため、ドレイン電流が全く流れない状態に設定するためには、ゲート電圧を負の電圧に設定する必要がある。そして、a−SiTFTでは、図29の曲線Cv0で示すように、ゲート電圧Vgが正の場合には、ゲート電圧Vgの変化に対して、ドレイン電流Idの変化が比較的大きい状態(感度の良い状態)となる。一方、ゲート電圧Vgが負の場合には、ゲート電圧Vgの変化に対して、ドレイン電流Idの変化が顕著に小さな状態(感度が悪い状態)となる。したがって、a−SiTFTにおいて微量のドレイン電流Idが流れない状態とするためには、ゲート電圧Vgをある程度大きな負の電圧とする必要がある。 However, a TFT using a-Si (a-Si TFT) has a property that a small amount of drain current flows even when the gate voltage is set to 0V. For this reason, in order to set the drain current to not flow at all, it is necessary to set the gate voltage to a negative voltage. In the a-Si TFT, as indicated by a curve C v0 in FIG. 29, when the gate voltage V g is positive, the change in the drain current I d is relatively large with respect to the change in the gate voltage V g. (Sensitive state). On the other hand, when the gate voltage V g is negative, the change in the drain current I d is remarkably small (the sensitivity is poor) with respect to the change in the gate voltage V g . Therefore, in order to prevent a small amount of drain current I d from flowing in the a-Si TFT, it is necessary to make the gate voltage V g a relatively large negative voltage.

例えば、有機発光ダイオード(OLED:Organic light-emitting diode)によって構成される有機エレクトロルミネッセンス(有機EL:Organic Electro-Luminescence)素子と、a−SiTFTによって構成される駆動トランジスタとが直列に接続された画素回路では、駆動トランジスタのゲート電圧を0Vにしても微量なドレイン電流によって有機EL素子が点灯してしまう。このため、有機EL素子において低輝度の発光および無発光を実現するためには、駆動トランジスタのゲート電圧をある程度大きな負の電圧とする必要がある。したがって、各画素回路に画像信号を付与する画像信号線の電位の振れ幅を広くする必要性があり、画像信号の電位を調整するドライバなどの回路の複雑化、大型化、および高コスト化などの種々の不具合を招いていた。   For example, a pixel in which an organic electroluminescence (Organic Electro-Luminescence) element constituted by an organic light-emitting diode (OLED) and a driving transistor constituted by an a-Si TFT are connected in series. In the circuit, even if the gate voltage of the driving transistor is 0V, the organic EL element is lit by a small amount of drain current. For this reason, in order to realize low-luminance light emission and no light emission in the organic EL element, the gate voltage of the driving transistor needs to be a somewhat large negative voltage. Therefore, it is necessary to widen the amplitude of the potential of the image signal line for applying the image signal to each pixel circuit, and the circuit such as a driver for adjusting the potential of the image signal is complicated, increased in size, and increased in cost. Invited various problems.

本発明は、上記課題に鑑みてなされたものであり、画像信号の電位の振れ幅を抑制することができる技術を提供することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a technique capable of suppressing the fluctuation width of the potential of an image signal.

上記の課題を解決するために、請求項1の発明は、画像表示装置であって、一端部から他端部に向けて電流が流れることで発光する発光素子と、第1電極、第2電極、および第3電極を有し、該第1電極が前記他端部に対して電気的に接続され、前記第1電極と前記第2電極との間に流れる電流を、前記第3電極に付与される電位によって調整する駆動トランジスタと、前記発光素子に対して電気的に並列に接続される抵抗部材とを備える。そして、前記画像表示装置では、前記一端部と前記第2電極との間に前記一端部の方が電位が高くなるように電圧が印加された状態で、前記第3電極に付与される電位の変化に応じて、前記一端部と前記他端部との間の電圧が前記発光素子の閾値電圧を超える場合は、前記一端部と前記他端部との間に電流が流れて前記発光素子が発光する。また、前記画像表示装置では、前記一端部と前記他端部との間の電圧が前記発光素子の閾値電圧以下となる場合は、前記抵抗部材に電流が流れ、前記一端部と前記他端部との間に電流が流れず、前記発光素子が発光しない。   In order to solve the above-described problems, the invention of claim 1 is an image display device, wherein a light emitting element that emits light when current flows from one end to the other end, a first electrode, and a second electrode And a third electrode, wherein the first electrode is electrically connected to the other end, and a current flowing between the first electrode and the second electrode is applied to the third electrode. A driving transistor that is adjusted according to the potential that is applied, and a resistance member that is electrically connected in parallel to the light-emitting element. In the image display device, the potential applied to the third electrode in a state where a voltage is applied between the one end and the second electrode so that the potential at the one end is higher. When the voltage between the one end and the other end exceeds a threshold voltage of the light emitting element according to the change, a current flows between the one end and the other end, and the light emitting element Emits light. In the image display device, when the voltage between the one end and the other end is equal to or lower than the threshold voltage of the light emitting element, a current flows through the resistance member, and the one end and the other end No current flows between them, and the light emitting element does not emit light.

また、請求項2の発明は、画像表示装置であって、一端部から他端部に向けて電流が流れることで発光する発光素子と、第1電極、第2電極、および第3電極を有し、該第2電極が前記一端部に対して電気的に接続され、前記第1電極と前記第2電極との間に流れる電流を、前記第3電極に付与される電位によって調整する駆動トランジスタと、前記発光素子に対して電気的に並列に接続される抵抗部材と、を備える。そして、前記画像表示装置では、前記第1電極と前記他端部との間に前記第1電極の方が電位が高くなるように電圧が印加された状態で、前記第3電極に付与される電位の変化に応じて、前記一端部と前記他端部との間の電圧が前記発光素子の閾値電圧を超える場合は、前記一端部と前記他端部との間に電流が流れて前記発光素子が発光する。また、前記画像表示装置では、前記一端部と前記他端部との間の電圧が前記発光素子の閾値電圧以下となる場合は、前記抵抗部材に電流が流れ、前記一端部と前記他端部との間に電流が流れず、前記発光素子が発光しない。   According to a second aspect of the present invention, there is provided an image display device having a light emitting element that emits light when a current flows from one end to the other end, and a first electrode, a second electrode, and a third electrode. And a driving transistor in which the second electrode is electrically connected to the one end, and a current flowing between the first electrode and the second electrode is adjusted by a potential applied to the third electrode. And a resistance member electrically connected in parallel to the light emitting element. In the image display device, a voltage is applied to the third electrode between the first electrode and the other end in a state where a voltage is applied so that the potential of the first electrode is higher. When a voltage between the one end and the other end exceeds a threshold voltage of the light emitting element according to a change in potential, a current flows between the one end and the other end to cause the light emission. The element emits light. In the image display device, when the voltage between the one end and the other end is equal to or lower than the threshold voltage of the light emitting element, a current flows through the resistance member, and the one end and the other end No current flows between them, and the light emitting element does not emit light.

また、請求項3の発明は、請求項1または請求項2に記載の画像表示装置であって、前記抵抗部材が、第4、第5、第6電極を有し、前記第4電極と前記第5電極との間に流れる電流を、前記第6電極に付与される電位によって調整する調整トランジスタを含む。そして、この画像表示装置では、前記第4電極が、前記一端部に対して電気的に接続され、前記第5電極が、前記他端部および前記第6電極に対して電気的に接続される。   The invention according to claim 3 is the image display device according to claim 1 or 2, wherein the resistance member includes fourth, fifth, and sixth electrodes, and the fourth electrode and the An adjustment transistor is included that adjusts a current flowing between the fifth electrode and the sixth electrode by a potential applied to the sixth electrode. In this image display device, the fourth electrode is electrically connected to the one end, and the fifth electrode is electrically connected to the other end and the sixth electrode. .

また、請求項4の発明は、請求項1または請求項2に記載の画像表示装置であって、前記抵抗部材が、第4、第5、第6電極を有し、前記第4電極と前記第5電極との間に流れる電流を、前記第6電極に付与される電位によって調整する第1調整トランジスタと、第7、第8、第9電極を有し、前記第7電極と前記第8電極との間に流れる電流を、前記第9電極に付与される電位によって調整する第2調整トランジスタとを含む。そして、この画像表示装置では、前記第4電極が、前記第8電極に対して電気的に接続され、前記第5電極が、前記他端部および前記第6電極に対して電気的に接続され、前記第7電極が、前記一端部および前記第9電極に対して電気的に接続される。   The invention according to claim 4 is the image display device according to claim 1 or 2, wherein the resistance member includes fourth, fifth, and sixth electrodes, and the fourth electrode and the A first adjustment transistor that adjusts a current flowing between the fifth electrode and the seventh electrode according to a potential applied to the sixth electrode; and seventh, eighth, and ninth electrodes; A second adjustment transistor that adjusts a current flowing between the electrodes by a potential applied to the ninth electrode. In this image display device, the fourth electrode is electrically connected to the eighth electrode, and the fifth electrode is electrically connected to the other end and the sixth electrode. The seventh electrode is electrically connected to the one end and the ninth electrode.

また、請求項5の発明は、請求項4に記載の画像表示装置であって、第10、第11、第12電極を有し、前記第10電極と前記第11電極との間に流れる電流を、前記第12電極に印加される電位によって調整する補償用トランジスタ、を更に備える。そして、この画像表示装置では、前記第10電極が、前記第1電極に対して電気的に接続され、前記第11電極が、前記第3電極に対して電気的に接続される。   Further, the invention of claim 5 is the image display device according to claim 4, comprising tenth, eleventh and twelfth electrodes, and a current flowing between the tenth electrode and the eleventh electrode. Is further provided with a compensating transistor that adjusts the voltage according to the potential applied to the twelfth electrode. In this image display device, the tenth electrode is electrically connected to the first electrode, and the eleventh electrode is electrically connected to the third electrode.

また、請求項6の発明は、請求項1または請求項2に記載の画像表示装置であって、前記抵抗部材が、一端と他端との間に印加される電圧と、前記一端と前記他端との間を流れる電流とが、略比例関係を有する抵抗素子を含む。   The invention according to claim 6 is the image display device according to claim 1 or 2, wherein the resistance member has a voltage applied between one end and the other end, the one end and the other. The current flowing between the ends includes a resistance element having a substantially proportional relationship.

<用語に関する記載>
本明細書において、「電気的に接続される」という文言は、一方の部材と他方の部材とが配線などを介して常に導通可能に接続されている態様、および一方の部材と他方の部材とが、導電性を有する配線などだけでなく、その他の部材によって間接的に接続されている態様の双方を含む意味で用いられる。つまり、「電気的に接続される」という文言は、他の部材の状態(例えば、トランジスタのソースとドレインとの間で電流が流れ得る導通状態)に応じて、一方の部材と他方の部材とが配線およびその他の部材によって導通可能に接続される態様をも含む意味で用いられる。
<Terminology>
In this specification, the term “electrically connected” means that one member and the other member are always connected to each other through a wiring or the like, and one member and the other member are connected. Is used in a sense that includes not only conductive wiring and the like, but also a mode of being indirectly connected by other members. In other words, the term “electrically connected” means that one member and the other member are connected to each other depending on the state of another member (for example, a conductive state in which a current can flow between the source and the drain of the transistor). Is used in a meaning including a mode in which the wiring is connected to be conductive by wiring and other members.

また、本明細書における「ゲート電圧」とは、ソースの電位を基準としたゲートの電位、すなわちソースとゲートとの間の電位差のことを言い、適宜「Vg」で表現する。 In addition, the “gate voltage” in this specification refers to a gate potential based on the source potential, that is, a potential difference between the source and the gate, and is appropriately expressed as “V g ”.

本発明によれば、発光素子の両端に印加される電圧が閾値電圧を超える場合には発光素子に電流が流れて該発光素子が発光するが、発光素子の両端に印加される電圧が閾値電圧以下の場合には、抵抗部材に電流が流れて、発光素子に電流が流れず、該発光素子が発光しないため、駆動トランジスタのゲート電圧を設定するための画像信号の電位の振れ幅を抑制することができる。   According to the present invention, when the voltage applied across the light emitting element exceeds the threshold voltage, a current flows through the light emitting element and the light emitting element emits light, but the voltage applied across the light emitting element is the threshold voltage. In the following cases, current flows through the resistance member, current does not flow through the light-emitting element, and the light-emitting element does not emit light, so that the fluctuation width of the potential of the image signal for setting the gate voltage of the driving transistor is suppressed. be able to.

以下、本発明の実施形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

<第1実施形態>
<画像表示装置の概略>
図1は、本発明の実施形態に係る画像表示装置1Aの概略構成を例示する図である。
<First Embodiment>
<Outline of image display device>
FIG. 1 is a diagram illustrating a schematic configuration of an image display apparatus 1A according to an embodiment of the present invention.

画像表示装置1Aは、画像信号に応じた動画や静止画などといった各種画像を表示する電子機器である。この画像表示装置1Aは、例えば、略長方形の輪郭を有する有機ELディスプレイ(organic electroluminescence display)、および各種信号が入力されるドライバ手段を有する表示部200Aを備える。なお、有機ELディスプレイは、有機材料に電流を流すことで材料自らが発光する自発光型の発光素子を有する。   The image display device 1A is an electronic device that displays various images such as a moving image and a still image according to an image signal. The image display device 1A includes, for example, an organic EL display (organic electroluminescence display) having a substantially rectangular outline, and a display unit 200A having driver means for inputting various signals. Note that the organic EL display includes a self-luminous light-emitting element that emits light by flowing current through the organic material.

<表示部の概略構成>
図2は、表示部200Aの概略構成を示すブロック図である。なお、図2では、方位関係を明確化するために直交するXYの2軸が示されている。
<Schematic configuration of display unit>
FIG. 2 is a block diagram illustrating a schematic configuration of the display unit 200A. In FIG. 2, two orthogonal XY axes are shown in order to clarify the orientation relationship.

表示部200Aは、有機ELディスプレイAA、タイミング発生回路TC、給電制御部EC、画像信号線駆動回路(Xドライバ)Xd、および走査信号線駆動回路(Yドライバ)Ydを備えている。 The display unit 200A includes an organic EL display AA, a timing generation circuit TC, a power feeding control unit EC, an image signal line driving circuit (X driver) X d , and a scanning signal line driving circuit (Y driver) Y d .

有機ELディスプレイAAには、多数の画素回路7Aが縦方向(Y方向)ならびに横方向(X方向)に沿ってマトリックス状(すなわち格子状)に配列されている。そして、Y方向に平行な画素回路7Aの列ごとに画像信号線Lisがそれぞれ設けられ、各画像信号線Lisが複数の画素回路7Aに対して電気的に共通に接続されている。また、X方向に平行な画素回路7Aの行ごとに、走査信号線Lssがそれぞれ設けられ、各走査信号線Lssが複数の画素回路7Aに対して電気的に共通に接続されている。 In the organic EL display AA, a large number of pixel circuits 7A are arranged in a matrix (that is, a lattice) along the vertical direction (Y direction) and the horizontal direction (X direction). An image signal line Lis is provided for each column of pixel circuits 7A parallel to the Y direction, and each image signal line Lis is electrically connected to the plurality of pixel circuits 7A in common. Further, a scanning signal line L ss is provided for each row of the pixel circuits 7A parallel to the X direction, and each scanning signal line L ss is electrically connected to the plurality of pixel circuits 7A in common.

タイミング発生回路TCは、外部から送られてくる画像データ(例えば、RGBの画素信号)Dに同期させて、XドライバXdから各画像信号線Lisに対する画素信号の供給タイミングを制御する信号をXドライバXdに対して送出する。そして、YドライバYdから各走査信号線Lssに対する走査信号の供給タイミングを制御する信号をYドライバYdに対して送出する。 Timing generating circuit TC is image data (e.g., pixel signals of RGB) sent from the outside in synchronization with the D, and the signal for controlling the supply timing of the pixel signals for each image signal line L IS from the X driver X d Send to X driver Xd . Then, it sends a signal for controlling the supply timing of the scanning signal to each scanning signal line L ss from Y driver Y d with respect to the Y driver Y d.

XドライバXdは、タイミング発生回路TCからの信号に応答して、画像信号線Lisに対して画素信号を供給する。一方、YドライバYdは、タイミング発生回路TCからの信号に応答して、走査信号線Lssに対して走査信号を供給する。このようなタイミング発生回路TCの制御により、画像信号線Lisを介して各画素回路7Aに画素信号が適宜供給される。 X driver X d, in response to a signal from the timing generation circuit TC, and supplies a pixel signal to the image signal line L IS. On the other hand, the Y driver Y d supplies a scanning signal to the scanning signal line L ss in response to a signal from the timing generation circuit TC. By such control of the timing generating circuit TC, the pixel signals are appropriately supplied to each pixel circuit 7A via the image signal line L IS.

給電制御部ECは、各画素回路7Aに対する電力(具体的には発光などに要する電力)の供給を制御する部分であり、ハードウェアすなわち回路構成によって実現されても良いし、ソフトウェアがCPUで実行されることで実現されても良い。   The power supply controller EC is a part that controls the supply of electric power (specifically, electric power required for light emission, etc.) to each pixel circuit 7A, and may be realized by hardware, that is, a circuit configuration, or software executed by the CPU. May be realized.

<画素回路の構成>
図3は、画像表示装置1Aを構成する1画素分の画素回路(駆動回路)7Aの構成例を示す図である。
<Configuration of pixel circuit>
FIG. 3 is a diagram illustrating a configuration example of a pixel circuit (drive circuit) 7A for one pixel constituting the image display device 1A.

画素回路7Aは、有機EL素子(OLED)1、駆動トランジスタ2、走査用トランジスタ3、コンデンサ4、および調整トランジスタ5を備えている。   The pixel circuit 7A includes an organic EL element (OLED) 1, a driving transistor 2, a scanning transistor 3, a capacitor 4, and an adjustment transistor 5.

有機EL素子1は、有機物などで構成され、アノード電極1aからカソード電極1bに向けて発光層を流れる電流の量(電流量)によって発光輝度が変化する発光素子である。アノード電極1aは、有機EL素子1の発光時に正の高電位(例えば、+10Vなど)が印加される給電部Pvdに対して電気的に接続されている。そして、アノード電極1aは、接続点Cp3を介して調整トランジスタ5の第4電極5dsに対して電気的に接続されている。なお、本実施形態では、アノード電極1aが本発明の「一端部」に相当する。また、カソード電極1bは、駆動トランジスタ2を介して接地されている。そして、カソード電極1bは、接続点Cp4,Cp5を順次に介して調整トランジスタ5の第5および第6電極5sd,5gに対して電気的に接続されている。なお、本実施形態では、カソード電極1bが本発明の「他端部」に相当する。 The organic EL element 1 is a light emitting element that is made of an organic substance and the like, and whose emission luminance varies depending on the amount of current (current amount) that flows through the light emitting layer from the anode electrode 1a to the cathode electrode 1b. The anode electrode 1a is electrically connected to a power feeding part P vd to which a positive high potential (for example, + 10V or the like) is applied when the organic EL element 1 emits light. The anode electrode 1a is electrically connected to the fourth electrode 5ds of the adjustment transistor 5 via the connection point Cp3. In the present embodiment, the anode electrode 1a corresponds to the “one end” of the present invention. Further, the cathode electrode 1 b is grounded via the drive transistor 2. The cathode electrode 1b is electrically connected to the fifth and sixth electrodes 5sd and 5g of the adjustment transistor 5 through the connection points Cp4 and Cp5 in order. In the present embodiment, the cathode electrode 1b corresponds to the “other end” of the present invention.

駆動トランジスタ2は、有機EL素子1に対して電気的に直列に接続され、有機EL素子1における電流量を調整することで有機EL素子1の発光輝度を制御するトランジスタである。ここでは、駆動トランジスタ2は、キャリアが電子であるタイプ(n型)のMIS(Metal Insulator Semiconductor)構造を採用した電界効果トランジスタ(FET:Field Effect Transistor)の一種である薄膜トランジスタ(TFT:Thin Film Transistor)、すなわちn−MISFETTFTによって構成されている。   The drive transistor 2 is a transistor that is electrically connected in series to the organic EL element 1 and controls the light emission luminance of the organic EL element 1 by adjusting the amount of current in the organic EL element 1. Here, the driving transistor 2 is a thin film transistor (TFT: Thin Film Transistor) which is a type of field effect transistor (FET) that employs a type (n-type) MIS (Metal Insulator Semiconductor) structure in which carriers are electrons. ), I.e., an n-MISFET TFT.

この駆動トランジスタ2は、第1から第3電極2ds,2sd,2gを有している。第1電極2dsは、接続点Cp4を介して有機EL素子1のカソード電極1bに対して電気的に接続され、有機EL素子1が発光する際、すなわち有機EL素子1に対して順方向の電流が流れる際にドレイン電極(以下「ドレイン」と略称する)として機能する。一方、有機EL素子1に対して逆方向に電圧が印加される際には、第1電極2dsは逆にソース電極(以下「ソース」と略称する)として機能する。また、第1電極2dsは、接続点Cp4,Cp5を順次に介して調整トランジスタ5の第5および第6電極5sd,5gに対して電気的に接続されている。第2電極2sdは、接続点Cp2を介して接地させるための配線(接地用配線)Gdおよびコンデンサ4の他方電極4bに対して電気的に接続され、有機EL素子1に対して順方向の電流が流れる際にソース電極(ソース)として機能する。一方、有機EL素子1に対して逆方向に電圧が印加される際には、第2電極2sdは逆にドレイン電極(ドレイン)として機能する。更に、第3電極2gは、いわゆるゲート電極(以下「ゲート」と略称する)であり、接続点Cp1を介して走査用トランジスタ3の第8電極3sd、およびコンデンサ4の一方電極4aに対して電気的に接続されている。 The drive transistor 2 has first to third electrodes 2ds, 2sd, and 2g. The first electrode 2ds is electrically connected to the cathode electrode 1b of the organic EL element 1 via the connection point Cp4, and when the organic EL element 1 emits light, that is, a forward current with respect to the organic EL element 1. Functions as a drain electrode (hereinafter abbreviated as “drain”). On the other hand, when a voltage is applied in the reverse direction to the organic EL element 1, the first electrode 2ds functions as a source electrode (hereinafter abbreviated as “source”). The first electrode 2ds is electrically connected to the fifth and sixth electrodes 5sd and 5g of the adjustment transistor 5 through the connection points Cp4 and Cp5 sequentially. The second electrode 2sd is electrically connected to the other electrode 4b of the wiring (grounding wire) G d and a capacitor 4 for grounding via the connecting point Cp2, the forward direction with respect to the organic EL element 1 It functions as a source electrode (source) when current flows. On the other hand, when a voltage is applied in the reverse direction to the organic EL element 1, the second electrode 2sd functions as a drain electrode (drain). Further, the third electrode 2g is a so-called gate electrode (hereinafter abbreviated as “gate”), and is electrically connected to the eighth electrode 3sd of the scanning transistor 3 and the one electrode 4a of the capacitor 4 via the connection point Cp1. Connected.

また、駆動トランジスタ2では、第3電極2gに付与される電位、より詳細には第1電極2dsまたは第2電極2sdと第3電極2gとの間(すなわちゲートとソースとの間)に印加される電圧値が調整されることで、第1電極2dsと第2電極2sdとの間(以下「第1−2電極間」とも称する)において流れる電流の量(電流量)が調整される。そして、この第3電極(ゲート)2gに付与される電位により、駆動トランジスタ2は、第1−2電極間(すなわちドレインとソースとの間)において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。   In the driving transistor 2, the potential applied to the third electrode 2g, more specifically, applied between the first electrode 2ds or the second electrode 2sd and the third electrode 2g (that is, between the gate and the source). By adjusting the voltage value, the amount of current (current amount) flowing between the first electrode 2ds and the second electrode 2sd (hereinafter also referred to as “between the first and second electrodes”) is adjusted. Then, the potential applied to the third electrode (gate) 2g causes the drive transistor 2 to have a state in which a current can flow between the first and second electrodes (that is, between the drain and the source) (conducting state), Is selectively set to a state in which the current cannot flow (non-conducting state).

調整トランジスタ5は、駆動トランジスタ2と略同一の性能を有し、給電部Pvdと接地用配線Gdとの間において、有機EL素子1に対して電気的に並列に接続され、且つ駆動トランジスタ2に対して電気的に直列に接続されている。そして、この調整トランジスタ5は、第4から第6電極5ds,5sd,5gを有している。第4電極5dsは、接続点Cp3を介して有機EL素子1のアノード電極1aおよび給電部Pvdに対して電気的に接続されている。また、第5および第6電極5sd,5gは、接続点Cp5,Cp4を順次に介して有機EL素子1のカソード電極1bおよび駆動トランジスタ2の第1電極2dsに対してそれぞれ電気的に接続されている。更に、第5電極5sdは、接続点Cp5を介してゲートである第6電極5gに対して電気的に接続されている。 The adjustment transistor 5 has substantially the same performance as that of the drive transistor 2 and is electrically connected to the organic EL element 1 in parallel between the power feeding unit P vd and the ground wiring G d , and the drive transistor 2 is electrically connected in series. The adjustment transistor 5 includes fourth to sixth electrodes 5ds, 5sd, and 5g. The fourth electrode 5ds is electrically connected to the anode electrode 1a and the power supply portion P vd of the organic EL element 1 through the connection point Cp3. The fifth and sixth electrodes 5sd and 5g are electrically connected to the cathode electrode 1b of the organic EL element 1 and the first electrode 2ds of the driving transistor 2 through the connection points Cp5 and Cp4 in sequence. Yes. Furthermore, the fifth electrode 5sd is electrically connected to the sixth electrode 5g which is a gate through a connection point Cp5.

また、調整トランジスタ5では、第6電極5gに付与される電位、より詳細には第4電極5dsまたは第5電極5sdと第6電極5gとの間(すなわちゲートとソースとの間)に印加される電圧値が調整されることで、第4電極5dsと第5電極5sdとの間(以下「第4−5電極間」とも称する)において流れる電流の量(電流量)が調整される。そして、この第6電極(ゲート)5gに付与される電位により、調整トランジスタ5は、第4−5電極間(すなわちドレインとソースとの間)において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。なお、本実施形態では、調整トランジスタ5が本発明の「抵抗部材」に相当する。   Further, in the adjustment transistor 5, a potential applied to the sixth electrode 5g, more specifically, the fourth electrode 5ds or the fifth electrode 5sd and the sixth electrode 5g (that is, between the gate and the source) is applied. By adjusting the voltage value, the amount of current (current amount) flowing between the fourth electrode 5ds and the fifth electrode 5sd (hereinafter also referred to as “between the fourth and fifth electrodes”) is adjusted. Then, due to the potential applied to the sixth electrode (gate) 5g, the adjustment transistor 5 has a state in which a current can flow between the fourth and fifth electrodes (that is, between the drain and the source) (conduction state), and a current Is selectively set to a state in which the current cannot flow (non-conducting state). In the present embodiment, the adjustment transistor 5 corresponds to the “resistance member” of the present invention.

走査用トランジスタ3は、画像信号線Lisの電位を駆動トランジスタ2の第3電極(ゲート)2gに付与するタイミングを制御するトランジスタである。ここでは、走査用トランジスタ3も、駆動トランジスタ2と同様にn−MISFETTFTによって構成されている。 The scanning transistor 3 is a transistor that controls the timing at which the potential of the image signal line Lis is applied to the third electrode (gate) 2 g of the driving transistor 2. Here, the scanning transistor 3 is also composed of an n-MISFET TFT in the same manner as the driving transistor 2.

この走査用トランジスタ3は、第7から第9電極3ds,3sd,3gを有している。そして、第7電極3dsは、画像信号線Lisに対して電気的に接続されている。また、第8電極3sdは、接続点Cp1を介して駆動トランジスタ2の第3電極(ゲート)2gおよびコンデンサ4の一方電極4aに対して電気的に接続されている。更に、第9電極3gは、いわゆるゲートとして機能し、走査信号線Lssに対して電気的に接続されている。 The scanning transistor 3 has seventh to ninth electrodes 3ds, 3sd, and 3g. Then, the seventh electrode 3ds is electrically connected to the image signal line L IS. The eighth electrode 3sd is electrically connected to the third electrode (gate) 2g of the drive transistor 2 and the one electrode 4a of the capacitor 4 via the connection point Cp1. Further, the ninth electrode 3g functions as a so-called gate and is electrically connected to the scanning signal line L ss .

また、走査用トランジスタ3では、第9電極3gに付与される電位、より具体的には第7電極3dsまたは第8電極3sdと第9電極3gとの間(すなわちゲートとソースとの間)に印加される電圧値が調整されることで、第7電極3dsと第8電極3sdとの間(以下「第7−8電極間」とも称する)における電流量が調整される。そして、この第9電極(ゲート)3gに付与される電位により、走査用トランジスタ3は、第7−8電極間(ドレインとソースとの間)において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。   In the scanning transistor 3, the potential applied to the ninth electrode 3g, more specifically, between the seventh electrode 3ds or the eighth electrode 3sd and the ninth electrode 3g (that is, between the gate and the source). By adjusting the applied voltage value, the amount of current between the seventh electrode 3ds and the eighth electrode 3sd (hereinafter also referred to as “between the seventh and eighth electrodes”) is adjusted. Then, due to the potential applied to the ninth electrode (gate) 3g, the scanning transistor 3 has a state in which a current can flow between the seventh and eighth electrodes (between the drain and the source) (conducting state), Is selectively set to a state in which the current cannot flow (non-conducting state).

コンデンサ4は、一方および他方電極4a,4bを有している。そして、一方電極4aは、接続点Cp1を介して、駆動トランジスタ2の第3電極2gおよび走査用トランジスタ3の第8電極3sdに対して電気的に接続されている。また、他方電極4bは、接続点Cp2を介して、駆動トランジスタ2の第2電極2sdおよび接地用配線Gdに対して電気的に接続されている。 The capacitor 4 has one and other electrodes 4a and 4b. The one electrode 4a is electrically connected to the third electrode 2g of the driving transistor 2 and the eighth electrode 3sd of the scanning transistor 3 via the connection point Cp1. The other electrode 4b through the connection point Cp2, is electrically connected to the second electrode 2sd and grounding wire G d of the drive transistor 2.

なお、ここでは、1つの画素回路7Aに着目して説明したが、有機ELディスプレイAA全体では、画素回路7Aが多数存在する。   Here, the description has been given focusing on one pixel circuit 7A, but there are a large number of pixel circuits 7A in the entire organic EL display AA.

<有機EL素子の発光に関する駆動方法>
図4は、有機EL素子1を発光させる際の信号波形(駆動波形)を示すタイミングチャートである。具体的には、図4では、時間順次に有機EL素子1が3回の発光する際の駆動波形を示すタイミングチャートが示されている。そして、図4では、横軸が時刻を示し、上から順に、(a)走査信号線Lssに付与される電位(電位Vsl)、(b)画像信号線Lisに付与される電位(電位Vis)の波形が示されている。なお、電位Visは、各有機EL素子1の発光輝度によって決まる任意の値(以下「Vdata」と称する)であるため、図4では、当該電位が存在し得る範囲に斜線ハッチングが便宜的に付されている。また、ここでは、給電部Pvdには一定の正の高電位(+10V)が付与されているものとする。以下、図4を参照しつつ、有機EL素子1の発光動作について説明する。
<Driving method for light emission of organic EL element>
FIG. 4 is a timing chart showing signal waveforms (drive waveforms) when the organic EL element 1 emits light. Specifically, FIG. 4 shows a timing chart showing drive waveforms when the organic EL element 1 emits light three times in time sequence. In FIG. 4, the horizontal axis indicates time, and in order from the top, (a) the potential (potential V sl ) applied to the scanning signal line L ss and (b) the potential applied to the image signal line L is ( The waveform of the potential V is ) is shown. Since the potential V is is an arbitrary value (hereinafter referred to as “V data ”) determined by the light emission luminance of each organic EL element 1, in FIG. 4, hatching in the range where the potential can exist is convenient. It is attached to. Here, it is assumed that a constant positive high potential (+10 V) is applied to the power feeding unit P vd . Hereinafter, the light emitting operation of the organic EL element 1 will be described with reference to FIG.

時刻t1において、電位Visが基準電位の0Vから正の任意の電位Vdataに設定される。続いて、時刻t2において、電位Vslが低電位VgLから高電位VgHに設定される。このとき、走査用トランジスタ3が導通状態となり、第3電極(ゲート)2gに電位Vdataが付与されて、駆動トランジスタ2のゲート電圧VgがVdataとなる。その結果、電位Vdataに応じた電流が第1−2電極間に流れるとともに、電位Vdataに応じた電流が有機EL素子1のアノード電極1aからカソード電極1bに向けて流れて、有機EL素子1が電位Vdataに応じた輝度で発光する。次に、時刻t3において、電位Visが電位Vdataから基準電位の0Vに設定される。このとき、駆動トランジスタ2のゲート電圧Vgが0Vとなり、有機EL素子1の発光が終了する。そして、時刻t4において、電位Vslが高電位VgHから低電位VgLに変更される。 At time t1, the potential V is is set from the reference potential of 0 V to any positive potential V data . Subsequently, at time t2, the potential V sl is set from the low potential V gL to the high potential V gH . At this time, the scanning transistor 3 becomes conductive, the potential V data is applied to the third electrode (gate) 2g, and the gate voltage V g of the driving transistor 2 becomes V data . As a result, a current corresponding to the potential V data together with the flow between the first-second electrode, a current corresponding to the potential V data to flow toward the cathode 1b of the anode 1a of the organic EL element 1, the organic EL device 1 emits light at a luminance corresponding to the potential Vdata . Next, at time t3, the potential V is is set from the potential V data to the reference potential of 0V. At this time, the gate voltage V g of the driving transistor 2 becomes 0 V, and the light emission of the organic EL element 1 is completed. At time t4, the potential V sl is changed from the high potential V gH to the low potential V gL .

そして、時刻t5〜t8および時刻t9〜t12では、時刻t1〜t4と同様な動作がそれぞれ行われ、所定の時間間隔(例えば、1/60秒)で有機EL素子1の発光が開始される。ここでは、時間順次に有機EL素子1が3回の発光する際の駆動について説明したが、実際には、画像の表示期間に応じて時間順次に有機EL素子1が多数回発光する。   Then, at times t5 to t8 and t9 to t12, operations similar to those at times t1 to t4 are performed, respectively, and light emission of the organic EL element 1 is started at a predetermined time interval (for example, 1/60 seconds). Here, the driving when the organic EL element 1 emits light three times in time order has been described, but actually, the organic EL element 1 emits light many times in time order according to the image display period.

<調整トランジスタの特性と調整トランジスタによるメリット>
図5は、調整トランジスタ5の特性を模式的に示す図である。図5では、横軸が電位を示し、縦軸が電流を示している。そして、調整トランジスタ5の第5電極5sdの電位を基準とした第4電極5dsの電位、すなわち第4電極5dsと第5電極5sdとの間の電位差(電圧)V50と、第4電極5dsから第5電極5sdに向けた電流I50との関係が曲線Cr5で示されている。
<Characteristics of adjustment transistor and merit of adjustment transistor>
FIG. 5 is a diagram schematically illustrating the characteristics of the adjustment transistor 5. In FIG. 5, the horizontal axis indicates the potential, and the vertical axis indicates the current. Then, the potential of the fourth electrode 5ds with reference to the potential of the fifth electrode 5sd of the adjustment transistor 5, that is, the potential difference (voltage) V 50 between the fourth electrode 5ds and the fifth electrode 5sd, and the fourth electrode 5ds relation between the current I 50 toward the fifth electrode 5sd is shown by the curve C r5.

図5で示すように、電圧V50が0V以上である場合には、第5電極(ソース)5sdと第6電極(ゲート)5gとが電気的に接続されているため、ゲートとソースとの間の電位差(ゲート電圧)が0Vとなる。したがって、電圧V50が0V以上である場合には、電圧V50の上昇とともに、電流I50が増加して、図29でも示したようにゲート電圧が0Vである場合の電流Id0で一定となる。つまり、接続点Cp4の電位よりも接続点Cp3の電位の方が高ければ、第4−5電極間に電流Id0以下の電流が流れる。 As shown in FIG. 5, when the voltage V 50 is 0 V or more, the fifth electrode (source) 5 sd and the sixth electrode (gate) 5 g are electrically connected. The potential difference (gate voltage) between them becomes 0V. Therefore, when the voltage V 50 is 0 V or more, the current I 50 increases as the voltage V 50 increases, and is constant at the current I d0 when the gate voltage is 0 V as shown in FIG. Become. That is, if the potential at the connection point Cp3 is higher than the potential at the connection point Cp4, a current equal to or less than the current I d0 flows between the fourth and fifth electrodes.

図6は、駆動トランジスタ2のゲート電圧Vgと有機EL素子1を流れる電流との関係を示す図である。図6では、横軸が電圧を示し、縦軸が電流を示している。そして、駆動トランジスタ2のゲート電圧Vgと、有機EL素子1のアノード電極1aからカソード電極1bに向けて流れる電流Iodとの関係が太い曲線Codで示されている。なお、図6では、図29で示したように仮に有機EL素子1に対して電気的に並列に調整トランジスタ5が接続されていない場合における駆動トランジスタ2のゲート電圧Vgと有機EL素子1を流れる電流Iodとの関係が、細い曲線C1で示されている。 FIG. 6 is a diagram showing the relationship between the gate voltage V g of the driving transistor 2 and the current flowing through the organic EL element 1. In FIG. 6, the horizontal axis represents voltage and the vertical axis represents current. The relationship between the gate voltage V g of the driving transistor 2 and the current I od flowing from the anode electrode 1a to the cathode electrode 1b of the organic EL element 1 is indicated by a thick curve C od . In FIG. 6, the gate voltage V g of the driving transistor 2 and the organic EL element 1 when the adjustment transistor 5 is not electrically connected to the organic EL element 1 in parallel as shown in FIG. The relationship with the flowing current I od is shown by a thin curve C 1 .

曲線C1で示すように、仮に、調整トランジスタ5が存在していなければ、ゲート電圧Vgを0Vとしても電流Iodが正の電流Id0となる。このため、有機EL素子1において低輝度の発光および無発光を実現するためには、駆動トランジスタ2のゲート電圧Vgをある程度大きな負の電圧とする必要がある。 As indicated by the curve C 1 , if the adjustment transistor 5 does not exist, the current I od becomes a positive current I d0 even if the gate voltage V g is set to 0V. Therefore, in order to achieve the emission and non-emission of low luminance in the organic EL element 1 is required to be a relatively large negative voltage to the gate voltage V g of the drive transistor 2.

これに対して、本実施形態に係る画素回路7Aでは、有機EL素子1に対して調整トランジスタ5が電気的に並列に接続されており、図5で示すように、電圧V50が0V以上である場合には、電圧V50の上昇とともに、電流I50が増加して、電流Id0で一定となる。このため、駆動トランジスタ2のゲート電圧Vgが0Vの場合には、駆動トランジスタ2の第1−2電極間を流れる電流Id0が、有機EL素子1に流れることなく、調整トランジスタ5の第4−5電極間を流れる。 In contrast, in the pixel circuit 7A according to the present embodiment, the adjustment transistor 5 to the organic EL element 1 are electrically connected in parallel, as shown in Figure 5, with the voltage V 50 or 0V In some cases, the current I 50 increases as the voltage V 50 increases, and becomes constant at the current I d0 . Therefore, when the gate voltage V g of the drive transistor 2 is 0 V, the current I d0 flowing between the first and second electrodes of the drive transistor 2 does not flow to the organic EL element 1, and the fourth of the adjustment transistor 5 Flows between -5 electrodes.

したがって、曲線Codで示すように、駆動トランジスタ2のゲート電圧Vgが0Vの場合には、有機EL素子1のアノード電極1aからカソード電極1bに向けて電流が流れない。そして、駆動トランジスタ2のゲート電圧Vgを0Vから徐々に上昇させると、接続点Cp3と接続点Cp4との間に印加される電圧が徐々に上昇し、電流Iodが増加する。つまり、接続点Cp3と接続点Cp4との間に印加される電圧が所定の閾値電圧以下の場合、調整トランジスタ5の第4−5電極間を電流が流れるが、有機EL素子1には電流が流れない。そして、接続点Cp3と接続点Cp4との間に印加される電圧が所定の閾値電圧を超えると、調整トランジスタ5の第4−5電極間を電流Id0が流れるとともに、有機EL素子1にも電流が流れる。 Therefore, as shown by curve C od, when the gate voltage V g of the drive transistor 2 is 0V, the current does not flow toward the cathode 1b of the anode 1a of the organic EL element 1. When gradually increasing the gate voltage V g of the drive transistor 2 from 0V, the voltage applied between the connection point Cp3 and the connection point Cp4 gradually rises, current I od increases. That is, when the voltage applied between the connection point Cp3 and the connection point Cp4 is equal to or lower than a predetermined threshold voltage, a current flows between the fourth and fifth electrodes of the adjustment transistor 5, but the current flows in the organic EL element 1. Not flowing. When the voltage applied between the connection point Cp3 and the connection point Cp4 exceeds a predetermined threshold voltage, a current I d0 flows between the fourth and fifth electrodes of the adjustment transistor 5, and also in the organic EL element 1. Current flows.

図7は、有機EL素子1の両端間に印加される電圧Vodと、有機EL素子1を流れる電流Iodとの関係を模式的に示す図である。図7では、横軸が電圧を示し、縦軸が電流を示している。そして、接続点Cp3と接続点Cp4との間に印加される電圧、すなわち有機EL素子1の両端間に印加される電圧Vodと、有機EL素子1の両端間を流れる電流Iodとの関係が曲線Cv1で示されている。図7で示すように、電圧Vodが閾値電圧Vt1に達するまでは、電流Iodは0Aであり、電圧Vodが閾値電圧Vt1を超えると、電圧Vodの増加とともに、電流Iodが増加していく。 FIG. 7 is a diagram schematically showing the relationship between the voltage V od applied across the organic EL element 1 and the current I od flowing through the organic EL element 1. In FIG. 7, the horizontal axis represents voltage, and the vertical axis represents current. The relationship between the voltage applied between the connection point Cp3 and the connection point Cp4, that is, the voltage V od applied between both ends of the organic EL element 1, and the current I od flowing between both ends of the organic EL element 1 Is shown by curve C v1 . As shown in FIG. 7, until the voltage V od reaches the threshold voltage V t1 , the current I od is 0 A. When the voltage V od exceeds the threshold voltage V t1 , the current I od increases as the voltage V od increases. Will increase.

より詳細には、アノード電極1aと第2電極2sdとの間に第2電極2sdよりもアノード電極1aの方が電位が高くなるように電圧が印加された状態で、第3電極2gに付与される電位の変化に応じて、アノード電極1aとカソード電極1bとの間の電圧が閾値電圧Vt1を超える場合は、第1−2電極間およびアノード電極1aとカソード電極1bとの間に電流が流れて、有機EL素子1が発光する。また、アノード電極1aと第2電極2sdとの間に第2電極2sdよりもアノード電極1aの方が電位が高くなるように電圧が印加された状態で、アノード電極1aとカソード電極1bとの間の電圧が閾値電圧Vt1以下となる場合は、第1−2電極間に電流が流れる一方で、アノード電極1aとカソード電極1bとの間には電流が流れず、有機EL素子1が発光しない。 More specifically, a voltage is applied between the anode electrode 1a and the second electrode 2sd so that the potential of the anode electrode 1a is higher than that of the second electrode 2sd. When the voltage between the anode electrode 1a and the cathode electrode 1b exceeds the threshold voltage Vt1 in accordance with the change in potential, current flows between the first and second electrodes and between the anode electrode 1a and the cathode electrode 1b. Then, the organic EL element 1 emits light. Further, a voltage is applied between the anode electrode 1a and the second electrode 2sd so that the potential of the anode electrode 1a is higher than that of the second electrode 2sd. Is less than or equal to the threshold voltage V t1 , current flows between the first and second electrodes, but no current flows between the anode electrode 1a and the cathode electrode 1b, and the organic EL element 1 does not emit light. .

なお、曲線Codで示す電流Iodは、曲線C1で示す電流から一定の電流Id0を引いたものとなる。 The current I od indicated by the curve C od becomes that the current indicated by the curve C 1 minus the constant current I d0.

以上のように、第1実施形態に係る画像表示装置1Aでは、有機EL素子1の両電極間に印加される電圧が所定の閾値電圧を超える場合には有機EL素子1に電流が流れて該有機EL素子1が発光する。その一方で、有機EL素子1の両電極間に印加される電圧が所定の閾値電圧以下の場合には、調整トランジスタ5に電流が流れて、有機EL素子1に電流が流れず、該有機EL素子1が発光しない。このため、駆動トランジスタ2のゲート電圧Vgを設定するための画像信号の電位(ここではVdata)の振れ幅を抑制することができる。 As described above, in the image display device 1A according to the first embodiment, when the voltage applied between both electrodes of the organic EL element 1 exceeds a predetermined threshold voltage, a current flows through the organic EL element 1 and The organic EL element 1 emits light. On the other hand, when the voltage applied between both electrodes of the organic EL element 1 is equal to or lower than a predetermined threshold voltage, a current flows through the adjustment transistor 5, and no current flows through the organic EL element 1. Element 1 does not emit light. For this reason, the fluctuation width of the potential (here, V data ) of the image signal for setting the gate voltage V g of the driving transistor 2 can be suppressed.

具体的には、駆動トランジスタ2のゲート電圧Vgを0V以上の正の電圧の範囲で適宜調整することで、有機EL素子1の発光による全ての輝度の階調を実現することができる。換言すれば、電位Vdataの小さな変化で効率良く有機EL素子1の発光を制御することができる。したがって、画素信号の電位Vdataを調整するXドライバXdで扱う電圧の振れ幅が小さくなるとともに、XドライバXdにおける消費電力の低減を図ることができる。このため、最新の微細プロセスを利用してXドライバXdを製作することが可能となり、XドライバXdの回路の小型化ならびに低コスト化を図ることができる。また、XドライバXdの出力(ここでは電位Vdata)の振幅が小さくなっても出力の切り替えの間隔(すなわち出力精度)は略同一で良いため、XドライバXdで取り扱うビット数を低減することが可能となり、XドライバXdの回路の簡略化および小型化を図ることができる。 Specifically, by adjusting the gate voltage V g of the driving transistor 2 as appropriate within a positive voltage range of 0 V or more, all luminance gradations due to light emission of the organic EL element 1 can be realized. In other words, the light emission of the organic EL element 1 can be efficiently controlled with a small change in the potential Vdata . Therefore, the amplitude of the voltage handled by the X driver X d that adjusts the potential V data of the pixel signal is reduced, and the power consumption in the X driver X d can be reduced. For this reason, the X driver Xd can be manufactured using the latest fine process, and the circuit size and cost of the X driver Xd can be reduced. Further, since the output switching interval (that is, output accuracy) may be substantially the same even when the amplitude of the output of the X driver X d (here, the potential V data ) is reduced, the number of bits handled by the X driver X d is reduced. Therefore, the circuit of the X driver Xd can be simplified and downsized.

なお、調整トランジスタ5が駆動トランジスタ2と電気的に直列に接続されているため、画素回路7Aの製造途中で、仮に有機EL素子1が設けられていない状態でも、調整トランジスタ5の抵抗が存在している。このため、有機EL素子1を蒸着によって形成する前に、調整トランジスタ5と駆動トランジスタ2とが直列に接続された回路に適宜電圧を印加して、該回路を流れる電流を測定することで、回路の性能のテストを行うことができる。   Since the adjustment transistor 5 is electrically connected in series with the drive transistor 2, there is a resistance of the adjustment transistor 5 even when the organic EL element 1 is not provided during the manufacturing of the pixel circuit 7A. ing. For this reason, before the organic EL element 1 is formed by vapor deposition, a voltage is appropriately applied to a circuit in which the adjustment transistor 5 and the drive transistor 2 are connected in series, and the current flowing through the circuit is measured. Can be tested for performance.

<第2実施形態>
上記第1実施形態に係る画像表示装置1Aでは、有機EL素子1と電気的に並列に調整トランジスタ5が接続された。これに対して、第2実施形態に係る画像表示装置1Bでは、電気的に直列に接続された第1および第2調整トランジスタ15,16が、有機EL素子11と電気的に並列に接続されている。なお、第2実施形態では、第1および第2調整トランジスタ15,16が、本発明の少なくとも1つの「抵抗部材」に相当する。
Second Embodiment
In the image display device 1 </ b> A according to the first embodiment, the adjustment transistor 5 is connected in parallel with the organic EL element 1. In contrast, in the image display device 1B according to the second embodiment, the first and second adjustment transistors 15 and 16 that are electrically connected in series are electrically connected in parallel to the organic EL element 11. Yes. In the second embodiment, the first and second adjustment transistors 15 and 16 correspond to at least one “resistive member” of the present invention.

第2実施形態に係る画像表示装置1Bは、上記第1実施形態に係る画像表示装置1Aと比較して、概略構成は同様なものであるが、画素回路7Aが構成が異なる画素回路7Bに変更されたことで、表示部200Aが表示部200Bに変更されたものとなっている。以下、第1実施形態に係る画像表示装置1Aと同様な部分については同じ符号を付して説明を省略しつつ、第1実施形態に係る画像表示装置1Aと異なる部分について、第2実施形態に係る画像表示装置1Bについて説明する。   The image display device 1B according to the second embodiment is similar in configuration to the image display device 1A according to the first embodiment, but the pixel circuit 7A is changed to a pixel circuit 7B having a different configuration. As a result, the display unit 200A is changed to the display unit 200B. Hereinafter, parts similar to those of the image display apparatus 1A according to the first embodiment are denoted by the same reference numerals and description thereof is omitted, and parts different from the image display apparatus 1A according to the first embodiment are described in the second embodiment. The image display apparatus 1B will be described.

<画素回路の構成>
図8は、本発明の第2実施形態に係る画像表示装置1Bを構成する1画素分の画素回路(駆動回路)7Bの構成例を示す図である。
<Configuration of pixel circuit>
FIG. 8 is a diagram showing a configuration example of a pixel circuit (driving circuit) 7B for one pixel constituting the image display device 1B according to the second embodiment of the present invention.

画素回路7Bは、有機EL素子(OLED)11、駆動トランジスタ12、第1調整トランジスタ15、第2調整トランジスタ16、閾値(Vth)補償用トランジスタ13、およびコンデンサ14を備える。 The pixel circuit 7B includes an organic EL element (OLED) 11, a drive transistor 12, a first adjustment transistor 15, a second adjustment transistor 16, a threshold (V th ) compensation transistor 13, and a capacitor.

有機EL素子11は、上記第1実施形態に係る有機EL素子1と同様な構成を有し、発光層を流れる電流量によって発光輝度が変化する発光素子である。この有機EL素子11は、アノード電極11aとカソード電極11bとを有している。なお、本実施形態では、アノード電極11aが本発明の「一端部」に相当し、カソード電極11bが本発明の「他端部」に相当する。   The organic EL element 11 is a light emitting element that has the same configuration as the organic EL element 1 according to the first embodiment, and whose emission luminance varies depending on the amount of current flowing through the light emitting layer. The organic EL element 11 includes an anode electrode 11a and a cathode electrode 11b. In the present embodiment, the anode electrode 11a corresponds to “one end portion” of the present invention, and the cathode electrode 11b corresponds to “other end portion” of the present invention.

アノード電極11aは、給電線のうちで有機EL素子11の発光時に高電位側となる電源線としてのVDD線Lvdに対して電気的に接続されている。そして、アノード電極11aは、接続点Cn1,Cn6を順次に介して第2調整トランジスタ16の第7,9電極16ds,16gに対してそれぞれ電気的に接続されている。 The anode electrode 11a is electrically connected to the V DD line L vd as a power supply line that is on the high potential side when the organic EL element 11 emits light among the power supply lines. The anode 11a is electrically connected to the seventh and ninth electrodes 16ds and 16g of the second adjustment transistor 16 through the connection points Cn1 and Cn6 in sequence.

カソード電極11bは、給電線のうちで有機EL素子11の発光時に低電位側となる電源線としてのVSS線Lvsに対して、接続点Cn2,Cn4および駆動トランジスタ12を順次に介して電気的に接続される。そして、カソード電極11bは、接続点Cn2,Cn4,Cn5を順次に介して調整トランジスタ5の第5および第6電極15sd,15gに対して電気的に接続されている。さらに、カソード電極11bは、接続点Cn2を介してVth補償用トランジスタ13の第10電極13dsに対して電気的に接続されている。 The cathode electrode 11b is electrically connected to the V SS line L vs as a power supply line that is on the low potential side during light emission of the organic EL element 11 through the connection points Cn2 and Cn4 and the drive transistor 12 sequentially. Connected. The cathode electrode 11b is electrically connected to the fifth and sixth electrodes 15sd, 15g of the adjustment transistor 5 through the connection points Cn2, Cn4, Cn5 in order. Further, the cathode electrode 11b is electrically connected to the tenth electrode 13ds of the Vth compensation transistor 13 through the connection point Cn2.

駆動トランジスタ12は、有機EL素子11に対して電気的に直列に接続され、有機EL素子11における電流量を調整することで有機EL素子11の発光輝度を制御するトランジスタである。ここでは、駆動トランジスタ12は、n−MISFETTFTによって構成される。この駆動トランジスタ12は、第1から第3電極12ds,12sd,12gを有している。   The drive transistor 12 is a transistor that is electrically connected in series to the organic EL element 11 and controls the light emission luminance of the organic EL element 11 by adjusting the amount of current in the organic EL element 11. Here, the drive transistor 12 is configured by an n-MISFET TFT. The drive transistor 12 includes first to third electrodes 12ds, 12sd, and 12g.

第1電極12dsは、接続点Cn4,Cn2を順次に介して有機EL素子11のカソード電極11bに対して電気的に接続されている。そして、第1電極12dsは、有機EL素子11が発光する際、すなわち有機EL素子11に対して順方向の電流が流れる際にドレインとして機能する。一方、有機EL素子11に対して逆方向に電圧が印加される際には、第1電極12dsは逆にソースとして機能する。また、第1電極12dsは、接続点Cn4,Cn5を順次に介して調整トランジスタ15の第5および第6電極15sd,15gに対して電気的に接続されている。さらに、第1電極12dsは、接続点Cn4,Cn2を順次に介してVth補償用トランジスタ13の第10電極13dsに対して電気的に接続されている。 The first electrode 12ds is electrically connected to the cathode electrode 11b of the organic EL element 11 through the connection points Cn4 and Cn2 sequentially. The first electrode 12ds functions as a drain when the organic EL element 11 emits light, that is, when a forward current flows through the organic EL element 11. On the other hand, when a voltage is applied to the organic EL element 11 in the reverse direction, the first electrode 12ds functions as a source. The first electrode 12ds is electrically connected to the fifth and sixth electrodes 15sd and 15g of the adjustment transistor 15 via the connection points Cn4 and Cn5 sequentially. Further, the first electrode 12ds is electrically connected to the tenth electrode 13ds of the Vth compensation transistor 13 through the connection points Cn4 and Cn2 in order.

第2電極12sdは、VSS線Lvsに対して電気的に接続されている。そして、第2電極12sdは、有機EL素子11に対して順方向の電流が流れる際にソースとして機能する。一方、有機EL素子11に対して逆方向に電圧が印加される際には、第2電極12sdは逆にドレインとして機能する。更に、第3電極12gは、いわゆるゲートであり、接続点Cn3を介してVth補償用トランジスタ13の第11電極13sd、およびコンデンサ14の一方電極14aに対してそれぞれ電気的に接続されている。 The second electrode 12sd is electrically connected to the V SS line L vs. The second electrode 12 sd functions as a source when a forward current flows through the organic EL element 11. On the other hand, when a voltage is applied in the reverse direction with respect to the organic EL element 11, the second electrode 12sd functions as a drain. Further, the third electrode 12g is a so-called gate, and is electrically connected to the eleventh electrode 13sd of the Vth compensation transistor 13 and the one electrode 14a of the capacitor 14 via the connection point Cn3.

また、駆動トランジスタ12では、第3電極12gに付与される電位、より詳細には第1電極12dsまたは第2電極12sdと第3電極12gとの間(すなわちゲートとソースとの間)に印加される電圧値が調整されることで、第1電極12dsと第2電極12sdとの間(以下「第1−2電極間」とも称する)において流れる電流の量(電流量)が調整される。そして、この第3電極(ゲート)12gに印加される電位により、駆動トランジスタ12は、第1−2電極間(すなわちドレインとソースとの間)において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。   In the driving transistor 12, a potential applied to the third electrode 12g, more specifically, applied between the first electrode 12ds or the second electrode 12sd and the third electrode 12g (that is, between the gate and the source). By adjusting the voltage value, the amount of current (current amount) flowing between the first electrode 12ds and the second electrode 12sd (hereinafter also referred to as “between the first and second electrodes”) is adjusted. Then, the potential applied to the third electrode (gate) 12g causes the drive transistor 12 to have a state in which a current can flow between the first and second electrodes (that is, between the drain and the source) (conducting state), Is selectively set to a state in which the current cannot flow (non-conducting state).

第1および第2調整トランジスタ15,16は、それぞれ駆動トランジスタ12と同様に、n−MISFETTFTによって構成されており、略同一の性能を有し、電気的に直列に接続されている。また、第1および第2調整トランジスタ15,16が直列に接続されて構成される部分が、VDD線LvdとVSS線Lvsとの間において、有機EL素子11に対して電気的に並列に接続され、且つ駆動トランジスタ12に対して電気的に直列に接続されている。 Each of the first and second adjustment transistors 15 and 16 is configured by an n-MISFET TFT similarly to the drive transistor 12, has substantially the same performance, and is electrically connected in series. Further, a portion configured by connecting the first and second adjustment transistors 15 and 16 in series is electrically connected to the organic EL element 11 between the V DD line L vd and the V SS line L vs. They are connected in parallel and electrically connected in series to the drive transistor 12.

具体的には、第1調整トランジスタ15は、第4から第6電極15ds,15sd,15gを有している。第4電極15dsは、第2調整トランジスタ16の第8電極16sdに対して電気的に接続されている。第5および第6電極15sd,15gは、接続点Cn5,Cn4,Cn2を順次に介して有機EL素子11のカソード電極11bおよびVth補償用トランジスタ13の第10電極13dsに対してそれぞれ電気的に接続されている。また、第5および第6電極15sd,15gは、接続点Cn5,Cn4を順次に介して駆動トランジスタ12の第1電極12dsに対してそれぞれ電気的に接続されている。さらに、第5電極15sdは、接続点Cn5を介してゲートである第6電極15gに対して電気的に接続されている。 Specifically, the first adjustment transistor 15 includes fourth to sixth electrodes 15ds, 15sd, and 15g. The fourth electrode 15 ds is electrically connected to the eighth electrode 16 sd of the second adjustment transistor 16. The fifth and sixth electrodes 15 sd and 15 g are electrically connected to the cathode electrode 11 b of the organic EL element 11 and the tenth electrode 13 ds of the V th compensation transistor 13 through the connection points Cn 5, Cn 4 and Cn 2 in sequence. It is connected. The fifth and sixth electrodes 15 sd and 15 g are electrically connected to the first electrode 12 ds of the drive transistor 12 through the connection points Cn 5 and Cn 4 in order. Further, the fifth electrode 15sd is electrically connected to the sixth electrode 15g which is a gate through the connection point Cn5.

また、第1調整トランジスタ15では、第6電極15gに付与される電位、より詳細には第4電極15dsまたは第5電極15sdと第6電極15gとの間(すなわちゲートとソースとの間)に印加される電圧値が調整されることで、第4電極15dsと第5電極15sdとの間(第4−5電極間)において流れる電流の量(電流量)が調整される。そして、この第6電極(ゲート)15gに印加される電位により、第1調整トランジスタ15は、第4−5電極間(すなわちドレインとソースとの間)において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。   In the first adjustment transistor 15, the potential applied to the sixth electrode 15g, more specifically, between the fourth electrode 15ds or the fifth electrode 15sd and the sixth electrode 15g (that is, between the gate and the source). By adjusting the applied voltage value, the amount of current (current amount) flowing between the fourth electrode 15ds and the fifth electrode 15sd (between the fourth and fifth electrodes) is adjusted. Then, the potential applied to the sixth electrode (gate) 15g causes the first adjustment transistor 15 to be in a state where the current can flow between the fourth and fifth electrodes (that is, between the drain and the source) (conductive state). , A state in which current cannot flow (non-conduction state) is selectively set.

第2調整トランジスタ16は、第7から第9電極16ds,16sd,16gを有している。第7および第9電極16ds,16gは、接続点Cn6,Cn1を順次に介してVDD線Lvdおよびアノード電極11aに対してそれぞれ電気的に接続されている。また、第7電極16dsは、接続点Cn6を介して第9電極16gに対して電気的に接続されている。第8電極16sdは、第1調整トランジスタ15の第4電極15dsに対して電気的に接続されている。 The second adjustment transistor 16 includes seventh to ninth electrodes 16ds, 16sd, and 16g. The seventh and ninth electrodes 16ds and 16g are electrically connected to the V DD line L vd and the anode electrode 11a through the connection points Cn6 and Cn1, respectively. The seventh electrode 16ds is electrically connected to the ninth electrode 16g via the connection point Cn6. The eighth electrode 16 sd is electrically connected to the fourth electrode 15 ds of the first adjustment transistor 15.

また、第2調整トランジスタ16では、第9電極16gに付与される電位、より詳細には第7電極16dsまたは第8電極16sdと第9電極16gとの間(すなわちゲートとソースとの間)に印加される電圧値が調整されることで、第7電極16dsと第8電極16sdとの間(第7−8電極間)において流れる電流の量(電流量)が調整される。そして、この第9電極(ゲート)16gに付与される電位により、第2調整トランジスタ16は、第7−8電極間(すなわちドレインとソースとの間)において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。   In the second adjustment transistor 16, the potential applied to the ninth electrode 16g, more specifically, between the seventh electrode 16ds or the eighth electrode 16sd and the ninth electrode 16g (that is, between the gate and the source). By adjusting the voltage value to be applied, the amount of current (current amount) flowing between the seventh electrode 16ds and the eighth electrode 16sd (between the seventh and eighth electrodes) is adjusted. Then, due to the potential applied to the ninth electrode (gate) 16g, the second adjustment transistor 16 has a state in which a current can flow between the seventh and eighth electrodes (that is, between the drain and the source) (conductive state). , A state in which current cannot flow (non-conduction state) is selectively set.

th補償用トランジスタ13は、駆動トランジスタ12が通電状態となる場合の、第2電極12sdに対する第3電極12gの電位の下限値(所定の閾値電圧Vth)を検出するとともに、駆動トランジスタ12のゲート電圧を、閾値電圧Vth(以下「閾値Vth」と略称する)に調整するトランジスタである。つまり、「閾値Vth」は、駆動トランジスタ12がオフ状態(いわゆるドレイン電流が流れない状態)からオン状態(ドレイン電流が流れる状態)に移り変わるときの、境界となるゲート電圧のことを言う。なお、ここでは、Vth補償用トランジスタ13も、駆動トランジスタ12と同様にn−MISFETTFTによって構成される。 The V th compensation transistor 13 detects the lower limit value (predetermined threshold voltage V th ) of the potential of the third electrode 12g with respect to the second electrode 12sd when the drive transistor 12 is energized, and the drive transistor 12 This is a transistor for adjusting the gate voltage to a threshold voltage V th (hereinafter abbreviated as “threshold V th ”). That is, the “threshold value V th ” refers to a gate voltage serving as a boundary when the driving transistor 12 changes from an off state (a state where a drain current does not flow) to an on state (a state where the drain current flows). Here, the V th compensation transistor 13 is also composed of an n-MISFET TFT, like the drive transistor 12.

このVth補償用トランジスタ13は、第10から第12電極13ds,13sd,13gを有している。第10電極13dsは、接続点Cn2を介して有機EL素子11のカソード電極11bに対して電気的に接続されている。また、第10電極13dsは、接続点Cn2,Cn4を順次に介して駆動トランジスタ12の第1電極12dsに対して電気的に接続されている。さらに、第10電極13dsは、接続点Cn2,Cn4,Cn5を順次に介して第1調整トランジスタ15の第5電極15sdと第6電極15gに対してそれぞれ電気的に接続されている。第11電極13sdは、接続点Cn3を介して駆動トランジスタ12の第3電極12gおよびコンデンサ14の一方電極14aに対してそれぞれ電気的に接続されている。また、第12電極13gは、走査信号線Lssに対して電気的に接続されている。 The V th compensation transistor 13 has tenth to twelfth electrodes 13ds, 13sd, and 13g. The tenth electrode 13ds is electrically connected to the cathode electrode 11b of the organic EL element 11 through the connection point Cn2. The tenth electrode 13ds is electrically connected to the first electrode 12ds of the drive transistor 12 through the connection points Cn2 and Cn4 in order. Further, the tenth electrode 13ds is electrically connected to the fifth electrode 15sd and the sixth electrode 15g of the first adjustment transistor 15 via the connection points Cn2, Cn4, Cn5 in sequence. The eleventh electrode 13sd is electrically connected to the third electrode 12g of the drive transistor 12 and the one electrode 14a of the capacitor 14 via the connection point Cn3. The twelfth electrode 13g is electrically connected to the scanning signal line L ss .

また、Vth補償用トランジスタ13では、第12電極13gに付与される電位、より詳細には第10電極13dsまたは第11電極13sdと第12電極13gとの間(すなわちゲートとソースとの間)に印加される電圧値が調整されることで、第10電極13dsと第11電極13sdとの間(第10−11電極間)において流れる電流の量(電流量)が調整される。そして、この第12電極(ゲート)13gに付与される電位により、Vth補償用トランジスタ13は、第10−11電極間(すなわちドレインとソースとの間)において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。 In the V th compensation transistor 13, the potential applied to the twelfth electrode 13g, more specifically, between the tenth electrode 13ds or the eleventh electrode 13sd and the twelfth electrode 13g (that is, between the gate and the source). By adjusting the voltage value applied to, the amount of current (current amount) flowing between the tenth electrode 13ds and the eleventh electrode 13sd (between the tenth and eleventh electrodes) is adjusted. Then, the potential applied to the twelfth electrode (gate) 13g causes the V th compensation transistor 13 to flow a current between the tenth and eleventh electrodes (that is, between the drain and the source) (conduction state). And a state where current cannot flow (non-conducting state) is selectively set.

ここで、有機EL素子11は、電流値によって発光輝度が制御されるため、発光時における駆動トランジスタ12のゲート電圧のゆらぎに対して、発光輝度が敏感に変動する。特に、駆動トランジスタ12がアモルファスシリコンを用いて構成された場合には、駆動トランジスタ12ごとに閾値Vthが異なる傾向にある。よって、画素毎に異なる閾値Vthを補償する機能(Vth補償機能)を持たせなければ、所望の発光輝度と実際の発光輝度との間に若干の乖離が生じ、結果として画素間で発光輝度のムラが生じてしまう。 Here, since the light emission luminance of the organic EL element 11 is controlled by the current value, the light emission luminance fluctuates sensitively to fluctuations in the gate voltage of the drive transistor 12 during light emission. In particular, when the driving transistor 12 is configured using amorphous silicon, the threshold V th tends to be different for each driving transistor 12. Therefore, if a function for compensating a different threshold V th for each pixel (V th compensation function) is not provided, there is a slight difference between the desired light emission luminance and the actual light emission luminance, resulting in light emission between the pixels. Uneven brightness will occur.

そこで、Vth補償用トランジスタ13は、発光前において画素ごとに駆動トランジスタ12のゲート電圧を閾値Vthに合わせることで、駆動トランジスタ12における閾値Vthのばらつきを補償するVth補償機能を実現する。 Therefore, the V th compensation transistor 13 realizes a V th compensation function that compensates for variations in the threshold V th in the drive transistor 12 by matching the gate voltage of the drive transistor 12 to the threshold V th for each pixel before light emission. .

コンデンサ14は、一方電極14aおよび他方電極14bを備えて構成されている。そして、一方電極14aは、接続点Cn3を介して、駆動トランジスタ12の第3電極12gおよびVth補償用トランジスタ13の第11電極13sdに対してそれぞれ電気的に接続されている。また、他方電極14bは、画像信号線Lisに対して電気的に接続されている。なお、ここでは、コンデンサ14の保持容量を所定値Csとする。 The capacitor 14 includes a first electrode 14a and a second electrode 14b. The one electrode 14a is electrically connected to the third electrode 12g of the drive transistor 12 and the eleventh electrode 13sd of the Vth compensation transistor 13 via the connection point Cn3. The other electrode 14b is electrically connected to the image signal line L IS. Here, the retention capacity of the capacitor 14 with a predetermined value C s.

ところで、有機EL素子11は、発光時と逆の電圧が印加されるとコンデンサとして機能し、この容量(EL素子容量)を所定値Coとする。また、駆動トランジスタ12は、第2電極12sdと第3電極12gとの間(第2−3電極間)の寄生容量CgsTdと、第1電極12dsと第3電極12gとの間(第1−3電極間)の寄生容量CgdTdとを有する。更に、Vth補償用トランジスタ13は、第11電極13sdと第12電極13gとの間(第11−12電極間)の寄生容量CgsTthと、第10電極13dsと第12電極13gとの間(第10−12電極間)の寄生容量CgdTthとを有する。なお、寄生容量CgsTd,CgdTd,CgsTth,CgdTthは、それぞれ駆動トランジスタ12、およびVth補償用トランジスタ13の構成によって決定される所定値の容量である。 Incidentally, the organic EL element 11, the voltage of the light emitting time of the reverse is applied to function as a capacitor, to the capacitance (EL element capacitor) with a predetermined value C o. Further, the drive transistor 12 includes a parasitic capacitance C gsTd between the second electrode 12 sd and the third electrode 12 g (between the second and third electrodes), and between the first electrode 12 ds and the third electrode 12 g (the first 1-first electrode). A parasitic capacitance C gdTd between three electrodes). Further, the V th compensation transistor 13 includes a parasitic capacitance C gsTth between the eleventh electrode 13sd and the twelfth electrode 13g (between the eleventh and twelfth electrodes), and between the tenth electrode 13ds and the twelfth electrode 13g ( And a parasitic capacitance C gdTth between the 10th and 12th electrodes). The parasitic capacitances C gsTd , C gdTd , C gsTth , and C gdTth are predetermined values determined by the configurations of the drive transistor 12 and the V th compensation transistor 13, respectively.

図9は、図8で示した画素回路7Bの回路構成に対して、寄生容量CgsTth,CgdTth,CgsTd,CgdTdとEL素子容量Coとに係る回路構成(図中破線で記載)を加えた模式図である。 9, the circuit configuration of the pixel circuit 7B shown in FIG. 8, the parasitic capacitance C gsTth, C gdTth, C gsTd , circuitry (described in dashed line in the drawing) according to the C GdTd and EL element capacitance C o It is the schematic diagram which added.

図9で示すように、画素回路7Bでは、有機EL素子11の両電極間にはEL素子容量Coを有するコンデンサ(素子コンデンサ)Colが存在し、駆動トランジスタ12の第2−3電極間には寄生容量CgsTdを有するコンデンサ12gsが存在する。そして、駆動トランジスタ12の第1−3電極間には寄生容量CgdTdを有するコンデンサ12gdが存在する。さらに、Vth補償用トランジスタ13の第11−12電極間には寄生容量CgsTthを有するコンデンサ3gsが存在する。また、Vth補償用トランジスタ13の第10−12電極間には寄生容量CgdTthを有するコンデンサ13gdが存在している。 As shown in Figure 9, the pixel circuit 7B, between both electrodes of the organic EL element 11 capacitor (element capacitor) C ol is present having an EL element capacitance C o, between 2-3 electrode of the driving transistor 12 Has a capacitor 12gs having a parasitic capacitance CgsTd . A capacitor 12 gd having a parasitic capacitance C gdTd exists between the first and third electrodes of the drive transistor 12. Further, a capacitor 3gs having a parasitic capacitance C gsTth exists between the 11th and 12th electrodes of the V th compensation transistor 13. Further, between the first 10-12 electrodes of V th compensation transistor 13 capacitor 13gd having parasitic capacitance C GdTth exists.

なお、ここでは、1つの画素回路7Bに着目して説明したが、有機ELディスプレイAA全体では、画素回路7Bが多数存在する。このため、走査信号線Lssも多数存在する。そこで、以下では、多数の走査信号線Lssを、適宜「第N走査信号線(Nは自然数)Lss」と称する。 Here, the description has been given focusing on one pixel circuit 7B, but there are a large number of pixel circuits 7B in the entire organic EL display AA. For this reason, there are a large number of scanning signal lines L ss . Therefore, in the following, a large number of scanning signal lines L ss will be referred to as “Nth scanning signal lines (N is a natural number) L ss ” as appropriate.

<調整トランジスタの特性と調整トランジスタによるメリット>
図10は、第1および第2調整トランジスタ15,16の特性を模式的に示す図である。図10では、横軸が電圧を示し、縦軸が電流を示している。具体的には、横軸が、第1および第2調整トランジスタ15,16が電気的に直列に接続されている部分の両端に印加される電圧、具体的には、接続点Cn5の電位を基準した接続点Cn6の電位、すなわち接続点Cn5と接続点Cn6との間の電圧V56を示している。また、縦軸が、第1および第2調整トランジスタ15,16が電気的に直列に接続されている部分を接続点Cn6から接続点Cn5に向けて流れる電流I56を示している。そして、図10では、仮に、接続点Cn5と接続点Cn6との間に第2調整トランジスタ16が設けられることなく、第1調整トランジスタ15のみが設けられている場合における電圧V56と電流I56との関係を示す曲線Cv15が破線で示されている。さらに、図10では、仮に、接続点Cn5と接続点Cn6との間に第1調整トランジスタ15が設けられることなく、第2調整トランジスタ16のみが設けられている場合における電圧V56と電流I56との関係を示す曲線Cv16が一点鎖線で示されている。
<Characteristics of adjustment transistor and merit of adjustment transistor>
FIG. 10 is a diagram schematically showing the characteristics of the first and second adjustment transistors 15 and 16. In FIG. 10, the horizontal axis represents voltage, and the vertical axis represents current. Specifically, the horizontal axis is based on the voltage applied to both ends of the portion where the first and second adjustment transistors 15 and 16 are electrically connected in series, specifically, the potential at the connection point Cn5. the potential of the connection point Cn6 that, that is, the voltage V 56 between the connection point Cn6 and the connection point CN5. The vertical axis represents the current I 56 that flows from the connection point Cn6 toward the connection point Cn5 through the portion where the first and second adjustment transistors 15 and 16 are electrically connected in series. In FIG. 10, it is assumed that the second adjustment transistor 16 is not provided between the connection point Cn5 and the connection point Cn6, and only the first adjustment transistor 15 is provided, and the voltage V 56 and the current I 56 are provided. A curve C v15 indicating the relationship with is shown by a broken line. Further, in FIG. 10, it is assumed that the first adjustment transistor 15 is not provided between the connection point Cn5 and the connection point Cn6, and only the second adjustment transistor 16 is provided, and the voltage V 56 and the current I 56 are provided. A curve C v16 indicating the relationship with is shown by a one-dot chain line.

図10の曲線Cv15で示すように、仮に、第2調整トランジスタ16が設けられていなければ、電圧V56が0V以上である場合には、図5でも示したように、電圧V56の上昇とともに、電流I56が増加して、図29でも示したゲート電圧が0Vである場合の電流Id0で電流I56が一定となる。しかしながら、電圧V56が0V未満で減少されていくと、電流I56は負の値を示し、第5電極15sdから第4電極15dsに向けた電流が急激に増加する。したがって、仮に、第2調整トランジスタ16が設けられていなければ、有機EL素子11に対して電流が流れる順方向とは逆方向に電圧が印加されると、第1調整トランジスタ15を介して接続点Cn5から接続点Cn6に向けて比較的大きな電流が流れる。このため、有機EL素子11をコンデンサとして利用して、有機EL素子11の両電極間に電荷を蓄積することができない。 As shown by the curve C v15 in FIG. 10, if, if no second adjusting transistor 16 is provided, when the voltage V 56 is equal to or higher than 0V, as shown also in FIG. 5, increase in the voltage V 56 At the same time, the current I 56 increases, and the current I 56 becomes constant at the current I d0 when the gate voltage shown in FIG. 29 is 0V. However, the voltage V 56 As you are reduced below 0V, current I 56 indicates a negative value, the current from the fifth electrode 15sd toward the fourth electrode 15ds rapidly increases. Therefore, if the second adjustment transistor 16 is not provided, when a voltage is applied to the organic EL element 11 in the direction opposite to the forward direction in which current flows, the connection point is connected via the first adjustment transistor 15. A relatively large current flows from Cn5 toward the connection point Cn6. For this reason, it is not possible to accumulate charges between both electrodes of the organic EL element 11 by using the organic EL element 11 as a capacitor.

一方、図10の曲線Cv16で示すように、仮に、第1調整トランジスタ15が設けられていなければ、電圧V56が0V以下である場合には、電圧V56の低下とともに、電流I56が減少して、図29でも示したようにゲート電圧が0Vである場合の電流−Id0で電流I56は一定となる。しかしながら、電圧V56が0V以上で増加されていくと、電流I56は正の値を示し、第7電極16dsから第8電極16sdに向けた電流が急激に増加する。つまり、電圧V56が負の値である場合には、第2調整トランジスタ16には、電流Id0よりも大きな電流が流れず、電圧V56が正の値である場合には、電圧V56の印加に応じた電流I56が第7電極16dsから第8電極16sdに向けて流れる。 On the other hand, as shown by the curve C v16 in FIG. 10, if, unless the first adjusting transistor 15 is provided, when the voltage V 56 is less than 0V, together with the voltage drop V 56, current I 56 is As shown in FIG. 29, the current I 56 becomes constant at the current −I d0 when the gate voltage is 0V. However, when the voltage V 56 will be increased by more than 0V, the current I 56 indicates a positive value, the current directed from the seventh electrode 16ds to the eighth electrode 16sd rapidly increases. In other words, when the voltage V56 is a negative value, no current larger than the current Id0 flows through the second adjustment transistor 16, and when the voltage V56 is a positive value, the voltage V56 . A current I 56 corresponding to the application of flows from the seventh electrode 16ds toward the eighth electrode 16sd.

図11は、接続点Cn5と接続点Cn6との間における電圧V56と電流I56との関係、すなわち第1および第2調整トランジスタ15,16に係る電圧と電流との関係を模式的に示す図である。図11では、接続点Cn5と接続点Cn6との間における電圧V56と電流I56との関係が太い実線の曲線Cv56で描かれている。また、図10で示した曲線Cv15,Cv16が細線でそれぞれ描かれている。 Figure 11 shows the relationship between the voltage V 56 and the current I 56, i.e., the relationship between the voltage and current of the first and second adjusting transistor 15 and 16 shown schematically between the connection point Cn5 the connection point Cn6 FIG. In Figure 11, the relationship between the voltage V 56 and the current I 56 in between the connection point Cn5 and the connection point Cn6 are drawn by a thick solid curve C V56. Further , the curves C v15 and C v16 shown in FIG. 10 are drawn by thin lines, respectively.

本実施形態では、接続点Cn5と接続点Cn6との間に第1および第2調整トランジスタ15,16が電気的に直列に接続されている。このため、図11の曲線Cv56で示すように、電圧V56が0V以上の場合には、電圧V56の上昇とともに、電流I56は、増加して、電流Id0で一定となる。一方、電圧V56が0V以下である場合には、電圧V50の低下とともに、電流I56は、減少して電流−Id0で一定となる。 In the present embodiment, the first and second adjustment transistors 15 and 16 are electrically connected in series between the connection point Cn5 and the connection point Cn6. Therefore, as shown by the curve C V56 in FIG. 11, when the voltage V 56 of 0V or more, along with increase in the voltage V 56, current I 56 is increased, becomes constant at current I d0. On the other hand, when the voltage V 56 is less than 0V, as well as reduction of the voltage V50, the current I 56 is constant at a current -I d0 decreases.

このため、接続点Cn1と接続点Cn4との間に、接続点Cn1の方が電位が高くなるような電圧が印加され、駆動トランジスタ12のゲート電圧Vgが0Vの場合には、駆動トランジスタ12の第1−2電極間を流れる電流Id0が、有機EL素子11に流れることなく、第1調整トランジスタ15の第4−5電極間、および第2調整トランジスタ16の第7−8電極間を流れる。 Therefore, between the connection point Cn1 and the connection point Cn4, voltage as towards the connection point Cn1 becomes higher potential is applied, when the gate voltage V g of the drive transistor 12 is 0V, the drive transistor 12 Current I d0 flowing between the first and second electrodes of the first adjusting transistor 15 does not flow between the fourth and fifth electrodes of the first adjusting transistor 15 and between the seventh and eighth electrodes of the second adjusting transistor 16. Flowing.

より詳細には、第1実施形態と同様に、アノード電極11aと第2電極12sdとの間に第2電極12sdよりもアノード電極11aの方が電位が高くなるように電圧が印加された状態で、第3電極12gに付与される電位の変化に応じて、アノード電極11aとカソード電極11bとの間の電圧が閾値電圧Vt1を超える場合は、第1−2電極間およびアノード電極11aとカソード電極11bとの間に電流が流れて、有機EL素子11が発光する。また、アノード電極11aと第2電極12sdとの間に第2電極12sdよりもアノード電極11aの方が電位が高くなるように電圧が印加された状態で、アノード電極11aとカソード電極11bとの間の電圧が閾値電圧Vt1以下となる場合は、第1−2電極間に電流が流れる一方で、アノード電極11aとカソード電極11bとの間には電流が流れず、有機EL素子11が発光しない。 More specifically, as in the first embodiment, a voltage is applied between the anode electrode 11a and the second electrode 12sd so that the potential of the anode electrode 11a is higher than that of the second electrode 12sd. When the voltage between the anode electrode 11a and the cathode electrode 11b exceeds the threshold voltage Vt1 in accordance with the change in potential applied to the third electrode 12g, between the first and second electrodes and between the anode electrode 11a and the cathode A current flows between the electrode 11b and the organic EL element 11 emits light. Further, a voltage is applied between the anode electrode 11a and the second electrode 12sd so that the potential of the anode electrode 11a is higher than that of the second electrode 12sd. Is less than or equal to the threshold voltage V t1 , current flows between the first and second electrodes, but no current flows between the anode electrode 11a and the cathode electrode 11b, and the organic EL element 11 does not emit light. .

また、接続点Cn1と接続点Cn4との間に、接続点Cn4の方が電位が高くなるような電圧が印加され、駆動トランジスタ12のゲート電圧Vgが上昇されても、第1および第2調整トランジスタ15,16には低い一定の電流Id0しか流れない。 Moreover, between the connection point Cn1 and the connection point Cn4, towards the connection point Cn4 is a voltage that the potential is higher is applied, be raised gate voltage V g of the drive transistor 12, first and second Only a low constant current I d0 flows through the adjusting transistors 15 and 16.

したがって、有機EL素子11をコンデンサとして利用して、有機EL素子11の両電極間に電荷を蓄積することができる。以下、有機EL素子11をコンデンサとして利用しつつ、有機EL素子11の発光輝度を制御する駆動方法について説明する。   Accordingly, charges can be accumulated between both electrodes of the organic EL element 11 by using the organic EL element 11 as a capacitor. Hereinafter, a driving method for controlling the light emission luminance of the organic EL element 11 while using the organic EL element 11 as a capacitor will be described.

<有機EL素子の発光に関する駆動方法>
図12は、有機EL素子11を発光させる際の信号波形(駆動波形)を示すタイミングチャートである。図12では、横軸が時刻を示し、上から順に、(a) VDD線Lvdに付与される電位(電位Vdd)、(b) VSS線Lvsに付与される電位(電位VSS)、(c)第1走査信号線Lssに付与される信号の電位(電位Vls1)、(d)第2走査信号線Lssに付与される信号の電位(電位Vls2)、(e)画像信号線Lisに付与される信号の電位(電位Vlis)、の波形が示されている。
<Driving method for light emission of organic EL element>
FIG. 12 is a timing chart showing a signal waveform (drive waveform) when the organic EL element 11 emits light. In FIG. 12, the horizontal axis indicates time, and in order from the top, (a) the potential applied to the V DD line L vd (potential V dd ) and (b) the potential applied to the V SS line L vs (potential V SS ), (c) the potential of the signal applied to the first scanning signal line L ss (potential V ls1 ), (d) the potential of the signal applied to the second scanning signal line L ss (potential V ls2 ), ( e) The waveform of the potential of the signal (potential V lis ) applied to the image signal line Lis is shown.

また、図12では、有機EL素子11を1回発光させるための駆動波形が示されており、1回の発光に係る期間は、時間順次に、Cs初期化期間P1(時刻t11〜t12)、準備期間P2(時刻t12〜t13)、Vth補償期間P3(時刻t13〜t14)、書込期間P4(時刻t14〜t15)、素子初期化期間P5(時刻t15〜t16)、および発光期間P6(時刻t16〜)を備えて構成される。なお、書込期間P4における電位Vlisは、各有機EL素子11の発光輝度によって決まる任意の値であるため、図12では、当該電位が存在し得る範囲に斜線ハッチングが便宜的に付されている。 Further, in FIG. 12, there is shown a driving waveform for lighting the organic EL element 11 once a period of the one emission, sequentially time, C s initialization period P1 (time t11 to t12) , Preparation period P2 (time t12 to t13), Vth compensation period P3 (time t13 to t14), writing period P4 (time t14 to t15), element initialization period P5 (time t15 to t16), and light emission period P6 (Time t16-). Since the potential V lis in the writing period P4 is an arbitrary value determined by the light emission luminance of each organic EL element 11, in FIG. 12, hatched hatching is added for convenience in a range where the potential can exist. Yes.

図13から図17は、第2実施形態に係る画像表示装置1Bを駆動させる際に、各期間において発生する画素回路7Bの電流の流れを黒塗りの矢印で例示する図である。図13から図17では、画素回路7Bのうち、電流の流れに寄与する回路は太線で示され、電流の流れにほとんど寄与しない回路は細線で示されている。   FIGS. 13 to 17 are diagrams illustrating the flow of current of the pixel circuit 7B generated in each period when the image display device 1B according to the second embodiment is driven, with black arrows. In FIG. 13 to FIG. 17, among the pixel circuits 7B, circuits that contribute to the current flow are indicated by thick lines, and circuits that hardly contribute to the current flow are indicated by thin lines.

以下、図12および図13から図17を適宜参照しつつ、第2実施形態に係る画像表示装置1Bの駆動方法について説明する。   Hereinafter, a method for driving the image display apparatus 1B according to the second embodiment will be described with reference to FIGS. 12 and 13 to 17 as appropriate.

○Cs初期化期間P1:
図13では、Cs初期化期間P1(以下適宜「期間P1」と略する)での画素回路7Bにおける電流の流れが例示されている。
○ C s initialization period P1:
FIG. 13 illustrates the flow of current in the pixel circuit 7B in the C s initialization period P1 (hereinafter abbreviated as “period P1” where appropriate).

期間P1では、VDD線LvdおよびVSS線Lvsにそれぞれ所定の正の高電位VDD(例えば15V)が印加される。また、全走査信号線Lssに所定の正の高電位VgH(例えば15V)が印加される。さらに、画像信号線Lisに所定の基準電位(ここでは0V)が印加される。 In the period P1, a predetermined positive high potential V DD (for example, 15 V) is applied to the V DD line L vd and the V SS line L vs. Further, a predetermined positive high potential V gH (for example, 15 V) is applied to all the scanning signal lines L ss . Further, a predetermined reference potential to the image signal line L IS (here, 0V) is applied.

このとき、走査信号線Lssにおける高電位VgHの印加により、第12電極(ゲート)13gに高電位VgHに応じた正電位が印加され、Vth補償用トランジスタ13が導通状態となる。一方、VDD線LvdとVSS線Lvsとが略同電位であるため、駆動トランジスタ12が非導通状態となる。したがって、期間P1では、図13で示すように、VDD線LvdからVth補償用トランジスタ13の第10および第11電極13ds,13sdを介してコンデンサ14に向けて電流が流れ、コンデンサ14に所定量の電荷(例えば、15Vに応じた電荷量)が蓄積される。 At this time, by the application of high voltage V gH in the scanning signal line L ss, positive potential corresponding to the high potential V gH to the 12 electrodes (gate) 13 g is applied, V th compensation transistor 13 becomes conductive. On the other hand, since the V DD line L vd and the V SS line L vs have substantially the same potential, the drive transistor 12 is turned off. Therefore, in the period P1, as shown in FIG. 13, a current flows from the V DD line L vd to the capacitor 14 via the tenth and eleventh electrodes 13ds and 13sd of the V th compensation transistor 13, and the capacitor 14 A predetermined amount of charge (for example, a charge amount corresponding to 15V) is accumulated.

なお、期間P1における時間経過とともにコンデンサ14に蓄積される電荷量が高まり、第3電極(ゲート)12gに所定値を超える正電位が付与され、駆動トランジスタ12が導通状態となることもあり得る。しかし、VDD線LvdおよびVSS線Lvsがともに同電位VDDに設定されているため、駆動トランジスタ12の第1−2電極間では電流が流れない。 Note that the amount of charge accumulated in the capacitor 14 increases as time elapses in the period P1, and a positive potential exceeding a predetermined value is applied to the third electrode (gate) 12g, so that the driving transistor 12 may be in a conductive state. However, since the V DD line L vd and the V SS line L vs are both set to the same potential V DD , no current flows between the first and second electrodes of the drive transistor 12.

○準備期間P2:
図14では、準備期間P2(以下適宜「期間P2」と略する)での画素回路7Bにおける電流の流れが例示されている。
○ Preparation period P2:
FIG. 14 illustrates the flow of current in the pixel circuit 7B in the preparation period P2 (hereinafter abbreviated as “period P2” as appropriate).

期間P2では、VDD線Lvdに負の所定電位−Vp(例えば−7V)が付与される。また、VSS線Lvsに所定の基準電位(ここでは0V)が付与される。また、全走査信号線Lssに所定の低電位VgL(例えば−10V)が付与される。さらに、画像信号線Lisに所定の高電位VdH(例えば10V)が印加される。 In the period P2, a negative predetermined potential −V p (for example, −7 V) is applied to the V DD line L vd . Further, a predetermined reference potential (0 V in this case) is applied to the V SS line L vs. In addition, a predetermined low potential V gL (for example, −10 V) is applied to all the scanning signal lines L ss . Moreover, given the high potential V dH to the image signal line L IS (e.g. 10V) is applied.

このとき、走査信号線Lssにおける低電位VgLの付与により、第12電極(ゲート)13gにはほとんど正の電位が付与されないため、Vth補償用トランジスタ13が非導通状態となる。一方、画像信号線Lisにおける高電位VdHの付与により、第3電極(ゲート)12gに高電位VdHに応じた正電位(例えば15+10=25V)が付与され、駆動トランジスタ12が導通状態となる。 At this time, since the low potential V gL is applied to the scanning signal line L ss , almost no positive potential is applied to the twelfth electrode (gate) 13 g, so that the V th compensation transistor 13 is turned off. On the other hand, when the high potential V dH is applied to the image signal line Lis, a positive potential (for example, 15 + 10 = 25 V) corresponding to the high potential V dH is applied to the third electrode (gate) 12g, and the drive transistor 12 is turned on. Become.

そして、VDD線LvdよりもVSS線Lvsの方が電位がVp高いため、図14で示すように、VSS線Lvsから駆動トランジスタ12の第2および第1電極12sd,12dsを順次に介して、有機EL素子11に向けて電流が流れる。このとき、第1および第2調整トランジスタ15,16において白抜き矢印で示すように、接続点Cn5から接続点Cn6に向けて若干の電流Id0が流れる。但し、この電流Id0は非常に小さな電流であるため、有機EL素子11すなわち素子コンデンサColにVDD線LvdとVSS線Lvsとの間の電位差に応じた所定量の電荷(例えば7Vに応じた電荷)が蓄積される。 Since the high potential V p towards the V SS line L vs than V DD line L vd, as shown in Figure 14, the second and first electrode 12sd of the driving transistor 12 from the V SS line L vs, 12ds A current flows toward the organic EL element 11 sequentially. At this time, a slight current I d0 flows from the connection point Cn5 to the connection point Cn6 as indicated by the outlined arrows in the first and second adjustment transistors 15 and 16. However, since the current I d0 is a very small current, a predetermined amount of electric charge (for example, according to the potential difference between the V DD line L vd and the V SS line L vs is applied to the organic EL element 11, that is, the element capacitor C ol. 7) is stored.

○Vth補償期間P3:
図15では、Vth補償期間P3(以下適宜「期間P3」と略する)での画素回路7Bにおける電流の流れが例示されている。
Vth compensation period P3:
FIG. 15 illustrates the flow of current in the pixel circuit 7B in the V th compensation period P3 (hereinafter abbreviated as “period P3” where appropriate).

期間P3では、VDD線LvdおよびVSS線Lvsにそれぞれ所定の基準電位(ここでは0V)が付与される。また、全走査信号線Lssに高電位VgHが付与される。さらに、画像信号線Lisに高電位VdH(例えば10V)が付与される。 In the period P3, a predetermined reference potential (here, 0 V) is applied to the V DD line L vd and the V SS line L vs. Further, the high potential V gH is applied to all the scanning signal lines L ss . Further, a high potential V dH (for example, 10 V) is applied to the image signal line Lis.

このとき、走査信号線Lssにおける高電位VgHの付与により、第12電極(ゲート)13gに高電位VgHに応じた正電位が付与され、Vth補償用トランジスタ13が導通状態となる。また、期間P3の初期では、コンデンサ14に蓄積された電荷と画像信号線Lisに付与された電位VdHにより、駆動トランジスタ12が導通状態となる。 At this time, by applying the high potential V gH to the scanning signal line L ss , a positive potential corresponding to the high potential V gH is applied to the twelfth electrode (gate) 13 g, and the V th compensation transistor 13 becomes conductive. Further, in the initial period P3, the potential V dH granted to charge the image signal line L IS accumulated in the capacitor 14, the driving transistor 12 becomes conductive.

したがって、期間P3の初期では、図15で示すように、コンデンサ14に蓄積された電荷に伴う電流が、コンデンサ14からVth補償用トランジスタ13の第11および第10電極13sd,13ds、更には駆動トランジスタ12の第1および第2電極12ds,12sdを順次に介してVSS線Lvsに向けて流れる。また、素子コンデンサColに蓄積された電荷に伴う電流が、駆動トランジスタ12の第1および第2電極12ds,12sdを順次に介してVSS線Lvsに向けて流れる。 Therefore, at the beginning of the period P3, as shown in FIG. 15, the current accompanying the electric charge accumulated in the capacitor 14 is supplied from the capacitor 14 to the eleventh and tenth electrodes 13sd and 13ds of the Vth compensation transistor 13, and further to the drive. It flows toward the V SS line L vs through the first and second electrodes 12ds and 12sd of the transistor 12 in sequence. The current caused by the charges accumulated in the element capacitor C ol is the first and second electrode 12ds of the driving transistor 12, it flows toward the V SS line L vs by sequentially through 12SD.

ところが、コンデンサ14に蓄積された電荷に伴う電流が、コンデンサ14からVSS線Lvsに向けて流れていくにつれて、コンデンサ14に蓄積された電荷が減少する。そして、駆動トランジスタ12の第2電極12sdに対する第3電極12gの電位(ゲート電圧)Vgが実質的に閾値Vthまで減少すると、駆動トランジスタ12が非導通状態となる。このとき、コンデンサ14には、閾値Vthに応じた電荷が蓄積された状態となる。このように、期間P3では、閾値Vthに応じた電荷がコンデンサ14に蓄積されて、画素ごとに異なる閾値Vthのばらつきが補償される。 However, as the current accompanying the charge accumulated in the capacitor 14 flows from the capacitor 14 toward the V SS line L vs , the charge accumulated in the capacitor 14 decreases. The second potential of the third electrode 12g to the electrode 12SD (gate voltage) V g of the drive transistor 12 when reduced to substantially the threshold V th, the driving transistor 12 becomes nonconductive. At this time, the capacitor 14 is in a state where charges according to the threshold value V th are accumulated. As described above, in the period P3, electric charges corresponding to the threshold value Vth are accumulated in the capacitor 14, and variations in the threshold value Vth that are different for each pixel are compensated.

○書込期間P4:
図16では、書込期間P4(以下適宜「期間P4」と略する)での画素回路7Bにおける電流の流れが例示されている。
○ Writing period P4:
FIG. 16 illustrates the flow of current in the pixel circuit 7B in the writing period P4 (hereinafter abbreviated as “period P4” as appropriate).

期間P4では、VDD線LvdおよびVSS線Lvsにそれぞれ基準電位0Vが印加されるとともに、画素信号に応じた電荷の蓄積を行う処理(データ書込処理)の実施対象画素において、走査信号線Lssに高電位VgHが付与され、画像信号線Lisに電位(VdH−Vdata)が付与される。なお、電位Vdataは、画素信号の電位であり、画像を構成する画素の輝度の階調に対応する値に応じた電位である。 In the period P4, the reference potential 0V is applied to the V DD line L vd and the V SS line L vs , respectively, and scanning is performed in the execution target pixel of the process (data writing process) for accumulating charges according to the pixel signal. A high potential V gH is applied to the signal line L ss , and a potential (V dH −V data ) is applied to the image signal line Lis. Note that the potential V data is a potential of the pixel signal, and is a potential corresponding to a value corresponding to the luminance gradation of the pixels constituting the image.

このとき、走査信号線Lssにおける高電位VgHの付与により、第12電極(ゲート)13gに高電位VgHに応じた正電位が付与され、Vth補償用トランジスタ13が導通状態となる。一方、画像信号線Lisに対して、期間P3における電位VdH以下の電位(VdH−Vdata)が付与され、駆動トランジスタ12のゲート電圧Vgが閾値Vth以下となるため、駆動トランジスタ12が非導通状態となる。 At this time, by applying the high potential V gH to the scanning signal line L ss , a positive potential corresponding to the high potential V gH is applied to the twelfth electrode (gate) 13 g, and the V th compensation transistor 13 becomes conductive. On the other hand, since the potential (V dH −V data ) equal to or lower than the potential V dH in the period P3 is applied to the image signal line L is and the gate voltage V g of the drive transistor 12 is equal to or lower than the threshold V th , the drive transistor 12 becomes a non-conduction state.

したがって、期間P4では、図16で示すように、有機EL素子11(すなわち素子コンデンサCol)からVth補償用トランジスタ13の第10および第11電極13ds,13sdを順次に介してコンデンサ14に向けて電流が流れる。その結果、コンデンサ14に既に蓄積された閾値Vthに応じた電荷の上に電位Vdataに応じた電荷が加算されて蓄積される。すなわち、期間P4においては、コンデンサ14に有機EL素子11の発光輝度に応じた電荷が蓄積される。換言すれば、期間P4では、画素回路7Bにおいて画素信号に応じた電荷がコンデンサ14に蓄積される。 Therefore, in the period P4, as shown in FIG. 16, the organic EL element 11 (that is, the element capacitor C ol ) is directed to the capacitor 14 via the tenth and eleventh electrodes 13ds and 13sd of the V th compensation transistor 13 sequentially. Current flows. As a result, the charge corresponding to the potential V data is added to the charge corresponding to the threshold value V th already accumulated in the capacitor 14 and accumulated. That is, in the period P4, electric charges corresponding to the light emission luminance of the organic EL element 11 are accumulated in the capacitor 14. In other words, in the period P4, the charge corresponding to the pixel signal is accumulated in the capacitor 14 in the pixel circuit 7B.

なお、コンデンサ14の一方電極14aの電位(すなわち駆動トランジスタ12のゲート電位)の変化量は、画像信号線Lisの電位の変化量と、コンデンサ14の保持容量Csと素子コンデンサColのEL素子容量Coとの比(容量比)との積に依拠する。すなわち、本実施形態においては、画像信号線Lisの電位がVdHからVdataに変化する場合、駆動トランジスタ12のゲート電位が、(Vdata−VdH)×Cs/(Cs+Co)変化する。例えば、VdH=10V,Vdata=5V、Cs:Co=1:2である場合には、画像信号線Lisの電位が−5V変化し、駆動トランジスタ12のゲート電位Vgは、有機EL素子11からコンデンサ14に対する電荷の移動により、(5−10)×1/(1+2)=−5/3V変化する。このようにコンデンサ14に蓄積される電荷の移動により、画像信号線Lisの電位の変化が駆動トランジスタ12のゲート電位に反映される。 Note that the amount of change in the potential of the one electrode 14a of the capacitor 14 (that is, the gate potential of the driving transistor 12) is the amount of change in the potential of the image signal line Lis, the holding capacitance C s of the capacitor 14, and the EL of the element capacitor C ol . It relies on the product of the ratio of the device capacitance C o (volume ratio). That is, in the present embodiment, when the potential of the image signal line L IS changes from V dH to V data, the gate potential of the driving transistor 12 is, (V data -V dH) × C s / (C s + C o )Change. For example, V dH = 10V, V data = 5V, C s: C o = 1: When a 2, the potential of the image signal line L IS is -5V changes, the gate potential V g of the drive transistor 12, Due to the movement of charge from the organic EL element 11 to the capacitor 14, (5-10) × 1 / (1 + 2) = − 5 / 3V changes. Thus, the change in the potential of the image signal line Lis is reflected in the gate potential of the drive transistor 12 due to the movement of the charge accumulated in the capacitor 14.

○素子初期化期間P5:
素子初期化期間P5(以下適宜「期間P5」と略する)においては、VDD線LvdおよびVSS線Lvsにそれぞれ所定の負電位−Vpが付与される。また、全走査信号線Lssに低電位VgLが付与される。さらに、画像信号線Lisに高電位VdHが付与される。このとき、Vth補償用トランジスタ13が非導通状態となり、駆動トランジスタ12が導通状態となる。そして、VDD線LvdとVSS線Lvsとの間に電位差がなく、VSS線Lvsが負電位−Vpに設定されているため、有機EL素子11(すなわち素子コンデンサCol)に蓄積された電荷が、VSS線Lvsに抜けて、有機EL素子11に蓄積された電荷が一掃される。
○ Element initialization period P5:
In the element initialization period P5 (hereinafter abbreviated as “period P5” as appropriate), a predetermined negative potential −V p is applied to the V DD line L vd and the V SS line L vs. Further, the low potential V gL is applied to all the scanning signal lines L ss . Further, the high potential V dH is applied to the image signal line Lis. At this time, the V th compensation transistor 13 is turned off, and the drive transistor 12 is turned on. Since there is no potential difference between the V DD line L vd and the V SS line L vs and the V SS line L vs is set to the negative potential −V p , the organic EL element 11 (that is, the element capacitor C ol ) The charge accumulated in the organic EL element 11 passes through the V SS line L vs and the charge accumulated in the organic EL element 11 is wiped out.

○発光期間P6:
図17では、発光期間P6(以下適宜「期間P6」と略する)での画素回路7Bにおける電流の流れが例示されている。
○ Light emission period P6:
FIG. 17 illustrates the flow of current in the pixel circuit 7B in the light emission period P6 (hereinafter abbreviated as “period P6” where appropriate).

期間P6では、VDD線Lvdに正の高電位VDDが付与される。また、VSS線Lvsに基準電位0Vが付与される。また、走査信号線Lssに低電位VgLが付与される。さらに、画像信号線Lisに高電位VdHが付与される。 In the period P6, the positive high potential V DD is applied to the V DD line L vd . Further, a reference potential of 0 V is applied to the V SS line L vs. Further, the low potential V gL is applied to the scanning signal line L ss . Further, the high potential V dH is applied to the image signal line Lis.

このとき、走査信号線Lssにおける低電位VgLの付与により、Vth補償用トランジスタ13が非導通状態となる。一方、画像信号線Lisに対して高電位VdHが付与されるため、期間P4においてコンデンサ14に蓄積された電荷量(電位Vdataに応じた電荷量)に応じた電位分、ゲート電圧Vgが閾値Vthよりも高くなり、駆動トランジスタ2が導通状態となる。 At this time, the application of the low potential V gL to the scanning signal line L ss causes the V th compensation transistor 13 to become non-conductive. Meanwhile, since the high potential V dH is applied to the image signal line L IS, the amount of charge stored in the capacitor 14 in the period P4 potential fraction corresponding to (the amount of charge corresponding to the potential V data), the gate voltage V g becomes higher than the threshold value V th , and the driving transistor 2 becomes conductive.

例えば、Vdata=5V、Cs:Co=1:2である場合には、期間P4においてコンデンサ14に蓄積される電荷が、閾値Vthよりも5/3V低い電位([Vth−5/3]V)に対応する。そして、期間P6では、期間P4よりもVdata(=5V)分高い電位が画像信号線Lisに対して付与され、第3電極(ゲート)12gに対して、閾値Vthよりも10/3V高い電位([Vth+10/3]V=[Vth−(5/3)+5]V)が付与される。 For example, when V data = 5 V and C s : C o = 1: 2, the charge accumulated in the capacitor 14 in the period P4 is 5/3 V lower than the threshold V th ([V th -5 / 3] V). Then, in the period P6, V data (= 5V) content higher potential than the period P4 is applied to the image signal line L IS, the third electrode (gate) 12 g, 10 / 3V than the threshold value V th A high potential ([V th +10/3] V = [V th − (5/3) +5] V) is applied.

そして、VDD線LvdがVSS線Lvsよりも電位VDD分、高電位であり、駆動トランジスタ12が電位Vdataに応じて第1−2電極間で電流が流れる導通状態となる。このため、図17で示すように、有機EL素子11に対して電位Vdataに応じた電流が流れる。その結果、有機EL素子11が電位Vdataに応じた輝度で発光する。つまり、期間P6では、各画素から画素信号に応じた輝度の光が出射される。 Then, the V DD line L vd is higher than the V SS line L vs by the potential V DD , and the driving transistor 12 is in a conductive state in which a current flows between the first and second electrodes according to the potential V data . For this reason, as shown in FIG. 17, a current corresponding to the potential V data flows through the organic EL element 11. As a result, the organic EL element 11 emits light with a luminance corresponding to the potential V data . That is, in the period P6, light having a luminance corresponding to the pixel signal is emitted from each pixel.

以上のように、第2実施形態に係る画像表示装置1Bでは、有機EL素子11と電気的に並列に第1および第2調整トランジスタ15,16が設けられている。このため、駆動トランジスタ12のゲート電圧Vgが0Vの場合には、第1および第2調整トランジスタ15,16に電流が流れて、有機EL素子11には電流が流れない。したがって、上記第1実施形態に係る画像表示装置1Aと同様な効果が得られる。さらに、有機EL素子11に電流が流れる場合とは逆方向に電圧を印加して、有機EL素子11をコンデンサとして利用することもできる。 As described above, in the image display device 1 </ b> B according to the second embodiment, the first and second adjustment transistors 15 and 16 are provided in parallel with the organic EL element 11. Therefore, when the gate voltage V g of the drive transistor 12 is 0V, the current flows through the first and second adjusting transistor 15 and 16, no current flows through the organic EL element 11. Therefore, the same effect as the image display device 1A according to the first embodiment can be obtained. Further, the organic EL element 11 can be used as a capacitor by applying a voltage in the opposite direction to the case where a current flows through the organic EL element 11.

また、Vth補償用トランジスタ13が設けられて、有機EL素子11がコンデンサとして利用されつつ、Vth補償機能が実現される。このため、駆動トランジスタ12の特性のばらつきを補償しつつ、有機EL素子11を所望の輝度で発光させることができる。 Further, the V th compensation transistor 13 is provided, and the V th compensation function is realized while the organic EL element 11 is used as a capacitor. Therefore, it is possible to cause the organic EL element 11 to emit light with a desired luminance while compensating for variations in characteristics of the drive transistor 12.

<その他>
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
<Others>
The present invention is not limited to the above-described embodiments, and various changes and improvements can be made without departing from the scope of the present invention.

<変形例1>
上記第1実施形態に係る画像表示装置1Aでは、有機EL素子1と電気的に並列に調整トランジスタ5が接続されたが、これに限られない。例えば、調整トランジスタ5の代わりに、有機EL素子1と電気的に並列に電流を調整するための抵抗(以下「電流調整抵抗」と称する)6などの抵抗部材を接続しても良い。
<Modification 1>
In the image display device 1A according to the first embodiment, the adjustment transistor 5 is electrically connected in parallel with the organic EL element 1, but the present invention is not limited to this. For example, instead of the adjustment transistor 5, a resistance member such as a resistor (hereinafter referred to as “current adjustment resistor”) 6 for adjusting a current electrically in parallel with the organic EL element 1 may be connected.

図18は、本発明の変形例1に係る画像表示装置1Cを構成する1画素分の画素回路7Cの構成例を示す図である。変形例1に係る画像表示装置1Cは、上記第1実施形態に係る画像表示装置1Aと比較して、概略構成は同様なものであるが、画素回路7Aが構成が異なる画素回路7Cに変更されたことで、表示部200Aが表示部200Cに変更されたものとなっている。具体的には、図18で示すように、図3で示した第1実施形態に係る画素回路7Aの調整トランジスタ5の代わりに、電流調整抵抗6が設けられている。より詳細には、接続点Cp3と接続点Cp4との間において、電流調整抵抗6が有機EL素子1と並列に接続されている。なお、図18では、第1実施形態に係る画像表示装置1Aと同様な部分については同じ符号が付されており、これらの部分については重複した説明を省略する。   FIG. 18 is a diagram illustrating a configuration example of a pixel circuit 7C for one pixel constituting the image display device 1C according to the first modification of the present invention. The image display device 1C according to the modified example 1 is similar in configuration to the image display device 1A according to the first embodiment, but the pixel circuit 7A is changed to a pixel circuit 7C having a different configuration. As a result, the display unit 200A is changed to the display unit 200C. Specifically, as shown in FIG. 18, a current adjustment resistor 6 is provided instead of the adjustment transistor 5 of the pixel circuit 7A according to the first embodiment shown in FIG. More specifically, the current adjustment resistor 6 is connected in parallel with the organic EL element 1 between the connection point Cp3 and the connection point Cp4. In FIG. 18, parts similar to those of the image display device 1 </ b> A according to the first embodiment are denoted by the same reference numerals, and redundant description of these parts is omitted.

図19は、電流調整抵抗6の特性を例示する図である。図19では、横軸が電圧を示し、縦軸が電流を示している。そして、電流調整抵抗6の両端に印加される電圧Vrと、電流調整抵抗6を流れる電流Irとの関係が直線CR5で示されている。図19で示すように、電流調整抵抗6では、一端と他端との間に印加される電圧と、該一端と該他端との間を流れる電流とが、略比例関係を示す。 FIG. 19 is a diagram illustrating characteristics of the current adjustment resistor 6. In FIG. 19, the horizontal axis represents voltage, and the vertical axis represents current. The relationship between the voltage V r applied across the current adjusting resistor 6 and the current I r flowing through the current adjusting resistor 6 is indicated by a straight line C R5 . As shown in FIG. 19, in the current adjustment resistor 6, the voltage applied between one end and the other end and the current flowing between the one end and the other end show a substantially proportional relationship.

図20は、有機EL素子1の両電極間に印加される電圧Vodと、有機EL素子1を流れる電流Iodとの関係を示す図である。図20では、図6と同様に、横軸が電圧を示し、縦軸が電流を示している。そして、電圧Vodと電流Iodとの関係が太い曲線Codで示されている。なお、図20では、仮に有機EL素子1に対して電気的に並列に調整トランジスタ5が接続されていない場合における電圧Vodと電流Iodとの関係が、細い曲線Colで示されている。また、図20では、電圧Vod(すなわち電圧Vr)と電流調整抵抗6を流れる電流Irとの関係が破線CR5で示されている。 FIG. 20 is a diagram illustrating the relationship between the voltage V od applied between both electrodes of the organic EL element 1 and the current I od flowing through the organic EL element 1. In FIG. 20, as in FIG. 6, the horizontal axis represents voltage and the vertical axis represents current. The relationship between the voltage V od and the current I od is indicated by a thick curve C od . In FIG. 20, the relationship between the voltage V od and the current I od when the adjustment transistor 5 is not electrically connected in parallel to the organic EL element 1 is indicated by a thin curve C ol . . In FIG. 20, the relationship between the voltage V od (that is, the voltage V r ) and the current I r flowing through the current adjustment resistor 6 is indicated by a broken line C R5 .

図20で示すように、電流調整抵抗6の両端間に印加される電圧Vrの上昇に比例して電流Irが増加する。このため、駆動トランジスタ2のゲート電圧Vgが0Vの場合には、駆動トランジスタ2の第1−2電極間を流れる電流Id0が、有機EL素子1に流れることなく、電流調整抵抗6を流れる。そして、駆動トランジスタ2のゲート電圧Vgを増加させると、電圧Vod(すなわち電圧Vr)が徐々に上昇していく。そして、ゲート電圧Vgが所定の電圧を超えると、電圧Vodが閾値電圧Vt1を超えて、駆動トランジスタ2の第1−2電極間を流れる電流の全てが電流調整抵抗6を流れず、残余の電流が有機EL素子1を流れる。具体的には、駆動トランジスタ2のゲート電圧Vgを所定の電圧から徐々に上昇させると、電流Iodが増加する。 As shown in Figure 20, the current I r is increased in proportion to the increase in the voltage V r applied across the current regulation resistor 6. Therefore, when the gate voltage V g of the driving transistor 2 is 0 V, the current I d0 flowing between the first and second electrodes of the driving transistor 2 flows through the current adjustment resistor 6 without flowing into the organic EL element 1. . When the gate voltage V g of the driving transistor 2 is increased, the voltage V od (that is, the voltage V r ) gradually increases. When the gate voltage V g exceeds a predetermined voltage, the voltage V od exceeds the threshold voltage V t1, and all of the current flowing between the first and second electrodes of the driving transistor 2 does not flow through the current adjustment resistor 6. The remaining current flows through the organic EL element 1. Specifically, when the gate voltage V g of the driving transistor 2 is gradually increased from a predetermined voltage, the current I od increases.

つまり、接続点Cp3と接続点Cp4との間に印加される電圧Vodが所定の閾値電圧Vt1未満では、電流調整抵抗6に電流が流れるが、有機EL素子1には電流が流れない。そして、接続点Cp3と接続点Cp4との間に印加される電圧Vodが所定の閾値電圧Vt1を超えると、電流調整抵抗6に電流Irが流れるとともに、有機EL素子1にも電流が流れる。ここでも、第1実施形態と同様に、有機EL素子1の両電極間の電圧Vodが閾値電圧Vt1に達するまでは、有機EL素子1を流れる電流Iodは0Aであり、電圧Vodが閾値電圧Vt1を超えると、電圧Vodの増加とともに、電流Iodが増加していく。 That is, when the voltage V od applied between the connection point Cp3 and the connection point Cp4 is less than the predetermined threshold voltage V t1 , current flows through the current adjustment resistor 6, but current does not flow through the organic EL element 1. When the voltage V od is applied between the connection point Cp3 and the connection point Cp4 exceeds a predetermined threshold voltage V t1, with current flows I r the current regulation resistor 6, a current to the organic EL element 1 Flowing. Here again, as in the first embodiment, until the voltage V od between both electrodes of the organic EL element 1 reaches the threshold voltage V t1 , the current I od flowing through the organic EL element 1 is 0 A, and the voltage V od Exceeds the threshold voltage V t1 , the current I od increases as the voltage V od increases.

より詳細には、第1実施形態と同様に、アノード電極1aと第2電極2sdとの間に第2電極2sdよりもアノード電極1aの方が電位が高くなるように電圧が印加された状態で、第3電極2gに付与される電位の変化に応じて、アノード電極1aとカソード電極1bとの間の電圧が閾値電圧Vt1を超える場合は、第1−2電極間およびアノード電極1aとカソード電極1bとの間に電流が流れて、有機EL素子1が発光する。また、アノード電極1aと第2電極2sdとの間に第2電極2sdよりもアノード電極1aの方が電位が高くなるように電圧が印加された状態で、アノード電極1aとカソード電極1bとの間の電圧が閾値電圧Vt1以下となる場合は、第1−2電極間に電流が流れる一方で、アノード電極1aとカソード電極1bとの間には電流が流れず、有機EL素子1が発光しない。 More specifically, as in the first embodiment, a voltage is applied between the anode electrode 1a and the second electrode 2sd so that the potential of the anode electrode 1a is higher than that of the second electrode 2sd. When the voltage between the anode electrode 1a and the cathode electrode 1b exceeds the threshold voltage Vt1 in accordance with the change in potential applied to the third electrode 2g, between the first and second electrodes and between the anode electrode 1a and the cathode A current flows between the electrode 1b and the organic EL element 1 emits light. Further, a voltage is applied between the anode electrode 1a and the second electrode 2sd so that the potential of the anode electrode 1a is higher than that of the second electrode 2sd. Is less than or equal to the threshold voltage V t1 , current flows between the first and second electrodes, but no current flows between the anode electrode 1a and the cathode electrode 1b, and the organic EL element 1 does not emit light. .

以上のように、変形例1に係る画像表示装置1Cでは、有機EL素子1の両電極間に印加される電圧Vodが所定の閾値電圧Vt1を超える場合には有機EL素子1に電流が流れて該有機EL素子1が発光する。その一方で、有機EL素子1の両電極間に印加される電圧Vodが所定の閾値電圧Vt1以下の場合には、電流調整抵抗6に電流が流れて、有機EL素子1に電流が流れず、該有機EL素子1が発光しない。このため、電流調整抵抗6といった簡単な構成で、駆動トランジスタ2のゲート電圧Vgを設定するための画像信号の電位(ここではVdata)の振れ幅を抑制することができる。 As described above, in the image display device 1 </ b > C according to the first modification, when the voltage V od applied between both electrodes of the organic EL element 1 exceeds the predetermined threshold voltage V t1 , a current is supplied to the organic EL element 1. Then, the organic EL element 1 emits light. On the other hand, when the voltage V od applied between both electrodes of the organic EL element 1 is equal to or lower than a predetermined threshold voltage V t1 , a current flows through the current adjustment resistor 6 and a current flows through the organic EL element 1. Therefore, the organic EL element 1 does not emit light. Therefore, the amplitude of the image signal potential (here, V data ) for setting the gate voltage V g of the drive transistor 2 can be suppressed with a simple configuration such as the current adjustment resistor 6.

したがって、本発明の「抵抗部材」は、有機EL素子の両電極間に印加される電圧が所定の閾値電圧を超える場合には、抵抗部材及び有機EL素子の両方に電流が流れる。そして、有機EL素子に流れる電流に起因して該有機EL素子を発光させる。さらに、抵抗部材は、有機EL素子の両電極間に印加される電圧が所定の閾値電圧以下の場合には、該抵抗部材にのみ電流が流れて、有機EL素子に電流が流れず、該有機EL素子を発光させないようなものである。   Therefore, in the “resistive member” of the present invention, when the voltage applied between both electrodes of the organic EL element exceeds a predetermined threshold voltage, a current flows through both the resistive member and the organic EL element. Then, the organic EL element is caused to emit light due to the current flowing through the organic EL element. Furthermore, when the voltage applied between both electrodes of the organic EL element is equal to or lower than a predetermined threshold voltage, the resistance member flows only through the resistance member and does not flow through the organic EL element. The EL element does not emit light.

なお、本変形例1では、電流調整抵抗6が1つであったが、2以上の電流調整抵抗6を設けても良い。すなわち、有機EL素子1に対して電気的に並列に接続され、且つ駆動トランジスタ2に対して電気的に直列に接続される少なくとも1つの電流調整抵抗6などといった抵抗部材が設けられれば良い。   In the first modification, one current adjustment resistor 6 is provided, but two or more current adjustment resistors 6 may be provided. That is, a resistance member such as at least one current adjustment resistor 6 that is electrically connected in parallel to the organic EL element 1 and electrically connected in series to the driving transistor 2 may be provided.

<変形例2>
上記第2実施形態では、2つのトランジスタ12,13が含まれる画素回路に2つの調整トランジスタ15,16を適用した画素回路7Bを例示して説明したが、これに限られず、異なる構成の画素回路に2つの調整トランジスタを適用しても良い。以下、具体例を示して説明する。
<Modification 2>
In the second embodiment, the pixel circuit 7B in which the two adjustment transistors 15 and 16 are applied to the pixel circuit including the two transistors 12 and 13 has been described as an example. However, the present invention is not limited thereto, and pixel circuits having different configurations are used. Two adjustment transistors may be applied. Hereinafter, a specific example will be described.

図21は、本発明の変形例2に係る画像表示装置1Dを構成する1画素分の画素回路7Dの構成例を示す図である。変形例2に係る画像表示装置1Dは、上記第2実施形態に係る画像表示装置1Bと比較して、概略構成は同様なものであるが、画素回路7Bが構成が異なる画素回路7Dに変更されたことで、表示部200Bが表示部200Dに変更されたものとなっている。具体的には、図21に示す画素回路7Dは、有機EL素子21、駆動トランジスタ22、Vth補償用トランジスタ23、第1コンデンサ24、第2コンデンサ28、第1調整トランジスタ25、第2調整トランジスタ26、および走査用トランジスタ27を備える。 FIG. 21 is a diagram illustrating a configuration example of a pixel circuit 7D for one pixel constituting the image display device 1D according to the second modification of the present invention. The image display device 1D according to the modified example 2 is similar in configuration to the image display device 1B according to the second embodiment, but the pixel circuit 7B is changed to a pixel circuit 7D having a different configuration. Thus, the display unit 200B is changed to the display unit 200D. Specifically, the pixel circuit 7D shown in FIG. 21 includes an organic EL element 21, a drive transistor 22, a V th compensation transistor 23, a first capacitor 24, a second capacitor 28, a first adjustment transistor 25, and a second adjustment transistor. 26 and a scanning transistor 27.

有機EL素子21は、アノード電極21aとカソード電極21bとの間に有機EL素子21の閾値電圧を超える電位差が生じることによりアノード電極21aとカソード電極21bとの間に電流が流れて、発光する特性を有する。アノード電極21aは、有機EL素子21の発光時に正の高電位(例えば、+10Vなど)が付与されるVDD線Lvdに対して電気的に接続されている。 The organic EL element 21 emits light when a potential difference exceeding the threshold voltage of the organic EL element 21 is generated between the anode electrode 21a and the cathode electrode 21b, and a current flows between the anode electrode 21a and the cathode electrode 21b. Have The anode electrode 21 a is electrically connected to the V DD line L vd to which a positive high potential (for example, +10 V or the like) is applied when the organic EL element 21 emits light.

アノード電極21aは、接続点Ct1,Ct6を順次に介して第2調整トランジスタ26の第7および第9電極26ds,26gに対して電気的に接続されている。なお、本変形例2では、アノード電極21aが本発明の「一端部」に相当する。   The anode electrode 21a is electrically connected to the seventh and ninth electrodes 26ds, 26g of the second adjustment transistor 26 via the connection points Ct1, Ct6 in order. In the second modification, the anode electrode 21a corresponds to the “one end” of the present invention.

カソード電極21bは、駆動トランジスタ22を介して接地される。また、カソード電極21bは、接続点Ct2を介してVth補償用トランジスタ23の第10電極23dsに対して電気的に接続されている。更に、カソード電極21bは、接続点Ct2,Ct5を順次に介して第1調整トランジスタ25の第5および第6電極25sd,25gに対して電気的に接続されている。なお、本変形例2では、カソード電極21bが本発明の「他端部」に相当する。また、有機EL素子21は、発光時と逆の電圧が印加されるとコンデンサとして機能し、この容量(EL素子容量)Col2を所定値C2とする。 The cathode electrode 21 b is grounded via the drive transistor 22. The cathode electrode 21b is electrically connected to the tenth electrode 23ds of the V th compensation transistor 23 via the connection point Ct2. Further, the cathode electrode 21b is electrically connected to the fifth and sixth electrodes 25sd and 25g of the first adjustment transistor 25 through the connection points Ct2 and Ct5 sequentially. In the second modification, the cathode electrode 21b corresponds to the “other end” of the present invention. Further, the organic EL element 21, the voltage of the light emitting time of the reverse is applied to function as a capacitor, to the capacitance (EL element capacitor) C ol2 a predetermined value C 2.

駆動トランジスタ22は、有機EL素子21に対して電気的に直列に接続され、有機EL素子21における電流量を調整することで有機EL素子21の発光輝度を制御するトランジスタである。ここでは、駆動トランジスタ22は、n−MISFETTFTによって構成されている。この駆動トランジスタ22は、第1から第3電極22ds,22sd,22gを有している。   The drive transistor 22 is a transistor that is electrically connected in series to the organic EL element 21 and controls the light emission luminance of the organic EL element 21 by adjusting the amount of current in the organic EL element 21. Here, the drive transistor 22 is configured by an n-MISFET TFT. The drive transistor 22 includes first to third electrodes 22ds, 22sd, and 22g.

第1電極22dsは、接続点Ct2を介して有機EL素子21のカソード電極21bおよびVth補償用トランジスタ23の第10電極23dsに対して電気的に接続されている。また、第1電極22dsは、接続点Ct2,Ct5を順次に介して第1調整トランジスタ25の第5および第6電極25sd,25gに対して電気的に接続されている。更に、第1電極2dsは、有機EL素子21が発光する際、すなわち有機EL素子21に対して順方向の電流が流れる際にドレインとして機能する。一方、有機EL素子21に対して逆方向に電圧が印加される際には、第1電極22dsは逆にソースとして機能する。 The first electrode 22ds is electrically connected to the cathode electrode 21b of the organic EL element 21 and the tenth electrode 23ds of the Vth compensation transistor 23 via the connection point Ct2. The first electrode 22ds is electrically connected to the fifth and sixth electrodes 25sd and 25g of the first adjustment transistor 25 via the connection points Ct2 and Ct5 sequentially. Further, the first electrode 2ds functions as a drain when the organic EL element 21 emits light, that is, when a forward current flows through the organic EL element 21. On the other hand, when a voltage is applied in the reverse direction to the organic EL element 21, the first electrode 22ds functions as a source.

第2電極22sdは、接続点Ct7を介して接地させるための配線(接地用配線)Gdおよび第2コンデンサ28の他方電極28bに対して電気的に接続され、有機EL素子21に対して順方向の電流が流れる際にソースとして機能する。一方、有機EL素子21に対して逆方向に電圧が印加される際には、第2電極22sdは逆にドレインとして機能する。更に、第3電極22gは、ゲートであり、接続点Ct3を介してVth補償用トランジスタ23の第11電極23sd、および第1コンデンサ24の一方電極24aに対して電気的に接続されている。 The second electrode 22sd is electrically connected wires for grounding via the node Ct7 to the other electrode 28b of the (grounding wire) G d and the second capacitor 28, forward with respect to the organic EL element 21 It functions as a source when a directional current flows. On the other hand, when a voltage is applied in the reverse direction to the organic EL element 21, the second electrode 22sd functions as a drain. Furthermore, the third electrode 22g is a gate, and is electrically connected to the eleventh electrode 23sd of the Vth compensation transistor 23 and the one electrode 24a of the first capacitor 24 via the connection point Ct3.

また、駆動トランジスタ22では、第3電極22gに付与される電位、より詳細には第1電極22dsまたは第2電極22sdと第3電極22gとの間(すなわちゲートとソースとの間)に印加される電圧値が調整されることで、第1電極22dsと第2電極22sdとの間(第1−2電極間)において流れる電流の量(電流量)が調整される。そして、この第3電極(ゲート)22gに付与される電位により、駆動トランジスタ22は、第1−2電極間(すなわちドレインとソースとの間)において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。   In the driving transistor 22, the potential applied to the third electrode 22g, more specifically, applied between the first electrode 22ds or the second electrode 22sd and the third electrode 22g (that is, between the gate and the source). By adjusting the voltage value, the amount of current (current amount) flowing between the first electrode 22ds and the second electrode 22sd (between the first and second electrodes) is adjusted. Then, the potential applied to the third electrode (gate) 22g causes the drive transistor 22 to have a state in which a current can flow between the first and second electrodes (that is, between the drain and the source) (conducting state), Is selectively set to a state in which the current cannot flow (non-conducting state).

第1および第2調整トランジスタ25,26は、それぞれ駆動トランジスタ22と同様に、n−MISFETTFTによって構成されており、略同一の性能を有し、電気的に直列に接続されている。また、第1および第2調整トランジスタ25,26が直列に接続されて構成される部分が、VDD線Lvdと接地用配線Gdとの間において、有機EL素子21に対して電気的に並列に接続され、且つ駆動トランジスタ22に対して電気的に直列に接続されている。 Each of the first and second adjustment transistors 25 and 26 is composed of an n-MISFET TFT similarly to the drive transistor 22, has substantially the same performance, and is electrically connected in series. In addition, a portion formed by connecting the first and second adjustment transistors 25 and 26 in series is electrically connected to the organic EL element 21 between the V DD line L vd and the ground wiring G d. They are connected in parallel and electrically connected to the drive transistor 22 in series.

具体的には、第1調整トランジスタ25は、第4から第6電極25ds,25sd,25gを有している。第4電極25dsは、第2調整トランジスタ26の第8電極26sdに対して電気的に接続されている。第5および第6電極25sd,25gは、接続点Ct5,Ct2を順次に介して有機EL素子21のカソード電極21b、駆動トランジスタ22の第1電極22ds、およびVth補償用トランジスタ23の第10電極23dsに対して電気的にそれぞれ接続されている。さらに、第5電極25sdは、接続点Ct5を介してゲートである第6電極25gに対して電気的に接続されている。 Specifically, the first adjustment transistor 25 includes fourth to sixth electrodes 25ds, 25sd, and 25g. The fourth electrode 25ds is electrically connected to the eighth electrode 26sd of the second adjustment transistor 26. The fifth and sixth electrodes 25 sd and 25 g are connected to the cathode electrodes 21 b of the organic EL element 21, the first electrode 22 ds of the driving transistor 22, and the tenth electrode of the V th compensating transistor 23 through the connection points Ct 5 and Ct 2 in sequence. 23 ds is electrically connected to each other. Further, the fifth electrode 25sd is electrically connected to the sixth electrode 25g which is a gate through the connection point Ct5.

また、第1調整トランジスタ25では、第6電極25gに付与される電位、より詳細には第4電極25dsまたは第5電極25sdと第6電極25gとの間(すなわちゲートとソースとの間)に印加される電圧値が調整されることで、第4電極25dsと第5電極25sdとの間(第4−5電極間)において流れる電流の量(電流量)が調整される。そして、この第6電極(ゲート)25gに付与される電位により、第1調整トランジスタ25は、第4−5電極間(すなわちドレインとソースとの間)において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。   In the first adjustment transistor 25, the potential applied to the sixth electrode 25g, more specifically, between the fourth electrode 25ds or the fifth electrode 25sd and the sixth electrode 25g (that is, between the gate and the source). By adjusting the voltage value to be applied, the amount of current (current amount) flowing between the fourth electrode 25ds and the fifth electrode 25sd (between the fourth and fifth electrodes) is adjusted. The first adjustment transistor 25 is in a state in which current can flow between the fourth and fifth electrodes (that is, between the drain and the source) due to the potential applied to the sixth electrode (gate) 25g (conductive state). , A state in which current cannot flow (non-conduction state) is selectively set.

第2調整トランジスタ26は、第7から第9電極26ds,26sd,26gを有している。第7および第9電極26ds,26gは、接続点Ct6,Ct1を順次に介してVDD線Lvdおよびアノード電極21aに対してそれぞれ電気的に接続されている。また、第7電極26dsは、接続点Ct6を介して第9電極26gに対して電気的に接続されている。第8電極26sdは、第1調整トランジスタ25の第4電極25dsに対して電気的に接続されている。 The second adjustment transistor 26 includes seventh to ninth electrodes 26ds, 26sd, and 26g. The seventh and ninth electrodes 26ds, 26g are electrically connected to the V DD line L vd and the anode electrode 21a through the connection points Ct6, Ct1, respectively. The seventh electrode 26ds is electrically connected to the ninth electrode 26g via the connection point Ct6. The eighth electrode 26 sd is electrically connected to the fourth electrode 25 ds of the first adjustment transistor 25.

また、第2調整トランジスタ26では、第9電極26gに付与される電位、より詳細には第7電極26dsまたは第8電極26sdと第9電極26gとの間(すなわちゲートとソースとの間)に印加される電圧値が調整されることで、第7電極26dsと第8電極26sdとの間(第7−8電極間)において流れる電流の量(電流量)が調整される。そして、この第9電極(ゲート)26gに付与される電位により、第2調整トランジスタ26は、第7−8電極間(すなわちドレインとソースとの間)において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。   In the second adjustment transistor 26, the potential applied to the ninth electrode 26g, more specifically, between the seventh electrode 26ds or the eighth electrode 26sd and the ninth electrode 26g (that is, between the gate and the source). By adjusting the applied voltage value, the amount of current (current amount) flowing between the seventh electrode 26ds and the eighth electrode 26sd (between the seventh and eighth electrodes) is adjusted. Then, due to the potential applied to the ninth electrode (gate) 26g, the second adjustment transistor 26 has a state (conduction state) in which a current can flow between the seventh and eighth electrodes (that is, between the drain and the source). , A state in which current cannot flow (non-conduction state) is selectively set.

th補償用トランジスタ23は、駆動トランジスタ22が通電状態となる場合の、駆動トランジスタ22の第2電極22sdに対する第3電極22gの電位の下限値(所定の閾値電圧Vth)を検出するとともに、駆動トランジスタ22のゲート電圧を、閾値電圧Vth(閾値Vth)に調整するトランジスタである。詳細には、Vth補償用トランジスタ23は、発光前において画素ごとに駆動トランジスタ22のゲート電圧を閾値Vthに合わせることで、駆動トランジスタ22における閾値Vthのばらつきを補償するVth補償機能を実現する。なお、ここでは、Vth補償用トランジスタ23も、駆動トランジスタ22と同様にn−MISFETTFTによって構成される。 The V th compensation transistor 23 detects the lower limit (predetermined threshold voltage V th ) of the potential of the third electrode 22g with respect to the second electrode 22sd of the drive transistor 22 when the drive transistor 22 is energized. This is a transistor for adjusting the gate voltage of the drive transistor 22 to the threshold voltage V th (threshold V th ). Specifically, the V th compensation transistor 23 has a V th compensation function that compensates for variations in the threshold V th in the drive transistor 22 by matching the gate voltage of the drive transistor 22 to the threshold V th for each pixel before light emission. Realize. Here, the V th compensation transistor 23 is also composed of an n-MISFET TFT, like the drive transistor 22.

このVth補償用トランジスタ23は、第10から第12電極23ds,23sd,23gを有している。第10電極23dsは、接続点Ct2を介して有機EL素子21のカソード電極21b、および駆動トランジスタ22の第1電極22dsに対してそれぞれ電気的に接続されている。さらに、第10電極23dsは、接続点Ct2,Ct5を順次に介して第1調整トランジスタ25の第5および第6電極25sd,25gに対してそれぞれ電気的に接続されている。第11電極23sdは、接続点Ct3を介して駆動トランジスタ22の第3電極22gおよび第1コンデンサ24の一方電極24aに対してそれぞれ電気的に接続されている。また、第12電極23gは、補償制御線Lthに対して電気的に接続されている。 The V th compensation transistor 23 has tenth to twelfth electrodes 23ds, 23sd, and 23g. The tenth electrode 23ds is electrically connected to the cathode electrode 21b of the organic EL element 21 and the first electrode 22ds of the drive transistor 22 via the connection point Ct2. Further, the tenth electrode 23ds is electrically connected to the fifth and sixth electrodes 25sd and 25g of the first adjustment transistor 25 via the connection points Ct2 and Ct5 in sequence. The eleventh electrode 23sd is electrically connected to the third electrode 22g of the drive transistor 22 and the one electrode 24a of the first capacitor 24 via the connection point Ct3. Further, a twelfth electrode 23g is electrically connected to the compensation control line L th.

また、Vth補償用トランジスタ23では、第12電極23gに付与される電位、より詳細には第10電極23dsまたは第11電極23sdと第12電極23gとの間(すなわちゲートとソースとの間)に印加される電圧値が調整されることで、第10電極23dsと第11電極23sdとの間(第10−11電極間)において流れる電流の量(電流量)が調整される。そして、この第12電極(ゲート)23gに付与される電位により、Vth補償用トランジスタ23は、第10−11電極間(すなわちドレインとソースとの間)において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。 In the V th compensation transistor 23, the potential applied to the twelfth electrode 23g, more specifically, between the tenth electrode 23ds or the eleventh electrode 23sd and the twelfth electrode 23g (that is, between the gate and the source). By adjusting the voltage value applied to, the amount of current (current amount) flowing between the tenth electrode 23ds and the eleventh electrode 23sd (between the tenth and eleventh electrodes) is adjusted. Then, due to the potential applied to the twelfth electrode (gate) 23g, the V th compensation transistor 23 can flow a current between the tenth and eleventh electrodes (that is, between the drain and the source) (conductive state). And a state where current cannot flow (non-conducting state) is selectively set.

第1コンデンサ24は、一方電極24aおよび他方電極24bを備えて構成されている。そして、一方電極24aは、接続点Ct3を介して、駆動トランジスタ22の第3電極22gおよびVth補償用トランジスタ23の第11電極23sdに対してそれぞれ電気的に接続されている。また、他方電極24bは、接続点Ct4を介して第2コンデンサ28の一方電極28aおよび走査用トランジスタ27の第13電極27dsに対してそれぞれ電気的に接続されている。なお、ここでは、第1コンデンサ24の保持容量を所定値Cs1とする。 The first capacitor 24 includes one electrode 24a and the other electrode 24b. The one electrode 24a is electrically connected to the third electrode 22g of the drive transistor 22 and the eleventh electrode 23sd of the Vth compensation transistor 23 via the connection point Ct3. The other electrode 24b is electrically connected to one electrode 28a of the second capacitor 28 and the thirteenth electrode 27ds of the scanning transistor 27 via the connection point Ct4. Here, the holding capacity of the first capacitor 24 is set to a predetermined value C s1 .

第2コンデンサ28は、一方電極28aおよび他方電極28bを備えて構成されている。そして、一方電極28aは、接続点Ct4を介して、第1コンデンサ24の他方電極24bおよび走査用トランジスタ27の第13電極27dsに対して電気的に接続されている。また、他方電極28bは、接続点Ct7を介して駆動トランジスタ22の第2電極22sdおよび接地用配線Gdに対して電気的に接続されている。なお、ここでは、第2コンデンサ28の保持容量を所定値Cs2とする。 The second capacitor 28 includes one electrode 28a and the other electrode 28b. The one electrode 28a is electrically connected to the other electrode 24b of the first capacitor 24 and the thirteenth electrode 27ds of the scanning transistor 27 via the connection point Ct4. The other electrode 28b is electrically connected to the second electrode 22sd and grounding wire G d of the driving transistor 22 through the connection point Ct7. Here, the holding capacity of the second capacitor 28 is set to a predetermined value Cs2 .

走査用トランジスタ27は、第13から第15電極27ds,27sd,27gを有している。第13電極27dsは、接続点Ct4を介して第1コンデンサ24の他方電極24bおよび第2コンデンサ28の一方電極28aに対して電気的に接続されている。また、第14電極27sdは、画像信号線Lisに対して電気的に接続されている。さらに、第15電極27gは、走査信号線Lssに対して電気的に接続されている。 The scanning transistor 27 has thirteenth to fifteenth electrodes 27ds, 27sd, and 27g. The thirteenth electrode 27ds is electrically connected to the other electrode 24b of the first capacitor 24 and the one electrode 28a of the second capacitor 28 via the connection point Ct4. In addition, the 14 electrodes 27sd are electrically connected to the image signal line L IS. Further, the fifteenth electrode 27g is electrically connected to the scanning signal line L ss .

また、走査用トランジスタ27では、第15電極27gに付与される電位、より詳細には第13電極27dsまたは第14電極27sdと第15電極27gとの間(すなわちゲートとソースとの間)に印加される電圧値が調整されることで、第13電極27dsと第14電極27sdとの間(第13−14電極間)において流れる電流の量(電流量)が調整される。そして、この第15電極(ゲート)27gに付与される電位により、走査用トランジスタ27は、第13−14電極間(すなわちドレインとソースとの間)において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。   In the scanning transistor 27, the potential applied to the fifteenth electrode 27g, more specifically, applied between the thirteenth electrode 27ds or the fourteenth electrode 27sd and the fifteenth electrode 27g (that is, between the gate and the source). By adjusting the voltage value to be adjusted, the amount of current (current amount) flowing between the thirteenth electrode 27ds and the fourteenth electrode 27sd (between the thirteenth and fourteenth electrodes) is adjusted. Then, due to the potential applied to the fifteenth electrode (gate) 27g, the scanning transistor 27 has a state (conduction state) in which a current can flow between the thirteenth and fourteenth electrodes (that is, between the drain and the source), It is selectively set to a state where current cannot flow (non-conducting state).

なお、VDD線Lvdは、駆動トランジスタ22に所定電圧を供給する。補償制御線Lthは、Vth補償用トランジスタ23を導通状態と非導通状態との間で切り替えるための信号を供給する。走査信号線Lssは、走査用トランジスタ27を導通状態と非導通状態との間で切り替えるための信号を供給する。画像信号線Lisは、画素信号の電圧を第1コンデンサ24に供給する。また、図21では、有機EL素子21に所定の電圧を供給するための構成として、高電位のVDD線Lvdと低電位の接地用配線Gdとの間に有機EL素子21を配するようにしているが、低電位側をVDD線Lvdに、高電位側を接地用配線Gdとして固定電位にしたり、あるいは両者を駆動したりしてもよい。 The V DD line L vd supplies a predetermined voltage to the drive transistor 22. The compensation control line L th supplies a signal for switching the V th compensation transistor 23 between a conductive state and a non-conductive state. The scanning signal line L ss supplies a signal for switching the scanning transistor 27 between a conductive state and a non-conductive state. Image signal line L IS supplies a voltage of the pixel signal to the first capacitor 24. In FIG. 21, as a configuration for supplying a predetermined voltage to the organic EL element 21, the organic EL element 21 is arranged between the high potential V DD line L vd and the low potential ground wiring G d. While being so, the low potential side to the V DD line L vd, or at a fixed potential as grounding wire G d the high potential side, or may be or driving them.

次に、変形例2に係る画像表示装置1Dの画素回路7Dの駆動について説明する。   Next, driving of the pixel circuit 7D of the image display device 1D according to the modification 2 will be described.

図22は、有機EL素子21を発光させる際の信号波形(駆動波形)を示すタイミングチャートである。図22では、横軸が時刻を示し、上から順に、(a) VDD線Lvdに付与される電位(電位Vdd)、(b)補償制御線Lthに付与される電位(電位Vtt)、(c)走査信号線Lssに付与される信号の電位(電位Vsl)、(d)画像信号線Lisに付与される信号の電位(電位Vlis)、の波形が示されている。 FIG. 22 is a timing chart showing signal waveforms (drive waveforms) when the organic EL element 21 emits light. In FIG. 22, the horizontal axis indicates time, and in order from the top, (a) the potential applied to the V DD line L vd (potential V dd ), (b) the potential applied to the compensation control line L th (potential V tt), (c) the potential of the signal applied to the scanning signal line L ss (potential V sl), (d) the potential of the image signal line signal applied to L iS (potential V lis), the waveform shown ing.

また、図22では、有機EL素子21を1回発光させるための駆動波形が示されており、1回の発光に係る期間は、時間順次に、準備期間Pt1(時刻t21〜t22)、Vth補償期間Pt2(時刻t22〜t23)、初期化期間Pt3(時刻t23〜t24)、書込期間Pt4(時刻t24〜t25)、および発光期間Pt5(時刻t25〜)を備えて構成される。なお、書込期間Pt4における電位Vlisは、各有機EL素子21の発光輝度によって決まる任意の値であるため、図22では、当該電位が存在し得る範囲に斜線ハッチングが便宜的に付されている。 Further, FIG. 22 shows a drive waveform for causing the organic EL element 21 to emit light once, and the period related to one light emission is a preparation period Pt1 (time t21 to t22), V th in time sequence. A compensation period Pt2 (time t22 to t23), an initialization period Pt3 (time t23 to t24), a writing period Pt4 (time t24 to t25), and a light emission period Pt5 (time t25) are configured. Since the potential V lis in the writing period Pt4 is an arbitrary value determined by the light emission luminance of each organic EL element 21, in FIG. 22, hatched hatching is added for convenience in the range where the potential can exist. Yes.

図23から図27は、変形例2に係る画像表示装置1Dを駆動させる際に、各期間において発生する画素回路7Dの電流の流れを黒塗りの矢印で例示する図である。図23から図27では、画素回路7Dのうち、電流の流れに寄与する回路は太線で示され、電流の流れにほとんど寄与しない回路は細線で示されている。   FIG. 23 to FIG. 27 are diagrams illustrating the flow of current of the pixel circuit 7D generated in each period when the image display device 1D according to the modification 2 is driven, with black arrows. In FIG. 23 to FIG. 27, among the pixel circuits 7D, circuits that contribute to the current flow are indicated by thick lines, and circuits that hardly contribute to the current flow are indicated by thin lines.

以下、図22および図23から図27を適宜参照しつつ、変形例2に係る画像表示装置1Dの駆動方法について説明する。   Hereinafter, a driving method of the image display device 1D according to the modification 2 will be described with reference to FIGS. 22 and 23 to 27 as appropriate.

○準備期間Pt1:
準備期間Pt1では、VDD線Lvdの電位Vddが低電位(−Vp)、補償制御線Lthの電位Vttが低電位(VgL)、走査信号線Lssの電位Vslが高電位(VgH)、画像信号線Lisの電位Vlisが高電位(例えば、10Vあるいは15Vといった画素信号の最大電位VdH)に設定される。このとき、走査用トランジスタ27が導通状態、Vth補償用トランジスタ23が非導通状態、駆動トランジスタ22が導通状態となる。なお、ここでは、第1および第2調整トランジスタ25,26において白抜き矢印で示すように、接続点Ct5から接続点Ct6に向けて若干の電流Id0が流れる。但し、この電流Id0は非常に小さな電流である。したがって、図23で示すように、接地用配線Gdから、駆動トランジスタ22を介して、有機EL素子容量Col2へと電流が流れ、有機EL素子21のEL素子容量Col2に電荷が蓄積される。
○ Preparation period Pt1:
In the preparation period Pt1, the potential V dd of the V DD line L vd is low (−V p ), the potential V tt of the compensation control line L th is low (V gL ), and the potential V sl of the scanning signal line L ss is a high potential (V gH), the potential V lis image signal line L iS is set to a high potential (e.g., the maximum potential V dH of the pixel signals such as 10V or 15V). At this time, the scanning transistor 27 is turned on, the Vth compensation transistor 23 is turned off, and the drive transistor 22 is turned on. Here, as indicated by the white arrows in the first and second adjustment transistors 25 and 26, a slight current I d0 flows from the connection point Ct5 to the connection point Ct6. However, this current I d0 is a very small current. Therefore, as shown in FIG. 23, a current flows from the ground wiring G d to the organic EL element capacitance C ol2 via the drive transistor 22, and charges are accumulated in the EL element capacitance C ol2 of the organic EL element 21. The

○Vth補償期間Pt2:
th補償期間Pt2では、補償制御線Lthの電位Vttが高電位(VgH)とされ、電位Vttが高電位となるタイミングに若干遅れてVDD線Lvdが基準電位(ここでは0V)に設定される。その一方で、走査信号線Lssの電位Vslが高電位(VgH)で維持される。なお、画像信号線Lisの電位Vlisは、このVth補償期間Pt2に移行する直前に基準電位(ここでは0V)とされ、電位Vlisは基準電位で維持される。このとき、Vth補償用トランジスタ23が導通状態となり、駆動トランジスタ22のゲートとドレインとが接続される。その結果、図24で示すように、駆動トランジスタ22のソースに対するゲートの電位が閾値電圧Vthに達するまでEL素子容量Col2および第1コンデンサ24に蓄積された電荷が放電され、駆動トランジスタ22を介して接地用配線Gdという経路で電流が流れる。そして、駆動トランジスタ22のゲートとソースと間の電位差が駆動トランジスタ22の閾値電圧Vthに達すると、駆動トランジスタ22が非導通状態となる。なお、この時点で、第1コンデンサ24の両極端には閾値電圧Vthの電圧が生じている。
Vth compensation period Pt2:
In the V th compensation period Pt2, the potential V tt of the compensation control line L th is set to the high potential (V gH ), and the V DD line L vd is set to the reference potential (here, slightly delayed from the timing when the potential V tt becomes high potential). 0V). On the other hand, the potential V sl of the scanning signal line L ss is maintained at a high potential (V gH ). Note that the potential V lis of the image signal line Lis is set to the reference potential (here, 0 V) immediately before the transition to the Vth compensation period Pt2, and the potential V lis is maintained at the reference potential. At this time, the V th compensation transistor 23 becomes conductive, and the gate and drain of the drive transistor 22 are connected. As a result, as shown in FIG. 24, the charges accumulated in the EL element capacitance Col2 and the first capacitor 24 are discharged until the gate potential with respect to the source of the drive transistor 22 reaches the threshold voltage V th , via a current flows through a path of the grounding wire G d. When the potential difference between the gate and source of the drive transistor 22 reaches the threshold voltage Vth of the drive transistor 22, the drive transistor 22 is turned off. At this time, the threshold voltage V th is generated at both extremes of the first capacitor 24.

○初期化期間Pt3:
初期化期間Pt3では、VDD線Lvdの電位Vddが基準電位(ここでは0V)、走査信号線Lssの電位Vslが高電位(VgH)に維持される。その一方で、補償制御線Lthの電位Vttが低電位(VgL)に設定される。また、画像信号線Lisの電位Vlisが、例えば画素信号の最大電位(VdH)に設定される。このとき、駆動トランジスタ22が再度導通状態となる。その結果、図25で示すように、有機EL素子21から駆動トランジスタ22を介して接地用配線Gdという経路で電流が流れ、EL素子容量Col2に残存する電荷が放電される。この動作により、有機EL素子21自身における残存電荷による発光への影響が回避される。
○ Initialization period Pt3:
In the initialization period Pt3, the potential V dd of the V DD line L vd is maintained at the reference potential (here, 0 V), and the potential V sl of the scanning signal line L ss is maintained at the high potential (V gH ). On the other hand, the potential V tt of the compensation control line L th is set to a low potential (V gL ). Further, the potential V lis of the image signal line Lis is set to, for example, the maximum potential (V dH ) of the pixel signal. At this time, the drive transistor 22 becomes conductive again. As a result, as shown in Figure 25, current flows through a path of the grounding wire G d through the driving transistor 22 from the organic EL element 21, the charge remaining in the EL element capacitance C ol2 is discharged. By this operation, the influence on the light emission due to the residual charge in the organic EL element 21 itself is avoided.

また、この初期化期間Pt3では、図22で示すように、初期化期間Pt3の途中で、画像信号線Lisの電位Vlisが最大電位(VdH)から基準電位(ここでは0V)に設定される。そして、画像信号線Lisが基準電位(ここでは0V)に設定された後、所定時間経過後に、走査信号線Lssが高電位(VgH)から低電位(VgL)に設定される。 In the initialization period Pt3, as shown in FIG. 22, the potential V lis of the image signal line Lis is set from the maximum potential (V dH ) to the reference potential (here, 0 V) during the initialization period Pt3. Is done. The scanning signal line L ss is set from the high potential (V gH ) to the low potential (V gL ) after a lapse of a predetermined time after the image signal line Lis is set to the reference potential (here, 0 V).

○書込期間Pt4:
書込期間Pt4では、VDD線Lvdの電位Vddが基準電位(ここでは0V)、補償制御線Lthの電位Vttが低電位(VgL)に維持される。その一方で、画像信号線Lisに画素信号が供給されて、電位Vlisが画素信号の電位(画素信号に応じた所定のレベルの電位)Vdataに設定される。そして、電位Vlisが電位Vdataに維持された状態で、走査信号線Lssに走査信号が供給されて、電位Vslが高電位VgHに設定される。このとき、走査用トランジスタ27が導通状態となり、図26で示すように、画像信号線Lisから走査用トランジスタ27を介して第2コンデンサ28に電流が流れ、第2コンデンサ28には画素信号に応じた電圧が保持される。なお、本変形例2では、全画素回路について一括に画素信号の書き込みが行われず、各走査信号線Lssに共通して接続される複数の画素回路(画素回路群)ごとに順次画素信号の書き込みが行われる。
○ Writing period Pt4:
In the writing period Pt4, the potential V dd of the V DD line L vd is maintained at the reference potential (here, 0 V), and the potential V tt of the compensation control line L th is maintained at the low potential (V gL ). On the other hand, it is supplied pixel signal to the image signal line L IS, potential V lis is set to (a predetermined level of potential corresponding to the pixel signal) V data potential of the pixel signal. Then, the scanning signal is supplied to the scanning signal line L ss while the potential V lis is maintained at the potential V data , and the potential V sl is set to the high potential V gH . At this time, the scanning transistor 27 becomes conductive, as shown in Figure 26, current flows through the second capacitor 28 through the scanning transistor 27 from the image signal line L IS, the pixel signal to the second capacitor 28 The corresponding voltage is held. In the second modification, pixel signals are not written to all the pixel circuits at once, and the pixel signals are sequentially written for each of a plurality of pixel circuits (pixel circuit group) connected in common to each scanning signal line L ss . Writing is performed.

○発光期間Pt5:
発光期間Pt5では、VDD線Lvdの電位Vddが高電位VDD、画像信号線Lisの電位Vlisが基準電位(ここでは0V)に設定される。その一方で、補償制御線Lthの電位Vttが低電位(VgL)、走査信号線Lssの電位Vslが低電位(VgL)に維持される。このとき、駆動トランジスタ22の閾値電圧Vthを保持する第1コンデンサ24と画素信号に応じた電圧を保持する第2コンデンサ28とが直列に接続され、両者の電圧の和が駆動トランジスタ22のゲートとソースとの間に印加される。その結果、図27で示したように、駆動トランジスタ22が導通状態となり、VDD線Lvdから有機EL素子21と駆動トランジスタ22とを順次に介して接地用配線Gdに向けて電流が流れ、有機EL素子21が発光する。
○ Light emission period Pt5:
In the light emission period Pt5, the potential V dd of the V DD line L vd is set to the high potential V DD and the potential V lis of the image signal line Lis is set to the reference potential (here, 0 V). On the other hand, the potential V tt compensation control line L th is a low potential (V gL), the potential V sl of the scanning signal line L ss is maintained at a low potential (V gL). At this time, the first capacitor 24 that holds the threshold voltage V th of the drive transistor 22 and the second capacitor 28 that holds the voltage corresponding to the pixel signal are connected in series, and the sum of the voltages of both is the gate of the drive transistor 22. And between the source and the source. As a result, as shown in FIG. 27, the drive transistor 22 becomes conductive, and a current flows from the V DD line L vd to the ground wiring G d through the organic EL element 21 and the drive transistor 22 sequentially. The organic EL element 21 emits light.

そして、変形例2に係る画像表示装置1Dでは、上記第2実施形態に係る画像表示装置1Bと同様に、有機EL素子21と電気的に並列に第1および第2調整トランジスタ25,26が設けられている。このため、駆動トランジスタ22のゲート電圧Vgが0Vの場合には、第1および第2調整トランジスタ25,26に電流が流れて、有機EL素子21には電流が流れない。したがって、変形例2に係る画像表示装置1Dでは、上記第2実施形態に係る画像表示装置1Bと同様な効果が得られる。さらに、有機EL素子21に電流が流れる場合とは逆方向に電圧を印加して、有機EL素子21をコンデンサとして利用することもできる。また、Vth補償用トランジスタ23が設けられて、有機EL素子21がコンデンサとして利用されつつ、Vth補償機能が実現される。このため、駆動トランジスタ22の特性のばらつきを補償しつつ、有機EL素子21を所望の輝度で発光させることができる。 In the image display device 1D according to the modified example 2, the first and second adjustment transistors 25 and 26 are provided in electrical parallel with the organic EL element 21 as in the image display device 1B according to the second embodiment. It has been. Therefore, when the gate voltage V g of the driving transistor 22 of 0V is current flows through the first and second adjusting transistor 25 and 26, no current flows through the organic EL element 21. Therefore, the image display device 1D according to the second modification can obtain the same effects as those of the image display device 1B according to the second embodiment. Further, the organic EL element 21 can be used as a capacitor by applying a voltage in the opposite direction to the case where a current flows through the organic EL element 21. Further, the V th compensation transistor 23 is provided, and the V th compensation function is realized while the organic EL element 21 is used as a capacitor. Therefore, it is possible to cause the organic EL element 21 to emit light with a desired luminance while compensating for variations in the characteristics of the drive transistor 22.

<変形例3>
上記第1実施形態では、発光時に高電位側となる給電部Pvd側から接地用配線Gdに向けて、有機EL素子1と駆動トランジスタ2とがこの順番で電気的に直列に接続されたが、これに限られない。例えば、発光時に高電位側となる給電部Pvd側から接地用配線Gdに向けて、駆動トランジスタと有機EL素子とがこの順番で電気的に直列に接続されても良い。以下、このような構成の具体例について説明する。
<Modification 3>
In the first embodiment, the organic EL element 1 and the drive transistor 2 are electrically connected in series in this order from the power supply portion P vd side, which becomes the high potential side during light emission, to the ground wiring G d . However, it is not limited to this. For example, the drive transistor and the organic EL element may be electrically connected in series in this order from the power supply portion P vd side, which becomes the high potential side during light emission, toward the ground wiring G d . Hereinafter, a specific example of such a configuration will be described.

図28は、本発明の変形例3に係る画像表示装置1Eを構成する1画素分の画素回路7Eの構成例を示す図である。変形例3に係る画像表示装置1Eは、上記第1実施形態に係る画像表示装置1Aと比較して、概略構成は同様なものであるが、画素回路7Aが構成が異なる画素回路7Eに変更されたことで、表示部200Aが表示部200Eに変更されたものとなっている。具体的には、図28に示す画素回路7Eは、有機EL素子31、駆動トランジスタ32、走査用トランジスタ33、コンデンサ34、および調整トランジスタ35を備える。   FIG. 28 is a diagram illustrating a configuration example of a pixel circuit 7E for one pixel constituting the image display device 1E according to the third modification of the present invention. The image display device 1E according to the modified example 3 has the same general configuration as the image display device 1A according to the first embodiment, but the pixel circuit 7A is changed to a pixel circuit 7E having a different configuration. Thus, the display unit 200A is changed to the display unit 200E. Specifically, the pixel circuit 7E illustrated in FIG. 28 includes an organic EL element 31, a driving transistor 32, a scanning transistor 33, a capacitor 34, and an adjustment transistor 35.

有機EL素子31は、有機EL素子1と同様な構成を有し、アノード電極31aからカソード電極31bに向けて発光層を流れる電流の量(電流量)によって発光輝度が変化する発光素子である。アノード電極31aは、接続点Cp33,Cp32を順次に介して、駆動トランジスタ32の第3電極32sdおよびコンデンサ34の他方電極34bに対してそれぞれ電気的に接続されている。また、アノード電極31aは、接続点Cp33を介して、調整トランジスタ35の第4電極35dsに対して電気的に接続されている。カソード電極31bは、接続点Cp34を介して接地用配線Gdに対して電気的に接続されている。また、カソード電極31bは、接続点Cp34,Cp35を順次に介して調整トランジスタ35の第5および第6電極35sd,35gに対してそれぞれ電気的に接続されている。なお、本変形例3では、アノード電極31aが本発明の「一端部」に相当し、カソード電極31bが本発明の「他端部」に相当する。 The organic EL element 31 has a configuration similar to that of the organic EL element 1 and is a light emitting element in which the light emission luminance varies depending on the amount of current (current amount) flowing through the light emitting layer from the anode electrode 31a toward the cathode electrode 31b. The anode electrode 31a is electrically connected to the third electrode 32sd of the drive transistor 32 and the other electrode 34b of the capacitor 34 through the connection points Cp33 and Cp32 sequentially. The anode 31a is electrically connected to the fourth electrode 35ds of the adjustment transistor 35 via the connection point Cp33. The cathode electrode 31b is electrically connected to the grounding wire G d via the node CP34. The cathode electrode 31b is electrically connected to the fifth and sixth electrodes 35sd and 35g of the adjustment transistor 35 via the connection points Cp34 and Cp35 in sequence. In the third modification, the anode electrode 31a corresponds to “one end portion” of the present invention, and the cathode electrode 31b corresponds to “other end portion” of the present invention.

駆動トランジスタ32は、有機EL素子31に対して電気的に直列に接続され、有機EL素子31における電流量を調整することで有機EL素子31の発光輝度を制御するトランジスタである。ここでは、駆動トランジスタ32は、n−MISFETTFTによって構成されている。この駆動トランジスタ32は、第1から第3電極32ds,32sd,32gを有している。   The drive transistor 32 is a transistor that is electrically connected in series to the organic EL element 31 and controls the light emission luminance of the organic EL element 31 by adjusting the amount of current in the organic EL element 31. Here, the drive transistor 32 is configured by an n-MISFET TFT. The drive transistor 32 includes first to third electrodes 32ds, 32sd, and 32g.

第1電極32dsは、有機EL素子31の発光時に正の高電位(例えば、+10Vなど)が印加される給電部Pvdに対して電気的に接続されている。そして、第1電極32dsは、有機EL素子31が発光する際、すなわち有機EL素子31に対して順方向の電流が流れる際にドレインとして機能する。一方、有機EL素子31に対して逆方向に電圧が印加される際には、第1電極32dsは逆にソースとして機能する。 The first electrode 32ds is electrically connected to a power feeding unit P vd to which a positive high potential (for example, + 10V or the like) is applied when the organic EL element 31 emits light. The first electrode 32 ds functions as a drain when the organic EL element 31 emits light, that is, when a forward current flows through the organic EL element 31. On the other hand, when a voltage is applied in the reverse direction to the organic EL element 31, the first electrode 32ds functions as a source.

第2電極32sdは、接続点Cp32,Cp33を順次に介して、アノード電極31aおよび調整トランジスタ35の第4電極35dsに対してそれぞれ電気的に接続されている。また、第2電極32sdは、接続点Cp32を介してコンデンサ34の他方電極34bに対して電気的に接続されている。そして、第2電極32sdは、有機EL素子31が発光する際、すなわち有機EL素子31に対して順方向の電流が流れる際にソースとして機能する。一方、有機EL素子31に対して逆方向に電圧が印加される際には、第2電極32sdは逆にドレインとして機能する。   The second electrode 32sd is electrically connected to the anode electrode 31a and the fourth electrode 35ds of the adjustment transistor 35 via the connection points Cp32 and Cp33 in sequence. The second electrode 32sd is electrically connected to the other electrode 34b of the capacitor 34 via the connection point Cp32. The second electrode 32 sd functions as a source when the organic EL element 31 emits light, that is, when a forward current flows through the organic EL element 31. On the other hand, when a voltage is applied in the reverse direction to the organic EL element 31, the second electrode 32sd functions as a drain.

第3電極32gは、いわゆるゲートであり、接続点Cp31を介して走査用トランジスタ33の第7電極33sd、およびコンデンサ34の一方電極34aに対して電気的に接続されている。   The third electrode 32g is a so-called gate, and is electrically connected to the seventh electrode 33sd of the scanning transistor 33 and the one electrode 34a of the capacitor 34 via the connection point Cp31.

また、駆動トランジスタ32では、第3電極32gに付与される電位、より詳細には第1電極32dsまたは第2電極32sdと第3電極32gとの間(すなわちゲートとソースとの間)に印加される電圧値が調整されることで、第1電極32dsと第2電極32sdとの間(第1−2電極間)において流れる電流の量(電流量)が調整される。そして、この第3電極(ゲート)32gに付与される電位により、駆動トランジスタ32は、第1−2電極間(すなわちドレインとソースとの間)において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。   In the driving transistor 32, the potential applied to the third electrode 32g, more specifically, applied between the first electrode 32ds or the second electrode 32sd and the third electrode 32g (that is, between the gate and the source). By adjusting the voltage value to be adjusted, the amount of current (current amount) flowing between the first electrode 32ds and the second electrode 32sd (between the first and second electrodes) is adjusted. In addition, the potential applied to the third electrode (gate) 32g causes the driving transistor 32 to have a state in which a current can flow between the first and second electrodes (that is, between the drain and the source) (conducting state), Is selectively set to a state in which the current cannot flow (non-conducting state).

調整トランジスタ35は、駆動トランジスタ32と略同一の性能を有し、給電部Pvdと接地用配線Gdとの間において、有機EL素子31に対して電気的に並列に接続され、且つ駆動トランジスタ32に対して電気的に直列に接続されている。そして、この調整トランジスタ35は、第4から第6電極35ds,35sd,35gを有している。第4電極35dsは、接続点Cp33を介して有機EL素子31のアノード電極31aに対して電気的に接続されている。また、第4電極35dsは、接続点Cp33,Cp32を順次に介して、第3電極32sdおよび他方電極34bに対してそれぞれ電気的に接続されている。第5電極35sdは、接続点Cp35,Cp34を順次に介してカソード電極31bおよび接地用配線Gdに対して電気的に接続されている。更に、第5電極35sdは、接続点Cp35を介していわゆるゲートである第6電極35gに対して電気的に接続されている。 The adjustment transistor 35 has substantially the same performance as that of the drive transistor 32, and is electrically connected in parallel to the organic EL element 31 between the power feeding unit P vd and the ground wiring G d , and the drive transistor 32 is electrically connected in series. The adjustment transistor 35 includes fourth to sixth electrodes 35ds, 35sd, and 35g. The fourth electrode 35ds is electrically connected to the anode electrode 31a of the organic EL element 31 through the connection point Cp33. The fourth electrode 35ds is electrically connected to the third electrode 32sd and the other electrode 34b through the connection points Cp33 and Cp32 sequentially. The fifth electrode 35sd is electrically connected to the cathode electrode 31b and the grounding wire G d are sequentially via the node Cp35, Cp34. Furthermore, the fifth electrode 35 sd is electrically connected to the sixth electrode 35 g which is a so-called gate through the connection point Cp 35.

また、調整トランジスタ35では、第6電極35gに付与される電位、より詳細には第4電極35dsまたは第5電極35sdと第6電極35gとの間(すなわちゲートとソースとの間)に印加される電圧値が調整されることで、第4電極35dsと第5電極35sdとの間(第4−5電極間)において流れる電流の量(電流量)が調整される。そして、この第6電極(ゲート)35gに付与される電位により、調整トランジスタ35は、第4−5電極間(すなわちドレインとソースとの間)において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。なお、本変形例3では、調整トランジスタ35が本発明の「抵抗部材」に相当する。   In the adjustment transistor 35, the potential applied to the sixth electrode 35g, more specifically, applied between the fourth electrode 35ds or the fifth electrode 35sd and the sixth electrode 35g (that is, between the gate and the source). By adjusting the voltage value, the amount of current flowing (current amount) between the fourth electrode 35ds and the fifth electrode 35sd (between the fourth and fifth electrodes) is adjusted. Then, due to the potential applied to the sixth electrode (gate) 35g, the adjustment transistor 35 has a state in which a current can flow between the fourth and fifth electrodes (that is, between the drain and the source) (conducting state), Is selectively set to a state in which the current cannot flow (non-conducting state). In the third modification, the adjustment transistor 35 corresponds to the “resistive member” of the present invention.

走査用トランジスタ33は、画像信号線Lisの電位を駆動トランジスタ32の第3電極(ゲート)32gに付与するタイミングを制御するトランジスタである。ここでは、走査用トランジスタ33も、駆動トランジスタ32と同様にn−MISFETTFTによって構成されている。 The scanning transistor 33 is a transistor that controls the timing at which the potential of the image signal line Lis is applied to the third electrode (gate) 32 g of the driving transistor 32. Here, the scanning transistor 33 is also composed of an n-MISFET TFT, like the driving transistor 32.

この走査用トランジスタ33は、第7から第9電極33ds,33sd,33gを有している。そして、第7電極33dsは、画像信号線Lisに対して電気的に接続されている。また、第8電極33sdは、接続点Cp31を介して駆動トランジスタ32の第3電極(ゲート)32gおよびコンデンサ34の一方電極34aに対して電気的に接続されている。更に、第9電極33gは、いわゆるゲートとして機能し、走査信号線Lssに対して電気的に接続されている。 The scanning transistor 33 has seventh to ninth electrodes 33ds, 33sd, and 33g. Then, the seventh electrode 33ds is electrically connected to the image signal line L IS. The eighth electrode 33 sd is electrically connected to the third electrode (gate) 32 g of the drive transistor 32 and the one electrode 34 a of the capacitor 34 via the connection point Cp 31. Further, the ninth electrode 33g functions as a so-called gate and is electrically connected to the scanning signal line L ss .

また、走査用トランジスタ33では、第9電極33gに付与される電位、より具体的には第7電極33dsまたは第8電極33sdと第9電極33gとの間(すなわちゲートとソースとの間)に印加される電圧値が調整されることで、第7電極33dsと第8電極33sdとの間(第7−8電極間)における電流量が調整される。そして、この第9電極(ゲート)33gに付与される電位により、走査用トランジスタ33は、第7−8電極間(ドレインとソースとの間)において電流が流れ得る状態(導通状態)と、電流が流れ得ない状態(非導通状態)とに選択的に設定される。   In the scanning transistor 33, the potential applied to the ninth electrode 33g, more specifically, between the seventh electrode 33ds or the eighth electrode 33sd and the ninth electrode 33g (that is, between the gate and the source). By adjusting the voltage value to be applied, the amount of current between the seventh electrode 33ds and the eighth electrode 33sd (between the seventh and eighth electrodes) is adjusted. Then, due to the potential applied to the ninth electrode (gate) 33g, the scanning transistor 33 has a state in which a current can flow between the seventh and eighth electrodes (between the drain and the source) (conducting state), Is selectively set to a state in which the current cannot flow (non-conducting state).

コンデンサ34は、一方および他方電極34a,34bを有している。そして、一方電極34aは、接続点Cp31を介して、駆動トランジスタ32の第3電極32gおよび走査用トランジスタ33の第8電極33sdに対して電気的に接続されている。また、他方電極34bは、接続点Cp32を介して、駆動トランジスタ32の第2電極32sdに対して電気的に接続されている。また、他方電極34bは、接続点Cp32,Cp33を順次に介してアノード電極31aおよび第4電極35dsに対してそれぞれ電気的に接続されている。   The capacitor 34 has one and other electrodes 34a and 34b. The one electrode 34 a is electrically connected to the third electrode 32 g of the driving transistor 32 and the eighth electrode 33 sd of the scanning transistor 33 via the connection point Cp 31. The other electrode 34b is electrically connected to the second electrode 32sd of the drive transistor 32 via the connection point Cp32. The other electrode 34b is electrically connected to the anode electrode 31a and the fourth electrode 35ds via the connection points Cp32 and Cp33 sequentially.

なお、ここでは、1つの画素回路7Eに着目して説明したが、有機ELディスプレイAA全体では、画素回路7Eが多数存在する。また、有機EL素子31を発光させる際の信号波形(駆動波形)は、第1実施形態に係る画像表示装置1Aと同様なものとなる。   Here, the description has been given focusing on one pixel circuit 7E, but there are many pixel circuits 7E in the entire organic EL display AA. Further, the signal waveform (driving waveform) when the organic EL element 31 emits light is the same as that of the image display device 1A according to the first embodiment.

そして、この変形例3に係る画素回路7Eでは、第1電極32dsとカソード電極31bとの間にカソード電極31bよりも第1電極32dsの方が電位が高くなるように電圧が印加された状態で、第3電極32gに付与される電位の変化に応じて、アノード電極31aとカソード電極31bとの間の電圧が閾値電圧Vt1を超える場合は、第1−2電極間およびアノード電極31aとカソード電極31bとの間に電流が流れて、有機EL素子31が発光する。また、アノード電極31aとカソード電極31bとの間の電圧が閾値電圧Vt1以下となる場合は、第1−2電極間に電流が流れる一方で、アノード電極31aとカソード電極31bとの間には電流が流れず、有機EL素子31が発光しない。 In the pixel circuit 7E according to the third modification, a voltage is applied between the first electrode 32ds and the cathode electrode 31b so that the potential of the first electrode 32ds is higher than that of the cathode electrode 31b. When the voltage between the anode electrode 31a and the cathode electrode 31b exceeds the threshold voltage V t1 according to the change in potential applied to the third electrode 32g, the voltage between the first and second electrodes and between the anode electrode 31a and the cathode A current flows between the electrode 31b and the organic EL element 31 emits light. In addition, when the voltage between the anode electrode 31a and the cathode electrode 31b is equal to or lower than the threshold voltage Vt1 , a current flows between the first and second electrodes, while between the anode electrode 31a and the cathode electrode 31b. No current flows and the organic EL element 31 does not emit light.

以上のように、変形例3に係る画像表示装置1Eでは、第1実施形態に係る画像表示装置1Aと同様に、有機EL素子31の両電極間に印加される電圧が所定の閾値電圧Vt1を超える場合には有機EL素子31に電流が流れて該有機EL素子31が発光する。その一方で、有機EL素子31の両電極間に印加される電圧が所定の閾値電圧Vt1以下の場合には、調整トランジスタ35に電流が流れて、有機EL素子31に電流が流れず、該有機EL素子31が発光しない。このため、駆動トランジスタ32のゲート電圧Vgを設定するための画像信号の電位(ここではVdata)の振れ幅を抑制することができる。 As described above, in the image display device 1E according to the modification 3, the voltage applied between both electrodes of the organic EL element 31 is the predetermined threshold voltage V t1 , as in the image display device 1A according to the first embodiment. When the current exceeds the value, a current flows through the organic EL element 31, and the organic EL element 31 emits light. On the other hand, when the voltage applied between both electrodes of the organic EL element 31 is equal to or lower than the predetermined threshold voltage V t1 , a current flows through the adjustment transistor 35, and no current flows through the organic EL element 31. The organic EL element 31 does not emit light. For this reason, the fluctuation width of the potential (here, V data ) of the image signal for setting the gate voltage V g of the drive transistor 32 can be suppressed.

<その他の変形例>
◎例えば、上記実施形態では、発光素子として有機EL素子1,11,21,31が用いられた構成を示して説明したが、これに限られない。発光素子は、例えば、無機材料で構成された発光ダイオード(LED)など、その他の発光素子であっても構わない。
<Other variations>
For example, in the above embodiment, the configuration in which the organic EL elements 1, 11, 21, and 31 are used as the light emitting elements has been described, but the present invention is not limited thereto. The light emitting element may be another light emitting element such as a light emitting diode (LED) made of an inorganic material.

◎また、第1実施形態および変形例3では、有機EL素子1,31に対して1つの調整トランジスタ5,35が電気的に並列に設けられたが、これに限られない。例えば、有機EL素子1,31に対して、発光時にソースとなる電極とゲートとが電気的に接続された2以上の調整トランジスタが電気的に並列に設けられても良い。   In the first embodiment and the third modification, the adjustment transistors 5 and 35 are provided in parallel with the organic EL elements 1 and 31, but the present invention is not limited to this. For example, for the organic EL elements 1 and 31, two or more adjustment transistors in which a source electrode and a gate are electrically connected at the time of light emission may be provided in parallel.

◎また、第2実施形態および変形例2では、第1および第2調整トランジスタ15,16,25,26が電気的に直列に接続された部分が、有機EL素子11,21に対して電気的に並列に設けられたが、これに限られない。発光時にソースとなる電極とゲートとが電気的に接続された1以上の第1調整トランジスタと、発光時にドレインとなる電極とゲートとが電気的に接続された1以上の第2調整トランジスタとが電気的に直列に接続されている部分が、有機EL素子11,21に対して電気的に並列に設けられれば良い。   In the second embodiment and the second modification, the portion where the first and second adjustment transistors 15, 16, 25 and 26 are electrically connected in series is electrically connected to the organic EL elements 11 and 21. However, the present invention is not limited to this. One or more first adjustment transistors in which a source electrode and a gate are electrically connected during light emission, and one or more second adjustment transistors in which a drain electrode and a gate are electrically connected during light emission The part electrically connected in series should just be provided in parallel with respect to the organic EL elements 11 and 21. FIG.

◎なお、上記第1および第2実施形態、ならびに変形例1〜3で記載した構成については、矛盾しない範囲で適宜組み合わせても良い。   In addition, about the structure described in the said 1st and 2nd embodiment and the modifications 1-3, you may combine suitably in the range which does not contradict.

本発明の実施形態に係る画像表示装置の概略構成を例示する図である。It is a figure which illustrates schematic structure of the image display apparatus which concerns on embodiment of this invention. 本発明の実施形態に係る表示部の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the display part which concerns on embodiment of this invention. 本発明の第1実施形態に係る1画素分の画素回路の構成例を示す図である。It is a figure which shows the structural example of the pixel circuit for 1 pixel which concerns on 1st Embodiment of this invention. 第1実施形態に係る表示部の駆動波形を示すタイミングチャートである。It is a timing chart which shows the drive waveform of the display part concerning a 1st embodiment. 調整トランジスタの特性を模式的に示す図である。It is a figure which shows the characteristic of an adjustment transistor typically. 駆動トランジスタのゲート電圧と有機EL素子の電流との関係を示す図である。It is a figure which shows the relationship between the gate voltage of a drive transistor, and the electric current of an organic EL element. 有機EL素子の両端間に印加される電圧と、有機EL素子を流れる電流との関係を模式的に示す図である。It is a figure which shows typically the relationship between the voltage applied between the both ends of an organic EL element, and the electric current which flows through an organic EL element. 本発明の第2実施形態に係る1画素分の画素回路の構成例を示す図である。It is a figure which shows the structural example of the pixel circuit for 1 pixel which concerns on 2nd Embodiment of this invention. 画素回路で発生する寄生容量を模式的に示す図である。It is a figure which shows typically the parasitic capacitance which generate | occur | produces in a pixel circuit. 第1および第2調整トランジスタの特性を模式的に示す図である。It is a figure which shows typically the characteristic of a 1st and 2nd adjustment transistor. 第1および第2調整トランジスタに係る電圧と電流との関係を模式的に示す図である。It is a figure which shows typically the relationship between the voltage and electric current which concern on a 1st and 2nd adjustment transistor. 第2実施形態に係る表示部の駆動波形を示すタイミングチャートである。It is a timing chart which shows the drive waveform of the display part concerning a 2nd embodiment. s初期化期間での画素回路における電流の流れを例示する図である。It is a diagram illustrating the flow of current in the pixel circuit in the C s initialization period. 準備期間での画素回路における電流の流れを例示する図である。It is a figure which illustrates the flow of the electric current in the pixel circuit in a preparation period. th補償期間での画素回路における電流の流れを例示する図である。It is a figure which illustrates the flow of the electric current in the pixel circuit in a Vth compensation period. 書込期間での画素回路における電流の流れを例示する図である。It is a figure which illustrates the flow of the electric current in the pixel circuit in the writing period. 発光期間での画素回路における電流の流れを例示する図である。It is a figure which illustrates the flow of the electric current in the pixel circuit in the light emission period. 本発明の変形例1に係る1画素分の画素回路の構成例を示す図である。It is a figure which shows the structural example of the pixel circuit for 1 pixel which concerns on the modification 1 of this invention. 電流調整抵抗の特性を示す図である。It is a figure which shows the characteristic of an electric current adjustment resistance. 有機EL素子の両端間に印加される電圧と、有機EL素子を流れる電流との関係を模式的に示す図である。It is a figure which shows typically the relationship between the voltage applied between the both ends of an organic EL element, and the electric current which flows through an organic EL element. 本発明の変形例2に係る1画素分の画素回路の構成例を示す図である。It is a figure which shows the structural example of the pixel circuit for 1 pixel which concerns on the modification 2 of this invention. 変形例2に係る表示部の駆動波形を示すタイミングチャートである。10 is a timing chart showing drive waveforms of a display unit according to Modification 2. 準備期間での画素回路における電流の流れを例示する図である。It is a figure which illustrates the flow of the electric current in the pixel circuit in a preparation period. th補償期間での画素回路における電流の流れを例示する図である。It is a figure which illustrates the flow of the electric current in the pixel circuit in a Vth compensation period. 初期化期間での画素回路における電流の流れを例示する図である。It is a figure which illustrates the flow of the electric current in the pixel circuit in an initialization period. 書込期間での画素回路における電流の流れを例示する図である。It is a figure which illustrates the flow of the electric current in the pixel circuit in the writing period. 発光期間での画素回路における電流の流れを例示する図である。It is a figure which illustrates the flow of the electric current in the pixel circuit in the light emission period. 本発明の変形例3に係る1画素分の画素回路の構成例を示す図である。It is a figure which shows the structural example of the pixel circuit for 1 pixel which concerns on the modification 3 of this invention. a−SiTFTの特性を模式的に示す図である。It is a figure which shows the characteristic of a-SiTFT typically.

符号の説明Explanation of symbols

1,11,21,31 有機EL素子
1a,11a,21a,31a アノード電極
1b,11b,21b,31b カソード電極
1A〜1E 画像表示装置
2,12,22,32 駆動トランジスタ
5,35 調整トランジスタ
6 電流調整抵抗
15,25 第1調整トランジスタ
16,26 第2調整トランジスタ
1,11,21,31 Organic EL element 1a, 11a, 21a, 31a Anode electrode 1b, 11b, 21b, 31b Cathode electrode 1A-1E Image display device 2, 12, 22, 32 Drive transistor 5,35 Adjustment transistor 6 Current Adjustment resistor 15, 25 First adjustment transistor 16, 26 Second adjustment transistor

Claims (4)

一端部から他端部に向けて電流が流れることで発光する発光素子と、
第1電極、第2電極、および第3電極を有し、該第1電極が前記他端部に対して電気的に接続され、前記第1電極と前記第2電極との間に流れる電流を、前記第3電極に付与される電位によって調整する駆動トランジスタと、
前記発光素子に対して電気的に並列に接続される抵抗部材と、
を備え、
前記一端部と前記第2電極との間に前記一端部の方が電位が高くなるように電圧が印加された状態で、前記第3電極に付与される電位の変化に応じて、前記一端部と前記他端部との間の電圧が前記発光素子の閾値電圧を超える場合は、前記一端部と前記他端部との間に電流が流れて前記発光素子が発光し、前記一端部と前記他端部との間の電圧が前記発光素子の閾値電圧以下となる場合は、前記抵抗部材に電流が流れ、前記一端部と前記他端部との間に電流が流れず、前記発光素子が発光せず、
前記抵抗部材が、第4、第5、第6電極を有し、前記第4電極と前記第5電極との間に流れる電流を、前記第6電極に付与される電位によって調整する第1調整トランジスタと、第7、第8、第9電極を有し、前記第7電極と前記第8電極との間に流れる電流を、前記第9電極に付与される電位によって調整する第2調整トランジスタとを含み、
前記第4電極が、前記第8電極に対して電気的に接続され、
前記第5電極が、前記他端部および前記第6電極に対して電気的に接続され、
前記第7電極が、前記一端部および前記第9電極に対して電気的に接続され、
第10、第11、第12電極を有し、前記第10電極と前記第11電極との間に流れる電流を、前記第12電極に印加される電位によって調整する補償用トランジスタ、
を更に備え、
前記第10電極が、前記第1電極に対して電気的に接続され、
前記第11電極が、前記第3電極に対して電気的に接続されることを特徴とする画像表示装置。
A light emitting element that emits light when current flows from one end to the other end;
A first electrode, a second electrode, and a third electrode, the first electrode being electrically connected to the other end, and a current flowing between the first electrode and the second electrode A driving transistor that adjusts according to a potential applied to the third electrode;
A resistance member electrically connected in parallel to the light emitting element;
With
In response to a change in the potential applied to the third electrode in a state where a voltage is applied between the one end and the second electrode so that the potential at the one end is higher, the one end When the voltage between the one end and the other end exceeds a threshold voltage of the light emitting element, a current flows between the one end and the other end, the light emitting element emits light, and the one end and the one end When the voltage between the other end is equal to or lower than the threshold voltage of the light emitting element, current flows through the resistance member, no current flows between the one end and the other end, and the light emitting element Does not fire,
The resistance member includes fourth, fifth, and sixth electrodes, and a first adjustment that adjusts a current flowing between the fourth electrode and the fifth electrode by a potential applied to the sixth electrode. A second adjustment transistor having a transistor and seventh, eighth, and ninth electrodes, and adjusting a current flowing between the seventh electrode and the eighth electrode by a potential applied to the ninth electrode; Including
The fourth electrode is electrically connected to the eighth electrode;
The fifth electrode is electrically connected to the other end and the sixth electrode;
The seventh electrode is electrically connected to the one end and the ninth electrode;
A compensation transistor having tenth, eleventh, and twelfth electrodes, and adjusting a current flowing between the tenth electrode and the eleventh electrode by a potential applied to the twelfth electrode;
Further comprising
The tenth electrode is electrically connected to the first electrode;
The image display device , wherein the eleventh electrode is electrically connected to the third electrode .
請求項1に記載の画像表示装置であって、
前記抵抗部材が、一端と他端との間に印加される電圧と、前記一端と前記他端との間を流れる電流とが、略比例関係を有する抵抗素子を含むことを特徴とする画像表示装置。
The image display device according to claim 1 ,
An image display, wherein the resistance member includes a resistance element in which a voltage applied between one end and the other end and a current flowing between the one end and the other end have a substantially proportional relationship. apparatus.
一端部から他端部に向けて電流が流れることで発光する発光素子と、
第1電極、第2電極、および第3電極を有し、該第2電極が前記一端部に対して電気的に接続され、前記第1電極と前記第2電極との間に流れる電流を、前記第3電極に付与される電位によって調整する駆動トランジスタと、
前記発光素子に対して電気的に並列に接続される抵抗部材と、
を備え、
前記第1電極と前記他端部との間に前記第1電極の方が電位が高くなるように電圧が印加された状態で、前記第3電極に付与される電位の変化に応じて、前記一端部と前記他端部との間の電圧が前記発光素子の閾値電圧を超える場合は、前記一端部と前記他端部との間に電流が流れて前記発光素子が発光し、前記一端部と前記他端部との間の電圧が前記発光素子の閾値電圧以下となる場合は、前記抵抗部材に電流が流れ、前記一端部と前記他端部との間に電流が流れず、前記発光素子が発光せず、
前記抵抗部材が、第4、第5、第6電極を有し、前記第4電極と前記第5電極との間に流れる電流を、前記第6電極に付与される電位によって調整する第1調整トランジスタと、第7、第8、第9電極を有し、前記第7電極と前記第8電極との間に流れる電流を、前記第9電極に付与される電位によって調整する第2調整トランジスタとを含み、
前記第4電極が、前記第8電極に対して電気的に接続され、
前記第5電極が、前記他端部および前記第6電極に対して電気的に接続され、
前記第7電極が、前記一端部および前記第9電極に対して電気的に接続され、
第10、第11、第12電極を有し、前記第10電極と前記第11電極との間に流れる電流を、前記第12電極に印加される電位によって調整する補償用トランジスタ、
を更に備え、
前記第10電極が、前記第1電極に対して電気的に接続され、
前記第11電極が、前記第3電極に対して電気的に接続されることを特徴とする画像表示装置。
A light emitting element that emits light when current flows from one end to the other end;
A first electrode, a second electrode, and a third electrode, the second electrode being electrically connected to the one end, and a current flowing between the first electrode and the second electrode, A drive transistor that adjusts according to a potential applied to the third electrode;
A resistance member electrically connected in parallel to the light emitting element;
With
In a state where a voltage is applied between the first electrode and the other end so that the potential of the first electrode is higher, according to a change in potential applied to the third electrode, When the voltage between the one end and the other end exceeds the threshold voltage of the light emitting element, a current flows between the one end and the other end so that the light emitting element emits light, and the one end When the voltage between the one end and the other end is equal to or lower than the threshold voltage of the light emitting element, a current flows through the resistance member, and no current flows between the one end and the other end. The element does not emit light ,
The resistance member includes fourth, fifth, and sixth electrodes, and a first adjustment that adjusts a current flowing between the fourth electrode and the fifth electrode by a potential applied to the sixth electrode. A second adjustment transistor having a transistor and seventh, eighth, and ninth electrodes, and adjusting a current flowing between the seventh electrode and the eighth electrode by a potential applied to the ninth electrode; Including
The fourth electrode is electrically connected to the eighth electrode;
The fifth electrode is electrically connected to the other end and the sixth electrode;
The seventh electrode is electrically connected to the one end and the ninth electrode;
A compensation transistor having tenth, eleventh, and twelfth electrodes, and adjusting a current flowing between the tenth electrode and the eleventh electrode by a potential applied to the twelfth electrode;
Further comprising
The tenth electrode is electrically connected to the first electrode;
The image display device , wherein the eleventh electrode is electrically connected to the third electrode .
請求項3に記載の画像表示装置であって、
前記抵抗部材が、一端と他端との間に印加される電圧と、前記一端と前記他端との間を流れる電流とが、略比例関係を有する抵抗素子を含むことを特徴とする画像表示装置。
The image display device according to claim 3 ,
An image display, wherein the resistance member includes a resistance element in which a voltage applied between one end and the other end and a current flowing between the one end and the other end have a substantially proportional relationship. apparatus.
JP2008248635A 2008-09-26 2008-09-26 Image display device Active JP5431704B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008248635A JP5431704B2 (en) 2008-09-26 2008-09-26 Image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008248635A JP5431704B2 (en) 2008-09-26 2008-09-26 Image display device

Publications (2)

Publication Number Publication Date
JP2010079056A JP2010079056A (en) 2010-04-08
JP5431704B2 true JP5431704B2 (en) 2014-03-05

Family

ID=42209557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008248635A Active JP5431704B2 (en) 2008-09-26 2008-09-26 Image display device

Country Status (1)

Country Link
JP (1) JP5431704B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112481U (en) * 1984-12-05 1986-07-16
FR2833741A1 (en) * 2001-12-18 2003-06-20 Thomson Licensing Sa Display panel formed from a matrix of electroluminescent cells with shunt resistance to improve memory effect, uses optical coupling between drivers and display with shunt resistor over each display cell to improve its memory effect
JP4884701B2 (en) * 2004-05-21 2012-02-29 株式会社半導体エネルギー研究所 Display device
WO2007111202A1 (en) * 2006-03-28 2007-10-04 Pioneer Corporation Driving device for current controlled light emitting element
JP2007322795A (en) * 2006-06-01 2007-12-13 Nippon Hoso Kyokai <Nhk> Light emitting diode driving circuit and display device using same

Also Published As

Publication number Publication date
JP2010079056A (en) 2010-04-08

Similar Documents

Publication Publication Date Title
JP5008412B2 (en) Image display device and driving method of image display device
US10019941B2 (en) Compensation technique for luminance degradation in electro-luminance devices
JP6142178B2 (en) Display device and driving method
JP4070696B2 (en) Light emitting display device, driving method of light emitting display device, and display panel of light emitting display device
JP6084616B2 (en) OLED pixel structure and driving method
JP7084314B2 (en) Drive method used for pixel circuit
US20090244046A1 (en) Pixel circuit, display apparatus, and pixel circuit drive control method
WO2010016316A1 (en) Display apparatus and method of driving the same
KR101591556B1 (en) Display device and method for controlling same
US9336718B2 (en) Display device and method for driving same
US20100053144A1 (en) Image display device
JP2004252036A (en) Active drive type light emitting display device and driving control method therefor
JP6175718B2 (en) Driving method and display device
US9335598B2 (en) Display device and method for driving same
JP6041455B2 (en) Image display device and driving method of image display device
US9349323B2 (en) Display device and method for driving same
JP2009237004A (en) Display
KR101338903B1 (en) Display panel, display apparatus having the panel and method for driving the apparatus
JP5121926B2 (en) Display device, pixel circuit and driving method thereof
JP5431704B2 (en) Image display device
JP4539963B2 (en) Active drive type light emitting display device and electronic device equipped with the display device
JP2005266309A (en) Image display arrangement
KR101938001B1 (en) Organic Light Emitting Display And Method of Modulating Gate Signal Voltage Thereof
JP2009058621A (en) Image display device, and method for driving image display device
KR101390316B1 (en) AMOLED and driving method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110926

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20111020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131205

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5431704

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250