JP5422140B2 - Target detection device - Google Patents

Target detection device Download PDF

Info

Publication number
JP5422140B2
JP5422140B2 JP2008114109A JP2008114109A JP5422140B2 JP 5422140 B2 JP5422140 B2 JP 5422140B2 JP 2008114109 A JP2008114109 A JP 2008114109A JP 2008114109 A JP2008114109 A JP 2008114109A JP 5422140 B2 JP5422140 B2 JP 5422140B2
Authority
JP
Japan
Prior art keywords
circuit
target
cpi
detection apparatus
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008114109A
Other languages
Japanese (ja)
Other versions
JP2009264900A (en
Inventor
晋一 竹谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008114109A priority Critical patent/JP5422140B2/en
Publication of JP2009264900A publication Critical patent/JP2009264900A/en
Application granted granted Critical
Publication of JP5422140B2 publication Critical patent/JP5422140B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、受信信号から目標を検出する目標検出装置に関し、特に2次元離散ウェーブレット変換(以下、「DWT;Discrete Wavelet Transform」と略する)を用いて目標を検出する技術に関する。   The present invention relates to a target detection apparatus that detects a target from a received signal, and more particularly to a technique for detecting a target using a two-dimensional discrete wavelet transform (hereinafter abbreviated as “DWT; Discrete Wavelet Transform”).

従来、例えばレーダ装置に備えられ、送信したパルス信号が目標で反射されて戻ってきた反射波を受信し、受信した反射波に基づき目標を検出する目標検出装置が知られている。このような目標検出装置においては、複数の反射波(ヒット)を受信して積分し、SN比(信号対雑音電力比;Signal to Noise Ratio)を向上させることが行われている。しかしながら、高速で動く目標(以下、「高速目標」という)に対しては、目標のレンジ方向のずれによって積分できるヒット数に上限があるので、積分によるSN比の向上にも限界があり、目標の検出性能に劣る。   2. Description of the Related Art Conventionally, for example, a target detection device that is provided in a radar device, receives a reflected wave that is transmitted and reflected by a transmitted pulse signal, and detects a target based on the received reflected wave is known. In such a target detection apparatus, a plurality of reflected waves (hits) are received and integrated to improve the SN ratio (Signal to Noise Power Ratio). However, for targets that move at high speed (hereinafter referred to as “high-speed targets”), there is an upper limit to the number of hits that can be integrated due to deviations in the target range direction. Inferior detection performance.

図15は、従来の目標検出装置の構成を示すブロック図である。この目標検出装置は、コヒーレント積分回路101、最大値抽出回路102、および一定誤警報率(以下、「CFAR:Constant False Alarm Rate」という)回路5および検出回路6を備えている。   FIG. 15 is a block diagram showing a configuration of a conventional target detection apparatus. The target detection apparatus includes a coherent integration circuit 101, a maximum value extraction circuit 102, a constant false alarm rate (hereinafter referred to as “CFAR: Constant False Alarm Rate”) circuit 5, and a detection circuit 6.

この目標検出装置は、以下のように動作する。すなわち、図示しないアンテナで反射波を受信することによって得られた受信信号は、コヒーレント積分回路101に送られる。コヒーレント積分回路101は、受信信号をコヒーレント積分、つまり高速フーリエ変換(以下、「FFT;Fast Fourier Transform」と略する)して、最大値抽出回路102に送る。最大値抽出回路102は、コヒーレント積分回路101から送られてくる信号から最大値を抽出し、CFAR回路5に送る。   This target detection apparatus operates as follows. That is, a reception signal obtained by receiving a reflected wave with an antenna (not shown) is sent to the coherent integration circuit 101. The coherent integration circuit 101 performs coherent integration, that is, fast Fourier transform (hereinafter abbreviated as “FFT”), and sends the received signal to the maximum value extraction circuit 102. The maximum value extraction circuit 102 extracts the maximum value from the signal sent from the coherent integration circuit 101 and sends it to the CFAR circuit 5.

CFAR回路5は、最大値抽出回路102から送られてくる信号に対し、誤警報確率を一定の低さに抑えた信号を生成し、検出回路6に送る。なお、CFARについては、例えば非特許文献1に説明されている。図16は、CFAR回路5の一例として、相加平均で規格化を行うリニアCFAR回路の構成を示すブロック図である。CFAR回路5は、遅延回路51、加算回路52、平均化処理回路53および除算回路54から構成されている。   The CFAR circuit 5 generates a signal in which the false alarm probability is suppressed to a certain low level with respect to the signal sent from the maximum value extraction circuit 102 and sends the signal to the detection circuit 6. Note that CFAR is described in Non-Patent Document 1, for example. FIG. 16 is a block diagram illustrating a configuration of a linear CFAR circuit that performs normalization by arithmetic mean as an example of the CFAR circuit 5. The CFAR circuit 5 includes a delay circuit 51, an addition circuit 52, an averaging processing circuit 53, and a division circuit 54.

遅延回路51は、入力された信号xiを遅延させた後、加算回路52および除算回路54に送る。加算回路52は、一定期間に遅延回路51から送られてくるN個のデータを加算し、平均化処理回路53に送る。平均化処理回路53は、加算回路52から送られてくるN個のデータの平均値を算出し、除算回路54に送る。除算回路54は、遅延回路51から送られてくるデータを平均化処理回路53から送られてくる平均値で除算し、除算結果をCFAR出力として検出回路6に送る。なお、CFAR回路5は、相乗平均で規格化を行う対数CFAR回路によって実現される場合もある。   The delay circuit 51 delays the input signal xi and then sends it to the adder circuit 52 and the divider circuit 54. The adder circuit 52 adds the N pieces of data sent from the delay circuit 51 during a certain period, and sends it to the averaging processing circuit 53. The averaging processing circuit 53 calculates the average value of the N pieces of data sent from the adding circuit 52 and sends it to the dividing circuit 54. The division circuit 54 divides the data sent from the delay circuit 51 by the average value sent from the averaging processing circuit 53 and sends the division result to the detection circuit 6 as a CFAR output. The CFAR circuit 5 may be realized by a logarithmic CFAR circuit that performs normalization with a geometric mean.

検出回路6は、CFAR回路5から送られてくる誤警報確率が一定の低さに抑えられた信号を所定のスレショルドレベルと比較し、その比較結果に基づいて目標を検出し、検出した結果を検出値として出力する。
関根、“レーダ信号処理技術”、電子情報通信学会、pp.96-106(1991)
The detection circuit 6 compares the signal sent from the CFAR circuit 5 in which the false alarm probability is suppressed to a certain low level with a predetermined threshold level, detects the target based on the comparison result, and detects the detected result. Output as detection value.
Sekine, "Radar signal processing technology", IEICE, pp.96-106 (1991)

しかしながら、上述した従来の目標検出装置には次のような問題がある。図17は、複数のPRI(パルス繰返し周期:Pulse Repetition Interval)の各々において受信信号に現れる目標の様子を示す。高速目標の場合やレンジセル分解能に比べて目標速度が大きい場合には、レンジセルからのずれであるレンジウォークが発生して積分ロスが生じ、目標検出性能が劣化するという問題がある。また、高速目標が小目標である場合には、CPI(コヒーレント処理周期;Coherent Processing Interval)内のみの積分処理ではSN比が不足して、目標を検出できない場合がある。   However, the above-described conventional target detection apparatus has the following problems. FIG. 17 shows a state of a target appearing in a received signal in each of a plurality of PRIs (Pulse Repetition Interval). In the case of a high-speed target or when the target speed is larger than the range cell resolution, there is a problem that a range walk that is a deviation from the range cell occurs, an integration loss occurs, and the target detection performance deteriorates. Further, when the high-speed target is a small target, the SN ratio is insufficient in the integration processing only within the CPI (Coherent Processing Interval), and the target may not be detected.

本発明は、上述した問題を解消するためになされたものであり、その課題は、高速目標が小目標であっても目標検出性能を向上させることができる目標検出装置を提供することにある。   The present invention has been made to solve the above-described problems, and an object thereof is to provide a target detection device that can improve target detection performance even if the high-speed target is a small target.

第1の発明は、入力データをコヒーレント処理周期(CPI;Coherent Processing Interval)毎にフーリエ変換するCPI毎FFT回路と、CPI毎FFT回路によるフーリエ変換により得られたCPI毎のレンジ−角度軸上の目標位置を示すフレームを生成し、該フレーム間の最大値または加算した信号を生成するフレーム間ビデオ積分回路と、フレーム間ビデオ積分回路の出力を2次元離散ウェーブレット変換する2次元DWT回路とを備え、2次元DWT回路の出力に所定の処理を施すことにより目標を検出することを特徴とする。 The first invention includes an FFT circuit for each CPI that performs Fourier transform on input data at every coherent processing interval (CPI), and a range-angle axis for each CPI obtained by Fourier transform by an FFT circuit for each CPI. An inter-frame video integration circuit that generates a frame indicating a target position and generates a maximum value or an added signal between the frames, and a two-dimensional DWT circuit that performs a two-dimensional discrete wavelet transform on the output of the inter-frame video integration circuit A target is detected by performing predetermined processing on the output of the two-dimensional DWT circuit.

さらに、第の発明は、2次元DWT回路の出力に基づき目標が存在する目標範囲を抽出する目標範囲抽出回路と、目標範囲抽出回路で抽出された目標範囲に対する送受信に得られた入力データを高速フーリエ変換するFFT回路とを備え、FFT回路の出力に所定の処理を施すことにより目標を検出することを特徴とする。 Furthermore, the second invention is a target range extraction circuit for extracting a target range where a target exists based on the output of the two-dimensional DWT circuit, and input data obtained for transmission / reception with respect to the target range extracted by the target range extraction circuit. And an FFT circuit that performs fast Fourier transform, and a target is detected by performing predetermined processing on the output of the FFT circuit.

本発明の目標検出装置によれば、高速目標が小目標であっても目標検出性能を向上させることができる目標検出装置を提供することができる。   According to the target detection device of the present invention, it is possible to provide a target detection device that can improve target detection performance even if the high-speed target is a small target.

具体的には、第1の発明によれば、2次元DWTにより、垂直方向、水平方向または対角方向の信号に分解できるため、信号に応じて最も効率のよい抽出方法をあらかじめ選定することにより、効率よく信号を抽出できる。その結果、高速目標が小目標であっても目標検出性能を向上させることができる。   Specifically, according to the first invention, the two-dimensional DWT can be decomposed into a signal in the vertical direction, the horizontal direction, or the diagonal direction, so that the most efficient extraction method is selected in advance according to the signal. The signal can be extracted efficiently. As a result, the target detection performance can be improved even if the high speed target is a small target.

また、第2の発明によれば、2次元DWTにより分解された信号のうち、目標信号の検出に最も効率のよい信号を用いて目標を検出することができる。その結果、高速目標が小目標であっても目標検出性能を向上させることができる。   Further, according to the second invention, a target can be detected using a signal that is most efficient for detecting a target signal among signals decomposed by the two-dimensional DWT. As a result, the target detection performance can be improved even if the high speed target is a small target.

また、第3の発明によれば、2次元DWTにより、垂直方向、水平方向または対角方向の信号に分解し、その最大値を用いるために、信号の時間−周波数軸上における広がりがわからなくても、自動的に最も効率のよい抽出方法を選定することができる。その結果、高速目標が小目標であっても目標検出性能を向上させることができる。   Further, according to the third invention, the signal is decomposed into a signal in the vertical direction, the horizontal direction or the diagonal direction by the two-dimensional DWT, and the maximum value is used, so that the spread of the signal on the time-frequency axis is not known. However, the most efficient extraction method can be automatically selected. As a result, the target detection performance can be improved even if the high speed target is a small target.

また、第4の発明によれば、2次元DWTのウェーブレット展開係数の軸上で、目標信号が隣接セルに跨る可能性が高いことを利用して、所望の目標以外の誤警報が生じた場合であっても、誤警報を低減して、目標のみを検出できる確率が高くなる。その結果、高速目標が小目標であっても目標検出性能を向上させることができる。   In addition, according to the fourth invention, when a false alarm other than a desired target occurs on the axis of the wavelet expansion coefficient of the two-dimensional DWT, it is highly possible that the target signal will straddle adjacent cells. Even so, it is possible to reduce the false alarm and increase the probability that only the target can be detected. As a result, the target detection performance can be improved even if the high speed target is a small target.

また、第5の発明によれば、2次元DWTのウェーブレット展開係数の軸上で、目標信号が隣接セルに跨る可能性が高いことを利用して、所望の目標以外の誤警報が生じた場合であっても、誤警報を低減して、目標のみを検出できる確率が高くなる。その結果、高速目標が小目標であっても目標検出性能を向上させることができる。   According to the fifth invention, when a false alarm other than the desired target occurs on the axis of the wavelet expansion coefficient of the two-dimensional DWT, it is highly possible that the target signal will straddle adjacent cells. Even so, it is possible to reduce the false alarm and increase the probability that only the target can be detected. As a result, the target detection performance can be improved even if the high speed target is a small target.

また、第6の発明によれば、フレーム間を加算したデータを用いて、2次元DWTにより目標信号を加算し、目標を検出するように構成したので、目標を検出できる確率を向上させることができる。その結果、高速目標が小目標であっても目標検出性能を向上させることができる。   According to the sixth aspect of the invention, the target signal is added by the two-dimensional DWT using the data obtained by adding the frames, and the target is detected, so that the probability that the target can be detected can be improved. it can. As a result, the target detection performance can be improved even if the high speed target is a small target.

また、第7の発明によれば、目標範囲を抽出して、限定した範囲で多パルス積分することにより、SN比を向上させることができるので、効率よく目標を検出できる。その結果、高速目標が小目標であっても目標検出性能を向上させることができる。   Further, according to the seventh invention, the SN ratio can be improved by extracting the target range and performing multipulse integration within the limited range, so that the target can be detected efficiently. As a result, the target detection performance can be improved even if the high speed target is a small target.

以下、本発明の実施の形態を、図面を参照しながら詳細に説明する。なお、背景技術の欄で説明した従来の目標検出装置と同一または相当する構成部分には、背景技術の欄で使用した符号と同一の符号を付して説明を省略または簡略化する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that the same or equivalent components as those of the conventional target detection apparatus described in the background art section are denoted by the same reference numerals as those used in the background art section, and description thereof is omitted or simplified.

図1は、本発明の実施例1に係る目標検出装置の構成を示すブロック図である。この目標検出装置は、CPI毎FFT回路1、CPI間ビデオ積分回路2、2次元DWT回路3、最大値検出及び判定セル範囲指定回路4、CFAR回路5および検出回路6を備えている。これらの構成要素のうち、CFAR回路5および検出回路6は、背景技術の欄で説明したそれらと同じである。   FIG. 1 is a block diagram illustrating the configuration of the target detection apparatus according to the first embodiment of the present invention. This target detection apparatus includes an FFT circuit 1 for each CPI, an inter-CPI video integration circuit 2, a two-dimensional DWT circuit 3, a maximum value detection and determination cell range designation circuit 4, a CFAR circuit 5, and a detection circuit 6. Among these components, the CFAR circuit 5 and the detection circuit 6 are the same as those described in the background art section.

CPI毎FFT回路1は、入力データをCPI毎に高速フーリエ変換(FFT)する。これにより、図2(a)に示すようなレンジ−ドップラ周波数軸上、つまり時間−周波数軸上の目標位置を表すデータが得られる。このCPI毎FFT回路1で得られた目標位置を表すデータは、CPI間ビデオ積分回路2に送られる。   The per-CPI FFT circuit 1 performs fast Fourier transform (FFT) on input data for each CPI. Thereby, data representing the target position on the range-Doppler frequency axis, that is, the time-frequency axis as shown in FIG. 2A is obtained. Data representing the target position obtained by the FFT circuit 1 for each CPI is sent to the inter-CPI video integration circuit 2.

CPI間ビデオ積分回路2は、CPI毎FFT回路1から送られてくる目標位置を表すデータを順次に保存し、保存したCPI毎の目標位置を表すデータに対して最大値抽出または加算演算を実施し、図2(b)に示すような合成CPIデータを生成する。CPI間ビデオ積分回路2で生成された合成CPIデータは、2次元DWT回路3に送られる。   The inter-CPI video integration circuit 2 sequentially stores data representing the target position sent from the FFT circuit 1 for each CPI, and performs maximum value extraction or addition operation on the stored data representing the target position for each CPI. Then, synthetic CPI data as shown in FIG. The synthesized CPI data generated by the inter-CPI video integration circuit 2 is sent to the two-dimensional DWT circuit 3.

2次元DWT回路3は、CPI間ビデオ積分回路2から送られてくる合成CPIデータの目標信号部分を積分するために、合成CPIデータに対して2次元DWTを実施する。   The two-dimensional DWT circuit 3 performs two-dimensional DWT on the synthesized CPI data in order to integrate the target signal portion of the synthesized CPI data sent from the inter-CPI video integration circuit 2.

ここで、ウェーブレット変換(DWT)の原理を説明する。まず、1次元DWTについて説明する。目標を検出する際に用いられるウェーブレット変換は、図3(a)に示すような入力データに対し、ウェーブレット変換核(例えばメキシカンハット等)のパラメータ(シフトRやスケールf)を変化させながら相関処理を行うことによりフィッティングさせ、、図3(b)に示すような、高いウェーブレット変換データの出力を得る処理と言うことができる。   Here, the principle of wavelet transform (DWT) will be described. First, the one-dimensional DWT will be described. The wavelet transform used when detecting a target is a correlation process for input data as shown in FIG. 3A while changing parameters (shift R, scale f) of a wavelet transform kernel (for example, Mexican hat). It can be said that the fitting process is performed to obtain an output of high wavelet transform data as shown in FIG.

これを離散的に表現すると、図4に示すようになる。すなわち、ウェーブレット変換は、入力信号波形をスケーリング係数とウェーブレット展開関数で近似するものであり、レベルにより近似の程度が異なる。これをフィルタで表すと、図5に示すようなフィルタに相当し、高い周波数では細かい時間分解能で抽出し、低い周波数では粗い時間分解能で抽出することに相当する。このフィルタの特性は、例えば『中野他、“ウェーブレットによる信号処理と画像処理”、共立出版株式会社、pp.49-70、pp.101-110 (1999)』に説明されているように、下式(1)〜(3)で表すことができる。

Figure 0005422140
This can be expressed discretely as shown in FIG. That is, the wavelet transform approximates an input signal waveform with a scaling coefficient and a wavelet expansion function, and the degree of approximation differs depending on the level. When this is represented by a filter, it corresponds to a filter as shown in FIG. 5, which corresponds to extraction with a fine temporal resolution at a high frequency and with a coarse temporal resolution at a low frequency. The characteristics of this filter are as described in, for example, “Nakano et al.,“ Signal Processing and Image Processing Using Wavelets ”, Kyoritsu Shuppan Co., Ltd., pp. 49-70, pp. 101-110 (1999)”. It can represent with Formula (1)-(3).
Figure 0005422140

ここで、
fj:jレベルの近似関数(j=1〜J)
gj:jレベルの展開関数
sk:スケーリング展開係数(k=1〜K)
wk:ウェーブレット展開係数
φ :スケーリング関数
ψ :マザー・ウェーブレット関数
pk:マザー・ウェーブレット関数により決まる数列
* :複素共役
ここで、(5)式に示すwは、各レベルjにおける近似関数と実際の波形との差分を表す成分であり、ウェーブレット展開係数を表す。ウェーブレット展開係数には信号成分が含まれるため、このウェーブレット展開係数を用いて、信号を抽出することができる。
here,
fj: j-level approximation function (j = 1 to J)
gj: j level expansion function sk: scaling expansion coefficient (k = 1 to K)
wk: Wavelet expansion coefficient φ: Scaling function ψ: Mother wavelet function pk: Sequence determined by mother wavelet function *: Complex conjugate Here, w shown in equation (5) is an approximate function and an actual waveform at each level j And a wavelet expansion coefficient. Since the wavelet expansion coefficient includes a signal component, a signal can be extracted using the wavelet expansion coefficient.

次に、本発明の実施例1で使用される2次元離散ウェーブレット変換について説明する。2次元離散ウェーブレット変換は、2軸の各軸方向に対して1次元離散ウェーブレット変換を実施するものであり、例えば『中野他、‘ウェーブレットによる信号処理と画像処理’、共立出版株式会社、pp.71-73(1999)』に説明されているように、下式(7)〜(10)で表すことができる。

Figure 0005422140
Next, the two-dimensional discrete wavelet transform used in Embodiment 1 of the present invention will be described. The two-dimensional discrete wavelet transform performs a one-dimensional discrete wavelet transform for each of the two axis directions. For example, “Nakano et al.,“ Signal processing and image processing using wavelets ”, Kyoritsu Shuppan Co., Ltd., pp. 71-73 (1999) ”, it can be expressed by the following equations (7) to (10).
Figure 0005422140

ここで、添字を省略すると、
s;スケーリング展開係数
w;ウェーブレット展開係数
p;マザー・ウェーブレット関数により決まる数列
q;(k;ウェーブレットを表す数列の番号)
j;ウェーブレット展開レベル
m、n;2次元軸の番号
*;複素共役
上添字がh、vおよびdの場合のウェーブレット展開係数をそれぞれ、wh、wvおよびwdとする。ウェーブレット展開係数のwh、wvおよびwdは、それぞれ、横軸方向に連続した信号、縦軸方向に連続した信号、および対角線方向に連続した信号がある場合に、値が大きくなる性質を持っている。この様子を図6に示す。2次元DWT回路3は、2次元離散ウェーブレット変換により得られたウェーブレット展開係数を、最大値検出及び判定セル範囲指定回路4に送る。
Here, if the subscript is omitted,
s; scaling expansion coefficient w; wavelet expansion coefficient p: sequence determined by mother wavelet function q; (k: number of the sequence indicating the wavelet)
j: wavelet expansion level m, n; two-dimensional axis number *; complex conjugate wavelet expansion coefficients when the superscripts are h, v, and d are wh, wv, and wd, respectively. The wavelet expansion coefficients wh, wv, and wd each have a property that the value increases when there is a signal continuous in the horizontal axis direction, a signal continuous in the vertical axis direction, and a signal continuous in the diagonal direction. . This is shown in FIG. The two-dimensional DWT circuit 3 sends the wavelet expansion coefficient obtained by the two-dimensional discrete wavelet transform to the maximum value detection and determination cell range designation circuit 4.

最大値検出及び判定セル範囲指定回路4は、上述した性質を利用して、図2(b)に示した信号に対してウェーブレット展開係数の最大値を抽出し、CFARの判定セル範囲を指定する。この最大値検出及び判定セル範囲指定回路4で指定された判定セル範囲は、CFAR回路5に送られる。CFAR回路5は、最大値検出及び判定セル範囲指定回路4から送られてくる判定セル範囲で、CFAR処理を実施する。   The maximum value detection / determination cell range designation circuit 4 extracts the maximum value of the wavelet expansion coefficient from the signal shown in FIG. 2B by using the above-described property, and designates the determination cell range of the CFAR. . The determination cell range specified by the maximum value detection and determination cell range specifying circuit 4 is sent to the CFAR circuit 5. The CFAR circuit 5 performs the CFAR process in the determination cell range sent from the maximum value detection and determination cell range specifying circuit 4.

次に、上記のように構成される本発明の実施例1に係る目標検出装置の動作を、図7に示すフローチャートを参照しながら説明する。   Next, the operation of the target detection apparatus according to Embodiment 1 of the present invention configured as described above will be described with reference to the flowchart shown in FIG.

まず、信号の送受信が行われる(ステップS11)。次いで、高速フーリエ変換(FFT)が行われる(ステップS12)。すなわち、CPI毎FFT回路1は、ステップS11における送受信により得られた1つのCPIにおける入力データを高速フーリエ変換し、CPI間ビデオ積分回路2に送る。CPI間ビデオ積分回路2は、CPI毎FFT回路1から送られてくる目標位置を表すデータを順次に保存する。   First, signal transmission / reception is performed (step S11). Next, fast Fourier transform (FFT) is performed (step S12). That is, the FFT circuit 1 for each CPI performs fast Fourier transform on the input data in one CPI obtained by the transmission / reception in step S11, and sends it to the inter-CPI video integration circuit 2. The inter-CPI video integration circuit 2 sequentially stores data representing the target position sent from the FFT circuit 1 for each CPI.

次いで、すべてのCPIが終了したかどうかが調べられる(ステップS13)。ステップS13において、すべてのCPIが終了していないことが判断されると、次いで、CPIの変更が行われる(ステップS14)。すなわち、次のCPIに対する処理が行われるように状態が変更される。その後、ステップS11に戻り、上述した処理が繰り返される。   Next, it is checked whether or not all CPIs have been completed (step S13). If it is determined in step S13 that all the CPIs have not been completed, then the CPI is changed (step S14). That is, the state is changed so that processing for the next CPI is performed. Then, it returns to step S11 and the process mentioned above is repeated.

ステップS13において、すべてのCPIが終了したことが判断されると、次いで、CPI間積分が行われる(ステップS15)。すなわち、CPI間ビデオ積分回路2は、CPI毎FFT回路1から受け取って保存されているCPI毎の目標位置を表すデータの最大値抽出または加算演算を実施し、図2(b)に示すような合成CPIデータを生成し、2次元DWT回路3に送る。   If it is determined in step S13 that all the CPIs have been completed, then inter-CPI integration is performed (step S15). That is, the inter-CPI video integration circuit 2 performs the maximum value extraction or addition operation of the data representing the target position for each CPI received from the CPI FFT circuit 1 and stored, as shown in FIG. Composite CPI data is generated and sent to the two-dimensional DWT circuit 3.

次いで、2次元DWTが行われる(ステップS16)。すなわち、2次元DWT回路3は、CPI間ビデオ積分回路2から送られてくる合成CPIデータに対して2次元DWTを実施する。2次元DWTにより得られたウェーブレット展開係数は最大値検出及び判定セル範囲指定回路4に送られる。   Next, two-dimensional DWT is performed (step S16). That is, the two-dimensional DWT circuit 3 performs two-dimensional DWT on the synthesized CPI data sent from the inter-CPI video integration circuit 2. The wavelet expansion coefficient obtained by the two-dimensional DWT is sent to the maximum value detection and determination cell range designation circuit 4.

次いで、最大値検出及び判定セル範囲指定が行われる(ステップS17)。すなわち、最大値検出及び判定セル範囲指定回路4は、図2(b)に示した信号に対してウェーブレット展開係数の最大値を抽出してCFARの判定セル範囲を指定し、指定した判定セル範囲を表すデータをCFAR回路5に送る。   Next, maximum value detection and determination cell range designation are performed (step S17). That is, the maximum value detection and determination cell range specifying circuit 4 extracts the maximum value of the wavelet expansion coefficient from the signal shown in FIG. 2B, specifies the CFAR determination cell range, and specifies the specified determination cell range. Is sent to the CFAR circuit 5.

次いで、CFAR処理および検出処理が行われる(ステップS18)。すなわち、CFAR回路5は、最大値検出及び判定セル範囲指定回路4から送られてくるデータによって示される判定セル範囲でCFAR処理を実施し、その結果を検出回路6に送る。検出回路6は、CFAR回路5から送られてくる誤警報確率が一定の低さに抑えられた信号を所定のスレショルドレベルと比較し、その比較結果に基づいて目標を検出し、検出した結果を検出値として出力する。   Next, CFAR processing and detection processing are performed (step S18). That is, the CFAR circuit 5 performs the CFAR process in the determination cell range indicated by the data transmitted from the maximum value detection and determination cell range specifying circuit 4 and sends the result to the detection circuit 6. The detection circuit 6 compares the signal sent from the CFAR circuit 5 in which the false alarm probability is suppressed to a certain low level with a predetermined threshold level, detects the target based on the comparison result, and detects the detected result. Output as detection value.

次いで、すべての判定セル範囲についての処理が終了したかどうかが調べられる(ステップS19)。ステップS19において、すべての判定セル範囲についての処理が終了していないことが判断されると、次いで、セル範囲の変更が行われる(ステップS20)。すなわち、次のセル範囲に対する処理が行われるように状態が変更される。その後、ステップS18に戻り、上述した処理が繰り返される。ステップS19において、すべての判定セル範囲についての処理が終了したことが判断されると、目標検出装置の動作は終了する。   Next, it is checked whether or not the processing for all the determination cell ranges has been completed (step S19). If it is determined in step S19 that the processing for all the determination cell ranges has not been completed, then the cell range is changed (step S20). That is, the state is changed so that processing for the next cell range is performed. Then, it returns to step S18 and the process mentioned above is repeated. If it is determined in step S19 that the processing for all the determination cell ranges has been completed, the operation of the target detection apparatus is ended.

以上説明したように本発明の実施例1に係る目標検出装置によれば、2次元DWTにより、垂直方向、水平方向または対角方向の信号に分解できるため、信号に応じて最も効率のよい抽出方法をあらかじめ選定することにより、効率よく信号を抽出できる。その結果、高速目標が小目標であっても目標検出性能を向上させることができる。   As described above, according to the target detection apparatus according to the first embodiment of the present invention, the two-dimensional DWT can be decomposed into signals in the vertical direction, the horizontal direction, or the diagonal direction, so that the most efficient extraction is performed according to the signal. By selecting a method in advance, a signal can be extracted efficiently. As a result, the target detection performance can be improved even if the high speed target is a small target.

本発明の実施例2に係る目標検出装置は、実施例1に係る目標検出装置において、目標信号の広がりの方向をあらかじめ予測して、2次元DWTのウェーブレット展開係数のwh、wvまたはwdのいずれかを選定するようにしたものである。   The target detection apparatus according to the second embodiment of the present invention is the target detection apparatus according to the first embodiment. The target detection apparatus according to the first embodiment predicts the spread direction of the target signal in advance, and the wavelet expansion coefficient wh, wv, or wd of the two-dimensional DWT This is a choice.

実施例2に係る目標検出装置の構成は、最大値検出及び判定セル範囲指定回路4に対して2次元DWTのウェーブレット展開係数のwh、wvまたはwdのいずれかを選定するように設定されることを除けば、図1に示し実施例1に係る目標検出装置の構成と同じである。   The configuration of the target detection apparatus according to the second embodiment is set so as to select one of the two-dimensional DWT wavelet expansion coefficients wh, wv, or wd for the maximum value detection and determination cell range designation circuit 4. Is the same as the configuration of the target detection apparatus according to the first embodiment shown in FIG.

最大値検出及び判定セル範囲指定回路4は、2次元DWT回路3から送られてくるウェーブレット展開係数のうち、あらかじめ設定されているウェーブレット展開係数wh、wvまたはwdのいずれかを用いてCFARの判定セル範囲を指定する。この最大値検出及び判定セル範囲指定回路4で指定された判定セル範囲は、CFAR回路5に送られる。   The maximum value detection and determination cell range designation circuit 4 determines the CFAR using one of the preset wavelet expansion coefficients wh, wv, or wd among the wavelet expansion coefficients sent from the two-dimensional DWT circuit 3. Specify a cell range. The determination cell range specified by the maximum value detection and determination cell range specifying circuit 4 is sent to the CFAR circuit 5.

上記のように構成される実施例2に係る目標検出装置の動作は、最大値検出及び判定セル範囲指定回路4が上述した動作を行うことを除けば、図7のフローチャートを参照して説明した実施例1に係る目標検出装置の動作と同じである。   The operation of the target detection apparatus according to the second embodiment configured as described above has been described with reference to the flowchart of FIG. 7 except that the maximum value detection and determination cell range designation circuit 4 performs the above-described operation. The operation is the same as that of the target detection apparatus according to the first embodiment.

以上説明したように本発明の実施例2に係る目標検出装置によれば、2次元DWTにより分解された信号のうち、目標信号の検出に最も効率のよい信号を用いて目標を検出することができる。その結果、高速目標が小目標であっても目標検出性能を向上させることができる。   As described above, according to the target detection apparatus according to the second embodiment of the present invention, the target can be detected using the signal most efficient for detecting the target signal among the signals decomposed by the two-dimensional DWT. it can. As a result, the target detection performance can be improved even if the high speed target is a small target.

本発明の実施例3に係る目標検出装置は、実施例1に係る目標検出装置において、2次元DWTのウェーブレット展開係数のwh、wvまたはwdのうち、最大値が存在するウェーブレット展開係数を用いるようにしたものである。   The target detection apparatus according to the third embodiment of the present invention uses the wavelet expansion coefficient having the maximum value among the wh, wv, or wd of the wavelet expansion coefficient of the two-dimensional DWT in the target detection apparatus according to the first embodiment. It is a thing.

実施例3に係る目標検出装置の構成は、最大値検出及び判定セル範囲指定回路4が、2次元DWTのウェーブレット展開係数のwh、wvまたはwdのうち、最大値が存在するウェーブレット展開係数を用いて判定セル範囲を指定することを除けば、図1に示し実施例1に係る目標検出装置の構成と同じである。   In the configuration of the target detection apparatus according to the third embodiment, the maximum value detection and determination cell range specifying circuit 4 uses a wavelet expansion coefficient in which the maximum value exists among the wavelet expansion coefficients wh, wv, or wd of the two-dimensional DWT. 1 is the same as the configuration of the target detection apparatus according to the first embodiment shown in FIG.

最大値検出及び判定セル範囲指定回路4は、上述したように、2次元DWT回路3から送られてくるウェーブレット展開係数のうち、最大値が存在するウェーブレット展開係数を用いて判定セル範囲を指定する。最大値検出及び判定セル範囲指定回路4で指定された判定セル範囲は、CFAR回路5に送られる。   As described above, the maximum value detection and determination cell range specifying circuit 4 specifies the determination cell range using the wavelet expansion coefficient having the maximum value among the wavelet expansion coefficients sent from the two-dimensional DWT circuit 3. . The determination cell range specified by the maximum value detection and determination cell range specifying circuit 4 is sent to the CFAR circuit 5.

上記のように構成される実施例3に係る目標検出装置の動作は、最大値検出及び判定セル範囲指定回路4が上述した動作を行うことを除けば、図7のフローチャートを参照して説明した実施例1に係る目標検出装置の動作と同じである。   The operation of the target detection apparatus according to the third embodiment configured as described above has been described with reference to the flowchart of FIG. 7 except that the maximum value detection and determination cell range specification circuit 4 performs the above-described operation. The operation is the same as that of the target detection apparatus according to the first embodiment.

以上説明したように本発明の実施例3に係る目標検出装置によれば、2次元DWTにより、垂直方向、水平方向または対角方向の信号に分解し、その最大値を用いるために、信号の時間−周波数軸上における広がりがわからなくても、自動的に最も効率のよい抽出方法を選定することができる。その結果、高速目標が小目標であっても目標検出性能を向上させることができる。   As described above, according to the target detection apparatus according to the third embodiment of the present invention, the signal is decomposed into a signal in the vertical direction, the horizontal direction, or the diagonal direction by the two-dimensional DWT and the maximum value is used. Even if the spread on the time-frequency axis is not known, the most efficient extraction method can be automatically selected. As a result, the target detection performance can be improved even if the high speed target is a small target.

本発明の実施例4に係る目標検出装置は、目標信号が隣接セルに跨る可能性がある場合に、2次元DWTのウェーブレット展開係数の最大値を用いて、その周りのN=N1×N2個(N、N1およびN2は正の整数)のセルで、M個(Mは正の整数、M≦N)以上のセルがスレショルドを越えれば、目標である旨を検出するようにしたものである。   The target detection apparatus according to the fourth embodiment of the present invention uses the maximum value of the two-dimensional DWT wavelet expansion coefficient when there is a possibility that the target signal straddles adjacent cells, and N = N1 × N2 around the target signal. (N, N1, and N2 are positive integers) When M (M is a positive integer, M ≦ N) or more cells exceed the threshold, the target is detected. .

図8は、実施例4に係る目標検出装置の構成を示すブロック図である。実施例4に係る目標検出装置は、図1に示した目標検出装置の検出回路6がM/N検出回路7に置き換えられて構成されている。   FIG. 8 is a block diagram illustrating the configuration of the target detection apparatus according to the fourth embodiment. The target detection apparatus according to the fourth embodiment is configured by replacing the detection circuit 6 of the target detection apparatus shown in FIG. 1 with an M / N detection circuit 7.

図9は、実施例4に係る目標検出装置の動作を説明するための図である。まず、CPI間ビデオ積分回路2は、図9(a)に示すようなPRI−周波数軸上、つまり時間−周波数軸上の合成CPIデータを生成して2次元DWT回路3に送る。2次元DWT回路3は、CPI間ビデオ積分回路2から送られてくる信号を、図9(b)に示すような入力データとして2次元離散ウェーブレット変換を行い、図9(c)に示すような信号を最大値検出及び判定セル範囲指定回路4に送る。   FIG. 9 is a diagram for explaining the operation of the target detection apparatus according to the fourth embodiment. First, the inter-CPI video integration circuit 2 generates synthesized CPI data on the PRI-frequency axis, that is, on the time-frequency axis as shown in FIG. 9A and sends it to the two-dimensional DWT circuit 3. The two-dimensional DWT circuit 3 performs two-dimensional discrete wavelet transform on the signal sent from the inter-CPI video integration circuit 2 as input data as shown in FIG. 9B, and as shown in FIG. 9C. The signal is sent to the maximum value detection / judgment cell range designation circuit 4.

最大値検出及び判定セル範囲指定回路4は、ウェーブレット展開係数W1v、W1hおよびW1dの中から最大値を求め、図9(d)に示すように、その最大値の周囲のN1×N2個の範囲のセルを表す信号を、CFAR回路5を介してM/N検出回路7に送る。   The maximum value detection / judgment cell range designation circuit 4 obtains the maximum value from the wavelet expansion coefficients W1v, W1h, and W1d, and as shown in FIG. 9D, N1 × N2 ranges around the maximum value. A signal representing the cell is sent to the M / N detection circuit 7 via the CFAR circuit 5.

M/N検出回路7は、最大値検出及び判定セル範囲指定回路4からCFAR回路5を介して送られてくるN個のセルを表す信号を所定のスレショルドレベルと比較し、M個以上が所定のスレショルドレベルを超えていれば、目標である旨を検出し、この検出結果を検出値として出力する。   The M / N detection circuit 7 compares a signal representing N cells sent from the maximum value detection and determination cell range specification circuit 4 via the CFAR circuit 5 with a predetermined threshold level, and M or more are predetermined. If the threshold level is exceeded, the target is detected and the detection result is output as a detection value.

上記のように構成される実施例4に係る目標検出装置の動作は、最大値検出及び判定セル範囲指定回路4およびM/N検出回路7が上述した動作を行うことを除けば、図7のフローチャートを参照して説明した実施例1に係る目標検出装置の動作と同じである。   The operation of the target detection apparatus according to the fourth embodiment configured as described above is the same as that of FIG. 7 except that the maximum value detection and determination cell range specifying circuit 4 and the M / N detection circuit 7 perform the above-described operations. This is the same as the operation of the target detection apparatus according to the first embodiment described with reference to the flowchart.

以上説明したように本発明の実施例4に係る目標検出装置によれば、2次元DWTのウェーブレット展開係数の軸上で、目標信号が隣接セルに跨る可能性が高いことを利用して、所望の目標以外の誤警報が生じた場合であっても、誤警報を低減して、目標のみを検出できる確率が高くなる。その結果、高速目標が小目標であっても目標検出性能を向上させることができる。   As described above, according to the target detection apparatus according to the fourth embodiment of the present invention, the target signal is likely to straddle adjacent cells on the axis of the wavelet expansion coefficient of the two-dimensional DWT. Even if a false alarm other than the target occurs, the probability that only the target can be detected is reduced by reducing the false alarm. As a result, the target detection performance can be improved even if the high speed target is a small target.

本発明の実施例5に係る目標検出装置は、複数目標の検出に対応するために、2次元DWTのウェーブレット展開係数の極値の最大値からL番目(Lは正の整数)までを抽出し、各極値において、その周りのN=N1×N2個のセルで、M個以上のセルがスレショルドを越えれば、目標である旨を検出するようにしたものである。   The target detection apparatus according to the fifth embodiment of the present invention extracts from the maximum of the extreme values of the wavelet expansion coefficient of the two-dimensional DWT to the Lth (L is a positive integer) in order to cope with the detection of a plurality of targets. In each extreme value, if there are N = N1 × N2 cells around the extreme value, and M or more cells exceed the threshold, the target is detected.

実施例5に係る目標検出装置の構成は、最大値検出及び判定セル範囲指定回路4およびM/N検出回路7の動作を除けば、図8に示し実施例4に係る目標検出装置の構成と同じである。   The configuration of the target detection apparatus according to the fifth embodiment is the same as that of the target detection apparatus according to the fourth embodiment shown in FIG. 8 except for the operations of the maximum value detection and determination cell range designation circuit 4 and the M / N detection circuit 7. The same.

この実施例5に係る目標検出装置の動作を、上述した図9を参照しながら説明する。まず、CPI間ビデオ積分回路2は、図9(a)に示すようなPRI−周波数軸上、つまり時間−周波数軸上の合成CPIデータを生成して2次元DWT回路3に送る。2次元DWT回路3は、CPI間ビデオ積分回路2から送られてくる信号を、図9(b)に示すような入力データとして2次元離散ウェーブレット変換を行い、図9(c)に示すような信号を最大値検出及び判定セル範囲指定回路4に送る。   The operation of the target detection apparatus according to the fifth embodiment will be described with reference to FIG. 9 described above. First, the inter-CPI video integration circuit 2 generates synthesized CPI data on the PRI-frequency axis, that is, on the time-frequency axis as shown in FIG. 9A and sends it to the two-dimensional DWT circuit 3. The two-dimensional DWT circuit 3 performs two-dimensional discrete wavelet transform on the signal sent from the inter-CPI video integration circuit 2 as input data as shown in FIG. 9B, and as shown in FIG. 9C. The signal is sent to the maximum value detection / judgment cell range designation circuit 4.

最大値検出及び判定セル範囲指定回路4は、ウェーブレット展開係数W1v、W1hおよびW1dの中から最大値を求め、図9(d)に示すように、複数のウェーブレット展開係数の極値の最大値からL番目までの各極値の周囲のN1×N2(=N)の範囲のセルを表す信号を、CFAR回路5を介してM/N検出回路7に送る。   The maximum value detection / judgment cell range designation circuit 4 obtains the maximum value from the wavelet expansion coefficients W1v, W1h, and W1d, and from the maximum values of the extreme values of the plurality of wavelet expansion coefficients as shown in FIG. A signal representing a cell in the range of N1 × N2 (= N) around each extreme value up to the Lth is sent to the M / N detection circuit 7 via the CFAR circuit 5.

M/N検出回路7は、各極値について、最大値検出及び判定セル範囲指定回路4からCFAR回路5を介して送られてくるN個のセルを表す信号を所定のスレショルドレベルと比較し、M個以上が所定のスレショルドレベルを超えていれば、目標である旨を検出し、この検出結果を検出値として出力する。   For each extreme value, the M / N detection circuit 7 compares a signal representing N cells sent from the maximum value detection and determination cell range designation circuit 4 via the CFAR circuit 5 with a predetermined threshold level, If M or more exceeds a predetermined threshold level, the target is detected and the detection result is output as a detection value.

上記のように構成される実施例5に係る目標検出装置の動作は、最大値検出及び判定セル範囲指定回路4およびM/N検出回路7が上述した動作を行うことを除けば、図7のフローチャートを参照して説明した実施例1に係る目標検出装置の動作と同じである。   The operation of the target detection apparatus according to the fifth embodiment configured as described above is the same as that shown in FIG. 7 except that the maximum value detection and determination cell range specifying circuit 4 and the M / N detection circuit 7 perform the above-described operations. This is the same as the operation of the target detection apparatus according to the first embodiment described with reference to the flowchart.

以上説明したように本発明の実施例5に係る目標検出装置によれば、2次元DWTのウェーブレット展開係数の軸上で、目標信号が隣接セルに跨る可能性が高いことを利用して、所望の目標以外の誤警報が生じた場合であっても、誤警報を低減して、目標のみを検出でき、かつ、複数の極値を用いるので、複数の目標を検出する確率をあげることができる。その結果、高速目標が小目標であっても目標検出性能を向上させることができる。   As described above, according to the target detection apparatus according to the fifth embodiment of the present invention, the target signal is likely to straddle adjacent cells on the axis of the wavelet expansion coefficient of the two-dimensional DWT. Even if a false alarm other than the target occurs, it is possible to reduce the false alarm, detect only the target, and use a plurality of extreme values, thereby increasing the probability of detecting a plurality of targets. . As a result, the target detection performance can be improved even if the high speed target is a small target.

本発明の実施例6に係る目標検出装置は、実施例1に係る目標検出装置のような複数CPIの最大値抽出または加算データではなく、目標位置(レンジ−クロスレンジ軸またはレンジ−角度軸)を示す複数フレーム間の最大値抽出または加算したデータに対して、2次元DWTにより目標信号を加算して、目標を検出するようにしたものである。   The target detection apparatus according to the sixth embodiment of the present invention is not a maximum value extraction or addition data of a plurality of CPIs as in the target detection apparatus according to the first embodiment, but a target position (range-cross range axis or range-angle axis). A target signal is added to the data obtained by extracting or adding the maximum values between a plurality of frames indicating a target by two-dimensional DWT.

図10は、本発明の実施例6に係る目標検出装置の構成を示すブロック図である。この目標検出装置は、実施例1に係る目標検出装置のCPI間ビデオ積分回路2がフレーム間ビデオ積分回路8に置き換えられて構成されている。   FIG. 10 is a block diagram illustrating the configuration of the target detection apparatus according to the sixth embodiment of the present invention. This target detection apparatus is configured by replacing the inter-CPI video integration circuit 2 of the target detection apparatus according to the first embodiment with an inter-frame video integration circuit 8.

CPI毎FFT回路1は、入力データをCPI毎に高速フーリエ変換(FFT)する。これにより、図11(a)に示すようなレンジ−角度軸上の目標位置を表すデータが得られる。CPI毎FFT回路1で得られた目標位置を表すデータは、フレーム間ビデオ積分回路8に送られる。   The per-CPI FFT circuit 1 performs fast Fourier transform (FFT) on input data for each CPI. Thereby, data representing the target position on the range-angle axis as shown in FIG. Data representing the target position obtained by the FFT circuit 1 for each CPI is sent to the inter-frame video integration circuit 8.

フレーム間ビデオ積分回路8は、CPI毎FFT回路1から送られてくる目標位置を表すデータを順次に保存し、この保存したCPI毎の目標位置を表すデータの最大値抽出または加算演算を実施し、図11(b)に示すような合成CPIデータを生成する。フレーム間ビデオ積分回路8で生成された合成CPIデータは、2次元DWT回路3に送られる。   The inter-frame video integration circuit 8 sequentially stores data representing the target position sent from the CPI-by-CPI FFT circuit 1, and performs the maximum value extraction or addition operation of the stored data representing the target position for each CPI. Then, synthetic CPI data as shown in FIG. 11B is generated. The synthesized CPI data generated by the interframe video integration circuit 8 is sent to the two-dimensional DWT circuit 3.

次に、上記のように構成される本発明の実施例6に係る目標検出装置の動作を、図12に示すフローチャートを参照しながら説明する。   Next, the operation of the target detection apparatus according to Embodiment 6 of the present invention configured as described above will be described with reference to the flowchart shown in FIG.

まず、送受信が行われる(ステップS21)。次いで、高速フーリエ変換(FFT)が行われる(ステップS12)。すなわち、CPI毎FFT回路1は、ステップS11における送受信により得られた1つのCPIにおける入力データを高速フーリエ変換し、レンジ−角度軸上の目標位置を表すデータを生成してフレーム間ビデオ積分回路8に送る。フレーム間ビデオ積分回路8は、CPI毎FFT回路1から送られてくる目標位置を表すデータを順次に保存する。   First, transmission / reception is performed (step S21). Next, fast Fourier transform (FFT) is performed (step S12). That is, the FFT circuit 1 for each CPI performs fast Fourier transform on input data in one CPI obtained by transmission / reception in step S11, generates data representing a target position on the range-angle axis, and generates an inter-frame video integration circuit 8 Send to. The inter-frame video integration circuit 8 sequentially stores data representing the target position sent from the FFT circuit 1 for each CPI.

次いで、捜索範囲が終了したかどうかが調べられる(ステップS23)。ステップS23において、捜索範囲が終了していないことが判断されると、次いで、ビームポジションの変更が行われる(ステップS24)。すなわち、次のビームポジションに対する処理が行われるように捜索範囲が変更される。その後、ステップS21に戻り、上述した処理が繰り返される。   Next, it is checked whether or not the search range has ended (step S23). If it is determined in step S23 that the search range has not ended, then the beam position is changed (step S24). That is, the search range is changed so that processing for the next beam position is performed. Then, it returns to step S21 and the process mentioned above is repeated.

ステップS23において、捜索範囲が終了したことが判断されると、次いで、フレーム数が終了したかどうかが調べられる(ステップS25)。ステップS25において、フレーム数が終了していないことが判断されると、次いで、フレーム番号の変更が行われる(ステップS26)。すなわち、次のフレームに対する処理が行われるようにフレーム番号が変更される。その後、ステップS21に戻り、上述した処理が繰り返される。   If it is determined in step S23 that the search range has ended, it is then checked whether or not the number of frames has ended (step S25). If it is determined in step S25 that the number of frames has not ended, then the frame number is changed (step S26). That is, the frame number is changed so that processing for the next frame is performed. Then, it returns to step S21 and the process mentioned above is repeated.

ステップS25において、フレーム数が終了したことが判断されると、次いで、フレーム間積分が行われる(ステップS27)。すなわち、フレーム間ビデオ積分回路8は、CPI毎FFT回路1から受け取って保存されているフレーム毎の目標位置を表すデータの最大値抽出または加算演算を実施し、図11(b)に示すような合成CPIデータを生成して2次元DWT回路3に送る。   If it is determined in step S25 that the number of frames has been completed, then inter-frame integration is performed (step S27). That is, the inter-frame video integration circuit 8 performs the maximum value extraction or addition operation of the data representing the target position for each frame received from the CPI FFT circuit 1 and stored, as shown in FIG. Composite CPI data is generated and sent to the two-dimensional DWT circuit 3.

次いで、2次元DWTが行われる(ステップS28)。すなわち、2次元DWT回路3は、フレーム間ビデオ積分回路8から送られてくる合成CPIデータに対して2次元DWTを実施することによって得られたウェーブレット展開係数を最大値検出及び判定セル範囲指定回路4に送る。   Next, two-dimensional DWT is performed (step S28). That is, the two-dimensional DWT circuit 3 uses the wavelet expansion coefficient obtained by performing the two-dimensional DWT on the synthesized CPI data sent from the inter-frame video integration circuit 8 as a maximum value detection and determination cell range designation circuit. Send to 4.

次いで、最大値検出及び判定セル範囲指定が行われる(ステップS29)。すなわち、最大値検出及び判定セル範囲指定回路4は、図11(b)に示した信号に対してウェーブレット展開係数の最大値を抽出してCFARの判定セル範囲を指定し、指定した判定セル範囲を表すデータをCFAR回路5に送る。   Next, maximum value detection and determination cell range specification are performed (step S29). That is, the maximum value detection and determination cell range specifying circuit 4 extracts the maximum value of the wavelet expansion coefficient from the signal shown in FIG. 11B, specifies the CFAR determination cell range, and specifies the specified determination cell range. Is sent to the CFAR circuit 5.

次いで、CFAR処理および検出処理が行われる(ステップS18)。すなわち、CFAR回路5は、最大値検出及び判定セル範囲指定回路4から送られてくるデータによって示される判定セル範囲で、CFAR処理を実施し、その結果を検出回路6に送る。検出回路6は、CFAR回路5から送られてくる誤警報確率が一定の低さに抑えられた信号を所定のスレショルドレベルと比較し、その比較結果に基づいて目標を検出し、検出した結果を検出値として出力する。   Next, CFAR processing and detection processing are performed (step S18). That is, the CFAR circuit 5 performs the CFAR process in the determination cell range indicated by the data sent from the maximum value detection and determination cell range specifying circuit 4 and sends the result to the detection circuit 6. The detection circuit 6 compares the signal sent from the CFAR circuit 5 in which the false alarm probability is suppressed to a certain low level with a predetermined threshold level, detects the target based on the comparison result, and detects the detected result. Output as detection value.

以上説明したように本発明の実施例6に係る目標検出装置によれば、フレーム間を加算したデータを用いて、2次元DWTにより目標信号を加算し、目標を検出するように構成したので、目標を検出できる確率を向上させることができる。その結果、高速目標が小目標であっても目標検出性能を向上させることができる。   As described above, according to the target detection apparatus according to the sixth embodiment of the present invention, since the target signal is added by the two-dimensional DWT using the data obtained by adding the frames, the target is detected. The probability that the target can be detected can be improved. As a result, the target detection performance can be improved even if the high speed target is a small target.

上述した実施例1〜実施例6に係る目標検出装置は、2次元DWTをそのまま用いて目標を検出するように構成したが、本発明の実施例7に係る目標検出装置は、2次元DWTの結果により目標範囲を抽出し、その抽出され範囲内で再度、信号の送受信を行い、効率的に積分して、目標をより高い確度で検出するようにしたものである。   Although the target detection apparatus according to the first to sixth embodiments described above is configured to detect a target using the two-dimensional DWT as it is, the target detection apparatus according to the seventh embodiment of the present invention is a two-dimensional DWT. A target range is extracted based on the result, signals are transmitted / received again within the extracted range, and integration is performed efficiently to detect the target with higher accuracy.

図13は、本発明の実施例7に係る目標検出装置の構成を示すブロック図である。この目標検出装置は、実施例6に係る目標検出装置の最大値検出及び判定セル範囲指定回路4とCFAR回路5との間に、目標範囲抽出回路9、レーダ制御装置10およびFFT回路11が追加されて構成されている。   FIG. 13 is a block diagram illustrating a configuration of the target detection device according to the seventh embodiment of the present invention. In this target detection device, a target range extraction circuit 9, a radar control device 10, and an FFT circuit 11 are added between the maximum value detection and determination cell range designation circuit 4 and the CFAR circuit 5 of the target detection device according to the sixth embodiment. Has been configured.

目標範囲抽出回路9は、最大値検出及び判定セル範囲指定回路4から出力される信号に基づき目標範囲を抽出する。この目標範囲抽出回路9で抽出された目標範囲を表す信号は、レーダ制御装置10に送られる。   The target range extraction circuit 9 extracts the target range based on the signal output from the maximum value detection and determination cell range designation circuit 4. A signal representing the target range extracted by the target range extraction circuit 9 is sent to the radar control device 10.

レーダ制御装置10は、目標範囲抽出回路9から送られてくる信号によって示される目標範囲に向けて信号の送受信を行う。このレーダ制御装置10による送受信によって目標範囲の目標から送られてくる受信信号は、入力データ2としてFFT回路11に入力される。FFT回路11は、入力データ2を高速フーリエ変換し、CFAR回路5に送る。   The radar control device 10 transmits and receives signals toward the target range indicated by the signal sent from the target range extraction circuit 9. A reception signal transmitted from the target in the target range by transmission / reception by the radar control device 10 is input to the FFT circuit 11 as input data 2. The FFT circuit 11 performs fast Fourier transform on the input data 2 and sends it to the CFAR circuit 5.

次に、上記のように構成される本発明の実施例1に係る目標検出装置の動作を、図14に示すフローチャートを参照しながら説明する。なお、図12に示した実施例6に係る目標検出装置の動作を示すフローチャートと同一の処理を行うステップには、図12で使用した符号と同一の符号を付して説明を省略する。   Next, the operation of the target detection apparatus according to Embodiment 1 of the present invention configured as described above will be described with reference to the flowchart shown in FIG. In addition, the same code | symbol as the code | symbol used in FIG. 12 is attached | subjected to the step which performs the process same as the flowchart which shows operation | movement of the target detection apparatus based on Example 6 shown in FIG. 12, and description is abbreviate | omitted.

まず、ステップS21〜ステップS28の処理は、図12に示した実施例6に係る目標検出装置の動作を示すフローチャートに示した処理と同じである。ステップS29では、最大値検出及び判定セル範囲指定が行われる。すなわち、最大値検出及び判定セル範囲指定回路4は、図11(b)に示した信号に対してウェーブレット展開係数の最大値を抽出してCFARの判定セル範囲を指定し、指定した判定セル範囲を表す信号を目標範囲抽出回路9に送る。   First, the process of step S21-step S28 is the same as the process shown in the flowchart which shows operation | movement of the target detection apparatus based on Example 6 shown in FIG. In step S29, maximum value detection and determination cell range specification are performed. That is, the maximum value detection and determination cell range specifying circuit 4 extracts the maximum value of the wavelet expansion coefficient from the signal shown in FIG. 11B, specifies the CFAR determination cell range, and specifies the specified determination cell range. Is sent to the target range extraction circuit 9.

次いで、目標範囲抽出が行われる(ステップS31)。すなわち、目標範囲抽出回路9は、最大値検出及び判定セル範囲指定回路4から送られてくる信号に基づき目標範囲を抽出し、その旨を表す信号をレーダ制御装置10に送る。   Next, target range extraction is performed (step S31). That is, the target range extraction circuit 9 extracts the target range based on the signal sent from the maximum value detection and determination cell range designation circuit 4 and sends a signal indicating that to the radar control device 10.

次いで、送受信が行われる(ステップS32)。すなわち、レーダ制御装置10は、目標範囲抽出回路9から送られてくる信号によって示される目標範囲に向けて信号を送受信する。このレーダ制御装置10による送受信により、目標範囲の目標で反射された受信信号は、入力データ2としてFFT回路11に入力される。   Next, transmission / reception is performed (step S32). That is, the radar control device 10 transmits / receives a signal toward the target range indicated by the signal transmitted from the target range extraction circuit 9. The received signal reflected by the target in the target range by the transmission / reception by the radar control device 10 is input to the FFT circuit 11 as the input data 2.

次いで、高速フーリエ変換(FFT)が行われる(ステップS33)。すなわち、FFT回路11は、入力データ2をフーリエ変換し、その結果をCFAR回路5に送る。   Next, fast Fourier transform (FFT) is performed (step S33). That is, the FFT circuit 11 performs a Fourier transform on the input data 2 and sends the result to the CFAR circuit 5.

次いで、CFAR処理および検出処理が行われる(ステップS34)。すなわち、CFAR回路5は、FFT回路11から送られてくる信号にCFAR処理を実施し、その結果を検出回路6に送る。検出回路6は、CFAR回路5から送られてくる誤警報確率が一定の低さに抑えられた信号を所定のスレショルドレベルと比較し、その比較結果に基づいて目標を検出し、この検出した結果を検出値として出力する。   Next, CFAR processing and detection processing are performed (step S34). That is, the CFAR circuit 5 performs CFAR processing on the signal sent from the FFT circuit 11 and sends the result to the detection circuit 6. The detection circuit 6 compares a signal with a low false alarm probability sent from the CFAR circuit 5 to a certain low level with a predetermined threshold level, detects a target based on the comparison result, and the detection result Is output as a detection value.

以上説明したように本発明の実施例7に係る目標検出装置によれば、目標範囲を抽出して、限定した範囲で多パルス積分することにより、SN比を向上させることができるので、効率よく目標を検出できる。その結果、高速目標が小目標であっても目標検出性能を向上させることができる。   As described above, according to the target detection device according to the seventh embodiment of the present invention, the SN ratio can be improved by extracting the target range and performing multi-pulse integration within the limited range, so that it is efficient. The target can be detected. As a result, the target detection performance can be improved even if the high speed target is a small target.

なお、上述した実施例1〜実施例6に係る目標検出装置においては、2次元DWTのウェーブレット展開係数は、入力信号を1回だけウェーブレット変換するように構成したが、複数回展開するように構成することもできる。   In the target detection apparatus according to the first to sixth embodiments described above, the wavelet expansion coefficient of the two-dimensional DWT is configured to wavelet transform the input signal only once, but is configured to expand a plurality of times. You can also

本発明は、高速で移動する小目標を検出して追尾するレーダ装置または受信装置などに利用可能である。   The present invention is applicable to a radar device or a receiving device that detects and tracks a small target that moves at high speed.

本発明の実施例1に係る目標検出装置の構成を示すブロック図である。It is a block diagram which shows the structure of the target detection apparatus which concerns on Example 1 of this invention. 本発明の実施例1に係る目標検出装置において行われるCPI間ビデオ積分を説明するための図である。It is a figure for demonstrating the video integration between CPI performed in the target detection apparatus which concerns on Example 1 of this invention. 本発明の実施例1に係る目標検出装置において行われるウェーブレット変換を説明するための図である。It is a figure for demonstrating the wavelet transformation performed in the target detection apparatus which concerns on Example 1 of this invention. 本発明の実施例1に係る目標検出装置において行われるウェーブレット変換のウェーブレット展開係数を示す図である。It is a figure which shows the wavelet expansion coefficient of the wavelet transformation performed in the target detection apparatus which concerns on Example 1 of this invention. 本発明の実施例1に係る目標検出装置において行われるウェーブレット変換の時間−周波数フィルタを示す図である。It is a figure which shows the time-frequency filter of the wavelet transformation performed in the target detection apparatus which concerns on Example 1 of this invention. 本発明の実施例1に係る目標検出装置において行われるウェーブレット変換の入出力信号を説明するための図である。It is a figure for demonstrating the input / output signal of the wavelet transform performed in the target detection apparatus which concerns on Example 1 of this invention. 本発明の実施例1に係る目標検出装置の動作を説明するためのフローチャートである。It is a flowchart for demonstrating operation | movement of the target detection apparatus which concerns on Example 1 of this invention. 本発明の実施例4に係る目標検出装置の構成を示すブロック図である。It is a block diagram which shows the structure of the target detection apparatus which concerns on Example 4 of this invention. 本発明の実施例4に係る目標検出装置において行われるウェーブレット変換を説明するための図である。It is a figure for demonstrating the wavelet transformation performed in the target detection apparatus which concerns on Example 4 of this invention. 本発明の実施例6に係る目標検出装置の構成を示すブロック図である。It is a block diagram which shows the structure of the target detection apparatus which concerns on Example 6 of this invention. 本発明の実施例6に係る目標検出装置において行われるウェーブレット変換を説明するための図である。It is a figure for demonstrating the wavelet transformation performed in the target detection apparatus based on Example 6 of this invention. 本発明の実施例6に係る目標検出装置の動作を説明するためのフローチャートである。It is a flowchart for demonstrating operation | movement of the target detection apparatus which concerns on Example 6 of this invention. 本発明の実施例7に係る目標検出装置の構成を示すブロック図である。It is a block diagram which shows the structure of the target detection apparatus which concerns on Example 7 of this invention. 本発明の実施例7に係る目標検出装置の動作を説明するためのフローチャートである。It is a flowchart for demonstrating operation | movement of the target detection apparatus which concerns on Example 7 of this invention. 従来の目標検出装置の構成を示すブロック図である。It is a block diagram which shows the structure of the conventional target detection apparatus. 従来の目標検出装置で使用されるCFAR回路の詳細を示すブロック図である。It is a block diagram which shows the detail of the CFAR circuit used with the conventional target detection apparatus. 従来の目標検出装置において送受信される複数のPRIの各々において、受信信号に現れる目標の様子を示す図である。It is a figure which shows the mode of the target which appears in a received signal in each of several PRI transmitted / received in the conventional target detection apparatus.

符号の説明Explanation of symbols

1 CPI毎FFT回路
2 CPI間ビデオ積分回路
3 2次元DWT回路
4 最大値及び判定セル範囲指定回路
5 CFAR回路
6 検出回路
7 M/N検出回路
8 フレーム間ビデオ積分回路
9 目標範囲抽出回路
10 レーダ制御装置
11 FFT回路
DESCRIPTION OF SYMBOLS 1 FFT circuit for every CPI 2 Video integration circuit between CPI 3 Two-dimensional DWT circuit 4 Maximum value and determination cell range designation circuit 5 CFAR circuit 6 Detection circuit 7 M / N detection circuit 8 Interframe video integration circuit 9 Target range extraction circuit 10 Radar Control device 11 FFT circuit

Claims (2)

入力データをコヒーレント処理周期(CPI;Coherent Processing Interval)毎にフーリエ変換するCPI毎FFT回路と、
前記CPI毎FFT回路によるフーリエ変換により得られたCPI毎のレンジ−角度軸上の目標位置を示すフレームを生成し、該フレーム間の最大値または加算した信号を生成するフレーム間ビデオ積分回路と、
前記フレーム間ビデオ積分回路の出力を2次元離散ウェーブレット変換する2次元DWT回路とを備え、
前記2次元DWT回路の出力に所定の処理を施すことにより目標を検出することを特徴とする目標検出装置。
An FFT circuit for each CPI that performs Fourier transform on input data for each coherent processing interval (CPI);
An inter-frame video integration circuit that generates a frame indicating a target position on the range-angle axis for each CPI obtained by Fourier transform by the FFT circuit for each CPI , and generates a maximum value or an added signal between the frames;
A two-dimensional DWT circuit for performing a two-dimensional discrete wavelet transform on the output of the inter-frame video integration circuit ;
A target detection apparatus for detecting a target by performing predetermined processing on an output of the two-dimensional DWT circuit.
前記2次元DWT回路の出力に基づき目標が存在する目標範囲を抽出する目標範囲抽出回路と、A target range extraction circuit that extracts a target range where a target exists based on the output of the two-dimensional DWT circuit;
前記目標範囲抽出回路で抽出された目標範囲に対する送受信に得られた入力データを高速フーリエ変換するFFT回路とを備え、  An FFT circuit that performs fast Fourier transform on input data obtained for transmission / reception with respect to the target range extracted by the target range extraction circuit;
前記FFT回路の出力に所定の処理を施すことにより目標を検出することを特徴とする請求項1記載の目標検出装置。  The target detection apparatus according to claim 1, wherein the target is detected by performing predetermined processing on the output of the FFT circuit.
JP2008114109A 2008-04-24 2008-04-24 Target detection device Active JP5422140B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008114109A JP5422140B2 (en) 2008-04-24 2008-04-24 Target detection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008114109A JP5422140B2 (en) 2008-04-24 2008-04-24 Target detection device

Publications (2)

Publication Number Publication Date
JP2009264900A JP2009264900A (en) 2009-11-12
JP5422140B2 true JP5422140B2 (en) 2014-02-19

Family

ID=41390937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008114109A Active JP5422140B2 (en) 2008-04-24 2008-04-24 Target detection device

Country Status (1)

Country Link
JP (1) JP5422140B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2474842C1 (en) * 2011-08-03 2013-02-10 Федеральное государственное военное образовательное учреждение высшего профессионального образования "Военный авиационный инженерный университет" (г. Воронеж) Министерства обороны Российской Федерации Simple impulse signal receiver
CN106872985B (en) * 2017-01-21 2019-06-25 南京理工大学 Based on the rocket projectile muzzle velocity measurement method for improving Short Time Fourier Transform
KR101853783B1 (en) * 2017-05-23 2018-05-02 한화시스템 주식회사 Fmcw radar apparatus of vehicle for building clutter map for improving target detection ability and method of detecting using the same
JP6699904B2 (en) * 2017-06-06 2020-05-27 株式会社東芝 Radar device and radar signal processing method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003185741A (en) * 2001-12-20 2003-07-03 Mitsubishi Electric Corp Radar signal processor
JP4602179B2 (en) * 2005-02-15 2010-12-22 三菱電機株式会社 Radar equipment
JP2006226779A (en) * 2005-02-16 2006-08-31 Toshiba Corp Radar
JP4533813B2 (en) * 2005-07-05 2010-09-01 株式会社東芝 Target detection device
JP4533820B2 (en) * 2005-08-12 2010-09-01 株式会社東芝 Target detection device
JP2007047112A (en) * 2005-08-12 2007-02-22 Toshiba Corp Radar system
JP2007212234A (en) * 2006-02-08 2007-08-23 Toshiba Corp Signal detection device
JP4912762B2 (en) * 2006-06-14 2012-04-11 三菱電機株式会社 Target detection device
JP2008045939A (en) * 2006-08-11 2008-02-28 Toshiba Corp Target detection device

Also Published As

Publication number Publication date
JP2009264900A (en) 2009-11-12

Similar Documents

Publication Publication Date Title
JP5072694B2 (en) Target detection device
JP2006171001A (en) System and method for removing radar interference signal
JP4533813B2 (en) Target detection device
JP5775287B2 (en) Scanning correlation method for moving target
US8760340B2 (en) Processing radar return signals to detect targets
JP5422140B2 (en) Target detection device
JP5390264B2 (en) Target tracking device and target tracking method
JP2009236720A (en) Moving target detector
JP2006343290A (en) Imaging radar device
JP2010286404A (en) Moving target detector
JP2007333583A (en) Image radar device
JP5633407B2 (en) Radar equipment
JP5424572B2 (en) Radar equipment
JP6188429B2 (en) Clutter suppression device
JP2008045939A (en) Target detection device
KR102132296B1 (en) A target detection apparatus and method using the fmcw radar
JP2007047112A (en) Radar system
JP2000346932A (en) Target tracking method and target tracking radar apparatus
JP4533820B2 (en) Target detection device
JP2010256062A (en) Polarization radar device
JP2008249373A (en) Pulse-doppler radar apparatus
JP4881214B2 (en) Target detection device
JP6147617B2 (en) Radar apparatus and signal processing method thereof
JP2017125749A (en) Signal processing device, radar receiver, signal processing method, and program
JP5599200B2 (en) Target detection / tracking device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131125

R151 Written notification of patent or utility model registration

Ref document number: 5422140

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151