JP5418910B2 - DC-DC converter - Google Patents

DC-DC converter Download PDF

Info

Publication number
JP5418910B2
JP5418910B2 JP2010001250A JP2010001250A JP5418910B2 JP 5418910 B2 JP5418910 B2 JP 5418910B2 JP 2010001250 A JP2010001250 A JP 2010001250A JP 2010001250 A JP2010001250 A JP 2010001250A JP 5418910 B2 JP5418910 B2 JP 5418910B2
Authority
JP
Japan
Prior art keywords
capacitor
output
switching elements
voltage
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010001250A
Other languages
Japanese (ja)
Other versions
JP2011142723A (en
Inventor
信広 栗尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP2010001250A priority Critical patent/JP5418910B2/en
Publication of JP2011142723A publication Critical patent/JP2011142723A/en
Application granted granted Critical
Publication of JP5418910B2 publication Critical patent/JP5418910B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、例えば、直流発生源である太陽電池をパワーコンディショナにより商用系統と連系させた太陽光発電システム等の分散電源システムにおいて、前記パワーコンディショナに組み込まれた直流電源回路に使用され、直流の電源電圧を昇圧あるいは降圧により異なった直流の電圧に変換するDC−DCコンバータに関する。   The present invention is used, for example, in a DC power supply circuit incorporated in the power conditioner in a distributed power supply system such as a solar power generation system in which a solar cell that is a DC generation source is connected to a commercial system by a power conditioner. The present invention relates to a DC-DC converter that converts a DC power supply voltage into a different DC voltage by stepping up or down.

例えば、分散電源システムにおけるパワーコンディショナの直流電源回路に使用されるDC−DCコンバータの一例を図14に示す。これは、スイッチング損失の低減化を図り、零電流スイッチング(ZCS:Zero Current Switching)を実現容易にするため、本出願人が先に提案した高効率のDC−DCコンバータである(特許文献1の図6参照)。   For example, FIG. 14 shows an example of a DC-DC converter used in a DC power supply circuit of a power conditioner in a distributed power supply system. This is a high-efficiency DC-DC converter previously proposed by the present applicant in order to reduce switching loss and facilitate zero current switching (ZCS) (see Patent Document 1). (See FIG. 6).

このDC−DCコンバータは、二対のスイッチング素子Q1,Q2とQ3,Q4および二対のスイッチング素子Q5,Q6とQ7,Q8をフルブリッジ構成で接続した二群の変換回路部110,120を直流電源Eに対して並列に接続し、それら各変換回路部110,120と出力トランスT1,T2との間に直列コンデンサC1,C2を挿入接続し、その出力トランスT1,T2の二次側出力に、二対のダイオードD1,D2とD3,D4および二対のダイオードD5,D6とD7,D8からなる整流回路部210,220をそれぞれ接続し、その整流回路部210,220の出力段に平滑リアクトルLおよび平滑コンデンサCを設けた構成としている。 This DC-DC converter includes two pairs of switching elements Q 1 , Q 2 and Q 3 , Q 4 and two pairs of switching elements Q 5 , Q 6 and Q 7 , Q 8 connected in a full bridge configuration. The conversion circuit units 110 and 120 are connected in parallel to the DC power source E, and series capacitors C 1 and C 2 are inserted and connected between the conversion circuit units 110 and 120 and the output transformers T 1 and T 2 . A rectifier circuit comprising two pairs of diodes D 1 , D 2 and D 3 , D 4 and two pairs of diodes D 5 , D 6 and D 7 , D 8 is connected to the secondary output of the output transformers T 1 and T 2. The parts 210 and 220 are connected to each other, and the smoothing reactor L and the smoothing capacitor C are provided at the output stage of the rectifier circuit parts 210 and 220.

このDC−DCコンバータでは、変換回路部110,120のスイッチング素子Q1,Q4とQ2,Q3およびスイッチング素子Q5,Q8とQ6,Q7を交互にオンオフさせて交流波形出力を得る。この変換回路部110,120の交流波形出力を出力トランスT1,T2により変成し、その出力トランスT1,T2の二次側出力を整流回路部210,220により整流すると共に平滑リアクトルLおよび平滑コンデンサCで平滑することにより、所望の直流電圧を生成する。 In this DC-DC converter, switching elements Q 1 , Q 4 and Q 2 , Q 3 and switching elements Q 5 , Q 8 and Q 6 , Q 7 of the conversion circuit units 110 and 120 are alternately turned on and off to output an AC waveform. Get. Smoothing inductor L with the AC waveform output of the conversion circuit 110, 120 and modified by the output transformer T 1, T 2, is rectified by the rectifier circuit 210 and 220 of the secondary side output of the output transformer T 1, T 2 Then, smoothing with the smoothing capacitor C generates a desired DC voltage.

各変換回路部110,120では、二対のスイッチング素子Q1,Q2とQ3,Q4および二対のスイッチング素子Q5,Q6とQ7,Q8のうち、一対のスイッチング素子Q1,Q2および一対のスイッチング素子Q5,Q6に対して一対のスイッチング素子Q3,Q4および一対のスイッチング素子Q7,Q8のスイッチング位相を1/6周期ずらすと共に、各変換回路部110,120間で対応するスイッチング素子Q1とQ5,Q2とQ6,Q3とQ7,Q4とQ8のスイッチング位相を1/4周期ずらすようにしている。 In each of the conversion circuit units 110 and 120, a pair of switching elements Q 1 , Q 2 and Q 3 , Q 4 and a pair of switching elements Q 5 , Q 6 and Q 7 , Q 8 out of the two pairs. The switching phases of the pair of switching elements Q 3 and Q 4 and the pair of switching elements Q 7 and Q 8 are shifted from each other by 1/6 period with respect to 1 and Q 2 and the pair of switching elements Q 5 and Q 6 . The switching elements Q 1 and Q 5 , Q 2 and Q 6 , Q 3 and Q 7 , Q 4 and Q 8 corresponding to each other between the sections 110 and 120 are shifted by a quarter period.

このように、変換回路部110,120と出力トランスT1,T2との間に直列コンデンサC1,C2を挿入接続し、かつ、各変換回路部110,120で二対のスイッチング素子Q1,Q2とQ3,Q4および二対のスイッチング素子Q5,Q6とQ7,Q8のうち、一対のスイッチング素子Q1,Q2および一対のスイッチング素子Q5,Q6に対して一対のスイッチング素子Q3,Q4および一対のスイッチング素子Q7,Q8のスイッチング位相を1/6周期ずらすと共に、各変換回路部110,120間で対応するスイッチング素子Q1とQ5,Q2とQ6,Q3とQ7,Q4とQ8のスイッチング位相を1/4周期ずらすことにより、変換回路部110,120の出力電圧の平坦部にドループ(傾き)をつけ、立ち上がり部分の高い電圧波形とすることで、転流タイミング時の前後で電圧差を大きくして転流動作を確実に行い、その転流によりスイッチング素子Q1〜Q4,Q5〜Q8の電流が制御されるためスイッチング電流が流れながら、電圧が印加されている状態がなくなるのでスイッチング損失が発生することはない。 In this way, the series capacitors C 1 and C 2 are inserted and connected between the conversion circuit units 110 and 120 and the output transformers T 1 and T 2 , and two pairs of switching elements Q are connected in each conversion circuit unit 110 and 120. 1 , Q 2 and Q 3 , Q 4 and two pairs of switching elements Q 5 , Q 6 and Q 7 , Q 8 out of the pair of switching elements Q 1 , Q 2 and the pair of switching elements Q 5 , Q 6 On the other hand, the switching phases of the pair of switching elements Q 3 and Q 4 and the pair of switching elements Q 7 and Q 8 are shifted by 1/6 period, and the corresponding switching elements Q 1 and Q 5 between the conversion circuit units 110 and 120 are also shifted. , Q 2 and Q 6 , Q 3 and Q 7 , and Q 4 and Q 8 are shifted by ¼ period to add a droop (gradient) to the flat part of the output voltage of the conversion circuit units 110 and 120, High voltage wave at the rising edge With reliably perform commutation operation to increase the voltage difference before and after the commutation timing, because the current of the switching element Q 1 ~Q 4, Q 5 ~Q 8 is controlled by the commutation Since no voltage is applied while the switching current flows, no switching loss occurs.

以上の手段により、スイッチング素子Q1〜Q4,Q5〜Q8のスイッチング損失を低減させ、スイッチング電流が零の時にオンやオフを行う零電流スイッチング(ZCS:Zero Current Switching)によって高効率変換を実現している。 By the above means, switching efficiency of switching elements Q 1 to Q 4 , Q 5 to Q 8 is reduced, and high efficiency conversion is performed by zero current switching (ZCS) that turns on and off when the switching current is zero. Is realized.

特許第3463807号公報Japanese Patent No. 3463807

ところで、DC−DCコンバータの入力側に太陽電池などの直流電源Eを接続した場合、その太陽電池による入力電圧の変動により負荷電圧VLがそのまま変動することになり、負荷電圧VLの安定化を図ることが困難となるため、その負荷電圧VLを制御する必要がある。 By the way, when the DC power source E such as a solar battery is connected to the input side of the DC-DC converter, the load voltage V L changes as it is due to the fluctuation of the input voltage by the solar battery, and the load voltage V L is stabilized. Therefore, it is necessary to control the load voltage V L.

この負荷電圧VLの制御は、スイッチング素子Q1〜Q4,Q5〜Q8のオンとオフの時間比率を変えること(パルス幅制御)や、スイッチング素子Q1,Q2とQ3,Q4のオンオフタイミング(スイッチング位相)、スイッチング素子Q5,Q6とQ7,Q8のオンオフタイミング(スイッチング位相)をずらすこと(位相シフト制御)で、出力トランスT1,T2に印加される変換回路部110,120の出力電圧VT1,VT2のパルス幅を可変することで実現できる。 The load voltage V L is controlled by changing the ON / OFF time ratio of the switching elements Q 1 to Q 4 and Q 5 to Q 8 (pulse width control), or switching elements Q 1 , Q 2 and Q 3 , It is applied to the output transformers T 1 and T 2 by shifting the on / off timing (switching phase) of Q 4 and the on / off timing (switching phase) of the switching elements Q 5 and Q 6 and Q 7 and Q 8 (phase shift control). This can be realized by varying the pulse widths of the output voltages V T1 and V T2 of the conversion circuit units 110 and 120.

しかしながら、特許文献1に開示された従来のDC−DCコンバータでは、負荷電圧VLを下げるためにパルス幅制御あるいは位相シフト制御により変換回路部11,12の出力電圧VT1,VT2のパルス幅を狭くしていくと、その変換回路部110,120の出力電圧VT1,VT2が共に零となる期間が現れるようになって整流回路部210,220の出力電圧VAのリップル(変動)が大きくなり、整流回路部210,220の出力電流IAのリップル(変動)も増加する。このように、変換回路部110,120の出力電圧VT1,VT2が共に零となる期間が現れるようになると、整流回路部210,220の出力電流IAの変動による過電圧が平滑リアクトルLの両端に発生する。 However, in the conventional DC-DC converter disclosed in Patent Document 1, the pulse widths of the output voltages V T1 and V T2 of the conversion circuit units 11 and 12 are controlled by pulse width control or phase shift control in order to lower the load voltage V L. Is narrowed, a period in which the output voltages V T1 and V T2 of the conversion circuit units 110 and 120 both become zero appears, and the ripple (variation) of the output voltage V A of the rectifier circuit units 210 and 220 appears. And the ripple (variation) of the output current I A of the rectifier circuit sections 210 and 220 also increases. As described above, when a period in which the output voltages V T1 and V T2 of the conversion circuit units 110 and 120 both become zero appears, the overvoltage due to the fluctuation of the output current I A of the rectifier circuit units 210 and 220 becomes the smoothing reactor L. Occurs at both ends.

このような過電圧が発生すると、その過電圧が負荷電圧VLに加算されて整流回路部210,220に印加されることになる。この過電圧が整流回路部210,220のダイオードD1〜D4,D5〜D8の耐圧を超えれば、そのダイオードD1〜D4,D5〜D8が破壊することになるため、ダイオードD1〜D4,D5〜D8に高耐圧のものを選定するか、あるいはスナバ回路などの過電圧吸収・抑制回路を設けなければならない。 When such an overvoltage occurs, the overvoltage is added to the load voltage V L and applied to the rectifier circuit units 210 and 220. If it exceeds the breakdown voltage of the diode D 1 ~D 4, D 5 ~D 8 of the overvoltage rectifier circuit 210 and 220, since the diode D 1 ~D 4, D 5 ~D 8 is to destroy the diode D 1 to D 4 and D 5 to D 8 must be selected to have a high breakdown voltage, or an overvoltage absorption / suppression circuit such as a snubber circuit must be provided.

しかしながら、高耐圧のダイオードは導通時のオン電圧が高いことから損失が増加し、また、コンデンサおよび抵抗などで構成されるスナバ回路も損失が発生することから、いずれも好ましい手段ではないというのが現状であった。また、サージ状に発生する過電圧はノイズの原因となって周辺機器の誤動作を招くことになる。   However, high withstand voltage diodes have high loss of on-voltage when conducting, and loss also occurs in snubber circuits composed of capacitors and resistors. It was the current situation. Further, the overvoltage generated in a surge state causes noise and causes malfunction of peripheral devices.

さらに、前述したように、負荷電圧VLの制御のため、パルス幅制御や位相シフト制御を行うと、スイッチング素子Q1〜Q4,Q5〜Q8の零電流スイッチングを実現することが困難となる。また、出力トランスT1,T2の一次側回路と二次側回路間で負荷への電力供給に寄与しない循環電流が発生することになり、この循環電流の発生によりDC−DCコンバータの電力変換効率が著しく低下する。 Furthermore, as described above, when pulse width control or phase shift control is performed for controlling the load voltage V L , it is difficult to realize zero current switching of the switching elements Q 1 to Q 4 and Q 5 to Q 8. It becomes. Further, a circulating current that does not contribute to power supply to the load is generated between the primary side circuit and the secondary side circuit of the output transformers T 1 and T 2 , and the generation of the circulating current causes power conversion of the DC-DC converter. Efficiency is significantly reduced.

ここで、循環電流とは、出力トランスT1,T2の漏れインダクタンスの残留エネルギーが変換回路部110,120、出力トランスT1,T2、整流回路部210,220を通して出力トランスT1,T2の一次側回路(変換回路部110,120)と二次側回路(整流回路部210,220)との間で還流するものである。 Here, the circulating current, the output transformer T 1, T 2 of the residual energy conversion leakage inductance circuit unit 110 and 120, an output transformer T 1, T 2, output through the rectifying circuit 210 and 220 transformer T 1, T 2 circulates between the primary circuit (conversion circuit units 110 and 120) and the secondary circuit (rectifier circuit units 210 and 220).

そこで、本発明は本出願人が先に提案した特許文献に開示されたDC−DCコンバータを改善したもので、その目的とするところは、過電圧の発生を抑止し、かつ、循環電流を抑制して電力変換効率を低下させることなく負荷電圧の制御を可能にし得るDC−DCコンバータを提供することにある。   Therefore, the present invention is an improvement of the DC-DC converter disclosed in the patent document previously proposed by the present applicant. The object of the present invention is to suppress the occurrence of overvoltage and the circulating current. Another object of the present invention is to provide a DC-DC converter capable of controlling a load voltage without reducing power conversion efficiency.

前述の目的を達成するための技術的手段として、本発明は、対をなすスイッチング素子により直流電源の電源電圧を交流に変換する変換回路部を直流電源に対してn群設け、それらn群の各変換回路部の出力側に直列コンデンサおよび出力トランスを介して整流回路部を設け、それらn群の各整流回路部を並列に接続したDC−DCコンバータにおいて、整流回路部の出力段に電圧クランプ回路部を設け、電圧クランプ回路部は、整流回路部に接続されたクランプ用トランスを備え、第一のダイオードと第一のコンデンサからなる第一の直列回路を整流回路部に接続し、第二のダイオードと第二のコンデンサからなる第二の直列回路を第一のダイオードおよび第一のコンデンサの接続点とクランプ用トランスとの間に接続し、第三のダイオードを第二のダイオードおよび第二のコンデンサの接続点と整流回路部との間に接続した構成としたことを特徴とする。   As technical means for achieving the above-described object, the present invention provides n groups of conversion circuit units for converting the power supply voltage of the DC power supply to AC using a pair of switching elements, and the n groups In a DC-DC converter in which a rectifier circuit unit is provided on the output side of each converter circuit unit via a series capacitor and an output transformer, and each of these n groups of rectifier circuit units is connected in parallel, a voltage clamp is provided at the output stage of the rectifier circuit unit. The voltage clamp circuit unit includes a clamping transformer connected to the rectifier circuit unit, and connects the first series circuit including the first diode and the first capacitor to the rectifier circuit unit. A second series circuit consisting of a first diode and a second capacitor is connected between the connection point of the first diode and the first capacitor and the clamping transformer, and a third diode is connected. The features were connection configuration and the possible between the second diode and a second connection point between the rectifying circuit portion of the capacitor.

本発明では、クランプ用トランスと、第一のダイオードおよび第一のコンデンサからなる第一の直列回路と、第二のダイオードおよび第二のコンデンサからなる第二の直列回路と、第三のダイオードとで構成された電圧クランプ回路部を整流回路部の出力段に設けたことにより、負荷電圧の制御時にパルス幅制御や位相シフト制御を行っても、電圧クランプ回路部は、変換回路部、出力トランス、整流回路部を通して出力トランスの一次側回路(変換回路部)と二次側回路(整流回路部)との間で還流する循環電流を、その出力トランスの一次側回路(変換回路部)と二次側回路(整流回路部)とに分離し、循環電流を急激に減衰させる。   In the present invention, a clamping transformer, a first series circuit composed of a first diode and a first capacitor, a second series circuit composed of a second diode and a second capacitor, a third diode, Is provided at the output stage of the rectifier circuit unit, so that the voltage clamp circuit unit can be converted into a converter circuit unit, an output transformer even if pulse width control or phase shift control is performed during load voltage control. The circulating current that circulates between the primary circuit (conversion circuit unit) of the output transformer and the secondary circuit (rectifier circuit unit) through the rectifier circuit unit and the primary circuit (conversion circuit unit) of the output transformer Separated into the secondary circuit (rectifier circuit section), the circulating current is attenuated rapidly.

その結果、出力トランスの一次側回路(変換回路部)では循環電流が急激に減衰し、出力トランスの二次側回路(電圧クランプ回路部)のみで循環電流が還流することになる。これにより、循環電流を抑制することができると共に、電圧クランプ回路部で循環電流が還流することにより過電圧の発生も抑止することができるので電力変換効率を低下させることなく負荷電圧の制御が可能となる。   As a result, the circulating current abruptly attenuates in the primary circuit (conversion circuit unit) of the output transformer, and the circulating current flows back only in the secondary circuit (voltage clamp circuit unit) of the output transformer. As a result, the circulating current can be suppressed, and the occurrence of overvoltage can also be suppressed by circulating the circulating current in the voltage clamp circuit section, so that the load voltage can be controlled without reducing the power conversion efficiency. Become.

なお、本発明における変換回路部としては、以下の回路構成が適用可能である。
・二対のスイッチング素子をフルブリッジ構成で接続し、前記直列コンデンサを出力トランスの一次側に接続した回路構成。
・二対のスイッチング素子をフルブリッジ構成で接続し、前記直列コンデンサを出力トランスの二次側に接続した回路構成。
・二対のスイッチング素子のうち、一対のスイッチング素子をコンデンサに置き換えることによりハーフブリッジ構成とし、前記直列コンデンサを出力トランスの一次側に接続した回路構成。
・二対のスイッチング素子のうち、一対のスイッチング素子をコンデンサに置き換えることによりハーフブリッジ構成とし、前記直列コンデンサを出力トランスの二次側に接続した回路構成。
・プッシュプルインバータで構成し、前記直列コンデンサを出力トランスの二次側に接続した回路構成。
The following circuit configuration can be applied as the conversion circuit unit in the present invention.
A circuit configuration in which two pairs of switching elements are connected in a full bridge configuration, and the series capacitor is connected to the primary side of the output transformer.
A circuit configuration in which two pairs of switching elements are connected in a full bridge configuration, and the series capacitor is connected to the secondary side of the output transformer.
A circuit configuration in which, of the two pairs of switching elements, the pair of switching elements is replaced with a capacitor to form a half bridge configuration, and the series capacitor is connected to the primary side of the output transformer.
A circuit configuration in which a pair of switching elements is replaced with a capacitor to form a half bridge configuration, and the series capacitor is connected to the secondary side of the output transformer.
-A circuit configuration composed of push-pull inverters, in which the series capacitor is connected to the secondary side of the output transformer.

本発明によれば、クランプ用トランスと、第一のダイオードおよび第一のコンデンサからなる第一の直列回路と、第二のダイオードおよび第二のコンデンサからなる第二の直列回路と、第三のダイオードとで構成された電圧クランプ回路部を整流回路部の出力段に設けたことにより、循環電流を抑制することができる。また、電圧クランプ回路部で循環電流が還流することにより過電圧の発生も抑止することができるので電力変換効率を低下させることなく負荷電圧の制御が可能となる。このようにして、循環電流の抑制により負荷電圧の制御が可能で高効率のDC−DCコンバータを提供できる。   According to the present invention, a clamping transformer, a first series circuit composed of a first diode and a first capacitor, a second series circuit composed of a second diode and a second capacitor, By providing a voltage clamp circuit unit composed of a diode at the output stage of the rectifier circuit unit, circulating current can be suppressed. In addition, since the circulating current recirculates in the voltage clamp circuit unit, it is possible to suppress the occurrence of overvoltage, so that the load voltage can be controlled without reducing the power conversion efficiency. In this way, it is possible to provide a highly efficient DC-DC converter that can control the load voltage by suppressing the circulating current.

本発明の実施形態におけるDC−DCコンバータで、電圧クランプ回路部のクランプ用トランスを整流回路部の正極側に設けた場合の回路図である。In the DC-DC converter in the embodiment of the present invention, it is a circuit diagram when the clamping transformer of the voltage clamp circuit unit is provided on the positive electrode side of the rectifier circuit unit. 1/6周期位相シフト時における各スイッチング素子のゲート信号を示すタイミングチャートである(負荷電圧の最大時でデッドタイムは省略)。It is a timing chart which shows the gate signal of each switching element at the time of 1/6 period phase shift (dead time is omitted at the time of maximum load voltage). 整流回路部の出力電圧、変換回路部の出力電圧、各スイッチング素子のドレイン−ソース間電圧およびドレイン電流の波形図である(負荷電圧の最大時でゲート信号は図2参照)。It is a waveform diagram of the output voltage of the rectifier circuit unit, the output voltage of the conversion circuit unit, the drain-source voltage and the drain current of each switching element (see FIG. 2 for the gate signal at the maximum load voltage). 図3の変換回路部の出力電圧波形の1周期における各スイッチング素子のオンオフ状態を示す表である(負荷電圧の最大時でゲート信号は図2参照)。4 is a table showing the on / off state of each switching element in one cycle of the output voltage waveform of the conversion circuit section of FIG. 3 (see FIG. 2 for the gate signal at the maximum load voltage). 1/3周期位相シフト時における各スイッチング素子のゲート信号を示すタイミングチャートである(負荷電圧の制御時でデッドタイムは省略)。6 is a timing chart showing the gate signal of each switching element at the time of 1/3 period phase shift (dead time is omitted when controlling the load voltage). 本発明のDC−DCコンバータにおける電圧クランプ回路部の各部での電圧および電流を示す波形図である(負荷電圧の制御時で1/3周期位相シフト時)。It is a wave form diagram which shows the voltage and electric current in each part of the voltage clamp circuit part in the DC-DC converter of this invention (at the time of 1/3 period phase shift at the time of control of load voltage). (A)は従来および本発明のDC−DCコンバータにおけるゲート信号を示す波形図(負荷電圧の制御時)、(B)は従来のDC−DCコンバータにおける変換回路部の出力電圧および出力電流を示す波形図(負荷電圧の制御時)、(C)は本発明のDC−DCコンバータにおける変換回路部の出力電圧および出力電流を示す波形図である(負荷電圧の制御時)。(A) is a waveform diagram showing the gate signal in the conventional and DC-DC converter of the present invention (when controlling the load voltage), and (B) shows the output voltage and output current of the conversion circuit section in the conventional DC-DC converter. Waveform diagrams (when controlling the load voltage) and (C) are waveform diagrams showing the output voltage and output current of the conversion circuit section in the DC-DC converter of the present invention (when controlling the load voltage). 1/2周期位相シフト時における各スイッチング素子のゲート信号を示すタイミングチャートである(負荷電圧の制御時でデッドタイムは省略)。6 is a timing chart showing the gate signal of each switching element during a half-cycle phase shift (dead time is omitted when controlling the load voltage). 本発明の他の実施形態で、電圧クランプ回路部のクランプ用トランスを整流回路部の負極側に設けた場合の回路図である。FIG. 6 is a circuit diagram in a case where a clamping transformer of a voltage clamp circuit unit is provided on the negative electrode side of a rectifier circuit unit in another embodiment of the present invention. 本発明の他の実施形態で、変換回路部をフルブリッジ構成とし、直列コンデンサを出力トランス二次側に挿入した構成を示す回路図である。It is a circuit diagram which shows the structure which made the conversion circuit part into full bridge | bridging structure and inserted the series capacitor | condenser in the output transformer secondary side in other embodiment of this invention. 本発明の他の実施形態で、変換回路部をハーフブリッジ構成とし、直列コンデンサを出力トランス一次側に挿入した構成を示す回路図である。It is a circuit diagram which shows the structure which made the conversion circuit part into a half bridge structure, and inserted the series capacitor | condenser in the output transformer primary side in other embodiment of this invention. 本発明の他の実施形態で、変換回路部をハーフブリッジ構成とし、直列コンデンサを出力トランス二次側に挿入した構成を示す回路図である。In other embodiment of this invention, it is a circuit diagram which shows the structure which made the conversion circuit part into a half bridge structure and inserted the series capacitor in the output transformer secondary side. 本発明の他の実施形態で、変換回路部にプッシュプルインバータを使用した構成を示す回路図である。It is a circuit diagram which shows the structure which uses the push pull inverter for the conversion circuit part in other embodiment of this invention. 従来のDC−DCコンバータを示す回路図である。It is a circuit diagram which shows the conventional DC-DC converter.

本発明に係るDC−DCコンバータの実施形態を以下に詳述する。   Embodiments of the DC-DC converter according to the present invention will be described in detail below.

図1に示す実施形態のDC−DCコンバータは、二対のスイッチング素子Q1,Q2とQ3,Q4および二対のスイッチング素子Q5,Q6とQ7,Q8(例えば、MOS−FET、バイポーラトランジスタやIGBT)をフルブリッジ構成で接続したn群、例えば二群の変換回路部11,12と、その変換回路部11,12の出力側に接続された二つの出力トランスT1,T2と、その出力トランスT1,T2の二次側出力に接続され、二対のダイオードD1,D2とD3,D4および二対のダイオードD5,D6とD7,D8からなる二群の整流回路部21,22と、その整流回路部21,22の出力段に設けられた電圧クランプ回路部30とで構成されている。なお、電圧クランプ回路部30の出力段には平滑コンデンサCが設けられている。このDC−DCコンバータにおいて、二群の変換回路部11,12は直流電源Eに対して並列に接続されている。 The DC-DC converter of the embodiment shown in FIG. 1 includes two pairs of switching elements Q 1 , Q 2 and Q 3 , Q 4 and two pairs of switching elements Q 5 , Q 6 and Q 7 , Q 8 (for example, MOS -FET, bipolar transistor, or IGBT) connected in a full bridge configuration, for example, two groups of conversion circuit units 11 and 12, and two output transformers T 1 connected to the output side of the conversion circuit units 11 and 12 , T 2 and the secondary outputs of its output transformers T 1 , T 2 , two pairs of diodes D 1 , D 2 and D 3 , D 4 and two pairs of diodes D 5 , D 6 and D 7 , D 8 and two voltage rectifier circuit units 21 and 22 and a voltage clamp circuit unit 30 provided at the output stage of the rectifier circuit units 21 and 22. A smoothing capacitor C is provided at the output stage of the voltage clamp circuit unit 30. In this DC-DC converter, the two groups of conversion circuit units 11 and 12 are connected in parallel to the DC power source E.

図2はこの実施形態の負荷電圧の最大時におけるDC−DCコンバータの各スイッチング素子Q1〜Q8をオンオフさせるゲート信号のタイミングチャート、図3は整流回路部21,22の出力電圧V1,V2、出力トランスT1,T2の一次側に印加される変換回路部11,12の出力電圧VT1,VT2、各スイッチング素子Q1〜Q8のドレイン−ソース間電圧Vdsおよびドレイン電流Idの波形図である。 FIG. 2 is a timing chart of gate signals for turning on / off the switching elements Q 1 to Q 8 of the DC-DC converter at the maximum load voltage of this embodiment, and FIG. 3 shows output voltages V 1 , V 2 , output voltages V T1 and V T2 of the conversion circuit units 11 and 12 applied to the primary side of the output transformers T 1 and T 2 , drain-source voltages V ds and drains of the switching elements Q 1 to Q 8 it is a waveform diagram of the current I d.

このDC−DCコンバータでは、図2のタイミングチャートで示すように変換回路部11,12のスイッチング素子Q1,Q4とQ2,Q3およびスイッチング素子Q5,Q8とQ6,Q7を交互にオンオフさせて交流波形出力を得る。この変換回路部11,12の交流波形出力を出力トランスT1,T2により変成し、その出力トランスT1,T2の二次側出力を整流回路部21,22により整流することにより、所望の直流電圧を生成する。 In this DC-DC converter, as shown in the timing chart of FIG. 2, switching elements Q 1 , Q 4 and Q 2 , Q 3 and switching elements Q 5 , Q 8 and Q 6 , Q 7 of the conversion circuit units 11 and 12 are used. Are alternately turned on and off to obtain an AC waveform output. By this AC waveform output of the conversion circuit 11, 12 is modified by the output transformer T 1, T 2, is rectified by the rectifier circuit 21, 22 of the secondary side output of the output transformer T 1, T 2, desired DC voltage is generated.

二群の変換回路部11,12では、図2のタイミングチャートで示すように一方の変換回路部11で二対のスイッチング素子Q1,Q2とQ3,Q4のうち、一対のスイッチング素子Q1,Q2(スイッチング素子Q2はスイッチング素子Q1の反転)に対して一対のスイッチング素子Q3,Q4(スイッチング素子Q3はスイッチング素子Q4の反転)のスイッチング位相を1/3n周期、例えば1/6周期遅らせる。また、変換回路部11と12間で対応するスイッチング素子Q1とQ5,Q2とQ6,Q3とQ7,Q4とQ8について、他方の変換回路部12のスイッチング素子Q5〜Q8(スイッチング素子Q6,Q8はスイッチング素子Q5,Q7の反転)のスイッチング位相をスイッチング素子Q1〜Q4に対して1/2n周期、例えば1/4周期遅らせる。さらに、他方の変換回路部12で二対のスイッチング素子Q5,Q6とQ7,Q8のうち、一対のスイッチング素子Q5,Q6(スイッチング素子Q6はスイッチング素子Q5の反転)に対して一対のスイッチング素子Q7,Q8(スイッチング素子Q7はスイッチング素子Q8の反転)のスイッチング位相を1/6周期遅らせる。 In the two groups of conversion circuit units 11 and 12, as shown in the timing chart of FIG. 2, one conversion circuit unit 11 includes a pair of switching elements Q 1 , Q 2 and Q 3 , Q 4. The switching phase of a pair of switching elements Q 3 and Q 4 (switching element Q 3 is an inversion of switching element Q 4 ) is set to 1 / 3n with respect to Q 1 and Q 2 (switching element Q 2 is an inversion of switching element Q 1 ). Delay the cycle, for example, 1/6 cycle. Further, the switching elements Q 1, Q 5, Q 2 and Q 6, Q 3 and Q 7, Q 4 and Q 8 corresponding between converting circuit section 11 and 12, the switching element Q 5 of the other converter section 12 ˜Q 8 (switching elements Q 6 , Q 8 are the inversion of switching elements Q 5 , Q 7 ) are delayed by ½n period, for example, ¼ period, with respect to switching elements Q 1 -Q 4 . Furthermore, among the other converter unit 12 in two pairs of switching elements Q 5, Q 6 and Q 7, Q 8, a pair of switching elements Q 5, Q 6 (the switching element Q 6 is inverted switching element Q 5) In contrast, the switching phase of the pair of switching elements Q 7 and Q 8 (switching element Q 7 is an inversion of switching element Q 8 ) is delayed by 1/6 period.

変換回路部11,12のスイッチング素子Q1〜Q4,Q5〜Q8は、図3に示すようなドレイン−ソース間電圧Vdsおよびドレイン電流Idでもってスイッチング動作する(図4の表参照)。ここで、図4の表は、各スイッチング素子Q1〜Q4,Q5〜Q8の電流値の変化・推移を示す。負荷に一定電力を供給、つまり定電圧出力のもとで一定電流を供給するため、スイッチング素子Q1〜Q4,Q5〜Q8からの出力電流の合計は、いずれのタイミングにおいても電流値1puとなる。すなわち、いずれかのタイミングで一方の変換回路部11のスイッチング素子Q1〜Q4からの出力電流が0→1puに変化していれば、他方の変換回路部12のスイッチング素子Q5〜Q8からの出力電流は1→0puに変化している。また、別のタイミングで一方の変換回路部11のスイッチング素子Q1〜Q4からの出力電流が1puであれば、他方の変換回路部12のスイッチング素子Q5〜Q8からの出力電流は0puである。 The switching elements Q 1 to Q 4 and Q 5 to Q 8 of the conversion circuit units 11 and 12 perform switching operation with the drain-source voltage V ds and the drain current I d as shown in FIG. 3 (table of FIG. 4). reference). Here, the table of FIG. 4 shows changes and transitions of the current values of the switching elements Q 1 to Q 4 and Q 5 to Q 8 . Since constant power is supplied to the load, that is, constant current is supplied under a constant voltage output, the total output current from the switching elements Q 1 to Q 4 and Q 5 to Q 8 is the current value at any timing. 1 pu. That is, if the output current from the switching elements Q 1 to Q 4 of one conversion circuit unit 11 changes from 0 to 1 pu at any timing, the switching elements Q 5 to Q 8 of the other conversion circuit unit 12 are changed. The output current from 1 changes from 1 to 0 pu. If the output current from the switching elements Q 1 to Q 4 of one conversion circuit unit 11 is 1 pu at another timing, the output current from the switching elements Q 5 to Q 8 of the other conversion circuit unit 12 is 0 pu. It is.

なお、区間t1〜t8は、0<t1≦1/4・T、0≦t2<1/4・T、0<t3≦1/4・T、0≦t4<1/4・T、0<t5≦1/4・T、0≦t6<1/4・T、0<t7≦1/4・T、0≦t8<1/4・Tの条件の範囲内で自由に変更可能である。この8つの条件はor条件であるが、t1+t2+t3+t4+t5+t6+t7+t8=Tを満たすことが必要である。電流が増減する区間t1,t3,t5,t7は回路定数により波形が異なるので、実際上、スイッチング損失が発生しない範囲に限られる。 The intervals t 1 to t 8 are 0 <t 1 ≦ 1/4 · T, 0 ≦ t 2 <1/4 · T, 0 <t 3 ≦ 1/4 · T, 0 ≦ t 4 <1 / 4 · T, 0 <t 5 ≦ 1/4 · T, 0 ≦ t 6 <1/4 · T, 0 <t 7 ≦ 1/4 · T, 0 ≦ t 8 <1/4 · T It can be changed freely within the range. These eight conditions are or conditions, but it is necessary to satisfy t 1 + t 2 + t 3 + t 4 + t 5 + t 6 + t 7 + t 8 = T. The sections t 1 , t 3 , t 5 , and t 7 in which the current increases and decreases vary depending on the circuit constants, and thus are actually limited to a range in which no switching loss occurs.

各スイッチング素子Q1〜Q4,Q5〜Q8のスイッチング動作により、変換回路部11,12の出力電圧VT1,VT2(図3の最上段から二番目)に出力トランスT1,T2の変成比をかけてその絶対値をとったもの、つまり、出力電圧VT1,VT2の波形を零点で折り返したもの(図3の最上段)が、出力トランスT1,T2の二次側電圧を整流回路部21,22により整流した結果として得られる出力電圧V1,V2となる。この整流回路部21,22の出力電圧V1,V2を転流により最も電圧値の高いところでトレースすることにより負荷電圧VLが生成される。この転流は、図3の矢印で示すタイミングでもって、スイッチング素子Q1,Q4→スイッチング素子Q5,Q8→スイッチング素子Q2,Q3→スイッチング素子Q6,Q7→スイッチング素子Q1,Q4の順で繰り返し行われる。 By the switching operation of each of the switching elements Q 1 to Q 4 and Q 5 to Q 8 , the output transformers T 1 and T T are output to the output voltages V T1 and V T2 (second from the top in FIG. 3) of the conversion circuit units 11 and 12. A value obtained by multiplying the transformation ratio of 2 and taking the absolute value thereof, that is, the waveform of the output voltages V T1 and V T2 folded at the zero point (the uppermost stage in FIG. 3) is the output transformer T 1 , T 2 . Output voltages V 1 and V 2 obtained as a result of rectifying the secondary voltage by the rectifier circuit units 21 and 22 are obtained. The load voltage V L is generated by tracing the output voltages V 1 and V 2 of the rectifier circuit units 21 and 22 at the highest voltage value by commutation. This commutation is performed at the timing indicated by the arrows in FIG. 3, and switching elements Q 1 and Q 4 → switching elements Q 5 and Q 8 → switching elements Q 2 and Q 3 → switching elements Q 6 and Q 7 → switching element Q 1 and Q 4 are repeated in this order.

この変換回路部11,12では、スイッチング素子Q1,Q2に対してスイッチング素子Q3,Q4を1/6周期遅らせたタイミングでオンオフさせ、また、スイッチング素子Q5,Q6をスイッチング素子Q1,Q2に対して1/4周期遅らせたタイミングでオンオフさせ、さらに、スイッチング素子Q7,Q8をスイッチング素子Q5,Q6に対して1/6周期遅らせたタイミングでオンオフさせる。 In the conversion circuit units 11 and 12, the switching elements Q 3 and Q 4 are turned on and off at a timing delayed by 1/6 period with respect to the switching elements Q 1 and Q 2 , and the switching elements Q 5 and Q 6 are switched on and off. Q 1, turns on and off at a timing which is delayed by 1/4 period with respect to Q 2, further turning on and off the switching element Q 7, Q 8 at a timing which is delayed 1/6 period with respect to the switching element Q 5, Q 6.

この実施形態では、各変換回路部11,12の出力側と出力トランスT1,T2の一次側との間に直列コンデンサC1,C2が挿入接続されている。これにより、変換回路部11,12の出力電圧VT1,VT2の平坦部にドループ(傾き)をつけ、立ち上がり部分の高い電圧波形とすることで、転流タイミング時の前後で電圧差を大きくして転流動作を確実に行う。また、スイッチング素子Q1〜Q4,Q5〜Q8のオンオフタイミングを前述したようにずらすことにより、整流回路部21,22の出力電圧V1,V2に電圧の差異による前述のような転流が生じてスイッチング素子Q1〜Q8の電流が制御される。そのため、ドレイン電流Idが流れながら同時にドレイン−ソース間電圧Vdsが印加されている状態がなくなるのでスイッチング損失が発生することはなく、理想的な零電流スイッチング(ZCS:Zero Current Switching)を実現している。 In this embodiment, series capacitors C 1 and C 2 are inserted and connected between the output sides of the conversion circuit units 11 and 12 and the primary sides of the output transformers T 1 and T 2 . As a result, a droop (slope) is applied to the flat portions of the output voltages V T1 and V T2 of the conversion circuit units 11 and 12 to form a high voltage waveform at the rising portion, thereby increasing the voltage difference before and after the commutation timing. To ensure commutation. Further, by shifting the on / off timings of the switching elements Q 1 to Q 4 and Q 5 to Q 8 as described above, the output voltages V 1 and V 2 of the rectifier circuit units 21 and 22 as described above due to the voltage difference. commutation current of the switching element Q 1 to Q 8 is controlled to occur. Therefore, since there is no state where the drain-source voltage V ds is applied at the same time as the drain current I d flows, switching loss does not occur and ideal zero current switching (ZCS) is realized. doing.

また、転流のタイミングを決定するのは、転流のトリガとなっているスイッチング素子Q3,Q4,Q7,Q8であるが、これらのスイッチング素子Q3,Q4,Q7,Q8は、ゲート信号Gが付与されてターンオンしてもドレイン電流Idが出力トランスT1,T2の漏れインダクタンスのために転流後瞬時にピーク電流に達するのではなく、電流の立ち上がりが抑制されることから、ターンオンスイッチング損失が発生することはない。 The commutation timing is determined by the switching elements Q 3 , Q 4 , Q 7 , and Q 8 that are triggers for commutation. These switching elements Q 3 , Q 4 , Q 7 , Q 8, rather than reaching the peak current instantaneously after commutation to the drain current I d is the output transformer T 1, T 2 of the leakage inductance turns on the gate signal G is applied, the rise of the current Therefore, turn-on switching loss does not occur.

このDC−DCコンバータは、従来のDC−DCコンバータの構成回路(図14参照)に加えて、負荷電圧の制御時に発生し、出力トランスT1,T2において負荷への電力供給に寄与しない循環電流を抑制するための電圧クランプ回路部30を整流回路部21,22の出力段に設けている。この電圧クランプ回路部30は、図1に示すように、クランプ用トランスTXと、第一のダイオードDX1および第一のコンデンサCX1からなる第一の直列回路31と、第二のダイオードDX2および第二のコンデンサCX2からなる第二の直列回路32と、第三のダイオードDX3とで構成されている。 This DC-DC converter is generated in the load voltage control in addition to the conventional DC-DC converter component circuit (see FIG. 14), and does not contribute to the power supply to the load in the output transformers T 1 and T 2 . A voltage clamp circuit unit 30 for suppressing current is provided at the output stage of the rectifier circuit units 21 and 22. As shown in FIG. 1, the voltage clamp circuit unit 30 includes a clamping transformer T X , a first series circuit 31 including a first diode D X1 and a first capacitor C X1, and a second diode D. A second series circuit 32 including X2 and a second capacitor CX2 and a third diode DX3 are included.

クランプ用トランスTXは、整流回路部21,22の正極側に設けられ、出力トランスT1,T2の二次側回路(整流回路部21,22)に電圧が発生しても電流が流れなければ、その励磁インダクタンスが平滑リアクトルとして機能する。第一の直列回路31は、整流回路部21,22の正極側と負極側との間に設けられ、第一のダイオードDX1のカソードが整流回路部21,22の正極側に接続され、第一のコンデンサCX1が整流回路部21,22の負極側に接続されている。第二の直列回路32は、第一のダイオードDX1および第一のコンデンサCX1の接続点Mとクランプ用トランスTXとの間に設けられ、第二のダイオードDX2のカソードが前述の接続点Mに接続され、第二のコンデンサCX2がクランプ用トランスTXの二次側に接続されている。第三のダイオードDX3は、第二のダイオードDX2および第二のコンデンサCX2の接続点Nと整流回路部21,22の負極側との間に設けられ、カソードが前述の接続点Nに接続されている。 The clamping transformer T X is provided on the positive side of the rectifier circuit units 21 and 22, and a current flows even if a voltage is generated in the secondary side circuits (rectifier circuit units 21 and 22) of the output transformers T 1 and T 2. If not, the exciting inductance functions as a smoothing reactor. The first series circuit 31 is provided between the positive electrode side and the negative electrode side of the rectifier circuit units 21 and 22, the cathode of the first diode D X1 is connected to the positive electrode side of the rectifier circuit units 21 and 22, One capacitor C X1 is connected to the negative side of the rectifier circuit units 21 and 22. The second series circuit 32 is provided between the connection point M of the first diode D X1 and the first capacitor C X1 and the clamping transformer T X, and the cathode of the second diode D X2 is connected as described above. The second capacitor C X2 is connected to the point M, and is connected to the secondary side of the clamping transformer T X. The third diode D X3 is provided between the connection point N of the second diode D X2 and the second capacitor C X2 and the negative side of the rectifier circuit units 21 and 22, and the cathode is connected to the connection point N described above. It is connected.

ところで、DC−DCコンバータの入力側に太陽電池などの直流電源Eを接続した場合、その太陽電池による入力電圧の変動により負荷電圧VLがそのまま変動することになり、負荷電圧VLの安定化を図ることが困難となるため、その負荷電圧VLを制御する必要がある。そこで、スイッチング素子Q1,Q2とQ3,Q4のスイッチング位相、スイッチング素子Q5,Q6とQ7,Q8のスイッチング位相をずらすこと(位相シフト制御)により、負荷電圧VLを制御する場合を以下に説明する。 By the way, when the DC power source E such as a solar battery is connected to the input side of the DC-DC converter, the load voltage V L changes as it is due to the fluctuation of the input voltage by the solar battery, and the load voltage V L is stabilized. Therefore, it is necessary to control the load voltage V L. Therefore, the load voltage V L is reduced by shifting the switching phases of the switching elements Q 1 , Q 2 and Q 3 , Q 4 and the switching phases of the switching elements Q 5 , Q 6 and Q 7 , Q 8 (phase shift control). The case of controlling will be described below.

図5は各スイッチング素子Q1〜Q8をオンオフさせるゲート信号のタイミングチャートで、スイッチング素子Q1〜Q4,Q5〜Q8のスイッチング位相を1/6周期(図2参照)から1/3周期にずらした場合(1/3周期位相シフト)を示す。図6では、変換回路部11,12の出力電圧VT1,VT2、整流回路部21,22の出力電圧VAおよび出力電流IA、負荷電圧VL、クランプ用トランスTXの一次側電圧VTX1および二次側電圧VTX2、第一のダイオードDX1、第一のコンデンサCX1、第二のコンデンサCX2および第三のダイオードDX3に流れる電流IDX1,ICX1,ICX2,IDX3、第一のコンデンサCX1および第二のコンデンサCX2にかかる電圧VCX1,VCX2の波形図であり、この電圧クランプ回路部30の動作を図中の区間S1〜S4ごとに分けて説明する。
[区間S1
Figure 5 is a timing chart of the gate signal for turning on and off the switching elements Q 1 to Q 8, a switching phase of the switching element Q 1 ~Q 4, Q 5 ~Q 8 1/6 period (see Fig. 2) 1 / A case of shifting to 3 periods (1/3 period phase shift) is shown. In FIG. 6, the output voltages V T1 and V T2 of the conversion circuit units 11 and 12, the output voltage V A and output current I A of the rectifier circuit units 21 and 22, the load voltage V L , and the primary voltage of the clamping transformer T X. V TX1 and secondary side voltage V TX2 , currents I DX1 , I CX1 , I CX2 , I flowing through the first diode D X1 , the first capacitor C X1 , the second capacitor C X2 and the third diode D X3 FIG. 4 is a waveform diagram of voltages V CX1 and V CX2 applied to DX3 , the first capacitor C X1 and the second capacitor C X2 , and the operation of the voltage clamp circuit unit 30 is divided into sections S 1 to S 4 in the figure. I will explain.
[Section S 1 ]

負荷電圧VLを下げるために位相シフト制御によりスイッチング素子Q1〜Q4,Q5〜Q8のスイッチング位相を1/3周期にずらして変換回路部11,12の出力電圧VT1,VT2のパルス幅を狭くしていくと、その変換回路部11,12の出力電圧VT1,VT2が共に零となる期間が現れるようになる。区間S1では、変換回路部11,12の出力電圧VT1,VT2が共に零となり、整流回路部21,22の出力電流IAが減少に転じる。すると、クランプ用トランスTXの一次側に図1矢印方向と逆極性の一次側電圧VTX1が発生し、整流回路部21,22の出力電圧VAも低下する。この出力電圧VAが第一のコンデンサCX1の電圧VCX1よりも低くなった時点で、第一のダイオードDX1が導通して第一のコンデンサCX1の電荷が第一のダイオードDX1を通じて放電される。この第一のコンデンサCX1の放電電流が出力電流IAに代わってクランプ用トランスTXの一次側電流となり、第一のコンデンサCX1−第一のダイオードDX1−クランプ用トランスTXの一次側巻線−平滑コンデンサCを経る閉ループが形成されて出力電流IAが急速に減衰する。 In order to lower the load voltage V L , the output voltage V T1 , V T2 of the conversion circuit units 11, 12 is shifted by shifting the switching phase of the switching elements Q 1 -Q 4 , Q 5 -Q 8 to 1/3 period by phase shift control. When the pulse width of N is narrowed, a period in which the output voltages V T1 and V T2 of the conversion circuit units 11 and 12 both become zero appears. In the section S 1 , the output voltages V T1 and V T2 of the conversion circuit units 11 and 12 both become zero, and the output current I A of the rectifier circuit units 21 and 22 starts to decrease. Then, a primary side voltage V TX1 having a polarity opposite to the arrow direction in FIG. 1 is generated on the primary side of the clamping transformer T X , and the output voltage V A of the rectifier circuit units 21 and 22 also decreases. When this output voltage V A becomes lower than the voltage V CX1 of the first capacitor C X1 , the first diode D X1 becomes conductive and the charge of the first capacitor C X1 passes through the first diode D X1 . Discharged. It becomes the primary current of the transformer T X clamp discharge current of the first capacitor C X1 on behalf of the output current I A, the first capacitor C X1 - primary of the transformer T X clamp - the first diode D X1 A closed loop is formed through the side winding-smoothing capacitor C, and the output current I A is rapidly attenuated.

この電圧クランプ回路部30で形成された閉ループでの循環電流の還流により、負荷電圧の制御時に、出力トランスT1,T2の一次側回路(変換回路部11,12)と二次側回路(整流回路部21,22)との間で還流する循環電流を急激に減衰させることで、変換回路部11,12の循環電流も急激に減衰する。これにより、循環電流を抑制することができる。また、電圧クランプ回路部30で循環電流が還流することにより過電圧の発生も抑止することができるので電力変換効率を低下させることなく負荷電圧VLの制御が可能となる。 By circulating the circulating current in the closed loop formed by the voltage clamp circuit unit 30, the primary side circuits (conversion circuit units 11 and 12) and secondary side circuits (conversion circuit units 11 and 12) of the output transformers T 1 and T 2 are controlled when the load voltage is controlled. By rapidly attenuating the circulating current flowing back to and from the rectifier circuit portions 21 and 22), the circulating currents of the conversion circuit portions 11 and 12 are also rapidly attenuated. Thereby, circulating current can be suppressed. Moreover, since the occurrence of overvoltage can be suppressed by circulating the circulating current in the voltage clamp circuit unit 30, the load voltage VL can be controlled without reducing the power conversion efficiency.

図7は従来のDC−DCコンバータ(電圧クランプ回路部なし)と本発明のDC−DCコンバータ(電圧クランプ回路部あり)とを比較したもので、(A)は従来および本発明のDC−DCコンバータにおけるスイッチング素子Q1〜Q4のゲート信号、(B)は従来のDC−DCコンバータにおける変換回路部110の出力電圧VT1および整流回路部210の出力電流IAを示す(図13参照)。また、(C)は本発明のDC−DCコンバータにおける変換回路部11の出力電圧VT1および整流回路部21の出力電流IAを示す。なお、図7(A)に示すゲート信号は、従来の場合と本発明の場合で同じであり、スイッチング素子Q1〜Q4のスイッチング位相を1/3周期にずらした場合(1/3周期位相シフト)を例示している。 FIG. 7 shows a comparison between a conventional DC-DC converter (without a voltage clamp circuit portion) and a DC-DC converter according to the present invention (with a voltage clamp circuit portion). FIG. 7A shows a conventional DC-DC converter according to the present invention and the present invention. Gate signals of switching elements Q 1 to Q 4 in the converter, (B) shows the output voltage V T1 of the conversion circuit unit 110 and the output current I A of the rectification circuit unit 210 in the conventional DC-DC converter (see FIG. 13). . (C) shows the output voltage V T1 of the conversion circuit unit 11 and the output current I A of the rectification circuit unit 21 in the DC-DC converter of the present invention. The gate signal shown in FIG. 7A is the same between the conventional case and the case of the present invention, and the switching phase of the switching elements Q 1 to Q 4 is shifted to 1/3 period (1/3 period). (Phase shift).

図7(B)に示すように、従来のDC−DCコンバータでは、変換回路部110の出力電圧VT1が零になると、整流回路部210の出力電流IAは緩やかにしか減少せず、この時、循環電流(図中斜線部分)が流れる。これに対して、図7(D)に示すように、本発明のDC−DCコンバータでは、変換回路部11の出力電圧VT1が零になると、整流回路部21の出力電流IAが急激な減少に転じることで、循環電流が抑制されている〔図7(B)中の斜線部分なし〕。第一のコンデンサCX1の放電電流の減衰に伴って、第一のコンデンサCX1の電圧VCX1が低下してクランプ用トランスTXの一次側電圧VTX1の振幅が増加し(極性は図1矢印方向と逆)、これと同時にクランプ用トランスTXの二次側電圧VTX2の振幅も増加する(極性は図1矢印方向)。
[区間S2
As shown in FIG. 7B, in the conventional DC-DC converter, when the output voltage V T1 of the conversion circuit unit 110 becomes zero, the output current I A of the rectification circuit unit 210 decreases only slowly. At that time, a circulating current (shaded area in the figure) flows. On the other hand, as shown in FIG. 7D, in the DC-DC converter of the present invention, when the output voltage V T1 of the conversion circuit unit 11 becomes zero, the output current I A of the rectifier circuit unit 21 is abrupt. By starting to decrease, the circulating current is suppressed (there is no hatched portion in FIG. 7B). As the discharge current of the first capacitor C X1 decays, the voltage V CX1 of the first capacitor C X1 decreases and the amplitude of the primary voltage V TX1 of the clamping transformer T X increases (the polarity is shown in FIG. 1). At the same time, the amplitude of the secondary side voltage V TX2 of the clamping transformer T X also increases (the polarity is the arrow direction in FIG. 1).
[Section S 2 ]

このクランプ用トランスTXの二次側電圧VTX2と第二のコンデンサCX2の電圧VCX2の合計電圧が負荷電圧VLを超えた時点で(VTX2+VCX2>VL)、第三のダイオードDX3が導通し、第三のダイオードDX3−第二のコンデンサCX2−クランプ用トランスTXの二次側巻線−平滑コンデンサCの経路で第二のコンデンサCX2が放電する。この第二のコンデンサCX2の容量を十分に大きく選定すれば、第二のコンデンサCX2の電圧VCX2は放電中も略一定になるので、放電中の第二のコンデンサCX2の電圧は負荷電圧VLによって決まる略一定の電圧でクランプされる。
[区間S3
When the total voltage of the secondary voltage V TX2 of the clamping transformer T X and the voltage V CX2 of the second capacitor C X2 exceeds the load voltage V L (V TX2 + V CX2 > V L ), the third The diode D X3 becomes conductive, and the second capacitor C X2 is discharged through the path of the third diode D X3 -second capacitor C X2 -secondary winding of the clamping transformer T X -smoothing capacitor C. If sufficiently large selection of capacity of the second capacitor C X2, since the voltage V CX2 of the second capacitor C X2 is also substantially constant during the discharge, the voltage of the second capacitor C X2 during discharge the load It is clamped at a substantially constant voltage determined by the voltage V L.
[Section S 3 ]

前述した区間S1,S2では変換回路部11,12の出力電圧VT1,VT2が零であるが、その変換回路部11,12の出力電圧VT1あるいはVT2(図6ではVT2)が発生すると、クランプ用トランスTXの一次側に図1矢印方向と同極性の電圧VTX1が印加され、その二次側には図1矢印方向と逆極性の電圧VTX2が現出する。このクランプ用トランスTXの二次側電圧VTX2と第二のコンデンサCX2の電圧VCX2と第一のコンデンサCX1の電圧VCX1の合計電圧が負荷電圧VLを下回った時点で(VTX2+VCX2+VCX1<VL)、第二のダイオードDX2が導通し、クランプ用トランスTXの一次側巻線−二次側巻線−第二のコンデンサCX2−第二のダイオードDX2−第一のコンデンサCX1の経路で第一のコンデンサCX1と第二のコンデンサCX2を充電する。つまり、整流回路部21,22の出力電流IAは、クランプ用トランスTXの負荷側で、負荷への電流と、クランプ用トランスTXの二次側巻線へ回り込んで第一のコンデンサCX1と第二のコンデンサCX2を充電する充電電流とに分流する。 The output voltage V T1, V T2 interval S 1, S 2 in the converter circuit unit 11 and 12 described above is zero, the output voltage V T1 or V T2 (FIG. 6 V T2 of the converter unit 11, 12 ) Occurs, the voltage V TX1 having the same polarity as the arrow direction in FIG. 1 is applied to the primary side of the clamping transformer T X , and the voltage V TX2 having the opposite polarity to the arrow direction in FIG. 1 appears on the secondary side. . When the total voltage of the secondary side voltage V TX2 of the clamping transformer T X , the voltage V CX2 of the second capacitor C X2 and the voltage V CX1 of the first capacitor C X1 falls below the load voltage V L (V TX2 + V CX2 + V CX1 <V L ), the second diode D X2 becomes conductive, and the primary winding of the clamping transformer T X -secondary winding -second capacitor C X2 -second diode D X2 - charging the first capacitor C X1 a second capacitor C X2 in the path of the first capacitor C X1. That is, the output current I A of the rectifier circuit 21 and 22, the load side of the clamping transformer T X, and the current to the load, the first capacitor flows around to the secondary winding of the clamping transformer T X The current is divided into C X1 and a charging current for charging the second capacitor C X2 .

この時、クランプ用トランスTXの一次側に発生する電圧VTX1は負荷電圧VLに加算されて整流回路部21,22のダイオードD1〜D4,D5〜D8に印加される電圧となるため、過電圧の発生を抑制する必要がある。この電圧クランプ回路部30では、クランプ用トランスTXの一次側に過電圧が発生しようとすると、クランプ用トランスTXの二次側で第一のコンデンサCX1と第二のコンデンサCX2の充電電流が流れ、クランプ用トランスTXの二次側電圧VTX2と第二のコンデンサCX2の電圧VCX2と第一のコンデンサCX1の電圧VCX1の合計電圧が負荷電圧VLを超えないようにクランプされる。これにより、クランプ用トランスTXの一次側電圧VTX1もクランプされ、整流回路部21,22に過電圧が発生することを抑制する。なお、この過電圧の抑制レベルはクランプ用トランスTXの変成比によって決めることができる。 At this time, the voltage V TX1 generated on the primary side of the clamping transformer TX is added to the load voltage V L and applied to the diodes D 1 to D 4 and D 5 to D 8 of the rectifier circuit units 21 and 22. Therefore, it is necessary to suppress the occurrence of overvoltage. In the voltage clamp circuit 30, an overvoltage on the primary side of the clamping transformer T X is about to occur, the charging current of the first capacitor C X1 on the secondary side of the clamping transformer T X second capacitor C X2 It flows, so that the total voltage of the voltage V CX1 voltage V CX2 a first capacitor C X1 of the secondary-side voltage V TX2 clamping transformer T X and the second capacitor C X2 does not exceed the load voltage V L Clamped. As a result, the primary voltage V TX1 of the clamping transformer T X is also clamped, and the occurrence of overvoltage in the rectifying circuit units 21 and 22 is suppressed. Note that the suppression level of the overvoltage can be determined by the transformation ratio of the clamping transformer T X.

この電圧クランプ回路部30の動作中、つまり、第一のコンデンサCX1と第二のコンデンサCX2の充電中には、クランプ用トランスTXの一次側電流に対して変成比に応じた二次側電流が流れているので、クランプ用トランスTXがリアクトルとして機能しないため、直列コンデンサC1,C2、出力トランスT1,T2の漏れインダクタンス、第一のコンデンサCX1および第二のコンデンサCX2の共振で決まる正弦波(半波)状の電流が充電電流として流れる。なお、変換回路部11,12の出力電圧VT1,VT2が出力トランスT1,T2の一次側に印加された後に電流IC1,IC2が流れ始めることから、変換回路部11,12のスイッチング素子Q1〜Q4,Q5〜Q8におけるターンオンは理想的な零電流スイッチングZCSが実現されていることがわかる。
[区間S4
During the operation of the voltage clamp circuit unit 30, that is, during the charging of the first capacitor C X1 and the second capacitor C X2 , the secondary according to the transformation ratio with respect to the primary side current of the clamping transformer T X Since the side current flows, the clamping transformer T X does not function as a reactor, so the series capacitors C 1 and C 2 , the leakage inductance of the output transformers T 1 and T 2 , the first capacitor C X1, and the second capacitor A sine wave (half wave) current determined by the resonance of C X2 flows as a charging current. Since the currents I C1 and I C2 begin to flow after the output voltages V T1 and V T2 of the conversion circuit units 11 and 12 are applied to the primary sides of the output transformers T 1 and T 2 , the conversion circuit units 11 and 12 It can be seen that an ideal zero-current switching ZCS is realized when the switching elements Q 1 to Q 4 and Q 5 to Q 8 are turned on.
[Section S 4 ]

前述した区間S3で第一のコンデンサCX1と第二のコンデンサCX2の充電が完了してクランプ用トランスTXの二次側電流も停止すると、電圧クランプ回路部30の動作も停止し、クランプ用トランスTXの励磁インダクタンスが平滑リアクトルLとして機能する。この区間S4の経過後、変換回路部11,12の出力電圧VT1,VT2が共に零となって区間S1に戻ることになる。 When the charging of the first capacitor C X1 and the second capacitor C X2 is completed in the section S 3 and the secondary current of the clamping transformer T X is stopped, the operation of the voltage clamp circuit unit 30 is also stopped. The exciting inductance of the clamping transformer T X functions as the smoothing reactor L. After the elapse of this section S 4 , the output voltages V T1 and V T2 of the conversion circuit units 11 and 12 both become zero and the process returns to the section S 1 .

以上では、スイッチング素子Q1〜Q4,Q5〜Q8のスイッチング位相を1/3周期にずらした場合(1/3周期位相シフト)について、電圧クランプ回路部30の動作を区間S1〜S4ごとに説明したが、図2に示すように、そのスイッチング位相を1/6周期にずらした場合(1/6周期位相シフト)には、変換回路部11,12の電圧VT1,VT2が出力トランスT1,T2の一次側に印加され続けているため、電圧クランプ回路部30は動作せず、従来のDC−DCコンバータにおける動作および作用効果を現出する。つまり、第一、第二のコンデンサCX1,CX2および第一〜第三のダイオードDX1〜DX3に電流が流れることはない。 In the above, when the switching phase of the switching elements Q 1 to Q 4 and Q 5 to Q 8 is shifted to 1/3 period (1/3 period phase shift), the operation of the voltage clamp circuit unit 30 is changed to the sections S 1 to S 1 . Although described for each S 4 , as shown in FIG. 2, when the switching phase is shifted to 1/6 period (1/6 period phase shift), the voltages V T1 and V of the conversion circuit units 11 and 12 are changed. Since T2 is continuously applied to the primary side of the output transformers T 1 and T 2 , the voltage clamp circuit unit 30 does not operate, and the operation and effect of the conventional DC-DC converter appear. That is, no current flows through the first and second capacitors C X1 and C X2 and the first to third diodes D X1 to D X3 .

また、スイッチング位相を1/3周期から減少させると、1/3周期位相シフト時の区間S4の割合がさらに増加し、区間S1,S2,S3の割合が相対的に減少して、最終的に、1/6周期位相シフト時(従来のDC−DCコンバータ)の動作となる。 Further, when the switching phase is decreased from the 1/3 period, the ratio of the section S 4 at the time of the 1/3 period phase shift is further increased, and the ratios of the sections S 1 , S 2 , S 3 are relatively decreased. Finally, the operation is performed at the time of 1/6 period phase shift (conventional DC-DC converter).

さらに、スイッチング位相を1/3周期から増加させると、1/3周期位相シフト時の区間S4の割合が減少して最終的に消失し、区間S1,S2,S3のみとなる。電圧クランプ回路部30の動作は区間S1,S2,S3で行われるため、最終的に、図8に示すように1/2周期位相シフト時に至るまで維持される。 Further, when the switching phase is increased from the 1/3 period, the ratio of the section S 4 at the time of the 1/3 period phase shift decreases and finally disappears, and only the sections S 1 , S 2 , S 3 are obtained. Since the operation of the voltage clamp circuit unit 30 is performed in the sections S 1 , S 2 , and S 3 , the operation is finally maintained until the half period phase shift is performed as shown in FIG.

以上で説明した実施形態では、電圧クランプ回路部30のクランプ用トランスTXを整流回路部21,22の正極側に設けた場合について説明したが、図9に示すようにクランプ用トランスTXを整流回路部21,22の負極側に設けることも可能である。また、各実施形態では、変換回路部11,12を二対のスイッチング素子Q1,Q2とQ3,Q4および二対のスイッチング素子Q5,Q6とQ7,Q8をフルブリッジ構成で接続し、各変換回路部11,12の出力側と出力トランスT1,T2の一次側との間に、直列コンデンサC1,C2を挿入接続した回路構成を例示したが、以下の回路構成にも適用することも可能である。なお、以下の回路構成では、クランプ用トランスTXを整流回路部21,22の正極側に設けた場合を例示するが、前述したようにクランプ用トランスTXを整流回路部21,22の負極側に設けることも可能である。 In the embodiment described above has described the case of providing the transformer T X clamp the voltage clamp circuit 30 to the positive side of the rectifier circuit 21 and 22, a transformer T X clamp as shown in FIG. 9 It can also be provided on the negative electrode side of the rectifier circuit portions 21 and 22. In each embodiment, the conversion circuit units 11 and 12 are connected to two pairs of switching elements Q 1 , Q 2 and Q 3 , Q 4 and two pairs of switching elements Q 5 , Q 6 and Q 7 , Q 8. The circuit configuration in which the series capacitors C 1 and C 2 are inserted and connected between the output sides of the conversion circuit units 11 and 12 and the primary sides of the output transformers T 1 and T 2 is exemplified. It is also possible to apply to this circuit configuration. In the following circuit configuration, a case where the clamping transformer T X is provided on the positive side of the rectifying circuit units 21 and 22 is illustrated. However, as described above, the clamping transformer T X is provided on the negative side of the rectifying circuit units 21 and 22. It can also be provided on the side.

図10に示すように、変換回路部11,12を二対のスイッチング素子Q1,Q2とQ3,Q4および二対のスイッチング素子Q5,Q6とQ7,Q8をフルブリッジ構成で接続し、出力トランスT1,T2の二次側と各整流回路部21,22の入力側との間に、直列コンデンサC1,C2を挿入接続した回路構成が可能である。 As shown in FIG. 10, the conversion circuit units 11 and 12 are connected to two pairs of switching elements Q 1 , Q 2 and Q 3 , Q 4 and two pairs of switching elements Q 5 , Q 6 and Q 7 , Q 8. A circuit configuration in which series capacitors C 1 and C 2 are inserted and connected between the secondary sides of the output transformers T 1 and T 2 and the input sides of the rectifier circuit units 21 and 22 is possible.

図11に示すように、二群の変換回路部11,12において、転流のタイミングを決定するため、転流のトリガとなっているのは一対のスイッチング素子Q3,Q4および一対のスイッチング素子Q7,Q8であることから、それら以外の一対のスイッチング素子Q1,Q2および一対のスイッチング素子Q5,Q6をコンデンサC11,C12およびC15,C16に置き換えてハーフブリッジ構成とした変換回路部11’,12’とし、直列コンデンサC1,C2を出力トランスT1,T2の一次側に設けた回路構成とすることも可能である。なお、直列コンデンサC1,C2は、一対のコンデンサC11,C12の中点と出力トランスT1,T2の一次側との間に接続したが、一対のスイッチング素子Q3,Q4の中点と出力トランスT1,T2の一次側との間に接続することも可能である。 As shown in FIG. 11, in the two groups of conversion circuit units 11 and 12, in order to determine the commutation timing, the commutation trigger is a pair of switching elements Q 3 and Q 4 and a pair of switching elements. Since the elements are Q 7 and Q 8 , the pair of switching elements Q 1 and Q 2 and the pair of switching elements Q 5 and Q 6 are replaced with capacitors C 11 , C 12 and C 15 , C 16. It is also possible to adopt a circuit configuration in which the conversion circuit units 11 ′ and 12 ′ have a bridge configuration, and series capacitors C 1 and C 2 are provided on the primary side of the output transformers T 1 and T 2 . The series capacitors C 1 and C 2 are connected between the midpoint of the pair of capacitors C 11 and C 12 and the primary side of the output transformers T 1 and T 2 , but the pair of switching elements Q 3 and Q 4 are connected. It is also possible to connect between the middle point and the primary side of the output transformers T 1 and T 2 .

図12に示すように、二群の変換回路部11,12において、一対のスイッチング素子Q1,Q2および一対のスイッチング素子Q5,Q6をコンデンサC11,C12およびC15,C16に置き換えてハーフブリッジ構成とした変換回路部11’,12’とし、直列コンデンサC1,C2を出力トランスT1,T2の二次側に設けた回路構成とすることも可能である。 As shown in FIG. 12, in the two groups of conversion circuit units 11 and 12, a pair of switching elements Q 1 and Q 2 and a pair of switching elements Q 5 and Q 6 are connected to capacitors C 11 and C 12 and C 15 and C 16. It is also possible to adopt a circuit configuration in which the conversion circuit units 11 ′ and 12 ′ having a half bridge configuration are provided and the series capacitors C 1 and C 2 are provided on the secondary side of the output transformers T 1 and T 2 .

また、直列コンデンサC1,C2を出力トランスTr1,Tr2の二次側に接続することが可能であることから、図13に示すように各変換回路部11'',12''をプッシュプルインバータで構成するようにしてもよい。 Further, since the series capacitors C 1 and C 2 can be connected to the secondary side of the output transformers Tr 1 and Tr 2 , the conversion circuit units 11 ″ and 12 ″ are connected as shown in FIG. You may make it comprise with a push pull inverter.

このプッシュプルインバータで構成された変換回路部11'',12''は、同図に示すように、直流電源Eの一端とトランスT11,T12との間に一対のスイッチング素子Q11とQ12,Q13とQ14を接続すると共に、直流電源Eの他端とトランスT11,T12の中間タップとを接続した回路構成を具備する。なお、直列コンデンサC1,C2はトランスT11,T12の二次側に接続される。このように各変換回路部11'',12''にプッシュプルインバータを使用することにより、回路の簡素化および部品点数の削減による低コスト化を図ることができる。 As shown in the figure, the conversion circuit units 11 ″ and 12 ″ configured by the push-pull inverter include a pair of switching elements Q 11 between one end of the DC power source E and the transformers T 11 and T 12. Q 12 , Q 13 and Q 14 are connected, and a circuit configuration is provided in which the other end of the DC power supply E and the intermediate taps of the transformers T 11 and T 12 are connected. The series capacitors C 1 and C 2 are connected to the secondary side of the transformers T 11 and T 12 . As described above, by using the push-pull inverter for each of the conversion circuit units 11 ″ and 12 ″, it is possible to simplify the circuit and reduce the cost by reducing the number of components.

なお、以上の実施形態では、二群の変換回路部11,12を直流電源Eに対して並列に接続した構成を例示したが、これら二群の変換回路部11,12を直流電源Eに対して直列に接続することも可能である。   In the above embodiment, the configuration in which the two groups of conversion circuit units 11 and 12 are connected in parallel to the DC power source E is illustrated. However, these two groups of conversion circuit units 11 and 12 are connected to the DC power source E. It is also possible to connect them in series.

本発明は前述した実施形態に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲内において、さらに種々なる形態で実施し得ることは勿論のことであり、本発明の範囲は、特許請求の範囲によって示され、さらに特許請求の範囲に記載の均等の意味、および範囲内のすべての変更を含む。   The present invention is not limited to the above-described embodiments, and can of course be implemented in various forms without departing from the gist of the present invention. It includes the equivalent meanings recited in the claims and the equivalents recited in the claims, and all modifications within the scope.

11,12 変換回路部
21,22 整流回路部
30 電圧クランプ回路部
31 第一の直列回路
32 第二の直列回路
1,C2 直列コンデンサ
X1 第一のコンデンサ
X2 第二のコンデンサ
X1 第一のダイオード
X2 第二のダイオード
X3 第三のダイオード
E 直流電源
1〜Q8 スイッチング素子
1,T2 出力トランス
X クランプ用トランス
11,12 converter circuit unit 21, 22 a rectifier circuit section 30 voltage clamp circuit 31 first series circuit 32 second series circuit C 1, C 2 series capacitor C X1 first capacitor C X2 second capacitor D X1 the first diode D X2 second diode D X3 third diode E DC power source Q 1 to Q 8 switching elements T 1, T 2 output transformer T X clamp transformer

Claims (6)

対をなすスイッチング素子により直流電源の電源電圧を交流に変換する変換回路部を前記直流電源に対してn群設け、それらn群の各変換回路部の出力側に直列コンデンサおよび出力トランスを介して整流回路部を設け、それらn群の各整流回路部を並列に接続したDC−DCコンバータにおいて、
前記整流回路部の出力段に電圧クランプ回路部を設け、前記電圧クランプ回路部は、前記整流回路部に接続されたクランプ用トランスを備え、第一のダイオードと第一のコンデンサからなる第一の直列回路を前記整流回路部に接続し、第二のダイオードと第二のコンデンサからなる第二の直列回路を前記第一のダイオードおよび第一のコンデンサの接続点と前記クランプ用トランスとの間に接続し、第三のダイオードを前記第二のダイオードおよび第二のコンデンサの接続点と前記整流回路部との間に接続した構成としたことを特徴とするDC−DCコンバータ。
There are provided n groups of conversion circuit units for converting the power supply voltage of the DC power source into AC by a pair of switching elements with respect to the DC power source, and a series capacitor and an output transformer are provided on the output side of each of the n group conversion circuit units. In a DC-DC converter provided with a rectifier circuit unit and connecting the rectifier circuit units of the n groups in parallel,
A voltage clamp circuit unit is provided at an output stage of the rectifier circuit unit, and the voltage clamp circuit unit includes a clamp transformer connected to the rectifier circuit unit, and includes a first diode and a first capacitor. A series circuit is connected to the rectifier circuit section, and a second series circuit composed of a second diode and a second capacitor is connected between the connection point of the first diode and the first capacitor and the clamping transformer. A DC-DC converter characterized in that a third diode is connected between the connection point of the second diode and the second capacitor and the rectifier circuit section.
前記変換回路部は、二対のスイッチング素子をフルブリッジ構成で接続し、前記直列コンデンサを出力トランスの一次側に接続した請求項1に記載のDC−DCコンバータ。   2. The DC-DC converter according to claim 1, wherein the conversion circuit unit connects two pairs of switching elements in a full bridge configuration, and the series capacitor is connected to a primary side of an output transformer. 前記変換回路部は、二対のスイッチング素子をフルブリッジ構成で接続し、前記直列コンデンサを出力トランスの二次側に接続した請求項1に記載のDC−DCコンバータ。   2. The DC-DC converter according to claim 1, wherein the conversion circuit unit connects two pairs of switching elements in a full-bridge configuration, and connects the series capacitor to a secondary side of an output transformer. 前記変換回路部は、二対のスイッチング素子のうち、一対のスイッチング素子をコンデンサに置き換えることによりハーフブリッジ構成とし、前記直列コンデンサを出力トランスの一次側に接続した請求項1に記載のDC−DCコンバータ。   2. The DC-DC according to claim 1, wherein the conversion circuit unit has a half-bridge configuration by replacing a pair of switching elements of two pairs of switching elements with a capacitor, and the series capacitor is connected to a primary side of an output transformer. converter. 前記変換回路部は、二対のスイッチング素子のうち、一対のスイッチング素子をコンデンサに置き換えることによりハーフブリッジ構成とし、前記直列コンデンサを出力トランスの二次側に接続した請求項1に記載のDC−DCコンバータ。   2. The DC− according to claim 1, wherein the conversion circuit unit has a half-bridge configuration by replacing a pair of switching elements of two pairs of switching elements with a capacitor, and the series capacitor is connected to a secondary side of an output transformer. DC converter. 前記各変換回路部をプッシュプルインバータで構成し、前記直列コンデンサを出力トランスの二次側に接続した請求項1に記載のDC−DCコンバータ。   2. The DC-DC converter according to claim 1, wherein each of the conversion circuit units includes a push-pull inverter, and the series capacitor is connected to a secondary side of an output transformer.
JP2010001250A 2010-01-06 2010-01-06 DC-DC converter Active JP5418910B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010001250A JP5418910B2 (en) 2010-01-06 2010-01-06 DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010001250A JP5418910B2 (en) 2010-01-06 2010-01-06 DC-DC converter

Publications (2)

Publication Number Publication Date
JP2011142723A JP2011142723A (en) 2011-07-21
JP5418910B2 true JP5418910B2 (en) 2014-02-19

Family

ID=44458170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010001250A Active JP5418910B2 (en) 2010-01-06 2010-01-06 DC-DC converter

Country Status (1)

Country Link
JP (1) JP5418910B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102638164B (en) * 2012-05-03 2015-01-21 无锡联动太阳能科技有限公司 High boost circuit, solar inverter and solar cell system
JP2017158305A (en) * 2016-03-02 2017-09-07 株式会社電菱 Switching power supply circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0681498B2 (en) * 1988-07-28 1994-10-12 富士通電装株式会社 Snubber circuit
KR0177873B1 (en) * 1995-12-02 1999-05-15 변승봉 Soft switching full bridge dc-dc converter with high frequency of a circulating free current type
JPH1198836A (en) * 1997-09-10 1999-04-09 Korea Electrotechnol Inst Circuit for zero voltage-zero current switching for full-bridge dc-dc converter which can reduce ripple in output current
JP2002136119A (en) * 2000-10-20 2002-05-10 Sansha Electric Mfg Co Ltd Direct-current to direct-current converter
JP3463807B2 (en) * 2001-01-24 2003-11-05 日新電機株式会社 DC-DC converter
JP3626114B2 (en) * 2001-06-06 2005-03-02 株式会社デンソー DC-DC converter
JP2003037976A (en) * 2001-07-26 2003-02-07 Tdk Corp Switching power device
JP2004056971A (en) * 2002-07-23 2004-02-19 Sansha Electric Mfg Co Ltd Dc-dc converter
JP2009261126A (en) * 2008-04-16 2009-11-05 Nissin Electric Co Ltd Dc-dc converter

Also Published As

Publication number Publication date
JP2011142723A (en) 2011-07-21

Similar Documents

Publication Publication Date Title
JP6367520B2 (en) Three-phase soft switching power factor correction rectifier
US8891261B2 (en) Three-phase three-level soft-switched PFC rectifiers
US8780585B2 (en) Double phase-shifting full-bridge DC-to-DC converter
Zengin et al. A novel current modulation method to eliminate low-frequency harmonics in single-stage dual active bridge AC–DC converter
CN109874375B (en) Power conversion device
WO2013095694A1 (en) Multi-phase resonant converter
Narimani et al. A new single-phase single-stage three-level power-factor-correction AC–DC converter with phase-shift modulation
US20100226154A1 (en) Power converters
Do Asymmetrical full-bridge converter with high-voltage gain
Lin et al. Soft-switching converter with two series half-bridge legs to reduce voltage stress of active switches
KR20090033087A (en) Boost dc-dc converter with high efficiency
Lin et al. Interleaved ZVS converter with ripple-current cancellation
Narimani et al. A new DC/DC converter with wide-range ZVS and reduced circulating current
Chen et al. Analysis and design considerations of an improved ZVS full-bridge DC-DC converter
US11296607B2 (en) DC-DC converter
Narimani et al. A new interleaved three-phase single-stage PFC AC–DC converter with flying capacitor
Coccia et al. Wide input voltage range compensation in DC/DC resonant architectures for on-board traction power supplies
Khodabakhsh et al. A study of multilevel resonant DC-DC converters for conventional DC voltage bus applications
KR101377124B1 (en) An isolated single switch resonant converter and an isolated interleaving single switch resonant converter using the same
TW202207592A (en) Controlling reverse current in switched mode power supplies to achieve zero voltage switching
JP5418910B2 (en) DC-DC converter
JP2018014852A (en) Insulated dc/dc converter
Lin et al. A new ZVS DC/DC converter with three APWM circuits
Shimada et al. Two novel control methods expanding input-output operating range for a bi-directional isolated DC-DC converter with active clamp circuit
JP2009261126A (en) Dc-dc converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131107

R150 Certificate of patent or registration of utility model

Ref document number: 5418910

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250