JP5409293B2 - Condenser microphone - Google Patents

Condenser microphone Download PDF

Info

Publication number
JP5409293B2
JP5409293B2 JP2009264742A JP2009264742A JP5409293B2 JP 5409293 B2 JP5409293 B2 JP 5409293B2 JP 2009264742 A JP2009264742 A JP 2009264742A JP 2009264742 A JP2009264742 A JP 2009264742A JP 5409293 B2 JP5409293 B2 JP 5409293B2
Authority
JP
Japan
Prior art keywords
signal
fixed pole
oscillator
phase
pole piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009264742A
Other languages
Japanese (ja)
Other versions
JP2011109571A (en
Inventor
裕 秋野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Audio Technica KK
Original Assignee
Audio Technica KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Audio Technica KK filed Critical Audio Technica KK
Priority to JP2009264742A priority Critical patent/JP5409293B2/en
Publication of JP2011109571A publication Critical patent/JP2011109571A/en
Application granted granted Critical
Publication of JP5409293B2 publication Critical patent/JP5409293B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • Circuit For Audible Band Transducer (AREA)

Description

本発明は、コンデンサマイクロホンに関し、さらに詳しく言えば、マイクユニットの静電容量変化をデジタル処理して音声信号を得るデジタルマイクロホンにおける発振器に関するものである。   The present invention relates to a condenser microphone, and more particularly to an oscillator in a digital microphone that obtains an audio signal by digitally processing a change in capacitance of a microphone unit.

コンデンサマイクロホンは、振動板と固定極との組合せからなる一種のコンデンサを備え、音波による振動板の変位に伴う静電容量変化を電気信号として取り出すうえで、振動板と固定極との間に直流電圧を加える必要がある。この直流電圧が成極電圧と呼ばれるもので、マイクロホンユニットの外部から電圧を印加する方法と、エレクトレット材により成極電圧を与える方法とがある。   Capacitor microphones are equipped with a kind of capacitor that consists of a combination of a diaphragm and a fixed pole. When taking out the change in capacitance due to the displacement of the diaphragm due to sound waves as an electrical signal, a direct current is placed between the diaphragm and the fixed pole. It is necessary to apply voltage. This DC voltage is called a polarization voltage, and there are a method of applying a voltage from the outside of the microphone unit and a method of applying a polarization voltage by an electret material.

また、コンデンサマイクロホンにおいては、振動板と固定極との間のインピーダンスがきわめて高いことから、FETや真空管といったインピーダンス変換器を用いて、所定のレベルの電圧信号を得るようにしている。   In the condenser microphone, since the impedance between the diaphragm and the fixed pole is extremely high, an impedance converter such as an FET or a vacuum tube is used to obtain a voltage signal at a predetermined level.

しかしながら、上記従来のコンデンサマイクロホンは、静電容量変化を電圧に変換する際に、外部からの電界や磁界の影響を受けやすい。また、インピーダンス変換器を用いているために、例えば周囲の湿度が高いときには、インピーダンス変換器に固有の電荷漏洩を起こして雑音を発生させることがある。   However, the conventional condenser microphone is susceptible to the influence of an external electric field or magnetic field when converting a change in capacitance into a voltage. In addition, since the impedance converter is used, for example, when the ambient humidity is high, charge leakage inherent to the impedance converter may occur and noise may be generated.

さらには、エレクトレット型コンデンサマイクロホンは、例えば携帯電話機用などとして小型化が可能であるが、エレクトレットは熱に弱いため、基板に実装する場合、リフローハンダ法が適用できない。したがって、抵抗やコンデンサなどのチップ部品とは別に実装しなければならなかった。   Furthermore, the electret condenser microphone can be miniaturized, for example, for a cellular phone. However, since the electret is vulnerable to heat, the reflow solder method cannot be applied when mounted on a substrate. Therefore, it must be mounted separately from chip components such as resistors and capacitors.

そこで、特許文献1には、マイクロホンユニットの静電容量変化をデジタル信号に変換して音声信号を得るようにしたコンデンサマイクロホンが提案されている。   Therefore, Patent Document 1 proposes a condenser microphone in which a change in capacitance of a microphone unit is converted into a digital signal to obtain an audio signal.

このデジタル方式によるコンデンサマイクロホンでは、マイクロホンユニットの静電容量に応じた周波数の音声信号を出力する第1発振器と、制御電圧により周波数が変化する追従信号を出力する第2発振器と、音声信号と追従信号の位相差信号を出力する位相比較器とを備え、その進み・遅れ位相差信号とクロックパルスとの論理積から得られる加算パルス信号と減算パルス信号とを加減算計数器で計数してデジタル音声データを得るようにしている。   In this digital condenser microphone, a first oscillator that outputs an audio signal having a frequency corresponding to the capacitance of the microphone unit, a second oscillator that outputs a follow-up signal whose frequency changes according to the control voltage, and the audio signal and follow-up A phase comparator that outputs the phase difference signal of the signal, and the addition pulse signal and the subtraction pulse signal obtained from the logical product of the advance / delay phase difference signal and the clock pulse are counted by the addition / subtraction counter and digital audio I try to get data.

これによれば、静電容量変化を電圧に変換しないために、周囲の電磁界の影響を受けにくい。また、インピーダンス変換器の電荷漏洩による雑音も発生しない。さらには、エレクトレット材などによる成極電圧を必要としないため、抵抗やコンデンサなどのチップ部品と一緒にリフローハンダ法による表面実装も可能になる、と言った利点が得られる。   According to this, since the capacitance change is not converted into a voltage, it is not easily influenced by the surrounding electromagnetic field. In addition, noise due to charge leakage of the impedance converter is not generated. Furthermore, since a polarization voltage by an electret material or the like is not required, an advantage that surface mounting by a reflow soldering method together with a chip component such as a resistor or a capacitor is possible is obtained.

特開2003−23690号公報JP 2003-23690 A

ところで、上記特許文献1によるコンデンサマイクロホンにおいて、マイクロホンユニットの静電容量に応じた周波数の音声信号を出力する第1発振器には、C(静電容量)−F(周波数)変換器が用いられている。   By the way, in the condenser microphone according to Patent Document 1, a C (capacitance) -F (frequency) converter is used as the first oscillator that outputs an audio signal having a frequency corresponding to the capacitance of the microphone unit. Yes.

しかしながら、マイクロホンユニットを設計するうえで、部品配置等のスペース的な制約から、既存のマイクロホンユニット内にさらにC−F変換器を組み込むことは困難であるため、ユニットケース(筐体)自体から設計をし直すか、もしくはC−F変換器を外付けすることになるが、いずれにしてもコストがかかり、装置が大型になる、という点で好ましくない。   However, when designing a microphone unit, it is difficult to incorporate a C-F converter into an existing microphone unit due to space restrictions such as component placement, so the design is made from the unit case (housing) itself. Or a C-F converter is externally attached, but in any case, it is not preferable in that the cost is increased and the apparatus becomes large.

したがって、本発明の課題は、特許文献1に記載されたデジタル方式によるコンデンサマイクロホンにおいて、マイクロホンユニット内の固定極を利用して、マイクロホンユニットの静電容量に応じた周波数の音声信号を出力する発振器を得ることにある。   Accordingly, an object of the present invention is to provide an oscillator that outputs an audio signal having a frequency corresponding to the capacitance of a microphone unit using a fixed pole in the microphone unit in a digital condenser microphone described in Patent Document 1. There is in getting.

上記した課題を解決するため、本発明は、スペーサリングを介して対向的に配置された振動板と固定極とを含み、入力音圧により静電容量が変化するマイクロホンユニットと、上記静電容量に応じて周波数が変化する音声信号を出力する第1発振器と、制御電圧に応じて周波数が変化する追従信号を出力する第2発振器と、上記音声信号と上記追従信号とを得て、上記追従信号に対して上記音声信号が位相進みを持つときに第1制御信号を出力し、位相遅れを持つときに第2制御信号を出力して、上記追従信号と上記音声信号とが同位相となるように上記制御電圧を制御する位相同期手段と、クロックパルスを発生するクロック発生器と、上記第1制御信号と上記クロックパルスとの論理積により加算パルス信号を出力する第1論理積回路と、上記第2制御信号と上記クロックパルスとの論理積により減算パルス信号を出力する第2論理積回路と、上記加算パルス信号と減算パルス信号とを計数して音声データ信号を出力する加減算計数器とを備えているコンデンサマイクロホンにおいて、
上記第1発振器が、上記マイクロホンユニットの出力信号を増幅する増幅器と、帰還回路として上記増幅器の出力側に接続された抵抗RとキャパシタCとからなる3段のRC回路網とを備える移相型発振器であり、
上記固定極が扇状をなす第1ないし第3固定極片に均等に3分割され、上記振動板と上記固定極との間で生成される3つの静電容量が上記RC回路網のキャパシタCとして用いられ、上記増幅器が反転増幅器で、上記反転増幅器の出力端子と上記第1固定極片との間、上記第1固定極片と上記第2固定極片の間、上記第2固定極片と上記第3固定極片の間の各々に上記抵抗Rが接続され、上記第3固定極片が上記反転増幅器の入力端子に接続されて上記3段のRC回路網が構成されており、上記反転増幅器の出力端子より、上記マイクロホンユニットの静電容量に応じて周波数が変化する音声信号が上記位相同期手段の一方の入力端子に与えられることを特徴としている。
In order to solve the above-described problems, the present invention includes a microphone unit that includes a diaphragm and a fixed pole that are arranged to face each other via a spacer ring, and whose capacitance changes according to input sound pressure, and the capacitance A first oscillator that outputs an audio signal whose frequency changes according to the frequency, a second oscillator that outputs a tracking signal whose frequency changes according to the control voltage, the audio signal and the tracking signal, and A first control signal is output when the audio signal has a phase advance relative to the signal, and a second control signal is output when the audio signal has a phase lag, so that the follow-up signal and the audio signal are in phase. A phase synchronizing means for controlling the control voltage, a clock generator for generating a clock pulse, and a first AND circuit for outputting an addition pulse signal by the logical product of the first control signal and the clock pulse, A second AND circuit for outputting a subtraction pulse signal by the logical product of the second control signal and the clock pulse; and an addition / subtraction counter for counting the addition pulse signal and the subtraction pulse signal and outputting an audio data signal; In a condenser microphone equipped with
The first oscillator includes an amplifier that amplifies the output signal of the microphone unit, and a three-stage RC network including a resistor R and a capacitor C connected to the output side of the amplifier as a feedback circuit. An oscillator,
The fixed electrode is equally divided into three in the first to third stationary pole piece forms a fan-shaped, three electrostatic capacitance generated between the diaphragm and the respective fixed pole pieces of the RC network capacitor C, and the amplifier is an inverting amplifier, between the output terminal of the inverting amplifier and the first fixed pole piece, between the first fixed pole piece and the second fixed pole piece, and the second fixed pole. The resistor R is connected between each piece and the third fixed pole piece, and the third fixed pole piece is connected to the input terminal of the inverting amplifier to constitute the three-stage RC network. An audio signal whose frequency changes in accordance with the capacitance of the microphone unit is applied to one input terminal of the phase synchronization means from the output terminal of the inverting amplifier .

本発明によれば、マイクロホンユニットの静電容量に応じて周波数が変化する音声信号を出力する第1発振器は移相型発振器からなるが、その各RC回路網に含まれているキャパシタCにマイクロホンユニットの振動板と固定極との間に形成されている3つの静電容量を用いることにより、マイクロホンユニット内で移相型発振器を容易に構成することができる。すなわち、固定極を扇状に均等に3分割し、その各固定極片に抵抗素子を接続することにより、移相型発振器を構成することができる。   According to the present invention, the first oscillator that outputs an audio signal whose frequency changes in accordance with the capacitance of the microphone unit is a phase-shifting oscillator, and the microphone is connected to the capacitor C included in each RC network. By using three capacitances formed between the diaphragm and the fixed pole of the unit, a phase-shifting oscillator can be easily configured in the microphone unit. That is, the phase shift oscillator can be configured by equally dividing the fixed pole into three in a fan shape and connecting a resistance element to each fixed pole piece.

本発明の実施形態に係るコンデンサマイクロホンの回路図。1 is a circuit diagram of a condenser microphone according to an embodiment of the present invention. 上記コンデンサマイクロホンに用いられる第1発振器の構造を示す模式図。The schematic diagram which shows the structure of the 1st oscillator used for the said condenser microphone. 上記第1発振器の電気的な構成を示す模式図。The schematic diagram which shows the electrical constitution of the said 1st oscillator. 上記第1発振器の等価回路図。FIG. 3 is an equivalent circuit diagram of the first oscillator. マイクロホンユニットに入力される音圧の波形図、および第1発振器から出力される音声信号の波形図。The wave form diagram of the sound pressure input into a microphone unit, and the wave form diagram of the audio | voice signal output from a 1st oscillator. 音声信号と追従信号の比較波形図、および位相比較器から出力される制御信号の波形図。FIG. 4 is a comparison waveform diagram of an audio signal and a tracking signal, and a waveform diagram of a control signal output from a phase comparator. チャージポンプの出力波形図。The output waveform figure of a charge pump. クロックパルス、加算パルスおよび減算パルスを示す波形図。The wave form diagram which shows a clock pulse, an addition pulse, and a subtraction pulse.

次に、図1ないし図8を参照しながら、本発明のコンデンサマイクロホンの実施形態について説明するが、本発明はこれに限定されるものではない。   Next, an embodiment of the condenser microphone of the present invention will be described with reference to FIGS. 1 to 8, but the present invention is not limited to this.

図1に示すように、このコンデンサマイクロホンMは、マイクロホンユニット1を有する第1発振器2と、VCO(電圧制御発振器)からなる第2発振器3と、第1および第2発振器2,3から出力される各周波数の位相を比較する位相比較器4と、1対のFET6、7を含む電荷供給用のチャージポンプ5と、抵抗およびコンデンサなどからなるループフィルタ8と、水晶発振回路などのクロック発生器11と、第1論理積回路12と、第2論理積回路13と、デジタル音声データを出力する加減算計数器14とを備えている。   As shown in FIG. 1, the condenser microphone M is output from a first oscillator 2 having a microphone unit 1, a second oscillator 3 composed of a VCO (voltage controlled oscillator), and first and second oscillators 2 and 3. A phase comparator 4 for comparing phases of respective frequencies, a charge pump 5 for supplying electric charge including a pair of FETs 6 and 7, a loop filter 8 comprising a resistor and a capacitor, and a clock generator such as a crystal oscillation circuit 11, a first logical product circuit 12, a second logical product circuit 13, and an addition / subtraction counter 14 that outputs digital audio data.

マイクロホンユニット1は、図3に示すように、ダイアフラムリング111に張設されていて、入力音圧にて振動する振動板110と、図示しないスペーサリングを介して振動板110と対向的に配置された固定極120とを備え、振動板110の変位により静電容量が変化する。本発明において、マイクロホンユニット1はもっともシンプルな構成であってよく、エレクトレット材などによる成極電圧は不要である。   As shown in FIG. 3, the microphone unit 1 is stretched over a diaphragm ring 111, and is arranged to face the diaphragm 110 via a diaphragm 110 that vibrates with an input sound pressure and a spacer ring (not shown). The electrostatic capacity changes due to the displacement of the diaphragm 110. In the present invention, the microphone unit 1 may have the simplest configuration, and no polarization voltage by an electret material or the like is necessary.

第1発振器2は、マイクロホンユニット1の静電容量変化に応じて発振周波数が変化する発振器で、本発明では、信号源の出力信号を増幅する増幅器と、増幅器の出力側に帰還回路として接続された抵抗RとキャパシタCとからなる3段のRC回路網とを備える移相型発振器よりなる。   The first oscillator 2 is an oscillator whose oscillation frequency changes in accordance with the change in capacitance of the microphone unit 1. In the present invention, the first oscillator 2 is connected to an amplifier that amplifies the output signal of the signal source and a feedback circuit on the output side of the amplifier. And a three-stage RC network including a resistor R and a capacitor C.

図2および図3を参照して、本発明では、移相型発振器の各RC回路網に含まれるキャパシタCとして、振動板110と固定極120との間の静電容量が用いられる。   2 and 3, in the present invention, a capacitance between diaphragm 110 and fixed pole 120 is used as capacitor C included in each RC network of the phase-shifting oscillator.

増幅器201が、その入力電圧と出力電圧が180゜位相が異なる反転増幅器であるとすると、帰還回路においても180゜位相が異ならなければならないため、帰還回路には3段のRC回路網が必要とされる。   If the amplifier 201 is an inverting amplifier whose input voltage and output voltage are 180 ° out of phase, the feedback circuit must also be 180 ° out of phase, so a three-stage RC network is required for the feedback circuit. Is done.

そのため、図2に示すように、固定極120は、扇状をなす第1ないし第3の3つの固定極片121,122,123に均等に3分割される。これにより、振動板110との間で、3つのキャパシタCが形成される。   Therefore, as shown in FIG. 2, the fixed pole 120 is equally divided into three first to third fixed pole pieces 121, 122, 123 having a fan shape. Thereby, three capacitors C are formed between the diaphragm 110 and the diaphragm 110.

そして、例えば第1固定極片121が増幅器201の出力側に接続されるとして、第1固定極片121と増幅器201の出力端子との間、第1固定極片121と第2固定極片122との間、第2固定極片122と第3固定極片123との間の各々に抵抗Rが接続され、これにより3段のRC回路網が得られる。抵抗Rは、実装が容易なチップ部品であることが好ましい。   For example, assuming that the first fixed pole piece 121 is connected to the output side of the amplifier 201, the first fixed pole piece 121 and the second fixed pole piece 122 are provided between the first fixed pole piece 121 and the output terminal of the amplifier 201. , A resistor R is connected between each of the second fixed pole piece 122 and the third fixed pole piece 123, whereby a three-stage RC network is obtained. The resistor R is preferably a chip component that can be easily mounted.

この実施形態において、第1発振器2の出力端子(位相比較器4の一方の入力端子4aに接続される端子)は、増幅器201の出力端子と初段の抵抗Rとの間から引き出されている。   In this embodiment, the output terminal of the first oscillator 2 (terminal connected to one input terminal 4a of the phase comparator 4) is drawn from between the output terminal of the amplifier 201 and the first-stage resistor R.

図4の等価回路図を参照して、この移相型発振器の発振条件について説明する。図4において、Aは増幅器201の電圧源であり、Rは増幅器201の出力抵抗である。また、Rは抵抗Rの抵抗値、CはキャパシタCの静電容量値として用いられている。Vは3段目のRC回路網の出力電圧、V,Vはそれぞれ第1段目,第2段目のRC回路網に生ずる電圧である。 With reference to the equivalent circuit diagram of FIG. 4, the oscillation conditions of the phase-shifting oscillator will be described. In FIG. 4, A v V 1 is a voltage source of the amplifier 201, and R 0 is an output resistance of the amplifier 201. R is a resistance value of the resistor R, and C is a capacitance value of the capacitor C. V 1 is an output voltage of the third stage RC network, and V 2 and V 3 are voltages generated in the first and second stage RC networks, respectively.

キルヒホッフの法則を用いて、振幅条件(電圧利得)と位相条件(発振周波数)を求める。キルヒホッフの法則によれば、電流I〜Iの関係は、次式(1),(2),(3)で表される。

Figure 0005409293
The amplitude condition (voltage gain) and phase condition (oscillation frequency) are obtained using Kirchhoff's law. According to Kirchhoff's law, the relationship between the currents I 1 to I 6 is expressed by the following equations (1), (2), and (3).
Figure 0005409293

したがって、各電流I〜Iの値は次のとおりとなる。

Figure 0005409293
Therefore, the values of the currents I 1 to I 6 are as follows.
Figure 0005409293

式(1),(2),(3)に各電流I〜Iの値を代入して、電圧V,V,Vについての方程式をたてると、次式(4),(5),(6)なる。

Figure 0005409293
Substituting the values of the currents I 1 to I 6 into the equations (1), (2), and (3), and formulating the voltages V 1 , V 2 , and V 3 , the following equations (4), (5), (6).
Figure 0005409293

これらを整理して、次式(7),(8),(9)を得る。

Figure 0005409293
These are arranged to obtain the following equations (7), (8), (9).
Figure 0005409293

式(7),(8),(9)によって構成される連立方程式は、右辺がすべて0であるから、これが意味のある解をもつには、次の行列式を0とおけばよい。

Figure 0005409293
Since the simultaneous equations constituted by the equations (7), (8), and (9) are all zero on the right side, in order to have a meaningful solution, the following determinant may be set to zero.
Figure 0005409293

これを展開して、実部と虚部とに整理して次式(10)とする。

Figure 0005409293
This is developed and organized into a real part and an imaginary part to obtain the following expression (10).
Figure 0005409293

これが発振条件の振幅条件と位相条件となる。次式(11)のように、式(10)の虚部を0とすると、次式(12)の位相条件(発振周波数)となる。

Figure 0005409293
This becomes the amplitude condition and phase condition of the oscillation condition. As shown in the following equation (11), when the imaginary part of the equation (10) is 0, the phase condition (oscillation frequency) of the following equation (12) is obtained.
Figure 0005409293

ここで、R≪Rならば、式(12)は次式(13)となる。

Figure 0005409293
Here, if R 0 << R, the expression (12) becomes the following expression (13).
Figure 0005409293

また、次式(14)に示すように式(10)の実部を0として、式(13)を代入すると、次式(15)に示す振幅条件(電圧増幅度)となる。

Figure 0005409293
As shown in the following equation (14), when the real part of the equation (10) is set to 0 and the equation (13) is substituted, the amplitude condition (voltage amplification factor) shown in the following equation (15) is obtained.
Figure 0005409293

ここで、R≪Rならば、式(15)は次式(16)となる。

Figure 0005409293
Here, if R 0 << R, Expression (15) becomes Expression (16) below.
Figure 0005409293

このようにして、移相型発振器の位相条件である発振周波数を式(13)より、また、振幅条件である電圧利得を式(16)より求めることができる。   In this way, the oscillation frequency that is the phase condition of the phase-shifting oscillator can be obtained from the equation (13), and the voltage gain that is the amplitude condition can be obtained from the equation (16).

本発明によれば、マイクロホンユニット1の固定極120を3分割し、その各固定極片に抵抗Rを接続し、このようにして形成されるRC回路網に増幅器201を接続することにより、マイクロホンユニット1内で第1発振器2としての移相型発振器を内蔵させることができる。   According to the present invention, the fixed pole 120 of the microphone unit 1 is divided into three parts, a resistor R is connected to each of the fixed pole pieces, and the amplifier 201 is connected to the RC network thus formed. A phase-shifting oscillator as the first oscillator 2 can be incorporated in the unit 1.

第1発振器2は、マイクロホンユニット1に入力される音圧に比例した周波数の音声信号を位相比較器4の一方の入力端子4aに与える。位相比較器4の他方の入力端子4bには、第2発振器3から上記音声信号に対する追従信号が与えられる。   The first oscillator 2 supplies an audio signal having a frequency proportional to the sound pressure input to the microphone unit 1 to one input terminal 4 a of the phase comparator 4. The other input terminal 4 b of the phase comparator 4 is given a follow-up signal for the audio signal from the second oscillator 3.

位相比較器4は、第1発振器2からの音声信号と第2発振器3からの追従信号の位相を比較し、追従信号に対して音声信号が位相進みを持つときに第1出力端子4uに第1制御信号S1を出力し、追従信号に対して音声信号が位相遅れを持つときに第2出力端子4dに第2制御信号S2を出力する。   The phase comparator 4 compares the phase of the audio signal from the first oscillator 2 and the follow-up signal from the second oscillator 3, and when the audio signal has a phase advance with respect to the follow-up signal, the phase comparator 4 outputs the first signal to the first output terminal 4u. 1 control signal S1 is output, and the second control signal S2 is output to the second output terminal 4d when the audio signal has a phase delay with respect to the follow-up signal.

この実施形態において、位相比較器4は、入力波形の立ち上がりで動作する位相周波数型比較器(Phase Frequency Comparator)であって、例えばモトローラ社製の集積回路MC4044などを使用することができる。   In this embodiment, the phase comparator 4 is a phase frequency comparator that operates at the rising edge of an input waveform, and for example, an integrated circuit MC4044 manufactured by Motorola or the like can be used.

位相比較器4は、その出力側に接続されるチャージポンプ5およびループフィルタ8とともに、第2発振器3の位相同期ループを構成している。チャージポンプ5は1対のFET6,7を含み、位相比較器4の第1出力端子4uには一方のFET6のゲート端子が接続され、第2出力端子4dには他方のFET7のゲート端子が接続されている。   The phase comparator 4 forms a phase locked loop of the second oscillator 3 together with the charge pump 5 and the loop filter 8 connected to the output side thereof. The charge pump 5 includes a pair of FETs 6 and 7. The gate terminal of one FET 6 is connected to the first output terminal 4u of the phase comparator 4, and the gate terminal of the other FET 7 is connected to the second output terminal 4d. Has been.

FET6のドレイン端子は、装置内電源Vccに接続されており、FET7のドレイン端子は接地されている。FET6,7の各ソース端子同士が接続されており、その接続点がチャージポンプ5の出力端子OUTで、この出力端子OUTがループフィルタ8を介して第2発振器3の制御端子に接続されている。   The drain terminal of the FET 6 is connected to the in-device power supply Vcc, and the drain terminal of the FET 7 is grounded. The source terminals of the FETs 6 and 7 are connected to each other, the connection point is the output terminal OUT of the charge pump 5, and this output terminal OUT is connected to the control terminal of the second oscillator 3 via the loop filter 8. .

追従信号に対して音声信号が位相進みを持つとき、第1出力端子4uに現れる第1制御信号S1により一方のFET6がオンとなり、装置内電源Vccから所定の電圧がループフィルタ8を介して第2発振器3の制御端子に加えられる。   When the audio signal has a phase advance with respect to the tracking signal, one FET 6 is turned on by the first control signal S1 appearing at the first output terminal 4u, and a predetermined voltage is supplied from the in-device power supply Vcc through the loop filter 8. 2 is added to the control terminal of the oscillator 3.

これに対して、追従信号に対して音声信号が位相遅れを持つとき、第2出力端子4dに現れる第1制御信号S2により他方のFET7がオンとなり、第2発振器3の制御端子側から所定の電圧が接地側に引き込まれる。このようにして、追従信号が音声信号に対して同位相となるように制御される。なお、この実施形態では、FET6,7にMOS型のものを用いているが、接合型FETであってもよい。   On the other hand, when the audio signal has a phase lag with respect to the follow-up signal, the other FET 7 is turned on by the first control signal S2 appearing at the second output terminal 4d, and a predetermined value is applied from the control terminal side of the second oscillator 3. Voltage is pulled to ground. In this way, the follow-up signal is controlled to be in phase with the audio signal. In this embodiment, MOS type FETs 6 and 7 are used, but junction type FETs may be used.

クロック発生器11のクロック出力端子は、二入力型の第1論理積回路12の一方の入力端子に接続され、また、同じく二入力型の第2論理積回路13の一方の入力端子にも接続されている。   The clock output terminal of the clock generator 11 is connected to one input terminal of the two-input type first AND circuit 12 and also connected to one input terminal of the two-input type second AND circuit 13. Has been.

第1論理積回路12の他方の入力端子には、位相比較器4の第1出力端子4uが接続され、第2論理積回路13の他方の入力端子には、位相比較器4の第2出力端子4dが接続されている。   The other input terminal of the first AND circuit 12 is connected to the first output terminal 4 u of the phase comparator 4, and the other input terminal of the second AND circuit 13 is connected to the second output of the phase comparator 4. Terminal 4d is connected.

第1論理積回路12の出力端子は、加減算計数器14の加算パルス入力端子14uに接続され、第2論理積回路13の出力端子は、加減算計数器14の減算パルス入力端子14dに接続されている。   The output terminal of the first AND circuit 12 is connected to the addition pulse input terminal 14u of the addition / subtraction counter 14, and the output terminal of the second AND circuit 13 is connected to the subtraction pulse input terminal 14d of the addition / subtraction counter 14. Yes.

次に、図5および図6を参照して、このコンデンサマイクロホンMの動作について説明する。例えば図5(a)に示すような音圧Wがマイクユニット1に入力されると、マイクユニット1の静電容量が変化し、その容量変化に応じて第1発振器2の発振周波数が変化する。   Next, the operation of the condenser microphone M will be described with reference to FIGS. For example, when a sound pressure W as shown in FIG. 5A is input to the microphone unit 1, the capacitance of the microphone unit 1 changes, and the oscillation frequency of the first oscillator 2 changes according to the change in capacitance. .

すなわち、第1発振器2にてマイクユニット1の静電容量が周波数に変換され、図5(b)に示す音声信号W1として位相比較器4の一方の入力端子4aに出力される。なお、図5(b)の縦軸は周波数軸、横軸は時間軸である。   That is, the capacitance of the microphone unit 1 is converted into a frequency by the first oscillator 2 and is output to one input terminal 4a of the phase comparator 4 as the audio signal W1 shown in FIG. In FIG. 5B, the vertical axis is the frequency axis, and the horizontal axis is the time axis.

位相比較器4の他方の入力端子4bには、第2発振器3から追従信号が入力され、図6(a)に音声信号W1と追従信号W2との関係を示す。位相比較器4において、音声信号W1と追従信号W2の位相が比較されるが、上記位相同期ループには第2発振器3の制御に要する伝搬時間があるため、追従信号W2が音声信号W1と同一の発振周波数となるには、時間差ΔTだけの時間がかかることになる。   A tracking signal is input from the second oscillator 3 to the other input terminal 4b of the phase comparator 4, and FIG. 6A shows the relationship between the audio signal W1 and the tracking signal W2. The phase comparator 4 compares the phases of the audio signal W1 and the tracking signal W2. However, since the phase-locked loop has a propagation time required for the control of the second oscillator 3, the tracking signal W2 is the same as the audio signal W1. It takes time corresponding to the time difference ΔT to reach the oscillation frequency.

図6(a)の例において、区間T1および区間T3では、音声信号W1の周波数が追従信号W2の周波数よりも大きいため、音声信号W1は追従信号W2に対して、位相進みを生じていることになる。   In the example of FIG. 6A, in the section T1 and the section T3, since the frequency of the audio signal W1 is higher than the frequency of the tracking signal W2, the audio signal W1 has a phase advance with respect to the tracking signal W2. become.

したがって、図6(b)に示すように、区間T1および区間T3では、位相比較器4の一方の出力端子4uのみから第1制御信号S1が出力される。この第1制御信号S1のパルス幅は位相差に比例して変化する。   Therefore, as shown in FIG. 6B, in the section T1 and the section T3, the first control signal S1 is output from only one output terminal 4u of the phase comparator 4. The pulse width of the first control signal S1 changes in proportion to the phase difference.

これに対して、区間T2では、音声信号W1の周波数が追従信号W2の周波数よりも小さいため、音声信号W1は追従信号W2に対して、位相遅れを生じていることになる。   On the other hand, in the section T2, since the frequency of the audio signal W1 is smaller than the frequency of the tracking signal W2, the audio signal W1 has a phase lag with respect to the tracking signal W2.

したがって、図6(c)に示すように、区間T2では、位相比較器4の他方の出力端子4dのみから第2制御信号S2が出力される。この第2制御信号S2も、位相遅れ量に応じてパルス幅を変化させている。   Therefore, as shown in FIG. 6C, in the section T2, the second control signal S2 is output only from the other output terminal 4d of the phase comparator 4. The second control signal S2 also changes the pulse width according to the phase delay amount.

このようにして、位相比較器4において、図5の入力音圧Wが音声信号W1と追従信号W2の位相差により、PWM(Pulse Width Modulation)され、位相差に応じたパルス幅の第1,第2制御信号S1,S2が出力される。   In this manner, in the phase comparator 4, the input sound pressure W in FIG. 5 is PWM (Pulse Width Modulation) by the phase difference between the audio signal W1 and the follow-up signal W2, and the first and first pulse widths corresponding to the phase difference are obtained. Second control signals S1 and S2 are output.

この第1,第2制御信号S1,S2により、チャージポンプ5のFET6,7がオンオフされ、チャージポンプ5の出力端子OUTには図7に示すような電圧V1が現れる。   The FETs 6 and 7 of the charge pump 5 are turned on and off by the first and second control signals S1 and S2, and a voltage V1 as shown in FIG. 7 appears at the output terminal OUT of the charge pump 5.

すなわち、第1制御信号S1が出力されている区間T1,T3においては、そのパルス幅に応じて電圧V1が階段状に上昇し、第2制御信号S2が出力されている区間T2においては、そのパルス幅に応じて電圧V1が階段状に減少する。   That is, in the sections T1 and T3 in which the first control signal S1 is output, the voltage V1 rises stepwise according to the pulse width, and in the section T2 in which the second control signal S2 is output, The voltage V1 decreases stepwise according to the pulse width.

ループフィルタ8により、電圧V1に含まれている高調波成分および雑音が除去され、第2発振器3の制御電圧CVとして入力される。これにより、第2発振器3は第1発振器2と同じ周波数で発振するように動作する。なお、第2発振器3には、モトローラ社製の集積回路MC4024などが例示される。   The harmonic component and noise included in the voltage V1 are removed by the loop filter 8 and input as the control voltage CV of the second oscillator 3. As a result, the second oscillator 3 operates to oscillate at the same frequency as the first oscillator 2. The second oscillator 3 is exemplified by an integrated circuit MC4024 manufactured by Motorola.

クロック発生器11は、図8(a)に示すように、第1,第2制御信号S1,S2の時間幅に比較して十分に短いパルス幅のクロックパルスCKを発生し、第1論理積回路12と第2論理積回路13とに入力している。   As shown in FIG. 8A, the clock generator 11 generates a clock pulse CK having a sufficiently short pulse width compared to the time widths of the first and second control signals S1 and S2, and the first logical product. The signal is input to the circuit 12 and the second AND circuit 13.

第1論理積回路12は、クロックパルスCKと進み位相時の第1制御信号S1との論理積を求めて、図8(b)に示すような加算パルス信号P1を加減算計数器14の加算パルス入力端子14uに与える。   The first AND circuit 12 obtains a logical product of the clock pulse CK and the first control signal S1 at the leading phase, and adds the addition pulse signal P1 as shown in FIG. This is given to the input terminal 14u.

また、第2論理積回路13は、クロックパルスCKと遅れ位相時の第2制御信号S2との論理積を求めて、図8(c)に示すような減算パルス信号P2を加減算計数器14の減算パルス入力端子14dに与える。   Further, the second AND circuit 13 obtains a logical product of the clock pulse CK and the second control signal S2 at the delayed phase, and generates a subtraction pulse signal P2 as shown in FIG. This is given to the subtraction pulse input terminal 14d.

すなわち、第1,第2論理積回路12,13によりPNM(Pulse Number Modulation)が行われ、第1,第2制御信号S1,S2のパルス幅がクロックパルスCKのパルス数に変換される。   That is, PNM (Pulse Number Modulation) is performed by the first and second AND circuits 12 and 13, and the pulse widths of the first and second control signals S1 and S2 are converted into the number of clock pulses CK.

加減算計数器(アップダウンカウンタ)14は、加算パルス信号P1と、減算パルス信号P2とに基づいて可逆的な加減算を行い、その音声データをビット端子MSB〜LSBからパラレルデータとして出力する。   The addition / subtraction counter (up / down counter) 14 performs reversible addition / subtraction based on the addition pulse signal P1 and the subtraction pulse signal P2, and outputs the audio data from the bit terminals MSB to LSB as parallel data.

なお、加減算計数器14は位相が変化する前の状態を保持し、位相変化が起こったときにのみアップもしくはダウンカウントする。また、加減算計数器14から出力される音声データは必要に応じてD/A変換された後、図示しない音声出力部に与えられる。   The adder / subtractor counter 14 keeps the state before the phase changes, and counts up or down only when the phase changes. Also, the audio data output from the adder / subtractor 14 is D / A converted as necessary, and then supplied to an audio output unit (not shown).

上記実施形態では、クロック発生器として水晶発振回路を用いているが、これに代えて、CR発振回路、LC発振回路、マルチバイブレータなどを用いてもよい。また、加減算計数器はマイクロプロセッサなどであってもよい。さらには、位相比較器4はアナログ型位相比較器であってもよいが、その場合には、出力信号を例えばA/D変換して論理積回路に入力することになる。   In the above embodiment, a crystal oscillation circuit is used as the clock generator, but a CR oscillation circuit, an LC oscillation circuit, a multivibrator, or the like may be used instead. The addition / subtraction counter may be a microprocessor or the like. Furthermore, the phase comparator 4 may be an analog type phase comparator. In this case, the output signal is A / D converted, for example, and input to the AND circuit.

また、上記実施形態では、固定極を3分割しているが、移相型発振器単体の場合、各RC回路網ごとに振動板と固定極とからなるキャパシタを割り当ててもよい。   In the above embodiment, the fixed pole is divided into three. However, in the case of a single phase-shifting oscillator, a capacitor including a diaphragm and a fixed pole may be assigned to each RC network.

1 マイクロホンユニット
2 第1発振器
3 第2発振器
4 位相比較器
4a,4b 入力端子
4u 第1出力端子
4d 第2出力端子
5 チャージポンプ
6,7 FET
8 ループフィルタ
11 クロック発生器
12 第1論理積回路
13 第2論理積回路
14 加減算計数器
14u 加算パルス入力端子
14d 減算パルス入力端子
110 振動板
120 固定極
121,122,123 固定極片
201 増幅器
C キャパシタ
R 抵抗
DESCRIPTION OF SYMBOLS 1 Microphone unit 2 1st oscillator 3 2nd oscillator 4 Phase comparator 4a, 4b Input terminal 4u 1st output terminal 4d 2nd output terminal 5 Charge pump 6, 7 FET
8 Loop filter 11 Clock generator 12 First AND circuit 13 Second AND circuit 14 Addition / subtraction counter 14u Addition pulse input terminal 14d Subtraction pulse input terminal 110 Diaphragm 120 Fixed pole 121, 122, 123 Fixed pole piece 201 Amplifier C Capacitor R Resistance

Claims (1)

スペーサリングを介して対向的に配置された振動板と固定極とを含み、入力音圧により静電容量が変化するマイクロホンユニットと、上記静電容量に応じて周波数が変化する音声信号を出力する第1発振器と、制御電圧に応じて周波数が変化する追従信号を出力する第2発振器と、上記音声信号と上記追従信号とを得て、上記追従信号に対して上記音声信号が位相進みを持つときに第1制御信号を出力し、位相遅れを持つときに第2制御信号を出力して、上記追従信号と上記音声信号とが同位相となるように上記制御電圧を制御する位相同期手段と、クロックパルスを発生するクロック発生器と、上記第1制御信号と上記クロックパルスとの論理積により加算パルス信号を出力する第1論理積回路と、上記第2制御信号と上記クロックパルスとの論理積により減算パルス信号を出力する第2論理積回路と、上記加算パルス信号と減算パルス信号とを計数して音声データ信号を出力する加減算計数器とを備えているコンデンサマイクロホンにおいて、
上記第1発振器が、上記マイクロホンユニットの出力信号を増幅する増幅器と、帰還回路として上記増幅器の出力側に接続された抵抗RとキャパシタCとからなる3段のRC回路網とを備える移相型発振器であり、
上記固定極が扇状をなす第1ないし第3固定極片に均等に3分割され、上記振動板と上記固定極との間で生成される3つの静電容量が上記RC回路網のキャパシタCとして用いられ、
上記増幅器が反転増幅器で、上記反転増幅器の出力端子と上記第1固定極片との間、上記第1固定極片と上記第2固定極片の間、上記第2固定極片と上記第3固定極片の間の各々に上記抵抗Rが接続され、上記第3固定極片が上記反転増幅器の入力端子に接続されて上記3段のRC回路網が構成されており、
上記反転増幅器の出力端子より、上記マイクロホンユニットの静電容量に応じて周波数が変化する音声信号が上記位相同期手段の一方の入力端子に与えられることを特徴とするコンデンサマイクロホン。
A microphone unit that includes a diaphragm and a fixed pole that are arranged to face each other via a spacer ring and whose capacitance changes according to the input sound pressure, and outputs an audio signal whose frequency changes according to the capacitance. A first oscillator, a second oscillator that outputs a follow-up signal whose frequency changes according to a control voltage, the sound signal and the follow-up signal are obtained, and the sound signal has a phase advance with respect to the follow-up signal. Phase synchronization means for outputting a first control signal at a time, outputting a second control signal when having a phase delay, and controlling the control voltage so that the follow-up signal and the audio signal have the same phase; A clock generator for generating a clock pulse, a first AND circuit for outputting an addition pulse signal by a logical product of the first control signal and the clock pulse, the second control signal and the clock pulse A second AND circuit for outputting a logical product by the subtraction pulse signal, the condenser microphone and a subtracting counter for outputting an audio data signal by counting the addition pulse signal and the subtraction pulse signal,
The first oscillator includes an amplifier that amplifies the output signal of the microphone unit, and a three-stage RC network including a resistor R and a capacitor C connected to the output side of the amplifier as a feedback circuit. An oscillator,
The fixed electrode is equally divided into three in the first to third stationary pole piece forms a fan-shaped, three electrostatic capacitance generated between the diaphragm and the respective fixed pole pieces of the RC network capacitor Used as C ,
The amplifier is an inverting amplifier, between the output terminal of the inverting amplifier and the first fixed pole piece, between the first fixed pole piece and the second fixed pole piece, the second fixed pole piece and the third fixed pole piece. The resistor R is connected to each of the fixed pole pieces, the third fixed pole piece is connected to the input terminal of the inverting amplifier, and the three-stage RC network is configured.
A condenser microphone, wherein an audio signal whose frequency changes in accordance with the capacitance of the microphone unit is applied to one input terminal of the phase synchronization means from an output terminal of the inverting amplifier .
JP2009264742A 2009-11-20 2009-11-20 Condenser microphone Expired - Fee Related JP5409293B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009264742A JP5409293B2 (en) 2009-11-20 2009-11-20 Condenser microphone

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009264742A JP5409293B2 (en) 2009-11-20 2009-11-20 Condenser microphone

Publications (2)

Publication Number Publication Date
JP2011109571A JP2011109571A (en) 2011-06-02
JP5409293B2 true JP5409293B2 (en) 2014-02-05

Family

ID=44232541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009264742A Expired - Fee Related JP5409293B2 (en) 2009-11-20 2009-11-20 Condenser microphone

Country Status (1)

Country Link
JP (1) JP5409293B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9654892B2 (en) 2015-05-15 2017-05-16 Kabushiki Kaisha Audio-Technica Condenser microphone

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10123103B1 (en) 2017-04-21 2018-11-06 Infineon Technologies Austria Ag Sigma delta modulator for sensors

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4383695B2 (en) * 2001-07-06 2009-12-16 株式会社オーディオテクニカ Condenser microphone
JP2004120418A (en) * 2002-09-26 2004-04-15 Aiphone Co Ltd Low-noise capacitor microphone
JP5060980B2 (en) * 2008-01-31 2012-10-31 株式会社オーディオテクニカ Condenser microphone unit and its fixed pole

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9654892B2 (en) 2015-05-15 2017-05-16 Kabushiki Kaisha Audio-Technica Condenser microphone

Also Published As

Publication number Publication date
JP2011109571A (en) 2011-06-02

Similar Documents

Publication Publication Date Title
JP4368219B2 (en) Crystal oscillator, oscillation method and heater
KR20120042861A (en) Angular velocity sensor, and synchronous detection circuit used therein
US7394325B2 (en) Voltage-controlled oscillator circuit and PLL circuit
JP6474130B2 (en) Condenser microphone
JP4383695B2 (en) Condenser microphone
JP2016046544A (en) Switching circuit, audio amplifier integration circuit, electronic apparatus, driving method of electroacoustic conversion element
JP2010200289A (en) Reference frequency control circuit
JP5409293B2 (en) Condenser microphone
JP4933635B2 (en) PLL circuit
JP2004023109A (en) Oscillation circuit and semiconductor integrated circuit
JP2002515664A (en) Integrated circuit including oscillator
JP4603730B2 (en) Condenser microphone
JP4699402B2 (en) Oscillator and frequency synthesizer
JP2005236600A (en) High frequency 2 multiplication circuit
JP2009272734A (en) Piezoelectric oscillator
JP6505371B2 (en) Oscillator
JP2013197836A (en) Oscillator and electronic apparatus
JP5398467B2 (en) Condenser microphone
JP2016189564A (en) Oscillation device
JP2008507176A (en) Modulator with dual frequency oscillator and synthesizer
FI111574B (en) Integrated temperature compensated crystal oscillator circuit
JP5265486B2 (en) PLL circuit
JPH05129833A (en) Oscillation circuit
US20060220712A1 (en) Frequency double circuit
JPH09321582A (en) Ring oscillator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131105

LAPS Cancellation because of no payment of annual fees