JP5382048B2 - Differential signal failure detection apparatus and differential signal failure detection method - Google Patents

Differential signal failure detection apparatus and differential signal failure detection method Download PDF

Info

Publication number
JP5382048B2
JP5382048B2 JP2011083260A JP2011083260A JP5382048B2 JP 5382048 B2 JP5382048 B2 JP 5382048B2 JP 2011083260 A JP2011083260 A JP 2011083260A JP 2011083260 A JP2011083260 A JP 2011083260A JP 5382048 B2 JP5382048 B2 JP 5382048B2
Authority
JP
Japan
Prior art keywords
signal
waveform
failure
differential signal
failure detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011083260A
Other languages
Japanese (ja)
Other versions
JP2012222416A (en
Inventor
弘光 池羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2011083260A priority Critical patent/JP5382048B2/en
Publication of JP2012222416A publication Critical patent/JP2012222416A/en
Application granted granted Critical
Publication of JP5382048B2 publication Critical patent/JP5382048B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、容量結合された高速差動信号伝送に関し、詳しくはその差動信号の故障を検出するための差動信号故障検出装置等に関する。   The present invention relates to capacitively coupled high-speed differential signal transmission, and more particularly to a differential signal failure detection device and the like for detecting a failure of the differential signal.

容量結合はＡＣカップリングとも呼ばれる。容量結合された高速差動信号伝送としては、ＳＡＳ、ＰＣＩ−Ｅｘｐｒｅｓｓなどが知られている。ＳＡＳとは、ＳＣＳＩ（Small Computer System Interface）の高速シリアル伝送規格である。ＰＣＩ−Ｅｘｐｒｅｓｓとは、ＰＣＩ（Peripheral Component Interconnect）の高速シリアル伝送規格である。   Capacitive coupling is also called AC coupling. Known examples of capacitively coupled high-speed differential signal transmission include SAS and PCI-Express. SAS is a small computer system interface (SCSI) high-speed serial transmission standard. PCI-Express is a PCI (Peripheral Component Interconnect) high-speed serial transmission standard.

図５は、関連技術における高速差動信号伝送装置を示す回路図である。以下、この図面に基づき説明する。   FIG. 5 is a circuit diagram showing a high-speed differential signal transmission device in the related art. Hereinafter, description will be given based on this drawing.

高速差動信号伝送装置９０は、送信バッファ９１、受信バッファ９２、伝送線路９３ａ，９３ｂ、送信側のＡＣカップリングコンデンサ９４ａ，９４ｂ、受信側のＡＣカップリングコンデンサ９５ａ，９５ｂ、故障検出回路９６などから構成されている。伝送線路９３ａ，９３ｂには、互いに逆位相となる二つの信号Ａ，Ｂがそれぞれ伝送される。送信バッファ９１は、伝送線路９３ａ，９３ｂの送信端に設けられ、信号Ａ，Ｂを送信する。受信バッファ９２は、伝送線路９３ａ，９３ｂの受信端に設けられ、信号Ａ，Ｂを受信する。ＡＣカップリングコンデンサ９４ａ，９４ｂ，９５ａ，９５ｂは、伝送線路９３ａ，９３ｂの受信側及び送信側に設けられ、信号Ａ，Ｂに含まれる直流成分を遮断する。故障検出回路９６は、受信バッファ９２の出力側に設けられ、送信バッファ９１から受信バッファ９２までのどこかで故障が発生したことを検出する。   The high-speed differential signal transmission device 90 includes a transmission buffer 91, a reception buffer 92, transmission lines 93a and 93b, transmission-side AC coupling capacitors 94a and 94b, reception-side AC coupling capacitors 95a and 95b, a failure detection circuit 96, and the like. It is composed of Two signals A and B having opposite phases are transmitted to the transmission lines 93a and 93b, respectively. The transmission buffer 91 is provided at the transmission end of the transmission lines 93a and 93b, and transmits signals A and B. The reception buffer 92 is provided at the reception ends of the transmission lines 93a and 93b and receives the signals A and B. AC coupling capacitors 94a, 94b, 95a, and 95b are provided on the reception side and transmission side of transmission lines 93a and 93b, respectively, and block DC components included in signals A and B. The failure detection circuit 96 is provided on the output side of the reception buffer 92 and detects that a failure has occurred anywhere from the transmission buffer 91 to the reception buffer 92.

特開２００３−１６７７９６号公報Japanese Patent Laid-Open No. 2003-167796 特開平８−４３４７２号公報JP-A-8-43472

しかしながら、関連技術では、受信バッファ９２の先の故障検出回路９６でしか、故障を検出していなかった。そのため、せっかく故障を検出しても、その故障が送信端で発生したのか受信端で発生したのかを判断することができなかった。   However, in the related art, the failure is detected only by the failure detection circuit 96 ahead of the reception buffer 92. Therefore, even if a failure is detected, it has not been possible to determine whether the failure has occurred at the transmitting end or the receiving end.

つまり、関連技術の高速差動信号伝送装置９０では、送信端と受信端とが一対一に接続されており、かつ、受信端でしか経路故障（伝送エラー）を検出できなかった。そのため、送信端の障害で伝送エラーとなったのか、受信端の障害で伝送エラーとなったのか、という被疑判断が明確にできなかった。その結果、伝送エラーによる被疑の特定、すなわち送信端であるか受信端であるかの被疑判断ができず、これにより双方を交換する場合が多かった。   That is, in the related art high-speed differential signal transmission apparatus 90, the transmission end and the reception end are connected one-to-one, and a path failure (transmission error) can be detected only at the reception end. Therefore, it has not been possible to clearly determine whether the transmission end has caused a transmission error or the receiving end has caused a transmission error. As a result, the identification of the suspicion due to the transmission error, that is, the suspicion determination as to whether it is the transmitting end or the receiving end cannot be performed, and thus both are often exchanged.

また、特許文献１、２には、伝送線路の障害を検出する装置が開示されているが、いずれも極めて複雑な構成であった。   Further, Patent Documents 1 and 2 disclose a device for detecting a failure in a transmission line, but both have extremely complicated configurations.

そこで、本発明の目的は、故障箇所が送信端であるか受信端であるかを容易に特定し得る差動信号故障検出装置等を提供することである。   Accordingly, an object of the present invention is to provide a differential signal failure detection device and the like that can easily identify whether a failure location is a transmission end or a reception end.

本発明に係る差動信号故障検出装置は、
互いに逆位相となる二つの信号がそれぞれ伝送される第一及び第二の伝送線路について、故障を検出する差動信号故障検出装置であって、
前記第一及び第二の伝送線路を流れる前記信号の対称性を示す波形を生成する波形生成手段と、
この波形生成手段で生成された前記波形の異常を検出する異常検出手段と、
この異常検出手段で検出された異常に基づいて前記第一及び第二の伝送線路における故障を判定する故障判定手段と、
を備えたことを特徴とする。 The differential signal failure detection apparatus according to the present invention is
A differential signal failure detection device that detects a failure for the first and second transmission lines through which two signals having opposite phases to each other are transmitted,
Waveform generating means for generating a waveform indicating the symmetry of the signal flowing through the first and second transmission lines;
An abnormality detecting means for detecting an abnormality of the waveform generated by the waveform generating means;
Failure determination means for determining a failure in the first and second transmission lines based on the abnormality detected by the abnormality detection means,
It is provided with.

本発明に係る差動信号故障検出方法は、
互いに逆位相となる二つの信号がそれぞれ伝送される第一及び第二の伝送線路について、故障を検出する差動信号故障検出方法であって、
前記第一及び第二の伝送線路を流れる前記信号の対称性を示す波形を生成し、
生成された前記波形の異常を検出し、
検出された前記異常に基づいて前記第一及び第二の伝送線路における故障を判定する、
ことを特徴とする。 The differential signal failure detection method according to the present invention includes:
A differential signal failure detection method for detecting a failure for the first and second transmission lines through which two signals having opposite phases to each other are transmitted,
Generating a waveform indicative of symmetry of the signal flowing through the first and second transmission lines;
Detecting an abnormality in the generated waveform,
Determining a failure in the first and second transmission lines based on the detected abnormality;
It is characterized by that.

本発明によれば、信号の対称性の崩れを利用することにより、伝送線路の途中で故障を検出しているので、故障箇所が送信端であるか受信端であるかを容易に判断できる。   According to the present invention, since the failure is detected in the middle of the transmission line by utilizing the breaking of the symmetry of the signal, it can be easily determined whether the failure point is the transmission end or the reception end.

本発明の一実施形態に係る差動信号故障検出装置を示す回路図である。1 is a circuit diagram showing a differential signal failure detection apparatus according to an embodiment of the present invention. 本発明の一実施形態に係る差動信号故障検出方法を示す流れ図である。3 is a flowchart illustrating a differential signal failure detection method according to an embodiment of the present invention. 図１の差動信号故障検出装置における各信号の正常時の波形を示すグラフである。It is a graph which shows the waveform at the time of normal of each signal in the differential signal failure detection apparatus of FIG. 図１の差動信号故障検出装置における各信号の異常時の波形を示すグラフである。It is a graph which shows the waveform at the time of abnormality of each signal in the differential signal failure detection apparatus of FIG. 関連技術における高速差動信号伝送装置を示す回路図である。It is a circuit diagram which shows the high-speed differential signal transmission apparatus in related technology.

以下、添付図面を参照しながら、本発明を実施するための形態（以下「実施形態」という。）について説明する。   DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention (hereinafter referred to as “embodiments”) will be described with reference to the accompanying drawings.

図１は、本発明の一実施形態に係る差動信号故障検出装置を示す回路図である。以下、この図面に基づき説明する。なお、図１において、図５に示した構成要素については同一の符号を用いることにする。   FIG. 1 is a circuit diagram showing a differential signal failure detection apparatus according to an embodiment of the present invention. Hereinafter, description will be given based on this drawing. In FIG. 1, the same reference numerals are used for the components shown in FIG.

本実施形態の差動信号故障検出装置１０は、互いに逆位相となる二つの信号Ａ，Ｂがそれぞれ伝送される第一及び第二の伝送線路９３ａ，９３ｂについて故障を検出するものであり、波形生成手段２０、異常検出手段３０及び故障判定手段４０を備えている。波形生成手段２０は、伝送線路９３ａ，９３ｂを流れる信号Ａ，Ｂの対称性を示す波形（信号Ｃ）を生成する。異常検出手段３０は、波形生成手段２０で生成された波形（信号Ｃ）の異常（信号Ｅ）を検出する。故障判定手段４０は、異常検出手段３０で検出された異常（信号Ｅ）に基づいて伝送線路９３ａ，９３ｂにおける故障を判定する。   The differential signal failure detection apparatus 10 according to the present embodiment detects a failure in the first and second transmission lines 93a and 93b through which two signals A and B having opposite phases are transmitted. A generation unit 20, an abnormality detection unit 30, and a failure determination unit 40 are provided. The waveform generation means 20 generates a waveform (signal C) indicating the symmetry of the signals A and B flowing through the transmission lines 93a and 93b. The abnormality detection unit 30 detects an abnormality (signal E) in the waveform (signal C) generated by the waveform generation unit 20. The failure determination means 40 determines a failure in the transmission lines 93a and 93b based on the abnormality (signal E) detected by the abnormality detection means 30.

正常時の信号Ａ，Ｂは、互いに逆位相となるため、対称な波形である。何らかの理由でこの対称性が崩れると、差動信号故障検出装置１０は伝送線路９３ａ，９３ｂにおいて故障が発生したと判定する。つまり、受信側ではなく送信側の故障であると判定できる。また、故障検出回路９６から故障を示す信号（信号Ｉ）が出力され、差動信号故障検出装置１０から故障を示す信号（信号Ｈ）が出力されない場合は、受信側の故障であると判定できる。   Since the signals A and B at the normal time have opposite phases, they have a symmetrical waveform. If this symmetry is broken for some reason, the differential signal failure detection apparatus 10 determines that a failure has occurred in the transmission lines 93a and 93b. That is, it can be determined that the failure is not on the reception side but on the transmission side. If the failure detection circuit 96 outputs a signal indicating a failure (signal I) and the differential signal failure detection device 10 does not output a signal indicating a failure (signal H), it can be determined that the failure is on the receiving side. .

例えば、波形生成手段２０は、対称性を示す波形として、伝送線路９３ａ，９３ｂを流れる信号Ａ，Ｂの重畳波形（信号Ｃ）を生成する。このとき、異常検出手段３０は、波形生成手段２０で生成された重畳波形（信号Ｃ）の積分値（信号Ｅ）を得ることにより、重畳波形（信号Ｃ）の異常を検出する。故障判定手段４０は、異常検出手段３０で得られた積分値（信号Ｅ）が閾値Ｖthを越えた場合に、伝送線路９３ａ，９３ｂにおいて故障が発生したと判定する。   For example, the waveform generation means 20 generates a superimposed waveform (signal C) of the signals A and B flowing through the transmission lines 93a and 93b as a waveform indicating symmetry. At this time, the abnormality detection unit 30 detects an abnormality of the superimposed waveform (signal C) by obtaining an integral value (signal E) of the superimposed waveform (signal C) generated by the waveform generation unit 20. The failure determination means 40 determines that a failure has occurred in the transmission lines 93a and 93b when the integrated value (signal E) obtained by the abnormality detection means 30 exceeds the threshold value Vth.

次に、各手段の具体例について説明する。   Next, specific examples of each means will be described.

波形生成手段２０は、伝送線路９３ａに流れる信号Ａを取り出す第一の抵抗器２１ａと、伝送線路９３ｂに流れる信号Ｂを取り出す第二の抵抗器２１ｂと、抵抗器２１ａから取り出された信号Ａと抵抗器２１ｂから取り出された信号Ｂとの重畳波形（信号Ｃ）を生成するインダクタ２２と、を有する。   The waveform generation means 20 includes a first resistor 21a that extracts a signal A that flows through the transmission line 93a, a second resistor 21b that extracts a signal B that flows through the transmission line 93b, and a signal A that is extracted from the resistor 21a. And an inductor 22 that generates a superimposed waveform (signal C) with the signal B extracted from the resistor 21b.

異常検出手段３０は、波形生成手段２０で生成された重畳波形に相当する電圧（信号Ｃ）と基準電圧Ｖrefとの差に相当する差電圧（信号Ｄ）を出力するオペアンプ３１と、オペアンプ３１から出力された差電圧（信号Ｄ）のみを出力するダイオード３２と、ダイオード３２によって充電され積分値に相当する電圧（信号Ｅ）を保持するコンデンサ３３と、を有する。   The abnormality detection means 30 includes an operational amplifier 31 that outputs a difference voltage (signal D) corresponding to the difference between the voltage (signal C) corresponding to the superimposed waveform generated by the waveform generation means 20 and the reference voltage Vref, and the operational amplifier 31. It includes a diode 32 that outputs only the output differential voltage (signal D), and a capacitor 33 that is charged by the diode 32 and holds a voltage (signal E) corresponding to an integral value.

故障判定手段４０は、異常検出手段３０で得られた積分値（信号Ｅ）と閾値Ｖthとの大小関係を出力するバッファ４１と、積分値（信号Ｅ）が閾値Ｖthを越えたことをバッファ４１が出力した場合に、故障を示す判定信号（信号Ｈ）を出力するとともに、コンデンサ３３を放電するための放電信号（信号Ｇ）を出力する判定部４２と、判定部４２から出力された放電信号（信号Ｇ）に基づいてコンデンサ３３を放電するトランジスタ４３と、を有する。   The failure determination means 40 outputs a buffer 41 that outputs the magnitude relationship between the integral value (signal E) obtained by the abnormality detection means 30 and the threshold value Vth, and indicates that the integral value (signal E) has exceeded the threshold value Vth. Output a determination signal (signal H) indicating a failure and a discharge signal (signal G) for discharging the capacitor 33, and a discharge signal output from the determination unit 42. And a transistor 43 that discharges the capacitor 33 based on (signal G).

次に、各素子の接続関係について説明する。   Next, the connection relationship of each element will be described.

波形生成手段２０は、抵抗器２１ａ，２１ｂと、インダクタ２２と、接続点２３と、接地点２４とを有する。抵抗器２１ａは一端２１１ａが伝送線路９３ａに接続され、抵抗器２１ｂは一端２１１ｂが伝送線路９３ｂに接続されている。抵抗器２１ａの他端２１２ａと抵抗器２１ｂの他端２１２ｂとが、接続点２３に接続されている。インダクタ２２は、一端２２１が接続点２３に接続され、他端２２２が接地点２４に接続されている。   The waveform generation means 20 includes resistors 21a and 21b, an inductor 22, a connection point 23, and a ground point 24. The resistor 21a has one end 211a connected to the transmission line 93a, and the resistor 21b has one end 211b connected to the transmission line 93b. The other end 212 a of the resistor 21 a and the other end 212 b of the resistor 21 b are connected to the connection point 23. The inductor 22 has one end 221 connected to the connection point 23 and the other end 222 connected to the ground point 24.

異常検出手段３０は、オペアンプ３１と、ダイオード３２と、コンデンサ３３と、接地点３４とを有する。オペアンプ３１は、接続点２３の電圧（信号Ｃ）と基準電圧Ｖrefとをそれぞれ入力する二つの入力端子３１＋，３１−、及び、入力端子３１＋，３１−から入力した電圧の差に相当する電圧（信号Ｄ）を出力する出力端子３１２を含む。ダイオード３２は、アノード３２１が出力端子３１２に接続されている。コンデンサ３３は、一端３３１がダイオード３２のカソード３２２に接続され、他端３３２が接地点３４に接続されている。   The abnormality detection unit 30 includes an operational amplifier 31, a diode 32, a capacitor 33, and a ground point 34. The operational amplifier 31 has a voltage (corresponding to a difference between two input terminals 31+ and 31− that input a voltage at the connection point 23 (signal C) and a reference voltage Vref, and a voltage input from the input terminals 31+ and 31− ( An output terminal 312 for outputting a signal D). The diode 32 has an anode 321 connected to the output terminal 312. The capacitor 33 has one end 331 connected to the cathode 322 of the diode 32 and the other end 332 connected to the ground point 34.

故障判定手段４０は、バッファ４１と、判定部４２と、トランジスタ４３と、接地点４４とを有する。バッファ４１は、異常検出手段３０で得られた積分値（信号Ｅ）を入力する入力端子４１１、及び、積分値（信号Ｅ）と閾値Ｖthとの大小関係を示す信号Ｆを出力する出力端子４１２を含む。判定部４２は、出力端子４１２から信号Ｆを入力し、信号Ｆが「信号Ｅ＞閾値Ｖth」を示した場合に、故障を示す判定信号（信号Ｈ）を出力するとともに、コンデンサ３３を放電するための放電信号（信号Ｇ）を出力する。トランジスタ４３は、ゲート４３ｇが放電信号（信号Ｇ）を入力し、ドレイン４３ｄがコンデンサ３３の一端３３１に接続され、ソース４３ｓが接地点４４に接続されている。判定部４２は、例えばバッファやマイクロコンピュータ及びそのプログラムで実現することができる。   The failure determination unit 40 includes a buffer 41, a determination unit 42, a transistor 43, and a ground point 44. The buffer 41 has an input terminal 411 for inputting the integral value (signal E) obtained by the abnormality detection means 30, and an output terminal 412 for outputting a signal F indicating the magnitude relationship between the integral value (signal E) and the threshold value Vth. including. When the signal F is input from the output terminal 412 and the signal F indicates “signal E> threshold Vth”, the determination unit 42 outputs a determination signal (signal H) indicating a failure and discharges the capacitor 33. Discharge signal (signal G) is output. In the transistor 43, the gate 43 g receives a discharge signal (signal G), the drain 43 d is connected to one end 331 of the capacitor 33, and the source 43 s is connected to the ground point 44. The determination unit 42 can be realized by, for example, a buffer, a microcomputer, and its program.

図２は、本発明の一実施形態に係る差動信号故障検出方法を示す流れ図である。以下、図１及び図２に基づき、本実施形態の差動信号故障検出方法を説明する。   FIG. 2 is a flowchart showing a differential signal failure detection method according to an embodiment of the present invention. Hereinafter, the differential signal failure detection method of this embodiment will be described with reference to FIGS. 1 and 2.

本実施形態の差動信号故障検出方法は、差動信号故障検出装置１０の動作を方法の発明として捉えたものであり、差動信号故障検出装置１０と同様の効果を奏する。すなわち、本実施形態の差動信号故障検出方法は、互いに逆位相となる二つの信号Ａ，Ｂがそれぞれ伝送される第一及び第二の伝送線路９３ａ，９３ｂについて、故障を検出する差動信号故障検出方法であって、次の三つのステップを基本的に含む。まず、伝送線路９３ａ，９３ｂを流れる信号Ａ，Ｂの対称性を示す波形（信号Ｃ）を生成する（ステップ５１）。続いて、生成された波形（信号Ｃ）の異常（信号Ｅ）を検出する（ステップ５２）。最後に、検出された異常（信号Ｅ）に基づいて伝送線路９３ａ，９３ｂにおける故障を判定する（ステップ５３）。   The differential signal failure detection method of the present embodiment captures the operation of the differential signal failure detection device 10 as a method invention, and has the same effects as the differential signal failure detection device 10. That is, the differential signal failure detection method of the present embodiment is a differential signal for detecting a failure in the first and second transmission lines 93a and 93b through which two signals A and B having opposite phases are transmitted. A fault detection method basically includes the following three steps. First, a waveform (signal C) indicating the symmetry of the signals A and B flowing through the transmission lines 93a and 93b is generated (step 51). Subsequently, an abnormality (signal E) in the generated waveform (signal C) is detected (step 52). Finally, a failure in the transmission lines 93a and 93b is determined based on the detected abnormality (signal E) (step 53).

例えば、ステップ５１では、対称性を示す波形として、伝送線路９３ａ，９３ｂを流れる信号Ａ，Ｂの重畳波形（信号Ｃ）を生成する。このとき、ステップ５２では、ステップ５１で生成された重畳波形（信号Ｃ）の積分値（信号Ｅ）を得ることにより、重畳波形（信号Ｃ）の異常を検出する。ステップ５３では、ステップ５２で得られた積分値（信号Ｅ）が閾値Ｖthを越えた場合に、伝送線路９３ａ，９３ｂにおいて故障が発生したと判定する。   For example, in step 51, a superimposed waveform (signal C) of signals A and B flowing through the transmission lines 93a and 93b is generated as a waveform indicating symmetry. At this time, in step 52, an abnormality of the superimposed waveform (signal C) is detected by obtaining an integrated value (signal E) of the superimposed waveform (signal C) generated in step 51. In step 53, when the integrated value (signal E) obtained in step 52 exceeds the threshold value Vth, it is determined that a failure has occurred in the transmission lines 93a and 93b.

次に、各ステップの具体例について説明する。   Next, a specific example of each step will be described.

ステップ５１では、伝送線路９３ａに流れる信号Ａを第一の抵抗器２１ａを介して取り出すとともに、伝送線路９３ｂに流れる信号Ｂを第二の抵抗器２１ｂを介して取り出し、抵抗器２１ａから取り出された信号Ａと抵抗器２１ｂから取り出された信号Ｂとの重畳波形（信号Ｃ）をインダクタ２２を介して生成する。   In step 51, the signal A flowing through the transmission line 93a is taken out via the first resistor 21a, and the signal B flowing through the transmission line 93b is taken out via the second resistor 21b and taken out from the resistor 21a. A superimposed waveform (signal C) of the signal A and the signal B extracted from the resistor 21 b is generated via the inductor 22.

ステップ５２では、ステップ５１で生成された重畳波形に相当する電圧（信号Ｃ）と基準電圧Ｖrefとの差に相当する差電圧（信号Ｄ）をオペアンプ３１を介して出力し、オペアンプ３１から出力された差電圧（信号Ｄ）のみをダイオード３２を介して出力し、ダイオード３２によってコンデンサ３３を充電し、積分値に相当する電圧（信号Ｅ）をコンデンサ３３を介して保持する。   In step 52, a differential voltage (signal D) corresponding to the difference between the voltage (signal C) corresponding to the superimposed waveform generated in step 51 and the reference voltage Vref is output via the operational amplifier 31 and output from the operational amplifier 31. Only the difference voltage (signal D) is output through the diode 32, the capacitor 33 is charged by the diode 32, and the voltage (signal E) corresponding to the integral value is held through the capacitor 33.

ステップ５３では、ステップ５２で得られた積分値（信号Ｅ）と閾値Ｖthとの大小関係をバッファ４１を介して出力し、積分値（信号Ｅ）が閾値Ｖthを越えたことをバッファ４１が出力した場合に、故障を示す判定信号（信号Ｈ）を判定部４２を介して出力するとともに、コンデンサ３３を放電するための放電信号（信号Ｇ）を判定部４２を介して出力し、判定部４２から出力された放電信号（信号Ｇ）に基づいてコンデンサ３３をトランジスタ４３を介して放電する。   In step 53, the magnitude relationship between the integral value (signal E) obtained in step 52 and the threshold value Vth is output via the buffer 41, and the buffer 41 outputs that the integral value (signal E) exceeds the threshold value Vth. In this case, a determination signal (signal H) indicating a failure is output via the determination unit 42, and a discharge signal (signal G) for discharging the capacitor 33 is output via the determination unit 42. The capacitor 33 is discharged through the transistor 43 on the basis of the discharge signal (signal G) output from.

以下、本実施形態の差動信号故障検出装置１０について更に詳しく説明する。   Hereinafter, the differential signal failure detection apparatus 10 of the present embodiment will be described in more detail.

差動信号故障検出装置１０は、抵抗器２１ａ，２１ｂ、インダクタ２２、オペアンプ３１、ダイオード３２、コンデンサ３３、バッファ４１、判定部４２、トランジスタ４３などから構成される。   The differential signal failure detection apparatus 10 includes resistors 21a and 21b, an inductor 22, an operational amplifier 31, a diode 32, a capacitor 33, a buffer 41, a determination unit 42, a transistor 43, and the like.

抵抗器２１ａ，２１ｂは、送信バッファ９１と受信バッファ９２とＡＣカップリングコンデンサ９４ａ，９４ｂ，９５ａ，９５ｂとが付設された差動信号の伝送線路９３ａ，９３ｂに対して、差動信号の波形に影響を与えない程度に高い抵抗値を有する。インダクタ２２は、伝送線路９３ａ，９３ｂの重畳波形をグランド（接地）レベルを中心に振幅させる。オペアンプ３１は、差動信号の電圧振幅の対称性が崩れたことを検出する。ダイオード３２及びコンデンサ３３は、オペアンプ３１の出力を積分する。バッファ４１は、積分された電位をデジタルロジック（１／０）に変換する。判定部４２は、バッファ４１の出力より伝送エラーが発生したことを判定する。トランジスタ４３は、ＦＥＴ（Field Effect Transistor）であり、判定部４２による伝送エラー判定後に、コンデンサ３３に蓄積された電荷を放電する。   Resistors 21a and 21b have differential signal waveforms with respect to differential signal transmission lines 93a and 93b provided with transmission buffer 91, reception buffer 92, and AC coupling capacitors 94a, 94b, 95a, and 95b. It has a resistance value high enough not to affect it. The inductor 22 amplifies the superimposed waveform of the transmission lines 93a and 93b around the ground (ground) level. The operational amplifier 31 detects that the symmetry of the voltage amplitude of the differential signal is broken. The diode 32 and the capacitor 33 integrate the output of the operational amplifier 31. The buffer 41 converts the integrated potential into digital logic (1/0). The determination unit 42 determines from the output of the buffer 41 that a transmission error has occurred. The transistor 43 is a field effect transistor (FET), and discharges the electric charge accumulated in the capacitor 33 after the transmission error is determined by the determination unit 42.

伝送線路９３ａ，９３ｂの差動信号（信号Ａ，Ｂ）は、抵抗器２１ａ，２１ｂ及びインダクタ２２を介して信号Ｃとなる。信号Ｃは、高周波成分を取り除くローパスフィルタとしてのインダクタ２２と、オペアンプ３１のプラス側の入力端子３１＋とに供給される。インダクタ２２の他方はグランドに接地される。オペアンプ３１のマイナス側の入力端子３１−には、ノイズの影響を受けないレベルに設定された基準電圧Ｖrefに接続される。オペアンプ３１から出力された信号Ｄは、ダイオード３２のアノード３２１に供給される。ダイオード３２のカソード３２２から出力された信号Ｅは、コンデンサ３３とバッファ４１の入力端子４１１とトランジスタ４３のドレイン４３ｄに供給される。また、コンデンサ３３の他方は接地される。バッファ４１から出力された信号Ｆは、判定部４２に供給される。トランジスタ４３のソース４３ｓはグランドに接地される。トランジスタ４３のゲート４３ｇには、判定部４２から信号Ｇが印加される。   The differential signals (signals A and B) of the transmission lines 93a and 93b become a signal C through the resistors 21a and 21b and the inductor 22. The signal C is supplied to an inductor 22 as a low-pass filter that removes high-frequency components and a positive-side input terminal 31+ of the operational amplifier 31. The other of the inductors 22 is grounded. The negative input terminal 31- of the operational amplifier 31 is connected to a reference voltage Vref set to a level not affected by noise. The signal D output from the operational amplifier 31 is supplied to the anode 321 of the diode 32. A signal E output from the cathode 322 of the diode 32 is supplied to the capacitor 33, the input terminal 411 of the buffer 41, and the drain 43 d of the transistor 43. The other side of the capacitor 33 is grounded. The signal F output from the buffer 41 is supplied to the determination unit 42. The source 43s of the transistor 43 is grounded. A signal G is applied from the determination unit 42 to the gate 43 g of the transistor 43.

図３は、差動信号故障検出装置１０における信号Ａ〜Ｆの正常時の波形を示すグラフである。図４は、差動信号故障検出装置１０における信号Ａ〜Ｆの異常時の波形を示すグラフである。以下、図１乃至図４に基づき、差動信号故障検出装置の動作を詳しく説明する。   FIG. 3 is a graph showing the normal waveforms of the signals A to F in the differential signal failure detection apparatus 10. FIG. 4 is a graph showing waveforms when signals A to F are abnormal in the differential signal failure detection apparatus 10. Hereinafter, the operation of the differential signal failure detection apparatus will be described in detail with reference to FIGS.

図３は正常に動作しているときの信号Ａ〜Ｆの波形であり、図４は異常（故障）のときの信号Ａ〜Ｆの波形を示す図である。信号Ａ〜Ｆは、正常時のときをＡ１〜Ｆ１として「１」を付して示し、異常時のときをＡ２〜Ｆ２として「２」を付して示す。   FIG. 3 shows the waveforms of the signals A to F when operating normally, and FIG. 4 is a diagram showing the waveforms of the signals A to F when there is an abnormality (failure). The signals A to F are indicated with “1” as A1 to F1 when normal, and indicated with “2” as A2 to F2 when abnormal.

まず、図３を参照して正常時の動作を説明する。送信バッファ９１から出力された信号Ａ１，Ｂ１は、図示するように互いに反転する波形となる。これらの信号Ａ１，Ｂ１が抵抗器２１ａ，２１ｂを介してワイヤードされるため、信号Ｃ１はグランドレベルの波形となる。また、インダクタ２２は、ローパスフィルタであり、信号Ｃ１に含まれる必要のない高周波成分を取り除く役割を持つ。信号Ｃ１がオペアンプ３１のプラス側に入力され、ノイズの影響を受けないレベルに設定された基準電圧Ｖrefがオペアンプ３１のマイナス側に入力されると、オペアンプ３１が出力する信号Ｄ１はグランドレベルの波形となる。信号Ｄ１がグランドレベルであるため、コンデンサ３３の充電電圧である信号Ｅ１はグランドレベル、バッファ４１から出力される信号Ｆ１はＬｏｗレベルとなる。   First, the normal operation will be described with reference to FIG. The signals A1 and B1 output from the transmission buffer 91 have waveforms that are inverted from each other as illustrated. Since these signals A1 and B1 are wired through the resistors 21a and 21b, the signal C1 has a ground level waveform. The inductor 22 is a low-pass filter and has a role of removing a high-frequency component that is not required to be included in the signal C1. When the signal C1 is input to the positive side of the operational amplifier 31 and the reference voltage Vref set to a level not affected by noise is input to the negative side of the operational amplifier 31, the signal D1 output from the operational amplifier 31 is a waveform of the ground level. It becomes. Since the signal D1 is at the ground level, the signal E1 that is the charging voltage of the capacitor 33 is at the ground level, and the signal F1 output from the buffer 41 is at the low level.

次に、図４を参照して異常時の動作を説明する。ここでは、故障事例として信号Ｂ２が出力されない場合を採り上げる。このとき、信号Ａ２，Ｂ２は抵抗器２１ａ，２１ｂを介してワイヤードされるため、信号Ｃ２は正弦波のような波形となる。また、インダクタ２２は、ローパスフィルタであり、信号Ｃ２に含まれる必要のない高周波成分を取り除く役割を持つ。信号Ｃ２がオペアンプ３１のプラス側に入力され、ノイズに影響を受けない電圧Ｖrefがオペアンプ３１のマイナス側に入力されると、オペアンプ３１から出力された信号Ｄ２は半波整流されたような波形となる。信号Ｄ２は、ダイオード３２のアノード３２１からカソード３２２へ流れ、コンデンサ３３にチャージされる。信号Ｅは徐々に電圧が上がってある閾値Ｖthに達すると、バッファ４１はＨｉｇｈレベルの信号Ｆを出力する。判定部４２は、バッファ４１のＨｉｇｈレベルの信号Ｆを検知することにより、伝送故障と判断する。また、コンデンサ３３にチャージされた電荷はそのままでは抜けないため、ディスチャージ用のトランジスタ４３を備える。判定部４２は、ディスチャージを指示してトランジスタ４３のゲート４３ｇを開き、これによりコンデンサ３３の電荷をディスチャージする機能を有する。   Next, the operation at the time of abnormality will be described with reference to FIG. Here, a case where the signal B2 is not output is taken as a failure example. At this time, since the signals A2 and B2 are wired through the resistors 21a and 21b, the signal C2 has a waveform like a sine wave. The inductor 22 is a low-pass filter and has a role of removing a high-frequency component that is not necessary for the signal C2. When the signal C2 is input to the positive side of the operational amplifier 31 and the voltage Vref that is not affected by noise is input to the negative side of the operational amplifier 31, the signal D2 output from the operational amplifier 31 has a waveform that is half-wave rectified. Become. The signal D <b> 2 flows from the anode 321 to the cathode 322 of the diode 32 and is charged in the capacitor 33. When the signal E reaches a threshold value Vth where the voltage is gradually increased, the buffer 41 outputs a high-level signal F. The determination unit 42 determines a transmission failure by detecting a high level signal F in the buffer 41. Further, since the electric charge charged in the capacitor 33 cannot be removed as it is, a discharging transistor 43 is provided. The determination unit 42 has a function of instructing a discharge to open the gate 43g of the transistor 43, thereby discharging the capacitor 33.

本実施形態によれば、信号Ａ，Ｂの対称性の崩れを利用することにより、伝送線路９３ａ，９３ｂの途中で故障を検出しているので、故障箇所が送信端か受信端かを容易に判断できる。また、被疑デバイスを特定できることにより、送信端及び受信端の双方のデバイスを交換する必要がなくなる。   According to the present embodiment, the failure is detected in the middle of the transmission lines 93a and 93b by using the symmetry breaking of the signals A and B, so it is easy to determine whether the failure location is the transmission end or the reception end. I can judge. In addition, since the suspected device can be specified, it is not necessary to replace both the transmitting end device and the receiving end device.

次に、本発明について総括する。本発明は、カップリングされた高速平衡伝送を使用している装置において、伝送線路の途中で故障を検出する回路である。本発明は、容量結合（ＡＣカップリング）された高速差動信号伝送を使用している装置において、出力バッファと入力バッファとＡＣカップリングコンデンサとからなる差動信号の伝送線路の途中に、差動信号故障検出装置を具備することにより、差動信号の電圧振幅の対称性を利用して平衡が崩れた場合にそれを検出することを特徴とする。本発明の差動信号故障検出装置は、差動信号の電圧振幅の対称性を利用してその平衡が崩れた場合、それを判定部が検出及び判定する手段を有する。この差動信号故障検出装置によって伝送エラーが検出された場合には、送信端側の伝送線路で故障があったと判定できる。   Next, the present invention will be summarized. The present invention is a circuit for detecting a failure in the middle of a transmission line in a device using coupled high-speed balanced transmission. According to the present invention, in a device using capacitively coupled (AC coupled) high-speed differential signal transmission, a differential signal transmission line composed of an output buffer, an input buffer, and an AC coupling capacitor is provided in the middle. By providing a dynamic signal failure detection device, it is possible to detect when the balance is broken by utilizing the symmetry of the voltage amplitude of the differential signal. The differential signal failure detection apparatus of the present invention has means for detecting and determining when the balance is broken by utilizing the symmetry of the voltage amplitude of the differential signal. When a transmission error is detected by the differential signal failure detection device, it can be determined that there is a failure in the transmission line on the transmission end side.

換言すると、本発明の目的は、送信端と受信端の間に故障検出回路を備えて、故障箇所が送信端であるか受信端であるかを判断する回路を提供することである。すなわち、本発明は、出力バッファと入力バッファとカップリングコンデンサからなる差動伝送線路と、差動伝送線路間を接続する高抵抗値の抵抗と、抵抗の中点に接続され、中点を接地するインダクタと、差動信号の電圧振幅の対称性の崩れを検出するオペアンプと、オペアンプの出力を積分するダイオード及び積分用コンデンサと、積分された電位を判定する判定部と、判定後に放電するＦＥＴとから構成される。本発明では、終端抵抗の中点をインダクタを介し接地し、正負の信号を合成した信号がグランドレベルになることを期待して、中点の電圧振幅を増幅・整流して異常を発見する。   In other words, an object of the present invention is to provide a circuit that includes a failure detection circuit between a transmission end and a reception end and determines whether a failure location is a transmission end or a reception end. That is, the present invention is connected to a differential transmission line composed of an output buffer, an input buffer, and a coupling capacitor, a high-resistance resistor connecting the differential transmission lines, and a midpoint of the resistor, and the midpoint is grounded , An operational amplifier that detects a break in the symmetry of the voltage amplitude of the differential signal, a diode and an integrating capacitor that integrate the output of the operational amplifier, a determination unit that determines the integrated potential, and an FET that discharges after the determination It consists of. In the present invention, the middle point of the termination resistor is grounded via the inductor, and the abnormality is detected by amplifying and rectifying the voltage amplitude at the middle point in the hope that the signal obtained by combining the positive and negative signals will be at the ground level.

以上、上記実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細については、当業者が理解し得るさまざまな変更を加えることができる。また、本発明には、上記実施形態の構成の一部又は全部を相互に適宜組み合わせたものも含まれる。   The present invention has been described above with reference to the above embodiment, but the present invention is not limited to the above embodiment. Various changes that can be understood by those skilled in the art can be made to the configuration and details of the present invention. In addition, the present invention includes a combination of some or all of the configurations of the above embodiments as appropriate.

上記の実施形態の一部又は全部は以下の付記のようにも記載され得るが、本発明は以下の構成に限定されるものではない。   Although a part or all of the above embodiments can be described as the following supplementary notes, the present invention is not limited to the following configurations.

［付記１］互いに逆位相となる二つの信号がそれぞれ伝送される第一及び第二の伝送線路について、故障を検出する差動信号故障検出装置であって、
前記第一及び第二の伝送線路を流れる前記信号の対称性を示す波形を生成する波形生成手段と、
この波形生成手段で生成された前記波形の異常を検出する異常検出手段と、
この異常検出手段で検出された異常に基づいて前記第一及び第二の伝送線路における故障を判定する故障判定手段と、
を備えたことを特徴とする差動信号故障検出装置。 [Appendix 1] A differential signal failure detection device for detecting a failure with respect to a first transmission line and a second transmission line through which two signals having opposite phases to each other are transmitted,
Waveform generating means for generating a waveform indicating the symmetry of the signal flowing through the first and second transmission lines;
An abnormality detecting means for detecting an abnormality of the waveform generated by the waveform generating means;
Failure determination means for determining a failure in the first and second transmission lines based on the abnormality detected by the abnormality detection means,
A differential signal failure detection apparatus comprising:

［付記２］付記１記載の差動信号故障検出装置であって、
前記波形生成手段は、前記対称性を示す波形として、前記第一及び第二の伝送線路を流れる前記信号の重畳波形を生成し、
前記異常検出手段は、前記波形生成手段で生成された前記重畳波形の積分値を得ることにより、当該重畳波形の異常を検出し、
前記故障判定手段は、前記異常検出手段で得られた前記積分値が閾値を越えた場合に、前記第一及び第二の伝送線路において故障が発生したと判定する、
ことを特徴とする差動信号故障検出装置。 [Appendix 2] The differential signal failure detection apparatus according to Appendix 1,
The waveform generating means generates a superimposed waveform of the signal flowing through the first and second transmission lines as a waveform indicating the symmetry,
The abnormality detection means detects an abnormality of the superimposed waveform by obtaining an integral value of the superimposed waveform generated by the waveform generation means,
The failure determination means determines that a failure has occurred in the first and second transmission lines when the integral value obtained by the abnormality detection means exceeds a threshold value.
A differential signal failure detection apparatus.

［付記３］付記２記載の差動信号故障検出装置であって、
前記波形生成手段は、
前記第一の伝送線路に流れる信号を取り出す第一の抵抗器と、
前記第二の伝送線路に流れる信号を取り出す第二の抵抗器と、
前記第一の抵抗器から取り出された信号と前記第二の抵抗器から取り出された信号との重畳波形を生成するインダクタと、
を有する、
ことを特徴とする差動信号故障検出装置。 [Appendix 3] The differential signal failure detection apparatus according to Appendix 2,
The waveform generating means includes
A first resistor for extracting a signal flowing in the first transmission line;
A second resistor for extracting a signal flowing in the second transmission line;
An inductor that generates a superimposed waveform of the signal extracted from the first resistor and the signal extracted from the second resistor;
Having
A differential signal failure detection apparatus.

［付記４］付記２又は３記載の差動信号故障検出装置であって、
前記異常検出手段は、
前記波形生成手段で生成された前記重畳波形に相当する電圧と基準電圧との差に相当する差電圧を出力するオペアンプと、
このオペアンプから出力された差電圧のみを出力するダイオードと、
このダイオードによって充電され前記積分値に相当する電圧を保持するコンデンサと、
を有する、
ことを特徴とする差動信号故障検出装置。 [Appendix 4] The differential signal failure detection apparatus according to Appendix 2 or 3,
The abnormality detection means includes
An operational amplifier that outputs a difference voltage corresponding to a difference between a voltage corresponding to the superimposed waveform generated by the waveform generation means and a reference voltage;
A diode that outputs only the differential voltage output from this operational amplifier;
A capacitor charged by this diode and holding a voltage corresponding to the integral value;
Having
A differential signal failure detection apparatus.

［付記５］付記２乃至４のいずれか一つに記載の差動信号故障検出装置であって、
前記故障判定手段は、
前記異常検出手段で得られた前記積分値と閾値との大小関係を出力するバッファと、
前記積分値が前記閾値を越えたことを前記バッファが出力した場合に、故障を示す判定信号を出力するとともに、前記コンデンサを放電するための放電信号を出力する判定部と、
この判定部から出力された放電信号に基づいて前記コンデンサを放電するトランジスタと、
を有する、
ことを特徴とする差動信号故障検出装置。 [Appendix 5] The differential signal failure detection device according to any one of appendices 2 to 4,
The failure determination means includes
A buffer that outputs a magnitude relationship between the integral value and the threshold value obtained by the abnormality detection means;
When the buffer outputs that the integrated value exceeds the threshold value, the determination unit outputs a determination signal indicating a failure, and outputs a discharge signal for discharging the capacitor;
A transistor that discharges the capacitor based on the discharge signal output from the determination unit;
Having
A differential signal failure detection apparatus.

［付記６］互いに逆位相となる二つの信号がそれぞれ伝送される第一及び第二の伝送線路について、故障を検出する差動信号故障検出方法であって、
前記第一及び第二の伝送線路を流れる前記信号の対称性を示す波形を生成し、
生成された前記波形の異常を検出し、
検出された前記異常に基づいて前記第一及び第二の伝送線路における故障を判定する、
ことを特徴とする差動信号故障検出方法。 [Appendix 6] A differential signal failure detection method for detecting a failure with respect to first and second transmission lines through which two signals having opposite phases to each other are transmitted,
Generating a waveform indicative of symmetry of the signal flowing through the first and second transmission lines;
Detecting an abnormality in the generated waveform,
Determining a failure in the first and second transmission lines based on the detected abnormality;
And a differential signal failure detection method.

［付記７］付記６記載の差動信号故障検出方法であって、
前記対称性を示す波形として、前記第一及び第二の伝送線路を流れる前記信号の重畳波形を生成し、
前記重畳波形の異常を検出する際に、生成された前記重畳波形の積分値を得ることにより、当該重畳波形の異常を検出し、
前記第一及び第二の伝送線路における故障を判定する際に、前記異常検出手段で得られた前記積分値が閾値を越えた場合に、当該第一及び第二の伝送線路において故障が発生したと判定する、
ことを特徴とする差動信号故障検出方法。 [Appendix 7] The differential signal failure detection method according to Appendix 6,
As a waveform indicating the symmetry, generating a superimposed waveform of the signal flowing through the first and second transmission lines,
When detecting an abnormality of the superimposed waveform, by detecting an integral value of the generated superimposed waveform, the abnormality of the superimposed waveform is detected,
When determining the failure in the first and second transmission lines, if the integral value obtained by the abnormality detection means exceeds a threshold value, a failure has occurred in the first and second transmission lines. To determine,
And a differential signal failure detection method.

［付記８］付記７記載の差動信号故障検出方法であって、
前記重畳波形を生成する際に、
前記第一の伝送線路に流れる信号を第一の抵抗器を介して取り出すとともに、前記第二の伝送線路に流れる信号を第二の抵抗器を介して取り出し、
前記第一の抵抗器から取り出された信号と前記第二の抵抗器から取り出された信号との重畳波形をインダクタを介して生成する、
ことを特徴とする差動信号故障検出方法。 [Appendix 8] A differential signal failure detection method according to appendix 7,
When generating the superimposed waveform,
While taking out the signal flowing through the first transmission line through the first resistor, taking out the signal flowing through the second transmission line through the second resistor,
A superimposed waveform of the signal extracted from the first resistor and the signal extracted from the second resistor is generated via an inductor.
And a differential signal failure detection method.

［付記９］付記７又は８記載の差動信号故障検出方法であって、
前記重畳波形の異常を検出する際に、
生成された前記重畳波形に相当する電圧と基準電圧との差に相当する差電圧をオペアンプを介して出力し、
このオペアンプから出力された差電圧のみをダイオードを介して出力し、
このダイオードによってコンデンサを充電し、前記積分値に相当する電圧を当該コンデンサを介して保持する、
ことを特徴とする差動信号故障検出方法。 [Supplementary note 9] The differential signal failure detection method according to supplementary note 7 or 8,
When detecting the abnormality of the superimposed waveform,
A difference voltage corresponding to the difference between the voltage corresponding to the generated superimposed waveform and the reference voltage is output via an operational amplifier,
Only the differential voltage output from this operational amplifier is output via a diode,
A capacitor is charged by this diode, and a voltage corresponding to the integral value is held through the capacitor.
And a differential signal failure detection method.

［付記１０］付記７乃至９のいずれか一つに記載の差動信号故障検出方法であって、
前記第一及び第二の伝送線路における故障を判定する際に、
得られた前記積分値と閾値との大小関係をバッファを介して出力し、
前記積分値が前記閾値を越えたことを前記バッファが出力した場合に、故障を示す判定信号を判定部を介して出力するとともに、前記コンデンサを放電するための放電信号を当該判定部を介して出力し、
この判定部から出力された放電信号に基づいて前記コンデンサをトランジスタを介して放電する、
ことを特徴とする差動信号故障検出方法。 [Supplementary note 10] The differential signal failure detection method according to any one of supplementary notes 7 to 9,
In determining a failure in the first and second transmission lines,
Output the magnitude relationship between the obtained integral value and the threshold value via a buffer,
When the buffer outputs that the integrated value has exceeded the threshold value, a determination signal indicating a failure is output via the determination unit, and a discharge signal for discharging the capacitor is output via the determination unit. Output,
Based on the discharge signal output from the determination unit, the capacitor is discharged through the transistor.
And a differential signal failure detection method.

［付記１１］
互いに逆位相となる二つの信号がそれぞれ伝送される第一及び第二の伝送線路と、
前記第一及び第二の伝送線路の送信端に設けられ、前記二つの信号を送信する送信バッファと、
前記第一及び第二の伝送線路の受信端に設けられ、前記二つの信号を受信する受信バッファと、
前記第一及び第二の伝送線路の受信側及び送信側に設けられ、前記二つの信号に含まれる直流成分を遮断するＡＣカップリングコンデンサと、
前記受信バッファの出力側に設けられ、前記送信バッファから当該受信バッファまでのどこかで故障が発生したことを検出する故障検出回路と、
前記第一及び第二の伝送線路の途中に設けられた付記１乃至５のいずれか一つに記載の差動信号故障検出装置と、
を備えたことを特徴とする高速差動信号伝送装置。 [Appendix 11]
A first transmission line and a second transmission line through which two signals having opposite phases are transmitted;
A transmission buffer provided at a transmission end of each of the first and second transmission lines and transmitting the two signals;
A reception buffer provided at the receiving end of the first and second transmission lines, for receiving the two signals;
An AC coupling capacitor provided on the reception side and the transmission side of the first and second transmission lines, for blocking a DC component contained in the two signals;
A failure detection circuit that is provided on the output side of the reception buffer and detects that a failure has occurred somewhere from the transmission buffer to the reception buffer;
The differential signal failure detection device according to any one of supplementary notes 1 to 5 provided in the middle of the first and second transmission lines;
A high-speed differential signal transmission device comprising:

［付記１２］互いに逆位相となる二つの信号がそれぞれ伝送される第一及び第二の伝送線路について、故障を検出する差動信号故障検出装置であって、
前記二つの信号の電圧振幅の対称性が崩れた場合、前記第一及び第二の伝送線路で故障があったと判定する、
ことを特徴とする差動信号故障検出装置。 [Supplementary Note 12] A differential signal failure detection device for detecting a failure with respect to the first and second transmission lines through which two signals having opposite phases to each other are transmitted,
When the symmetry of the voltage amplitude of the two signals is broken, it is determined that there is a failure in the first and second transmission lines.
A differential signal failure detection apparatus.

［付記１３］互いに逆位相となる二つの信号がそれぞれ伝送される第一及び第二の伝送線路について、故障を検出する差動信号故障検出方法であって、
前記二つの信号の電圧振幅の対称性が崩れた場合、前記第一及び第二の伝送線路に故障があったと判定する、
ことを特徴とする差動信号故障検出方法。 [Supplementary Note 13] A differential signal failure detection method for detecting a failure with respect to the first and second transmission lines through which two signals having opposite phases to each other are transmitted,
When the symmetry of the voltage amplitude of the two signals is broken, it is determined that there is a failure in the first and second transmission lines.
And a differential signal failure detection method.

互いに逆位相となる二つの信号を二本の線路を介して伝送する高速差動信号伝送などに利用可能である。   The present invention can be used for high-speed differential signal transmission that transmits two signals having opposite phases to each other via two lines.

１０ 差動信号故障検出装置
２０ 波形生成手段
２１ａ 第一の抵抗器
２１ｂ 第二の抵抗器
２２ インダクタ
３０ 異常検出手段
３１ オペアンプ
３２ ダイオード
３３ コンデンサ
４０ 故障判定手段
４１ バッファ
４２ 判定部
４３ トランジスタ
９０ 高速差動信号伝送装置
９１ 送信バッファ
９２ 受信バッファ
９３ａ 第一の伝送線路
９３ｂ 第二の伝送線路
９４ａ，９４ｂ，９５ａ，９５ｂ ＡＣカップリングコンデンサ
９６ 故障検出回路 DESCRIPTION OF SYMBOLS 10 Differential signal failure detection apparatus 20 Waveform production | generation means 21a 1st resistor 21b 2nd resistor 22 Inductor 30 Abnormality detection means 31 Operational amplifier 32 Diode 33 Capacitor 40 Failure determination means 41 Buffer 42 Determination part 43 Transistor 90 High-speed differential Signal transmission device 91 Transmission buffer 92 Reception buffer 93a First transmission line 93b Second transmission line 94a, 94b, 95a, 95b AC coupling capacitor 96 Fault detection circuit

Claims (8)

互いに逆位相となる二つの信号がそれぞれ伝送される第一及び第二の伝送線路について、故障を検出する差動信号故障検出装置であって、
前記第一及び第二の伝送線路を流れる前記信号の対称性を示す波形を生成する波形生成手段と、
この波形生成手段で生成された前記波形の異常を検出する異常検出手段と、
この異常検出手段で検出された異常に基づいて前記第一及び第二の伝送線路における故障を判定する故障判定手段と、
を備え、
前記波形生成手段は、前記対称性を示す波形として、前記第一及び第二の伝送線路を流れる前記信号の重畳波形を生成し、
前記異常検出手段は、前記波形生成手段で生成された前記重畳波形の積分値を得ることにより、当該重畳波形の異常を検出し、
前記故障判定手段は、前記異常検出手段で得られた前記積分値が閾値を越えた場合に、前記第一及び第二の伝送線路において故障が発生したと判定する、
ことを特徴とする差動信号故障検出装置。 A differential signal failure detection device that detects a failure for the first and second transmission lines through which two signals having opposite phases to each other are transmitted,
Waveform generating means for generating a waveform indicating the symmetry of the signal flowing through the first and second transmission lines;
An abnormality detecting means for detecting an abnormality of the waveform generated by the waveform generating means;
Failure determination means for determining a failure in the first and second transmission lines based on the abnormality detected by the abnormality detection means,
Equipped with a,
The waveform generating means generates a superimposed waveform of the signal flowing through the first and second transmission lines as a waveform indicating the symmetry,
The abnormality detection means detects an abnormality of the superimposed waveform by obtaining an integral value of the superimposed waveform generated by the waveform generation means,
The failure determination means determines that a failure has occurred in the first and second transmission lines when the integral value obtained by the abnormality detection means exceeds a threshold value.
A differential signal failure detection apparatus. 請求項１記載の差動信号故障検出装置であって、
前記波形生成手段は、
前記第一の伝送線路に流れる信号を取り出す第一の抵抗器と、
前記第二の伝送線路に流れる信号を取り出す第二の抵抗器と、
前記第一の抵抗器から取り出された信号と前記第二の抵抗器から取り出された信号との重畳波形を生成するインダクタと、
を有する、
ことを特徴とする差動信号故障検出装置。 The differential signal failure detection device according to claim 1 ,
The waveform generating means includes
A first resistor for extracting a signal flowing in the first transmission line;
A second resistor for extracting a signal flowing in the second transmission line;
An inductor that generates a superimposed waveform of the signal extracted from the first resistor and the signal extracted from the second resistor;
Having
A differential signal failure detection apparatus. 請求項１又は２記載の差動信号故障検出装置であって、
前記異常検出手段は、
前記波形生成手段で生成された前記重畳波形に相当する電圧と基準電圧との差に相当する差電圧を出力するオペアンプと、
このオペアンプから出力された差電圧のみを出力するダイオードと、
このダイオードによって充電され前記積分値に相当する電圧を保持するコンデンサと、
を有する、
ことを特徴とする差動信号故障検出装置。 The differential signal failure detection device according to claim 1 or 2 ,
The abnormality detection means includes
An operational amplifier that outputs a difference voltage corresponding to a difference between a voltage corresponding to the superimposed waveform generated by the waveform generation means and a reference voltage;
A diode that outputs only the differential voltage output from this operational amplifier;
A capacitor charged by this diode and holding a voltage corresponding to the integral value;
Having
A differential signal failure detection apparatus. 請求項１乃至３のいずれか一つに記載の差動信号故障検出装置であって、
前記故障判定手段は、
前記異常検出手段で得られた前記積分値と閾値との大小関係を出力するバッファと、
前記積分値が前記閾値を越えたことを前記バッファが出力した場合に、故障を示す判定信号を出力するとともに、前記コンデンサを放電するための放電信号を出力する判定部と、
この判定部から出力された放電信号に基づいて前記コンデンサを放電するトランジスタと、
を有する、
ことを特徴とする差動信号故障検出装置。 The differential signal failure detection device according to any one of claims 1 to 3 ,
The failure determination means includes
A buffer that outputs a magnitude relationship between the integral value and the threshold value obtained by the abnormality detection means;
When the buffer outputs that the integrated value exceeds the threshold, the determination unit outputs a determination signal indicating a failure, and outputs a discharge signal for discharging the capacitor;
A transistor that discharges the capacitor based on the discharge signal output from the determination unit;
Having
A differential signal failure detection apparatus. 互いに逆位相となる二つの信号がそれぞれ伝送される第一及び第二の伝送線路について、故障を検出する差動信号故障検出方法であって、
前記第一及び第二の伝送線路を流れる前記信号の対称性を示す波形を生成し、
生成された前記波形の異常を検出し、
検出された前記異常に基づいて前記第一及び第二の伝送線路における故障を判定し、
前記対称性を示す波形として、前記第一及び第二の伝送線路を流れる前記信号の重畳波形を生成し、
前記重畳波形の異常を検出する際に、生成された前記重畳波形の積分値を得ることにより、当該重畳波形の異常を検出し、
前記第一及び第二の伝送線路における故障を判定する際に、前記異常検出手段で得られた前記積分値が閾値を越えた場合に、当該第一及び第二の伝送線路において故障が発生したと判定する、
ことを特徴とする差動信号故障検出方法。 A differential signal failure detection method for detecting a failure for the first and second transmission lines through which two signals having opposite phases to each other are transmitted,
Generating a waveform indicative of symmetry of the signal flowing through the first and second transmission lines;
Detecting an abnormality in the generated waveform,
Determine a failure in the first and second transmission lines based on the detected abnormality,
As a waveform indicating the symmetry, generating a superimposed waveform of the signal flowing through the first and second transmission lines,
When detecting an abnormality of the superimposed waveform, by detecting an integral value of the generated superimposed waveform, the abnormality of the superimposed waveform is detected,
When determining the failure in the first and second transmission lines, if the integral value obtained by the abnormality detection means exceeds a threshold value, a failure has occurred in the first and second transmission lines. To determine,
And a differential signal failure detection method. 請求項５記載の差動信号故障検出方法であって、
前記重畳波形を生成する際に、
前記第一の伝送線路に流れる信号を第一の抵抗器を介して取り出すとともに、前記第二の伝送線路に流れる信号を第二の抵抗器を介して取り出し、
前記第一の抵抗器から取り出された信号と前記第二の抵抗器から取り出された信号との重畳波形をインダクタを介して生成する、
ことを特徴とする差動信号故障検出方法。 The differential signal failure detection method according to claim 5 ,
When generating the superimposed waveform,
While taking out the signal flowing through the first transmission line through the first resistor, taking out the signal flowing through the second transmission line through the second resistor,
A superimposed waveform of the signal extracted from the first resistor and the signal extracted from the second resistor is generated via an inductor.
And a differential signal failure detection method. 請求項５又は６記載の差動信号故障検出方法であって、
前記重畳波形の異常を検出する際に、
生成された前記重畳波形に相当する電圧と基準電圧との差に相当する差電圧をオペアンプを介して出力し、
このオペアンプから出力された差電圧のみをダイオードを介して出力し、
このダイオードによってコンデンサを充電し、前記積分値に相当する電圧を当該コンデンサを介して保持する、
ことを特徴とする差動信号故障検出方法。 The differential signal failure detection method according to claim 5 or 6 ,
When detecting the abnormality of the superimposed waveform,
A difference voltage corresponding to the difference between the voltage corresponding to the generated superimposed waveform and the reference voltage is output via an operational amplifier,
Only the differential voltage output from this operational amplifier is output via a diode,
A capacitor is charged by this diode, and a voltage corresponding to the integral value is held through the capacitor.
And a differential signal failure detection method. 請求項５乃至７のいずれか一つに記載の差動信号故障検出方法であって、
前記第一及び第二の伝送線路における故障を判定する際に、
得られた前記積分値と閾値との大小関係をバッファを介して出力し、
前記積分値が前記閾値を越えたことを前記バッファが出力した場合に、故障を示す判定信号を判定部を介して出力するとともに、前記コンデンサを放電するための放電信号を当該判定部を介して出力し、
この判定部から出力された放電信号に基づいて前記コンデンサをトランジスタを介して放電する、
ことを特徴とする差動信号故障検出方法。 A differential signal failure detection method according to any one of claims 5 to 7 ,
In determining a failure in the first and second transmission lines,
Output the magnitude relationship between the obtained integral value and the threshold value via a buffer,
When the buffer outputs that the integrated value has exceeded the threshold value, a determination signal indicating a failure is output via the determination unit, and a discharge signal for discharging the capacitor is output via the determination unit. Output,
Based on the discharge signal output from the determination unit, the capacitor is discharged through the transistor.
And a differential signal failure detection method.
JP2011083260A 2011-04-05 2011-04-05 Differential signal failure detection apparatus and differential signal failure detection method Expired - Fee Related JP5382048B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011083260A JP5382048B2 (en) 2011-04-05 2011-04-05 Differential signal failure detection apparatus and differential signal failure detection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011083260A JP5382048B2 (en) 2011-04-05 2011-04-05 Differential signal failure detection apparatus and differential signal failure detection method

Publications (2)

Publication Number Publication Date
JP2012222416A JP2012222416A (en) 2012-11-12
JP5382048B2 true JP5382048B2 (en) 2014-01-08

Family

ID=47273525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011083260A Expired - Fee Related JP5382048B2 (en) 2011-04-05 2011-04-05 Differential signal failure detection apparatus and differential signal failure detection method

Country Status (1)

Country Link
JP (1) JP5382048B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3730331B1 (en) * 2019-04-26 2023-03-08 Zenuity AB Method and device for controlling a driver assistance
CN112689102B (en) * 2020-12-28 2023-12-15 惠州华阳通用电子有限公司 Differential video transmission device and method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3036991B2 (en) * 1992-08-31 2000-04-24 埼玉日本電気株式会社 Balanced transmission line disconnection detection circuit
DE19601836B4 (en) * 1995-01-31 2008-03-27 Volkswagen Ag Method for monitoring a serial transmission of digital data messages on two parallel data lines
JP2008098972A (en) * 2006-10-12 2008-04-24 Seiko Epson Corp Interface circuit, and electronic equipment equipped with interface circuit
JP4779944B2 (en) * 2006-11-20 2011-09-28 株式会社デンソー Disconnection detection circuit
JP5278389B2 (en) * 2010-03-16 2013-09-04 株式会社安川電機 Cable breakage detection device and cable breakage detection method

Also Published As

Publication number Publication date
JP2012222416A (en) 2012-11-12

Similar Documents

Publication Publication Date Title
US10531211B2 (en) Circuit and method for detecting the load status of an audio amplifier
JP6228865B2 (en) Sensor device inspection method and sensor device
TW201417445A (en) Method of sensing current signal for supplying-end module of induction type power supply system
US20100176788A1 (en) Current detecting apparatus
CN104422816B (en) Residual current detection method and apparatus
JP7073219B2 (en) Signal generator and signal reading system
CN106658295A (en) Loudspeaker direct voltage detection circuit
CN102590692B (en) Wire breakage detecting device of displacement sensor
CN103675421A (en) Power burr signal detection circuit and detection method thereof
US10114064B2 (en) Error detection device
CN104267273A (en) Quick detection circuit and method for mains fluctuation
JP5382048B2 (en) Differential signal failure detection apparatus and differential signal failure detection method
US9329724B2 (en) Signal processing circuit for touch screen and method for controlling the same
US8228646B2 (en) Apparatus and method for draining stored power
CN206533521U (en) A kind of loudspeaker DC voltage detects circuit
CN106526295B (en) Self calibration current comparison circuit
CN205749824U (en) The detection of a kind of three-phase motor circuit and protection system
JP5621758B2 (en) Short-circuit detection device
CN104280189A (en) Pressure sensor fault hardware detection method and device
CN104316758A (en) Bipolar analog input detection circuit
CN105553427B (en) AC coupled amplifying circuit
CN102193695A (en) Touch panel test equipment and detecting device thereof
US9667451B2 (en) System for transmitting information between circuits
US8767900B2 (en) Signal transition detection circuit and method of the same
CN103472293A (en) Device for detecting whether alternating currents flow into direct-current system or not

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130916

R150 Certificate of patent or registration of utility model

Ref document number: 5382048

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees