JP5378538B2 - マトリクスコンバータ変速ドライブ - Google Patents
マトリクスコンバータ変速ドライブ Download PDFInfo
- Publication number
- JP5378538B2 JP5378538B2 JP2011541366A JP2011541366A JP5378538B2 JP 5378538 B2 JP5378538 B2 JP 5378538B2 JP 2011541366 A JP2011541366 A JP 2011541366A JP 2011541366 A JP2011541366 A JP 2011541366A JP 5378538 B2 JP5378538 B2 JP 5378538B2
- Authority
- JP
- Japan
- Prior art keywords
- virtual
- voltage
- input
- converter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 41
- 239000013598 vector Substances 0.000 claims description 30
- 239000002131 composite material Substances 0.000 claims description 13
- 230000002457 bidirectional effect Effects 0.000 abstract description 6
- 239000000969 carrier Substances 0.000 description 12
- 230000007704 transition Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 230000002452 interceptive effect Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 2
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000819 phase cycle Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
- H02M5/02—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
- H02M5/04—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters
- H02M5/22—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M5/275—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M5/297—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal for conversion of frequency
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
- H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
- H02M7/53876—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output based on synthesising a desired voltage vector via the selection of appropriate fundamental voltage vectors, and corresponding dwelling times
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Ac-Ac Conversion (AREA)
Description
本発明は、マトリクスコンバータタイプの変速ドライブの制御方法、およびこの方法を実施する対応する変速ドライブに関する。
マトリクスコンバータタイプの変速ドライブは、３つのスイッチングセルを備えるスイッチング行列内に配置される９個の双方向スイッチを備える。このスイッチング行列は、一方側がＡＣ電圧源に結合される３つの入力位相ｕ、ｖ、ｗに接続され、他方側が負荷に結合される３つの出力位相ａ、ｂ、ｃに接続される。スイッチは、出力位相を入力位相のうちのいずれか１つに接続するために個別に制御される。
一般に、マトリクスコンバータのスイッチのための制御コマンドは、空間ベクトル変調（ＭＶＥ）、ベクトル変調、または、インターセクティブ(intersective)変調などの様々な手続きによって発生され得る。
非特許文献１は、サイクロコンバータのための制御手続きについて記載する。この手続きは、入力電圧とスイッチのための切り換えデューティサイクルとに応じて基準出力電圧を表すことにある。前記文献は、特に、変調度をその最大値まで増大させるために、スイッチングセルのスイッチがスイッチング周期にわたって永久的にオフとなることを提案する。これは、Ｖｉｎｐｕｔ＝０．７５×Ｖｏｕｔｐｕｔではなく、Ｖｉｎｐｕｔ＝０．８６×Ｖｏｕｔｐｕｔを生み出す。この手続きは、複合電圧ｕｕｖおよびｕｕｗが入力において高い方の２つの複合電圧であるときに有効である。しかしながら、これが常に当てはまるとは限らない。その結果、この文献に記載される制御手続きを全ての場合に使用することができない。
Akio ISHIGURO、Takeshi FURUHASHI and Shigeru OKUMA,「A novel control method for forced commutated cycloconverters using instantaneous values of input line-to-line voltages」,IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS、vol.38、No.3、June 1991
本発明の目的は、マトリクスコンバータタイプの変速ドライブの制御方法を提案することであり、この制御方法は、入力での複合電圧ｕｕｖおよびｕｕｗがどのようなレベルであっても、０．８６の最大変調度を保ちつつ、インターセクティブ(intersective)変調タイプの制御に適用できる。
この目的は、マトリクスコンバータタイプの変速ドライブで実施される制御方法であって、
ＡＣ電圧源に接続される３つの入力位相と、電気負荷に接続される３つの出力位相とを備え、
３つのスイッチングセル間で分配されるとともに、出力位相を入力位相のうちのいずれか１つに接続するために個別に制御されるようになっている９個の電流および電圧双方向電子スイッチを備え、コンバータのスイッチの切り換えは、負荷となる出力電圧を得ることができるようにするデューティサイクルの実行列に従い、
デューティサイクルの実行列は、３つのスイッチングセルを備える仮想コンバータの仮想行列に基づいて決定され、仮想コンバータのスイッチングセルのうちの１つが永久的にオフであり、前記方法が、それぞれのスイッチング周期において、
入力位相の単一(simple)電圧を仮想コンバータの入力の仮想単一電圧に対して割り当てるステップと、
出力位相の単一電圧を仮想コンバータの出力の仮想単一電圧に対して割り当てるステップと、
仮想行列のデューティサイクルを決定するステップと、
仮想行列の行と列とを置き換えて、実行列を得るステップと、
を備える制御方法によって達成される。
ＡＣ電圧源に接続される３つの入力位相と、電気負荷に接続される３つの出力位相とを備え、
３つのスイッチングセル間で分配されるとともに、出力位相を入力位相のうちのいずれか１つに接続するために個別に制御されるようになっている９個の電流および電圧双方向電子スイッチを備え、コンバータのスイッチの切り換えは、負荷となる出力電圧を得ることができるようにするデューティサイクルの実行列に従い、
デューティサイクルの実行列は、３つのスイッチングセルを備える仮想コンバータの仮想行列に基づいて決定され、仮想コンバータのスイッチングセルのうちの１つが永久的にオフであり、前記方法が、それぞれのスイッチング周期において、
入力位相の単一(simple)電圧を仮想コンバータの入力の仮想単一電圧に対して割り当てるステップと、
出力位相の単一電圧を仮想コンバータの出力の仮想単一電圧に対して割り当てるステップと、
仮想行列のデューティサイクルを決定するステップと、
仮想行列の行と列とを置き換えて、実行列を得るステップと、
を備える制御方法によって達成される。
１つの特徴によれば、仮想行列のデューティサイクルが所定の関係に基づいて決定される。
他の特徴によれば、仮想行列が以下の通りであり、
この場合、
ａ’ｕ’、ａ’ｖ’、ａ’ｗ’、ｂ’ｕ’、ｂ’ｖ’、ｂ’ｗ’、ｃ’ｕ’、ｃ’ｖ’、ｃ’ｗ’は、仮想コンバータのデューティサイクルであり、
ｕｕ’ｖ’、ｕｖ’ｗ’、ｕｕ’ｗ’は、仮想コンバータの入力間の複合電圧であり、
ｕｓ１、ｕｓ２は、仮想コンバータの入力ｕ’に印加される単一電圧のプラス符号またはマイナス符号に応じた仮想コンバータの出力ａ’、ｂ’間または出力ａ’、ｃ’間の複合電圧ｕａ’ｂ’またはｕａ’ｃ’に等しい電圧である。
ａ’ｕ’、ａ’ｖ’、ａ’ｗ’、ｂ’ｕ’、ｂ’ｖ’、ｂ’ｗ’、ｃ’ｕ’、ｃ’ｖ’、ｃ’ｗ’は、仮想コンバータのデューティサイクルであり、
ｕｕ’ｖ’、ｕｖ’ｗ’、ｕｕ’ｗ’は、仮想コンバータの入力間の複合電圧であり、
ｕｓ１、ｕｓ２は、仮想コンバータの入力ｕ’に印加される単一電圧のプラス符号またはマイナス符号に応じた仮想コンバータの出力ａ’、ｂ’間または出力ａ’、ｃ’間の複合電圧ｕａ’ｂ’またはｕａ’ｃ’に等しい電圧である。
他の特徴によれば、入力位相の単一電圧を仮想コンバータの入力の仮想単一電圧に対して割り当てるステップは、入力電圧ベクトルを決定するとともに、入力位相の複合電圧に対する入力電圧ベクトルの位置に応じて割り当て規則を適用することによって実施される。
他の特徴によれば、出力位相の単一電圧を仮想コンバータの出力の仮想単一電圧に対して割り当てるステップは、基準出力電圧ベクトルを決定するとともに、出力位相の単一基準電圧に対する基準出力電圧ベクトルの位置に応じて割り当て規則を適用することによって実施される。
また、本発明は、マトリクスコンバータタイプの変速ドライブであって、
ＡＣ電圧源に接続される３つの入力位相と、電気負荷に接続される３つの出力位相とを備え、
３つのスイッチングセル間で分配されるとともに、出力位相を入力位相のうちのいずれか１つに接続するために個別に制御されるようになっている９個の電流および電圧双方向電子スイッチを備え、コンバータのスイッチの切り換えは、負荷となる出力電圧を得ることができるようにするデューティサイクルの実行列に従い、
デューティサイクルの実行列は、３つのスイッチングセルを備える仮想コンバータの仮想行列に基づいて決定され、仮想コンバータのスイッチングセルのうちの１つが永久的にオフであり、また、
入力位相の単一電圧を仮想コンバータの入力の仮想単一電圧に対して割り当てるための手段と、
出力位相の単一電圧を仮想コンバータ（２０）の出力の仮想単一電圧に対して割り当てるための手段と、
仮想行列のデューティサイクルを決定するための手段と、
仮想行列の行と列とを置き換えて、実行列を得るための手段と、
を備える変速ドライブに関する。
ＡＣ電圧源に接続される３つの入力位相と、電気負荷に接続される３つの出力位相とを備え、
３つのスイッチングセル間で分配されるとともに、出力位相を入力位相のうちのいずれか１つに接続するために個別に制御されるようになっている９個の電流および電圧双方向電子スイッチを備え、コンバータのスイッチの切り換えは、負荷となる出力電圧を得ることができるようにするデューティサイクルの実行列に従い、
デューティサイクルの実行列は、３つのスイッチングセルを備える仮想コンバータの仮想行列に基づいて決定され、仮想コンバータのスイッチングセルのうちの１つが永久的にオフであり、また、
入力位相の単一電圧を仮想コンバータの入力の仮想単一電圧に対して割り当てるための手段と、
出力位相の単一電圧を仮想コンバータ（２０）の出力の仮想単一電圧に対して割り当てるための手段と、
仮想行列のデューティサイクルを決定するための手段と、
仮想行列の行と列とを置き換えて、実行列を得るための手段と、
を備える変速ドライブに関する。
他の特徴によれば、仮想行列が以下の通りであり、
この場合、
ａ’ｕ’、ａ’ｖ’、ａ’ｗ’、ｂ’ｕ’、ｂ’ｖ’、ｂ’ｗ’、ｃ’ｕ’、ｃ’ｖ’、ｃ’ｗ’は、仮想コンバータのデューティサイクルであり、
ｕｕ’ｖ’、ｕｖ’ｗ’、ｕｕ’ｗ’は、仮想コンバータの入力間の複合電圧であり、
ｕｓ１、ｕｓ２は、仮想コンバータの入力ｕ’に印加される単一電圧のプラス符号またはマイナス符号に応じた仮想コンバータの出力ａ’、ｂ’間または出力ａ’、ｃ’間の複合電圧ｕａ’ｂ’またはｕａ’ｃ’に等しい電圧である。
ａ’ｕ’、ａ’ｖ’、ａ’ｗ’、ｂ’ｕ’、ｂ’ｖ’、ｂ’ｗ’、ｃ’ｕ’、ｃ’ｖ’、ｃ’ｗ’は、仮想コンバータのデューティサイクルであり、
ｕｕ’ｖ’、ｕｖ’ｗ’、ｕｕ’ｗ’は、仮想コンバータの入力間の複合電圧であり、
ｕｓ１、ｕｓ２は、仮想コンバータの入力ｕ’に印加される単一電圧のプラス符号またはマイナス符号に応じた仮想コンバータの出力ａ’、ｂ’間または出力ａ’、ｃ’間の複合電圧ｕａ’ｂ’またはｕａ’ｃ’に等しい電圧である。
他の特徴によれば、入力位相の単一電圧を仮想コンバータの入力の仮想単一電圧に対して割り当てるための手段は、入力電圧ベクトルを決定するための手段と、入力位相の複合電圧に対する入力電圧ベクトルの位置を比較するための手段とを備える。
他の特徴によれば、出力位相の単一電圧を仮想コンバータの出力の仮想単一電圧に対して割り当てるための手段は、出力電圧ベクトルを決定するための手段と、出力位相の単一基準電圧に対する基準出力電圧ベクトルの位置を比較するための手段とを備える。
他の特徴および利点は、一例として与えられて添付図面に表される実施形態を参照しつつ以下の詳細な説明に現れる。
図１を参照すると、マトリクスコンバータタイプの変速ドライブは、それぞれが３つのスイッチから成る３つのスイッチングセルＡ、Ｂ、Ｃを備えるスイッチング行列の形態を成して配置されるダブルＩＧＢＴ＋直列の逆平行ダイオードまたはＲＢ−ＩＧＢＴ（２つのＩＧＢＴスイッチを備える逆阻止ＩＧＢＴに関して）タイプの９個の電流および電圧双方向スイッチを備える。変速ドライブは、ＡＣ電圧源に接続される３つの入力位相ｕ、ｖ、ｗと、制御されるべき電気負荷（図示せず）に接続される３つの出力位相ａ、ｂ、ｃとを更に備える。
９個のそれぞれの双方向スイッチは、出力位相ａ、ｂ、ｃを入力位相ｕ、ｖ、ｗのうちのいずれか１つに接続するように個別に制御される。双方向スイッチの制御は、スイッチング行列のスイッチのデューティサイクルを備える３×３制御行列に基づいて行われる。各スイッチングセルＡ、Ｂ、Ｃは、３つの入力位相ｕ、ｖ、ｗに接続される３つのスイッチのデューティサイクルに基づいて出力位相ａ、ｂまたはｃにおける電圧を制御する。スイッチングセルＡ、Ｂ、Ｃごとに単一のスイッチが閉状態に設定されてもよい。図１では、指定された点ｆａｕ、ｆａｖ、ｆａｗ、ｆｂｕ、ｆｂｖ、ｆｂｗ、ｆｃｕ、ｆｃｖ、ｆｃｗがそれぞれ双方向スイッチを表す。
慣例により、各スイッチングセルのスイッチには１〜３の番号が付される。したがって、スイッチング行列のアクティブ状態を特定するために、各セルの閉じられたスイッチの番号が示される。例えば、アクティブ状態１３１は、セルＡの上端スイッチ（ｆａｕ−Ｎｏ．１）が閉じられ、セルＢの下端スイッチ（ｆｂｗ−Ｎｏ．３）が閉じられ、セルＣの上端スイッチ（ｆｃｕ−Ｎｏ．１）が閉じられていることを表す。
３×３制御行列は以下の形態をとる。
この場合、
ａｕ、ａｖ、ａｗはそれぞれスイッチｆａｕ、ｆａｖ、ｆａｗのデューティサイクイルであり、
ｂｕ、ｂｖ、ｂｗはそれぞれスイッチｆｂｕ、ｆｂｖ、ｆｂｗのデューティサイクイルであり、
ｃｕ、ｃｖ、ｃｗはそれぞれスイッチｆｃｕ、ｆｃｖ、ｆｃｗのデューティサイクイルである。
ａｕ、ａｖ、ａｗはそれぞれスイッチｆａｕ、ｆａｖ、ｆａｗのデューティサイクイルであり、
ｂｕ、ｂｖ、ｂｗはそれぞれスイッチｆｂｕ、ｆｂｖ、ｆｂｗのデューティサイクイルであり、
ｃｕ、ｃｖ、ｃｗはそれぞれスイッチｆｃｕ、ｆｃｖ、ｆｃｗのデューティサイクイルである。
非特許文献１は、変調度を０．８６まで増大させるためには３つのスイッチングセルＡ、Ｂ、Ｃのうちの１つがオフでなければならないことを教示する。このため、オフスイッチングセルのデューティサイクルのうちの１つが１に固定される。これは、例えば、スイッチングセルＡの第１のスイッチｆａｕのデューティサイクルａｕである。このとき、以下の制御行列が得られる。
ここで、基準出力電圧が入力電圧とデューティサイクルとによって決まることが知られている。三相ネットワークにおいて、システムを決定するためには、３つの複合電圧（すなわち、２つの位相間の電圧）のうちの２つを制御すれば足りる。このとき、以下の関係が得られる。
ｕ＊ ａｂ＝ｂｕｖ・ｕｕｖ＋ｂｖｗ・ｕｖｗ＋ｂｕｗ・ｕｕｗ＋ｂｕ・ｕｕｕ
ｕ＊ ａｃ＝ｃｕｖ・ｕｕｖ＋ｃｖｗ・ｕｖｗ＋ｃｕｗ・ｕｕｗ＋ｃｕ・ｕｕｕ
この場合、
ｕ＊ ａｂは、出力位相ａ、ｂ間の出力基準電圧を示し、
ｕ＊ ａｃは、出力位相ａ、ｃ間の出力基準電圧を示し、
ｂｕｖは、入力電圧および出力電圧の符号に応じて、スイッチｆａｕ＋ｆｂｖまたはｆｂｕ＋ｆａｖの組み合わせのデューティサイクルを表し、
ｂｖｗは、入力電圧および出力電圧の符号に応じて、スイッチｆａｖ＋ｆｂｗまたはｆａｗ＋ｆｂｖの組み合わせのデューティサイクルを表し、
ｂｕｗは、入力電圧および出力電圧の符号に応じて、スイッチｆａｕ＋ｆｂｗまたはｆａｗ＋ｆｂｕの組み合わせのデューティサイクルを表し、
ｂｕは、スイッチｆｂｕのデューティサイクルを表し、
ｃｕｖは、入力電圧および出力電圧の符号に応じて、スイッチｆａｕ＋ｆｃｖまたはｆａｖ＋ｆｃｕの組み合わせのデューティサイクルを表し、
ｃｖｗは、入力電圧および出力電圧の符号に応じて、スイッチｆａｖ＋ｆｃｗまたはｆａｗ＋ｆｃｖの組み合わせのデューティサイクルを表し、
ｃｕｗは、入力電圧および出力電圧の符号に応じて、スイッチｆａｕ＋ｆｃｗまたはｆａｗ＋ｆｃｕの組み合わせのデューティサイクルを表し、
ｃｕは、スイッチｆｃｕのデューティサイクルを表す。
ｕ＊ ａｂ＝ｂｕｖ・ｕｕｖ＋ｂｖｗ・ｕｖｗ＋ｂｕｗ・ｕｕｗ＋ｂｕ・ｕｕｕ
ｕ＊ ａｃ＝ｃｕｖ・ｕｕｖ＋ｃｖｗ・ｕｖｗ＋ｃｕｗ・ｕｕｗ＋ｃｕ・ｕｕｕ
この場合、
ｕ＊ ａｂは、出力位相ａ、ｂ間の出力基準電圧を示し、
ｕ＊ ａｃは、出力位相ａ、ｃ間の出力基準電圧を示し、
ｂｕｖは、入力電圧および出力電圧の符号に応じて、スイッチｆａｕ＋ｆｂｖまたはｆｂｕ＋ｆａｖの組み合わせのデューティサイクルを表し、
ｂｖｗは、入力電圧および出力電圧の符号に応じて、スイッチｆａｖ＋ｆｂｗまたはｆａｗ＋ｆｂｖの組み合わせのデューティサイクルを表し、
ｂｕｗは、入力電圧および出力電圧の符号に応じて、スイッチｆａｕ＋ｆｂｗまたはｆａｗ＋ｆｂｕの組み合わせのデューティサイクルを表し、
ｂｕは、スイッチｆｂｕのデューティサイクルを表し、
ｃｕｖは、入力電圧および出力電圧の符号に応じて、スイッチｆａｕ＋ｆｃｖまたはｆａｖ＋ｆｃｕの組み合わせのデューティサイクルを表し、
ｃｖｗは、入力電圧および出力電圧の符号に応じて、スイッチｆａｖ＋ｆｃｗまたはｆａｗ＋ｆｃｖの組み合わせのデューティサイクルを表し、
ｃｕｗは、入力電圧および出力電圧の符号に応じて、スイッチｆａｕ＋ｆｃｗまたはｆａｗ＋ｆｃｕの組み合わせのデューティサイクルを表し、
ｃｕは、スイッチｆｃｕのデューティサイクルを表す。
ｕｕｖ＋ｕｖｗ＋ｕｗｕ＝０であるため、以下の式が得られる。
ｕ＊ ａｂ＝ｂｕｖ・ｕｕｖ＋ｂｖｗ・（ｕｖｕ＋ｕｕｗ）＋ｂｕｗ・ｕｕｗ＋ｂｕ・ｕｕｕ
ｕ＊ ａｃ＝ｃｕｖ・ｕｕｖ＋ｃｖｗ・（ｕｖｕ＋ｕｕｗ）＋ｃｕｗ・ｕｕｗ＋ｃｕ・ｕｕｕ
したがって、
ｕ＊ ａｂ＝（ｂｕｖ−ｂｖｗ）・ｕｕｖ＋（ｂｕｗ＋ｂｖｗ）・ｕｕｗ＋ｂｕ・ｕｕｕ
ｕ＊ ａｃ＝（ｃｕｖ−ｃｖｗ）・ｕｕｖ＋（ｃｕｗ＋ｃｖｗ）・ｕｕｗ＋ｃｕ・ｕｕｕ
となる。
しかし、
ｂｖ＝（ｂｕｖ−ｂｖｗ）
ｂｗ＝（ｂｕｗ＋ｂｖｗ）
ｃｖ＝（ｃｕｖ−ｃｖｗ）
ｃｗ＝（ｃｕｗ＋ｃｖｗ）
であるから、以下の最後の関係が得られる。
ｕ＊ ａｂ＝ｂｖ・ｕｕｖ＋ｂｗ・ｕｕｗ＋ｂｕ・ｕｕｕ
ｕ＊ ａｃ＝ｃｖ・ｕｕｖ＋ｃｗ・ｕｕｗ＋ｃｕ・ｕｕｕ
ｕ＊ ａｂ＝ｂｕｖ・ｕｕｖ＋ｂｖｗ・（ｕｖｕ＋ｕｕｗ）＋ｂｕｗ・ｕｕｗ＋ｂｕ・ｕｕｕ
ｕ＊ ａｃ＝ｃｕｖ・ｕｕｖ＋ｃｖｗ・（ｕｖｕ＋ｕｕｗ）＋ｃｕｗ・ｕｕｗ＋ｃｕ・ｕｕｕ
したがって、
ｕ＊ ａｂ＝（ｂｕｖ−ｂｖｗ）・ｕｕｖ＋（ｂｕｗ＋ｂｖｗ）・ｕｕｗ＋ｂｕ・ｕｕｕ
ｕ＊ ａｃ＝（ｃｕｖ−ｃｖｗ）・ｕｕｖ＋（ｃｕｗ＋ｃｖｗ）・ｕｕｗ＋ｃｕ・ｕｕｕ
となる。
しかし、
ｂｖ＝（ｂｕｖ−ｂｖｗ）
ｂｗ＝（ｂｕｗ＋ｂｖｗ）
ｃｖ＝（ｃｕｖ−ｃｖｗ）
ｃｗ＝（ｃｕｗ＋ｃｖｗ）
であるから、以下の最後の関係が得られる。
ｕ＊ ａｂ＝ｂｖ・ｕｕｖ＋ｂｗ・ｕｕｗ＋ｂｕ・ｕｕｕ
ｕ＊ ａｃ＝ｃｖ・ｕｕｖ＋ｃｗ・ｕｕｗ＋ｃｕ・ｕｕｕ
そして、これから、デューティサイクルの以下の行列が推定される。
この場合、条件として、
ｂｕ＋ｂｖ＋ｂｗ＝１
ｃｕ＋ｃｖ＋ｃｗ＝１
かつ
０≦ｂｕ≦１、０≦ｂｖ≦１、０≦ｂｗ≦１、０≦ｃｕ≦１、０≦ｃｖ≦１、０≦ｃｗ≦１、
を伴う。
ｂｕ＋ｂｖ＋ｂｗ＝１
ｃｕ＋ｃｖ＋ｃｗ＝１
かつ
０≦ｂｕ≦１、０≦ｂｖ≦１、０≦ｂｗ≦１、０≦ｃｕ≦１、０≦ｃｖ≦１、０≦ｃｗ≦１、
を伴う。
上記行列Ｍを発端として、以下の場合にこれらの条件が満たされるのが理解される。
ｕｕｖ−ｕｖｗ＞０
ｕｕｗ＋ｕｖｗ＞０
ｕｕｖ−ｕｖｗ＞０
ｕｕｗ＋ｕｖｗ＞０
ｕｕｖ＋ｕｖｗ＋ｕｗｕ＝０であるため、以下の２つの条件が得られる。
２・ｕｕｖ−ｕｕｗ＞０
２・ｕｕｗ−ｕｕｖ＞０
２・ｕｕｖ−ｕｕｗ＞０
２・ｕｕｗ−ｕｕｖ＞０
これらの２つの条件は、ｕｕｖおよびｕｕｗが絶対値で高い方の２つの複合電圧であるときに満たされる。しかしながら、ネットワーク電圧が変化するため、これが常に当てはまるとは限らない。その結果、先のように表されるデューティサイクルの行列Ｍは、スイッチを制御するために永久的に使用することができない。
図２を参照すると、本発明の制御方法は、行列Ｍの特定のケースへと永久的に戻ることにある。このため、本発明の制御方法は、仮想制御行列Ｍｖを使用し、デューティサイクルの実行列を決定するために前記仮想制御行列に永久的に戻ることを可能にする。仮想行列Ｍｖは、行列Ｍと同じ次元から成り、行列Ｍのために決定される関係と同じ関係を利用する。本発明の制御方法は、行列Ｍｖの特定のケースに永久的に戻すことを可能にする入力セレクタ（Ｓｅｌ ＩＮ）および出力セレクタ（Ｓｅｌ ＯＵＴ）を使用する。入力セレクタ（Ｓｅｌ ＩＮ）および出力セレクタ（Ｓｅｌ ＯＵＴ）は、それぞれのデューティサイクル計算の前に、入力電圧および出力電圧に関して置換を行う。デューティサイクルの計算はそれぞれのスイッチング周期で行われる。デューティサイクルが計算されると、計算されたデューティサイクルの仮想行列Ｍｖの行と列とを置き換えることによって最初の基準に戻される。したがって、使用される手続きは、仮想コンバータ２０（図２）を動作させること、および、計算されたデューティサイクルの行列の置換を行って実際のコンバータのための制御コマンドを得ることに相当する。図２を参照すると、仮想コンバータ２０は、３つのスイッチングセルＡ’、Ｂ’、Ｃ’間で分配されるｆ’ａ’ｕ’、ｆ’ａ’ｖ’、ｆ’ａ’ｗ’、ｆ’ｂ’ｕ’、ｆ’ｂ’ｖ’、ｆ’ｂ’ｗ’、ｆ’ｃ’ｕ’、ｆ’ｃ’ｖ’、ｆ’ｃ’ｗ’で示される仮想制御スイッチを備え、これらのスイッチのそれぞれは、仮想コンバータの入力ｕ’、ｖ’、ｗ’を仮想コンバータの出力ａ’、ｂ’、ｃ’と関連付けるようになっている先に示された実際の制御スイッチに対応する。
入力位相ｕ、ｖ、ｗの単一電圧は、入力セレクタ（Ｓｅｌ ＩＮ）を用いて仮想コンバータの入力ｕ’、ｖ’、ｗ’の仮想単一電圧に対して割り当てられ、出力位相ａ、ｂ、ｃの単一電圧は、出力セレクタ（Ｓｅｌ ＯＵＴ）を用いて仮想コンバータの出力ａ’、ｂ’、ｃ’の仮想単一電圧に対して割り当てられる。このように、先に規定された特定のケースに戻ることが常に可能である。
仮想コンバータの入力ｕ’、ｖ’、ｗ’の単一電圧に対する入力位相ｕ、ｖ、ｗの単一電圧の割り当ては、第一に、以下の関係に基づいて入力電圧ベクトルＶｉｎｐｕｔを計算することにある。
Ｖｉｎｐｕｔ ＝（２／３）１／２（ｕｕｖ＋ａ・ｕｖｗ＋ａ２・ｕｗｕ）
ここで、ａ＝ｅｊ２π／３である。
Ｖｉｎｐｕｔ ＝（２／３）１／２（ｕｕｖ＋ａ・ｕｖｗ＋ａ２・ｕｗｕ）
ここで、ａ＝ｅｊ２π／３である。
図３を参照すると、入力位相ｕ、ｖ、ｗの単一電圧の割り当ては、この場合、計算された入力電圧ベクトルＶｉｎｐｕｔが位置するセクタ（図３の１、２、３、４、５、６）に応じて行われる。入力電圧ベクトルが位置するセクタの２つの高い方の複合電圧に共通の単一電圧Ｖｕｎ、Ｖｖｎ、Ｖｗｎは、入力ｕ’の仮想単一電圧に関連付けられる。入力位相の他の２つの電圧は、仮想コンバータの入力ｖ’、ｗ’の最後の２つの単一電圧に対して任意の態様で割り当てられる。したがって、図３の線図に基づいて、以下のセクタ依存割り当て表が得られる。
ここで、符号（＋）および（−）は、図３の線図に表される単一入力電圧Ｖｕｎ、Ｖｖｎ、Ｖｗｎに関する電圧ベクトルＶｉｎｐｕｔの符号に対応する。
出力セレクタ（Ｓｅｌ ＯＵＴ）に関して、仮想コンバータの出力ａ’、ｂ’、ｃ’の単一電圧に対する出力位相ａ、ｂ、ｃの単一電圧の割り当ては、第一に、基準出力電圧ベクトルＶｏｕｔｐｕｔが以下の関係に基づいて計算されることを必要とする。
Ｖｏｕｔｐｕｔ ＝（２／３）１／２（Ｖａｎ’＋ａ・Ｖｂｎ’＋ａ２・Ｖｃｎ’）
ここで、ａ＝ｅｊ２π／３である。
Ｖｏｕｔｐｕｔ ＝（２／３）１／２（Ｖａｎ’＋ａ・Ｖｂｎ’＋ａ２・Ｖｃｎ’）
ここで、ａ＝ｅｊ２π／３である。
Ｖａｎ’、Ｖｂｎ’、Ｖｃｎ’は、図１に表されており、基準出力電圧に対応する。したがって、それらは制御によって生じ、以下のサンプリング瞬間にとって望ましい電圧を表すため、その値は出力電圧のイメージである。図４に規定されるセクタのそれぞれに対する基準出力電圧ベクトルＶｏｕｔｐｕｔの位置に応じて、以下の表が得られる。この場合、出力位相ａ、ｂ、ｃの単一電圧のどれが絶対値で最も高い電圧Ｖｓｕｐであり、最も低い電圧Ｖｉｎｆであり、中間電圧Ｖｍｉｄであるのかが分かる。
出力セレクタ（Ｓｅｌ ＯＵＴ）において、仮想コンバータの出力ａ’の単一電圧に対して適用されるべき出力位相の単一電圧は、
入力ｕ’の仮想単一電圧に関連付けられる入力位相の単一電圧と同じ符号を有していなければならず、
考慮されるセクタにおける３つの出力電圧のうちで最も高いあるいは最も低い電圧でなければならないが、これらの３つの出力電圧のうちの絶対値で中間値であってはならない。
入力ｕ’の仮想単一電圧に関連付けられる入力位相の単一電圧と同じ符号を有していなければならず、
考慮されるセクタにおける３つの出力電圧のうちで最も高いあるいは最も低い電圧でなければならないが、これらの３つの出力電圧のうちの絶対値で中間値であってはならない。
その結果、前記表に基づいて、仮想コンバータ２０の入力ａ’の単一電圧に適用されるべき出力位相ａ、ｂまたはｃの単一電圧は、
出力電圧ベクトルのセクタにおいて中間電位となることができず、
考慮されるセクタにおけるその電位ＶｓｕｐまたはＶｉｎｆが入力ｕ’の仮想単一電圧に関連付けられる入力位相ｕ、ｖまたはｗの単一電圧と同じ符号を有するものとなる。
出力電圧ベクトルのセクタにおいて中間電位となることができず、
考慮されるセクタにおけるその電位ＶｓｕｐまたはＶｉｎｆが入力ｕ’の仮想単一電圧に関連付けられる入力位相ｕ、ｖまたはｗの単一電圧と同じ符号を有するものとなる。
以下の表は、入力位相の電圧および出力位相の電圧を割り当てるための様々な規則をまとめている。
したがって、先に計算された行列Ｍに関して規定される関係を考慮に入れると、仮想コンバータで適用される仮想行列Ｍｖは以下のようになる。
入力ｕ’の仮想単一電圧がプラスの場合には、以下となる。
ｕｓ１＝Ｖｓｕｐ−Ｖｍｉｄ＝ｕａ’ｂ’
ｕｓ２＝Ｖｓｕｐ−Ｖｉｎｆ＝ｕａ’ｃ’
ｕｓ１＝Ｖｓｕｐ−Ｖｍｉｄ＝ｕａ’ｂ’
ｕｓ２＝Ｖｓｕｐ−Ｖｉｎｆ＝ｕａ’ｃ’
入力ｕ’の仮想単一電圧がマイナスの場合には、以下となる。
ｕｓ１＝Ｖｓｕｐ−Ｖｉｎｆ＝ｕａ’ｃ’
ｕｓ２＝Ｖｍｉｄ−Ｖｉｎｆ＝ｕａ’ｂ’
ｕｓ１＝Ｖｓｕｐ−Ｖｉｎｆ＝ｕａ’ｃ’
ｕｓ２＝Ｖｍｉｄ−Ｖｉｎｆ＝ｕａ’ｂ’
先に規定された仮想行列Ｍｖにおけるデューティサイクルの計算後、本発明の制御方法は、必要に応じて、実行列を得るために、仮想コンバータの入力ｕ’、ｖ’、ｗ’および出力ａ’、ｂ’、ｃ’の電圧のそれぞれに対する実際のコンバータの入力位相ｕ、ｖ、ｗおよび出力位相ａ、ｂ、ｃの電圧の割り当てを考慮に入れて、仮想行列Ｍｖの行および列の置換を行うことにある。後述するものは、仮想行列から実行列への移行の様々なステップを示すことを可能にする例である。無論、行列Ｍｖに示されるデューティサイクルは、単なる例であり、限定的な態様で解釈されてはならない。
先に規定された関係に基づいてデューティサイクルの計算後に得られる仮想行列は、例えば以下の通りである。
なお、特に、各列におけるデューティサイクルの総和は１に等しい。また、スイッチｆ’ａ’ｕ’のデューティサイクルが１に等しいため、第１のスイッチングセルはオフである。
その後、仮想コンバータ２０の出力ａ’、ｂ’、ｃ’の電圧に対する出力位相ａ、ｂ、ｃの電圧の割り当てに応じて、方法は、上記行列Ｍｖの列の置換を行うことにある。したがって、例えば以下の行列Ｍ１が得られる。
この行列Ｍ１において、最初の２つの列は、初めの仮想行列Ｍｖに対して置換された。これは、
出力位相ａの単一電圧が出力ｂ’の仮想電圧に関連付けられ、
出力位相ｂの単一電圧が出力ａ’の仮想電圧に関連付けられ、
出力位相ｃの単一電圧が出力ｃ’の仮想電圧に関連付けられる、
からである。
出力位相ａの単一電圧が出力ｂ’の仮想電圧に関連付けられ、
出力位相ｂの単一電圧が出力ａ’の仮想電圧に関連付けられ、
出力位相ｃの単一電圧が出力ｃ’の仮想電圧に関連付けられる、
からである。
仮想コンバータの入力ｕ’、ｖ’、ｗ’の仮想電圧に対する入力位相ｕ、ｖ、ｗの電圧の割り当てに応じて、方法は、その後、上記行列Ｍ１の行の置換を行って以下の行列Ｍ２を得ることにある。
この行列Ｍ２は、行列Ｍ１の最初の２つの行を置き換えることによって得られる。これは、
入力位相ｕの単一電圧が入力ｖ’の仮想電圧に関連付けられ、
入力位相ｖの単一電圧が入力ｕ’の仮想電圧に関連付けられ、
入力位相ｗの単一電圧が入力ｗ’の仮想電圧に関連付けられる、
からである。
入力位相ｕの単一電圧が入力ｖ’の仮想電圧に関連付けられ、
入力位相ｖの単一電圧が入力ｕ’の仮想電圧に関連付けられ、
入力位相ｗの単一電圧が入力ｗ’の仮想電圧に関連付けられる、
からである。
無論、２つの置換ステップを逆の順序で行うことができる。
このように得られる行列Ｍ２は、実際のコンバータのスイッチング行列の９個のスイッチに適用されるべきデューティサイクルの実行列である。行われる２つの置換は特にゼロ位相の位置を移動させてしまっており、該位置は、ゼロ値を全く含まない行列Ｍ２の行によって特定される。したがって、行列Ｍ２の第２の行がゼロでないため、ゼロ位相は入力位相ｖ上にある。
ゼロ位相を導入することによりスイッチング周期にわたってコンバータのスイッチングセルをオフにすると、切り換えの数を１／３だけ減らすことができ、したがって、スイッチング損失およびコモンモード電圧の両方を減らすことができる。しかしながら、スイッチング周期の過程でセルをオフにすると、スイッチング損失およびコモンモード電圧の減少に関して最適条件を得ることができない。これは、オフにされたセルにより、入力電圧の絶対値で最も低い総和を、切り換わる他の２つのセルに対して体系的に課すことができないからである。したがって、３つのセルによりスイッチング周期にわたって切り換えられる総電圧の絶対値が可能な限り低いときに最適な性能が得られる。
このため、本発明の制御方法は、得られたデューティサイクル行列におけるゼロ位相の位置を変更することも含む。本発明の制御方法のこの特徴は、仮想行列Ｍｖを使用する前述した手続きを用いて得られるデューティサイクル行列にのみ適用されると理解されるべきではない。言うまでもなく、ゼロ位相を移動させることにある本発明の方法のこの新たな特徴は、この行列が得られた手続きに関係なく、ゼロ位相を備えるデューティサイクルの行列に適用されてもよい。
マトリクスコンバータでは、以下のゼロ位相の３つのタイプが想定し得る。
３つの上端スイッチｆａｕ、ｆｂｕ、ｆｃｕが閉状態に設定され（１１１）、
３つの中間スイッチｆａｖ、ｆｂｖ、ｆｃｖが閉状態に設定され（２２２）、
３つの下端スイッチｆａｗ、ｆｂｗ、ｆｃｗが閉状態に設定される（３３３）。
３つの上端スイッチｆａｕ、ｆｂｕ、ｆｃｕが閉状態に設定され（１１１）、
３つの中間スイッチｆａｖ、ｆｂｖ、ｆｃｖが閉状態に設定され（２２２）、
３つの下端スイッチｆａｗ、ｆｂｗ、ｆｃｗが閉状態に設定される（３３３）。
必要でありさえすれば、スイッチング損失およびコモンモード電流を減らすことができる本発明の制御方法は、
ゼロ位相をデューティサイクルの行列から排除すること、および、
先に規定された３つの想定し得るゼロ位相の中から新たなゼロ位相を選択して、それをデューティサイクルの行列中に置くことにより、前述した問題を解決すること、
にある。
ゼロ位相をデューティサイクルの行列から排除すること、および、
先に規定された３つの想定し得るゼロ位相の中から新たなゼロ位相を選択して、それをデューティサイクルの行列中に置くことにより、前述した問題を解決すること、
にある。
第一に、ゼロ位相の位置の変化によって実際に切り換えられる総電圧の絶対値を減らすことができるということを正しいと判断することが依然として必要である。このため、先に規定されたそれぞれのゼロ位相においては、ゼロ位相を伴わない４つのアクティブ状態の典型的なシーケンスから始めて、考慮されるゼロ位相を通じた移行を組み込むことができるとともに、どのシーケンスが最小電圧の切り換えを可能にするのかを理解することができる。１つのアクティブ状態から他のアクティブ状態への移行は、２つのスイッチの同時切り換えを引き起こしてはならず、すなわち、２つの数字の変更を同時に生じさせてはならない。
例えば、以下の４つのアクティブ状態を備えるシーケンスに基づき、
３２２
３２３
３１３
３１１
３つの想定し得るゼロ位相がこれらの４つのアクティブ状態内に位置され、それにより、以下の表が得られる。
３２２
３２３
３１３
３１１
３つの想定し得るゼロ位相がこれらの４つのアクティブ状態内に位置され、それにより、以下の表が得られる。
なお、入力位相ｕ、ｖ、ｗの単一電圧Ｖｕｎ、Ｖｖｎ、Ｖｗｎ間の差（ΔＶｍａｘ、ΔＶｍｉｎ、ΔＶｍｉｄ）を示す図５Ａに基づき、シーケンスＡに関して、
アクティブ状態３２２から３２３への移行は、入力位相ｖの電圧から入力位相ｗの電圧への移行、したがって、切り換えΔＶｍｉｎに相当し、
アクティブ状態３２３から３３３への移行は、入力位相ｖの電圧から入力位相ｗの電圧への移行、したがって、切り換えΔＶｍｉｎに相当し、
アクティブ状態３３３から３１３への移行は、入力位相ｗの電圧から入力位相ｕの電圧への移行、したがって、切り換えΔＶｍａｘに相当し、
アクティブ状態３１３から３１１への移行は、入力位相ｗの電圧から入力位相ｕの電圧への移行、したがって、切り換えΔＶｍａｘに相当する。
アクティブ状態３２２から３２３への移行は、入力位相ｖの電圧から入力位相ｗの電圧への移行、したがって、切り換えΔＶｍｉｎに相当し、
アクティブ状態３２３から３３３への移行は、入力位相ｖの電圧から入力位相ｗの電圧への移行、したがって、切り換えΔＶｍｉｎに相当し、
アクティブ状態３３３から３１３への移行は、入力位相ｗの電圧から入力位相ｕの電圧への移行、したがって、切り換えΔＶｍａｘに相当し、
アクティブ状態３１３から３１１への移行は、入力位相ｗの電圧から入力位相ｕの電圧への移行、したがって、切り換えΔＶｍａｘに相当する。
そのため、シーケンスＡに関して、切り換えられる総電圧は
Ｕｔｏｔ＝２ΔＶｍａｘ＋２ΔＶｍｉｎ
に等しい。
Ｕｔｏｔ＝２ΔＶｍａｘ＋２ΔＶｍｉｎ
に等しい。
上記表に規定されるシーケンスＢおよびＣに関して同じ推論を行うと、以下が得られる。
シーケンスＢ Ｕｔｏｔ＝２ΔＶｍａｘ＋ΔＶｍｉｎ
シーケンスＣ Ｕｔｏｔ＝３ΔＶｍａｘ
シーケンスＢ Ｕｔｏｔ＝２ΔＶｍａｘ＋ΔＶｍｉｎ
シーケンスＣ Ｕｔｏｔ＝３ΔＶｍａｘ
同様に、図５Ｂに基づき、切り換えられる電圧の符号を変更することにより、以下が得られる。
シーケンスＡ Ｕｔｏｔ＝２ΔＶｍａｘ＋２ΔＶｍｉｄ
シーケンスＢ Ｕｔｏｔ＝２ΔＶｍａｘ＋ΔＶｍｉｄ
シーケンスＣ Ｕｔｏｔ＝３ΔＶｍａｘ
シーケンスＡ Ｕｔｏｔ＝２ΔＶｍａｘ＋２ΔＶｍｉｄ
シーケンスＢ Ｕｔｏｔ＝２ΔＶｍａｘ＋ΔＶｍｉｄ
シーケンスＣ Ｕｔｏｔ＝３ΔＶｍａｘ
その結果、初めにゼロ位相が３つの下端スイッチにあった場合には、このゼロ位相の中間スイッチへの移動により、切り換えられる総電圧を減らすことができ、したがって、スイッチング損失およびコモンモード電圧を減らすことができる。
ゼロ位相を制御行列に正確に位置決めするためには、入力電圧ベクトルＶｉｎｐｕｔを決定して、それを図６に示されるように入力位相ｕ、ｖ、ｗの様々な単一電圧Ｖｕｎ、Ｖｖｎ、Ｖｗｎに対して位置決めすることが必要である。
以下を思い出されたい。
Ｖｉｎｐｕｔ ＝（２／３）１／２（ｕｕｖ＋ａ・ｕｖｗ＋ａ２・ｕｗｕ）
ここで、ａ＝ｅｊ２π／３である。
Ｖｉｎｐｕｔ ＝（２／３）１／２（ｕｕｖ＋ａ・ｕｖｗ＋ａ２・ｕｗｕ）
ここで、ａ＝ｅｊ２π／３である。
図６において、入力電圧ベクトルｖｉｎｐｕｔが位置するセクタ（１１１、２２２、３３３）は、ゼロ位相にとって最適な位置に対応する（例えば、図６の３３３）。したがって、この場合も先と同様に、先に規定された行列Ｍ２を得ることを可能にした前回の例を発端として、方法は、必要に応じて、ゼロ位相を排除すること、および、スイッチング損失およびコモンモード電圧を最小にすることを目的としてゼロ位相を移動させることにある。
得られる行列Ｍ２は以下の通りであった。
ゼロ位相は行列Ｍ２の第２の行によって表される。例えばゼロ位相が行列Ｍ２の第３の行にあるはずであるセクタ内に先の式によって決定される入力電圧ベクトルが位置することが考慮される場合（図６）には、それにより、ゼロ位相の位置を変更することが必要である。このため、本発明の制御方法は、ゼロ位相を備える行の最小デューティサイクル（行列Ｍ２の第２の行の０．１３５）を選択して、それをこの同じ行の全てのデューティサイクルから差し引くことにある。これにより、以下が得られる。
すなわち
となる。
したがって、このようにして得られる行列Ｍ３では、ゼロ位相が排除される。これは、全ての行がゼロに等しい少なくとも１つのデューティサイクルを備えるからである。
新たなゼロ位相になる行、すなわち、第３の行にゼロ位相を配置するため、制御方法は、この行のデューティサイクルから予め推定されるデューティサイクルを加えることにある。その結果、以下が得られる。
すなわち
となる。
このとき、ゼロ位相は確かに第３の行にある。これは、このとき、第３の行がゼロに等しいデューティサイクルを全く含まないからである。なお、この場合、スイッチング損失の減少およびコモンモード電圧の減少に関して最適な結果を与える行列Ｍ４は、１に等しいデューティサイクルを全く含まない。したがって、新たなゼロ位相の導入は３つの入力電圧の切り換えを可能にし、このことは、３つのセルのいずれもスイッチング周期にわたってオフ状態のままにないことを意味する。また、新たなゼロ位相の導入により、セルをスイッチング周期にわたって無効にできた最初のゼロ位相の態様で、アクティブ状態の数をスイッチング周期にわたって８個に制限することもできる。
デューティサイクルの確定的な行列が得られると、制御方法は、スイッチング行列の９個の双方向スイッチのための制御コマンドを規定して、ＰＷＭタイプの変調を行うことにある。このため、変速ドライブは、制御行列のデューティサイクルによって表される変調子(modulant)と１つ以上の決定された搬送波との間の比較を行うようになっているインターセクティブ(intersective)変調を使用する。本発明によれば、変速ドライブは、例えば、スイッチング周波数に等しい周波数の２つの異なる逆三角形搬送波ｘ、ｙ（図７）を使用する。
これらの２つの搬送波ｘ、ｙは、マトリクスコンバータの３つのセルＡ、Ｂ、Ｃのデューティサイクルを規定するために使用される。それぞれのスイッチングセルＡ、Ｂ、Ｃごとに、２つの搬送波ｘ、ｙは、セルの３つのスイッチのうちの２つに関して制御コマンドを規定する。第３のスイッチに関する制御コマンドは、スイッチングセルのデューティサイクルの総和が常に１に等しければ、他の２つの補数によって自動的に規定される。
したがって、本発明によれば、ＰＷＭタイプの変調器の２つの搬送波ｘ、ｙに適用されるべき制御行列のデューティサイクルを選択する必要がある。この選択は以下の方法で行われる。
デューティサイクルの行列の行の変調子が常に同じ搬送波に適用される。
最も高いデューティサイクルを備えるデューティサイクルの行列の行が排除される。
２つの排除されない行がそれぞれ搬送波ｘ、ｙの一方と比較される。
デューティサイクルの排除されない行の一方または他方に適用されるべき搬送波の選択は、アクティブ位相およびゼロ位相のシーケンスをスイッチング半周期にわたって変更することを可能にする。
デューティサイクルの行列の行の変調子が常に同じ搬送波に適用される。
最も高いデューティサイクルを備えるデューティサイクルの行列の行が排除される。
２つの排除されない行がそれぞれ搬送波ｘ、ｙの一方と比較される。
デューティサイクルの排除されない行の一方または他方に適用されるべき搬送波の選択は、アクティブ位相およびゼロ位相のシーケンスをスイッチング半周期にわたって変更することを可能にする。
搬送波の選択に応じて、制御行列のゼロ位相は、スイッチング半周期の始めあるいは終わりに位置することができる。
また、新たなゼロ位相の位置の利点を保つため、ゼロ位相のデューティサイクルの配置は、二重または三重の切り換え、すなわち、２つあるいは３つのアームの同時切り換えを何ら生み出してはならない。二重または三重切り換えの任意の可能性を排除するため、変調器は以下の規則を忠実に守る必要があり、この規則にしたがって、デューティサイクルの２つの排除されない行のうちの一方がゼロ位相を有する場合には、この行がマスター行であると見なされなければならない。マスター行は、第１の搬送波ｘと選択的に比較された後、入力電圧ベクトルＶｉｎｐｕｔのセクタのそれぞれの変化時に第２の搬送波ｙと比較される。比較のために使用される初期搬送波ｘまたはｙの選択は、任意であり、例えば図８の場合のように固定される。他の排除されない行は、マスター行によって使用されない搬送波と比較される。
一方、２つの排除されない行のいずれもゼロ位相を有さない場合には、マスター行がゼロでない最小デューティサイクルを備える行であり、スレーブ行が他方の排除されない行である。前述したように、マスター行は、搬送波ｘ、ｙのそれぞれと連続的に比較され、初期搬送波の選択も任意である。
先と同様に、既に得られた行列Ｍ４の例、すなわち、
を発端とする。
なお、中間の行は、最も高いデューティサイクルを備えるため、排除される行である。排除されない行のうちで、第３の行はゼロ位相を備える行である。その結果、第３の行がマスター行であり、第１の行がスレーブ行である。したがって、第１のスイッチング周期Ｐの過程で、マスター行は、２つの搬送波のうちの一方、例えば任意に第１の搬送波ｘと比較され、一方、スレーブ行は、他方の搬送波、すなわち、第２の搬送波ｙと比較される。
図９には、例えば２つの搬送波ｘ、ｙに適用される変調子ｍ１、ｍ２、ｍ３、ｍ１０、ｍ２０、ｍ３０が示されており、これらから、スイッチング周期にわたるスイッチの時間的制御のための順序が推定される。第１の搬送波ｘに適用される変調子ｍ１、ｍ２、ｍ３は、前記搬送波ｘに適用されるべきデューティサイクルの行列の行のデューティサイクルを表し、また、第２の搬送波ｙに適用される変調子ｍ１０、ｍ２０、ｍ３０は、前記搬送波ｙに適用されるべきデューティサイクルの行列の行のデューティサイクルを表す。図９に示されるこれらの変調子は、単なる例であり、先に規定された行列Ｍ４を代表するものではない。
Claims (9)
- マトリクスコンバータタイプの変速ドライブで実施される制御方法であって、
ＡＣ電圧源に接続される３つの入力位相（ｕ、ｖ、ｗ）と、電気負荷に接続される３つの出力位相（ａ、ｂ、ｃ）とを備え、
３つのスイッチングセル（Ａ、Ｂ、Ｃ）間で分配されるとともに、出力位相を入力位相のうちのいずれか１つに接続するために個別に制御されるようになっている９個の電流および電圧双方向電子スイッチ（ｆａｕ、ｆａｖ、ｆａｗ、ｆｂｕ、ｆｂｖ、ｆｂｗ、ｆｃｕ、ｆｃｖ、ｆｃｗ）を備え、コンバータのスイッチの切り換えは、負荷となる出力電圧を得ることができるようにするデューティサイクルの実行列に従う、
制御方法において、
デューティサイクルの実行列は、３つのスイッチングセル（Ａ’、Ｂ’、Ｃ’）を備える仮想コンバータ（２０）の仮想行列（Ｍｖ）に基づいて決定され、仮想コンバータのスイッチングセルのうちの１つが永久的にオフであり、前記方法が、それぞれのスイッチング周期において、
入力位相（ｕ、ｖ、ｗ）の単一電圧を仮想コンバータ（２０）の入力（ｕ’、ｖ’、ｗ’）の仮想単一電圧に対して割り当てるステップと、
出力位相（ａ、ｂ、ｃ）の単一電圧を仮想コンバータ（２０）の出力（ａ’、ｂ’、ｃ’）の仮想単一電圧に対して割り当てるステップと、
仮想行列（Ｍｖ）のデューティサイクルを決定するステップと、
仮想行列（Ｍｖ）の行と列とを置き換えて、実行列を得るステップと、
を備えることを特徴とする制御方法。 - 仮想行列（Ｍｖ）のデューティサイクルが所定の関係に基づいて決定されることを特徴とする請求項１に記載の方法。
- 仮想行列が以下の通りであり、
ａ’ｕ’、ａ’ｖ’、ａ’ｗ’、ｂ’ｕ’、ｂ’ｖ’、ｂ’ｗ’、ｃ’ｕ’、ｃ’ｖ’、ｃ’ｗ’は、仮想コンバータのデューティサイクルであり、
ｕｕ’ｖ’、ｕｖ’ｗ’、ｕｕ’ｗ’は、仮想コンバータの入力間の複合電圧であり、
ｕｓ１、ｕｓ２は、仮想コンバータの入力ｕ’に印加される単一電圧のプラス符号またはマイナス符号に応じた仮想コンバータの出力ａ’、ｂ’間または出力ａ’、ｃ’間の複合電圧ｕａ’ｂ’またはｕａ’ｃ’に等しい電圧である、
ことを特徴とする請求項２に記載の方法。 - 入力位相（ｕ、ｖ、ｗ）の単一電圧を仮想コンバータ（２０）の入力（ｕ’、ｖ’、ｗ’）の仮想単一電圧に対して割り当てるステップは、入力電圧ベクトル（Ｖｉｎｐｕｔ）を決定するとともに、入力位相の複合電圧に対する入力電圧ベクトル（Ｖｉｎｐｕｔ）の位置に応じて割り当て規則を適用することによって実施されることを特徴とする請求項１乃至３のいずれか一項に記載の方法。
- 出力位相（ａ、ｂ、ｃ）の単一電圧を仮想コンバータの出力（ａ’、ｂ’、ｃ’）の仮想単一電圧に対して割り当てるステップは、基準出力電圧ベクトル（Ｖｏｕｔｐｕｔ）を決定するとともに、出力位相の単一基準電圧に対する基準出力電圧ベクトルの位置に応じて割り当て規則を適用することによって実施されることを特徴とする請求項１乃至４のいずれか一項に記載の方法。
- マトリクスコンバータタイプの変速ドライブであって、
ＡＣ電圧源に接続される３つの入力位相（ｕ、ｖ、ｗ）と、電気負荷に接続される３つの出力位相（ａ、ｂ、ｃ）とを備え、
３つのスイッチングセル（Ａ、Ｂ、Ｃ）間で分配されるとともに、出力位相を入力位相のうちのいずれか１つに接続するために個別に制御されるようになっている９個の電流および電圧双方向電子スイッチ（ｆａｕ、ｆａｖ、ｆａｗ、ｆｂｕ、ｆｂｖ、ｆｂｗ、ｆｃｕ、ｆｃｖ、ｆｃｗ）を備え、コンバータのスイッチの切り換えは、負荷となる出力電圧を得ることができるようにするデューティサイクルの実行列に従う、
変速ドライブにおいて、
デューティサイクルの実行列は、３つのスイッチングセル（Ａ’、Ｂ’、Ｃ’）を備える仮想コンバータ（２０）の仮想行列（Ｍｖ）に基づいて決定され、仮想コンバータのスイッチングセルのうちの１つが永久的にｏｆｆであり、変速ドライブは、
入力位相（ｕ、ｖ、ｗ）の単一電圧を仮想コンバータ（２０）の入力（ｕ’、ｖ’、ｗ’）の仮想単一電圧に対して割り当てるための手段と、
出力位相（ａ、ｂ、ｃ）の単一電圧を仮想コンバータ（２０）の出力（ａ’、ｂ’、ｃ’）の仮想単一電圧に対して割り当てるための手段と、
仮想行列（Ｍｖ）のデューティサイクルを決定するための手段と、
仮想行列（Ｍｖ）の行と列とを置き換えて、実行列を得るための手段と、
を備えることを特徴とする変速ドライブ。 - 仮想行列が以下の通りであり、
ａ’ｕ’、ａ’ｖ’、ａ’ｗ’、ｂ’ｕ’、ｂ’ｖ’、ｂ’ｗ’、ｃ’ｕ’、ｃ’ｖ’、ｃ’ｗ’は、仮想コンバータのデューティサイクルであり、
ｕｕ’ｖ’、ｕｖ’ｗ’、ｕｕ’ｗ’は、仮想コンバータの入力間の複合電圧であり、
ｕｓ１、ｕｓ２は、仮想コンバータの入力ｕ’に印加される単一電圧のプラス符号またはマイナス符号に応じた仮想コンバータの出力ａ’、ｂ’間または出力ａ’、ｃ’間の複合電圧ｕａ’ｂ’またはｕａ’ｃ’に等しい電圧である、
ことを特徴とする請求項６に記載の変速ドライブ。 - 入力位相（ｕ、ｖ、ｗ）の単一電圧を仮想コンバータ（２０）の入力（ｕ’、ｖ’、ｗ’）の仮想単一電圧に対して割り当てるための手段は、入力電圧ベクトル（Ｖｉｎｐｕｔ）を決定するための手段と、入力位相（ｕ、ｖ、ｗ）の複合電圧に対する入力電圧ベクトル（Ｖｉｎｐｕｔ）の位置を比較するための手段とを備えることを特徴とする請求項６または７に記載の変速ドライブ。
- 出力位相（ａ、ｂ、ｃ）の単一電圧を仮想コンバータ（２０）の出力（ａ’、ｂ’、ｃ’）の仮想単一電圧に対して割り当てるための手段は、出力電圧ベクトル（Ｖｏｕｔｐｕｔ）を決定するための手段と、出力位相（ａ、ｂ、ｃ）の単一基準電圧に対する基準出力電圧ベクトルの位置を比較するための手段とを備えることを特徴とする請求項６乃至８のいずれか一項に記載の変速ドライブ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0858759A FR2940552B1 (fr) | 2008-12-18 | 2008-12-18 | Variateur de vitesse de type convertisseur matriciel |
| FR0858759 | 2008-12-18 | ||
| PCT/EP2009/067010 WO2010069892A1 (fr) | 2008-12-18 | 2009-12-14 | Variateur de vitesse de type convertisseur matriciel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012513182A JP2012513182A (ja) | 2012-06-07 |
| JP5378538B2 true JP5378538B2 (ja) | 2013-12-25 |
Family
ID=41168554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011541366A Expired - Fee Related JP5378538B2 (ja) | 2008-12-18 | 2009-12-14 | マトリクスコンバータ変速ドライブ |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP2368315B1 (ja) |
| JP (1) | JP5378538B2 (ja) |
| CN (1) | CN102257716B (ja) |
| FR (1) | FR2940552B1 (ja) |
| WO (1) | WO2010069892A1 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10146182A1 (de) * | 2001-09-19 | 2003-04-10 | Marcus Ziegler | Verfahren zur Kommutierung in Matrixumrichtern |
| RU2387069C1 (ru) * | 2006-05-10 | 2010-04-20 | Мейденша Корпорейшн | Способ создания конфигурации переключения для устройства прямого преобразования переменного тока в переменный ток |
| CN201167289Y (zh) * | 2007-11-16 | 2008-12-17 | 华中科技大学 | 一种用于矩阵变换器的控制装置 |
-
2008
- 2008-12-18 FR FR0858759A patent/FR2940552B1/fr not_active Expired - Fee Related
-
2009
- 2009-12-14 WO PCT/EP2009/067010 patent/WO2010069892A1/fr active Application Filing
- 2009-12-14 JP JP2011541366A patent/JP5378538B2/ja not_active Expired - Fee Related
- 2009-12-14 CN CN200980151084.6A patent/CN102257716B/zh not_active Expired - Fee Related
- 2009-12-14 EP EP09796675.8A patent/EP2368315B1/fr not_active Not-in-force
Also Published As
| Publication number | Publication date |
|---|---|
| FR2940552A1 (fr) | 2010-06-25 |
| FR2940552B1 (fr) | 2010-12-03 |
| EP2368315B1 (fr) | 2014-04-09 |
| JP2012513182A (ja) | 2012-06-07 |
| CN102257716A (zh) | 2011-11-23 |
| WO2010069892A1 (fr) | 2010-06-24 |
| CN102257716B (zh) | 2014-01-15 |
| EP2368315A1 (fr) | 2011-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kwak et al. | Model-predictive direct power control with vector preselection technique for highly efficient active rectifiers | |
| EP2897279B1 (en) | Multilevel converter systems and methods with reduced common mode voltage | |
| Kang et al. | Carrier-rotation strategy for voltage balancing in flying capacitor multilevel inverter | |
| JP4824360B2 (ja) | 電力変換装置 | |
| KR20120118047A (ko) | 멀티레벨 컨버터의 모델 예측 제어 | |
| Tehrani et al. | Power loss calculation in two different multilevel inverter models (2DM2) | |
| RU2231191C2 (ru) | Способ коммутации тока ключами двухсторонней проводимости матричных преобразователей (варианты) | |
| JP2008092640A (ja) | ３相整流装置 | |
| da Silva et al. | Voltage balancing in flying capacitor converter multilevel using space vector modulation | |
| JP5378537B2 (ja) | マトリクスコンバータタイプの変速装置 | |
| Cortes et al. | Predictive control of a grid-connected cascaded H-bridge multilevel converter | |
| JP5963235B2 (ja) | Ｐｗｍインバータの制御方法および制御装置 | |
| JP5378538B2 (ja) | マトリクスコンバータ変速ドライブ | |
| Ghoreishy et al. | A fast-processing modulation strategy for three-phase four-leg neutral-point-clamped inverter based on the circuit-level decoupling concept | |
| Jang et al. | Space vector PWM technique for two-phase inverter-fed single-phase induction motors | |
| Mengoni et al. | Modulation strategies for three-phase AC-DC matrix converters: A comparison | |
| EP3063866B1 (en) | A vector controller for a voltage source power converter | |
| KR102064229B1 (ko) | 단상 npc 멀티레벨 pwm 컨버터 제어방법 | |
| CN114144971A (zh) | 使用固定脉冲模式的功率变换器控制系统和控制方法 | |
| Xu et al. | A simplified modulated model predictive control for a grid-tied three-level T-type inverter | |
| Dekka et al. | An improved indirect model predictive control approach for modular multilevel converter | |
| Hosseinzadeh et al. | Back-to-back stacked multicell converter | |
| Mathew et al. | Modified predictive current control of neutral-point clamped converter with reduced switching frequency | |
| Wang et al. | Modulated model predictive control of two-stage matrix converter for reducing common-mode voltage | |
| JPH11122944A (ja) | Ｎｐｃ変換器の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120629 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130925 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |