JP5365498B2 - Programmable logic controller - Google Patents

Programmable logic controller Download PDF

Info

Publication number
JP5365498B2
JP5365498B2 JP2009285176A JP2009285176A JP5365498B2 JP 5365498 B2 JP5365498 B2 JP 5365498B2 JP 2009285176 A JP2009285176 A JP 2009285176A JP 2009285176 A JP2009285176 A JP 2009285176A JP 5365498 B2 JP5365498 B2 JP 5365498B2
Authority
JP
Japan
Prior art keywords
start trigger
unit
trigger condition
sampling trace
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009285176A
Other languages
Japanese (ja)
Other versions
JP2011128776A (en
Inventor
博昭 図師
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2009285176A priority Critical patent/JP5365498B2/en
Publication of JP2011128776A publication Critical patent/JP2011128776A/en
Application granted granted Critical
Publication of JP5365498B2 publication Critical patent/JP5365498B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a PLC that allows combinations of a plurality of trigger conditions only by selecting a combination pattern of start trigger conditions without requiring a user to create a debug program for a sampling trace in a ladder program. <P>SOLUTION: The PLC includes, in a CPU module of a station communicating with an upper PC; a ladder program execution part, a sampling trace execution part, and a start trigger condition check part determining an effective sampling position. The PLC also includes: a start trigger pattern registration part provided in the CPU module, registering combination pattern information of the start trigger conditions; a start trigger selection part provided in the CPU module, selecting one piece of the combination pattern information registered in the start trigger pattern registration part, and transferring it to the start trigger condition check part; and a start trigger condition setting part provided in the upper PC, designating one of the combination patterns, and transferring it to the start trigger selection part. <P>COPYRIGHT: (C)2011,JPO&amp;INPIT

Description

本発明は、上位PCと通信するステーションのCPUモジュール内に、ラダープログラム実行部と、サンプリングトレース実行部と、有効なサンプリング位置を決める開始トリガ条件チェック部とを具備するプログラマブルロジックコントローラ(以下、PLC)に関するものである。   The present invention provides a programmable logic controller (hereinafter referred to as PLC) having a ladder program execution unit, a sampling trace execution unit, and a start trigger condition check unit for determining an effective sampling position in a CPU module of a station communicating with a host PC. ).

サンプリングトレース機能とは、PLCシステムにおいて、上位PCと通信するステーションのCPUモジュールを構成するデバイスの内、サンプリング指定されたデバイスの状態や内容を順次CPUモジュール内のサンプリングトレースバッファへ格納する機能である。サンプリングトレース機能については、特許文献1に技術開示がある。   The sampling trace function is a function for sequentially storing the state and contents of a sampling designated device among the devices constituting the CPU module of the station communicating with the host PC in the PLC system in the sampling trace buffer in the CPU module. . Regarding the sampling trace function, Patent Document 1 discloses a technical disclosure.

開始トリガ条件とは、サンプリングトレースバッファへ格納したデバイスの状態や内容で、ユーザが作成したラダープログラムのデバッグ情報として有効なサンプリングトレースデータの先頭位置を決めるための条件となる。この条件を満たした位置から、有効なサンプリングトレースデータとして扱われる。   The start trigger condition is a condition for determining the start position of sampling trace data effective as debug information of a ladder program created by the user, based on the state and contents of the device stored in the sampling trace buffer. From the position that satisfies this condition, it is treated as valid sampling trace data.

図4は、サンプリングトレース機能を有するPLCの従来構成を示す機能ブロック図である。PLCシステムは、ステーション10及びこのステーションと通信する上位PC20で構成されている。   FIG. 4 is a functional block diagram showing a conventional configuration of a PLC having a sampling trace function. The PLC system includes a station 10 and a host PC 20 that communicates with the station.

ステーション10は、複数のモジュールで構成されており、図ではCPUモジュール30のみが示されている。上位PC20は、サンプリングトレース機能を管理するサンプリングトレースツール21を備えている。   The station 10 is composed of a plurality of modules, and only the CPU module 30 is shown in the figure. The host PC 20 includes a sampling trace tool 21 that manages the sampling trace function.

CPUモジュール30は、ラダー実行部40、上位PC20のサンプリングトレースツール21と通信するツール制御部50、このツール制御部50より開始トリガ条件が設定される開始トリガ設定部60、サンプリングトレースバッファ70、データ収集部80を備えている。   The CPU module 30 includes a ladder execution unit 40, a tool control unit 50 that communicates with the sampling trace tool 21 of the host PC 20, a start trigger setting unit 60 in which a start trigger condition is set by the tool control unit 50, a sampling trace buffer 70, data A collection unit 80 is provided.

ラダー実行部40は、ラダープログラム実行部41、サンプリングトレース実行部42、開始トリガチェック部43を備え、所定の制御周期でこれらがシーケンシャルに稼動している。   The ladder execution unit 40 includes a ladder program execution unit 41, a sampling trace execution unit 42, and a start trigger check unit 43, which are operating sequentially in a predetermined control cycle.

ラダープログラム実行部41で実行されるラダープログラムは、ユーザのプログラムPと、サンプリングトレース用デバッグプログラムQで構成され、制御周期毎にこれらプログラムが実行される。   The ladder program executed by the ladder program execution unit 41 includes a user program P and a sampling trace debug program Q, and these programs are executed at each control cycle.

サンプリングトレース実行部42は、ツール制御部50からのサンプリング開始指令を入力すると、指定されたデバイスの情報を順次取得して所定個数をサンプリングトレースバッファ70に保存する。   When the sampling trace execution unit 42 receives a sampling start command from the tool control unit 50, the sampling trace execution unit 42 sequentially acquires information on designated devices and stores a predetermined number in the sampling trace buffer 70.

開始トリガチェック部43は、開始トリガ設定部60より渡される1個の開始トリガ条件、例えば、サンプリングトレース用デバッグプログラムQのトリガ“I0100”を入力し、サンプリングトレース実行部42がデバイスのデータを取得する毎に開始トリガ条件との一致をチェックし、一致した場合にデータ収集部80に通知する。開始トリガ検出のチェックは、サンプリングトレースを開始したら、制御周期の1スキャン毎に実施される。   The start trigger check unit 43 inputs one start trigger condition passed from the start trigger setting unit 60, for example, the trigger “I0100” of the debug program Q for sampling trace, and the sampling trace execution unit 42 acquires device data. Each time it is checked, the start trigger condition is checked for a match, and if it matches, the data collection unit 80 is notified. The start trigger detection check is performed every scan of the control cycle after the sampling trace is started.

データ収集部80は、サンプリングトレースバッファ70にアクセスし、開始トリガ条件が一致したデータ以降のデータを有効データとして収集し、ツール制御部50を介して上位PC20のサンプリングトレースツール21に返す。   The data collection unit 80 accesses the sampling trace buffer 70, collects data after the data that matches the start trigger condition as valid data, and returns it to the sampling trace tool 21 of the host PC 20 via the tool control unit 50.

特開平8−88157号公報JP-A-8-88157

従来構成のPLCでは次のような問題がある。
(1)ユーザが複数の開始トリガ条件を組み合わせて設定したい場合、ラダープログラムにサンプリングトレース用にデバッグプログラムを仕込む作業が必要であり、煩雑である。
The conventional configuration PLC has the following problems.
(1) When the user wants to set a plurality of start trigger conditions in combination, it is necessary and complicated to prepare a debug program for sampling trace in the ladder program.

(2)このサンプリング用のデバッグプログラムの変更作業、サンプリングトレースを実施する必要が無くなった場合にこのデバッグプログラムの削除作業に手間がかかる。 (2) It takes time to change the debugging program for sampling and to delete the debugging program when it is no longer necessary to perform the sampling trace.

本発明の目的は、複数の開始トリガ条件を組み合わせて設定したい場合、ユーザはラダープログラムにサンプリングトレース用デバッグプログラムを作成しなくても、開始トリガ条件の組合せパターンを選択するのみで対応できるPLCを実現することにある。   An object of the present invention is to set a PLC that can be handled only by selecting a combination pattern of start trigger conditions without creating a sampling trace debug program in a ladder program when a plurality of start trigger conditions are to be set in combination. It is to be realized.

このような課題を達成するために、本発明は次の通りの構成になっている。
(1)上位PCと通信するステーションのCPUモジュール内に、ラダープログラム実行部と、サンプリングトレース実行部と、有効なサンプリング位置を決める開始トリガ条件チェック部とを具備するPLCにおいて、
前記開始トリガ条件の組み合わせパターン情報を登録する、前記CPUモジュール内に設けられた開始トリガパターン登録部と、
前記開始トリガパターン登録部に登録された組み合わせパターン情報の1個を選択して前記開始トリガ条件チェック部に渡す、前記CPUモジュール内に設けられた開始トリガ選択部と、
前記組み合わせパターンの1個を指定して前記開始トリガ選択部に渡す、前記上位PC内に設けられた開始トリガ条件設定部と、
を備えることを特徴とするPLC。
In order to achieve such a subject, the present invention has the following configuration.
(1) In a PLC including a ladder program execution unit, a sampling trace execution unit, and a start trigger condition check unit for determining an effective sampling position in a CPU module of a station communicating with a host PC.
A start trigger pattern registration unit provided in the CPU module for registering combination pattern information of the start trigger condition;
A start trigger selection unit provided in the CPU module for selecting one of the combination pattern information registered in the start trigger pattern registration unit and passing it to the start trigger condition check unit;
A start trigger condition setting unit provided in the host PC, specifying one of the combination patterns and passing it to the start trigger selection unit;
A PLC comprising:

(2)前記開始トリガ条件設定部は、n点の開始トリガ条件に対して(2−1)個の組み合わせの内1個を開始トリガ条件として設定することを特徴とする(1)に記載のPLC。 (2) The start trigger condition setting unit sets one of (2 n −1) combinations as a start trigger condition with respect to an n-point start trigger condition. PLC.

(3)前記開始トリガパターン登録部は、ユーザにより生成された開始トリガ条件の組み合わせパターン情報を登録することを特徴とする(1)または(2)に記載のPLC。 (3) The PLC according to (1) or (2), wherein the start trigger pattern registration unit registers combination pattern information of start trigger conditions generated by a user.

(4)前記上位PCからのサンプリングトレース開始指令に基づいて前記サンプリングトレース実行部により収集された前記CPUのデバイス情報をサンプリングトレースバッファに所定個数を保持すると共に、前記開始トリガ条件チェック部の条件合致情報に基づいて前記サンプリングトレースバッファにアクセスして収集したデータを前記上位PCに返すことを特徴とする(1)乃至(3)のいずれかに記載のPLC。 (4) A predetermined number of device information of the CPU collected by the sampling trace execution unit based on a sampling trace start command from the host PC is held in the sampling trace buffer, and the start trigger condition check unit satisfies the condition 4. The PLC according to any one of (1) to (3), wherein data collected by accessing the sampling trace buffer based on information is returned to the host PC.

本発明によれば、サンプリングトレースで複数の開始トリガ条件の組合せを設定したい場合、ユーザはラダープログラムにサンプリングトレース用デバッグプログラムを仕込むことなく、開始トリガ条件の組合せパターンを選択するだけで対応することができる。   According to the present invention, when a combination of a plurality of start trigger conditions is to be set in the sampling trace, the user can respond by simply selecting a combination pattern of the start trigger conditions without preparing a sampling trace debug program in the ladder program. Can do.

本発明を適用したPLCの一実施例を示す機能ブロック図である。It is a functional block diagram which shows one Example of PLC to which this invention is applied. 開始トリガパターン登録部と開始トリガ条件設定部の関係を説明する機能ブロック図である。It is a functional block diagram explaining the relationship between a start trigger pattern registration part and a start trigger condition setting part. 本発明を適用したPLCの他の実施例を示す機能ブロック図である。It is a functional block diagram which shows the other Example of PLC to which this invention is applied. サンプリングトレース機能を有するPLCの従来構成を示す機能ブロック図である。It is a functional block diagram which shows the conventional structure of PLC which has a sampling trace function.

以下本発明を、図面を用いて詳細に説明する。図1は、本発明を適用したPLCの一実施例を示す機能ブロック図である。図4で説明した従来構成と同一要素には同一符号を付して説明を省略する。   Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a functional block diagram showing an embodiment of a PLC to which the present invention is applied. The same elements as those in the conventional configuration described with reference to FIG.

本発明の特徴部は、CPUモジュール30に設けられた開始トリガパターン登録部100と、登録されたトリガパターンの1個を上位PC側からの指令で選択してラダー実行部40の開始トリガ条件チェック部43に渡す開始トリガ選択部200と、上位PCのサンプリングトレースツール21に設けられた開始トリガ条件設定部300とを備える構成にある。   The feature of the present invention is that the start trigger pattern registration unit 100 provided in the CPU module 30 and one of the registered trigger patterns is selected by a command from the host PC side and the start trigger condition check of the ladder execution unit 40 is performed. The start trigger selection unit 200 to be passed to the unit 43 and the start trigger condition setting unit 300 provided in the sampling trace tool 21 of the host PC are provided.

例えば、開始トリガ条件は3点まで指定できる場合、この3点の組合せとして開始トリガパターン登録部100には、1至7の7パターンが予め登録されている。サンプリングトレースツール21の開始トリガ条件設定部300からの設定で、開始トリガ条件の組み合せパターンから1つが選択され、選択されたパターンで開始トリガの検出が実行される。   For example, if up to three start trigger conditions can be specified, seven patterns of 1 to 7 are registered in advance in the start trigger pattern registration unit 100 as combinations of these three points. In the setting from the start trigger condition setting unit 300 of the sampling trace tool 21, one is selected from the combination patterns of the start trigger conditions, and the start trigger is detected with the selected pattern.

図2は、開始トリガパターン登録部と開始トリガ条件設定部の関係を説明する機能ブロック図である。図示の例では、開始トリガ条件設定部300が、開始トリガ条件2を選択している場合を示す。   FIG. 2 is a functional block diagram illustrating the relationship between the start trigger pattern registration unit and the start trigger condition setting unit. In the illustrated example, the start trigger condition setting unit 300 shows the case where the start trigger condition 2 is selected.

図示のように、開始トリガ条件設定部300が開始トリガ条件2を選択したときには、2個のトリガ対象デバイスのアドレス、成立条件、データ一致の条件では設定値を夫々指定することができる。   As shown in the figure, when the start trigger condition setting unit 300 selects the start trigger condition 2, setting values can be specified for the addresses, establishment conditions, and data matching conditions of the two trigger target devices.

開始トリガ条件設定部300による組み合わせパターンの選択情報は、CPUモジュール30のツール制御部50を介して開始トリガ選択部200に出力され、選択された開始トリガ条件がラダー実行部の開始トリガチェック部43に渡される。   The combination pattern selection information by the start trigger condition setting unit 300 is output to the start trigger selection unit 200 via the tool control unit 50 of the CPU module 30, and the selected start trigger condition is the start trigger check unit 43 of the ladder execution unit. Passed to.

このように、サンプリングトレースで複数の開始トリガ条件の組合せを設定したい場合には、ユーザはラダープログラムにサンプリングトレース用デバッグプログラムを仕込むことなく、予め用意されている開始トリガ条件の組合せパターンを選択するだけで対応することができる。   As described above, when a combination of a plurality of start trigger conditions is to be set in the sampling trace, the user selects a start trigger condition combination pattern prepared in advance without preparing a sampling trace debug program in the ladder program. Just can cope.

図1の実施例では、開始トリガ条件は3点まで指定できる場合に、この3点の組合せとして開始トリガパターン登録部100には7パターンが予め登録されるが、開始トリガ条件をn点指定できる場合には、組み合わせパターンは(2−1)個を登録することができる。 In the embodiment of FIG. 1, when up to three start trigger conditions can be specified, seven patterns are registered in advance in the start trigger pattern registration unit 100 as a combination of these three points, but n start trigger conditions can be specified. In this case, (2 n −1) combination patterns can be registered.

図3は、本発明を適用したPLCの他の実施例を示す機能ブロック図である。開始トリガパターン登録部100に、ツール制御部50よりユーザが作成した開始トリガ条件の組合せパターン101を追加登録した構成を示している。この追加登録パターン101も、開始トリガ条件設定部300での選択対象とすることができる。   FIG. 3 is a functional block diagram showing another embodiment of the PLC to which the present invention is applied. A configuration is shown in which a start trigger condition combination pattern 101 created by the user from the tool control unit 50 is additionally registered in the start trigger pattern registration unit 100. This additional registration pattern 101 can also be selected by the start trigger condition setting unit 300.

10 ステーション
20 上位PC
21 サンプリングトレースツール
30 CPUモジュール
40 ラダー実行部
41 ラダープログラム実行部
42 サンプリングトレース実行部
43 開始トリガチェック部
50 ツール制御部
70 サンプリングトレースバッファ
80 データ収集部
100 開始トリガパターン登録部
200 開始トリガ選択部
300 開始トリガ条件設定部
10 stations 20 host PC
DESCRIPTION OF SYMBOLS 21 Sampling trace tool 30 CPU module 40 Ladder execution part 41 Ladder program execution part 42 Sampling trace execution part 43 Start trigger check part 50 Tool control part 70 Sampling trace buffer 80 Data collection part 100 Start trigger pattern registration part 200 Start trigger selection part 300 Start trigger condition setting section

Claims (4)

上位PCと通信するステーションのCPUモジュール内に、ラダープログラム実行部と、サンプリングトレース実行部と、有効なサンプリング位置を決める開始トリガ条件チェック部とを具備するプログラマブルロジックコントローラにおいて、
前記開始トリガ条件の組み合わせパターン情報を登録する、前記CPUモジュール内に設けられた開始トリガパターン登録部と、
前記開始トリガパターン登録部に登録された組み合わせパターン情報の1個を選択して前記開始トリガ条件チェック部に渡す、前記CPUモジュール内に設けられた開始トリガ選択部と、
前記組み合わせパターンの1個を指定して前記開始トリガ選択部に渡す、前記上位PC内に設けられた開始トリガ条件設定部と、
を備えることを特徴とするプログラマブルロジックコントローラ。
In a programmable logic controller including a ladder program execution unit, a sampling trace execution unit, and a start trigger condition check unit for determining an effective sampling position in a CPU module of a station communicating with a host PC,
A start trigger pattern registration unit provided in the CPU module for registering combination pattern information of the start trigger condition;
A start trigger selection unit provided in the CPU module for selecting one of the combination pattern information registered in the start trigger pattern registration unit and passing it to the start trigger condition check unit;
A start trigger condition setting unit provided in the host PC, specifying one of the combination patterns and passing it to the start trigger selection unit;
A programmable logic controller comprising:
前記開始トリガ条件設定部は、n点の開始トリガ条件に対して(2−1)個の組み合わせの内1個を開始トリガ条件として設定することを特徴とする請求項1に記載のプログラマブルロジックコントローラ。 2. The programmable logic according to claim 1, wherein the start trigger condition setting unit sets one of (2 n −1) combinations as start trigger conditions for n start trigger conditions. controller. 前記開始トリガパターン登録部は、ユーザにより生成された開始トリガ条件の組み合わせパターン情報を登録することを特徴とする請求項1または2に記載のプログラマブルロジックコントローラ。   3. The programmable logic controller according to claim 1, wherein the start trigger pattern registration unit registers start trigger condition combination pattern information generated by a user. 4. 前記上位PCからのサンプリングトレース開始指令に基づいて前記サンプリングトレース実行部により収集された前記CPUのデバイス情報をサンプリングトレースバッファに所定個数を保持すると共に、前記開始トリガ条件チェック部の条件合致情報に基づいて前記サンプリングトレースバッファにアクセスして収集したデータを前記上位PCに返すことを特徴とする請求項1乃至3のいずれかに記載のプログラマブルロジックコントローラ。   A predetermined number of the CPU device information collected by the sampling trace execution unit based on the sampling trace start command from the host PC is held in the sampling trace buffer, and based on the condition matching information of the start trigger condition check unit 4. The programmable logic controller according to claim 1, wherein data collected by accessing the sampling trace buffer is returned to the host PC.
JP2009285176A 2009-12-16 2009-12-16 Programmable logic controller Active JP5365498B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009285176A JP5365498B2 (en) 2009-12-16 2009-12-16 Programmable logic controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009285176A JP5365498B2 (en) 2009-12-16 2009-12-16 Programmable logic controller

Publications (2)

Publication Number Publication Date
JP2011128776A JP2011128776A (en) 2011-06-30
JP5365498B2 true JP5365498B2 (en) 2013-12-11

Family

ID=44291333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009285176A Active JP5365498B2 (en) 2009-12-16 2009-12-16 Programmable logic controller

Country Status (1)

Country Link
JP (1) JP5365498B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6969371B2 (en) * 2017-12-28 2021-11-24 オムロン株式会社 Control system and control unit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2529247B2 (en) * 1987-03-26 1996-08-28 松下電工株式会社 Programmable controller
JP2007034547A (en) * 2005-07-26 2007-02-08 Yaskawa Electric Corp Motion system and trace data setting method therefor

Also Published As

Publication number Publication date
JP2011128776A (en) 2011-06-30

Similar Documents

Publication Publication Date Title
Feng et al. {P2IM}: Scalable and hardware-independent firmware testing via automatic peripheral interface modeling
JP6205757B2 (en) Control system, control apparatus, image processing apparatus, and control method
CN102375951B (en) Webpage security detection method and system
JP6493506B1 (en) INDUSTRIAL CONTROL SYSTEM, ITS SUPPORT DEVICE, CONTROL SUPPORT METHOD AND PROGRAM
Rais et al. JTAG-based PLC memory acquisition framework for industrial control systems
JP2007334610A5 (en)
JP2011096047A (en) Image processing apparatus and image processing method
JPWO2015121930A1 (en) Drawing device and control system
US10175657B2 (en) Method and system for determining mapping of test case(s) to code snippets of computer program
CN109271789A (en) Malicious process detection method, device, electronic equipment and storage medium
CN109117368A (en) A kind of interface test method, electronic equipment and storage medium
CN103647775B (en) Method and apparatus for registration in webpage
CN109388946A (en) Malicious process detection method, device, electronic equipment and storage medium
JP5365498B2 (en) Programmable logic controller
JP7135976B2 (en) CONTROLLER SYSTEM, SUPPORT DEVICE AND EVALUATION METHOD
WO2014136228A1 (en) Programmable controller, programmable controller system, and execute error information creation method
Feng et al. P $^ 2$ IM: Scalable and Hardware-independent Firmware Testing via Automatic Peripheral Interface Modeling (extended version)
KR101593835B1 (en) PLC system
KR101629578B1 (en) Method of generating rte code and apparatus performing the same
JP2014199485A (en) Information processor and information processing program
CN104933454A (en) Equipment spot inspection device based on Internet of things and control method thereof
JP5490307B2 (en) Communication device
EP3316171A1 (en) Apparatus and method for dynamic binary analysis on hardware board
JP2013149134A (en) Static analysis device of source code, system, method, and program therefor
CN114237557A (en) Method for debugging logic system design, electronic device and storage medium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130826

R150 Certificate of patent or registration of utility model

Ref document number: 5365498

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150