JP5364541B2 - Signal sequence generation circuit, signal sequence generation method, signal sequence generation program, and communication system - Google Patents
Signal sequence generation circuit, signal sequence generation method, signal sequence generation program, and communication system Download PDFInfo
- Publication number
- JP5364541B2 JP5364541B2 JP2009268978A JP2009268978A JP5364541B2 JP 5364541 B2 JP5364541 B2 JP 5364541B2 JP 2009268978 A JP2009268978 A JP 2009268978A JP 2009268978 A JP2009268978 A JP 2009268978A JP 5364541 B2 JP5364541 B2 JP 5364541B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sequence
- delay
- sequences
- signal sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
本発明は、物品や個体の識別や認証等のためのユニークな個別データ（ＩＤ）を生成する信号系列生成回路、信号系列生成方法、及び信号系列生成プログラム、生成された個別データを利用する通信システムに関する。 The present invention relates to a signal sequence generation circuit, a signal sequence generation method, a signal sequence generation program and a signal sequence generation program for generating unique individual data (ID) for identification and authentication of articles and individuals, and communication using the generated individual data About the system.
従来、Ｍ系列と略同様の特性（互いに相関が小さく耐雑音性が良い）を有する信号系列を多量に生成できる信号系列生成回路が提案されている（例えば、特許文献１参照）。
特許文献１では、互いにプリファードペアになるＭ系列を組み合わせて発生させた信号系列は互いに相関の小さい信号系列になることに着目し、以下に示すように、信号系列を生成している。
すなわち、特許文献１に記載の信号系列生成回路は、２個ずつを取り出して見た場合に互いにプリファードペアになる複数のＭ系列を生成する。そして、信号系列生成回路は、生成した複数のＭ系列にそれぞれ遅延を付与し、遅延が付与された複数のＭ系列に、排他的論理和演算を施し、演算後の信号系列を出力する。
Conventionally, there has been proposed a signal sequence generation circuit capable of generating a large amount of signal sequences having substantially the same characteristics as the M sequence (correlation is small and noise resistance is good) (see, for example, Patent Document 1).
In Patent Document 1, attention is paid to the fact that signal sequences generated by combining M sequences that are preferred pairs with each other become signal sequences having a small correlation with each other, and signal sequences are generated as shown below.
That is, the signal sequence generation circuit described in Patent Document 1 generates a plurality of M sequences that become preferred pairs with each other when viewed two by two. Then, the signal sequence generation circuit gives a delay to each of the plurality of generated M sequences, performs an exclusive OR operation on the plurality of M sequences to which the delay is added, and outputs a signal sequence after the calculation.
しかしながら、特許文献１に記載の信号系列生成回路では、以下の問題がある。
すなわち、遅延を付与する際の遅延量のとり得る値は任意（次数ｎの場合、０〜２ｎ−１のいずれかの値）であるため、複数のＭ系列の組み合わせが同一のものからなる複数の信号系列のうち任意の２つを取り出して見た場合に、同一のＭ系列に付与される遅延量の各差の全てが同一の値（０ではない値）となるものが存在する。
このような２つの信号系列は、信号の生成の順番がずれただけの信号（位相のみ異なる信号）となっている。
そして、上述した信号系列を個別データとして通信システムで利用する際、無線タグ等の信号発振源からの通信の開始が明確でなく、ランダムに信号が送られてくるような通信システムでは、信号の開始を特定できないため、上記のような２つの信号系列を同一の信号として判断してしまう場合がある。
However, the signal sequence generation circuit described in Patent Document 1 has the following problems.
That is, the value that can be taken by the delay amount when adding the delay is arbitrary (in the case of the order n, any value of 0 to 2 n −1), and therefore, the combination of a plurality of M sequences is the same. When an arbitrary two of a plurality of signal sequences are taken out and looked at, there are those in which all of the differences in delay amounts given to the same M sequence have the same value (a value other than 0).
Such two signal sequences are signals (signals having different phases only) whose order of signal generation is shifted.
When using the above signal sequence as individual data in a communication system, in a communication system in which the start of communication from a signal oscillation source such as a wireless tag is not clear and a signal is sent randomly, Since the start cannot be specified, the two signal sequences as described above may be determined as the same signal.
本発明の目的は、信号発振源からの通信の開始が明確でなく、ランダムに信号が送られてくるような通信システムで利用する場合であっても、良好に判別可能な信号系列を多量に生成できる信号系列生成回路、信号系列生成方法、及び信号系列生成プログラム、上述した信号系列を利用した通信システムを提供することにある。 It is an object of the present invention to provide a large number of signal sequences that can be distinguished well even when used in a communication system in which the start of communication from a signal oscillation source is not clear and signals are sent randomly. The present invention provides a signal sequence generation circuit, a signal sequence generation method, a signal sequence generation program, and a communication system using the above-described signal sequence.
本発明の信号系列生成回路は、複数のＭ系列から２個のＭ系列を取り出して見た場合に全ての組み合わせが互いにプリファードペアになる前記複数のＭ系列を生成するＭ系列生成手段と、生成された前記複数のＭ系列にそれぞれ、遅延量を付与する遅延付与手段と、前記遅延量が付与された前記複数のＭ系列に排他的論理和演算を施し、演算後の信号系列を出力する加算手段とを備え、前記遅延付与手段は、前記複数のＭ系列の組み合わせが同一である複数の信号系列を生成する際、前記複数の信号系列のうち任意の２つの信号系列の組み合わせが全て、同一のＭ系列に付与する前記遅延量同士の各差のうち少なくとも１つが他と異なる関係になるように前記遅延量を付与することを特徴とする。
ここで、上述した関係とは、同一のＭ系列に付与する遅延量同士の各差の全てが等しいものではない関係を意味するものである。このため、上述した関係としては、前記各差が全て異なる関係や、前記各差のいずれか１つが他と異なる関係等が例示できる。
Signal sequence generation circuit of the present invention, the M-sequence generating means for generating a plurality of M sequences all combinations when viewed removed two M-sequence from a plurality of M sequence is Preferred pair with each other, generating a delay imparting means the respective plurality of M-sequence, which imparts a delay amount that is, performs an exclusive OR operation on the plurality of M sequences the delay amount is applied, the addition of a signal sequence after operation and means, the delay applying means, when a combination of the plurality of M-sequence to generate a plurality of signal sequences are the same, the combination of any two of the signal sequence among the plurality of signal sequences are all the same at least one characterized by applying the delay amount such that the different relationships with other of the respective difference of the delay between that applied to the M-sequence.
Here, the relationship described above means a relationship in which not all of the differences between the delay amounts given to the same M series are equal. For this reason, examples of the relationship described above include a relationship in which all the differences are different, a relationship in which any one of the differences is different from the others, and the like.
本発明では、遅延付与手段は、複数のＭ系列の組み合わせが同一である複数の信号系列を生成する際、前記複数の信号系列のうち任意の２つの信号系列の組み合わせが全て、上述した関係になるように遅延量を付与する。このため、信号生成装置は、位相を変更した場合であっても同一の信号とはならない（位相のみ異なる信号ではない）複数の異なる信号系列を生成できる。
したがって、信号発振源からの通信の開始が明確でなく、ランダムに信号が送られてくるような通信システムで利用する場合であっても、良好に判別可能な信号系列を多量に生成できる。
In the present invention, the delay applying means, when a combination of a plurality of M sequence generates a plurality of signal sequences are the same, the combination of any two of the signal sequence among the plurality of signal sequences are all the above-described relationship A delay amount is given so that For this reason, the signal generation device can generate a plurality of different signal sequences that are not the same signal (not different in phase only) even when the phase is changed.
Therefore, even when used in a communication system in which the start of communication from the signal oscillation source is not clear and signals are sent at random, it is possible to generate a large amount of signal sequences that can be distinguished well.
本発明の信号系列生成回路では、前記遅延付与手段は、前記複数の信号系列において、所定の１つのＭ系列に同一の前記遅延量を付与することが好ましい。
本発明では、遅延付与手段は、上述したように所定の１つのＭ系列に同一の遅延量を付与することで、複数のＭ系列の組み合わせが同一である複数の信号系列のうち任意の２つの信号系列の組み合わせの全てを上述した関係にする。
このため、所定の１つのＭ系列に同一の遅延量を付与するだけで、異なる複数の信号系列を生成できる。したがって、例えば、同一のＭ系列に付与する遅延量同士の各差が全て異なる関係になるように遅延量を付与する構成と比較して、遅延量を付与する際の処理負荷を軽減でき、簡素な構成で信号系列生成回路を構築できる。
The signal sequence generation circuit of the present invention, the delay applying means in said plurality of signal sequences, it is preferable to apply the same amount of delay to a predetermined one of the M-sequence.
In the present invention, the delay applying means, one of predetermined as described above to confer the same delay amount to the M-sequence, a plurality of M-sequence combination of any two of the plurality of signal sequences are the same All the combinations of signal sequences have the relationship described above.
For this reason, it is possible to generate a plurality of different signal sequences only by giving the same delay amount to one predetermined M sequence. Therefore, for example, as compared with a configuration in which delay amounts are given so that each difference between delay amounts given to the same M series has a different relationship, the processing load when assigning delay amounts can be reduced and simplified. A signal sequence generation circuit can be constructed with a simple configuration.
本発明の信号系列生成回路では、前記遅延付与手段は、前記複数の信号系列のうち任意の２つの信号系列の組み合わせが全て、同一のＭ系列に付与する前記遅延量同士の各差のうち所定の２つが異なる関係になるように前記遅延量を付与することが好ましい。
本発明では、遅延付与手段は、上述したように遅延量を付与することで、複数のＭ系列の組み合わせが同一である複数の信号系列のうち任意の２つの信号系列の組み合わせの全てを、同一のＭ系列に付与する遅延量同士の各差の全てが等しいものではない関係にする。
このため、同一のＭ系列に付与される遅延量同士の各差のうち所定の２つのみに着目するだけで、異なる信号系列を生成できる。したがって、上記同様に、遅延量を付与する際の処理負荷を軽減でき、簡素な構成で信号系列生成回路を構築できる。
The signal sequence generation circuit of the present invention, the delay applying means is predetermined among the difference of the delay amount between combinations of any two signal sequences of the plurality of signal sequences are all given to the same M-sequence two but it is preferred to impart the delay amount such that different relationships.
In the present invention, the delay imparting means, by giving a delay amount as described above, all combinations of any two signal sequences of the plurality of signal series combination of a plurality of M sequences are the same, the same All the differences between the delay amounts given to the M series are not equal.
For this reason, it is possible to generate different signal sequences only by paying attention to only two of the differences between the delay amounts given to the same M sequence. Therefore, similarly to the above, it is possible to reduce the processing load when adding the delay amount, and it is possible to construct a signal sequence generation circuit with a simple configuration.
ところで、上述したように、複数のＭ系列の組み合わせが同一である複数の信号系列において、所定の１つのＭ系列に同一の遅延量を付与する構成とした場合には、前記１つのＭ系列に付与される遅延量のとり得る値が制限されてしまう。このため、Ｍ系列と略同様の特性を有する信号系列を生成できる数が減ってしまう。
これに対して、同一のＭ系列に付与される遅延量同士の各差のうち所定の２つが異なる関係になるように遅延量を付与することで、各Ｍ系列に付与する遅延量のとり得る値が制限されることがない。このため、Ｍ系列と略同様の特性を有する信号系列を十分多量に生成できる。
By the way, as described above, in a plurality of signal sequences having the same combination of a plurality of M sequences, when the same delay amount is given to one predetermined M sequence, Possible values of the delay amount to be given are limited. For this reason, the number of signal sequences having substantially the same characteristics as the M sequence is reduced.
On the other hand, the delay amount given to each M sequence can be taken by giving the delay amount so that predetermined two of the differences between the delay amounts given to the same M sequence have different relationships. The value is not limited. For this reason, it is possible to generate a sufficiently large number of signal sequences having substantially the same characteristics as the M sequence.
本発明の信号系列生成方法は、複数のＭ系列から２個のＭ系列を取り出して見た場合に全ての組み合わせが互いにプリファードペアになる前記複数のＭ系列を生成し、生成した前記複数のＭ系列にそれぞれ、遅延量を付与し、前記遅延量を付与した前記複数のＭ系列に排他的論理和演算を施し、演算後の信号系列を出力する信号系列生成方法であって、前記複数のＭ系列の組み合わせが同一である複数の信号系列を生成する際、前記複数の信号系列のうち任意の２つの信号系列の組み合わせが全て、同一のＭ系列に付与する前記遅延量同士の各差のうち少なくとも１つが他と異なる関係になるように前記遅延量を付与することを特徴とする。
本発明の信号系列生成方法は、上述した信号系列生成回路と同様に、複数のＭ系列の組み合わせが同一である複数の信号系列を生成する際、前記複数の信号系列のうち任意の２つの信号系列の組み合わせが全て、上述した関係になるように遅延量を付与するので、上述した信号系列生成回路と同様の作用及び効果を享受できる。
Signal sequence generating method of the present invention is to generate the plurality of M sequences all combinations becomes Preferred paired with each other when viewed removed two M-sequence from a plurality of M-sequence generated by the plurality M each sequence imparts a delay amount, performs an exclusive OR operation on the plurality of M sequences which impart the delay amount, a signal sequence generating method of outputting a signal sequence after the operation, the plurality of M when generating a plurality of signal sequences combination of streams is the same, the combination of any two of the signal sequence among the plurality of signal sequences are all, of the difference of the delay amount between given to the same M-sequence at least one characterized by applying the delay amount such that different relationships with others.
Signal sequence generating method of the present invention, as well as the signal sequence generation circuit described above, when a combination of a plurality of M sequence generates a plurality of signal sequences are the same, any two signals among the plurality of signal sequences Since the delay amount is given so that all the combinations of the sequences have the above-described relationship, the same operations and effects as the above-described signal sequence generation circuit can be enjoyed.
本発明の信号系列生成プログラムは、コンピュータに上述した信号系列生成方法を実行させることを特徴とする。
本発明の信号系列生成プログラムは、上述した信号系列生成方法を実施するために利用されるので、上述した信号系列生成方法と同様の作用及び効果を享受できる。
The signal sequence generation program of the present invention causes a computer to execute the signal sequence generation method described above.
Since the signal sequence generation program of the present invention is used to implement the above-described signal sequence generation method, it can enjoy the same operations and effects as the above-described signal sequence generation method.
本発明の通信システムは、上述した信号系列生成回路にて生成された信号系列を個別データとして利用することを特徴とする。
本発明の通信システムは、上述した信号系列生成回路にて生成された信号系列を個別データとして利用するので、信号発振源からの通信の開始が明確でなく、ランダムに信号が送られてくるような通信システムで構成された場合であっても、個別データが重なることなく、識別性の良好な個別データを送受信できる。
すなわち、信号発振源からの通信の開始を明確にするために、信号発振源と個別データを読み取る読取装置との間で同期をとる通信システムを採用する必要がなく、通信システムの構成の簡素化が図れる。
The communication system according to the present invention is characterized in that the signal sequence generated by the signal sequence generation circuit described above is used as individual data.
Since the communication system of the present invention uses the signal sequence generated by the signal sequence generation circuit described above as individual data, the start of communication from the signal oscillation source is not clear, so that signals are sent randomly. Even when configured with a simple communication system, it is possible to transmit and receive individual data with good discrimination without overlapping individual data.
That is, in order to clarify the start of communication from the signal oscillation source, it is not necessary to employ a communication system that synchronizes between the signal oscillation source and the reading device that reads individual data, and the configuration of the communication system is simplified. Can be planned.
[第１実施形態]
以下、本発明の第１実施形態を図面に基づいて説明する。
〔個別データ書込装置の構成〕
図１は、個別データ書込装置１の構成を示すブロック図である。
個別データ書込装置１は、Ｍ系列と略同様の特性を有する信号系列を生成するとともに、生成した信号系列を個別データとして白紙の無線タグに書き込む装置である。
この個別データ書込装置１は、図１に示すように、管理番号／遅延用データ変換部２と、信号系列生成部３と、個別データ書込部４と、データ対応付け記憶部５と、当該個別データ書込装置１全体を制御する制御部６とを備える。
[First embodiment]
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, a first embodiment of the invention will be described with reference to the drawings.
[Configuration of individual data writing device]
FIG. 1 is a block diagram showing a configuration of the individual data writing device 1.
The individual data writing device 1 is a device that generates a signal sequence having substantially the same characteristics as the M-sequence and writes the generated signal sequence to a blank wireless tag as individual data.
As shown in FIG. 1, the individual data writing device 1 includes a management number / delay data conversion unit 2, a signal sequence generation unit 3, an individual data writing unit 4, a data association storage unit 5, And a control unit 6 for controlling the individual data writing device 1 as a whole.
管理番号／遅延用データ変換部２は、個別データが記憶されていない白紙の無線タグが新たに書込み対象となったときに、制御部６から与えられた管理番号を後述する遅延用データ群Ｒ０〜Ｒｒに変換して信号系列生成部３に与えるものである。
信号系列生成部３は、具体的には後述するが、管理番号／遅延用データ変換部２から与えられた遅延用データ群に基づいて、Ｍ系列と略同様の特性を有する信号系列を生成するものである。
なお、管理番号／遅延用データ変換部２及び信号系列生成部３は、本発明に係る信号系列生成回路１Ａ（図１、図２）に相当する。
The management number / delay data conversion unit 2 sets a management number given from the control unit 6 to a later-described delay data group R0 when a blank wireless tag in which individual data is not stored is newly written. Are converted into .about.Rr and given to the signal sequence generator 3.
Although specifically described later, the signal sequence generation unit 3 generates a signal sequence having substantially the same characteristics as the M sequence based on the delay data group provided from the management number / delay data conversion unit 2. Is.
The management number / delay data conversion unit 2 and the signal sequence generation unit 3 correspond to the signal sequence generation circuit 1A (FIGS. 1 and 2) according to the present invention.
個別データ書込部４は、白紙の無線タグに、信号系列生成部３にて生成された信号系列（個別データ）を書き込むものである。この個別データ書込部４は、具体的な図示は省略したが、白紙の無線タグを貯蔵する第１貯蔵部、第１貯蔵部から１枚の無線タグを繰り出して書込み位置にセットする繰り出し機構部、書込み位置にセットされた白紙の無線タグに個別データを書き込む書込み実行部、個別データが書き込まれた無線タグを貯蔵する第２貯蔵部、及び、個別データが書き込まれた無線タグを書込み位置から第２貯蔵部へ移動させる移動機構部等を備えることが好ましい。 The individual data writing unit 4 writes the signal sequence (individual data) generated by the signal sequence generation unit 3 into a blank wireless tag. The individual data writing unit 4 is not specifically shown, but is a first storage unit that stores a blank wireless tag, and a feeding mechanism that feeds out one wireless tag from the first storage unit and sets it to a writing position. , A writing execution unit for writing individual data to a blank wireless tag set at the writing position, a second storage unit for storing the wireless tag to which the individual data is written, and a writing position for the wireless tag to which the individual data is written It is preferable to provide a moving mechanism unit or the like that moves from the first storage unit to the second storage unit.
データ対応付け記憶部５は、遅延用データ群（又は管理番号）と、生成された個別データとを対応付けて記憶するものである。この記憶された対応付けデータは、製造工程の自動化システムや物流システムなどの、無線タグからのデータを処理するデータ処理システムによって、識別用又は認証用として利用されるものである。なお、生成された個別データをＩＤとして利用するシステムであってもよく、また、遅延用データ群（又は管理番号）をＩＤとして利用するシステムであってもよい。 The data association storage unit 5 stores the delay data group (or management number) and the generated individual data in association with each other. The stored association data is used for identification or authentication by a data processing system that processes data from a wireless tag, such as a manufacturing process automation system or a distribution system. Note that the system may use the generated individual data as an ID, or may use a delay data group (or management number) as an ID.
〔信号系列生成部の構成〕
図２は、信号系列生成部３の構成を示すブロック図である。
信号系列生成部３は、図２に示すように、ｒ＋１個のＭ系列生成部１０−０〜１０−ｒと、全てのＭ系列生成部１０−０〜１０−ｒからのＭ系列の排他的論理和（Exclusive OR）をとる加算手段としての排他的論理和回路１１とを有する。
[Configuration of signal sequence generator]
FIG. 2 is a block diagram showing a configuration of the signal sequence generation unit 3.
As shown in FIG. 2, the signal sequence generation unit 3 is exclusive of M sequences from r + 1 M sequence generation units 10-0 to 10-r and all M sequence generation units 10-0 to 10-r. And an exclusive OR circuit 11 as addition means for taking an OR (Exclusive OR).
各Ｍ系列生成部１０−０〜１０−ｒは、それぞれＭ系列生成手段としてのＭ系列生成本体２０−０〜２０−ｒと、可変遅延器２１−０〜２１−ｒとを備える。
なお、管理番号／遅延用データ変換部２及び可変遅延器２１−０〜２１−ｒは、本発明に係る遅延付与手段１Ｂ（図１、図２）に相当する。
Ｍ系列生成本体２０−０〜２０−ｒは、それぞれ次数の異なる特性多項式ｆ０（ｘ）〜ｆｒ（ｘ）に従うＭ系列を発生するものであり、ｎ段のシフトレジスタＳＲ０〜ＳＲｒと、特性多項式によって定まる段の出力の排他的論理和をとる１又は複数の排他的論理和回路ＥｘＯＲ０１〜ＥｘＯＲｒ１を備える周知の構成を有する。
Each M-sequence generation unit 10-0 to 10-r includes an M-sequence generation body 20-0 to 20-r as an M-sequence generation unit, and variable delay devices 21-0 to 21-r.
The management number / delay data converter 2 and the variable delay devices 21-0 to 21-r correspond to the delay applying means 1B (FIGS. 1 and 2) according to the present invention.
The M sequence generation bodies 20-0 to 20-r generate M sequences according to characteristic polynomials f 0 (x) to f r (x) having different orders, respectively, and n-stage shift registers SR0 to SRr, It has a well-known configuration including one or a plurality of exclusive OR circuits ExOR01 to ExORr1 that take an exclusive OR of the output of the stage determined by the characteristic polynomial.
本実施形態では、Ｍ系列生成本体２０−０〜２０−ｒが発生するｒ＋１個のＭ系列は、その任意の２個ずつが全て、プリファードペア（Preferred Pair）の関係になっている。ここで、Ｍ系列について、同じ次数のＭ系列で異なる特性多項式をもつＭ系列との相互相関関数の最大値が最小になるＭ系列のペアは、プリファードペアと呼ばれている。 In the present embodiment, the r + 1 M sequences generated by the M sequence generation bodies 20-0 to 20-r are all in a preferred pair relationship. Here, for M sequences, a pair of M sequences in which the maximum value of the cross-correlation function between the M sequences of the same order and the M sequences having different characteristic polynomials is referred to as a preferred pair.
可変遅延器２１−０〜２１−ｒは、それぞれ対応するＭ系列生成本体２０−０〜２０−ｒが生成したＭ系列を指示された分だけ遅延させて、排他的論理和回路１１に与えるものである。可変遅延器２１−０〜２１−ｒにおける遅延量は、必ずしも同一のものではなく、これら遅延量の組み合わせが、当該信号系列生成部３が生成する個別データのユニーク性を規定する１つのパラメータとなっている。 The variable delay devices 21-0 to 21-r delay the M sequences generated by the corresponding M sequence generation bodies 20-0 to 20-r by the instructed amount and give the delayed delays to the exclusive OR circuit 11, respectively. It is. The delay amounts in the variable delay devices 21-0 to 21-r are not necessarily the same, and the combination of these delay amounts is one parameter that defines the uniqueness of the individual data generated by the signal sequence generation unit 3 It has become.
本実施形態の場合、Ｍ系列の周期２ｎ−１より短い遅延量を簡単な構成で与えることができるように、可変遅延器２１−０〜２１−ｒは、それぞれ対応するＭ系列生成本体２０−０〜２０−ｒにおけるシフトレジスタＳＲ０〜ＳＲｒの各段の値にそれぞれ設定された値を乗算する乗算器群Ｄ０〜Ｄｒと、対応する乗算器群Ｄ０〜Ｄｒの出力の排他的論理和をとる排他的論理和回路ＥｘＯＲ０２〜ＥＸＯＲｒ２とでなる。 In the case of this embodiment, the variable delay devices 21-0 to 21-r are respectively associated with the corresponding M-sequence generation bodies 20 so that a delay amount shorter than the M-sequence period 2 n -1 can be given with a simple configuration. The exclusive OR of the outputs of the multiplier groups D0 to Dr that multiply the values of the respective stages of the shift registers SR0 to SRr in −0 to 20-r by the set values and the outputs of the corresponding multiplier groups D0 to Dr And exclusive OR circuits ExOR02 to EXORr2.
各乗算器群Ｄ０〜Ｄｒに設定されるｎ個のデータは、管理番号／遅延用データ変換部２から与えられた遅延用データＲ０〜Ｒｒである。例えば、乗算器群Ｄ０には、遅延用データＲ０{ｒ０，０，…，ｒ０，ｎ−１}が設定される。 The n pieces of data set in the multiplier groups D0 to Dr are delay data R0 to Rr given from the management number / delay data converter 2. For example, delay data R0 {r 0,0 ,..., R 0, n−1 } is set in the multiplier group D0.
以上説明した信号系列生成部３は、ハードウェア的に構成されていてもよく、また、信号系列生成プログラムをＣＰＵが実行することにより機能が実現されるソフトウェア的に構成されたものであってもよい。 The signal sequence generation unit 3 described above may be configured as hardware, or may be configured as software in which functions are realized by a CPU executing a signal sequence generation program. Good.
〔Ｍ系列を遅延する方法〕
図３は、Ｍ系列生成本体及び可変遅延器のモデルを示すブロック図である。
次に、可変遅延器２１−０〜２１−ｒを、図２に示すような演算構成によって実現できることを、図３を用いて説明する。
Ｍ系列は、ｎ段のシフトレジスタＳＲのある初期状態が与えられれば、それから後の全ての状態が定まるから、任意の遅延量ｄだけ遅れたＭ系列Ｘｄは、シフトレジスタＳＲの各段の内容ｘ０、…、ｘｎ−１の以下の式（１）で表される線形結合で与えられることが分かる。
[Method of delaying M sequence]
FIG. 3 is a block diagram illustrating models of the M-sequence generation main body and the variable delay device.
Next, it will be described with reference to FIG. 3 that the variable delay devices 21-0 to 21-r can be realized by the arithmetic configuration as shown in FIG.
If an M-sequence is given an initial state of the n-stage shift register SR, all subsequent states are determined. Therefore, the M-sequence X d delayed by an arbitrary delay amount d is determined at each stage of the shift register SR. It can be seen that the content x 0 ,..., X n−1 is given by a linear combination represented by the following expression (1).
係数ｒｉ（ｉは０〜（ｎ−１））は「０」または「１」をとり、係数ｒｉが分かれば、シフトレジスタＳＲのどの段の出力を加算すればよいかが分かる。
遅延量ｄは、Ｍ系列の１周期２ｎ−１より短い範囲の値をとることができ、シフトレジスタＳＲの段数ｎより小さい値をとることも、段数ｎ以上をとることもあり得る。
The coefficient r i (i is 0 to (n−1)) is “0” or “1”. If the coefficient r i is known, it can be determined which stage of the shift register SR should be added.
The delay amount d can take a value in a range shorter than one cycle 2 n−1 of the M sequence, and can take a value smaller than the number n of stages of the shift register SR, or can take a number n or more.
遅延量ｄがシフトレジスタＳＲの段数ｎより小さいときは、シフトレジスタＳＲの遅延量ｄに応じた段ｊから、遅延したＭ系列を取り出すことができる。この場合は、その段ｊの内容ｘｊに対する係数ｒｊだけを「１」とし、他の段の内容に対する係数を全て「０」とすればよい。
遅延量ｄがシフトレジスタＳＲの段数ｎ以上の場合を検討する。遅延されたＭ系列ＸｄをＭ系列生成本体に係る特性多項式ｆ（ｘ）で割ったとした場合、以下の式（２）が成立する。式（２）において、Ｑ（ｘ）は商、Ｒ（ｘ）は剰余の多項式である。
When the delay amount d is smaller than the number n of stages of the shift register SR, the delayed M series can be extracted from the stage j corresponding to the delay amount d of the shift register SR. In this case, only the coefficients r j for content x j of that stage j is "1", it may be set to all of the coefficients for the contents of the other stages "0".
Consider a case where the delay amount d is greater than or equal to the number n of stages of the shift register SR. When the delayed M sequence Xd is divided by the characteristic polynomial f (x) related to the M sequence generation main body, the following equation (2) is established. In Equation (2), Q (x) is a quotient and R (x) is a remainder polynomial.
上記式（２）の右辺に着目する。ここで、剰余多項式Ｒ（ｘ）の次数はｎより小さく、Ｑ（ｘ）ｆ（ｘ）における、剰余多項式Ｒ（ｘ）に委ねている次数部分は０である。ここで、上記式（１）の右辺と同様な次数を考慮すると、上記式（２）は、以下の式（３）のように書くことができる。 Pay attention to the right side of the equation (2). Here, the degree of the remainder polynomial R (x) is smaller than n, and the degree part entrusted to the remainder polynomial R (x) in Q (x) f (x) is zero. Here, considering the same order as the right side of the above equation (1), the above equation (2) can be written as the following equation (3).
上記式（１）と式（３）との比較から、剰余多項式Ｒ（ｘ）の係数が、遅延量ｄだけ遅れたＭ系列Ｘｄを形成させるための、ｒ０〜ｒｎ−１になっている。すなわち、遅延量ｄだけ遅れたＭ系列Ｘｄを形成させるためには、Ｘｄを特性多項式ｆ（ｘ）で割って得られた剰余多項式Ｒ（ｘ）の係数を取り出せばよい。 From the comparison between the above equations (1) and (3), the coefficient of the remainder polynomial R (x) becomes r 0 to r n−1 for forming the M sequence X d delayed by the delay amount d. ing. That is, in order to form the M sequence X d delayed by the delay amount d, the coefficient of the remainder polynomial R (x) obtained by dividing X d by the characteristic polynomial f (x) may be extracted.
〔個別データ書込装置の動作〕
次に、上述した個別データ書込装置１の動作を説明する。
制御部６は、新たな白紙の無線タグが書込み対象となったときには、信号系列生成部３の全てのシフトレジスタＳＲ０〜ＳＲｒに初期値を設定させるとともに、書込み対象の無線タグに関する管理番号を管理番号／遅延用データ変換部２に与える。そして、管理番号／遅延用データ変換部２は、管理番号を遅延用データ群Ｒ０〜Ｒｒに変換し、信号系列生成部３の乗算器群Ｄ０〜Ｄｒに設定させる。
[Operation of individual data writing device]
Next, the operation of the individual data writing device 1 described above will be described.
When a new blank wireless tag becomes a write target, the control unit 6 sets initial values in all the shift registers SR0 to SRr of the signal series generation unit 3 and manages the management number related to the write target wireless tag. This is given to the number / delay data converter 2. Then, the management number / delay data conversion unit 2 converts the management number into the delay data groups R0 to Rr and sets them in the multiplier groups D0 to Dr of the signal sequence generation unit 3.
このような初期化処理が終了すると、制御部６は、信号系列生成部３に対して、クロックに基づいた動作を起動させる。
Ｍ系列生成部１０−０のＭ系列生成本体２０−０は、クロック毎に、シフトレジスタＳＲ０の段の内容を書き換える。可変遅延器２１−０の乗算器群Ｄ０は、シフトレジスタＳＲ０の段の内容に対し、設定された遅延用データ群Ｒ０の値を乗算し、乗算結果が、排他的論理和回路ＥｘＯＲ０２によって加算（排他的論理和）され、遅延用データ群Ｒ０の値に応じた遅延量だけ遅延されたＭ系列ａ０（ｊ＋ｄ０）として出力される。
他のＭ系列生成部１０−１〜１０−ｒも同様に動作し、遅延されたＭ系列ａ１（ｊ＋ｄ１）〜ａｒ（ｊ＋ｄｒ）を出力する。
When such initialization processing ends, the control unit 6 causes the signal sequence generation unit 3 to start an operation based on the clock.
The M sequence generation body 20-0 of the M sequence generation unit 10-0 rewrites the contents of the stage of the shift register SR0 for each clock. The multiplier group D0 of the variable delay device 21-0 multiplies the contents of the stage of the shift register SR0 by the set value of the delay data group R0, and the multiplication result is added by the exclusive OR circuit ExOR02 ( And is output as an M series a 0 (j + d 0 ) delayed by a delay amount corresponding to the value of the delay data group R0.
The other M sequence generation units 10-1 to 10-r operate in the same manner, and output delayed M sequences a 1 (j + d 1 ) to a r (j + d r ).
排他的論理和回路１１は、全てのＭ系列生成部１０−０〜１０−ｒからの遅延されたＭ系列ａ０（ｊ＋ｄ０）〜ａｒ（ｊ＋ｄｒ）を加算（排他的論理和）して、演算後の信号系列を出力する。 The exclusive OR circuit 11 adds (exclusive OR) the delayed M sequences a 0 (j + d 0 ) to a r (j + d r ) from all the M sequence generators 10-0 to 10 -r. The signal sequence after the calculation is output.
〔信号生成の考え方〕
図４は、Ｍ系列の次数ｎと、互いにプリファードペアになるＭ系列の最大個数Ｈとの関係を示す図である。
図４において、仮に、互いにプリファードペアになる集合の最大のもの（要素数はＨ）を全て信号発生に用いるとすると、ｎ×Ｈが大きいほど多量の信号系列を生成できる。
例えば、互いにプリファードペアになる集合要素の最大値がＨとなる組み合わせがｒ組あったとすると、生成できる信号系列の数は、合計ｒ×２ｎ×Ｈ個となる。
[Signal generation concept]
FIG. 4 is a diagram showing the relationship between the order n of the M sequence and the maximum number H of M sequences that are preferred pairs.
In FIG. 4, suppose that the largest set (the number of elements is H) of a pair that is a preferred pair with each other is used for signal generation, a larger number of signal sequences can be generated as n × H is larger.
For example, if there are r combinations in which the maximum value of collective elements that are preferred pairs is H, the total number of signal sequences that can be generated is r × 2 n × H.
図５は、次数７のＭ系列で、互いにプリファードペアになる最大個数のＭ系列の特性多項式を示す図である。
以下では、生成できる信号系列の数が多い（ｎ×Ｈが大きい）次数７を例に選んで信号系列の生成方法を説明する。
次数７については、特性多項式の総数は１８であり、この中から６個（最大値Ｈ）選んだ場合にその中のいずれのペアもプリファードペアになる組み合わせは図５に示す１８組であることが分かっている。
FIG. 5 is a diagram illustrating the maximum number of M-sequence characteristic polynomials that are preferred pairs in the M-sequence of order 7.
In the following, a method for generating a signal sequence will be described by taking the order 7 as an example where the number of signal sequences that can be generated is large (n × H is large).
For degree 7, the total number of characteristic polynomials is 18, and when 6 (maximum value H) are selected from these, the combinations in which any of them is a preferred pair are 18 as shown in FIG. I know.
なお、図５における特性多項式を規定する値は８進表示であり、以下のようなことを表している。次数は７ではないが、特性多項式ｆ（ｘ）＝１＋ｘ４＋ｘ５＋ｘ６＋ｘ８の場合を例とする。この場合に、各べき乗の係数を０、１で表し、係数だけを取り出して表現すると、特性多項式ｆ（ｘ）を、ｆ（ｘ）＝１０００１１１０１（２進数）のように表現できる。このような２進表示を８進表示にすると、特性多項式ｆ（ｘ）を、ｆ（ｘ）＝４３５（８進数）のように表現できる。図５は、このような８進表示を適用している。 In addition, the value which prescribes | regulates the characteristic polynomial in FIG. 5 is octal display, and represents the following. The order is not 7, but the case of characteristic polynomial f (x) = 1 + x 4 + x 5 + x 6 + x 8 is taken as an example. In this case, if each power coefficient is expressed by 0 and 1, and only the coefficient is extracted and expressed, the characteristic polynomial f (x) can be expressed as f (x) = 1000011101 (binary number). When such binary display is changed to octal display, the characteristic polynomial f (x) can be expressed as f (x) = 435 (octal number). FIG. 5 applies such octal display.
図５の１８組中の１組を選択し、その１組の６個の特性多項式ｆ０（ｘ）〜ｆ５（ｘ）に従うように、図２の信号系列生成部３を構成する６個の７次のＭ系列生成部１０−０〜１０−５を形成する。また、遅延用データ群Ｒ０〜Ｒ５も、選択した組の６個の特性多項式ｆ０（ｘ）〜ｆ５（ｘ）を利用して得る。
７次のＭ系列を用いた場合に生成される信号系列Ｃｋ（ｊ）は、Ｍ系列生成部１０−０〜１０−５の個数が６個であるので、以下の式（４）のようになる。
なお、式（４）において、ａ０〜ａ５は特性多項式ｆ０（ｘ）〜ｆ５（ｘ）に従うＭ系列を示し、ｄ０〜ｄ５は遅延用データ群Ｒ０〜Ｒ５の値に応じた遅延量を示している。
6 are configured in the signal sequence generation unit 3 of FIG. 2 so as to select one of the 18 sets of FIG. 5 and follow the six characteristic polynomials f 0 (x) to f 5 (x) of the set. 7th-order M-sequence generators 10-0 to 10-5 are formed. The delay data groups R0 to R5 are also obtained by using the selected set of six characteristic polynomials f 0 (x) to f 5 (x).
Since the number of M sequence generation units 10-0 to 10-5 is 6, the signal sequence C k (j) generated when the 7th order M sequence is used is expressed by the following equation (4). become.
In Expression (4), a 0 to a 5 indicate M series according to the characteristic polynomial f 0 (x) to f 5 (x), and d 0 to d 5 correspond to the values of the delay data groups R0 to R5. Shows the amount of delay.
そして、図５の１８組中の他の１７組についても、上記同様の処理を行うことで、干渉も少なく耐雑音性の良い多量の信号系列を生成できる。
例えば、上記の例のように次数７の場合には、１８の特性多項式から６個選んだ場合にその中のいずれのペアもプリファードペアになる６個のＭ系列の組み合わせが１８組あり、かつ、遅延量ｄ０〜ｄ５のとり得る値をそれぞれ０〜１２７の２７個とした場合には、信号系列を１８×２７×６個生成できることとなる。
Further, by performing the same processing as described above for the other 17 groups in 18 groups in FIG. 5, it is possible to generate a large number of signal sequences with less interference and good noise resistance.
For example, in the case of degree 7 as in the above example, there are 18 combinations of 6 M-sequences in which any pair among them is selected from 18 characteristic polynomials, and any of them is a preferred pair, and , in the case where the possible values of delay d 0 to d 5 and 2 seven 0-127, respectively, and thus the signal sequence 18 × 2 7 × be six product.
〔遅延量の付与方法〕
ところで、各遅延量のとり得る値をそれぞれ任意（次数ｎの場合、０〜２ｎ−１のいずれかの値）とすると、複数のＭ系列の組み合わせが同一のものからなる複数の信号系列のうち任意の２つを取り出して見た場合に、同一のＭ系列に付与される遅延量の各差の全てが同一の値（０ではない値）となるものが存在する。
具体的に、例えば、次数７を例に説明すると、取り出された２つの信号系列のうち一の信号系列を上記式（４）で与えられる信号系列Ｃｋ（ｊ）とし、他の信号系列を以下の式（５）で与えられる信号系列Ｃｋ´（ｊ）とした場合に、信号系列Ｃｋ（ｊ），Ｃｋ´（ｊ）において、以下の式（６）の関係を満たすものが存在する。
なお、式（５），（６）において、ｄ０´〜ｄ５´は信号系列Ｃｋ´（ｊ）におけるａ０〜ａ５の各Ｍ系列にそれぞれ付与する遅延量を示している。また、式（６）において、δは０を含まない値（０の場合にはＣｋ（ｊ），Ｃｋ´（ｊ）が同一の信号系列になるため）を示している。
[Method of giving delay amount]
By the way, if the values that each delay amount can take are arbitrary (in the case of order n, any value from 0 to 2 n −1), a plurality of signal sequences composed of the same combination of a plurality of M sequences. When any two of them are taken out and looked at, there are those in which all the differences in the delay amounts given to the same M-sequence have the same value (a value other than 0).
Specifically, for example, when order 7 is described as an example, one signal sequence of the two extracted signal sequences is a signal sequence C k (j) given by the above equation (4), and the other signal sequences are When the signal sequence C k ′ (j) given by the following equation (5) is used, the signal sequences C k (j) and C k ′ (j) satisfy the relationship of the following equation (6). Exists.
In equations (5) and (6), d 0 ′ to d 5 ′ indicate delay amounts to be assigned to the M sequences of a 0 to a 5 in the signal sequence C k ′ (j), respectively. In Expression (6), δ represents a value that does not include 0 (in the case of 0, C k (j) and C k ′ (j) are the same signal sequence).
このように上記式（６）の関係を満たす信号系列Ｃｋ（ｊ），Ｃｋ´（ｊ）は、Ｃｋ（０）＝Ｃｋ´（δ）、Ｃｋ（１）＝Ｃｋ´（１＋δ）、Ｃｋ（２）＝Ｃｋ´（２＋δ）・・・であり、信号の生成の順番がずれただけの信号（位相のみ異なる信号）となっている。
そして、上述したような信号系列を個別データとして通信システムで利用する際、無線タグからの通信の開始が明確でなく、ランダムに信号が送られてくるような通信システムでは、信号の開始を特定できない。このため、上記信号系列Ｃｋ（ｊ），Ｃｋ´（ｊ）を同一の信号として判断してしまう場合がある。
Thus, the signal sequences C k (j) and C k ′ (j) satisfying the relationship of the above expression (6) are C k (0) = C k ′ (δ) and C k (1) = C k ′. (1 + δ), C k (2) = C k ′ (2 + δ)..., Which is a signal whose signal generation order is shifted (a signal having a different phase).
When using a signal sequence as described above as individual data in a communication system, the start of communication from the wireless tag is not clear, and in a communication system in which signals are sent randomly, the start of the signal is specified. Can not. For this reason, the signal sequences C k (j) and C k ′ (j) may be determined as the same signal.
そこで、本実施形態では、遅延付与手段１Ｂは、複数のＭ系列の組み合わせが同一のものからなる複数の信号系列を生成する際、前記複数の信号系列から取り出された任意の２つの信号系列からなる組み合わせが全て、同一のＭ系列に付与する遅延量同士の各差のうち少なくとも１つが他と異なる関係になるように遅延量を付与する。すなわち、遅延付与手段１Ｂは、例えば、次数７の場合において、上記式（４），（５）で与えられる６個のＭ系列の組み合わせが同一のものからなる信号系列Ｃｋ（ｊ），Ｃｋ´（ｊ）を生成する場合に、上記式（６）の関係を満たさないように遅延量を付与する。 Therefore, in the present embodiment, when the delay adding unit 1B generates a plurality of signal sequences in which a combination of a plurality of M sequences is the same, from the two arbitrary signal sequences extracted from the plurality of signal sequences. All the combinations are assigned delay amounts so that at least one of the differences between the delay amounts assigned to the same M-sequence is different from the others. In other words, for example, in the case of degree 7, the delay providing means 1B uses the same signal sequence C k (j), C that is composed of the same combination of the six M sequences given by the equations (4) and (5). When k ′ (j) is generated, a delay amount is given so as not to satisfy the relationship of the above formula (6).
具体的に、遅延付与手段１Ｂは、複数のＭ系列の組み合わせが同一のものからなる複数の信号系列において、所定の１つのＭ系列に同一の遅延量を付与する。
すなわち、遅延付与手段１Ｂは、例えば、次数７の場合において、上述した信号系列Ｃｋ（ｊ），Ｃｋ´（ｊ）を生成する場合に、Ｍ系列ａ０〜ａ５のうち１つのＭ系列ａ０に同一の遅延量を付与し、ｄ０＝ｄ０´とすることで、上記式（６）を満たさないものとする。同時に、遅延付与手段１Ｂは、信号系列Ｃｋ（ｊ），Ｃｋ´（ｊ）が同一の信号系列にならないように、他のＭ系列ａ１〜ａ５に付与する遅延量同士の各差が以下の式（７）の関係を満たさないように遅延量を付与する。
なお、同一の遅延量を付与する１つのＭ系列としては、ａ０に限らず、ａ１〜ａ５であっても構わない。
Specifically, the delay adding unit 1B applies the same delay amount to a predetermined M sequence in a plurality of signal sequences in which a plurality of combinations of M sequences are the same.
That is, for example, in the case of the degree 7, the delay providing unit 1B generates one M of the M sequences a 0 to a 5 when generating the signal sequences C k (j) and C k ′ (j) described above. By assigning the same delay amount to the sequence a 0 and setting d 0 = d 0 ′, the above equation (6) is not satisfied. At the same time, the delay applying means 1B provides each difference between the delay amounts to be applied to the other M sequences a 1 to a 5 so that the signal sequences C k (j) and C k ′ (j) do not become the same signal sequence. Gives a delay amount so as not to satisfy the relationship of the following equation (7).
As the one M-sequence to impart the same delay amount is not limited to a 0, it may be a a 1 ~a 5.
なお、具体的な遅延量の付与方法については、既に説明した遅延付与手段１Ｂを構成する管理番号／遅延用データ変換部２及び可変遅延器２１−０〜２１−ｒによって実施されるものである。
すなわち、管理番号／遅延用データ変換部は、６個のＭ系列の組み合わせが同一の信号系列Ｃｋ（ｊ），Ｃｋ´（ｊ）を生成する際、ｄ０＝ｄ０´で、かつ、上記式（７）の関係を満たさないように特性多項式ｆ０（ｘ）〜ｆ５（ｘ）を利用して遅延用データ群Ｒ０〜Ｒ５をそれぞれ算出する（上記〔Ｍ系列を遅延する方法〕を参照）。
そして、可変遅延器２１−０〜２１−５は、Ｍ系列ａ０〜ａ５を上記遅延用データ群Ｒ０〜Ｒ５の値に応じた遅延量ｄ０〜ｄ５，ｄ０´〜ｄ５´だけ遅延させる。
A specific delay amount assigning method is implemented by the management number / delay data conversion unit 2 and the variable delay units 21-0 to 21-r constituting the delay assigning means 1B described above. .
That is, the management number / delay data converter generates d 0 = d 0 ′ when the signal sequences C k (j) and C k ′ (j) having the same combination of the six M sequences are generated, and The delay data groups R0 to R5 are respectively calculated using the characteristic polynomials f 0 (x) to f 5 (x) so as not to satisfy the relationship of the above expression (7) (the above [Method of delaying M-sequence] ]).
The variable delay 21-0～21-5 the delay amount d 0 to d of the M-sequence a 0 ~a 5 corresponding to the value of the delay data group R0~R5 5, d 0'~d 5 ' Just delay.
〔通信システムの構成〕
図６は、個別データ書込装置１によって、個別データが書き込まれた無線タグとの通信を行う通信システムの構成を示すブロック図である。
通信システム３０は、無線タグ３１と、無線タグリーダ３２と、上位装置３３とを備える。
[Configuration of communication system]
FIG. 6 is a block diagram illustrating a configuration of a communication system that performs communication with the wireless tag in which the individual data is written by the individual data writing device 1.
The communication system 30 includes a wireless tag 31, a wireless tag reader 32, and a host device 33.
無線タグ３１は、上述した個別データ書込装置１によって、個別データが書き込まれたものであり、物品や個体の識別や認証等の管理のために、物品や個体に取り付けられたり、個体が所持したりするものである。無線タグ３１は、ループ状の送受信アンテナ４０と、個別データを記録している個別データメモリ４１と、当該無線タグ３１の動作を制御する制御部４２と、無線タグリーダ３２からの質問信号を受信して制御部４２に与えるとともに、制御部４２が個別データメモリ４１から読み出した個別データを送信させる送受信部４３とを備える。 The wireless tag 31 is written with individual data by the individual data writing device 1 described above, and is attached to an article or an individual for management of identification or authentication of the article or an individual, or possessed by an individual. It is something to do. The wireless tag 31 receives a query signal from the loop-shaped transmitting / receiving antenna 40, an individual data memory 41 that records individual data, a control unit 42 that controls the operation of the wireless tag 31, and the wireless tag reader 32. And a transmission / reception unit 43 for transmitting the individual data read from the individual data memory 41 by the control unit 42.
例えば、ループ状の送受信アンテナ４０と、送受信部４３若しくは制御部４２の一部構成要素とによって、質問信号のキャリア周波数に共振する共振回路（例えばＬＣ共振回路）が構成され、共振によって、当該無線タグ３１の動作電源が得られるようになされている。また、個別データメモリ４１は、不揮発性メモリであることが好ましい。無線タグ３１及び無線タグリーダ３２間のデジタル変調方式は問われないものであるが、例えば、ＡＳＫ（振幅シフトキーイング）変調方式、ＦＳＫ（周波数シフトキーイング）変調方式、ＰＳＫ（位相シフトキーイング）変調方式を適用可能である。 For example, a resonance circuit (for example, an LC resonance circuit) that resonates with the carrier frequency of the interrogation signal is configured by the loop-shaped transmission / reception antenna 40 and a part of the constituent elements of the transmission / reception unit 43 or the control unit 42. An operating power supply for the tag 31 is obtained. The individual data memory 41 is preferably a nonvolatile memory. The digital modulation method between the wireless tag 31 and the wireless tag reader 32 is not limited. For example, an ASK (amplitude shift keying) modulation method, an FSK (frequency shift keying) modulation method, and a PSK (phase shift keying) modulation method are used. Applicable.
無線タグリーダ３２は、上位装置３３の制御下で、自己の周囲に対し、質問信号を放射し、当該無線タグリーダ３２の近傍に存在している無線タグ３１の個別データを取得するものである。無線タグリーダ３２は、無指向性若しくは指向性の送受信アンテナ５０と、送信系及び受信系を切り分けるデュプレックス部５１と、制御部５４から与えられたベースバンドの質問信号をデジタル変調してデュプレックス部５１に与える送信部５２と、デュプレックス部５１からの受信信号をベースバンド信号に変換し、さらに、２値（デジタル値）信号に変換する受信部５３と、質問信号を放射させるとともに、当該無線タグリーダ３２の近傍に存在している無線タグ３１に割り当てられている個別データの同定を行う制御部５４と、上述したデータ対応付け記憶部５と同様な遅延用データ群（または管理番号）と個別データとの対応付け情報を記憶している参照用データベース５５とを有する。
なお、無線タグリーダ３２としては、少なくとも送受信アンテナ５０、送信部５２、受信部５３、及び制御部５４を備えていればよい。
The wireless tag reader 32 radiates a question signal to its surroundings under the control of the host device 33 and acquires individual data of the wireless tag 31 existing in the vicinity of the wireless tag reader 32. The wireless tag reader 32 digitally modulates the non-directional or directional transmission / reception antenna 50, the duplex unit 51 that separates the transmission system and the reception system, and the baseband interrogation signal given from the control unit 54 to the duplex unit 51. A transmitting unit 52 for giving, a receiving unit 53 for converting a received signal from the duplex unit 51 to a baseband signal, and further converting to a binary (digital value) signal; A control unit 54 for identifying individual data assigned to the wireless tag 31 existing in the vicinity, a delay data group (or management number) similar to the data association storage unit 5 described above, and individual data And a reference database 55 that stores association information.
The wireless tag reader 32 may include at least the transmission / reception antenna 50, the transmission unit 52, the reception unit 53, and the control unit 54.
以上の構成により、制御部５４は、受信部５３を介して近傍に存在している無線タグ３１に割り当てられている個別データを取得した後、当該個別データと、参照用データベース５５に格納されている個別データとの相関値を求めることで個別データを同定する。
そして、制御部５４は、同定処理を終了した後、同定した個別データ（相関値がしきい値以上のもの）を上位装置３３に送出する。
以上では、受信して得たベースバンド信号から、個別データを同定する処理を無線タグリーダ３２が実行するものを示したが、上位装置３３が個別データを同定する処理を実行するようにしてもよい。
With the above configuration, the control unit 54 acquires the individual data assigned to the wireless tag 31 existing in the vicinity via the receiving unit 53, and then stores the individual data and the reference database 55. The individual data is identified by obtaining a correlation value with the individual data.
Then, after completing the identification process, the control unit 54 sends the identified individual data (having a correlation value equal to or greater than a threshold value) to the host device 33.
In the above, the wireless tag reader 32 executes the process of identifying individual data from the received baseband signal. However, the host apparatus 33 may execute the process of identifying individual data. .
上述した第１実施形態によれば、以下の効果がある。
本実施形態では、遅延付与手段１Ｂは、例えば、次数７の場合において、６個のＭ系列の組み合わせが同一のものからなる複数の信号系列を生成する際、前記複数の信号系列の任意の２つＣｋ（ｊ），Ｃｋ´（ｊ）を取り出して見た場合に、上記式（６）の関係を満たさないように遅延量を付与する。このため、６個のＭ系列の組み合わせが同一のものからなる複数の信号系列を、位相を変更した場合であっても同一の信号とならない（位相のみ異なる信号ではない）信号系列とすることができる。
したがって、無線タグ３１からの通信の開始が明確でなく、ランダムに信号が送られてくるような通信システム３０で利用する場合であっても、良好に判別可能な信号系列を多量に生成できる。
The first embodiment described above has the following effects.
In the present embodiment, for example, in the case of degree 7, the delay adding unit 1B generates a plurality of signal sequences having the same combination of six M sequences, and any two of the plurality of signal sequences are generated. When C k (j) and C k ′ (j) are extracted and viewed, a delay amount is given so as not to satisfy the relationship of the above expression (6). For this reason, a plurality of signal sequences having the same combination of the six M sequences can be signal sequences that do not become the same signal even if the phase is changed (the signals are not different only in phase). it can.
Therefore, even when used in the communication system 30 in which the start of communication from the wireless tag 31 is not clear and signals are sent at random, it is possible to generate a large amount of signal sequences that can be distinguished well.
また、遅延付与手段１Ｂは、例えば、次数７の場合において、１つのＭ系列ａ０に同一の遅延量を付与することで、複数のＭ系列の組み合わせが同一のものからなる複数の信号系列の任意の２つＣｋ（ｊ），Ｃｋ´（ｊ）を取り出して見た場合に、上記式（６）の関係を満たさないものとする。
このため、所定の１つのＭ系列に同一の遅延量を付与するだけで、異なる複数の信号系列を生成できる。したがって、例えば、同一のＭ系列に付与する遅延量同士の各差が全て異なる関係になるように遅延量を付与する構成と比較して、遅延用データ群を算出する際の管理番号／遅延用データ変換部２の処理負荷を軽減でき、簡素な構成で信号系列生成回路１Ａを構築できる。
The delay imparting section 1B, for example, in the case of order 7, by giving the same delay amount to a single M-sequence a 0, a plurality of signal series combination of a plurality of M sequences of the same thing When two arbitrary C k (j) and C k ′ (j) are taken out and viewed, the relationship of the above formula (6) is not satisfied.
For this reason, it is possible to generate a plurality of different signal sequences only by giving the same delay amount to one predetermined M sequence. Therefore, for example, compared with the configuration in which the delay amount is given so that the differences between the delay amounts given to the same M series are all different, the management number / delay for calculating the delay data group The processing load on the data converter 2 can be reduced, and the signal sequence generation circuit 1A can be constructed with a simple configuration.
また、通信システム３０は、信号系列生成回路１Ａにて生成された信号系列を個別データとして利用するので、無線タグ３１からの通信の開始が明確でなく、ランダムに信号が送られてくるような通信システムで構成した場合であっても、個別データが重なることなく、識別性の良好な個別データを送受信できる。
すなわち、無線タグからの通信の開始を明確にするために、無線タグと無線タグリーダとの間で同期をとる通信システムを採用する必要がなく、通信システムの構成の簡素化が図れる。
In addition, since the communication system 30 uses the signal sequence generated by the signal sequence generation circuit 1A as individual data, the start of communication from the wireless tag 31 is not clear and signals are sent randomly. Even when the communication system is configured, it is possible to transmit / receive individual data with good discrimination without overlapping individual data.
That is, in order to clarify the start of communication from the wireless tag, it is not necessary to employ a communication system that synchronizes between the wireless tag and the wireless tag reader, and the configuration of the communication system can be simplified.
[第２実施形態]
次に、本発明の第２実施形態について説明する。
以下の説明では、前記第１実施形態と同様の構造及び同一部材には同一符号を付して、その詳細な説明は省略または簡略化する。
本実施形態では、前記第１実施形態に対して、遅延付与手段１Ｂによる遅延量の付与方法が異なるのみである。
[Second Embodiment]
Next, a second embodiment of the present invention will be described.
In the following description, the same structure and the same member as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted or simplified.
The present embodiment is different from the first embodiment only in the delay amount providing method by the delay providing means 1B.
具体的に、本実施形態の遅延付与手段１Ｂは、複数のＭ系列の組み合わせが同一のものからなる複数の信号系列を生成する際、前記複数の信号系列から取り出された任意の２つの信号系列からなる組み合わせが全て、同一のＭ系列に付与する遅延量同士の各差のうち所定の２つが異なる関係になるように遅延量を付与する。
すなわち、遅延付与手段１Ｂは、例えば、次数７の場合において、上記式（４），（５）で与えられる６個のＭ系列の組み合わせが同一のものからなる信号系列Ｃｋ（ｊ），Ｃｋ´（ｊ）を生成する場合に、Ｍ系列ａ０〜ａ５の所定の１つのＭ系列ａ０に付与する遅延量同士の差と、他の１つのＭ系列ａ１に付与する遅延量同士の差とが異なる関係になるように遅延量を付与し、ｄ０−ｄ０´≠ｄ１−ｄ１´とすることで、上記式（６）の関係を満たさないものとする。
なお、前記所定の２つの組み合わせは、ｄ０−ｄ０´及びｄ１−ｄ１´に限らず、ｄ０−ｄ０´，ｄ１−ｄ１´，ｄ２−ｄ２´，ｄ３−ｄ３´，ｄ４−ｄ４´，ｄ５−ｄ５´のうちいずれか２つの組み合わせを採用してもよい。
Specifically, when the delay adding unit 1B of the present embodiment generates a plurality of signal sequences in which a plurality of combinations of M sequences are the same, any two signal sequences extracted from the plurality of signal sequences Delay amounts are assigned so that a predetermined two of the differences between the delay amounts assigned to the same M series are different from each other.
In other words, for example, in the case of degree 7, the delay providing means 1B uses the same signal sequence C k (j), C that is composed of the same combination of the six M sequences given by the equations (4) and (5). when generating k 'a (j), a delay amount to impart the difference in delay amount between given to the M-sequence a 0 ~a 1 single M sequence a 0 predetermined five, the one of the other M-sequences a 1 It is assumed that the relationship of the above formula (6) is not satisfied by giving a delay amount so that the difference between them is different and d 0 −d 0 ′ ≠ d 1 −d 1 ′.
The predetermined two combinations are not limited to d 0 -d 0 ′ and d 1 -d 1 ′, but are d 0 -d 0 ′, d 1 -d 1 ′, d 2 -d 2 ′, d 3. A combination of any two of −d 3 ′, d 4 −d 4 ′, and d 5 −d 5 ′ may be adopted.
上述した第２実施形態によれば、前記第１実施形態と同様の効果の他、以下の効果がある。
前記第１実施形態の構成では、例えば、次数が７の場合には、Ｍ系列ａ０〜ａ５のうちＭ系列ａ０に付与する遅延量のとり得る値が制限されるため、従来の構成であればＭ系列と略同様の特性を有する信号系列を１８×２７×６個生成できていたところ、１８×２７×５個の生成に留まることとなる。
これに対して本実施形態では、遅延付与手段１Ｂは、同一のＭ系列に付与する遅延量同士の各差のうち所定の２つが異なる関係になるように遅延量を付与しているので、各Ｍ系列に付与する遅延量のとり得る値が制限されることがない。このため、Ｍ系列と略同様の特性を有する信号系列を十分多量に生成できる。
According to the second embodiment described above, there are the following effects in addition to the same effects as in the first embodiment.
In the above configuration of the first embodiment, for example, if the order is 7, since the possible value of the delay amount to be added to the M-sequence a 0 of the M sequence a 0 ~a 5 is limited, the conventional configuration Then, when 18 × 27 × 6 signal sequences having substantially the same characteristics as the M sequence have been generated, the number of generations is limited to 18 × 27 × 5 .
On the other hand, in the present embodiment, the delay providing unit 1B provides the delay amount so that the predetermined two of the differences between the delay amounts to be applied to the same M series are different from each other. The possible value of the delay amount given to the M series is not limited. For this reason, it is possible to generate a sufficiently large number of signal sequences having substantially the same characteristics as the M sequence.
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
前記各実施形態において、複数のＭ系列の組み合わせが同一のものからなる複数の信号系列を生成する際の遅延量の付与方法は、前記各実施形態で説明した方法に限定されるものではない。同一のＭ系列に付与する遅延量同士の各差の全てが等しいものではない関係になるように付与すれば、例えば、前記各差が全て異なる関係になるように付与する方法等、その他の方法を採用してもよい。
It should be noted that the present invention is not limited to the above-described embodiments, and modifications, improvements, and the like within the scope that can achieve the object of the present invention are included in the present invention.
In each of the embodiments described above, the method of assigning the delay amount when generating a plurality of signal sequences having the same combination of a plurality of M sequences is not limited to the method described in the above embodiments. Other methods such as, for example, a method of granting the differences so that all the differences are different from each other, if all the differences between the delay amounts given to the same M series are not equal. May be adopted.
前記各実施形態では、本発明の信号系列生成回路１Ａを、無線タグの個別データ書込装置１に適用したものを示したが、その用途はこれに限定されるものではない。例えば、認証側の装置に、本発明の信号系列生成回路１Ａを適用することができる。例えば、遅延データ群でなるパスワードまたはＩＤをキーボードなどから入力させ、その入力された遅延データ群で生成された信号系列と、無線タグから読み取った信号系列との照合によって、認証や識別を行うようにしてもよい。また、例えば、バーコードとして記述するための信号系列を、本発明の信号系列生成回路１Ａによって生成するようにしてもよい。 In each of the above-described embodiments, the signal series generation circuit 1A of the present invention is applied to the individual data writing device 1 of the wireless tag. However, the application is not limited to this. For example, the signal sequence generation circuit 1A of the present invention can be applied to a device on the authentication side. For example, authentication or identification is performed by inputting a password or ID consisting of a delay data group from a keyboard or the like, and comparing a signal sequence generated from the input delay data group with a signal sequence read from a wireless tag. It may be. Further, for example, a signal sequence to be described as a barcode may be generated by the signal sequence generation circuit 1A of the present invention.
前記各実施形態では、可変遅延器２１−０〜２１−ｒが乗算器群Ｄ０〜Ｄｒと排他的論理和回路ＥｘＯＲ０２〜ＥＸＯＲｒ２とでなるものを示したが、他の可変遅延構成を適用するようにしてもよい。例えば、遅延量の範囲が狭いものであれば、遅延用のシフトレジスタと、その遅延用のシフトレジスタの任意の段の出力を取り出す構成を、可変遅延構成とするようにしてもよい。 In each of the above-described embodiments, the variable delay units 21-0 to 21-r include the multiplier groups D0 to Dr and the exclusive OR circuits ExOR02 to EXORr2, but other variable delay configurations are applied. It may be. For example, if the range of the delay amount is narrow, a configuration in which a delay shift register and an output of an arbitrary stage of the delay shift register are taken out may be a variable delay configuration.
前記各実施形態では、互いにプリファードペアになる最大個数（Ｈ）分のＭ系列を発生させ、遅延を付与して加算するものを示したが、Ｍ系列の発生数を、最大個数（Ｈ）より少なくするようにしてもよく、また、発生数そのものも可変できるようにしてもよい。
本発明で用いる無線タグとしては、特に限定されるものではないが、電池を内蔵し自ら電波を発信するものや外部の電波を利用してデータのやり取りをするもの等を用いることができる。さらには、電磁誘導を利用したものや、放射電磁界を利用したもの等を用いることができる。無線タグにおける電気回路（アンテナ回路）としては、コイル状やダイポール型等を挙げることができる。
本発明の通信システムは通信システム３０に限定されない。例えば、バーコードから信号系列を読み取って処理するような通信システムに対しても、本発明を適用することができる。
In each of the above embodiments, the maximum number (H) of M sequences that are preferred pairs with each other is generated and added with a delay, but the number of M sequences generated is determined from the maximum number (H). The number of occurrences may be reduced, and the number of occurrences may be variable.
The wireless tag used in the present invention is not particularly limited, and a tag that incorporates a battery and transmits radio waves by itself, or a tag that exchanges data by using external radio waves can be used. Furthermore, the thing using electromagnetic induction, the thing using a radiated electromagnetic field, etc. can be used. Examples of the electric circuit (antenna circuit) in the wireless tag include a coil shape and a dipole type.
The communication system of the present invention is not limited to the communication system 30. For example, the present invention can be applied to a communication system that reads and processes a signal sequence from a barcode.
本発明は、物品や個体の識別や認証等のための識別性の良好な個別データを生成する信号系列生成回路に利用できる。 The present invention can be used in a signal sequence generation circuit that generates individual data with good discrimination for identification and authentication of articles and individuals.
１Ａ・・・信号系列生成回路、１Ｂ・・・遅延付与手段、１１・・・排他的論理和回路（加算手段）、２０−０〜２０−ｒ・・・Ｍ系列生成本体（Ｍ系列生成手段）、３０・・・通信システム。 DESCRIPTION OF SYMBOLS 1A ... Signal sequence generation circuit, 1B ... Delay imparting means, 11 ... Exclusive OR circuit (adding means), 20-0 to 20-r ... M sequence generation body (M sequence generation means) ), 30... Communication system.
Claims (6)
生成された前記複数のＭ系列にそれぞれ、遅延量を付与する遅延付与手段と、
前記遅延量が付与された前記複数のＭ系列に排他的論理和演算を施し、演算後の信号系列を出力する加算手段とを備え、
前記遅延付与手段は、
前記複数のＭ系列の組み合わせが同一である複数の信号系列を生成する際、前記複数の信号系列のうち任意の２つの信号系列の組み合わせが全て、同一のＭ系列に付与する前記遅延量同士の各差のうち少なくとも１つが他と異なる関係になるように前記遅延量を付与する
ことを特徴とする信号系列生成回路。 And M series generating means for all combinations to generate a plurality of M sequences become Preferred paired with each other when viewed removed two M-sequence from a plurality of M-sequence,
Respectively generated the plurality of M-sequence, a delay providing means for providing a delay amount,
Performs an exclusive OR operation on the plurality of M sequences the delay amount is applied, and an adding means for outputting a signal sequence after operation,
The delay giving means is
When the combination of the plurality of M-sequence to produce a plurality of signal sequences are the same, the combination of any two of the signal sequence among the plurality of signal sequences are all of the delay amount between given to the same M-sequence The signal sequence generation circuit, wherein the delay amount is provided so that at least one of the differences is different from the others.
前記遅延付与手段は、
前記複数の信号系列において、所定の１つのＭ系列に同一の前記遅延量を付与する
ことを特徴とする信号系列生成回路。 The signal sequence generation circuit according to claim 1,
The delay giving means is
Wherein the plurality of signal sequences, the signal sequence generation circuit, characterized in that given the same amount of delay to a predetermined one of the M-sequence.
前記遅延付与手段は、
前記複数の信号系列のうち任意の２つの信号系列の組み合わせが全て、同一のＭ系列に付与する前記遅延量同士の各差のうち所定の２つが異なる関係になるように前記遅延量を付与する
ことを特徴とする信号系列生成回路。 The signal sequence generation circuit according to claim 1,
The delay giving means is
All combinations of any two signal sequences, but a predetermined two of the difference of the delay between given to the same M-sequence imparting the delay amount such that different relationships among the plurality of signal sequences A signal sequence generation circuit.
前記複数のＭ系列の組み合わせが同一である複数の信号系列を生成する際、前記複数の信号系列のうち任意の２つの信号系列の組み合わせが全て、同一のＭ系列に付与する前記遅延量同士の各差のうち少なくとも１つが他と異なる関係になるように前記遅延量を付与する
ことを特徴とする信号系列生成方法。 All combinations to generate the plurality of M sequences become Preferred paired with each other when viewed removed two M-sequence from a plurality of M sequence, respectively generating the plurality of M-sequence that imparts a delay amount , performs an exclusive OR operation on the plurality of M sequences which impart the delay amount, a signal sequence generating method of outputting a signal sequence after operation,
When the combination of the plurality of M-sequence to produce a plurality of signal sequences are the same, the combination of any two of the signal sequence among the plurality of signal sequences are all of the delay amount between given to the same M-sequence The signal sequence generation method, wherein the delay amount is given so that at least one of the differences is different from the others.
ことを特徴とする信号系列生成プログラム。 A signal sequence generation program causing a computer to execute the signal sequence generation method according to claim 4.
ことを特徴とする通信システム。 A communication system using the signal series generated by the signal series generation circuit according to any one of claims 1 to 3 as individual data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009268978A JP5364541B2 (en) | 2009-11-26 | 2009-11-26 | Signal sequence generation circuit, signal sequence generation method, signal sequence generation program, and communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009268978A JP5364541B2 (en) | 2009-11-26 | 2009-11-26 | Signal sequence generation circuit, signal sequence generation method, signal sequence generation program, and communication system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011114568A JP2011114568A (en) | 2011-06-09 |
| JP5364541B2 true JP5364541B2 (en) | 2013-12-11 |
Family
ID=44236588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009268978A Expired - Fee Related JP5364541B2 (en) | 2009-11-26 | 2009-11-26 | Signal sequence generation circuit, signal sequence generation method, signal sequence generation program, and communication system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5364541B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111309704B (en) * | 2018-12-12 | 2023-06-23 | 北京沃东天骏信息技术有限公司 | Database operation method and database operation system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1146132A (en) * | 1997-07-28 | 1999-02-16 | Yozan:Kk | Code generating circuit |
| JP4903677B2 (en) * | 2007-12-06 | 2012-03-28 | リンテック株式会社 | Signal sequence generation circuit and communication system |
| JP5144312B2 (en) * | 2008-03-10 | 2013-02-13 | リンテック株式会社 | Signal sequence generation circuit, signal sequence generation method, signal sequence generation program, and communication system |
| JP5121676B2 (en) * | 2008-11-21 | 2013-01-16 | リンテック株式会社 | Wireless tag reader, wireless tag reading program, and wireless tag communication system |
-
2009
- 2009-11-26 JP JP2009268978A patent/JP5364541B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011114568A (en) | 2011-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Yuan et al. | A modified differential evolution approach for dynamic economic dispatch with valve-point effects | |
| KR20210105362A (en) | Creating Unique Entries Using Distributed Ledger | |
| CN110189122B (en) | Method and device for anchoring time for data on block chain and electronic equipment | |
| JP6730741B2 (en) | Processing device, processing method, processing program, and cryptographic processing system | |
| CN103218585A (en) | RFID protocol with non-interacting variants | |
| JP4903677B2 (en) | Signal sequence generation circuit and communication system | |
| JP5364541B2 (en) | Signal sequence generation circuit, signal sequence generation method, signal sequence generation program, and communication system | |
| CN114708093A (en) | Block chain-based digital resource processing method and device | |
| CN110689412A (en) | Method, device, server and storage medium for game virtual article transaction based on block chain | |
| CN110545170A (en) | Block chain consensus method, device and equipment based on password drawing | |
| JP5144312B2 (en) | Signal sequence generation circuit, signal sequence generation method, signal sequence generation program, and communication system | |
| Ajagbe et al. | Advanced Encryption Standard (AES)-Based Text Encryption for Near Field Communication (NFC) Using Huffman Compression | |
| JP5121676B2 (en) | Wireless tag reader, wireless tag reading program, and wireless tag communication system | |
| CN110473093A (en) | Parallel chain assets transfer method, equipment and storage medium | |
| KR20150103644A (en) | Method of cryptographic processing of data on elliptic curves, corresponding electronic device and computer program product | |
| CN105684372B (en) | Estimate method, multiple input, multiple output wireless communication system, wireless signal receiving system and the computer-readable medium of signal sequence | |
| JP6067596B2 (en) | Pairing arithmetic device, multi-pairing arithmetic device, program | |
| CN113723134B (en) | RFID tag reading method, device and system | |
| JP2016224887A (en) | Data output regulation device for three-dimensional object molding | |
| JP6511959B2 (en) | Data output regulation device for three-dimensional object modeling | |
| CN109558110A (en) | Data conversion device and Related product | |
| Yang et al. | Codebook Configuration for RIS-aided Systems via Implicit Neural Representations | |
| JP2003216411A (en) | Multiple length arithmetic processor and ic device | |
| JP2010146414A (en) | Data processing method, semiconductor device, ic card, semiconductor integrated circuit and data processing system | |
| CN109583581A (en) | Data conversion device and Related product |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120723 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130909 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |