JP5362658B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5362658B2 JP5362658B2 JP2010145817A JP2010145817A JP5362658B2 JP 5362658 B2 JP5362658 B2 JP 5362658B2 JP 2010145817 A JP2010145817 A JP 2010145817A JP 2010145817 A JP2010145817 A JP 2010145817A JP 5362658 B2 JP5362658 B2 JP 5362658B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- resin package
- internal lead
- semiconductor
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本願発明は、ダイオードやトランジスタ等として用いられる面実装型の半導体装置に関する。 The present invention relates to a surface-mount type semiconductor device used as a diode, a transistor, or the like.
従来より、ダイオードやトランジスタ等として用いられ、面実装可能な半導体装置が提案されている。図16ないし図18は、上記半導体装置の一例を示す図である。この半導体装置Sは、たとえばトランジスタとして機能するものであり、ベース端子に相当する内部リード91と、コレクタ端子に相当する内部リード92と、エミッタ端子に相当する内部リード93とを備えている。
2. Description of the Related Art Conventionally, semiconductor devices that can be surface-mounted and used as diodes, transistors, and the like have been proposed. 16 to 18 are diagrams illustrating an example of the semiconductor device. The semiconductor device S functions as a transistor, for example, and includes an
各内部リード91,92,93は、各表面がほぼ同一平面上になるように並設されており、内部リード91の端部に形成された略直方形状のアイランド94には、半導体チップ95(「ペレット」ともいう)がダイボンディングされて搭載されている。半導体チップ95は、金線W等によってワイヤボンディングされて各チップ接続用内部リード92,93に電気的に接続されている。そして、半導体チップ95、金線W、各内部リード91,92,93は、エポキシ樹脂等の熱硬化性樹脂によりパッケージングされて樹脂パッケージ97が形成されている。各内部リード91,92,93は折り曲げられ、樹脂パッケージ97の外部において、外部リード11,12,13とそれぞれ連続させられている。
The internal leads 91, 92, and 93 are arranged side by side so that their surfaces are substantially on the same plane, and a substantially
この半導体装置Sがたとえばパワートランジスタ等として用いられた場合、半導体チップ95から発せられる熱を、樹脂パッケージ97の外部に効率的に放出させる必要がある。上記構成の半導体装置Sでは、半導体チップ95はアイランド94に搭載されているため、このアイランド94が放熱体として機能し、内部リード91を通じて、あるいは内部リード91に接する樹脂パッケージ97を通じて熱が放出される。この場合、放熱効果を上げるためには、アイランド94の表面積が大きいことが望ましい。また、半導体チップ95内に集積されている電子回路の機能向上を図るため、半導体チップ95の大きさを大きくしたいとの要請があり、このことからも、アイランド94の表面積が大きいことが所望されている。
When this semiconductor device S is used as, for example, a power transistor or the like, it is necessary to efficiently release the heat generated from the
上記構成において、アイランド94の表面積を大きくするためには、各内部リード92,93を小さく形成することが考えられる。しかしながら、アイランド94と、各内部リード92,93とは、金線W等によって接続される関係上、ほぼ同一平面上に配置されるため、アイランド94の表面積を大きくするには、おのずと限界がある。現状では、平面視における内部リード91の面積の、樹脂パッケージ97の底面積に対する割合が、せいぜい40%程度であり、放熱性を向上させる上で上記割合の値を上げることが望まれていた。
In the above configuration, in order to increase the surface area of the
本願発明は、上記した事情のもとで考え出されたものであって、内部リードに搭載された半導体チップの放熱性を向上させることができる半導体装置を提供することを、その課題とする。 The present invention has been conceived under the above circumstances, and an object thereof is to provide a semiconductor device capable of improving the heat dissipation of a semiconductor chip mounted on an internal lead.
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。 In order to solve the above problems, the present invention takes the following technical means.
本願発明により提供される半導体装置によれば、第1および第2半導体チップと、上記各半導体チップをそれぞれ搭載する第1および第2チップ搭載用内部リードと、上記各半導体チップの上面に電気的にそれぞれ接続された複数のチップ接続用内部リードと、上記各半導体チップおよび上記各内部リードを包み込むとともに平面視長矩形状とした樹脂パッケージとを備え、上記各チップ搭載用内部リードの端部は、全体として平面視において上記樹脂パッケージの長手方向に沿って延びる長矩形状ないし略長矩形状になるように形成されており、上記チップ搭載用内部リードの端部は、全体として平面視において上記樹脂パッケージの底面積全体に対して約50%以上を占有し、かつ、上記各半導体チップは、その上下面が互に逆となるように上記樹脂パッケージ内に配され、上記第1チップ搭載用内部リードの端部は、上記樹脂パッケージの下面近傍に配され、上記第2チップ搭載用内部リードの端部は、上記樹脂パッケージの上面近傍に配されていることを特徴とする。 According to the semiconductor device further is provided herein onset bright, and the first and second semiconductor chips, and the first and second inner lead chip mounting for mounting each said respective semiconductor chips, on the upper surface of each semiconductor chip comprising electrically plurality of inner leads chip connections, each connected, and a resin package in plan view elongated rectangular shape with wrap each of the above semiconductor chips and the respective inner lead, an end portion of each chip mounting internal lead Is formed in a long rectangular shape or a substantially long rectangular shape extending along the longitudinal direction of the resin package in plan view as a whole, and the end portion of the chip mounting internal lead is in the plan view as a whole. The semiconductor chip occupies about 50% or more of the entire bottom area of the package, and the upper and lower surfaces of the semiconductor chips are opposite to each other. Disposed in the resin package, the end of the first chip mounting internal lead is disposed near the lower surface of the resin package, and the end of the second chip mounting internal lead is the upper surface of the resin package. characterized in that it is distribution in the vicinity.
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.
以下、本願発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。なお、以下の説明においては、従来の技術の欄で説明した図16を再び参照する。 Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the accompanying drawings. In the following description, reference is again made to FIG. 16 described in the section of the prior art.
<第1実施形態>
図1および図2は、本願発明の第1実施形態に係る半導体装置Sの内部構成を示す図である。この半導体装置Sは、半導体チップ5を搭載するチップ搭載用内部リード1と、半導体チップ5の上面に電気的に接続された一方のチップ接続用内部リード2および他方のチップ接続用内部リード3とを備えている。この半導体装置Sは、たとえばトランジスタとして用いられる場合、チップ搭載用内部リード1がたとえばベース端子(あるいはゲート端子)に相当し、一方のチップ接続用内部リード2がたとえばコレクタ端子(あるいはドレイン端子)に相当し、他方のチップ接続用内部リード3がたとえばエミッタ端子(あるいはソース端子)に相当する。
<First Embodiment>
1 and 2 are diagrams showing an internal configuration of the semiconductor device S according to the first embodiment of the present invention. The semiconductor device S includes a chip mounting
チップ搭載用内部リード1の一端には、半導体チップ5が搭載されるアイランド4が形成されている。そして、半導体チップ5および各内部リード1,2,3がエポキシ樹脂等の熱硬化性樹脂により所定の金型等を用いて封止されて、平面視長矩形状の樹脂パッケージ7が形成されている。樹脂パッケージ7の外部には、各内部リード1,2,3と連続させられた外部リード11,12,13がそれぞれ設けられている。なお、半導体装置Sの外形は、図16に示す半導体装置Sと同様である。
An
チップ搭載用内部リード1は、他端側が折り曲げられ、樹脂パッケージ7の外部に露出された外部リード11と連続させられている。チップ搭載用内部リード1および外部リード11は、良好な熱伝導性を有する銅等からなる。チップ搭載用内部リード1の一端に形成されたアイランド4は、放熱効果を高めるために樹脂パッケージ7の長手方向に沿って延びる長矩形状ないし略長矩形状にされ、その表面積が大きく形成されている。半導体チップ5は、樹脂パッケージ7の長手方向に延びた上記アイランド4の中間部に搭載されている。
The other end of the chip mounting
各チップ接続用内部リード2,3は、その一端に各チップ接続用内部リード2,3に対してやや幅広の平坦部2a,3aがそれぞれ形成され、他端に外部リード12および外部リード13とそれぞれ連続させられている。各チップ接続用内部リード2,3および各外部リード12,13は、チップ搭載用内部リード1および外部リード11と同様に、良好な熱伝導性を有する銅等からなる。
Each of the chip connecting
各チップ接続用内部リード2,3の平坦部2a,3aは、アイランド4に搭載された半導体チップ5の上方から臨むように配され、半導体チップ5の上面とバンプ6を介して電気的に接続されている。すなわち、本実施形態では、半導体チップ5と、各チップ接続用内部リード2,3との接続が、従来の構成のようにワイヤを用いるものではなく、いわゆるワイヤレス構造とされている。換言すれば、半導体チップ5がチップ搭載用内部リード1に搭載され、半導体チップ5の上面に各チップ接続用内部リード2,3が接続されていることにより、各内部リード1,2,3によって半導体チップ5の上下から挟み込む立体的な構成とされている。
The
上記のようなワイヤレス構造を採用することにより、チップ搭載用内部リード1の表面積を可能な限り大きくしてチップ搭載用内部リード1を配置することができる。たとえば、上記したようにアイランド4の形状を、樹脂パッケージ7の長手方向に沿って延びる長矩形状ないし略長矩形状に形成することができ、たとえば、平面視におけるチップ搭載用内部リード1の面積を、樹脂パッケージ7の底面積に対して50%以上(詳細は後述)とすることができる。そのため、面積を大きくされたチップ搭載用内部リード1を通じて、あるいはチップ搭載用内部リード1に接する樹脂パッケージ7を通じて、半導体チップ5から発せられる熱を外部に効果的に放出することができ、この半導体装置Sの放熱性を向上させることができる。
By adopting the wireless structure as described above, the chip mounting
また、半導体チップ5は、樹脂パッケージ7の長手方向に延びたチップ搭載用内部リード1の中間部に搭載されているので、半導体チップ5から発せられる熱がチップ搭載用内部リード1を通じて樹脂パッケージ7の長手方向に広がるように伝達される。そのため、半導体チップ5がチップ搭載用内部リード1の偏った部位に搭載される場合に比べ、放熱性の効率を上げることができる。
Further, since the
さらに、各チップ接続用内部リード2,3は、直接、半導体チップ5に接して繋がれているので、この各内部リード2,3を通じても半導体チップ5から発せられる熱を外部に放出することができる。そのため、半導体チップ5における放熱性を、主にチップ搭載用内部リード1に依存していた従来の構成に比べ、高めることができる。
Further, since each of the chip connecting
ここで、上記した本実施形態における効果を、より具体的な数値を示して説明する。詳細には、平面視におけるチップ搭載用内部リード1の面積と、樹脂パッケージ7の底面積とを比較することにより、放熱性の度合いを評価することにする。なお、以下の説明では、チップ搭載用内部リード1の面積の値を、アイランド4の面積と、アイランド4に接続され、半導体装置S内で延びている部分(以下「接続リード14」という)の面積とを加えた値としている。また、以下では、チップ搭載用内部リード1は折り曲げられているため、厳密には、実際の面積と異なるが、ここでは折り曲げられていないものとして評価する。
Here, the effects of the above-described embodiment will be described with more specific numerical values. Specifically, the degree of heat dissipation is evaluated by comparing the area of the chip mounting
図3は、平面視におけるチップ搭載用内部リード1の、樹脂パッケージ7の底面積に対する割合を説明するための図であり、同図によれば、樹脂パッケージ7の底面積は、樹脂パッケージ7の奥行きA×幅Bで求められる。一方、平面視におけるチップ搭載用内部リード1の面積は、アイランド4の面積と接続リード14の面積とを加えることにより求められる。すなわち、アイランド4の面積は、アイランド4の奥行きC×幅Dで求められ、接続リード14の面積は、接続リード14の奥行きE×幅Fでそれぞれ求められる。
FIG. 3 is a view for explaining the ratio of the chip mounting
表1に、各辺の長さA〜Fの具体的な数値を示す。表1によれば、樹脂パッケージ7の底面積S1は、4.56mm2 である。また、接続リード14の幅Fが0.4mmであるので、チップ搭載用内部リード1の面積S2は2.38mm2 である。したがって、チップ搭載用内部リード1の面積S2の、樹脂パッケージ7の底面積S1に対する割合S2/S1は、51.9%である。このように、チップ搭載用内部リード1の面積S2は、40%程度であった従来の構成における面積の割合に比べ、約10%も大きくなっており、このことから放熱性の向上が図られたことがわかる。また、実験により、本実施形態における構成の半導体装置Sでは、長矩形状に形成されたアイランド4によって、チップ搭載用内部リード1がワイヤで接続された従来の構成に比べ、放熱量(放熱のパワー)が約2倍になったことが求められており、放熱特性が約2倍に向上されたことが立証されている。
Table 1 shows specific numerical values of the lengths A to F of each side. According to Table 1, the bottom area S1 of the
図4は、半導体装置Sの変形例(以下「変形例1」という)を示す内部構成図である。同図によれば、アイランド4に繋がれている接続リード14の幅Fが、図1に示す半導体装置Sの接続リード14の幅に比べて大きくなって、チップ搭載用内部リード1が形成されている。
FIG. 4 is an internal configuration diagram showing a modified example of the semiconductor device S (hereinafter referred to as “modified example 1”). According to the figure, the width F of the
すなわち、この変形例1では、表1によると、接続リード14の幅Fが1.2mmであり、チップ搭載用内部リード1の面積S2は2.57mm2 である。したがって、チップ搭載用内部リード1の面積S2の、樹脂パッケージ7の底面積S1に対する割合S2/S1は56.4%になっており、図1に示す半導体装置Sに比べ、チップ搭載用内部リード1の面積がさらに大きくなっている。
That is, according to Table 1, according to Table 1, the width F of the
図5は、半導体装置Sの他の変形例(以下「変形例2」という)を示す内部構成図である。同図によれば、接続リード14の幅Fが、図1および図4に示す半導体装置Sの接続リード14の幅に比べてさらに幅広になって、アイランド4の幅と同等になるように、チップ搭載用内部リード1が形成されている。
FIG. 5 is an internal configuration diagram illustrating another modified example of the semiconductor device S (hereinafter referred to as “modified example 2”). According to the figure, the width F of the
すなわち、この変形例2では、表1によれば、アイランド4の幅Fがチップ搭載用内部リード1の横幅Dと同じ2.45mmであり、チップ搭載用内部リード1の面積S2は2.89mm2 である。したがって、チップ搭載用内部リード1の面積S2の、樹脂パッケージ7の底面積S1に対する割合S2/S1は63.4%になっており、図1および図4に示す半導体装置Sに比べ、チップ搭載用内部リード1の面積がさらに大きくなっている。このように、アイランド4の幅と接続リード14との幅を同等にすれば、上記割合S2を大きくすることができるとともに、外部に露出する外部リード11の部分をより一層大きくすることができ、放熱性の大幅な向上を図ることができる。
That is, in this
また、このように、面積が大きなアイランド4、各チップ接続用内部リード2,3が半導体装置S内に備えられることにより、これらは、いわゆる補強材として機能する。そのため、半導体装置Sの曲げ強度が向上し、たとえば、外部のプリント基板に実装する際の機械的な強度を高めることができるといった利点がある。
In addition, since the
また、以下に示すような各内部リード1,2,3に構造的な変形を施すことによっても、放熱性を向上させることができる。すなわち、上述した半導体装置Sによれば、各外部リード11,12,13は、樹脂パッケージ7の底面の外縁付近から外部に延びている。そのため、チップ搭載用内部リード1のアイランド4を、その面積を広げるために各チップ接続用内部リード2,3側に延ばそうとしても、各チップ接続用内部リード2,3が障害になり延ばすことが困難となる。
Moreover, heat dissipation can also be improved by structurally deforming the
これに対し、図6に示す半導体装置Sによれば、外部リード12,13は、樹脂パッケージ7の側面の上部から外部に露出するようにされている。これにより、チップ搭載用内部リード1のアイランド4を樹脂パッケージ7内の範囲で水平方向に延ばすことができ、上述した実施形態に比べ、平面視におけるチップ搭載用内部リード1の面積S2の、樹脂パッケージ7の底面積S1に対する割合を上げることができる。
On the other hand, according to the semiconductor device S shown in FIG. 6, the external leads 12 and 13 are exposed to the outside from the upper part of the side surface of the
さらに、図6に示す半導体装置Sでは、半導体チップ5が樹脂パッケージ7内の上部に位置する構成とされるので、樹脂パッケージ7内にある接続リード14が、上記実施形態の半導体装置Sに比べ長く形成される。これにより、折り曲げられた接続リード14の長さが上述した実施形態に比べ、充分長くなり、その分、チップ搭載用内部リード1の表面積が大きくなり、放熱性の向上に寄与することができる。
Furthermore, in the semiconductor device S shown in FIG. 6, the
次に、この半導体装置の製造方法について簡単に説明する。まず、チップ搭載用内部リード1を、銅製の薄板に打ち抜きプレス加工を施した後、所定のフォーミング加工を施すことにより作製する。この場合、チップ搭載用内部リード1は、端部に矩形状のアイランド4を備えるように形成する。この状態では、チップ搭載用内部リード1は、タイバーにより複数連なって一定方向に延びた長尺状の構成とされる。また、一方のチップ接続用内部リード2および他方のチップ接続用内部リード3も、チップ搭載用内部リード1と同様に、銅製の薄板に打ち抜きプレス加工を施した後、所定のフォーミング加工を施すことにより作製する。この場合、各内部リード2,3の端部には、平坦部2a,3aを備えるように形成する。
Next, a method for manufacturing this semiconductor device will be briefly described. First, the chip mounting
次いで、チップ搭載用内部リード1のアイランド4の上面に半導体チップ5を、たとえば接着剤を用いて接続する。そして、半導体チップ5の上面に一方のチップ接続用内部リード2および他方のチップ接続用内部リード3を接続する。具体的には、半導体チップ5の上面に電解メッキによりAgからなるバンプ6を形成し成長させる。バンプ6は、半導体チップ5の上面において、長手方向の端部の対称となる位置に2つ形成する。その後、一方のバンプ6に、ハンダペーストを溶融させることによって一方のチップ接続用内部リード2の平坦部2aを接続し、他方のバンプ6に、同様にハンダペーストを溶融させることによって他方のチップ接続用内部リード3の平坦部3aを接続する。
Next, the
半導体チップ5に上記第2、他方のチップ接続用内部リード2,3の接続が終了した後、半導体チップ5、各内部リード1,2,3を所定の金型を用いてエポキシ樹脂等の熱硬化性樹脂によりパッケージングを行い、樹脂パッケージ7を形成する。そして、外部に露出している各外部リード11,12,13をハンダメッキし、タイバー等の不要な部位を除去する等の工程を経て、図1、図2および図16に示すような半導体装置Sを得る。
After the connection of the second and other chip connecting
<第2実施形態>
図7は、本願発明の第2実施形態に係る半導体装置の斜視図である。図8は、図7に示す半導体装置の内部構成を示す図である。また、図9は、図8のX1−X1から見た断面図である。
Second Embodiment
FIG. 7 is a perspective view of a semiconductor device according to the second embodiment of the present invention. FIG. 8 is a diagram showing an internal configuration of the semiconductor device shown in FIG. FIG. 9 is a cross-sectional view as viewed from X1-X1 in FIG.
この第2実施形態に係る半導体装置Sは、たとえばダイオードからなる第1半導体チップ21と、トランジスタからなる第2半導体チップ22とを備えている。第1半導体チップ21は、第1チップ搭載用内部リード24上に搭載されている。詳細には、第1チップ搭載用内部リード24の一端には、略矩形状のアイランド34が形成され、このアイランド34上に第1半導体チップ21が搭載されている。
The semiconductor device S according to the second embodiment includes a
また、第1半導体チップ21の上面には、第1チップ接続用内部リード25が接続されている。詳細には、第1チップ接続用内部リード25の一端には、略矩形状の平坦部25aが形成され、平坦部25aは、第1半導体チップ21を上方から臨むように配されるとともに、第1半導体チップ21の上面とバンプ35を介して電気的に接続されている。
A first chip connecting
一方、第2半導体チップ22は、第2チップ搭載用内部リード26上に搭載されている。詳細には、第2チップ搭載用内部リード26の一端には、樹脂パッケージ7の長手方向に沿って延びる長矩形状ないしは略長矩形状のアイランド36が形成されている。このアイランド36上に、第2半導体チップ22が搭載されている。
On the other hand, the
また、第2半導体チップ22の上面には、第2チップ接続用内部リード27および第3チップ接続用内部リード28が接続されている。詳細には、第2チップ接続用内部リード27の一端には、略矩形状の平坦部27aが形成され、平坦部27aは、第2半導体チップ22の上面においてほぼ半分の領域に対して上方から臨むように配されるとともに、第2半導体チップ22の上面とバンプ37を介して電気的に接続されている。また、第3チップ接続用内部リード28の一端には、平坦部28aが形成され、平坦部28aは、第2半導体チップ22の上面において上記領域と異なるほぼ半分の領域に対して上方から臨むように配されるとともに、第2半導体チップ22の上面とバンプ38を介して電気的に接続されている。
Further, the second chip connecting
なお、上記第1チップ搭載用内部リード24は、ダイオードの、たとえばアノード端子に相当し、第1チップ接続用内部リード25は、ダイオードのカソード端子に相当する。また、第2チップ搭載用内部リード26は、トランジスタのコレクタ端子に相当し、第2チップ接続用内部リード27は、トランジスタのベース端子に相当し、第3チップ接続用内部リード28は、トランジスタのエミッタ端子にそれぞれ相当する。
The first chip mounting
そして、各半導体チップ21,22および各内部リード24〜28は、エポキシ樹脂等により封止されて平面視略長矩形状の樹脂パッケージ7が形成されている。
The semiconductor chips 21 and 22 and the internal leads 24 to 28 are sealed with an epoxy resin or the like to form a
各内部リード24〜28は、他端側が折り曲げられ、樹脂パッケージ7から外部に露出された外部リード29〜33にそれぞれ連続させられている。上記第1チップ搭載用内部リード24および第1チップ接続用内部リード25は、樹脂パッケージ7の長手方向一端部Sa近傍の両側面Scから外部に露出された外部リード29,30に連続させられている。また、第2チップ搭載用内部リード26および第2チップ接続用内部リード27は、樹脂パッケージ7の長手方向他端部Sb近傍の両側面Scから露出された外部リード31,32にそれぞれ連続させられている。外部リード33は、外部リード30および外部リード32の間の側面Scから外部に露出されている。
Each of the internal leads 24 to 28 is bent at the other end, and is continuous with the external leads 29 to 33 exposed to the outside from the
各チップ搭載用内部リード24,26のアイランド34,36は、樹脂パッケージ7内で同一平面上に配置されている。そのため、第1および第2半導体チップ21,22も、同一平面上に並設される。
The
上記半導体装置Sによれば、各半導体チップ21,22が各チップ搭載用内部リード24,26のアイランド34,36に搭載され、各半導体チップ21,22の上面に各チップ接続用内部リード25,27,28を接続するといった、ワイヤレス構造が採用されている。また、第1チップ搭載用内部リード24のアイランド34は、第1半導体チップ21を搭載できる充分な面積を有し、一方、第2チップ搭載用内部リード25のアイランド36は、略長矩形状に形成されている。そのため、両アイランド34,36は、全体として平面視において樹脂パッケージ7の長手方向に沿って延びる長矩形状ないし略長矩形状になるように形成される。より具体的には、両アイランド34,36は、全体として平面視において樹脂パッケージ7の底面積全体に対して約50%以上を占有するよう形成される。したがって、両アイランド34,36において面積の拡大化が図られ、各内部リード24〜28を通じて、あるいは各内部リード24〜28に接する樹脂パッケージ7を通じて、第1および第2半導体チップ21,22から発せられる熱を外部に効果的に放出することができる。
According to the semiconductor device S, the semiconductor chips 21 and 22 are mounted on the
また、従来の構成のように、各内部リードをほぼ同一平面上に配すれば、半導体チップを複数設けた場合、半導体装置Sの大きさが平面方向に沿って広がることになる。しかし、上記のように、第1および第2半導体チップ21,22は同一平面上に配されているが、上記のようにワイヤレス構造を適用すれば、装置の平面方向への広がりを抑えつつ、樹脂パッケージ7内において複数の第1半導体チップ21,22を配置することが可能となる。そのため、半導体装置S自体の大きさを実質的に小型化することができる。
If each internal lead is arranged on substantially the same plane as in the conventional configuration, when a plurality of semiconductor chips are provided, the size of the semiconductor device S spreads in the plane direction. However, as described above, the first and
図10は、図8に示す半導体装置の変形例(以下、「変形例3」という。)を示す内部構成図である。図11は、図10のX2−X2から見た断面図である。この変形例3の半導体装置では、2つのトランジスタからなる第1および第2半導体チップ41,42がそれぞれ備えられ、2つのトランジスタのエミッタ端子が1つの端子で共通とされている。
FIG. 10 is an internal configuration diagram illustrating a modified example (hereinafter referred to as “modified example 3”) of the semiconductor device illustrated in FIG. 8. 11 is a cross-sectional view as viewed from X2-X2 in FIG. In the semiconductor device of
第1半導体チップ41は、第1チップ搭載用内部リード43上に搭載されている。詳細には、第1チップ搭載用内部リード43の一端には、樹脂パッケージ7の長手方向に沿って延びる長矩形状ないし略長矩形状のアイランド51が形成され、アイランド51上には、第1半導体チップ41が搭載されている。第1半導体チップ41の上面には、第1チップ接続用内部リード44が接続されている。詳細には、第1チップ接続用内部リード44の一端には、平坦部44aが形成され、平坦部44aは、第1半導体チップ41を上方から臨むように配されるとともに、第1半導体チップ41の上面とバンプ53を介して電気的にそれぞれ接続されている。
The
同様に、第2半導体チップ42は、第2チップ搭載用内部リード45上に搭載されている。詳細には、第2チップ搭載用内部リード45の一端には、樹脂パッケージ7の長手方向に沿って延びる長矩形状ないし略長矩形状のアイランド52が形成され、アイランド52上には、第2半導体チップ42が搭載されている。第2半導体チップ42の上面には、第2チップ接続用内部リード45が接続されている。詳細には、第2チップ接続用内部リード45の一端には、平坦部45aが形成され、平坦部45aは、第2半導体チップ42を上方から臨むように配されるとともに、第2半導体チップ42の上面とバンプ54を介して電気的に接続されている。
Similarly, the
各チップ搭載用内部リード43,45のアイランド51,52は、樹脂パッケージ7内で同一平面上に配置され、かつアイランド51,52の互いの端部が接近して並設されている。これにより、第1および第2半導体チップ41,42も、同一平面上に並設される。
The
両半導体チップ41,42の上面には、第3チップ接続用内部リード47が接続されている。詳細には、第3チップ接続用内部リード47の一端には、略矩形状の平坦部47aが形成され、平坦部47aは、各半導体チップ41,42を上方から臨むように配されるとともに、各半導体チップ41,42の上面とそれらを跨ぐようにしてバンプ55,56を介して電気的に接続されている。すなわち、上記したように、アイランド51,52は、樹脂パッケージ7内で同一平面上に配置されるため、第1および第2半導体チップ41,42も、同一平面上に並設される結果、それらの上面に第3チップ接続用内部リード47を接続することが可能となる。
A third chip connecting
なお、第1チップ搭載用内部リード43は、一方のトランジスタの、たとえばコレクタ端子に相当し、第1チップ接続用内部リード44は、ベース端子に相当し、第2チップ搭載用内部リード45は、他方のトランジスタのコレクタ端子に相当し、第2チップ接続用内部リード46は、ベース端子に相当し、第3チップ接続用内部リード47は、一方および他方のトランジスタのエミッタ端子に相当する。すなわち、本変形例3では、第3チップ接続用内部リード47によって両トランジスタのエミッタ端子を共通化して用いている。
The first chip mounting
上記構成によれば、各搭載用内部リード43,45のアイランド51,52は、略長矩形状に形成されるため、全体として平面視において樹脂パッケージ7の長手方向に沿って延びる長矩形状ないし略長矩形状になるように形成される。したがって、上記実施形態と同様に、両アイランド51,52において面積の拡大化が図られ、半導体チップ41,42から発せられる熱を外部に効果的に放出することができる。また、上記のようなワイヤレス構造を適用するようにすれば、たとえば□約0.9mmの半導体チップからなる2つのトランジスタを収納することができる。
According to the above configuration, since the
さらに、トランジスタのエミッタ端子を共通化することにより、半導体装置Sの外部に露出する端子数を減らすことができるので、部品コストの削減を図ることができる。なお、上記半導体装置Sにおいては、2つのトランジスタの共通となる端子は、エミッタ端子に限らず、コレクタ端子やベース端子でもよい。 Further, by sharing the emitter terminal of the transistor, the number of terminals exposed to the outside of the semiconductor device S can be reduced, so that the component cost can be reduced. In the semiconductor device S, the common terminal of the two transistors is not limited to the emitter terminal, but may be a collector terminal or a base terminal.
図12は、図8に示す半導体装置Sの他の変形例(以下、「変形例4」という。)を示す内部構成図である。図13は、図12のX3−X3から見た断面図である。この変形例4の半導体装置では、上記変形例3の半導体装置と同様に、2つのトランジスタからなる第1および第2半導体チップ61,62をそれぞれ備えられているが、第1および第2半導体チップ61,62は、その上下面が互に逆となるように樹脂パッケージ7内に配されている。
FIG. 12 is an internal configuration diagram illustrating another modified example (hereinafter, referred to as “modified example 4”) of the semiconductor device S illustrated in FIG. 8. 13 is a cross-sectional view as seen from X3-X3 in FIG. Similar to the semiconductor device of Modification Example 3, the semiconductor device of Modification Example 4 includes first and
すなわち、第1半導体チップ61は、第1チップ搭載用内部リード64の一端に形成された、樹脂パッケージ7の長手方向に延びる長矩形状のアイランド71上に搭載されている。第1半導体チップ61の上面には、第1チップ接続用内部リード65および第2チップ接続用内部リード66の一端にそれぞれ形成された平坦部65a,66aが、半導体チップ61を上方から臨むように配されるとともに、半導体チップ61の上面とバンプ73,74を介して電気的にそれぞれ接続されている。
That is, the
一方、第2半導体チップ62は、第2チップ搭載用内部リード67に搭載されているが、本変形例4では、半導体チップ62のアイランド72に対する搭載方向が、半導体チップ61のそれと異なっている。すなわち、半導体チップ61は、アイランド71の上面にダイボンディング等で接続されているが、半導体チップ62は、アイランド72の下面にダイボンディング等で接続されている。
On the other hand, the
また、第2半導体チップ62の下面に第3チップ接続用内部リード68および第4チップ接続用内部リード69が電気的に接続されている。すなわち、チップ接続用内部リード68,69の一端には、平坦部68a,69aが形成され、平坦部68a,69aは、半導体チップ62の下面を下方から見上げるように配されるとともに、半導体チップ62の下面にバンプ75,76を介して電気的にそれぞれ接続されている。
The third chip connecting
すなわち、各半導体チップ61,62は、その上下面が互に逆となるように樹脂パッケージ7内に配され、第1チップ搭載用内部リード64のアイランド71は、樹脂パッケージ7の下面近傍に配され、第2チップ搭載用内部リード67のアイランド72は、樹脂パッケージ7の上面近傍に配されている。
That is, the semiconductor chips 61 and 62 are arranged in the
なお、第1チップ搭載用内部リード64は、一方のトランジスタのたとえばコレクタ端子に相当し、第1チップ接続用内部リード65は、ベース端子に相当し、第2チップ接続用内部リード66は、エミッタ端子に相当し、第2チップ搭載用内部リード67は、他方のトランジスタのコレクタ端子に相当し、第3チップ接続用内部リード68は、ベース端子に相当し、第4チップ接続用内部リード69は、エミッタ端子に相当する。
The first chip mounting
各内部リード64〜68は、樹脂パッケージ7の外部に露出された外部リード29〜33にそれぞれ連続させられ、また、第4チップ接続用内部リード69は、外部リード29と外部リード31との間の側面Scから外部に延びた外部リード70に連続させられている。
The internal leads 64 to 68 are respectively connected to the external leads 29 to 33 exposed to the outside of the
この変形例4においては、各半導体チップ61,62は、その上下面が互に逆となるように樹脂パッケージ7内に配されている。しかし、各搭載用内部リード64,67のアイランド71,72は、全体として平面視において樹脂パッケージ7の長手方向に沿って延びる長矩形状ないし略長矩形状になるように形成される。したがって、上記実施形態と同様に、両アイランド71,72において面積の拡大化が図られ、各半導体チップ61,62から発せられる熱を外部に効果的に放出することができる。
In the fourth modification, the semiconductor chips 61 and 62 are arranged in the
しかも、この変形例4によれば、第1チップ搭載用内部リード64のアイランド71は、樹脂パッケージ7の下面近傍に配され、第2チップ搭載用内部リード67のアイランド72は、樹脂パッケージ7の上面近傍に配されているため、各半導体チップ61,62が樹脂パッケージ7内で上下に離れて配されることになる。そのため、内部リード64〜69が偏って樹脂パッケージ7内に配される構成に比べ、半導体チップ61,62の各チップ搭載用内部リード64,67による放熱性をより高めることができる。
Moreover, according to the fourth modification, the
以上のように、本第2実施形態においては、内部リードによって半導体チップを上下方向から挟み込む立体的な構成とすることにより、放熱性に優れ、かつ半導体チップを複数備えることが可能な半導体装置Sを提供することができる。なお、樹脂パッケージ7内に設けられる半導体チップの数は、上記2個に限らず、それ以上の数の半導体チップを備えるようにしてもよい。また、それに応じて半導体装置Sから外部に露出する端子数は、2端子あるいは7端子以上の端子を有するようにしてもよい。
As described above, in the second embodiment, the semiconductor device S is excellent in heat dissipation and can include a plurality of semiconductor chips by adopting a three-dimensional configuration in which the semiconductor chip is sandwiched from above and below by the internal leads. Can be provided. The number of semiconductor chips provided in the
次に、上記第2実施形態に係る半導体装置の製造方法を、変形例4の半導体装置に基づいて簡単に説明する。上記半導体装置の製作には、たとえば、図14に示すように、一定方向に延びた長尺状の、たとえば銅からなる薄板81に対して打ち抜きプレス加工を施した後、所定のフォーミング加工を施すことにより、各内部リード64〜69および外部リード29〜33,70の原型となる部分を形成する。この場合、各チップ搭載用内部リード64,67は、その端部に矩形状のアイランド71,72を備えるように形成する。なお、図中、82は送り穴を示す。
Next, a method for manufacturing the semiconductor device according to the second embodiment will be briefly described based on the semiconductor device of
次いで、各チップ搭載用内部リード64,67のアイランド71,72の上面に半導体チップ61,62を、たとえば接着剤を用いて接続する。そして、半導体チップ61,62の上面に、たとえば、Agからなるバンプ73〜76を形成し成長させる。
Next, the semiconductor chips 61 and 62 are connected to the upper surfaces of the
その後、薄板81の長手方向に延びる一点破線で示す折り返しラインL1に沿って、図15に示すように、薄板81の個片83を反転軸Cを中心にして反転させる。これにより、半導体チップ62のバンプ75,76は、チップ接続用内部リード68,69の各平坦部68a,69aに接続される。同様に、半導体チップ61のバンプ73,74も、チップ接続用内部リード65,66の各平坦部65a,66aに接続される。なお、上記個片83の大きさは、個片8を折り返したときに各半導体チップ61,62が各バンプ73〜76を介して適切に各平坦部65a,66a,68a,69aに接続されるように、予め設定されて形成されている。
Thereafter, the
次に、各半導体チップ61,62、各内部リード64〜69を所定の金型を用いて熱硬化性樹脂によりパッケージングを行い、樹脂パッケージ7を形成する。そして、外部に露出している各外部リード29〜33,70をハンダメッキし、タイバー等の不要な部位を除去する等の工程を経て、図12および図13に示すような半導体装置Sを得る。
Next, the semiconductor chips 61 and 62 and the internal leads 64 to 69 are packaged with a thermosetting resin using a predetermined mold, and the
このように、薄板81の個片83を折り返すことにより、半導体チップ61,62を各内部リード65,66,68,69の平坦部65a,66a,68a,69aに対して精度よく接続することができる。なお、上記方法は、上述した第1および第2実施形態に示した半導体装置Sに適用することが可能である。
In this way, by folding back the
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。たとえば、半導体チップとしては、上記したダイオードやトランジスタに限らない。また、ダイオードの種類としては、たとえばスイッチングダイオードやショットキーバリアダイオード等を適用することができるが、これらに限定されるものではない。また、トランジスタとしては、たとえばMOS FETやバイポーラトランジスタ等が適用できるが、同様に、これらに限定されるものではない。 Of course, the scope of the present invention is not limited to the embodiment described above. For example, the semiconductor chip is not limited to the above-described diode or transistor. Moreover, as a kind of diode, although a switching diode, a Schottky barrier diode, etc. can be applied, for example, it is not limited to these. Further, as the transistor, for example, a MOS FET or a bipolar transistor can be applied, but it is not limited to these as well.
1 チップ搭載用内部リード
2 一方のチップ接続用内部リード
3 他方のチップ接続用内部リード
4 アイランド
5 半導体チップ
7 樹脂パッケージ
S 半導体装置
DESCRIPTION OF
Claims (2)
上記各チップ搭載用内部リードの端部は、全体として平面視において上記樹脂パッケージの長手方向に沿って延びる長矩形状ないし略長矩形状になるように形成されており、
上記チップ搭載用内部リードの端部は、全体として平面視において上記樹脂パッケージの底面積全体に対して約50%以上を占有し、かつ、
上記各半導体チップは、その上下面が互に逆となるように上記樹脂パッケージ内に配され、
上記第1チップ搭載用内部リードの端部は、上記樹脂パッケージの下面近傍に配され、
上記第2チップ搭載用内部リードの端部は、上記樹脂パッケージの上面近傍に配されていることを特徴とする、半導体装置。 First and second semiconductor chips, first and second chip mounting internal leads for mounting each of the semiconductor chips, and a plurality of chip connecting internal leads electrically connected to the top surfaces of the semiconductor chips, respectively. And a resin package enclosing each semiconductor chip and each internal lead and having a rectangular shape in plan view,
The end of each chip mounting internal lead is formed in a long rectangular shape or a substantially long rectangular shape extending along the longitudinal direction of the resin package as a whole in plan view,
The end of the chip mounting internal lead occupies about 50% or more of the entire bottom area of the resin package in plan view as a whole, and
Each of the semiconductor chips is arranged in the resin package so that the upper and lower surfaces thereof are opposite to each other,
The end of the first chip mounting internal lead is disposed near the lower surface of the resin package,
An end of the second chip mounting internal lead is disposed in the vicinity of the upper surface of the resin package.
上記チップ搭載用内部リードは、上記樹脂パッケージの長手方向に沿って延びる長矩形状ないし略長矩形状に形成された端部を含んでおり、
上記チップ搭載用内部リードには、上記樹脂パッケージの短手方向に向けて上記樹脂パッケージの外部に延出する外部リードが連続しており、
平面視における上記チップ搭載用内部リードの面積は、上記樹脂パッケージの底面積に対して約50%以上とされており、かつ、
上記外部リードの上記樹脂パッケージの長手方向に沿う幅は、上記チップ搭載用内部リードの上記樹脂パッケージの長手方向に沿う幅と同等であることを特徴とする、半導体装置。 A semiconductor chip, a chip mounting internal lead for mounting the semiconductor chip, a chip connecting internal lead electrically connected directly to the upper surface of the semiconductor chip, and enveloping the semiconductor chip and each internal lead and in plan view A long rectangular resin package,
The chip mounting internal lead includes an end portion formed in a long rectangular shape or a substantially long rectangular shape extending along a longitudinal direction of the resin package,
The lead for mounting the chip is continuous with an external lead extending outside the resin package in the short direction of the resin package.
The area of the chip mounting internal lead in plan view is about 50% or more with respect to the bottom area of the resin package, and
The width of the external lead along the longitudinal direction of the resin package is equal to the width of the internal lead for chip mounting along the longitudinal direction of the resin package.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010145817A JP5362658B2 (en) | 1999-10-28 | 2010-06-28 | Semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1999306341 | 1999-10-28 | ||
JP30634199 | 1999-10-28 | ||
JP2010145817A JP5362658B2 (en) | 1999-10-28 | 2010-06-28 | Semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000126742A Division JP4651153B2 (en) | 1999-10-28 | 2000-04-27 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010212736A JP2010212736A (en) | 2010-09-24 |
JP5362658B2 true JP5362658B2 (en) | 2013-12-11 |
Family
ID=42972521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010145817A Expired - Lifetime JP5362658B2 (en) | 1999-10-28 | 2010-06-28 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5362658B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112022005210T5 (en) * | 2021-12-01 | 2024-08-14 | Rohm Co., Ltd. | Semiconductor component |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60101958A (en) * | 1983-11-08 | 1985-06-06 | Rohm Co Ltd | Manufacture of diode device |
JPS62185340A (en) * | 1986-02-10 | 1987-08-13 | Hitachi Micro Comput Eng Ltd | Semiconductor device |
JP2512441Y2 (en) * | 1989-07-11 | 1996-10-02 | ローム 株式会社 | Synthetic resin sealed semiconductor device |
JPH0613157U (en) * | 1991-12-09 | 1994-02-18 | 新電元工業株式会社 | Semiconductor device |
-
2010
- 2010-06-28 JP JP2010145817A patent/JP5362658B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2010212736A (en) | 2010-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4651153B2 (en) | Semiconductor device | |
US9589868B2 (en) | Packaging solutions for devices and systems comprising lateral GaN power transistors | |
US7208818B2 (en) | Power semiconductor package | |
US7511361B2 (en) | DFN semiconductor package having reduced electrical resistance | |
US7633140B2 (en) | Inverted J-lead for power devices | |
JPH0758277A (en) | Semiconductor device | |
CN102693953A (en) | Semiconductor apparatus and method for manufacturing the same | |
US20020179994A1 (en) | Power semiconductor device manufactured using a chip-size package | |
US7102211B2 (en) | Semiconductor device and hybrid integrated circuit device | |
US20020121683A1 (en) | Encapsulated die package with improved parasitic and thermal performance | |
JP5362658B2 (en) | Semiconductor device | |
US20120181677A1 (en) | Semiconductor device package with two component lead frame | |
US20060145312A1 (en) | Dual flat non-leaded semiconductor package | |
JPS6180842A (en) | Semiconductor device | |
JP4207791B2 (en) | Semiconductor device | |
GB2362991A (en) | Power MOSFET package | |
CN218632028U (en) | Semiconductor packaging structure | |
JP5145596B2 (en) | Semiconductor device | |
JP2990645B2 (en) | Lead frame for semiconductor integrated circuit and semiconductor integrated circuit | |
US7951651B2 (en) | Dual flat non-leaded semiconductor package | |
JP3670636B2 (en) | Electronic device with electronic components mounted | |
JP2016197636A (en) | Molded package | |
US6472731B2 (en) | Solder clad lead frame for assembly of semiconductor devices and method | |
EP1357594A1 (en) | Power semiconductor device manufactured using a chip-size package | |
KR101016715B1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100628 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130128 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130531 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130701 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130904 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5362658 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |