JP5358953B2 - Power control device and image forming apparatus using power control device - Google Patents
Power control device and image forming apparatus using power control device Download PDFInfo
- Publication number
- JP5358953B2 JP5358953B2 JP2008004019A JP2008004019A JP5358953B2 JP 5358953 B2 JP5358953 B2 JP 5358953B2 JP 2008004019 A JP2008004019 A JP 2008004019A JP 2008004019 A JP2008004019 A JP 2008004019A JP 5358953 B2 JP5358953 B2 JP 5358953B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- voltage
- closing means
- power control
- closing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Fixing For Electrophotography (AREA)
- Control Or Security For Electrophotography (AREA)
Abstract
Description
本発明は、電力制御装置および電力制御装置を用いた画像形成装置に関する。 The present invention relates to a power control apparatus and an image forming apparatus using the power control apparatus.
画像形成装置の定着ヒータにキャパシタまたは充電器から電力を供給する電力供給装置(回路)では、電力制御装置(回路)として、電力のon(閉)/off(開)を制御する半導体素子(放電トランジスタ)と、この半導体素子に直列に接続された安全装置としてのリレーとが設けられている。 In a power supply device (circuit) that supplies power from a capacitor or a charger to a fixing heater of an image forming apparatus, a semiconductor element (discharge) that controls power on (closed) / off (open) as a power control device (circuit). Transistor) and a relay as a safety device connected in series to the semiconductor element.
このリレーは、半導体素子がoff(開)の時に、その接点をon(閉)/off(開)するように制御するため、リレーの接点でヒータ電流を直接on(閉)/off(開)することはない。このため、小型で、小電流用のリレーを安全装置として用いることができる。 This relay controls the contact of the semiconductor element to be on (closed) / off (open) when the semiconductor element is off (open), so the heater current is directly turned on (closed) / off (open) at the contact of the relay. Never do. For this reason, a small-sized relay for small current can be used as a safety device.
しかしながら、半導体素子が大電流のon(閉)/off(開)を制御するため、半導体素子の故障、または、半導体素子の誤動作等の原因により、リレー接点でのon(閉)/off(開)が発生する場合がある。この結果、リレー接点の溶着という不具合が発生する可能性が考えられる。 However, since the semiconductor element controls large current on (closed) / off (open), on (closed) / off (open) at the relay contact due to failure of the semiconductor element or malfunction of the semiconductor element. ) May occur. As a result, there is a possibility that a problem of welding of the relay contact occurs.
リレー接点が溶着すると、安全回路が作動しなくなり、定着ユニットが所定の温度以上に過熱される。この場合、温度ヒューズが切断されるため発煙や発火という事態にはならないが、定着装置のローラが劣化して交換が必要となる等の問題が発生する。 When the relay contact is welded, the safety circuit is not activated and the fixing unit is overheated to a predetermined temperature or more. In this case, since the temperature fuse is cut, no smoke or fire occurs. However, the roller of the fixing device deteriorates and needs to be replaced.
この問題を解決するため、例えば、特許文献1では、画像形成装置の定着ヒータにリレーと半導体素子とからなる直列回路を接続しキャパシタからの電力の供給を制御する構成で、リレー接点の溶着の検出、または、リレーの動作不良または半導体素子の短絡不良のいずれかであることの検出を行う方法が提案されている。これは、画像形成装置の定着ヒータにキャパシタから電力供給をon(閉)/off(開)するリレーと半導体素子との直列回路において、リレー接点の溶着不良の検出と、リレー接点の開放不良または半導体素子の短絡不良の検出との2モードを検出する手段を備えたものである。
In order to solve this problem, for example, in
しかしながら、特許文献1記載の技術では、不具合の原因が、リレー接点の開放不良であるか、半導体素子の短絡不良であるかの区別がつかない。さらに、特許文献1記載の技術では、半導体素子の開放不良を検出することができない。
However, in the technique described in
本発明は、上記に鑑みてなされたものであって、リレーおよび半導体素子(放電トランジスタ)の異常およびその内容を正確に検知(判断)することのできる電力制御装置および電力制御装置を用いた画像形成装置を提供することを目的とする。 The present invention has been made in view of the above, and is an image using a power control device and a power control device that can accurately detect (determine) abnormality of relays and semiconductor elements (discharge transistors) and their contents. An object is to provide a forming apparatus.
上述した課題を解決し、目的を達成するために、本発明は、電流出力手段から出力される電流の経路に配置された第1開閉手段と、前記第1開閉手段よりも前記電流の経路において下流に配置された第2開閉手段と、前記第1開閉手段と前記第2開閉手段との間の前記電流の経路に接続され、前記第2開閉手段に電圧を供給する電圧供給手段と、前記第1開閉手段に開の指示がされており、前記第2開閉手段に開の指示がされており、前記電圧供給手段が電圧を供給している場合であって、前記第1開閉手段と前記第2開閉手段の間の電圧が所定の電圧より高くない場合、前記第2開閉手段が開にならない不良であると判断する判断手段と、を有すること、を特徴とする。
また、本発明は、電流出力手段から出力される電流の経路に配置された第1開閉手段と、いずれか前記第1開閉手段よりも前記電流の経路において下流に配置された第2開閉手段と、前記第1開閉手段と前記第2開閉手段との間の前記電流の経路に接続され、前記第2開閉手段に電圧を供給する電圧供給手段と、前記第1開閉手段に開の指示がされており、前記第2開閉手段に閉の指示がされており、前記電圧供給手段が電圧を供給している場合であって、前記第1開閉手段と第2開閉手段の間の電圧が所定の電圧より高い場合、前記第2開閉手段が閉にならない不良であると判断する判断手段と、を有することを特徴とする。
また、本発明は、電流出力手段から出力される電流の経路に配置された第1開閉手段と、前記第1開閉手段よりも前記電流の経路において下流に配置された第2開閉手段と、前記第1開閉手段と前記第2開閉手段との間の前記電流の経路に接続され、前記第2開閉手段に電圧を供給する電圧供給手段と、前記第1開閉手段に開の指示がされており、前記第2開閉手段に開の指示がされており、前記電圧供給手段による電圧を供給していない場合であって、前記第1開閉手段と前記第2開閉手段の間の電圧が所定の電圧より高い場合、前記第1開閉手段が開にならない不良であると判断する判断手段と、を有することを特徴とする。
In order to solve the above-described problems and achieve the object, the present invention provides a first opening / closing unit disposed in a path of a current output from a current output unit, and the current path than the first opening / closing unit. a second opening and closing means arranged downstream, being connected to a path of said current between said first switching means and the second switching means, and voltage supply means for supplying a voltage to said second switching means, before When the first opening / closing means is instructed to open, the second opening / closing means is instructed to open, and the voltage supply means supplies voltage, the first opening / closing means and And determining means for determining that the second opening / closing means is not open when the voltage between the second opening / closing means is not higher than a predetermined voltage .
Further, the present invention provides a first opening / closing means arranged in a path of a current output from the current output means, and a second opening / closing means arranged downstream in the current path from any one of the first opening / closing means. A voltage supply means connected to the current path between the first opening / closing means and the second opening / closing means to supply a voltage to the second opening / closing means; and an instruction to open the first opening / closing means. The second opening / closing means is instructed to close, and the voltage supply means supplies a voltage, and the voltage between the first opening / closing means and the second opening / closing means is a predetermined value. And a judging means for judging that the second opening / closing means is defective so as not to be closed when the voltage is higher than the voltage.
Further, the present invention provides a first opening / closing means disposed in a path of a current output from the current output means, a second opening / closing means disposed downstream in the current path from the first opening / closing means, Connected to the current path between the first opening / closing means and the second opening / closing means, a voltage supply means for supplying a voltage to the second opening / closing means, and an instruction to open the first opening / closing means. The second opening / closing means is instructed to open and the voltage supply means is not supplied with a voltage, and the voltage between the first opening / closing means and the second opening / closing means is a predetermined voltage. If higher, the first opening / closing means has a judging means for judging that the first opening / closing means is not open.
本発明によれば、電力負荷である定着ヒータに直列に接続された、2つの開閉回路であるリレーと半導体素子(放電トランジスタ)の間に電圧を供給したり止めたりすることができるので、電圧を供給したり止めたりした場合に各開閉回路がそれぞれ開閉した場合の電力制御装置内の特定の部分の電圧変化を確認することができ、その電圧変化からリレーおよび半導体素子(放電トランジスタ)の異常およびその内容(リレー接点の溶着不良、リレー接点の開放不良、放電トランジスタの短絡不良、および、放電トランジスタの開放不良)を正確に検知(判断)することができるという効果を奏する。 According to the present invention, the voltage can be supplied or stopped between the relay that is the two switching circuits connected in series to the fixing heater that is the power load and the semiconductor element (discharge transistor). The voltage change of a specific part in the power control device when each switching circuit opens and closes when the power is supplied or stopped, and the abnormality of the relay and the semiconductor element (discharge transistor) can be confirmed from the voltage change In addition, it is possible to accurately detect (determine) the contents thereof (the welding failure of the relay contact, the opening failure of the relay contact, the shorting failure of the discharge transistor, and the opening failure of the discharge transistor).
以下に添付図面を参照して、この発明にかかる電力制御装置および電力制御装置を用いた画像形成装置の最良な実施の形態を詳細に説明する。なお、本実施の形態では、デジタル複写機の定着装置に対して電力制御を行なう電力制御装置について説明する。また、本実施の形態では、本発明の画像形成装置をデジタル複写機に適用した例を示すが、これに限定されるものではなく、プリンタ、ファクシミリ等にも適用することが可能である。 Exemplary embodiments of a power control apparatus and an image forming apparatus using the power control apparatus according to the present invention will be explained below in detail with reference to the accompanying drawings. In this embodiment, a power control apparatus that performs power control on a fixing device of a digital copying machine will be described. In this embodiment, an example in which the image forming apparatus of the present invention is applied to a digital copying machine is shown. However, the present invention is not limited to this and can be applied to a printer, a facsimile, or the like.
(第1の実施の形態)
図1は、本発明の第1の実施の形態にかかるデジタル複写機の縦断面図である。デジタル複写機1は、いわゆる複合機である。すなわち、このデジタル複写機1は、複写機能と、これ以外の機能、例えば、プリンタ機能とファクシミリ機能とを備えており、図示しない操作部のアプリケーション切り替えキーの操作により、複写機能、プリンタ機能、ファクシミリ機能を順次切り替えて選択することが可能である。これにより、複写機能の選択時には複写モードとなり、プリンタ機能の選択時にはプリントモードとなり、ファクシミリモードの選択時にはファクシミリモードとなる。
(First embodiment)
FIG. 1 is a longitudinal sectional view of a digital copying machine according to a first embodiment of the present invention. The
次に、このデジタル複写機1の概略構成および複写モードの際の動作について説明する。図1において、自動原稿送り装置(以下ADFという)101において、原稿台102に画像面を上にして置かれた原稿は、図示しない操作部上のスタートキーが押下されると、給紙ローラ103、給送ベルト104によってコンタクトガラスからなる原稿台102上の所定の位置に給送される。ADF101は、一枚の原稿の給送完了毎に原稿枚数をカウントアップするカウント機能を有する。コンタクトガラス105上の原稿は、画像読取装置106によって画像情報が読み取られた後に、給送ベルト104、排送ローラ107によって排紙台108上に排出される。
Next, the schematic configuration of the
原稿セット検知器109で原稿台102上に次の原稿が存在することが検知された場合には、同様に原稿台102上の一番下の原稿が給紙ローラ103、給送ベルト104によってコンタクトガラス105上の所定の位置に給送される。このコンタクトガラス105上の原稿は、画像読取装置106によって画像情報が読み取られた後に、給送ベルト104、排送ローラ107によって排紙台108上に排出される。ここに、給送ローラ3、給送ベルト4および排送ローラ7は搬送モータによって駆動される。
When the document set
第1給紙装置110、第2給紙装置111および第3給紙装置112は、それぞれ選択されたときに、その積載された転写紙を給紙し、この転写紙は縦搬送ユニット116によって感光体117に当接する位置まで搬送される。感光体117は、例えば感光体ドラムが用いられていて、図示しないメインモータにより回転駆動される。
When selected, the first
画像読取装置106で原稿から読み取られた画像データは、図示しない画像処理装置で所定の画像処理が施された後、書き込みユニット118によって光情報に変換され、感光体ドラム117は図示しない帯電器により一様に帯電された後に書き込みユニット118からの光情報で露光されて静電潜像が形成される。この感光体ドラム117上の静電潜像は、現像装置119により現像されてトナー像となる。書き込みユニット118、感光体ドラム117、現像装置119や、その他の図示しない感光体ドラム117回りの周知の装置などにより、電子写真方式で用紙などの媒体に画像形成を行なうプリンタエンジンを構成している。
Image data read from the document by the
搬送ベルト120は、用紙搬送の手段および転写の手段を兼ねていて電源から転写バイアスが印加され、縦搬送ユニット116からの転写紙を感光体ドラム117と等速で搬送しながら感光体ドラム117上のトナー像を転写紙に転写する。この転写紙は、定着装置121によりトナー像が定着され、排紙ユニット122により排紙トレイ123に排出される。感光体ドラム117は、トナー像転写後に図示しないクリーニング装置により残存トナーのクリーニングがなされる。
The
以上の動作は、通常のモードで用紙の片面に画像を複写するときの動作であるが、両面モードで転写紙の両面に画像を複写する場合には、各給紙トレイ113〜115のいずれかより給紙されて表面に上述のように画像が形成された転写紙は、排紙ユニット122により排紙トレイ123側ではなく、両面入紙搬送路124側に切り替えられ、反転ユニット125によりスイッチバックされて表裏が反転され、両面搬送ユニット126へ搬送される。
The above operation is an operation for copying an image on one side of a sheet in a normal mode. When an image is copied on both sides of a transfer sheet in a duplex mode, one of the
この両面搬送ユニット126へ搬送された転写紙は、両面搬送ユニット126により縦搬送ユニット116へ搬送され、縦搬送ユニット116により感光体ドラム117に当接する位置まで搬送され、感光体ドラム117上に上述と同様に形成されたトナー像が裏面に転写されて、定着装置121でトナー像が定着されることにより両面コピーとなる。この両面コピーは排紙ユニット122により排紙トレイ123に排出される。
The transfer paper transported to the double-
また、転写紙を反転して排出する場合には、反転ユニット125によりスイッチバックされて表裏が反転された転写紙は、両面搬送ユニット126に搬送されずに反転排紙搬送路127を経て排紙ユニット122により排紙トレイ123に排出される。
Further, when the transfer paper is reversed and discharged, the transfer paper that is switched back by the reversing
プリントモードでは、前述の画像処理装置からの画像データの代りに、外部からの画像データが書き込みユニット118に入力されて、前述と同様に転写紙上に画像が形成される。
In the print mode, image data from the outside is input to the
さらに、ファクシミリモードでは、画像読取装置106からの画像データが図示しないファクシミリ送受信部により相手に送信され、相手からの画像データがファクシミリ送受信部で受信されて前述の画像処理装置からの画像データの代りに書き込みユニットに入力されることにより、前述と同様に転写紙上に画像が形成される。
Further, in the facsimile mode, the image data from the
また、このデジタル複写機1には、図示しない大量用紙供給装置と、ソート、穴あけ、ステイプルなどを行なうフィニッシャーと、原稿読み取りのためのモード、複写倍率の設定、給紙段の設定、フィニッシャーでの後処理の設定、オペレータに対する表示などを行なう操作部とを備えている。
The
(定着装置)
次に、定着装置121の構成について説明する。図2は、デジタル複写機1に用いられる定着装置121の構成図である。図2に示すように、定着装置121は、本発明の発熱装置、定着装置を実施するもので、被加熱物である定着ローラ301に、シリコンゴム等の弾性部材からなる加圧ローラ302が、図示しない加圧手段により一定の加圧力で押し当てられている。このように、定着部材と加圧部材とは、一般的にローラ状である場合が多いが、例えば、いずれか一方または両方を無端ベルト状に構成するようにしてもよい。定着装置121には、定着ヒータHT1、HT2が任意の位置に設けられる。例えば、この定着ヒータHT1、HT2は、定着ローラ301の内部に配置されていて、被加熱物である定着ローラ301を内側から加熱する。
(Fixing device)
Next, the configuration of the fixing
定着ローラ301および加圧ローラ302は、図示しない駆動機構により回転駆動される。サーミスタなどの温度センサTH1は、定着ローラ301の表面に当接され、定着ローラ301の表面温度(定着温度)を検出する。トナー306を担持した転写紙等の媒体であるシート307は、定着ローラ301と加圧ローラ302とのニツプ部を通過する際に、定着ローラ301と加圧ローラ302とによる加熱および加圧を受け、その結果、トナー306が画像として定着する。
The fixing
第1の発熱素子である定着ヒータHT1は、定着部材となる定着ローラ301の基準となる所定の目標温度Ttに達していないときにon(閉)にされて、定着ローラ301を加熱する主たるヒータ(主ヒータ)である。第2の発熱素子である定着ヒータHT2は、本複写機1の主電源投入の時や、後述の省エネモードから復帰してコピー可能となるまでの立ち上げ時等、すなわち、定着装置121のウォームアップ時にon(閉)にされて、定着ローラ301を加熱する補助的なヒータ(補助ヒータ)である。
The fixing heater HT1, which is the first heat generating element, is turned on (closed) when the predetermined target temperature Tt serving as a reference for the fixing
(電力制御装置)
次に、電力制御装置について説明する。図3は、本発明の第1の実施の形態にかかる電力制御装置の回路図である。電力制御装置2は、定着ヒータHT2の立ち上げ時間を短縮し、定着ヒータHT2の連続通紙時の温度落ち込みを防止するため、定着ヒータHT2への電力供給を制御する。電力制御装置2は、蓄電器として電気二重層コンデンサCP1を用いている。
(Power control device)
Next, the power control apparatus will be described. FIG. 3 is a circuit diagram of the power control apparatus according to the first embodiment of the present invention. The
陰極がGNDに接続された電気二重層コンデンサCP1の陽極は、ダイオードD1を介して充電器に接続され、CPU2の出力ポートP1からの信号により、充電が制御される。電気二重層コンデンサCP1の出力は、温度ヒューズF1を介して、定着ヒータHT2の一端(図の右側)に接続されている。定着ヒータHT2の他端(図の左側)はリレーS2の接点aを介して、電界効果トランジスタ(FET)である放電トランジスタS3のドレインに接続されている。放電トランジスタS3のソースは電気二重層コンデンサCP1の陰極に接続されている。 The anode of the electric double layer capacitor CP1 whose cathode is connected to GND is connected to the charger via the diode D1, and charging is controlled by a signal from the output port P1 of the CPU2. The output of the electric double layer capacitor CP1 is connected to one end (right side in the figure) of the fixing heater HT2 via the thermal fuse F1. The other end (left side in the figure) of the fixing heater HT2 is connected to the drain of the discharge transistor S3, which is a field effect transistor (FET), via a contact a of the relay S2. The source of the discharge transistor S3 is connected to the cathode of the electric double layer capacitor CP1.
温度ヒューズF1は、定着ローラ301の近傍に設置され、何らかの異常時に、所定の温度で切断され、定着ヒータHT2への通電を停止する。
The thermal fuse F1 is installed in the vicinity of the fixing
定着ローラ301の近傍には、一端(図の上側)が電圧VcでプルアップされたサーミスタTH1が設置されている。サーミスタTH1の他端(図の下側)には、一端(図の下側)がGNDに接続された抵抗R1の他端(図の上側)が接続されている。サーミスタTH1と抵抗R1との接続点は積分回路を介してCPU1のAD変換端子ADに接続され、温度を電圧変化としてAD変換端子ADに入力する。サーミスタTH1で検出した温度が所定の値より大きい場合には、何らかの異常があるため、リレーS2の接点を切断するように、通信ポートUARTでCPU2に指示する。
In the vicinity of the fixing
一端(図の上側)が電圧VaにプルアップされたリレーS2のコイルは、ドライバIC5を介してCPU2の出力ポートP4に接続され、通信ポートUARTからの指示で、異常時にはリレーS2のコイルの駆動がoff(開)され、接点が開放される。これにより、定着ヒータHT2への通電が停止される。尚、ダイオードD2は、ドライバIC5がH論理レベルからL論理レベルに変化したときに発生する誘導起電力を循環させることによりドライバIC5が破壊されるのを防止するためのものである。
The coil of the relay S2 whose one end (upper side in the figure) is pulled up to the voltage Va is connected to the output port P4 of the
通常は、リレーS2の接点がon(閉)の状態で、定着温度の検出値(AD変換端子ADに入力される値)と目標温度の値とから、CPU2が定着ヒータHT2を点灯するか否かを判断して、CPU2の出力ポートP5からドライバIC4を介して、放電トランジスタS3のゲートへの信号を印加することにより放電トランジスタS3をon(閉)/off(開)する。この放電トランジスタS3のon(閉)/off(開)動作により、定着ローラ301は所定の温度に制御される。
Normally, whether or not the
ここで、本実施の形態では放電トランジスタS3としてFETを用いたがFETの代わりにIGBTを用いてもよい。但し、IGBTを用いた場合、FETのドレインがIGBTのコレクタに、FETのソースがIGBTのエミッタになる。また、サーミスタTH1は、他の温度検出素子、例えばサーモパイルを用いてもよい。 Here, in the present embodiment, an FET is used as the discharge transistor S3, but an IGBT may be used instead of the FET. However, when the IGBT is used, the drain of the FET becomes the collector of the IGBT and the source of the FET becomes the emitter of the IGBT. The thermistor TH1 may use another temperature detection element, such as a thermopile.
今、定着ヒータが定格200Wのハロゲンヒータであって、電気二重層コンデンサCP1の充電電圧(出力電圧)V2が45Vであるとする。ハロゲンヒータの抵抗値は定格時では約10Ωであり、冷間時では約1Ωである。このため、冷間時にハロゲンヒータを点灯すると、オームの法則により45V/1Ω=45Aもの大電流が流れ、定格時には約4Aの電流が流れる。リレーS2の接点で直接45Aもの大電流回路を開閉するには、大電流対応の大型、高コストのものを使用せざるを得ない。 Now, it is assumed that the fixing heater is a halogen heater rated at 200 W, and the charging voltage (output voltage) V2 of the electric double layer capacitor CP1 is 45V. The resistance value of the halogen heater is about 10Ω when rated, and about 1Ω when cold. For this reason, when the halogen heater is turned on in the cold state, a large current of 45 V / 1Ω = 45 A flows according to Ohm's law, and a current of about 4 A flows at the rated time. In order to directly open and close a large current circuit of 45 A at the contact of the relay S2, it is necessary to use a large and high cost circuit corresponding to the large current.
しかしながら、この45Aの電流は瞬時のものであり、リレーS2の接点を閉じた状態で瞬間的に45Aの大電流を流しても全く問題は無い。 However, the current of 45A is instantaneous, and there is no problem at all even if a large current of 45A is passed instantaneously with the contact of the relay S2 closed.
このため、リレーS2の接点のon(閉)/off(開)は必ず、非通電状態で行なうように制御することで、小型、低コストのリレーを使うことができる。これには、リレーS2をon(閉)/off(開)する前に、定着ヒータHT2への通電を制御する放電トランジスタS3が短絡不良を生じてないことを確認する必要がある。そこで、リレーS2の接点をoff(開)とし、放電トランジスタS3をoff(開)モード、つまりCPU2の出力ポートP5をL論理レベルとし、その状態で放電トランジスタS3のドレインにバイアス電圧を印加し、ドレイン電圧Vdを検出することができれば、放電トランジスタS3に短絡不良または開放不良が生じているか否かを判断することが可能となる。
For this reason, it is possible to use a small and low-cost relay by controlling the contact of the relay S2 to be on (closed) / off (open) without fail. For this purpose, before the relay S2 is turned on (closed) / off (opened), it is necessary to confirm that the discharge transistor S3 for controlling energization to the fixing heater HT2 does not cause a short circuit failure. Therefore, the contact of the relay S2 is turned off, the discharge transistor S3 is turned off, that is, the output port P5 of the
電力制御装置2では、バイアス電圧を電力制御装置2の電源から取り出し、抵抗R20、抵抗内蔵型のPNP型バイポーラトランジスタであるバイアストランジスタS1、および、ダイオードD10で構成される回路で、放電トランジスタS3のドレインにバイアス電圧を印加する。
In the
バイアストランジスタS1はドライバIC3を介して、CPU2の出力ポートP2に接続され、必要に応じてon(閉)/off(開)される。放電トランジスタS3のドレインは、抵抗R21を介して、エミッタがGNDに接続されたNPN型のバイポーラトランジスタであるトランジスタQ20のベースに接続され、トランジスタQ20のベースは抵抗R22を介してGNDに接続されている。抵抗R21と抵抗R22とで電圧変換され、ドレイン電圧Vdが所定の値になった時に、トランジスタQ20がon(閉)になる。トランジスタQ20のコレクタは抵抗R10で電圧Vcにプルアップされ、CPU2の入力ポートP3に接続され、CPU2内にあるロジック回路で、H論理レベル/L論理レベルの2値として認識される。
The bias transistor S1 is connected to the output port P2 of the
(リレーと放電トランジスタの良否判断方法)
次に、電力制御装置2によるリレーS2と放電トランジスタS3の良否判断方法について説明する。図4は、リレーS2と放電トランジスタS3の良否判断方法のフローチャートである。
(How to judge the quality of relays and discharge transistors)
Next, the quality determination method for the relay S2 and the discharge transistor S3 by the
まず、リレーS2の接点と放電用の放電トランジスタS3とをoff(開)にする(ステップS101)。次に、放電トランジスタS3のドレインにバイアス電圧を印加する、バイアストランジスタS1をon(閉)にする(ステップS102)。 First, the contact of the relay S2 and the discharge transistor S3 for discharge are turned off (step S101). Next, a bias voltage is applied to the drain of the discharge transistor S3, and the bias transistor S1 is turned on (closed) (step S102).
この状態で、放電トランジスタS3が正常にoff(開)している場合、バイアストランジスタS1からの電流は放電トランジスタS3側へは流れず、トランジスタQ20のベース側へ流れる。このため、トランジスタQ20のエミッタ−コレクタ間に電流が流れ、入力ポートP3の部分の電圧は減少する(実際にはH論理レベルからL論理レベルへ変わる)。 In this state, when the discharge transistor S3 is normally off (open), the current from the bias transistor S1 does not flow to the discharge transistor S3 side but flows to the base side of the transistor Q20. For this reason, a current flows between the emitter and collector of the transistor Q20, and the voltage at the input port P3 decreases (actually changes from the H logic level to the L logic level).
しかし、放電トランジスタS3が正常にoff(開)しておらず、すなわち、短絡(on)している場合、バイアストランジスタS1からの電流は放電トランジスタS3側へ流れてしまい、トランジスタQ20のベース側へは流れない。このため、トランジスタQ20のエミッタ−コレクタ間に電流は流れず、入力ポートP3の部分の電圧は変わらない(実際にはH論理レベルのままとなる)。 However, if the discharge transistor S3 is not normally off (open), that is, is short-circuited (on), the current from the bias transistor S1 flows to the discharge transistor S3 side, and to the base side of the transistor Q20. Does not flow. Therefore, no current flows between the emitter and collector of the transistor Q20, and the voltage at the input port P3 does not change (actually remains at the H logic level).
なお、リレーS2の接点が短絡している場合も考えられるが、放電トランジスタS3のドレインにバイアス電圧が印加されているため、この時点でリレーS2の接点の短絡を考慮する必要はない。 In addition, although the case where the contact of relay S2 is short-circuited is also considered, since the bias voltage is applied to the drain of discharge transistor S3, it is not necessary to consider the short-circuit of contact of relay S2 at this time.
そして、CPU2は、入力ポートP3がL論理レベルであるか否かを判断する(ステップS103)。CPU2は、入力ポートP3がL論理レベルでない、すなわち、H論理レベルであると判断すると(ステップS103:No)、放電トランジスタS3が短絡不良であると判断し、その旨のサービスコマンドSCを立てて(ステップS111)、良否判断を終了する。
Then, the
CPU2は、入力ポートP3がL論理レベルであると判断すると(ステップS103:Yes)、放電トランジスタS3が短絡不良ではないと判断する。
When the
次に、放電トランジスタS3をon(閉)にする(ステップS104)。 Next, the discharge transistor S3 is turned on (closed) (step S104).
この状態で、放電トランジスタS3が正常にon(閉)している場合、バイアストランジスタS1からの電流は放電トランジスタS3側へ流れてしまい、トランジスタQ20のベース側へは流れなくなる。このため、トランジスタQ20のエミッタ−コレクタ間に電流は流れず、入力ポートP3の部分の電圧は上昇する(実際にはL論理レベルからH論理レベルへ変わる)。 In this state, when the discharge transistor S3 is normally on (closed), the current from the bias transistor S1 flows to the discharge transistor S3 side and does not flow to the base side of the transistor Q20. For this reason, no current flows between the emitter and collector of the transistor Q20, and the voltage at the input port P3 rises (actually changes from the L logic level to the H logic level).
しかし、放電トランジスタS3が正常にon(閉)しておらず、すなわち、開放(off)している場合、バイアストランジスタS1からの電流は放電トランジスタS3側へは流れず、トランジスタQ20のベース側へ流れたままとなる。このため、トランジスタQ20のエミッタ−コレクタ間に電流が流れ、入力ポートP3の部分の電圧は減少したままである(実際にはL論理レベルのままとなる)。 However, when the discharge transistor S3 is not normally on (closed), that is, is opened (off), the current from the bias transistor S1 does not flow to the discharge transistor S3 side, but to the base side of the transistor Q20. It will continue to flow. For this reason, a current flows between the emitter and collector of the transistor Q20, and the voltage at the input port P3 remains reduced (actually remains at the L logic level).
なお、リレーS2の接点が短絡している場合も考えられるが、放電トランジスタS3のドレインにバイアス電圧が印加されているため、この時点でリレーS2の接点の短絡を考慮する必要はない。 In addition, although the case where the contact of relay S2 is short-circuited is also considered, since the bias voltage is applied to the drain of discharge transistor S3, it is not necessary to consider the short-circuit of contact of relay S2 at this time.
そして、CPU2は、入力ポートP3がL論理レベルであるか否かを判断する(ステップS105)。CPU2は、入力ポートP3がL論理であると判断すると(ステップS105:Yes)、放電トランジスタS3が開放不良であると判断し、その旨のサービスコマンドSCを立てて(ステップS112)、良否判断を終了する。
Then, the
CPU2は、入力ポートP3がL論理レベルでない、すなわち、H論理レベルであると判断すると(ステップS105:No)、放電トランジスタS3が開放不良ではないと判断する。
If the
なお、放電トランジスタS3が開放不良であるか否かの判断については、後ほど、別途定着温度制御のフローで異常を検知することにより判断しても安全性には問題ないので、ステップS104、ステップS105、および、ステップS112を省略してもよい。 Note that whether or not the discharge transistor S3 is defective in opening can be determined later by separately detecting an abnormality in the fixing temperature control flow. Therefore, there is no problem with safety, so steps S104 and S105. , And step S112 may be omitted.
今までのフローで、放電トランジスタS3の短絡不良はないことが確認されたので、次に、バイアストランジスタS1をoff(開)にし(ステップS106)、さらに、リレーS2の接点と放電トランジスタS3とをoff(開)にする(ステップS107)。 Since it has been confirmed that there is no short circuit failure of the discharge transistor S3 in the flow so far, next, the bias transistor S1 is turned off (step S106), and further, the contact of the relay S2 and the discharge transistor S3 are connected. It is set to off (open) (step S107).
この状態で、リレーS2の接点が正常にoff(開)している場合、電気二重層コンデンサCP1からの電流はトランジスタQ20のベース側へ流れない。このため、トランジスタQ20のエミッタ−コレクタ間に電流は流れず、入力ポートP3の部分の電圧は変わらない(実際にはH論理レベルのままとなる)。 In this state, when the contact of the relay S2 is normally off (open), the current from the electric double layer capacitor CP1 does not flow to the base side of the transistor Q20. Therefore, no current flows between the emitter and collector of the transistor Q20, and the voltage at the input port P3 does not change (actually remains at the H logic level).
しかし、リレーS2の接点が正常にoff(開)しておらず、すなわち、溶着(on)している場合、電気二重層コンデンサCP1からの電流はトランジスタQ20のベース側へ流れる。このため、トランジスタQ20のエミッタ−コレクタ間に電流は流れ、入力ポートP3の部分の電圧は減少する(実際にはH論理レベルからL論理レベルへ変わる)。 However, when the contact of the relay S2 is not normally off (opened), that is, welded (on), the current from the electric double layer capacitor CP1 flows to the base side of the transistor Q20. For this reason, a current flows between the emitter and collector of the transistor Q20, and the voltage at the input port P3 decreases (actually changes from the H logic level to the L logic level).
そして、CPU2は、入力ポートP3がL論理レベルであるか否かを判断する(ステップS108)。CPU2は、入力ポートP3がL論理レベルであると判断すると(ステップS108:Yes)、リレーS2の接点が溶着不良であると判断し、その旨のサービスコマンドSCを立てて(ステップS113)、良否判断を終了する。
Then, the
CPU2は、入力ポートP3がL論理レベルでない、すなわち、H論理レベルであると判断すると(ステップS108:No)、リレーS2の接点が溶着不良ではないと判断する。
If the
次に、リレーS2の接点をon(閉)にする(ステップS109)。 Next, the contact of the relay S2 is turned on (step S109).
この状態で、リレーS2の接点が正常にon(閉)している場合、電気二重層コンデンサCP1からの電流はトランジスタQ20のベース側へ流れる。このため、トランジスタQ20のエミッタ−コレクタ間に電流が流れ、入力ポートP3の部分の電圧は減少する(実際にはH論理レベルからL論理レベルへ変わる)。 In this state, when the contact of the relay S2 is normally on (closed), the current from the electric double layer capacitor CP1 flows to the base side of the transistor Q20. For this reason, a current flows between the emitter and collector of the transistor Q20, and the voltage at the input port P3 decreases (actually changes from the H logic level to the L logic level).
しかし、リレーS2の接点が正常にon(閉)しておらず、すなわち、開放(off)している場合、電気二重層コンデンサCP1からの電流はトランジスタQ20のベース側へ流れない。このため、トランジスタQ20のエミッタ−コレクタ間に電流は流れず、入力ポートP3の部分の電圧は変わらない(実際にはH論理レベルのままとなる)。 However, when the contact of the relay S2 is not normally on (closed), that is, is opened (off), the current from the electric double layer capacitor CP1 does not flow to the base side of the transistor Q20. Therefore, no current flows between the emitter and collector of the transistor Q20, and the voltage at the input port P3 does not change (actually remains at the H logic level).
そして、CPU2は、入力ポートP3がL論理レベルであるか否かを判断する(ステップS110)。CPU2は、入力ポートP3がL論理レベルでない、すなわち、H論理レベルであると判断すると(ステップS110:No)、リレーS2の接点が開放不良であると判断し、その旨のサービスコマンドSCを立てて(ステップS114)、良否判断を終了する。
Then, the
CPU2は、入力ポートP3がL論理レベルであると判断すると(ステップS110:Yes)、リレーS2の接点が開放不良ではないと判断する。この場合、最終的に、リレーS2と放電トランジスタS3とは、良品であると判断される。
When the
なお、リレーS2の接点が開放不良であるか否かの判断については、後ほど、別途定着温度制御のフローで異常を検知することにより判断しても安全性には問題ないので、ステップS109、ステップS110、および、ステップS114を省略してもよい。 Whether or not the contact of the relay S2 is defective in opening can be determined later by separately detecting an abnormality in the fixing temperature control flow. S110 and step S114 may be omitted.
そして、サービスコマンドSCが立ったら、それぞれに対応した処理を実行する。例えば、放電トランジスタS3の短絡不良である旨のサービスコマンドSCであれば、リレーS2の接点on(閉)を禁止するとともに、放電トランジスタS3が不良である旨の表示を図示しない表示部に表示するか、または、放電トランジスタS3が不良である旨をサービスに通知する処理を行なう。その他のサービスコマンドSCに対しても同様に必要な処理を行なうが、デジタル複写機で通常行われている処理であり、説明を省略する。 When the service command SC is issued, processing corresponding to each service command is executed. For example, if the service command SC indicates that the discharge transistor S3 is short-circuited, the contact on (closed) of the relay S2 is prohibited and a display indicating that the discharge transistor S3 is defective is displayed on a display unit (not shown). Alternatively, a process of notifying the service that the discharge transistor S3 is defective is performed. The same processing is performed for other service commands SC as well, but this processing is normally performed in a digital copying machine, and a description thereof will be omitted.
表1は、上述した良否判断方法における、バイアストランジスタS1、リレーS2の接点、および、放電トランジスタS3のon(閉)/off(開)状態の組み合わせ、CPU2の入力ポートP3の論理レベル、および、リレーS2および放電トランジスタS3の判断結果の相関関係をまとめたものである。なお、本判断方法は、信号用のトランジスタであるバイアストランジスタS1およびトランジスタQ20には、故障が発生しないことを前提としている。
Table 1 shows a combination of the bias transistor S1, the contact of the relay S2, and the on (closed) / off (open) state of the discharge transistor S3, the logic level of the input port P3 of the
このように、第1の実施の形態にかかる電力制御装置によれば、定着ヒータに直列に接続されたリレーと放電トランジスタの間に、バイアストランジスタおよびダイオードで構成される回路を設けて、この回路により放電トランジスタのドレインにバイアス電圧を印加したり止めたりすることができるので、バイアス電圧の印加/未印加とリレー接点のon(閉)/off(開)と放電トランジスタのon(閉)/off(開)とをそれぞれ組み合わせた場合の電力制御装置内の特定の部分の電圧変化を確認することができ、その電圧変化からリレーおよび放電トランジスタの異常およびその内容(リレー接点の溶着不良、リレー接点の開放不良、放電トランジスタの短絡不良、および、放電トランジスタの開放不良)を正確に判断することが可能である。 As described above, according to the power control apparatus of the first embodiment, a circuit including the bias transistor and the diode is provided between the relay and the discharge transistor connected in series to the fixing heater, and this circuit is provided. Since the bias voltage can be applied to or stopped from the drain of the discharge transistor, the application / non-application of the bias voltage, the relay contact on (closed) / off (open), and the discharge transistor on (closed) / off (Open) can be used to check the voltage change of a specific part in the power control device, and the abnormality of the relay and discharge transistor and its contents (relay contact failure, relay contact) Open circuit failure, discharge transistor short circuit failure, and discharge transistor open failure) Possible it is.
さらに、第1の実施の形態にかかる電力制御装置によれば、電圧変化をトランジスタでレベル変換し入力ポートで検出することにより、リレーおよび放電トランジスタの異常およびその内容を判断することができるので、電力制御装置の良否判断回路を簡素化することができ、小型化や低コスト化することが可能である。 Furthermore, according to the power control device according to the first embodiment, it is possible to determine the abnormality of the relay and the discharge transistor and the contents thereof by converting the level of the voltage with the transistor and detecting it with the input port. The pass / fail judgment circuit of the power control apparatus can be simplified, and the size and cost can be reduced.
(第2の実施の形態)
第1の実施の形態にかかる電力制御装置では、バイアス電圧を電力制御装置の電源から取り出しているが、第2の実施の形態にかかる電力制御装置では、バイアス電圧を電気二重層コンデンサを構成する直列に接続された複数のセルの間から取り出す。
(Second Embodiment)
In the power control device according to the first embodiment, the bias voltage is extracted from the power supply of the power control device. However, in the power control device according to the second embodiment, the bias voltage is configured as an electric double layer capacitor. Take out from between a plurality of cells connected in series.
第2の実施の形態について、添付図面を参照して説明する。本実施の形態にかかるデジタル複写機の構成は、電力制御装置以外の部分は第1の実施の形態のデジタル複写機と全て同じであるので、上述した説明を参照し、ここでの説明を省略する。また、電力制御装置の構成例については、第1の実施の形態と異なる部分を説明する。他の部分については第1の実施の形態と同様であるので、上述した説明を参照し、ここでの説明を省略する。 A second embodiment will be described with reference to the accompanying drawings. Since the configuration of the digital copying machine according to the present embodiment is the same as that of the digital copying machine of the first embodiment except for the power control device, the description is omitted with reference to the above description. To do. In addition, regarding the configuration example of the power control apparatus, a different part from the first embodiment will be described. The other parts are the same as those in the first embodiment, so the description is omitted with reference to the above description.
図5は、本発明の第2の実施の形態にかかる電力制御装置の回路図である。電力制御装置3は、蓄電器として電気二重層コンデンサCP1を用いているが、電気二重層コンデンサCP1は、複数のセルC1、C2が直列に接続された形で構成されている。そして、セルC1とセルC2との接続点に、抵抗R13を介してバイアストランジスタS1のエミッタを接続し、バイアストランジスタS1のコレクタをダイオードD10のアノードに接続し、ダイオードD10のカソードを放電トランジスタS3のドレインに接続している。
FIG. 5 is a circuit diagram of a power control apparatus according to the second embodiment of the present invention. The
したがって、電力制御装置3では、バイアス電圧を電気二重層コンデンサCP1のセルC1とセルC2の間から取り出し、抵抗R13、バイアストランジスタS1、および、ダイオードD10で構成される回路で、放電トランジスタS3のドレインにバイアス電圧を印加する。このように、陰極がGNDに接続された電気二重層コンデンサ列CP1の途中から電圧を取り出すことにより、低電圧回路とすることができるので、回路を簡素、安価に構成できる。
Therefore, in the
バイアストランジスタS1は、第1の実施形態にかかる電力制御装置と同様に、CPU2の出力ポートP2からの信号が入力されるドライバIC3の出力信号がベースに入力されることによりon(閉)/off(開)制御される。放電トランジスタS3のドレインは、抵抗R11を介して、エミッタがGNDに接続されたNPN型のバイポーラトランジスタであるトランジスタQ20のベースに接続され、トランジスタQ20のベースは抵抗R12を介してGNDに接続されている。抵抗R11と抵抗R12とで電圧変換され、ドレイン電圧Vdが所定の値になった時に、トランジスタQ20がon(閉)になる。トランジスタQ20のコレクタは抵抗R10で電圧Vcにプルアップされ、CPU2の入力ポートP3に接続され、H論理レベル/L論理レベルの2値として認識される。
Similarly to the power control device according to the first embodiment, the bias transistor S1 is turned on (off) by the output signal of the driver IC3 to which the signal from the output port P2 of the CPU2 is input as the base. (Open) controlled. The drain of the discharge transistor S3 is connected through a resistor R11 to the base of a transistor Q20, which is an NPN bipolar transistor whose emitter is connected to GND, and the base of the transistor Q20 is connected to GND through a resistor R12. Yes. When the voltage is converted between the resistor R11 and the resistor R12 and the drain voltage Vd becomes a predetermined value, the transistor Q20 is turned on (closed). The collector of the transistor Q20 is pulled up to the voltage Vc by the resistor R10, connected to the input port P3 of the
なお、電力制御装置3によるリレーS2と放電トランジスタS3の良否判断方法については、第1の実施の形態で説明した図4のフローチャートと同じであるので、ここでの説明を省略する。
Note that the method for determining the quality of the relay S2 and the discharge transistor S3 by the
このように、第2の実施の形態にかかる電力制御装置によれば、放電トランジスタのドレインに印加するバイアス電圧を電気二重層コンデンサを構成する複数のセルの間から取り出すことができるので、電力制御装置の良否判断回路を低電圧回路として簡素化することができ、小型化や低コスト化することが可能である。 As described above, according to the power control apparatus according to the second embodiment, the bias voltage applied to the drain of the discharge transistor can be taken out from among a plurality of cells constituting the electric double layer capacitor. The device pass / fail judgment circuit can be simplified as a low voltage circuit, and the size and cost can be reduced.
(第3の実施の形態)
第2の実施の形態にかかる電力制御装置では、放電トランジスタS3のドレイン電圧VdをCPU2のポートで見ているが、第3の実施の形態にかかる電力制御装置では、放電トランジスタS3のドレイン電圧VdをAD変換で見るようにしている。さらに、第3の実施の形態にかかる電力制御装置では、電気二重層コンデンサの充電電圧に基づいてリレーS2と放電トランジスタS3の異常の有無を判断する判断電圧を補正している。
(Third embodiment)
In the power control device according to the second embodiment, the drain voltage Vd of the discharge transistor S3 is seen at the port of the
第3の実施の形態について、添付図面を参照して説明する。本実施の形態にかかるデジタル複写機の構成は、電力制御装置以外の部分は第2の実施の形態のデジタル複写機と全て同じであるので、上述した説明を参照し、ここでの説明を省略する。また、電力制御装置の構成例については、第2の実施の形態と異なる部分を説明する。他の部分については第2の実施の形態と同様であるので、上述した説明を参照し、ここでの説明を省略する。 A third embodiment will be described with reference to the accompanying drawings. Since the configuration of the digital copying machine according to the present embodiment is the same as that of the digital copying machine of the second embodiment except for the power control device, the description is omitted with reference to the above description. To do. In addition, regarding the configuration example of the power control device, a different part from the second embodiment will be described. The other parts are the same as those in the second embodiment, so the description is omitted with reference to the above description.
図6は、本発明の第3の実施の形態にかかる電力制御装置の回路図である。電力制御装置4は、第2の実施の形態にかかる電力制御装置3と同様に、放電トランジスタS3のバイアス電圧を電気二重層コンデンサCP1のセルC1とセルC2の間から取り出す構成である。
FIG. 6 is a circuit diagram of a power control apparatus according to the third embodiment of the present invention. Similar to the
しかし、電力制御装置4には、第2の実施の形態にかかる電力制御装置3で存在した抵抗R10、R11、R12、および、トランジスタQ20はない。その代わり、放電トランジスタS3のドレイン電圧Vdは、直列に接続された抵抗R31、R32で電圧変換され、抵抗R30およびコンデンサC30からなるフィルタを介して、CPU2のAD変換入力AD1に接続される。AD変換入力AD1はダイオードD30でAD変換回路の電源に接続され過電圧から保護される。
However, the
また、スイッチS4を介して接続された、抵抗R34、R35、および、抵抗R36およびコンデンサC31からなるフィルタで構成された充電電圧を読み込む回路において、電気二重層コンデンサCP1の充電電圧(出力電圧)V2は、抵抗R34、R35で電圧変換され、抵抗R36およびコンデンサC31からなるフィルタを介して、CPU2のAD変換入力AD2に接続される。なお、スイッチS4は、充電電圧を読み込む回路での不要な放電を無くすためのものである。AD変換入力AD2はダイオードD31でAD変換回路の電源に接続され過電圧から保護される。
Further, in a circuit for reading a charging voltage composed of resistors R34, R35 and a resistor R36 and a capacitor C31 connected via the switch S4, a charging voltage (output voltage) V2 of the electric double layer capacitor CP1 Is voltage-converted by resistors R34 and R35, and is connected to an AD conversion input AD2 of the
第2の実施の形態にかかる電力制御装置3のようにCPU2の入力ポートP3で放電トランジスタS3のドレイン電圧Vdを見る場合は、電気二重層コンデンサCP1の充電電圧(出力電圧)V2が所定の値以上である必要があるという制限がある。
When the drain voltage Vd of the discharge transistor S3 is viewed at the input port P3 of the
しかしながら、本実施の形態にかかる電力制御装置4のようにAD変換を用いることにより、電気二重層コンデンサCP1の充電状態を検出し、充電電圧(出力電圧)V2の値によって、検出された放電トランジスタS3のドレイン電圧Vdと比較して、リレーS2と放電トランジスタS3の異常の有無を判断する判断電圧Vthを補正することができる。
However, by using AD conversion as in the
(リレーと放電トランジスタの良否判断方法)
次に、電力制御装置4によるリレーS2と放電トランジスタS3の良否判断方法について説明する。図7は、リレーS2と放電トランジスタS3の良否判断方法のフローチャートである。
(How to judge the quality of relays and discharge transistors)
Next, a quality determination method for the relay S2 and the discharge transistor S3 by the
初めに、充電電圧(出力電圧)V2に対応する電圧AD2をCPU2のAD変換入力AD2で読み込む(ステップS201)。読み込んだAD2の電圧値に応じて、放電トランジスタS3のドレイン電圧Vdに対応する判断電圧Vthを補正する(ステップS202)。 First, the voltage AD2 corresponding to the charging voltage (output voltage) V2 is read by the AD conversion input AD2 of the CPU 2 (step S201). The determination voltage Vth corresponding to the drain voltage Vd of the discharge transistor S3 is corrected according to the read voltage value of AD2 (step S202).
次に、リレーS2の接点と放電用の放電トランジスタS3とをoff(開)にし(ステップS203)、放電トランジスタS3のドレインにバイアス電圧を印加する、バイアストランジスタS1をon(閉)にする(ステップS204)。 Next, the contact of the relay S2 and the discharge transistor S3 for discharge are turned off (open) (step S203), and a bias voltage is applied to the drain of the discharge transistor S3, and the bias transistor S1 is turned on (closed) (step S203). S204).
この状態で、放電トランジスタS3が正常にoff(開)している場合、接点aにはバイアス電圧と同じ電圧が発生しているため、CPU2のAD変換入力AD1の値は判断電圧Vthより高く(大きく)なる。
In this state, when the discharge transistor S3 is normally off (opened), since the same voltage as the bias voltage is generated at the contact point a, the value of the AD conversion input AD1 of the
しかし、放電トランジスタS3が正常にoff(開)しておらず、すなわち、短絡(on)している場合、バイアストランジスタS1からの電流は放電トランジスタS3側へ流れてしまい、接点aの電圧がバイアス電圧の電圧より低下するため、CPU2のAD変換入力AD1の値は判断電圧Vthより低く(小さく)なる。
However, when the discharge transistor S3 is not normally off (opened), that is, is short-circuited (on), the current from the bias transistor S1 flows to the discharge transistor S3 side, and the voltage at the contact a is biased. Since the voltage is lower than the voltage, the value of the AD conversion input AD1 of the
なお、リレーS2の接点が短絡している場合も考えられるが、放電トランジスタS3のドレインにバイアス電圧が印加されているため、この時点でリレーS2の接点の短絡を考慮する必要はない。 In addition, although the case where the contact of relay S2 is short-circuited is also considered, since the bias voltage is applied to the drain of discharge transistor S3, it is not necessary to consider the short-circuit of contact of relay S2 at this time.
そして、CPU2は、AD変換入力AD1を読み込み、その値が判断電圧Vthより大きいか否かを判断する(ステップS205)。CPU2は、AD1の値が判断電圧Vthより大きくないと判断すると(ステップS205:No)、放電トランジスタS3が短絡不良であると判断し、その旨のサービスコマンドSCを立てて(ステップS213)、良否判断を終了する。
Then, the
CPU2は、AD1の値が判断電圧Vthより大きいと判断すると(ステップS205:Yes)、放電トランジスタS3が短絡不良ではないと判断する。
If the
次に、放電トランジスタS3をon(閉)にする(ステップS206)。 Next, the discharge transistor S3 is turned on (step S206).
この状態で、放電トランジスタS3が正常にon(閉)している場合、バイアストランジスタS1からの電流は放電トランジスタS3側へ流れ、接点aの電圧がバイアス電圧の電圧より低下するため、CPU2のAD変換入力AD1の値は判断電圧Vthより低く(小さく)なる。 In this state, when the discharge transistor S3 is normally turned on (closed), the current from the bias transistor S1 flows to the discharge transistor S3 side, and the voltage at the contact point a becomes lower than the bias voltage. The value of the conversion input AD1 is lower (smaller) than the determination voltage Vth.
しかし、放電トランジスタS3が正常にon(閉)しておらず、すなわち、開放(off)している場合、接点aにはバイアス電圧と同じ電圧が発生しているため、CPU2のAD変換入力AD1の値は判断電圧Vthより高く(大きく)なる。
However, when the discharge transistor S3 is not normally on (closed), that is, is opened (off), the same voltage as the bias voltage is generated at the contact point a. Therefore, the AD conversion input AD1 of the
なお、リレーS2の接点が短絡している場合も考えられるが、放電トランジスタS3のドレインにバイアス電圧が印加されているため、この時点でリレーS2の接点の短絡を考慮する必要はない。 In addition, although the case where the contact of relay S2 is short-circuited is also considered, since the bias voltage is applied to the drain of discharge transistor S3, it is not necessary to consider the short-circuit of contact of relay S2 at this time.
そして、CPU2は、AD変換入力AD1の値を読み込み、その値が判断電圧Vthより大きいか否かを判断する(ステップS207)。CPU2は、AD1の値が判断電圧Vthより大きいと判断すると(ステップS207:Yes)、放電トランジスタS3が開放不良であると判断し、その旨のサービスコマンドSCを立てて(ステップS214)、良否判断を終了する。
Then, the
CPU2は、AD1の値が判断電圧Vthより大きくないと判断すると(ステップS207:No)、放電トランジスタS3が開放不良ではないと判断する。
If the
なお、放電トランジスタS3が開放不良であるか否かの判断については、後ほど、別途定着温度制御のフローで異常を検知することにより判断しても安全性には問題ないので、ステップS206、ステップS207、および、ステップS214を省略してもよい。 Note that whether or not the discharge transistor S3 is defective in opening can be determined later by separately detecting an abnormality in the fixing temperature control flow, so that there is no problem with safety. Steps S206 and S207 , And step S214 may be omitted.
今までのフローで、放電トランジスタS3の短絡不良はないことが確認されたので、次に、バイアストランジスタS1をoff(開)にし(ステップS208)、さらに、リレーS2の接点と放電トランジスタS3とをoff(開)にする(ステップS209)。 Since it has been confirmed that there is no short-circuit failure of the discharge transistor S3 in the flow so far, next, the bias transistor S1 is turned off (step S208), and the contact of the relay S2 and the discharge transistor S3 are further connected. It is set to off (open) (step S209).
この状態で、リレーS2の接点が正常にoff(開)している場合、接点aには電気二重層コンデンサCP1による電圧が発生していないため、CPU2のAD変換入力AD1の値は判断電圧Vthより低く(小さく)なる。
In this state, when the contact of the relay S2 is normally off (opened), the voltage of the electric double layer capacitor CP1 is not generated at the contact a. Therefore, the value of the AD conversion input AD1 of the
しかし、リレーS2の接点が正常にoff(開)しておらず、すなわち、短絡(on)している場合、接点aには電気二重層コンデンサCP1による電圧が発生しているため、CPU2のAD変換入力AD1の値は判断電圧Vthより高く(大きく)なる。 However, when the contact of the relay S2 is not normally off (open), that is, when the relay S2 is short-circuited (on), the voltage of the electric double layer capacitor CP1 is generated at the contact a. The value of the conversion input AD1 is higher (larger) than the determination voltage Vth.
そして、CPU2は、AD変換入力AD1の値を読み込み、その値が判断電圧Vthより大きいか否かを判断する(ステップS210)。CPU2は、AD1の値が判断電圧Vthより大きいと判断すると(ステップS210:Yes)、リレーS2の接点が溶着不良であると判断し、その旨のサービスコマンドSCを立てて(ステップS215)、良否判断を終了する。
Then, the
CPU2は、AD1の値が判断電圧Vthより大きくないと判断すると(ステップS207:No)、リレーS2の接点が溶着不良ではないと判断する。
If the
次に、リレーS2の接点をon(閉)にする(ステップS211)。 Next, the contact of the relay S2 is turned on (step S211).
この状態で、リレーS2の接点が正常にon(閉)している場合、接点aには電気二重層コンデンサCP1による電圧が発生しているため、CPU2のAD変換入力AD1の値は判断電圧Vthより高く(大きく)なる。
In this state, when the contact of the relay S2 is normally turned on (closed), the voltage of the electric double layer capacitor CP1 is generated at the contact a. Therefore, the value of the AD conversion input AD1 of the
しかし、リレーS2の接点が正常にon(閉)しておらず、すなわち、開放(off)している場合、接点aには電気二重層コンデンサCP1による電圧が発生していないため、CPU2のAD変換入力AD1の値は判断電圧Vthより低く(小さく)なる。 However, if the contact of the relay S2 is not normally on (closed), that is, is open (off), the voltage of the electric double layer capacitor CP1 is not generated at the contact a. The value of the conversion input AD1 is lower (smaller) than the determination voltage Vth.
そして、CPU2は、AD変換入力AD1の値を読み込み、その値が判断電圧Vthより大きいか否かを判断する(ステップS212)。CPU2は、AD1の値が判断電圧Vthより大きくないと判断すると(ステップS212:No)、リレーS2の接点が開放不良であると判断し、その旨のサービスコマンドSCを立てて(ステップS216)、良否判断を終了する。
Then, the
CPU2は、AD1の値が判断電圧Vthより大きいと判断すると(ステップS212:Yes)、リレーS2の接点が開放不良ではないと判断する。この場合、最終的に、リレーS2と放電トランジスタS3とは、良品であると判断される。
If the
なお、リレーS2の接点が開放不良であるか否かの判断については、後ほど、別途定着温度制御のフローで異常を検知することにより判断しても安全性には問題ないので、ステップS211、ステップS212、および、ステップS216を省略してもよい。 Whether or not the contact of the relay S2 is defective in opening can be determined later by separately detecting an abnormality in the fixing temperature control flow. S212 and step S216 may be omitted.
そして、サービスコマンドSCが立ったら、それぞれに対応した処理を実行する。例えば、放電トランジスタS3の短絡不良である旨のサービスコマンドSCであれば、リレーS2の接点on(閉)を禁止するとともに、放電トランジスタS3が不良である旨の表示を図示しない表示部に表示するか、または、放電トランジスタS3が不良である旨をサービスに通知する処理を行なう。その他のサービスコマンドSCに対しても同様に必要な処理を行なうが、デジタル複写機で通常行われている処理であり、説明を省略する。 When the service command SC is issued, processing corresponding to each service command is executed. For example, if the service command SC indicates that the discharge transistor S3 is short-circuited, the contact on (closed) of the relay S2 is prohibited and a display indicating that the discharge transistor S3 is defective is displayed on a display unit (not shown). Alternatively, a process of notifying the service that the discharge transistor S3 is defective is performed. The same processing is performed for other service commands SC as well, but this processing is normally performed in a digital copying machine, and a description thereof will be omitted.
表2は、上述した良否判断方法における、バイアストランジスタS1、リレーS2の接点、および、放電トランジスタS3のon(閉)/off(開)状態の組み合わせ、AD1とVthの電圧の関係、および、リレーS2および放電トランジスタS3の判断結果の相関関係をまとめたものである。なお、本判断方法は、信号用のトランジスタであるバイアストランジスタS1には、故障が発生しないことを前提としている。 Table 2 shows the combinations of the bias transistor S1, the contact of the relay S2, and the on (closed) / off (open) state of the discharge transistor S3, the relationship between the voltages AD1 and Vth, and the relay in the above-described pass / fail judgment method The correlation between the determination results of S2 and discharge transistor S3 is summarized. This determination method is based on the assumption that no failure occurs in the bias transistor S1, which is a signal transistor.
このように、第3の実施の形態にかかる電力制御装置によれば、電気二重層コンデンサの充電電圧に基づいてリレーと放電トランジスタの異常の有無を判断する判断電圧を補正することができるので、電気二重層コンデンサの充電電圧に左右されずに、リレーおよび放電トランジスタの異常およびその内容を判断することが可能である。 As described above, according to the power control device according to the third embodiment, the determination voltage for determining the presence or absence of abnormality of the relay and the discharge transistor can be corrected based on the charging voltage of the electric double layer capacitor. It is possible to determine the abnormality of the relay and the discharge transistor and the contents thereof regardless of the charging voltage of the electric double layer capacitor.
さらに、第3の実施の形態にかかる電力制御装置によれば、AD変換後の電圧変化を検出することにより、リレーおよび放電トランジスタの異常およびその内容を判断することができるので、その応用範囲を広げることが可能であるとともに、電力制御装置の良否判断回路を簡素化することができ、小型化や低コスト化することが可能である。 Furthermore, according to the power control apparatus according to the third embodiment, the abnormality of the relay and the discharge transistor and the contents thereof can be determined by detecting the voltage change after AD conversion. In addition to being able to be widened, it is possible to simplify the pass / fail judgment circuit of the power control device, and it is possible to reduce the size and cost.
(第4の実施の形態)
第4の実施の形態では、第3の実施の形態にかかる電力制御装置を利用して、定着ヒータHT2の良否判断を行う。第4の実施の形態について、添付図面を参照して説明する。本実施の形態にかかるデジタル複写機の構成および電力制御装置の構成例については、第3の実施の形態にかかるデジタル複写機の構成および電力制御装置と同様であるので、上述した説明を参照し、ここでの説明を省略する。
(Fourth embodiment)
In the fourth embodiment, whether or not the fixing heater HT2 is good is determined using the power control apparatus according to the third embodiment. A fourth embodiment will be described with reference to the accompanying drawings. Since the configuration of the digital copying machine and the configuration example of the power control apparatus according to this embodiment are the same as the configuration of the digital copying machine and the power control apparatus according to the third embodiment, refer to the above description. The description here is omitted.
(定着ヒータHT2の良否判断方法)
電力制御装置4による定着ヒータHT2の良否判断方法について説明する。図8は、定着ヒータHT2の良否判断方法のフローチャートである。本実施の形態の良否判断方法は、電気二重層コンデンサCP1の充電電圧(出力電圧)V2と、リレーS2の接点がon(閉)状態の時に電気二重層コンデンサCP1から定着ヒータHT2を介して抵抗R31、R32に流れる電流により発生するドレイン電圧Vdの関係から、定着ヒータHT2の良否を判断する。
(Quality determination method of fixing heater HT2)
A method for determining whether the fixing heater HT2 is good or bad by the
初めに、バイアストランジスタS1をoff(開)にし(ステップS301)、放電トランジスタS3をoff(開)にし(ステップS302)、リレーS2の接点をon(閉)にする(ステップS303)。 First, the bias transistor S1 is turned off (opened) (step S301), the discharge transistor S3 is turned off (opened) (step S302), and the contact of the relay S2 is turned on (closed) (step S303).
次に、CPU2は、充電電圧(出力電圧)V2に対応する電圧AD2を読み込み(ステップS304)、定着ヒータ経由で電圧降下したドレイン電圧Vdに対応する電圧AD1を読み込む(ステップS305)。
Next, the
本実施の形態では、定着ヒータHT2の抵抗値は下記の数式(1)となる。
定着ヒータHT2の抵抗値=(V2−Vd)×(R31+R32)/Vd・・・(1)
また、CPU2のAD変換入力における電圧AD1および電圧AD2の電圧値はそれぞれ下記の数式(2)および(3)となる。
電圧AD1=Vd×R32/(R31+R32)・・・(2)
電圧AD2=V2×R35/(R34+R35)・・・(3)
In the present embodiment, the resistance value of the fixing heater HT2 is expressed by the following mathematical formula (1).
Resistance value of fixing heater HT2 = (V2−Vd) × (R31 + R32) / Vd (1)
Further, the voltage values of the voltage AD1 and the voltage AD2 at the AD conversion input of the
Voltage AD1 = Vd × R32 / (R31 + R32) (2)
Voltage AD2 = V2 × R35 / (R34 + R35) (3)
次に、CPU2は、電圧AD2と電圧AD1の電圧差HA=AD2−AD1を求め(ステップS306)、電圧差HAがあらかじめ決められた所定の値H1とH2の範囲に入っているか否かを判断する(ステップS307)。
Next, the
CPU2は、電圧差HAが所定の値H1とH2の範囲に入っていると判断した場合(ステップS307:Yes)、定着ヒータHT2は故障しておらず、適切なヒータであると判断し、良否判断を終了する。
When the
CPU2は、電圧差HAが所定の値H1とH2の範囲に入っていないと判断した場合(ステップS307:No)、定着ヒータHT2は不適切なヒータであるか、または、故障または劣化していると判断し、交換を促す表示を行ない(ステップS308)、良否判断を終了する。
When the
このように、第4の実施の形態にかかる電力制御装置によれば、蓄電器の充電電圧(出力電圧)を直接検出した電圧値と、蓄電器から定着ヒータを経由した後の電圧値とを検出し、これらの電圧値から定着ヒータの特性を推定し、定着ヒータが適切な仕様である否か、または、定着ヒータが故障または劣化しているか否か等の定着ヒータの良否判断を行うことができるので、信頼性を向上させることが可能である。 As described above, according to the power control apparatus of the fourth embodiment, the voltage value obtained by directly detecting the charging voltage (output voltage) of the battery and the voltage value after passing through the fixing heater from the battery are detected. Thus, it is possible to estimate the characteristics of the fixing heater from these voltage values, and to determine whether the fixing heater is good or not, such as whether the fixing heater has an appropriate specification, or whether the fixing heater has failed or deteriorated. Therefore, it is possible to improve reliability.
第1〜第4の実施の形態では、蓄電器として電気二重層コンデンサを用いた電力制御装置について説明したが、蓄電池や他のキャパシタ等を用いた電力制御装置でも、同様の構成で同じ効果を得ることができる。 In the first to fourth embodiments, the power control device using an electric double layer capacitor as a capacitor has been described. However, the same effect can be obtained with a power control device using a storage battery, another capacitor, or the like. be able to.
また、第1〜第4の実施の形態では、定着ヒータHT2への電力供給を制御する電力制御装置について説明したが、他の大電力を要する電力負荷、例えばランプ等への電力供給を制御する電力制御装置でも、同様の構成で同じ効果を得ることができる。 In the first to fourth embodiments, the power control device that controls the power supply to the fixing heater HT2 has been described. However, the power supply to other power loads that require a large amount of power, such as a lamp, is controlled. Even in the power control device, the same effect can be obtained with the same configuration.
また、第1〜第4の実施の形態では、メカ的に開閉するリレーS2を用いた電力制御装置について説明したが、メカ的に開閉を要さないサイリスタ等の半導体素子を用いた電力制御装置でも、同様の構成で同じ効果を得ることができる。 In the first to fourth embodiments, the power control apparatus using the relay S2 that mechanically opens and closes has been described. However, the power control apparatus that uses a semiconductor element such as a thyristor that does not require mechanical opening and closing. However, the same effect can be obtained with the same configuration.
なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。 The above-described embodiment shows an example of a preferred embodiment of the present invention, and the present invention is not limited thereto, and various modifications can be made without departing from the scope of the invention. is there.
本発明は、自己診断装置(回路を含む)、電力供給装置(回路を含む)、画像形成装置、電気二重層コンデンサなどの蓄電器の充電電力を補助電源として定着部材を加熱する定着装置、および、画像形成装置に利用することができる。 The present invention includes a self-diagnosis device (including a circuit), a power supply device (including a circuit), an image forming device, a fixing device that heats a fixing member using charging power of a capacitor such as an electric double layer capacitor as an auxiliary power source, and It can be used for an image forming apparatus.
1 デジタル複写機
2、3、4 電力制御装置
101 自動原稿送り装置(ADF)
102 原稿台
103 給紙ローラ
104 給紙ベルト
105 コンタクトガラス
106 画像読取装置
107 搬送ローラ
108 排紙台
109 原稿セット検知器
110 第1給紙装置
111 第2給紙装置
112 第3給紙装置
113〜115 トレイ
116 縦搬送ユニット
117 感光体
118 書き込みユニット
119 現像装置
120 搬送ベルト
121 定着装置
122 排紙ユニット
123 排紙トレイ
124 両面入紙搬送路
125 反転ユニット
126 両面搬送ユニット
127 反転排紙搬送路
301 定着ローラ
302 加圧ローラ
306 トナー
307 シート
1
DESCRIPTION OF
Claims (17)
前記第1開閉手段よりも前記電流の経路において下流に配置された第2開閉手段と、
前記第1開閉手段と前記第2開閉手段との間の前記電流の経路に接続され、前記第2開閉手段に電圧を供給する電圧供給手段と、
前記第1開閉手段に開の指示がされており、前記第2開閉手段に開の指示がされており、前記電圧供給手段が電圧を供給している場合であって、前記第1開閉手段と前記第2開閉手段の間の電圧が所定の電圧より高くない場合、前記第2開閉手段が開にならない不良であると判断する判断手段と、
を有することを特徴とする電力制御装置。 A first opening / closing means disposed in a path of a current output from the current output means;
Second opening / closing means disposed downstream of the first opening / closing means in the current path;
Voltage supply means connected to the current path between the first opening and closing means and the second opening and closing means, and for supplying a voltage to the second opening and closing means;
Before SL are open instruction to the first opening and closing means, the second being the open instruction to open and close means, the voltage supply means in a case that supplies voltage, the first switching means Determining means for determining that the second opening / closing means is not open when the voltage between the second opening / closing means and the second opening / closing means is not higher than a predetermined voltage ;
A power control apparatus comprising:
前記第1開閉手段よりも前記電流の経路において下流に配置された第2開閉手段と、Second opening / closing means disposed downstream of the first opening / closing means in the current path;
前記第1開閉手段と前記第2開閉手段との間の前記電流の経路に接続され、前記第2開閉手段に電圧を供給する電圧供給手段と、Voltage supply means connected to the current path between the first opening and closing means and the second opening and closing means, and for supplying a voltage to the second opening and closing means;
前記第1開閉手段に開の指示がされており、前記第2開閉手段に閉の指示がされており、前記電圧供給手段が電圧を供給している場合であって、前記第1開閉手段と前記第2開閉手段の間の電圧が所定の電圧より高い場合、前記第2開閉手段が閉にならない不良であると判断する判断手段と、When the first opening / closing means is instructed to open, the second opening / closing means is instructed to close, and the voltage supply means supplies a voltage, and the first opening / closing means A judging means for judging that the second opening / closing means is a defect that does not close when a voltage between the second opening / closing means is higher than a predetermined voltage;
を有することを特徴とする電力制御装置。A power control apparatus comprising:
前記第1開閉手段よりも前記電流の経路において下流に配置された第2開閉手段と、Second opening / closing means disposed downstream of the first opening / closing means in the current path;
前記第1開閉手段と前記第2開閉手段との間の前記電流の経路に接続され、前記第2開閉手段に電圧を供給する電圧供給手段と、Voltage supply means connected to the current path between the first opening and closing means and the second opening and closing means, and for supplying a voltage to the second opening and closing means;
前記第1開閉手段に開の指示がされており、前記第2開閉手段に開の指示がされており、前記電圧供給手段による電圧を供給していない場合であって、前記第1開閉手段と前記第2開閉手段の間の電圧が所定の電圧より高い場合、前記第1開閉手段が開にならない不良であると判断する判断手段と、The first opening / closing means is instructed to open, the second opening / closing means is instructed to open, and no voltage is supplied by the voltage supply means, and the first opening / closing means A judging means for judging that the first opening / closing means is not open when the voltage between the second opening / closing means is higher than a predetermined voltage;
を有することを特徴とする電力制御装置。A power control apparatus comprising:
前記第1開閉手段と前記第2開閉手段の間の電圧が前記所定の電圧より高くない場合、When the voltage between the first opening / closing means and the second opening / closing means is not higher than the predetermined voltage,
前記第1開閉手段に閉の指示がされ、前記第2開閉手段に開の指示がされ、前記電圧供給手段が電圧を供給していない状態で、前記第1開閉手段と前記第2開閉手段の間の電圧が前記所定の電圧より高くない場合、前記第1開閉手段が閉にならない不良であると判断すること、を特徴とする請求項1に記載の電力制御装置。When the first opening / closing means is instructed to close, the second opening / closing means is instructed to open, and the voltage supply means is not supplying voltage, the first opening / closing means and the second opening / closing means 2. The power control apparatus according to claim 1, wherein when the voltage between the two is not higher than the predetermined voltage, it is determined that the first opening / closing means is not defective.
前記判断手段は当該第3の開閉手段が閉状態であることに基づいて前記第1開閉手段と前記第2開閉手段の間の電圧が所定の電圧より高いと判断し、前記第3の開閉手段が開状態であることに基づいて前記第1開閉手段と前記第2開閉手段の間の電圧が所定の電圧より高くないと判断すること、を特徴とする請求項1乃至4のいずれか1項に記載の電力制御装置。 Further comprising a third switching means a voltage between said first switching means and second switching means are closed is higher than a predetermined voltage,
The determination means determines that the voltage between the first opening / closing means and the second opening / closing means is higher than a predetermined voltage based on the third opening / closing means being in a closed state, and the third opening / closing means any one of claims 1 to 4 but the voltage between the second opening and closing means and said first switching means based on an open state is characterized Rukoto, be determined not higher than the predetermined voltage The power control device according to item.
前記判断手段は、前記第3開閉手段の出力がH論理レベルである場合前記第1開閉手段と前記第2開閉手段の間の電圧が所定の電圧より高くないと判断し、前記第3開閉手段の出力がL論理レベルである場合前記第1開閉手段と前記第2開閉手段の間の電圧が所定の電圧より高いと判断すること、
を特徴とする請求項5に記載の電力制御装置。 The third opening / closing means includes a voltage converting means connected to a connection point between the first opening / closing means and the second opening / closing means, and a transistor pulled up by a resistor, and is connected to a logic circuit .
The judging means judges that the voltage between the first opening / closing means and the second opening / closing means is not higher than a predetermined voltage when the output of the third opening / closing means is at the H logic level, and the third opening / closing means Rukoto be determined voltage between the output of said first switching means when a logic L level and the second switching means is higher than the predetermined voltage,
The power control apparatus according to claim 5.
前記電圧変換手段により変換された電圧をAD変換する第1のAD変換手段と、
前記蓄電手段の充電電圧を電圧変換する充電電圧変換手段と、
前記充電電圧変換手段により変換された電圧をAD変換する第2のAD変換手段とをさらに備え、
前記判断電圧決定手段は、前記第2のAD変換手段によりAD変換された前記蓄電器の充電電圧に基づいて判断電圧を決定し、
前記判断手段は、前記第1のAD変換手段によりAD変換された前記第1開閉手段と前記第2開閉手段の間の電圧が、前記判断電圧より高いか否かを判断すること、
を特徴とする請求項9に記載の電力制御装置。 Voltage converting means for converting a voltage between the first opening and closing means and the second opening and closing means;
First AD conversion means for AD converting the voltage converted by the voltage conversion means;
Charging voltage conversion means for converting the charging voltage of the power storage means;
A second AD converting means for AD converting the voltage converted by the charging voltage converting means;
The determination voltage determination means determines a determination voltage based on a charge voltage of the battery that has been AD converted by the second AD conversion means,
It said determination means that the voltage between the AD converted first switching means and said second switching means by the first AD conversion means determines a high squid whether than the determination voltage,
The power control apparatus according to claim 9 .
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008004019A JP5358953B2 (en) | 2007-03-13 | 2008-01-11 | Power control device and image forming apparatus using power control device |
US12/045,432 US7933110B2 (en) | 2007-03-13 | 2008-03-10 | Power control device and image forming apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007064194 | 2007-03-13 | ||
JP2007064194 | 2007-03-13 | ||
JP2008004019A JP5358953B2 (en) | 2007-03-13 | 2008-01-11 | Power control device and image forming apparatus using power control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008257190A JP2008257190A (en) | 2008-10-23 |
JP5358953B2 true JP5358953B2 (en) | 2013-12-04 |
Family
ID=39980774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008004019A Expired - Fee Related JP5358953B2 (en) | 2007-03-13 | 2008-01-11 | Power control device and image forming apparatus using power control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5358953B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5413117B2 (en) * | 2009-10-07 | 2014-02-12 | パナソニック株式会社 | Stabilized power circuit |
JP5460455B2 (en) * | 2010-05-06 | 2014-04-02 | キヤノン株式会社 | Image forming apparatus |
JP5627093B2 (en) * | 2010-09-30 | 2014-11-19 | 京セラドキュメントソリューションズ株式会社 | Image forming apparatus |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001230054A (en) * | 2000-02-18 | 2001-08-24 | Canon Inc | Heating device and image forming apparatus |
JP2005221773A (en) * | 2004-02-05 | 2005-08-18 | Ricoh Co Ltd | Fixing device and image forming apparatus |
JP5152610B2 (en) * | 2004-08-19 | 2013-02-27 | 株式会社リコー | Power supply circuit, power supply apparatus, and image forming apparatus |
JP2006189566A (en) * | 2005-01-05 | 2006-07-20 | Fuji Xerox Co Ltd | Image forming apparatus |
-
2008
- 2008-01-11 JP JP2008004019A patent/JP5358953B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008257190A (en) | 2008-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7122767B2 (en) | Method for controlling power supply to fixing roller in image forming apparatus | |
JP5358953B2 (en) | Power control device and image forming apparatus using power control device | |
JP5326373B2 (en) | Power supply device and image forming apparatus | |
JP2005250447A (en) | Image forming apparatus, power supply control method and power supply control program | |
US8610315B2 (en) | Circuit and heating apparatus that completely cuts power to a supply circuit due to blowout of a fuse on a single supply line | |
JP4143490B2 (en) | Image forming apparatus | |
JP2005224020A (en) | Charger, heater, fixing device and image forming device | |
JP4451150B2 (en) | Image forming apparatus | |
US7933110B2 (en) | Power control device and image forming apparatus | |
JP2005221773A (en) | Fixing device and image forming apparatus | |
JP5152610B2 (en) | Power supply circuit, power supply apparatus, and image forming apparatus | |
JP2004286881A (en) | Image forming apparatus | |
US7577373B2 (en) | Image forming apparatus having warm-up and normal modes and control method thereof | |
JP2005221772A (en) | Fixing device and image forming apparatus | |
JP6536483B2 (en) | POWER SUPPLY DEVICE, ELECTRONIC DEVICE, POWER SUPPLY CONTROL METHOD | |
JP4376080B2 (en) | Heat generating device, fixing device, and image forming apparatus | |
US11892790B2 (en) | Image forming apparatus and electrical equipment | |
JP2005223984A (en) | Heat generating unit, fixing device, and image forming apparatus | |
JP2011203609A (en) | Ground fault detecting device and image forming apparatus | |
JP5618965B2 (en) | Power supply circuit and image forming apparatus | |
JP2024033137A (en) | Image forming equipment and electrical equipment | |
JP6515712B2 (en) | Power supply device, image forming apparatus, and method of judging abnormality of switching relay | |
JP2005062334A (en) | Image forming apparatus | |
JP2023023403A (en) | Image forming apparatus and method for controlling image forming apparatus | |
JP2011197242A (en) | Image forming apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100702 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130819 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5358953 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |