JP5337269B2 - Method and apparatus for forming amorphous silicon film - Google Patents

Method and apparatus for forming amorphous silicon film Download PDF

Info

Publication number
JP5337269B2
JP5337269B2 JP2012084169A JP2012084169A JP5337269B2 JP 5337269 B2 JP5337269 B2 JP 5337269B2 JP 2012084169 A JP2012084169 A JP 2012084169A JP 2012084169 A JP2012084169 A JP 2012084169A JP 5337269 B2 JP5337269 B2 JP 5337269B2
Authority
JP
Japan
Prior art keywords
amorphous silicon
silicon film
forming
film
based gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012084169A
Other languages
Japanese (ja)
Other versions
JP2012147016A (en
Inventor
一秀 長谷部
博紀 村上
明修 柿本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012084169A priority Critical patent/JP5337269B2/en
Publication of JP2012147016A publication Critical patent/JP2012147016A/en
Application granted granted Critical
Publication of JP5337269B2 publication Critical patent/JP5337269B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device manufacturing method which can deposit an amorphous silicon film that can further improve surface roughness accuracy and respond to progress in microfabrication of a contact hole, a line and the like. <P>SOLUTION: A semiconductor manufacturing method comprises a step of heating a base 2 inside the semiconductor device, which is an interlayer insulation film on which a contact hole 5 and/or a line is formed, and flowing an aminosilane-based gas to the heated base 2 to form a seed layer 3 on a surface of the base 2, and a step of heating the base 2, supplying a silane-based gas not including amino group to the seed layer 3 on the surface of the heated base 2 and pyrolyzing the silane-based gas not including amino group thereby to form an amorphous silicon film 4 on the seed layer 3. <P>COPYRIGHT: (C)2012,JPO&amp;INPIT

Description

この発明は、アモルファスシリコン膜の成膜方法および成膜装置に関する。   The present invention relates to an amorphous silicon film forming method and a film forming apparatus.

半導体集積回路装置のコンタクトホールやラインの埋め込みには、アモルファスシリコンが使用されている。アモルファスシリコンの成膜方法は、例えば、特許文献1、2に記載されている。特に、特許文献2では、ジシランを400〜500℃にて分解して、表面が平滑な導電体層を得る方法が記載されている。   Amorphous silicon is used for embedding contact holes and lines in semiconductor integrated circuit devices. A method for forming an amorphous silicon film is described in, for example, Patent Documents 1 and 2. In particular, Patent Document 2 describes a method of obtaining a conductor layer having a smooth surface by decomposing disilane at 400 to 500 ° C.

近時、半導体集積回路装置の微細化に伴い、コンタクトホールやラインの埋め込み要求が、益々厳しくなってきている。   Recently, with the miniaturization of semiconductor integrated circuit devices, the requirement for filling contact holes and lines has become increasingly severe.

特開昭63−29954号公報JP-A 63-29954 特開平1−217956号公報Japanese Unexamined Patent Publication No. 1-221756

しかし、ジシランを用いたアモルファスシリコンで、微細化が進んだコンタクトホールやラインを埋め込もうとすると、成膜後のアモルファスシリコンはコンタクトホール部でのカバレッジが悪く、大きなボイド(Void)が発生してしまう。大きなボイドがコンタクトホールやライン内に発生すると、例えば、抵抗値の増大を引き起こす要因の一つとなる。また、表面ラフネスの精度が悪いこともその要因である。   However, if amorphous silicon using disilane is used to fill contact holes and lines that have been miniaturized, the amorphous silicon after film formation has poor coverage at the contact hole, and large voids are generated. End up. When a large void occurs in a contact hole or line, for example, it becomes one of the factors that cause an increase in resistance value. Another factor is the poor accuracy of surface roughness.

この発明は、上記事情に鑑みて為されたもので、表面ラフネスの精度をさらに改善でき、コンタクトホールやラインなどの微細化の進展に対応可能なアモルファスシリコン膜の成膜方法及び成膜装置を提供する。   The present invention has been made in view of the above circumstances, and provides an amorphous silicon film forming method and apparatus capable of further improving the accuracy of surface roughness and adapting to the progress of miniaturization of contact holes and lines. provide.

この発明の第1の態様に係るアモルファスシリコン膜の成膜方法は、下地上にアモルファスシリコン膜を含む膜を成膜する成膜方法であって、(1)前記下地を加熱し、前記加熱した下地にアミノシラン系ガスを流し、前記下地表面にシード層を形成する工程と、(2)前記下地を加熱し、前記加熱した下地表面のシード層にアミノ基を含まないシラン系ガスを供給し、前記アミノ基を含まないシラン系ガスを熱分解させることで、前記シード層上にアモルファスシリコン膜を形成する工程と、を備え、前記アミノシラン系ガスのアミノシランは熱分解させないで、前記下地上に吸着させる。   A method for forming an amorphous silicon film according to a first aspect of the present invention is a film forming method for forming a film including an amorphous silicon film on a base, (1) heating the base and heating the base A step of flowing an aminosilane-based gas into the base and forming a seed layer on the base surface; (2) heating the base; and supplying a silane-based gas not containing an amino group to the seed layer on the heated base surface; A step of thermally decomposing the silane-based gas not containing the amino group to form an amorphous silicon film on the seed layer, and the aminosilane of the aminosilane-based gas is adsorbed on the base without being thermally decomposed. Let

この発明の第2の態様に係る成膜装置は、下地上にアモルファスシリコン膜を成膜する成膜装置であって、前記アモルファスシリコン膜が形成される下地を有した被処理体を収容する処理室と、前記処理室内に、処理に使用するガスを供給する処理ガス供給機構と、前記処理室内に収容された前記被処理体を加熱する加熱装置と、前記処理室内を排気する排気機構と、前記処理ガス供給機構、前記加熱装置、及び前記排気機構を制御するコントローラと、を具備し、前記コントローラが、第1の態様に係るアモルファスシリコン膜の成膜方法が実施されるように前記処理ガス供給機構、前記加熱装置、及び前記排気機構を制御する。   A film forming apparatus according to a second aspect of the present invention is a film forming apparatus for forming an amorphous silicon film on a base, and a process for accommodating a target object having the base on which the amorphous silicon film is formed. A processing gas supply mechanism that supplies a gas used for processing into the processing chamber, a heating device that heats the object to be processed housed in the processing chamber, an exhaust mechanism that exhausts the processing chamber, A controller that controls the processing gas supply mechanism, the heating device, and the exhaust mechanism, and the controller is configured to perform the amorphous silicon film forming method according to the first aspect. The supply mechanism, the heating device, and the exhaust mechanism are controlled.

この発明によれば、表面ラフネスの精度をさらに改善でき、コンタクトホールやラインなどの微細化の進展に対応可能なアモルファスシリコン膜の成膜方法及び成膜装置を提供できる。   According to the present invention, it is possible to provide a method and apparatus for forming an amorphous silicon film that can further improve the accuracy of surface roughness and can cope with the progress of miniaturization of contact holes and lines.

この発明の一実施形態に係るアモルファスシリコン膜の成膜方法のシーケンスの一例を示す流れ図A flow chart showing an example of a sequence of an amorphous silicon film deposition method according to an embodiment of the present invention シーケンス中のサンプルの状態を概略的に示す断面図Cross-sectional view schematically showing the state of the sample in the sequence 堆積時間とアモルファスシリコン膜の膜厚との関係を示す図Diagram showing the relationship between deposition time and amorphous silicon film thickness 堆積時間とアモルファスシリコン膜の膜厚との関係を示す図Diagram showing the relationship between deposition time and amorphous silicon film thickness 図3中の破線枠A内を拡大した拡大図The enlarged view which expanded the inside of the broken-line frame A in FIG. 図4中の破線枠B内を拡大した拡大図The enlarged view which expanded the inside of the broken-line frame B in FIG. アモルファスシリコン膜の表面及び断面の二次電子像を示す図面代用写真Photo substitute for drawing showing secondary electron image of surface and cross section of amorphous silicon film アモルファスシリコン膜の表面及び断面の二次電子像を示す図面代用写真Photo substitute for drawing showing secondary electron image of surface and cross section of amorphous silicon film アモルファスシリコン膜の表面及び断面の二次電子像を示す図面代用写真Photo substitute for drawing showing secondary electron image of surface and cross section of amorphous silicon film アモルファスシリコン膜の表面及び断面の二次電子像を示す図面代用写真Photo substitute for drawing showing secondary electron image of surface and cross section of amorphous silicon film アモルファスシリコン膜の膜厚とアモルファスシリコン膜表面の平均面粗さRaとの関係を示す図The figure which shows the relationship between the film thickness of an amorphous silicon film, and the average surface roughness Ra of the amorphous silicon film surface アモルファスシリコン膜の膜厚とアモルファスシリコン膜表面のヘイズとの関係を示す図Diagram showing the relationship between the thickness of the amorphous silicon film and the haze of the amorphous silicon film surface 層間絶縁膜中に形成されたコンタクトホールの構造例を示す断面図Sectional drawing which shows the structural example of the contact hole formed in the interlayer insulation film 図11中の破線円C内に相当する拡大図Enlarged view corresponding to broken line circle C in FIG. この発明の一実施形態に係るアモルファスシリコン膜の成膜方法を実施することが可能な成膜装置の一例を概略的に示す断面図Sectional drawing which shows roughly an example of the film-forming apparatus which can implement the film-forming method of the amorphous silicon film concerning one Embodiment of this invention

本願発明者らは、アモルファスシリコン膜の表面ラフネスが、アモルファスシリコン膜のインキュベーション時間に関係するのではないか、と推測した。インキュベーション時間が長くなればなるほど、核のサイズがばらつきやすくなり、核の発生後に堆積が始まるアモルファスシリコンの表面ラフネスの精度に影響を与える、との仮定である。   The inventors of the present application speculated that the surface roughness of the amorphous silicon film may be related to the incubation time of the amorphous silicon film. It is assumed that the longer the incubation time, the more easily the size of the nuclei varies, which affects the accuracy of the surface roughness of the amorphous silicon where deposition begins after the nucleation.

しかし、アモルファスシリコン膜のインキュベーション時間を短縮させる手法は知られていない。   However, there is no known method for shortening the incubation time of the amorphous silicon film.

本願発明者らは、以下説明するように、アモルファスシリコン膜のインキュベーション時間の短縮に成功し、その結果、アモルファスシリコン膜の表面ラフネスの精度をさらに改善することに成功した。   As described below, the present inventors succeeded in shortening the incubation time of the amorphous silicon film, and as a result, succeeded in further improving the accuracy of the surface roughness of the amorphous silicon film.

以下、この発明の一実施形態を、図面を参照して説明する。なお、全図にわたり、共通の部分には共通の参照符号を付す。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings. Note that common parts are denoted by common reference numerals throughout the drawings.

なお、本明細書においては、アモルファスシリコンを、アモルファスシリコンのみを指す用語ではなく、アモルファスシリコン、本明細書において開示する表面ラフネスの精度を達成できるアモルファス〜ナノサイズの結晶粒が集まったナノ結晶シリコン、及び上記アモルファスシリコンと上記ナノ結晶シリコンとが混在したシリコンの全てを含む用語と定義する。   In this specification, amorphous silicon is not a term indicating only amorphous silicon, but amorphous silicon, and nanocrystalline silicon in which amorphous to nano-sized crystal grains capable of achieving the accuracy of surface roughness disclosed in this specification are collected. And a term including all of silicon in which the amorphous silicon and the nanocrystalline silicon are mixed.

図1はこの発明の一実施形態に係るアモルファスシリコン膜の成膜方法のシーケンスの一例を示す流れ図、図2A〜図2Cはシーケンス中のサンプルの状態を概略的に示す断面図である。   FIG. 1 is a flowchart showing an example of a sequence of a method for forming an amorphous silicon film according to an embodiment of the present invention, and FIGS. 2A to 2C are cross-sectional views schematically showing a state of a sample in the sequence.

まず、図2Aに示す半導体基板、例えば、シリコン基板1上に厚さ約100nmの下地2が形成されたサンプル(図2A参照)を、成膜装置の処理室に搬入する。下地2の例は、シリコン酸化膜、及びシリコン窒化膜である。   First, a sample (see FIG. 2A) in which a base 2 having a thickness of about 100 nm is formed on a semiconductor substrate, for example, a silicon substrate 1 shown in FIG. 2A, is carried into a processing chamber of a film forming apparatus. Examples of the base 2 are a silicon oxide film and a silicon nitride film.

次に、図1及び図2Bに示すように、下地2の表面にシード層3を形成する。本例では、下地2を加熱し、加熱した下地2の表面にアミノシラン系ガスを流すことで、下地2の表面にシード層3を形成する(ステップ1)。   Next, as shown in FIGS. 1 and 2B, a seed layer 3 is formed on the surface of the base 2. In this example, the seed layer 3 is formed on the surface of the base 2 by heating the base 2 and flowing an aminosilane-based gas over the surface of the heated base 2 (step 1).

アミノシラン系ガスの例としては、
BAS(ブチルアミノシラン)
BTBAS(ビスターシャリブチルアミノシラン)
DMAS(ジメチルアミノシラン)
BDMAS(ビスジメチルアミノシラン)
TDMAS(トリスジメチルアミノシラン)、
DEAS(ジエチルアミノシラン)、
BDEAS(ビスジエチルアミノシラン)、
DPAS(ジプロピルアミノシラン)、
DIPAS(ジイソプロピルアミノシラン)
等を挙げることができる。本例では、DIPASを用いた。
Examples of aminosilane gases include
BAS (Butylaminosilane)
BTBAS (Bicter Shaftybutylaminosilane)
DMAS (dimethylaminosilane)
BDMAS (Bisdimethylaminosilane)
TDMAS (trisdimethylaminosilane),
DEAS (diethylaminosilane),
BDEAS (bisdiethylaminosilane),
DPAS (dipropylaminosilane),
DIPAS (Diisopropylaminosilane)
Etc. In this example, DIPAS was used.

ステップ1における処理条件の一例は、
DIPAS流量: 500sccm
処 理 時 間: 5min
処 理 温 度: 400℃
処 理 圧 力: 53.2Pa(0.4Torr)
である。ステップ1の工程を、本明細書では以下プリフローと呼ぶ。
An example of the processing conditions in Step 1 is
DIPAS flow rate: 500sccm
Processing time: 5 min
Processing temperature: 400 ℃
Processing pressure: 53.2 Pa (0.4 Torr)
It is. The process of step 1 is hereinafter referred to as preflow in this specification.

次に、図1及び図2Cに示すように、シード層3上にアモルファスシリコン膜4を形成する。   Next, as shown in FIGS. 1 and 2C, an amorphous silicon film 4 is formed on the seed layer 3.

本例では、下地2を加熱し、加熱した下地2の表面のシード層3にアミノ基を含まないシラン系ガスを供給し、このアミノ基を含まないシラン系ガスを熱分解させることで、シード層3上にアモルファスシリコン膜4を形成する(ステップ2)。   In this example, the base 2 is heated, a silane-based gas not containing an amino group is supplied to the seed layer 3 on the surface of the heated base 2, and the silane-based gas not containing an amino group is thermally decomposed, thereby producing a seed. An amorphous silicon film 4 is formed on the layer 3 (step 2).

アミノ基を含まないシラン系ガスの例としては、
SiH
SiH
SiH
Si
Si
Si2m+2(ただし、mは3以上の自然数)の式で表されるシリコンの水素化物、及び
Si2n(ただし、nは3以上の自然数)の式で表されるシリコンの水素化物
の少なくとも一つを含むガスを挙げることができる。本例では、SiH(モノシラン)を用いた。
Examples of silane gases that do not contain amino groups include:
SiH 2
SiH 4
SiH 6
Si 2 H 4
Si 2 H 6
A silicon hydride represented by the formula Si m H 2m + 2 (where m is a natural number of 3 or more), and
Si hydride represented by the formula Si n H 2n (where n is a natural number of 3 or more)
Examples thereof include a gas containing at least one of the following. In this example, SiH 4 (monosilane) was used.

ステップ2における処理条件の一例は、
SiH流 量: 500sccm
堆 積 時 間: 30min/45min/60min
処 理 温 度: 500℃
処 理 圧 力: 53.2Pa(0.4Torr)
である。
An example of the processing conditions in Step 2 is
SiH 4 flow rate: 500 sccm
Deposition time: 30min / 45min / 60min
Processing temperature: 500 ℃
Processing pressure: 53.2 Pa (0.4 Torr)
It is.

このように、一実施形態に係るアモルファスシリコン膜の成膜方法によれば、下地2の表面にアミノシラン系ガスをプリフローした後、シード層3上にアモルファスシリコン膜4を形成する。   As described above, according to the method for forming an amorphous silicon film according to the embodiment, after the aminosilane-based gas is preflowed on the surface of the base 2, the amorphous silicon film 4 is formed on the seed layer 3.

図3及び図4に、堆積時間とアモルファスシリコン膜4の膜厚との関係を示す。図3は下地2をシリコン酸化膜(SiO)とした場合で、図4は下地2をシリコン窒化膜(SiN)とした場合である。アモルファスシリコン膜4の膜厚は、堆積時間を30minとしたとき、45minとしたとき、及び60minとしたときの3点で測定した。 3 and 4 show the relationship between the deposition time and the film thickness of the amorphous silicon film 4. 3 shows a case where the base 2 is a silicon oxide film (SiO 2 ), and FIG. 4 shows a case where the base 2 is a silicon nitride film (SiN). The film thickness of the amorphous silicon film 4 was measured at three points when the deposition time was 30 min, 45 min, and 60 min.

図3及び図4中の線I、IIIはプリフロー有りの場合、線II、IVはプリフロー無しの場合の結果を示している。線I〜IVは、測定された3つの膜厚を最小二乗法で直線近似した直線であり、式は次の通りである。   Lines I and III in FIGS. 3 and 4 show the results with preflow, and lines II and IV show the results without preflow. Lines I to IV are straight lines obtained by linearly approximating the three measured film thicknesses by the least square method, and the equations are as follows.

線I : y = 17.572x − 20.855 …(1)
線II : y = 17.605x − 34.929 …(2)
線III : y = 18.011x − 27.739 …(3)
線IV : y = 18.091x − 41.277 …(4)
図3及び図4に示すように、プリフロー有りの場合、プリフロー無しに比較してアモルファスシリコン膜4の膜厚が増す傾向が明らかとなった。
Line I: y = 17.572x-20.855 (1)
Line II: y = 17.605x-34.929 (2)
Line III: y = 18.011x-27.739 (3)
Line IV: y = 18.091x-41.277 (4)
As shown in FIG. 3 and FIG. 4, it has been clarified that the film thickness of the amorphous silicon film 4 is increased when the preflow is performed as compared with the case where the preflow is not performed.

上記(1)〜(4)式をy=0、即ちアモルファスシリコン膜の膜厚を“0”としたとき、線I〜IVと堆積時間との交点を求めたものを図5及び図6に示す。なお、図5は図3中の破線枠A内を拡大した拡大図、図6は図4中の破線枠B内を拡大した拡大図に相当する。   FIGS. 5 and 6 show the intersections of the lines I to IV and the deposition time when the above equations (1) to (4) are set to y = 0, that is, the film thickness of the amorphous silicon film is “0”. Show. 5 corresponds to an enlarged view in which the inside of the broken line frame A in FIG. 3 is enlarged, and FIG. 6 corresponds to an enlarged view in which the inside of the broken line frame B in FIG. 4 is enlarged.

図5に示すように、下地2がプリフロー有りのシリコン酸化膜のとき、アモルファスシリコン膜4の堆積が、処理開始から約1.2min(x≒1.189)から始まるのに対して、プリフロー無しのシリコン酸化膜のときには、アモルファスシリコン膜4の堆積が、処理開始から約2.0min(x≒1.984)から始まる。   As shown in FIG. 5, when the base 2 is a silicon oxide film with a preflow, the deposition of the amorphous silicon film 4 starts from about 1.2 min (x≈1.189) from the start of the processing, whereas there is no preflow. In the case of the silicon oxide film, the deposition of the amorphous silicon film 4 starts from about 2.0 min (x≈1.984) from the start of the process.

また、図6に示すように、下地2がプリフロー有りのシリコン窒化膜のとき、アモルファスシリコン膜4の堆積が、処理開始から約1.5min(x≒1.540)から始まるのに対して、プリフロー無しのシリコン窒化膜のときには、アモルファスシリコン膜4の堆積が、処理開始から約2.3min(x≒2.282)から始まる。   Further, as shown in FIG. 6, when the base 2 is a silicon nitride film with preflow, the deposition of the amorphous silicon film 4 starts from about 1.5 min (x≈1.540) from the start of the process, whereas In the case of a silicon nitride film without preflow, the deposition of the amorphous silicon film 4 starts from about 2.3 min (x≈2.282) from the start of processing.

このように、下地2に対してアミノシラン系ガスのプリフローを行うことで、インキュベーション時間を、下地2がシリコン酸化膜の場合には約2.0minから約1.2minに、下地2がシリコン窒化膜の場合には約2.3minから約1.5minに短縮することができた。   Thus, by performing the pre-flow of aminosilane-based gas on the base 2, the incubation time is reduced from about 2.0 min to about 1.2 min when the base 2 is a silicon oxide film, and the base 2 is a silicon nitride film. In the case of, it was possible to shorten from about 2.3 min to about 1.5 min.

図7A〜図8Bに、走査型電子顕微鏡(SEM)によるアモルファスシリコン膜表面の観察結果を示す。図7A及び図7Bは膜厚が50nmのアモルファスシリコン膜の表面及び断面の二次電子像、図8A及び図8Bは膜厚が100nmのアモルファスシリコン膜の表面及び断面の二次電子像である。SEMの加速電圧は5.0kVとし、倍率は100000倍(×100k)である。また、下地は、シリコン酸化膜である。   7A to 8B show observation results of the surface of the amorphous silicon film with a scanning electron microscope (SEM). 7A and 7B are secondary electron images of the surface and cross section of the amorphous silicon film having a thickness of 50 nm, and FIGS. 8A and 8B are secondary electron images of the surface and cross section of the amorphous silicon film having a thickness of 100 nm. The SEM acceleration voltage is 5.0 kV, and the magnification is 100000 times (× 100 k). The base is a silicon oxide film.

図7Aに示すように、アミノシラン系ガスのプリフロー有りの場合、プリフロー無し(図7B)に比較してアモルファスシリコン膜の表面が滑らかとなり、表面ラフネスが改善されていることが目視観察により明らかとなった。   As shown in FIG. 7A, it is clear from visual observation that the surface of the amorphous silicon film is smoother and the surface roughness is improved when the pre-flow of the aminosilane-based gas is performed as compared with the case without preflow (FIG. 7B). It was.

また、図8Aに示すように、膜厚が約100nmのアモルファスシリコン膜においても同様であり、プリフロー無し(図8B)に比較して、アモルファスシリコン膜の表面ラフネスが改善されている。   Further, as shown in FIG. 8A, the same applies to an amorphous silicon film having a film thickness of about 100 nm, and the surface roughness of the amorphous silicon film is improved as compared with the case without preflow (FIG. 8B).

このように、一実施形態に係るアモルファスシリコン膜の成膜方法によれば、SEMによる表面目視観察において、表面ラフネスが改善されていることが分かった。   As described above, according to the amorphous silicon film forming method according to the embodiment, it was found that the surface roughness was improved in the surface visual observation by the SEM.

図9に、原子間力顕微鏡(AFM)を用いて測定したアモルファスシリコン膜表面の平均面粗さ(表面ラフネス)Raを示す。図9に示す結果においては、AFMのスキャンサイズを1μm、スキャンレートを1.993Hzに設定した。   FIG. 9 shows an average surface roughness (surface roughness) Ra of the amorphous silicon film surface measured using an atomic force microscope (AFM). In the results shown in FIG. 9, the AFM scan size was set to 1 μm and the scan rate was set to 1.993 Hz.

図9に示すように、アミノシラン系ガスのプリフロー有りの場合、プリフロー無しに比較して、膜厚50nm以上膜厚100nm以下の範囲において、平均面粗さ(表面ラフネス)Raが0.101〜0.157nm改善されていることが分かった。このAFMによる測定結果から、一実施形態に係るアモルファスシリコン膜の成膜方法は、特に、アモルファスシリコン膜の膜厚が薄い場合に、プリフロー無しに比較して平均面粗さ(表面ラフネス)Raの改善効果が高いことが判明した。例えば、膜厚が約50nmのアモルファスシリコン膜においては、プリフロー無しの場合、Ra=0.411であったのに対し、プリフロー有りの場合にはRa=0.254と、Raが0.157nm改善されている。この結果は、一実施形態に係るアモルファスシリコン膜の成膜方法が、例えば、半導体装置の微細化が進展すれば進展するほど、有効であることを示している。   As shown in FIG. 9, when the aminosilane-based gas is preflowed, the average surface roughness (surface roughness) Ra is 0.101 to 0 in the range of the film thickness of 50 nm or more and 100 nm or less as compared with the case of no preflow. It was found to be improved by 157 nm. From the measurement result by this AFM, the film formation method of the amorphous silicon film according to one embodiment has an average surface roughness (surface roughness) Ra as compared with the case of no preflow particularly when the film thickness of the amorphous silicon film is thin. It was found that the improvement effect was high. For example, in an amorphous silicon film having a film thickness of about 50 nm, Ra = 0.411 when there was no preflow, whereas Ra = 0.254 when Ra was preflowed, and Ra was improved by 0.157 nm. Has been. This result indicates that the amorphous silicon film forming method according to the embodiment is more effective as the semiconductor device is further miniaturized.

図10に、表面検査装置を用いて測定したアモルファスシリコン膜表面のヘイズ(Haze)を示す。図10に示すヘイズは、DWOモード(Dark Field Wide Oblique)でのヘイズである。   FIG. 10 shows the haze of the amorphous silicon film surface measured using a surface inspection apparatus. The haze shown in FIG. 10 is a haze in the DWO mode (Dark Field Wide Oblique).

図10に示すように、アミノシラン系ガスのプリフロー有りの場合、プリフロー無しに比較して、膜厚50nm以上膜厚100nm以下の範囲においてヘイズが約2.1ppm改善されていることが分かった。   As shown in FIG. 10, it was found that the haze was improved by about 2.1 ppm in the range of the film thickness from 50 nm to 100 nm when the aminosilane-based gas was preflowed compared to the case without preflow.

以上、走査型電子顕微鏡、原子間力顕微鏡、及び表面検査装置を用いての観察、並びに測定結果から、一実施形態に係るアモルファスシリコン膜の成膜方法は、アミノシラン系ガスを用いて下地2の表面をプリフローし、下地2の表面にシード層3を形成した後、アミノ基を含まないシラン系ガスをシード層3上に供給して熱分解させることで、表面ラフネスの精度が高い、即ち、表面ラフネスが小さいアモルファスシリコン膜4を形成することができる。   As described above, from the observation using the scanning electron microscope, the atomic force microscope, and the surface inspection apparatus, and the measurement result, the film formation method of the amorphous silicon film according to the embodiment uses the aminosilane-based gas. After the surface is pre-flowed and the seed layer 3 is formed on the surface of the base 2, a silane-based gas not containing an amino group is supplied onto the seed layer 3 and thermally decomposed, so that the accuracy of the surface roughness is high. An amorphous silicon film 4 having a small surface roughness can be formed.

このようなアモルファスシリコン膜は、図11に示すように、下地2、例えば、シリコン酸化膜又はシリコン窒化膜を含む層間絶縁膜中に形成されたコンタクトホール5の埋め込みや、層間絶縁膜中に形成されたライン、例えば、内部配線用の溝の埋め込みに有用である。コンタクトホール5内におけるアモルファスシリコン膜4の表面どうしの接触部6の拡大図を図12A及び図12Bに示す。図12A及び図12Bは図11中の破線円C内の拡大図に相当する。   As shown in FIG. 11, such an amorphous silicon film is embedded in the contact hole 5 formed in the base layer 2, for example, an interlayer insulating film including a silicon oxide film or a silicon nitride film, or formed in the interlayer insulating film. It is useful for embedding a line formed, for example, a groove for internal wiring. 12A and 12B are enlarged views of the contact portion 6 between the surfaces of the amorphous silicon film 4 in the contact hole 5. 12A and 12B correspond to enlarged views in a broken-line circle C in FIG.

アモルファスシリコン膜4の表面ラフネスが大きい場合には、図12Aに示すように、接触部6に大きなボイド7が発生するのに対して、一実施形態に係る成膜方法を利用して形成された表面ラフネスが小さいアモルファスシリコン膜4によれば、図12Bに示すように、接触部6に発生するボイド7は小さくなる。ボイド7が小さくなれば、コンタクトホール5の内部に埋め込まれたアモルファスシリコン膜4の抵抗値の増大を抑制することができる。   When the surface roughness of the amorphous silicon film 4 is large, a large void 7 is generated in the contact portion 6 as shown in FIG. 12A, whereas the film is formed by using the film forming method according to the embodiment. According to the amorphous silicon film 4 having a small surface roughness, the void 7 generated in the contact portion 6 is small as shown in FIG. 12B. If the void 7 is reduced, an increase in the resistance value of the amorphous silicon film 4 embedded in the contact hole 5 can be suppressed.

なお、従来より表面ラフネスが良好とされるジシランガスを用いたシード層とその後のシランガスによるアモルファスシリコンを用いた連続成膜方法によれば、まず、コンタクトホールの上部コーナー部での成膜の増大によるカバレッジの劣化(ボイドの発生)が生じてしまうため、微細なコンタクトホールへの適用が困難である。   In addition, according to the continuous film formation method using the amorphous silicon with the seed layer using the disilane gas and the subsequent silane gas, which has better surface roughness than before, first, the increase in film formation at the upper corner portion of the contact hole Coverage deterioration (occurrence of voids) occurs, making it difficult to apply to fine contact holes.

これに対して、一実施形態によれば、成膜のカバレッジが向上する上に、さらに表面ラフネスも上記連続成膜方法に比較して、さらに改善することができる。   On the other hand, according to one embodiment, the coverage of film formation is improved and the surface roughness can be further improved as compared with the above-described continuous film formation method.

従って、一実施形態によれば、アモルファスシリコン膜4の表面ラフネスの精度をさらに改善でき、半導体装置内部のコンタクトホールやラインなどの微細化の進展に対応可能なアモルファスシリコン膜の成膜方法を提供することができる。そして、一実施形態に係る成膜方法を利用して形成されたアモルファスシリコン膜4は、層間絶縁膜中に形成されたコンタクトホール5や、ラインの埋め込みに有用である。   Therefore, according to one embodiment, there is provided a method for forming an amorphous silicon film that can further improve the accuracy of the surface roughness of the amorphous silicon film 4 and can cope with the progress of miniaturization of contact holes and lines inside the semiconductor device. can do. The amorphous silicon film 4 formed by using the film forming method according to the embodiment is useful for embedding contact holes 5 and lines formed in the interlayer insulating film.

次に、上記一実施形態に係るアモルファスシリコン膜の成膜方法を実施することが可能な成膜装置の一例を説明する。   Next, an example of a film forming apparatus capable of carrying out the amorphous silicon film forming method according to the embodiment will be described.

図13は、一実施形態に係るアモルファスシリコン膜の成膜方法を実施することが可能な成膜装置の一例を概略的に示す断面図である。   FIG. 13 is a cross-sectional view schematically showing an example of a film forming apparatus capable of performing the amorphous silicon film forming method according to the embodiment.

図13に示すように、成膜装置100は、下端が開口された有天井の円筒体状の処理室101を有している。処理室101の全体は、例えば、石英により形成されている。処理室101内の天井には、石英製の天井板102が設けられている。処理室101の下端開口部には、例えば、ステンレススチールにより円筒体状に成形されたマニホールド103がOリング等のシール部材104を介して連結されている。   As shown in FIG. 13, the film forming apparatus 100 includes a cylindrical processing chamber 101 having a ceiling with a lower end opened. The entire processing chamber 101 is made of, for example, quartz. A quartz ceiling plate 102 is provided on the ceiling in the processing chamber 101. For example, a manifold 103 formed in a cylindrical shape from stainless steel is connected to a lower end opening of the processing chamber 101 via a seal member 104 such as an O-ring.

マニホールド103は処理室101の下端を支持している。マニホールド103の下方からは、被処理体として複数枚、例えば、50〜100枚の半導体基板、本例では、シリコン基板1を多段に載置可能な石英製のウエハボート105が処理室101内に挿入可能となっている。これにより、処理室101内に被処理体、例えば、半導体基板、本例では、例えば、下地としてSiO膜が予め堆積されたシリコン基板1が収容される。ウエハボート105は複数本の支柱106を有し、支柱106に形成された溝により複数枚のシリコン基板1が支持されるようになっている。 The manifold 103 supports the lower end of the processing chamber 101. From the lower side of the manifold 103, a plurality of, for example, 50 to 100 semiconductor substrates as processing objects, in this example, a quartz wafer boat 105 on which the silicon substrates 1 can be placed in multiple stages are placed in the processing chamber 101. It can be inserted. As a result, the object to be processed, for example, a semiconductor substrate, in this example, for example, the silicon substrate 1 on which the SiO 2 film is deposited as a base is accommodated in the processing chamber 101. The wafer boat 105 has a plurality of columns 106, and a plurality of silicon substrates 1 are supported by grooves formed in the columns 106.

ウエハボート105は、石英製の保温筒107を介してテーブル108上に載置されている。テーブル108は、マニホールド103の下端開口部を開閉する、例えば、ステンレススチール製の蓋部109を貫通する回転軸110上に支持される。回転軸110の貫通部には、例えば、磁性流体シール111が設けられ、回転軸110を気密にシールしつつ回転可能に支持している。蓋部109の周辺部とマニホールド103の下端部との間には、例えば、Oリングよりなるシール部材112が介設されている。これにより処理室101内のシール性が保持されている。回転軸110は、例えば、ボートエレベータ等の昇降機構(図示せず)に支持されたアーム113の先端に取り付けられている。これにより、ウエハボート105および蓋部109等は、一体的に昇降されて処理室101内に対して挿脱される。   The wafer boat 105 is placed on a table 108 via a quartz heat insulating cylinder 107. The table 108 is supported on a rotating shaft 110 that opens and closes a lower end opening of the manifold 103 and penetrates a lid portion 109 made of, for example, stainless steel. For example, a magnetic fluid seal 111 is provided in the penetrating portion of the rotating shaft 110 and supports the rotating shaft 110 so as to be rotatable while hermetically sealing. Between the peripheral part of the cover part 109 and the lower end part of the manifold 103, for example, a seal member 112 made of an O-ring is interposed. Thereby, the sealing performance in the processing chamber 101 is maintained. The rotating shaft 110 is attached to the tip of an arm 113 supported by an elevating mechanism (not shown) such as a boat elevator, for example. As a result, the wafer boat 105, the lid portion 109, and the like are integrally moved up and down and inserted into and removed from the processing chamber 101.

成膜装置100は、処理室101内に、処理に使用するガスを供給する処理ガス供給機構114を有している。   The film forming apparatus 100 includes a processing gas supply mechanism 114 that supplies a gas used for processing in the processing chamber 101.

処理ガス供給機構114は、アミノシラン系ガス供給源117、アミノ基を含まないシラン系ガス供給源118を含んでいる。   The processing gas supply mechanism 114 includes an aminosilane-based gas supply source 117 and a silane-based gas supply source 118 that does not include an amino group.

アミノシラン系ガス供給源117は、流量制御器121a及び開閉弁122aを介して、分散ノズル123に接続されている。分散ノズル123は石英管よりなり、マニホールド103の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる。分散ノズル123の垂直部分には、複数のガス吐出孔124が所定の間隔を隔てて形成されている。アミノシラン系ガスは、各ガス吐出孔124から水平方向に処理室101内に向けて略均一に吐出される。   The aminosilane-based gas supply source 117 is connected to the dispersion nozzle 123 via the flow rate controller 121a and the on-off valve 122a. The dispersion nozzle 123 is made of a quartz tube, penetrates the side wall of the manifold 103 inward, is bent upward, and extends vertically. A plurality of gas discharge holes 124 are formed at a predetermined interval in a vertical portion of the dispersion nozzle 123. The aminosilane-based gas is discharged substantially uniformly from the gas discharge holes 124 toward the processing chamber 101 in the horizontal direction.

アミノ基を含まないシラン系ガス供給源118は、流量制御器121b及び開閉弁122bを介して、分散ノズル125に接続されている。分散ノズル125は石英管よりなり、マニホールド103の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる。分散ノズル125の垂直部分には、複数のガス吐出孔126が所定の間隔を隔てて形成されている。アミノ基を含まないシラン系ガスは、各ガス吐出孔126から水平方向に処理室101内に向けて略均一に吐出される。   The silane-based gas supply source 118 that does not contain an amino group is connected to the dispersion nozzle 125 via a flow rate controller 121b and an on-off valve 122b. The dispersion nozzle 125 is made of a quartz tube, penetrates the side wall of the manifold 103 inward, is bent upward, and extends vertically. A plurality of gas discharge holes 126 are formed at a predetermined interval in a vertical portion of the dispersion nozzle 125. A silane-based gas not containing an amino group is discharged substantially uniformly from the gas discharge holes 126 toward the processing chamber 101 in the horizontal direction.

処理室101内の、分散ノズル123及び125と反対側の部分には、処理室101内を排気するための排気口129が設けられている。排気口129は処理室101の側壁を上下方向へ削りとることによって細長く形成されている。処理室101の排気口129に対応する部分には、排気口129を覆うように断面がコの字状に成形された排気口カバー部材130が溶接により取り付けられている。排気口カバー部材130は、処理室101の側壁に沿って上方に延びており、処理室101の上方にガス出口131を規定している。ガス出口131には、真空ポンプ等を含む排気機構132が接続される。排気機構132は、処理室101内を排気することで処理に使用した処理ガスの排気、及び処理室101内の圧力を処理に応じた処理圧力とする。   An exhaust port 129 for exhausting the inside of the processing chamber 101 is provided in a portion of the processing chamber 101 opposite to the dispersion nozzles 123 and 125. The exhaust port 129 is formed in an elongated shape by scraping the side wall of the processing chamber 101 in the vertical direction. An exhaust port cover member 130 having a U-shaped cross section so as to cover the exhaust port 129 is attached to a portion corresponding to the exhaust port 129 of the processing chamber 101 by welding. The exhaust port cover member 130 extends upward along the side wall of the processing chamber 101, and defines a gas outlet 131 above the processing chamber 101. An exhaust mechanism 132 including a vacuum pump or the like is connected to the gas outlet 131. The exhaust mechanism 132 exhausts the inside of the processing chamber 101 to set the exhaust of the processing gas used for the processing and the pressure in the processing chamber 101 to a processing pressure corresponding to the processing.

処理室101の外周には筒体状の加熱装置133が設けられている。加熱装置133は、処理室101内に供給されたガスを活性化するとともに、処理室101内に収容された被処理体、例えば、半導体基板、本例ではシリコン基板1を加熱する。   A cylindrical heating device 133 is provided on the outer periphery of the processing chamber 101. The heating device 133 activates the gas supplied into the processing chamber 101 and heats a target object accommodated in the processing chamber 101, for example, a semiconductor substrate, in this example, the silicon substrate 1.

成膜装置100の各部の制御は、例えばマイクロプロセッサ(コンピュータ)からなるコントローラ150により行われる。コントローラ150には、オペレータが成膜装置100を管理するためにコマンドの入力操作等を行うキーボードや、成膜装置100の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース151が接続されている。   Control of each part of the film forming apparatus 100 is performed by a controller 150 including, for example, a microprocessor (computer). Connected to the controller 150 is a user interface 151 including a keyboard for an operator to input commands to manage the film forming apparatus 100, a display for visualizing and displaying the operating status of the film forming apparatus 100, and the like. Yes.

コントローラ150には記憶部152が接続されている。記憶部152は、成膜装置100で実行される各種処理をコントローラ150の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置100の各構成部に処理を実行させるためのプログラムすなわちレシピが格納される。レシピは、例えば、記憶部152の中の記憶媒体に記憶される。記憶媒体は、ハードディスクや半導体メモリであってもよいし、CD-ROM、DVD、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。レシピは、必要に応じて、ユーザーインターフェース151からの指示等にて記憶部152から読み出され、読み出されたレシピに従った処理をコントローラ150が実行することで、成膜装置100は、コントローラ150の制御のもと、所望の処理が実施される。   A storage unit 152 is connected to the controller 150. The storage unit 152 is a control program for realizing various processes executed by the film forming apparatus 100 under the control of the controller 150, and for causing each component of the film forming apparatus 100 to execute processes according to the processing conditions. A program or recipe is stored. The recipe is stored in a storage medium in the storage unit 152, for example. The storage medium may be a hard disk or a semiconductor memory, or a portable medium such as a CD-ROM, DVD, or flash memory. Moreover, you may make it transmit a recipe suitably from another apparatus via a dedicated line, for example. The recipe is read from the storage unit 152 according to an instruction from the user interface 151 as necessary, and the controller 150 executes processing according to the read recipe. A desired process is performed under the control of 150.

本例では、コントローラ150の制御のもと、上記一実施形態に係る成膜方法に従った処理が順次実施される。   In this example, under the control of the controller 150, processing according to the film forming method according to the above-described embodiment is sequentially performed.

上記一実施形態に係る成膜方法は、図13に示すような成膜装置100によって、実施することができる。もちろん、成膜装置としては図13に示すようなバッチ式に限らず、枚葉式の成膜装置であっても良い。   The film forming method according to the one embodiment can be performed by a film forming apparatus 100 as shown in FIG. Of course, the film forming apparatus is not limited to the batch type as shown in FIG. 13, but may be a single wafer type film forming apparatus.

以上、この発明をいくつかの実施形態に従って説明したが、この発明は、上記いくつかの実施形態に限定されることは無く、種々変形可能である。   As mentioned above, although this invention was demonstrated according to some embodiment, this invention is not limited to the said some embodiment, A various deformation | transformation is possible.

例えば、上記一実施形態においては、処理条件を具体的に例示したが、処理条件は、上記具体的な例示に限られるものではない。   For example, in the one embodiment, the processing conditions are specifically exemplified, but the processing conditions are not limited to the specific examples.

この発明による利点であるアモルファスシリコン膜の表面ラフネスの改善は、アミノシラン系ガスを用いて下地2の表面をプリフローし、下地2の表面にシード層3を形成した後、アミノ基を含まないシラン系ガスをシード層3上に供給して熱分解させることで、アモルファスシリコン膜4を形成する、という構成を具備することで得られるものである。   The improvement of the surface roughness of the amorphous silicon film, which is an advantage of the present invention, is that the surface of the underlayer 2 is preflowed using an aminosilane-based gas and the seed layer 3 is formed on the surface of the underlayer 2 and then the silane-based material containing no amino group. It is obtained by providing a configuration in which an amorphous silicon film 4 is formed by supplying gas onto the seed layer 3 and thermally decomposing it.

したがって、処理条件は、上記一実施形態に記載した具体的な例示に限られるものではなく、シリコン基板1の大きさ、処理室の容積変化等に応じて、上記利点を損なわない範囲で変更できることはもちろんである。   Accordingly, the processing conditions are not limited to the specific examples described in the above embodiment, and can be changed within a range not impairing the above advantages according to the size of the silicon substrate 1, the change in the volume of the processing chamber, and the like. Of course.

また、上記実施形態に記載した成膜方法は、表面ラフネス、例えば、平均面粗さRaを0.1nmオーダーで改善できるものであるから、半導体装置の製造プロセスに好適である。
また、シード層3は、厚くするとアモルファスシリコン膜4の膜厚を増加させ、半導体装置の微細化を損なうことになる。また、シード層3は、アモルファスシリコンの核を均一に発生させるものである。このため、シード層3の厚さは薄いことが望ましく、好ましくは単原子層レベルの厚さ程度であることが良い。具体的なシード層3の厚さを言及すれば、0.1nm以上0.3nm以下であることが良い。
Further, the film forming method described in the above embodiment can improve the surface roughness, for example, the average surface roughness Ra on the order of 0.1 nm, and thus is suitable for the manufacturing process of the semiconductor device.
Further, if the seed layer 3 is thickened, the thickness of the amorphous silicon film 4 is increased and the miniaturization of the semiconductor device is impaired. The seed layer 3 is for uniformly generating nuclei of amorphous silicon. For this reason, it is desirable that the thickness of the seed layer 3 is small, and it is preferable that the thickness is about the monoatomic layer level. If a specific thickness of the seed layer 3 is mentioned, it is preferable that the thickness be 0.1 nm or more and 0.3 nm or less.

なお、アミノシラン系ガスとしては1価のアミノシラン系ガス、例えば、DIPAS(ジイソプロピルアミノシラン)が良い。
さらに、アミノシランは分解させないで、例えば、下地2上に、吸着させるようにすることが良い。例えば、DIPASは450℃以上で熱分解する。アミノシランが熱分解されると、成膜される膜中に炭素(C)、窒素(N)などの不純物が巻き込まれてしまうことがある。アミノシランは分解させずに、例えば、下地2上に吸着させるようにすることで、成膜される膜中に不純物が巻き込まれてしまう事情を抑制できる、という利点を得ることができる。
The aminosilane-based gas is preferably a monovalent aminosilane-based gas, for example, DIPAS (diisopropylaminosilane).
Furthermore, it is preferable that the aminosilane is adsorbed on the base 2 without being decomposed. For example, DIPAS thermally decomposes at 450 ° C. or higher. When aminosilane is thermally decomposed, impurities such as carbon (C) and nitrogen (N) may be involved in the film to be formed. For example, by allowing aminosilane to be adsorbed on the base 2 without being decomposed, it is possible to obtain an advantage that the situation in which impurities are involved in the film to be formed can be suppressed.

また、アモルファスシリコン膜4の厚さは、上記一実施形態の開示から、50nm以上100nm以下であることが好ましいが、例えば、50nm以下100nm以上の範囲の厚さとすることも可能である。   In addition, the thickness of the amorphous silicon film 4 is preferably 50 nm or more and 100 nm or less from the disclosure of the above-described embodiment, but may be a thickness in the range of 50 nm or less and 100 nm or more, for example.

また、上記一実施形態においては、アミノ基を含まないシラン系ガスとして、
Si2m+2(ただし、mは3以上の自然数)の式で表されるシリコンの水素化物、及びSi2n(ただし、nは3以上の自然数)の式で表されるシリコンの水素化物の、いわゆる高次シランを例示した。
In the one embodiment, as the silane-based gas not containing an amino group,
Si hydride represented by the formula Si m H 2m + 2 (where m is a natural number of 3 or more) and hydride of silicon represented by the formula Si n H 2n (where n is a natural number of 3 or more) The so-called higher order silane was exemplified.

高次シランとしては、例えば、Si2m+2(ただし、mは3以上の自然数)の式で表されるシリコンの水素化物が、
トリシラン(Si
テトラシラン(Si10
ペンタシラン(Si12
ヘキサシラン(Si14
ヘプタシラン(Si16
の少なくとも一つから選ばれることが良い。
As the higher order silane, for example, a hydride of silicon represented by a formula of Si m H 2m + 2 (where m is a natural number of 3 or more),
Trisilane (Si 3 H 8 )
Tetrasilane (Si 4 H 10 )
Pentasilane (Si 5 H 12 )
Hexasilane (Si 6 H 14 )
Heptasilane (Si 7 H 16 )
It is good to be selected from at least one of the following.

また、例えば、Si2n(ただし、nは3以上の自然数)の式で表されるシリコンの水素化物が、
シクロトリシラン(Si
シクロテトラシラン(Si
シクロペンタシラン(Si10
シクロヘキサシラン(Si12
シクロヘプタシラン(Si14
の少なくとも一つから選ばれることが良い。
Further, for example, a hydride of silicon represented by a formula of Si n H 2n (where n is a natural number of 3 or more)
Cyclotrisilane (Si 3 H 6 )
Cyclotetrasilane (Si 4 H 8 )
Cyclopentasilane (Si 5 H 10 )
Cyclohexasilane (Si 6 H 12 )
Cycloheptasilane (Si 7 H 14 )
It is good to be selected from at least one of the following.

さらに、アミノシラン系ガスとアミノ基を含まないシラン系ガス(シリコンソース)との組み合わせを考慮した場合には、アミノシラン系ガスが熱分解する温度の近辺で熱分解しやすいモノシラン(SiH)、ジシラン(Si)が良い。
その他、この発明はその要旨を逸脱しない範囲で様々に変形することができる。
Furthermore, when considering the combination of an aminosilane-based gas and a silane-based gas (silicon source) that does not contain an amino group, monosilane (SiH 4 ), disilane that is easily thermally decomposed near the temperature at which the aminosilane-based gas is thermally decomposed (Si 2 H 6 ) is preferable.
In addition, the present invention can be variously modified without departing from the gist thereof.

1…シリコン基板、2…下地、3…シード層、4…アモルファスシリコン膜。   DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 2 ... Base | substrate, 3 ... Seed layer, 4 ... Amorphous silicon film.

Claims (15)

下地上にアモルファスシリコン膜を含む膜を成膜する成膜方法であって、
(1) 前記下地を加熱し、前記加熱した下地にアミノシラン系ガスを流し、前記下地表面にシード層を形成する工程と、
(2) 前記下地を加熱し、前記加熱した下地表面のシード層にアミノ基を含まないシラン系ガスを供給し、前記アミノ基を含まないシラン系ガスを熱分解させることで、前記シード層上にアモルファスシリコン膜を形成する工程と、
を備え、前記アミノシラン系ガスのアミノシランは熱分解させないで、前記下地上に吸着させることを特徴とするアモルファスシリコン膜の成膜方法。
A film forming method for forming a film including an amorphous silicon film on the ground,
(1) heating the base, flowing an aminosilane-based gas over the heated base, and forming a seed layer on the base surface;
(2) heating the base, supplying a silane-based gas not containing an amino group to the seed layer on the heated base surface, and thermally decomposing the silane-based gas not containing the amino group; Forming an amorphous silicon film on the substrate,
A method for forming an amorphous silicon film, wherein the aminosilane of the aminosilane-based gas is adsorbed on the base without being thermally decomposed.
前記(1)工程における前記下地の加熱温度が、前記(2)工程における前記下地の加熱温度よりも低く、
前記(1)工程における前記シード層を形成するための処理時間が、前記(2)工程における前記アモルファスシリコン膜を形成するための処理時間よりも短いことを特徴とする請求項1に記載のアモルファスシリコン膜の成膜方法。
The heating temperature of the base in the step (1) is lower than the heating temperature of the base in the step (2),
2. The amorphous state according to claim 1, wherein a processing time for forming the seed layer in the step (1) is shorter than a processing time for forming the amorphous silicon film in the step (2). A method for forming a silicon film.
前記シード層の厚さが、0.1nm以上0.3nm以下であることを特徴とする請求項1又は請求項2に記載のアモルファスシリコン膜の成膜方法。   3. The method for forming an amorphous silicon film according to claim 1, wherein the seed layer has a thickness of 0.1 nm to 0.3 nm. 前記アモルファスシリコン膜の厚さが50nm以上100nm以下であることを特徴とする請求項3に記載のアモルファスシリコン膜の成膜方法。   The method for forming an amorphous silicon film according to claim 3, wherein the amorphous silicon film has a thickness of 50 nm to 100 nm. 前記アミノシラン系ガスが、
BAS(ブチルアミノシラン)
BTBAS(ビスターシャリブチルアミノシラン)
DMAS(ジメチルアミノシラン)
BDMAS(ビスジメチルアミノシラン)
TDMAS(トリスジメチルアミノシラン)
DEAS(ジエチルアミノシラン)
BDEAS(ビスジエチルアミノシラン)
DPAS(ジプロピルアミノシラン)、及び
DIPAS(ジイソプロピルアミノシラン)
の少なくとも一つを含むガスから選ばれ、
前記アミノ基を含まないシラン系ガスが、
SiH
Si
Si2m+2(ただし、mは3以上の自然数)の式で表されるシリコンの水素化物、及び
Si2n(ただし、nは3以上の自然数)の式で表されるシリコンの水素化物
の少なくとも一つを含むガスから選ばれることを特徴とする請求項1から請求項4のいずれか一項に記載のアモルファスシリコン膜の成膜方法。
The aminosilane-based gas is
BAS (Butylaminosilane)
BTBAS (Bicter Shaftybutylaminosilane)
DMAS (dimethylaminosilane)
BDMAS (Bisdimethylaminosilane)
TDMAS (Trisdimethylaminosilane)
DEAS (diethylaminosilane)
BDEAS (Bisdiethylaminosilane)
DPAS (dipropylaminosilane) and DIPAS (diisopropylaminosilane)
Selected from gases containing at least one of
The silane-based gas containing no amino group is
SiH 4
Si 2 H 6
Si hydride represented by the formula Si m H 2m + 2 (where m is a natural number of 3 or more), and hydride of silicon represented by the formula Si n H 2n (where n is a natural number of 3 or more) The method for forming an amorphous silicon film according to claim 1, wherein the film is selected from a gas containing at least one of the following.
前記アミノシラン系ガスが、
DIPAS(ジイソプロピルアミノシラン)
であり、
前記アミノ基を含まないシラン系ガスが、
SiH
Si
のいずれか一つから選ばれることを特徴とする請求項1から請求項4のいずれか一項に記載のアモルファスシリコン膜の成膜方法。
The aminosilane-based gas is
DIPAS (Diisopropylaminosilane)
And
The silane-based gas containing no amino group is
SiH 4
Si 2 H 6
5. The method for forming an amorphous silicon film according to claim 1, wherein the film is selected from any one of the following.
前記アミノシラン系ガスが、
TDMAS(トリスジメチルアミノシラン)
DEAS(ジエチルアミノシラン)
のいずれか一つから選ばれ、
前記アミノ基を含まないシラン系ガスが、
SiH
Si
のいずれか一つから選ばれることを特徴とする請求項1から請求項4のいずれか一項に記載のアモルファスシリコン膜の成膜方法。
The aminosilane-based gas is
TDMAS (Trisdimethylaminosilane)
DEAS (diethylaminosilane)
Selected from one of
The silane-based gas containing no amino group is
SiH 4
Si 2 H 6
5. The method for forming an amorphous silicon film according to claim 1, wherein the film is selected from any one of the following.
前記Si2m+2(ただし、mは3以上の自然数)の式で表されるシリコンの水素化物が、
トリシラン(Si
テトラシラン(Si10
ペンタシラン(Si12
ヘキサシラン(Si14
ヘプタシラン(Si16
の少なくとも一つから選ばれ、
前記Si2n(ただし、nは3以上の自然数)の式で表されるシリコンの水素化物が、
シクロトリシラン(Si
シクロテトラシラン(Si
シクロペンタシラン(Si10
シクロヘキサシラン(Si12
シクロヘプタシラン(Si14
の少なくともいずれか一つから選ばれることを特徴とする請求項5に記載のアモルファスシリコン膜の成膜方法。
A silicon hydride represented by the formula of Si m H 2m + 2 (where m is a natural number of 3 or more),
Trisilane (Si 3 H 8 )
Tetrasilane (Si 4 H 10 )
Pentasilane (Si 5 H 12 )
Hexasilane (Si 6 H 14 )
Heptasilane (Si 7 H 16 )
Selected from at least one of
A silicon hydride represented by the formula of Si n H 2n (where n is a natural number of 3 or more) is:
Cyclotrisilane (Si 3 H 6 )
Cyclotetrasilane (Si 4 H 8 )
Cyclopentasilane (Si 5 H 10 )
Cyclohexasilane (Si 6 H 12 )
Cycloheptasilane (Si 7 H 14 )
The method for forming an amorphous silicon film according to claim 5, wherein the film is selected from at least one of the following.
前記シード層の厚さは、単原子層レベルの厚さであることを特徴とする請求項1から請求項8のいずれか一項に記載のアモルファスシリコン膜の成膜方法。   9. The method for forming an amorphous silicon film according to claim 1, wherein the thickness of the seed layer is a monoatomic layer level. 10. 前記下地は、シリコン酸化膜又はシリコン窒化膜を含むことを特徴とする請求項1から請求項9のいずれか一項に記載のアモルファスシリコン膜の成膜方法。   The method for forming an amorphous silicon film according to claim 1, wherein the underlayer includes a silicon oxide film or a silicon nitride film. 前記アモルファスシリコン膜の成膜方法が、半導体装置の製造プロセスに用いられることを特徴とする請求項1から請求項10のいずれか一項に記載のアモルファスシリコン膜の成膜方法。   The method for forming an amorphous silicon film according to claim 1, wherein the method for forming an amorphous silicon film is used in a manufacturing process of a semiconductor device. 前記アモルファスシリコン膜が、前記半導体装置内部のコンタクトホール及び/又はラインの埋め込みに使用されることを特徴とする請求項11に記載のアモルファスシリコン膜の成膜方法。   12. The method of forming an amorphous silicon film according to claim 11, wherein the amorphous silicon film is used for embedding contact holes and / or lines inside the semiconductor device. 下地上にアモルファスシリコン膜を成膜する成膜装置であって、
前記アモルファスシリコン膜が形成される下地を有した被処理体を収容する処理室と、
前記処理室内に、処理に使用するガスを供給する処理ガス供給機構と、
前記処理室内に収容された前記被処理体を加熱する加熱装置と、
前記処理室内を排気する排気機構と、
前記処理ガス供給機構、前記加熱装置、及び前記排気機構を制御するコントローラと、を具備し、
前記コントローラが、請求項1から請求項12のいずれか一項に記載されたアモルファスシリコン膜の成膜方法が実施されるように前記処理ガス供給機構、前記加熱装置、及び前記排気機構を制御することを特徴とする成膜装置。
A film forming apparatus for forming an amorphous silicon film on the ground,
A processing chamber containing a target object having a base on which the amorphous silicon film is formed;
A processing gas supply mechanism for supplying a gas used for processing into the processing chamber;
A heating device for heating the object to be processed accommodated in the processing chamber;
An exhaust mechanism for exhausting the processing chamber;
A controller for controlling the processing gas supply mechanism, the heating device, and the exhaust mechanism,
The controller controls the processing gas supply mechanism, the heating device, and the exhaust mechanism so that the amorphous silicon film forming method according to any one of claims 1 to 12 is performed. A film forming apparatus.
前記処理室に前記被処理体を複数収容することを特徴とする請求項13に記載の成膜装置。   The film forming apparatus according to claim 13, wherein a plurality of the objects to be processed are accommodated in the processing chamber. 前記複数の被処理体は、被処理体ボートに多段に載置された状態で、前記処理室内に収容されることを特徴とする請求項14に記載の成膜装置。   The film forming apparatus according to claim 14, wherein the plurality of objects to be processed are accommodated in the processing chamber in a state where the plurality of objects to be processed are mounted in multiple stages on the object to be processed boat.
JP2012084169A 2010-04-27 2012-04-02 Method and apparatus for forming amorphous silicon film Active JP5337269B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012084169A JP5337269B2 (en) 2010-04-27 2012-04-02 Method and apparatus for forming amorphous silicon film

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010102405 2010-04-27
JP2010102405 2010-04-27
JP2012084169A JP5337269B2 (en) 2010-04-27 2012-04-02 Method and apparatus for forming amorphous silicon film

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011044014A Division JP4967066B2 (en) 2010-04-27 2011-03-01 Method and apparatus for forming amorphous silicon film

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013160965A Division JP5635164B2 (en) 2010-04-27 2013-08-02 Film forming method and film forming apparatus

Publications (2)

Publication Number Publication Date
JP2012147016A JP2012147016A (en) 2012-08-02
JP5337269B2 true JP5337269B2 (en) 2013-11-06

Family

ID=46675752

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2012084169A Active JP5337269B2 (en) 2010-04-27 2012-04-02 Method and apparatus for forming amorphous silicon film
JP2012084170A Active JP5330562B2 (en) 2010-04-27 2012-04-02 Deposition equipment
JP2012084171A Active JP5373143B2 (en) 2010-04-27 2012-04-02 Method for manufacturing semiconductor device and method for filling contact hole and / or line
JP2012084172A Active JP5330563B2 (en) 2010-04-27 2012-04-02 Deposition equipment
JP2012084168A Active JP5373142B2 (en) 2010-04-27 2012-04-02 Method and apparatus for forming amorphous silicon film
JP2013160965A Active JP5635164B2 (en) 2010-04-27 2013-08-02 Film forming method and film forming apparatus
JP2014158469A Active JP5827384B2 (en) 2010-04-27 2014-08-04 Method and apparatus for forming amorphous silicon film

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2012084170A Active JP5330562B2 (en) 2010-04-27 2012-04-02 Deposition equipment
JP2012084171A Active JP5373143B2 (en) 2010-04-27 2012-04-02 Method for manufacturing semiconductor device and method for filling contact hole and / or line
JP2012084172A Active JP5330563B2 (en) 2010-04-27 2012-04-02 Deposition equipment
JP2012084168A Active JP5373142B2 (en) 2010-04-27 2012-04-02 Method and apparatus for forming amorphous silicon film
JP2013160965A Active JP5635164B2 (en) 2010-04-27 2013-08-02 Film forming method and film forming apparatus
JP2014158469A Active JP5827384B2 (en) 2010-04-27 2014-08-04 Method and apparatus for forming amorphous silicon film

Country Status (1)

Country Link
JP (7) JP5337269B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105324997B (en) 2013-06-17 2018-06-29 杜比实验室特许公司 For enhancing the adaptive shaping of the hierarchical coding of dynamic range signal
JP6082712B2 (en) 2013-07-31 2017-02-15 東京エレクトロン株式会社 Silicon film forming method and thin film forming method
US9915001B2 (en) * 2014-09-03 2018-03-13 Silcotek Corp. Chemical vapor deposition process and coated article
US10876206B2 (en) 2015-09-01 2020-12-29 Silcotek Corp. Thermal chemical vapor deposition coating
JP6613213B2 (en) 2016-07-26 2019-11-27 株式会社Kokusai Electric Semiconductor device manufacturing method, substrate processing apparatus, and program
US11161324B2 (en) 2017-09-13 2021-11-02 Silcotek Corp. Corrosion-resistant coated article and thermal chemical vapor deposition coating process
JP7018849B2 (en) 2018-08-17 2022-02-14 東京エレクトロン株式会社 Film formation method and film formation equipment
WO2020252306A1 (en) 2019-06-14 2020-12-17 Silcotek Corp. Nano-wire growth

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0427116A (en) * 1990-05-23 1992-01-30 Fujitsu Ltd Method of forming semiconductor heterojunction
JP3181357B2 (en) * 1991-08-19 2001-07-03 株式会社東芝 Method for forming semiconductor thin film and method for manufacturing semiconductor device
JP3194256B2 (en) * 1991-11-14 2001-07-30 富士通株式会社 Film growth method and film growth apparatus
JP3157280B2 (en) * 1992-05-27 2001-04-16 三洋電機株式会社 Method for manufacturing semiconductor device
JP2685028B2 (en) * 1995-05-31 1997-12-03 日本電気株式会社 Method for manufacturing semiconductor device
US5856236A (en) * 1996-06-14 1999-01-05 Micron Technology, Inc. Method of depositing a smooth conformal aluminum film on a refractory metal nitride layer
US6808986B2 (en) * 2002-08-30 2004-10-26 Freescale Semiconductor, Inc. Method of forming nanocrystals in a memory device
JP4655578B2 (en) * 2003-10-20 2011-03-23 東京エレクトロン株式会社 Film forming apparatus and film forming method
US7273818B2 (en) * 2003-10-20 2007-09-25 Tokyo Electron Limited Film formation method and apparatus for semiconductor process
US7601652B2 (en) * 2005-06-21 2009-10-13 Applied Materials, Inc. Method for treating substrates and films with photoexcitation
JP5495847B2 (en) * 2010-02-24 2014-05-21 株式会社日立国際電気 Semiconductor device manufacturing method, substrate processing apparatus, and substrate processing method
JP2011216784A (en) * 2010-04-01 2011-10-27 Hitachi Kokusai Electric Inc Method of manufacturing semiconductor device and substrate processing apparatus
JP4967066B2 (en) * 2010-04-27 2012-07-04 東京エレクトロン株式会社 Method and apparatus for forming amorphous silicon film

Also Published As

Publication number Publication date
JP2014003308A (en) 2014-01-09
JP5373142B2 (en) 2013-12-18
JP2012147016A (en) 2012-08-02
JP5330562B2 (en) 2013-10-30
JP5827384B2 (en) 2015-12-02
JP5330563B2 (en) 2013-10-30
JP2012147018A (en) 2012-08-02
JP2014222777A (en) 2014-11-27
JP2012178572A (en) 2012-09-13
JP5373143B2 (en) 2013-12-18
JP2012138627A (en) 2012-07-19
JP2012147017A (en) 2012-08-02
JP5635164B2 (en) 2014-12-03

Similar Documents

Publication Publication Date Title
JP4967066B2 (en) Method and apparatus for forming amorphous silicon film
JP5514162B2 (en) Method and apparatus for forming amorphous silicon film
JP5337269B2 (en) Method and apparatus for forming amorphous silicon film
KR101672081B1 (en) Silicon film forming method and apparatus
JP2016040794A (en) Method and device for germanium film formation
JP6010161B2 (en) Method and apparatus for forming amorphous silicon film
JP5710819B2 (en) Method and apparatus for forming amorphous silicon film

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130802

R150 Certificate of patent or registration of utility model

Ref document number: 5337269

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250