JP5332468B2 - Receiver circuit - Google Patents

Receiver circuit Download PDF

Info

Publication number
JP5332468B2
JP5332468B2 JP2008256194A JP2008256194A JP5332468B2 JP 5332468 B2 JP5332468 B2 JP 5332468B2 JP 2008256194 A JP2008256194 A JP 2008256194A JP 2008256194 A JP2008256194 A JP 2008256194A JP 5332468 B2 JP5332468 B2 JP 5332468B2
Authority
JP
Japan
Prior art keywords
gain
matching circuit
matching
signal
receiving circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008256194A
Other languages
Japanese (ja)
Other versions
JP2010087954A (en
Inventor
俊一 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008256194A priority Critical patent/JP5332468B2/en
Publication of JP2010087954A publication Critical patent/JP2010087954A/en
Application granted granted Critical
Publication of JP5332468B2 publication Critical patent/JP5332468B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

本発明は、無線携帯端末などの通信装置に係り、特にインピーダンスマッチング切り替え機能を備えた受信回路に関するものである。   The present invention relates to a communication device such as a wireless portable terminal, and more particularly to a receiving circuit having an impedance matching switching function.

無線携帯端末などの通信装置の受信回路では、アンテナで受信したRF(Radio Frequency)信号を増幅し、後段の混合回路等へRF信号を出力するが、受信電界強度が大きい場合、後段の回路が飽和してしまう可能性がある。一方、受信電界強度が小さい場合、十分なレベルのRF信号が得られない可能性がある。そこで、受信回路では、ゲインが可変な増幅器を用い、受信電界強度の大小に応じて増幅器のゲインを制御するようにしている。   In a receiving circuit of a communication device such as a wireless portable terminal, an RF (Radio Frequency) signal received by an antenna is amplified and an RF signal is output to a subsequent mixing circuit or the like. There is a possibility of saturation. On the other hand, when the received electric field strength is small, there is a possibility that a sufficient level of RF signal cannot be obtained. Therefore, in the receiving circuit, an amplifier having a variable gain is used, and the gain of the amplifier is controlled according to the magnitude of the received electric field intensity.

図8に特許文献1、特許文献2に開示された受信回路の増幅器部分の構成を示す。図8において、1000は入力側整合部、1001はゲインが可変な増幅器、1002は出力側整合部、1003は制御部である。図示しないアンテナで受信された受信信号は、入力側整合部1000に入力される。入力側整合部1000は、入力側インピーダンス整合を最適な値にする。ここで、入力側インピーダンス整合は、増幅器1001より出力される出力信号の電力に応じて制御部1003より出力される入力側整合制御信号によって制御される。   FIG. 8 shows the configuration of the amplifier portion of the receiving circuit disclosed in Patent Document 1 and Patent Document 2. In FIG. 8, 1000 is an input side matching unit, 1001 is an amplifier with variable gain, 1002 is an output side matching unit, and 1003 is a control unit. A received signal received by an antenna (not shown) is input to the input matching unit 1000. The input side matching unit 1000 sets the input side impedance matching to an optimum value. Here, the input side impedance matching is controlled by the input side matching control signal output from the control unit 1003 in accordance with the power of the output signal output from the amplifier 1001.

入力側の整合を施された受信信号は、制御部1003より出力されるゲイン制御信号に応じたゲインで増幅器1001により増幅され、出力側整合部1002に出力される。出力側整合部1002は、出力側インピーダンス整合を最適な値にする。ここで、出力側インピーダンス整合は、入力側インピーダンス整合と同じく、増幅器1001より出力される出力信号の電力に応じて制御部1003より出力される出力側整合制御信号によって制御される。   The received signal subjected to the input side matching is amplified by the amplifier 1001 with a gain corresponding to the gain control signal output from the control unit 1003, and is output to the output side matching unit 1002. The output side matching unit 1002 sets the output side impedance matching to an optimum value. Here, the output-side impedance matching is controlled by the output-side matching control signal output from the control unit 1003 in accordance with the power of the output signal output from the amplifier 1001, similarly to the input-side impedance matching.

入力側整合部1000および出力側整合部1002は、それぞれバリキャップコンデンサや可変コイルから構成される。制御部1003は、入力側整合部1000に対して入力側整合制御信号を出力する。この制御信号に応じて、入力側整合部1000のバリキャップコンデンサの容量値や可変コイルのインダクタンス値が変化し、入力側インピーダンス整合が最適となるように制御される。同様に、制御部1003は、出力側整合部1002に対して出力側整合制御信号を出力する。この制御信号に応じて、出力側整合部1002のバリキャップコンデンサの容量値や可変コイルのインダクタンス値が変化し、出力側インピーダンス整合が最適となるように制御される。   The input side matching unit 1000 and the output side matching unit 1002 are each composed of a varicap capacitor and a variable coil. The control unit 1003 outputs an input side matching control signal to the input side matching unit 1000. In accordance with this control signal, the capacitance value of the varicap capacitor of the input side matching unit 1000 and the inductance value of the variable coil change, and the input side impedance matching is controlled to be optimum. Similarly, the control unit 1003 outputs an output side matching control signal to the output side matching unit 1002. In accordance with this control signal, the capacitance value of the varicap capacitor of the output side matching unit 1002 and the inductance value of the variable coil are changed so that the output side impedance matching is optimized.

増幅器1001は、ゲイン制御信号に応じたゲインの変化に伴って入力インピーダンスが変化する。増幅器1001の入力インピーダンスが変化すると、入力側整合部1000の入力端子に接続されているバンドパスフィルタ(不図示)の周波数特性が入力インピーダンスの変化の影響を受けて変動してしまうが、図8の構成によれば、増幅器1001の出力信号の電力に応じて入力インピーダンス整合を調整するため、入力側整合部1000の入力端子から見た増幅器側の入力インピーダンスを一定にすることができるので、バンドパスフィルタの周波数特性の変動を抑制することができる。   The input impedance of the amplifier 1001 changes as the gain changes according to the gain control signal. When the input impedance of the amplifier 1001 changes, the frequency characteristics of a band-pass filter (not shown) connected to the input terminal of the input side matching unit 1000 fluctuate due to the influence of the input impedance change. Since the input impedance matching is adjusted according to the power of the output signal of the amplifier 1001, the input impedance on the amplifier side viewed from the input terminal of the input side matching unit 1000 can be made constant. Variations in the frequency characteristics of the pass filter can be suppressed.

特開2002−217660号公報JP 2002-217660 A 特開2000−323944号公報JP 2000-323944 A

しかしながら、特許文献1、特許文献2に開示された受信回路では、増幅器のゲインが連続的に変化するため、複数のゲイン状態においてそれぞれ受信回路の特性を調整しなければならず、製造工程における調整ポイント数が増えるという問題点があった。すなわち、特許文献1、特許文献2に開示された受信回路では、増幅器のゲインを変化させながら、各ゲインの状態において調整を行う必要がある。   However, in the receiving circuits disclosed in Patent Document 1 and Patent Document 2, the gain of the amplifier continuously changes. Therefore, the characteristics of the receiving circuit must be adjusted in each of a plurality of gain states. There was a problem that the number of points increased. That is, in the receiving circuits disclosed in Patent Document 1 and Patent Document 2, it is necessary to perform adjustment in each gain state while changing the gain of the amplifier.

本発明は、上記課題を解決するためになされたもので、調整ポイント数を削減し、製造工程における調整を容易にすることができる受信回路を提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a receiving circuit that can reduce the number of adjustment points and facilitate adjustment in the manufacturing process.

本発明の受信回路は、整合定数の切り替えが可能で、アンテナで受信された受信信号が入力される整合回路と、前記整合回路の入力側に設けられたバンドパスフィルタと、2段階のゲインの切り替えが可能で、前記整合回路の出力信号を増幅する第1の増幅手段と、この第1の増幅手段の出力信号をベースバンド周波数の信号に変換する変換手段と、連続的なゲインの切り替えが可能で、前記変換手段の出力信号を増幅する第2の増幅手段と、この第2の増幅手段の出力信号が予め規定された所望のレベルになるようにゲインを指定する設定ゲイン値を前記第2の増幅手段に出力すると共に、受信電界強度が所定の閾値以下のときは第1のゲインで動作させるゲイン切り替え信号を前記第1の増幅手段に出力し、受信電界強度が前記閾値を超えるときは前記第1のゲインよりも小さい第2のゲインで動作させるゲイン切り替え信号を前記第1の増幅手段に出力するゲイン制御手段と、前記第1の増幅手段が前記第2のゲインで動作しているときの、前記整合回路を含めた前記第1の増幅手段の入力インピーダンスが、前記第1の増幅手段が前記第1のゲインで動作しているときの、前記整合回路を含めた前記第1の増幅手段の入力インピーダンスに一致するように、前記整合回路の整合定数を切り替える整合回路制御手段と、前記バンドパスフィルタの周波数特性によるゲイン変動を補正する第1の補正データが格納された補正テーブルと、前記第1の補正データに基づいて、受信回路の周波数特性が所望の特性になるように前記設定ゲイン値を補正するゲイン補正手段とを備え、前記整合回路制御手段は、前記ゲイン切り替え信号に応じて、前記第1のゲインに対応する制御電圧と前記第2のゲインに対応する制御電圧のいずれかを前記整合回路に出力すると共に、外部から入力される温度測定値が示す周囲温度に基づいて、前記整合回路の整合定数が所望の値になるように前記制御電圧を補正することを特徴とするものである。 The receiving circuit of the present invention is capable of switching matching constants, a matching circuit to which a received signal received by an antenna is input, a band-pass filter provided on the input side of the matching circuit, and a two-stage gain. A first amplifying means for amplifying the output signal of the matching circuit, a converting means for converting the output signal of the first amplifying means into a signal of a baseband frequency, and continuous gain switching. A second amplifying means for amplifying the output signal of the converting means, and a set gain value for designating a gain so that the output signal of the second amplifying means has a predetermined desired level. And a gain switching signal for operating at a first gain when the received electric field strength is less than or equal to a predetermined threshold value is output to the first amplifying device, and the received electric field strength exceeds the threshold value. A gain control means for outputting to the first amplifying means a gain switching signal for operating with a second gain smaller than the first gain, and the first amplifying means for operating with the second gain. The input impedance of the first amplifying means including the matching circuit when the first amplifying means is operating at the first gain when the first amplifying means is operating at the first gain. Matching circuit control means for switching the matching constant of the matching circuit so as to match the input impedance of the first amplifying means, and first correction data for correcting gain fluctuations due to frequency characteristics of the bandpass filter are stored. A correction table; and gain correction means for correcting the set gain value so that the frequency characteristic of the receiving circuit becomes a desired characteristic based on the first correction data; The matching circuit control means outputs either the control voltage corresponding to the first gain or the control voltage corresponding to the second gain to the matching circuit in response to the gain switching signal, and from the outside The control voltage is corrected based on the ambient temperature indicated by the input temperature measurement value so that the matching constant of the matching circuit becomes a desired value .

本発明によれば、整合回路制御手段がゲイン切り替え信号に応じて整合回路の整合定数を変化させることにより、整合回路の入力ポートから見たときの、整合回路を含む第1の増幅手段の入力インピーダンスを第1の増幅手段のゲイン状態に関係なく一定にすることができるので、整合回路の入力側に存在するバンドパスフィルタと第1の増幅手段との整合が常に最適な状態になるようにすることができ、受信回路の周波数特性が変動しないようにすることができる。本発明では、第1の増幅手段のゲインの切り替えを2段階とし、さらに第2の増幅手段では連続的なゲインの切り替えを可能にすることにより、受信回路全体として連続的なゲインの切り替えを可能にしている。そして、本発明では、第1の増幅手段のゲイン切り替えによる第1の増幅手段の入力インピーダンス変動(受信回路の周波数特性変動)を整合回路の整合定数の切り替えによって抑え、さらに第1の増幅手段のゲインの切り替えを2段階としているため、製造工程においては第1の増幅手段が第1のゲイン状態のときのみ調整を実施すればよく、受信回路の調整工程を短縮することができる。   According to the present invention, the matching circuit control means changes the matching constant of the matching circuit in accordance with the gain switching signal, so that the input of the first amplifying means including the matching circuit when viewed from the input port of the matching circuit. Since the impedance can be made constant regardless of the gain state of the first amplifying means, the matching between the band-pass filter existing on the input side of the matching circuit and the first amplifying means is always in an optimum state. It is possible to prevent the frequency characteristics of the receiving circuit from fluctuating. In the present invention, the gain of the first amplifying means can be switched in two stages, and the gain can be continuously switched in the second amplifying means, thereby enabling continuous gain switching in the entire receiving circuit. I have to. In the present invention, the input impedance fluctuation (frequency characteristic fluctuation of the receiving circuit) of the first amplifying means due to the gain switching of the first amplifying means is suppressed by switching the matching constant of the matching circuit, and further, Since the gain switching is performed in two stages, adjustment only needs to be performed when the first amplifying means is in the first gain state in the manufacturing process, and the adjustment process of the receiving circuit can be shortened.

[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して詳細に説明する。図1は本発明の第1の実施の形態に係る受信回路の構成例を示すブロック図である。
図1を参照すると、本実施の形態の受信回路100は、受信帯域外の妨害波を除去するBPF(BPF:Band pass filter)101と、LNA(Low Noise Amplifier)104と、LNA104のインピーダンス整合回路102と、整合回路制御部103と、ミキサ105と、周波数シンセサイザ106と、プログラマブルゲインアンプ(PGA:Programmable Gain Amplifier)110と、ゲイン制御部107と、アンテナ113とからなる。ミキサ105と周波数シンセサイザ106とは、RF信号をベースバンド周波数の信号に変換する変換手段を構成している。
[First Embodiment]
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing a configuration example of a receiving circuit according to the first embodiment of the present invention.
Referring to FIG. 1, a receiving circuit 100 according to the present embodiment includes a BPF (BPF: Band Pass Filter) 101, an LNA (Low Noise Amplifier) 104, and an impedance matching circuit for the LNA 104. 102, a matching circuit control unit 103, a mixer 105, a frequency synthesizer 106, a programmable gain amplifier (PGA) 110, a gain control unit 107, and an antenna 113. The mixer 105 and the frequency synthesizer 106 constitute conversion means for converting an RF signal into a baseband frequency signal.

図1に示した構成要素は、それぞれ概略つぎのように動作する。BPF101は、アンテナ113で受信されたRF信号から受信帯域外の妨害波を除去する。
LNA104は、BPF101から整合回路102を介して入力されるRF信号を増幅する。LNA104は、HighゲインとLowゲインの少なくとも2段階のゲインが切り替え可能な構成となっている。
The components shown in FIG. 1 generally operate as follows. The BPF 101 removes interference waves outside the reception band from the RF signal received by the antenna 113.
The LNA 104 amplifies the RF signal input from the BPF 101 via the matching circuit 102. The LNA 104 is configured to be able to switch between at least two stages of gains: a high gain and a low gain.

整合回路102は、複数の集中定数素子からなる回路であり、集中定数素子として印加電圧によって容量あるいはインダクタンス値が変化する可変素子を含む。
整合回路制御部103は、可変素子1021の定数を変化させるため、ゲイン制御部107から出力されるLNAゲイン切り替え信号に応じてH/Lいずれかの制御電圧を出力する。H/Lどちらのレベルを出力するかは、任意に設定できるようにしてもよい。
The matching circuit 102 is a circuit composed of a plurality of lumped constant elements, and includes a variable element whose capacitance or inductance value varies depending on the applied voltage as the lumped constant element.
The matching circuit control unit 103 outputs a control voltage of either H / L according to the LNA gain switching signal output from the gain control unit 107 in order to change the constant of the variable element 1021. Which level of H / L is to be output may be arbitrarily set.

周波数シンセサイザ106は、ローカル信号を生成して出力する。ミキサ105は、LNA104から出力されたRF信号を、周波数シンセサイザ106から出力されたローカル信号と乗算してベースバンド周波数の信号に変換する。
PGA110は、ミキサ105の出力信号を所望の振幅レベルまで増幅し、IQ信号として出力する。
The frequency synthesizer 106 generates and outputs a local signal. The mixer 105 multiplies the RF signal output from the LNA 104 with the local signal output from the frequency synthesizer 106 to convert the signal to a baseband frequency signal.
The PGA 110 amplifies the output signal of the mixer 105 to a desired amplitude level and outputs it as an IQ signal.

ゲイン制御部107は、IQ信号のレベルが予め規定された所望のレベルになるようにPGA110のゲインを決定し、このゲインを指定する設定ゲイン値をPGA110に出力する。また、ゲイン制御部107は、アンテナ113における受信電界強度を計算する機能を備え、計算した受信電界強度に応じてLNAゲイン切り替え信号を整合回路制御部103とLNA104とに出力する。ゲイン制御部107は、受信電界強度が所定の閾値を超える強電界のときはLNA104をLowゲインで動作させるように制御し、受信電界強度が閾値以下のときはLNA104をHighゲインで動作させるように制御する。   The gain control unit 107 determines the gain of the PGA 110 so that the level of the IQ signal becomes a predetermined level that is defined in advance, and outputs a set gain value that specifies this gain to the PGA 110. The gain control unit 107 has a function of calculating the received electric field strength at the antenna 113 and outputs an LNA gain switching signal to the matching circuit control unit 103 and the LNA 104 according to the calculated received electric field strength. The gain control unit 107 controls the LNA 104 to operate at a low gain when the received electric field strength exceeds a predetermined threshold, and causes the LNA 104 to operate at a high gain when the received electric field strength is less than the threshold. Control.

次に、図1を参照して本発明の第1の実施の形態の動作について詳細に説明する。まず、受信電界強度がある閾値以下のとき、ゲイン制御部107は、LNAゲイン切り替え信号によりLNA104をHighゲイン状態とする。このLNAゲイン切り替え信号に応じて、整合回路制御部103は、Lレベルの制御電圧Vlを出力する。これにより、整合回路102は、LNA104のHighゲイン状態に対してマッチングが取れた状態になっている。このとき、BPF101の出力ポートから見たインピーダンスを第1のインピーダンスと呼ぶことにする。   Next, the operation of the first exemplary embodiment of the present invention will be described in detail with reference to FIG. First, when the received electric field strength is equal to or smaller than a certain threshold, the gain control unit 107 sets the LNA 104 to a high gain state by an LNA gain switching signal. In response to the LNA gain switching signal, the matching circuit control unit 103 outputs an L level control voltage Vl. As a result, the matching circuit 102 is in a state in which matching is achieved with respect to the high gain state of the LNA 104. At this time, the impedance viewed from the output port of the BPF 101 is referred to as a first impedance.

次に、受信電界強度がある閾値以上のとき、ゲイン制御部107は、LNAゲイン切り替え信号によりLNA104をLowゲイン状態とする。このLNAゲイン切り替え信号に応じて、整合回路制御部103は、Hレベルの制御電圧Vhを出力する。これにより、整合回路102は、LNA104のLowゲイン状態に対してマッチングが取れた状態になっている。このとき、BPF101の出力ポートから見たインピーダンスを第2のインピーダンスと呼ぶことにする。   Next, when the received electric field strength is greater than or equal to a certain threshold, the gain control unit 107 sets the LNA 104 to a low gain state by an LNA gain switching signal. In response to the LNA gain switching signal, the matching circuit control unit 103 outputs an H level control voltage Vh. As a result, the matching circuit 102 is in a state in which matching is achieved with respect to the low gain state of the LNA 104. At this time, the impedance viewed from the output port of the BPF 101 is referred to as a second impedance.

第2のインピーダンスは、整合回路102によって第1のインピーダンスに一致するように調整されるため、LNA104のゲインの切り替えにかかわらず、BPF101の周波数特性は安定したものとなる。   Since the second impedance is adjusted by the matching circuit 102 to match the first impedance, the frequency characteristics of the BPF 101 are stable regardless of the switching of the gain of the LNA 104.

LNA104の周波数特性は、High/Lowいずれのゲイン状態においてもBPF101の周波数特性に比べて十分広い帯域を持つように通常設計される。このため、受信回路100の周波数特性においてはBPF101の周波数特性が支配的となる。したがって、LNA104がHighゲイン状態のときに受信回路100を調整するだけで、LNA104のゲイン状態に関係なく十分な周波数補正効果を得ることができる。   The frequency characteristic of the LNA 104 is normally designed so as to have a sufficiently wide band as compared with the frequency characteristic of the BPF 101 in both high and low gain states. For this reason, the frequency characteristic of the BPF 101 is dominant in the frequency characteristic of the receiving circuit 100. Therefore, a sufficient frequency correction effect can be obtained regardless of the gain state of the LNA 104 only by adjusting the receiving circuit 100 when the LNA 104 is in the high gain state.

以上のように、本実施の形態では、整合回路制御部103がゲイン切り替え信号に応じて整合回路102の整合定数を変化させることにより、整合回路102の入力ポートから見たときの、整合回路102を含むLNA104の入力インピーダンスをLNA104のゲイン状態に関係なく一定にすることができる。本実施の形態では、LNA104のゲインの切り替えを2段階とし、さらにPGA110では連続的なゲインの切り替えを可能にすることにより、受信回路全体として連続的なゲインの切り替えを可能にしている。   As described above, in this embodiment, the matching circuit control unit 103 changes the matching constant of the matching circuit 102 according to the gain switching signal, so that the matching circuit 102 when viewed from the input port of the matching circuit 102 is used. Can be made constant regardless of the gain state of the LNA 104. In this embodiment, the gain switching of the LNA 104 is performed in two stages, and the PGA 110 allows continuous gain switching, thereby enabling continuous gain switching for the entire receiving circuit.

本実施の形態では、LNA104のゲイン切り替えによるLNA104の入力インピーダンス変動(受信回路の周波数特性変動)を整合回路102の整合定数の切り替えによって抑え、さらにLNA104のゲインの切り替えを2段階としているため、製造工程においてはLNA104がHighゲイン状態のときのみ調整を実施すればよく、受信回路の調整工程を短縮することができる。   In this embodiment, since the input impedance fluctuation (frequency characteristic fluctuation of the receiving circuit) of the LNA 104 due to the gain switching of the LNA 104 is suppressed by switching the matching constant of the matching circuit 102, and further, the switching of the gain of the LNA 104 is performed in two stages. In the process, adjustment only needs to be performed when the LNA 104 is in the high gain state, and the adjustment process of the receiving circuit can be shortened.

[第2の実施の形態]
以下、本発明の実施の形態について図面を参照して詳細に説明する。図2は本発明の第2の実施の形態に係る受信回路の構成例を示すブロック図であり、図1と同一の構成には同一の符号を付してある。本実施の形態は、第1の実施の形態をより具体的に説明するものである。
[Second Embodiment]
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 2 is a block diagram showing a configuration example of a receiving circuit according to the second embodiment of the present invention. The same components as those in FIG. In the present embodiment, the first embodiment will be described more specifically.

図2を参照すると、本実施の形態の受信回路100aは、BPF101と、LNA104と、整合回路102と、整合回路制御部103と、ミキサ105と、周波数シンセサイザ106と、ローパスフィルタ(LPF:Low pass filter)109と、PGA110と、ゲイン制御部107と、ゲイン補正部111と、レジスタ112と、補正テーブル114と、加算部108と、アンテナ113とからなる。   Referring to FIG. 2, the receiving circuit 100a of the present embodiment includes a BPF 101, an LNA 104, a matching circuit 102, a matching circuit control unit 103, a mixer 105, a frequency synthesizer 106, a low pass filter (LPF: Low pass). filter) 109, PGA 110, gain control unit 107, gain correction unit 111, register 112, correction table 114, addition unit 108, and antenna 113.

図2に示した構成要素は、それぞれ概略つぎのように動作する。第1の実施の形態と同様に、LNA104は、HighゲインとLowゲインの少なくとも2段階のゲインが切り替え可能な構成となっている。
図3はLNA104の構成の概略を示すブロック図である。LNA104は、RF信号を増幅するアンプ1040と、LNAゲイン切り替え信号に応じてアンプ1040への動作電流供給を制御する電流制御部1041と、LNAゲイン切り替え信号に応じて信号経路を切り替える信号経路切替手段となるスイッチ1042とを備えている。アンプ1040の電流制御は、例えばアンプ1040に電流を供給する電流源トランジスタを制御することによって実現することができる。スイッチ1042は、例えばトランジスタなどによって実現することができる。
The components shown in FIG. 2 generally operate as follows. Similar to the first embodiment, the LNA 104 is configured to be able to switch between at least two stages of gains: a high gain and a low gain.
FIG. 3 is a block diagram showing an outline of the configuration of the LNA 104. The LNA 104 includes an amplifier 1040 that amplifies the RF signal, a current control unit 1041 that controls supply of an operating current to the amplifier 1040 according to the LNA gain switching signal, and a signal path switching unit that switches the signal path according to the LNA gain switching signal. The switch 1042 is provided. The current control of the amplifier 1040 can be realized, for example, by controlling a current source transistor that supplies a current to the amplifier 1040. The switch 1042 can be realized by a transistor, for example.

電流制御部1041は、ゲイン制御部107から入力されるLNAゲイン切り替え信号がLowゲイン状態を指定しているときは、アンプ1040を流れる電流をオフにし、アンプ1040の動作を停止させる。スイッチ1042は、LNAゲイン切り替え信号がHighゲイン状態を指定しているときは、アンプ1040の出力を選択するが、LNAゲイン切り替え信号がLowゲイン状態を指定しているときは、整合回路102の出力を選択する。   When the LNA gain switching signal input from the gain control unit 107 specifies the low gain state, the current control unit 1041 turns off the current flowing through the amplifier 1040 and stops the operation of the amplifier 1040. The switch 1042 selects the output of the amplifier 1040 when the LNA gain switching signal designates the high gain state, but the output of the matching circuit 102 when the LNA gain switching signal designates the low gain state. Select.

これにより、Lowゲイン状態ではBPF101から整合回路102を介して入力される信号がアンプ1040をバイパスしてミキサ105に出力される。このように、信号経路を切り替えるため、ゲイン状態によってLNA104の入力インピーダンスは変動する。本実施の形態では、LNA104がLowゲイン状態のときはアンプ1040を流れる電流をオフにするので、消費電流を削減することができる。   Thus, in the low gain state, a signal input from the BPF 101 via the matching circuit 102 is output to the mixer 105 by bypassing the amplifier 1040. Thus, since the signal path is switched, the input impedance of the LNA 104 varies depending on the gain state. In this embodiment, when the LNA 104 is in the low gain state, the current flowing through the amplifier 1040 is turned off, so that current consumption can be reduced.

整合回路102は、複数の集中定数素子からなる回路であり、集中定数素子として、印加電圧によって容量あるいはインダクタンス値が変化する可変素子を含む。可変素子としては、例えばMEMS(Micro Electro-Mechanical System )デバイスの利用が考えられる。   The matching circuit 102 is a circuit composed of a plurality of lumped constant elements, and includes a variable element whose capacitance or inductance value changes depending on the applied voltage as the lumped constant element. As the variable element, for example, use of a MEMS (Micro Electro-Mechanical System) device can be considered.

図4に整合回路102の構成例を示す。ここでは、固定素子1022,1023としてインダクタを1個ずつ用い、可変素子1021として容量可変素子を1個用いた構成を示している。容量可変素子としては可変容量ダイオードが使用できる。図4に示す回路構成は動作を説明するための1例であり、整合回路102は実際に適用するLNA104の入力インピーダンスに応じて適宜自由に構成可能である。   FIG. 4 shows a configuration example of the matching circuit 102. Here, a configuration in which one inductor is used as each of the fixed elements 1022 and 1023 and one capacitance variable element is used as the variable element 1021 is shown. A variable capacitance diode can be used as the variable capacitance element. The circuit configuration shown in FIG. 4 is an example for explaining the operation, and the matching circuit 102 can be freely configured according to the input impedance of the LNA 104 actually applied.

図5に本実施の形態における可変定数1021の特性例を示す。可変定数1021は、LNA104がHighゲインのときは容量値がB[pF]となり、Lowゲインのときは容量値がA[pF]となる。すなわち、可変定数1021は、整合回路制御部103からLレベルの制御電圧Vlが入力されるときに容量値B[pF]となり、Hレベルの制御電圧Vhが入力されるときに容量値A[pF]となる。容量値B[pF]は、受信回路100aの受信感度が最適になるように選択される。   FIG. 5 shows a characteristic example of the variable constant 1021 in the present embodiment. The variable constant 1021 has a capacitance value of B [pF] when the LNA 104 has a high gain, and has a capacitance value of A [pF] when the LNA 104 has a low gain. That is, the variable constant 1021 becomes the capacitance value B [pF] when the L-level control voltage Vl is input from the matching circuit control unit 103, and the capacitance value A [pF when the H-level control voltage Vh is input. ]. The capacitance value B [pF] is selected so that the receiving sensitivity of the receiving circuit 100a is optimized.

一方、容量値A[pF]は、BPF101の出力ポートから見たインピーダンスがHighゲイン動作時のLNA104の入力インピーダンスに近くなるように調整される。これにより、可変定数1021は、LNA104のゲイン状態による入力インピーダンスの変動を極小にする。   On the other hand, the capacitance value A [pF] is adjusted so that the impedance viewed from the output port of the BPF 101 is close to the input impedance of the LNA 104 during the high gain operation. Thereby, the variable constant 1021 minimizes the fluctuation of the input impedance due to the gain state of the LNA 104.

整合回路制御部103は、可変素子1021の定数を変化させるため、ゲイン制御部107から出力されるLNAゲイン切り替え信号に応じてH/Lいずれかの制御電圧を出力する。H/Lどちらのレベルを出力するかは、任意に設定できるようにしてもよい。本実施の形態では、整合回路制御部103は、LNA104がHighゲインで動作するときはLレベルの制御電圧Vlを出力し、Lowゲインで動作するときはHレベルの制御電圧Vhを出力するものとする。なお、整合回路102に可変素子を複数個用いた場合は、制御電圧も複数出力できる構成であってもよい。   The matching circuit control unit 103 outputs a control voltage of either H / L according to the LNA gain switching signal output from the gain control unit 107 in order to change the constant of the variable element 1021. Which level of H / L is to be output may be arbitrarily set. In the present embodiment, the matching circuit control unit 103 outputs an L level control voltage Vl when the LNA 104 operates at a high gain, and outputs an H level control voltage Vh when the LNA 104 operates at a low gain. To do. In the case where a plurality of variable elements are used in the matching circuit 102, a configuration in which a plurality of control voltages can be output may be employed.

周波数シンセサイザ106は、外部から入力される周波数設定値に応じてローカル信号を生成して出力する。ミキサ105は、LNA104から出力されたRF信号を、周波数シンセサイザ106から出力されたローカル信号と乗算してベースバンド周波数の信号に変換する。   The frequency synthesizer 106 generates and outputs a local signal according to a frequency setting value input from the outside. The mixer 105 multiplies the RF signal output from the LNA 104 with the local signal output from the frequency synthesizer 106 to convert the signal to a baseband frequency signal.

LPF109は、ミキサ105の出力信号からベースバンド帯域外の妨害波を除去する。PGA110は、LPF109の出力信号を所望の振幅レベルまで増幅し、IQ信号として出力する。   The LPF 109 removes interference waves outside the baseband from the output signal of the mixer 105. The PGA 110 amplifies the output signal of the LPF 109 to a desired amplitude level and outputs it as an IQ signal.

ゲイン制御部107は、IQ信号のレベルが予め規定された所望のレベルになるようにPGA110のゲインを決定し、このゲインを指定する設定ゲイン値を加算部108を介してPGA110に出力する。この設定ゲイン値は、複数の信号周波数ポイントにおいて共通の値を有するものとして出力される。   The gain control unit 107 determines the gain of the PGA 110 so that the level of the IQ signal becomes a predetermined level specified in advance, and outputs a set gain value designating this gain to the PGA 110 via the addition unit 108. This set gain value is output as having a common value at a plurality of signal frequency points.

また、ゲイン制御部107は、アンテナ113における受信電界強度を計算する機能を備え、計算した受信電界強度に応じてLNAゲイン切り替え信号を整合回路制御部103とLNA104とに出力する。ゲイン制御部107は、受信電界強度が所定の閾値を超える強電界のときはLNA104をLowゲインで動作させるように制御し、受信電界強度が閾値以下のときはLNA104をHighゲインで動作させるように制御する。受信電界強度は、例えばIQ信号レベルと受信回路100a全体のゲインとから計算することができる。   The gain control unit 107 has a function of calculating the received electric field strength at the antenna 113 and outputs an LNA gain switching signal to the matching circuit control unit 103 and the LNA 104 according to the calculated received electric field strength. The gain control unit 107 controls the LNA 104 to operate at a low gain when the received electric field strength exceeds a predetermined threshold, and causes the LNA 104 to operate at a high gain when the received electric field strength is less than the threshold. Control. The received electric field strength can be calculated from, for example, the IQ signal level and the gain of the entire receiving circuit 100a.

レジスタ112には、受信回路100aの個別のばらつきを吸収するために、アンテナ113からPGA110の入力までの受信回路100aのゲインの校正値が格納されている。ゲイン制御部107は、このレジスタ112に格納されたゲインの校正値とPGA110に設定したゲインとIQ信号レベルとを用いて、受信電界強度を計算することができる。ゲインの校正値は、受信回路100aの製造工程において個別に求められ、レジスタ112に格納されるものである。この校正値は、ある基準周囲温度、基準受信周波数において、LNA104のゲインがHighゲイン/Lowゲインの各場合について用意する必要がある。   The register 112 stores a gain calibration value of the receiving circuit 100a from the antenna 113 to the input of the PGA 110 in order to absorb individual variations of the receiving circuit 100a. The gain control unit 107 can calculate the received electric field strength using the gain calibration value stored in the register 112, the gain set in the PGA 110, and the IQ signal level. The gain calibration value is obtained individually in the manufacturing process of the receiving circuit 100 a and is stored in the register 112. This calibration value must be prepared for each case where the gain of the LNA 104 is High gain / Low gain at a certain reference ambient temperature and reference reception frequency.

ゲイン制御部107は、LNA104がHighゲイン状態であれば、Highゲインのときのゲイン校正値とPGA110に設定したゲインとIQ信号レベルとを用いて受信電界強度を計算し、LNA104がLowゲイン状態であれば、Lowゲインのときのゲイン校正値とPGA110に設定したゲインとIQ信号レベルとを用いて受信電界強度を計算する。   If the LNA 104 is in the high gain state, the gain control unit 107 calculates the received electric field strength using the gain calibration value at the time of the high gain, the gain set in the PGA 110, and the IQ signal level, and the LNA 104 is in the low gain state. If there is, the received electric field strength is calculated using the gain calibration value at the low gain, the gain set in the PGA 110, and the IQ signal level.

補正テーブル114には、周囲温度の変化による各デバイスのゲイン変動を補正するための補正データ、およびBPF101の周波数特性によるゲイン変動を補正するための補正データが格納されている。   The correction table 114 stores correction data for correcting gain fluctuations of each device due to changes in ambient temperature, and correction data for correcting gain fluctuations due to the frequency characteristics of the BPF 101.

ゲイン補正部111は、外部から入力される温度測定値が示す現在の周囲温度と、外部から入力される周波数設定値が示す受信周波数情報(RF周波数情報)と、補正テーブル114の補正データとを用いて、基準周囲温度および基準受信周波数の設定ゲイン値に対するゲイン補正値を複数の受信周波数ポイント毎に計算する。加算部108は、ゲイン制御部107から出力された設定ゲイン値とゲイン補正部111から出力されたゲイン補正値とを周波数ポイント毎に加算して、補正後の設定ゲイン値をPGA110に出力する。   The gain correction unit 111 obtains the current ambient temperature indicated by the temperature measurement value input from the outside, the reception frequency information (RF frequency information) indicated by the frequency setting value input from the outside, and the correction data of the correction table 114. The gain correction value for the reference ambient temperature and the set gain value of the reference reception frequency is calculated for each of a plurality of reception frequency points. The adding unit 108 adds the set gain value output from the gain control unit 107 and the gain correction value output from the gain correction unit 111 for each frequency point, and outputs the corrected set gain value to the PGA 110.

周囲温度の変化による各デバイスのゲイン変動を補正するための補正データは、あらかじめ実験などで求められた値であり、基準周囲温度における望ましいゲイン値に対するデバイスのゲインの相対的なゲイン差分量を示している。この補正データは、周囲温度毎に補正テーブル114に格納されている。   The correction data for correcting the gain variation of each device due to changes in the ambient temperature is a value obtained in advance through experiments, etc., and indicates the relative gain difference of the device gain relative to the desired gain value at the reference ambient temperature. ing. This correction data is stored in the correction table 114 for each ambient temperature.

BPF101の周波数特性によるゲイン変動を補正するための補正データは、受信回路100aの製造工程において個別に調整されて求められた値であり、LNA104をHighゲインにした状態での基準受信周波数における望ましいゲイン値に対するBPF101のゲインの相対的なゲイン差分量を周波数ポイント毎に示している。この補正データは、受信周波数ポイント毎に補正テーブル114に格納されている。   The correction data for correcting the gain fluctuation due to the frequency characteristic of the BPF 101 is a value obtained by individually adjusting in the manufacturing process of the reception circuit 100a, and a desirable gain at the reference reception frequency in a state where the LNA 104 is set to the high gain. The relative gain difference amount of the gain of the BPF 101 with respect to the value is shown for each frequency point. This correction data is stored in the correction table 114 for each reception frequency point.

ゲイン補正部111は、これらの補正データを用いて、基準周囲温度および基準受信周波数の設定ゲイン値に対するゲイン補正値を複数の受信周波数ポイント毎に計算する。
設定ゲイン値とゲイン補正値とを加算部108で周波数ポイント毎に加算することにより、設定ゲイン値は動作中の受信周波数において望ましい値に補正される。
The gain correction unit 111 uses these correction data to calculate a gain correction value for the set gain value of the reference ambient temperature and the reference reception frequency for each of a plurality of reception frequency points.
By adding the set gain value and the gain correction value for each frequency point by the adding unit 108, the set gain value is corrected to a desired value at the reception frequency during operation.

次に、図2、図3、図4、図5を参照して本発明の第2の実施の形態の動作について詳細に説明する。
第1の実施の形態と同様に、受信電界強度がある閾値以下のとき、ゲイン制御部107は、LNAゲイン切り替え信号によりLNA104をHighゲイン状態とする。このLNAゲイン切り替え信号に応じて、整合回路制御部103は、Lレベルの制御電圧Vlを出力する。これにより、整合回路102は、LNA104のHighゲイン状態に対してマッチングが取れた状態になっている。このとき、BPF101の出力ポートから見たインピーダンスを第1のインピーダンスと呼ぶことにする。
Next, the operation of the second exemplary embodiment of the present invention will be described in detail with reference to FIG. 2, FIG. 3, FIG. 4, and FIG.
Similar to the first embodiment, when the received electric field strength is equal to or smaller than a certain threshold, the gain control unit 107 sets the LNA 104 to a high gain state by an LNA gain switching signal. In response to the LNA gain switching signal, the matching circuit control unit 103 outputs an L level control voltage Vl. As a result, the matching circuit 102 is in a state in which matching is achieved with respect to the high gain state of the LNA 104. At this time, the impedance viewed from the output port of the BPF 101 is referred to as a first impedance.

BPF101の損失の周波数特性はゲイン補正部111によって補正されるため、アンテナ113での受信信号レベルが同じであれば、受信周波数にかかわらずゲイン制御部107は一定の設定ゲイン値を出力する。   Since the frequency characteristic of the loss of the BPF 101 is corrected by the gain correction unit 111, if the received signal level at the antenna 113 is the same, the gain control unit 107 outputs a constant set gain value regardless of the reception frequency.

次に、受信電界強度がある閾値以上のとき、ゲイン制御部107は、LNAゲイン切り替え信号によりLNA104をLowゲイン状態とする。このLNAゲイン切り替え信号に応じて、整合回路制御部103は、Hレベルの制御電圧Vhを出力する。これにより、整合回路102は、LNA104のLowゲイン状態に対してマッチングが取れた状態になっている。このとき、BPF101の出力ポートから見たインピーダンスを第2のインピーダンスと呼ぶことにする。   Next, when the received electric field strength is greater than or equal to a certain threshold, the gain control unit 107 sets the LNA 104 to a low gain state by an LNA gain switching signal. In response to the LNA gain switching signal, the matching circuit control unit 103 outputs an H level control voltage Vh. As a result, the matching circuit 102 is in a state in which matching is achieved with respect to the low gain state of the LNA 104. At this time, the impedance viewed from the output port of the BPF 101 is referred to as a second impedance.

第2のインピーダンスは、整合回路102によって第1のインピーダンスに一致するように調整されるため、LNA104のゲインの切り替えにかかわらずBPF101の周波数特性は安定したものとなる。
第1の実施の形態で説明したとおり、受信回路100aの周波数特性においてはBPF101の周波数特性が支配的となる。したがって、LNA104がHighゲイン状態のときに調整された補正テーブル114のデータをそのまま用いて、ゲイン補正部111がBPF101の周波数特性によるゲイン変動補正のためのゲイン補正値を算出しても、LNA104のゲイン状態に関係なく十分な周波数補正効果を得ることができる。こうして、本実施の形態では、第1の実施の形態で説明した効果を得ることができる。
Since the second impedance is adjusted by the matching circuit 102 so as to match the first impedance, the frequency characteristic of the BPF 101 becomes stable regardless of the switching of the gain of the LNA 104.
As described in the first embodiment, the frequency characteristic of the BPF 101 is dominant in the frequency characteristic of the receiving circuit 100a. Therefore, even if the gain correction unit 111 calculates the gain correction value for correcting the gain fluctuation by the frequency characteristic of the BPF 101 using the data of the correction table 114 adjusted when the LNA 104 is in the high gain state, the LNA 104 A sufficient frequency correction effect can be obtained regardless of the gain state. Thus, in this embodiment, the effects described in the first embodiment can be obtained.

[第3の実施の形態]
次に、本発明の第3の実施の形態について説明する。図6は本発明の第3の実施の形態に係る受信回路の構成例を示すブロック図であり、図2と同一の構成には同一の符号を付してある。
本実施の形態の受信回路300は、第2の実施の形態と比べると、整合回路制御部103aに温度補正テーブル315が付加され、整合回路制御部103aと整合回路102aとの間にD/Aコンバータ316が付加され、さらに整合回路制御部103aに温度測定値が入力されることが異なる。その他の構成の機能は、第2の実施の形態と同様であるので、説明は省略する。
[Third Embodiment]
Next, a third embodiment of the present invention will be described. FIG. 6 is a block diagram showing a configuration example of a receiving circuit according to the third embodiment of the present invention. The same components as those in FIG. 2 are denoted by the same reference numerals.
As compared with the second embodiment, the receiving circuit 300 of this embodiment has a temperature correction table 315 added to the matching circuit control unit 103a, and a D / A between the matching circuit control unit 103a and the matching circuit 102a. A difference is that a converter 316 is added and a temperature measurement value is input to the matching circuit control unit 103a. The functions of the other configurations are the same as those in the second embodiment, and a description thereof will be omitted.

図7に整合回路102aの構成例を示す。整合回路102aは、D/Aコンバータ316から出力される電圧に応じて定数(ここでは容量)が変化するチューナブル可変素子3021と、整合回路制御部103aから出力されるH/Lいずれかの制御電圧に応じてインダクタンス値が変化する可変素子3022と、固定素子3023とから構成される。可変素子3022としては可変インダクタを用い、固定素子3023としてはインダクタを用いる。図7に示す回路構成は動作を説明するための1例であり、整合回路102aは実際に適用するLNA104に応じて適宜自由に構成可能である。   FIG. 7 shows a configuration example of the matching circuit 102a. The matching circuit 102a includes a tunable variable element 3021 whose constant (capacitance in this case) changes according to the voltage output from the D / A converter 316, and one of the H / L controls output from the matching circuit control unit 103a. It is composed of a variable element 3022 whose inductance value changes according to the voltage, and a fixed element 3023. A variable inductor is used as the variable element 3022, and an inductor is used as the fixed element 3023. The circuit configuration shown in FIG. 7 is an example for explaining the operation, and the matching circuit 102a can be freely configured as appropriate according to the LNA 104 actually applied.

整合回路制御部103aは、第2の実施の形態と同様に、ゲイン制御部107から出力されるLNAゲイン切り替え信号に応じてH/Lいずれかの制御電圧を出力する。これにより、可変素子3022の定数(ここではインダクタンス値)を変化させることができる。また、整合回路制御部103aは、LNAゲイン切り替え信号に応じて、Highゲイン状態に対応する制御電圧のデジタル値とLowゲイン状態に対応する制御電圧のデジタル値のいずれかをD/Aコンバータ316に出力する。このデジタル値に応じて、D/Aコンバータ316は、チューナブル可変素子3021に電圧を印加する。これにより、チューナブル可変素子3021の定数(ここでは容量)を変化させることができる。   The matching circuit control unit 103a outputs a control voltage of either H / L according to the LNA gain switching signal output from the gain control unit 107, as in the second embodiment. Thereby, the constant (inductance value here) of the variable element 3022 can be changed. Also, the matching circuit control unit 103a sends either the digital value of the control voltage corresponding to the high gain state or the digital value of the control voltage corresponding to the low gain state to the D / A converter 316 in response to the LNA gain switching signal. Output. In accordance with the digital value, the D / A converter 316 applies a voltage to the tunable variable element 3021. As a result, the constant (capacitance here) of the tunable variable element 3021 can be changed.

本実施の形態では、整合回路制御部103aから2値の制御電圧の他に、D/Aコンバータ316を介して任意の電圧を出力できるようになっている。こうして、本実施の形態では、第2のインピーダンスを第1のインピーダンスに一致させるような設計が容易になるという効果がある。   In the present embodiment, in addition to the binary control voltage, any voltage can be output from the matching circuit control unit 103a via the D / A converter 316. Thus, the present embodiment has an effect of facilitating the design for making the second impedance coincide with the first impedance.

さらに、温度補正テーブル315には、チューナブル可変素子3021の温度特性データが格納されている。整合回路制御部103aは、外部から入力される温度測定値が示す現在の周囲温度と温度補正テーブル315に格納された温度特性データに基づいて、整合回路102aの整合定数が所望の値になるようにD/Aコンバータ316への出力電圧を補正する。これにより、本実施の形態では、チューナブル可変素子3021の定数の周囲温度による変化を補正することができ、周囲温度の変化に対してもLNA304の入力インピーダンスを安定に保つことができるという効果を有する。   Further, the temperature correction table 315 stores temperature characteristic data of the tunable variable element 3021. The matching circuit control unit 103a sets the matching constant of the matching circuit 102a to a desired value based on the current ambient temperature indicated by the temperature measurement value input from the outside and the temperature characteristic data stored in the temperature correction table 315. The output voltage to the D / A converter 316 is corrected. As a result, in the present embodiment, it is possible to correct a change in the constant of the tunable variable element 3021 due to the ambient temperature, and it is possible to stably maintain the input impedance of the LNA 304 even when the ambient temperature changes. Have.

本発明は、受信信号を増幅する増幅器がゲイン切り替え機能を有する無線携帯端末などの通信装置に適用することができる。   The present invention can be applied to a communication apparatus such as a wireless portable terminal in which an amplifier that amplifies a received signal has a gain switching function.

本発明の第1の実施の形態に係る受信回路の構成例を示すブロック図である。1 is a block diagram illustrating a configuration example of a receiving circuit according to a first embodiment of the present invention. 本発明の第2の実施の形態に係る受信回路の構成例を示すブロック図である。It is a block diagram which shows the structural example of the receiver circuit which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施の形態に係るLNAの構成の概略を示すブロック図である。It is a block diagram which shows the outline of a structure of LNA based on the 2nd Embodiment of this invention. 本発明の第2の実施の形態に係る整合回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the matching circuit which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施の形態に係る整合回路の可変定数の特性例を示す図である。It is a figure which shows the example of a characteristic of the variable constant of the matching circuit which concerns on the 2nd Embodiment of this invention. 本発明の第3の実施の形態に係る受信回路の構成例を示すブロック図である。It is a block diagram which shows the structural example of the receiver circuit which concerns on the 3rd Embodiment of this invention. 本発明の第3の実施の形態に係る整合回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the matching circuit which concerns on the 3rd Embodiment of this invention. 関連する受信回路の増幅器部分の構成例を示すブロック図である。It is a block diagram which shows the structural example of the amplifier part of a related receiving circuit.

符号の説明Explanation of symbols

100,100a,300…受信回路、101…バンドパスフィルタ、102,102a…整合回路、103,103a…整合回路制御部、104…LNA、105…ミキサ、106…周波数シンセサイザ、107…ゲイン制御部、108…加算部、109…ローパスフィルタ、110…プログラマブルゲインアンプ、111…ゲイン補正部、112…レジスタ、113…アンテナ、114…補正テーブル、315…温度補正テーブル、316…D/Aコンバータ、1021,3022…可変素子、1022,1023,3023…固定素子、3021…チューナブル可変素子。   100, 100a, 300 ... receiving circuit, 101 ... band pass filter, 102, 102a ... matching circuit, 103, 103a ... matching circuit control unit, 104 ... LNA, 105 ... mixer, 106 ... frequency synthesizer, 107 ... gain control unit, DESCRIPTION OF SYMBOLS 108 ... Addition part, 109 ... Low pass filter, 110 ... Programmable gain amplifier, 111 ... Gain correction part, 112 ... Register, 113 ... Antenna, 114 ... Correction table, 315 ... Temperature correction table, 316 ... D / A converter, 1021, 3022 ... Variable element, 1022, 1023, 3023 ... Fixed element, 3021 ... Tunable variable element.

Claims (9)

整合定数の切り替えが可能で、アンテナで受信された受信信号が入力される整合回路と、
前記整合回路の入力側に設けられたバンドパスフィルタと、
2段階のゲインの切り替えが可能で、前記整合回路の出力信号を増幅する第1の増幅手段と、
この第1の増幅手段の出力信号をベースバンド周波数の信号に変換する変換手段と、
連続的なゲインの切り替えが可能で、前記変換手段の出力信号を増幅する第2の増幅手段と、
この第2の増幅手段の出力信号が予め規定された所望のレベルになるようにゲインを指定する設定ゲイン値を前記第2の増幅手段に出力すると共に、受信電界強度が所定の閾値以下のときは第1のゲインで動作させるゲイン切り替え信号を前記第1の増幅手段に出力し、受信電界強度が前記閾値を超えるときは前記第1のゲインよりも小さい第2のゲインで動作させるゲイン切り替え信号を前記第1の増幅手段に出力するゲイン制御手段と、
前記第1の増幅手段が前記第2のゲインで動作しているときの、前記整合回路を含めた前記第1の増幅手段の入力インピーダンスが、前記第1の増幅手段が前記第1のゲインで動作しているときの、前記整合回路を含めた前記第1の増幅手段の入力インピーダンスに一致するように、前記整合回路の整合定数を切り替える整合回路制御手段と
前記バンドパスフィルタの周波数特性によるゲイン変動を補正する第1の補正データが格納された補正テーブルと、
前記第1の補正データに基づいて、受信回路の周波数特性が所望の特性になるように前記設定ゲイン値を補正するゲイン補正手段とを備え、
前記整合回路制御手段は、前記ゲイン切り替え信号に応じて、前記第1のゲインに対応する制御電圧と前記第2のゲインに対応する制御電圧のいずれかを前記整合回路に出力すると共に、外部から入力される温度測定値が示す周囲温度に基づいて、前記整合回路の整合定数が所望の値になるように前記制御電圧を補正することを特徴とする受信回路。
Matching constants can be switched, and a matching circuit to which the received signal received by the antenna is input;
A bandpass filter provided on the input side of the matching circuit;
A first amplifying means capable of switching gains in two stages and amplifying an output signal of the matching circuit;
Conversion means for converting the output signal of the first amplification means into a signal of a baseband frequency;
A second amplifying means capable of continuously switching gains and amplifying the output signal of the converting means;
When a set gain value specifying a gain is output to the second amplifying means so that the output signal of the second amplifying means becomes a predetermined desired level, and the received electric field strength is below a predetermined threshold value Outputs a gain switching signal for operating at a first gain to the first amplifying means, and a gain switching signal for operating at a second gain smaller than the first gain when the received electric field strength exceeds the threshold. Gain control means for outputting to the first amplification means,
When the first amplifying means operates at the second gain, the input impedance of the first amplifying means including the matching circuit is such that the first amplifying means has the first gain. Matching circuit control means for switching the matching constant of the matching circuit so as to match the input impedance of the first amplifying means including the matching circuit when operating ;
A correction table storing first correction data for correcting gain fluctuations due to frequency characteristics of the bandpass filter;
Gain correction means for correcting the set gain value so that the frequency characteristic of the receiving circuit becomes a desired characteristic based on the first correction data;
The matching circuit control means outputs either a control voltage corresponding to the first gain or a control voltage corresponding to the second gain to the matching circuit in response to the gain switching signal, and from the outside A receiving circuit , wherein the control voltage is corrected based on an ambient temperature indicated by an input temperature measurement value so that a matching constant of the matching circuit becomes a desired value .
請求項1記載の受信回路において、
前記第1の増幅手段は、
前記整合回路の出力信号が入力される増幅器と、
前記ゲイン切り替え信号が前記第2のゲインを指定しているときに、前記増幅器を流れる電流をオフにする電流制御手段と、
前記ゲイン切り替え信号が前記第2のゲインを指定しているときに、前記整合回路から入力された信号を前記増幅器を通過しない信号経路で出力する信号経路切替手段とから構成されることを特徴とする受信回路。
The receiving circuit according to claim 1,
The first amplification means includes
An amplifier to which an output signal of the matching circuit is input;
Current control means for turning off the current flowing through the amplifier when the gain switching signal specifies the second gain;
And a signal path switching means for outputting a signal input from the matching circuit through a signal path not passing through the amplifier when the gain switching signal specifies the second gain. Receiving circuit.
請求項1または2記載の受信回路において、
前記整合回路は、前記整合定数の切り替えが可能な手段として、容量可変素子を備えることを特徴とする受信回路。
The receiving circuit according to claim 1 or 2,
The matching circuit includes a variable capacitance element as means capable of switching the matching constant.
請求項3記載の受信回路において、
前記容量可変素子は、可変容量ダイオードであることを特徴とする受信回路。
The receiving circuit according to claim 3, wherein
The receiving circuit, wherein the variable capacitance element is a variable capacitance diode.
請求項3記載の受信回路において、
前記整合回路制御手段は、前記ゲイン切り替え信号に応じて、前記第1のゲインに対応する制御電圧と前記第2のゲインに対応する制御電圧のいずれかにより、前記容量可変素子の容量を変化させることを特徴とする受信回路。
The receiving circuit according to claim 3, wherein
In accordance with the gain switching signal, the matching circuit control unit changes the capacitance of the capacitance variable element by using either a control voltage corresponding to the first gain or a control voltage corresponding to the second gain. A receiving circuit.
請求項3記載の受信回路において、
さらに、前記整合回路制御手段と前記整合回路との間に、前記整合回路制御手段から出力されるデジタル値を制御電圧に変換して前記整合回路に出力するD/Aコンバータを備えることを特徴とする受信回路。
The receiving circuit according to claim 3, wherein
Furthermore, a D / A converter is provided between the matching circuit control means and the matching circuit, which converts a digital value output from the matching circuit control means into a control voltage and outputs the control voltage to the matching circuit. Receiving circuit.
請求項1または2記載の受信回路において、
前記整合回路は、前記整合定数の切り替えが可能な手段として、可変インダクタンス素子を備えることを特徴とする受信回路。
The receiving circuit according to claim 1 or 2,
The matching circuit includes a variable inductance element as means for switching the matching constant.
請求項記載の受信回路において、
前記整合回路制御手段は、前記ゲイン切り替え信号に応じて、前記第1のゲインに対応する制御電圧と前記第2のゲインに対応する制御電圧のいずれかにより、前記可変インダクタンス素子のインダクタンスを変化させることを特徴とする受信回路。
The receiving circuit according to claim 7 ,
The matching circuit control means changes the inductance of the variable inductance element according to either the control voltage corresponding to the first gain or the control voltage corresponding to the second gain in response to the gain switching signal. A receiving circuit.
請求項記載の受信回路において、
前記補正テーブルは、周囲温度の変化による受信回路のゲイン変動を補正する第2の補正データを記憶し、
前記ゲイン補正手段は、外部から入力される温度測定値が示す周囲温度と前記第2の補正データに基づいて、前記設定ゲイン値を補正することを特徴とする受信回路。
The receiving circuit according to claim 1 ,
The correction table stores second correction data for correcting a gain variation of the receiving circuit due to a change in ambient temperature,
The gain correction means corrects the set gain value based on an ambient temperature indicated by a temperature measurement value input from the outside and the second correction data.
JP2008256194A 2008-10-01 2008-10-01 Receiver circuit Expired - Fee Related JP5332468B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008256194A JP5332468B2 (en) 2008-10-01 2008-10-01 Receiver circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008256194A JP5332468B2 (en) 2008-10-01 2008-10-01 Receiver circuit

Publications (2)

Publication Number Publication Date
JP2010087954A JP2010087954A (en) 2010-04-15
JP5332468B2 true JP5332468B2 (en) 2013-11-06

Family

ID=42251430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008256194A Expired - Fee Related JP5332468B2 (en) 2008-10-01 2008-10-01 Receiver circuit

Country Status (1)

Country Link
JP (1) JP5332468B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5510122B2 (en) * 2010-06-30 2014-06-04 アイコム株式会社 High frequency circuit
US8427239B2 (en) 2011-09-02 2013-04-23 Renesas Mobile Corporation Apparatus and method for low noise amplification
US8294515B1 (en) 2011-05-19 2012-10-23 Renesas Mobile Corporation Amplifier
US8432217B2 (en) 2011-05-19 2013-04-30 Renesas Mobile Corporation Amplifier
GB2486515B (en) 2011-09-02 2012-11-14 Renesas Mobile Corp Apparatus and method for low noise amplification
GB2490979B (en) * 2011-05-19 2013-05-29 Renesas Mobile Corp Amplifier
GB2481487B (en) 2011-05-19 2012-08-29 Renesas Mobile Corp Amplifier
US8514021B2 (en) 2011-05-19 2013-08-20 Renesas Mobile Corporation Radio frequency integrated circuit
US8378748B2 (en) 2011-05-19 2013-02-19 Renesas Mobile Corporation Amplifier
US8264282B1 (en) 2011-05-19 2012-09-11 Renesas Mobile Corporation Amplifier

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02285803A (en) * 1989-04-27 1990-11-26 Tech Res & Dev Inst Of Japan Def Agency Automatic level control circuit
JP4144113B2 (en) * 1999-05-20 2008-09-03 ソニー株式会社 Low noise amplifier circuit

Also Published As

Publication number Publication date
JP2010087954A (en) 2010-04-15

Similar Documents

Publication Publication Date Title
JP5332468B2 (en) Receiver circuit
US7564302B2 (en) Method and system for gain control and power saving in broadband feedback low-noise amplifiers
KR100749899B1 (en) Power amplifier
EP3142254B1 (en) Radio frequency receiver front-end with gain control capability as well as improved impedance matching control capability
US7692494B2 (en) Low strain variable frequency amplifier
JP2002314345A (en) High frequency amplifier circuit and radio communication equipment using the same
JP4204589B2 (en) Automatic gain controller
US8159619B2 (en) Multi-standard integrated television receiver
TW202027410A (en) Variable power amplifier bias impedance
JP2002076805A (en) Agc amplifier circuit and receiver employing it
JPWO2014080586A1 (en) Variable gain amplifier and tuner system including the same
JP5109895B2 (en) Amplifier circuit and receiver
JP2007060455A (en) Transmitter
JP2012019307A (en) Receiver and transmitter receiver
US8063703B2 (en) Output circuit of radio-frequency transmitter
WO2008044750A1 (en) Low-noise amplifier
JP5365474B2 (en) Programmable variable gain amplifier and radio communication apparatus
JP2009284142A (en) Filter circuit and radio equipment
JP3108712U (en) Variable gain amplifier circuit
CN111313839B (en) Amplifying circuit
JP5742522B2 (en) Variable gain amplifier circuit and communication device using variable gain amplifier circuit
JP2007535207A (en) Antenna amplifier
JP5098811B2 (en) Portable terminal device and power consumption control method thereof
KR100774385B1 (en) Power amplifier
JP2007324918A (en) Antenna attenuator circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130715

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

LAPS Cancellation because of no payment of annual fees