JP5327976B2 - Manufacturing method of semiconductor light emitting device - Google Patents
Manufacturing method of semiconductor light emitting device Download PDFInfo
- Publication number
- JP5327976B2 JP5327976B2 JP2010075498A JP2010075498A JP5327976B2 JP 5327976 B2 JP5327976 B2 JP 5327976B2 JP 2010075498 A JP2010075498 A JP 2010075498A JP 2010075498 A JP2010075498 A JP 2010075498A JP 5327976 B2 JP5327976 B2 JP 5327976B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- electrode
- annealing
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、III族化合物半導体を発光層に含む半導体発光素子の製造方法に関し、特に金属電極による光取り出し効率の低下を抑制する半導体発光素子の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor light emitting device including a group III compound semiconductor in a light emitting layer, and more particularly to a method for manufacturing a semiconductor light emitting device that suppresses a decrease in light extraction efficiency due to a metal electrode.
窒化ガリウム(GaN)や窒化ガリウム・インジウム(GaInN)等のようにV族元素として窒素を含有するIII−V族化合物半導体は、青色、青緑色等の短波長LEDの発光層として利用されている。 III-V group compound semiconductors containing nitrogen as a group V element, such as gallium nitride (GaN) and gallium nitride / indium (GaInN), are used as a light emitting layer for short wavelength LEDs such as blue and blue green. .
図9は、従来のダブルヘテロ接合型の青色LEDの一例を示す模式的な断面図である。従来のダブルヘテロ接合型青色発光素子は、図9に示されるように、サファイアからなる基板101上に、Siを添加したn型GaN層からなる下部クラッド層102;InGaN層からなる発光層103;Mgを添加したp形AlGaNからなる上部クラッド層104;およびコンタクト層105をこの順に積層することにより形成される。
FIG. 9 is a schematic cross-sectional view showing an example of a conventional double heterojunction blue LED. As shown in FIG. 9, a conventional double heterojunction blue light-emitting element includes a
そして、コンタクト層105上には導電性薄膜108が形成されており、当該導電性薄膜108上の一部にはp型電極106が設けられる。一方、下部クラッド層102上の一部にはn型電極107が設けられる。正極のp型電極106から電流を注入すると、電流が導電性薄膜108の面方向に拡散され、上部クラッド層104、および発光層103に広面積に注入されて発光層103が発光する。
A conductive
発光層103から上方へ発光した光は、上部クラッド層104、コンタクト層105、および導電性薄膜108を透過して外部に取り出される。導電性薄膜108としては、たとえばITOのような高透光性であって、かつコンタクト層105よりも低抵抗の材料を用いる。これにより発光層103が発光した光が導電性薄膜108を透過するときの光の損失を低減するとともに、発光を得るための動作電流の広範囲に拡散し、発光面積が拡張させることができる。これらの相乗効果によりLEDの光取り出し効率を高めることができる。
Light emitted upward from the
ITOからなる導電性薄膜108は、特開2007−287786号公報(以下、「特許文献1」と記す)にも開示されているように、2回のアニールを行なうことにより、その導電性と透光性とを高める。すなわち、酸素を含む雰囲気において250℃以上600℃以下でファーストアニールを行なうことにより、導電性薄膜108の透光性を高め、続く酸素を含まない雰囲気において200℃以上500℃以下でセカンドアニールを行なうことにより、導電性薄膜108の導電性を高める。
As disclosed in Japanese Patent Application Laid-Open No. 2007-287786 (hereinafter referred to as “Patent Document 1”), the conductive
ところで、図9に例示したLEDは、発光層103からの光取り出し方向にp型電極106が形成されている。このため、p型電極106の直下の発光層103で発光した光がp型電極106の下面に入射すると、p型電極106の下面で吸収および反射されて、半導体発光素子の光取り出し効率が低下するという問題がある。
Incidentally, in the LED illustrated in FIG. 9, the p-
このような問題を解決するために、たとえば特開平9−129921号公報(以下、「特許文献2」と記す)では、図10に示される構造の半導体発光素子が提案されている。図10は、特許文献2に開示される半導体発光素子の模式的な断面図である。特許文献2では、図10に示されるように、p型電極106の直下であって、かつ導電性薄膜108とコンタクト層105との間に、高抵抗のp型GaNからなる電流阻止部109を形成する。このような位置に電流阻止部109を設けることにより、p型電極106の直下の発光層103が発光する割合を減少させることができ、もってp型電極106の下部で吸収および反射されにくくなる。
In order to solve such a problem, for example, Japanese Patent Application Laid-Open No. 9-129921 (hereinafter referred to as “
特許文献2に開示される電流阻止部109は、コンタクト層105上に1層のGaN膜を設けた上で、電流阻止部109として不要な部分をエッチングで除去することにより形成される。ここでのエッチングは、公知のフォトリソグラフィーを用いるものであり、GaN膜のうちの電流阻止部109として必要な部分をレジストマスクで覆った上で、塩素系ガスを用いてドライエッチングするのが一般的である。
The
しかしながら、コンタクト層105および電流阻止部109はいずれもGaNからなるものであるため、コンタクト層105が露出した時点でエッチングを終了することができない。このためコンタクト層105の一部をエッチングにより除去してしまう場合、またはコンタクト層105上のGaN膜をエッチングにより除去し得ない場合があった。これらのいずれの場合も導電性薄膜108とコンタクト層とのコンタクト抵抗が高くなり、光取り出し効率が低下することが問題であった。
However, since both the contact layer 105 and the
ところで、p型電極106およびn型電極107はいずれも、該半導体発光素子をパッケージに実装したときに外部回路と電気的に結線するワイヤーボンドの台座となる。このため、金属層の層構造を有し、その最上層にはワイヤーボンド安定性確保のため500nm程度の厚みのAuを用いる。
By the way, both the p-
図11は、特許文献2の半導体発光素子を上面から見たときの模式図である。図11に示されるように、導電性薄膜108上に細線構造の電極106aをp型電極106から延長することにより、p型電極106に印加された電流を面方向に拡散させる構造が提案されている。このような細線構造の電極106aは、光取出し効率を低下させないために、その線幅を2μm以上5μm以下の面積となるように極力小さく設計されている。
FIG. 11 is a schematic view of the semiconductor light emitting element of
このような細線構造の電極106aの下部でも発光層103で発光した光の吸収および反射が発生し、半導体発光素子の光取り出し効率の低下を招く。このため、細線構造の電極106aの直下に電流阻止部109を設けることが好ましいが、このような細線構造の電極106aの直下に電流阻止部109を設けることは製造工程上極めて困難であることは言うまでもない。
Absorption and reflection of light emitted from the
本発明は、上記のような問題に鑑みてなされたものであり、その目的とするところは、第1の電極の直下に電流阻止部を形成することにより、光取り出し効率を高めた半導体発光素子の製造方法を提供することである。 The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a semiconductor light emitting device in which light extraction efficiency is improved by forming a current blocking portion directly below the first electrode. It is to provide a manufacturing method .
本発明の半導体発光素子の製造方法によって得られる半導体発光素子は、基板と、該基板上に形成されたIII族化合物半導体からなる発光層を含む半導体層と、該半導体層上の前記基板と接する側とは反対側の表面に配置された導電性薄膜と、該導電性薄膜の厚み方向に貫通して形成される電流阻止部と、該電流阻止部上に形成された第1の電極と、基板の半導体層と接する側とは反対側の表面上、または半導体層の露出面上に形成された第2の電極とを有し、導電性薄膜は、発光層が発光する光に対して透過性を有し、電流阻止部は、導電性薄膜と同一の材料からなり、かつ前記導電性薄膜よりも電気抵抗が高いことを特徴とする。 A semiconductor light emitting device obtained by the method for manufacturing a semiconductor light emitting device of the present invention is in contact with a substrate, a semiconductor layer including a light emitting layer made of a group III compound semiconductor formed on the substrate, and the substrate on the semiconductor layer. A conductive thin film disposed on a surface opposite to the side, a current blocking portion formed through the conductive thin film in a thickness direction, a first electrode formed on the current blocking portion, A second electrode formed on a surface of the substrate opposite to the side in contact with the semiconductor layer or an exposed surface of the semiconductor layer, and the conductive thin film transmits light emitted from the light emitting layer. The current blocking portion is made of the same material as the conductive thin film and has a higher electric resistance than the conductive thin film.
導電性薄膜は、酸化インジウム錫または酸化インジウム亜鉛のうちのいずれか一方もしくは両方を含むことが好ましく、酸化インジウム錫からなるがより好ましい。 The conductive thin film preferably contains one or both of indium tin oxide and indium zinc oxide, and more preferably consists of indium tin oxide.
電流阻止部は、その酸素濃度が導電性薄膜の酸素濃度よりも高いことが好ましい。
本発明の半導体発光素子の製造方法は、基板上に、III族化合物半導体からなる発光層を含む半導体層を形成するステップと、該半導体層上の前記基板と反対側の表面上に電流抑制膜を形成するステップと、該電流抑制膜に対して、酸素を含む雰囲気でファーストアニールを行なうステップと、該電流抑制膜上に第1の電極を形成するステップと、該電流抑制膜に対して、酸素を含まない雰囲気でセカンドアニールを行なうことにより、第1の電極の直下の電流抑制膜を電流阻止部とし、電流阻止部以外の電流抑制膜を導電性薄膜とするステップと、基板の半導体層と接する側とは反対側の表面上、または半導体層の露出面上に第2の電極を形成するステップとを含むことを特徴とする。
The current blocking unit preferably has an oxygen concentration higher than that of the conductive thin film.
A method of manufacturing a semiconductor light emitting device according to the present invention includes: forming a semiconductor layer including a light emitting layer made of a group III compound semiconductor on a substrate; and a current suppressing film on a surface of the semiconductor layer opposite to the substrate. Forming a first electrode on the current suppression film in an atmosphere containing oxygen, forming a first electrode on the current suppression film, and for the current suppression film, Performing a second annealing in an atmosphere not containing oxygen, setting the current suppression film immediately below the first electrode as a current blocking portion, and forming a current suppression film other than the current blocking portion as a conductive thin film; and a semiconductor layer of the substrate Forming a second electrode on the surface opposite to the side in contact with the surface or on the exposed surface of the semiconductor layer.
上記のファーストアニールは、600〜700℃の温度で行なうことが好ましい。セカンドアニールは、ファーストアニールの温度以下で行なうことが好ましい。 The first annealing is preferably performed at a temperature of 600 to 700 ° C. The second annealing is preferably performed at a temperature lower than that of the first annealing.
本発明によれば、第1の電極の直下のみに電流阻止部を精確に形成することができ、もって半導体発光素子の光取り出し効率を高めることができる。 According to the present invention, it is possible to accurately form the current blocking portion only directly below the first electrode, and thus it is possible to increase the light extraction efficiency of the semiconductor light emitting device.
以下、本発明の半導体発光素子の製造方法を説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものである。また、長さ、幅、厚さ、深さなどの寸法関係は図面の明瞭化と簡略化のために適宜に変更されており、実際の寸法関係を表わすものではない。 Hereinafter, a method for manufacturing the semiconductor light emitting device of the present invention will be described. In the drawings of the present invention, the same reference numerals represent the same or corresponding parts. In addition, dimensional relationships such as length, width, thickness, and depth are changed as appropriate for clarity and simplification of the drawings, and do not represent actual dimensional relationships.
<半導体発光素子>
図1は、本発明の半導体発光素子の製造方法によって得られる半導体発光素子の一例を示す模式的な断面図である。本発明の半導体発光素子の製造方法によって得られる半導体発光素子は、図1に示されるように、基板1と、該基板1上に形成されたIII族化合物半導体からなる発光層3を含む半導体層10と、該半導体層10の基板1と接する側とは反対側の表面に配置された導電性薄膜8と、該導電性薄膜8の厚み方向に貫通して形成される電流阻止部9と、該電流阻止部9上に形成された第1の電極6と、半導体層10の露出面上に形成された第2の電極7とを有し、導電性薄膜8は、発光層3が発光する光に対して透過性を有し、電流阻止部9は、導電性薄膜8と同一の材料からなり、かつ導電性薄膜8よりも電気抵抗が高いことを特徴とする。なお、第2の電極7は、基板1の半導体層10と接する側とは反対側の表面上に形成されていてもよい。
<Semiconductor light emitting device>
FIG. 1 is a schematic cross-sectional view showing an example of a semiconductor light emitting device obtained by the method for manufacturing a semiconductor light emitting device of the present invention. As shown in FIG. 1, a semiconductor light-emitting device obtained by the method for manufacturing a semiconductor light-emitting device of the present invention includes a substrate 1 and a semiconductor layer including a light-emitting
本発明のように第1の電極6の直下に、導電性薄膜8の比抵抗よりも高抵抗領域である電流阻止部9を設けることにより、第1の電極6から導入されたキャリアが高抵抗領域の電流阻止部9にキャリアが流入されにくくなるとともに、低抵抗領域の導電性薄膜8に分散されやすくなる。これにより電流阻止部9の直下の発光層3が発光しにくくなるとともに、それ以外の部分の発光層3が発光しやすくなる。そして、第1の電極6の最下層の表面における入射光の吸収および反射の割合を減少させることができ、もって半導体発光素子の光取り出し効率を高めることができる。
By providing the
ここで、下部クラッド層2、発光層3、および上部クラッド層4によりダブルヘテロ接合が形成されている。また、発光層3は、アンドープ、n型、p型、およびn型とp型の両方の不純物を含んだものが必要に応じて選択される。これらの半導体層10の任意の界面がpn接合面となる。以下においては、本発明の半導体発光素子の製造方法によって得られる半導体発光素子を構成する各層を説明する。
Here, a double heterojunction is formed by the
<電流阻止部>
本発明において、第1の電極6の直下に電流阻止部9を設けることを特徴とする。かかる電流阻止部9は、導電性薄膜8と同一の材料からなり、かつ該導電性薄膜8よりも電気抵抗が高いことを特徴とする。このような電流阻止部9を設けることにより、電流阻止部9の直下の発光層3が発光しにくくなるとともに、それ以外の部分の発光層3が発光しやすくなり、もって半導体発光素子の光取り出し効率を高めることができる。
<Current blocking part>
The present invention is characterized in that a
このような電流阻止部9を構成する材料としては、導電性薄膜8と同一の材料のものを用いることを特徴とする。このような電流阻止部9を構成する材料としては、酸化インジウム錫(ITO:indium tin oxide)、酸化インジウム亜鉛(IZO:indium Zinc oxide)などを挙げることができる。これらの材料の中でも、酸素の濃度におり導電性を変えることができるという観点から、酸化インジウム錫または酸化インジウム亜鉛のうちのいずれか一方もしくは両方を含むことが好ましい。
As a material constituting such a
これらの中でも電流阻止部9は、ITOからなることがより好ましい。このようなITOは、酸素を含むほど導電性が低下する傾向があるため、酸素を含むアニールを行なうことにより、導電性を容易に低下させることができるからである。
Among these, the
上記の電流阻止部9は、その酸素濃度が導電性薄膜8の酸素濃度よりも高いことが好ましい。このように電流阻止部9の酸素濃度を高めることにより、電流阻止部9が導電性薄膜8よりも導電性を示さなくなり、もって電流阻止部9の直下に形成される発光層3の発光を抑制することができる。
The
<導電性薄膜>
本発明において、導電性薄膜8は、発光層3からの光を透過させ、上部クラッド層4またはコンタクト層5とのコンタクトを取るとともに、接触する上部クラッド層4またはコンタクト層5の表面全体に電流を拡散させることにより、その下方にある発光層3の発光面積を拡張するために設けられるものである。
<Conductive thin film>
In the present invention, the conductive
導電性薄膜8としては、コンタクト層5よりも低抵抗の材料であって、かつ電流阻止部9に用いられる材料と同一のものを用いることが好ましい。これにより第1の電極6に注入された電流を導電性薄膜8の面方向に拡散させることができる。このような導電性薄膜8を構成する材料としては、たとえばITO、IZOなどを挙げることができる。これらの中でもITOからなることが好ましい。ITOは、透光性およびコンタクト抵抗の観点から特に優れるからである。
As the conductive
なお、後述するが、1層の電流抑制膜15に対して2度のアニールを行なうことにより、導電性が高い導電性薄膜8と導電性が低い電流阻止部9とに作り分ける。このため、通常導電性薄膜8と電流阻止部9とは同一の材料からなる。
As will be described later, the single-layer current suppressing
<下部クラッド層>
本発明において、下部クラッド層2は、発光層3のバンドギャップよりもバンドギャップが大きく、発光層3とのギャップ差に基づく電位障壁により電子および正孔をせき止める機能を有するものである。このような下部クラッド層2は、基板1と発光層3との間の緩衝層としての役割や、基板1が絶縁体の場合の第2の電極7とのコンタクト層としての役割を果たす各層を含むものとする。
<Lower cladding layer>
In the present invention, the
このような下部クラッド層2は、n型不純物がドープされた窒化物半導体のみではなく、アンドープ窒化物半導体を含む複数の層であってもよい。このような下部クラッド層2としては、たとえば低温バッファ層、AlNバッファ層、アンドープ層、n型ドーピング層、n型コンタクト層等を用いることができる。
Such a
下部クラッド層2は、クラッド層として機能する層が単層であってもよいし、多層であってもよいが、単層の場合には、GaN、AlGaN、InAlGaN、またはInGaNを用いることができ、これにSiを含んでいてもよいし、アンドープ層を含んでいてもよい。また、下部クラッド層2が複数層の場合、InGaN/GaN、InGaN/AlGaN、AlGaN/GaN、InGaN/InGaNのような積層構造であってもよいし、複数の層が繰り返し積層した多層構造を形成していてもよい。さらに、これらの多層構造は超格子構造を形成していてもよい。
The lower
<発光層>
本発明において、発光層3は、GaNからなる障壁層と、Inを含む窒化物半導体からなる井戸層とを交互に積層させたものであることが好ましい。井戸層の厚さは、井戸層が発光する波長により最適な層厚は異なるが、2〜20nmの範囲であることが好ましい。このような発光層3の構造は、量子構造に限られるものではなく、単一井戸構造、多重井戸構造、多重量子井戸構造等のいずれであってもよい。
<Light emitting layer>
In the present invention, the
発光層3が複数の井戸層を含む場合、少なくとも1つの井戸層は、発光層3として機能する。このような井戸層は、InpGa1-pN(0<p<1)からなることが好ましい。電流阻止部9の直下の発光層3は発光しにくいのに対し、導電性薄膜8の直下の発光層3は発光しやすい。このような発光の違いは、発光層3に導入されるキャリアによってもたらされる。
When the
<上部クラッド層>
本発明において、上部クラッド層4は、発光層3のバンドギャップよりもバンドギャップが大きく、そのギャップ差に基づく電位障壁によって電子及び正孔をせき止める機能を有する半導体層である。かかる上部クラッド層4は、蒸発防止層、キャリアブロック層、または電流拡散層として働くp型層をも含むものとする。これらの各層は、単層または複数層のいずれであってもよく、GaN、AlGaN、InAlGaN、またはInGaNに対しp型不純物をドープしたものを用いることができる他、アンドープのものを用いてもよい。上部クラッド層4が複数層の場合は、InGaN/GaN、InGaN/AlGaN、AlGaN/GaN、InGaN/InGaNのような積層構造であってもよいし、複数の層が繰り返し積層した多層構造を形成していてもよい。さらに、これらの多層構造は超格子構造を形成してもよい。
<Upper clad layer>
In the present invention, the
このような上部クラッド層4の厚みは、500nm以下であることが好ましい。上部クラッド層4の厚みが500nmを超えると、発光層3が高い温度で長時間にわたって熱に曝されることになり、発光層3の熱劣化による非発光領域が増大する。なお、発光層3の上部には、発光層3中に含まれるInの蒸発を防止する目的で、蒸発防止層を形成することが望ましい。
The thickness of the
<コンタクト層>
本発明において、コンタクト層5は、導電性薄膜8と上部クラッド層4との接触抵抗を低減するために設けられるものである。このようなコンタクト層5の伝導型は、その直下に存在する層、たとえば図1に示すダブルヘテロ構造のLEDにおいては上部クラッド層4を構成する半導体層の伝導型と同一とする。コンタクト層5を低抵抗化させるという観点から、上部クラッド層4よりも高濃度にp型不純物をドープした窒化物半導体であることが好ましい。
<Contact layer>
In the present invention, the
このようなコンタクト層5は、発光層3からの発光を吸収しない程度にバンドギャップが小さい半導体材料からなることが好ましい。なお、コンタクト層5を設けることなく、上部クラッド層4上に導電性薄膜8を形成してもよい。この場合、上部クラッド層4の導電性薄膜8側の表面近傍のp型不純物の濃度を高濃度にすることが好ましい。
Such a
<第1の電極および第2の電極>
本発明において、第1の電極6および第2の電極7は、外部回路と電気的に結線するワイヤーボンドの台座となるものである。第1の電極6および第2の電極7は、従来公知の構造を採用することができ、たとえばTi、Al、Au等を用いることができる。また、第1の電極6および第2の電極7は、単層構造に限られるものではなく、多層構造とすることもできる。
<First electrode and second electrode>
In the present invention, the
そして、第1の電極6および第2の電極7が多層構造からなる場合には、その最上層には、層厚が500nm程度のAuからなる層を形成することが好ましい。これにより半導体発光素子をパッケージに実装するときに、外部回路とのワイヤーボンド安定性を確保することができる。
And when the
ところで、発光層3により発せられる光のうちの一部は、発光層3の上部クラッド層4側の方向に発せられる。したがって、第1の電極6は、発光層3から上部クラッド層4側への光取り出し方向に配置された電極となる。
By the way, a part of the light emitted by the
図1では、基板1が絶縁性の材料からなる場合の第2の電極7の配置を例示している。すなわち、絶縁性の材料からなる基板1を用いる場合、図1に示されるように、第2の電極7は、下部クラッド層2の露出面上に設けられる。一方、基板1が導電性の材料からなる場合、第2の電極7は、基板1の下部クラッド層2とは反対側の面に形成される。
FIG. 1 illustrates the arrangement of the
図2は、本発明の半導体発光素子の製造方法によって得られる半導体発光素子を上面から見たときの模式図である。図2に示されるように、第1の電極6から延長させた細線構造の電極6aを導電性薄膜8上に形成することが好ましい。このように細線構造の電極6aを設けることにより、第1の電極6に印加された電流を導電性薄膜8の面方向に拡散させることができる。これにより導電性薄膜8の直下の発光層3に電流を印加することができ、もって発光層3の発光効率を高めることができる。
FIG. 2 is a schematic view of a semiconductor light emitting device obtained by the method for manufacturing a semiconductor light emitting device of the present invention when viewed from above. As shown in FIG. 2, an electrode 6 a having a thin line structure extended from the
従来は、製造技術の観点から、細線構造の電極6aの直下に電流阻止部9を設けることができなかった。本発明の製造方法によれば、精密な製造技術を用いることなく、アニールのタイミングを制御することにより細線構造の電極6aの直下に精確に電流阻止部9を設けることができる。これにより、半導体発光素子の光取り出し効率を向上させることができる。以下、本発明の半導体発光素子の製造方法を説明する。
Conventionally, from the viewpoint of manufacturing technology, the
<半導体発光素子の製造方法>
本発明の半導体発光素子の製造方法は、基板1上に、III族化合物半導体からなる発光層3を含む半導体層10を形成するステップと(図3)、該半導体層10上の基板1と反対側の表面上に電流抑制膜15を形成するステップと(図4)、該電流抑制膜15に対して、酸素を含む雰囲気下でファーストアニールを行なうステップと(図示せず)、該電流抑制膜15上に第1の電極6を形成するステップと(図5)、該電流抑制膜15に対して、酸素を含まない雰囲気下でセカンドアニールを行なうことにより、第1の電極6の直下の電流抑制膜15を電流阻止部9とし、電流阻止部9以外の電流抑制膜15を導電性薄膜8とするステップと(図6)、基板1の半導体層10と接する側とは反対側の表面上、または半導体層10の露出面上に第2の電極7を形成するステップと(図1)を含むことを特徴とする。
<Method for Manufacturing Semiconductor Light Emitting Element>
The method for manufacturing a semiconductor light emitting device of the present invention includes a step of forming a
本発明の半導体発光素子の製造方法は、電流抑制膜15に対して、ファーストアニールを行なった後に、該電流抑制膜15上に第1の電極6を形成し、さらにセカンドアニールを行なうことを特徴とする。このように第1の電極6で電流抑制膜15を被覆した上で、セカンドアニールを行なうことにより、第1の電極6の直下に位置する電流抑制膜15のシート抵抗を維持したまま、第1の電極6の直下に位置する部分以外の電流抑制膜15のシート抵抗を低減させることができる。
The method of manufacturing a semiconductor light emitting device according to the present invention is characterized in that after the first annealing is performed on the current suppressing
そして、セカンドアニールを行なった後に、第1の電極6の直下に位置する電流抑制膜15が電流阻止部9となり、該電流阻止部9以外の電流抑制膜15が導電性薄膜8となる。このようにセカンドアニールを行なうことにより、第1の電極6がどのような微細な形状であっても、第1の電極6の直下のみに電流阻止部9を形成することができる。たとえばITOからなる電流抑制膜15の場合、電流阻止部9は、導電性薄膜8のシート抵抗と比べて1桁以上高抵抗なものとなる。このように導電性薄膜8の厚み方向に貫通するように電流阻止部9を設けることにより、導電性薄膜8にキャリアが注入されやすくなり、発光層3の発光効率を高めることができ、もって光取り出し効率を向上させることができる。以下、本発明の製造方法の各ステップを説明する。
Then, after performing the second annealing, the current suppressing
<半導体層を形成するステップ>
図3は、基板上に半導体層を形成した後の状態を示す模式的な断面図である。まず、サファイアからなる基板1を準備する。そして、基板1の温度をたとえば1050℃に調整し、窒素と水素とを含むキャリアガスを用いて、III族原料ガス、Siを含むドーピングガス、およびアンモニアガスをMOCVD装置内に導入することにより、図3に示されるように、基板1上に下部クラッド層2を結晶成長させる。
<Step of forming a semiconductor layer>
FIG. 3 is a schematic cross-sectional view showing a state after the semiconductor layer is formed on the substrate. First, a substrate 1 made of sapphire is prepared. Then, by adjusting the temperature of the substrate 1 to, for example, 1050 ° C. and introducing a group III source gas, a doping gas containing Si, and an ammonia gas into the MOCVD apparatus using a carrier gas containing nitrogen and hydrogen, As shown in FIG. 3, the
ここで、下部クラッド層2を形成するために装置内に導入するIII族原料ガスとしては、たとえばTMG((CH3)3Ga:トリメチルガリウム)、TEG((C2H5)3Ga:トリエチルガリウム)、TMA((CH3)3Al:トリメチルアルミニウム)、TEA((C2H5)3Al:トリエチルアルミニウム)、TMI((CH3)3In:トリメチルインジウム)、またはTEI((C2H5)3In:トリエチルインジウム)等を利用することができる。また、Siを含むドーピングガスとしては、たとえばSiH4(シラン)ガス等を用いることができる。
Here, as the group III source gas introduced into the apparatus for forming the
次に、下部クラッド層2の形成に用いたMOCVD装置により、下部クラッド層2上にInを含む井戸層と障壁層とを交互に形成することにより発光層3を形成する。
Next, the
そして、発光層3を形成した後に発光層3上に上部クラッド層4を形成する。上部クラッド層4の形成は、上部クラッド層4を結晶成長するのに適した基板1の温度にした上で、窒素および水素を含むキャリアガスと、III族原料ガスと、Mgを含むドーピングガスと、アンモニアガスとをMOCVD装置内に導入することにより、発光層3上に上部クラッド層4を結晶成長させる。さらに、上部クラッド層4の上には、コンタクト層5を形成する。
Then, after forming the
ここで、上部クラッド層4を結晶成長するのに適した基板1の温度は、上部クラッド層4がGaNまたはAlGaNからなる場合、950℃以上1300℃以下であることが好ましい。このような温度で上部クラッド層4を結晶成長させることにより、上部クラッド層4の結晶性を良好にすることができる。
Here, the temperature of the substrate 1 suitable for crystal growth of the
ここで、Mgを含むドーピングガスとしては、たとえばCp2Mg(シクロペンタジエニルマグネシウム)または(EtCp)2Mg(ビスエチルシクロペンタジエニルマグネシウム)等を利用することができる。なお、(EtCp)2Mgは常温常圧下で液体なので、その条件下で固体であるCp2Mgに比べて、MOCVD装置内への導入量を変化させたときの応答性が良好であって、その蒸気圧を一定に保ちやすい。上部クラッド層4の形成に用いられるIII族原料ガスおよびアンモニアガスとしては、下部クラッド層2および発光層3と同様の種類のガスを用いることができる。
Here, as the doping gas containing Mg, for example, Cp 2 Mg (cyclopentadienyl magnesium) or (EtCp) 2 Mg (bisethylcyclopentadienyl magnesium) can be used. Since (EtCp) 2 Mg is a liquid at normal temperature and pressure, the response when the amount introduced into the MOCVD apparatus is changed is better than Cp 2 Mg which is solid under the conditions, It is easy to keep the vapor pressure constant. As the group III source gas and ammonia gas used for forming the
次に、上部クラッド層4を形成するときのドーピングガスよりも、ドーピングガスの含有量を高めた上で、コンタクト層5を形成する。上記のようにして下部クラッド層2と、発光層3と、上部クラッド層4と、コンタクト層5とからなる半導体層10を形成する。
Next, the
<電流抑制膜を形成するステップ>
図4は、半導体層上に電流抑制膜を形成した後の状態を示す模式的な断面図である。上記で形成した半導体層10に対し、図4に示されるように、電子線蒸着法、またはスパッタ蒸着法を用いることにより、半導体層10上に電流抑制膜15を形成する。このような電流抑制膜15は上部クラッド層4上に直接形成してもよい。かかる電流抑制膜15は、透光性が約40%程度であってもよく、必ずしも導電性を有していなくてもよい。スパッタ蒸着法により電流抑制膜15を形成する場合、スパッタリング炉内にスパッタガスを導入してスパッタ電力を印加することにより成膜する。
<Step of forming a current suppression film>
FIG. 4 is a schematic cross-sectional view showing a state after the current suppression film is formed on the semiconductor layer. As shown in FIG. 4, the current suppressing
<ファーストアニールを行なうステップ>
上記のようにして形成された電流抑制膜15に対し、酸素を含む雰囲気でファーストアニールを行なう。このように酸素を含む雰囲気中でアニールを行なうことにより、電流抑制膜15を構成する材料を結晶化させることができ、電流抑制膜15の透過率を向上させることができる。ファーストアニール前後の電流抑制膜15の物性を調べたところ、成膜直後の電流抑制膜15は、非晶質状態となるのに対し、ファーストアニールを行なった後の電流抑制膜15は、ポリ結晶化状態となる。
<Step of first annealing>
First annealing is performed on the current suppressing
ここで、ファーストアニールは、600℃以上700℃以下の温度で行なうことが好ましい。これにより電流抑制膜15の透過率を向上させやすくする。また、ファーストアニールは、3分以上30分以下行なうことが好ましく、より好ましくは20分以下で行なう。
Here, the first annealing is preferably performed at a temperature of 600 ° C. or higher and 700 ° C. or lower. This facilitates improving the transmittance of the
このようなファーストアニール終了後に0℃以上100℃以下の温度に下げた上で、水分を含む雰囲気に電流抑制膜15を接触させることが好ましい。ファーストステップのアニール炉内で大気に接触させてもよいし、アニール炉外に取り出して大気に接触させてもよい。20℃〜30℃程度の略室温に接触させることがより好ましい。これにより電流抑制膜15のシート抵抗を低減することができる。
It is preferable to lower the temperature to 0 ° C. or more and 100 ° C. or less after the completion of the first annealing and to bring the
このように水分を含む雰囲気に電流抑制膜15を接触させたときに、電流抑制膜15のシート抵抗が低減するメカニズムは明らかではないが、おそらく電流抑制膜15を大気に接触させたときに、大気中に存在する水分が電流抑制膜15の表面に吸着されて、電流抑制膜15の表面状態が安定化するためではないかと考えられる。
The mechanism of reducing the sheet resistance of the
このような水分を含む雰囲気に接触させる時間は、60秒以上3600秒以下で行なうことが好ましい。60秒未満であると、電流抑制膜15のシート抵抗を低減する効果が乏しく、3600秒を超えると、製造工程に要する時間が長時間となるため好ましくない。
The time for contact with such an atmosphere containing moisture is preferably 60 seconds or longer and 3600 seconds or shorter. If it is less than 60 seconds, the effect of reducing the sheet resistance of the
このように大気に接触させた後に、フォトリソグラフィおよびエッチングを行なうことにより、電流抑制膜15、コンタクト層5、上部クラッド層4、および発光層3、ならびに下部クラッド層2の一部を除去し、下部クラッド層2上に露出面を形成する。
Thus, after making it contact with air | atmosphere, by performing photolithography and etching, the current suppression film |
<第1の電極を形成するステップ>
図5は、電流抑制膜上に第1の電極を形成した後の状態を示す模式的な断面図である。
本発明では、図5に示されるように電流抑制膜15上に第1の電極6を形成する。このような第1の電極6の形成は、フォトリソグラフィ、電子線蒸着、およびリフトオフ法により行なわれることが好ましい。このようにセカンドアニールの前に、第1の電極6を形成することにより、後のセカンドステップにおいて、第1の電極6の直下の電流抑制膜15に含まれる酸素が放出されにくくなり、導電性を有しない電流阻止部を形成することができる。このタイミングで第1の電極6を形成することが極めて重要であり、本発明の製造方法の最大の特徴といえる。
<Step of forming first electrode>
FIG. 5 is a schematic cross-sectional view showing a state after the first electrode is formed on the current suppression film.
In the present invention, the
<セカンドアニールを行なうステップ>
次に、炉内に基板1をセットし、酸素を含まない雰囲気でセカンドアニールを行なう。図6は、電流抑制膜に対しセカンドアニールを行なった後の状態を示す模式的な断面図である。図6に示されるように、セカンドアニールを行なうことにより、第1の電極6が形成されている部分の直下の電流抑制膜15は、第1の電極6により酸素の放出が阻害されて、電流阻止部9となる。一方、第1の電極6が形成されていない部分の電流抑制膜15中の酸素は放出されて導電性薄膜8となる。そして、電流阻止部9のシート抵抗は、導電性薄膜8のシート抵抗の約7倍程度以上になる。
<Step of performing second annealing>
Next, the substrate 1 is set in a furnace, and second annealing is performed in an atmosphere not containing oxygen. FIG. 6 is a schematic cross-sectional view showing a state after the second annealing is performed on the current suppressing film. As shown in FIG. 6, by performing the second annealing, the
このようなセカンドアニールは、真空雰囲気、窒素雰囲気、アルゴン雰囲気、または窒素とアルゴンとの混合雰囲気で行なうことが好ましく、窒素雰囲気で行なうことがより好ましい。窒素雰囲気でセカンドアニールを行なうことにより、導電性薄膜8中に酸素欠陥を形成し、キャリア密度を上昇させることをもって導電性薄膜のシート抵抗を低減することができる。
Such second annealing is preferably performed in a vacuum atmosphere, a nitrogen atmosphere, an argon atmosphere, or a mixed atmosphere of nitrogen and argon, and more preferably in a nitrogen atmosphere. By performing the second annealing in a nitrogen atmosphere, oxygen defects are formed in the conductive
本発明において、セカンドアニールは、450℃以上600℃以下の温度で行なうことが好ましい。これにより電流抑制膜15中の酸素を外部に排出させることができ、導電性薄膜8のシート抵抗をより低減させることができる。また、セカンドアニールは、1分以上10分以下で行なうことが好ましい。
In the present invention, the second annealing is preferably performed at a temperature of 450 ° C. or higher and 600 ° C. or lower. Thereby, oxygen in the
上記のセカンドアニールは、ファーストアニールのアニール温度以下の温度で行なわれることが好ましい。これにより導電性薄膜8のコンタクト抵抗と透過率を損なうことなく、シート抵抗を低減することができる。
The second annealing is preferably performed at a temperature lower than the annealing temperature of the first annealing. Thereby, the sheet resistance can be reduced without impairing the contact resistance and transmittance of the conductive
<第2の電極を形成するステップ>
次に、基板1の半導体層10と接する側とは反対側の表面上、または該半導体層10の露出面上に第2の電極7を形成する。第2の電極7の形成方法は、第1の電極6と同様の方法を用いることができる。このようにして第2の電極7を形成することにより、図1に示される半導体発光素子を作製することができる。
<Step of forming second electrode>
Next, the
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。本実施例では、以下の各ステップにより半導体発光素子を作製する。 EXAMPLES Hereinafter, although an Example is given and this invention is demonstrated in detail, this invention is not limited to these. In this example, a semiconductor light emitting device is manufactured by the following steps.
(実施例1)
<半導体層を形成するステップ>
基板1としてはC面{0001}が面方位であるサファイアを用いる。まず、表面に凹凸加工が施されたサファイアからなる基板1上にAlNバッファ層を形成し、その上にアンドープGaN層とSiをドーピングしたn型GaN層が形成されたテンプレート基板を用いる。n型GaN層のドーピング濃度は、6×1018cm-3とする。このテンプレート基板のn型GaN層上に、n型コンタクト層として膜厚1.5μmのn型GaN層を成長する。n型GaN層のドーパント原料にはSiH4ガスを用いて、Siドーピング濃度は6×1018cm-3とする。上記n型コンタクト層が、図1に示される下部クラッド層2に該当する。下部クラッド層2は、1000℃以上で結晶成長させることにより形成されたものである。
Example 1
<Step of forming a semiconductor layer>
As the substrate 1, sapphire whose C plane {0001} is a plane orientation is used. First, a template substrate is used in which an AlN buffer layer is formed on a substrate 1 made of sapphire whose surface is roughened, and an undoped GaN layer and an n-type GaN layer doped with Si are formed thereon. The doping concentration of the n-type GaN layer is 6 × 10 18 cm −3 . An n-type GaN layer having a thickness of 1.5 μm is grown as an n-type contact layer on the n-type GaN layer of the template substrate. SiH 4 gas is used as the dopant material for the n-type GaN layer, and the Si doping concentration is set to 6 × 10 18 cm −3 . The n-type contact layer corresponds to the
次に、炉内の温度を850℃に下げ、下部クラッド層2上に、活性層としてSiドープGaN層からなる障壁層とアンドープInGaNからなる井戸層を6ペア積層した後、膜厚6.5nmのGaN層からなるラストバリア層を積層し、多重量子井戸構造(MQW)からなる発光層3を形成する。発光層3のキャリア濃度は、4×1017cm-3である。
Next, the temperature in the furnace is lowered to 850 ° C., and 6 pairs of barrier layers made of Si-doped GaN layers and well layers made of undoped InGaN are stacked on the
次いで、1100℃に昇温した後、発光層3上にp型AlGaN層を形成し、次にp型GaN層を形成する。上記p型AlGaN層およびp型GaN層が図1に示される上部クラッド層4に該当する。上部クラッド層4には、2×1019cm-3以上5×1019cm-3以下のドーピング濃度でMgをドーピングする。
Next, after raising the temperature to 1100 ° C., a p-type AlGaN layer is formed on the
そして、上部クラッド層4上に、膜厚20nmのp+型GaN層からなるコンタクト層5を形成する。コンタクト層5は、Mgをドーパントとして5×1019cm-3以上5×1020cm-3以下のドーピング濃度とする。このようにして図3に示されるように、基板1上に、下部クラッド層2、発光層3、上部クラッド層4、およびコンタクト層5からなる4層の半導体層10を形成する。
Then, a
<電流抑制膜を形成するステップ>
その後、図4に示されるように、スパッタリング法を用いて半導体層10上に電流抑制膜15を形成する。まず、スパッタリング炉内に基板1を設置し、炉内の温度を室温に保つ。そして、スパッタガスとしてアルゴンガスを導入し、1.28kWhのスパッタ電力により、コンタクト層5上に膜厚150nmのITOからなる電流抑制膜15を成膜する。
<Step of forming a current suppression film>
Thereafter, as shown in FIG. 4, a
<ファーストアニールを行なうステップ>
次に、20%の酸素および80%の窒素からなる混合ガス雰囲気で、600℃10分間のファーストアニールを行なう。これにより電流抑制膜15の波長450nmの光に対する透過率を94%以上に高める。
<Step of first annealing>
Next, first annealing is performed at 600 ° C. for 10 minutes in a mixed gas atmosphere composed of 20% oxygen and 80% nitrogen. Thereby, the transmittance of the
その後、フォトリソグラフィおよびエッチングを行なうことにより、電流抑制膜15、コンタクト層5、上部クラッド層4、および発光層3、ならびに下部クラッド層2の一部を除去し、下部クラッド層2上に露出面を形成する。
Thereafter, photolithography and etching are performed to remove a part of the current suppressing
<第1の電極を形成するステップ>
そして、図5に示されるように、電流抑制膜15に対し、通常のフォトリソグラフィ、電子線蒸着、およびリフトオフ法を行なうことにより、膜厚100nmのTiと、膜厚50nmのPtと、膜厚500nmのAuとの3層構造からなる第1の電極6を形成する。
<Step of forming first electrode>
Then, as shown in FIG. 5, the
<セカンドアニールを行なうステップ>
次に、図6に示されるように、炉内を100%の窒素雰囲気にして、550℃で5分間のセカンドアニールを行なうことにより、第1の電極6の直下に、シート抵抗が110Ω/□の電流阻止部9を形成する。同時に電流阻止部9以外の電流抑制膜をシート抵抗が9Ω/□の導電性薄膜8にする。このようにして第1の電極6の直下のみに電流阻止部9を設け、それ以外の部分を導電性薄膜8とする。
<Step of performing second annealing>
Next, as shown in FIG. 6, by performing second annealing for 5 minutes at 550 ° C. in a 100% nitrogen atmosphere, the sheet resistance is 110 Ω / □ immediately below the
<第2の電極を形成するステップ>
上記で形成した下部クラッド層2の露出面上に対し、通常のフォトリソグラフィ、電子線蒸着、およびリフトオフ法を行なうことにより、膜厚100nmのTiと、膜厚50nmのPtと、膜厚500nmのAuとの3層構造からなる第2の電極7を形成する。このようにして本実施例の半導体発光素子を作製する。
<Step of forming second electrode>
By performing normal photolithography, electron beam evaporation, and lift-off method on the exposed surface of the lower
(実施例2〜6)
実施例1の半導体発光素子の製造方法に対し、ファーストアニールの雰囲気および温度が異なる他は、実施例1と同様の方法により実施例2〜6の半導体発光素子を作製する。すなわち、実施例2〜6では、電流抑制膜に対し10%の酸素および90%の窒素からなる混合ガス雰囲気で10分間のファーストアニールを行なう。実施例2〜6ではそれぞれ、ファーストアニールの温度を500℃、550℃、600℃、650℃、700℃とする。
(Examples 2 to 6)
The semiconductor light emitting devices of Examples 2 to 6 are fabricated by the same method as in Example 1 except that the first annealing atmosphere and temperature are different from the manufacturing method of the semiconductor light emitting device of Example 1. That is, in Examples 2 to 6, the current suppressing film is first annealed for 10 minutes in a mixed gas atmosphere composed of 10% oxygen and 90% nitrogen. In Examples 2 to 6, the first annealing temperature is set to 500 ° C., 550 ° C., 600 ° C., 650 ° C., and 700 ° C., respectively.
(ファーストアニールの温度依存性)
実施例2〜6において、ファーストアニールを行なった後の電流抑制膜のシート抵抗を4端子法により測定する。その結果を図7のグラフに示す。図7は、500℃〜700℃でファーストアニールを行なった後の電流抑制膜のシート抵抗を示したグラフである。図7の縦軸は、電流抑制膜のシート抵抗を示し、図7の横軸は、ファーストアニールを行なうときの温度を示している。図7に示される結果から、ファーストアニールを行なう温度が高いほど、電流抑制膜のシート抵抗を低減し得ることがわかる。
(Temperature dependence of first annealing)
In Examples 2 to 6, the sheet resistance of the current suppression film after performing the first annealing is measured by a four-terminal method. The result is shown in the graph of FIG. FIG. 7 is a graph showing the sheet resistance of the current suppressing film after first annealing at 500 ° C. to 700 ° C. FIG. The vertical axis in FIG. 7 indicates the sheet resistance of the current suppression film, and the horizontal axis in FIG. 7 indicates the temperature at which fast annealing is performed. From the results shown in FIG. 7, it can be seen that the higher the temperature at which the first annealing is performed, the lower the sheet resistance of the current suppression film.
次に、実施例2〜6において、ファーストアニールを行なった後の450nmの波長の光における電流抑制膜の透過率を分光光度計により測定する。その結果を図8のグラフに示す。図8は、500℃〜700℃でファーストアニールを行なった後の電流抑制膜の450nmの波長の光の透過率を示したグラフである。図8の縦軸は、電流抑制膜の450nmの波長の光の透過率を示し、図8の横軸は、ファーストアニールを行なうときの温度を示している。 Next, in Examples 2 to 6, the transmittance of the current suppression film in light having a wavelength of 450 nm after the first annealing is measured with a spectrophotometer. The result is shown in the graph of FIG. FIG. 8 is a graph showing the transmittance of light having a wavelength of 450 nm of the current suppressing film after first annealing at 500 ° C. to 700 ° C. FIG. The vertical axis in FIG. 8 indicates the transmittance of light having a wavelength of 450 nm of the current suppressing film, and the horizontal axis in FIG. 8 indicates the temperature at which the first annealing is performed.
図8の結果からも明らかなように、ファーストアニールの温度を500℃以上にすることにより、電流抑制膜の透過率を40%台から90%以上に向上させることができる。特に、600℃以上700℃以下でファーストアニールを行なうことにより、電流抑制膜の透過率を顕著に向上させることができる。 As is apparent from the results of FIG. 8, by setting the first annealing temperature to 500 ° C. or higher, the transmittance of the current suppressing film can be improved from the 40% level to 90% or higher. In particular, by performing first annealing at 600 ° C. or more and 700 ° C. or less, the transmittance of the current suppression film can be remarkably improved.
このようにファーストアニール前後により電流抑制膜の透過率が異なるのは、電流抑制膜を構成するITOの結晶状態が非結晶質状態からポリ結晶化が進むとともに、外部の酸素が取り込まれたことによるものである。 As described above, the transmittance of the current suppression film differs before and after the first annealing because the crystal state of ITO constituting the current suppression film proceeds from polycrystallization from the amorphous state and external oxygen is taken in. Is.
<セカンドアニール前後のシート抵抗>
実施例4において、550℃で5分間のセカンドアニールを行なった後に第1の電極をリン酸で除去する。そして、第1の電極の直下に形成された電流阻止部、および第1の電極の直下以外の部分である導電性薄膜のシート抵抗をそれぞれ測定する。その結果、導電性薄膜のシート抵抗はセカンドアニール前後で115Ω/□→9Ω/□に低減されており、電流阻止部のシート抵抗はセカンドアニール前後で115Ω/□→110Ω/□とほとんど変化していない。なお、セカンドアニール前後でも透光性に変化は見られず94%台である。
<Sheet resistance before and after second annealing>
In Example 4, after the second annealing is performed at 550 ° C. for 5 minutes, the first electrode is removed with phosphoric acid. And the sheet resistance of the electroconductive thin film which is parts other than the electric current blocking part formed immediately under the 1st electrode and the area directly under the 1st electrode is measured, respectively. As a result, the sheet resistance of the conductive thin film was reduced to 115Ω / □ → 9Ω / □ before and after the second annealing, and the sheet resistance of the current blocking portion almost changed from 115Ω / □ to 110Ω / □ before and after the second annealing. Absent. Note that the translucency does not change even before and after the second annealing and is in the 94% range.
実施例5においても、上記の実施例4と同様にして電流阻止部のシート抵抗を測定する。その結果、導電性薄膜のシート抵抗はセカンドアニール前後で110Ω/□→8Ω/□に低減されており、電流阻止部のシート抵抗はセカンドアニール前後で110Ω/□→95Ω/□とほとんど変化していない。 Also in Example 5, the sheet resistance of the current blocking portion is measured in the same manner as in Example 4 above. As a result, the sheet resistance of the conductive thin film was reduced to 110Ω / □ → 8Ω / □ before and after the second annealing, and the sheet resistance of the current blocking portion almost changed from 110Ω / □ to 95Ω / □ before and after the second annealing. Absent.
実施例6においても、上記の実施例4と同様にして電流阻止部のシート抵抗を測定した。その結果、導電性薄膜のシート抵抗はセカンドアニール前後で112Ω/□→11Ω/□に低減されており、電流阻止部のシート抵抗はセカンドアニール前後で112Ω/□→105Ω/□とほとんど変化していない。 Also in Example 6, the sheet resistance of the current blocking portion was measured in the same manner as in Example 4 above. As a result, the sheet resistance of the conductive thin film was reduced to 112Ω / □ → 11Ω / □ before and after the second annealing, and the sheet resistance of the current blocking portion almost changed from 112Ω / □ → 105Ω / □ before and after the second annealing. Absent.
これらの結果から、電流抑制膜中の酸素が、セカンドアニールを行なった後に外部に放出されることにより、導電性薄膜のシート抵抗が低下することが導かれる。一方、第1の電極6が形成されていた部分の電流抑制膜からは、第1の電極が酸素を外部に排出することを阻害し、電流阻止部9のシート抵抗が低下しないことが導かれる。
From these results, it is derived that the sheet resistance of the conductive thin film is reduced by releasing the oxygen in the current suppressing film to the outside after performing the second annealing. On the other hand, the portion of the current suppression film where the
本発明において上記で好適な実施形態を説明した半導体発光素子の製造方法によって得られる半導体発光素子は、上記に限定されるものではなく、上記以外の構成とすることもできる。 The semiconductor light-emitting device obtained by the method for manufacturing a semiconductor light-emitting device described above in the present invention is not limited to the above, and may have a configuration other than the above.
以上のように本発明の実施の形態および実施例について説明を行なったが、上述の各実施の形態および実施例の構成を適宜組み合わせることも当初から予定している。 Although the embodiments and examples of the present invention have been described as described above, it is also planned from the beginning to appropriately combine the configurations of the above-described embodiments and examples.
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1,101 基板、2,102 下部クラッド層、3,103 発光層、4,104 上部クラッド層、5,105 コンタクト層、6 第1の電極、6a,106a 細線構造の電極、7 第2の電極、8,108 導電性薄膜、9,109 電流阻止部、10 半導体層、15 電流抑制膜、106 p型電極、107 n型電極。
DESCRIPTION OF SYMBOLS 1,101 Substrate, 2,102 Lower clad layer, 3,103 Light emitting layer, 4,104 Upper clad layer, 5,105 Contact layer, 6 First electrode, 6a, 106a Thin wire structure electrode, 7
Claims (4)
前記半導体層上の前記基板と反対側の表面上に電流抑制膜を形成するステップと、
前記電流抑制膜に対して、酸素を含む雰囲気でファーストアニールを行なうステップと、
前記電流抑制膜上に第1の電極を形成するステップと、
前記電流抑制膜に対して、酸素を含まない雰囲気でセカンドアニールを行なうことにより、前記第1の電極の直下の前記電流抑制膜を電流阻止部とし、前記電流阻止部以外の前記電流抑制膜を導電性薄膜とするステップと、
前記基板の半導体層と接する側とは反対側の表面上、または前記半導体層の露出面上に第2の電極を形成するステップとを含む、半導体発光素子の製造方法。 Forming a semiconductor layer including a light emitting layer made of a group III compound semiconductor on a substrate;
Forming a current suppression film on a surface of the semiconductor layer opposite to the substrate;
First annealing the current suppression film in an atmosphere containing oxygen; and
Forming a first electrode on the current suppression film;
The current suppression film is subjected to second annealing in an atmosphere not containing oxygen, whereby the current suppression film immediately below the first electrode is used as a current blocking part, and the current suppressing film other than the current blocking part is A step of forming a conductive thin film;
Forming a second electrode on the surface of the substrate opposite to the side in contact with the semiconductor layer or on the exposed surface of the semiconductor layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010075498A JP5327976B2 (en) | 2010-03-29 | 2010-03-29 | Manufacturing method of semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010075498A JP5327976B2 (en) | 2010-03-29 | 2010-03-29 | Manufacturing method of semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011210847A JP2011210847A (en) | 2011-10-20 |
JP5327976B2 true JP5327976B2 (en) | 2013-10-30 |
Family
ID=44941614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010075498A Active JP5327976B2 (en) | 2010-03-29 | 2010-03-29 | Manufacturing method of semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5327976B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5533829B2 (en) | 2011-09-27 | 2014-06-25 | カシオ計算機株式会社 | Information acquisition system, information processing apparatus, information processing method, and program |
KR101926541B1 (en) * | 2012-07-13 | 2018-12-10 | 엘지이노텍 주식회사 | Light emitting device |
JP5949368B2 (en) | 2012-09-13 | 2016-07-06 | 豊田合成株式会社 | Semiconductor light emitting device and manufacturing method thereof |
JP6217528B2 (en) | 2014-05-27 | 2017-10-25 | 豊田合成株式会社 | Light emitting element |
CN105449070B (en) * | 2014-08-28 | 2018-05-11 | 泰谷光电科技股份有限公司 | A kind of structure of transparent conductive layer of light emitting diode |
JP5893699B1 (en) * | 2014-09-25 | 2016-03-23 | 泰谷光電科技股▲ふん▼有限公司 | Light-emitting diode transparent conductive layer configuration |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002344018A (en) * | 2001-05-21 | 2002-11-29 | Hitachi Cable Ltd | Light-emitting diode and manufacturing method therefor |
JP5232970B2 (en) * | 2006-04-13 | 2013-07-10 | 豊田合成株式会社 | Semiconductor light emitting device manufacturing method, semiconductor light emitting device, and lamp including the same |
JP2008244425A (en) * | 2007-02-21 | 2008-10-09 | Mitsubishi Chemicals Corp | GaN BASED LED ELEMENT AND LIGHT EMITTING DEVICE |
-
2010
- 2010-03-29 JP JP2010075498A patent/JP5327976B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011210847A (en) | 2011-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9331245B2 (en) | Nitride semiconductor light-emitting element and method for producing same | |
TWI362123B (en) | ||
JP5732140B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
KR101324442B1 (en) | Group iii nitride semiconductor light-emitting element and method for manufacturing the same, and lamp | |
JP5628615B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
TWI425664B (en) | Semiconductor light-emitting device and method for producing the same | |
JP5310604B2 (en) | Semiconductor light emitting device manufacturing method, semiconductor light emitting device, lamp, electronic device, and mechanical device | |
JP5327976B2 (en) | Manufacturing method of semiconductor light emitting device | |
KR20070046108A (en) | Light emitting element and manufacturing method thereof | |
JP5554739B2 (en) | Manufacturing method of nitride semiconductor light emitting device | |
WO2011102450A1 (en) | Method of manufacture for a compound semiconductor light-emitting element | |
JP2009224370A (en) | Nitride semiconductor device | |
US20230034297A1 (en) | Semiconductor light-emitting element | |
US20230035901A1 (en) | Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element | |
US20230029549A1 (en) | Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element | |
TWI585993B (en) | Nitride light emitting device and manufacturing method thereof | |
JP2006024913A (en) | Translucent positive electrode for compound semiconductor light-emitting device of gallium nitride series, and the light-emitting device | |
JP2013122950A (en) | Group iii nitride semiconductor light-emitting element | |
JP5342970B2 (en) | Method for manufacturing zinc oxide based semiconductor light emitting device and zinc oxide based semiconductor light emitting device | |
US20100176373A1 (en) | Fabrication method of nitride semiconductor light emitting device and nitride semiconductor light emitting device thereby | |
JP2014103242A (en) | Semiconductor light-emitting element | |
JP2013055293A (en) | Group-iii nitride semiconductor light-emitting element and method of manufacturing the same | |
JP2011155084A (en) | Ultraviolet semiconductor light emitting element | |
JP5246079B2 (en) | Manufacturing method of semiconductor device | |
US9525104B2 (en) | Light-emitting diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130719 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5327976 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |