JP5318393B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5318393B2 JP5318393B2 JP2007265989A JP2007265989A JP5318393B2 JP 5318393 B2 JP5318393 B2 JP 5318393B2 JP 2007265989 A JP2007265989 A JP 2007265989A JP 2007265989 A JP2007265989 A JP 2007265989A JP 5318393 B2 JP5318393 B2 JP 5318393B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- hole
- carbon fiber
- core
- woven fabric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は配線基板およびその製造方法に関し、より詳細には、コア基板を備える配線基板およびこの配線基板の製造方法、並びに配線基板を用いた半導体装置および配線基板に用いられるプリプレグに関する。 The present invention relates to a wiring board and a manufacturing method thereof, and more particularly to a wiring board including a core substrate, a manufacturing method of the wiring board, a semiconductor device using the wiring board, and a prepreg used in the wiring board.
半導体素子を搭載する配線基板には、カーボンファイバ強化プラスチック(CFRP)をコア基板に備えた製品がある。このカーボンファイバ強化プラスチックを備えたコア基板は、従来のガラスエポキシ基板からなるコア基板と比較して低熱膨張率であり、このコア基板を用いた配線基板は、半導体素子と熱膨張係数をマッチングさせることができ、半導体素子と配線基板との間に生じる熱応力を回避する上で有用である。 As a wiring board on which a semiconductor element is mounted, there is a product having a core substrate made of carbon fiber reinforced plastic (CFRP). The core substrate provided with this carbon fiber reinforced plastic has a low coefficient of thermal expansion compared to a core substrate made of a conventional glass epoxy substrate, and the wiring substrate using this core substrate matches the thermal expansion coefficient with the semiconductor element. This is useful in avoiding thermal stress generated between the semiconductor element and the wiring board.
配線基板はコア基板の両面に配線層を積層して形成され、コア基板には、その両面に積層される配線層と電気的導通をとるための導通スルーホールPTH(Plated through hole)が形成される。この導通スルーホールは、基板に貫通孔を形成し、めっきにより貫通孔の内壁面に導通部(めっき層)を形成することによって形成される。 The wiring board is formed by laminating wiring layers on both sides of the core board, and a conductive through hole PTH (Plated through hole) is formed on the core board for electrical connection with the wiring layer laminated on both sides of the core board. The The conductive through hole is formed by forming a through hole in the substrate and forming a conductive portion (plating layer) on the inner wall surface of the through hole by plating.
ところで、カーボンファイバ強化プラスチックのような導電性を有するコア部を備えるコア基板の場合には、単に基板に貫通孔を形成して貫通孔の内壁面にめっきを施すと、導通スルーホールとコア部とが電気的に短絡してしまう。このため、導電性を有するコア部を備えるコア基板に導通スルーホールを形成する際には、コア基板に導通スルーホールよりも大径の下孔を貫設し、下孔に絶縁性を有する樹脂を充填した後、下孔内に導通スルーホールを貫通させて、導通スルーホールとコア部とが電気的に短絡しないようにしている(特許文献1、2参照)。
しかしながら、コア基板に下孔をあけて下孔内に導通スルーホールを貫通させる配置では、下孔が導通スルーホールよりも大径になるから、コア基板に単に導通スルーホールを配置する場合と比較して、導通スルーホールの配置間隔が広くなり、導通スルーホールを高密度に配置することが制約される。
また、下孔内に絶縁用の樹脂を充填すると、コア基板の熱膨張係数が大きくなるように作用し、カーボンファイバをコア部に備える配線基板の場合には、低熱膨張係数に形成されているコア基板の利点が阻害される。
However, in the arrangement in which a through hole is made in the core substrate and the through hole is penetrated into the under hole, the diameter of the lower hole is larger than that of the through through hole. Thus, the arrangement interval of the conductive through holes is widened, and it is restricted that the conductive through holes are arranged at high density.
In addition, when an insulating resin is filled in the lower hole, the core substrate acts so as to increase the thermal expansion coefficient, and in the case of a wiring substrate having a carbon fiber in the core portion, it is formed with a low thermal expansion coefficient. The advantage of the core substrate is hindered.
本発明は、これらの課題を解決すべくなされたものであり、配線基板に形成される導通スルーホールの配置ピッチを微細化することができ、コア基板に求められる強度、熱膨張係数といった特性を満足することができる配線基板およびその製造方法、並びに半導体装置、配線基板に用いられるプリプレグを提供することを目的とする。 The present invention has been made to solve these problems, and can reduce the pitch of conductive through holes formed in a wiring board, and can provide characteristics such as strength and coefficient of thermal expansion required for a core board. It is an object of the present invention to provide a satisfactory wiring board, a manufacturing method thereof, a semiconductor device, and a prepreg used for the wiring board.
本発明は、上記目的を達成するため次の構成を備える。
すなわち、配線基板の製造方法として、導通スルーホールが通過する位置が空位となるように繊維が配置され、樹脂が含浸して形成されたプリプレグを熱圧着してコア部を形成する工程と、該コア部の前記空位となる位置に、空位の内側を通過する貫通孔を形成する工程と、前記貫通孔の内側面に導体層を形成して前記繊維と干渉しない配置に導通スルーホールを形成してコア基板とする工程と、大判の配線基板から個片に切断する切断工程と、を有し、前記コア部を形成する工程において、前記繊維は、カーボンファイバと非導電性繊維とを複合した織布として形成され、該織布に、前記導通スルーホールが通過する空位が形成されたプリプレグを使用し、前記切断工程において、前記非導電性繊維が配置されている位置で切断することによって、切断端面に該非導電性繊維を露出させることを特徴とする。
The present invention has the following configuration in order to achieve the above object.
That is, as a method of manufacturing a wiring board, a step is performed in which fibers are arranged so that a position where a conductive through hole passes is vacant, and a prepreg formed by impregnation with a resin is thermocompression bonded to form a core portion; Forming a through-hole that passes through the inside of the vacancy at a position that becomes the vacancy of the core portion, and forming a conductive layer on the inner surface of the through-hole to form a conductive through-hole in an arrangement that does not interfere with the fiber. a step of a core substrate Te, possess a cutting step of cutting the large-sized wiring board into pieces, and in the step of forming the core portion, said fibers, a composite of carbon fibers and a non-conductive fibers Using a prepreg formed as a woven fabric and having vacancies through which the conductive through-holes are formed in the woven fabric, and in the cutting step, cutting at a position where the non-conductive fibers are arranged I, wherein the exposing the non-conductive fibers in the cut end face.
また、配線基板の構成として、コア基板と、コア基板の両面に積層して設けられた配線層と、該配線層を電気的に接続する、前記コア基板に設けられた導通スルーホールとを備え、前記コア基板を構成するコア部は繊維に樹脂を含浸して形成されたプリプレグを熱圧着して形成され、前記導通スルーホールが、前記コア部の繊維と干渉することなく設けられており、前記繊維は、カーボンファイバと非導電性繊維とを複合した織布として形成され、該織布に、前記導通スルーホールが通過する空位が形成されており、前記非導電性繊維が配置されている位置で切断されて、切断端面に該非導電性繊維が露出していることを特徴とする。なお、配線基板はインターポーザとして使用することも可能である。 The wiring board includes a core board, a wiring layer provided on both surfaces of the core board, and a conductive through hole provided in the core board for electrically connecting the wiring layers. The core part constituting the core substrate is formed by thermocompression bonding of a prepreg formed by impregnating a resin into a fiber, and the conductive through hole is provided without interfering with the fiber of the core part , The fiber is formed as a woven fabric composed of a composite of carbon fiber and non-conductive fiber, and a vacancy through which the conductive through hole passes is formed in the woven fabric, and the non-conductive fiber is disposed. It cut | disconnects in a position and this nonelectroconductive fiber is exposed to the cut end surface, It is characterized by the above-mentioned. The wiring board can also be used as an interposer.
また、前記配線基板に半導体素子を搭載することによって半導体装置として提供することができる。 Further, a semiconductor device can be provided by mounting a semiconductor element on the wiring board.
また、配線基板のコア基板を構成するコア部を構成するプリプレグであって、銅よりも低い熱膨張係数を有する繊維を含有し、該繊維が、前記コア基板に形成される導通スルーホールと干渉しない配置に設けられているものが有効に用いられる。
また、前記繊維が、カーボンファイバ織布として形成され、該カーボンファイバ織布に、前記導通スルーホールが通過する空位が形成されているものは、導通スルーホールとの電気的短絡を回避し、低熱膨張係数を有するコア基板として構成されるという利点がある。また、前記繊維が、カーボンファイバと非導電性繊維とを複合した織布として形成され、該織布に、前記導通スルーホールが通過する空位が形成されているものが好適に用いられる。
Also, a prepreg constituting a core portion constituting a core substrate of a wiring board, containing a fiber having a lower thermal expansion coefficient than copper, and the fiber interferes with a conductive through hole formed in the core substrate. Those provided in an arrangement not to be used are effectively used.
Further, the fiber is formed as a carbon fiber woven fabric, and the carbon fiber woven fabric is formed with a vacancy through which the conductive through hole passes, so that an electrical short circuit with the conductive through hole is avoided, and a low heat There is an advantage that it is configured as a core substrate having an expansion coefficient. In addition, it is preferable that the fiber is formed as a woven fabric in which a carbon fiber and a non-conductive fiber are combined, and a vacancy through which the conductive through hole passes is formed in the woven fabric.
本発明に係る配線基板およびその製造方法においては、コア基板のコア部を形成するプリプレグが含有する繊維が、コア基板の導通スルーホールが通過する位置と干渉しない配置としたことにより、プリプレグにおける繊維の配置と関わりなく導通スルーホールを形成することができ、導通スルーホールを微細ピッチに配置することが可能になる。また、プリプレグに含有させる繊維を選択することによってコア基板として所要の強度等の特性を備えることができる。 In the wiring board and the manufacturing method thereof according to the present invention, the fibers contained in the prepreg forming the core portion of the core substrate are arranged so as not to interfere with the position through which the conductive through hole of the core substrate passes. Regardless of the arrangement of the conductive through holes, the conductive through holes can be formed, and the conductive through holes can be arranged at a fine pitch. Further, by selecting the fiber to be included in the prepreg, the core substrate can be provided with characteristics such as required strength.
(配線基板の製造方法)
以下、本発明に係る配線基板の製造方法の一実施形態について説明する。
本実施形態の配線基板の製造方法においては、カーボンファイバ強化プラスチックからなるコア部を備えたコア基板を用いる。
図1は、カーボンファイバ強化プラスチックから成るコア部10を備えたコア基板20を形成するまでの工程を示す。
(Method for manufacturing a wiring board)
Hereinafter, an embodiment of a method for manufacturing a wiring board according to the present invention will be described.
In the method for manufacturing a wiring substrate according to the present embodiment, a core substrate having a core portion made of carbon fiber reinforced plastic is used.
FIG. 1 shows a process until a
図1(a)は、カーボンファイバを含有するプリプレグ10a、10b、10cと、熱膨張係数を調整するためにアルミナ、シリカ、等のフィラーを含有する電気的絶縁性を有するプリプレグ12とを、熱圧着するために、位置合わせして配した状態を示す。
本実施形態では、3枚のプリプレグ10a、10b、10cを重ねてコア部10を形成しているが、コア部10を構成するプリプレグの枚数は、配線基板の厚さあるいはコア基板としての強度等の要請から適宜選択することができる。
FIG. 1 (a) shows a
In the present embodiment, the
本実施形態の配線基板の製造方法においてもっとも特徴とする構成は、コア部10を構成するカーボンファイバを含有するプリプレグ10a、10b、10cの構成にある。すなわち、プリプレグ10a、10b、10cは長繊維のカーボンファイバを用いて織布として構成し、カーボンファイバの織布にエポキシ樹脂等の樹脂を含浸させ、接着性を備えた半硬化状態として形成される。
プリプレグ10a、10b、10cにおける構成上の特徴はその織り方にある。すなわち、通常の織布では繊維を面的に均一に織られるが、本実施形態で使用するプリプレグ10a、10b、10cに用いられるカーボンファイバ織布は、コア基板に形成する導通スルーホールとカーボンファイバ5aとが干渉しないように、導通スルーホールが通過する位置が空き部分となるように織られている。
The most characteristic configuration in the method for manufacturing a wiring board according to the present embodiment is the configuration of
A structural feature of the
図2に、プリプレグ10a、10b、10cに用いられるカーボンファイバ織布5を平面方向から見た状態を示す。カーボンファイバ織布5は、カーボンファイバ5aを平織状に織って形成されているが、平織り部分を一定間隔で離間させる織り方として、所定間隔で空き部分(本明細書では空位という)が形成されるようにしている。この空位6には、コア基板を形成する際に導通スルーホールが通過する。すなわち、カーボンファイバ織布5は、コア基板に形成する導通スルーホールの配置に合わせてあらかじめ空位6を形成するように織られたものである。
In FIG. 2, the state which looked at the carbon
コア基板に形成する導通スルーホールの平面配置は製品によって異なるが、通常、コア基板に設けられる導通スルーホールは縦横に所定間隔で整列された配置となっている。このように、導通スルーホールが所定間隔で整列した配置となっている場合に、導通スルーホールの平面配置に合わせて空位6が形成されるようにカーボンファイバ織布5を形成することは可能である。
また、カーボンファイバ織布5を形成する場合に、導通スルーホールの配置に合わせるとともに、導通スルーホールを通過させる空位6の縦横寸法を調節することも可能である。
Although the planar arrangement of the conductive through holes formed in the core substrate differs depending on the product, the conductive through holes provided in the core substrate are usually arranged at predetermined intervals in the vertical and horizontal directions. In this way, when the conductive through holes are arranged at predetermined intervals, the carbon
In addition, when forming the carbon
カーボンファイバの単線は数μm程度の径である。したがって、カーボンファイバの単線を織って、図2に示すようなカーボンファイバ織布5を形成することも可能であるし、カーボンファイバの単線を複数本撚り合わせた糸を用いてカーボンファイバ織布5を形成することもできる。カーボンファイバの撚糸の場合は、数十μm程度の径となる。
コア基板に形成する導通スルーホールの配置ピッチは製品によって異なるが、たとえば一般的な半導体素子搭載基板で用いられている400μm程度の配置ピッチに導通スルーホールを配置する場合であれば、数十μm程度の撚糸を用いて、空位6を形成する配置でカーボンファイバ織布5を形成することは容易である。
The carbon fiber single wire has a diameter of about several μm. Therefore, it is possible to form a carbon
The arrangement pitch of the conductive through holes formed in the core substrate varies depending on the product. For example, if the conductive through holes are arranged at an arrangement pitch of about 400 μm used in a general semiconductor element mounting substrate, it is several tens of μm. It is easy to form the carbon
図2に示したカーボンファイバ織布5はカーボンファイバ5aが直角に交差するように織られているが、カーボンファイバ5aの交差角度が直角以外、たとえば120°に交差するといった斜めに交差する織り方によって空位6が形成されたカーボンファイバ織布5を形成することも可能である。また、カーボンファイファ織布5に形成する空位6の平面形状を、正方形以外に、長方形、ひし形、六角形、八角形等に織ることも可能である。
The carbon
また、図2に示したカーボンファイバ織布5は空位6が縦横方向に一定間隔で整列した例であるが、コア基板に形成される導通スルーホールが均等に整列された配置ではなく、平面内で不均一に配列されている場合に、これらの導通スルーホールの平面配置に合わせて空位6を形成するようにカーボンファイバ織布5を形成することも考えられる。本願発明は、導通スルーホールが均一に整列されて配置されている配線基板に限らず、導通スルーホールが不均一に配置されている場合にも適用可能である。
Further, the carbon fiber woven
カーボンファイバ織布5を樹脂に含浸させることによってプリプレグが得られる。このプリプレグは、カーボンファイバ織布5のカーボンファイバ5aの部分に樹脂が含浸し、空位6に樹脂11が充填されて得られる。なお、空位6が大きく開口している場合は空位6が樹脂によって充填されない場合もある。
図1(a)は、こうして得らたプリプレグ10a、10b、10cを位置合わせした状態である。このようにプリプレグを複数枚、重ね合わせるようにして位置合わせする場合は、カーボンファイバ織布5の空位6の平面位置が一致するように位置合わせする。
A prepreg is obtained by impregnating the carbon fiber woven
FIG. 1A shows a state in which the
製造工程上は、大判のカーボンファイバ織布5を用意し、カーボンファイバ織布5をエポキシ樹脂等の樹脂に含浸させて、大判のプリプレグ10a、10b、10cを形成し、大判のプリプレグ10a、10b、10cを使用してコア基板を形成する。図1は、多数個取り用の大判のプリプレグ10a、10b、10cの一部を拡大して示している。
In the manufacturing process, a large carbon fiber woven
図1(b)は、プリプレグ10a、10b、10c、12を熱圧着して、平板体に形成した状態を示す。プリプレグ12からなる絶縁層12aの内層にプリプレグ10a、10b、10cが一体化して形成されたコア部10が配される。コア部10にはカーボンファイバ5aを含む領域と、カーボンファイバ織布5の空位6となった領域が存在する。カーボンファイバ5aを含む領域は導電性を有する領域であり、空位6の領域は樹脂11が充填された領域で電気的絶縁性を有する領域である。プリプレグの状態でカーボンファイバ織布5の空位6に樹脂11が充填されていない場合には、プリプレグ12を熱圧着することによって空位6にプリプレグ12から樹脂が充填される。
FIG. 1B shows a state in which the
コア部10を一体形成した後、コア部10の樹脂11(12)が充填された位置、いいかえればカーボンファイバ織布5の空位6となっている位置に合わせて貫通孔13を形成する(図1(c))。貫通孔13はカーボンファイバ織布5に形成した空位6よりも小径に形成する。これによって貫通孔13の内側面に樹脂11が露出する。貫通孔13はたとえばドリル加工によって形成する。
After the
図1(d)は、導通スルーホールを形成するために、コア部10に無電解銅めっきおよび電解銅めっきを施し、貫通孔13の内側面およびコア部10の表面に導体層14を形成した状態である。貫通孔13の内側面は樹脂11および絶縁層12aによって被覆されているから、貫通孔13の内側面に導体層14を被着形成しても導体層14と、コア部10の導電性を有するカーボンファイバ5aを含有する領域が電気的に短絡することはない。
In FIG. 1 (d), in order to form a conductive through hole, electroless copper plating and electrolytic copper plating are applied to the
図1(e)は、貫通孔13に樹脂15を充填した後、コア部10の両表面に導体層16を形成した状態を示す。導体層16はめっきによって形成することができる。
図1(f)は、導体層16、14を所定パターンにエッチングして基板の表面に配線パターン18を形成し、コア基板20を形成した状態である。貫通孔13の内側面に形成された導体層14は、コア基板20の両面に形成される配線パターンを電気的に接続する導通スルーホール19となる。
導通スルーホール19はコア部10に形成された貫通孔13を通過して配置され、貫通孔13の内側面は電気的絶縁性の樹脂11によって被覆されているから、導通スルーホール19がコア部10の導体部、すなわちカーボンファイバ5aが含有されている領域と電気的に短絡することが防止されている。
FIG. 1E shows a state in which the
FIG. 1F shows a state in which the conductor layers 16 and 14 are etched into a predetermined pattern to form a
The conductive through
このように、本実施形態のコア基板の製造方法においては、コア部10を構成するカーボンファイバ織布5に導通スルーホール19を通過させる空位6を設けたことによって、コア基板20に導通スルーホール19を設けた際に、導通スルーホール19がカーボンファイバ織布5と導通することが回避され、導通スルーホール19がコア部10と電気的に短絡することが防止される。
As described above, in the method for manufacturing the core substrate of the present embodiment, the conductive through hole is formed in the
また、コア基板20のコア部10には導通スルーホール19を形成する貫通孔13を設けるのみであり、従来のコア基板のように、導通スルーホールを通過させる下孔を形成する必要がない。これによってコア基板20に形成する導通スルーホール19の配置ピッチを従来のコア基板にくらべて狭くすることができ、導通スルーホール19をより高密度に形成することができる。
また、コア部10に形成する貫通孔13は従来よりも小径であるから、貫通孔13に樹脂15を充填したとしても、従来のように下孔に樹脂を充填した場合と比較して、樹脂の充填量が抑えられ、コア基板の熱膨張係数が大きくなることを有効に抑制することができる。
Further, the
Moreover, since the through-
(配線基板)
図3は、コア基板20の両面に配線層22を積層して配線基板30を形成した状態を示す。配線層22は、ビア24を介して絶縁層25間で配線パターン26を電気的に接続して形成される。配線基板30の両面の配線層22に形成された配線パターン26は、コア基板20に形成された導通スルーホール19を介して電気的に接続される。
配線層22は、たとえばビルドアップ法によって形成することができる。半導体素子が搭載される配線基板30の一方の面には半導体素子が接続されるパッド27が形成される。配線基板30の他方の面にははんだボール等の外部接続端子が接合されるランド29が形成される。
(Wiring board)
FIG. 3 shows a state where the
The
図4は、配線基板30に半導体素子40を搭載した半導体装置50を実装基板60に実装した状態を示す。半導体素子40は、フリップチップ接続によって配線基板30に搭載されている。半導体装置50は、ランド29にはんだボール62を接合して実装基板60に実装されている。
半導体素子40と実装基板60とは、配線基板30に形成した導通スルーホール19および配線層22に形成された配線パターン18、26、ビア24等を介して電気的に接続する。
FIG. 4 shows a state in which the
The
前述したように、配線基板30に形成される導通スルーホール19は、コア基板20に導通スルーホール19を形成するための貫通孔13を孔開けして形成するから、導通スルーホール19を、たとえば400μmピッチといった微細ピッチに配置することが可能であり、電極が微細ピッチに配置されている半導体素子の搭載に適している。
As described above, the conductive through
また、本実施形態の配線基板30および半導体装置50は、コア基板20に低熱膨張係数のカーボンファイバ織布5を用いたことにより、半導体素子40と熱膨張係数をマッチングさせることが可能となる。カーボンファイバの熱膨張係数は1ppm/℃程度であり、半導体素子40を構成するシリコンの熱膨張係数は3ppm/℃程度である。したがって、コア部10を構成するカーボンファイバを含むプリプレグにフィラーを混入させ、あるいは、配線層22に用いる絶縁層25の熱膨張係数を調節する等により、配線基板30の全体としての熱膨張係数を半導体素子40の熱膨張係数にマッチングさせることができる。
In addition, the
このように、配線基板30の熱膨張係数を半導体素子40の熱膨張係数にマッチングさせることによって、製造工程における熱処理工程時、あるいは実装動作時において半導体素子40と配線基板30との間で生じる熱応力を緩和することができ、信頼性の高い配線基板30および半導体装置50として提供することができる。
Thus, by matching the thermal expansion coefficient of the
なお、上記実施形態では、コア基板20のコア部10をカーボンファイバ織布5を用いて形成したが、コア部10を構成する織布をカーボンファイバ5aと他の繊維との複合織りとして形成することもできる。
また、上記実施形態では配線基板30に半導体素子40を搭載した半導体装置50を、実装基板60に実装した例を示すが、配線基板30をインターポーザとして使用し、回路基板上に配線基板30を介して半導体素子40を搭載した半導体装置を実装基板60に搭載する構成とすることもできる。
In the above embodiment, the
In the above embodiment, the
図5は、図2に示したカーボンファイバ織布5において、カーボンファイバ5aとアラミド繊維7との複合織りとした織布8の平面図を示す。この織布8の場合も、コア基板20に形成する導通スルーホール19の配置に合わせて空位6を形成するように織る。アラミド繊維7は、熱膨張係数が2〜3ppm/℃とシリコンよりも低く、織布8を構成する繊維として好適に用いられる。もちろん、アラミド繊維以外の樹脂繊維、セラミック繊維等の非導電性繊維、あるいは導電性繊維を使用することが可能である。
FIG. 5 shows a plan view of a
この織布8を使用する場合も、エポキシ樹脂等の樹脂中に織布8を浸漬させ、織布8に樹脂を含浸させてプリプレグを形成する。織布8を用いて形成したプリプレグを用いてコア基板を形成する方法は前述した方法とまったく同様である。
Also when this
アラミド繊維7等の繊維とカーボンファイバ5aとを複合織りした織布8を使用する方法によれば、カーボンファイバ5aとアラミド繊維7との組成比を調節することによってコア部10の熱膨張係数を調節できるという利点がある。
また、配線基板を形成した後、大判の配線基板から個片に切断する際に、図5に示すように、アラミド繊維7が配置されている位置を切断位置(例として、図のA−A線位置)として切断することによって、配線基板の切断端面にアラミド繊維7を露出させ、カーボンファイバ5aが露出する範囲を抑制して、個片化された配線基板の外側面からカーボンファイバ5aが剥落したり、配線基板の側面に露出するカーボンファイバ5aが他の電子部品に接触して電気的に短絡したりする問題を回避することができる。
According to the method using the woven
Further, after the wiring board is formed, when the large-sized wiring board is cut into individual pieces, as shown in FIG. 5, the position where the
なお、カーボンファイバと他の繊維とを複合させた織布を使用する場合に、カーボンファイバに組合わせて使用する繊維は1種類の繊維に限られるものではない。カーボンファイバと2種以上の他の繊維を組合わせて織布とすることもできるし、カーボンファイバに替えて他の導電性繊維を用いることも可能である。 In addition, when using the woven fabric which combined carbon fiber and another fiber, the fiber used combining with a carbon fiber is not restricted to one type of fiber. A carbon fiber and two or more kinds of other fibers can be combined to form a woven fabric, or another conductive fiber can be used instead of the carbon fiber.
また、上記実施形態では、コア部10にカーボンファイバ織布5を使用したが、織布に限らず不織布を用いることも可能である。
また、コア基板20を構成するコア部として、カーボンファイバ以外の導電性を有する繊維、あるいはセラミック繊維、セラミックフィラー等の非導電性繊維を使用する場合にも適用できる。すなわち、コア基板は配線基板の保持体として求められる一定の強度と、配線基板に搭載される半導体素子と熱膨張係数が大きく乖離しない繊維として銅あるいは半導体素子よりも熱膨張係数が低い繊維が用いられる。したがって、これらの素材(繊維)を使用した場合に、コア基板の強度あるいは熱膨張係数を調節する目的を兼ねて、導通スルーホールの通過位置と干渉しない配置に繊維を配置することによって、前述した実施形態とまったく同様の形態にコア基板あるいは配線基板を形成することができる。
(付記1)
導通スルーホールが通過する位置が空位となるように繊維が配置され、樹脂が含浸して形成されたプリプレグを熱圧着してコア部を形成する工程と、該コア部の前記空位となる位置に、空位の内側を通過する貫通孔を形成する工程と、前記貫通孔の内側面に導体層を形成して前記繊維と干渉しない配置に導通スルーホールを形成してコア基板とする工程とを有することを特徴とする配線基板の製造方法。
(付記2)
前記コア基板の両面に配線層を積層する工程を有することを特徴とする付記1記載の配線基板の製造方法。
(付記3)
前記コア部を形成する工程において、複数枚のプリプレグを前記空位の位置を相互に位置合わせして熱圧着することを特徴とする付記1または2記載の配線基板の製造方法。
(付記4)
前記コア部を形成する工程において、前記繊維がカーボンファイバ織布として形成され、該カーボンファイバ織布に、前記導通スルーホールが通過する空位が形成されたプリプレグを用いることを特徴とする付記1〜3のいずれか一項記載の配線基板の製造方法。
(付記5)
前記コア部を形成する工程において、前記繊維は、カーボンファイバと非導電性繊維とを複合した織布として形成され、該織布に、前記導通スルーホールが通過する空位が形成されたプリプレグを使用することを特徴とする付記1〜3のいずれか一項記載の配線基板の製造方法。
(付記6)
コア基板と、コア基板の両面に積層して設けられた配線層と、該配線層を電気的に接続する、前記コア基板に設けられた導通スルーホールとを備え、前記コア基板を構成するコア部は繊維に樹脂を含浸して形成されたプリプレグを熱圧着して形成され、前記導通スルーホールが、前記コア部の繊維と干渉することなく設けられていることを特徴とする配線基板。
(付記7)
前記繊維は、半導体素子よりも低い熱膨張係数を有することを特徴とする付記6記載の配線基板。
(付記8)
前記繊維は、カーボンファイバ織布として形成され、該カーボンファイバ織布に、前記導通スルーホールが通過する空位が形成されていることを特徴とする付記7記載の配線基板。
(付記9)
前記繊維は、カーボンファイバと非導電性繊維とを複合した織布として形成され、
該織布に、前記導通スルーホールが通過する空位が形成されていることを特徴とする付記6記載の配線基板。
(付記10)
前記非導電性繊維が、アラミド繊維であることを特徴とする付記9記載の配線基板。
(付記11)
コア基板と、コア基板の両面に積層して設けられた配線層と、該配線層を電気的に接続する、前記コア基板に設けられた導通スルーホールとを備え、前記コア基板を構成するコア部は繊維に樹脂を含浸して形成されたプリプレグを熱圧着して形成され、前記導通スルーホールが、前記コア部の繊維と干渉することなく設けられた配線基板に半導体素子が搭載されあるいは前記配線基板をインターポーザとして半導体素子が搭載されていることを特徴とする半導体装置。
(付記12)
前記繊維は、カーボンファイバ織布として形成され、該カーボンファイバ織布に、前記導通スルーホールが通過する空位が形成されたことを特徴とする付記11記載の半導体装置。
(付記13)
コア基板のコア部を構成するプリプレグであって、銅よりも低い熱膨張係数を有する繊維を含有し、該繊維が、前記コア基板に形成される導通スルーホールと干渉しない配置に設けられていることを特徴とするプリプレグ。
(付記14)
前記繊維は、カーボンファイバ織布として形成され、該カーボンファイバ織布に、前記導通スルーホールが通過する空位が形成されていることを特徴とする付記13記載のプリプレグ。
(付記15)
前記繊維は、カーボンファイバと非導電性繊維とを複合した織布として形成され、該織布に、前記導通スルーホールが通過する空位が形成されていることを特徴とする付記14記載のプリプレグ。
Moreover, in the said embodiment, although the carbon fiber woven
Further, the present invention can also be applied to the case where a conductive fiber other than carbon fiber or a non-conductive fiber such as a ceramic fiber or a ceramic filler is used as the core portion constituting the
(Appendix 1)
The step of forming the core part by thermocompression bonding the prepreg formed by impregnating the resin with the fibers arranged so that the position where the conductive through hole passes becomes vacant, and the position of the core part at the vacant position A step of forming a through hole that passes through the inside of the vacancy, and a step of forming a conductive layer on the inner surface of the through hole and forming a conductive through hole in an arrangement that does not interfere with the fibers to form a core substrate A method for manufacturing a wiring board.
(Appendix 2)
The method of manufacturing a wiring board according to claim 1, further comprising a step of laminating wiring layers on both surfaces of the core substrate.
(Appendix 3)
The method for manufacturing a wiring board according to
(Appendix 4)
In the step of forming the core portion, the fiber is formed as a carbon fiber woven fabric, and the carbon fiber woven fabric uses a prepreg in which a vacancy through which the conduction through hole passes is formed. The method for manufacturing a wiring board according to any one of claims 3 to 4.
(Appendix 5)
In the step of forming the core portion, the fiber is formed as a woven fabric in which carbon fibers and non-conductive fibers are combined, and a prepreg in which a vacancy through which the conductive through hole passes is formed in the woven fabric is used. The manufacturing method of the wiring board as described in any one of the additional remarks 1-3 characterized by performing.
(Appendix 6)
A core comprising the core substrate, a wiring layer provided on both surfaces of the core substrate, and a conductive through hole provided in the core substrate for electrically connecting the wiring layers, and constituting the core substrate The wiring board is characterized in that the portion is formed by thermocompression bonding of a prepreg formed by impregnating a resin into a fiber, and the conductive through hole is provided without interfering with the fiber of the core portion.
(Appendix 7)
The wiring board according to
(Appendix 8)
The wiring board according to
(Appendix 9)
The fiber is formed as a woven fabric composed of a composite of carbon fiber and non-conductive fiber,
The wiring board according to
(Appendix 10)
The wiring board according to appendix 9, wherein the non-conductive fibers are aramid fibers.
(Appendix 11)
A core comprising the core substrate, a wiring layer provided on both surfaces of the core substrate, and a conductive through hole provided in the core substrate for electrically connecting the wiring layers, and constituting the core substrate The part is formed by thermocompression bonding of a prepreg formed by impregnating a resin into a fiber, and the conductive through hole is mounted on a wiring board provided without interfering with the fiber of the core part. A semiconductor device in which a semiconductor element is mounted using a wiring board as an interposer.
(Appendix 12)
The semiconductor device according to
(Appendix 13)
A prepreg constituting a core portion of a core substrate, containing fibers having a thermal expansion coefficient lower than that of copper, and the fibers are provided in an arrangement that does not interfere with conductive through holes formed in the core substrate. A prepreg characterized by that.
(Appendix 14)
The prepreg according to
(Appendix 15)
15. The prepreg according to
5 カーボンファイバ織布
5a カーボンファイバ
6 空位
7 アラミド繊維
8 織布
10 コア部
10a、10b、10c プリプレグ
11 樹脂
13 貫通孔
18、26 配線パターン
19 導通スルーホール
20 コア基板
22 配線層
24 ビア
27 パッド
29 ランド
30 配線基板
40 半導体素子
50 半導体装置
60 実装基板
DESCRIPTION OF
Claims (1)
前記繊維は、カーボンファイバと非導電性繊維とを複合した織布として形成され、該織布に、前記導通スルーホールが通過する空位が形成されており、The fiber is formed as a woven fabric that is a composite of carbon fiber and non-conductive fiber, and in the woven fabric, a vacancy through which the conductive through hole passes is formed,
前記配線基板は、前記非導電性繊維が配置されている位置で切断されて、切断端面に該非導電性繊維が露出しており、The wiring board is cut at a position where the non-conductive fibers are disposed, and the non-conductive fibers are exposed on the cut end face,
前記カーボンファイバと前記非導電性繊維との組成比を調節することによって、前記配線基板の全体としての熱膨張係数を前記半導体素子の熱膨張係数にマッチングさせていることを特徴とする半導体装置。A semiconductor device characterized in that a coefficient of thermal expansion of the wiring board as a whole is matched with a coefficient of thermal expansion of the semiconductor element by adjusting a composition ratio between the carbon fiber and the non-conductive fiber.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007265989A JP5318393B2 (en) | 2007-10-12 | 2007-10-12 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007265989A JP5318393B2 (en) | 2007-10-12 | 2007-10-12 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009094415A JP2009094415A (en) | 2009-04-30 |
JP5318393B2 true JP5318393B2 (en) | 2013-10-16 |
Family
ID=40666069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007265989A Expired - Fee Related JP5318393B2 (en) | 2007-10-12 | 2007-10-12 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5318393B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013030560A (en) * | 2011-07-27 | 2013-02-07 | Yaskawa Electric Corp | Multilayer wiring board and electronic apparatus |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2826742B2 (en) * | 1989-02-28 | 1998-11-18 | 東燃株式会社 | Reinforcement method of building using fiber reinforced plastic plate |
JPH03286595A (en) * | 1990-04-03 | 1991-12-17 | Toshiba Corp | Dust-proofing method of printed board |
JPH07109943B2 (en) * | 1992-12-09 | 1995-11-22 | 日本電気株式会社 | Multilayer wiring board |
JP2002004165A (en) * | 2000-06-15 | 2002-01-09 | Unitika Glass Fiber Co Ltd | Method for treating fiber construction and resin laminate reinforced with the fiber construction |
JP2003273482A (en) * | 2002-03-15 | 2003-09-26 | Fujitsu Ltd | Circuit board and manufacturing method thereof, and electronic equipment |
JP4199198B2 (en) * | 2003-01-16 | 2008-12-17 | 富士通株式会社 | Multilayer wiring board and manufacturing method thereof |
JP4855753B2 (en) * | 2005-10-03 | 2012-01-18 | 富士通株式会社 | Multilayer wiring board and manufacturing method thereof |
-
2007
- 2007-10-12 JP JP2007265989A patent/JP5318393B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009094415A (en) | 2009-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5085266B2 (en) | Wiring board and manufacturing method thereof | |
JP2004087856A (en) | Multilayer wiring board | |
US9288910B2 (en) | Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component | |
KR102679995B1 (en) | Printed circuit board and package structure having the same | |
US20140290997A1 (en) | Multilayer wiring substrate and manufacturing method thereof | |
JP2004119691A (en) | Wiring board | |
JP2015122385A (en) | Wiring board, semiconductor device and wiring board manufacturing method | |
JP2008177554A (en) | Multilayer wiring board, and power supply structure to be embedded in multilayer wiring board | |
US20130192882A1 (en) | Wiring board and mounting structure using the same | |
US10186486B2 (en) | Wiring board | |
US20140116759A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
WO2010058443A1 (en) | Wiring board and method for producing wiring board | |
US8186053B2 (en) | Circuit board and method of manufacturing the same | |
US12057384B2 (en) | Wiring substrate and semiconductor device | |
KR20100012814A (en) | Buildup printed circuit board | |
KR101125317B1 (en) | Circuit board and method of manufacturing the same | |
KR20160090626A (en) | Printed circuit board having embedded electronic devices and method of manufacturing the same | |
JP5318393B2 (en) | Semiconductor device | |
JP2013219204A (en) | Core board for wiring board manufacturing and wiring board | |
JP2007115809A (en) | Wiring board | |
US11363719B2 (en) | Wiring substrate and component built-in wiring substrate | |
KR101102215B1 (en) | Circuit board and method of manufacturing the same | |
JP2017011215A (en) | Interposer and electronic apparatus including the same | |
TWI402173B (en) | Circuit board and method of manufacturing the same | |
US20170256470A1 (en) | Wiring substrate and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130710 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5318393 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |